JP2013115341A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2013115341A
JP2013115341A JP2011262177A JP2011262177A JP2013115341A JP 2013115341 A JP2013115341 A JP 2013115341A JP 2011262177 A JP2011262177 A JP 2011262177A JP 2011262177 A JP2011262177 A JP 2011262177A JP 2013115341 A JP2013115341 A JP 2013115341A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
cap
transparent conductive
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011262177A
Other languages
Japanese (ja)
Other versions
JP5886615B2 (en
Inventor
Takako Chinone
崇子 千野根
Noriko Nihei
紀子 二瓶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2011262177A priority Critical patent/JP5886615B2/en
Publication of JP2013115341A publication Critical patent/JP2013115341A/en
Application granted granted Critical
Publication of JP5886615B2 publication Critical patent/JP5886615B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent leakage due to Ag migration.SOLUTION: A semiconductor device includes: a semiconductor stacked structure including a first semiconductor layer of a first conductivity type, an active layer formed on the first semiconductor layer, and a second semiconductor layer of a second conductivity type formed on the active layer; a wiring electrode layer formed in contact with one of the first semiconductor layer or the second semiconductor layer; a reflective electrode layer formed in contact with the other of the first semiconductor layer or the second semiconductor layer on which the wiring electrode layer is not formed, and containing Ag; a cap layer including at least two sets of stacks of a first cap layer formed to cover the reflective electrode layer and composed of a transparent conductive film and a second cap layer formed to cover the first cap layer and composed of metal, alloy, or metal nitride; and a supporting substrate bonded to the cap layer via an eutectic layer.

Description

本発明は、半導体素子に関する。   The present invention relates to a semiconductor element.

近年、半導体発光素子の高出力化に伴い、光取り出し構造形成などの点から放熱支持基板に半導体膜を貼付・支持させた構造のデバイスが用いられている。高出力を実現するためには半導体膜と支持基板との間に高反射率の電極として、Ag又はAg合金からなる反射電極が形成されている。   In recent years, with the increase in output of semiconductor light emitting devices, devices having a structure in which a semiconductor film is attached and supported on a heat dissipation support substrate are used from the viewpoint of forming a light extraction structure. In order to realize a high output, a reflective electrode made of Ag or an Ag alloy is formed as an electrode having a high reflectivity between the semiconductor film and the support substrate.

Agは反射率が高いが、Agイオンのマイグレーション即ち移動を起こしやすく、特に通電時や温度変化などによってマイグレーションを起こしやすい事が知られている。Agイオンのマイグレーションが起こると、リークなどの素子の特性、信頼性に影響を与える現象が発生する。   Although Ag has a high reflectivity, it is known that Ag ion migration is likely to occur, and migration is particularly likely to occur due to energization or temperature change. When Ag ion migration occurs, a phenomenon such as leakage that affects the characteristics and reliability of the device occurs.

Agイオンのマイグレーションを防止するために、Ptなどの高融点金属や、ITOなどの金属酸化物からなる拡散防止層を形成することが広く行われている。例えば、窒化物半導体側に透光性電極としてITOなどの金属酸化物などを形成し、その上にAg系反射電極層、次いで、拡散防止層として高融点金属又は金属窒化物などを含む層を形成することが知られている(例えば、特許文献1参照)。   In order to prevent migration of Ag ions, it is widely performed to form a diffusion prevention layer made of a refractory metal such as Pt or a metal oxide such as ITO. For example, a metal oxide such as ITO is formed as a translucent electrode on the nitride semiconductor side, an Ag-based reflective electrode layer is formed thereon, and then a layer containing a refractory metal or metal nitride is used as a diffusion prevention layer. It is known to form (for example, refer to Patent Document 1).

特開2008−192782号公報JP 2008-192882 A

拡散防止層として、Ptなどの金属膜を使用した場合には、成膜時の応力や、放熱支持基板への貼り付けなどの工程において、高温処理されるため、当該熱処理時に熱ひずみの影響を受けて、拡散防止層にクラックが入るなどの欠陥が生じやすい。   When a metal film such as Pt is used as the diffusion prevention layer, it is subjected to high-temperature processing in the process such as stress during film formation and attachment to a heat dissipation support substrate, and thus the influence of thermal strain during the heat treatment is affected. In response, defects such as cracks in the diffusion prevention layer tend to occur.

また、拡散防止層として酸化膜などを使用した場合には、熱処理時における熱ひずみの影響は受けにくいものの、成膜時にピンホールが生じ、そこを通じてAgが移動してしまう現象が起こり、拡散防止の性能が金属膜に比べて劣ってしまう。   In addition, when an oxide film or the like is used as a diffusion prevention layer, although it is not easily affected by thermal distortion during heat treatment, a phenomenon occurs in which pinholes are generated during film formation and Ag moves therethrough, thereby preventing diffusion. Is inferior to metal films.

本発明の目的は、Agのマイグレーションによるリークを抑制することが可能な半導体素子を提供することである。   An object of the present invention is to provide a semiconductor element capable of suppressing leakage due to Ag migration.

本発明の一観点によれば、半導体素子は、第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層構造と、前記第1の半導体層又は前記第2の半導体層の一方に接して形成される配線電極層と、前記第1の半導体層又は前記第2の半導体層の前記配線電極層が形成されていない他方に接して形成されるAgを含む反射電極層と、前記反射電極層を覆って形成される透明導電膜からなる第1キャップ層と、該第1キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第2キャップ層との積層を少なくとも2セット以上含むキャップ層と、共晶層を介して前記キャップ層と結合する支持基板とを有する。   According to one aspect of the present invention, a semiconductor element is formed on a first semiconductor layer of a first conductivity type, an active layer formed on the first semiconductor layer, and the active layer. A semiconductor stacked structure including a second conductivity type second semiconductor layer; a wiring electrode layer formed in contact with one of the first semiconductor layer or the second semiconductor layer; and the first semiconductor layer. Alternatively, a first cap comprising a reflective electrode layer containing Ag formed in contact with the other of the second semiconductor layers on which the wiring electrode layer is not formed, and a transparent conductive film formed to cover the reflective electrode layer A cap layer formed over the first cap layer and including at least two sets of a laminate of a second cap layer made of a metal, an alloy or a metal nitride, and the cap layer via a eutectic layer. And a supporting substrate to be bonded.

本発明によれば、Agのマイグレーションによるリークを抑制することが可能な半導体素子を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor element which can suppress the leak by the migration of Ag can be provided.

本発明の実施例による窒化物半導体発光素子(LED素子)101の素子構造を表す概略断面図である。1 is a schematic sectional view showing an element structure of a nitride semiconductor light emitting element (LED element) 101 according to an embodiment of the present invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the manufacturing method of the nitride semiconductor light-emitting device (LED element) 101 by the Example of this invention. クラック発生評価実験に用いた比較例1によるキャップ層53の構造を表す概略断面図である。It is a schematic sectional drawing showing the structure of the cap layer 53 by the comparative example 1 used for crack generation | occurrence | production evaluation experiment. クラック発生評価実験に用いた比較例2によるキャップ層55の構造を表す概略断面図である。It is a schematic sectional drawing showing the structure of the cap layer 55 by the comparative example 2 used for crack generation | occurrence | production evaluation experiment. 本発明の実施例を適用したフリップチップタイプの窒化物半導体発光素子(LED素子)の素子構造を表す概略断面図である。It is a schematic sectional drawing showing the element structure of the flip chip type nitride semiconductor light emitting element (LED element) to which the Example of this invention is applied. 本発明の実施例を適用したジャンクションダウンタイプの窒化物半導体発光素子(LED素子)の素子構造を表す概略断面図である。It is a schematic sectional drawing showing the element structure of the nitride semiconductor light emitting element (LED element) of the junction down type to which the Example of this invention is applied.

図1は、本発明の実施例による窒化物半導体発光素子(LED素子)101の素子構造を表す概略断面図である。   FIG. 1 is a schematic cross-sectional view showing an element structure of a nitride semiconductor light emitting element (LED element) 101 according to an embodiment of the present invention.

窒化物半導体発光素子(LED素子)101は、例えば、アンドープのGaN層21、Si等をドープしたn型GaN層22、GaN/InGaNを含む歪緩和層23、GaN/InGaN多層膜からなる多重量子井戸構造を有する活性層24、p型AlGaN層(クラッド層)25及びp型GaN層(コンタクト層)26を含むGaN系半導体層(発光部)2、GaN系半導体層(発光部)2の一方の主面上に形成されるNi層41及びAg層42からなる反射電極層4、反射電極層4を覆い、Agの拡散防止層としての酸化物透明導電層(第1キャップ層)51及び金属層(第2キャップ層)52の積層からなるキャップ層5、GaN系半導体層(発光部)2の他方の主面上に形成されるn側電極(配線電極)16、例えばPt/Ti/Ni/Au/Pt/AuSnからなる共晶材を含む共晶層7とAu層6との共晶合金層、該共晶合金層を介してキャップ層5と結合するシリコン(Si)支持基板10を含んで構成される。   The nitride semiconductor light emitting device (LED device) 101 includes, for example, an undoped GaN layer 21, an n-type GaN layer 22 doped with Si or the like, a strain relaxation layer 23 containing GaN / InGaN, and a multi-quantum made of a GaN / InGaN multilayer film. One of the GaN-based semiconductor layer (light-emitting portion) 2 and the GaN-based semiconductor layer (light-emitting portion) 2 including the active layer 24 having a well structure, the p-type AlGaN layer (cladding layer) 25 and the p-type GaN layer (contact layer) 26 The reflective electrode layer 4 composed of the Ni layer 41 and the Ag layer 42 formed on the main surface of the metal layer, covers the reflective electrode layer 4, and transparent oxide conductive layer (first cap layer) 51 as a diffusion preventing layer of Ag and metal A cap layer 5 composed of a stack of layers (second cap layers) 52, an n-side electrode (wiring electrode) 16 formed on the other main surface of the GaN-based semiconductor layer (light-emitting portion) 2, for example, Pt / Ti / A eutectic alloy layer of a eutectic layer 7 containing an eutectic material composed of i / Au / Pt / AuSn and an Au layer 6, and a silicon (Si) support substrate 10 bonded to the cap layer 5 through the eutectic alloy layer. It is comprised including.

図1に示すように、本発明の実施例では、Ag層42を含む反射電極層4をキャップ層5で覆うことにより、Agの拡散を防止している。本実施例では、キャップ層5を酸化物透明導電層(第1キャップ層)51及び金属層(第2キャップ層)52の積層を1セットとし、これを2セット以上形成することにより構成している。   As shown in FIG. 1, in the embodiment of the present invention, the reflective electrode layer 4 including the Ag layer 42 is covered with a cap layer 5 to prevent Ag diffusion. In this embodiment, the cap layer 5 is configured by forming a stack of the oxide transparent conductive layer (first cap layer) 51 and the metal layer (second cap layer) 52 as one set, and forming two or more sets thereof. Yes.

酸化物透明導電層51は、例えば、ITOなどの透明導電膜からなり、結晶子の大きさが小さい微結晶又は非晶質(結晶性の低い)膜であることが、熱ひずみを緩和するという観点から好ましい。なお、本明細書において、「結晶子」とは、単結晶とみなせる最大の集まりのことであり、「結晶子の大きさが小さい微結晶」とは、結晶子の大きさがX線回析法(Scherrer法)で測定した場合に、500Å以下である結晶を指す。   The oxide transparent conductive layer 51 is made of, for example, a transparent conductive film such as ITO, and is a microcrystalline or amorphous (low crystallinity) film with a small crystallite size to reduce thermal strain. It is preferable from the viewpoint. In this specification, “crystallite” means the largest group that can be regarded as a single crystal, and “crystallite having a small crystallite size” means that the crystallite size is X-ray diffraction. When measured by the method (Scherrer method), it refers to a crystal that is 500 Å or less.

例えば、ITOの場合は結晶の配向方向は〈100〉または〈111〉に配向しやすく、さらに、膜厚が厚くなるとそれらの方向への配向性が強くなる。また、配向方向はスパッタ膜では〈100〉方向が顕著であり、EB膜では〈111〉方向が顕著である。膜厚100〜1000Åの間ではこれらの方向性が明確でない(X線回折でシャープなピークを示さない)結晶性の低い領域となるので、熱ひずみの緩和に適していると考えられる。   For example, in the case of ITO, the orientation direction of the crystal is easily oriented to <100> or <111>, and further, the orientation in those directions becomes stronger as the film thickness increases. Further, the orientation direction is conspicuous in the <100> direction in the sputtered film, and the <111> direction is conspicuous in the EB film. When the film thickness is between 100 and 1000 mm, these directions are not clear (not showing a sharp peak by X-ray diffraction) and are considered to be suitable for relaxation of thermal strain.

酸化物透明導電層51の成長温度は結晶子の大きさが小さい微結晶または非晶質(結晶性の低いもの)となる200℃以下とするのが好ましい。例えば、ITOの結晶子の大きさは200℃以下で成膜したスパッタ膜の場合、概ね500Å程度となり、より低温で成膜するとさらにサイズが小さくなっていく傾向が見られる。   The growth temperature of the oxide transparent conductive layer 51 is preferably set to 200 ° C. or less at which the crystallite size is small or amorphous (low crystallinity). For example, in the case of a sputtered film formed at a temperature of 200 ° C. or less, the size of the ITO crystallite is approximately 500 mm, and there is a tendency that the size is further reduced when the film is formed at a lower temperature.

酸化物透明導電層51の材料として、ITO以外に、ZnO、AZO、IZOなどの酸化物透明導電性膜を用いることができる。酸化物透明導電性膜の材料によって微結晶〜非晶質となる温度や成膜条件は異なるため、結晶子の大きさが小さい微結晶または非晶質となるように設定する必要がある。   As a material for the oxide transparent conductive layer 51, an oxide transparent conductive film such as ZnO, AZO, or IZO can be used in addition to ITO. Since the temperature and film forming conditions for microcrystalline to amorphous differ depending on the material of the oxide transparent conductive film, it is necessary to set the crystallite to be small crystallite or amorphous.

酸化物透明導電層51は1層あたりの膜厚は、100Å以上あることが好ましく、100〜1000Åの範囲であることがより好ましい。膜厚が100Å未満では金属層52の熱ひずみを緩和するには薄すぎる。また、膜厚が1000Åよりも厚くなると、酸化物透明導電層51の結晶性が上がり、熱ひずみを緩和する力が弱くなる。さらに、透明導電性膜の欠点であるピンホールなどの欠陥が出やすくなる。透明導電性膜は初期核生成時にはランダム配向しており膜厚が厚くなっていくときに方向性がそろった結晶粒となっていく傾向がある。本実施例では、酸化物透明導電層51を100〜1000Åの結晶性の低い非晶質または微結晶(結晶子が500Å以下)とすることで熱ひずみの緩和を起こしやすくしている。   The oxide transparent conductive layer 51 preferably has a thickness of 100 mm or more per layer, and more preferably in the range of 100 to 1000 mm. If the film thickness is less than 100 mm, it is too thin to reduce the thermal strain of the metal layer 52. Moreover, when the film thickness is thicker than 1000 mm, the crystallinity of the oxide transparent conductive layer 51 is increased, and the force for relaxing the thermal strain is weakened. Furthermore, defects such as pinholes, which are defects of the transparent conductive film, are likely to occur. The transparent conductive film is randomly oriented at the time of initial nucleation, and tends to become crystal grains with uniform orientation as the film thickness increases. In this embodiment, the oxide transparent conductive layer 51 is made amorphous or microcrystalline with a low crystallinity of 100 to 1000 ((crystallite is 500 Å or less) so that thermal strain is easily relaxed.

以上のように、酸化物透明導電層51は、熱処理により発生する熱ひずみを緩和する機能を有するが、ピンホールを有する場合があり、このピンホールを伝って、Agのマイグレーションが起こることが考えられる。そのため、本実施例では、酸化物透明導電層51を覆って金属層(第2キャップ層)52を形成して、拡散防止機能を向上させている。   As described above, the oxide transparent conductive layer 51 has a function of relieving thermal strain generated by heat treatment, but may have a pinhole, and Ag migration may occur through the pinhole. It is done. Therefore, in this embodiment, the metal layer (second cap layer) 52 is formed so as to cover the oxide transparent conductive layer 51 to improve the diffusion preventing function.

金属層52の材料としては、TiW以外に、Ti、Pt、TiNなどの金属、合金または金属窒化物を用いることが可能である。金属層52の膜厚は、酸化物透明導電層51の膜厚以上であることが好ましい。膜厚の上限は酸化物透明導電層51の厚さの2倍程度であれば、十分であると考えられる。これは結晶性の低い酸化物透明導電層51は表面平坦性が高くないためその平坦性を緩和できれば十分なためである。   As a material for the metal layer 52, it is possible to use a metal such as Ti, Pt, TiN, an alloy, or a metal nitride in addition to TiW. The film thickness of the metal layer 52 is preferably equal to or greater than the film thickness of the oxide transparent conductive layer 51. It is considered that the upper limit of the film thickness is sufficient if it is about twice the thickness of the oxide transparent conductive layer 51. This is because the oxide transparent conductive layer 51 having low crystallinity is not high in surface flatness, and it is sufficient if the flatness can be relaxed.

酸化物透明導電層51及び金属層52の成膜方法としてはスパッタ、EB蒸着などが使用可能である、スパッタで成膜した場合の方が、膜の密着性、カバレッジ性能が高く、Agの拡散防止機能に優れている。   Sputtering, EB vapor deposition, etc. can be used as the method for forming the oxide transparent conductive layer 51 and the metal layer 52. When the film is formed by sputtering, film adhesion and coverage performance are higher, and Ag diffusion is performed. Excellent prevention function.

これらの酸化物透明導電層(第1キャップ層)51及び金属層(第2キャップ層)52の積層を1セットとして、図1に示すように、例えば、3セット分成膜する。キャップ層5の総厚は、反射電極層4の膜厚より厚くなることが好ましく、1.5倍以上の総厚となることがより好ましい。積層のセット数は、キャップ層5の総厚が反射電極層4の膜厚より厚くなればよいため、1セット以上であれば良いが、2セット以上形成することが好ましい。   For example, three sets of the oxide transparent conductive layer (first cap layer) 51 and the metal layer (second cap layer) 52 are formed as shown in FIG. The total thickness of the cap layer 5 is preferably larger than the thickness of the reflective electrode layer 4, and more preferably 1.5 times or more. The number of stacked layers may be one or more because the total thickness of the cap layer 5 is thicker than the thickness of the reflective electrode layer 4, but two or more sets are preferably formed.

これは、酸化物透明導電層(第1キャップ層)51にピンホールが生じたとしても、2層以上の酸化物透明導電層51を重ねることにより、ピンホールの位置が重なることをほとんどなくすことができ、ピンホールを伝ってAgのマイグレーションが起こることを防ぐと考えられるからである。   Even if a pinhole is generated in the oxide transparent conductive layer (first cap layer) 51, the two or more layers of the oxide transparent conductive layer 51 are overlapped so that the positions of the pinholes are hardly overlapped. This is because it is considered that the migration of Ag through the pinhole is prevented.

キャップ層5の構成は、必ず酸化物透明導電層51が反射電極層4に接することが好ましい。これは反射電極層4の端面に一番ひずみがかかりやすいため、熱ひずみの緩和の働きをする酸化物透明導電層51を最下面に配置して、反射電極層4と接するようにすることでその効果を高くするためである。   The cap layer 5 is preferably configured so that the oxide transparent conductive layer 51 is always in contact with the reflective electrode layer 4. This is because the end face of the reflective electrode layer 4 is most likely to be strained. Therefore, an oxide transparent conductive layer 51 that works to alleviate thermal strain is disposed on the bottom surface so as to be in contact with the reflective electrode layer 4. This is to increase the effect.

また、酸化物透明導電層51を反射電極層4の反射面に近い第1層目とすることで反射電極層4の周りに反射電極層4よりは接触抵抗の高い部分が形成され、通常の通電時は電気が流れないが高電圧印加時に通電パスとなりうる領域を形成することができる。これにより瞬時の高電圧印加時の信頼性(静電耐圧)を向上させることができる。   Further, by setting the oxide transparent conductive layer 51 as the first layer close to the reflective surface of the reflective electrode layer 4, a portion having a higher contact resistance than the reflective electrode layer 4 is formed around the reflective electrode layer 4, It is possible to form a region that does not flow electricity when energized but can serve as an energization path when a high voltage is applied. Thereby, the reliability (electrostatic withstand voltage) at the time of instantaneous high voltage application can be improved.

なお、本発明者らが、人体モデル(Human Body Model:HBM)実験方法により、本実施例によるLED素子101の静電耐圧を実際に測定したところ、1kV以上の静電耐圧を有するものが75%得られた。これに対して、TiWのみのキャップ層構成だった場合には、1kV以上の静電耐圧を有するものは得られなかった。   In addition, when the present inventors actually measured the electrostatic withstand voltage of the LED element 101 according to the present example by a human body model (HBM) experimental method, 75 having an electrostatic withstand voltage of 1 kV or more. % Obtained. On the other hand, in the case of a TiW-only cap layer structure, no one having an electrostatic withstand voltage of 1 kV or more was obtained.

以上のように、キャップ層5を酸化物透明導電層51と金属、合金または金属窒化物からなる金属層52の積層構造とすることにより金属層52にかかる熱ひずみの緩和を透明導電膜51が行うことで、キャップ層5のクラックなどの欠陥が入りにくくなり、Agのマイグレーションが抑えられる。よって、素子の特性、信頼性が向上する。   As described above, the transparent conductive film 51 reduces the thermal strain applied to the metal layer 52 by forming the cap layer 5 in the laminated structure of the oxide transparent conductive layer 51 and the metal layer 52 made of metal, alloy or metal nitride. By carrying out, it becomes difficult to enter defects, such as a crack of the cap layer 5, and the migration of Ag is suppressed. Therefore, the characteristics and reliability of the element are improved.

以下、図2〜図9を参照して、本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明する。   Hereinafter, a method for manufacturing a nitride semiconductor light emitting device (LED device) 101 according to an embodiment of the present invention will be described with reference to FIGS.

まず図2に示すように、サファイア基板(成長基板)1を準備し、サーマルクリーニングを行い、MOCVDにより、GaNバッファ層20を、例えば、500℃で低温成長した後、基板温度を1000℃に昇温して、結晶化させる。その後、GaNバッファ層20上に、GaN系半導体層2を成長させる。例えば、サファイア基板1をMOCVD装置に投入後、バッファ層20を成長した後に、アンドープのGaN層21、Si等をドープしたn型GaN層22を成長温度1000℃で成長させる。その後、成長温度730℃でGaN/InGaNを含む歪緩和層23を成長させる。続いて、活性層24として、例えば、GaN/InGaN多層膜からなる多重量子井戸構造を成長温度700℃で成長させる。さらに、活性層24上にp型AlGaN層(クラッド層)25及びp型GaN層(コンタクト層)26を順次成長させる。なお、バッファ層20及びGaN系半導体層2の膜厚は、例えば、6μm程度である。なお、成長基板はサファイアに限らず、GaNやSiC基板などでもよい。   First, as shown in FIG. 2, a sapphire substrate (growth substrate) 1 is prepared, thermal cleaning is performed, and the GaN buffer layer 20 is grown at a low temperature, for example, at 500 ° C. by MOCVD, and then the substrate temperature is raised to 1000 ° C. Allow to crystallize. Thereafter, the GaN-based semiconductor layer 2 is grown on the GaN buffer layer 20. For example, after putting the sapphire substrate 1 into the MOCVD apparatus and growing the buffer layer 20, an undoped GaN layer 21 and an n-type GaN layer 22 doped with Si or the like are grown at a growth temperature of 1000 ° C. Thereafter, the strain relaxation layer 23 containing GaN / InGaN is grown at a growth temperature of 730 ° C. Subsequently, as the active layer 24, for example, a multiple quantum well structure made of a GaN / InGaN multilayer film is grown at a growth temperature of 700.degree. Further, a p-type AlGaN layer (cladding layer) 25 and a p-type GaN layer (contact layer) 26 are sequentially grown on the active layer 24. The film thickness of the buffer layer 20 and the GaN-based semiconductor layer 2 is, for example, about 6 μm. The growth substrate is not limited to sapphire, but may be a GaN or SiC substrate.

続いて、図3に示すように、反射電極層4を成膜する。例えば、Ni層41を約5Å、Ag層42を約3000Åの順に電子ビーム(EB)蒸着にて成膜を行う。次に、発光パターンの大きさにレジストマスクを形成し、{硝酸:水:酢酸:リン酸}={1:1:8:10}の割合で調整したエッチャントで25℃、20秒間、反射電極層4をエッチングして、図4に示す状態にする。その後、酸素が含まれるガスの雰囲気で、400度で2分加熱処理する。Ni層41は、Ag層42のp型GaN層26への密着性を向上させるとともに、透明電極の機能を有し、Ag層42は反射電極としての機能を有する。   Subsequently, as shown in FIG. 3, a reflective electrode layer 4 is formed. For example, the Ni layer 41 is deposited by electron beam (EB) deposition in the order of about 5 mm and the Ag layer 42 in order of about 3000 mm. Next, a resist mask is formed in the size of the light emission pattern, and the reflective electrode is etched at 25 ° C. for 20 seconds with an etchant adjusted at a ratio of {nitric acid: water: acetic acid: phosphoric acid} = {1: 1: 8: 10}. Layer 4 is etched to the state shown in FIG. Thereafter, heat treatment is performed at 400 ° C. for 2 minutes in an atmosphere of a gas containing oxygen. The Ni layer 41 improves the adhesion of the Ag layer 42 to the p-type GaN layer 26 and has a function of a transparent electrode, and the Ag layer 42 has a function as a reflective electrode.

次に、図5に示すように、酸化物透明導電層(第1キャップ層)51及び該酸化物透明導電層(第1キャップ層)51を覆う金属層(第2キャップ層)52の積層からなるキャップ層5を、反射電極層4を覆うように形成する。   Next, as illustrated in FIG. 5, the oxide transparent conductive layer (first cap layer) 51 and the metal layer (second cap layer) 52 covering the oxide transparent conductive layer (first cap layer) 51 are stacked. A cap layer 5 is formed so as to cover the reflective electrode layer 4.

酸化物透明導電層(第1キャップ層)51は、例えば、ITO等の透明導電性膜からなり、常温のスパッタ装置で、反射電極層4を覆って成膜する。酸素分圧は2.5×10−2Pa、パワーは100Wとする。膜厚は、1000Å程度である。なお、酸化物透明導電層(ITO)51は、結晶子の大きさが小さい微結晶または非晶質(結晶性の低い)膜である。 The oxide transparent conductive layer (first cap layer) 51 is made of, for example, a transparent conductive film such as ITO, and is formed to cover the reflective electrode layer 4 with a sputtering apparatus at room temperature. The oxygen partial pressure is 2.5 × 10 −2 Pa and the power is 100 W. The film thickness is about 1000 mm. The oxide transparent conductive layer (ITO) 51 is a microcrystalline or amorphous (low crystallinity) film having a small crystallite size.

金属層(第2キャップ層)52は、例えば、TiW等の金属膜等からなり、常温のスパッタ装置で、酸化物透明導電層(第1キャップ層)51を覆って成膜する。アルゴン分圧は1Pa、パワーは300Wとする。膜厚は、1000Å程度である。   The metal layer (second cap layer) 52 is made of, for example, a metal film such as TiW, and is formed to cover the oxide transparent conductive layer (first cap layer) 51 with a sputtering apparatus at room temperature. The argon partial pressure is 1 Pa and the power is 300 W. The film thickness is about 1000 mm.

続いて、図6に示すように、酸化物透明導電層(第1キャップ層)51及び金属層(第2キャップ層)52の積層を1セットとし、それをさらに、2セット繰り返して積層し、合計3セットの積層からなるキャップ層5を形成する。なお、キャップ層5の総厚は、6000Å程度である。キャップ層5の積層を覆って、膜厚2000Å程度のAuからなる共晶(Au)層6を成膜する。   Subsequently, as shown in FIG. 6, the oxide transparent conductive layer (first cap layer) 51 and the metal layer (second cap layer) 52 are stacked in one set, and the stack is further repeated two sets, A cap layer 5 composed of a total of three sets of layers is formed. The total thickness of the cap layer 5 is about 6000 mm. A eutectic (Au) layer 6 made of Au having a thickness of about 2000 mm is formed so as to cover the laminated layer of the cap layer 5.

次に、表面にPt/Ti/Ni/Au/Pt/AuSnからなる共晶材を含む共晶層7を成膜したSi基板10を準備し、図7に示すように、Au層6と共晶層7とを張り合わせて、真空中、6kNの圧力、温度330〜350℃で熱圧着(共晶)させる。   Next, a Si substrate 10 having a eutectic layer 7 containing a eutectic material composed of Pt / Ti / Ni / Au / Pt / AuSn on its surface is prepared, and as shown in FIG. The crystal layer 7 is laminated and thermocompression-bonded (eutectic) at a pressure of 6 kN and a temperature of 330 to 350 ° C. in vacuum.

次に、図8に示すように、サファイア基板1の裏面(サファイア基板側)よりエキシマレーザを照射して、バッファ層20を分解させ、サファイア基板1とGaN系半導体層2とを分離し、図9に示す状態とする。レーザーリフトオフにより発生したGaを熱水などで除去し、その後塩酸で表面処理する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、KOH、NaOHなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はArプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。   Next, as shown in FIG. 8, the excimer laser is irradiated from the back surface (sapphire substrate side) of the sapphire substrate 1, the buffer layer 20 is decomposed, and the sapphire substrate 1 and the GaN-based semiconductor layer 2 are separated. The state shown in FIG. Ga generated by laser lift-off is removed with hot water or the like, and then surface-treated with hydrochloric acid. Any surface treatment can be used as long as it can etch a nitride semiconductor, and an acid such as phosphoric acid, sulfuric acid, KOH, or NaOH, or a chemical such as alkali can be used. The surface treatment may be performed by dry etching using Ar plasma or chlorine plasma, polishing, or the like.

その後、既存のフォトリソグラフィ技術によりGaN系半導体層2をパターニングする。具体的には、GaN系半導体層2表面にフォトレジストを塗布、露光、現像し、ドライエッチングにてGaN系半導体層2の不要な一部(露出部分)を除去して、隣接するGaN系半導体層2間にストリート部を形成する。その後、フォトレジストをリムーバで除去する。   Thereafter, the GaN-based semiconductor layer 2 is patterned by an existing photolithography technique. Specifically, a photoresist is applied to the surface of the GaN-based semiconductor layer 2, exposed and developed, and unnecessary portions (exposed portions) of the GaN-based semiconductor layer 2 are removed by dry etching, so that adjacent GaN-based semiconductors A street portion is formed between the layers 2. Thereafter, the photoresist is removed with a remover.

次に、n側電極(配線電極)16として、Ti/Al/Ti/Pt/Auを順に成膜し、図1に示す状態とする。なお、n側電極16に用いられる電極構成としては接触抵抗が、1×10−4Ωcm以下となること望ましく、それに見合う電極構成であればそのほかの材料でもよい。n側電極16は、例えば、GaN系半導体層2の主面の全面積の5〜15%程度の面積を有するストライプ等の平面形状を有する。 Next, Ti / Al / Ti / Pt / Au are sequentially formed as the n-side electrode (wiring electrode) 16 to obtain the state shown in FIG. The electrode configuration used for the n-side electrode 16 preferably has a contact resistance of 1 × 10 −4 Ωcm 2 or less, and other materials may be used as long as the electrode configuration is commensurate with it. For example, the n-side electrode 16 has a planar shape such as a stripe having an area of about 5 to 15% of the total area of the main surface of the GaN-based semiconductor layer 2.

以上により、窒化物半導体発光素子101が完成する。一枚の基板から複数の素子を製造する場合は、スクライブ後ブレイキングして素子分離を行う。   Thus, the nitride semiconductor light emitting device 101 is completed. When a plurality of elements are manufactured from a single substrate, the elements are separated by breaking after scribing.

なお、青色GaNの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。   In order to whiten the blue GaN light emitting element, a yellow phosphor is put in a resin for sealing and filling the light emitting element.

本発明者らは、本実施例による窒化物半導体発光素子101を、図6に示す状態まで実際に作製した段階でのクラックの発生評価を行った。また、比較例1及び比較例2として図10及び図11に示すものを実際に作製し、クラックの発生評価を行った。   The inventors have evaluated the occurrence of cracks at the stage where the nitride semiconductor light emitting device 101 according to this example was actually manufactured to the state shown in FIG. Moreover, what was actually shown in FIG.10 and FIG.11 as the comparative example 1 and the comparative example 2 was produced, and generation | occurrence | production evaluation of a crack was performed.

クラックの発生評価に用いた本実施例による半導体素子は、図6に示すように、成長基板1上に、GaN系半導体層(発光部)2を形成し、その上に反射電極層4を成膜し、該反射電極層4を覆うように、キャップ層5(酸化物透明導電層51及び金属層52の積層を3セット)及び共晶(Au)層6を成膜した段階のものである。   As shown in FIG. 6, the semiconductor device according to this example used for evaluating the occurrence of cracks has a GaN-based semiconductor layer (light emitting portion) 2 formed on a growth substrate 1 and a reflective electrode layer 4 formed thereon. The cap layer 5 (three sets of the oxide transparent conductive layer 51 and the metal layer 52 is laminated) and the eutectic (Au) layer 6 are formed so as to cover the reflective electrode layer 4. .

比較例1による半導体素子は、図10に示すように、本実施例によるキャップ層5の代わりに、膜厚6000ÅのTiW膜単層からなるキャップ層53を成膜し、その上に共晶(Au)層6を成膜した段階のものであり、比較例2による半導体素子は、図11に示すように、本実施例によるキャップ層5の代わりに、膜厚1000ÅのPt膜54と膜厚1000ÅのTiW膜52との積層を1セットとし、それを3セット成膜したものからなるキャップ層55を成膜し、その上に共晶(Au)層6を成膜した段階のものである。   As shown in FIG. 10, in the semiconductor device according to Comparative Example 1, instead of the cap layer 5 according to this example, a cap layer 53 made of a single TiW film having a thickness of 6000 mm is formed, and a eutectic ( The Au) layer 6 is formed, and the semiconductor element according to the comparative example 2 has a Pt film 54 with a thickness of 1000 mm instead of the cap layer 5 according to this embodiment, as shown in FIG. This is a stage in which a stack of 1000 Ti TiW film 52 is made into one set, a cap layer 55 made of three sets is formed, and a eutectic (Au) layer 6 is formed thereon. .

クラックの発生の評価は、キャップ層形成後、硝酸の中で1分放置し、Agの侵食(クラック部分から硝酸が入り込み、AgがエッチングされてAgのラインが後退)があった場合は成膜時の応力によるクラック発生があると判断することにより行った。この評価方法では、比較例1や比較例2では、ほぼ全周囲において侵食の発生が観察されたが、本実施例による半導体素子では、Agの侵食がほとんど観察されなかった。したがって、比較例1及び比較例2ではクラックが発生したが、本実施例では、クラックが発生しなかったものと考えられる。   Evaluation of the occurrence of cracks was carried out by leaving the cap layer for 1 minute in nitric acid and forming a film if there was Ag erosion (nitric acid entered from the crack, Ag was etched and the Ag line was retracted). This was done by judging that there was cracking due to the stress of time. In this evaluation method, in Comparative Example 1 and Comparative Example 2, the occurrence of erosion was observed in almost the entire periphery, but the Ag erosion was hardly observed in the semiconductor element according to this example. Therefore, although cracks occurred in Comparative Examples 1 and 2, it is considered that no cracks occurred in this example.

また、支持基板10と貼りあわせた後(図7に示す状態)に、クラック発生を写真観察により判断した。この写真観察では、もとのAgのラインよりAgがはみでていたらクラックが発生したと判断した。この場合にも、比較例1及び比較例2では、図10及び図11に示すように、キャップ層53、55のエッジ部分でクラックCRが観察されたが、本実施例によるキャップ層5のエッジ部分にはクラックは観察されなかった。   Moreover, after bonding with the support substrate 10 (state shown in FIG. 7), the occurrence of cracks was determined by photographic observation. In this photographic observation, it was determined that a crack had occurred if Ag protruded from the original Ag line. Also in this case, in Comparative Example 1 and Comparative Example 2, as shown in FIGS. 10 and 11, cracks CR were observed at the edge portions of the cap layers 53 and 55, but the edge of the cap layer 5 according to the present example. No cracks were observed in the part.

なお、その後の工程によるクラックの発生は、Agがクラックよりマイグレーションし、リークになるとPL発光強度が減少したり、p−nジャンクション部分にAgが析出してきたりすることで判断が可能である。   The occurrence of cracks in the subsequent steps can be determined by Ag migration from the cracks and when the leakage occurs, the PL emission intensity decreases or Ag precipitates at the pn junction.

以上、本発明の実施例によれば、反射電極層4を覆うキャップ層5を酸化物透明導電層51と金属、合金または金属窒化物からなる金属層52の積層構造とした。これにより、金属層52にかかる熱ひずみの緩和を透明導電膜51が行うことができる。よって、キャップ層5のクラックなどの欠陥が入りにくくなり、Agのマイグレーションが抑えられ、素子の特性、信頼性を向上させることができる。   As mentioned above, according to the Example of this invention, the cap layer 5 which covers the reflective electrode layer 4 was made into the laminated structure of the metal transparent layer 51 and the metal layer 52 which consists of a metal, an alloy, or a metal nitride. Thereby, the transparent conductive film 51 can relieve the thermal strain applied to the metal layer 52. Therefore, defects such as cracks in the cap layer 5 are difficult to enter, Ag migration is suppressed, and the characteristics and reliability of the element can be improved.

さらに、酸化物透明導電層51を100〜1000Åの結晶性の低い非晶質または微結晶(結晶子が500Å以下)とすることで熱ひずみの緩和を起こしやすくすることができる。   Furthermore, the oxide transparent conductive layer 51 is made amorphous or microcrystalline with a low crystallinity of 100 to 1000 Å (crystallite is 500 Å or less), so that thermal strain can be easily reduced.

また、本発明の実施例によれば、酸化物透明導電層51を反射電極層4と接する第1層目とすることで、反射電極層4の周りに反射電極層4よりも接触抵抗の高い領域が形成される。よって、通常の通電時には電気が流れないが、高電圧印加時に通電パスとなりうる領域を形成することが可能なる。これにより、瞬時の高電圧印加時の信頼性(静電耐圧)を向上させることができる。   Further, according to the embodiment of the present invention, the oxide transparent conductive layer 51 is the first layer in contact with the reflective electrode layer 4 so that the contact resistance around the reflective electrode layer 4 is higher than that of the reflective electrode layer 4. A region is formed. Therefore, it is possible to form a region that does not flow electricity during normal energization, but can serve as an energization path when a high voltage is applied. Thereby, the reliability (electrostatic withstand voltage) at the time of instantaneous high voltage application can be improved.

また、上述の実施例では、成長基板1としてサファイア基板を用いたが、これ以外にもGaN基板やSiC基板などを成長基板として用いることができる。また、半導体層2の材料はGaNに限らず、AlGaInPや、ZnO等でもよい。   In the above-described embodiment, a sapphire substrate is used as the growth substrate 1, but a GaN substrate, an SiC substrate, or the like can be used as the growth substrate. The material of the semiconductor layer 2 is not limited to GaN, and may be AlGaInP, ZnO, or the like.

以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。   As mentioned above, although this invention was demonstrated along the Example and the modification, this invention is not limited to these. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

例えば、本発明の実施例はAg層42が反射電極層4に含まれれば、図12に示す成長基板1を除去しないフリップチップタイプや、図13に示す成長基板1としてGaNやSiCなどの透明導電性基板を用いたジャンクションダウンタイプにも適用可能である。   For example, in the embodiment of the present invention, if the Ag layer 42 is included in the reflective electrode layer 4, a flip-chip type that does not remove the growth substrate 1 shown in FIG. 12 or a transparent substrate such as GaN or SiC as the growth substrate 1 shown in FIG. The present invention is also applicable to a junction down type using a conductive substrate.

1…サファイア基板、2…GaN系半導体層(発光部)、4…反射電極層、5…キャップ層、6…、7…、10…シリコン(Si)基板、16…n側電極(配線電極)、20…バッファ層、21…アンドープGaN層、22…Siドープn型GaN層、23…歪緩和層、24…活性層、25…p型AlGaN層(クラッド層)、26…p型GaN層(コンタクト層)、41…Ni層、42…Ag層、51…酸化物透明導電層(第1キャップ層)、52…金属層(第2キャップ層)、53、55…キャップ層、54…Pt層、101…窒化物半導体発光素子(LED素子) DESCRIPTION OF SYMBOLS 1 ... Sapphire substrate, 2 ... GaN-type semiconductor layer (light emission part), 4 ... Reflective electrode layer, 5 ... Cap layer, 6 ..., 7 ... 10 ... Silicon (Si) substrate, 16 ... N side electrode (wiring electrode) 20 ... buffer layer, 21 ... undoped GaN layer, 22 ... Si-doped n-type GaN layer, 23 ... strain relaxation layer, 24 ... active layer, 25 ... p-type AlGaN layer (cladding layer), 26 ... p-type GaN layer ( Contact layer), 41 ... Ni layer, 42 ... Ag layer, 51 ... Oxide transparent conductive layer (first cap layer), 52 ... Metal layer (second cap layer), 53, 55 ... Cap layer, 54 ... Pt layer , 101... Nitride semiconductor light emitting device (LED device)

Claims (4)

第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層構造と、
前記第1の半導体層又は前記第2の半導体層の一方に接して形成される配線電極層と、
前記第1の半導体層又は前記第2の半導体層の前記配線電極層が形成されていない他方に接して形成されるAgを含む反射電極層と、
前記反射電極層を覆って形成される透明導電膜からなる第1キャップ層と、該第1キャップ層を覆って形成され、金属、合金又は金属窒化物からなる第2キャップ層との積層を少なくとも2セット以上含むキャップ層と、
共晶層を介して前記キャップ層と結合する支持基板と
を有する半導体素子。
A first conductivity type first semiconductor layer; an active layer formed on the first semiconductor layer; and a second conductivity type second semiconductor layer formed on the active layer. A semiconductor laminated structure;
A wiring electrode layer formed in contact with one of the first semiconductor layer or the second semiconductor layer;
A reflective electrode layer containing Ag formed in contact with the other of the first semiconductor layer or the second semiconductor layer where the wiring electrode layer is not formed;
A stack of a first cap layer made of a transparent conductive film formed so as to cover the reflective electrode layer and a second cap layer formed so as to cover the first cap layer and made of metal, an alloy, or a metal nitride is at least A cap layer containing two or more sets;
A semiconductor device having a support substrate bonded to the cap layer through a eutectic layer.
前記第1キャップ層の厚さは100Åよりも厚く、1000Å以下である請求項1記載の半導体素子。   2. The semiconductor device according to claim 1, wherein the first cap layer has a thickness greater than 100 mm and equal to or less than 1000 mm. 3. 前記透明導電膜は、結晶子の大きさが500Å以下の非晶質又は微結晶である請求項1又は2記載の半導体素子。   The semiconductor element according to claim 1, wherein the transparent conductive film is amorphous or microcrystalline with a crystallite size of 500 μm or less. 前記金属層は、金属、合金又は金属窒化物からなる請求項1〜3のいずれか1項に記載の半導体素子。   The semiconductor element according to claim 1, wherein the metal layer is made of a metal, an alloy, or a metal nitride.
JP2011262177A 2011-11-30 2011-11-30 Semiconductor element Active JP5886615B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011262177A JP5886615B2 (en) 2011-11-30 2011-11-30 Semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011262177A JP5886615B2 (en) 2011-11-30 2011-11-30 Semiconductor element

Publications (2)

Publication Number Publication Date
JP2013115341A true JP2013115341A (en) 2013-06-10
JP5886615B2 JP5886615B2 (en) 2016-03-16

Family

ID=48710588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011262177A Active JP5886615B2 (en) 2011-11-30 2011-11-30 Semiconductor element

Country Status (1)

Country Link
JP (1) JP5886615B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065205A (en) * 2013-09-24 2015-04-09 スタンレー電気株式会社 Semiconductor light-emitting element
JP2018522405A (en) * 2015-06-18 2018-08-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing optoelectronic semiconductor device and optoelectronic semiconductor device
KR20230070000A (en) 2020-10-20 2023-05-19 도와 일렉트로닉스 가부시키가이샤 Semiconductor light emitting device, semiconductor light emitting device connection structure, and manufacturing method of the semiconductor light emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030762A1 (en) * 2004-09-13 2006-03-23 Sumitomo Metal Mining Co., Ltd. Transparent conductive film, process for producing the same, transparent conductive base material and luminescent device
JP2006253240A (en) * 2005-03-08 2006-09-21 Mitsubishi Cable Ind Ltd GaN LIGHT EMITTING DIODE AND LIGHT EMITTING DEVICE
JP2008103674A (en) * 2006-10-18 2008-05-01 Samsung Electro Mech Co Ltd Multilayer reflection film electrode and compound semiconductor light emitting device with same
JP2011066073A (en) * 2009-09-15 2011-03-31 Showa Denko Kk Semiconductor light-emitting element

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006030762A1 (en) * 2004-09-13 2006-03-23 Sumitomo Metal Mining Co., Ltd. Transparent conductive film, process for producing the same, transparent conductive base material and luminescent device
JP2006253240A (en) * 2005-03-08 2006-09-21 Mitsubishi Cable Ind Ltd GaN LIGHT EMITTING DIODE AND LIGHT EMITTING DEVICE
JP2008103674A (en) * 2006-10-18 2008-05-01 Samsung Electro Mech Co Ltd Multilayer reflection film electrode and compound semiconductor light emitting device with same
JP2011066073A (en) * 2009-09-15 2011-03-31 Showa Denko Kk Semiconductor light-emitting element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015065205A (en) * 2013-09-24 2015-04-09 スタンレー電気株式会社 Semiconductor light-emitting element
JP2018522405A (en) * 2015-06-18 2018-08-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing optoelectronic semiconductor device and optoelectronic semiconductor device
US10566501B2 (en) 2015-06-18 2020-02-18 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor device and optoelectronic semiconductor device
KR20230070000A (en) 2020-10-20 2023-05-19 도와 일렉트로닉스 가부시키가이샤 Semiconductor light emitting device, semiconductor light emitting device connection structure, and manufacturing method of the semiconductor light emitting device
DE112021005518T5 (en) 2020-10-20 2023-08-24 Dowa Electronics Materials Co., Ltd SEMICONDUCTOR LIGHT-emitting device, connection structure for semiconductor light-emitting device, and method for manufacturing semiconductor light-emitting device

Also Published As

Publication number Publication date
JP5886615B2 (en) 2016-03-16

Similar Documents

Publication Publication Date Title
JP4999696B2 (en) GaN-based compound semiconductor light emitting device and manufacturing method thereof
US8502193B2 (en) Light-emitting device and fabricating method thereof
JP5030398B2 (en) Gallium nitride compound semiconductor light emitting device
WO2007036164A1 (en) Semiconductor light-emitting device and method for making same
JP2006294907A (en) Nitride gallium based compound semiconductor luminous element
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
WO2009102032A1 (en) Gan led device and method for manufacturing the same
JP5886615B2 (en) Semiconductor element
KR101203137B1 (en) GaN compound semiconductor light emitting element and method of manufacturing the same
KR101009744B1 (en) Semiconductor light emitting device and manufacturing method of the same
KR101239852B1 (en) GaN compound semiconductor light emitting element
KR20190104693A (en) Semiconductor light emitting device
JP5945409B2 (en) Semiconductor device and manufacturing method thereof
JP2005191099A (en) Light-emitting diode device
JP2017069282A (en) Semiconductor light-emitting element and method for manufacturing the same
US20150048303A1 (en) Light-emitting diode and method for manufacturing thereof
JP2009094108A (en) MANUFACTURING METHOD OF GaN-BASED LED DEVICE
US20130092955A1 (en) Light emitting diode and fabricating method thereof
JP4179942B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
JP5625725B2 (en) Gallium nitride compound semiconductor light emitting device
JP2013197339A (en) Semiconductor light-emitting element
KR101179700B1 (en) Semiconductor light emitting device having patterned semiconductor layer and manufacturing method of the same
KR101205831B1 (en) Semiconductor light emitting device and manufacturing method of the same
KR101115571B1 (en) GaN compound semiconductor light emitting element
TW202025511A (en) Semiconductor devices and the manufacturing methods thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160212

R150 Certificate of patent or registration of utility model

Ref document number: 5886615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250