JP2013114112A - Resolution converting device and method - Google Patents

Resolution converting device and method Download PDF

Info

Publication number
JP2013114112A
JP2013114112A JP2011261333A JP2011261333A JP2013114112A JP 2013114112 A JP2013114112 A JP 2013114112A JP 2011261333 A JP2011261333 A JP 2011261333A JP 2011261333 A JP2011261333 A JP 2011261333A JP 2013114112 A JP2013114112 A JP 2013114112A
Authority
JP
Japan
Prior art keywords
screen
line
memory block
display device
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011261333A
Other languages
Japanese (ja)
Inventor
Masanori Yamanaka
政宣 山中
Wataru Niitsuma
渉 新妻
Daichi Zaitsu
大地 財津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011261333A priority Critical patent/JP2013114112A/en
Publication of JP2013114112A publication Critical patent/JP2013114112A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a configuration that enables up-convert compatible with diverse scanning systems at low costs.SOLUTION: A screen corresponding to inputted image signals is split into two sub-screens; up-convert to complement pixels is processed in each of the two split sub-screens; image signals corresponding to the first sub-screen are held in a plurality of line memories in a first memory block; image signals corresponding to the second sub-screen are held in a plurality of line memories in a second memory block; signals held in the plurality of line memories in the first memory block are read out in a first sequence determined by the scanning system of the display device connected to the memories; and signals held in the plurality of line memories in the second memory block are read out in a second sequence determined by the scanning system of the display device.

Description

本技術は、解像度変換装置および方法に関し、特に、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができるようにする解像度変換装置および方法に関する。   The present technology relates to a resolution conversion apparatus and method, and more particularly, to a resolution conversion apparatus and method capable of realizing a configuration capable of up-conversion corresponding to various scanning methods at low cost.

近年、表示装置の大型化が進んでいる。   In recent years, the size of display devices has been increasing.

いわゆる2K解像度の表示装置は、1920×1080画素の解像度を有している。一方、いわゆる4K解像度の表示装置は、3840×2160画素、4096×2160画素などの解像度を有している。   A so-called 2K resolution display device has a resolution of 1920 × 1080 pixels. On the other hand, a so-called 4K resolution display device has a resolution of 3840 × 2160 pixels, 4096 × 2160 pixels, or the like.

例えば、2K解像度の画像信号(2K信号)を、4K解像度の表示装置で表示させる場合、2K信号を4K信号にアップコンバートして解像度を整合させる必要がある。このため、解像度変換技術が注目されている。   For example, when displaying a 2K resolution image signal (2K signal) on a 4K resolution display device, it is necessary to upconvert the 2K signal to a 4K signal to match the resolution. For this reason, a resolution conversion technique has attracted attention.

例えば、複数の表示装置を組み合わせて1つの表示装置として機能させるマルチディスプレイにおいて画像を表示する際の解像度変換技術が提案されている(例えば、特許文献1参照)。   For example, a resolution conversion technique has been proposed for displaying an image on a multi-display in which a plurality of display devices are combined to function as one display device (see, for example, Patent Document 1).

特開2003−280623号公報JP 2003-280623 A

ところで、4K表示装置での4K信号のスキャンについては標準となる方式が存在せず、表示装置毎に方式が決まっている。   By the way, there is no standard method for scanning 4K signals in a 4K display device, and the method is determined for each display device.

例えば、4K解像度の画面を一律にスキャンする単画面方式、または、4K解像度の画面を複数の画面に分割してスキャンする分割画面方式が存在する。   For example, there is a single screen method that uniformly scans a 4K resolution screen, or a split screen method that scans a 4K resolution screen by dividing it into a plurality of screens.

さらに、分割画面方式の中には、4K解像度の画面の4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面に分割する水平垂直分割方式が存在する。また、分割画面方式の中には、例えば、4K解像度の画面の4分の1の面積の小画面であって、横一列に並んだ小画面に分割する水平分割方式が存在する。水平垂直分割方式は、例えば、分割された4つの小画面により構成される図形が漢字の「田」の字に似ていることから、田の字分割方式と称されることもある。また、水平分割方式は、分割された小画面の形状から、すだれ分割方式と称されることもある。   In addition, among the split screen methods, there is a horizontal / vertical split method that is a small screen of a quarter of the screen of 4K resolution and that divides the screen into four small screens in the upper left, upper right, lower right, and lower left. Exists. Further, among the split screen methods, for example, there is a horizontal split method that divides a small screen having a quarter area of a 4K resolution screen into small screens arranged in a horizontal row. The horizontal / vertical division method is sometimes referred to as a rice character division method because, for example, a figure composed of four divided small screens is similar to the character “Ta” in Chinese characters. Further, the horizontal division method is sometimes referred to as a blind division method because of the shape of the divided small screen.

また、水平垂直分割方式を採用する場合、各小画面のスキャンする際の方式を、水平垂直分割通常方式と、水平垂直分割湧き出し方式に、さらに細分化することができる。   When the horizontal / vertical division method is adopted, the method for scanning each small screen can be further subdivided into a horizontal / vertical division normal method and a horizontal / vertical division raising method.

水平垂直分割通常方式では、例えば、次のように各小画面がスキャンされる。すなわち、各小画面について、画面左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンされる。   In the horizontal and vertical division normal method, for example, each small screen is scanned as follows. That is, for each small screen, a pixel in the horizontal line is scanned from the pixel at the upper left of the screen to the right in the horizontal direction, and if it is scanned to the right end, it is lowered one step in the vertical direction. Be scanned.

水平垂直分割湧き出し方式では、例えば、次のように各小画面がスキャンされる。   In the horizontal / vertical division upwelling method, for example, each small screen is scanned as follows.

すなわち、左上の小画面については、画面右下の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段上に上がって、同じように右から左に次の1行をスキャンする。また、左下の小画面については、画面右上の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段下に下がって、同じように右から左に次の1行をスキャンする。さらに、右上の小画面については、画面左下の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段上に上がって、同じように左から右に次の1行をスキャンする。また、右下の小画面については、画面左上の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンする。   That is, for the small screen on the upper left, starting from the pixel at the lower right of the screen, scan one row of pixels to the left in the horizontal direction, scan up to the left edge, and go up one step in the vertical direction, and from right to left Scan the next line. For the lower left small screen, start from the pixel at the upper right of the screen, scan one row of pixels to the left in the horizontal direction, and when scanned to the left end, go down one step in the vertical direction, and from right to left in the same way Scan the next line. Furthermore, for the small screen on the upper right, start from the pixel at the lower left of the screen, scan one row of pixels to the right in the horizontal direction, move up to the right edge, and then go up one step in the vertical direction, and from left to right in the same way Scan the next line. For the lower right small screen, start from the pixel at the upper left of the screen, scan one row of pixels to the right in the horizontal direction, and when scanned to the right end, go down one step in the vertical direction, and from left to right in the same way Scan the next line.

このようなスキャンが行われると、スキャンされる画素が、あたかも4K解像度の画面の中心から4つの角に向かって湧き出しているように感じられるので、水平垂直分割湧き出し方式と称される。   When such a scan is performed, the scanned pixels are felt as if they are springing from the center of the 4K resolution screen toward the four corners, so this is referred to as a horizontal / vertical split spring method.

このように、4K表示装置での4K信号のスキャンについて複数のスキャンの方式が存在する。   As described above, there are a plurality of scanning methods for scanning a 4K signal in a 4K display device.

上述した各スキャンの方式において、アップコンバートを行う場合、例えば、水平垂直分割方式の場合、2K信号を4分割して4つのアップコンバートLSIに分配する。そして、分配された信号に対応する4つの画像のそれぞれを、独立した2K解像度の画像(に対応する2K信号)にアップコンバートし、4つ画像の出力を組み合わせて4K信号として転送する。   In the above-described scanning methods, when up-conversion is performed, for example, in the case of the horizontal and vertical division method, the 2K signal is divided into four and distributed to four up-conversion LSIs. Then, each of the four images corresponding to the distributed signal is up-converted into an independent 2K resolution image (a corresponding 2K signal), and the output of the four images is combined and transferred as a 4K signal.

しかしながら、この方式では、それぞれのアップコンバートLSIにフレームメモリが必要となるため、コスト高になる。また、フレームメモリを持たないLSIを使用する場合であっても、アップコンバートLSIの前段に、2K信号を分割して個々に画素を供給するためのLSI(前段LSI)が必要となる。この方式では、前段のLSIの他に4つのアップコンバートLSIを設ける必要があり、やはりコスト高になる。   However, in this method, a frame memory is required for each up-convert LSI, which increases the cost. Further, even when an LSI without a frame memory is used, an LSI (previous LSI) for dividing the 2K signal and supplying the pixels individually is required before the upconvert LSI. In this method, it is necessary to provide four up-convert LSIs in addition to the preceding LSI, which also increases the cost.

また、例えば、従来の技術において、水平分割方式を採用する場合、前段LSIに加え、出力信号の画素を並べ替えるためのLSI(後段LSI)、および、フレームメモリが必要となるため、やはりコスト高になる。   Further, for example, when the horizontal division method is adopted in the conventional technique, an LSI (rear LSI) for rearranging the pixels of the output signal and a frame memory are required in addition to the pre-stage LSI. become.

また、例えば、表示装置がプロジェクタである場合、台形補正機能が必要となる。しかしながら、従来のアップコンバートLSIを流用する場合、分割された個々の小画面を組み合わせた画像において正しく台形補正を行うことができない。   For example, when the display device is a projector, a trapezoidal correction function is required. However, when the conventional up-convert LSI is used, it is not possible to correct keystone correctly in an image obtained by combining individual divided small screens.

本技術はこのような状況に鑑みて開示するものであり、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができるようにするものである。   The present technology is disclosed in view of such a situation, and is intended to realize a configuration capable of up-conversion corresponding to various scanning methods at low cost.

本技術の一側面は、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第2の順番で読み出すスキャン変更部とを備える解像度変換装置である。   One aspect of the present technology divides a screen corresponding to the image signal into two small screens for the input image signal, and holds a image signal corresponding to each of the divided small screens; In each of the two small screens corresponding to the image signal read from the holding unit, an up-conversion unit that performs an up-conversion process that complements pixels, and the two small screens that have undergone the up-conversion process Among them, the image signal corresponding to the first small screen is held in the plurality of line memories in the first memory block, and the image signal corresponding to the second small screen is stored in the plurality of lines in the second memory block. A first signal that is held in a line memory and that is held in each of the plurality of line memories of the first memory block is determined according to a scanning method of a display device connected to the first memory block. And a scan changing unit that reads out signals held in a plurality of line memories of the second memory block in a second order determined according to a scanning method of the display device. is there.

前記保持部は、小画面のそれぞれに対応する画像信号が読み出されるとき、前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更するようにすることができる。   When the image signal corresponding to each of the small screens is read, the holding unit changes the order of the pixels in the image signal for each of the small screens based on the scanning method of the display device. Can do.

前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持するようにすることができる。   The holding unit is input when the scanning method of the display device is such that the screen of the display device is divided into four small screens in the horizontal and vertical directions, and each small screen is scanned simultaneously. The screen corresponding to the image signal can be divided into an upper half small screen in the vertical direction and a lower half small screen in the vertical direction, and the image signal corresponding to each of the divided small screens can be held.

前記保持部は、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持するようにすることができる。   In the case where the scanning method of the display device is such that the screen of the display device divides the screen of the display device into four small screens in the horizontal direction and is simultaneously scanned on each small screen, or the display device The screen corresponding to the input image signal is divided into a small screen composed only of odd lines and a small screen composed only of even lines, An image signal corresponding to each of the divided small screens can be held.

前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記第1のメモリブロックと前記第2のメモリブロックが、前記アップコンバート処理が施された前記2つ小画面のそれぞれに対応する画像信号を保持するとき、前記表示装置のスキャンの方式に応じて、前記4つのラインメモリであって、第1番目のラインメモリ乃至第4番目のラインメモリに順番に前記画像信号を入力するか、または、第1番目のラインメモリ乃至第4番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替えるようにすることができる。   In the scan changing unit, the first memory block and the second memory block each have four line memories, and the first memory block and the second memory block perform the up-conversion process. When the image signals corresponding to each of the two small screens are held, the four line memories are provided according to the scanning method of the display device, the first line memory to the fourth line memory. It is possible to switch whether the image signals are sequentially input to the line memory, or whether a part of the image signals is simultaneously input to each of the first to fourth line memories. .

前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すようにすることができる。   In the scan changing unit, each of the first memory block and the second memory block has four line memories, and the scanning method of the display device has four screens in the horizontal and vertical directions. In the case of the horizontal and vertical division normal method in which the screen is divided into small screens and simultaneously raster-scanned in each of the small screens, one of the four line memories of either the first memory block or the second memory block, The signals held in the first line memory and the third line memory are simultaneously read in the same order, and at the same time, among the four line memories of the other memory block, the first line memory and the third line memory The signals held in the second line memory can be read simultaneously in the same order.

前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から4つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すようにすることができる。   In the scan changing unit, each of the first memory block and the second memory block has four line memories, and the scanning method of the display device has four screens in the horizontal and vertical directions. When splitting into small screens, and scanning in each small screen is a horizontal and vertical split source method where the pixels are scanned as if they protrude from the center of the display device toward the four corners. The signals held in the first line memory and the third line memory among the four line memories of either the first memory block or the second memory block are reversed in the reverse order. At the same time of reading, the first line memory and the third line memory among the four line memories of the other memory block are held. No. and it can be made to read at the same time in the reverse order.

前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出すようにすることができる。   In the scan changing unit, each of the first memory block and the second memory block has four line memories, and the scanning method of the display device uses four small screens in the horizontal direction. In the case of a horizontal division method in which the image is divided into screens and raster scanned on each small screen, the signals held in each of the four line memories of the first memory block are simultaneously read in the same order, The signals held in each of the four line memories of the second memory block can be read simultaneously in the same order.

前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、前記第1のメモリブロックの4つのラインメモリのそれぞれ、および、前記第2のメモリブロックの4つのラインメモリのそれぞれに、1画素分ずつ信号を保持し、前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出すようにすることができる。   In the scan changing unit, the first memory block and the second memory block each have four line memories, and the scanning method of the display device is scanned without dividing the screen of the display device. Each of the four line memories of the first memory block and each of the four line memories of the second memory block respectively hold a signal for one pixel, and The signals held in each of the four line memories of one memory block are simultaneously read out in the same order, and then the signals held in each of the four line memories in the second memory block are simultaneously read in the same order. It can be made to read.

前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備えるようにすることができる。   A supply unit that extracts a signal corresponding to a pixel in a line corresponding to a pixel that is complemented by the up-conversion unit from the image signal read from the holding unit and supplies the signal to the up-conversion unit; Can be.

アップコンバート部は、前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施すようにすることができる。   The up-conversion unit may further perform trapezoidal correction or aspect conversion when executing the up-conversion process.

本技術の一側面は、保持部が、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、アップコンバート部が、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、スキャン変更部が、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第2の順番で読み出すステップを含む解像度変換方法である。   In one aspect of the present technology, the holding unit divides the screen corresponding to the image signal into two small screens for the input image signal, and holds the image signal corresponding to each of the divided small screens. The up-conversion unit performs up-conversion processing for complementing pixels in each of the two small screens corresponding to the image signal read from the holding unit, and the scan change unit performs the up-conversion processing. Of the two small screens, an image signal corresponding to the first small screen is held in a plurality of line memories in the first memory block, and an image signal corresponding to the second small screen is stored in the second small screen. Are stored in a plurality of line memories in the first memory block, and the signals respectively stored in the plurality of line memories in the first memory block are used as a scanning method for a display device connected to the first memory block. Resolution conversion including a step of reading in a first order determined in accordance with a second order, and reading signals held in the plurality of line memories of the second memory block in a second order determined in accordance with a scanning method of the display device Is the method.

本技術の一側面においては、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号が保持され、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理が実行され、前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号が、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出されるとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号が表示装置のスキャンの方式に応じて定まる第2の順番で読み出される。   In one aspect of the present technology, for an input image signal, the screen corresponding to the image signal is divided into two small screens, and the image signal corresponding to each of the divided small screens is held, and the holding is performed. In each of the two small screens corresponding to the image signal read out from the unit, an up-conversion process for complementing pixels is executed, and the first small screen out of the two small screens subjected to the up-conversion process is executed. An image signal corresponding to the screen is held in a plurality of line memories in the first memory block, and an image signal corresponding to the second small screen is held in a plurality of line memories in the second memory block, When the signals respectively held in the plurality of line memories of the first memory block are read out in a first order determined according to the scanning method of the display device connected to the first memory block. Moni, respectively held signal into a plurality of line memories of the second memory block is read in a second sequence determined according to the method of scanning of the display device.

本技術によれば、低コストで様々なスキャンの方式に対応するアップコンバートが可能となる構成を実現することができる。   According to the present technology, it is possible to realize a configuration that enables up-conversion corresponding to various scanning methods at low cost.

従来の解像度変換装置10の構成例を示すブロック図である。It is a block diagram which shows the structural example of the conventional resolution converter 10. FIG. 単画面方式の例を示す図である。It is a figure which shows the example of a single screen system. 水平垂直分割通常方式の例を示す図である。It is a figure which shows the example of a horizontal-vertical division | segmentation normal system. 水平垂直分割湧き出し方式の例を示す図である。It is a figure which shows the example of a horizontal-vertical division | segmentation springing system. 水平分割方式の例を示す図である。It is a figure which shows the example of a horizontal division system. 本技術の一実施の形態に係る解像度変換装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the resolution converter which concerns on one embodiment of this technique. メモリ制御部への入力と、メモリ制御部からの出力について説明する図である。It is a figure explaining the input to a memory control part, and the output from a memory control part. 垂直展開部への入力、および、垂直展開部からの出力を説明する図である。It is a figure explaining the input to a vertical expansion | deployment part and the output from a vertical expansion | deployment part. アップコンバート部の詳細な構成例を示す図である。It is a figure which shows the detailed structural example of an up-conversion part. 2K信号の画素の位置と4K信号の画素の位置の関係を説明する図である。It is a figure explaining the relationship between the position of the pixel of 2K signal, and the position of the pixel of 4K signal. スキャン変更部140の詳細な構成例を示す図である。3 is a diagram illustrating a detailed configuration example of a scan change unit 140. FIG. 水平垂直分割通常方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。It is a figure explaining the order of writing of each line memory, and the order of reading in case a horizontal / vertical division | segmentation normal system is employ | adopted. 水平垂直分割湧き出し方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。It is a figure explaining the order of writing of each line memory, and the order of reading in case a horizontal-vertical division | segmentation springing system is employ | adopted. 水平分割方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。It is a figure explaining the order of writing and reading-out of each line memory in case a horizontal division system is adopted. 単画面方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。It is a figure explaining the order of writing and reading-out of each line memory in case a single screen system is adopted. 解像度変換処理の例を説明するフローチャートである。It is a flowchart explaining the example of a resolution conversion process. 画面分割処理の例を説明するフローチャートである。It is a flowchart explaining the example of a screen division process. 垂直展開処理の例を説明するフローチャートである。It is a flowchart explaining the example of a vertical expansion | deployment process. スキャン変更処理の例を説明するフローチャートである。It is a flowchart explaining the example of a scan change process.

以下、図面を参照して、ここで開示する技術の実施の形態について説明する。   Hereinafter, embodiments of the technology disclosed herein will be described with reference to the drawings.

最初に、従来のアップコンバートの方式について説明する。   First, a conventional up-conversion method will be described.

いわゆる2K解像度の表示装置は、1920×1080画素の解像度を有している。一方、いわゆる4K解像度の表示装置は、3840×2160画素、4096×2160画素などの解像度を有している。   A so-called 2K resolution display device has a resolution of 1920 × 1080 pixels. On the other hand, a so-called 4K resolution display device has a resolution of 3840 × 2160 pixels, 4096 × 2160 pixels, or the like.

例えば、2K解像度の画像信号(2K信号)を、4K解像度の表示装置で表示させる場合、2K信号を4K信号にアップコンバートして解像度を整合させる必要がある。   For example, when displaying a 2K resolution image signal (2K signal) on a 4K resolution display device, it is necessary to upconvert the 2K signal to a 4K signal to match the resolution.

図1は、従来の解像度変換装置10の構成例を示すブロック図である。同図に示される解像度変換装置10は、入力された2K信号を4K信号にアップコンバートして出力するようになされている。   FIG. 1 is a block diagram illustrating a configuration example of a conventional resolution conversion apparatus 10. The resolution conversion apparatus 10 shown in the figure is configured to up-convert an input 2K signal into a 4K signal and output it.

同図に示されるように、入力される2K信号は、画面の各領域に対応する4つの信号に分割される。すなわち、2K解像度の画面30が4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面に分割され、それぞれの小画面に対応する2K信号が入力される。   As shown in the figure, the input 2K signal is divided into four signals corresponding to each area of the screen. In other words, the screen 30 of 2K resolution is a small screen having a quarter area, and is divided into four small screens in the upper left, upper right, lower right, and lower left, and a 2K signal corresponding to each small screen is input. Is done.

すなわち、画面30の左上の小画面31に対応する2K信号は、アップコンバートLSI21−1に入力される。画面30の右上の小画面32に対応する2K信号は、アップコンバートLSI21−2に入力される。画面30の左下の小画面33に対応する2K信号は、アップコンバートLSI21−3に入力される。画面30の右下の小画面34に対応する2K信号は、アップコンバートLSI21−4に入力される。   That is, the 2K signal corresponding to the small screen 31 at the upper left of the screen 30 is input to the up-convert LSI 21-1. The 2K signal corresponding to the small screen 32 at the upper right of the screen 30 is input to the up-convert LSI 21-2. The 2K signal corresponding to the small screen 33 at the lower left of the screen 30 is input to the up-convert LSI 21-3. The 2K signal corresponding to the small screen 34 at the lower right of the screen 30 is input to the up-convert LSI 21-4.

アップコンバートLSI21−1乃至アップコンバートLSI21−4のそれぞれは、入力された2K信号の画素を補完するアップコンバート処理を実行するようになされている。アップコンバート処理では、入力信号における予め定められた位置の画素が抽出されて所定の演算が施されることにより、出力信号における画素値が算出される。例えば、2K信号を4K信号にアップコンバートする場合、入力信号の1つの画素に対応して出力信号の画素が4つ生成される。   Each of the up-convert LSI 21-1 to the up-convert LSI 21-4 performs an up-conversion process that complements the pixels of the input 2K signal. In the up-conversion process, a pixel at a predetermined position in the input signal is extracted and subjected to a predetermined calculation to calculate a pixel value in the output signal. For example, when up-converting a 2K signal to a 4K signal, four pixels of the output signal are generated corresponding to one pixel of the input signal.

なお、アップコンバート処理が実行される際、入力された2K信号が1度、フレームメモリ22−1乃至フレームメモリ22−4に保持されるようになされている。アップコンバートLSI21−1乃至アップコンバートLSI21−4のそれぞれは、出力信号において生成すべき画素の画素値を得るために必要となる入力信号の画素値を、フレームメモリ22−1乃至フレームメモリ22−4から読み出す。そして、アップコンバートLSI21−1乃至アップコンバートLSI21−4によって、出力信号の画素値が算出されて画素が生成されていく。   When the up-conversion process is executed, the input 2K signal is once held in the frame memory 22-1 to the frame memory 22-4. Each of the up-convert LSI 21-1 to the up-convert LSI 21-4 converts the pixel value of the input signal necessary for obtaining the pixel value of the pixel to be generated in the output signal into the frame memory 22-1 to the frame memory 22-4. Read from. Then, the up-convert LSI 21-1 to the up-convert LSI 21-4 calculate the pixel value of the output signal and generate pixels.

つまり、アップコンバートLSI21−1乃至アップコンバートLSI21−4によって、小画面31乃至小画面34のそれぞれが、4倍の画素数により構成される1つの2K解像度の画面に拡大されることになる。   That is, the up-convert LSI 21-1 to the up-convert LSI 21-4 enlarge each of the small screen 31 to the small screen 34 to one 2K resolution screen configured by four times the number of pixels.

上述のような処理が施されることによって、アップコンバートLSI21−1乃至アップコンバートLSI21−4から出力信号が出力される。   By performing the processing as described above, output signals are output from the up-convert LSI 21-1 to the up-convert LSI 21-4.

すなわち、アップコンバートLSI21−1は、4K解像度の画面の左上の小画面41に対応する2K信号を出力する。アップコンバートLSI21−2は、4K解像度の画面の右上の小画面42に対応する2K信号を出力する。アップコンバートLSI21−3は、4K解像度の画面の左下の小画面43に対応する2K信号を出力する。アップコンバートLSI21−4は、4K解像度の画面の右下の小画面44に対応する2K信号を出力する。   That is, the up-convert LSI 21-1 outputs a 2K signal corresponding to the small screen 41 at the upper left of the 4K resolution screen. The up-convert LSI 21-2 outputs a 2K signal corresponding to the small screen 42 at the upper right of the 4K resolution screen. The up-convert LSI 21-3 outputs a 2K signal corresponding to the small screen 43 at the lower left of the 4K resolution screen. The up-convert LSI 21-4 outputs a 2K signal corresponding to the small screen 44 at the lower right of the 4K resolution screen.

小画面41乃至小画面44に対応する2K信号を組み合わせることで、4K解像度の画面40に対応する4K信号が得られることになる。   By combining the 2K signals corresponding to the small screen 41 to the small screen 44, a 4K signal corresponding to the 4K resolution screen 40 can be obtained.

しかしながら、4K表示装置での4K信号のスキャンの方式については標準となる方式が存在せず、表示装置毎にスキャンの方式が決まっている。   However, there is no standard method for scanning 4K signals in a 4K display device, and a scanning method is determined for each display device.

例えば、4K解像度の画面を一律にスキャンする単画面方式、または、4K解像度の画面を複数の画面に分割してスキャンする分割画面方式が存在する。   For example, there is a single screen method that uniformly scans a 4K resolution screen, or a split screen method that scans a 4K resolution screen by dividing it into a plurality of screens.

図2は、単画面方式の例を説明する図である。単画面方式では、同図の矢印で示されるように、4K解像度の画面40において、画面40の左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンする。このようなスキャンは、ラスタスキャンとも称される。   FIG. 2 is a diagram illustrating an example of a single screen method. In the single screen method, as indicated by an arrow in the figure, in the screen 40 of 4K resolution, one line of pixels is scanned from the upper left pixel of the screen 40 to the right in the horizontal direction. Step down and scan the next line from left to right in the same way. Such a scan is also called a raster scan.

一方、分割画面方式の中には、4K解像度の画面の4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面に分割する水平垂直分割方式が存在する。また、分割画面方式の中には、例えば、4K解像度の画面の4分の1の面積の小画面であって、横一列に並んだ小画面に分割する水平分割方式が存在する。水平垂直分割方式は、例えば、分割された4つの小画面により構成される図形が漢字の「田」の字に似ていることから、田の字分割方式と称されることもある。また、水平分割方式は、分割された小画面の形状から、すだれ分割方式と称されることもある。   On the other hand, among the split screen methods, there is a horizontal / vertical split method which is a small screen of a quarter of the screen of 4K resolution and which is divided into four small screens at the upper left, upper right, lower right and lower left. Exists. Further, among the split screen methods, for example, there is a horizontal split method that divides a small screen having a quarter area of a 4K resolution screen into small screens arranged in a horizontal row. The horizontal / vertical division method is sometimes referred to as a rice character division method because, for example, a figure composed of four divided small screens is similar to the character “Ta” in Chinese characters. Further, the horizontal division method is sometimes referred to as a blind division method because of the shape of the divided small screen.

また、水平垂直分割方式を採用する場合、各小画面のスキャンする際の方式を、水平垂直分割通常方式と、水平垂直分割湧き出し方式に、さらに細分化することができる。   When the horizontal / vertical division method is adopted, the method for scanning each small screen can be further subdivided into a horizontal / vertical division normal method and a horizontal / vertical division raising method.

図3は、水平垂直分割通常方式の例を示す図である。同図に示されるように、水平垂直分割通常方式の場合、4K解像度の画面40が、4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面41乃至小画面44に分割されている。   FIG. 3 is a diagram illustrating an example of the horizontal / vertical division normal method. As shown in the figure, in the case of the horizontal and vertical division normal method, the screen 40 with 4K resolution is a small screen having a quarter area, and the upper left, the upper right, the lower right, and the lower left four small screens. 41 to small screen 44.

水平垂直分割通常方式では、例えば、図3の矢印で示されるように、4K解像度の画面40を構成する4つの小画面がスキャンされる。すなわち、小画面41乃至小画面44のそれぞれについて、画面左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行がスキャンされる。   In the horizontal / vertical division normal method, for example, as shown by arrows in FIG. 3, four small screens constituting the 4K resolution screen 40 are scanned. That is, for each of the small screen 41 to the small screen 44, one row of pixels is scanned to the right in the horizontal direction from the pixel at the upper left of the screen, and when it is scanned to the right end, it is lowered by one step in the vertical direction. The next line is scanned to the right.

図4は、水平垂直分割湧き出し方式の例を示す図である。同図に示されるように、水平垂直分割湧き出し方式の場合、やはり4K解像度の画面40が、4分の1の面積の小画面であって、左上、右上、右下、および左下の4つの小画面41乃至小画面44に分割されている。   FIG. 4 is a diagram illustrating an example of a horizontal / vertical divided upwelling system. As shown in the figure, in the case of the horizontal and vertical split well method, the 4K resolution screen 40 is also a small screen having an area of a quarter, and includes four upper left, upper right, lower right, and lower left. The screen is divided into a small screen 41 to a small screen 44.

水平垂直分割湧き出し方式では、例えば、図4の矢印で示されるように、4K解像度の画面40を構成する4つの小画面がスキャンされる。   In the horizontal / vertical split spring method, for example, as shown by arrows in FIG. 4, four small screens constituting the 4K resolution screen 40 are scanned.

すなわち、左上の小画面41については、画面右下の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段上に上がって、同じように右から左に次の1行をスキャンする。また、左下の小画面43については、画面右上の画素を起点とし、水平方向左に1行の画素をスキャンし、左端までスキャンしたら垂直方向に1段下に下がって、同じように右から左に次の1行をスキャンする。さらに、右上の小画面42については、画面左下の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段上に上がって、同じように左から右に次の1行をスキャンする。また、右下の小画面44については、画面左上の画素を起点とし、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行をスキャンする。   That is, for the small screen 41 at the upper left, starting from the pixel at the lower right of the screen, scan one row of pixels to the left in the horizontal direction, and when scanning to the left end, it goes up one step in the vertical direction, and from the right in the same way Scan the next line to the left. For the lower left small screen 43, the pixel at the upper right of the screen is the starting point, scan one row of pixels to the left in the horizontal direction, and when scanned to the left end, it goes down one step in the vertical direction, and from right to left Scan the next line. Furthermore, for the small screen 42 in the upper right, the pixel at the lower left of the screen is used as a starting point, the pixels in one row are scanned to the right in the horizontal direction, and when scanned to the right end, the pixels are moved up one step in the vertical direction. Scan the next line. The lower right small screen 44 starts from the upper left pixel of the screen, scans one row of pixels to the right in the horizontal direction, and when scanned to the right end, goes down one step in the vertical direction. Scan the next line to the right.

このようなスキャンが行われると、スキャンされる画素が、あたかも4K解像度の画面40の中心から4つの角に向かって湧き出しているように感じられるので、水平垂直分割湧き出し方式と称される。   When such a scan is performed, the scanned pixels are felt as if they are springing out from the center of the screen 40 with 4K resolution toward the four corners. .

図5は、水平分割方式の例を示す図である。同図に示されるように、水平分割方式の場合、4K解像度の画面40が水平方向一列に並んだ小画面51乃至小画面54に分割されている。   FIG. 5 is a diagram illustrating an example of the horizontal division method. As shown in the figure, in the case of the horizontal division method, the 4K resolution screen 40 is divided into small screens 51 to 54 arranged in a line in the horizontal direction.

水平分割方式では、例えば、図5の矢印で示されるように、4K解像度の画面40を構成する4つの小画面がスキャンされる。すなわち、小画面51乃至小画面54のそれぞれについて、画面左上の画素から、水平方向右に1行の画素をスキャンし、右端までスキャンしたら垂直方向に1段下に下がって、同じように左から右に次の1行がスキャンされる。   In the horizontal division method, for example, as shown by the arrows in FIG. 5, four small screens constituting the 4K resolution screen 40 are scanned. That is, for each of the small screen 51 to the small screen 54, one row of pixels is scanned rightward in the horizontal direction from the upper left pixel of the screen, and when it is scanned to the right end, it is lowered one step in the vertical direction. The next line is scanned to the right.

図1に示される解像度変換装置10は、図2乃至図5を参照して上述した4つの方式のうち、図3の水平垂直分割通常方式に対応するものといえる。もし仮に、解像度変換装置10を、図2、図4、または図5の方式に対応させる場合、アップコンバートLSI21−1乃至アップコンバートLSI21−4への入力信号と出力信号を組み替えるなどする必要がある。   The resolution conversion apparatus 10 shown in FIG. 1 can be said to correspond to the horizontal / vertical division normal method of FIG. 3 among the four methods described above with reference to FIGS. If the resolution conversion apparatus 10 is adapted to the method of FIG. 2, FIG. 4, or FIG. 5, it is necessary to rearrange the input signal and the output signal to the up-convert LSI 21-1 to the up-convert LSI 21-4. .

また、図1に示される解像度変換装置10の場合、アップコンバートLSI21−1乃至アップコンバートLSI21−4のそれぞれに、フレームメモリ22−1乃至フレームメモリ22−4を接続する必要があるため、コスト高になる。もし仮に、フレームメモリ22−1乃至フレームメモリ22−4を必要としない構成を採用する場合、例えば、アップコンバートLSI21−1乃至アップコンバートLSI21−4に2K信号を分割して個々の画素を供給するためのLSI(前段LSI)が必要となる。すなわち、この場合も、アップコンバートLSI21−1乃至アップコンバートLSI21−4の他に前段のLSIを設ける必要があり、やはりコスト高になる。   Further, in the case of the resolution conversion apparatus 10 shown in FIG. 1, it is necessary to connect the frame memory 22-1 to the frame memory 22-4 to each of the up-convert LSI 21-1 to the up-convert LSI 21-4. become. If a configuration that does not require the frame memory 22-1 to the frame memory 22-4 is adopted, for example, the 2K signal is divided and supplied to the up-convert LSI 21-1 to the up-convert LSI 21-4. Therefore, an LSI (previous LSI) is required. That is, in this case as well, it is necessary to provide a preceding LSI in addition to the up-convert LSI 21-1 to the up-convert LSI 21-4, which also increases the cost.

そこで、本技術では、図2乃至図5を参照して上述した4つの方式のそれぞれに対応するとともに、低コストで構成できる解像度変換装置を開示する。   Therefore, the present technology discloses a resolution conversion apparatus that can correspond to each of the four systems described above with reference to FIGS. 2 to 5 and can be configured at low cost.

図6は、本技術の一実施の形態に係る解像度変換装置の構成例を示すブロック図である。同図に示される解像度変換装置100は、入力された2K信号を4K信号にアップコンバートして出力するようになされている。解像度変換装置100から出力される4K信号は、例えば、解像度変換装置10に接続された4K解像度の表示装置に供給される。   FIG. 6 is a block diagram illustrating a configuration example of the resolution conversion apparatus according to the embodiment of the present technology. The resolution conversion apparatus 100 shown in the figure is configured to up-convert an input 2K signal into a 4K signal and output it. The 4K signal output from the resolution conversion device 100 is supplied to, for example, a 4K resolution display device connected to the resolution conversion device 10.

この例では、解像度変換装置100が、メモリ制御部110、垂直展開部120、アップコンバート部130−1、および、アップコンバート部130−2、並びにスキャン変更部140を有する構成とされている。   In this example, the resolution conversion apparatus 100 includes a memory control unit 110, a vertical development unit 120, an up-conversion unit 130-1, an up-conversion unit 130-2, and a scan change unit 140.

メモリ制御部110は、例えば、内部に1フレーム分の画像に対応する2K信号を保持するメモリを有する構成とされる。   For example, the memory control unit 110 includes a memory that holds a 2K signal corresponding to an image for one frame.

図7は、メモリ制御部110への入力と、メモリ制御部110からの出力について説明する図である。同図に示されるように、メモリ制御部110には、2K解像度の画面200に対応する2K信号が入力される。   FIG. 7 is a diagram for explaining an input to the memory control unit 110 and an output from the memory control unit 110. As shown in the figure, the 2K signal corresponding to the 2K resolution screen 200 is input to the memory control unit 110.

メモリ制御部110は、入力された2K信号に対応する画面を2つの小画面に分割し、分割された小画面のそれぞれに対応する画像信号を保持するようになされている。   The memory control unit 110 divides a screen corresponding to the input 2K signal into two small screens, and holds an image signal corresponding to each of the divided small screens.

4K解像度の表示装置において、水平垂直分割通常方式が採用される場合、メモリ制御部110は、画面200を、垂直方向の上半分の画面201と垂直方向の下半分の画面202に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面201、および、画面202のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。   In the 4K resolution display device, when the horizontal / vertical division normal method is adopted, the memory control unit 110 divides the screen 200 into the upper half screen 201 in the vertical direction and the lower half screen 202 in the vertical direction, A 2K signal corresponding to each screen is supplied to the vertical development unit 120. Then, for each of the screen 201 and the screen 202, the memory control unit 110 outputs one row of pixels to the right in the horizontal direction from the upper left pixel of the screen, and when output to the right end, the memory control unit 110 moves down one step in the vertical direction. Similarly, the next line is output from left to right.

水平垂直分割通常方式が採用される場合、メモリ制御部110は、このようにして画面201に対応する2K信号と、画面202に対応する2K信号を、垂直展開部120に供給する。   When the horizontal / vertical division normal method is adopted, the memory control unit 110 supplies the 2K signal corresponding to the screen 201 and the 2K signal corresponding to the screen 202 to the vertical development unit 120 in this way.

4K解像度の表示装置において、水平垂直分割湧き出し方式が採用される場合、メモリ制御部110は、画面200を、垂直方向の上半分の画面211と垂直方向の下半分の画面212に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面211について、画面左下の画素を起点とし、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段上に上がって、同じように左から右に次の1行を出力する。また、メモリ制御部110は、画面212について、画面左上の画素を起点とし、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。   In a 4K resolution display device, when the horizontal / vertical split spring method is adopted, the memory control unit 110 divides the screen 200 into a vertical upper half screen 211 and a vertical lower half screen 212. The 2K signal corresponding to each screen is supplied to the vertical development unit 120. Then, the memory control unit 110 starts the pixel at the lower left of the screen with respect to the screen 211, outputs one row of pixels to the right in the horizontal direction, goes up to the right end, goes up one step in the vertical direction, and similarly Outputs the next line to the right. In addition, the memory control unit 110 starts the pixel at the upper left corner of the screen 212, outputs one row of pixels to the right in the horizontal direction, and when it reaches the right end, goes down one step in the vertical direction, Outputs the next line to the right.

水平垂直分割湧き出し方式が採用される場合、メモリ制御部110は、このようにして画面211に対応する2K信号と、画面212に対応する2K信号を、垂直展開部120に供給する。   When the horizontal / vertical split spring method is employed, the memory control unit 110 supplies the 2K signal corresponding to the screen 211 and the 2K signal corresponding to the screen 212 to the vertical development unit 120 in this way.

4K解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、メモリ制御部110は、画面200を、奇数番目の行の画素(奇数ライン)のみで構成される画面221と、偶数番目の行の画素(偶数ライン)のみで構成される画面222に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。   In the 4K resolution display device, when the single screen method or the horizontal division method is adopted, the memory control unit 110 displays the screen 200 as a screen 221 configured only by pixels (odd lines) in odd-numbered rows. Then, the screen is divided into screens 222 composed only of pixels in even-numbered rows (even-numbered lines), and 2K signals corresponding to the respective screens are supplied to the vertical development unit 120.

そして、メモリ制御部110は、画面221、および、画面222のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。   Then, for each of the screen 221 and the screen 222, the memory control unit 110 outputs one row of pixels to the right in the horizontal direction from the upper left pixel of the screen. Similarly, the next line is output from left to right.

単画面方式、または、水平分割方式が採用される場合、メモリ制御部110は、このようにして画面221に対応する2K信号と、画面222に対応する2K信号を、垂直展開部120に供給する。   When the single screen method or the horizontal division method is adopted, the memory control unit 110 supplies the 2K signal corresponding to the screen 221 and the 2K signal corresponding to the screen 222 to the vertical development unit 120 in this way. .

このように、メモリ制御部110は、保持された2K信号を垂直展開部120に供給するとき、4K解像度の表示装置のスキャンの方式に応じて2K信号における画素の順番を変更するようになされている。また、2K信号における画素の順番が小画面毎に変更されるようになされている。   As described above, when the memory control unit 110 supplies the held 2K signal to the vertical development unit 120, the memory control unit 110 changes the order of the pixels in the 2K signal according to the scanning method of the 4K resolution display device. Yes. Further, the order of the pixels in the 2K signal is changed for each small screen.

垂直展開部120は、例えば、内部に複数のラインメモリを有する構成とされ、アップコンバート部130−1およびアップコンバート部130−2のそれぞれに、複数のライン分の画素を供給するようになされている。ここで、ラインは、画面内の1行分の画素を意味している。   The vertical development unit 120 has, for example, a configuration having a plurality of line memories therein, and supplies pixels for a plurality of lines to each of the up-conversion unit 130-1 and the up-conversion unit 130-2. Yes. Here, the line means pixels for one row in the screen.

図8は、垂直展開部120への入力、および、垂直展開部120からの出力を説明する図である。同図に示されるラインメモリ121−1乃至ラインメモリ121−4は、それぞれ画面201、画面211、または、画面221を構成する画素を1ラインずつ保持する。また、ラインメモリ122−1乃至ラインメモリ122−4は、それぞれ画面202、画面212、または、画面222を構成する画素を1ラインずつ保持する。   FIG. 8 is a diagram for explaining the input to the vertical development unit 120 and the output from the vertical development unit 120. The line memories 121-1 to 121-4 shown in the figure hold the pixels constituting the screen 201, the screen 211, or the screen 221 one line at a time. In addition, the line memories 122-1 to 122-4 hold the pixels constituting the screen 202, the screen 212, or the screen 222 one line at a time.

垂直展開部120は、アップコンバート部130−1からの要求に基づいて、例えば、アップコンバート部130−1が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。例えば、アップコンバート部130−1によって、4K解像度の画面の中で、第2行目のラインの画素を生成する場合、画面201の中の第1行目のライン乃至第4行面のラインの画素が供給される。   Based on the request from the up-conversion unit 130-1, the vertical development unit 120, for example, the pixels for four lines at positions corresponding to the pixel lines generated in the 4K resolution screen by the up-conversion unit 130-1. Supply. For example, when the pixels of the second row line are generated in the 4K resolution screen by the up-conversion unit 130-1, the lines from the first row to the fourth row surface in the screen 201 are displayed. Pixels are supplied.

また、垂直展開部120は、アップコンバート部130−2からの要求に基づいて、例えば、アップコンバート部130−2が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。例えば、アップコンバート部130−2によって、4K解像度の画面の中で、第402行目のラインの画素を生成する場合、画面201の中の第1行目のライン乃至第4行面のラインの画素が供給される。   Further, based on the request from the up-conversion unit 130-2, the vertical development unit 120, for example, for four lines at positions corresponding to the pixel lines generated in the 4K resolution screen by the up-conversion unit 130-2. Supply pixels. For example, in the case where the up-conversion unit 130-2 generates the pixel of the line on the 402nd line in the screen of 4K resolution, the lines on the first to fourth lines in the screen 201 are displayed. Pixels are supplied.

なお、4K解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、垂直展開部120は、画面221および画面222の各ラインを並べ替えてから、4ライン分の画素をアップコンバート部130−1、または、アップコンバート部130−2に供給するようになされている。   When a single screen method or a horizontal division method is adopted in a 4K resolution display device, the vertical development unit 120 rearranges each line of the screen 221 and the screen 222, and then selects four lines of pixels. The up-conversion unit 130-1 or the up-conversion unit 130-2 is supplied.

例えば、アップコンバート部130−1によって、4K解像度の画面の中で、奇数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給するようになされている。また、例えば、アップコンバート部130−2によって、4K解像度の画面の中で、偶数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給するようになされている。   For example, when the odd-numbered pixels are generated in the 4K resolution screen by the up-conversion unit 130-1, the odd-numbered and even-numbered lines on the screen 221 and the screen 222 are alternately rearranged. The corresponding pixels for four lines are supplied from the inside. Further, for example, when even-numbered lines of pixels are generated in the 4K resolution screen by the up-conversion unit 130-2, the odd-numbered lines and the even-numbered lines on the screen 221 and the screen 222 are alternately arranged. The corresponding four lines of pixels are supplied from the image.

ここでは、垂直展開部120が、4ライン分の画素を供給する例について説明したが、これに限られるものではない。すなわち、垂直展開部120は、アップコンバート部130−1またはアップコンバート部130−2によって生成される画素の画素値を演算するために必要となる2K信号の画素を、複数のライン単位に供給するものとされる。   Although the example in which the vertical development unit 120 supplies pixels for four lines has been described here, the present invention is not limited to this. That is, the vertical development unit 120 supplies the pixels of the 2K signal necessary for calculating the pixel value of the pixel generated by the up-conversion unit 130-1 or the up-conversion unit 130-2 to a plurality of line units. It is supposed to be.

また、垂直展開部120から供給されるラインは、必要に応じて変更されるようにしてもよい。例えば、水平垂直分割通常方式、または、水平垂直分割湧き出し方式が採用される場合、アップコンバート部130−1によって、垂直方向の下半分の画面の一部の画素が生成されるように、垂直展開部120から所定のラインの画素が供給されるようにしてもよい。また、アップコンバート部130−2によって、垂直方向の上半分の画面の一部の画素が生成されるように、垂直展開部120から所定のラインの画素が供給されるようにしてもよい。   Further, the line supplied from the vertical developing unit 120 may be changed as necessary. For example, when the horizontal / vertical division normal method or the horizontal / vertical division spring method is adopted, the up-convert unit 130-1 generates vertical pixels so that a part of the pixels in the lower half of the vertical direction is generated. A predetermined line of pixels may be supplied from the development unit 120. In addition, pixels of a predetermined line may be supplied from the vertical development unit 120 so that the up-conversion unit 130-2 generates some pixels of the upper half screen in the vertical direction.

例えば、解像度変換装置100の後段で、分割された画面のそれぞれに対して画像処理が行われる場合、上述のように、アップコンバート部130−1とアップコンバート部130−2によって、一部の画素が重畳して生成されるようにすることで、分割境界における画面のつなぎ目を目立たなくすることができる。   For example, when image processing is performed on each of the divided screens in the subsequent stage of the resolution conversion apparatus 100, some pixels are processed by the up-conversion unit 130-1 and the up-conversion unit 130-2 as described above. Can be generated by superimposing, so that the joints of the screens at the division boundaries can be made inconspicuous.

アップコンバート部130−1およびアップコンバート部130−2は、それぞれ入力された2K信号における画素を補完するアップコンバート処理を実行するようになされている。アップコンバート処理では、入力された2K信号における予め定められた位置の画素が抽出されて所定の演算が施されることにより、出力される4K信号における画素値が算出される。例えば、2K信号を4K信号にアップコンバートする場合、入力信号の1つの画素に対応して出力信号の画素が4つ生成される。   The up-conversion unit 130-1 and the up-conversion unit 130-2 are configured to execute an up-conversion process that complements pixels in the input 2K signal. In the up-conversion process, a pixel at a predetermined position in the input 2K signal is extracted and subjected to a predetermined calculation, whereby a pixel value in the output 4K signal is calculated. For example, when up-converting a 2K signal to a 4K signal, four pixels of the output signal are generated corresponding to one pixel of the input signal.

図9は、アップコンバート部130−1の詳細な構成例を示す図である。なお、アップコンバート部130−2も、同様に同図の構成が適用される。   FIG. 9 is a diagram illustrating a detailed configuration example of the up-conversion unit 130-1. In addition, the structure of the same figure is applied similarly to the up-conversion part 130-2.

図9に示されるように、アップコンバート部130−1は、内部にアップコンバータ131と、入出力対応座標計算部132を有する構成とされている。   As shown in FIG. 9, the up-conversion unit 130-1 includes an up-converter 131 and an input / output corresponding coordinate calculation unit 132 inside.

入出力対応座標計算部132は、例えば、入力された2K信号の各画素に対応して、出力される4K信号の中で生成される画素の座標を計算するようになされている。また、入出力対応座標計算部132は、4K信号の中で生成される画素の値を算出するために必要となる2K信号の中の画素を特定するようになされている。   For example, the input / output corresponding coordinate calculation unit 132 is configured to calculate the coordinates of the pixel generated in the output 4K signal corresponding to each pixel of the input 2K signal. Further, the input / output correspondence coordinate calculation unit 132 is configured to specify a pixel in the 2K signal necessary for calculating the value of the pixel generated in the 4K signal.

アップコンバータ131は、入出力対応座標計算部132により特定された2K信号の中の画素の値に所定の演算を施すことにより、4K信号の画素の値を算出するとともに、値が算出された画素を、入出力対応座標計算部132により計算された座標に配置する。このようにして、アップコンバータ131は、2K信号の画素1つに対応して、4K信号の画素を4つ生成する。これにより、アップコンバータ131から、2K信号の画素数を4倍にした4K信号が出力されることになる。   The up-converter 131 calculates a value of the pixel of the 4K signal by performing a predetermined operation on the value of the pixel in the 2K signal specified by the input / output correspondence coordinate calculation unit 132, and the pixel whose value is calculated Are arranged at the coordinates calculated by the input / output correspondence coordinate calculation unit 132. In this manner, the up-converter 131 generates four 4K signal pixels corresponding to one 2K signal pixel. As a result, the 4K signal obtained by quadrupling the number of pixels of the 2K signal is output from the up-converter 131.

なお、図7を参照して上述したように、水平垂直分割通常方式または水平垂直分割湧き出し方式が採用される場合、メモリ制御部110は、画面200を、垂直方向の上半分の画面201または画面211と垂直方向の下半分の画面202または画面211に分割して垂直展開部120に供給する。   Note that, as described above with reference to FIG. 7, when the horizontal / vertical division normal method or the horizontal / vertical division welling method is adopted, the memory control unit 110 displays the screen 200 in the upper half screen 201 or The screen 211 is divided into the lower half screen 202 or the screen 211 in the vertical direction and supplied to the vertical development unit 120.

従って、水平垂直分割通常方式または水平垂直分割湧き出し方式が採用される場合、アップコンバート部130−1によって、上半分の画面の画素数を4倍にした画面(画像)に対応する4K信号が出力される。また、アップコンバート部130−2によって、下半分の画面の画素数を4倍にした画面(画像)に対応する4K信号が出力される。   Therefore, when the horizontal / vertical division normal method or the horizontal / vertical division source method is adopted, the up-conversion unit 130-1 generates a 4K signal corresponding to a screen (image) in which the number of pixels of the upper half screen is quadrupled. Is output. Further, the up-conversion unit 130-2 outputs a 4K signal corresponding to a screen (image) obtained by quadrupling the number of pixels of the lower half screen.

また、図7を参照して上述したように、単画面方式、または、水平分割方式が採用される場合、メモリ制御部110は、画面200を、奇数ラインのみで構成される画面221と、偶数ラインのみで構成される画面222に分割して垂直展開部120に供給する。   In addition, as described above with reference to FIG. 7, when the single screen method or the horizontal division method is adopted, the memory control unit 110, the screen 200, the screen 221 including only odd lines, and the even number The image is divided into screens 222 composed only of lines and supplied to the vertical development unit 120.

従って、単画面方式、または、水平分割方式が採用される場合、アップコンバート部130−1によって、奇数ラインのみで構成される画面の画素数を4倍にした画面(画像)に対応する4K信号が出力される。また、アップコンバート部130−2によって、偶数ラインのみで構成される画面の画素数を4倍にした画面(画像)に対応する4K信号が出力される。   Accordingly, when the single screen method or the horizontal division method is employed, the 4K signal corresponding to the screen (image) obtained by quadrupling the number of pixels of the screen configured by only the odd lines by the up-conversion unit 130-1. Is output. In addition, the up-conversion unit 130-2 outputs a 4K signal corresponding to a screen (image) obtained by quadrupling the number of pixels of the screen configured by only even lines.

さらに、アップコンバート部130−1およびアップコンバート部130−2は、例えば、必要に応じて台形補正も行うことができる。すなわち、入出力対応座標計算部132による、4K信号の中で生成される画素の座標の計算式を変更することにより、4K信号に対応する画像全体の形状を変化させることもできる。   Furthermore, the up-conversion unit 130-1 and the up-conversion unit 130-2 can also perform keystone correction, for example, as necessary. That is, the shape of the entire image corresponding to the 4K signal can be changed by changing the calculation formula of the coordinates of the pixel generated in the 4K signal by the input / output corresponding coordinate calculation unit 132.

図10Aは、2K信号を4K信号にアップコンバートする場合、通常のアップコンバートが行われる時の2K信号の画素の位置と4K信号の画素の位置の関係を説明する図である。同図において、2K信号の画素は白丸、4K信号の画素は黒丸で示されている。図10Aの場合、2K信号の画素それぞれの周囲に4K信号の画素が4つずつ規則的に配置されている。   FIG. 10A is a diagram illustrating the relationship between the pixel position of the 2K signal and the pixel position of the 4K signal when normal up-conversion is performed when the 2K signal is up-converted to the 4K signal. In the figure, pixels of 2K signal are indicated by white circles, and pixels of 4K signal are indicated by black circles. In the case of FIG. 10A, four 4K signal pixels are regularly arranged around each 2K signal pixel.

図10Bは、2K信号を4K信号にアップコンバートする場合、台形補正が行われる時の2K信号の画素の位置と4K信号の画素の位置の関係を説明する図である。同図において、2K信号の画素は白丸、4K信号の画素は黒丸で示されている。図10Bの場合、2K信号の画素それぞれの周囲に4K信号の画素が4つずつ配置されているが、図10Aの場合のように規則的に配置されていない。すなわち、図中上側では、4K信号の画素どうしの間隔が広く設定されており、図中下側では、4K信号の画素どうしの間隔が狭く設定されている。   FIG. 10B is a diagram illustrating the relationship between the pixel position of the 2K signal and the pixel position of the 4K signal when trapezoidal correction is performed when up-converting the 2K signal to the 4K signal. In the figure, pixels of 2K signal are indicated by white circles, and pixels of 4K signal are indicated by black circles. In the case of FIG. 10B, four 4K signal pixels are arranged around each of the 2K signal pixels, but are not regularly arranged as in FIG. 10A. That is, the interval between the pixels of the 4K signal is set wide on the upper side in the drawing, and the interval between the pixels of the 4K signal is set narrow on the lower side in the drawing.

図10Bの場合、図中の黒丸で示される画素により構成される画像であって、4K信号に対応する画像全体の形状が台形となっている。このような台形補正が行われることにより、例えば、スクリーンに対してプロジェクタから照射される光の光軸が垂直でない場合でも、歪みのない画像を表示させることが可能となる。   In the case of FIG. 10B, the image is composed of pixels indicated by black circles in the drawing, and the shape of the entire image corresponding to the 4K signal is a trapezoid. By performing such trapezoidal correction, for example, an image without distortion can be displayed even when the optical axis of light emitted from the projector is not perpendicular to the screen.

ここでは、台形補正が行われる場合の例について説明したが、同様にして4K信号に対応する画像のアスペクト変換を行うことも可能である。   Here, an example in which trapezoidal correction is performed has been described, but it is also possible to similarly perform aspect conversion of an image corresponding to a 4K signal.

このようにして、アップコンバート部130−1およびアップコンバート部130−2は、それぞれ4K信号を出力し、その4K信号がスキャン変更部140に供給されることになる。   In this way, the up-conversion unit 130-1 and the up-conversion unit 130-2 each output a 4K signal, and the 4K signal is supplied to the scan change unit 140.

スキャン変更部140は、例えば、内部に複数のライメモリを有する構成とされ、ライメモリから読み出された画素の値を所定の順番で出力することにより、4K解像度の表示装置に入力される4K信号を生成する。   For example, the scan changing unit 140 includes a plurality of live memories, and outputs pixel values read from the live memories in a predetermined order, thereby outputting a 4K signal input to a 4K resolution display device. Generate.

図11は、図6のスキャン変更部140の詳細な構成例を示す図である。同図に示されるように、スキャン変更部140は、メモリブロック141乃至メモリブロック144を有する構成とされている。メモリブロック141乃至メモリブロック144は、それぞれ4つのラインメモリを有している。   FIG. 11 is a diagram illustrating a detailed configuration example of the scan changing unit 140 in FIG. 6. As shown in the figure, the scan changing unit 140 includes a memory block 141 to a memory block 144. Each of the memory blocks 141 to 144 has four line memories.

アップコンバート部130−1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141−1乃至ラインメモリ141−4に記憶される。ラインメモリ141−1乃至ラインメモリ141−4のそれぞれは、4K信号に対応する画像における1/4ライン分の画素の値を保持するようになされている。例えば、アップコンバート部130−1から出力された4K信号の1ライン分の画素値が、ラインメモリ141−1乃至ラインメモリ141−4に順番に記憶されていく。この場合、ラインメモリ141−1乃至ラインメモリ141−4に記憶された画素値をラインメモリ141−1から順番に出力すれば、アップコンバート部130−1から出力された4K信号の1ライン分の画素値を再現できる。   The 4K signal output from the up-conversion unit 130-1 is supplied to the memory block 141 and stored in the line memories 141-1 to 141-4. Each of the line memories 141-1 to 141-4 holds pixel values for ¼ line in an image corresponding to a 4K signal. For example, the pixel values for one line of the 4K signal output from the up-conversion unit 130-1 are sequentially stored in the line memories 141-1 to 141-4. In this case, if the pixel values stored in the line memories 141-1 to 141-4 are sequentially output from the line memory 141-1, one line worth of 4K signals output from the up-conversion unit 130-1. Pixel values can be reproduced.

メモリブロック141とメモリブロック142は、一方が書込動作の時にもう一方は読出し動作となる。すなわち、書込動作中のメモリブロック141がアップコンバート部130−1から出力された4K信号の1ライン分の画素値を記憶している間、メモリブロック142は読出し動作となる。このとき、ラインメモリ142−1乃至ラインメモリ142−4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。   When one of the memory block 141 and the memory block 142 is a write operation, the other is a read operation. That is, while the memory block 141 during the writing operation stores the pixel values for one line of the 4K signal output from the up-conversion unit 130-1, the memory block 142 performs the reading operation. At this time, a 4K signal composed of pixel values read from the line memories 142-1 to 142-4 becomes a part of the output signal of the resolution conversion apparatus 100.

また、メモリブロック141での4K信号の1ライン分の画素値の書込、およびメモリブロック142での4K信号の1ライン分の画素値の読出が終了すると、読み書きの動作が入れ替わり、メモリブロック141が読出し動作、メモリブロック142は書込動作を行う。この場合、ラインメモリ141−1乃至ラインメモリ141−4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。   When the writing of the pixel values for one line of the 4K signal in the memory block 141 and the reading of the pixel values of one line of the 4K signal in the memory block 142 are completed, the read / write operation is switched, and the memory block 141 is switched. Are read operations, and the memory block 142 performs a write operation. In this case, a 4K signal composed of pixel values read from the line memories 141-1 to 141-4 becomes a part of the output signal of the resolution conversion apparatus 100.

このように、4K信号の1ライン分の読み書きの終了する都度、上述のような動作を繰り返す。   In this way, the above-described operation is repeated every time reading and writing for one line of the 4K signal is completed.

アップコンバート部130−2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143−1乃至ラインメモリ143−4に記憶される。ラインメモリ143−1乃至ラインメモリ143−4のそれぞれは、4K信号に対応する画像における1/4ライン分の画素の値を保持するようになされている。例えば、アップコンバート部130−2から出力された4K信号の1ライン分の画素値が、ラインメモリ143−1乃至ラインメモリ143−4に順番に記憶されていく。この場合、ラインメモリ143−1乃至ラインメモリ143−4に記憶された画素値をラインメモリ143−1から順番に出力すれば、アップコンバート部130−2から出力された4K信号の1ライン分の画素値を再現できる。   The 4K signal output from the up-conversion unit 130-2 is supplied to the memory block 143 and stored in the line memories 143-1 to 143-4. Each of the line memories 143-1 to 143-4 is configured to hold pixel values for ¼ line in an image corresponding to a 4K signal. For example, pixel values for one line of the 4K signal output from the up-conversion unit 130-2 are sequentially stored in the line memories 143-1 to 143-4. In this case, if the pixel values stored in the line memories 143-1 to 143-4 are output in order from the line memory 143-1, one line of the 4K signal output from the up-conversion unit 130-2 is output. Pixel values can be reproduced.

メモリブロック143とメモリブロック144は、一方が書込動作の時にもう一方は読出し動作となる。すなわち、書込動作中のメモリブロック143がアップコンバート部130−1から出力された4K信号の1ライン分の画素値を記憶している間、メモリブロック144は読出し動作となる。このとき、ラインメモリ144−1乃至ラインメモリ144−4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。   When one of the memory block 143 and the memory block 144 is a write operation, the other is a read operation. That is, while the memory block 143 during the writing operation stores the pixel values for one line of the 4K signal output from the up-conversion unit 130-1, the memory block 144 performs the reading operation. At this time, a 4K signal composed of pixel values read from the line memories 144-1 to 144-4 becomes a part of the output signal of the resolution conversion apparatus 100.

また、メモリブロック143での4K信号の1ライン分の画素値の書込、およびメモリブロック144での4K信号の1ライン分の画素値の読出が終了すると、読み書きの動作が入れ替わり、メモリブロック143が読出し動作、メモリブロック144は書込動作を行う。この場合、ラインメモリ143−1乃至ラインメモリ143−4から読み出された画素値により構成される4K信号が解像度変換装置100の出力信号の一部となる。   When the writing of the pixel values for one line of the 4K signal in the memory block 143 and the reading of the pixel values of one line of the 4K signal in the memory block 144 are completed, the read / write operation is switched, and the memory block 143 is switched. Are read operations, and the memory block 144 performs a write operation. In this case, a 4K signal composed of pixel values read from the line memories 143-1 to 143-4 is part of the output signal of the resolution conversion apparatus 100.

このように、4K信号の1ライン分の読み書きの終了する都度、上述のような動作を繰り返す。   In this way, the above-described operation is repeated every time reading and writing for one line of the 4K signal is completed.

スキャン変更部140は、例えば、図2乃至図5を参照して上述した各スキャンの方式に対応して、メモリブロック142の各ラインメモリと、メモリブロック144の各ラインメモリの読み出し順を変更するようになされている。   The scan changing unit 140 changes the reading order of each line memory of the memory block 142 and each line memory of the memory block 144 in accordance with, for example, each scan method described above with reference to FIGS. It is made like that.

図12は、4K解像度の表示装置において図3を参照して上述した水平垂直分割通常方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。   FIG. 12 is a diagram for explaining the writing order and reading order of each line memory when the horizontal / vertical division normal method described above with reference to FIG. 3 is adopted in a 4K resolution display device. In the figure, it is assumed that a storage element corresponding to the first address exists at the left end portion of each line memory in the drawing, and a storage element corresponding to the last address exists at the right end portion in the drawing. That is, the pixel value of the input 4K signal will be described as being stored in order from the left to the right of each line memory.

図12において、アップコンバート部130−1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141−1乃至ラインメモリ141−4に記憶される。この際、同図の矢印151で示されるように、ラインメモリ141−1に最初の1/4ラインの画素値が記憶され、ラインメモリ141−2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ141−3に次の1/4ラインの画素値が記憶され、ラインメモリ141−4に最後の1/4ラインの画素値が記憶される。   In FIG. 12, the 4K signal output from the up-conversion unit 130-1 is supplied to the memory block 141 and stored in the line memories 141-1 to 141-4. At this time, as indicated by an arrow 151 in the drawing, the pixel value of the first 1/4 line is stored in the line memory 141-1, and the pixel value of the next 1/4 line is stored in the line memory 141-2. Is done. Further, the pixel value of the next quarter line is stored in the line memory 141-3, and the pixel value of the last quarter line is stored in the line memory 141-4.

上述したように、水平垂直分割通常方式が採用される場合、アップコンバート部130−1から出力された4K信号は、垂直方向の上半分の画面(画像)に対応するものとされる。   As described above, when the horizontal / vertical division normal method is adopted, the 4K signal output from the up-conversion unit 130-1 corresponds to the upper half screen (image) in the vertical direction.

一方、図12において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印152−1と矢印152−2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印152−1で示されるように、ラインメモリ142−1の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142−2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印152−2で示されるように、ラインメモリ142−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 12, when a 4K signal is output, the pixel value is read from each line memory of the memory block 142. At this time, as indicated by arrows 152-1 and 152-2 in the figure, two pixel values are read out in parallel. That is, as indicated by an arrow 152-1, pixel values from the first address to the last address of the line memory 142-1 are output in order, and then the first address to the last address of the line memory 142-2. The pixel values up to are output in order. At the same time, as indicated by an arrow 152-2, pixel values from the first address to the last address of the line memory 142-3 are output in order, and then from the first address of the line memory 142-4 to the last address Pixel values up to the address are output in order.

矢印152−1に対応して読み出された画素値により構成される4K信号は、表示装置の左上の小画面(例えば、図3の小画面41)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印152−2に対応して読み出された画素値により構成される4K信号は、表示装置の右上の小画面(例えば、図3の小画面42)の画像を表示するための信号として4K解像度の表示装置に供給される。   The 4K signal composed of the pixel values read in correspondence with the arrow 152-1 is 4K resolution as a signal for displaying an image of the upper left small screen (for example, the small screen 41 in FIG. 3) of the display device. To the display device. Further, the 4K signal composed of the pixel values read in correspondence with the arrow 152-2 is used as a signal for displaying an image of the small screen on the upper right of the display device (for example, the small screen 42 in FIG. 3). It is supplied to a 4K resolution display device.

また、図12において、アップコンバート部130−2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143−1乃至ラインメモリ143−4に記憶される。この際、同図の矢印153で示されるように、ラインメモリ143−1に最初の1/4ラインの画素値が記憶され、ラインメモリ143−2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ143−3に次の1/4ラインの画素値が記憶され、ラインメモリ143−4に最後の1/4ラインの画素値が記憶される。   In FIG. 12, the 4K signal output from the up-conversion unit 130-2 is supplied to the memory block 143 and stored in the line memories 143-1 to 143-4. At this time, as indicated by an arrow 153 in the figure, the pixel value of the first 1/4 line is stored in the line memory 143-1, and the pixel value of the next 1/4 line is stored in the line memory 143-2. Is done. Further, the pixel value of the next 1/4 line is stored in the line memory 143-3, and the pixel value of the last 1/4 line is stored in the line memory 143-4.

なお、上述したように、水平垂直分割通常方式が採用される場合、アップコンバート部130−2から出力された4K信号は、垂直方向の下半分の画面(画像)に対応するものとされる。   As described above, when the horizontal / vertical division normal method is adopted, the 4K signal output from the up-conversion unit 130-2 corresponds to the lower half screen (image) in the vertical direction.

一方、図12において、4K信号が出力される場合、メモリブロック144の各ラインメモリから画素値が読み出される。この際、同図の矢印154−1と矢印154−2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印154−1で示されるように、ラインメモリ144−1の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144−2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印154−2で示されるように、ラインメモリ144−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 12, when a 4K signal is output, pixel values are read from each line memory of the memory block 144. At this time, as indicated by arrows 154-1 and 154-2 in the figure, two pixel values are read out in parallel. That is, as indicated by an arrow 154-1, pixel values from the first address to the last address of the line memory 144-1 are output in order, and then the first address to the last address of the line memory 144-2 are output. The pixel values up to are output in order. At the same time, as indicated by an arrow 154-2, the pixel values from the first address to the last address of the line memory 144-3 are output in order, and then the first address of the line memory 144-4 to the last address are output. Pixel values up to the address are output in order.

矢印154−1に対応して読み出された画素値により構成される4K信号は、表示装置の左下の小画面(例えば、図3の小画面43)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印154−2に対応して読み出された画素値により構成される4K信号は、表示装置の右上の小画面(例えば、図3の小画面44)の画像を表示するための信号として4K解像度の表示装置に供給される。   The 4K signal composed of the pixel values read in correspondence with the arrow 154-1 is 4K resolution as a signal for displaying an image of the small screen on the lower left of the display device (for example, the small screen 43 in FIG. 3). To the display device. Further, the 4K signal composed of the pixel values read out corresponding to the arrow 154-2 is a signal for displaying an image of the small screen on the upper right of the display device (for example, the small screen 44 in FIG. 3). It is supplied to a 4K resolution display device.

このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図3を参照して上述したような、水平垂直分割通常方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。   The four 4K signals output in parallel in this way are input to the 4K resolution display device, so that the scan in the horizontal / vertical division normal method is performed as described above with reference to FIG. An image is displayed on the display device.

図13は、4K解像度の表示装置において図4を参照して上述した水平垂直分割湧き出し方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。   FIG. 13 is a diagram for explaining the writing order and reading order of each line memory in the case where the horizontal and vertical division well-out method described above with reference to FIG. 4 is adopted in a 4K resolution display device. In the figure, it is assumed that a storage element corresponding to the first address exists at the left end portion of each line memory in the drawing, and a storage element corresponding to the last address exists at the right end portion in the drawing. That is, the pixel value of the input 4K signal will be described as being stored in order from the left to the right of each line memory.

図13において、アップコンバート部130−1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141−1乃至ラインメモリ141−4に記憶される。この際、同図の矢印161で示されるように、ラインメモリ141−1に最初の1/4ラインの画素値が記憶され、ラインメモリ141−2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ141−3に次の1/4ラインの画素値が記憶され、ラインメモリ141−4に最後の1/4ラインの画素値が記憶される。   In FIG. 13, the 4K signal output from the up-conversion unit 130-1 is supplied to the memory block 141 and stored in the line memories 141-1 to 141-4. At this time, as indicated by an arrow 161 in the figure, the pixel value of the first 1/4 line is stored in the line memory 141-1, and the pixel value of the next 1/4 line is stored in the line memory 141-2. Is done. Further, the pixel value of the next quarter line is stored in the line memory 141-3, and the pixel value of the last quarter line is stored in the line memory 141-4.

なお、上述したように、水平垂直分割湧き出し方式が採用される場合、アップコンバート部130−1から出力された4K信号は、垂直方向の上半分の画面(画像)に対応するものとされる。   As described above, when the horizontal / vertical division source method is adopted, the 4K signal output from the up-conversion unit 130-1 corresponds to the upper half screen (image) in the vertical direction. .

一方、図13において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印162−1と矢印162−2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印162−1で示されるように、ラインメモリ142−2の最後のアドレスから最初のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142−1の最後のアドレスから最初のアドレスまでの画素値が順番に出力される。それと同時に、矢印162−2で示されるように、ラインメモリ142−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ142−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 13, when a 4K signal is output, pixel values are read from each line memory of the memory block 142. At this time, two pixel values are read out in parallel as indicated by arrows 162-1 and 162-2 in FIG. That is, as indicated by the arrow 162-1, pixel values from the last address of the line memory 142-2 to the first address are output in order, and then the last address to the first address of the line memory 142-1. The pixel values up to are output in order. At the same time, as indicated by an arrow 162-2, the pixel values from the first address to the last address of the line memory 142-3 are output in order, and then from the first address of the line memory 142-4 to the last address. Pixel values up to the address are output in order.

矢印162−1に対応して読み出された画素値により構成される4K信号は、表示装置の左上の小画面(例えば、図4の小画面41)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印162−2に対応して読み出された画素値により構成される4K信号は、表示装置の右上の小画面(例えば、図4の小画面42)の画像を表示するための信号として4K解像度の表示装置に供給される。   The 4K signal composed of the pixel values read in correspondence with the arrow 162-1 is 4K resolution as a signal for displaying an image of the upper left small screen (for example, the small screen 41 in FIG. 4) of the display device. To the display device. Further, the 4K signal composed of the pixel values read out corresponding to the arrow 162-2 is used as a signal for displaying the image of the small screen on the upper right of the display device (for example, the small screen 42 in FIG. 4). It is supplied to a 4K resolution display device.

また、図13において、アップコンバート部130−2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143−1乃至ラインメモリ143−4に記憶される。この際、同図の矢印163で示されるように、ラインメモリ143−1に最初の1/4ラインの画素値が記憶され、ラインメモリ143−2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ143−3に次の1/4ラインの画素値が記憶され、ラインメモリ143−4に最後の1/4ラインの画素値が記憶される。   In FIG. 13, the 4K signal output from the up-conversion unit 130-2 is supplied to the memory block 143 and stored in the line memories 143-1 to 143-4. At this time, as indicated by an arrow 163 in the drawing, the pixel value of the first 1/4 line is stored in the line memory 143-1, and the pixel value of the next 1/4 line is stored in the line memory 143-2. Is done. Further, the pixel value of the next 1/4 line is stored in the line memory 143-3, and the pixel value of the last 1/4 line is stored in the line memory 143-4.

なお、上述したように、水平垂直分割湧き出し方式が採用される場合、アップコンバート部130−2から出力された4K信号は、垂直方向の下半分の画面(画像)に対応するものとされる。   As described above, when the horizontal / vertical division source method is employed, the 4K signal output from the up-conversion unit 130-2 corresponds to the lower half screen (image) in the vertical direction. .

一方、図13において、4K信号が出力される場合、メモリブロック144の各ラインメモリから画素値が読み出される。この際、同図の矢印164−1と矢印164−2で示されるように、2つの画素値が並行して読み出される。すなわち、矢印164−1で示されるように、ラインメモリ144−2の最後のアドレスから最初のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144−1の最後のアドレスから最初のアドレスまでの画素値が順番に出力される。それと同時に、矢印164−2で示されるように、ラインメモリ144−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力され、その後、ラインメモリ144−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 13, when a 4K signal is output, the pixel value is read from each line memory of the memory block 144. At this time, as indicated by arrows 164-1 and 164-2 in the figure, two pixel values are read out in parallel. That is, as indicated by an arrow 164-1, pixel values from the last address of the line memory 144-2 to the first address are output in order, and then the first address from the last address of the line memory 144-1 is output. The pixel values up to are output in order. At the same time, as indicated by an arrow 164-2, pixel values from the first address of the line memory 144-3 to the last address are output in order, and then the first address of the line memory 144-4 and the last address are output. Pixel values up to the address are output in order.

矢印164−1に対応して読み出された画素値により構成される4K信号は、表示装置の左下の小画面(例えば、図4の小画面43)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印164−2に対応して読み出された画素値により構成される4K信号は、表示装置の右下の小画面(例えば、図4の小画面44)の画像を表示するための信号として4K解像度の表示装置に供給される。   The 4K signal composed of the pixel values read in correspondence with the arrow 164-1 is 4K resolution as a signal for displaying an image of the small screen on the lower left of the display device (for example, the small screen 43 in FIG. 4). To the display device. Further, the 4K signal composed of the pixel values read out corresponding to the arrow 164-2 is a signal for displaying an image of the small screen on the lower right of the display device (for example, the small screen 44 in FIG. 4). As a 4K resolution display device.

このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図4を参照して上述したような、水平垂直分割湧き出し方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。   The four 4K signals output in parallel in this way are input to the display device having the 4K resolution, so that the scanning by the horizontal and vertical division well-out method as described above with reference to FIG. An image is displayed on a display device having a resolution.

図14は、4K解像度の表示装置において図5を参照して上述した水平分割方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。   FIG. 14 is a diagram for explaining the writing order and reading order of each line memory when the horizontal division method described above with reference to FIG. 5 is adopted in a 4K resolution display device. In the figure, it is assumed that a storage element corresponding to the first address exists at the left end portion of each line memory in the drawing, and a storage element corresponding to the last address exists at the right end portion in the drawing. That is, the pixel value of the input 4K signal will be described as being stored in order from the left to the right of each line memory.

図14において、アップコンバート部130−1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141−1乃至ラインメモリ141−4に記憶される。この際、同図の矢印171で示されるように、ラインメモリ141−1に最初の1/4ラインの画素値が記憶され、ラインメモリ141−2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ141−3に次の1/4ラインの画素値が記憶され、ラインメモリ141−4に最後の1/4ラインの画素値が記憶される。   In FIG. 14, the 4K signal output from the up-conversion unit 130-1 is supplied to the memory block 141 and stored in the line memories 141-1 to 141-4. At this time, as indicated by an arrow 171 in the figure, the pixel value of the first 1/4 line is stored in the line memory 141-1, and the pixel value of the next 1/4 line is stored in the line memory 141-2. Is done. Further, the pixel value of the next quarter line is stored in the line memory 141-3, and the pixel value of the last quarter line is stored in the line memory 141-4.

なお、上述したように、水平分割方式が採用される場合、アップコンバート部130−1から出力された4K信号は、奇数ラインのみで構成される画面(画像)に対応するものとされる。   As described above, when the horizontal division method is employed, the 4K signal output from the up-conversion unit 130-1 corresponds to a screen (image) including only odd lines.

一方、図14において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印172−1乃至矢印172−4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印172−1で示されるように、ラインメモリ142−1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印172−2で示されるように、ラインメモリ142−2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印172−3で示されるように、ラインメモリ142−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印172−4で示されるように、ラインメモリ142−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 14, when a 4K signal is output, the pixel value is read from each line memory of the memory block 142. At this time, as indicated by arrows 172-1 to 172-4 in the figure, four pixel values are read out in parallel. That is, as indicated by an arrow 172-1, pixel values from the first address to the last address of the line memory 142-1 are output in order. At the same time, as indicated by an arrow 172-2, pixel values from the first address to the last address of the line memory 142-2 are sequentially output. At the same time, as indicated by an arrow 172-3, pixel values from the first address to the last address of the line memory 142-3 are sequentially output. At the same time, as indicated by an arrow 172-4, pixel values from the first address to the last address of the line memory 142-4 are sequentially output.

矢印172−1に対応して読み出された画素値により構成される4K信号は、表示装置の小画面(例えば、図5の小画面51)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印172−2に対応して読み出された画素値により構成される4K信号は、表示装置の別の小画面(例えば、図5の小画面52)の画像を表示するための信号として4K解像度の表示装置に供給される。さらに、矢印172−3に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面(例えば、図5の小画面53)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印172−4に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面(例えば、図5の小画面54)の画像を表示するための信号として4K解像度の表示装置に供給される。   The 4K signal composed of the pixel values read out in correspondence with the arrow 172-1 is displayed with a 4K resolution as a signal for displaying an image of a small screen (for example, the small screen 51 in FIG. 5) of the display device. Supplied to the device. Further, the 4K signal composed of the pixel values read out corresponding to the arrow 172-2 is a signal for displaying an image of another small screen (for example, the small screen 52 in FIG. 5) of the display device. It is supplied to a 4K resolution display device. Further, the 4K signal composed of the pixel value read out in correspondence with the arrow 172-3 is a signal for displaying an image of still another small screen (for example, the small screen 53 in FIG. 5) of the display device. As a 4K resolution display device. Further, the 4K signal composed of the pixel values read out corresponding to the arrow 172-4 is a signal for displaying an image of still another small screen (for example, the small screen 54 in FIG. 5) of the display device. As a 4K resolution display device.

また、図14において、アップコンバート部130−2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143−1乃至ラインメモリ143−4に記憶される。この際、同図の矢印173で示されるように、ラインメモリ143−1に最初の1/4ラインの画素値が記憶され、ラインメモリ143−2に次の1/4ラインの画素値が記憶される。さらに、ラインメモリ143−3に次の1/4ラインの画素値が記憶され、ラインメモリ143−4に最後の1/4ラインの画素値が記憶される。   In FIG. 14, the 4K signal output from the up-conversion unit 130-2 is supplied to the memory block 143 and stored in the line memories 143-1 to 143-4. At this time, as indicated by an arrow 173 in the figure, the pixel value of the first 1/4 line is stored in the line memory 143-1, and the pixel value of the next 1/4 line is stored in the line memory 143-2. Is done. Further, the pixel value of the next 1/4 line is stored in the line memory 143-3, and the pixel value of the last 1/4 line is stored in the line memory 143-4.

上述したように、水平分割方式が採用される場合、アップコンバート部130−2から出力された4K信号は、偶数ラインのみで構成される画面(画像)に対応するものとされる。   As described above, when the horizontal division method is employed, the 4K signal output from the up-conversion unit 130-2 corresponds to a screen (image) that includes only even lines.

一方、図14において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印174−1乃至矢印174−4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印174−1で示されるように、ラインメモリ144−1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印174−2で示されるように、ラインメモリ144−2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印174−3で示されるように、ラインメモリ144−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印174−4で示されるように、ラインメモリ144−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 14, when a 4K signal is output, the pixel value is read from each line memory of the memory block 142. At this time, as indicated by arrows 174-1 to 174-4 in the figure, four pixel values are read out in parallel. That is, as indicated by an arrow 174-1, pixel values from the first address to the last address of the line memory 144-1 are output in order. At the same time, as indicated by an arrow 174-2, pixel values from the first address to the last address of the line memory 144-2 are output in order. At the same time, as indicated by an arrow 174-3, pixel values from the first address to the last address of the line memory 144-3 are output in order. At the same time, as indicated by an arrow 174-4, pixel values from the first address to the last address of the line memory 144-4 are output in order.

矢印174−1に対応して読み出された画素値により構成される4K信号は、表示装置の小画面(例えば、図5の小画面51)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印174−2に対応して読み出された画素値により構成される4K信号は、表示装置の別の小画面(例えば、図5の小画面52)の画像を表示するための信号として4K解像度の表示装置に供給される。さらに、矢印174−3に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面(例えば、図5の小画面53)の画像を表示するための信号として4K解像度の表示装置に供給される。また、矢印174−4に対応して読み出された画素値により構成される4K信号は、表示装置のさらに別の小画面(例えば、図5の小画面54)の画像を表示するための信号として4K解像度の表示装置に供給される。   The 4K signal composed of the pixel values read in correspondence with the arrow 174-1 is a 4K resolution display as a signal for displaying an image of a small screen (for example, the small screen 51 in FIG. 5) of the display device. Supplied to the device. Further, the 4K signal composed of the pixel values read out corresponding to the arrow 174-2 is a signal for displaying an image of another small screen (for example, the small screen 52 in FIG. 5) of the display device. It is supplied to a 4K resolution display device. Further, the 4K signal constituted by the pixel value read out in correspondence with the arrow 174-3 is a signal for displaying an image of still another small screen (for example, the small screen 53 in FIG. 5) of the display device. As a 4K resolution display device. Further, the 4K signal composed of the pixel values read out corresponding to the arrow 174-4 is a signal for displaying an image of still another small screen (for example, the small screen 54 in FIG. 5) of the display device. As a 4K resolution display device.

上述したように、水平分割方式が採用される場合、アップコンバート部130−1から出力された4K信号は、常に奇数ラインの画素を表示するための4K信号とされる。また、アップコンバート部130−2から出力された4K信号は、常に偶数ラインの画素を表示するための4K信号とされる。従って、いまの場合、スキャン変更部140は、メモリブロック142から出力される4つの4K信号を表示装置に出力した後、メモリブロック144から出力される4つの4K信号を表示装置に出力する。つまり、スキャン変更部140は、奇数ラインの画素を表示するための4K信号と偶数ラインの画素を表示するための4K信号とを交互に切り替えて出力するようにする。   As described above, when the horizontal division method is employed, the 4K signal output from the up-conversion unit 130-1 is always a 4K signal for displaying pixels on odd lines. Further, the 4K signal output from the up-conversion unit 130-2 is always a 4K signal for displaying pixels of even lines. Accordingly, in this case, the scan changing unit 140 outputs the four 4K signals output from the memory block 142 to the display device, and then outputs the four 4K signals output from the memory block 144 to the display device. In other words, the scan changing unit 140 alternately switches and outputs a 4K signal for displaying pixels on odd lines and a 4K signal for displaying pixels on even lines.

このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図5を参照して上述したような、水平分割方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。   The four 4K signals output in parallel in this way are input to the 4K resolution display device, so that the scanning by the horizontal division method as described above with reference to FIG. 5 is performed and the 4K resolution display is performed. An image will be displayed on the device.

図15は、4K解像度の表示装置において図2を参照して上述した単画面方式が採用される場合における各ラインメモリの書き込み順と読み出し順を説明する図である。なお、同図においては、各ラインメモリの図中左端部に最初のアドレスに対応する記憶素子が存在し、図中右端部に最後のアドレスに対応する記憶素子が存在するものとして説明する。すなわち、入力された4K信号の画素値は、各ラインメモリの左から右へ順番に記憶されていったものとして説明する。   FIG. 15 is a diagram for explaining the writing order and reading order of each line memory when the single-screen method described above with reference to FIG. 2 is adopted in a 4K resolution display device. In the figure, it is assumed that a storage element corresponding to the first address exists at the left end portion of each line memory in the drawing, and a storage element corresponding to the last address exists at the right end portion in the drawing. That is, the pixel value of the input 4K signal will be described as being stored in order from the left to the right of each line memory.

図15において、アップコンバート部130−1から出力された4K信号は、メモリブロック141に供給されてラインメモリ141−1乃至ラインメモリ141−4に記憶される。この際、同図の矢印181−1乃至181−4で示されるように、ラインメモリ141−1乃至ラインメモリ181−4のそれぞれに1画素値ずつ同時に記憶されていく。   In FIG. 15, the 4K signal output from the up-conversion unit 130-1 is supplied to the memory block 141 and stored in the line memories 141-1 to 141-4. At this time, as indicated by arrows 181-1 to 181-4 in the figure, one pixel value is simultaneously stored in each of the line memories 141-1 to 181-4.

例えば、最初の1ラインにおいて、番号0、1,2,3,4、5、6、7・・・のように画素が配列されている場合、次のように画素値が記憶されていく。すなわち、番号0の画素の値は、ラインメモリ141−1に記憶され、番号1の画素の値は、ラインメモリ141−2に記憶され、番号2の画素の値は、ラインメモリ141−3に記憶され、番号3の画素の値は、ラインメモリ141−4に記憶される。また、番号4の画素の値は、ラインメモリ141−1に記憶され、番号5の画素の値は、ラインメモリ141−2に記憶され、番号6の画素の値は、ラインメモリ141−3に記憶され、番号7の画素の値は、ラインメモリ141−4に記憶される。   For example, in the first line, when pixels are arranged as numbers 0, 1, 2, 3, 4, 5, 6, 7,..., Pixel values are stored as follows. That is, the value of the number 0 pixel is stored in the line memory 141-1, the value of the number 1 pixel is stored in the line memory 141-2, and the value of the number 2 pixel is stored in the line memory 141-3. The value of the pixel number 3 is stored in the line memory 141-4. The value of the pixel No. 4 is stored in the line memory 141-1, the value of the pixel No. 5 is stored in the line memory 141-2, and the value of the pixel No. 6 is stored in the line memory 141-3. The value of the pixel of number 7 is stored in the line memory 141-4.

このように、ラインメモリ141−1には、例えば、番号0,4,8,16,・・・の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。また、ラインメモリ141−2には、例えば、番号1,5,9,17,・・・の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。同様にして、ラインメモリ141−3とラインメモリ141−4にも所定の番号の画素の値が記憶され、それぞれ1/4ラインの画素値が記憶されることになる。   Thus, for example, the pixel values of numbers 0, 4, 8, 16,... Are sequentially stored in the line memory 141-1, and the pixel values of ¼ line are stored. . In the line memory 141-2, for example, pixel values of numbers 1, 5, 9, 17,... Are sequentially stored, and 1/4 line pixel values are stored. Similarly, the line memory 141-3 and the line memory 141-4 also store pixel values of a predetermined number, and each 1/4 line pixel value is stored.

なお、上述したように、単画面方式が採用される場合、アップコンバート部130−1から出力された4K信号は、奇数ラインのみで構成される画面(画像)に対応するものとされる。   As described above, when the single screen method is employed, the 4K signal output from the up-conversion unit 130-1 corresponds to a screen (image) including only odd lines.

一方、図15において、4K信号が出力される場合、メモリブロック142の各ラインメモリから画素値が読み出される。この際、同図の矢印182−1乃至矢印182−4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印182−1で示されるように、ラインメモリ142−1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印182−2で示されるように、ラインメモリ142−2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印182−3で示されるように、ラインメモリ142−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印182−4で示されるように、ラインメモリ142−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 15, when a 4K signal is output, pixel values are read from each line memory of the memory block 142. At this time, as indicated by arrows 182-1 to 182-4 in the figure, four pixel values are read out in parallel. That is, as indicated by an arrow 182-1, pixel values from the first address to the last address of the line memory 142-1 are output in order. At the same time, as indicated by an arrow 182-2, pixel values from the first address to the last address of the line memory 142-2 are output in order. At the same time, as indicated by an arrow 182-2, pixel values from the first address to the last address of the line memory 142-3 are sequentially output. At the same time, as indicated by an arrow 182-4, pixel values from the first address to the last address of the line memory 142-4 are output in order.

いまの場合、矢印182−1乃至矢印182−4に対応して読み出された画素値により構成される4K信号が、表示装置の画面(例えば、図2の画面40)の画像を表示するための信号として4K解像度の表示装置に供給される。   In this case, the 4K signal composed of the pixel values read out corresponding to the arrows 182-1 to 182-4 displays an image on the screen of the display device (for example, the screen 40 in FIG. 2). Is supplied to a 4K resolution display device.

また、図15において、アップコンバート部130−2から出力された4K信号は、メモリブロック143に供給されてラインメモリ143−1乃至ラインメモリ143−4に記憶される。この際、同図の矢印183−1乃至183−4で示されるように、ラインメモリ143−1乃至ラインメモリ183−4のそれぞれに1画素値ずつ同時に記憶されていく。   In FIG. 15, the 4K signal output from the up-conversion unit 130-2 is supplied to the memory block 143 and stored in the line memories 143-1 to 143-4. At this time, as indicated by arrows 183-1 to 183-4 in the figure, one pixel value is simultaneously stored in each of the line memories 143-1 to 183-4.

すなわち、メモリブロック141の場合と同様に、ラインメモリ143−1には、例えば、番号0,4,8,16,・・・の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。また、ラインメモリ143−2には、例えば、番号1,5,9,17,・・・の画素の値が順番に記憶され、1/4ラインの画素値が記憶されることになる。同様にして、ラインメモリ143−3とラインメモリ143−4にも所定の番号の画素の値が記憶され、それぞれ1/4ラインの画素値が記憶されることになる。   That is, as in the case of the memory block 141, the line memory 143-1 stores, for example, the pixel values of numbers 0, 4, 8, 16,. Will be memorized. In the line memory 143-2, for example, pixel values of numbers 1, 5, 9, 17,... Are sequentially stored, and 1/4 line pixel values are stored. Similarly, the line memory 143-3 and the line memory 143-4 store the pixel values of a predetermined number, and each 1/4 pixel value is stored.

なお、上述したように、単画面方式が採用される場合、アップコンバート部130−2から出力された4K信号は、偶数ラインのみで構成される画面(画像)に対応するものとされる。   As described above, when the single screen method is employed, the 4K signal output from the up-conversion unit 130-2 corresponds to a screen (image) including only even lines.

一方、図15において、4K信号が出力される場合、メモリブロック144の各ラインメモリから画素値が読み出される。この際、同図の矢印184−1乃至矢印184−4で示されるように、4つの画素値が並行して読み出される。すなわち、矢印184−1で示されるように、ラインメモリ144−1の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。それと同時に、矢印184−2で示されるように、ラインメモリ144−2の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。また、同時に、矢印184−3で示されるように、ラインメモリ144−3の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。さらに、同時に、矢印184−4で示されるように、ラインメモリ144−4の最初のアドレスから最後のアドレスまでの画素値が順番に出力される。   On the other hand, in FIG. 15, when a 4K signal is output, pixel values are read from each line memory of the memory block 144. At this time, as indicated by arrows 184-1 to 184-4 in the figure, four pixel values are read out in parallel. That is, as indicated by an arrow 184-1, pixel values from the first address to the last address of the line memory 144-1 are output in order. At the same time, as indicated by an arrow 184-2, pixel values from the first address to the last address of the line memory 144-2 are output in order. At the same time, as indicated by an arrow 184-3, pixel values from the first address to the last address of the line memory 144-3 are output in order. At the same time, as indicated by an arrow 184-4, pixel values from the first address to the last address of the line memory 144-4 are output in order.

いまの場合、矢印184−1乃至矢印184−4に対応して読み出された画素値により構成される4K信号が、表示装置の画面(例えば、図2の画面40)の画像を表示するための信号として4K解像度の表示装置に供給される。   In this case, the 4K signal composed of the pixel values read in correspondence with the arrows 184-1 to 184-4 displays an image on the screen of the display device (for example, the screen 40 in FIG. 2). Is supplied to a 4K resolution display device.

上述したように、単画面分割方式が採用される場合、アップコンバート部130−1から出力された4K信号は、常に奇数ラインの画素を表示するための4K信号とされる。また、アップコンバート部130−2から出力された4K信号は、常に偶数ラインの画素を表示するための4K信号とされる。従って、いまの場合、スキャン変更部140は、メモリブロック142から出力される4つの4K信号を表示装置に出力した後、メモリブロック144から出力される4つの4K信号を表示装置に出力する。つまり、スキャン変更部140は、奇数ラインの画素を表示するための4K信号と偶数ラインの画素を表示するための4K信号とを交互に切り替えて出力するようにする。   As described above, when the single screen division method is employed, the 4K signal output from the up-conversion unit 130-1 is always a 4K signal for displaying pixels on odd lines. Further, the 4K signal output from the up-conversion unit 130-2 is always a 4K signal for displaying pixels of even lines. Accordingly, in this case, the scan changing unit 140 outputs the four 4K signals output from the memory block 142 to the display device, and then outputs the four 4K signals output from the memory block 144 to the display device. In other words, the scan changing unit 140 alternately switches and outputs a 4K signal for displaying pixels on odd lines and a 4K signal for displaying pixels on even lines.

このように並行して出力される4つの4K信号が4K解像度の表示装置に入力されることで、図2を参照して上述したような、単画面方式によるスキャンが行われて4K解像度の表示装置に画像が表示されることになる。   The four 4K signals output in parallel in this way are input to the 4K resolution display device, so that the single screen scan as described above with reference to FIG. 2 is performed and the 4K resolution display is performed. An image will be displayed on the device.

このように、本技術によれば、表示装置において、図2乃至図5を参照して上述した4つの方式のいずれの方式が採用されていたとしても、表示装置に対応する方式でアップコンバートすることができる。   As described above, according to the present technology, even if any of the four methods described above with reference to FIGS. 2 to 5 is employed in the display device, the display device is up-converted in a method corresponding to the display device. be able to.

また、本技術によれば、いずれの方式であっても、単一の構成の解像度変換装置100によってアップコンバートすることができ、低コストで互換性の高い解像度変換装置を供給することが可能となる。   Further, according to the present technology, it is possible to up-convert the resolution conversion apparatus 100 with a single configuration regardless of which method is used, and to supply a low-cost and highly compatible resolution conversion apparatus. Become.

さらに、本技術によれば、いずれの方式であっても、必要に応じて台形補正やアスペクト変換などの処理が施されたアップコンバートを実現することができる。   Furthermore, according to the present technology, it is possible to realize up-conversion that has been subjected to processing such as keystone correction and aspect conversion as required, regardless of which method is used.

次に、図16のフローチャートを参照して、図6の解像度変換装置100による解像度変換処理の例について説明する。この処理は、例えば、入力された2K信号をアップコンバートして、4K解像度の表示装置に出力するとき実行される。   Next, an example of resolution conversion processing by the resolution conversion apparatus 100 of FIG. 6 will be described with reference to the flowchart of FIG. This processing is executed, for example, when the input 2K signal is up-converted and output to a 4K resolution display device.

なお、解像度変換装置100には、例えば、自分に接続された表示装置において採用されるスキャンの方式を識別する情報が伝送されているものとする。   Note that, for example, it is assumed that the resolution conversion apparatus 100 has transmitted information for identifying a scanning method employed in a display device connected to the resolution conversion apparatus 100.

ステップS21において、メモリ制御部110は、入力信号を記憶する。このとき、例えば、内部に1フレーム分の画像に対応する2K信号がメモリに保持される。   In step S21, the memory control unit 110 stores the input signal. At this time, for example, a 2K signal corresponding to an image for one frame is held in the memory.

ステップS22において、メモリ制御部110は、図17を参照して後述する画面分割処理を実行する。   In step S <b> 22, the memory control unit 110 executes a screen division process which will be described later with reference to FIG. 17.

ここで、図17のフローチャートを参照して、図16のステップS22の画面分割処理の詳細な例について説明する。   Here, a detailed example of the screen division processing in step S22 in FIG. 16 will be described with reference to the flowchart in FIG.

ステップS41において、メモリ制御部110は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置100が信号を出力する表示装置において採用されるスキャンの方式が図2乃至図5を参照して上述した4つの方式のうちのいずれであるかが特定される。   In step S41, the memory control unit 110 checks the scanning method of the display device. At this time, for example, it is specified which one of the four methods described above with reference to FIGS. 2 to 5 is used as the scanning method employed in the display device from which the resolution conversion apparatus 100 outputs a signal.

ステップS42において、メモリ制御部110は、ステップS41の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であるか否かが判定される。   In step S42, the memory control unit 110 determines whether or not the scanning method specified as a result of the processing in step S41 is a horizontal / vertical division method. At this time, for example, it is determined whether or not the scanning method of the display device is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG.

ステップS42において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であると判定された場合、処理は、ステップS44に進む。   If it is determined in step S42 that the scanning method of the display device is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG. 4, the process proceeds to step S44. .

ステップS44において、メモリ制御部110は、入力信号に対応する画像(画面)を、垂直方向の上半分と下半分に分割する。   In step S44, the memory control unit 110 divides the image (screen) corresponding to the input signal into an upper half and a lower half in the vertical direction.

このとき、例えば、図7を参照して上述したように、メモリ制御部110は、画面200を、垂直方向の上半分の画面201と垂直方向の下半分の画面202に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面201、および、画面202のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。   At this time, for example, as described above with reference to FIG. 7, the memory control unit 110 divides the screen 200 into the upper half screen 201 in the vertical direction and the lower half screen 202 in the vertical direction. A 2K signal corresponding to the screen is supplied to the vertical development unit 120. Then, for each of the screen 201 and the screen 202, the memory control unit 110 outputs one row of pixels to the right in the horizontal direction from the upper left pixel of the screen, and when output to the right end, the memory control unit 110 moves down one step in the vertical direction. Similarly, the next line is output from left to right.

一方、ステップS42において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップS43に進む。この場合、表示装置のスキャンの方式は、図2に示される単画面方式、または、図5に示される水平分割方式であったことになる。   On the other hand, if it is determined in step S42 that the scanning method of the display device is not the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division well-out method shown in FIG. 4, the process proceeds to step S43. Proceed to In this case, the scanning method of the display device is the single screen method shown in FIG. 2 or the horizontal division method shown in FIG.

ステップS43において、メモリ制御部110は、入力信号に対応する画像(画面)を、奇数ラインの画面と偶数ラインの画面に分割する。   In step S43, the memory control unit 110 divides the image (screen) corresponding to the input signal into an odd line screen and an even line screen.

このとき、例えば、図7を参照して上述したように、メモリ制御部110は、画面200を、奇数ラインのみで構成される画面221と、偶数ラインのみで構成される画面222に分割して、それぞれの画面に対応する2K信号を垂直展開部120に供給する。そして、メモリ制御部110は、画面221、および、画面222のそれぞれについて、画面の左上の画素から、水平方向右に1行の画素を出力し、右端まで出力したら垂直方向に1段下に下がって、同じように左から右に次の1行を出力する。   At this time, for example, as described above with reference to FIG. 7, the memory control unit 110 divides the screen 200 into a screen 221 including only odd lines and a screen 222 including only even lines. The 2K signal corresponding to each screen is supplied to the vertical development unit 120. Then, for each of the screen 221 and the screen 222, the memory control unit 110 outputs one row of pixels to the right in the horizontal direction from the upper left pixel of the screen. Similarly, the next line is output from left to right.

このようにして、画面分割処理が実行される。   In this way, the screen division process is executed.

図16に戻って、ステップS22の処理の後、処理は、ステップS23に進む。   Returning to FIG. 16, after the process of step S22, the process proceeds to step S23.

ステップS23において、垂直展開部120は、図18のフローチャートを参照して後述する垂直展開処理を実行する。   In step S23, the vertical development unit 120 executes vertical development processing described later with reference to the flowchart of FIG.

ここで、図18のフローチャートを参照して、図16のステップS23の垂直展開処理の詳細な例について説明する。   Here, a detailed example of the vertical development process in step S23 of FIG. 16 will be described with reference to the flowchart of FIG.

ステップS61において、垂直展開部120は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置100が信号を出力する表示装置において採用されるスキャンの方式が図2乃至図5を参照して上述した4つの方式のうちのいずれであるかが特定される。   In step S61, the vertical development unit 120 checks the scanning method of the display device. At this time, for example, it is specified which one of the four methods described above with reference to FIGS. 2 to 5 is used as the scanning method employed in the display device from which the resolution conversion apparatus 100 outputs a signal.

ステップS62において、垂直展開部120は、ステップS61の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であるか否かが判定される。   In step S62, the vertical development unit 120 determines whether the scan method specified as a result of the process in step S61 is a horizontal / vertical division method. At this time, for example, it is determined whether or not the scanning method of the display device is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG.

ステップS62において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップS63に進む。この場合、表示装置のスキャンの方式は、図2に示される単画面方式、または、図5に示される水平分割方式であったことになる。   If it is determined in step S62 that the scanning method of the display device is not the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG. 4, the process proceeds to step S63. . In this case, the scanning method of the display device is the single screen method shown in FIG. 2 or the horizontal division method shown in FIG.

ステップS63において、ラインを再構成する。   In step S63, the line is reconfigured.

一方、ステップS62において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であったと判定された場合、ステップS63の処理は、スキップされる。   On the other hand, if it is determined in step S62 that the scanning method of the display device is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division well-out method shown in FIG. Skipped.

ステップS62において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であったと判定された場合、または、ステップS63の処理の後、処理は、ステップS64に進む。   If it is determined in step S62 that the scanning method of the display device is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG. 4, or the processing of step S63 Thereafter, the processing proceeds to step S64.

ステップS64において、垂直展開部120は、これから生成される画素に対応するラインの画素を出力する。   In step S <b> 64, the vertical development unit 120 outputs the pixels of the line corresponding to the pixels to be generated from now.

すなわち、図8を参照して上述したように、ステップS62乃至ステップS64の処理が実行される。   That is, as described above with reference to FIG. 8, the processing from step S62 to step S64 is executed.

例えば、垂直展開部120は、アップコンバート部130−1からの要求に基づいて、例えば、アップコンバート部130−1が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。また、垂直展開部120は、アップコンバート部130−2からの要求に基づいて、例えば、アップコンバート部130−2が4K解像度の画面の中で生成する画素のラインに対応する位置の4ライン分の画素を供給する。   For example, based on a request from the up-conversion unit 130-1, the vertical development unit 120, for example, corresponds to four lines at positions corresponding to the pixel lines that the up-conversion unit 130-1 generates in the 4K resolution screen. Supply pixels. Further, based on the request from the up-conversion unit 130-2, the vertical development unit 120, for example, for four lines at positions corresponding to the pixel lines generated in the 4K resolution screen by the up-conversion unit 130-2. Supply pixels.

また、4K解像度の表示装置において、単画面方式、または、水平分割方式が採用される場合、垂直展開部120は、画面221および画面222の各ラインを並べ替えて(再構成して)から、4ライン分の画素をアップコンバート部130−1、または、アップコンバート部130−2に供給する。   Further, when a single screen method or a horizontal division method is adopted in a 4K resolution display device, the vertical development unit 120 rearranges (reconfigures) each line of the screen 221 and the screen 222, The pixels for four lines are supplied to the up-conversion unit 130-1 or the up-conversion unit 130-2.

例えば、アップコンバート部130−1によって、4K解像度の画面の中で、奇数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給する。また、例えば、アップコンバート部130−2によって、4K解像度の画面の中で、偶数ラインの画素が生成される場合、画面221および画面222の奇数ラインと偶数ラインを交互に並べ替えて得られた画像の中から対応する4ライン分の画素を供給する。   For example, when the odd-numbered pixels are generated in the 4K resolution screen by the up-conversion unit 130-1, the odd-numbered and even-numbered lines on the screen 221 and the screen 222 are alternately rearranged. The corresponding pixels for four lines are supplied from the inside. In addition, for example, when even-numbered lines of pixels are generated in the 4K resolution screen by the up-conversion unit 130-2, the odd-numbered lines and the even-numbered lines on the screen 221 and the screen 222 are alternately rearranged. The corresponding four lines of pixels are supplied from the image.

このようにして、垂直展開処理が実行される。   In this way, the vertical development process is executed.

図16に戻って、ステップS23の処理の後、処理は、ステップS24に進む。   Returning to FIG. 16, after the process of step S23, the process proceeds to step S24.

ステップS24において、アップコンバート部130−1およびアップコンバート部130−2は、画素を生成してアップコンバートする。   In step S24, the up-conversion unit 130-1 and the up-conversion unit 130-2 generate pixels and perform up-conversion.

このとき、例えば、図10Aを参照して上述したように、2K信号の画素それぞれの周囲に4K信号の画素が4つずつ規則的に配置されるように、画素が生成されてアップコンバートされる。   At this time, for example, as described above with reference to FIG. 10A, pixels are generated and up-converted so that four 4K signal pixels are regularly arranged around each 2K signal pixel. .

あるいはまた、図10Bを参照して上述したように、必要に応じて台形補正が行われる。なお、アスペクト変換が行われるようにしてもよい。   Alternatively, as described above with reference to FIG. 10B, keystone correction is performed as necessary. Note that aspect conversion may be performed.

図16に戻って、ステップS24の処理の後、処理は、ステップS25に進む。   Returning to FIG. 16, after the process of step S24, the process proceeds to step S25.

ステップS25において、スキャン変更部140は、図19を参照して後述するスキャン変更処理を実行する。   In step S25, the scan change unit 140 executes a scan change process which will be described later with reference to FIG.

ここで、図19のフローチャートを参照して、図16のステップS25のスキャン変更処理の詳細な例について説明する。   Here, a detailed example of the scan change processing in step S25 in FIG. 16 will be described with reference to the flowchart in FIG.

ステップS81において、スキャン変更部140は、表示装置のスキャンの方式をチェックする。このとき、例えば、解像度変換装置100が信号を出力する表示装置において採用されるスキャンの方式が図2乃至図5を参照して上述した4つの方式のうちのいずれであるかが特定される。   In step S81, the scan changing unit 140 checks the scanning method of the display device. At this time, for example, it is specified which one of the four methods described above with reference to FIGS. 2 to 5 is used as the scanning method employed in the display device from which the resolution conversion apparatus 100 outputs a signal.

ステップS82において、スキャン変更部140は、ステップS61の処理の結果特定されたスキャンの方式は、水平垂直分割の方式であるか否かを判定される。このとき、例えば、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であるか否かが判定される。   In step S82, the scan changing unit 140 determines whether the scan method specified as a result of the process in step S61 is a horizontal / vertical division method. At this time, for example, it is determined whether or not the scanning method of the display device is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG.

ステップS82において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式であると判定された場合、処理は、ステップS83に進む。   If it is determined in step S82 that the scanning method of the display device is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG. 4, the process proceeds to step S83. .

ステップS83において、スキャン変更部140は、ステップS61の処理の結果特定されたスキャンの方式が、図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式のうちのいずれの方式であるかを判定する。   In step S83, the scan changing unit 140 determines whether the scan method specified as a result of the process in step S61 is the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division welling method shown in FIG. Which method is selected.

ステップS83において、水平垂直分割通常方式であると判定された場合、処理は、ステップS85に進む。   If it is determined in step S83 that the horizontal / vertical division normal method is used, the process proceeds to step S85.

ステップS85において、スキャン変更部140は、水平垂直分割通常方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図12を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。   In step S85, the scan changing unit 140 controls writing / reading of the line memory corresponding to the horizontal / vertical division normal method. At this time, for example, as described above with reference to FIG. 12, the pixel values are written into the respective line memories of the scan changing unit 140, and the pixel values are read out.

また、ステップS83において、水平垂直分割湧き出し方式であると判定された場合、処理は、ステップS84に進む。   On the other hand, if it is determined in step S83 that the horizontal / vertical split spring method is used, the process proceeds to step S84.

ステップS84において、スキャン変更部140は、水平垂直分割湧き出し方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図13を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。   In step S <b> 84, the scan changing unit 140 controls writing / reading of the line memory corresponding to the horizontal / vertical division welling method. At this time, for example, as described above with reference to FIG. 13, pixel values are written into each line memory of the scan change unit 140, and those pixel values are read out.

一方、ステップS82において、表示装置のスキャンの方式が図3に示される水平垂直分割通常方式、または、図4に示される水平垂直分割湧き出し方式ではないと判定された場合、処理は、ステップS86に進む。この場合、表示装置のスキャンの方式は、図2に示される単画面方式、または、図5に示される水平分割方式であったことになる。   On the other hand, if it is determined in step S82 that the scanning method of the display device is not the horizontal / vertical division normal method shown in FIG. 3 or the horizontal / vertical division well-out method shown in FIG. 4, the process proceeds to step S86. Proceed to In this case, the scanning method of the display device is the single screen method shown in FIG. 2 or the horizontal division method shown in FIG.

ステップS86において、スキャン変更部140は、ステップS61の処理の結果特定されたスキャンの方式が、図2に示される単画面方式、または、図5に示される水平分割方式のうちのいずれの方式であるかを判定する。   In step S86, the scan changing unit 140 determines whether the scan method specified as a result of the process in step S61 is the single screen method shown in FIG. 2 or the horizontal division method shown in FIG. Determine if there is.

ステップS86において、水平分割方式であると判定された場合、処理は、ステップS88に進む。   When it is determined in step S86 that the horizontal division method is used, the process proceeds to step S88.

ステップS88において、スキャン変更部140は、水平分割方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図14を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。   In step S88, the scan changing unit 140 controls writing and reading of the line memory corresponding to the horizontal division method. At this time, for example, as described above with reference to FIG. 14, pixel values are written into each line memory of the scan change unit 140, and those pixel values are read out.

また、ステップS86において、単画面方式であると判定された場合、処理は、ステップS87に進む。   If it is determined in step S86 that the single screen method is used, the process proceeds to step S87.

ステップS87において、スキャン変更部140は、単画面方式に対応するラインメモリの書き込み読み出しの制御を行う。このとき、例えば、図15を参照して上述したように、スキャン変更部140の各ラインメモリに画素値が書き込まれ、また、それらの画素値が読み出されることになる。   In step S87, the scan changing unit 140 controls writing and reading of the line memory corresponding to the single screen method. At this time, for example, as described above with reference to FIG. 15, the pixel values are written into each line memory of the scan change unit 140, and those pixel values are read out.

このようにして、スキャン変更処理が実行される。   In this way, the scan change process is executed.

図19に示される処理が終了すると、図16に示される解像度変換処理も終了されることになる。   When the process shown in FIG. 19 ends, the resolution conversion process shown in FIG. 16 also ends.

このようにして、解像度変換処理が実行される。   In this way, the resolution conversion process is executed.

以上においては、2K信号を入力信号と、4K信号を出力する解像度変換の例について説明したが、これら以外の信号の解像度変換であっても、本技術を適用することができる。   In the above, an example of resolution conversion in which a 2K signal is input and a 4K signal is output has been described, but the present technology can be applied to resolution conversion of signals other than these.

なお、本明細書において上述した一連の処理は、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。   Note that the series of processes described above in this specification includes processes that are performed in parallel or individually even if they are not necessarily processed in time series, as well as processes that are performed in time series in the order described. Is also included.

また、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。   The embodiments of the present technology are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present technology.

なお、本技術は以下のような構成も取ることができる。   In addition, this technique can also take the following structures.

(1)
入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、
前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、
前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、
前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第2の順番で読み出すスキャン変更部と
を備える解像度変換装置。
(2)
前記保持部は、
小画面のそれぞれに対応する画像信号が読み出されるとき、
前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更する
(1)に記載の解像度変換装置。
(3)
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、
前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
(1)または(2)に記載の解像度変換装置。
(4)
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、
前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
(1)乃至(3)のいずれかに記載の解像度変換装置。
(5)
前記スキャン変更部は、
前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記第1のメモリブロックと前記第2のメモリブロックが、前記アップコンバート処理が施された前記2つ小画面のそれぞれに対応する画像信号を保持するとき、
前記表示装置のスキャンの方式に応じて、前記4つのラインメモリであって、第1番目のラインメモリ乃至第4番目のラインメモリに順番に前記画像信号を入力するか、または、第1番目のラインメモリ乃至第4番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替える
(1)乃至(4)のいずれかに記載の解像度変換装置。
(6)
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、
前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、
他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出す
(1)乃至(5)のいずれかに記載の解像度変換装置。
(7)
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から4つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、
前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、
他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出す
(1)乃至(6)のいずれかに記載の解像度変換装置。
(8)
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、
前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
(1)乃至(8)のいずれかに記載の解像度変換装置。
(9)
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、
前記第1のメモリブロックの4つのラインメモリのそれぞれ、および、前記第2のメモリブロックの4つのラインメモリのそれぞれに、1画素分ずつ信号を保持し、
前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
(1)乃至(8)のいずれかに記載の解像度変換装置。
(10)
前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備える
(1)乃至(9)のいずれかに記載の解像度変換装置。
(11)
アップコンバート部は、
前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施す
(1)乃至(10)のいずれかに記載の解像度変換装置。
(12)
保持部が、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、
アップコンバート部が、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、
スキャン変更部が、
前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、
前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第2の順番で読み出すステップ
を含む解像度変換方法。
(1)
For the input image signal, the screen corresponding to the image signal is divided into two small screens, and a holding unit for holding the image signal corresponding to each of the divided small screens;
An up-conversion unit that performs up-conversion processing for complementing pixels in each of the two small screens corresponding to the image signal read from the holding unit;
Of the two small screens subjected to the up-conversion processing, the image signal corresponding to the first small screen is held in a plurality of line memories in the first memory block, and corresponds to the second small screen. Image signals to be stored in a plurality of line memories in the second memory block,
The signals held in the plurality of line memories of the first memory block are read in a first order determined according to the scanning method of the display device connected to the first memory block, and the plurality of second memory blocks And a scan changing unit that reads out signals held in the line memories in a second order determined according to a scanning method of the display device.
(2)
The holding part is
When image signals corresponding to each of the small screens are read out,
The resolution conversion apparatus according to (1), wherein the order of pixels in the image signal is changed for each of the small screens based on a scanning method of the display device.
(3)
The holding part is
When the scanning method of the display device is that the screen of the display device is divided into four small screens in the horizontal and vertical directions, and each small screen is scanned simultaneously,
The screen corresponding to the input image signal is divided into a small screen in the upper half of the vertical direction and a small screen in the lower half of the vertical direction, and the image signal corresponding to each of the divided small screens is held (1) Or the resolution conversion apparatus as described in (2).
(4)
The holding part is
When the scanning method of the display device is such that the screen of the display device is divided into four small screens in the horizontal direction and each small screen is scanned simultaneously, or the screen of the display device is divided. If you want to scan without
The screen corresponding to the input image signal is divided into a small screen composed only of odd lines and a small screen composed only of even lines, and image signals corresponding to the divided small screens The resolution conversion apparatus according to any one of (1) to (3).
(5)
The scan changing unit
Each of the first memory block and the second memory block has four line memories;
When the first memory block and the second memory block hold an image signal corresponding to each of the two small screens subjected to the up-conversion process,
Depending on the scanning method of the display device, the image signals are sequentially input to the first line memory to the fourth line memory, or the first line memory or the first line memory. The resolution conversion apparatus according to any one of (1) to (4), wherein switching is performed between whether a part of the image signal is simultaneously input to each of the line memory to the fourth line memory.
(6)
In the scan change unit, each of the first memory block and the second memory block has four line memories,
When the scanning method of the display device is a horizontal and vertical division normal method in which the screen of the display device is divided into four small screens in the horizontal and vertical directions, and raster scanning is simultaneously performed on each small screen,
Of the four line memories of either the first memory block or the second memory block, signals held in the first line memory and the third line memory are simultaneously read in the same order. At the same time
The signals held in the first line memory and the third line memory among the four line memories of the other memory block are simultaneously read out in the same order (1) to (5) Resolution converter.
(7)
In the scan change unit, each of the first memory block and the second memory block has four line memories,
The scanning method of the display device divides the screen of the display device into four small screens in the horizontal and vertical directions, and the pixels scanned in each small screen are as if four corners from the center of the screen of the display device. If it is a horizontal and vertical split spring method that is scanned as if springing toward
Of the four line memories of either the first memory block or the second memory block, the signals held in the first line memory and the third line memory are simultaneously transmitted in the reverse order. At the same time as reading
Of the four line memories of the other memory block, the signals held in the first line memory and the third line memory are simultaneously read out in the reverse order (1) to (6) The resolution converter described.
(8)
In the scan change unit, each of the first memory block and the second memory block has four line memories,
When the scanning method of the display device is a horizontal division method in which the screen of the display device is divided into four small screens in the horizontal direction, and raster scanning is performed on each small screen,
Simultaneously reading the signals held in each of the four line memories of the first memory block in the same order;
Thereafter, the signals held in each of the four line memories of the second memory block are simultaneously read out in the same order (1) to (8).
(9)
In the scan change unit, each of the first memory block and the second memory block has four line memories,
When the scanning method of the display device is a single screen method that is scanned without dividing the screen of the display device,
Each of the four line memories of the first memory block and each of the four line memories of the second memory block holds a signal for one pixel,
Simultaneously reading the signals held in each of the four line memories of the first memory block in the same order;
Thereafter, the signals held in each of the four line memories of the second memory block are simultaneously read out in the same order (1) to (8).
(10)
The image processing apparatus further includes a supply unit that extracts a signal corresponding to a pixel of a line corresponding to a pixel that is complemented by the up-conversion unit from the image signal read from the holding unit and supplies the signal to the up-conversion unit. 1) The resolution conversion apparatus according to any one of (9).
(11)
The up-conversion section
The resolution conversion apparatus according to any one of (1) to (10), wherein when the up-conversion process is executed, keystone correction or aspect conversion is further performed.
(12)
The holding unit divides the screen corresponding to the image signal into two small screens for the input image signal, holds the image signal corresponding to each of the divided small screens,
The up-conversion unit performs up-conversion processing that complements pixels in each of the two small screens corresponding to the image signal read from the holding unit,
Scan change part
Of the two small screens subjected to the up-conversion processing, the image signal corresponding to the first small screen is held in a plurality of line memories in the first memory block, and corresponds to the second small screen. Image signals to be stored in a plurality of line memories in the second memory block,
The signals held in the plurality of line memories of the first memory block are read in a first order determined according to the scanning method of the display device connected to the first memory block, and the plurality of second memory blocks A resolution conversion method including a step of reading signals held in the line memories in a second order determined according to a scanning method of the display device.

100 解像度変換装置, 110 メモリ制御部, 120 垂直展開部, 121−1乃至121−4 ラインメモリ, 122−1乃至122−4 ラインメモリ, 130−1,130−2 アップコンバート部, 131 アップコンバータ, 132 入出力対応座標計算部, 140 スキャン変更部, 141 メモリブロック, 141−1乃至141−4 ラインメモリ, 142 メモリブロック, 142−1乃至142−4 ラインメモリ,143 メモリブロック, 143−1乃至143−4 ラインメモリ,144 メモリブロック, 144−1乃至144−4 ラインメモリ   100 resolution converter, 110 memory control unit, 120 vertical development unit, 121-1 to 121-4 line memory, 122-1 to 122-4 line memory, 130-1, 130-2 up-conversion unit, 131 up-converter, 132 Input / output compatible coordinate calculation unit, 140 scan change unit, 141 memory block, 141-1 to 141-4 line memory, 142 memory block, 142-1 to 142-4 line memory, 143 memory block, 143-1 to 143 -4 line memory, 144 memory block, 144-1 to 144-4 line memory

Claims (12)

入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する保持部と、
前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行するアップコンバート部と、
前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、
前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を前記表示装置のスキャンの方式に応じて定まる第2の順番で読み出すスキャン変更部と
を備える解像度変換装置。
For the input image signal, the screen corresponding to the image signal is divided into two small screens, and a holding unit for holding the image signal corresponding to each of the divided small screens;
An up-conversion unit that performs up-conversion processing for complementing pixels in each of the two small screens corresponding to the image signal read from the holding unit;
Of the two small screens subjected to the up-conversion processing, the image signal corresponding to the first small screen is held in a plurality of line memories in the first memory block, and corresponds to the second small screen. Image signals to be stored in a plurality of line memories in the second memory block,
The signals held in the plurality of line memories of the first memory block are read in a first order determined according to the scanning method of the display device connected to the first memory block, and the plurality of second memory blocks And a scan changing unit that reads out signals held in the line memories in a second order determined according to a scanning method of the display device.
前記保持部は、
小画面のそれぞれに対応する画像信号が読み出されるとき、
前記表示装置のスキャンの方式に基づいて、前記画像信号における画素の順番を、前記小画面毎に変更する
請求項1に記載の解像度変換装置。
The holding part is
When image signals corresponding to each of the small screens are read out,
The resolution conversion apparatus according to claim 1, wherein the order of pixels in the image signal is changed for each of the small screens based on a scanning method of the display device.
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、
前記入力された画像信号に対応する画面を垂直方向上半分の小画面と、垂直方向下半分の小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
請求項1に記載の解像度変換装置。
The holding part is
When the scanning method of the display device is that the screen of the display device is divided into four small screens in the horizontal and vertical directions, and each small screen is scanned simultaneously,
The screen corresponding to the input image signal is divided into a small screen in the upper half of the vertical direction and a small screen in the lower half of the vertical direction, and the image signal corresponding to each of the divided small screens is held. The resolution converter described in 1.
前記保持部は、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面において同時にスキャンされるものである場合、または、前記表示装置の画面を分割せずにスキャンするものである場合、
前記入力された画像信号に対応する画面を、奇数ラインのみで構成される小画面と、偶数ラインのみで構成される小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持する
請求項1に記載の解像度変換装置。
The holding part is
When the scanning method of the display device is such that the screen of the display device is divided into four small screens in the horizontal direction and each small screen is scanned simultaneously, or the screen of the display device is divided. If you want to scan without
The screen corresponding to the input image signal is divided into a small screen composed only of odd lines and a small screen composed only of even lines, and image signals corresponding to the divided small screens The resolution conversion apparatus according to claim 1.
前記スキャン変更部は、
前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記第1のメモリブロックと前記第2のメモリブロックが、前記アップコンバート処理が施された前記2つ小画面のそれぞれに対応する画像信号を保持するとき、
前記表示装置のスキャンの方式に応じて、前記4つのラインメモリであって、第1番目のラインメモリ乃至第4番目のラインメモリに順番に前記画像信号を入力するか、または、第1番目のラインメモリ乃至第4番目のラインメモリのそれぞれに同時に前記画像信号の一部を入力するかを切り替える
請求項1に記載の解像度変換装置。
The scan changing unit
Each of the first memory block and the second memory block has four line memories;
When the first memory block and the second memory block hold an image signal corresponding to each of the two small screens subjected to the up-conversion process,
Depending on the scanning method of the display device, the image signals are sequentially input to the first line memory to the fourth line memory, or the first line memory or the first line memory. The resolution conversion apparatus according to claim 1, wherein whether to input a part of the image signal simultaneously to each of a line memory to a fourth line memory is switched.
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面において同時にラスタスキャンされる水平垂直分割通常方式である場合、
前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出すと同時に、
他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、同じ順序で同時に読出す
請求項1に記載の解像度変換装置。
In the scan change unit, each of the first memory block and the second memory block has four line memories,
When the scanning method of the display device is a horizontal and vertical division normal method in which the screen of the display device is divided into four small screens in the horizontal and vertical directions, and raster scanning is simultaneously performed on each small screen,
Of the four line memories of either the first memory block or the second memory block, signals held in the first line memory and the third line memory are simultaneously read in the same order. At the same time
The resolution conversion apparatus according to claim 1, wherein among the four line memories of the other memory block, signals held in the first line memory and the third line memory are simultaneously read in the same order.
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平垂直方向に4つの小画面に分割し、それぞれの小画面においてスキャンされる画素が、あたかも前記表示装置の画面の中心から4つの角に向かって湧き出しているようにスキャンされる水平垂直分割湧き出し方式である場合、
前記第1のメモリブロックまたは前記第2のメモリブロックのいずれか一方の4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出すと同時に、
他方のメモリブロックの4つのラインメモリのうち、第1番目のラインメモリと第3番目のラインメモリに保持された信号を、逆の順序で同時に読出す
請求項1に記載の解像度変換装置。
In the scan change unit, each of the first memory block and the second memory block has four line memories,
The scanning method of the display device divides the screen of the display device into four small screens in the horizontal and vertical directions, and the pixels scanned in each small screen are as if four corners from the center of the screen of the display device. If it is a horizontal and vertical split spring method that is scanned as if springing toward
Of the four line memories of either the first memory block or the second memory block, the signals held in the first line memory and the third line memory are simultaneously transmitted in the reverse order. At the same time as reading
The resolution conversion apparatus according to claim 1, wherein among the four line memories of the other memory block, signals held in the first line memory and the third line memory are simultaneously read in the reverse order.
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を水平方向に4つの小画面に分割し、それぞれの小画面においてラスタスキャンされる水平分割方式である場合、
前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
請求項1に記載の解像度変換装置。
In the scan change unit, each of the first memory block and the second memory block has four line memories,
When the scanning method of the display device is a horizontal division method in which the screen of the display device is divided into four small screens in the horizontal direction, and raster scanning is performed on each small screen,
Simultaneously reading the signals held in each of the four line memories of the first memory block in the same order;
2. The resolution conversion apparatus according to claim 1, wherein the signals held in each of the four line memories of the second memory block are read simultaneously in the same order.
前記スキャン変更部は、前記第1のメモリブロックと前記第2のメモリブロックがそれぞれ4つのラインメモリを有し、
前記表示装置のスキャンの方式が、前記表示装置の画面を分割せずにスキャンされる単画面方式である場合、
前記第1のメモリブロックの4つのラインメモリのそれぞれ、および、前記第2のメモリブロックの4つのラインメモリのそれぞれに、1画素分ずつ信号を保持し、
前記第1のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出し、
その後、前記第2のメモリブロックの4つのラインメモリのそれぞれに保持された信号を、同じ順序で同時に読出す
請求項1に記載の解像度変換装置。
In the scan change unit, each of the first memory block and the second memory block has four line memories,
When the scanning method of the display device is a single screen method that is scanned without dividing the screen of the display device,
Each of the four line memories of the first memory block and each of the four line memories of the second memory block holds a signal for one pixel,
Simultaneously reading the signals held in each of the four line memories of the first memory block in the same order;
2. The resolution conversion apparatus according to claim 1, wherein the signals held in each of the four line memories of the second memory block are read simultaneously in the same order.
前記保持部から読み出された画像信号のうち、前記アップコンバート部により補完される画素に対応するラインの画素に対応する信号を抽出して、前記アップコンバート部に供給する供給部をさらに備える
請求項1に記載の解像度変換装置。
The apparatus further includes a supply unit that extracts a signal corresponding to a pixel of a line corresponding to a pixel that is complemented by the up-conversion unit from the image signal read from the holding unit and supplies the signal to the up-conversion unit. Item 2. The resolution conversion apparatus according to Item 1.
アップコンバート部は、
前記アップコンバート処理を実行するとき、台形補正またはアスペクト変換をさらに施す
請求項1に記載の解像度変換装置。
The up-conversion section
The resolution conversion apparatus according to claim 1, wherein trapezoidal correction or aspect conversion is further performed when the up-conversion process is executed.
保持部が、入力された画像信号について、前記画像信号に対応する画面を2つの小画面に分割し、前記分割された小画面のそれぞれに対応する画像信号を保持し、
アップコンバート部が、前記保持部から読み出された画像信号に対応する2つの小画面のそれぞれにおいて、画素を補完するアップコンバート処理を実行し、
スキャン変更部が、
前記アップコンバート処理が施された前記2つ小画面のうち、第1の小画面に対応する画像信号を、第1のメモリブロック内の複数のラインメモリに保持し、第2の小画面に対応する画像信号を、第2のメモリブロック内の複数のラインメモリに保持し、
前記第1のメモリブロックの複数のラインメモリにそれぞれ保持された信号を、自分に接続された表示装置のスキャンの方式に応じて定まる第1の順番で読み出すとともに、前記第2のメモリブロックの複数のラインメモリにそれぞれ保持された信号を表示装置のスキャンの方式に応じて定まる第2の順番で読み出すステップ
を含む解像度変換方法。
The holding unit divides the screen corresponding to the image signal into two small screens for the input image signal, holds the image signal corresponding to each of the divided small screens,
The up-conversion unit performs up-conversion processing that complements pixels in each of the two small screens corresponding to the image signal read from the holding unit,
Scan change part
Of the two small screens subjected to the up-conversion processing, the image signal corresponding to the first small screen is held in a plurality of line memories in the first memory block, and corresponds to the second small screen. Image signals to be stored in a plurality of line memories in the second memory block,
The signals held in the plurality of line memories of the first memory block are read in a first order determined according to the scanning method of the display device connected to the first memory block, and the plurality of second memory blocks A resolution conversion method including a step of reading signals held in the line memories in a second order determined according to a scanning method of the display device.
JP2011261333A 2011-11-30 2011-11-30 Resolution converting device and method Pending JP2013114112A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011261333A JP2013114112A (en) 2011-11-30 2011-11-30 Resolution converting device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011261333A JP2013114112A (en) 2011-11-30 2011-11-30 Resolution converting device and method

Publications (1)

Publication Number Publication Date
JP2013114112A true JP2013114112A (en) 2013-06-10

Family

ID=48709682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011261333A Pending JP2013114112A (en) 2011-11-30 2011-11-30 Resolution converting device and method

Country Status (1)

Country Link
JP (1) JP2013114112A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014202920A (en) * 2013-04-04 2014-10-27 キヤノン株式会社 Image processing apparatus and control method thereof
WO2015132957A1 (en) * 2014-03-07 2015-09-11 日立マクセル株式会社 Video device and video processing method
US9852684B2 (en) 2013-11-29 2017-12-26 Joled Inc. Drive circuit, display unit, and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014202920A (en) * 2013-04-04 2014-10-27 キヤノン株式会社 Image processing apparatus and control method thereof
US9852684B2 (en) 2013-11-29 2017-12-26 Joled Inc. Drive circuit, display unit, and electronic apparatus
WO2015132957A1 (en) * 2014-03-07 2015-09-11 日立マクセル株式会社 Video device and video processing method

Similar Documents

Publication Publication Date Title
JP3233895B2 (en) Display device and driving method thereof
JP4850278B2 (en) Content creation support device, content creation support method, and scenario file generation method
JP2014187601A (en) Image processing unit, image processing method and program
US10810926B2 (en) Display device and method for correcting image of display device
JP2013114112A (en) Resolution converting device and method
US20070041662A1 (en) Efficient scaling of image data
JP2011053671A (en) Semiconductor integrated circuit
JP6239843B2 (en) Image processing apparatus and control method thereof
JP2008278490A (en) Method and device for retrieving test block from blockwise stored reference image
JP4915850B2 (en) Image processing apparatus and image display apparatus
JP5836676B2 (en) Video display device and control method thereof
JP2010021929A (en) Image projector
JP2007087425A5 (en)
JP2000324337A (en) Image magnification and reducing device
JP2011259107A (en) Projection device and control method thereof
JP5768557B2 (en) Image processing apparatus, image forming apparatus, and program
WO2019155566A1 (en) Image processing device, image processing method, and image display system
JP2015138417A (en) Image processing device and image processing method
JP2013195963A (en) Image processing device, integrated circuit apparatus, and image display system
JP2008191586A (en) Image processing apparatus and method, and program
JP5799715B2 (en) Image transition apparatus, image transition method, and program
JP4428624B2 (en) Image display system
JP2007147847A (en) Flat display apparatus
JP4241078B2 (en) Content display device
US20070242012A1 (en) Liquid crystal panel, driving method for liquid crystal panel, and program