JP2013109518A - Terminal and power supply method - Google Patents

Terminal and power supply method Download PDF

Info

Publication number
JP2013109518A
JP2013109518A JP2011253111A JP2011253111A JP2013109518A JP 2013109518 A JP2013109518 A JP 2013109518A JP 2011253111 A JP2011253111 A JP 2011253111A JP 2011253111 A JP2011253111 A JP 2011253111A JP 2013109518 A JP2013109518 A JP 2013109518A
Authority
JP
Japan
Prior art keywords
terminal
power supply
usb
source
external power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011253111A
Other languages
Japanese (ja)
Other versions
JP5483479B2 (en
Inventor
Teruo Sasaki
輝夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC AccessTechnica Ltd filed Critical NEC AccessTechnica Ltd
Priority to JP2011253111A priority Critical patent/JP5483479B2/en
Publication of JP2013109518A publication Critical patent/JP2013109518A/en
Application granted granted Critical
Publication of JP5483479B2 publication Critical patent/JP5483479B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a terminal to which a USB apparatus and an AC adapter can be simultaneously connected in a simple configuration even when the terminal supports USB OTG, and a power supply method.SOLUTION: A terminal comprises control means 13 that switches a power supply source to a USB bus or an external power supply. The control means 13 determines whether its own terminal is in a host operation or in a device operation, and when determining that its own terminal is in the device operation, preferentially switches the power supply source of its own terminal to the USB bus.

Description

本発明は、ＵＳＢのホスト動作およびデバイス動作を行う端末および端末に適用する給電方法に関する。   The present invention relates to a terminal that performs USB host operation and device operation, and a power supply method applied to the terminal.

ＵＳＢ規格の一つであるＵＳＢ ＯＴＧ（Ｏn−Ｔｈｅ−Ｇｏ）に対応した端末では、ＵＳＢのホスト動作およびデバイス動作を行うことができる。端末がホスト動作を行う場合は、端末内の電源から電力が供給される。デバイス動作の場合は、外部機器やその他の電源供給パスから電力が供給される。   A terminal compatible with USB OTG (On-The-Go), which is one of the USB standards, can perform USB host operation and device operation. When the terminal performs a host operation, power is supplied from the power supply in the terminal. In the case of device operation, power is supplied from an external device or other power supply path.

図１３は、ＵＳＢ ＯＴＧに対応した端末の構成の一例を示すブロック図である。ＵＳＢ ＡＢコネクタ３００は、ＵＳＢ ＯＴＧ用のＵＳＢ ＡＢコネクタ（メス型）である。ＵＳＢ ＡＢコネクタ３００は、ＵＳＢ ＡＢコネクタ（オス型）を挿抜可能な構成を備える。   FIG. 13 is a block diagram illustrating an example of the configuration of a terminal compatible with USB OTG. The USB AB connector 300 is a USB AB connector (female type) for USB OTG. The USB AB connector 300 has a configuration in which a USB AB connector (male type) can be inserted and removed.

ＵＳＢ ＡＢコネクタ３００は、ＩＤ端子、Ｄ＋／Ｄ−端子およびＶＤＤ１端子を有し、それぞれの端子を介してＯＴＧ制御／充電制御部３１２に接続される。   The USB AB connector 300 has an ID terminal, a D + / D− terminal, and a VDD1 terminal, and is connected to the OTG control / charge control unit 312 via each terminal.

端末は、ＩＤ端子の出力信号がハイ（Ｈ）レベルのときはデバイス動作を行い、ロー（Ｌ）レベルのときはホスト動作を行う。   The terminal performs device operation when the output signal of the ID terminal is high (H) level, and performs host operation when the output signal is low (L) level.

Ｄ＋／Ｄ−端子は、ＵＳＢ通信用の信号を入出力する端子である。ＶＤＤ１端子は、電源端子である。デバイス動作時は、ＵＳＢ ＡＢコネクタ３００に接続された他のＵＳＢ機器からＵＳＢバスを介してＶＤＤ１端子に電力が供給される。   The D + / D− terminals are terminals for inputting / outputting USB communication signals. The VDD1 terminal is a power supply terminal. During device operation, power is supplied from the other USB devices connected to the USB AB connector 300 to the VDD1 terminal via the USB bus.

ＯＴＧ制御／充電制御部３１２は、ＩＤ端子、Ｄ＋／Ｄ−端子、ＶＤＤ１端子の状態に応じて動作する。ＯＴＧ制御／充電制御部３１２は、ホスト動作時は、端末内の電池３１３から供給される電圧を必要な電圧レベルに変換して、ＶＤＤ１端子を介してＵＳＢ ＡＢコネクタ３００側に供給する。デバイス動作時は、ＵＳＢ ＡＢコネクタ３００側から供給される電圧を必要な電圧レベルに変換して電池３１３に供給する。   The OTG control / charge control unit 312 operates according to the states of the ID terminal, D + / D− terminal, and VDD1 terminal. During the host operation, the OTG control / charge control unit 312 converts the voltage supplied from the battery 313 in the terminal into a necessary voltage level and supplies it to the USB AB connector 300 side via the VDD1 terminal. During device operation, the voltage supplied from the USB AB connector 300 side is converted to a required voltage level and supplied to the battery 313.

外部給電部３０１は、外部電源を接続するためのコネクタなどである。外部給電部３０１を介して外部電源から充電制御部１１４に電力が供給されると、充電制御部１１４は、供給される電力（電圧）を必要な電圧レベルに変換して電池３１３に供給する   The external power supply unit 301 is a connector or the like for connecting an external power source. When power is supplied from the external power source to the charging control unit 114 via the external power feeding unit 301, the charging control unit 114 converts the supplied power (voltage) into a necessary voltage level and supplies it to the battery 313.

図１３に示す構成の場合、ＯＴＧ制御／充電制御部３１２とは別に、充電制御部１１４が必要になる。充電制御部１１４は一般的に実装面積が大きく、高価であるので、端末の小型化の妨げになったり、端末を高価にさせたりする。また、充電制御部１１４をソフトウェア制御する場合には、高度なプログラミングが必要になるため、端末の開発コストを増大させる可能性がある。   In the case of the configuration shown in FIG. 13, the charge control unit 114 is required separately from the OTG control / charge control unit 312. Since the charging control unit 114 generally has a large mounting area and is expensive, it prevents the terminal from being downsized or makes the terminal expensive. In addition, when the charge control unit 114 is controlled by software, high-level programming is required, which may increase the development cost of the terminal.

特許文献１には、充電用の電源ラインを制御して、ＵＳＢバス電源とＡＣアダプタ電源とを充電用電源として選択することができるシステムが記載されている。また、特許文献２には、電源供給パスを切り替えることによって、マウス（受電デバイス）、ＡＣアダプタなど複数の機器・デバイスを同一のＵＳＢ端子で接続できる装置が記載されている。   Patent Document 1 describes a system that can control a power supply line for charging and select a USB bus power supply and an AC adapter power supply as a charging power supply. Patent Document 2 describes an apparatus that can connect a plurality of devices and devices such as a mouse (power receiving device) and an AC adapter with the same USB terminal by switching a power supply path.

特開２００６−２９６１２６号公報JP 2006-296126 A 特開２０１０−９２０８号公報JP 2010-9208 A

特許文献１に記載されたシステムは、ＵＳＢ ＯＴＧの概念がなく、端末がホスト動作をする場合の動作について考慮されていない。また、ＵＳＢのリンクについて考慮していないので、充電用電源の切り替え時にＵＳＢのリンクが切れてしまう可能性がある。   The system described in Patent Document 1 does not have the concept of USB OTG, and does not consider operation when the terminal performs host operation. Further, since the USB link is not taken into consideration, there is a possibility that the USB link is broken when the charging power source is switched.

特許文献２に記載された装置は、同一のＵＳＢ端子にＵＳＢ機器やＡＣアダプタを接続しているので、ＵＳＢ機器やＡＣアダプタを同時に接続することができない。   Since the device described in Patent Document 2 has a USB device and an AC adapter connected to the same USB terminal, the USB device and the AC adapter cannot be connected simultaneously.

そこで、本発明は、端末がＵＳＢ ＯＴＧに対応している場合でも、簡易な構成でＵＳＢ機器やＡＣアダプタを同時に接続することができる端末および給電方法を提供することを目的とする。   Therefore, an object of the present invention is to provide a terminal and a power feeding method that can simultaneously connect a USB device and an AC adapter with a simple configuration even when the terminal is compatible with USB OTG.

本発明による端末は、電力供給元をＵＳＢバスまたは外部電源に切り替える制御手段を備え、制御手段は、自端末がホスト動作中であるかデバイス動作中であるかを判定し、自端末がデバイス動作中であると判断した場合には、自端末の電力供給元を優先的にＵＳＢバスにすることを特徴とする。   The terminal according to the present invention includes a control unit that switches a power supply source to a USB bus or an external power source. The control unit determines whether the terminal is operating as a host or a device, and the terminal is operating as a device. If it is determined that the terminal is in the middle, the power supply source of the terminal itself is preferentially set to the USB bus.

本発明による給電方法は、電力供給元としてＵＳＢバスまたは外部電源を選択可能な端末がホスト動作中であるかデバイス動作中であるかを判定し、端末がデバイス動作中であると判断した場合には、端末の電力供給元を優先的にＵＳＢバスにすることを特徴とする。   The power feeding method according to the present invention determines whether a terminal capable of selecting a USB bus or an external power source as a power supply source is operating as a host or a device, and determining that the terminal is operating as a device. Is characterized in that the power supply source of the terminal is preferentially set to the USB bus.

本発明によれば、端末がＵＳＢ ＯＴＧに対応している場合でも、簡易な構成でＵＳＢ機器やＡＣアダプタを同時に接続することができる。   According to the present invention, even when a terminal supports USB OTG, a USB device and an AC adapter can be simultaneously connected with a simple configuration.

本発明による端末の第１の実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 1st Embodiment of the terminal by this invention. 第１の実施形態において、制御部１０５がＶｇａｔｅ１、Ｖｇａｔｅ２を制御するための真理値表の一例を示す説明図である。In 1st Embodiment, it is explanatory drawing which shows an example of the truth table for the control part 105 to control Vgate1 and Vgate2. デバイス動作時のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す説明図である。It is explanatory drawing which shows the control timing of Vgate1 at the time of device operation, and Vgate2. デバイス動作時のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す説明図である。It is explanatory drawing which shows the control timing of Vgate1 at the time of device operation, and Vgate2. 本発明による端末の第２の実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 2nd Embodiment of the terminal by this invention. 第２の実施形態において、制御部１０５がＶｇａｔｅ１、Ｖｇａｔｅ２を制御するための真理値表の一例を示す説明図である。In 2nd Embodiment, it is explanatory drawing which shows an example of the truth table for the control part 105 to control Vgate1 and Vgate2. デバイス動作時のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す説明図である。It is explanatory drawing which shows the control timing of Vgate1 at the time of device operation, and Vgate2. 本発明による端末の第３の実施形態の構成を示すブロック図である。It is a block diagram which shows the structure of 3rd Embodiment of the terminal by this invention. 第３の実施形態において、制御部１０５がＶｇａｔｅ１、Ｖｇａｔｅ２およびＶｇａｔｅ３を制御するための真理値表の一例を示す説明図である。In 3rd Embodiment, it is explanatory drawing which shows an example of the truth table for the control part 105 to control Vgate1, Vgate2, and Vgate3. デバイス動作時のＶｇａｔｅ１、Ｖｇａｔｅ２およびＶｇａｔｅ３の制御タイミングを示す説明図である。It is explanatory drawing which shows the control timing of Vgate1, Vgate2, and Vgate3 at the time of device operation. 本発明による端末の主要部を示すブロック図である。It is a block diagram which shows the principal part of the terminal by this invention. 本発明による端末の主要部を示すブロック図である。It is a block diagram which shows the principal part of the terminal by this invention. ＵＳＢ ＯＴＧに対応した端末の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the terminal corresponding to USB OTG.

実施形態１．
以下、本発明の第１の実施形態を図面を参照して説明する。 Embodiment 1. FIG.
A first embodiment of the present invention will be described below with reference to the drawings.

図１は、本発明による端末の第１の実施形態の構成を示すブロック図である。   FIG. 1 is a block diagram showing a configuration of a first embodiment of a terminal according to the present invention.

本発明による端末は、ＵＳＢ ＡＢコネクタ１００と、外部給電部１０１と、制御部１０５と、ＯＴＧ制御／充電制御部１１２と、電池１１３とを備える。また、端末は、ＦＥＴ１０６、１０７、１０９および１１０を備える。   The terminal according to the present invention includes a USB AB connector 100, an external power feeding unit 101, a control unit 105, an OTG control / charge control unit 112, and a battery 113. The terminal also includes FETs 106, 107, 109, and 110.

ＵＳＢ ＡＢコネクタ１００は、ＵＳＢ ＯＴＧ用のＵＳＢ ＡＢコネクタ（メス型）である。ＵＳＢ ＡＢコネクタ１００は、ＵＳＢ ＡＢコネクタ（オス型）を挿抜可能な構成を備える。   The USB AB connector 100 is a USB AB connector (female type) for USB OTG. The USB AB connector 100 has a configuration in which a USB AB connector (male type) can be inserted and removed.

ＵＳＢ ＡＢコネクタ１００は、ＩＤ端子、Ｄ＋／Ｄ−端子、ＶＤＤ１端子を有する。ＵＳＢ ＡＢコネクタ１００のＩＤ端子とＤ＋／Ｄ−端子は、ＯＴＧ制御／充電制御部１１２に接続される。   The USB AB connector 100 has an ID terminal, a D + / D− terminal, and a VDD1 terminal. The ID terminal and the D + / D− terminal of the USB AB connector 100 are connected to the OTG control / charge control unit 112.

ＩＤ端子は、ＶＣＣ電源に抵抗１０２でプルアップされる。ＩＤ端子から出力される信号（以下、単にＩＤという。）がＨレベル時、つまり、ＩＤの電圧値が電源電圧（ＶＣＣ）と同じである場合に、端末はデバイス動作を行う。また、ＩＤがＬレベル時、端末はホスト動作を行う。   The ID terminal is pulled up by the resistor 102 to the VCC power supply. When a signal output from the ID terminal (hereinafter simply referred to as ID) is at the H level, that is, when the voltage value of ID is the same as the power supply voltage (VCC), the terminal performs device operation. When the ID is at L level, the terminal performs a host operation.

Ｄ＋／Ｄ−端子は、ＵＳＢ通信用の信号を入出力する端子である。なお、Ｄ＋／Ｄ−端子は、それぞれ独立した端子であるＤ＋端子とＤ−端子とを含む。   The D + / D− terminals are terminals for inputting / outputting USB communication signals. The D + / D− terminals include D + terminals and D− terminals, which are independent terminals.

ＶＤＤ１端子は、電源端子である。デバイス動作時は、ＵＳＢ ＡＢコネクタ１００に接続された他のＵＳＢ機器からＵＳＢバスを介してＶＤＤ１端子に電力が供給される。以下、ＶＤＤ１端子が入出力する電圧を、単にＶＤＤ１という。ＶＤＤ１端子は、抵抗１０３でプルダウンされる。抵抗１０３は、ＶＤＤ１端子に電力が供給されていない場合に、ＶＤＤ１をＬレベルにするための抵抗である。   The VDD1 terminal is a power supply terminal. During device operation, power is supplied to the VDD1 terminal from another USB device connected to the USB AB connector 100 via the USB bus. Hereinafter, the voltage input / output by the VDD1 terminal is simply referred to as VDD1. The VDD1 terminal is pulled down by the resistor 103. The resistor 103 is a resistor for setting VDD1 to L level when power is not supplied to the VDD1 terminal.

外部給電部１０１は、外部電源を接続するためのコネクタなどである。外部給電部１０１は、外部電源を接続／切断することによって、外部電源からの電力供給をする／しないを切り替えることができる。   The external power supply unit 101 is a connector or the like for connecting an external power source. The external power supply unit 101 can switch between supplying and not supplying power from the external power supply by connecting / disconnecting the external power supply.

外部給電部１０１は、ＶＤＤ２端子を有する。外部給電部１０１に接続された外部電源からＶＤＤ２端子に電力が供給される。以下、ＶＤＤ２端子が入出力する電圧を、単にＶＤＤ２という。ＶＤＤ２端子は、抵抗１０４でプルダウンされる。抵抗１０４は、ＶＤＤ２端子に電力が供給されていない場合に、ＶＤＤ２をＬレベルにするための抵抗である。   The external power supply unit 101 has a VDD2 terminal. Power is supplied to the VDD2 terminal from an external power source connected to the external power supply unit 101. Hereinafter, the voltage input / output by the VDD2 terminal is simply referred to as VDD2. The VDD2 terminal is pulled down by the resistor 104. The resistor 104 is a resistor for setting VDD2 to L level when power is not supplied to the VDD2 terminal.

ＯＴＧ制御／充電制御部１１２は、ＶＯＵＴ端子を有する。ＶＯＵＴ端子は、ＦＥＴ１０７、１０６を介して、ＵＳＢ ＡＢコネクタ１００のＶＤＤ１端子と接続される。また、ＶＯＵＴ端子は、ＦＥＴ１１０、１０９を介して、外部給電部１０１のＶＤＤ２端子と接続される。以下、ＶＯＵＴ端子が入出力する電圧を、単にＶＯＵＴという。   The OTG control / charge control unit 112 has a VOUT terminal. The VOUT terminal is connected to the VDD1 terminal of the USB AB connector 100 via the FETs 107 and 106. The VOUT terminal is connected to the VDD2 terminal of the external power supply unit 101 via the FETs 110 and 109. Hereinafter, the voltage input / output by the VOUT terminal is simply referred to as VOUT.

ＯＴＧ制御／充電制御部１１２は、ＩＤ端子、Ｄ＋／Ｄ−端子、ＶＯＵＴ端子の状態に応じて、ＵＳＢ ＯＴＧの制御および充電制御を行う。   The OTG control / charge control unit 112 performs USB OTG control and charge control according to the states of the ID terminal, the D + / D− terminal, and the VOUT terminal.

ＯＴＧ制御／充電制御部１１２は、ホスト動作時は、端末側の電池１１３から供給される電圧を必要な電圧レベルに変換して、ＶＯＵＴ端子を介してＶＤＤ１端子側に出力する。ＶＤＤ１端子側に出力された電圧は、ＵＳＢバスを介して、ＵＳＢ ＡＢコネクタ１００に接続された他のＵＳＢ機器に供給される。   The OTG control / charge control unit 112 converts the voltage supplied from the battery 113 on the terminal side into a necessary voltage level and outputs it to the VDD1 terminal side via the VOUT terminal during the host operation. The voltage output to the VDD1 terminal side is supplied to another USB device connected to the USB AB connector 100 via the USB bus.

ＯＴＧ制御／充電制御部１１２は、デバイス動作時は、ＶＤＤ１端子側から供給される電圧を必要な電圧レベルに変換して電池１１３に供給する。   The OTG control / charge control unit 112 converts the voltage supplied from the VDD1 terminal side into a necessary voltage level and supplies it to the battery 113 during device operation.

電池１１３は、充電可能な電池であって、例えば、二次電池である。   The battery 113 is a rechargeable battery, for example, a secondary battery.

制御部１０５は、ＩＤ、ＶＤＤ１およびＶＤＤ２を入力する。   The control unit 105 inputs ID, VDD1, and VDD2.

制御部１０５は、ＦＥＴ１０６、１０７のゲート電圧を制御するための信号Ｖｇａｔｅ１、および、ＦＥＴ１０９、１１０のゲート電圧を制御するための信号Ｖｇａｔｅ２を出力する。制御部１０５は、ＩＤ、ＶＤＤ１およびＶＤＤ２の状態に応じて、Ｖｇａｔｅ１、Ｖｇａｔｅ２を制御する。   The control unit 105 outputs a signal Vgate1 for controlling the gate voltages of the FETs 106 and 107 and a signal Vgate2 for controlling the gate voltages of the FETs 109 and 110. The control unit 105 controls Vgate1 and Vgate2 in accordance with the states of ID, VDD1, and VDD2.

なお、制御部１０５およびＯＴＧ制御／充電制御部１１２は、プログラムに従って動作するマイクロコンピュータ等で実現可能である。   The control unit 105 and the OTG control / charge control unit 112 can be realized by a microcomputer or the like that operates according to a program.

図２は、第１の実施形態において、制御部１０５がＶｇａｔｅ１、Ｖｇａｔｅ２を制御するための真理値表の一例を示す説明図である。   FIG. 2 is an explanatory diagram illustrating an example of a truth table for the control unit 105 to control Vgate1 and Vgate2 in the first embodiment.

抵抗１０８は、Ｖｇａｔｅ１がハイインピーダンス（ＨｉＺ）になったときに、ＦＥＴ１０６、１０７をＯＦＦにするための抵抗である。抵抗１０８は、ＦＥＴ１０６、１０７のソースとゲートとを接続するように配置される。   The resistor 108 is a resistor for turning off the FETs 106 and 107 when Vgate1 becomes high impedance (HiZ). The resistor 108 is disposed so as to connect the sources and gates of the FETs 106 and 107.

抵抗１１１は、Ｖｇａｔｅ２がＨｉＺになったときに、ＦＥＴ１０９、１１０をＯＦＦにするための抵抗である。抵抗１１１は、ＦＥＴ１０９、１１０のソースとゲートとを接続するように配置される。   The resistor 111 is a resistor for turning off the FETs 109 and 110 when Vgate2 becomes HiZ. The resistor 111 is disposed so as to connect the sources and gates of the FETs 109 and 110.

なお、抵抗１０８および抵抗１１１は、Ｖｇａｔｅ１、Ｖｇａｔｅ２の出力がＣＭＯＳ出力である場合は不要である。   Note that the resistors 108 and 111 are not necessary when the outputs of Vgate1 and Vgate2 are CMOS outputs.

ＦＥＴ１０６、１０７、１０９および１１０は、スイッチング素子である。本実施形態では、ＦＥＴ１０６、１０７、１０９および１１０は、Ｐチャネル型のＦＥＴである。   The FETs 106, 107, 109, and 110 are switching elements. In the present embodiment, the FETs 106, 107, 109, and 110 are P-channel FETs.

ＦＥＴ１０６、１０７は、向かい合わせるようにして（ＦＥＴ１０６のソースとＦＥＴ１０７のソースとが共通になるように）配置する。ＦＥＴ１０９、１１０も同様に、向かい合わせるようにして配置する。   The FETs 106 and 107 are arranged so as to face each other (so that the source of the FET 106 and the source of the FET 107 are common). Similarly, the FETs 109 and 110 are arranged so as to face each other.

ＦＥＴ１０６、１０９を使用せずに、つまり、ＦＥＴ１０６、１０９を削除して各ドレイン−ソース間を接続して、ＦＥＴ１０７、１１０のみを配置する方法もある。しかし、例えば、ＶＤＤ１＝ＯＦＦ、ＶＤＤ２＝ＯＮの場合、ＶＤＤ１側のＦＥＴ１０７はＯＦＦになっているが、ＦＥＴ１０７内の寄生ダイオード１２１により電圧がＵＳＢ ＡＢコネクタ１００に出力されてしまう。その結果、ＶＤＤ１がＯＮになっていまい、図２に示す真理値表を満たすことができない。   There is also a method in which only the FETs 107 and 110 are arranged without using the FETs 106 and 109, that is, by removing the FETs 106 and 109 and connecting the respective drains and sources. However, for example, when VDD1 = OFF and VDD2 = ON, the FET 107 on the VDD 1 side is OFF, but the voltage is output to the USB AB connector 100 by the parasitic diode 121 in the FET 107. As a result, VDD1 is not turned on, and the truth table shown in FIG. 2 cannot be satisfied.

同様に、ＶＤＤ１＝ＯＮ、ＶＤＤ２＝ＯＦＦの場合、ＶＤＤ２側のＦＥＴ１１０はＯＦＦになっているが、ＦＥＴ１１０内の寄生ダイオード１２２によりＶＤＤ２がＯＮになってしまい、図２に示す真理値表を満たすことができない。   Similarly, when VDD1 = ON and VDD2 = OFF, the FET 110 on the VDD 2 side is OFF, but VDD 2 is turned ON by the parasitic diode 122 in the FET 110, and the truth table shown in FIG. 2 is satisfied. I can't.

そのため、図１に示すようにＦＥＴを向かい合わせて配置することが望ましい。   Therefore, it is desirable to arrange the FETs to face each other as shown in FIG.

次に、本実施形態の動作を説明する。   Next, the operation of this embodiment will be described.

図２に示すように、制御部１０５は、端末がデバイス動作時（ＩＤ＝Ｈ）であって、ＶＤＤ１＝ＯＦＦ、ＶＤＤ２＝ＯＮの場合は、Ｖｇａｔｅ２をＬにする。また、制御部１０５は、ＶＤＤ１＝ＯＦＦ、ＶＤＤ２＝ＯＦＦの場合は、Ｖｇａｔｅ１、Ｖｇａｔｅ２をＨｉＺにする。ただし、この場合は、ＶＤＤ１端子およびＶＤＤ２端子に電圧が供給されていないので、Ｖｇａｔｅ１、Ｖｇａｔｅ２をＬにするようにしてもよい。図２に示す「ＨｉＺ（Ｌ）」は、ＨｉＺまたはＬに設定すればよいことを表す。   As shown in FIG. 2, the control unit 105 sets Vgate2 to L when the terminal is in device operation (ID = H) and VDD1 = OFF and VDD2 = ON. The control unit 105 sets Vgate1 and Vgate2 to HiZ when VDD1 = OFF and VDD2 = OFF. However, in this case, since no voltage is supplied to the VDD1 terminal and the VDD2 terminal, Vgate1 and Vgate2 may be set to L. “HiZ (L)” shown in FIG. 2 indicates that the setting should be HiZ or L.

図３および図４は、デバイス動作時のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す説明図である。   3 and 4 are explanatory diagrams showing control timings of Vgate1 and Vgate2 during device operation.

図３は、デバイス動作時（ＩＤ＝Ｈ）に、ＵＳＢ機器がＵＳＢ ＡＢコネクタ１００に接続されていない状態（ＶＤＤ１＝ＯＦＦ）で、ＶＤＤ２端子に対する電力供給を開始／停止する場合のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す。   FIG. 3 shows Vgate1 and Vgate2 when the power supply to the VDD2 terminal is started / stopped when the device is operating (ID = H) and the USB device is not connected to the USB AB connector 100 (VDD1 = OFF). Indicates the control timing.

図３に示すように、ＶＤＤ１＝ＯＦＦのときにＶＤＤ２端子に対して電力供給が開始された場合は、制御部１０５は、ＶＤＤ２の電圧値が閾値Ｖｔｈ１を超えたときにＶｇａｔｅ２をＬにする。この際、端末の動作をより安定させるために、ＶＤＤ２の電圧値がＶｔｈ１を超えてからＶｇａｔｅ２をＬにするまでの間にディレイ時間ｔｄｅｌａｙ１（≧０）を設けることが望ましい。   As shown in FIG. 3, when power supply to the VDD2 terminal is started when VDD1 = OFF, the control unit 105 sets Vgate2 to L when the voltage value of VDD2 exceeds the threshold value Vth1. At this time, in order to make the operation of the terminal more stable, it is desirable to provide a delay time tdelay1 (≧ 0) from when the voltage value of VDD2 exceeds Vth1 to when Vgate2 is set to L.

ＶＤＤ１＝ＯＦＦのときにＶＤＤ２端子に対する電力供給が停止した場合は、制御部１０５は、ＶＤＤ２の電圧値が閾値Ｖｔｈ２を下回ったときにＶｇａｔｅ２をＨｉＺにする。この際、端末の動作をより安定させるために、ＶＤＤ２の電圧値がＶｔｈ２を下回ってからＶｇａｔｅ２をＨｉＺにするまでの間にディレイ時間ｔｄｅｌａｙ２（≧０）を設けることが望ましい。また、閾値Ｖｔｈ１と閾値Ｖｔｈ２は、例えば、Ｖｔｈ１＞Ｖｔｈ２になるようにヒステリシスを持たせるようにしてもよいし、同一のレベルにしてもよい。   If power supply to the VDD2 terminal is stopped when VDD1 = OFF, the control unit 105 sets Vgate2 to HiZ when the voltage value of VDD2 falls below the threshold value Vth2. At this time, in order to further stabilize the operation of the terminal, it is desirable to provide a delay time tdelay2 (≧ 0) between the time when the voltage value of VDD2 falls below Vth2 and Vgate2 becomes HiZ. Further, the threshold value Vth1 and the threshold value Vth2 may have hysteresis so that, for example, Vth1> Vth2, or may be at the same level.

図４は、デバイス動作時（ＩＤ＝Ｈ）に、外部電源からの電力供給を行っている状態（ＶＤＤ２＝ＯＮ）で、ＶＤＤ１端子に対する電力供給を開始／停止する場合のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す。   FIG. 4 shows the control timing of Vgate1 and Vgate2 when power supply to the VDD1 terminal is started / stopped in a state where power is supplied from the external power supply (VDD2 = ON) during device operation (ID = H). Indicates.

図４に示すように、ＶＤＤ２＝ＯＮのときにＶＤＤ１端子に対して電力供給が開始された場合は、制御部１０５は、ＶＤＤ１の電圧値が閾値Ｖｔｈ３を超えたときにＶｇａｔｅ２をＨｉＺにする。この際、端末の動作をより安定させるために、ｔｄｅｌａｙ１と同様に、ｔｄｅｌａｙ３（≧０）を設けることが望ましい。   As shown in FIG. 4, when power supply is started to the VDD1 terminal when VDD2 = ON, the control unit 105 sets Vgate2 to HiZ when the voltage value of VDD1 exceeds the threshold value Vth3. At this time, in order to make the operation of the terminal more stable, it is desirable to provide tdelay3 (≧ 0) as with tdelay1.

そして、制御部１０５は、Ｖｇａｔｅ２をＨｉＺにした後に、Ｖｇａｔｅ１をＬにする。このとき、ＦＥＴ１０６、１０７とＦＥＴ１０９、１１０とを同時にＯＮさせてしまうと、ＶＤＤ１とＶＤＤ２とがバスファイトして、ＵＳＢ ＡＢコネクタ１００および外部給電部１０１にハード的にダメージを与える可能性がある。従って、Ｖｇａｔｅ１をＬにするまでの間にディレイ時間ｔｄｅｌａｙ４（≧０）を設けることが望ましい。このようにＶｇａｔｅ１を制御させることによって、ＦＥＴ１０６、１０７とＦＥＴ１０９、１１０とが同時にＯＮすることを防ぐことができる。   Then, the control unit 105 sets Vgate1 to L after setting Vgate2 to HiZ. At this time, if the FETs 106 and 107 and the FETs 109 and 110 are turned on at the same time, VDD1 and VDD2 may bus fight, and the USB AB connector 100 and the external power supply unit 101 may be damaged in hardware. Therefore, it is desirable to provide the delay time tdelay4 (≧ 0) until Vgate1 is set to L. By controlling Vgate 1 in this way, it is possible to prevent the FETs 106 and 107 and the FETs 109 and 110 from being turned on simultaneously.

次に、ＶＤＤ２＝ＯＮのときにＶＤＤ１に対する電力供給が停止した場合は、制御部１０５は、ＶＤＤ１の電圧値が閾値Ｖｔｈ４を下回ったときにＶｇａｔｅ１をＨｉＺにする。この際、ｔｄｅｌａｙ２と同様に、ディレイ時間ｔｄｅｌａｙ５（≧０）を設けることが望ましい。   Next, when the power supply to VDD1 is stopped when VDD2 = ON, the control unit 105 sets Vgate1 to HiZ when the voltage value of VDD1 falls below the threshold value Vth4. At this time, it is desirable to provide a delay time tdelay5 (≧ 0), similarly to tdelay2.

そして、制御部１０５は、Ｖｇａｔｅ１をＨｉＺにした後に、Ｖｇａｔｅ２をＬにする。この際、ｔｄｅｌａｙ４と同様に、ディレイ時間ｔｄｅｌａｙ６（≧０）を設けることが望ましい。また、閾値Ｖｔｈ３と閾値Ｖｔｈ４は、例えば、Ｖｔｈ３＞Ｖｔｈ４になるようにヒステリシスを持たせるようにしてもよいし、同一のレベルにしてもよい。   Then, the control unit 105 sets Vgate2 to L after setting Vgate1 to HiZ. At this time, similarly to tdelay4, it is desirable to provide a delay time tdelay6 (≧ 0). Further, the threshold value Vth3 and the threshold value Vth4 may have hysteresis so that, for example, Vth3> Vth4, or may be at the same level.

以上に説明したように、本実施形態では、制御部１０５がＦＥＴ１０６、１０７、１０９および１１０を制御して、ＵＳＢ機器からの給電と外部電源からの給電とを切り替えているので、図１３に示すような充電制御部１１４が不要であり、端末の構成を簡素化することができる。   As described above, in the present embodiment, the control unit 105 controls the FETs 106, 107, 109, and 110 to switch between the power supply from the USB device and the power supply from the external power supply. Such a charging control unit 114 is unnecessary, and the configuration of the terminal can be simplified.

また、制御部１０５は、ＩＤ、ＶＤＤ１およびＶＤＤ２の状態に応じて、Ｖｇａｔｅ１およびＶｇａｔｅ２を制御するだけでよいので、複雑な制御を行う必要がない。従って、ＵＳＢ ＯＴＧと外部給電機能とが混在する端末やシステムにおいて、ＵＳＢ ＯＴＧと外部給電機能とを簡易な構成で共存させることができる。   Further, since the control unit 105 only needs to control Vgate1 and Vgate2 according to the states of ID, VDD1, and VDD2, it is not necessary to perform complicated control. Therefore, the USB OTG and the external power supply function can coexist with a simple configuration in a terminal or system in which the USB OTG and the external power supply function are mixed.

また、ＵＳＢ機器からの給電と外部電源からの給電とが同時に行われた場合であっても、ＵＳＢ機器からの給電を優先するようにしているので、ＵＳＢリンクを維持することができる。   Further, even when power supply from a USB device and power supply from an external power source are performed simultaneously, power supply from the USB device is prioritized, so that the USB link can be maintained.

また、制御部１０５が、ＦＥＴ１０６、１０７とＦＥＴ１０９、１１０とを同時にＯＮさせないように制御しているので、ＵＳＢ ＡＢコネクタ１００にＵＳＢ機器を接続／切断するときや、外部給電部１０１に外部電源を接続／切断するときに、ＶＤＤ１とＶＤＤ２とをバスファイトさせることがない。   In addition, since the control unit 105 controls the FETs 106 and 107 and the FETs 109 and 110 not to be turned on at the same time, when connecting / disconnecting the USB device to / from the USB AB connector 100, or connecting the external power source to the external power supply unit 101 When connecting / disconnecting, VDD1 and VDD2 are not bus-fighted.

実施形態２．
以下、本発明の第２の実施形態を図面を参照して説明する。 Embodiment 2. FIG.
Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

図５は、本発明による端末の第２の実施形態の構成を示すブロック図である。   FIG. 5 is a block diagram showing the configuration of the second embodiment of the terminal according to the present invention.

端末の第２の実施形態の構成は、第１の実施形態の構成と同様である。しかし、制御部１０５が、Ｄ＋／Ｄ−端子と接続される。   The configuration of the second embodiment of the terminal is the same as the configuration of the first embodiment. However, the control unit 105 is connected to the D + / D− terminal.

制御部１０５は、Ｄ＋／Ｄ−端子から入力される信号（以下、単にＤ＋／Ｄ−という。）を監視する。制御部１０５は、端末がデバイス動作をする際に、Ｄ＋／Ｄ−端子から入力される信号の状態によりＵＳＢ ＡＢコネクタ１００に接続された機器の種類を検出することができる。   The control unit 105 monitors a signal input from the D + / D− terminal (hereinafter simply referred to as “D + / D−”). When the terminal performs device operation, the control unit 105 can detect the type of device connected to the USB AB connector 100 based on the state of a signal input from the D + / D− terminal.

制御部１０５は、Ｄ＋／Ｄ−がショートされている場合は、ＵＳＢ充電専用器が接続されていると認識する。Ｄ＋／Ｄ−が通常の状態である場合、つまり、ショートされていない場合は、通常の（ＵＳＢ充電専用器ではない）ＵＳＢ機器が接続されていると認識する。   When D + / D− is short-circuited, the control unit 105 recognizes that the USB charging dedicated device is connected. When D + / D− is in a normal state, that is, when it is not short-circuited, it is recognized that a normal USB device (not a dedicated USB charging device) is connected.

次に、本実施形態の動作を説明する。   Next, the operation of this embodiment will be described.

図６は、第２の実施形態において、制御部１０５がＶｇａｔｅ１、Ｖｇａｔｅ２を制御するための真理値表の一例を示す説明図である。   FIG. 6 is an explanatory diagram illustrating an example of a truth table for the control unit 105 to control Vgate1 and Vgate2 in the second embodiment.

図６に示すように、ＩＤ＝Ｈ、ＶＤＤ１＝ＯＮ、ＶＤＤ２＝ＯＮの場合に、制御部１０５が、Ｖｇａｔｅ１をＨｉＺ、Ｖｇａｔｅ２をＬにする。これにより、デバイス動作時に、ＵＳＢ機器と外部電源とが同時に接続されている場合であっても、外部給電部１０１のＶＤＤ２端子からの電力供給を優先させることができる。通常のＵＳＢケーブルの場合、供給電流は１００ｍＡまたは５００ｍＡ以下にする必要があるため、それ以上の充電電流を供給することができない。それに対して、ＶＤＤ２端子から充電電流を供給する場合は、ＯＴＧ制御／充電制御部１１２で制御可能な電流値まで充電電流の電流値を上げることができる。   As shown in FIG. 6, when ID = H, VDD1 = ON, and VDD2 = ON, the control unit 105 sets Vgate1 to HiZ and Vgate2 to L. Accordingly, priority can be given to power supply from the VDD2 terminal of the external power supply unit 101 even when the USB device and the external power supply are simultaneously connected during device operation. In the case of a normal USB cable, the supply current needs to be 100 mA or 500 mA or less, so that a charging current higher than that cannot be supplied. On the other hand, when the charging current is supplied from the VDD2 terminal, the current value of the charging current can be increased to a current value that can be controlled by the OTG control / charge control unit 112.

なお、Ｄ＋／Ｄ−のショートを検出した場合であっても、ＶＤＤ２からの電力供給を選択するようにしてもよい。つまり、ＵＳＢ充電専用器がＵＳＢ ＡＢコネクタ１００に接続されている場合であっても、ＶＤＤ２端子からの電力供給を優先させるようにしてもよい。   Even when a D + / D− short is detected, the power supply from VDD2 may be selected. That is, even when a dedicated USB charging device is connected to the USB AB connector 100, power supply from the VDD2 terminal may be prioritized.

図７は、デバイス動作時のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す説明図である。   FIG. 7 is an explanatory diagram showing the control timing of Vgate1 and Vgate2 during device operation.

図７は、デバイス動作時（ＩＤ＝Ｈ）に、ＵＳＢ機器がＵＳＢ ＡＢコネクタ１００に接続されている状態（ＶＤＤ１＝ＯＮ）で、ＶＤＤ２端子に対する電力供給を開始／停止する場合のＶｇａｔｅ１、Ｖｇａｔｅ２の制御タイミングを示す。   FIG. 7 shows Vgate1 and Vgate2 when power supply to the VDD2 terminal is started / stopped when the device is operating (ID = H) and the USB device is connected to the USB AB connector 100 (VDD1 = ON). Indicates the control timing.

図７に示すように、ＶＤＤ１＝ＯＮのときにＶＤＤ２端子に対して電力供給が開始された場合は、制御部１０５は、ＶＤＤ２の電圧値が閾値Ｖｔｈ１を超えたときにＶｇａｔｅ１をＨｉＺにする。この際、端末の動作をより安定させるために、ｔｄｅｌａｙ３と同様に、ｔｄｅｌａｙ７（≧０）を設けることが望ましい。   As shown in FIG. 7, when power supply to the VDD2 terminal is started when VDD1 = ON, the control unit 105 sets Vgate1 to HiZ when the voltage value of VDD2 exceeds the threshold value Vth1. At this time, in order to make the operation of the terminal more stable, it is desirable to provide tdelay7 (≧ 0) similarly to tdelay3.

そして、制御部１０５は、Ｖｇａｔｅ１をＨｉＺにした後に、Ｖｇａｔｅ２をＬにする。この際、ＶＤＤ１とＶＤＤ２とをバスファイトさせないようにするために、ｔｄｅｌａｙ４と同様にディレイ時間ｔｄｅｌａｙ８（≧０）を設けることが望ましい。   Then, the control unit 105 sets Vgate2 to L after setting Vgate1 to HiZ. At this time, in order to prevent bus fighting between VDD1 and VDD2, it is desirable to provide a delay time tdelay8 (≧ 0) like tdelay4.

次に、ＶＤＤ１＝ＯＮのときにＶＤＤ２に対する電力供給が停止した場合は、制御部１０５は、ＶＤＤ２の電圧値が閾値Ｖｔｈ２を下回ったときにＶｇａｔｅ２をＨｉＺにする。この際、ｔｄｅｌａｙ５と同様に、ディレイ時間ｔｄｅｌａｙ９（≧０）を設けることが望ましい。   Next, when the power supply to VDD2 is stopped when VDD1 = ON, the control unit 105 sets Vgate2 to HiZ when the voltage value of VDD2 falls below the threshold value Vth2. At this time, similarly to tdelay5, it is desirable to provide a delay time tdelay9 (≧ 0).

そして、制御部１０５は、Ｖｇａｔｅ２をＨｉＺにした後に、Ｖｇａｔｅ１をＬにする。この際、ｔｄｅｌａｙ６と同様に、ディレイ時間ｔｄｅｌａｙ１０（≧０）を設けることが望ましい。   Then, the control unit 105 sets Vgate1 to L after setting Vgate2 to HiZ. At this time, similarly to tdelay6, it is desirable to provide a delay time tdelay10 (≧ 0).

以上に説明したように、本実施形態では、ＵＳＢ ＡＢコネクタ１００にＵＳＢ機器が接続されている場合であっても、外部給電部１０１に外部電源が接続されているときには、外部電源からの給電を優先させることができる。従って、充電電流を大きくすることができ、電池１１３の充電時間を短縮することができる。   As described above, in this embodiment, even when a USB device is connected to the USB AB connector 100, when an external power supply is connected to the external power supply unit 101, power is supplied from the external power supply. Can be prioritized. Therefore, the charging current can be increased and the charging time of the battery 113 can be shortened.

実施形態３．
以下、本発明の第３の実施形態を図面を参照して説明する。 Embodiment 3. FIG.
Hereinafter, a third embodiment of the present invention will be described with reference to the drawings.

図８は、本発明による端末の第３の実施形態の構成を示すブロック図である。   FIG. 8 is a block diagram showing a configuration of the third exemplary embodiment of the terminal according to the present invention.

端末の第３の実施形態の構成は、第２の実施形態の構成と同様である。しかし、端末は、ダイオード２０１とＦＥＴ２０２とを備える。   The configuration of the third embodiment of the terminal is the same as the configuration of the second embodiment. However, the terminal includes a diode 201 and an FET 202.

ダイオード２０１は、順電圧（ＶＦ）が低いダイオードであって、例えば、ショットキーバリアダイオードである。   The diode 201 is a diode having a low forward voltage (VF), for example, a Schottky barrier diode.

ＦＥＴ２０２は、スイッチング素子である。本実施形態では、ＦＥＴ２０２は、Ｐチャネル型のＦＥＴである。   The FET 202 is a switching element. In the present embodiment, the FET 202 is a P-channel type FET.

ＦＥＴ２０２のソースは、ＶＤＤ１端子に接続される。ＦＥＴ２０２のドレインは、ＶＯＵＴ端子に接続される。また、ＦＥＴ２０２とＶＤＤ１端子との間に、ダイオード２０１が配置される。また、ＦＥＴ２０２のゲートとソースとを接続するように抵抗２０３が配置される。   The source of the FET 202 is connected to the VDD1 terminal. The drain of the FET 202 is connected to the VOUT terminal. A diode 201 is arranged between the FET 202 and the VDD1 terminal. A resistor 203 is disposed so as to connect the gate and source of the FET 202.

次に、本実施形態の動作を説明する。   Next, the operation of this embodiment will be described.

第２の実施形態では、図７に示すように、ＶＤＤ１＝ＯＮのときにＶＤＤ２端子に対する電力供給が開始または停止すると、ＶＯＵＴがＯＦＦになる区間が発生する。その際、端末がデバイス動作中であって、ＯＴＧ制御／充電制御部１１２の電力供給元がＶＯＵＴである場合には、ＶＯＵＴ ＯＦＦ区間においてＵＳＢのリンクが切れる可能性がる。   In the second embodiment, as shown in FIG. 7, when power supply to the VDD2 terminal is started or stopped when VDD1 = ON, a section in which VOUT is turned off occurs. At this time, if the terminal is operating and the power supply source of the OTG control / charge control unit 112 is VOUT, the USB link may be disconnected in the VOUT OFF section.

そこで、本実施形態では、ダイオード２０１およびＦＥＴ２０２を使用して、ＶＯＵＴ ＯＦＦ区間を発生させないようにする。   Therefore, in this embodiment, the diode 201 and the FET 202 are used so that the VOUT OFF section is not generated.

図９は、第３の実施形態において、制御部１０５がＶｇａｔｅ１、Ｖｇａｔｅ２およびＶｇａｔｅ３を制御するための真理値表の一例を示す説明図である。   FIG. 9 is an explanatory diagram illustrating an example of a truth table for the control unit 105 to control Vgate1, Vgate2, and Vgate3 in the third embodiment.

制御部１０５は、ＦＥＴ２０２のゲート電圧を制御するための信号Ｖｇａｔｅ３を出力する。制御部１０５は、端末がデバイス動作時（ＩＤ＝Ｈ）であって、ＶＤＤ１＝ＯＮかつＶＤＤ２＝ＯＮの場合に、Ｖｇａｔｅ３をＬにしてＦＥＴ２０２をＯＮにする。   The control unit 105 outputs a signal Vgate3 for controlling the gate voltage of the FET 202. When the terminal is in device operation (ID = H) and VDD1 = ON and VDD2 = ON, the control unit 105 sets Vgate3 to L and turns on the FET 202.

図１０は、デバイス動作時のＶｇａｔｅ１、Ｖｇａｔｅ２およびＶｇａｔｅ３の制御タイミングを示す説明図である。   FIG. 10 is an explanatory diagram showing the control timing of Vgate1, Vgate2, and Vgate3 during device operation.

図１０に示すように、ＶＤＤ１＝ＯＮのときにＶＤＤ２端子に対して電力供給が開始された場合は、制御部１０５は、Ｖｇａｔｅ３をＬにしてからＶｇａｔｅ１およびＶｇａｔｅ２を制御する。また、ＶＤＤ１＝ＯＮのときにＶＤＤ２端子に対する電力供給が停止した場合は、制御部１０５は、Ｖｇａｔｅ２、Ｖｇａｔｅ１を制御した後に、Ｖｇａｔｅ３をＨｉＺにする。これにより、ＶＯＵＴが電圧降下（ドロップ）する区間において、ダイオード２０１、ＦＥＴ２０２を経由してＶＯＵＴ端子に電流が供給されるため、ＶＯＵＴの電圧降下をダイオード２０１のＶＦ分に抑えることができる。   As shown in FIG. 10, when power supply to the VDD2 terminal is started when VDD1 = ON, the control unit 105 controls Vgate1 and Vgate2 after setting Vgate3 to L. If power supply to the VDD2 terminal is stopped when VDD1 = ON, the control unit 105 controls Vgate2 and Vgate1, and then sets Vgate3 to HiZ. As a result, current is supplied to the VOUT terminal via the diode 201 and the FET 202 during the period in which VOUT drops (drops), so that the voltage drop of VOUT can be suppressed to the VF of the diode 201.

このように、ＶＯＵＴの電圧降下をダイオード２０１のＶＦ分に抑えることによって、ＶＯＵＴをＯＮに保つことができるので、ＵＳＢのリンクを維持することができる。   In this manner, by suppressing the voltage drop of VOUT to VF of the diode 201, VOUT can be kept ON, so that the USB link can be maintained.

なお、ＯＴＧ制御／充電制御部１１２の電力供給元が電池１１３である場合には、ＶＯＵＴがＯＦＦになってもＵＳＢのリンクが切れることがないので、Ｖｇａｔｅ３によるＦＥＴ２０２の制御は必要ない。つまり、第２の実施形態の構成であってもよい。   Note that when the power supply source of the OTG control / charge control unit 112 is the battery 113, the USB link does not break even when the VOUT is turned OFF, and thus the FET 202 is not required to be controlled by the Vgate3. That is, the configuration of the second embodiment may be used.

以上に説明したように、本実施形態では、ダイオード２０１およびＦＥＴ２０２によって、ＶＯＵＴの電圧降下をダイオード２０１のＶＦ分に抑えているので、ＵＳＢ機器またはＵＳＢ充電専用器から給電を行っている場合に外部電源が接続／切断された場合であっても、ＵＳＢリンクを維持することができる。   As described above, in the present embodiment, the voltage drop of VOUT is suppressed to the VF of the diode 201 by the diode 201 and the FET 202. Therefore, when power is supplied from a USB device or a USB charging dedicated device, Even when the power is connected / disconnected, the USB link can be maintained.

また、ＶＤＤ２＝ＯＮのときにＶＤＤ１がＯＮまたはＯＦＦされた場合、つまり、外部電源から給電を行っている場合にＵＳＢ機器またはＵＳＢ充電専用器が接続／切断された場合についても、Ｖｇａｔｅ３を同様に制御することによって、ＵＳＢリンクを維持することができる。   Similarly, when VDD1 is turned ON or OFF when VDD2 = ON, that is, when a USB device or a USB charging device is connected / disconnected when power is supplied from an external power source, Vgate3 is similarly set. By controlling, the USB link can be maintained.

図１１および図１２は、本発明による端末の主要部を示すブロック図である。図１１に示すように、端末は、電力供給元をＵＳＢバスまたは外部電源に切り替える制御手段１３（図１に示す制御手段１０５に相当。）を備え、制御手段１３は、自端末がホスト動作中であるかデバイス動作中であるかを判定し、自端末がデバイス動作中であると判断した場合には、自端末の電力供給元をＵＳＢバスにする。   11 and 12 are block diagrams showing main parts of the terminal according to the present invention. As shown in FIG. 11, the terminal includes a control unit 13 (corresponding to the control unit 105 shown in FIG. 1) that switches the power supply source to a USB bus or an external power source. Or the device is operating, and if it is determined that the terminal is operating, the power supply source of the terminal is set to the USB bus.

上記の実施形態には、以下のような端末も開示されている。   In the above embodiment, the following terminals are also disclosed.

（１）制御手段１３は、自端末がデバイス動作中である場合に、ＵＳＢバスに接続された機器がＵＳＢ機器であるかＵＳＢ充電専用器であるかを判定し、機器がＵＳＢ機器であると判断した場合には、自端末の電力供給元を外部電源に切り替える端末。 (1) The control means 13 determines whether the device connected to the USB bus is a USB device or a dedicated USB charging device when the terminal is operating as a device, and the device is a USB device. If it is determined, the terminal that switches its own power supply source to an external power source.

（２）制御手段１３は、自端末がデバイス動作中である場合に、ＵＳＢバスに接続された機器が電力を供給していない場合には、自端末の電力供給元を外部電源に切り替える端末。 (2) The control means 13 is a terminal that switches the power supply source of its own terminal to an external power source when the device connected to the USB bus is not supplying power when the terminal is operating.

（３）図１２に示すように、制御手段１３は、ＵＳＢバスからの電力供給を開始または停止させる第１のスイッチング素子１５（図１に示すＦＥＴ１０６、１０７に相当。）と、外部電源からの電力供給を開始または停止させる第２のスイッチング素子１６（図１に示すＦＥＴ１０９、１１０に相当。）とを含み、ＵＳＢバスからの電力供給と外部電源からの電力供給とが同時に開始状態にならないように、第１のスイッチング素子１５と第２のスイッチング素子１６とを制御する端末。 (3) As shown in FIG. 12, the control means 13 includes a first switching element 15 (corresponding to the FETs 106 and 107 shown in FIG. 1) for starting or stopping power supply from the USB bus, and an external power source. The second switching element 16 (corresponding to the FETs 109 and 110 shown in FIG. 1) for starting or stopping the power supply is included, so that the power supply from the USB bus and the power supply from the external power supply are not simultaneously started. And a terminal for controlling the first switching element 15 and the second switching element 16.

（４）図１２に示すように、制御手段１３は、ＵＳＢバスからの電力供給と外部電源からの電力供給とがともに停止状態になった場合に、ＵＳＢのリンクを維持させるための電流をＵＳＢバスから確保するリンク維持手段１４（図８に示すダイオード２０１およびＦＥＴ２０２に相当。）を含む端末。 (4) As shown in FIG. 12, when the power supply from the USB bus and the power supply from the external power supply are both stopped, the control means 13 supplies the current for maintaining the USB link to the USB. A terminal including link maintaining means 14 secured from the bus (corresponding to the diode 201 and the FET 202 shown in FIG. 8).

１３ 制御手段
１４ リンク維持手段
１５ 第１のスイッチング素子
１６ 第２のスイッチング素子
１００ ＵＳＢ ＡＢコネクタ
１０１ 外部給電部
１０２、１０３、１０４、１０８、１１１、２０３ 抵抗
１０５ 制御部
１０６、１０７、１０９、１１０、２０２ ＦＥＴ
１１２ ＯＴＧ制御／充電制御部
１１３ 電池
１１４ 充電制御部
１２１、１２２ 寄生ダイオード
２０１ ダイオード DESCRIPTION OF SYMBOLS 13 Control means 14 Link maintenance means 15 1st switching element 16 2nd switching element 100 USB AB connector 101 External electric power feeding part 102,103,104,108,111,203 Resistance 105 Control part 106,107,109,110, 202 FET
112 OTG control / charge control unit 113 battery 114 charge control unit 121, 122 parasitic diode 201 diode

Claims (9)

電力供給元をＵＳＢバスまたは外部電源に切り替える制御手段を備え、
前記制御手段は、
自端末がホスト動作中であるかデバイス動作中であるかを判定し、
自端末がデバイス動作中であると判断した場合には、自端末の電力供給元を前記ＵＳＢバスにする
ことを特徴とする端末。 A control means for switching the power supply source to a USB bus or an external power source;
The control means includes
Determine whether the terminal is operating as a host or device,
A terminal characterized in that, when it is determined that the terminal is operating, the power supply source of the terminal is the USB bus. 制御手段は、
自端末がデバイス動作中である場合に、ＵＳＢバスに接続された機器がＵＳＢ機器であるかＵＳＢ充電専用器であるかを判定し、前記機器がＵＳＢ機器であると判断した場合には、自端末の電力供給元を外部電源に切り替える
請求項１に記載の端末。 The control means
When the own terminal is operating as a device, it is determined whether the device connected to the USB bus is a USB device or a dedicated USB charging device. If it is determined that the device is a USB device, The terminal according to claim 1, wherein the power supply source of the terminal is switched to an external power source. 制御手段は、
自端末がデバイス動作中である場合に、ＵＳＢバスに接続された機器が電力を供給していない場合には、自端末の電力供給元を外部電源に切り替える
請求項１または請求項２に記載の端末。 The control means
The power supply source of the self terminal is switched to an external power source when the device connected to the USB bus is not supplying power when the self terminal is operating. Terminal. 制御手段は、
ＵＳＢバスからの電力供給を開始または停止させる第１のスイッチング素子と、外部電源からの電力供給を開始または停止させる第２のスイッチング素子とを含み、
前記ＵＳＢバスからの電力供給と前記外部電源からの電力供給とが同時に開始状態にならないように、前記第１のスイッチング素子と前記第２のスイッチング素子とを制御する
請求項１から請求項３のうちのいずれか１項に記載の端末。 The control means
A first switching element for starting or stopping power supply from the USB bus, and a second switching element for starting or stopping power supply from an external power source,
The first switching element and the second switching element are controlled so that power supply from the USB bus and power supply from the external power supply do not start simultaneously. The terminal of any one of them. 制御手段は、
ＵＳＢバスからの電力供給と外部電源からの電力供給とがともに停止状態になった場合に、ＵＳＢのリンクを維持させるための電流をＵＳＢバスから確保するリンク維持手段を含む
請求項１から請求項４のうちのいずれか１項に記載の端末。 The control means
A link maintaining unit that secures a current for maintaining the USB link from the USB bus when both the power supply from the USB bus and the power supply from the external power supply are stopped. The terminal according to any one of 4. 電力供給元としてＵＳＢバスまたは外部電源を選択可能な端末がホスト動作中であるかデバイス動作中であるかを判定し、
前記端末がデバイス動作中であると判断した場合には、前記端末の電力供給元を優先的に前記ＵＳＢバスにする
ことを特徴とする給電方法。 Determine whether the terminal that can select the USB bus or external power source as the power supply source is operating as a host or device,
When it is determined that the terminal is operating as a device, a power supply method is characterized in that the power supply source of the terminal is preferentially set to the USB bus. 端末がデバイス動作中である場合に、ＵＳＢバスに接続された機器がＵＳＢ機器であるかＵＳＢ充電専用器であるかを判定し、前記機器がＵＳＢ機器である場合には、前記端末の電力供給元を外部電源に切り替える
請求項６に記載の給電方法。 When the device is operating as a device, it is determined whether the device connected to the USB bus is a USB device or a dedicated USB charging device. If the device is a USB device, the terminal supplies power. The power supply method according to claim 6, wherein the power source is switched to an external power source. 端末がデバイス動作中である場合に、ＵＳＢバスに接続された機器が電力を供給していない場合には、前記端末の電力供給元を外部電源に切り替える
請求項６または請求項７に記載の給電方法。 The power supply according to claim 6 or 7, wherein when the device is operating as a device and the device connected to the USB bus is not supplying power, the power supply source of the terminal is switched to an external power source. Method. ＵＳＢバスからの電力供給と外部電源からの電力供給とがともに停止状態になった場合に、ＵＳＢのリンクを維持させるための電流をＵＳＢバスから確保する
請求項６から請求項８のうちのいずれか１項に記載の給電方法。 The current for maintaining the USB link is secured from the USB bus when both the power supply from the USB bus and the power supply from the external power supply are stopped. The power feeding method according to claim 1.
JP2011253111A 2011-11-18 2011-11-18 Terminal and power supply method Active JP5483479B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011253111A JP5483479B2 (en) 2011-11-18 2011-11-18 Terminal and power supply method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011253111A JP5483479B2 (en) 2011-11-18 2011-11-18 Terminal and power supply method

Publications (2)

Publication Number Publication Date
JP2013109518A true JP2013109518A (en) 2013-06-06
JP5483479B2 JP5483479B2 (en) 2014-05-07

Family

ID=48706217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011253111A Active JP5483479B2 (en) 2011-11-18 2011-11-18 Terminal and power supply method

Country Status (1)

Country Link
JP (1) JP5483479B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015005A (en) * 2014-07-02 2016-01-28 レノボ・シンガポール・プライベート・リミテッド Portable device, cable assembly, and usb system

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10564697B2 (en) 2015-05-25 2020-02-18 Huawei Technologies Co., Ltd. OTG peripheral, power supply method, terminal and system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094495A (en) * 2002-08-30 2004-03-25 Seiko Epson Corp Data transfer controller, electronic apparatus, and power source switching method
JP2011096238A (en) * 2009-10-02 2011-05-12 Rohm Co Ltd Semiconductor device, voltage comparison circuit, power supply management circuit using the same, and electronic device using them

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094495A (en) * 2002-08-30 2004-03-25 Seiko Epson Corp Data transfer controller, electronic apparatus, and power source switching method
JP2011096238A (en) * 2009-10-02 2011-05-12 Rohm Co Ltd Semiconductor device, voltage comparison circuit, power supply management circuit using the same, and electronic device using them

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015005A (en) * 2014-07-02 2016-01-28 レノボ・シンガポール・プライベート・リミテッド Portable device, cable assembly, and usb system
US10241935B2 (en) 2014-07-02 2019-03-26 Lenovo (Singapore) Pte. Ltd. Portable device, cable assembly, and USB system

Also Published As

Publication number Publication date
JP5483479B2 (en) 2014-05-07

Similar Documents

Publication Publication Date Title
US9048676B2 (en) Charging circuit and charging method
US10574073B2 (en) Electronic device and method for controlling power supply
US11507165B2 (en) Intelligent power module
US9246331B2 (en) Power supply control system and semiconductor integrated circuit
US7656447B2 (en) Camera module for communicating through I2C method
JP2008182822A (en) Charger
US20130015808A1 (en) Device and method for charging a master device using a detachable device
CN106249830B (en) Electric energy transmission system and method
KR102519092B1 (en) Power supply control system and method
US9985445B2 (en) Charging/discharging control circuit, charging/discharging control device, and battery apparatus
JP2013055873A (en) Charging circuit for backup battery
JP5483479B2 (en) Terminal and power supply method
KR20150032818A (en) Charging and discharging control circuit and battery device
US11342785B2 (en) Power supplying system, electronic apparatus, and power supplying method
EP3082213A1 (en) Charger control circuit and method for charger control
JP6740430B2 (en) Electronic device, camera, power supply system, and power supply method
CN107078501B (en) Output discharge technique for load switch
CN102035250B (en) Semiconductor device, voltage comparison circuit, power management circuit and electronic instrument
US9680305B2 (en) Implementation of fire safety shutdown for solar panels with high reliability
US20210056068A1 (en) Communication system and communication unit
US20140001837A1 (en) Dual Core DC/DC Module for Electrical Vehicle
US11973420B2 (en) Voltage supply device and voltage supply device control method
KR102184369B1 (en) Communication system for battery pack and battery pack including the same
JP2005261142A (en) Charging circuit
CN107342923B (en) Device with at least two bus subscribers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140213

R150 Certificate of patent or registration of utility model

Ref document number: 5483479

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350