JP2013105760A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2013105760A
JP2013105760A JP2011246257A JP2011246257A JP2013105760A JP 2013105760 A JP2013105760 A JP 2013105760A JP 2011246257 A JP2011246257 A JP 2011246257A JP 2011246257 A JP2011246257 A JP 2011246257A JP 2013105760 A JP2013105760 A JP 2013105760A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
layer
electrode
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011246257A
Other languages
Japanese (ja)
Other versions
JP5887848B2 (en
Inventor
Kunihito Kato
邦仁 加藤
Yoshitaka Nagasato
喜隆 長里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011246257A priority Critical patent/JP5887848B2/en
Publication of JP2013105760A publication Critical patent/JP2013105760A/en
Application granted granted Critical
Publication of JP5887848B2 publication Critical patent/JP5887848B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device in which an electrode and a semiconductor substrate are excellently connected by ohmic junction.SOLUTION: The manufacturing method of a semiconductor device comprises: an ion implantation process in which monoatomic metal ions are injected into an electrode formation surface of a semiconductor substrate; an annealing process in which the semiconductor substrate injected with the metal ions is annealed to form a silicide layer on the semiconductor substrate; and an electrode formation process in which an electrode is formed on the electrode formation surface of the semiconductor substrate after the annealing process.

Description

本明細書に記載の技術は、半導体装置の製造方法に関する。   The technology described in this specification relates to a method for manufacturing a semiconductor device.

半導体基板と電極をオーミック接合させるために、半導体基板の電極形成面に表面処理を行う技術が開発されている。特許文献１では、炭化ケイ素（ＳｉＣ）半導体基板の電極形成面に、電極となる金属膜を形成し、この金属膜にレーザ光を照射することによって、金属膜と半導体基板との間にシリサイド層を形成することが記載されている。また、特許文献２では、半導体基板の電極形成面に複数の金属原子から構成される金属クラスタイオンを照射し、半導体基板の電極形成面にシリサイド層を形成することが記載されている。   In order to make an ohmic junction between a semiconductor substrate and an electrode, a technique for performing a surface treatment on an electrode formation surface of the semiconductor substrate has been developed. In Patent Document 1, a metal film serving as an electrode is formed on an electrode formation surface of a silicon carbide (SiC) semiconductor substrate, and a laser beam is irradiated on the metal film to form a silicide layer between the metal film and the semiconductor substrate. Is described. Patent Document 2 describes that a metal cluster ion composed of a plurality of metal atoms is irradiated on an electrode formation surface of a semiconductor substrate to form a silicide layer on the electrode formation surface of the semiconductor substrate.

特開２０１１−９１１００号公報JP 2011-91100 A 特開平１０−１６３４８４号公報JP 10-163484 A

特許文献１のように、レーザ光を金属膜に照射すると、金属膜から金属成分が飛散し、均質なシリサイド層を得ることができない。特許文献２のように、金属クラスタイオンを照射する方法は、金属クラスタによって半導体基板の処理面をスパッタし、処理面上に金属薄膜を形成する方法であるため、処理面である電極形成面にダメージを与える。また、金属クラスタは半導体基板の深さ方向に入り込むことがなく、半導体基板の電極形成面上に金属薄膜を形成する。成膜された金属薄膜の表面は酸化し易く、その表面に電極を形成することになるため、電極と半導体基板を確実にオーミック接合させることができない。   As in Patent Document 1, when a metal film is irradiated with laser light, a metal component is scattered from the metal film, and a uniform silicide layer cannot be obtained. As in Patent Document 2, the method of irradiating metal cluster ions is a method of sputtering a processing surface of a semiconductor substrate with metal clusters and forming a metal thin film on the processing surface. Damage is done. Further, the metal cluster does not enter the depth direction of the semiconductor substrate, and a metal thin film is formed on the electrode formation surface of the semiconductor substrate. Since the surface of the deposited metal thin film is easily oxidized and an electrode is formed on the surface, the electrode and the semiconductor substrate cannot be reliably ohmic-bonded.

本明細書が開示する半導体装置の製造方法は、半導体基板の電極形成面に、単原子の金属イオンを注入するイオン注入工程と、金属イオンが注入された半導体基板をアニール処理して半導体基板にシリサイド層を形成するアニール工程と、アニール工程の後に半導体基板の電極形成面に電極を形成する電極形成工程とを備えている。   A method for manufacturing a semiconductor device disclosed in this specification includes an ion implantation step of implanting single atom metal ions into an electrode formation surface of a semiconductor substrate, and annealing the semiconductor substrate into which metal ions have been implanted to form a semiconductor substrate. An annealing process for forming a silicide layer and an electrode forming process for forming an electrode on the electrode forming surface of the semiconductor substrate after the annealing process are provided.

上記の製造方法によれば、半導体基板の電極形成面に単原子の金属イオンを注入し、アニール処理することにより、電極形成面から半導体基板の深さ方向に延びるシリサイド層が形成される。半導体基板のシリサイド層と電極が接合されるため、オーミック接合が確実に実現される。また、金属膜にレーザ光を照射する必要がないため、金属成分が飛散してシリサイド層が不均質化することを防ぐことができる。また、イオン注入に用いた金属イオンの薄膜が電極形成面上に形成されることがないため、電極と半導体基板とのオーミック接合を妨げることがない。   According to the manufacturing method described above, a monoatomic metal ion is implanted into the electrode formation surface of the semiconductor substrate and annealed, whereby the silicide layer extending from the electrode formation surface in the depth direction of the semiconductor substrate is formed. Since the silicide layer and the electrode of the semiconductor substrate are joined, ohmic junction is reliably realized. In addition, since it is not necessary to irradiate the metal film with laser light, it is possible to prevent the metal component from being scattered and the silicide layer from becoming heterogeneous. Further, since the metal ion thin film used for the ion implantation is not formed on the electrode formation surface, the ohmic junction between the electrode and the semiconductor substrate is not hindered.

アニール工程では、半導体基板にレーザを照射するレーザアニール処理を行ってもよい。また、イオン注入工程では、Ｔｉ，Ｗ，Ｎｉ，Ｃｏ，Ｍｏからなる群から選ばれる少なくとも１以上の単原子の金属イオンを注入してもよい。   In the annealing step, a laser annealing process for irradiating the semiconductor substrate with a laser may be performed. In the ion implantation process, at least one or more monoatomic metal ions selected from the group consisting of Ti, W, Ni, Co, and Mo may be implanted.

実施例１において製造する半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device manufactured in Example 1. FIG. 実施例１にかかる半導体装置の製造方法を説明する図である。FIG. 6 is a diagram for explaining the method for manufacturing the semiconductor device according to Example 1; 実施例１にかかる半導体装置の製造方法を説明する図である。FIG. 6 is a diagram for explaining the method for manufacturing the semiconductor device according to Example 1; 実施例１にかかる半導体装置の製造方法を説明する図である。FIG. 6 is a diagram for explaining the method for manufacturing the semiconductor device according to Example 1; 実施例１にかかる半導体装置の製造方法を説明する図である。FIG. 6 is a diagram for explaining the method for manufacturing the semiconductor device according to Example 1; 実施例１にかかる半導体装置の製造方法を説明する図である。FIG. 6 is a diagram for explaining the method for manufacturing the semiconductor device according to Example 1; 実施例１にかかる半導体装置の製造方法を説明する図である。FIG. 6 is a diagram for explaining the method for manufacturing the semiconductor device according to Example 1;

本明細書が開示する半導体装置の製造方法は、半導体基板の電極形成面に、単原子の金属イオンを注入するイオン注入工程と、金属イオンが注入された半導体基板をアニール処理して半導体基板にシリサイド層を形成するアニール工程と、アニール工程の後に半導体基板の電極形成面に電極を形成する電極形成工程とを備えている。   A method for manufacturing a semiconductor device disclosed in this specification includes an ion implantation step of implanting single atom metal ions into an electrode formation surface of a semiconductor substrate, and annealing the semiconductor substrate into which metal ions have been implanted to form a semiconductor substrate. An annealing process for forming a silicide layer and an electrode forming process for forming an electrode on the electrode forming surface of the semiconductor substrate after the annealing process are provided.

半導体基板の電極形成面は、半導体基板の表面側であってもよく、裏面側であってもよい。イオン注入工程では、シリコンと化合物を形成してシリサイド化する金属のイオンが注入される。シリコンと化合物を形成してシリサイド化する金属のイオンとしては、特に限定されないが、例えば、Ｔｉイオン（例えば、Ｔｉ４＋，Ｔｉ３＋，Ｔｉ２＋），Ｗイオン（例えば、Ｗ６＋，Ｗ４＋），Ｎｉイオン（例えば、Ｎｉ２＋，Ｎｉ３＋），Ｃｏイオン（例えば、Ｃｏ２＋，Ｃｏ３＋），Ｍｏイオン（例えば、Ｍｏ３＋）を挙げることができる。イオン注入工程では、１種類の金属イオンを照射してもよいし、数種類の金属イオンを照射してもよい。金属イオンを照射する回数は１回でも複数回でもよい。半導体装置の素子構造が形成された後にアニール工程を行う場合には、既に形成された素子構造が熱によって損傷を受けることを防ぐため、レーザアニール処理等の半導体基板を局所的にアニール処理することができる方法を用いることが好ましい。 The electrode formation surface of the semiconductor substrate may be the front surface side or the back surface side of the semiconductor substrate. In the ion implantation process, ions of a metal that forms a compound with silicon to be silicided are implanted. The metal ions that form a compound with silicon to be silicided are not particularly limited. For example, Ti ions (for example, Ti 4+ , Ti 3+ , Ti 2+ ), W ions (for example, W 6+ , W 4+ ), Ni ions (for example, Ni 2+ , Ni 3+ ), Co ions (for example, Co 2+ , Co 3+ ), and Mo ions (for example, Mo 3+ ) can be exemplified. In the ion implantation step, one type of metal ion may be irradiated, or several types of metal ions may be irradiated. The number of times of irradiation with metal ions may be one time or multiple times. In the case where the annealing process is performed after the element structure of the semiconductor device is formed, the semiconductor substrate is locally annealed such as laser annealing in order to prevent the already formed element structure from being damaged by heat. It is preferable to use a method capable of

（半導体装置）
実施例１では、図１に示す半導体装置１０の製造方法を例示して説明する。半導体装置１０は、ダイオードとＩＧＢＴが同一基板上に形成されたＲＣ−ＩＧＢＴである。 (Semiconductor device)
In the first embodiment, a method for manufacturing the semiconductor device 10 illustrated in FIG. 1 is described as an example. The semiconductor device 10 is an RC-IGBT in which a diode and an IGBT are formed on the same substrate.

半導体装置１０は、半導体基板１００と、半導体基板１００の表面側に形成された絶縁ゲート１３７および表面絶縁膜１２８，１３８と、半導体基板１００の表面に接する表面電極１０１，１０２と、半導体基板１００の裏面に接する裏面電極１０３とを備えている。半導体基板１００は、ダイオード領域１１と、ＩＧＢＴ領域１３とを備えている。表面電極１０１は、ダイオード領域１１の表面に形成されており、表面電極１０２は、ＩＧＢＴ領域１３の表面に形成されている。   The semiconductor device 10 includes a semiconductor substrate 100, insulating gates 137 and surface insulating films 128 and 138 formed on the surface side of the semiconductor substrate 100, surface electrodes 101 and 102 in contact with the surface of the semiconductor substrate 100, and the semiconductor substrate 100. And a back electrode 103 in contact with the back surface. The semiconductor substrate 100 includes a diode region 11 and an IGBT region 13. The surface electrode 101 is formed on the surface of the diode region 11, and the surface electrode 102 is formed on the surface of the IGBT region 13.

半導体基板１００は、ｎ＋型のカソード層１１１およびｐ＋型のコレクタ層１３１と、ｎ型のバッファ層１１２と、ｎ型のドリフト層１１３と、ｐ型のダイオードボディ層１１４およびＩＧＢＴボディ層１３４と、ｐ＋型のアノード層１１５と、ｐ＋型のボディコンタクト層１３５と、ｎ＋型のエミッタ層１３６とを備えている。カソード層１１１の裏面側には、半導体基板１００の裏面から深さ方向に延びるシリサイド層１１０が形成されている。ＩＧＢＴ領域１３では、半導体基板１００の表面側からＩＧＢＴボディ層１３４を貫通し、ドリフト層１１３に達する絶縁ゲート１３７が形成されている。カソード層１１１とコレクタ層１３１との境界に対して半導体基板の表面側に、ｐ型の分離層１２８が形成されている。 The semiconductor substrate 100 includes an n + -type cathode layer 111 and a p + -type collector layer 131, an n-type buffer layer 112, an n-type drift layer 113, a p-type diode body layer 114, and an IGBT body layer 134. A p + type anode layer 115, a p + type body contact layer 135, and an n + type emitter layer 136. A silicide layer 110 extending in the depth direction from the back surface of the semiconductor substrate 100 is formed on the back surface side of the cathode layer 111. In the IGBT region 13, an insulating gate 137 that penetrates the IGBT body layer 134 from the surface side of the semiconductor substrate 100 and reaches the drift layer 113 is formed. A p-type separation layer 128 is formed on the surface side of the semiconductor substrate with respect to the boundary between the cathode layer 111 and the collector layer 131.

裏面電極１０３の材料はＡｌ−Ｓｉであり、シリサイド層１１０は、ＴｉとＳｉとのシリサイド層である。Ａｌ−Ｓｉを材料とする電極と、ｎ型の半導体層を直接接合すると、オーミック接合とすることが困難である。半導体装置１０では、裏面電極１０３はシリサイド層１１０を介してカソード層１１１と接続されているため、良好なオーミック接合を確保することができる。シリサイド層１１０は、半導体基板１００内に形成された層であるから、シリサイド層１１０が剥離することはなく、機械的にも良好な接合を維持することができる。   The material of the back electrode 103 is Al—Si, and the silicide layer 110 is a silicide layer of Ti and Si. When an electrode made of Al—Si and an n-type semiconductor layer are directly bonded, it is difficult to form an ohmic contact. In the semiconductor device 10, since the back electrode 103 is connected to the cathode layer 111 through the silicide layer 110, a good ohmic junction can be ensured. Since the silicide layer 110 is a layer formed in the semiconductor substrate 100, the silicide layer 110 is not peeled off, and a mechanically good bond can be maintained.

（半導体装置の製造方法）
実施例１に係る半導体装置１０の製造方法は、イオン注入工程と、アニール工程と、電極形成工程とを含んでいる。半導体装置１０の表面側の素子構造の形成方法は、従来公知の方法と同様であるため、説明を省略する。 (Method for manufacturing semiconductor device)
The method for manufacturing the semiconductor device 10 according to the first embodiment includes an ion implantation process, an annealing process, and an electrode forming process. The method for forming the element structure on the surface side of the semiconductor device 10 is the same as a conventionally known method, and thus the description thereof is omitted.

（不純物イオン注入工程）
まず、ｎ型の半導体基板の表面側に、エミッタ層１３６等の半導体装置１０の表面側の素子構造を形成する。次に、半導体装置１０の裏面電極１０３を形成する面側（裏面側）から、リン（Ｐ）等のｎ型の不純物イオンを注入し、半導体基板の裏面全体にバッファ層１１２となるｎ層５１２を形成する。次に、半導体基板にボロン（Ｂ）等のｐ型の不純物イオンを注入し、半導体基板の裏面全体にコレクタ層１３１となるｐ層５３１を形成する。これによって、図２に示す半導体基板５００が得られる。 (Impurity ion implantation process)
First, the element structure on the surface side of the semiconductor device 10 such as the emitter layer 136 is formed on the surface side of the n-type semiconductor substrate. Next, n-type impurity ions such as phosphorus (P) are implanted from the surface side (back surface side) of the semiconductor device 10 on which the back electrode 103 is formed, and the n layer 512 serving as the buffer layer 112 is formed on the entire back surface of the semiconductor substrate. Form. Next, p-type impurity ions such as boron (B) are implanted into the semiconductor substrate, and a p-layer 531 to be the collector layer 131 is formed on the entire back surface of the semiconductor substrate. Thereby, the semiconductor substrate 500 shown in FIG. 2 is obtained.

次に、図３に示すように、半導体基板５００のうち、ＩＧＢＴ領域１３に含まれる部分の裏面にレジスト６０１を形成し、ｎ型の不純物イオンを注入する。これによって、ダイオード領域１１に含まれる部分のｐ層５３１にｎ型の不純物イオンが注入され、カソード層１１１となるｎ層５１１を形成する。ｎ型の不純物イオンは、ｐ層５３１の比較的深い位置に注入される。   Next, as illustrated in FIG. 3, a resist 601 is formed on the back surface of the portion of the semiconductor substrate 500 included in the IGBT region 13, and n-type impurity ions are implanted. As a result, n-type impurity ions are implanted into a portion of the p-layer 531 included in the diode region 11 to form an n-layer 511 that becomes the cathode layer 111. N-type impurity ions are implanted at a relatively deep position in the p layer 531.

（金属イオン注入工程）
金属イオン注入工程では、図４に示すように、半導体基板５００の電極形成面に、単原子のＴｉイオン（例えば、Ｔｉ４＋，Ｔｉ３＋，Ｔｉ２＋）を注入する。Ｔｉイオンは、ｐ層５３１に注入されたｎ型の不純物イオンの注入位置よりも、半導体基板５００の裏面に近い側に注入される。これによって、ｎ層５１１の裏面側であって、半導体基板５００の裏面から深さ方向に延びる領域にＴｉ注入層５１０を形成する。Ｔｉ注入層５１０は、シリサイド層１１０となる層である。 (Metal ion implantation process)
In the metal ion implantation step, as shown in FIG. 4, monoatomic Ti ions (for example, Ti 4+ , Ti 3+ , Ti 2+ ) are implanted into the electrode formation surface of the semiconductor substrate 500. Ti ions are implanted closer to the back surface of the semiconductor substrate 500 than the implantation position of the n-type impurity ions implanted into the p layer 531. As a result, the Ti implantation layer 510 is formed on the back surface side of the n layer 511 and in a region extending in the depth direction from the back surface of the semiconductor substrate 500. The Ti implantation layer 510 is a layer that becomes the silicide layer 110.

（アニール工程）
次に、アニール工程を行う。アニール工程では、Ｔｉイオンが注入された半導体基板５００に裏面側からレーザを照射し、レーザアニール処理を行う。図５は、不純物イオン注入工程および金属イオン注入工程においてイオン注入を行い、さらにレジスト６０１を除去した後の半導体基板５００を示している。図５に示す半導体基板５００の裏面近傍の領域を、レーザアニール処理によって局所的にアニール処理する。これによって、図６に示すように、半導体基板５００に注入された不純物イオンが活性化する。また、Ｔｉ注入層５１０がチタンシリサイド層となる。Ｔｉイオンは、半導体基板５００の裏面ではなく、内部に注入されているから、レーザを照射することによってＴｉイオンが飛散しない。このため、均質なシリサイド層５１０を形成することができる。 (Annealing process)
Next, an annealing process is performed. In the annealing step, laser annealing is performed by irradiating the semiconductor substrate 500 implanted with Ti ions with laser from the back side. FIG. 5 shows the semiconductor substrate 500 after ion implantation is performed in the impurity ion implantation step and the metal ion implantation step, and the resist 601 is removed. The region near the back surface of the semiconductor substrate 500 shown in FIG. 5 is locally annealed by laser annealing. As a result, as shown in FIG. 6, impurity ions implanted into the semiconductor substrate 500 are activated. Further, the Ti implantation layer 510 becomes a titanium silicide layer. Since Ti ions are implanted not inside the back surface of the semiconductor substrate 500 but inside, Ti ions do not scatter when irradiated with a laser. Therefore, a uniform silicide layer 510 can be formed.

（電極形成工程）
次に、電極形成工程を行う。図７に示すように、電極形成工程では、半導体基板５００の裏面に接するＡｌ−Ｓｉ膜５０３を形成する。金属膜５０３は、裏面電極１０３となる。シリサイド層５１０は、半導体基板５００の表面ではなく内部に形成されているから、電極形成工程の前までに半導体基板５００の表面にオーミック接合を阻害する金属酸化膜が形成されることがない。 (Electrode formation process)
Next, an electrode formation process is performed. As shown in FIG. 7, in the electrode formation step, an Al—Si film 503 that is in contact with the back surface of the semiconductor substrate 500 is formed. The metal film 503 becomes the back electrode 103. Since the silicide layer 510 is formed not on the surface of the semiconductor substrate 500 but on the inside thereof, a metal oxide film that inhibits ohmic junction is not formed on the surface of the semiconductor substrate 500 before the electrode formation step.

上記のとおり、本実施例の製造方法によれば、半導体基板の電極形成面（裏面）に単原子の金属イオン（Ｔｉイオン）を注入し、アニール処理することにより、電極形成面から半導体基板の深さ方向に延びるシリサイド層（１１０）が形成される。半導体基板のシリサイド層と裏面電極とが接合されるため、オーミック接合が確実に実現される。なお、イオン注入工程では、特に限定されないが、Ｔｉに代えて、Ｗ，Ｎｉ，Ｃｏ，Ｍｏ等の単原子イオンを好適に用いることができる。Ｔｉ，Ｗ，Ｎｉ，Ｃｏ，Ｍｏを単原子イオンとして用いると、良好なシリサイド層が形成され、裏面電極との接合がより好ましいものとなる。   As described above, according to the manufacturing method of this example, single atom metal ions (Ti ions) are implanted into the electrode formation surface (back surface) of the semiconductor substrate, and annealing is performed, so that the semiconductor substrate is formed from the electrode formation surface. A silicide layer (110) extending in the depth direction is formed. Since the silicide layer and the back electrode of the semiconductor substrate are joined, ohmic junction is reliably realized. In the ion implantation step, although not particularly limited, monoatomic ions such as W, Ni, Co, and Mo can be suitably used instead of Ti. When Ti, W, Ni, Co, and Mo are used as monoatomic ions, a good silicide layer is formed, and bonding with the back electrode is more preferable.

また、本実施例の製造方法では、注入する金属イオンは、単原子イオンであるため、Ｔｉ等の注入した金属が金属膜として半導体基板の裏面に形成されることがない。イオン注入工程後に、局所的なレーザアニール処理を行っても、半導体基板の裏面に形成される金属膜にレーザ光を照射する必要がないため、金属膜の金属成分が飛散してシリサイド層が不均質化することを防ぐことができる。また、イオン注入に用いた金属イオンの薄膜が電極形成面上に形成されることがないため、電極と半導体基板とのオーミック接合を妨げることがない。 Further, in the manufacturing method of this embodiment, the metal ions to be implanted are monoatomic ions, so that the implanted metal such as Ti is not formed as a metal film on the back surface of the semiconductor substrate. Even if a local laser annealing process is performed after the ion implantation process, it is not necessary to irradiate the metal film formed on the back surface of the semiconductor substrate with laser light, so that the metal component of the metal film is scattered and the silicide layer is not formed. Homogenization can be prevented. Further, since the metal ion thin film used for the ion implantation is not formed on the electrode formation surface, the ohmic junction between the electrode and the semiconductor substrate is not hindered.

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。   As mentioned above, although the Example of this invention was described in detail, these are only illustrations and do not limit a claim. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１０ 半導体装置
１１ ダイオード領域
１３ ＩＧＢＴ領域
１００，５００ 半導体基板
１０１，１０２ 表面電極
１０３ 裏面電極
１１０ シリサイド層
１１１ カソード層
１１２ バッファ層
１１３ ドリフト層
１１４ ダイオードボディ層
１１５ アノード層
１３１ コレクタ層
１３４ ＩＧＢＴボディ層
１３５ ボディコンタクト層
１３６ エミッタ層
１３７ 絶縁ゲート
１３８ 表面絶縁膜
５０３ 金属膜
５１０ Ｔｉ注入層
５１１，５１２ ｎ層
５３１ ｐ層
６０１ レジスト DESCRIPTION OF SYMBOLS 10 Semiconductor device 11 Diode area | region 13 IGBT area | region 100,500 Semiconductor substrate 101,102 Front surface electrode 103 Back surface electrode 110 Silicide layer 111 Cathode layer 112 Buffer layer 113 Drift layer 114 Diode body layer 115 Anode layer 131 Collector layer 134 IGBT body layer 135 Body Contact layer 136 Emitter layer 137 Insulated gate 138 Surface insulating film 503 Metal film 510 Ti injection layer 511, 512 n layer 531 p layer 601 resist

Claims (3)

半導体基板の電極形成面に、単原子の金属イオンを注入するイオン注入工程と、
金属イオンが注入された半導体基板をアニール処理して半導体基板にシリサイド層を形成するアニール工程と、
アニール工程の後に、半導体基板の電極形成面に電極を形成する電極形成工程とを備えた半導体装置の製造方法。 An ion implantation step of implanting monoatomic metal ions into the electrode formation surface of the semiconductor substrate;
An annealing process for forming a silicide layer on the semiconductor substrate by annealing the semiconductor substrate implanted with metal ions;
A method for manufacturing a semiconductor device, comprising: an electrode forming step of forming an electrode on an electrode forming surface of a semiconductor substrate after the annealing step. アニール工程では、半導体基板にレーザを照射するレーザアニール処理を行う、請求項１に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein in the annealing step, laser annealing treatment is performed to irradiate a semiconductor substrate with laser. イオン注入工程では、Ｔｉ，Ｗ，Ｎｉ，Ｃｏ，Ｍｏからなる群から選ばれる少なくとも１以上の単原子の金属イオンを注入する、請求項１または２に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein in the ion implantation step, at least one or more monoatomic metal ions selected from the group consisting of Ti, W, Ni, Co, and Mo are implanted.
JP2011246257A 2011-11-10 2011-11-10 Manufacturing method of semiconductor device Expired - Fee Related JP5887848B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011246257A JP5887848B2 (en) 2011-11-10 2011-11-10 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011246257A JP5887848B2 (en) 2011-11-10 2011-11-10 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2013105760A true JP2013105760A (en) 2013-05-30
JP5887848B2 JP5887848B2 (en) 2016-03-16

Family

ID=48625124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011246257A Expired - Fee Related JP5887848B2 (en) 2011-11-10 2011-11-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5887848B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084939A1 (en) * 2021-11-10 2023-05-19 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362350A (en) * 1986-08-29 1988-03-18 シユテイフテルセン　インスチチユ−テツト　フオル　ミクロフエ−クシユ　テクニク　ビド　テクニスカ　ホグスコ−ラン　イ　ストツクホルム Method of forming conductive layer
JPH07169711A (en) * 1993-10-29 1995-07-04 Internatl Business Mach Corp <Ibm> Method of lowering phase transition temperature of metal silicide
JP2007214269A (en) * 2006-02-08 2007-08-23 Sony Corp Metal silicide forming method and method for manufacturing of semiconductor device
JP2011171551A (en) * 2010-02-19 2011-09-01 Toyota Motor Corp Method of manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362350A (en) * 1986-08-29 1988-03-18 シユテイフテルセン　インスチチユ−テツト　フオル　ミクロフエ−クシユ　テクニク　ビド　テクニスカ　ホグスコ−ラン　イ　ストツクホルム Method of forming conductive layer
JPH07169711A (en) * 1993-10-29 1995-07-04 Internatl Business Mach Corp <Ibm> Method of lowering phase transition temperature of metal silicide
JP2007214269A (en) * 2006-02-08 2007-08-23 Sony Corp Metal silicide forming method and method for manufacturing of semiconductor device
JP2011171551A (en) * 2010-02-19 2011-09-01 Toyota Motor Corp Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023084939A1 (en) * 2021-11-10 2023-05-19 富士電機株式会社 Semiconductor device manufacturing method and semiconductor device

Also Published As

Publication number Publication date
JP5887848B2 (en) 2016-03-16

Similar Documents

Publication Publication Date Title
US10629678B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6078961B2 (en) Manufacturing method of semiconductor device
US10546919B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5083468B2 (en) Semiconductor device comprising a semiconductor substrate having a diode region and an IGBT region
JP5742962B2 (en) Semiconductor device and manufacturing method thereof
JP6988175B2 (en) Silicon Carbide Semiconductor Device and Method for Manufacturing Silicon Carbide Semiconductor Device
WO2016042954A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP6362545B2 (en) Method for manufacturing a power semiconductor device
JP5621621B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2013247248A (en) Semiconductor device manufacturing method
KR101875287B1 (en) A method for forming a semiconductor device
JP2002314084A (en) Method of manufacturing semiconductor device
JP5887848B2 (en) Manufacturing method of semiconductor device
JP6665713B2 (en) Semiconductor device
JP2017055046A (en) Semiconductor device manufacturing method
US9443766B2 (en) Method for manufacturing diode
JP2015231037A (en) Semiconductor device and manufacturing method for the same
JP5548066B2 (en) Semiconductor device and manufacturing method thereof
JP2016201498A (en) diode
JP6309211B2 (en) Silicon carbide semiconductor device
US11777021B2 (en) Semiconductor device
JP2008135439A (en) Bipolar semiconductor device and manufacturing method thereof
JP2012231092A (en) Method of manufacturing semiconductor device
JP6569512B2 (en) Manufacturing method of semiconductor device
TWM547186U (en) Reverse-conduction gate-control bipolar conduction device with reduced warpage risk

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R151 Written notification of patent or utility model registration

Ref document number: 5887848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees