JP2013101994A - Diode manufacturing method - Google Patents
Diode manufacturing method Download PDFInfo
- Publication number
- JP2013101994A JP2013101994A JP2011243656A JP2011243656A JP2013101994A JP 2013101994 A JP2013101994 A JP 2013101994A JP 2011243656 A JP2011243656 A JP 2011243656A JP 2011243656 A JP2011243656 A JP 2011243656A JP 2013101994 A JP2013101994 A JP 2013101994A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- type
- semiconductor substrate
- type region
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、ダイオードに関する。 The present invention relates to a diode.
例えば特許文献1に開示されているように、ショットキーダイオードとpnダイオードを組み合わせたダイオードが知られている。この種のダイオードでは、複数のp型領域が、アノード電極と接する範囲に離散的に形成されている。p型領域の間の範囲では、n型領域がアノード電極に対してショットキー接続されている。 For example, as disclosed in Patent Document 1, a diode in which a Schottky diode and a pn diode are combined is known. In this type of diode, a plurality of p-type regions are discretely formed in a range in contact with the anode electrode. In the range between the p-type regions, the n-type region is Schottky connected to the anode electrode.
一般に、ショットキーダイオードでは、リカバリ損失がほとんど発生しない。このため、上述したショットキーダイオードとpnダイオードを組み合わせたダイオードでは、通常のpnダイオードに比べて、リカバリ損失を低減することができる。また、一般に、ショットキーダイオードでは、逆電圧が印加されているときに、漏れ電流が生じ易い。しかしながら、上述したショットキーダイオードとpnダイオードを組み合わせたダイオードでは、逆電圧が印加されると、各p型領域からn型領域内に空乏層が広がる。空乏層によって2つのp型領域の間のn型領域がピンチオフされる。これによって、このダイオードでは、ショットキーダイオードにおける逆方向漏れ電流が抑制される。 In general, almost no recovery loss occurs in a Schottky diode. For this reason, in the diode in which the Schottky diode and the pn diode described above are combined, the recovery loss can be reduced as compared with a normal pn diode. In general, a Schottky diode is likely to generate a leakage current when a reverse voltage is applied. However, in a diode in which the above Schottky diode and pn diode are combined, a depletion layer spreads from each p-type region to the n-type region when a reverse voltage is applied. The depletion layer pinches off the n-type region between the two p-type regions. Thereby, in this diode, the reverse leakage current in the Schottky diode is suppressed.
上述したショットキーダイオードとpnダイオードを組み合わせたダイオードでは、p型領域から横方向(半導体基板の表面に対して平行な方向)に伸びる空乏層によって、2つのp型領域の間のn型領域をピンチオフする。しかしながら、空乏層が横方向に伸びる距離が短いため、2つのp型領域の間の距離を短くしなければならない。その結果、ショットキー接続部の面積が小さくなり、ダイオードで生じるリカバリ損失をそれほど大幅に低減することができない。また、特許文献1の技術では、深い位置に幅が広いp型領域を設けることで、2つのp型領域の間の間隔を狭めるとともに、ショットキー接続部の面積を確保している。しかしながら、このように複雑な構造を採用すると、ダイオードの製造コストが高くなるという問題が生じる。したがって、本明細書では、空乏層がp型領域からショットキー接続部に広がり易いダイオードの製造方法を提供する。 In the above-described diode combining a Schottky diode and a pn diode, an n-type region between two p-type regions is formed by a depletion layer extending in a lateral direction (a direction parallel to the surface of the semiconductor substrate) from the p-type region. Pinch off. However, since the distance that the depletion layer extends in the lateral direction is short, the distance between the two p-type regions must be shortened. As a result, the area of the Schottky connection portion is reduced, and recovery loss caused by the diode cannot be significantly reduced. Further, in the technique of Patent Document 1, a wide p-type region is provided at a deep position, thereby narrowing an interval between two p-type regions and securing an area of a Schottky connection portion. However, when such a complicated structure is adopted, there arises a problem that the manufacturing cost of the diode increases. Therefore, the present specification provides a method for manufacturing a diode in which the depletion layer easily spreads from the p-type region to the Schottky connection portion.
本明細書が開示するダイオードの製造方法では、半導体基板の一方の表面に形成されているアノード電極と、半導体基板の他方の表面に形成されているカソード電極と、半導体基板内に形成されており、アノード電極に対してオーミック接続されているp型領域と、半導体基板内に形成されており、p型領域に隣接しており、アノード電極に対してショットキー接続されており、カソード電極に対してオーミック接続されているn型領域を有するダイオードを製造する。この製造方法では、p型不純物をマスクを通して半導体基板に注入する第1注入ステップと、その後に、第1注入ステップと注入深さを変更して前記p型不純物と同種のp型不純物を前記マスクと同一のマスクを通して半導体基板に注入する第2注入ステップとを実行することで、前記p型領域を形成することを特徴とする。 In the diode manufacturing method disclosed in this specification, an anode electrode formed on one surface of a semiconductor substrate, a cathode electrode formed on the other surface of the semiconductor substrate, and a semiconductor substrate are formed in the semiconductor substrate. A p-type region ohmically connected to the anode electrode, and formed in the semiconductor substrate, adjacent to the p-type region, Schottky connected to the anode electrode, and connected to the cathode electrode Thus, a diode having an n-type region that is ohmic-connected is manufactured. In this manufacturing method, a first implantation step of implanting p-type impurities into a semiconductor substrate through a mask, and thereafter, changing the first implantation step and the implantation depth to remove the same p-type impurities as the p-type impurities in the mask. The p-type region is formed by executing a second implantation step of implanting into the semiconductor substrate through the same mask.
この製造方法では、同一のマスクを用いて注入深さが異なる2つの注入ステップ(第1注入ステップと第2注入ステップ)を実施する。このように、異なる深さにp型不純物を注入すると、その後にp型不純物をそれほど拡散させることなく、深いp型領域を形成することができる。p型不純物の拡散距離が小さいと、p型領域とショットキー接続部を構成するn型領域との境界面を、半導体基板の表面に対してより垂直に近い角度とすることができる。その結果、p型領域から、ショットキー接続部を構成するn型領域に向かって空乏層が伸びやすくなる。したがって、この製造方法によれば、逆方向漏れ電流が生じ難いダイオードを製造することができる。 In this manufacturing method, two implantation steps having different implantation depths (first implantation step and second implantation step) are performed using the same mask. Thus, when p-type impurities are implanted at different depths, deep p-type regions can be formed without diffusing the p-type impurities so much thereafter. When the diffusion distance of the p-type impurity is small, the boundary surface between the p-type region and the n-type region constituting the Schottky connection portion can be set to an angle closer to the surface of the semiconductor substrate. As a result, the depletion layer easily extends from the p-type region toward the n-type region constituting the Schottky connection portion. Therefore, according to this manufacturing method, it is possible to manufacture a diode in which reverse leakage current hardly occurs.
最初に、実施例の製造方法により製造されるダイオード10の構造について説明する。図1、2に示すように、ダイオード10は、半導体基板12と、半導体基板12の上面に形成されているアノード電極20と、半導体基板12の下面に形成されているカソード電極28を有している。半導体基板12内には、複数のp型領域22と、低濃度n型領域24と、高濃度n型領域26が形成されている。複数のp型領域22は、アノード電極20と接する範囲に間隔を空けて形成されている。各p型領域22は、アノード電極20に対してオーミック接続されている。低濃度n型領域24は、各p型領域22の側方、及び、下側に形成されている。低濃度n型領域24は、2つのp型領域22の間の範囲において、アノード電極20と接している。以下では、2つのp型領域22の間に挟まれている範囲の低濃度n型領域24を、ショットキー接続領域24aという。ショットキー接続領域24aは、アノード電極20に対してショットキー接続されている。高濃度n型領域26は、低濃度n型領域24の下側に形成されている。高濃度n型領域26内のn型不純物濃度は、低濃度n型領域24内のn型不純物濃度よりも高い。高濃度n型領域26は、カソード電極28に対してオーミック接続されている。アノード電極20と、低濃度n型領域24と、高濃度n型領域26と、カソード電極28によって、ショットキーダイオードが形成されている。また、アノード電極20と、p型領域22と、低濃度n型領域24と、高濃度n型領域26と、カソード電極28によって、pnダイオードが形成されている。
First, the structure of the
図3は、アノード電極20の図示を省略したダイオード10の上面図を示している。図3に示すように、半導体基板12の上面に露出する範囲には、半導体基板12の外周に沿って3つのFLR(フィールドリミッティングリング)40が形成されている。図1に示す断面構造は、図3のFLR40に囲まれた領域内に形成されている。図3に示すように、各p型領域22は、互いに平行なストライプ状に形成されている。
FIG. 3 shows a top view of the
他方、図10、11は、従来の製造方法により製造されるダイオード(ショットキーダイオードとpnダイオードを組み合わせたダイオード)を示している。なお、図10、11において、図1、2のダイオードの各部分に対応する部分には、図1、2と同じ参照番号を付している。 On the other hand, FIGS. 10 and 11 show a diode manufactured by a conventional manufacturing method (a diode combining a Schottky diode and a pn diode). 10 and 11, the same reference numerals as those in FIGS. 1 and 2 are assigned to the portions corresponding to the respective portions of the diode in FIGS.
図1、10を比較することで明らかなように、ダイオード10では、従来のダイオードに比べて、2つのp型領域22の間の距離(すなわち、ショットキー接続領域24aとアノード電極20とがショットキー接続されている部分の幅)が大きい。
As apparent from comparison between FIGS. 1 and 10, in the
また、図2、11の参照番号22aは、p型領域22とショットキー接続領域24aの境界面(すなわち、p型領域22の側方の境界面)を示している。図2、11を比較することで明らかなように、ダイオード10では、境界面22aが、従来のダイオードよりも、半導体基板12の表面に対して垂直に近い角度で形成されている。
2 and 11 indicates the boundary surface between the p-
また、図4、12は、ダイオード10と従来のダイオードにおいて、境界面22a近傍のp型不純物濃度分布と電界分布を示している。図4、12を比較することで明らかなように、ダイオード10では、境界面22a近傍において、p型領域22内のp型不純物濃度の勾配が急峻となっている。したがって、境界面22aに近い位置(例えば、図4、12に示す境界面22aから一定の距離の位置22c)において、ダイオード10では、従来のダイオードよりもp型不純物濃度が高い。
4 and 12 show the p-type impurity concentration distribution and the electric field distribution near the
次に、ダイオード10の動作について説明する。ダイオード10に順電圧を印加すると、図1の矢印100、102に示すように、電流が流れる。矢印100に示す電流経路は、ショットキーダイオードの電流経路である。矢印102に示す電流経路は、pnダイオードの電流経路である。上述したように、ダイオード10では、ショットキー接続領域24aの幅が、図10に示す従来のダイオードよりも大きい。このため、矢印100に示すようにショットキーダイオードの電流経路に流れる電流が従来のダイオードよりも多い。このため、ショットキーダイオードとしての効果が大きくなるので、順電圧が逆電圧に切り換えられるときに、ダイオード10では、従来のダイオードよりも、リカバリ損失が生じ難い。
Next, the operation of the
また、ダイオード10に逆電圧を印加すると、p型領域22から低濃度n型領域24内に空乏層が広がる。2つのp型領域22に挟まれたショットキー接続領域24a内には、矢印110に示すように、両側のp型領域22から空乏層が伸びる。その結果、空乏層がショットキー接続領域24a全体に広がる。すなわち、ショットキー接続領域24aがピンチオフされる。このため、ショットキー接続領域24aを通して逆方向漏れ電流が生じることが抑制される。
Further, when a reverse voltage is applied to the
なお、ダイオード10では、2つのp型領域22の間のショットキー接続領域24aの幅が大きいため、ショットキー接続領域24aをピンチオフするためには、ショットキー接続領域24a内に大きく空乏層を伸展させなければならない。ダイオード10では、以下の理由により、ショットキー接続領域24a内に空乏層が伸びやすくなっている。
In the
第1の理由は、ダイオード10では、p型領域22の側方の境界面22aが半導体基板12の上面に対して垂直に近い角度で形成されていることである。空乏層は、p型領域22の境界面22aから垂直な方向に伸び易い。このため、図11に示す従来のダイオードのように、p型領域22の側方の境界面22aが大きく傾いていると、矢印122に示すように、空乏層がp型領域22から斜め下方向に伸び易くなる。これに対し、図2に示すように、境界面22aが半導体基板12の表面に対して略垂直となっていると、矢印120に示すように、空乏層がp型領域22から横方向(半導体基板12の表面と平行な方向)に伸びやすくなる。このため、ダイオード10では、ショットキー接続領域24a内に空乏層が伸び易い。
The first reason is that, in the
第2の理由は、ダイオード10では、p型領域22の境界面22aの近傍で、p型不純物濃度が高くなっていることである。図4、12の電界Eの分布は、ダイオード10と従来のダイオードのそれぞれに比較的小さい逆電圧(ショットキー接続領域24aがピンチオフされない程度の逆電圧)を印加したときの電界分布である。図4、12の電界分布において、電界Eが生じている範囲(電界Eがゼロ以上の範囲)は、空乏層が広がっている領域である。図4、12を比較すると明らかなように、ダイオード10では、境界面22a近傍のp型領域22内のp型不純物濃度が高いために、p型領域22内に空乏層が伸びる距離L1が小さくなり、ショットキー接続領域24a内に空乏層が伸びる距離L2が大きくなっている。すなわち、ダイオード10は、従来のダイオードよりも、ショットキー接続領域24a内に空乏層が伸び易い。
The second reason is that in the
このように、ダイオード10は、ショットキー接続領域24a内に空乏層が伸び易いので、ショットキー接続領域24aの幅が大きくても、ショットキー接続領域24aをピンチオフできる。このため、ダイオード10は、逆方向漏れ電流が生じ難い。また、ダイオード10は、ショットキー接続領域24aの幅が大きいので、従来のダイオードよりもリカバリ損失が生じ難い。
Thus, since the depletion layer easily extends in the
次に、ダイオード10の製造方法について説明する。ダイオード10を製造する際には、p型領域22を形成するために、半導体基板12の上面にp型不純物が注入される。図5〜7は、p型不純物注入工程を示している。なお、p型不純物注入工程の前に、半導体基板12には、既に、低濃度n型領域24が形成されている。
Next, a method for manufacturing the
p型不純物注入工程では、最初に、図5に示すように、半導体基板12の上面に、開口部52を有するマスク50を形成する。
In the p-type impurity implantation step, first, as shown in FIG. 5, a
次に、図5に示すように、半導体基板12の上面にp型不純物を注入する。マスク50が形成されている範囲ではマスク50によってp型不純物が半導体基板12に注入されることが防止される。このため、p型不純物は、開口部52内の半導体基板12に注入される。ここでは、半導体基板12に注入されるp型不純物の平均停止深さが深さD1(図5参照)となるように、p型不純物の注入エネルギーを調節する。なお、p型不純物の注入エネルギーは、不純物注入装置によって調節することができる。
Next, as shown in FIG. 5, p-type impurities are implanted into the upper surface of the
その後に、マスク50が形成された状態のまま半導体基板12の上面に対して、p型不純物の注入を繰り返し行う。2回目以降のp型不純物の注入では、p型不純物の平均停止深さが前回のp型不純物の注入時の平均停止深さよりも浅くなるように、p型不純物の注入エネルギーを調節する。例えば、図6は、2回目のp型不純物の注入を示している。図6に示すように、2回目のp型不純物の注入では、半導体基板12に注入されるp型不純物の平均停止深さD2が、1回目のp型不純物注入時の平均停止深さD1よりも浅くなるように、p型不純物の注入エネルギーを調節する。このように、注入深さを徐々に浅くしながらp型不純物の注入が繰り返し行うことで、図7に示すように、開口部52内の半導体基板12に浅い位置から深い位置までp型不純物が注入される。
Thereafter, the p-type impurity is repeatedly implanted into the upper surface of the
図7に示すようにp型不純物が注入された後に、半導体基板12に対して熱処理が行われる。これによって、半導体基板12に注入されたp型不純物が拡散するとともに活性化し、図1、2に示すようにp型領域22が形成される。p型不純物注入工程において浅い位置から深い位置までp型不純物が注入されているので、図2に示すように、p型領域22の側方の境界面22aが、半導体基板12の上面に対して略垂直となる。また、p型不純物注入工程において浅い位置から深い位置までp型不純物が注入されているので、熱処理工程では、p型不純物をあまり拡散させなくても、浅い位置から深い位置まで広がるp型領域22を形成することができる。熱処理工程におけるp型不純物の拡散距離を小さくすると、図4に示すように、境界面22aの近傍において、p型領域22内のp型不純物濃度の勾配が急峻となる。熱処理工程の後に、アノード電極20、カソード電極28を形成することで、図1に示すダイオード10が完成する。
As shown in FIG. 7, after the p-type impurity is implanted, the
次に、図10、11に示す従来のダイオードの製造方法について説明する。従来のダイオードの製造方法では、図13に示すように、マスク60を介して半導体基板12の上面にp型不純物を注入する。このとき、半導体基板12の表面近傍の位置にp型不純物を注入する。すなわち、ここでは、半導体基板12に注入されるp型不純物の平均停止深さD3が極めて小さくなるように、p型不純物の注入エネルギーを調節する。その後、半導体基板12を熱処理することで、注入されたp型不純物を拡散させるとともに、活性化させる。これによって、図10、11に示すように、p型領域22が形成される。p型不純物注入工程では半導体基板12の表面近傍のみにp型不純物が注入されているので、熱処理工程ではp型不純物の拡散距離を長くして、p型不純物を深い位置まで拡散させる。このように、浅い位置に注入されたp型不純物を長距離拡散させてp型領域22を形成すると、図11に示すように、p型領域22の側方の境界面22aと下方の境界面22bが滑らかに接続され、境界面22aが半導体基板12の上面に対して傾斜する。また、このようにp型不純物の拡散距離が大きいと、図12に示すように、境界面22aの近傍において、p型領域22内のp型不純物濃度の勾配が緩やかとなる。
Next, a manufacturing method of the conventional diode shown in FIGS. In the conventional diode manufacturing method, p-type impurities are implanted into the upper surface of the
以上に説明したように、本実施例の製造方法では、同一のマスクを通して、注入深さを変更して、複数回p型不純物を半導体基板に注入する。つまり、マスクと半導体基板の位置関係を変更しないで、注入深さを変更して、複数回p型不純物を半導体基板に注入する。したがって、本実施例の製造方法では、従来の製造方法に比べて、p型領域22の側方の境界面22aを半導体基板12の上面に対して垂直に近い角度に形成することができる。また、本実施例の製造方法では、従来の製造方法に比べて、境界面22a近傍におけるp型領域22内のp型不純物濃度の勾配を急峻とすることができる。このため、空乏層がp型領域22から横方向に広がり易くなり、2つのp型領域22の間の幅(ショットキー接続領域24aの幅)を広く設けることができる。したがって、本実施例の製造方法では、逆方向漏れ電流が生じ難いとともに、従来よりもリカバリ損失が生じ難いダイオード10を製造することができる。
As described above, in the manufacturing method of this embodiment, the p-type impurity is implanted into the semiconductor substrate a plurality of times by changing the implantation depth through the same mask. That is, without changing the positional relationship between the mask and the semiconductor substrate, the implantation depth is changed and the p-type impurity is implanted into the semiconductor substrate a plurality of times. Therefore, in the manufacturing method of the present embodiment, the
なお、上述した実施例の製造方法では、同一のマスクを通して注入深さを変更しながら半導体基板に繰り返しp型不純物を注入したが、p型不純物の注入回数は2回以上であれば、何回でもよい。注入回数を2回以上とすれば、従来よりもダイオードの特性を改善することができる。また、上述した実施例の製造方法では、p型不純物注入を繰り返す際に、注入深さを徐々に浅くしたが、p型不純物の注入深さはどのように変更してもよい。 In the manufacturing method of the above-described embodiment, the p-type impurity is repeatedly implanted into the semiconductor substrate while changing the implantation depth through the same mask. However, if the number of implantation times of the p-type impurity is two times or more, how many times. But you can. If the number of injections is 2 or more, the characteristics of the diode can be improved as compared with the conventional case. Further, in the manufacturing method of the above-described embodiment, when the p-type impurity implantation is repeated, the implantation depth is gradually decreased. However, the p-type impurity implantation depth may be changed in any way.
また、上述したダイオード10では、図3に示すようにp型領域22がストライプ状に形成されていたが、その他の形状に形成されていてもよい。例えば、図8に示すようにp型領域22が円形に形成されていてもよいし、図9に示すようにp型領域22が格子状に形成されていてもよい。
In the
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
10:ダイオード
12:半導体基板
20:アノード電極
22:p型領域
24:低濃度n型領域
26:高濃度n型領域
28:カソード電極
10: Diode 12: Semiconductor substrate 20: Anode electrode 22: P-type region 24: Low-concentration n-type region 26: High-concentration n-type region 28: Cathode electrode
Claims (1)
半導体基板の他方の表面に形成されているカソード電極と、
半導体基板内に形成されており、アノード電極に対してオーミック接続されているp型領域と、
半導体基板内に形成されており、p型領域に隣接しており、アノード電極に対してショットキー接続されており、カソード電極に対してオーミック接続されているn型領域、
を有するダイオードの製造方法であって、
p型不純物をマスクを通して半導体基板に注入する第1注入ステップと、その後に、第1注入ステップと注入深さを変更して前記p型不純物と同種のp型不純物を前記マスクと同一のマスクを通して半導体基板に注入する第2注入ステップとを実行することで、前記p型領域を形成することを特徴とする製造方法。 An anode electrode formed on one surface of the semiconductor substrate;
A cathode electrode formed on the other surface of the semiconductor substrate;
A p-type region formed in the semiconductor substrate and ohmically connected to the anode electrode;
An n-type region formed in the semiconductor substrate, adjacent to the p-type region, Schottky connected to the anode electrode, and ohmic connected to the cathode electrode;
A method of manufacturing a diode having
a first implantation step of implanting the p-type impurity into the semiconductor substrate through the mask, and then changing the first implantation step and the implantation depth to pass the same p-type impurity as the p-type impurity through the same mask as the mask. The p-type region is formed by executing a second implantation step for implanting the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011243656A JP2013101994A (en) | 2011-11-07 | 2011-11-07 | Diode manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011243656A JP2013101994A (en) | 2011-11-07 | 2011-11-07 | Diode manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013101994A true JP2013101994A (en) | 2013-05-23 |
Family
ID=48622365
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011243656A Pending JP2013101994A (en) | 2011-11-07 | 2011-11-07 | Diode manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013101994A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008541459A (en) * | 2005-05-11 | 2008-11-20 | クリー インコーポレイテッド | Silicon carbide junction barrier Schottky diode with suppressed minority carrier injection |
JP2009105200A (en) * | 2007-10-23 | 2009-05-14 | Hitachi Ltd | Junction barrier schottky diode |
-
2011
- 2011-11-07 JP JP2011243656A patent/JP2013101994A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008541459A (en) * | 2005-05-11 | 2008-11-20 | クリー インコーポレイテッド | Silicon carbide junction barrier Schottky diode with suppressed minority carrier injection |
JP2009105200A (en) * | 2007-10-23 | 2009-05-14 | Hitachi Ltd | Junction barrier schottky diode |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9219113B2 (en) | Semiconductor device having breakdown voltage enhancement structure | |
US20160300960A1 (en) | Diode and method of manufacturing diode | |
JP6026418B2 (en) | Bipolar non-punch-through power semiconductor device | |
TWI673775B (en) | Semiconductor device and semiconductor device manufacturing method | |
JP5697744B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015153784A (en) | Semiconductor device manufacturing method and semiconductor device | |
US20140374819A1 (en) | Semiconductor device and semiconductor device fabrication method | |
US9397206B2 (en) | Semiconductor device and method for manufacturing the same | |
JP2009164486A (en) | Vertical diode, and its manufacturing method | |
JP2017224685A (en) | Semiconductor device | |
JP6064547B2 (en) | Semiconductor device | |
WO2014087499A1 (en) | Semiconductor device | |
JP2016119420A (en) | Schottky barrier diode and method of manufacturing the same | |
CN109844954B (en) | Semiconductor device and method for manufacturing the same | |
US10109749B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2013135078A (en) | Diode | |
JP6152861B2 (en) | Diode manufacturing method | |
JP2014192433A (en) | Semiconductor device | |
JP2006196502A (en) | Power semiconductor device | |
JP2013101994A (en) | Diode manufacturing method | |
JP6935373B2 (en) | Semiconductor device | |
JP6362702B2 (en) | Bipolar non punch-through power semiconductor device | |
JP2009043924A (en) | Diode | |
JP6090075B2 (en) | Semiconductor device | |
CN216450646U (en) | Semiconductor structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150512 |