JP2013098785A - Duplexer - Google Patents
Duplexer Download PDFInfo
- Publication number
- JP2013098785A JP2013098785A JP2011240388A JP2011240388A JP2013098785A JP 2013098785 A JP2013098785 A JP 2013098785A JP 2011240388 A JP2011240388 A JP 2011240388A JP 2011240388 A JP2011240388 A JP 2011240388A JP 2013098785 A JP2013098785 A JP 2013098785A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- filter
- input terminal
- inductor
- duplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 110
- 238000004891 communication Methods 0.000 claims description 3
- 238000004088 simulation Methods 0.000 description 7
- 239000003550 marker Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000010363 phase shift Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
本発明は分波器に関し、特に、受動素子からなる分波器に関する。 The present invention relates to a duplexer, and more particularly to a duplexer composed of passive elements.
複数の通信方式を利用して通話やデータ送受信を行うことができるマルチバンド対応の携帯電話機が普及している。マルチバンド対応の携帯電話機は、複数の周波数帯の信号が重畳されたマルチバンド信号を周波数帯ごとに分離する分波器を備える。 Multiband-compatible mobile phones capable of making calls and transmitting / receiving data using a plurality of communication methods have become widespread. A multi-band mobile phone includes a duplexer that separates a multi-band signal on which signals of a plurality of frequency bands are superimposed for each frequency band.
分波器は、一般に、固有の通過帯域を有する複数のバンドパスフィルタを備える。複数のバンドパスフィルタを接続すると、入力インピーダンスが整合状態から外れるため、通過帯域の信号の損失が大きくなってしまう。そこで、複数のバンドパスフィルタを接続する場合には、これらのバンドパスフィルタの前段に、各バンドパスフィルタの通過帯域における入力インピーダンスを整合させる整合回路が配置される。 A duplexer typically includes a plurality of bandpass filters having unique passbands. When a plurality of bandpass filters are connected, the input impedance is out of the matching state, so that the loss of the signal in the passband increases. Therefore, when a plurality of bandpass filters are connected, a matching circuit that matches the input impedance in the passband of each bandpass filter is disposed in front of these bandpass filters.
整合回路は、分布定数線路を用いて構成する分布定数型の整合回路と、集中定数素子を用いて構成する集中定数型の整合回路とに大別される。例えば、特開2007−266897号公報(特許文献1)には、複数の分布定数線路を多段に接続して構成された分布定数型の整合回路が開示されている。分布定数型の整合回路における移相量は、分布定数線路の電気長によって定まるので、分布定数型の整合回路は、移相量に応じた大型化が避けられない。一方、特開2010−527192号公報(特許文献2)には、集中定数素子を組み合わせて成る集中定数型の整合回路が開示されている。集中定数型の整合回路は、小型化が容易である一方、インピーダンス整合を実現する素子の配置及び素子値を決定する手法が確立されておらず、分布定数型の整合回路と比べて回路設計が難しい。 The matching circuit is roughly classified into a distributed constant type matching circuit configured using distributed constant lines and a lumped constant type matching circuit configured using lumped constant elements. For example, Japanese Unexamined Patent Application Publication No. 2007-266897 (Patent Document 1) discloses a distributed constant type matching circuit configured by connecting a plurality of distributed constant lines in multiple stages. Since the amount of phase shift in the distributed constant type matching circuit is determined by the electrical length of the distributed constant line, the size of the distributed constant type matching circuit is inevitably increased according to the amount of phase shift. On the other hand, Japanese Unexamined Patent Application Publication No. 2010-527192 (Patent Document 2) discloses a lumped constant type matching circuit formed by combining lumped element elements. A lumped constant matching circuit is easy to downsize, but no method has been established to determine the arrangement and value of elements that achieve impedance matching. difficult.
本発明の様々な実施形態によって、集中定数素子で構成された整合回路を有する小型の分波器を提供する。その他の課題は、下記の詳細な説明、添付図面等の記載から理解される。 Various embodiments of the present invention provide a small duplexer having a matching circuit comprised of lumped elements. Other problems will be understood from the following detailed description and the accompanying drawings.
本発明の一実施態様に係る分波器は、アンテナからの受信信号が入力される入力端子と、第1出力端子と、第2出力端子と、前記入力端子と前記第1出力端子との間に配置され、第1の通過帯域の信号を通過させる第1フィルタと、前記入力端子と前記第2出力端子との間に配置され、前記第1の通過帯域とは異なる第2の通過帯域の信号を通過させる第2フィルタと、前記入力端子と前記第1及び第2フィルタとの間に配置された第1の整合回路と、を備える。一実施形態において、前記整合回路は、一組のキャパシタ電極から成り、一方のキャパシタ電極が前記第1フィルタに接続された第1キャパシタと、一組のキャパシタ電極から成り、一方のキャパシタ電極が前記第2フィルタに接続されるとともに,他方のキャパシタ電極が前記第1フィルタの他方のキャパシタ電極と接続された第2キャパシタと、前記第1及び第2キャパシタの接続点と前記入力端子との間に配置された第1インダクタと、前記第1及び第2キャパシタの接続点と接地との間に配置されたリアクタンス素子から成る接地回路と、を備える。 A duplexer according to an embodiment of the present invention includes an input terminal to which a reception signal from an antenna is input, a first output terminal, a second output terminal, and between the input terminal and the first output terminal. A first filter that passes a signal in a first pass band, and is arranged between the input terminal and the second output terminal, and has a second pass band that is different from the first pass band. A second filter for passing a signal; and a first matching circuit disposed between the input terminal and the first and second filters. In one embodiment, the matching circuit comprises a set of capacitor electrodes, one capacitor electrode comprising a first capacitor connected to the first filter, and a set of capacitor electrodes, wherein one capacitor electrode is the above-described capacitor electrode. A second capacitor connected to the second filter and having the other capacitor electrode connected to the other capacitor electrode of the first filter; and between a connection point of the first and second capacitors and the input terminal. A first inductor disposed; and a ground circuit including a reactance element disposed between a connection point of the first and second capacitors and the ground.
本発明の様々な実施態様によれば、集中定数素子で構成された整合回路を有する小型の分波器が提供される。 According to various embodiments of the present invention, a small duplexer having a matching circuit made up of lumped elements is provided.
本発明の様々な実施形態について添付図面を参照して説明する。図1は、本発明の一実施形態に係る分波器10を表す回路図である。本発明の一実施形態における分波器10は、不図示のアンテナから入力端子102を介して入力されたマルチバンド信号を個別の周波数帯の信号に分離し、分離した信号を各出力端子116、118、120から後段の回路に出力する。分波器10は、例えば携帯電話機のフロントエンドモジュールとして用いられる。
Various embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing a
入力端子102と出力端子116、118、120との間には、SAWフィルタ110、112、114が並列配置されている。SAWフィルタ110、112、114の各々は固有の通過帯域を有している。例えば、SAWフィルタ112の通過帯域を、UMTS(Universal Mobile Telecommunications System)のバンドIの受信用帯域である2110−2170MHzとすることができる。また、SAWフィルタ110の通過帯域を、UMTSのバンドIIの受信用帯域である1930−1990MHzとし、SAWフィルタ114の通過帯域を、GPS(Global Positioning System)のL1バンドに割り当てられている1574−1576MHzとすることができる。本明細書において、SAWフィルタ110、112、114の通過帯域を、それぞれ「第1の通過帯域」、「第2の通過帯域」、「第3の通過帯域」と称することがある。一実施形態において、アンテナから受信されるマルチバンド信号には、これら第1から第3の通過帯域に相当する周波数帯の信号が重畳されている。マルチバンド信号には、第1から第3の通過帯域に相当する周波数帯以外の周波数帯の信号が重畳されていてもよい。
入力端子102とSAWフィルタ110、112との間には、整合回路100が配置される。整合回路100は、集中定数素子型のリアクタンス素子であるキャパシタ及びインダクタを組み合わせて構成される。一実施形態において、整合回路100は、SAWフィルタ110の前方(入力端子102側)に接続されたキャパシタ106と、SAWフィルタ112の前方に接続されたキャパシタ108と、キャパシタ106とキャパシタ108との接続点148と入力端子102との間に配置されたインダクタ104と、接続点148と接地との間に配置された接地回路130と、を有する。また、入力端子102とSAWフィルタ114との間には、ハイパスフィルタ型の整合回路140が配置されている。接地回路130は、キャパシタ132とインダクタ134とを含み、例えば、キャパシタ132は、インダクタ134よりもインダクタ104側に配置される。キャパシタ132及びインダクタ134は,その一方が接地されるように配置される。ハイパスフィルタ型の整合回路140は、直列に接続された一組のキャパシタ142、144と、これらのキャパシタの接続点と接地との間に配置されたインダクタ146とからなる公知のハイパスフィルタである。
A
このように、分波器10は、SAWフィルタ110、112を含む2分波回路(ダイプレクサ)150と、SAWフィルタ114を含む回路とが並列に配置された3分波回路を構成している。
As described above, the
整合回路100においては、上述のように、入力端子102とSAWフィルタ110との間にキャパシタ106及びインダクタ104が直列に挿入され、インダクタ134及びキャパシタ132が並列に挿入されている。同様に、入力端子102とSAWフィルタ112との間にキャパシタ108及びインダクタ104が直列に挿入され、インダクタ134及びキャパシタ132が並列に挿入されている。これらのリアクタンス素子によって通過帯域のインピーダンスが基準インピーダンスに整合されるとともに、通過帯域外の信号(ここでは、第3の通過帯域の信号)が抑圧される。
In the
キャパシタ106、108、132、及びインダクタ104、134の素子値は、分波器10におけるSAWフィルタ110、112を含むダイプレクサの合成入力インピーダンスが、第1及び第2の通過帯域において入力端子102又は出力端子116,118に接続される外部回路の特性インピーダンス(通常50Ω)に整合するとともに、第3の通過帯域において無限大に近い高インピーダンスとなるように定められる。一実施形態において、インダクタ104の素子値は、キャパシタ106、108をそれぞれ直列に挿入したことによるリアクタンスの変化を相殺するように決定される。具体的には、インダクタ104の素子値は、その第1の通過帯域におけるリアクタンス値がキャパシタ106の第1の通過帯域におけるリアクタンス値と絶対値が実質的に等しく極性が異なるとともに、その第2の通過帯域におけるリアクタンス値がキャパシタ108の第2の通過帯域におけるリアクタンス値と絶対値が実質的に等しく極性が異なるように定められる。また、接地回路130の素子値は、SAWフィルタ110とSAWフィルタ112とを並列接続したことによるサセプタンスの変化を相殺するように決定される。具体的には、接地回路130の素子値は、その第1の通過帯域における合成サセプタンス値が、キャパシタ108を設けたフィルタ112を接続点148側から出力端子118側を見た第1の通過帯域における入力サセプタンス値と絶対値が実質的に等しく極性が異なるとともに、その第2の通過帯域における合成サセプタンス値が、キャパシタ106を設けた第1フィルタ110を接続点148側から出力端子116側を見た第2の通過帯域における入力サセプタンス値と絶対値が実質的に等しく極性が異なるように設定される。
The element values of the
図2(a)〜図2(f)は、分波器10における第1及び第2の通過帯域の信号のインピーダンス整合を説明するための模式図である。図2(a)〜図2(f)は、入力端子102(共通端子)側から見たSAWフィルタの入力インピーダンス、及び、入力端子102側から見たダイプレクサ150の入力インピーダンスをスミスチャートの形式で模式的に示している。図2において、マーカm1は、第2の通過帯域の低周波端である2110MHzにおけるインピーダンスを示し、マーカをm2は、第2の通過帯域の高周波端である2170MHzにおけるインピーダンスを示す。また、マーカm3は、第1の通過帯域の低周波端である1930MHzにおけるインピーダンスを示し、マーカm5は、第1の通過帯域の高周波端である1990MHzにおけるインピーダンスを示す。マーカm4は、第3の通過帯域の中心周波数である1575MHzにおけるインピーダンスを示す。
2A to 2F are schematic diagrams for explaining impedance matching of signals in the first and second passbands in the
図2(a)は、SAWフィルタ110及びSAWフィルタ112単体の入力インピーダンスを示す。図示のとおり、SAWフィルタ112のインピーダンスは、第2の通過帯域であるm1からm2の範囲で概ね基準インピーダンスである50Ωに整合しており、それ以外の帯域において概ね容量性の領域にある。また、SAWフィルタ110のインピーダンスは、第1の通過帯域であるm3からm5の範囲で概ね50Ωに整合しており、それ以外の帯域において概ね容量性の領域にある。図2(a)の例に限らず、SAWフィルタ単体の入力インピーダンスは、ほとんどの周波数帯域において容量性となることが知られている。
FIG. 2A shows the input impedance of the
図2(b)に示すように、帯域外の入力インピーダンスを高インピーダンス化するため、SAWフィルタ110、112の前方にキャパシタ106、108をそれぞれ設ける。図示のとおり、キャパシタ106、108により、SAWフィルタ110、112のインピーダンスは、スミスチャートにおける等レジスタンス線上を反時計回りに回転される。具体的には、キャパシタ106により、SAWフィルタ110の通過帯域以外の周波数成分が等レジスタンス線上を高インピーダンス側に回転し、キャパシタ108により、SAWフィルタ112の通過帯域以外の周波数成分が等レジスタンス線上を高インピーダンス側に回転する。キャパシタ106、108により、通過帯域のインピーダンスの基準インピーダンスから外れるが、後述するように、通過帯域のインピーダンスは、インダクタ104による位相回転で基準インピーダンスに整合される。
As shown in FIG. 2B,
次に、図2(c)に示すように、SAWフィルタ110、112を並列に接続して、ダイプレクサ150(インダクタ104、134、キャパシタ132は省略された状態)を構成すると、この接続点から見たダイプレクサ150の入力インピーダンスは、SAWフィルタ110、112の単体の入力インピーダンスを等コンダクタンス線に沿って時計回りに回転させたものとなる。つまり、SAWフィルタ110、112同士を並列に接続することにより、接地させたキャパシタを並列に挿入したのと等しい位相回転効果が得られる。これは、図2(b)に示したキャパシタ106を設けたSAWフィルタ110が第2の通過帯域で接地のキャパシタとして機能し、キャパシタ108を設けたSAWフィルタ112が第1の通過帯域で接地のキャパシタとして機能するためである。
Next, as shown in FIG. 2C, when the SAW filters 110 and 112 are connected in parallel to form the diplexer 150 (the
次に、図2(d)に示すように、接続点148と入力端子102との間にインダクタ134を並列に挿入する。このインダクタ134により、ダイプレクサ150の入力インピーダンスは、等コンダクタンス線に沿って反時計回りに回転する。図示のとおり、この位相回転により、第3の通過帯域に相当するm4の周波数帯域の信号が高インピーダンス領域まで回転されるとともに、第1及び第2の通過帯域を基準インピーダンスの近傍に回転させる。このインダクタは、キャパシタ106とキャパシタ108との接続点148と入力端子102との間に設けられているので、SAWフィルタ110、112の前段にそれぞれ個別のインダクタを設ける場合と比較して回路を小型化することができる。
Next, as shown in FIG. 2D, an
次に、図2(e)に示すように、キャパシタ132を並列に挿入し、第1の通過帯域及び第2の通過帯域で50Ωの等レジスタンス線上に調整するとともに第3の通過帯域のインピーダンスを無限大に近い領域で回転させてインピーダンスの微調整を行うことにより、第3の通過帯域の信号をさらに抑圧する。このようなインピーダンスの微調整をキャパシタを用いて行う場合には、当該キャパシタの素子値を小さな値に設定することができる。かかるインピーダンスの微調整をインダクタのみで行おうとすると大きな素子値が必要になる。すなわち、キャパシタ132とインダクタ134の2素子を用いて特性を調整することで、インダクタ134の素子値を小さな値に設計することができる。また、インダクタ134は、通過帯域(第1及び第2の通過帯域)を基準インピーダンスに整合させることを主目的として挿入されるので、インダクタ134の1素子のみで(つまりキャパシタ132を用いずに)回路を設計すると、阻止域(第3の通過帯域)の入力インピーダンスが十分に高インピーダンス化できない可能性がある。一方、インダクタ134とキャパシタ132の2素子を用いて回路を設計することにより、それぞれの素子値を適宜設定することにより、阻止域の高インピーダンス化と通過帯域の整合を両方とも実現することができる。なお、インダクタ134の挿入によって第3の通過帯域のインピーダンスが無限大に調整されている場合には、キャパシタ132を省略することもできる。
Next, as shown in FIG. 2 (e), a
次に、図2(f)に示すように、インダクタ104を直列に挿入し、ダイプレクサ150の入力インピーダンスを等レジスタンス線に沿って時計回りに回転させる。第3の通過帯域は既に無限大に近い領域に位置しているため、インダクタ104を直列に挿入しても、第3の通過帯域におけるインピーダンスは無限大の領域から移動しない。
Next, as shown in FIG. 2F, the
以上のように、ダイプレクサ150のインピーダンスは、SAWフィルタ110、112と入力端子102との間にそれぞれ直列に挿入されるキャパシタ106、108によって、等レジスタンス線上を反時計回りに回転する。この位相回転による基準インピーダンスからの乖離は、インダクタ104をキャパシタ106,108の接続点と入力端子102との間に直列に挿入することで相殺される。したがって、キャパシタ106、108の直列挿入による移相回転量とインダクタ104の直列挿入による移相回転量とが等しくなるように、インダクタ104、キャパシタ106、108の素子値が設定される。例えば、インダクタ104のリアクタンス値は、上述のように、その第1の通過帯域におけるリアクタンス値がキャパシタ106の第1の通過帯域におけるリアクタンス値と絶対値が実質的に等しく極性が異なるとともに、その第2の通過帯域におけるリアクタンス値がキャパシタ108の第2の通過帯域におけるリアクタンス値と絶対値が実質的に等しく極性が異なるように定められる。また、キャパシタ106とキャパシタ108とを接続することにより入力インピーダンスが等コンダクタンス線上を時計回りに回転されるので、キャパシタ132、インダクタ134をキャパシタ106,108を接続点と入力端子102との間に並列に挿入することにより、この等コンダクタンス線上の位相回転を相殺する。したがって、キャパシタ132及びインダクタ134の素子値は、これらの第1の通過帯域における合成サセプタンス値がキャパシタ108を設けたSAWフィルタ112の第1の通過帯域におけるサセプタンス値と絶対値が実質的に等しく極性が異なるとともに、第2の通過帯域における合成サセプタンス値がキャパシタ106を設けたSAWフィルタ110の第2の通過帯域におけるサセプタンス値と絶対値が実質的に等しく極性が異なるように設定される。このような観点から、一実施形態において、キャパシタ106、108、132の容量値は、それぞれ1.9pF、2.1pF、0.25pFとし、インダクタ104、134のインダクタンス値はそれぞれ2.3nH、4.4nHとすることができる。
As described above, the impedance of the
図3は、図1に示すダイプレクサ150の入力端子102から見た入力インピーダンスのシミュレーション結果を示すスミスチャートである。シミュレーションの際には、SAWフィルタ110、112の通過帯域をそれぞれ1930−1990MHz、2110−2170MHzとし、キャパシタ106、108、132の容量値を1.9pF、2.1pF、0.25pFとし、インダクタ104、134のインダクタンス値をそれぞれ2.3nH、4.4nHとした。図3に示されるインピーダンスは、周波数を500MHzから3GHzまで掃引して測定された。図示のとおり、第1及び第2の通過帯域にそれぞれ相当するマーカm1、m2、m3、m5は、いずれも50Ω近辺に分布しており、第3の通過帯域に相当するマーカm4は無限大に近い高インピーダンス領域に位置することが確認された。これにより、第1及び第2の通過帯域の信号は、低損失でSAWフィルタ110、112にそれぞれ入力される一方、第3の通過帯域の信号はSAWフィルタ110、112に到達しない。
FIG. 3 is a Smith chart showing the simulation result of the input impedance viewed from the
図4及び図5は、図1に示すダイプレクサ150の減衰特性のシミュレーション結果を表すグラフである。これらの減衰特性は、ダイプレクサ150を構成するSAWフィルタ110及びSAWフィルタ112の特性を回路シミュレータに取り込み、これらの特性を整合回路100を構成する受動素子と合成してシミュレートした結果である。これらのSAWフィルタ減衰特性は、アメリカ合衆国カリフォルニア州に本社を有するAgilent Technologies, Inc.のPNA−Lを用いて測定された。図4及び図5において、横軸は周波数をGHz単位で表し、縦軸は減衰特性を示すSパラメータの大きさをdB単位で表す。図4における曲線401は入力端子102・出力端子118間の減衰特性を表し、図5における曲線501は入力端子102・出力端子116間の減衰特性を表す。
4 and 5 are graphs showing simulation results of the attenuation characteristics of the
図4から明らかなように、入力端子102・出力端子118間の減衰量は、UMTSのバンドIに割り当てられている2110−2170MHzにおいて概ね3dB以下と十分に小さく、これ以外の帯域において十分に大きい。また、図5から明らかなように、入力端子102・出力端子116間の減衰量は、UMTSのバンドIIに割り当てられている1930−1990MHzにおいて概ね5.0dB以下と十分に小さく、これ以外の帯域において十分に大きい。
As is apparent from FIG. 4, the attenuation between the
図6は、図1に示す分波器10の入力端子102から見た入力インピーダンスのシミュレーション結果を示すスミスチャートである。測定の際には、SAWフィルタ110、112、114の通過帯域をそれぞれ1930−1990MHz、2110−2170MHz、1574−1576MHzとした。また、整合回路100の各リアクタンス素子の素子値は、図3のシミュレーションと同じ値に設定するとともに、キャパシタ142の容量値を4.4pF、キャパシタ144の容量値を2.2pF、インダクタ146のインダクタンス値を6.2nHにそれぞれ設定した。図示のとおり、第1〜第3の通過帯域にそれぞれ相当するマーカm1〜m5は、いずれも50Ω近辺に分布していることが確認された。
FIG. 6 is a Smith chart showing the simulation result of the input impedance viewed from the
図7〜図9は、図1に示す分波器10の減衰特性のシミュレーション結果を表すグラフである。これらの減衰特性は、図5のグラフと同様に、分波器10を構成する回路要素を回路シミュレータに取り込んでシミュレートした結果である。図7における曲線701は入力端子102・出力端子118間の減衰特性を表し、図8における曲線801は入力端子102・出力端子116間の減衰特性を表し、図9における曲線901は入力端子102・出力端子120間の減衰特性を表す。
7 to 9 are graphs showing simulation results of the attenuation characteristics of the
図7及び図8のグラフから明らかなように、入力端子102・出力端子118間の減衰量及び入力端子102・出力端子116間の減衰量は、図4及び図5に示すシミュレーション結果と同様に、2110−2170MHz及び1930−1990MHzにおいてそれぞれ十分に小さく、これ以外の帯域において十分に大きい。また、図9から明らかなように、入力端子102・出力端子120間の減衰量は、GPSのL1バンドに割り当てられている1574−1576MHzにおいて十分に小さく、これ以外の帯域において十分に大きい。
As apparent from the graphs of FIGS. 7 and 8, the attenuation between the
このように、本発明の一実施形態に係る分波器10によって、3つの異なる周波数帯域の信号が重畳されたマルチバンド受信信号を、それぞれの周波数帯の信号に分離することができる。この分波器10のインピーダンス整合は、5台のキャパシタ(キャパシタ106、108、132、142、144)と3台のインダクタ(インダクタ104、134、146)とで構成することができるので、従来の3分波回路に用いられる整合回路と比べてリアクタンス素子の数を減らすことができる。例えば、特開2009−534871号に開示されている3分波回路においては、7台のキャパシタと6台のインダクタを用いている。また、上述した特開2010−527192号公報に記載の3分波回路では、5台とキャパシタと5台のインダクタを用いている。本発明の実施形態に係る分波器10は、これらに代表される従来の3分波回路と比較して、少ない素子数で受信信号を3分波する分波器を実現することができる。また、キャパシタ106、108、インダクタ134の素子値を比較的小さな値とした場合でも、帯域外信号の抑圧に必要な位相回転を十分に実現することができる。したがって、キャパシタ106、108、及びインダクタ134を比較的小型に形成することができる。以上述べたように、本発明の実施形態に係る分波器10は、インダクタの数が少なく、さらにそのインダクタの素子値を小さく設定することができるため、LTCC(低温同時焼成セラミックス)多層回路基板で分波器10を実現する際に、多数のインダクタを有する回路や容量の大きなインダクタを利用する回路と比較して小型化することができる。LTCC多層回路基板に作り込む際には、インダクタ104とインダクタ134との間に配置されたキャパシタ130を、インダクタ104、インダクタ134、キャパシタ108、キャパシタ106を構成する線路及び平面形状の電極の寄生容量により実現することができるので、さらに小型化が可能である。
As described above, the
図1ないし図3に表された分波器の回路構成は適宜変更することができる。例えば、本明細書において述べたSAWフィルタ110、112、114の通過帯域は一例であり、様々な通過帯域を有するフィルタを用いることができる。また、SAWフィルタ110、112、114に代えて、バルク弾性波フィルタ(BAWフィルタ)などの単体でのインピーダンスが帯域外で容量性となる様々なフィルタを用いることができる。また、図1には、受信信号を3分波する例を示したが、SAWフィルタ等のフィルタを並列に追加することにより、受信信号を4以上の信号に分波する回路を実現することができる。追加のフィルタは、ダイプレクサ150内でSAWフィルタ110、112と並列に追加されてもよく、ダイプレクサ150外でSAWフィルタ114と並列に追加されてもよい。ダイプレクサ150内にフィルタを追加する場合には、当該追加されるフィルタの前段にキャパシタ106、108と同様にキャパシタを挿入する。
The circuit configuration of the duplexer shown in FIGS. 1 to 3 can be changed as appropriate. For example, the passbands of the SAW filters 110, 112, and 114 described in this specification are examples, and filters having various passbands can be used. Further, instead of the SAW filters 110, 112, and 114, various filters such as a bulk acoustic wave filter (BAW filter) that have capacitive impedance outside the band can be used. FIG. 1 shows an example in which the received signal is demultiplexed into three. However, a circuit that demultiplexes the received signal into four or more signals can be realized by adding a filter such as a SAW filter in parallel. it can. Additional filters may be added in parallel with the SAW filters 110, 112 within the
また、SAWフィルタ110、112、114は、誘電体フィルタであってもよい。本発明に係る分波器は、携帯電話機以外の様々な無線通信装置に搭載され得る。本発明に係る分波器は、LTCC(低温同時焼成セラミックス)多層回路基板に作りこむことでさらに小型化することができる。 Further, the SAW filters 110, 112, and 114 may be dielectric filters. The duplexer according to the present invention can be mounted on various wireless communication devices other than the mobile phone. The duplexer according to the present invention can be further reduced in size by being built in an LTCC (low temperature co-fired ceramics) multilayer circuit board.
本発明の実施形態は、以上明示的に述べた態様に限られず、本発明の趣旨を逸脱しない範囲で、上述した実施形態に対して様々な変更を行うことができる。 The embodiments of the present invention are not limited to the modes explicitly described above, and various modifications can be made to the above-described embodiments without departing from the spirit of the present invention.
10 分波器、100、140 整合回路、102 入力端子、110、112、114 SAWフィルタ、116、118、120 出力端子、130 接地回路、106、108、132、142、144 キャパシタ、104、134、146 インダクタ 10 demultiplexer, 100, 140 matching circuit, 102 input terminal, 110, 112, 114 SAW filter, 116, 118, 120 output terminal, 130 ground circuit, 106, 108, 132, 142, 144 capacitor, 104, 134, 146 inductor
Claims (10)
第1出力端子と、
第2出力端子と、
前記入力端子と前記第1出力端子との間に配置され、第1の通過帯域の信号を通過させる第1フィルタと、
前記入力端子と前記第2出力端子との間に配置され、前記第1の通過帯域とは異なる第2の通過帯域の信号を通過させる第2フィルタと、
前記入力端子と前記第1及び第2フィルタとの間に配置された第1の整合回路と、
を備え、
前記第1の整合回路が、
一組のキャパシタ電極から成り、一方のキャパシタ電極が前記第1フィルタに接続された第1キャパシタと、
一組のキャパシタ電極から成り、一方のキャパシタ電極が前記第2フィルタに接続されるとともに、他方のキャパシタ電極が前記第1フィルタの他方のキャパシタ電極と接続された第2キャパシタと、
前記第1及び第2キャパシタの接続点と前記入力端子との間に配置された第1インダクタと、
前記第1及び第2キャパシタの接続点と接地との間に配置されたリアクタンス素子から成る接地回路と、
を備える分波器。 An input terminal for receiving a signal received from the antenna;
A first output terminal;
A second output terminal;
A first filter disposed between the input terminal and the first output terminal and passing a signal in a first passband;
A second filter disposed between the input terminal and the second output terminal and passing a signal in a second passband different from the first passband;
A first matching circuit disposed between the input terminal and the first and second filters;
With
The first matching circuit comprises:
A first capacitor comprising a set of capacitor electrodes, one capacitor electrode connected to the first filter;
A second capacitor comprising a set of capacitor electrodes, wherein one capacitor electrode is connected to the second filter and the other capacitor electrode is connected to the other capacitor electrode of the first filter;
A first inductor disposed between a connection point of the first and second capacitors and the input terminal;
A ground circuit comprising a reactance element disposed between a connection point of the first and second capacitors and the ground;
A duplexer comprising:
前記入力端子と前記第3出力端子との間に配置され、前記第1及び第2の通過帯域のいずれとも異なる第3の通過帯域の信号を通過させる第3フィルタと、
をさらに備える請求項1〜7のいずれか1項に記載の分波器。 A third output terminal;
A third filter disposed between the input terminal and the third output terminal and passing a signal in a third passband different from any of the first and second passbands;
The duplexer according to any one of claims 1 to 7, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011240388A JP5873294B2 (en) | 2011-11-01 | 2011-11-01 | Duplexer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011240388A JP5873294B2 (en) | 2011-11-01 | 2011-11-01 | Duplexer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013098785A true JP2013098785A (en) | 2013-05-20 |
JP5873294B2 JP5873294B2 (en) | 2016-03-01 |
Family
ID=48620291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011240388A Active JP5873294B2 (en) | 2011-11-01 | 2011-11-01 | Duplexer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5873294B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154434A (en) * | 2014-02-19 | 2015-08-24 | Tdk株式会社 | Branching filter |
JP2017017520A (en) * | 2015-06-30 | 2017-01-19 | 株式会社村田製作所 | Branching filter |
CN107483027A (en) * | 2016-06-08 | 2017-12-15 | 株式会社村田制作所 | Multiplexer and high frequency front-end module |
JP2017225109A (en) * | 2016-06-08 | 2017-12-21 | 株式会社村田製作所 | Multiplexer and high frequency front end module |
WO2018062119A1 (en) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | High-frequency front end circuit, high-frequency signal processing circuit, and communication device |
WO2019193826A1 (en) * | 2018-04-04 | 2019-10-10 | 株式会社村田製作所 | Filter circuit and communication device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295011A (en) * | 1999-04-06 | 2000-10-20 | Oki Electric Ind Co Ltd | Transmission band division-type branching filter |
WO2006040927A1 (en) * | 2004-10-08 | 2006-04-20 | Murata Manufacturing Co., Ltd. | Splitter |
JP2007060411A (en) * | 2005-08-25 | 2007-03-08 | Fujitsu Media Device Kk | Demultiplexer |
JP2007074698A (en) * | 2005-08-08 | 2007-03-22 | Fujitsu Media Device Kk | Duplexer and ladder type filter |
WO2007034589A1 (en) * | 2005-09-26 | 2007-03-29 | Murata Manufacturing Co., Ltd. | High-frequency front end module, and duplexer |
JP2007336479A (en) * | 2006-06-19 | 2007-12-27 | Fujitsu Media Device Kk | Branching filter |
US20080042778A1 (en) * | 2006-08-17 | 2008-02-21 | Tiberiu Jamneala | General matching network for acoustic wave filters and acoustic resonators |
JP2008271230A (en) * | 2007-04-20 | 2008-11-06 | Fujitsu Ltd | Antenna branch filter |
-
2011
- 2011-11-01 JP JP2011240388A patent/JP5873294B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000295011A (en) * | 1999-04-06 | 2000-10-20 | Oki Electric Ind Co Ltd | Transmission band division-type branching filter |
WO2006040927A1 (en) * | 2004-10-08 | 2006-04-20 | Murata Manufacturing Co., Ltd. | Splitter |
JP2007074698A (en) * | 2005-08-08 | 2007-03-22 | Fujitsu Media Device Kk | Duplexer and ladder type filter |
JP2007060411A (en) * | 2005-08-25 | 2007-03-08 | Fujitsu Media Device Kk | Demultiplexer |
WO2007034589A1 (en) * | 2005-09-26 | 2007-03-29 | Murata Manufacturing Co., Ltd. | High-frequency front end module, and duplexer |
JP2007336479A (en) * | 2006-06-19 | 2007-12-27 | Fujitsu Media Device Kk | Branching filter |
US20080042778A1 (en) * | 2006-08-17 | 2008-02-21 | Tiberiu Jamneala | General matching network for acoustic wave filters and acoustic resonators |
JP2008271230A (en) * | 2007-04-20 | 2008-11-06 | Fujitsu Ltd | Antenna branch filter |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154434A (en) * | 2014-02-19 | 2015-08-24 | Tdk株式会社 | Branching filter |
JP2017017520A (en) * | 2015-06-30 | 2017-01-19 | 株式会社村田製作所 | Branching filter |
CN107483027A (en) * | 2016-06-08 | 2017-12-15 | 株式会社村田制作所 | Multiplexer and high frequency front-end module |
JP2017225109A (en) * | 2016-06-08 | 2017-12-21 | 株式会社村田製作所 | Multiplexer and high frequency front end module |
CN107483027B (en) * | 2016-06-08 | 2020-10-16 | 株式会社村田制作所 | Multiplexer and high-frequency front-end module |
WO2018062119A1 (en) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | High-frequency front end circuit, high-frequency signal processing circuit, and communication device |
US10679114B2 (en) | 2016-09-30 | 2020-06-09 | Murata Manufacturing Co., Ltd. | Radio-frequency front end circuit, high-frequency signal processing circuit, and communication device |
WO2019193826A1 (en) * | 2018-04-04 | 2019-10-10 | 株式会社村田製作所 | Filter circuit and communication device |
US11394358B2 (en) | 2018-04-04 | 2022-07-19 | Murata Manufacturing Co., Ltd. | Filter circuit and communication device |
Also Published As
Publication number | Publication date |
---|---|
JP5873294B2 (en) | 2016-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10079615B2 (en) | Multilayer body and communication apparatus | |
JP5642686B2 (en) | Impedance matching circuit for planar antenna and mobile communication device | |
JP5873294B2 (en) | Duplexer | |
US9306535B2 (en) | Integrated receive filter including matched balun | |
WO2011086717A1 (en) | Multiplexer | |
US9979379B2 (en) | Multiplexer, radio frequency front-end circuit, communication device, and multiplexer design method | |
TWI333712B (en) | ||
GB2441036A (en) | Matching acoustic wave filters | |
JP6365776B2 (en) | High frequency front end circuit | |
US10193527B2 (en) | Branching filter | |
JP2017208656A (en) | Switch module and high frequency module | |
US9413328B2 (en) | Diplexer including two bandpass filters | |
CN102271003B (en) | High-frequency module | |
WO2012011309A1 (en) | Demultiplexer | |
US9007145B2 (en) | High-frequency signal balancing multiplexer | |
WO2013125360A1 (en) | Tunable filter device | |
JP5351847B2 (en) | Duplexer | |
JP2013243600A (en) | Triplexer | |
JP2021064874A (en) | High frequency module and communication device | |
US9722574B2 (en) | Acoustic wave device | |
JP6325922B2 (en) | module | |
JP2017005477A (en) | Ladder filter, demultiplexer and module | |
JP2009130518A (en) | Triplexer circuit | |
US20130178180A1 (en) | Front end module | |
CN115347910A (en) | Method for adjusting multiplexer circuit, multiplexer and communication equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5873294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |