JP2013080289A - Signal processing circuit for touch sensor, and touch sensor - Google Patents

Signal processing circuit for touch sensor, and touch sensor Download PDF

Info

Publication number
JP2013080289A
JP2013080289A JP2011218650A JP2011218650A JP2013080289A JP 2013080289 A JP2013080289 A JP 2013080289A JP 2011218650 A JP2011218650 A JP 2011218650A JP 2011218650 A JP2011218650 A JP 2011218650A JP 2013080289 A JP2013080289 A JP 2013080289A
Authority
JP
Japan
Prior art keywords
switch
lines
circuit
line
setting data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011218650A
Other languages
Japanese (ja)
Other versions
JP5426633B2 (en
Inventor
Toshiaki Ito
俊明 伊東
Yosuke Inoue
洋介 井上
Hideaki Sasahara
英明 笹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2011218650A priority Critical patent/JP5426633B2/en
Publication of JP2013080289A publication Critical patent/JP2013080289A/en
Application granted granted Critical
Publication of JP5426633B2 publication Critical patent/JP5426633B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a signal processing circuit for a touch sensor, the circuit which can be designed without being conscious of or giving consideration to arrangement positions of external connection terminals arranged on a touch panel.SOLUTION: A signal processing circuit includes: a drive circuit 3 for supplying electric voltages to drive lines; a voltage detection circuit 4 for detecting an electric voltage on a detection line; a selection circuit 2 for selecting preselected lines from among X lines X1-X8 and Y lines Y1-Y8 as the drive lines to be connected to the drive circuit 3 on the basis of setting data concerning line selection and line connection that is predetermined according to an operation procedure for detecting a touch position of a touch panel 1, and selecting a preselected line from among the X lines X1-X8 and Y lines Y1-Y8 as the detection line to be connected to the voltage detection circuit 4 on the basis of the setting data; a memory 10 for storing the setting data; and a control circuit 8 for retrieving the setting data stored in the memory 10 and outputting the data to the selection circuit 2.

Description

本発明は、静電容量型のタッチパネルを含むタッチセンサの信号処理回路などに関するものである。   The present invention relates to a signal processing circuit of a touch sensor including a capacitive touch panel.

従来、この種のタッチパネルを含むタッチセンサに関する発明としては、例えば特許文献１に記載される発明が知られている。
この特許文献１に記載の発明は、図１９に示すように、ＸラインＸ１〜Ｘ４とＹラインＹ１〜Ｙ４とを含むタッチパネル１００と、このタッチパネル１００上のタッチ位置を検出するための信号処理回路２００とを備えている。タッチパネル１００と信号処理回路２００とは、別個に構成されている。 Conventionally, as an invention related to a touch sensor including this type of touch panel, for example, an invention described in Patent Document 1 is known.
As shown in FIG. 19, the invention described in Patent Document 1 includes a touch panel 100 including X lines X1 to X4 and Y lines Y1 to Y4, and a signal processing circuit for detecting a touch position on the touch panel 100. 200. The touch panel 100 and the signal processing circuit 200 are configured separately.

また、タッチパネル１００上には、図１９に示すように、外部の信号処理回路２００と接続するために複数の外部接続端子３００が配置され、その複数の外部接続端子３００のそれぞれは、駆動ラインＹ１〜Ｙ４および検出ラインＸ１〜Ｘ４の各一端と接続されている。
信号処理回路２００は、図１９に示すように、制御回路２０１と、駆動回路２０２と、検出回路２０３と、座標検出回路２０４と、を備えている。 On the touch panel 100, as shown in FIG. 19, a plurality of external connection terminals 300 are arranged for connection to an external signal processing circuit 200, and each of the plurality of external connection terminals 300 is connected to a drive line Y1. To Y4 and one end of each of the detection lines X1 to X4.
As shown in FIG. 19, the signal processing circuit 200 includes a control circuit 201, a drive circuit 202, a detection circuit 203, and a coordinate detection circuit 204.

制御回路２０１は、タッチパネル１００へのタッチ位置の検出のときに、駆動回路２０２と検出回路２０３のそれぞれの制御を行う。駆動回路２０２は、駆動ラインＹ１〜Ｙ４の中から２つを順次選択し、この選択された２つの駆動ラインのそれぞれに異なる電圧を供給する。検出回路２０３は、検出ラインＸ１〜Ｘ４の中から選択した１つの検出ラインと選択された一方の駆動ラインとの間の静電容量Ａと、選択した検出ラインと選択された他方の駆動ラインとの間の静電容量Ｂとの間の容量差（Ａ−Ｂ）を検出する。座標検出回路２０４は、駆動ラインおよび検出ラインの位置と、容量差（Ａ−Ｂ）に基づき観察者のタッチパネルへのタッチ位置を演算する。   The control circuit 201 controls each of the drive circuit 202 and the detection circuit 203 when detecting a touch position on the touch panel 100. The drive circuit 202 sequentially selects two of the drive lines Y1 to Y4 and supplies different voltages to the two selected drive lines. The detection circuit 203 includes a capacitance A between one detection line selected from the detection lines X1 to X4 and one selected drive line, the selected detection line, and the other selected drive line. A capacitance difference (A−B) with the electrostatic capacitance B between is detected. The coordinate detection circuit 204 calculates the touch position of the observer on the touch panel based on the positions of the drive line and the detection line and the capacity difference (A−B).

特開２００９−１５４８９号公報JP 2009-15490 A

ところで、タッチパネル１００上に配置される複数の外部接続端子３００の配置位置は、タッチパネル１００のサイズや用途などにより決まり、図１９の他に図２０のような場合があり、その配置位置は様々である。
このため、従来、タッチセンサの信号処理回路を設計する場合には、タッチパネル上に配置される外部接続端子の配置位置を考慮あるいは意識しながら設計する必要がある。 By the way, the arrangement positions of the plurality of external connection terminals 300 arranged on the touch panel 100 are determined depending on the size and use of the touch panel 100 and may be as shown in FIG. 20 in addition to FIG. is there.
For this reason, conventionally, when designing a signal processing circuit of a touch sensor, it is necessary to design it while considering or conscious of the arrangement position of the external connection terminals arranged on the touch panel.

そこで、本発明の目的は、タッチパネル上に配置される外部接続端子の配置位置を考慮あるいは意識することなく設計することができるタッチセンサの信号処理回路を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a signal processing circuit for a touch sensor that can be designed without considering or conscious of the position of an external connection terminal disposed on a touch panel.

上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第１の発明は、複数の第１のラインと、前記複数の第１のラインと絶縁層を介して交差するように配置される複数の第２のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、駆動ラインに電圧を供給する駆動部と、検出ライン上の電圧を検出する電圧検出部と、タッチパネルのタッチ位置の検出のときの動作手順に従って予め定めてあるラインの選択と接続に係る設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記駆動ラインとして選択して前記駆動部と接続し、かつ、前記設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記検出ラインとして選択して前記電圧検出部と接続する選択部と、前記設定データを格納するメモリと、前記メモリに格納する設定データを読み出して前記選択部に出力する制御部と、を備える。 In order to solve the above problems and achieve the object of the present invention, the present invention is configured as follows.
According to a first aspect of the present invention, there is provided a touch sensor including a touch panel including a plurality of first lines and a plurality of second lines arranged to intersect the plurality of first lines via an insulating layer. A signal processing circuit, a drive unit that supplies a voltage to the drive line, a voltage detection unit that detects a voltage on the detection line, and a line selection that is predetermined according to an operation procedure when detecting the touch position of the touch panel And selecting a predetermined line as the drive line from the plurality of first lines and the plurality of second lines based on the setting data relating to the connection, and connecting to the drive unit; and Based on the setting data, a predetermined line is selected as the detection line from the plurality of first lines and the plurality of second lines and connected to the voltage detection unit. Comprising a selecting section, and a memory for storing the setting data, and a control unit for outputting to the selection unit reads the setting data stored in the memory.

第２の発明は、第１の発明において、前記選択部は、前記複数の第１のラインごとに設けた複数の第１のスイッチ部と、前記複数の第２のラインごとに設けた複数の第２のスイッチ部と、を備え、前記複数の第１のスイッチ部のそれぞれは、前記第１のラインと前記駆動部と接続する第１のスイッチと、前記第１のラインと前記検出部と接続する第２のスイッチと、を備え、前記複数の第２のスイッチ部のそれぞれは、前記第２のラインと前記駆動部と接続する第３のスイッチと、前記第２のラインと前記検出部と接続する第４のスイッチと、を備える。   According to a second aspect, in the first aspect, the selection unit includes a plurality of first switch units provided for the plurality of first lines and a plurality of second switch units provided for the plurality of second lines. A second switch unit, and each of the plurality of first switch units includes a first switch connected to the first line and the drive unit, the first line, and the detection unit. A second switch to be connected, and each of the plurality of second switch units includes a third switch to be connected to the second line and the drive unit, the second line and the detection unit. And a fourth switch to be connected.

第３の発明は、第２の発明において、前記複数の第１のスイッチ部のそれぞれは、前記第１のラインとグランドとを接続する第５のスイッチをさらに備え、前記複数の第２のスイッチ部のそれぞれは、前記第２のラインとグランドとを接続する第６のスイッチをさらに備える。
第４の発明は、第２または第３の発明において、前記選択部は、前記複数の第１のスイッチ部ごとに設けた複数の第１デコーダと、前記複数の第２のスイッチ部ごとに設けた複数の第２デコーダと、をさらに備え、前記複数の第１デコーダのそれぞれは、前記設定データにしたがって前記第１のスイッチと前記第２のスイッチを選択的にオンし、前記複数の第２デコーダのそれぞれは、前記設定データにしたがって前記第３のスイッチと前記第４のスイッチを選択的にオンする。 According to a third aspect, in the second aspect, each of the plurality of first switch units further includes a fifth switch that connects the first line and a ground, and the plurality of second switches Each of the units further includes a sixth switch that connects the second line and the ground.
In a fourth aspect based on the second or third aspect, the selection section is provided for each of the plurality of first decoders provided for each of the plurality of first switch sections and for each of the plurality of second switch sections. A plurality of second decoders, each of the plurality of first decoders selectively turning on the first switch and the second switch according to the setting data, and the plurality of second decoders. Each of the decoders selectively turns on the third switch and the fourth switch according to the setting data.

本発明によれば、タッチパネル上に配置される外部接続端子の配置位置を考慮あるいは意識することなく設計することができる。
また、本発明によれば、タッチパネルへのタッチ位置の検出方式に差異があっても、駆動部、選択部の構成を共通化できるので、各種の検出方式に柔軟に対応できる。 ADVANTAGE OF THE INVENTION According to this invention, it can design, without considering or conscious of the arrangement position of the external connection terminal arrange | positioned on a touch panel.
Further, according to the present invention, even if there is a difference in the detection method of the touch position on the touch panel, the configuration of the drive unit and the selection unit can be made common, so that various detection methods can be flexibly handled.

本発明の実施形態が適用されるタッチセンサの構成を示すブロック図である。It is a block diagram which shows the structure of the touch sensor to which embodiment of this invention is applied. 実施形態の選択回路の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of the selection circuit of embodiment. 実施形態の駆動部の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of the drive part of embodiment. 実施形態の電圧検出回路の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of the voltage detection circuit of embodiment. 駆動回路および電圧検出回路の状態１、２の動作のタイミングと、そのときのスイッチのオンオフ状態を示す図である。It is a figure which shows the timing of the operation | movement of the states 1 and 2 of a drive circuit and a voltage detection circuit, and the ON / OFF state of the switch at that time. 駆動回路および電圧検出回路の状態１〜４の動作のタイミングと、そのときのスイッチのオンオフ状態を示す図である。It is a figure which shows the timing of the operation | movement of the states 1-4 of a drive circuit and a voltage detection circuit, and the ON / OFF state of the switch at that time. 駆動回路および電圧検出回路の状態１〜４の動作と、これに対応するスイッチのオンオフ状態との関係をまとめた図である。It is the figure which put together the relationship between the operation | movement of the states 1-4 of a drive circuit and a voltage detection circuit, and the ON / OFF state of the switch corresponding to this. 実施形態の駆動回路と電圧検出回路の動作を説明する説明図である。It is explanatory drawing explaining operation | movement of the drive circuit and voltage detection circuit of embodiment. 実施形態の検出パターン１〜４と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of the detection patterns 1-4 of embodiment, and the drive circuit and voltage detection circuit corresponding to it, and each line. 実施形態の検出パターン５〜８と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of the detection patterns 5-8 of embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. デコーダの入力データと、これに対応するスイッチのオンオフ状態との関係を示す図である。It is a figure which shows the relationship between the input data of a decoder, and the ON / OFF state of the switch corresponding to this. 端子と、この端子と接続される相手側のタッチパネルのラインとの対応関係を説明する図である。It is a figure explaining the correspondence of a terminal and the line of the other party touch panel connected with this terminal. メモリに格納される設定データの形式を説明する図である。It is a figure explaining the format of the setting data stored in a memory. メモリの格納内容を説明する図である。It is a figure explaining the storage content of a memory. 従来のタッチセンサの構成例を示す図である。It is a figure which shows the structural example of the conventional touch sensor. タッチパネルの他の構成例を示す図である。It is a figure which shows the other structural example of a touchscreen.

以下、本発明の実施形態について図面を参照して説明する。
（実施形態の構成）
図１は、本発明の実施形態が適用されるタッチセンサの構成を示すブロック図である。
実施形態が適用されるタッチセンサは、図１に示すように、タッチパネル１と、選択回路２と、駆動回路３と、電圧検出回路４と、Ａ／Ｄ変換回路５と、容量算出回路６と、タッチ位置検出回路７と、制御回路８と、アドレス生成回路９と、メモリ１０と、ラッチ１１と、を備えている。 Embodiments of the present invention will be described below with reference to the drawings.
(Configuration of the embodiment)
FIG. 1 is a block diagram showing a configuration of a touch sensor to which an embodiment of the present invention is applied.
As shown in FIG. 1, the touch sensor to which the embodiment is applied includes a touch panel 1, a selection circuit 2, a drive circuit 3, a voltage detection circuit 4, an A / D conversion circuit 5, and a capacitance calculation circuit 6. , A touch position detection circuit 7, a control circuit 8, an address generation circuit 9, a memory 10 and a latch 11.

ここで、選択回路２、駆動回路３、電圧検出回路４、Ａ／Ｄ変換回路５、容量算出回路６、タッチ位置検出回路７、制御回路８、アドレス生成回路９、メモリ１０、およびラッチ１１は、タッチパネル１上のタッチ位置を検出するための信号処理回路１３を形成する。この信号処理回路１３は、タッチパネル１とは別個に構成される。
タッチパネル１は、ガラスなどからなる基板（図示せず）で形成され、その基板上に、例えば８本のＸラインＸ１〜Ｘ８がＸ方向に所定の間隔で配置される。また、その基板上に、ＸラインＸ１〜Ｘ８と絶縁層を介して交差するように、例えば８本のＹラインＹ１〜Ｙ８がＹ方向に所定の間隔で配置される。このため、ＸラインＸ１〜Ｘ８とＹラインＹ１〜Ｙ８とは絶縁層を介して互いに絶縁され、かつ容量結合している。 Here, the selection circuit 2, the drive circuit 3, the voltage detection circuit 4, the A / D conversion circuit 5, the capacitance calculation circuit 6, the touch position detection circuit 7, the control circuit 8, the address generation circuit 9, the memory 10, and the latch 11 are The signal processing circuit 13 for detecting the touch position on the touch panel 1 is formed. The signal processing circuit 13 is configured separately from the touch panel 1.
The touch panel 1 is formed of a substrate (not shown) made of glass or the like, and, for example, eight X lines X1 to X8 are arranged on the substrate at predetermined intervals in the X direction. Further, on the substrate, for example, eight Y lines Y1 to Y8 are arranged at predetermined intervals in the Y direction so as to intersect the X lines X1 to X8 via an insulating layer. Therefore, the X lines X1 to X8 and the Y lines Y1 to Y8 are insulated from each other via the insulating layer and capacitively coupled.

また、タッチパネル１上には、図１に示すように、選択回路２と接続するために複数の外部接続端子１−１〜１−８および１−１１〜１−１８配置されている。外部接続端子１−１〜１−８にはＸラインＸ１〜Ｘ８の各一端が接続され、外部接続端子１−１１〜１−１８にはＹラインＹ１〜Ｙ８の各一端が接続されている。
選択回路２は、メモリ１０から読み出されてラッチ１１に記憶される設定データを基に、タッチパネル１のＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちから２つを駆動ラインとして選択する。例えば、ＹラインＹ１〜Ｙ８のうちから２つを駆動ラインとして選択する。 Further, as shown in FIG. 1, a plurality of external connection terminals 1-1 to 1-8 and 1-11 to 1-18 are arranged on the touch panel 1 in order to connect to the selection circuit 2. Each end of the X lines X1 to X8 is connected to the external connection terminals 1-1 to 1-8, and each end of the Y lines Y1 to Y8 is connected to the external connection terminals 1-11 to 1-18.
The selection circuit 2 selects two of the X lines X1 to X8 and Y lines Y1 to Y8 of the touch panel 1 as drive lines based on the setting data read from the memory 10 and stored in the latch 11. For example, two of the Y lines Y1 to Y8 are selected as drive lines.

また、選択回路２は、メモリ１０から読み出されてラッチ１１に記憶される設定データを基に、タッチパネル１のＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちから所定のラインを検出ラインとして選択する。例えば、タッチパネル１のＸラインＸ１〜Ｘ８のうちの一部を第１の検出ラインとして選択し、ＸラインＸ１〜Ｘ８のうちの残りを第２の検出ラインとして選択する。   Further, the selection circuit 2 uses a predetermined line from the X lines X1 to X8 and the Y lines Y1 to Y8 of the touch panel 1 as a detection line based on the setting data read from the memory 10 and stored in the latch 11. select. For example, a part of the X lines X1 to X8 of the touch panel 1 is selected as the first detection line, and the rest of the X lines X1 to X8 is selected as the second detection line.

駆動回路３は、後述のように電圧値（振幅）が変化する電圧を生成し、この生成した電圧を選択回路２で駆動ラインとして選択された２つのラインに駆動電圧として供給する。
電圧検出回路４は、選択回路２で選択された第１および第２の検出ライン上に生ずる一方の電圧と他方の電圧との差の電圧を、出力電圧として出力する。
Ａ／Ｄ変換回路５は、電圧検出回路４の出力電圧をＡ／Ｄ変換し、このＡ／Ｄ変換した電圧を容量算出回路６に出力する。 The drive circuit 3 generates a voltage whose voltage value (amplitude) changes as will be described later, and supplies the generated voltage as a drive voltage to the two lines selected as the drive line by the selection circuit 2.
The voltage detection circuit 4 outputs, as an output voltage, a difference voltage between one voltage generated on the first and second detection lines selected by the selection circuit 2 and the other voltage.
The A / D conversion circuit 5 A / D converts the output voltage of the voltage detection circuit 4 and outputs the A / D converted voltage to the capacitance calculation circuit 6.

容量算出回路６は、Ａ／Ｄ変換回路５でＡ／Ｄ変換された電圧検出回路４の各出力電圧と、後述の変換行列を基に演算を行い、選択回路２で選択された一方の駆動ラインと選択回路２で選択された各検出ラインとの各交差部における静電容量と、選択回路２で選択された他方の駆動ラインと選択回路２で選択された各検出ラインとの各交差部における静電容量との差の静電容量をそれぞれ算出する。   The capacity calculation circuit 6 performs an operation based on each output voltage of the voltage detection circuit 4 A / D converted by the A / D conversion circuit 5 and a conversion matrix described later, and one of the drives selected by the selection circuit 2 Capacitance at each intersection between the line and each detection line selected by the selection circuit 2 and each intersection between the other drive line selected by the selection circuit 2 and each detection line selected by the selection circuit 2 The capacitances of the difference from the capacitance at are respectively calculated.

タッチ位置検出回路７は、容量算出回路６が算出した各静電容量に基づいて、タッチパネル１のタッチ位置を検出する。
制御回路８は、タッチパネル１のタッチ位置を検出するときに、駆動回路３、電圧検出回路４、アドレス生成回路９、およびラッチ１１を後述のようにそれぞれ制御する。
アドレス生成回路９は、制御回路８からの指示に基づき、メモリ１０に格納される選択回路２の動作を制御するための設定データを読み出すためのアドレスを生成する。 The touch position detection circuit 7 detects the touch position of the touch panel 1 based on each capacitance calculated by the capacitance calculation circuit 6.
When detecting the touch position of the touch panel 1, the control circuit 8 controls the driving circuit 3, the voltage detection circuit 4, the address generation circuit 9, and the latch 11 as described later.
The address generation circuit 9 generates an address for reading setting data for controlling the operation of the selection circuit 2 stored in the memory 10 based on an instruction from the control circuit 8.

メモリ１０は、タッチパネル１のタッチ位置を検出するときの動作手順に従って予め定めてある、選択回路２が行うラインの選択と接続の制御に係る設定データを格納する。その設定データは、具体的には選択回路２の後述のスイッチをオンオフ制御するデータである。メモリ１０は、データの読み出し専用のメモリ、データの書き換えが可能な不揮発性のメモリ、あるいはデータの書き換えが可能な揮発性のメモリを使用する。
ラッチ１１は、選択回路２の後述のスイッチをオンオフ制御する場合に、メモリ１０から読み出される設定データを一時的に記憶する。 The memory 10 stores setting data related to line selection and connection control performed by the selection circuit 2, which is determined in advance according to an operation procedure when the touch position of the touch panel 1 is detected. Specifically, the setting data is data for performing on / off control of a later-described switch of the selection circuit 2. As the memory 10, a data read-only memory, a non-volatile memory capable of rewriting data, or a volatile memory capable of rewriting data is used.
The latch 11 temporarily stores setting data read from the memory 10 when on / off control of a later-described switch of the selection circuit 2 is performed.

次に、図１の選択回路２の具体的な構成について、図２を参照して説明する。
選択回路２は、図２に示すように、スイッチ部２１−１〜２１−８と、スイッチ部２２−１〜２２−８と、デコーダ２３−１〜２３−８と、デコーダ２４−１〜２４−８と、接続ライン２５〜２９と、を備えている。
スイッチ部２１−１〜２１−８は、ＸラインＸ１〜Ｘ８ごとに設けられている。そして、スイッチ部２１−１〜２１−８のそれぞれは、自己のＸラインと、電圧検出回路４、駆動回路３、およびグランド電圧ＶＳＳのうちのいずれかとの接続を、接続ライン２５〜２９を介して行う。
スイッチ部２２−１〜２２−８は、ＹラインＹ１〜Ｙ８ごとに設けられている。そして、スイッチ部２２−１〜２２−８のそれぞれは、自己のＹラインと、電圧検出回路４、駆動回路３、およびグランド電圧ＶＳＳのうちのいずれかとの接続を、接続ライン２５〜２９を介して行う。 Next, a specific configuration of the selection circuit 2 in FIG. 1 will be described with reference to FIG.
As shown in FIG. 2, the selection circuit 2 includes switch units 21-1 to 21-8, switch units 22-1 to 22-8, decoders 23-1 to 23-8, and decoders 24-1 to 24-24. -8 and connection lines 25-29.
The switch units 21-1 to 21-8 are provided for the X lines X1 to X8. Each of the switch units 21-1 to 21-8 connects the own X line to any one of the voltage detection circuit 4, the drive circuit 3, and the ground voltage VSS via the connection lines 25 to 29. Do it.
The switch units 22-1 to 22-8 are provided for each of the Y lines Y1 to Y8. Each of the switch units 22-1 to 22-8 connects the own Y line to any one of the voltage detection circuit 4, the drive circuit 3, and the ground voltage VSS via the connection lines 25 to 29. Do it.

このため、スイッチ部２１−１〜２１−８およびスイッチ部２２−１〜２２−８のそれぞれは、５つのスイッチＳＷ１１〜ＳＷ１５を備えている。
スイッチＳＷ１１は、電圧検出回路４の入力端子４４とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。スイッチＳＷ１２は、電圧検出回路４の入力端子４５とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。 For this reason, each of the switch units 21-1 to 21-8 and the switch units 22-1 to 22-8 includes five switches SW11 to SW15.
The switch SW11 is used for connection between the input terminal 44 of the voltage detection circuit 4 and one of the X lines X1 to X8 and the Y lines Y1 to Y8. The switch SW12 is used for connection between the input terminal 45 of the voltage detection circuit 4 and one of the X lines X1 to X8 and the Y lines Y1 to Y8.

スイッチＳＷ１３は、駆動回路３の出力端子３３とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。スイッチＳＷ１４は、駆動回路３の出力端子３４とＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインとの接続のために使用する。スイッチＳＷ１５は、ＸラインＸ１〜Ｘ８およびＹラインＹ１〜Ｙ８のうちの１つのラインをグランド電圧ＶＳＳに接続するために使用する。   The switch SW13 is used to connect the output terminal 33 of the drive circuit 3 to one of the X lines X1 to X8 and the Y lines Y1 to Y8. The switch SW14 is used for connection between the output terminal 34 of the drive circuit 3 and one of the X lines X1 to X8 and the Y lines Y1 to Y8. The switch SW15 is used to connect one of the X lines X1 to X8 and the Y lines Y1 to Y8 to the ground voltage VSS.

デコーダ２３−１〜２３−８は、スイッチ部２１−１〜２１−８に対応して設けている。そして、デコーダ２３−１〜２３−８のそれぞれは、メモリ１０から読み出されてラッチ１１に記憶される設定データに応じて、スイッチ部２１−１〜２１−８のそれぞれが備えるスイッチＳＷ１１〜ＳＷ１５のオンオフ制御を行う。
デコーダ２４−１〜２４−８は、スイッチ部２２−１〜２２−８に対応して設けている。そして、デコーダ２４−１〜２４−８のそれぞれは、メモリ１０から読み出されてラッチ１１に記憶される設定データに応じて、スイッチ部２２−１〜２２−８のそれぞれが備えるスイッチＳＷ１１〜ＳＷ１５のオンオフ制御を行う。 The decoders 23-1 to 23-8 are provided corresponding to the switch units 21-1 to 21-8. Each of the decoders 23-1 to 23-8 includes switches SW 11 to SW 15 included in each of the switch units 21-1 to 21-8 according to setting data read from the memory 10 and stored in the latch 11. Perform on / off control.
The decoders 24-1 to 24-8 are provided corresponding to the switch units 22-1 to 22-8. Each of the decoders 24-1 to 24-8 switches SW11 to SW15 included in each of the switch units 22-1 to 22-8 in accordance with setting data read from the memory 10 and stored in the latch 11. Perform on / off control.

デコーダ２３−１〜２３−８およびデコーダ２４−１〜２４−８のそれぞれには、図１１に示すように、３ビットの設定データが入力され、これに応じてスイッチＳＷ１１〜ＳＷ１５をオンオフ制御するようになっている。
この実施形態では、たとえば、タッチパネル１のＸラインとＹラインの合計が３０本までの場合に対応して、信号処理回路１３に、図示しない端子１〜端子３０を設けている（図１２参照）。この端子１〜端子３０は、各デコーダで制御されるスイッチＳＷ１１〜ＳＷ１５と、タッチパネル１の各ラインとを接続するためのものであり、選択回路２内の所定の位置に配置されている。
そして、タッチパネル１が８個のＸラインＸ１〜Ｘ８、１２個のＹラインＹ１〜Ｙ１２を有する場合には、ＸラインＸ１〜Ｘ８とＹラインＹ１〜Ｙ１２は、図１２に示す各端子に接続するように割り当てられている。 As shown in FIG. 11, 3-bit setting data is input to each of the decoders 23-1 to 23-8 and the decoders 24-1 to 24-8, and the switches SW11 to SW15 are controlled to be turned on / off accordingly. It is like that.
In this embodiment, for example, corresponding to the case where the total of X lines and Y lines of the touch panel 1 is up to 30, the signal processing circuit 13 is provided with terminals 1 to 30 (not shown) (see FIG. 12). . These terminals 1 to 30 are for connecting the switches SW11 to SW15 controlled by the respective decoders and the respective lines of the touch panel 1, and are arranged at predetermined positions in the selection circuit 2.
When the touch panel 1 has eight X lines X1 to X8 and twelve Y lines Y1 to Y12, the X lines X1 to X8 and the Y lines Y1 to Y12 are connected to the terminals shown in FIG. Is assigned as

次に、メモリ１０の各アドレスに格納される設定データの形式について、図１３を参照して説明する。
この設定データは、図１３に示すように、上記の端子の個数Ｎに応じて（３ビット×Ｎ個）ビットのデータからなる。図１２に示すように、端子の個数が３０の場合には、その設定データは９０ビットからなる。
次に、図１２の接続に対応してメモリ１０に格納される設定データの内容の一例について、図１４を参照して説明する。
この例では、図１４に示すように、メモリ１０の番地０〜７のそれぞれに、図９、図１０で示す検出パターン１〜８に対応する各設定データが格納される。
なお、８番地以降には、駆動ライン（Ｙライン）を変更した検出パターンに応じた設定データを格納する。 Next, the format of the setting data stored at each address of the memory 10 will be described with reference to FIG.
As shown in FIG. 13, the setting data is composed of (3 bits × N) bits of data according to the number N of the terminals. As shown in FIG. 12, when the number of terminals is 30, the setting data consists of 90 bits.
Next, an example of the contents of the setting data stored in the memory 10 corresponding to the connection in FIG. 12 will be described with reference to FIG.
In this example, as shown in FIG. 14, the setting data corresponding to the detection patterns 1 to 8 shown in FIGS. 9 and 10 are stored in the addresses 0 to 7 of the memory 10, respectively.
In addition, the setting data according to the detection pattern which changed the drive line (Y line) is stored after the 8th address.

図１４において、各数値は各端子に係る３ビットのデータを１０進数で置き換えたものである。また、最上位のデータは端子３０に係る設定値であり、最下位のデータは端子１に係る設定値である。
図１４において、符号Ａで示す部分の各データは、使用しない端子１〜５をフローティングに設定するデータである。符号Ｂで示す部分の各データは、端子６〜１０をグランドに接続するデータ、すなわち駆動ラインとして使用しないＹラインＹ４、Ｙ６、Ｙ８、Ｙ１０、Ｙ１２をグランドに接続するデータである。
符号Ｃで示す部分のデータは、端子１１を駆動回路３の出力端子３３に接続するデータ、すなわち駆動ラインとして使用するＹラインＹ２を駆動回路３の出力端子３３に接続するデータである。 In FIG. 14, each numerical value is obtained by replacing 3-bit data related to each terminal with a decimal number. The most significant data is a set value related to the terminal 30, and the least significant data is a set value related to the terminal 1.
In FIG. 14, each piece of data indicated by the symbol A is data for setting the unused terminals 1 to 5 to be floating. Each piece of data indicated by a symbol B is data for connecting the terminals 6 to 10 to the ground, that is, data for connecting the Y lines Y4, Y6, Y8, Y10, and Y12 not used as drive lines to the ground.
The data of the portion indicated by the symbol C is data for connecting the terminal 11 to the output terminal 33 of the drive circuit 3, that is, data for connecting the Y line Y2 used as the drive line to the output terminal 33 of the drive circuit 3.

符号Ｄで示す部分のデータは、端子１２〜１９を電圧変換回路４の入力端子４４、４５と接続するデータ、すなわち検出ラインとして使用するＸラインＸ１〜８を電圧検出回路４の入力端子４４、４５と接続するデータである。いずれの入力端子に接続されるかは検出パターンに従う。
符号Ｅで示す部分のデータは、端子２０を駆動回路３の出力端子３４に接続するデータ、すなわち駆動ラインとして使用するＹラインＹ１を駆動回路３の出力端子３４に接続するデータである。 The data of the part indicated by the symbol D is the data for connecting the terminals 12-19 to the input terminals 44, 45 of the voltage conversion circuit 4, that is, the X lines X1-8 used as detection lines are the input terminals 44 of the voltage detection circuit 4, 45 is data to be connected. Which input terminal is connected depends on the detection pattern.
The data of the portion indicated by the symbol E is data for connecting the terminal 20 to the output terminal 34 of the drive circuit 3, that is, data for connecting the Y line Y1 used as the drive line to the output terminal 34 of the drive circuit 3.

符号Ｆで示す部分の各データは、端子２１〜２５をグランドに接続するデータ、すなわち駆動ラインとして使用しないＹラインＹ３、Ｙ５、Ｙ７、Ｙ９、Ｙ１１をグランドに接続するデータである。符号Ｇで示す部分の各データは、使用しない端子２５〜３０をフローティングに設定するデータである。
次に、図１の駆動回路３の具体的な構成について、図３を参照して説明する。 Each piece of data indicated by the symbol F is data for connecting the terminals 21 to 25 to the ground, that is, data for connecting the Y lines Y3, Y5, Y7, Y9, and Y11 that are not used as drive lines to the ground. Each piece of data indicated by symbol G is data for setting the unused terminals 25 to 30 to be floating.
Next, a specific configuration of the drive circuit 3 in FIG. 1 will be described with reference to FIG.

駆動回路３は、図３に示すように、第１駆動回路３１と、第２駆動回路３２と、２つの出力端子３３、３４とを備えている。
第１駆動回路３１は、スイッチＳＷ１とスイッチＳＷ２を直列に接続し、スイッチＳＷ１の一端に高電位の電源電圧ＶＤＤ（例えば３．３Ｖ）を印加し、スイッチＳＷ２の一端に低電位の電源電圧ＶＳＳ（例えば０Ｖ）を印加している。そして、スイッチＳＷ１、ＳＷ２をオンオフ制御することにより、電源電圧ＶＤＤと電源電圧ＶＳＳとを出力端子３３から選択的に出力する。 As illustrated in FIG. 3, the drive circuit 3 includes a first drive circuit 31, a second drive circuit 32, and two output terminals 33 and 34.
The first drive circuit 31 connects the switch SW1 and the switch SW2 in series, applies a high-potential power supply voltage VDD (for example, 3.3 V) to one end of the switch SW1, and applies a low-potential power supply voltage VSS to one end of the switch SW2. (For example, 0 V) is applied. Then, the power supply voltage VDD and the power supply voltage VSS are selectively output from the output terminal 33 by performing on / off control of the switches SW1 and SW2.

第２駆動回路３２は、スイッチＳＷ３とスイッチＳＷ４を直列に接続し、スイッチＳＷ３の一端に電源電圧ＶＤＤを印加し、スイッチＳＷ４の一端に電源電圧ＶＳＳを印加している。そして、スイッチＳＷ３、ＳＷ４をオンオフ制御することにより、電源電圧ＶＤＤと電源電圧ＶＳＳとを出力端子３４から選択的に出力する。   The second drive circuit 32 connects the switch SW3 and the switch SW4 in series, applies the power supply voltage VDD to one end of the switch SW3, and applies the power supply voltage VSS to one end of the switch SW4. Then, the power supply voltage VDD and the power supply voltage VSS are selectively output from the output terminal 34 by performing on / off control of the switches SW3 and SW4.

次に、図１の電圧検出回路４の具体的な構成について、図４を参照して説明する。
電圧検出回路４は、図４に示すように、後述の入力電圧を積分する積分回路４１と、後述の入力電圧を積分する積分回路４２と、積分回路４１の出力電圧と積分回路４２の出力電圧との差分を求める演算をする減算回路４３と、２つの入力端子４４、４５と、を備えている。
積分回路４１は、図４に示すように、オペアンプＯＰ１と、積分コンデンサＣｆと、スイッチＳＷ６と、を備えている。 Next, a specific configuration of the voltage detection circuit 4 of FIG. 1 will be described with reference to FIG.
As shown in FIG. 4, the voltage detection circuit 4 includes an integration circuit 41 that integrates an input voltage described later, an integration circuit 42 that integrates an input voltage described later, an output voltage of the integration circuit 41, and an output voltage of the integration circuit 42. And a subtracting circuit 43 for calculating the difference between the two and two input terminals 44 and 45.
As shown in FIG. 4, the integration circuit 41 includes an operational amplifier OP1, an integration capacitor Cf, and a switch SW6.

オペアンプＯＰ１の反転入力端子（−）には入力電圧が入力され、オペアンプＯＰ１の非反転入力端子（＋）には電圧ＶＣＯＭ（ＶＤＤ／２）が印加される。また、オペアンプＯＰ１の反転入力端子と出力端子との間には、積分コンデンサＣｆとスイッチＳＷ６との並列回路が接続されている。
積分回路４２は、図４に示すように、オペアンプＯＰ２と、積分コンデンサＣｆと、スイッチＳＷ５と、を備えている。 The input voltage is input to the inverting input terminal (−) of the operational amplifier OP1, and the voltage VCOM (VDD / 2) is applied to the non-inverting input terminal (+) of the operational amplifier OP1. Further, a parallel circuit of an integrating capacitor Cf and a switch SW6 is connected between the inverting input terminal and the output terminal of the operational amplifier OP1.
As shown in FIG. 4, the integration circuit 42 includes an operational amplifier OP2, an integration capacitor Cf, and a switch SW5.

オペアンプＯＰ２の反転入力端子には入力電圧が入力され、オペアンプＯＰ２の非反転入力端子には電圧ＶＣＯＭ（ＶＤＤ／２）が印加される。また、オペアンプＯＰ２の反転入力端子と出力端子との間には、積分コンデンサＣｆとスイッチＳＷ５との並列回路が接続されている。
減算回路４３は、図４に示すように、オペアンプＯＰ３と、４つの抵抗Ｒ１〜Ｒ４と、を備えている。 The input voltage is input to the inverting input terminal of the operational amplifier OP2, and the voltage VCOM (VDD / 2) is applied to the non-inverting input terminal of the operational amplifier OP2. Further, a parallel circuit of an integrating capacitor Cf and a switch SW5 is connected between the inverting input terminal and the output terminal of the operational amplifier OP2.
As shown in FIG. 4, the subtraction circuit 43 includes an operational amplifier OP3 and four resistors R1 to R4.

オペアンプＯＰ３の反転入力端子には、積分回路４２の出力が抵抗Ｒ２を介して供給され、オペアンプＯＰ３の非反転入力端子には、積分回路４１の出力が抵抗Ｒ１を介して供給される。また、オペアンプＯＰ３の非反転入力端子は、抵抗Ｒ３を介してＶＣＯＭ（ＶＤＤ／２）に接続されている。そして、オペアンプＯＰ２の反転入力端子と出力端子との間には、帰還抵抗として抵抗Ｒ４が接続されている。   The output of the integrating circuit 42 is supplied to the inverting input terminal of the operational amplifier OP3 via the resistor R2, and the output of the integrating circuit 41 is supplied to the non-inverting input terminal of the operational amplifier OP3 via the resistor R1. The non-inverting input terminal of the operational amplifier OP3 is connected to VCOM (VDD / 2) via the resistor R3. A resistor R4 is connected as a feedback resistor between the inverting input terminal and the output terminal of the operational amplifier OP2.

次に、駆動回路３および電圧検出回路４の動作について、図５および図６を参照して説明する。
駆動回路３および電圧検出回路４は、図５に示すように、「状態１」の動作（充電動作）と「状態２」の動作（電荷−電圧変換動作）を一つの動作とし、これを繰り返す。
「状態１」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオン、ＳＷ２、ＳＷ３がオフとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオンになる。「状態２」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオフ、ＳＷ２、ＳＷ３がオンとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオフとなる。 Next, operations of the drive circuit 3 and the voltage detection circuit 4 will be described with reference to FIGS.
As shown in FIG. 5, the drive circuit 3 and the voltage detection circuit 4 repeat the operation of the “state 1” operation (charging operation) and the “state 2” operation (charge-voltage conversion operation) as one operation. .
In “state 1”, the switches SW1 and SW4 of the drive circuit 3 are turned on, SW2 and SW3 are turned off, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned on. In “state 2”, the switches SW1 and SW4 of the drive circuit 3 are turned off, SW2 and SW3 are turned on, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned off.

また、駆動回路３および電圧検出回路４は、図６に示すように、「状態１」〜「状態４」の動作を一つの動作とし、これを繰り返すようにしても良い。
図６の場合は、「状態１」および「状態２」では、スイッチＳＷ１〜ＳＷ６は第１の動作と同様にオンオフ動作する。そして、「状態３」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオフ、ＳＷ２、ＳＷ３がオンとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオンになる。「状態４」では、駆動回路３のスイッチＳＷ１、ＳＷ４がオン、ＳＷ２、ＳＷ３がオフとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオフになる。 Further, as shown in FIG. 6, the drive circuit 3 and the voltage detection circuit 4 may perform the operations of “state 1” to “state 4” as one operation and repeat this operation.
In the case of FIG. 6, in “State 1” and “State 2”, the switches SW1 to SW6 are turned on / off similarly to the first operation. In “state 3”, the switches SW1 and SW4 of the drive circuit 3 are turned off, SW2 and SW3 are turned on, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned on. In “state 4”, the switches SW1 and SW4 of the drive circuit 3 are turned on, SW2 and SW3 are turned off, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned off.

このような「状態１」〜「状態４」の動作と、これに対応するスイッチＳＷ１〜ＳＷ６のオンオフ状態をまとめると、図７のようになる。
図６に示す動作の場合には、状態１、２と状態３、４では、駆動回路３が同一の駆動ラインに極性の異なる電圧を印加することができ、電圧検出回路４は２回の測定を行うことができる（図８参照）。前記２回の測定の差をとることにより、低周波ノイズを除去する効果がある。 FIG. 7 shows a summary of the operations of “state 1” to “state 4” and the on / off states of the switches SW1 to SW6 corresponding thereto.
In the case of the operation shown in FIG. 6, in the states 1, 2, and 3, 4, the drive circuit 3 can apply voltages having different polarities to the same drive line, and the voltage detection circuit 4 performs two measurements. Can be performed (see FIG. 8). By taking the difference between the two measurements, there is an effect of removing low frequency noise.

（実施形態の動作）
次に、実施形態の動作について、図面を参照して説明する。
まず、駆動回路３および電位検出回路４の動作について、図８を参照して説明する。
図８は、タッチパネル１のＹラインＹ１、Ｙ２が駆動回路３に接続され、タッチパネル１のＸラインＸ１、Ｘ２が電圧検出回路４に接続された場合であり、ＸラインＸ１、Ｘ２とＹラインＹ１、Ｙ２の各交差部に形成される静電容量をＣ１〜Ｃ４とする。
そして、駆動回路３および電圧検出回路４は、図５に示すような「状態１」と「状態２」の動作を行う。 (Operation of the embodiment)
Next, the operation of the embodiment will be described with reference to the drawings.
First, operations of the drive circuit 3 and the potential detection circuit 4 will be described with reference to FIG.
FIG. 8 shows a case where the Y lines Y1 and Y2 of the touch panel 1 are connected to the drive circuit 3, and the X lines X1 and X2 of the touch panel 1 are connected to the voltage detection circuit 4, and the X lines X1 and X2 and the Y line Y1 are connected. , Y2 are electrostatic capacitances formed at each intersection.
Then, the drive circuit 3 and the voltage detection circuit 4 perform “state 1” and “state 2” operations as shown in FIG.

「状態１」の動作では、駆動回路３のスイッチＳＷ１、ＳＷ４がオン、ＳＷ２、ＳＷ３がオフとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオンになり、スイッチＳＷ１〜ＳＷ６のオンオフ状態は図８に示すようになる。
このため、駆動回路３により、ＹラインＹ２には高電位の電源電圧ＶＤＤ（例えば３．３Ｖ）が印加され、ＹラインＹ１には低電位の電源電圧ＶＳＳ（例えば０Ｖ）が印加される。またスイッチＳＷ５、ＳＷ６がオンになることにより、オペアンプＯＰ１、ＯＰ２はボルテージフォロワとなり、Ｘ１、Ｘ２は電圧ＶＣＯＭに駆動される。これにより、静電容量Ｃ１、Ｃ２が充電されるとともに静電容量Ｃ３、Ｃ４が充電される。 In the operation of “state 1”, the switches SW1 and SW4 of the drive circuit 3 are turned on, SW2 and SW3 are turned off, the switches SW5 and SW6 of the voltage detection circuit 4 are turned on, and the on / off states of the switches SW1 to SW6 are as shown in FIG. As shown.
For this reason, the drive circuit 3 applies a high-potential power supply voltage VDD (for example, 3.3 V) to the Y line Y2, and applies a low-potential power supply voltage VSS (for example, 0 V) to the Y line Y1. When the switches SW5 and SW6 are turned on, the operational amplifiers OP1 and OP2 become voltage followers, and X1 and X2 are driven to the voltage VCOM. Thereby, the electrostatic capacitances C1 and C2 are charged and the electrostatic capacitances C3 and C4 are charged.

その後、「状態２」の動作では、駆動回路３のスイッチＳＷ１、ＳＷ４がオフ、ＳＷ２、ＳＷ３がオンとなり、電圧検出回路４のスイッチＳＷ５、ＳＷ６がオフとなる。このため、静電容量Ｃ１、Ｃ２、Ｃ３、Ｃ４に充電された電荷の一部が積分回路４１、４２の積分コンデンサＣｆに移動し、オペアンプＯＰ１の出力端子には、以下の（１Ａ）式のような出力電圧Ｖｏｕｔ１が現れ、オペアンプＯＰ２の出力端子には、以下の（１Ｂ）式のような出力電圧Ｖｏｕｔ２が現れる。   Thereafter, in the operation of “state 2”, the switches SW1 and SW4 of the drive circuit 3 are turned off, SW2 and SW3 are turned on, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned off. Therefore, some of the charges charged in the capacitances C1, C2, C3, and C4 move to the integration capacitor Cf of the integration circuits 41 and 42, and the output terminal of the operational amplifier OP1 has the following equation (1A). An output voltage Vout1 like this appears, and an output voltage Vout2 like the following expression (1B) appears at the output terminal of the operational amplifier OP2.

Ｖｏｕｔ１＝ＶＣＯＭ＋｛（Ｃ１−Ｃ２）／Ｃｆ｝×ＶＤＤ・・・（１Ａ）
Ｖｏｕｔ２＝ＶＣＯＭ＋｛（Ｃ３−Ｃ４）／Ｃｆ｝×ＶＤＤ・・・（１Ｂ）
オペアンプＯＰ３では、オペアンプＯＰ１の出力電圧とオペアンプＯＰ２の出力電圧の差を求める演算が行われる。この結果、電圧検出回路４の出力電圧Ｖｏｕｔは、以下の（１Ｃ）式のようになる。 Vout1 = VCOM + {(C1-C2) / Cf} × VDD (1A)
Vout2 = VCOM + {(C3-C4) / Cf} * VDD (1B)
In the operational amplifier OP3, an operation for obtaining a difference between the output voltage of the operational amplifier OP1 and the output voltage of the operational amplifier OP2 is performed. As a result, the output voltage Vout of the voltage detection circuit 4 is expressed by the following equation (1C).

Ｖｏｕｔ＝ＶＣＯＭ＋｛（Ｃ１−Ｃ２−Ｃ３＋Ｃ４）／Ｃｆ｝×ＶＤＤ・・・（１Ｃ）
電圧検出回路４の出力電圧Ｖｏｕｔは、図５に示すように、「状態２」の期間内の所定のタイミングでＡ／Ｄ変換される。
次に、実施形態において、タッチパネル１のタッチ位置を検出する場合の動作について、図１、図２などを参照して説明する。 Vout = VCOM + {(C1-C2-C3 + C4) / Cf} * VDD (1C)
As shown in FIG. 5, the output voltage Vout of the voltage detection circuit 4 is A / D converted at a predetermined timing within the period of “state 2”.
Next, in the embodiment, an operation for detecting the touch position of the touch panel 1 will be described with reference to FIGS.

実施形態では、タッチパネル１のタッチ位置の検出のときの動作手順（駆動と検出の手順の組み合わせ）に従って予め定めてある、選択回路２の選択と接続の制御に係るデータが、メモリ１０に予め格納されている。
すなわち、メモリ１０には、例えば図１４に示すように、予め定めてある駆動パターンおよび検出パターン１〜８に応じて作成した、選択回路２のスイッチ部２１−１〜２１−８およびスイッチ部２２−１〜２２−８のそれぞれのスイッチＳＷ１１〜ＳＷ１５をオンオフ制御するための設定データが格納されている。 In the embodiment, data relating to selection of the selection circuit 2 and control of connection, which is determined in advance according to an operation procedure (combination of driving and detection procedures) when detecting the touch position of the touch panel 1, is stored in the memory 10 in advance. Has been.
That is, in the memory 10, for example, as shown in FIG. 14, the switch units 21-1 to 21-8 and the switch unit 22 of the selection circuit 2 created according to predetermined drive patterns and detection patterns 1 to 8. Setting data for controlling on / off of the switches SW11 to SW15 of -1 to 22-8 is stored.

ここで、上記の検出パターン１〜８は、後述のようにアダマール変換行列に応じて定めたものである。
そして、タッチパネル１のタッチ位置の検出動作が開始されると、制御回路８は、選択回路２の所定動作の制御に必要な設定データをメモリ１０から読み出すためのアドレスの生成を、アドレス生成回路９に指示する。この指示により、アドレス生成回路９はそのアドレスを生成し、この生成アドレスにより必要な設定データが、メモリ１０からラッチ１１に読み出される。 Here, the detection patterns 1 to 8 are determined according to the Hadamard transform matrix as described later.
When the operation of detecting the touch position of the touch panel 1 is started, the control circuit 8 generates an address for reading out setting data necessary for controlling the predetermined operation of the selection circuit 2 from the memory 10. To instruct. In response to this instruction, the address generation circuit 9 generates the address, and necessary setting data is read from the memory 10 to the latch 11 based on the generated address.

ラッチ１１に記憶される設定データに応じて、選択回路２は、タッチパネル１のＹラインＹ１〜Ｙ８のうち、予め定めてある２つのラインを駆動ラインとして選択する。この例では、駆動ラインとしてＹラインＹ１、Ｙ２を選択し、この選択したＹラインＹ１、Ｙ２を駆動回路３と接続する。この場合には、デコーダ２４−１がスイッチ部２２−１のスイッチＳＷ１３をオンとし、デコーダ２４−２がスイッチ部２２−２のスイッチＳＷ１４をオンとする（図２参照）。   In accordance with the setting data stored in the latch 11, the selection circuit 2 selects two predetermined lines among the Y lines Y1 to Y8 of the touch panel 1 as drive lines. In this example, Y lines Y 1 and Y 2 are selected as drive lines, and the selected Y lines Y 1 and Y 2 are connected to the drive circuit 3. In this case, the decoder 24-1 turns on the switch SW13 of the switch unit 22-1, and the decoder 24-2 turns on the switch SW14 of the switch unit 22-2 (see FIG. 2).

また、選択回路２は、ラッチ１１に記憶される設定データに応じて、タッチパネル１のＸラインＸ１〜Ｘ８のうちの一部を第１の検出ラインとして選択して電圧検出回路４の一方の入力端子と接続し、ＸラインＸ１〜Ｘ８のうちの残りを第２の検出ラインとして選択して電圧検出回路４の他方の入力端子と接続する。
ここで、メモリ１０に図１４に示す設定データが格納されており、例えば４番地の設定データが読み出された場合について説明する。ここで、４番地の設定データは、検出パターン５の動作に対応する（図１０（Ａ）参照）。 Further, the selection circuit 2 selects a part of the X lines X1 to X8 of the touch panel 1 as the first detection line according to the setting data stored in the latch 11, and inputs one of the voltage detection circuit 4 The other of the X lines X1 to X8 is selected as the second detection line and connected to the other input terminal of the voltage detection circuit 4.
Here, a case where the setting data shown in FIG. 14 is stored in the memory 10 and the setting data at address 4, for example, is read will be described. Here, the setting data at address 4 corresponds to the operation of the detection pattern 5 (see FIG. 10A).

この場合には、デコーダ２４−１に設定データ「１：（００１）」が入力され、デコーダ２４−２に設定データ「２：（０１０）」が入力される。このため、デコーダ２４−１がスイッチ部２２−１のスイッチＳＷ１３をオンとし、デコーダ２４−２がスイッチ部２２−２のスイッチＳＷ１４をオンとする。
このため、ＹラインＹ２が駆動回路３の出力端子３３と接続され、ＹラインＹ１が駆動回路３の出力端子３４と接続される。
また、デコーダ２３−１〜２３−４のそれぞれには、設定データ「５：（１０１）」が入力されるので、スイッチ部２１−１〜２１−４のスイッチＳＷ１１をオンとする。さらに、デコーダ２３−５〜２３−８のそれぞれには、設定データ「６：（１１０）」が入力されるので、スイッチ部２１−５〜２１−８のスイッチＳＷ１２をオンとする。 In this case, the setting data “1: (001)” is input to the decoder 24-1, and the setting data “2: (010)” is input to the decoder 24-2. Therefore, the decoder 24-1 turns on the switch SW13 of the switch unit 22-1, and the decoder 24-2 turns on the switch SW14 of the switch unit 22-2.
For this reason, the Y line Y2 is connected to the output terminal 33 of the drive circuit 3, and the Y line Y1 is connected to the output terminal 34 of the drive circuit 3.
Also, since the setting data “5: (101)” is input to each of the decoders 23-1 to 23-4, the switch SW11 of the switch units 21-1 to 21-4 is turned on. Furthermore, since the setting data “6: (110)” is input to each of the decoders 23-5 to 23-8, the switches SW12 of the switch units 21-5 to 21-8 are turned on.

このため、ＸラインＸ１〜Ｘ４が電圧検出回路４の入力端子４４に接続され、ＸラインＸ５〜Ｘ８が電圧検出回路４の入力端子４５に接続される。
図９（Ａ）〜（Ｄ）および図１０（Ｅ）〜（Ｈ）は、アダマール変換行列に応じて定めた８つの検出パターン１〜８と、これらの検出パターンに応じたＸラインＸ１〜Ｘ８と電圧検出回路４との接続状態を示している。 For this reason, the X lines X1 to X4 are connected to the input terminal 44 of the voltage detection circuit 4, and the X lines X5 to X8 are connected to the input terminal 45 of the voltage detection circuit 4.
9A to 9D and 10E to 10H show eight detection patterns 1 to 8 determined according to the Hadamard transformation matrix and X lines X1 to X8 according to these detection patterns. And the voltage detection circuit 4 are connected.

例えば、図９（Ａ）に示す検出パターン１の場合には、ＸラインＸ１〜Ｘ８が電圧検出回路４の一方の入力端子に接続され、電圧検出回路４の他方の入力端子はＶＣＯＭに接続される。また、図９（Ｂ）に示す検出パターン２の場合には、ＸラインＸ１、Ｘ３、Ｘ５、Ｘ７が電圧検出回路４の一方の入力端子に接続され、ＸラインＸ２、Ｘ４、Ｘ６、Ｘ８が電圧検出回路４の他方の入力端子は接続される。   For example, in the case of the detection pattern 1 shown in FIG. 9A, the X lines X1 to X8 are connected to one input terminal of the voltage detection circuit 4, and the other input terminal of the voltage detection circuit 4 is connected to VCOM. The In the case of the detection pattern 2 shown in FIG. 9B, the X lines X1, X3, X5, and X7 are connected to one input terminal of the voltage detection circuit 4, and the X lines X2, X4, X6, and X8 are connected. The other input terminal of the voltage detection circuit 4 is connected.

なお、図９および図１０における符号Ｃ１〜Ｃ８は、ＹラインＹ２と、ＸラインＸ１〜Ｘ８との各交差部に形成される静電容量であり、符号Ｃ９〜Ｃ１６は、ＹラインＹ１と、ＸラインＸ１〜Ｘ８との各交差部に形成される静電容量である。
図９（Ａ）に示す検出パターン１の場合には、電圧出力回路４の出力電圧Ｄ１は次のようになる。
Ｄ１＝ＶＣＯＭ＋｛（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６＋Ｃ７＋Ｃ８−Ｃ９−Ｃ１０−Ｃ１１−Ｃ１２−Ｃ１３−Ｃ１４−Ｃ１５−Ｃ１６）／Ｃｆ｝×ＶＤＤ
図９、図１０で示した検出パターンによる出力電圧Ｄｎは、次の（１Ｄ）式で表すことができる。 9 and 10, reference characters C <b> 1 to C <b> 8 are capacitances formed at the intersections of the Y line Y <b> 2 and the X lines X <b> 1 to X <b> 8. It is a capacitance formed at each intersection with the X lines X1 to X8.
In the case of the detection pattern 1 shown in FIG. 9A, the output voltage D1 of the voltage output circuit 4 is as follows.
D1 = VCOM + {(C1 + C2 + C3 + C4 + C5 + C6 + C7 + C8−C9−C10−C11−C12−C13−C14−C15−C16) / Cf} × VDD
The output voltage Dn based on the detection patterns shown in FIGS. 9 and 10 can be expressed by the following equation (1D).

Figure 2013080289
Figure 2013080289

また、図９および図１０における符号「＋」と「−」は、「＋」がｓｋ＝＋１であることを意味し、「−」がｓｋ＝−１であることを意味する。
次に、上記の検出パターン１〜８ごとに、駆動回路３および電圧検出回路４は、図５に示す「状態１」と「状態２」の動作を行い、電圧検出回路４はその検出パターンに応じた電位差を検出し、この検出電圧を出力電圧として出力する。 Also, the signs “+” and “−” in FIGS. 9 and 10 mean that “+” is sk = + 1 and “−” is sk = −1.
Next, for each of the detection patterns 1 to 8 described above, the drive circuit 3 and the voltage detection circuit 4 perform the operations of “state 1” and “state 2” shown in FIG. A corresponding potential difference is detected, and this detected voltage is output as an output voltage.

電圧検出回路４が、上記の検出パターン１〜８に応じて８つの電位差をそれぞれ検出する演算処理は、次の（２）式で表すことができる。   The calculation process in which the voltage detection circuit 4 detects the eight potential differences according to the detection patterns 1 to 8 can be expressed by the following equation (2).

Figure 2013080289
Figure 2013080289

（２）式において、Ｄ１〜Ｄ８は、８つの検出パターン１〜８に応じて得られる電圧検出回路４の出力電圧（検出電圧）である。右辺の変換行列は、アダマール変換行列である。Ｃ１〜Ｃ８は、ＹラインＹ２とＸラインＸ１〜Ｘ８との間の容量である。Ｃ９〜Ｃ１６は、ＹラインＹ１とＸラインＸ１〜Ｘ８との間の静電容量である。
アダマール変換行列の８つの各行は、上記の８つの検出パターン１〜８に相当する。また、各行の１、−１とは、各検出パターンのＸラインＸ１〜Ｘ８と電圧検出回路４の接続状態に対応する。
電圧検出回路４の出力電圧Ｄ１〜Ｄ８は、図５の「状態２」の動作の所定のタイミングにおいて、Ａ／Ｄ変換回路５でそれぞれＡ／Ｄ変換される。このＡ／Ｄ変換された各出力電圧Ｄ１〜Ｄ８は、容量算出回路６に順次記憶される。そして、出力電圧Ｄ１〜Ｄ８の記憶が完了すると、容量算出回路６は、記憶した出力電圧Ｄ１〜Ｄ８と変換行列であるアダマール変換行列とに基づき、静電容量差（Ｃ１−Ｃ９）、（Ｃ２−Ｃ１０）・・・（Ｃ８−Ｃ１６）をそれぞれ算出する演算を行う。
この容量算出回路６が行う演算処理は、次の（３）式で表すことができる。 In the formula (2), D1 to D8 are output voltages (detection voltages) of the voltage detection circuit 4 obtained according to the eight detection patterns 1 to 8. The transformation matrix on the right side is a Hadamard transformation matrix. C1 to C8 are capacities between the Y line Y2 and the X lines X1 to X8. C9 to C16 are capacitances between the Y line Y1 and the X lines X1 to X8.
Each of the eight rows of the Hadamard transform matrix corresponds to the eight detection patterns 1 to 8 described above. Further, 1 and −1 in each row correspond to the connection state between the X lines X1 to X8 of each detection pattern and the voltage detection circuit 4.
The output voltages D1 to D8 of the voltage detection circuit 4 are A / D converted by the A / D conversion circuit 5 at a predetermined timing of the operation of “state 2” in FIG. The A / D converted output voltages D1 to D8 are sequentially stored in the capacity calculation circuit 6. When the storage of the output voltages D1 to D8 is completed, the capacitance calculation circuit 6 determines the capacitance difference (C1-C9), (C2) based on the stored output voltages D1 to D8 and the Hadamard transformation matrix that is the transformation matrix. -C10)... (C8-C16) are calculated.
The arithmetic processing performed by the capacity calculation circuit 6 can be expressed by the following equation (3).

Figure 2013080289
Figure 2013080289

タッチ位置検出回路７は、容量算出回路６が算出した静電容量値（Ｃ１−Ｃ９）、（Ｃ２−Ｃ１０）・・・（Ｃ８−Ｃ１６）に基づいて、タッチパネル１の位置を検出する。
以上の動作は、タッチパネル１上のタッチ位置を１次元的な動作により検出する例であるが、タッチパネル１上のタッチ位置を２次元的な動作により検出する場合には、上記の動作を繰り返すことになる。 The touch position detection circuit 7 detects the position of the touch panel 1 based on the capacitance values (C1-C9), (C2-C10)... (C8-C16) calculated by the capacitance calculation circuit 6.
The above operation is an example in which the touch position on the touch panel 1 is detected by a one-dimensional operation. However, when the touch position on the touch panel 1 is detected by a two-dimensional operation, the above operation is repeated. become.

この場合には、駆動パターンに応じて選択回路２がＹラインＹ１〜Ｙ８と駆動回路３との接続を順次変更し、この変更ごとに、電圧検出回路４が、上記の検出パターン１〜８に応じて８つの電圧を検出する演算処理を行う。
以上のように、実施形態では、選択回路２やメモリ１０を備え、メモリ１０には、予め定めてある駆動パターンおよび検出パターン１〜８に応じて作成した、選択回路２のスイッチ部２１−１〜２１−８およびスイッチ部２２−１〜２２−８のそれぞれのスイッチＳＷ１１〜ＳＷ１５をオンオフ制御するための設定データを格納するようにした。 In this case, the selection circuit 2 sequentially changes the connection between the Y lines Y1 to Y8 and the drive circuit 3 according to the drive pattern, and the voltage detection circuit 4 changes to the detection patterns 1 to 8 for each change. In response, a calculation process for detecting eight voltages is performed.
As described above, the embodiment includes the selection circuit 2 and the memory 10, and the memory 10 includes the switch unit 21-1 of the selection circuit 2 created according to the predetermined drive pattern and detection patterns 1 to 8. Setting data for ON / OFF control of the switches SW11 to SW15 of the switches 21-8 and 22-1 to 22-8 is stored.

このため、実施形態によれば、タッチパネル１とは独立の信号処理回路１３を設計するときに、タッチパネル１上に配置される外部接続端子１−１〜１−８および１−１１〜１−１８の配置位置を考慮あるいは意識することなく設計することができる。
また、実施形態では、電圧検出回路４が、第１〜第８の検出パターンに応じた演算処理を行なって出力電圧Ｄ１〜Ｄ８をそれぞれ得るようにし、その各出力電圧Ｄ１〜Ｄ８を得るときに差動増幅を行うようにした。このため、その出力電圧Ｄ１〜Ｄ８を得るときにノイズを軽減できる上に、Ｓ／Ｎの向上を図ることができる。 For this reason, according to the embodiment, when designing the signal processing circuit 13 independent of the touch panel 1, the external connection terminals 1-1 to 1-8 and 1-11 to 1-18 arranged on the touch panel 1. It is possible to design without considering or conscious of the arrangement position.
In the embodiment, when the voltage detection circuit 4 obtains the output voltages D1 to D8 by performing arithmetic processing according to the first to eighth detection patterns, and obtains the output voltages D1 to D8. Differential amplification was performed. Therefore, noise can be reduced when the output voltages D1 to D8 are obtained, and S / N can be improved.

さらに、実施形態では、電圧検出回路４が出力電圧Ｄ１〜Ｄ８を得るために、タッチパネル１のライン間に形成される静電容量をオフセット調整用のコンデンサとして使用するようにしたので、かかるコンデンサを特に設ける必要がない。   Furthermore, in the embodiment, since the voltage detection circuit 4 uses the capacitance formed between the lines of the touch panel 1 as a capacitor for offset adjustment in order to obtain the output voltages D1 to D8, such a capacitor is used. There is no need to provide it.

本発明のタッチセンサの信号処理回路は、タッチセンサに適用できる上に、そのタッチセンサを含む表示装置にも適用することができる。   The signal processing circuit of the touch sensor of the present invention can be applied to a touch sensor and can also be applied to a display device including the touch sensor.

１・・・タッチパネル
２・・・選択回路
３・・・駆動回路
４・・・電圧検出回路
５・・・Ａ／Ｄ変換回路
６・・・容量算出回路
７・・・タッチ位置検出回路
８・・・制御回路
９・・・アドレス生成回路
１０・・・メモリ
１１・・・ラッチ
１３・・・信号処理回路
２１−１〜２１−８、２２−１〜２２−８・・・スイッチ部
２３−１〜２３−８、２４−１〜２４−８・・・デコーダ
２５〜２９・・・接続ライン
ＳＷ１〜ＳＷ６・・・スイッチ
ＳＷ１１〜ＳＷ１５・・・スイッチ DESCRIPTION OF SYMBOLS 1 ... Touch panel 2 ... Selection circuit 3 ... Drive circuit 4 ... Voltage detection circuit 5 ... A / D conversion circuit 6 ... Capacity calculation circuit 7 ... Touch position detection circuit 8- ..Control circuit 9 ... address generation circuit 10 ... memory 11 ... latch 13 ... signal processing circuits 21-1 to 21-8, 22-1 to 22-8 ... switch section 23- 1 to 23-8, 24-1 to 24-8 ... decoders 25 to 29 ... connection lines SW1 to SW6 ... switches SW11 to SW15 ... switches

Claims (6)

複数の第１のラインと、前記複数の第１のラインと絶縁層を介して交差するように配置される複数の第２のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、
駆動ラインに電圧を供給する駆動部と、
検出ライン上の電圧を検出する電圧検出部と、
タッチパネルのタッチ位置の検出のときの動作手順に従って予め定めてあるラインの選択と接続に係る設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記駆動ラインとして選択して前記駆動部と接続し、かつ、前記設定データを基に、前記複数の第１のラインおよび前記複数の第２のラインのうちから、予め定められたラインを前記検出ラインとして選択して前記電圧検出部と接続する選択部と、
前記設定データを格納するメモリと、
前記メモリに格納する設定データを読み出して前記選択部に出力する制御部と、
を備えることを特徴とするタッチセンサの信号処理回路。 A signal processing circuit of a touch sensor including a touch panel comprising: a plurality of first lines; and a plurality of second lines arranged to intersect the plurality of first lines via an insulating layer. ,
A drive unit for supplying voltage to the drive line;
A voltage detector for detecting the voltage on the detection line;
Based on setting data relating to selection and connection of a predetermined line in accordance with an operation procedure at the time of detecting the touch position of the touch panel, a predetermined value is selected from among the plurality of first lines and the plurality of second lines. The selected line is selected as the drive line and connected to the drive unit, and a predetermined line is selected from the plurality of first lines and the plurality of second lines based on the setting data. A selection unit that selects a line as the detection line and connects to the voltage detection unit;
A memory for storing the setting data;
A control unit that reads setting data stored in the memory and outputs the setting data to the selection unit;
A signal processing circuit for a touch sensor, comprising: 前記選択部は、
前記複数の第１のラインごとに設けた複数の第１のスイッチ部と、
前記複数の第２のラインごとに設けた複数の第２のスイッチ部と、
を備え、
前記複数の第１のスイッチ部のそれぞれは、
前記第１のラインと前記駆動部と接続する第１のスイッチと、
前記第１のラインと前記検出部と接続する第２のスイッチと、
を備え、
前記複数の第２のスイッチ部のそれぞれは、
前記第２のラインと前記駆動部と接続する第３のスイッチと、
前記第２のラインと前記検出部と接続する第４のスイッチと、
を備えることを特徴とする請求項１に記載のタッチセンサの信号処理回路。 The selection unit includes:
A plurality of first switch portions provided for each of the plurality of first lines;
A plurality of second switch sections provided for each of the plurality of second lines;
With
Each of the plurality of first switch units includes:
A first switch connecting the first line and the drive unit;
A second switch connected to the first line and the detector;
With
Each of the plurality of second switch parts is
A third switch connecting the second line and the drive unit;
A fourth switch connected to the second line and the detector;
The signal processing circuit of the touch sensor according to claim 1, comprising: 前記複数の第１のスイッチ部のそれぞれは、前記第１のラインとグランドとを接続する第５のスイッチをさらに備え、
前記複数の第２のスイッチ部のそれぞれは、前記第２のラインとグランドとを接続する第６のスイッチをさらに備えることを特徴とする請求項２に記載のタッチセンサの信号処理回路。 Each of the plurality of first switch units further includes a fifth switch for connecting the first line and the ground,
The touch sensor signal processing circuit according to claim 2, wherein each of the plurality of second switch units further includes a sixth switch that connects the second line and the ground. 前記選択部は、
前記複数の第１のスイッチ部ごとに設けた複数の第１デコーダと、
前記複数の第２のスイッチ部ごとに設けた複数の第２デコーダと、
をさらに備え、
前記複数の第１デコーダのそれぞれは、前記設定データにしたがって前記第１のスイッチと前記第２のスイッチを選択的にオンし、
前記複数の第２デコーダのそれぞれは、前記設定データにしたがって前記第３のスイッチと前記第４のスイッチを選択的にオンすることを特徴とする請求項２または請求項３に記載のタッチセンサの信号処理回路。 The selection unit includes:
A plurality of first decoders provided for each of the plurality of first switch sections;
A plurality of second decoders provided for each of the plurality of second switch sections;
Further comprising
Each of the plurality of first decoders selectively turns on the first switch and the second switch according to the setting data,
4. The touch sensor according to claim 2, wherein each of the plurality of second decoders selectively turns on the third switch and the fourth switch according to the setting data. 5. Signal processing circuit. 前記メモリは、前記第１のスイッチ、前記第２のスイッチ、前記第３のスイッチ、および前記第４のスイッチのそれぞれをオンオフ制御するデータが格納されていることを特徴とする請求項２乃至請求項４のうちのいずれか１項に記載のタッチセンサの信号処理回路。   3. The memory according to claim 2, wherein data for controlling on / off of each of the first switch, the second switch, the third switch, and the fourth switch is stored in the memory. Item 5. The signal processing circuit of the touch sensor according to any one of Items 4 to 4. 請求項１乃至請求項５のうちのいずれか１項に記載のタッチセンサの信号処理回路を備えることを特徴とするタッチセンサ。   A touch sensor comprising the signal processing circuit of the touch sensor according to claim 1.
JP2011218650A 2011-09-30 2011-09-30 Touch sensor signal processing circuit and touch sensor Expired - Fee Related JP5426633B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011218650A JP5426633B2 (en) 2011-09-30 2011-09-30 Touch sensor signal processing circuit and touch sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011218650A JP5426633B2 (en) 2011-09-30 2011-09-30 Touch sensor signal processing circuit and touch sensor

Publications (2)

Publication Number Publication Date
JP2013080289A true JP2013080289A (en) 2013-05-02
JP5426633B2 JP5426633B2 (en) 2014-02-26

Family

ID=48526626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011218650A Expired - Fee Related JP5426633B2 (en) 2011-09-30 2011-09-30 Touch sensor signal processing circuit and touch sensor

Country Status (1)

Country Link
JP (1) JP5426633B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276623A (en) * 1987-05-08 1988-11-14 Nippon Telegr & Teleph Corp <Ntt> Touch panel
JPH0221520A (en) * 1988-07-11 1990-01-24 Oki Electric Ind Co Ltd Touch panel input device
JPH05233137A (en) * 1992-02-18 1993-09-10 Hitachi Ltd Information processor
JP2000259351A (en) * 1999-03-10 2000-09-22 Keyence Corp Touch screen device
JP2010140465A (en) * 2008-12-12 2010-06-24 Wacom Co Ltd Device and method for detecting position of indicator in touch screen scanning
JP2011113506A (en) * 2009-11-30 2011-06-09 Casio Computer Co Ltd Touch panel input device, driving device for touch panel, driving method for touch panel and system display
JP2011138316A (en) * 2009-12-28 2011-07-14 Mitsubishi Electric Corp Touch panel and display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63276623A (en) * 1987-05-08 1988-11-14 Nippon Telegr & Teleph Corp <Ntt> Touch panel
JPH0221520A (en) * 1988-07-11 1990-01-24 Oki Electric Ind Co Ltd Touch panel input device
JPH05233137A (en) * 1992-02-18 1993-09-10 Hitachi Ltd Information processor
JP2000259351A (en) * 1999-03-10 2000-09-22 Keyence Corp Touch screen device
JP2010140465A (en) * 2008-12-12 2010-06-24 Wacom Co Ltd Device and method for detecting position of indicator in touch screen scanning
JP2011113506A (en) * 2009-11-30 2011-06-09 Casio Computer Co Ltd Touch panel input device, driving device for touch panel, driving method for touch panel and system display
JP2011138316A (en) * 2009-12-28 2011-07-14 Mitsubishi Electric Corp Touch panel and display device

Also Published As

Publication number Publication date
JP5426633B2 (en) 2014-02-26

Similar Documents

Publication Publication Date Title
JP6522089B2 (en) Touch circuit, touch sensing device, and touch sensing method
JP4945345B2 (en) Display device with touch panel
KR101542397B1 (en) Touch sensible display device and driving method thereof
JP5715703B2 (en) Touch sensor signal processing circuit and touch sensor
JP2009157916A (en) Display device and its driving method
CN111381713B (en) Touch display device and touch driving circuit
US9417741B2 (en) Capacitance sensing apparatus and touchscreen apparatus
US10001877B2 (en) Semiconductor device
CN103620532A (en) Touch panel controller and electronic apparatus employing same
JP2013246557A (en) Touch sensor signal processing circuit and touch sensor
CN103201715A (en) Linear system coefficient estimating method, linear device column value estimating method, capacitance detecting method, integrated circuit, touch sensor system, and electronic device
JP2007334358A (en) Liquid crystal display device and driving method thereof
JP2009122969A (en) Screen input-type image-displaying device
JP5443207B2 (en) Touch sensor device
CN106886329A (en) Use the touch control detection apparatus and method of one or more pixels in display device
JP6285832B2 (en) Touch panel input device and input detection method thereof
TW201913340A (en) Touch display device, touch circuit, and touch sensing method
KR20150001603A (en) Touch detecting apparatus and method
JPWO2014163107A1 (en) Touch panel position detection method, touch panel controller, touch panel system, and electronic device
KR20140105299A (en) Touch panel input apparatus and touch panel input detection method thereof
JP2013080290A (en) Signal processing circuit for touch sensor, and touch sensor
JP5426633B2 (en) Touch sensor signal processing circuit and touch sensor
JP2013246556A (en) Touch sensor signal processing circuit and touch sensor
JP2012221013A (en) Coordinate detection device
KR102378085B1 (en) Variable-gain amplification circuit, touch input sensing apparatus and touchscreen apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5426633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees