JP2013246556A - Touch sensor signal processing circuit and touch sensor - Google Patents

Touch sensor signal processing circuit and touch sensor Download PDF

Info

Publication number
JP2013246556A
JP2013246556A JP2012118533A JP2012118533A JP2013246556A JP 2013246556 A JP2013246556 A JP 2013246556A JP 2012118533 A JP2012118533 A JP 2012118533A JP 2012118533 A JP2012118533 A JP 2012118533A JP 2013246556 A JP2013246556 A JP 2013246556A
Authority
JP
Japan
Prior art keywords
circuit
lines
terminal
detection
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012118533A
Other languages
Japanese (ja)
Inventor
Hideaki Sasahara
英明 笹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2012118533A priority Critical patent/JP2013246556A/en
Publication of JP2013246556A publication Critical patent/JP2013246556A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a touch panel signal processing circuit capable of reducing noise generated when a touch panel is touched by a finger as well as improving the S/N ratio.SOLUTION: A selection circuit 2 selects two of Y lines Y1-Y8 as drive lines, and selects at least two of X lines X1-X8 as detection lines in accordance with a detection pattern selected from a plurality of detection patterns defined in accordance with a transformation matrix. A drive circuit 3 supplies voltage to each of the selected drive lines. A voltage detection circuit 4 detects difference in electrical potential between each pair of the selected detection lines. A capacitance computation circuit 6 performs computation using each of the detected potential difference values and the transformation matrix to derive differences in electrostatic capacitance between electrostatic capacitance at each intersection of one selected drive line with the selected detection lines and electrostatic capacitance at each intersection of the other selected drive line with the selected detection lines.

Description

本発明は、静電容量型のタッチパネルを含むタッチセンサの信号処理回路などに関するものである。   The present invention relates to a signal processing circuit of a touch sensor including a capacitive touch panel.

従来、この種のタッチパネルを含むタッチセンサに関する発明としては、特許文献1、特許文献2、特許文献3に記載される発明が知られている。
まず、特許文献1の発明は、第1の方向に延びる複数の第1電極と、第1の方向とは異なる第2の方向に延びる複数の第2電極と、駆動回路と、検出回路と、座標位置演算回路とを有している。
Conventionally, inventions described in Patent Document 1, Patent Document 2, and Patent Document 3 are known as inventions related to touch sensors including this type of touch panel.
First, the invention of Patent Document 1 includes a plurality of first electrodes extending in a first direction, a plurality of second electrodes extending in a second direction different from the first direction, a drive circuit, a detection circuit, And a coordinate position calculation circuit.

駆動回路は、複数の第1電極の中から2つの第1電極を順次選択し、当該選択された2つの第1電極の一方に基準電圧よりも高電位の電圧を、他方に基準電圧を供給する。また、検出回路は、選択した第2電極と高電位の電圧が供給された第1電極との間の静電容量Aと、選択した第2電極と基準電圧が供給された第1電極との間の静電容量Bとの間の容量差(A−B)を検出する。さらに、座標位置演算回路は、選択された第1電極および第2電極の位置と、容量差(A−B)に基づき観察者のタッチパネルへのタッチ位置を演算する。   The drive circuit sequentially selects two first electrodes from among the plurality of first electrodes, and supplies a voltage having a higher potential than the reference voltage to one of the two selected first electrodes and supplies a reference voltage to the other To do. The detection circuit includes a capacitance A between the selected second electrode and the first electrode supplied with the high potential voltage, and the selected second electrode and the first electrode supplied with the reference voltage. A capacitance difference (A−B) with the capacitance B is detected. Further, the coordinate position calculation circuit calculates the touch position of the observer on the touch panel based on the selected positions of the first electrode and the second electrode and the capacitance difference (A−B).

次に、特許文献2の発明は、タッチパネル上のタッチ位置を検出するタッチセンサ用の信号処理回路であって、駆動回路と、マルチプレクサと、2つの基準容量と、電荷増幅器と、を備えている。
駆動回路は、基板上の一方向に延びた複数の駆動ラインの中から2本の駆動ラインを選択し、選択された駆動ラインに交流駆動電圧を供給する。また、マルチプレクサは、複数の駆動ラインと交差するように延びた基板上の複数のセンスラインの中から、2本のセンスラインを選択する。
Next, the invention of Patent Document 2 is a signal processing circuit for a touch sensor that detects a touch position on a touch panel, and includes a drive circuit, a multiplexer, two reference capacitors, and a charge amplifier. .
The drive circuit selects two drive lines from a plurality of drive lines extending in one direction on the substrate, and supplies an AC drive voltage to the selected drive lines. Further, the multiplexer selects two sense lines from a plurality of sense lines on the substrate extending so as to intersect with the plurality of drive lines.

さらに、電荷増幅器は、差動増幅器が使用され、マルチプレクサによって選択された2つのセンスラインと駆動回路により選択された2つの駆動ラインとの間の容量値A1、A2と、2つの基準容量の容量値B1、B2との差に応じた出力電圧を出力する。
そして、特許文献2の発明の信号処理回路では、電荷増幅器から出力された出力電圧に基づいてタッチ位置を検出する。
Further, the charge amplifier uses a differential amplifier, and has capacitance values A1 and A2 between two sense lines selected by the multiplexer and two drive lines selected by the drive circuit, and two reference capacitances. An output voltage corresponding to the difference between the values B1 and B2 is output.
In the signal processing circuit according to the invention of Patent Document 2, the touch position is detected based on the output voltage output from the charge amplifier.

特許文献3の発明は、検出領域における2つの次元のうち一方の次元に対応する複数の送信電極と、他方の次元に対応する受信電極と、送信電極の少なくとも二つ以上の電極に周期的な交流電圧を同時に印加するマルチライン駆動手段と、電流測定手段と、演算手段と、制御手段とにより構成される。
演算手段は、電流測定手段で測定した電流値あるいは蓄積された電荷量を線形演算し送信電極と受信電極の各交点の静電容量に対応した値に変換する線形演算手段と、線形演算手段の出力から検出領域への物体の接近判定或いは接近位置を求める近接演算手段とにより構成される。線形演算手段は、計算の途中結果を記憶する記憶手段を備える。
In the invention of Patent Document 3, a plurality of transmission electrodes corresponding to one of the two dimensions in the detection region, a reception electrode corresponding to the other dimension, and at least two of the transmission electrodes are periodically provided. A multi-line driving means for simultaneously applying an alternating voltage, a current measuring means, a computing means, and a control means are included.
The calculation means includes a linear calculation means for linearly calculating the current value measured by the current measurement means or the accumulated charge amount, and converting the current value into a value corresponding to the capacitance at each intersection of the transmission electrode and the reception electrode, and a linear calculation means It is comprised with the proximity calculation means which calculates | requires the approach determination or approach position of the object from an output to a detection area. The linear operation means includes storage means for storing the intermediate result of the calculation.

特開2009−15489号公報JP 2009-15490 A 特開2010−282539号公報JP 2010-282539 A 特開2011−047774号公報JP 2011-047774 A

特許文献1に記載の発明によれば、寄生容量をキャンセルして、小さな電極間容量が検出可能となり、電極数が多い高分解能のタッチセンサを実現することが可能となるが、タッチパネルに指を触れるときに発生するノイズを軽減(抑圧)することができない。
これに対して、特許文献2に記載の発明によれば、電荷増幅器で差動増幅を行うので、タッチパネルに指を触れるときに発生するノイズを軽減することができるが、寄生容量をキャンセルするために大きな静電容量を内蔵しなければならない。また、特許文献2記載の発明でもノイズ軽減は十分ではない。
According to the invention described in Patent Document 1, it is possible to cancel a parasitic capacitance and detect a small inter-electrode capacitance and realize a high-resolution touch sensor having a large number of electrodes. Noise generated when touching cannot be reduced (suppressed).
On the other hand, according to the invention described in Patent Document 2, since differential amplification is performed by the charge amplifier, noise generated when a finger touches the touch panel can be reduced, but parasitic capacitance is canceled. Must have a large capacitance. Further, the invention described in Patent Document 2 is not sufficient in noise reduction.

特許文献3記載の発明によれば、周期的な交流信号を複数の駆動ラインに加え、受信後に線形演算しているが、駆動電極のみマルチライン駆動によるS/N改善を見込んでおり、効果は限定的である。また、タッチによる静電容量の変化の情報を取り出す仕組みがない。
このような背景の下において、タッチセンサの信号処理に関し、新たな信号処理を採用するようにしたタッチセンサの信号処理回路の新たな出現が望まれる。
According to the invention described in Patent Document 3, periodic AC signals are added to a plurality of drive lines, and linear calculation is performed after reception. However, only the drive electrodes are expected to improve S / N by multi-line drive, and the effect is Limited. In addition, there is no mechanism for extracting information on changes in capacitance due to touch.
Under such circumstances, a new appearance of the signal processing circuit of the touch sensor that adopts the new signal processing is desired for the signal processing of the touch sensor.

さらに、タッチセンサの信号処理回路の新たな出現に際しては、タッチパネルに指を触れるときに発生するノイズを軽減することができる上に、S/Nの向上を図ることが望まれる。
そこで、本発明の目的は、タッチセンサの信号処理に関し、新たな信号処理を採用するようにしたタッチセンサの信号処理回路を提供することにある。
Furthermore, when a signal processing circuit of a touch sensor newly appears, it is desired to reduce noise generated when a finger touches the touch panel and to improve S / N.
Therefore, an object of the present invention is to provide a signal processing circuit for a touch sensor that employs new signal processing with respect to the signal processing of the touch sensor.

また、本発明の他の目的は、タッチセンサの信号処理に関し、タッチパネルに指を触れるときに発生するノイズを軽減することができる上に、S/Nの向上を図ることができるようにしたタッチセンサの信号処理回路を提供することにある。   Another object of the present invention relates to signal processing of a touch sensor, which can reduce noise generated when a finger touches the touch panel and can improve S / N. It is to provide a signal processing circuit of a sensor.

上記の課題を解決して本発明の目的を達成するために、本発明は、以下のように構成される。
第1の発明は、複数の第1のラインと、前記複数の第1のラインと絶縁層を介して交差するように配置される複数の第2のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、第1の駆動端子および第2の駆動端子と、第1の検出端子および第2の検出端子と、を有し、前記第1の駆動端子と前記第1の検出端子の間に接続される第1の静電容量と、前記第2の駆動端子と前記第1の検出端子の間に接続される第2の静電容量との差を第1の容量差として求め、前記第1の駆動端子と前記第2の検出端子の間に接続される第3の静電容量と、前記第2の駆動端子と前記第2の検出端子の間に接続される第4の静電容量との差を第2の容量差として求め、前記第1の容量差と第2の容量差との差を第3の容量差として求め、前記第1の容量差、前記第2の容量差、および前記第3の容量差のうちのいずれか1つを選択して所定の信号に変換して出力する容量測定回路と、前記複数の第1のラインと第2のラインのそれぞれを、前記第1の駆動端子、前記第2の駆動端子、前記第1の検出端子、前記第2の検出端子、所定の電位に接続可能である選択回路と、を備える。
In order to solve the above problems and achieve the object of the present invention, the present invention is configured as follows.
According to a first aspect of the present invention, there is provided a touch sensor including a touch panel including a plurality of first lines and a plurality of second lines arranged to intersect the plurality of first lines via an insulating layer. A signal processing circuit, comprising a first drive terminal and a second drive terminal, a first detection terminal and a second detection terminal, wherein the first drive terminal and the first detection terminal A difference between the first capacitance connected between the second capacitance and the second capacitance connected between the second drive terminal and the first detection terminal is obtained as a first capacitance difference. , A third capacitance connected between the first drive terminal and the second detection terminal, and a fourth capacitance connected between the second drive terminal and the second detection terminal. The difference from the capacitance is obtained as a second capacitance difference, and the difference between the first capacitance difference and the second capacitance difference is defined as a third capacitance difference. Therefore, a capacitance measuring circuit that selects any one of the first capacitance difference, the second capacitance difference, and the third capacitance difference, converts the capacitance into a predetermined signal, and outputs the signal, and the plurality of capacitance measurement circuits. Each of the first line and the second line can be connected to the first drive terminal, the second drive terminal, the first detection terminal, the second detection terminal, and a predetermined potential. A selection circuit.

第2の発明は、第1の発明において、容量が可変であって一方の端子が前記第1の検出端子に接続される第1のコンデンサと、第1のスイッチと、を備える第1のオフセット調整回路と、容量が可変であって一方の端子が前記第2の検出端子に接続される第2のコンデンサと、第2のスイッチとを備える第2のオフセット調整回路と、をさらに備え、前記第1のスイッチは、前記第1のコンデンサの他方の端子を、前記第1の駆動端子、前記第2の駆動端子のいずれかに接続し、あるいはどちらにも接続しない設定が可能であり、前記第2のスイッチは、前記第2のコンデンサの他方の端子を、前記第1の駆動端子、前記第2の駆動端子のいずれかに接続し、あるいはどちらにも接続しない設定が可能である。   According to a second invention, in the first invention, the first offset comprises: a first capacitor having a variable capacitance and having one terminal connected to the first detection terminal; and a first switch. A second offset adjustment circuit comprising: an adjustment circuit; a second capacitor having a variable capacitance and having one terminal connected to the second detection terminal; and a second switch. The first switch can be set so that the other terminal of the first capacitor is connected to either the first drive terminal or the second drive terminal, or neither is connected to the first drive terminal. The second switch can be set so that the other terminal of the second capacitor is connected to either the first drive terminal or the second drive terminal, or neither is connected.

第3の発明は、第2の発明において、前記選択回路は、予め決めてある変換行列に応じて定められた複数の検出パターンのうちの1つの検出パターンが選択されるたびに、当該選択される検出パターンに応じて、前記複数の第1のラインおよび前記複数の第2のラインの中から少なくとも1つのラインを前記第1の駆動端子に接続し、前記複数の第1のラインおよび前記複数の第2のラインの中から0本以上のラインを前記第2の駆動端子に接続し、前記複数の第1のラインおよび前記複数の第2のラインの中から少なくとも1つのラインを前記第1の検出端子に接続し、前記複数の第1のラインおよび前記複数の第2のラインの中から0本以上のラインを前記第2の検出端子に接続する。   In a third aspect based on the second aspect, the selection circuit is selected each time a detection pattern is selected from a plurality of detection patterns determined in accordance with a predetermined conversion matrix. The plurality of first lines and the plurality of second lines are connected to the first drive terminal according to a detection pattern, and the plurality of first lines and the plurality of second lines are connected to the first drive terminal. And zero or more lines are connected to the second drive terminal, and at least one of the plurality of first lines and the plurality of second lines is connected to the first line. And zero or more lines among the plurality of first lines and the plurality of second lines are connected to the second detection terminal.

第4の発明は、第3の発明において、前記第1オフセット調整回路は、前記複数の検出パターンのそれぞれに対してタッチパネルにタッチしていないときの前記第1の容量差が最小になるようにあらかじめ校正しておき、前記第2のオフセット調整回路は、前記タッチしていないときの前記第2の容量差が最小になるようにあらかじめ校正しておく。
第5の発明は、第4の発明において、前記複数の検出パターンに対応する前記容量測定回路の各出力信号と前記変換行列とを基に演算を行い、前記第1の駆動端子に接続されたラインと前記第1の検出端子および前記第2の検出端子に接続された各ラインとの各交差部における静電容量と、これに対応する、前記選択された第2の駆動端子に接続されたラインと前記第1の検出端子および前記第2の検出端子に接続された各ラインとの各交差部における静電容量との差の静電容量をそれぞれ算出する容量算出部を、さらに備える。
In a fourth aspect based on the third aspect, the first offset adjustment circuit is configured to minimize the first capacitance difference when the touch panel is not touched for each of the plurality of detection patterns. Calibration is performed in advance, and the second offset adjustment circuit is calibrated in advance so that the second capacitance difference when not touching is minimized.
According to a fifth invention, in the fourth invention, the calculation is performed based on each output signal of the capacitance measurement circuit corresponding to the plurality of detection patterns and the conversion matrix, and is connected to the first drive terminal. Capacitance at each intersection of a line and each line connected to the first detection terminal and the second detection terminal, and corresponding to the selected second drive terminal The apparatus further includes a capacitance calculating unit that calculates a capacitance of a difference between each line and a capacitance at each intersection between the first detection terminal and each line connected to the second detection terminal.

第6の発明は、第4の発明において、前記複数の検出パターンに対応する前記容量測定回路の各出力信号と前記変換行列とを基に演算を行い、前記複数の第1のラインと前記複数の第2のラインとの各交差部における静電容量をそれぞれ算出する容量算出部を、さらに備える。
第7の発明は、第5または第6の発明において、前記容量算出部は、前記容量測定回路の出力信号をタッチパネルにタッチしたときの静電容量の変化分に応じた信号に変換した後、変換後の信号と前記変換行列とを基に演算を行う。
In a fourth aspect based on the fourth aspect, the calculation is performed based on each output signal of the capacitance measuring circuit corresponding to the plurality of detection patterns and the conversion matrix, and the plurality of first lines and the plurality of lines are calculated. And a capacitance calculating unit that calculates the capacitance at each intersection with the second line.
According to a seventh invention, in the fifth or sixth invention, after the capacitance calculation unit converts the output signal of the capacitance measurement circuit into a signal corresponding to a change in capacitance when the touch panel is touched, An operation is performed based on the converted signal and the conversion matrix.

第8の発明は、第5乃至第7の発明のうちのいずれかの発明において、前記容量測定回路の出力信号と前記変換行列とを基に演算を行う前に、タッチパネルにタッチしていないときの前記容量測定回路の出力が0になるように前記出力信号を補正するオフセット補正回路を、さらに備える。
第9の発明は、第5乃至第8の発明のうちのいずれかの発明において、前記変換行列は、前記複数の第1のラインまたは前記複数の第2のラインの個数以上のサイズの変換行列を使用し、前記複数の検出パターンは、前記変換行列の行ベクトルまたは列ベクトルの一部を除いて行数または列数を前記複数の第1のラインまたは前記複数の第2のラインの個数に一致させた行列を基に予め定め、前記容量算出部は、前記行列の転置行列または一般化逆行列を使用する。
The eighth invention is the invention according to any one of the fifth to seventh inventions, wherein the touch panel is not touched before performing the calculation based on the output signal of the capacitance measuring circuit and the conversion matrix. And an offset correction circuit for correcting the output signal so that the output of the capacitance measuring circuit becomes zero.
In a ninth aspect based on any one of the fifth to eighth aspects, the transformation matrix is a transformation matrix having a size equal to or larger than the number of the plurality of first lines or the plurality of second lines. And the number of rows or the number of columns excluding a part of the row vector or column vector of the transformation matrix is set to the number of the plurality of first lines or the plurality of second lines. Based on the matched matrix, the capacity calculation unit uses a transposed matrix or a generalized inverse matrix of the matrix.

第10の発明は、第5乃至第8の発明のうちのいずれかの発明において、前記変換行列は、第1の変換行列と第2の変換行列とを使用し且つ、前記第1の変換行列および第2の変換行列のいずれか一方は、前記複数の第1のラインの個数以上のサイズの第1の変換行列であるかまたは前記複数の第2のラインの個数以上のサイズの第2の変換行列であって、前記複数の検出パターンは、前記第1の変換行列と前記第2の変換行列とを基に予め定め、且つ前記第1の変換行列のサイズが前記複数の第1のラインの個数以上のサイズである場合には、前記第1の変換行列の行ベクトルまたは列ベクトルの一部を除いた第3の変換行列を前記第1の変換行列として用い、前記第2の変換行列のサイズが前記複数の第2のラインの個数以上のサイズである場合には、前記第2の変換行列の行ベクトルまたは列ベクトルの一部を除いた第4の変換行列を前記第2の変換行列として用いて予め定め、前記容量算出部は、前記第1の変換行列および前記第2の変換行列の各転置行列またはそれらの各一般化逆行列を使用する。   In a tenth aspect based on any one of the fifth to eighth aspects, the conversion matrix uses a first conversion matrix and a second conversion matrix, and the first conversion matrix is used. And the second transformation matrix is a first transformation matrix having a size greater than or equal to the number of the plurality of first lines, or a second transformation matrix having a size greater than or equal to the number of the plurality of second lines. The plurality of detection patterns are predetermined based on the first conversion matrix and the second conversion matrix, and the size of the first conversion matrix is the plurality of first lines. The third transformation matrix excluding a part of the row vector or column vector of the first transformation matrix is used as the first transformation matrix, and the second transformation matrix Is a size that is greater than the number of the plurality of second lines. The second conversion matrix is determined in advance using the fourth conversion matrix excluding a part of the row vector or column vector of the second conversion matrix as the second conversion matrix, and the capacity calculation unit And the transposed matrices of the second transformation matrix or their generalized inverse matrices.

第11の発明は、第3乃至第10の発明のうちのいずれかの発明において、前記変換行列は、アダマール変換行列である。
第12の発明は、複数の第1のラインと、前記複数の第1のラインと絶縁層を介して交差するように配置される複数の第2のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、第1の駆動端子および第2の駆動端子と、検出端子とを有し、前記第1の駆動端子と前記検出端子の間に接続される第1の静電容量と、前記第2の駆動端子と前記検出端子の間に接続される第2の静電容量との差の容量差を求め、当該求めた容量差を所定の信号に変換して出力する容量測定回路と、前記複数の第1のラインと第2のラインのそれぞれを、前記第1の駆動端子、前記第2の駆動端子、前記検出端子、所定の電位に接続可能である選択回路と、を備える。
In an eleventh aspect based on any one of the third to tenth aspects, the transformation matrix is a Hadamard transformation matrix.
A twelfth invention is a touch sensor including a touch panel including a plurality of first lines and a plurality of second lines arranged to intersect the plurality of first lines via an insulating layer. A signal processing circuit having a first drive terminal, a second drive terminal, and a detection terminal, and a first capacitance connected between the first drive terminal and the detection terminal; A capacitance measuring circuit that obtains a capacitance difference of a difference between a second capacitance connected between the second drive terminal and the detection terminal, converts the obtained capacitance difference into a predetermined signal, and outputs the signal. And each of the plurality of first lines and second lines includes the first drive terminal, the second drive terminal, the detection terminal, and a selection circuit that can be connected to a predetermined potential. .

第13の発明は、第12の発明において、容量が可変であって一方の端子が前記第1の検出端子に接続されるコンデンサと、スイッチと、を備えるオフセット調整回路をさらに備え、前記スイッチは、前記コンデンサの他方の端子を、前記第1の駆動端子、前記第2の駆動端子のいずれかに接続し、あるいはどちらにも接続しない設定が可能である。
第14の発明は、第13の発明において、前記選択回路は、予め決めてある変換行列に応じて定められた複数の検出パターンのうちの1つの検出パターンが選択されるたびに、当該選択される検出パターンに応じて、前記複数の第1のラインの中から少なくとも1つのラインを前記第1の駆動端子に接続し、前記複数の第1のラインの中から0本以上のラインを前記第2の駆動端子に接続し、前記複数の第2のラインの中から少なくとも1つのラインを前記の検出端子に接続する。
According to a thirteenth aspect, in the twelfth aspect, the present invention further includes an offset adjustment circuit including a capacitor having a variable capacitance and one terminal connected to the first detection terminal, and a switch, The other terminal of the capacitor can be connected to either the first drive terminal or the second drive terminal, or can be set not to be connected to either.
In a fourteenth aspect based on the thirteenth aspect, the selection circuit is selected each time one detection pattern is selected from a plurality of detection patterns determined in accordance with a predetermined conversion matrix. In accordance with the detection pattern, at least one line from the plurality of first lines is connected to the first drive terminal, and zero or more lines from the plurality of first lines are connected to the first drive terminal. And at least one line of the plurality of second lines is connected to the detection terminal.

第15の発明は、第14の発明において、前記オフセット調整回路は、前記複数の検出パターンのそれぞれに対してタッチパネルにタッチしていないときの前記容量差が最小になるようにあらかじめ校正しておく。
第16の発明は、第15の発明において、前記複数の検出パターンに対応する前記容量測定回路の各出力信号と前記変換行列とを基に演算を行い、前記選択された駆動ラインと前記選択された各検出ラインとの各交差部における静電容量をそれぞれ算出する容量算出部を、さらに備える。
In a fifteenth aspect based on the fourteenth aspect, the offset adjustment circuit calibrates the plurality of detection patterns in advance so that the capacitance difference is minimized when the touch panel is not touched. .
In a sixteenth aspect based on the fifteenth aspect, an operation is performed based on each output signal of the capacitance measuring circuit corresponding to the plurality of detection patterns and the conversion matrix, and the selected drive line and the selected line are selected. And a capacitance calculating unit that calculates the capacitance at each intersection with each detection line.

第17の発明は、第16の発明において、前記容量算出部は、前記容量測定回路の出力信号をタッチパネルにタッチしたときの静電容量の変化分に応じた信号に変換した後、変換後の信号と前記変換行列とを基に演算を行う。
第18の発明は、第16または第17の発明において、前記容量測定回路の出力信号と前記変換行列とを基に演算を行う前に、タッチパネルにタッチしていないときの前記容量測定回路の出力が0になるように前記出力信号を補正するオフセット補正回路を、さらに備える。
In a seventeenth aspect based on the sixteenth aspect, the capacitance calculation unit converts the output signal of the capacitance measurement circuit into a signal corresponding to a change in capacitance when the touch panel is touched, and An operation is performed based on the signal and the conversion matrix.
In an eighteenth aspect based on the sixteenth or seventeenth aspect, the output of the capacitance measuring circuit when the touch panel is not touched before performing the calculation based on the output signal of the capacitance measuring circuit and the conversion matrix. And an offset correction circuit for correcting the output signal so that becomes zero.

第19の発明は、第16乃至第18の発明のうちのいずれかの発明において、前記変換行列は、前記複数の第1のラインまたは前記複数の第2のラインの個数以上のサイズの変換行列を使用し、前記複数の検出パターンは、前記変換行列の行ベクトルまたは列ベクトルの一部を除いて行数または列数を前記複数の第1のラインまたは前記複数の第2のラインの個数に一致させた行列を基に予め定め、前記容量算出部は、前記行列の転置行列または一般化逆行列を使用する。   In a nineteenth aspect based on any one of the sixteenth to eighteenth aspects, the transformation matrix is a transformation matrix having a size equal to or larger than the number of the plurality of first lines or the plurality of second lines. And the number of rows or the number of columns excluding a part of the row vector or column vector of the transformation matrix is set to the number of the plurality of first lines or the plurality of second lines. Based on the matched matrix, the capacity calculation unit uses a transposed matrix or a generalized inverse matrix of the matrix.

第20の発明は、第14乃至第19の発明のうちのいずれかの発明において、前記変換行列は、アダマール変換行列である。
第21の発明は、第3乃至第11の発明、および第14乃至第20の発明のうちのいずれかの発明において、前記選択回路は、前記複数の検出パターンごとに、前記第1の駆動端子に接続するラインおよび前記第2の駆動端子に接続するラインを変更し、前記第1の駆動端子および第2の駆動端子に接続するラインの変更に応じて、前記第1の検出端子に接続するラインおよび前記第2の検出端子に接続するラインを変更する。
In a twentieth aspect based on any one of the fourteenth to nineteenth aspects, the transformation matrix is a Hadamard transformation matrix.
According to a twenty-first aspect, in any one of the third to eleventh aspects and the fourteenth to twentieth aspects, the selection circuit includes the first drive terminal for each of the plurality of detection patterns. The line connected to the first drive terminal and the line connected to the second drive terminal are changed, and the line connected to the first drive terminal and the second drive terminal is changed to connect to the first detection terminal. The line and the line connected to the second detection terminal are changed.

第22の発明は、第3乃至第11の発明、および第14乃至第21の発明のうちのいずれかの発明において、前記選択回路は、前記複数の検出パターンのうちの所定の検出パターンのときには、前記第1の駆動端子に接続するラインとして選択したラインの前記第1の駆動端子への接続を前記第1の検出端子への接続に変更し、前記第2の駆動端子に接続するラインとして選択したラインの前記第2の駆動端子への接続を前記第2の検出端子への接続に変更し、前記第1の検出端子に接続するラインとして選択したラインの前記第1の検出端子への接続を前記第1の駆動端子への接続に変更し、前記第2の検出端子に接続するラインとして選択したラインの前記第2の検出端子への接続を第2の駆動端子への接続に変更する。   In a twenty-second aspect based on any one of the third to eleventh aspects and the fourteenth to twenty-first aspects, the selection circuit is a predetermined detection pattern of the plurality of detection patterns. The line selected as the line connected to the first drive terminal is changed to the connection to the first detection terminal, and the line connected to the second drive terminal is changed. The connection of the selected line to the second drive terminal is changed to the connection to the second detection terminal, and the line selected as the line to be connected to the first detection terminal is connected to the first detection terminal. The connection is changed to the connection to the first drive terminal, and the connection of the line selected as the line to be connected to the second detection terminal is changed to the connection to the second drive terminal. To do.

第23の発明は、第5乃至第10の発明、および第16乃至第19の発明のうちのいずれかの発明において、前記容量算出部は、前記複数の検出パターンのうち所定の検出パターンのときには、前記容量測定回路の出力信号を0として処理する。
第24の発明は、タッチセンサにおいて、第1乃至第23の発明のうちのいずれかの発明のタッチセンサの信号処理回路を備える。
According to a twenty-third aspect of the invention, in any one of the fifth to tenth aspects of the invention and the sixteenth to nineteenth aspects of the invention, the capacity calculation unit is a predetermined detection pattern among the plurality of detection patterns. The output signal of the capacitance measuring circuit is processed as 0.
According to a twenty-fourth aspect, in the touch sensor, the touch sensor signal processing circuit according to any one of the first to twenty-third aspects is provided.

第25の発明は、複数の第1のライン及び前記複数の第1のラインと絶縁層を介して交差するように配置される複数の第2のラインを備えるタッチパネルと、駆動電圧を出力する第1の出力端子及び第2の出力端子を有する駆動回路と、第1の入力端子の入力電圧に応じた第1の電圧を出力する第1の動作と、前記第1の入力端子の入力電圧に応じた第1の電圧と第2の入力端子の入力電圧に応じた第2の電圧との差分電圧を検出して出力する第2の動作とを選択的に行う電圧検出回路と、前記複数の第1のラインと前記複数の第2のラインと前記駆動回路の第1の出力端子または第2の出力端子との間で選択的な接続と、前記複数の第1のラインと前記複数の第2のラインと前記電圧検出回路の第1の入力端子または第2の入力端子との間で選択的な接続を行う選択回路と、容量が可変であって一方の端子が前記電圧検出回路の第1の入力端子に接続されるとともに他方の端子が前記駆動回路の第1の出力端子あるいは第2の出力端子に接続自在な第1のコンデンサと、容量が可変であって一方の端子が前記電圧検出回路の第2の入力端子に接続されるとともに他方の端子が前記駆動回路の第1の出力端子あるいは第2の出力端子に接続自在な第2のコンデンサとを有する静電容量回路と、を含むタッチセンサの信号処理方法であって、コンピュータが、予め決めてある変換行列に応じて定められた複数の検出パターンのうちの1つの検出パターンを選択し、当該選択された検出パターンに応じて、前記複数の第1のラインあるいは前記複数の第2のラインの中から、1つ以上のラインを第1の駆動ライン群として選択し、または前記第1の駆動ライン群に加えて前記第1の駆動ライン群とは異なる0本以上のラインを第2の駆動ライン群として選択し、前記第1の駆動ライン群を前記駆動回路の第1の出力端子に接続し、前記第2の駆動ライン群を前記駆動回路の第2の出力端子に接続するように、前記選択回路の動作を制御する第1ステップと、前記複数の第1のラインあるいは前記複数の第2のラインの中から、1つ以上のラインを第1の検出ライン群として選択し、前記複数の第1のラインあるいは前記複数の第2のラインの中から、0本以上のラインを第2の検出ライン群として選択し、前記第1の検出ライン群を前記電圧検出回路の第1の入力端子に接続し、前記第2の検出ライン群を前記電圧検出回路の第2の入力端子に接続するように、前記選択回路の動作を制御する第2ステップと、前記電圧検出回路が行う第1の動作または第2の動作のうちの一方を設定する第3ステップと、前記第1および第2のコンデンサの各容量を設定し、前記第1のコンデンサの他端を無接続または前記駆動回路の第1の出力端子または前記駆動回路の第2の出力端子に接続し、前記第2のコンデンサの他端を無接続または前記駆動回路の第1の出力端子または前記駆動回路の第2の出力端子に接続するように、前記静電容量回路の動作を制御する第4ステップと、前記駆動回路が所定の駆動電圧を出力するように前記駆動回路の動作を制御し、前記設定した第1の動作または第2の動作をするように前記電圧検出回路の動作を制御する第5ステップと、前記電圧検出回路の出力信号と前記変換行列とを基に演算を行い、前記複数の第1のラインと前記複数の第2のラインの各交差部の静電容量をそれぞれ算出する第6ステップと、を実行する。   A twenty-fifth aspect of the invention is a touch panel including a plurality of first lines and a plurality of second lines arranged so as to intersect the plurality of first lines via an insulating layer, and a driving voltage output unit. A drive circuit having one output terminal and a second output terminal; a first operation for outputting a first voltage corresponding to an input voltage of the first input terminal; and an input voltage of the first input terminal. A voltage detection circuit that selectively performs a second operation of detecting and outputting a differential voltage between a first voltage according to the second voltage and a second voltage according to an input voltage of the second input terminal; A selective connection between a first line, the plurality of second lines, and a first output terminal or a second output terminal of the driving circuit; and the plurality of first lines and the plurality of first lines. 2 line and the first input terminal or the second input terminal of the voltage detection circuit A selection circuit for performing selective connection, a variable capacitance, and one terminal connected to the first input terminal of the voltage detection circuit and the other terminal connected to the first output terminal of the drive circuit or the first A first capacitor that can be connected to two output terminals, a variable capacity, one terminal being connected to a second input terminal of the voltage detection circuit, and the other terminal being a first capacitor of the drive circuit. A touch sensor signal processing method including an electrostatic capacity circuit having a second capacitor connectable to an output terminal or a second output terminal, wherein the computer determines the conversion matrix according to a predetermined conversion matrix. One detection pattern is selected from the plurality of detection patterns, and one or more of the plurality of first lines or the plurality of second lines are selected according to the selected detection pattern. In is selected as the first drive line group, or in addition to the first drive line group, zero or more lines different from the first drive line group are selected as the second drive line group, and The operation of the selection circuit is controlled so that the first drive line group is connected to the first output terminal of the drive circuit, and the second drive line group is connected to the second output terminal of the drive circuit. And selecting one or more lines as a first detection line group from the plurality of first lines or the plurality of second lines, and the plurality of first lines or the plurality of lines. From the plurality of second lines, zero or more lines are selected as a second detection line group, the first detection line group is connected to a first input terminal of the voltage detection circuit, and the first 2 detection line groups are connected to the first voltage detection circuit. A second step of controlling the operation of the selection circuit so as to be connected to the second input terminal; a third step of setting one of the first operation and the second operation performed by the voltage detection circuit; Each capacitance of the first and second capacitors is set, and the other end of the first capacitor is not connected or connected to the first output terminal of the drive circuit or the second output terminal of the drive circuit; A fourth step of controlling the operation of the capacitance circuit so that the other end of the second capacitor is not connected or is connected to the first output terminal of the drive circuit or the second output terminal of the drive circuit; And controlling the operation of the drive circuit so that the drive circuit outputs a predetermined drive voltage, and controlling the operation of the voltage detection circuit so as to perform the set first operation or second operation. 5 steps and the voltage A sixth step of performing an operation based on the output signal of the output circuit and the conversion matrix, and calculating the capacitance of each intersection of the plurality of first lines and the plurality of second lines, respectively. Run.

第26の発明は、第25の発明において、前記第1ステップでは、前記複数の検出パターンごとに、前記複数の第1のラインと前記複数の第2のラインとを前記第1の駆動ライン群および前記第2の駆動ライン群として選択するのを変更し、前記第2ステップでは、前記第1ステップでの変更に応じて、前記複数の第1のラインと前記複数の第2のラインとを前記第1の検出ライン群および前記第2の検出ライン群として選択するのを変更する。   In a twenty-sixth aspect based on the twenty-fifth aspect, in the first step, the plurality of first lines and the plurality of second lines are connected to the first drive line group for each of the plurality of detection patterns. And changing the selection as the second drive line group, and in the second step, the plurality of first lines and the plurality of second lines are changed according to the change in the first step. The selection as the first detection line group and the second detection line group is changed.

第27の発明は、第25または第26の発明において、前記複数の検出パターンのうちの所定の検出パターンのときには、前記第1ステップでは、前記選択した第1の駆動ライン群の前記駆動回路の第1の出力端子への接続を前記電圧検出回路の第1の入力端子への接続に変更し、前記選択した第2の駆動ライン群の前記駆動回路の第2の出力端子への接続を前記電圧検出回路の第2の入力端子への接続に変更し、前記第2ステップでは、前記選択した第1の検出ライン群の前記電圧検出回路の第1の入力端子への接続を前記駆動回路の第1の出力端子への接続に変更し、前記選択した第2の検出ライン群の前記電圧検出回路の第2の入力端子への接続を前記駆動回路の第2の出力端子への接続に変更する。   In a twenty-seventh aspect based on the twenty-fifth or twenty-sixth aspect, when the detection pattern is a predetermined detection pattern among the plurality of detection patterns, in the first step, the drive circuit of the selected first drive line group is selected. The connection to the first output terminal is changed to the connection to the first input terminal of the voltage detection circuit, and the connection of the selected second drive line group to the second output terminal of the drive circuit is changed to the connection to the second output terminal of the drive circuit. In the second step, the connection of the selected first detection line group to the first input terminal of the voltage detection circuit is changed to the connection to the second input terminal of the voltage detection circuit. The connection to the first output terminal is changed, and the connection of the selected second detection line group to the second input terminal of the voltage detection circuit is changed to the connection to the second output terminal of the drive circuit. To do.

第28の発明は、第25乃至第27の発明のうちのいずれかの発明において、前記複数の検出パターンのうち所定の検出パターンのときには、前記第1ステップから前記第5ステップまでの各処理を省略し、前記第6ステップにおいて前記電圧検出回路の出力信号を0として処理する。
第29の発明は、第25乃至第28の発明のうちのいずれかの発明において、前記変換行列は、前記複数の第1のラインまたは前記複数の第2のラインの個数以上のサイズの変換行列を使用し、前記複数の検出パターンは、前記変換行列の行ベクトルまたは列ベクトルの一部を除いて行数または列数を前記複数の第1のラインまたは前記複数の第2のラインの個数に一致させた行列を基に予め定め、前記第1ステップと前記第2ステップの各処理では、前記定められている複数の検出パターンを使用し、前記第6ステップの処理では、前記行列の転置行列または一般化逆行列を使用する。
In a twenty-eighth aspect of the present invention, in any one of the twenty-fifth to twenty-seventh aspects, when the detection pattern is a predetermined detection pattern among the plurality of detection patterns, the processes from the first step to the fifth step are performed. Omitted, in the sixth step, the output signal of the voltage detection circuit is processed as 0.
In a twenty-ninth aspect based on any one of the twenty-fifth to the twenty-eighth aspects, the transformation matrix is a transformation matrix having a size equal to or larger than the number of the plurality of first lines or the plurality of second lines. And the number of rows or the number of columns excluding a part of the row vector or column vector of the transformation matrix is set to the number of the plurality of first lines or the plurality of second lines. Predetermined based on the matched matrix, each of the first step and the second step uses the plurality of predetermined detection patterns, and in the sixth step, the transposed matrix of the matrix Or use generalized inverse matrix.

第30の発明は、第25乃至第28の発明のうちのいずれかの発明において、前記変換行列は、第1の変換行列と第2の変換行列とを使用し且つ、前記第1の変換行列および第2の変換行列のいずれか一方は、前記複数の第1のラインの個数以上のサイズの第1の変換行列であるかまたは前記複数の第2のラインの個数以上のサイズの第2の変換行列であって、前記複数の検出パターンは、前記第1の変換行列と前記第2の変換行列とを基に予め定め、且つ前記第1の変換行列のサイズが前記複数の第1のラインの個数以上のサイズである場合には、前記第1の変換行列の行ベクトルまたは列ベクトルの一部を除いた第3の変換行列を前記第1の変換行列として用い、前記第2の変換行列のサイズが前記複数の第2のラインの個数以上のサイズである場合には、前記第2の変換行列の行ベクトルまたは列ベクトルの一部を除いた第4の変換行列を前記第2の変換行列として用いて予め定め、前記第1ステップと前記第2ステップの各処理では、前記第1の変換行列および第2の変換行列によって定められている複数の検出パターンを使用し、前記第6ステップの処理では、前記第1の変換行列および前記第2の変換行列の各転置行列またはそれらの各一般化逆行列を使用する。   According to a thirtieth aspect, in any one of the twenty-fifth to twenty-eighth aspects, the transformation matrix uses a first transformation matrix and a second transformation matrix, and the first transformation matrix. And the second transformation matrix is a first transformation matrix having a size greater than or equal to the number of the plurality of first lines, or a second transformation matrix having a size greater than or equal to the number of the plurality of second lines. The plurality of detection patterns are predetermined based on the first conversion matrix and the second conversion matrix, and the size of the first conversion matrix is the plurality of first lines. The third transformation matrix excluding a part of the row vector or column vector of the first transformation matrix is used as the first transformation matrix, and the second transformation matrix A size larger than the number of the plurality of second lines. In this case, a fourth transformation matrix excluding a part of a row vector or a column vector of the second transformation matrix is used as the second transformation matrix in advance, and the first step and the second step are performed. In each process of the step, a plurality of detection patterns defined by the first conversion matrix and the second conversion matrix are used, and in the process of the sixth step, the first conversion matrix and the second conversion matrix are used. Use each transpose of the transformation matrix or each generalized inverse of them.

第31の発明は、第25乃至第30の発明のうちのいずれかの発明において、前記変換行列は、アダマール変換行列である。
第32の発明は、タッチセンサの信号処理プログラムにおいて、第25乃至第31の発明のうちのいずれかの発明におけるタッチセンサの信号処理方法における各ステップを、コンピュータに実行させる。
In a thirty-first aspect, in any one of the twenty-fifth to thirtieth aspects, the transformation matrix is a Hadamard transformation matrix.
A thirty-second invention causes a computer to execute each step in the touch sensor signal processing method according to any one of the twenty-fifth to thirty-first inventions in a touch sensor signal processing program.

本発明によれば、タッチセンサの信号処理に関し、新たな信号処理を採用するようにしたタッチセンサの信号処理回路を提供することができる。
また、本発明によれば、タッチパネルの信号処理に関し、従来技術に比べてS/Nの大幅な向上を図ることができる。
また、アダマール変換の存在しないパネル電極数であっても、それより大きいアダマール変換を用いることにより従来の方法に比べてS/Nの高いタッチセンサの信号処理回路を提供できる。
ADVANTAGE OF THE INVENTION According to this invention, the signal processing circuit of the touch sensor which employ | adopted new signal processing regarding the signal processing of a touch sensor can be provided.
In addition, according to the present invention, the signal processing of the touch panel can be significantly improved as compared with the prior art.
In addition, even if the number of panel electrodes does not have Hadamard conversion, a signal processing circuit for a touch sensor having a higher S / N ratio can be provided by using a larger Hadamard conversion.

また、電極を線形結合して測定を行った場合でも、温度変化など環境変動によるタッチセンサの寄生容量値の変動による誤動作を防ぐことができる。   Further, even when measurement is performed by linearly coupling the electrodes, it is possible to prevent malfunction due to variation in the parasitic capacitance value of the touch sensor due to environmental variation such as temperature variation.

本発明の第1実施形態が適用されるタッチセンサの構成を示すブロック図である。It is a block diagram which shows the structure of the touch sensor to which 1st Embodiment of this invention is applied. 第1実施形態の選択回路の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of the selection circuit of 1st Embodiment. 第1実施形態の駆動回路の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of the drive circuit of 1st Embodiment. 第1実施形態の電圧検出回路の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of the voltage detection circuit of 1st Embodiment. 駆動回路および電圧検出回路の状態1、2の動作のタイミングと、そのときのスイッチのオンオフ状態を示す図である。It is a figure which shows the timing of the operation | movement of the states 1 and 2 of a drive circuit and a voltage detection circuit, and the ON / OFF state of the switch at that time. 駆動回路および電圧検出回路の状態1〜4の動作のタイミングと、そのときのスイッチのオンオフ状態を示す図である。It is a figure which shows the timing of the operation | movement of the states 1-4 of a drive circuit and a voltage detection circuit, and the ON / OFF state of the switch at that time. 駆動回路および電圧検出回路の状態1〜4の動作と、これに対応するスイッチのオンオフ状態との関係をまとめた図である。It is the figure which put together the relationship between the operation | movement of the states 1-4 of a drive circuit and a voltage detection circuit, and the ON / OFF state of the switch corresponding to this. 第1実施形態の駆動回路と電圧検出回路の動作を説明する説明図である。It is explanatory drawing explaining operation | movement of the drive circuit and voltage detection circuit of 1st Embodiment. 第1実施形態の検出パターン1〜4と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of the detection patterns 1-4 of 1st Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. 第1実施形態の検出パターン5〜8と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of the detection patterns 5-8 of 1st Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. 第1実施形態の変形例1の要部の構成を示すブロック図である。It is a block diagram which shows the structure of the principal part of the modification 1 of 1st Embodiment. 第1実施形態の変形例2の要部の構成を示すブロック図である。It is a block diagram which shows the structure of the principal part of the modification 2 of 1st Embodiment. 本発明の第2実施形態が適用されるタッチセンサの構成を示すブロック図である。It is a block diagram which shows the structure of the touch sensor to which 2nd Embodiment of this invention is applied. 第2実施形態の検出パターン1〜4と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relation of the detection patterns 1-4 of 2nd Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. 第2実施形態の検出パターン5〜8と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of the detection patterns 5-8 of 2nd Embodiment, and the drive circuit and voltage detection circuit corresponding to it, and each line. 第2実施形態の変形例を説明する図である。It is a figure explaining the modification of 2nd Embodiment. 本発明の第3実施形態が適用されるタッチセンサの構成を示すブロック図である。It is a block diagram which shows the structure of the touch sensor to which 3rd Embodiment of this invention is applied. 第3実施形態の静電容量回路の具体的な構成を示す回路図である。It is a circuit diagram which shows the specific structure of the electrostatic capacitance circuit of 3rd Embodiment. 第3実施形態の駆動パターン1〜4と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relation of the drive patterns 1-4 of 3rd Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. 第3実施形態の駆動パターン5〜8と、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the drive patterns 5-8 of 3rd Embodiment, and the connection relationship of the drive circuit and voltage detection circuit corresponding to it, and each line. 本発明の第4実施形態が適用されるタッチセンサの構成を示すブロック図である。It is a block diagram which shows the structure of the touch sensor to which 4th Embodiment of this invention is applied. 第4実施形態の1つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of four lines among the eight conversion patterns of the 1st of 4th Embodiment, the drive circuit corresponding to it, and a voltage detection circuit, and each line. 第4実施形態の1つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the remaining 4 of the 1st 8 conversion patterns of 4th Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and the connection relation of each line. 第4実施形態の2つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of four lines among the eight conversion patterns of the 2nd of 4th Embodiment, the drive circuit corresponding to it, and a voltage detection circuit, and each line. 第4実施形態の2つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows remaining 4 of the 2nd 8 conversion patterns of 4th Embodiment, and the connection relationship of the drive circuit and voltage detection circuit corresponding to it, and each line. 第4実施形態の3つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of four lines among the eight 8th conversion patterns of 4th Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. 第4実施形態の3つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the remaining 4 of the 3rd 8 conversion patterns of 4th Embodiment, the drive circuit corresponding to it, and the connection relationship of a voltage detection circuit and each line. 第4実施形態の4つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of four lines among the four 8th conversion patterns of 4th Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. 第4実施形態の4つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the remaining 4 of the 4th 8 conversion patterns of 4th Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and the connection relationship of each line. 第4実施形態の5つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of four lines among the eight 8th conversion patterns of 4th Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and each line. 第4実施形態の5つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the remaining 4 of the 5th 8 conversion patterns of 4th Embodiment, the drive circuit corresponding to it, and the connection relationship of a voltage detection circuit and each line. 第4実施形態の6つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of four lines among the eight 8th conversion patterns of 4th Embodiment, the drive circuit corresponding to it, and a voltage detection circuit, and each line. 第4実施形態の6つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the remaining 4 of the 6th 8 conversion patterns of 4th Embodiment, the drive circuit corresponding to it, a voltage detection circuit, and the connection relation of each line. 第4実施形態の7つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relation of four lines among the eight 8th conversion patterns of 4th Embodiment, the drive circuit corresponding to it, and a voltage detection circuit, and each line. 第4実施形態の7つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows remaining 4 of the 8th conversion patterns of the 7th of 4th Embodiment, and the connection relationship of a drive circuit and voltage detection circuit corresponding to it, and each line. 第4実施形態の8つ目の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relation of four lines among the eight 8th conversion patterns of 4th Embodiment, the drive circuit corresponding to it, and a voltage detection circuit, and each line. 第4実施形態の8つ目の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the remaining 4 of the 8 8th conversion patterns of 4th Embodiment, and the connection relationship of the drive circuit and voltage detection circuit corresponding to it, and each line. 第4実施形態の変形例1の8つの変換パターンのうちの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the connection relationship of four among the eight conversion patterns of the modification 1 of 4th Embodiment, and the drive circuit and voltage detection circuit corresponding to it. 第4実施形態の変形例1の8つの変換パターンのうちの残りの4つと、それに対応する駆動回路および電圧検出回路と各ラインの接続関係を示す図である。It is a figure which shows the remaining 4 of the 8 conversion patterns of the modification 1 of 4th Embodiment, and the connection relationship of a drive circuit and voltage detection circuit corresponding to it, and each line. 本発明の第5実施形態のコンピュータによる制御、演算の処理手順の一例を示すフローチャートである。It is a flowchart which shows an example of the process sequence of the control by the computer of 5th Embodiment of this invention, and a calculation.

以下、本発明の実施形態について図面を参照して説明する。
(第1実施形態の構成)
図1は、本発明の第1実施形態が適用されるタッチセンサの構成を示すブロック図である。
第1実施形態が適用されるタッチセンサは、図1に示すように、タッチパネル1と、選択回路2と、駆動回路3と、電圧検出回路4と、A/D変換回路5と、オフセット補正回路であるベースライン推定回路13と、容量算出回路6と、タッチ位置検出回路7と、制御回路8と、アドレス生成回路9と、メモリ10と、ラッチ11と、オフセット調整用の静電容量回路12を備えている。
Embodiments of the present invention will be described below with reference to the drawings.
(Configuration of the first embodiment)
FIG. 1 is a block diagram showing a configuration of a touch sensor to which the first embodiment of the present invention is applied.
As shown in FIG. 1, the touch sensor to which the first embodiment is applied includes a touch panel 1, a selection circuit 2, a drive circuit 3, a voltage detection circuit 4, an A / D conversion circuit 5, and an offset correction circuit. A baseline estimation circuit 13, a capacitance calculation circuit 6, a touch position detection circuit 7, a control circuit 8, an address generation circuit 9, a memory 10, a latch 11, and a capacitance circuit 12 for offset adjustment. It has.

タッチパネル1は、ガラスなどからなる基板(図示せず)で形成され、その基板上に、例えば8本のXラインX1〜X8がX方向に所定の間隔で配置される。また、その基板上に、XラインX1〜X8と絶縁層を介して交差するように、例えば8本のYラインY1〜Y8がY方向に所定の間隔で配置される。このため、XラインX1〜X8とYラインY1〜Y8とは絶縁層を介して互いに絶縁され、かつ容量結合している。   The touch panel 1 is formed of a substrate (not shown) made of glass or the like, and, for example, eight X lines X1 to X8 are arranged on the substrate at predetermined intervals in the X direction. Further, on the substrate, for example, eight Y lines Y1 to Y8 are arranged at predetermined intervals in the Y direction so as to intersect the X lines X1 to X8 via an insulating layer. Therefore, the X lines X1 to X8 and the Y lines Y1 to Y8 are insulated from each other via the insulating layer and capacitively coupled.

選択回路2は、例えば、タッチパネル1のYラインY1〜Y8のうちの2つを駆動ラインとして選択し、この選択した2つの駆動ラインを駆動回路3と接続する。また、選択回路2は、タッチパネル1のXラインX1〜X8のうちの少なくとも2つを検出ラインとして選択し、その一部を電圧検出回路4の+側入力端子(検出端子)44と接続し、その残りを電圧検出回路4の−側入力端子(検出端子)45と接続する。   The selection circuit 2 selects, for example, two of the Y lines Y1 to Y8 of the touch panel 1 as drive lines, and connects the selected two drive lines to the drive circuit 3. The selection circuit 2 selects at least two of the X lines X1 to X8 of the touch panel 1 as detection lines, connects a part thereof to the + side input terminal (detection terminal) 44 of the voltage detection circuit 4, The rest is connected to the negative input terminal (detection terminal) 45 of the voltage detection circuit 4.

駆動回路3は、後述のように電圧値(振幅)が変化する電圧を生成し、この生成した電圧を選択回路2で駆動ラインとして選択された2つのラインに駆動電圧として供給する。
電圧検出回路4は、選択回路2がXラインX1〜X8のうちの少なくとも2つを検出ラインとして選択し、この選択した検出ラインが2つの入力端子に接続されたときに、その接続に応じた電圧を出力電圧として出力する。また、後述のラッチ11からの設定情報により出力が切り替えられるようになっている。
The drive circuit 3 generates a voltage whose voltage value (amplitude) changes as will be described later, and supplies the generated voltage as a drive voltage to the two lines selected as the drive line by the selection circuit 2.
In the voltage detection circuit 4, when the selection circuit 2 selects at least two of the X lines X1 to X8 as detection lines, and the selected detection lines are connected to the two input terminals, the voltage detection circuit 4 corresponds to the connection. The voltage is output as the output voltage. Further, the output is switched by setting information from a latch 11 described later.

ここで、駆動回路3と電圧検出回路4で容量測定回路を構成し、より具体的には差動式の静電容量‐電圧変換回路を構成する。
A/D変換回路5は、電圧検出回路4の出力電圧をA/D変換し、このA/D変換した電圧を容量算出回路6に出力する。
ベースライン推定回路13は、温度変化などの環境変動に起因して電圧検出回路4の出力のベースラインがドリフト(変動)する場合に、AD変換回路5の出力値が変動するので、これに対処するものである。
Here, the drive circuit 3 and the voltage detection circuit 4 constitute a capacitance measurement circuit, and more specifically, a differential capacitance-voltage conversion circuit.
The A / D conversion circuit 5 A / D converts the output voltage of the voltage detection circuit 4 and outputs the A / D converted voltage to the capacitance calculation circuit 6.
Since the output value of the AD conversion circuit 5 fluctuates when the baseline of the output of the voltage detection circuit 4 drifts (fluctuates) due to environmental fluctuation such as temperature change, the baseline estimation circuit 13 copes with this. To do.

すなわち、ベースライン推定回路13は、後述のように、電圧検出回路4の出力電圧と変換行列とを基に演算を行う前に、タッチパネル1にタッチしていないときの電圧検出回路4の出力電圧に対応するAD変換回路5の出力値を推定し、AD変換回路5の出力値から前記推定したタッチパネル1にタッチしていないときの電圧検出回路4の出力電圧に対応するAD変換回路5の出力値を減算して出力する。要するに、ベースライン推定回路13は、タッチパネル1にタッチしていないときに出力がゼロとなるように、AD変換回路5の出力値を補正する。   That is, the baseline estimation circuit 13 outputs the output voltage of the voltage detection circuit 4 when the touch panel 1 is not touched before performing the calculation based on the output voltage of the voltage detection circuit 4 and the conversion matrix, as will be described later. The output value of the AD conversion circuit 5 corresponding to the output voltage of the voltage detection circuit 4 when the touch panel 1 is not touched is estimated from the output value of the AD conversion circuit 5. Subtract the value and output it. In short, the baseline estimation circuit 13 corrects the output value of the AD conversion circuit 5 so that the output becomes zero when the touch panel 1 is not touched.

容量算出回路6は、後述のように、A/D変換回路5でA/D変換されてベースライン推定回路13で補正された電圧検出回路4の各出力電圧と、所定の変換行列を基に演算を行い、選択回路2で選択された一方の駆動ラインと選択回路2で選択された各検出ラインとの各交差部における静電容量の変化分と、選択回路2で選択された他方の駆動ラインと選択回路2で選択された各検出ラインとの各交差部における静電容量の変化分との差の静電容量変化をそれぞれ算出する。   As will be described later, the capacity calculation circuit 6 is based on each output voltage of the voltage detection circuit 4 that has been A / D converted by the A / D conversion circuit 5 and corrected by the baseline estimation circuit 13 and a predetermined conversion matrix. An operation is performed, and the change in capacitance at each intersection between one drive line selected by the selection circuit 2 and each detection line selected by the selection circuit 2 and the other drive selected by the selection circuit 2 Capacitance changes corresponding to differences between capacitance changes at the intersections between the lines and the detection lines selected by the selection circuit 2 are calculated.

タッチ位置検出回路7は、容量算出回路6が算出した各静電容量に基づいて、タッチパネル1のタッチ位置を検出する。
制御回路8は、タッチパネル1のタッチ位置を検出するときに、駆動回路3、電圧検出回路4、アドレス生成回路9、およびラッチ11を後述のようにそれぞれ制御する。また、静電容量回路12をキャリブレーションするときは、前述の制御に加えて後述のようにA/D変換回路5の出力を監視し、アドレス生成回路9、メモリ10、ラッチ11を制御することにより静電容量回路12を間接的に制御する。
The touch position detection circuit 7 detects the touch position of the touch panel 1 based on each capacitance calculated by the capacitance calculation circuit 6.
When detecting the touch position of the touch panel 1, the control circuit 8 controls the driving circuit 3, the voltage detection circuit 4, the address generation circuit 9, and the latch 11 as described later. When the capacitance circuit 12 is calibrated, in addition to the above-described control, the output of the A / D conversion circuit 5 is monitored and the address generation circuit 9, the memory 10, and the latch 11 are controlled as will be described later. Thus, the capacitance circuit 12 is indirectly controlled.

アドレス生成回路9は、制御回路8からの指示に基づき、メモリ10に格納される後述の設定データを読み出すためのアドレスを生成する。
メモリ10には、タッチパネル1のタッチ位置を検出するときに、その検出手順に応じて選択回路2の後述のスイッチをオンオフ制御するデータ、静電容量回路12のスイッチSW7、SW8の切り替え制御データ、容量が可変であるコンデンサ(キャパシタ)CR1、CR2の容量設定データ、および電圧検出回路4の出力切り替え制御データが、予め格納されている。
The address generation circuit 9 generates an address for reading setting data (described later) stored in the memory 10 based on an instruction from the control circuit 8.
In the memory 10, when detecting the touch position of the touch panel 1, data for controlling on / off of a later-described switch of the selection circuit 2 according to the detection procedure, switching control data for the switches SW 7 and SW 8 of the capacitance circuit 12, Capacitance setting data for capacitors CR1 and CR2 whose capacitances are variable, and output switching control data for the voltage detection circuit 4 are stored in advance.

ラッチ11は、選択回路2の後述のスイッチのオンオフ制御、静電容量回路12のスイッチSW7、SW8の切り替え制御、容量が可変であるコンデンサCR1,CR2の容量設定制御、および電圧検出回路4の出力切り替え制御を行う場合に、メモリ10から読み出される設定データを一時的に格納する。
静電容量回路12は、図1に示すように、静電容量値をそれぞれ可変できるオフセット調整用のコンデンサCR1、CR2と、スイッチSW7、SW8とを備えている。
The latch 11 controls on / off of a switch described later of the selection circuit 2, switching control of switches SW7 and SW8 of the capacitance circuit 12, capacitance setting control of the capacitors CR1 and CR2 whose capacitance is variable, and output of the voltage detection circuit 4. When switching control is performed, setting data read from the memory 10 is temporarily stored.
As shown in FIG. 1, the capacitance circuit 12 includes capacitors CR1 and CR2 for offset adjustment that can vary the capacitance values, and switches SW7 and SW8.

コンデンサCR1の一端側は電圧検出回路4の入力端子44に接続され、コンデンサCR1の他端側はスイッチSW7の共通端子(切り換え接点)に接続されている。スイッチSW7は中立付きの単極双投型のスイッチであり、2つの接点(固定接点)のうち一方が駆動回路3の+側出力端子33に接続され、他方が駆動回路3の−側出力端子34に接続されている。   One end side of the capacitor CR1 is connected to the input terminal 44 of the voltage detection circuit 4, and the other end side of the capacitor CR1 is connected to a common terminal (switching contact) of the switch SW7. The switch SW7 is a neutral single-pole double-throw switch, and one of the two contacts (fixed contact) is connected to the + side output terminal 33 of the drive circuit 3, and the other is the − side output terminal of the drive circuit 3. 34.

コンデンサCR2の一端側は電圧検出回路4の入力端子45に接続され、コンデンサCR2の他端側はスイッチSW8の共通端子に接続されている。スイッチSW8は中立付きの単極双投型のスイッチであり、2つの接点のうち一方が駆動回路3の+側出力端子33に接続され、他方が駆動回路3の−側出力端子34に接続されている。
このような構成の静電容量回路12では、ラッチ11からの設定情報をもとに駆動パターンが切り替わる度に、オフセット調整用コンデンサCR1、CR2の容量値およびスイッチSW7、SW8を切り替える。スイッチSW7、SW8は中立付きの単極双投型のスイッチであるので、切り換え接点を駆動回路3の+側出力端子33に接続、−側出力端子34に接続、あるいはどちらにも接続されない設定が可能である。
One end side of the capacitor CR2 is connected to the input terminal 45 of the voltage detection circuit 4, and the other end side of the capacitor CR2 is connected to the common terminal of the switch SW8. The switch SW8 is a neutral single-pole double-throw switch, and one of the two contacts is connected to the + side output terminal 33 of the drive circuit 3, and the other is connected to the − side output terminal 34 of the drive circuit 3. ing.
In the capacitance circuit 12 having such a configuration, every time the drive pattern is switched based on the setting information from the latch 11, the capacitance values of the offset adjustment capacitors CR1 and CR2 and the switches SW7 and SW8 are switched. Since the switches SW7 and SW8 are neutral single-pole double-throw switches, the switching contact is connected to the + side output terminal 33 of the drive circuit 3, connected to the-side output terminal 34, or neither is set to be connected. Is possible.

オフセット調整用コンデンサCR1、CR2の容量値およびスイッチSW7、SW8の設定は、駆動パターン毎に後述のように予めキャリブレーション(校正)しておく。キャリブレーションで決定した値は、選択回路2の後述のスイッチのオンオフ制御データに対応付けてメモリ10に格納する。
オフセット調整用コンデンサCR1、CR2は制御入力によって容量が可変にできるよう構成されていれば良く、例えば大きさの異なる複数のコンデンサとスイッチで構成し、制御入力によってスイッチのオンオフを制御することで容量を可変にするよう構成しても良い。また、バリキャップのような電圧制御式の可変容量素子を使用しても良い。
The capacitance values of the offset adjustment capacitors CR1 and CR2 and the settings of the switches SW7 and SW8 are calibrated in advance as described later for each drive pattern. The value determined by the calibration is stored in the memory 10 in association with the on / off control data of the switch described later of the selection circuit 2.
The offset adjustment capacitors CR1 and CR2 only need to be configured so that the capacitance can be varied by the control input. For example, the offset adjustment capacitors CR1 and CR2 are configured by a plurality of capacitors and switches having different sizes, and the on / off of the switch is controlled by the control input. May be configured to be variable. Further, a voltage-controlled variable capacitance element such as a varicap may be used.

次に、図1の選択回路2の具体的な構成について、図2を参照して説明する。
選択回路2は、スイッチ部21−1〜21−8と、スイッチ部22−1〜22−8と、デコーダ23−1〜23−8と、デコーダ24−1〜24−8と、接続ライン25〜29と、を備えている。
ただし、図2では、スイッチ部21−5〜21−8、スイッチ部
22−5〜22−8、デコーダ23−5〜23−8、およびデコーダ24−5〜24−8、静電容量回路12、ラッチ11から静電容量回路12への制御信号線、ラッチ11から電圧検出回路4の出力切り替え制御線は省略されている。
Next, a specific configuration of the selection circuit 2 in FIG. 1 will be described with reference to FIG.
The selection circuit 2 includes switch units 21-1 to 21-8, switch units 22-1 to 22-8, decoders 23-1 to 23-8, decoders 24-1 to 24-8, and a connection line 25. -29.
However, in FIG. 2, the switch units 21-5 to 21-8, the switch units 22-5 to 22-8, the decoders 23-5 to 23-8, the decoders 24-5 to 24-8, and the capacitance circuit 12 The control signal line from the latch 11 to the capacitance circuit 12 and the output switching control line from the latch 11 to the voltage detection circuit 4 are omitted.

スイッチ部21−1〜21−8は、XラインX1〜X8と、電圧検出回路4、駆動回路3、およびグランド電圧VSSのうちのいずれかとの接続を、接続ライン25〜29を介して行うものである。スイッチ部22−1〜22−8は、YラインY1〜Y8と、電圧検出回路4、駆動回路3、およびグランド電圧VSSのうちのいずれかとの接続を、接続ライン25〜29を介して行うものである。   The switch units 21-1 to 21-8 connect the X lines X1 to X8 to any one of the voltage detection circuit 4, the drive circuit 3, and the ground voltage VSS via connection lines 25 to 29. It is. The switch units 22-1 to 22-8 connect the Y lines Y1 to Y8 to any one of the voltage detection circuit 4, the drive circuit 3, and the ground voltage VSS via connection lines 25 to 29. It is.

このため、スイッチ部21−1〜21−8およびスイッチ部22−1〜22−8のそれぞれは、5つのスイッチSW11〜SW15を備えている。ただし、図2では、スイッチ部22−4のスイッチSW11〜SW15のみが符号が付され、他のスイッチ部についてはそれらの符号は省略されている。
スイッチSW11は、電圧検出回路4の入力端子44とXラインX1〜X8およびYラインY1〜Y8のうちの1つのラインとの接続のために使用する。スイッチSW12は、電圧検出回路4の入力端子45とXラインX1〜X8およびYラインY1〜Y8のうちの1つのラインとの接続のために使用する。
For this reason, each of the switch units 21-1 to 21-8 and the switch units 22-1 to 22-8 includes five switches SW11 to SW15. However, in FIG. 2, only the switches SW11 to SW15 of the switch unit 22-4 are denoted by reference numerals, and those numerals are omitted for the other switch units.
The switch SW11 is used for connection between the input terminal 44 of the voltage detection circuit 4 and one of the X lines X1 to X8 and the Y lines Y1 to Y8. The switch SW12 is used for connection between the input terminal 45 of the voltage detection circuit 4 and one of the X lines X1 to X8 and the Y lines Y1 to Y8.

スイッチSW13は、駆動回路3の出力端子33とXラインX1〜X8およびYラインY1〜Y8のうちの1つのラインとの接続のために使用する。スイッチSW14は、駆動回路3の出力端子34とXラインX1〜X8およびYラインY1〜Y8のうちの1つのラインとの接続のために使用する。スイッチSW15は、XラインX1〜X8およびYラインY1〜Y8のうちの1つのラインをグランド電圧VSSに接続するために使用する。   The switch SW13 is used to connect the output terminal 33 of the drive circuit 3 to one of the X lines X1 to X8 and the Y lines Y1 to Y8. The switch SW14 is used for connection between the output terminal 34 of the drive circuit 3 and one of the X lines X1 to X8 and the Y lines Y1 to Y8. The switch SW15 is used to connect one of the X lines X1 to X8 and the Y lines Y1 to Y8 to the ground voltage VSS.

デコーダ23−1〜23−8は、ラッチ11から出力データに応じて、スイッチ部21−1〜21−8のそれぞれが備えるスイッチSW11〜SW15のオンオフ制御を行う。デコーダ24−1〜24−8は、ラッチ11から出力データに応じて、スイッチ部22−1〜22−8のそれぞれが備えるスイッチSW11〜SW15のオンオフ制御を行う。
次に、図1の駆動回路3の具体的な構成について、図3を参照して説明する。
The decoders 23-1 to 23-8 perform on / off control of the switches SW <b> 11 to SW <b> 15 included in each of the switch units 21-1 to 21-8 according to the output data from the latch 11. The decoders 24-1 to 24-8 perform on / off control of the switches SW11 to SW15 included in each of the switch units 22-1 to 22-8 according to the output data from the latch 11.
Next, a specific configuration of the drive circuit 3 in FIG. 1 will be described with reference to FIG.

駆動回路3は、図3に示すように、第1駆動回路31と、第2駆動回路32と、2つの出力端子33、34とを備えている。
第1駆動回路31は、スイッチSW1とスイッチSW2を直列に接続し、スイッチSW1の一端に高電位の電源電圧VDD(例えば3.3V)を印加し、スイッチSW2の一端に低電位の電源電圧VSS(例えば0V)を印加している。そして、スイッチSW1、SW2をオンオフ制御することにより、電源電圧VDDと電源電圧VSSとを出力端子33から選択的に出力する。
As illustrated in FIG. 3, the drive circuit 3 includes a first drive circuit 31, a second drive circuit 32, and two output terminals 33 and 34.
The first drive circuit 31 connects the switch SW1 and the switch SW2 in series, applies a high-potential power supply voltage VDD (for example, 3.3 V) to one end of the switch SW1, and applies a low-potential power supply voltage VSS to one end of the switch SW2. (For example, 0 V) is applied. Then, the power supply voltage VDD and the power supply voltage VSS are selectively output from the output terminal 33 by performing on / off control of the switches SW1 and SW2.

第2駆動回路32は、スイッチSW3とスイッチSW4を直列に接続し、スイッチSW3の一端に電源電圧VDDを印加し、スイッチSW4の一端に電源電圧VSSを印加している。そして、スイッチSW3、SW4をオンオフ制御することにより、電源電圧VDDと電源電圧VSSとを出力端子34から選択的に出力する。
次に、図1の電圧検出回路4の具体的な構成について、図4を参照して説明する。
The second drive circuit 32 connects the switch SW3 and the switch SW4 in series, applies the power supply voltage VDD to one end of the switch SW3, and applies the power supply voltage VSS to one end of the switch SW4. Then, the power supply voltage VDD and the power supply voltage VSS are selectively output from the output terminal 34 by performing on / off control of the switches SW3 and SW4.
Next, a specific configuration of the voltage detection circuit 4 of FIG. 1 will be described with reference to FIG.

電圧検出回路4は、図4に示すように、後述の入力電圧を積分する積分回路41と、後述の入力電圧を積分する積分回路42と、積分回路41の出力電圧と積分回路42の出力電圧との差分を求める演算をする減算回路43と、2つの入力端子44、45と、出力選択制御入力端子46と、スイッチSW9からなる出力選択回路47を備えている。
積分回路41は、図4に示すように、オペアンプOP1と、積分コンデンサCfと、スイッチSW6と、を備えている。
As shown in FIG. 4, the voltage detection circuit 4 includes an integration circuit 41 that integrates an input voltage described later, an integration circuit 42 that integrates an input voltage described later, an output voltage of the integration circuit 41, and an output voltage of the integration circuit 42. Is provided with a subtracting circuit 43 that calculates the difference between the two, input terminals 44 and 45, an output selection control input terminal 46, and an output selection circuit 47 comprising a switch SW9.
As shown in FIG. 4, the integration circuit 41 includes an operational amplifier OP1, an integration capacitor Cf, and a switch SW6.

オペアンプOP1の反転入力端子(−)には入力電圧が入力され、オペアンプOP1の非反転入力端子(+)には電圧VCOM(VDD/2)が印加される。また、オペアンプOP1の反転入力端子と出力端子との間には、積分コンデンサCfとスイッチSW6との並列回路が接続されている。
積分回路42は、図4に示すように、オペアンプOP2と、積分コンデンサCfと、スイッチSW5と、を備えている。
The input voltage is input to the inverting input terminal (−) of the operational amplifier OP1, and the voltage VCOM (VDD / 2) is applied to the non-inverting input terminal (+) of the operational amplifier OP1. Further, a parallel circuit of an integrating capacitor Cf and a switch SW6 is connected between the inverting input terminal and the output terminal of the operational amplifier OP1.
As shown in FIG. 4, the integration circuit 42 includes an operational amplifier OP2, an integration capacitor Cf, and a switch SW5.

オペアンプOP2の反転入力端子には入力電圧が入力され、オペアンプOP2の非反転入力端子には電圧VCOM(VDD/2)が印加される。また、オペアンプOP2の反転入力端子と出力端子との間には、積分コンデンサCfとスイッチSW5との並列回路が接続されている。
減算回路43は、図4に示すように、オペアンプOP3と、4つの抵抗R1〜R4と、を備えている。
The input voltage is input to the inverting input terminal of the operational amplifier OP2, and the voltage VCOM (VDD / 2) is applied to the non-inverting input terminal of the operational amplifier OP2. Further, a parallel circuit of an integrating capacitor Cf and a switch SW5 is connected between the inverting input terminal and the output terminal of the operational amplifier OP2.
As shown in FIG. 4, the subtraction circuit 43 includes an operational amplifier OP3 and four resistors R1 to R4.

オペアンプOP3の反転入力端子には、積分回路42の出力が抵抗R2を介して供給され、オペアンプOP3の非反転入力端子には、積分回路41の出力が抵抗R1を介して供給される。また、オペアンプOP3の非反転入力端子は、抵抗R3を介して電圧VCOM(VDD/2)に接続されている。そして、オペアンプOP2の反転入力端子と出力端子との間には、帰還抵抗として抵抗R4が接続されている。   The output of the integrating circuit 42 is supplied to the inverting input terminal of the operational amplifier OP3 via the resistor R2, and the output of the integrating circuit 41 is supplied to the non-inverting input terminal of the operational amplifier OP3 via the resistor R1. The non-inverting input terminal of the operational amplifier OP3 is connected to the voltage VCOM (VDD / 2) through the resistor R3. A resistor R4 is connected as a feedback resistor between the inverting input terminal and the output terminal of the operational amplifier OP2.

出力選択回路47は、出力選択制御入力端子46に入力される制御信号の指示により積分回路41の出力、積分回路42出力、および減算回路43の出力のいずれかを選択可能になっている。
このため、積分回路41の出力を選択したときには、電圧検出回路4の+入力端子44に接続された静電容量のみ容量・電圧変換(C/V変換)されて出力端子Voutに出力される。積分回路42の出力を選択したときには、電圧検出回路4の−入力端子45に接続された静電容量のみC/V変換されて出力端子Voutに出力される。減算回路43の出力を選択したときは、電圧検出回路4の+入力端子44に接続された静電容量がC/V変換されて出力された電圧から電圧検出回路4の−入力端子45に接続された静電容量がC/V変換された電圧が減算されて出力される。
The output selection circuit 47 can select any of the output of the integration circuit 41, the output of the integration circuit 42, and the output of the subtraction circuit 43 according to a control signal input to the output selection control input terminal 46.
For this reason, when the output of the integration circuit 41 is selected, only the capacitance connected to the + input terminal 44 of the voltage detection circuit 4 is subjected to capacitance / voltage conversion (C / V conversion) and output to the output terminal Vout. When the output of the integration circuit 42 is selected, only the capacitance connected to the negative input terminal 45 of the voltage detection circuit 4 is C / V converted and output to the output terminal Vout. When the output of the subtraction circuit 43 is selected, the capacitance connected to the + input terminal 44 of the voltage detection circuit 4 is connected to the −input terminal 45 of the voltage detection circuit 4 from the voltage output after C / V conversion. The voltage obtained by C / V conversion of the obtained capacitance is subtracted and output.

次に、駆動回路3および電圧検出回路4の動作について、図5および図6を参照して説明する。
駆動回路3および電圧検出回路4は、図5に示すように、「状態1」の動作(充電動作)と「状態2」の動作(電荷−電圧変換動作)を一つの動作とし、これを繰り返す。
「状態1」では、駆動回路3のスイッチSW1、SW4がオン、SW2、SW3がオフとなり、電圧検出回路4のスイッチSW5、SW6がオンになる。「状態2」では、駆動回路3のスイッチSW1、SW4がオフ、SW2、SW3がオンとなり、電圧検出回路4のスイッチSW5、SW6がオフとなる。
Next, operations of the drive circuit 3 and the voltage detection circuit 4 will be described with reference to FIGS.
As shown in FIG. 5, the drive circuit 3 and the voltage detection circuit 4 repeat the operation of the “state 1” operation (charging operation) and the “state 2” operation (charge-voltage conversion operation) as one operation. .
In “state 1”, the switches SW1 and SW4 of the drive circuit 3 are turned on, SW2 and SW3 are turned off, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned on. In “state 2”, the switches SW1 and SW4 of the drive circuit 3 are turned off, SW2 and SW3 are turned on, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned off.

また、駆動回路3および電圧検出回路4は、図6に示すように、「状態1」〜「状態4」の動作を一つの動作とし、これを繰り返すようにしても良い。
図6の場合は、「状態1」および「状態2」では、スイッチSW1〜SW6は第1の動作と同様にオンオフ動作する。そして、「状態3」では、駆動回路3のスイッチSW1、SW4がオフ、SW2、SW3がオンとなり、電圧検出回路4のスイッチSW5、SW6がオンになる。「状態4」では、駆動回路3のスイッチSW1、SW4がオン、SW2、SW3がオフとなり、電圧検出回路4のスイッチSW5、SW6がオフになる。
Further, as shown in FIG. 6, the drive circuit 3 and the voltage detection circuit 4 may perform the operations of “state 1” to “state 4” as one operation and repeat this operation.
In the case of FIG. 6, in “State 1” and “State 2”, the switches SW1 to SW6 are turned on / off similarly to the first operation. In “state 3”, the switches SW1 and SW4 of the drive circuit 3 are turned off, SW2 and SW3 are turned on, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned on. In “state 4”, the switches SW1 and SW4 of the drive circuit 3 are turned on, SW2 and SW3 are turned off, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned off.

このような「状態1」〜「状態4」の動作と、これに対応するスイッチSW1〜SW6のオンオフ状態をまとめると、図7のようになる。
図6に示す動作の場合には、状態1、2と状態3、4では、駆動回路3が同一の駆動ラインに極性の異なる電圧を印加することができ、電圧検出回路4は2回の測定を行うことができる(図8参照)。前記2回の測定の差をとることにより、低周波ノイズを除去する効果がある。
FIG. 7 shows a summary of the operations of “state 1” to “state 4” and the on / off states of the switches SW1 to SW6 corresponding thereto.
In the case of the operation shown in FIG. 6, in the states 1, 2, and 3, 4, the drive circuit 3 can apply voltages having different polarities to the same drive line, and the voltage detection circuit 4 performs two measurements. Can be performed (see FIG. 8). By taking the difference between the two measurements, there is an effect of removing low frequency noise.

(第1実施形態の動作)
次に、第1実施形態の動作について、図面を参照して説明する。
まず、駆動回路3および電圧検出回路4の動作について、図8を参照して説明する。
図8は、タッチパネル1のYラインY1、Y2が駆動回路3に接続され、タッチパネル1のXラインX1、X2が電圧検出回路4に接続された場合であり、XラインX1、X2とYラインY1、Y2の各交差部に形成される静電容量をC1〜C4とする。なお、出力選択回路47は減算回路43の出力が選択されているものとして省略されている。
(Operation of the first embodiment)
Next, the operation of the first embodiment will be described with reference to the drawings.
First, operations of the drive circuit 3 and the voltage detection circuit 4 will be described with reference to FIG.
FIG. 8 shows a case where the Y lines Y1 and Y2 of the touch panel 1 are connected to the drive circuit 3, and the X lines X1 and X2 of the touch panel 1 are connected to the voltage detection circuit 4, and the X lines X1 and X2 and the Y line Y1 are connected. , Y2 are electrostatic capacitances formed at each intersection. The output selection circuit 47 is omitted because the output of the subtraction circuit 43 is selected.

そして、駆動回路3および電圧検出回路4は、図5に示すような「状態1」と「状態2」の動作を行う。
「状態1」の動作では、駆動回路3のスイッチSW1、SW4がオン、SW2、SW3がオフとなり、電圧検出回路4のスイッチSW5、SW6がオンになり、スイッチSW1〜SW6のオンオフ状態は図8に示すようになる。
Then, the drive circuit 3 and the voltage detection circuit 4 perform “state 1” and “state 2” operations as shown in FIG.
In the operation of “state 1”, the switches SW1 and SW4 of the drive circuit 3 are turned on, SW2 and SW3 are turned off, the switches SW5 and SW6 of the voltage detection circuit 4 are turned on, and the on / off states of the switches SW1 to SW6 are as shown in FIG. As shown.

このため、駆動回路3により、YラインY2には高電位の電源電圧VDD(例えば3.3V)が印加され、YラインY1には低電位の電源電圧VSS(例えば0V)が印加される。またスイッチSW5、SW6がオンになることにより、オペアンプOP1、OP2はボルテージフォロワとなり、XラインX1、X2は電圧VCOMに駆動される。これにより、静電容量C1、C2が充電されるとともに静電容量C3、C4が充電される。   For this reason, the drive circuit 3 applies a high-potential power supply voltage VDD (for example, 3.3 V) to the Y line Y2, and applies a low-potential power supply voltage VSS (for example, 0 V) to the Y line Y1. When the switches SW5 and SW6 are turned on, the operational amplifiers OP1 and OP2 become voltage followers, and the X lines X1 and X2 are driven to the voltage VCOM. Thereby, the electrostatic capacitances C1 and C2 are charged and the electrostatic capacitances C3 and C4 are charged.

その後、「状態2」の動作では、駆動回路3のスイッチSW1、SW4がオフ、SW2、SW3がオンとなり、電圧検出回路4のスイッチSW5、SW6がオフとなる。このため、静電容量C1、C2、C3、C4に充電された電荷の一部が積分回路41、42の積分コンデンサCfに移動し、オペアンプOP1の出力端子には、以下の(1A)式のような出力電圧Vout1が現れ、オペアンプOP2の出力端子には、以下の(1B)式のような出力電圧Vout2が現れる。
Vout1=VCOM+{(C1−C2)/Cf}×VDD・・・(1A)
Vout2=VCOM+{(C3−C4)/Cf}×VDD・・・(1B)
オペアンプOP3では、オペアンプOP1の出力電圧とオペアンプOP2の出力電圧の差を求める演算が行われる。この結果、電圧検出回路4の出力電圧Voutは、以下の(1C)式のようになる。
Thereafter, in the operation of “state 2”, the switches SW1 and SW4 of the drive circuit 3 are turned off, SW2 and SW3 are turned on, and the switches SW5 and SW6 of the voltage detection circuit 4 are turned off. Therefore, some of the charges charged in the capacitances C1, C2, C3, and C4 move to the integration capacitor Cf of the integration circuits 41 and 42, and the output terminal of the operational amplifier OP1 has the following equation (1A). An output voltage Vout1 like this appears, and an output voltage Vout2 like the following expression (1B) appears at the output terminal of the operational amplifier OP2.
Vout1 = VCOM + {(C1-C2) / Cf} × VDD (1A)
Vout2 = VCOM + {(C3-C4) / Cf} * VDD (1B)
In the operational amplifier OP3, an operation for obtaining a difference between the output voltage of the operational amplifier OP1 and the output voltage of the operational amplifier OP2 is performed. As a result, the output voltage Vout of the voltage detection circuit 4 is expressed by the following equation (1C).

Vout=VCOM+{(C1−C2−C3+C4)/Cf}×VDD・・・(1C)
電圧検出回路4の出力電圧Voutは、図5に示すように、「状態2」の期間内の所定のタイミングでA/D変換される。
次に、第1実施形態において、タッチパネル1のタッチ位置を検出する場合の動作について、図1、図2などを参照して説明する。
Vout = VCOM + {(C1-C2-C3 + C4) / Cf} * VDD (1C)
As shown in FIG. 5, the output voltage Vout of the voltage detection circuit 4 is A / D converted at a predetermined timing within the period of “state 2”.
Next, in the first embodiment, an operation when detecting the touch position of the touch panel 1 will be described with reference to FIGS.

まず、選択回路2は、予め定めてある駆動パターンに応じて、タッチパネル1のYラインY1〜Y8のうち、予め定めてある2つのラインを駆動ラインとして選択する。この例では、駆動ラインとしてYラインY1、Y2を選択し、この選択したYラインY1、Y2を駆動回路3と接続する。
また、選択回路2は、所定の変換行列に応じて予め定めてある8つの検出パターンのうちの1つが選択されたときに、その選択された検出パターンに応じて、タッチパネル1のXラインX1〜X8のうちの一部を電圧検出回路4の+側入力端子44と接続し、XラインX1〜X8のうちの残りを電圧検出回路4の−側入力端子45と接続する。
First, the selection circuit 2 selects two predetermined lines as drive lines among the Y lines Y1 to Y8 of the touch panel 1 in accordance with a predetermined drive pattern. In this example, Y lines Y 1 and Y 2 are selected as drive lines, and the selected Y lines Y 1 and Y 2 are connected to the drive circuit 3.
In addition, when one of eight predetermined detection patterns is selected according to a predetermined conversion matrix, the selection circuit 2 selects the X lines X1 to X1 of the touch panel 1 according to the selected detection pattern. A part of X8 is connected to the + side input terminal 44 of the voltage detection circuit 4, and the remainder of the X lines X1 to X8 is connected to the-side input terminal 45 of the voltage detection circuit 4.

図9(A)〜(D)および図10(E)〜(H)は、アダマール変換行列に応じて定めた8つの検出パターン1〜8と、これらの検出パターンに応じたXラインX1〜X8と電圧検出回路4との接続状態を示している。
例えば、図9(A)に示す検出パターン1の場合には、XラインX1〜X8が電圧検出回路4の+側入力端子44に接続され、電圧検出回路4の−側入力端子45には何も接続されず、出力選択回路47は積分回路41の出力を選択する。オフセット調整用コンデンサCR1の容量とスイッチSW7の接続状態はキャリブレーション(校正)で決定され、スイッチSW8はどちらにも接続されない中立状態にされる。
9A to 9D and 10E to 10H show eight detection patterns 1 to 8 determined according to the Hadamard transformation matrix and X lines X1 to X8 according to these detection patterns. And the voltage detection circuit 4 are connected.
For example, in the case of the detection pattern 1 shown in FIG. 9A, the X lines X1 to X8 are connected to the + side input terminal 44 of the voltage detection circuit 4, and the-side input terminal 45 of the voltage detection circuit 4 is Are not connected, and the output selection circuit 47 selects the output of the integration circuit 41. The capacitance of the offset adjustment capacitor CR1 and the connection state of the switch SW7 are determined by calibration (calibration), and the switch SW8 is set to a neutral state in which neither is connected.

なお、出力選択回路47が積分回路41の出力を選択するのは図9(A)の場合のみであり、図9(B)〜(D)と図10(E)〜(H)の場合は減算回路43の出力が選択される。
同様に、スイッチSW8が中立状態に設定されるのは図9(A)の場合のみであり、図9(A)の場合のスイッチSW7の接続状態およびオフセット調整用コンデンサCR1の容量値、図9(B)〜(D)と図10(E)〜(H)の場合のスイッチSW7、SW8の接続状態およびオフセット調整用コンデンサCR1、CR2の容量値はキャリブレーションで決定される。
Note that the output selection circuit 47 selects the output of the integration circuit 41 only in the case of FIG. 9A, and in the case of FIGS. 9B to 9D and FIGS. 10E to 10H. The output of the subtraction circuit 43 is selected.
Similarly, the switch SW8 is set to the neutral state only in the case of FIG. 9A, the connection state of the switch SW7 and the capacitance value of the offset adjustment capacitor CR1 in the case of FIG. The connection states of the switches SW7 and SW8 and the capacitance values of the offset adjustment capacitors CR1 and CR2 in the cases (B) to (D) and FIGS. 10E to 10H are determined by calibration.

また、図9(B)に示す検出パターン2の場合には、XラインX1、X3、X5、X7が電圧検出回路4の+側入力端子44に接続され、XラインX2、X4、X6、X8が電圧検出回路4の−側入力端子45に接続される。
なお、図9および図10における符号C1〜C8は、YラインY2と、XラインX1〜X8との各交差部に形成される静電容量であり、符号C9〜C16は、YラインY1と、XラインX1〜X8との各交差部に形成される静電容量である。また、ΔCjはタッチパネルにタッチされた時の静電容量Cjの変化分である。
図9(A)に示す検出パターン1の場合には、電圧検出回路4の出力電圧D1は次の(1D)式のようになる。
In the case of the detection pattern 2 shown in FIG. 9B, the X lines X1, X3, X5, X7 are connected to the + side input terminal 44 of the voltage detection circuit 4, and the X lines X2, X4, X6, X8 are connected. Is connected to the negative input terminal 45 of the voltage detection circuit 4.
9 and 10, reference characters C <b> 1 to C <b> 8 are capacitances formed at the intersections of the Y line Y <b> 2 and the X lines X <b> 1 to X <b> 8, and reference characters C <b> 9 to C <b> 16 are Y line Y <b> 1 and It is a capacitance formed at each intersection with the X lines X1 to X8. ΔCj is a change in the capacitance Cj when the touch panel is touched.
In the case of the detection pattern 1 shown in FIG. 9A, the output voltage D1 of the voltage detection circuit 4 is expressed by the following equation (1D).

Figure 2013246556
Figure 2013246556

オフセット調整用コンデンサCR1の符号が+の場合、スイッチSW7は駆動回路3の+側出力端子に接続されており、−の場合、スイッチSW7は駆動回路3の−側出力端子に接続される。タッチパネルにタッチされていないときはD1=VCOMとなるよう、オフセット調整用コンデンサCR11の符号と容量を予めキャリブレーション(校正)する。   When the sign of the offset adjustment capacitor CR1 is +, the switch SW7 is connected to the + side output terminal of the drive circuit 3, and when-, the switch SW7 is connected to the − side output terminal of the drive circuit 3. When the touch panel is not touched, the sign and capacity of the offset adjustment capacitor CR11 are calibrated in advance so that D1 = VCOM.

Cjが温度変化など環境変動により変化した場合は、ベースライン推定回路13がタッチパネルにタッチしていないときのA/D変換回路5の出力値を推定し、タッチしたことによる静電容量Cjの変化分ΔCjが出力されるように動作する。ベースライン推定回路13が正しく動作すると、(1D)式のVCOM、CR11、Cjの項がキャンセルされ、(1D’)式のような出力となる。   When Cj changes due to an environmental change such as a temperature change, the output value of the A / D conversion circuit 5 is estimated when the baseline estimation circuit 13 is not touching the touch panel, and the capacitance Cj changes due to the touch. It operates so that the minute ΔCj is output. When the baseline estimation circuit 13 operates correctly, the terms VCOM, CR11, and Cj in the equation (1D) are canceled, and an output like the equation (1D ′) is obtained.

図9(A)を除く図9、図10で示した検出パターンによる出力電圧Diは、次の(1E)式で表すことができる。   The output voltage Di according to the detection patterns shown in FIGS. 9 and 10 excluding FIG. 9A can be expressed by the following equation (1E).

Figure 2013246556
Figure 2013246556

但し、i=2,…,8である。また、CR1iとCR2iは検出パターンiにおけるオフセット調整用コンデンサCR1,CR2の設定値であり、符号が+のときは駆動回路3の+側出力端子33に接続され、−のときは駆動回路3の−側出力端子34に接続されていることを示す。オフセット調整用コンデンサCR1、CR2の設定値は、一般には検出パターンiごとに異なる値を持つ。   However, i = 2,. CR1i and CR2i are the set values of the offset adjustment capacitors CR1 and CR2 in the detection pattern i. When the sign is +, they are connected to the + side output terminal 33 of the drive circuit 3, and when-, they are connected to the drive circuit 3. It indicates that it is connected to the negative output terminal 34. The set values of the offset adjustment capacitors CR1 and CR2 generally have different values for each detection pattern i.

CR1iの符号と大きさはタッチされていないときの積分回路41の出力がVCOMとなるようキャリブレーションし、CR2iの符号と大きさはタッチされていないときの積分回路42の出力がVCOMとなるよう予めキャリブレーションする。
Cjが温度変化など環境変動により変化した場合はベースライン推定回路13がタッチパネルにタッチしていないときのA/D変換回路5の出力値を推定し、タッチしたことによる静電容量Cjの変化分ΔCjが出力されるように動作する。ベースライン推定回路13が正しく動作すると、(1E)式のVCOM、CR1i、CR2i、Cjの項がキャンセルされ、(1E’)式のような出力となる。
The CR1i code and magnitude are calibrated so that the output of the integration circuit 41 when not touched is VCOM, and the CR2i sign and magnitude is such that the output of the integration circuit 42 when not touched is VCOM. Calibrate in advance.
When Cj changes due to environmental changes such as temperature changes, the output value of the A / D conversion circuit 5 when the baseline estimation circuit 13 is not touching the touch panel is estimated, and the change in the capacitance Cj due to the touch is made. It operates so as to output ΔCj. When the baseline estimation circuit 13 operates correctly, the terms VCOM, CR1i, CR2i, and Cj in the equation (1E) are canceled and an output like the equation (1E ′) is obtained.

(1E)式において、Di(i=1,2,…,8)は、8つの検出パターン1〜8に応じて得られる電圧検出回路4の出力電圧(検出電圧)である。Cj(j=1,2,…,8)は、YラインY2とXラインXjとの間の静電容量であり、ΔCjはタッチされた時のその変化分である。Cj+8(j=1,2,…,8)は、YラインY1とXラインXjとの間の静電容量であり、ΔCjはタッチされた時のその変化分である。   In the equation (1E), Di (i = 1, 2,..., 8) is an output voltage (detection voltage) of the voltage detection circuit 4 obtained according to the eight detection patterns 1-8. Cj (j = 1, 2,..., 8) is a capacitance between the Y line Y2 and the X line Xj, and ΔCj is the amount of change when touched. Cj + 8 (j = 1, 2,..., 8) is a capacitance between the Y line Y1 and the X line Xj, and ΔCj is the amount of change when touched.

sijは(2)式で表される8行×8列のアダマール変換行列の(i,j)成分である。検出パターンiにおいてsij=+1のときXラインXjは電圧検出回路4の+側入力端子44に接続され、sij=−1のときXラインXjは電圧検出回路4の−側入力端子45に接続される。
また、図9および図10におけるX軸とY軸の各交点にある符号「+」と「−」は、「+」が(1E)式においてΔCj(j=1…16)の係数が+1であることを意味し、「−」が(1E’)式においてΔCj(j=1…16)の係数が−1であることを意味する。
sij is an (i, j) component of the 8-row × 8-column Hadamard transform matrix expressed by the equation (2). In the detection pattern i, the X line Xj is connected to the + side input terminal 44 of the voltage detection circuit 4 when sij = + 1, and the X line Xj is connected to the − side input terminal 45 of the voltage detection circuit 4 when sij = −1. The
Also, the signs “+” and “−” at the intersections of the X axis and the Y axis in FIGS. 9 and 10 indicate that “+” is a coefficient of ΔCj (j = 1. “−” Means that the coefficient of ΔCj (j = 1... 16) in the formula (1E ′) is −1.

Figure 2013246556
Figure 2013246556

次に、上記の検出パターン1〜8ごとに、駆動回路3および電圧検出回路4は、図5に示す「状態1」と「状態2」の動作を行い、電圧検出回路4はその検出パターンに応じた電位差を検出し、この検出電圧を出力電圧として出力する。   Next, for each of the detection patterns 1 to 8 described above, the drive circuit 3 and the voltage detection circuit 4 perform the operations of “state 1” and “state 2” shown in FIG. A corresponding potential difference is detected, and this detected voltage is output as an output voltage.

電圧検出回路4の出力電圧D1〜D8は、図5の「状態2」の動作の所定のタイミングにおいて、A/D変換回路5でそれぞれA/D変換される。このA/D変換された各出力電圧D1〜D8は、容量算出回路6に順次記憶される。そして、出力電圧D1〜D8の記憶が完了すると、容量算出回路6は、記憶した出力電圧D1〜D8と変換行列であるアダマール変換行列とに基づき、静電容量差(ΔC1−ΔC9)、(ΔC2−ΔC10)・・・(ΔC8−ΔC16)をそれぞれ算出する演算を行う。   The output voltages D1 to D8 of the voltage detection circuit 4 are A / D converted by the A / D conversion circuit 5 at a predetermined timing of the operation of “state 2” in FIG. The A / D converted output voltages D1 to D8 are sequentially stored in the capacity calculation circuit 6. When the storage of the output voltages D1 to D8 is completed, the capacitance calculation circuit 6 determines the capacitance difference (ΔC1−ΔC9), (ΔC2) based on the stored output voltages D1 to D8 and the Hadamard transformation matrix that is the transformation matrix. −ΔC10)... (ΔC8−ΔC16) are calculated.

この容量算出回路6が行う演算処理は、次の(3)式で表すことができる。   The arithmetic processing performed by the capacity calculation circuit 6 can be expressed by the following equation (3).

Figure 2013246556
Figure 2013246556

タッチ位置検出回路7は、容量算出回路6が算出した静電容量値の変化分(ΔC1−ΔC9)、(ΔC2−ΔC10)・・・(ΔC8−ΔC16)に基づいて、タッチパネル1の位置を検出する。
以上の動作は、タッチパネル1上のタッチ位置を1次元的な動作により検出する例であるが、タッチパネル1上のタッチ位置を2次元的な動作により検出する場合には、上記の動作を繰り返すことになる。
この場合には、駆動パターンに応じて選択回路2がYラインY1〜Y8と駆動回路3との接続を順次変更し、この変更ごとに、電圧検出回路4が、上記の検出パターン1〜8に応じて8つの電圧を検出する処理を行う。
The touch position detection circuit 7 detects the position of the touch panel 1 on the basis of the change in the capacitance value calculated by the capacitance calculation circuit 6 (ΔC1-ΔC9), (ΔC2-ΔC10) (ΔC8-ΔC16). To do.
The above operation is an example in which the touch position on the touch panel 1 is detected by a one-dimensional operation. However, when the touch position on the touch panel 1 is detected by a two-dimensional operation, the above operation is repeated. become.
In this case, the selection circuit 2 sequentially changes the connection between the Y lines Y1 to Y8 and the drive circuit 3 according to the drive pattern, and the voltage detection circuit 4 changes to the detection patterns 1 to 8 for each change. Accordingly, a process for detecting eight voltages is performed.

次に、選択回路2の選択、接続の動作の具体例について、図1および図2を参照して説明する。
この第1実施形態では、選択回路2の選択、接続の動作に係るデータは、予め定めてある駆動パターンおよび検出パターンごとに、メモリ10に予め格納されている。すなわち、メモリ10には、予め定めてある駆動パターンおよび検出パターン1〜8ごとに、選択回路2のスイッチ部21−1〜21−8およびスイッチ部22−1〜22−8のそれぞれのスイッチSW11〜SW15をオンオフ制御するためのデータ等が格納されている。
Next, specific examples of selection and connection operations of the selection circuit 2 will be described with reference to FIGS.
In the first embodiment, data relating to the selection and connection operations of the selection circuit 2 is stored in advance in the memory 10 for each predetermined drive pattern and detection pattern. That is, in the memory 10, the switch SW11 of each of the switch units 21-1 to 21-8 and the switch units 22-1 to 22-8 of the selection circuit 2 is provided for each predetermined drive pattern and detection pattern 1-8. Data for controlling on / off of SW15 are stored.

そして、制御回路8は、予め定めてある駆動パターンおよび検出パターン1〜8ごとに、そのデータを読み出すためのアドレスの生成をアドレス生成回路9に指示し、その生成アドレスにより必要なデータをラッチ11に読み出す。
ラッチ11に読み出されたデータは、デコーダ23−1〜23−8およびデコーダ24−1〜24−8に転送される。これにより、デコーダ23−1〜23−8は、スイッチ部21−1〜21−8のスイッチSW11〜SW15をオンオフ制御する。また、デコーダ24−1〜24−8は、スイッチ部22−1〜22−8のスイッチSW11〜SW15をオンオフ制御する。
Then, the control circuit 8 instructs the address generation circuit 9 to generate an address for reading out the data for each of the predetermined drive patterns and detection patterns 1 to 8, and latches the necessary data by the generated address. Read to.
The data read to the latch 11 is transferred to the decoders 23-1 to 23-8 and the decoders 24-1 to 24-8. Accordingly, the decoders 23-1 to 23-8 perform on / off control of the switches SW11 to SW15 of the switch units 21-1 to 21-8. In addition, the decoders 24-1 to 24-8 perform on / off control of the switches SW11 to SW15 of the switch units 22-1 to 22-8.

例えば、駆動パターンに応じて、YラインY1、Y2を駆動ラインとして選択し、この選択したYラインY1、Y2を駆動回路3と接続する場合には、デコーダ24−1がスイッチ部22−1のスイッチSW13をオンとし、デコーダ24−2がスイッチ部22−2のスイッチSW14をオンとする。
また、検出パターンに応じて、タッチパネル1のXラインX1〜X8のうち、XラインX1〜X4を第1の検出ライン、XラインX5〜X8を第2の検出ラインとしてそれぞれ選択し、その選択したXラインX1〜X4とXラインX5〜X8とを電圧検出回路4にそれぞれ接続する場合には、以下のようになる。
For example, when the Y lines Y1 and Y2 are selected as drive lines according to the drive pattern and the selected Y lines Y1 and Y2 are connected to the drive circuit 3, the decoder 24-1 is connected to the switch unit 22-1. The switch SW13 is turned on, and the decoder 24-2 turns on the switch SW14 of the switch unit 22-2.
Further, according to the detection pattern, among the X lines X1 to X8 of the touch panel 1, the X lines X1 to X4 are selected as the first detection lines, and the X lines X5 to X8 are selected as the second detection lines, respectively. When the X lines X1 to X4 and the X lines X5 to X8 are connected to the voltage detection circuit 4, respectively, the operation is as follows.

すなわち、デコーダ23−1〜23−4のそれぞれが、スイッチ部21−1〜21−4のスイッチSW11をオンとする。また、デコーダ23−5〜23−8のそれぞれが、スイッチ部21−5〜21−8のスイッチSW12をオンとする。
以上のように、第1実施形態では、電圧検出回路4が、第1〜第8の検出パターンに応じた演算処理を行なって出力電圧D1〜D8をそれぞれ得るようにし、その各出力電圧D1〜D8を得るときに差動増幅を行うようにした。このため、その出力電圧D1〜D8を得るときにノイズを軽減できる上に、S/Nの向上を図ることができる。
That is, each of the decoders 23-1 to 23-4 turns on the switch SW11 of the switch units 21-1 to 21-4. Further, each of the decoders 23-5 to 23-8 turns on the switch SW12 of the switch units 21-5 to 21-8.
As described above, in the first embodiment, the voltage detection circuit 4 performs arithmetic processing according to the first to eighth detection patterns to obtain the output voltages D1 to D8, respectively, and each of the output voltages D1 to D1. Differential amplification was performed when D8 was obtained. Therefore, noise can be reduced when the output voltages D1 to D8 are obtained, and S / N can be improved.

また、第1実施形態では、電圧検出回路4が出力電圧D1〜D8を得るために、タッチパネル1のライン間に形成される静電容量をオフセット調整用のコンデンサとして使用するようにしたので、かかるコンデンサを特に設ける必要がないか、あるいは設ける必要があっても非常に小容量のもので済む。
なお、第1実施形態では、(2)式に示すように、8行×8列のアダマール変換行列を使用するようにした。しかし、4行×4列、12行×12列、16行×16列などのアダマール変換行列を使用することもできる。また(2)式以外の形式のアダマール変換行列を使用することもできる。
In the first embodiment, since the voltage detection circuit 4 uses the capacitance formed between the lines of the touch panel 1 as an offset adjustment capacitor in order to obtain the output voltages D1 to D8. Even if it is not necessary to provide a capacitor or it is necessary to provide a capacitor, a capacitor having a very small capacity is sufficient.
In the first embodiment, an Hadamard transformation matrix of 8 rows × 8 columns is used as shown in the equation (2). However, a Hadamard transform matrix such as 4 rows × 4 columns, 12 rows × 12 columns, 16 rows × 16 columns, or the like can also be used. Also, a Hadamard transform matrix of a form other than the expression (2) can be used.

このため、n行×n列(n=2、4の倍数)のアダマール変換行列を使用する場合には、上記の検出パターンはn個となり、この各検出パターンに応じて電圧検出回路4に使用される検出用ラインはn個となる。上記の例では、検出パターンは図9および図10に示すように8つとなり、この8つの検出パターンに応じて電圧検出回路4に使用される検出用ラインは8つとなる。
(第1実施形態の変形例1)
第1実施形態は、図1に示すように、AD変換回路5の後段に電圧検出回路4の出力電圧を補正するベースライン推定回路13を設けるようにしたが、この変形例1は、図11−1に示すように、そのベースライン推定回路13の機能を制御回路8に持たせるようにした。
Therefore, when the Hadamard transformation matrix of n rows × n columns (n = 2, a multiple of 4) is used, the number of the detection patterns is n, and the voltage detection circuit 4 is used according to each detection pattern. There are n detection lines. In the above example, there are eight detection patterns as shown in FIGS. 9 and 10, and eight detection lines are used in the voltage detection circuit 4 in accordance with the eight detection patterns.
(Modification 1 of the first embodiment)
In the first embodiment, as shown in FIG. 1, a baseline estimation circuit 13 that corrects the output voltage of the voltage detection circuit 4 is provided after the AD conversion circuit 5. As shown in -1, the control circuit 8 is provided with the function of the baseline estimation circuit 13.

すなわち、変形例1は、図11−1に示すように、制御回路8に、駆動制御部81の他にベースライン推定部82を設けるようにした。そして、ベースライン推定部82は、AD変換回路5の出力を入力(モニタ)し、この入力に応じてオフセット調整用コンデンサCR1、CR2の容量を可変するようにした。
これにより、環境変動による電圧検出回路4のベースラインのドリフトを、オフセット調整用コンデンサCR1、CR2に常にフィードバックして、そのドリフトを打ち消すことができる。
なお、この変形例1については、後述の第2〜第4の各実施形態に適用することができる。
That is, in the first modification, a baseline estimation unit 82 is provided in the control circuit 8 in addition to the drive control unit 81, as shown in FIG. The baseline estimation unit 82 inputs (monitors) the output of the AD conversion circuit 5, and varies the capacitances of the offset adjustment capacitors CR1 and CR2 according to the input.
As a result, the baseline drift of the voltage detection circuit 4 due to environmental fluctuations can always be fed back to the offset adjustment capacitors CR1 and CR2 to cancel the drift.
In addition, about this modification 1, it can apply to each below-mentioned 2nd-4th embodiment.

(第1実施形態の変形例2)
この変形例2は、図11−2に示すように、図1に示す第1実施形態のベースライン推定回路13の機能を制御回路8に持たせるようにしたものである。
すなわち、変形例2では、図11−2に示すように、制御回路8に、駆動制御部81の他にベースライン推定部82Aを設けるようにした。そして、ベースライン推定部82Aは、電圧検出回路4の出力電圧を入力(モニタ)し、この入力に応じてオフセット調整用コンデンサCR1、CR2の容量を可変するようにした。
これにより、環境変動による電圧検出回路4のベースラインのドリフトを、オフセット調整用コンデンサCR1、CR2に常にフィードバックして、そのドリフトを打ち消すことができる。
なお、この変形例2については、後述の第2〜第4の各実施形態に適用することができる。
(Modification 2 of the first embodiment)
In the second modification, as shown in FIG. 11-2, the control circuit 8 has the function of the baseline estimation circuit 13 of the first embodiment shown in FIG.
That is, in Modification 2, as shown in FIG. 11B, the control circuit 8 is provided with a baseline estimation unit 82A in addition to the drive control unit 81. The baseline estimation unit 82A inputs (monitors) the output voltage of the voltage detection circuit 4, and varies the capacitances of the offset adjustment capacitors CR1 and CR2 according to the input.
As a result, the baseline drift of the voltage detection circuit 4 due to environmental fluctuations can always be fed back to the offset adjustment capacitors CR1 and CR2 to cancel the drift.
This modification 2 can be applied to second to fourth embodiments described later.

(第1実施形態の変形例3)
第1実施形態は、図1に示すように、AD変換回路5の後段に電圧検出回路4の出力電圧を補正するベースライン推定回路13を設けるようにしたが、ベースライン推定回路13は必ずしも設ける必要はなく、省略するようにしても良い。
なお、このようなベースライン推定回路13の省略は、後述の第2〜第4の各実施形態についても同様である。
(Modification 3 of the first embodiment)
In the first embodiment, as shown in FIG. 1, the baseline estimation circuit 13 for correcting the output voltage of the voltage detection circuit 4 is provided after the AD conversion circuit 5, but the baseline estimation circuit 13 is not necessarily provided. It is not necessary and may be omitted.
Note that such omission of the baseline estimation circuit 13 is the same in the second to fourth embodiments described later.

(第1実施形態の変形例4)
この変形例4は、タッチパネルのライン数(電極数)が4の倍数でない場合であり、例えばX軸方向で7個の場合である。
この変形例4は、基本構成は図1と同一であり、タッチパネル1のサイズだけが異なっている。また、その動作も第1実施形態と同様である。以下、第1実施形態と異なる部分だけを説明する。
アダマール変換行列の大きさを電極数以上の4の倍数で選ぶ。ここではX軸方向の電極数は7であるので7以上の最小の4の倍数として8、すなわち8行×8列のアダマール変換行列を使用する。
(Modification 4 of the first embodiment)
This modification 4 is a case where the number of touch panel lines (number of electrodes) is not a multiple of 4, for example, 7 in the X-axis direction.
In the fourth modification, the basic configuration is the same as that in FIG. 1, and only the size of the touch panel 1 is different. The operation is also the same as in the first embodiment. Only the parts different from the first embodiment will be described below.
The size of the Hadamard transform matrix is selected by a multiple of 4 that is greater than the number of electrodes. Here, since the number of electrodes in the X-axis direction is 7, 8 is used as a minimum multiple of 4 that is 7 or more, that is, an Hadamard transformation matrix of 8 rows × 8 columns is used.

検出パターンは選択したサイズのアダマール変換行列に従い、8種類の検出パターンを使用する。すなわち、図9、図10の電極X8を省略した形になっている。
電圧検出回路4から出力される8個の出力電圧は、図5の「状態2」の動作の所定のタイミングにおいて、A/D変換回路5でそれぞれA/D変換される。このA/D変換された各出力電圧は、ベースライン推定回路13によって、タッチしたことによる変化分に変換されて、容量算出回路6に順次記憶される。そして、出力電圧D1〜D8の記憶が完了すると、容量算出回路6は、記憶した出力電圧D1〜D8と変換行列であるアダマール変換行列とに基づき、静電容量差(ΔC1−ΔC9)、(ΔC2−ΔC10)・・・(ΔC7−ΔC15)をそれぞれ算出する演算を行う。
この容量算出回路6が行う演算処理は、次の(3’)式で表すことができる。
The detection pattern uses eight types of detection patterns according to the Hadamard transform matrix of the selected size. That is, the electrode X8 in FIGS. 9 and 10 is omitted.
The eight output voltages output from the voltage detection circuit 4 are each A / D converted by the A / D conversion circuit 5 at a predetermined timing of the operation of “state 2” in FIG. Each A / D-converted output voltage is converted by the baseline estimation circuit 13 into a change caused by the touch, and sequentially stored in the capacitance calculation circuit 6. When the storage of the output voltages D1 to D8 is completed, the capacitance calculation circuit 6 determines the capacitance difference (ΔC1−ΔC9), (ΔC2) based on the stored output voltages D1 to D8 and the Hadamard transformation matrix that is the transformation matrix. −ΔC10)... (ΔC7−ΔC15) are calculated.
The arithmetic processing performed by the capacity calculation circuit 6 can be expressed by the following equation (3 ′).

Figure 2013246556
Figure 2013246556

但し、(3’)式に現れる係数行列は(2)式で表される8行×8列のアダマール変換行列の左側7行×8列を抜き出したもので、(1E)式のsijの転置行列かつムーア・ペンローズの一般化逆行列(のスカラー倍)になっている。
電圧検出回路4から出力される出力電圧は8個と電極数7個よりも多いが、(3’)式の係数行列は一般化逆行列であるため、得られた(ΔC1−ΔC9)、(ΔC2−ΔC10)・・・(ΔC7−ΔC15)は(1E)式を満たす最小二乗解になっている。そのため電圧検出回路4の出力電圧の個数が多ければ多いほどS/Nも改善される。
この変形例4は(3’)式に現れる係数行列がアダマール変換の一部の行を削除したもの以外にも直交変換および直交変換をスカラー倍したものの一部の行を削除したものでも適用可能である。
なお、この変形例4については、後述の第2、第3の各実施形態に適用することができる。
However, the coefficient matrix appearing in the equation (3 ′) is an extraction of the left 7 rows × 8 columns of the 8-row × 8-column Hadamard transform matrix expressed by the equation (2), and the s ij of the equation (1E) It is a transposed matrix and Moore-Penrose's generalized inverse matrix (scalar times).
Although the output voltage output from the voltage detection circuit 4 is eight and more than seven electrodes, since the coefficient matrix of the equation (3 ′) is a generalized inverse matrix, the obtained (ΔC1−ΔC9), ( ΔC2−ΔC10)... (ΔC7−ΔC15) is a least squares solution that satisfies the equation (1E). Therefore, the greater the number of output voltages of the voltage detection circuit 4, the better the S / N.
This modification 4 can be applied to the case where the coefficient matrix appearing in the expression (3 ′) is not the Hadamard transform part of the rows deleted, but the orthogonal transform and the orthogonal transform obtained by scalar multiplication and the deletion of some rows. It is.
The fourth modification can be applied to second and third embodiments described later.

(第1実施形態の変形例5)
第1実施形態は図9、図10の(A)〜(H)に示すように、Y1を駆動回路3の−端子34、Y2を駆動回路3の+端子33に接続し、X1〜X8は予め定められたパターンに従って電圧検出回路4の+側端子44、あるいは−側端子45に接続するよう構成されているが、駆動回路3と電圧検出回路4は交換することができる。すなわち、Y1を電圧検出回路4の−端子45、Y2を電圧検出回路4の+端子に接続し、X1〜X8は予め定められたパターンに従って駆動回路3の+側端子33、あるいは−側端子34に接続するよう構成することもできる。この構成でも電圧検出回路の出力は第1実施形態と全く同じであり、従って図1のメモリ10に格納される駆動・検出パターンを変更するだけで図1と全く同一の構成を使用することができる。また、この場合は図9の(A)のパターンを含め、全パターンが差動の構成で電圧検出されるため、コモンモードノイズへの耐性が改善する。
なお、この変形例5は第1実施例の変形例1〜4に適用することができる。
(Modification 5 of the first embodiment)
In the first embodiment, as shown in FIGS. 9 and 10A to 10H, Y1 is connected to the negative terminal 34 of the drive circuit 3, Y2 is connected to the positive terminal 33 of the drive circuit 3, and X1 to X8 are The driving circuit 3 and the voltage detection circuit 4 can be exchanged, although they are configured to be connected to the + side terminal 44 or the − side terminal 45 of the voltage detection circuit 4 in accordance with a predetermined pattern. That is, Y1 is connected to the negative terminal 45 of the voltage detection circuit 4, Y2 is connected to the positive terminal of the voltage detection circuit 4, and X1 to X8 are the positive side terminal 33 or negative side terminal 34 of the drive circuit 3 according to a predetermined pattern. It can also be configured to connect to. Even in this configuration, the output of the voltage detection circuit is exactly the same as in the first embodiment, and therefore, the same configuration as in FIG. 1 can be used only by changing the drive / detection pattern stored in the memory 10 of FIG. it can. In this case, since all the patterns including the pattern of FIG. 9A are detected with a differential configuration, resistance to common mode noise is improved.
This modification 5 can be applied to the modifications 1 to 4 of the first embodiment.

(第2実施形態の構成)
図12は、本発明の第2実施形態が適用されるタッチセンサの概略構成を示すブロック図である。
第2実施形態が適用されるタッチセンサは、図12に示すように、タッチパネル1と、選択回路2と、駆動回路3と、電圧検出回路4と、A/D変換回路5と、オフセット補正回路であるベースライン推定回路13と、容量算出回路6Aと、タッチ位置検出回路7Aと、制御回路8と、アドレス生成回路9と、メモリ10と、ラッチ11と、オフセット調整用の静電容量回路12と、を備えている。なお、メモリ10に格納される駆動パターンは第1実施形態のものとは異なるパターンが格納されている。
(Configuration of Second Embodiment)
FIG. 12 is a block diagram showing a schematic configuration of a touch sensor to which the second embodiment of the present invention is applied.
As shown in FIG. 12, the touch sensor to which the second embodiment is applied includes a touch panel 1, a selection circuit 2, a drive circuit 3, a voltage detection circuit 4, an A / D conversion circuit 5, and an offset correction circuit. A baseline estimation circuit 13, a capacitance calculation circuit 6A, a touch position detection circuit 7A, a control circuit 8, an address generation circuit 9, a memory 10, a latch 11, and a capacitance circuit 12 for offset adjustment. And. Note that the drive patterns stored in the memory 10 are different from those in the first embodiment.

このように、第2実施形態は、図1に示す第1実施形態の構成を基本とし、図1の容量算出回路6、およびタッチ位置検出回路7を、図12に示すように、容量算出回路6A、タッチ位置検出回路7Aに置き換えたものである。
ここで、第2実施形態は、第1実施形態の構成要素と共通する部分があり、この共通の構成要素には同一符号を付してその説明はできるだけ省略する。
Thus, the second embodiment is based on the configuration of the first embodiment shown in FIG. 1, and the capacitance calculation circuit 6 and the touch position detection circuit 7 shown in FIG. 6A is replaced with the touch position detection circuit 7A.
Here, the second embodiment has parts common to the components of the first embodiment. The common components are denoted by the same reference numerals, and the description thereof is omitted as much as possible.

(第2実施形態の動作)
次に、第2実施形態において、タッチパネル1のタッチ位置を検出する場合について、図12〜図14を参照して説明する。
まず、選択回路2は、予め定めてある駆動パターンに応じて、タッチパネル1のYラインY1〜Y8のうち、予め定めてある1つのラインを駆動ラインとして選択する。この例では、駆動ラインとしてYラインY1を選択し、この選択したYラインY1を駆動回路3の出力端子33と接続する(図13および図14参照)。
また、選択回路2は、所定の変換行列に応じて予め定めてある8つの検出パターンのうちの1つが選択されたときに、その選択された検出パターンに応じて、タッチパネル1のXラインX1〜X8のうちの一部を電圧検出回路4の+側入力端子44と接続し、XラインX1〜X8のうちの残りを電圧検出回路4の−側入力端子45と接続する。
(Operation of Second Embodiment)
Next, in the second embodiment, a case where the touch position of the touch panel 1 is detected will be described with reference to FIGS.
First, the selection circuit 2 selects one predetermined line as a drive line among the Y lines Y1 to Y8 of the touch panel 1 according to a predetermined drive pattern. In this example, the Y line Y1 is selected as the drive line, and the selected Y line Y1 is connected to the output terminal 33 of the drive circuit 3 (see FIGS. 13 and 14).
In addition, when one of eight predetermined detection patterns is selected according to a predetermined conversion matrix, the selection circuit 2 selects the X lines X1 to X1 of the touch panel 1 according to the selected detection pattern. A part of X8 is connected to the + side input terminal 44 of the voltage detection circuit 4, and the remainder of the X lines X1 to X8 is connected to the-side input terminal 45 of the voltage detection circuit 4.

図13(A)〜(D)および図14(E)〜(H)は、アダマール変換行列に応じて定めた検出パターン1〜8と、これらの検出パターン1〜8に応じたXラインX1〜X8と電圧検出回路4との接続状態を示している。
例えば、図13(A)に示す検出パターン1の場合には、XラインX1〜X8が電圧検出回路4の入力端子44に接続される。また、図13(B)に示す検出パターン2の場合には、XラインX1、X3、X5、X7が電圧検出回路4の入力端子44に接続され、XラインX2、X4、X6、X8が電圧検出回路4の入力端子45に接続される。なお、図13、図14の電圧検出回路4の出力選択回路47は図13(A)の場合は積分回路41に接続され、それ以外は全て減算回路43に接続される。
FIGS. 13A to 13D and FIGS. 14E to 14H show detection patterns 1 to 8 determined according to the Hadamard transformation matrix and X lines X1 to X1 corresponding to these detection patterns 1 to 8, respectively. The connection state between X8 and the voltage detection circuit 4 is shown.
For example, in the case of the detection pattern 1 shown in FIG. 13A, the X lines X1 to X8 are connected to the input terminal 44 of the voltage detection circuit 4. In the case of the detection pattern 2 shown in FIG. 13B, the X lines X1, X3, X5, and X7 are connected to the input terminal 44 of the voltage detection circuit 4, and the X lines X2, X4, X6, and X8 are voltages. Connected to the input terminal 45 of the detection circuit 4. The output selection circuit 47 of the voltage detection circuit 4 in FIGS. 13 and 14 is connected to the integration circuit 41 in the case of FIG. 13A, and is connected to the subtraction circuit 43 in all other cases.

なお、図13および図14における符号C1〜C8は、YラインY1と、XラインX1〜X8との間で形成されるそれぞれ静電容量(キャパシタ)である。
次に、上記の検出パターン1〜8ごとに、駆動回路3および電圧検出回路4は、図5に示す「状態1」と「状態2」の動作を行い、電圧検出回路4はその検出パターン1〜8に応じた電位差を検出する。
Reference numerals C1 to C8 in FIGS. 13 and 14 denote capacitances (capacitors) formed between the Y line Y1 and the X lines X1 to X8, respectively.
Next, for each of the detection patterns 1 to 8 described above, the drive circuit 3 and the voltage detection circuit 4 perform the operations of “state 1” and “state 2” shown in FIG. A potential difference corresponding to ˜8 is detected.

なお、図13および図14に示すように、検出パターン1の場合には、スイッチSW7は駆動回路3の−出力端子34に接続され、スイッチSW8はどちらにも接続されない中立状態である。電圧検出回路4の出力選択回路47は、積分回路41に接続される。
また、検出パターン2〜8の場合には、スイッチSW7、SW8はキャリブレーションによって駆動回路3の+側出力端子33か−側出力端子34のどちらに接続されるか決定される。電圧検出回路4の出力選択回路47は、減算回路43に接続される。
ここで、電圧検出回路4が、上記の検出パターン1〜8に応じて8つの電位差を検出する演算処理は、次の(4)式で表すことができる。
As shown in FIGS. 13 and 14, in the case of the detection pattern 1, the switch SW7 is connected to the negative output terminal 34 of the drive circuit 3, and the switch SW8 is in a neutral state in which neither is connected. The output selection circuit 47 of the voltage detection circuit 4 is connected to the integration circuit 41.
In the case of the detection patterns 2 to 8, the switches SW7 and SW8 are determined to be connected to either the + side output terminal 33 or the − side output terminal 34 of the drive circuit 3 by calibration. The output selection circuit 47 of the voltage detection circuit 4 is connected to the subtraction circuit 43.
Here, the calculation process in which the voltage detection circuit 4 detects eight potential differences in accordance with the detection patterns 1 to 8 can be expressed by the following equation (4).

Figure 2013246556
Figure 2013246556

但し、i=1,2,…,8である。また、i=1のときはオフセット調整用コンデンサCR2の容量値が出力にDi影響を与えないためCR2i=0として扱う。ΔCjはタッチされた時のCjの変化分である。また、CR1iとCR2iは検出パターンiにおけるオフセット調整用コンデンサCR1,CR2の設定値であり、符号が+のときは駆動回路3の+側出力端子33に接続され、−のときは駆動回路3の−側出力端子34に接続されていることを示す。オフセット調整用コンデンサCR1、CR2の設定値は、一般には検出パターンiごとに異なる値を持つ。   However, i = 1, 2,... Further, when i = 1, the capacitance value of the offset adjustment capacitor CR2 does not affect the output, so that CR2i = 0. ΔCj is the amount of change in Cj when touched. CR1i and CR2i are the set values of the offset adjustment capacitors CR1 and CR2 in the detection pattern i. When the sign is +, they are connected to the + side output terminal 33 of the drive circuit 3, and when-, they are connected to the drive circuit 3. It indicates that it is connected to the negative output terminal 34. The set values of the offset adjustment capacitors CR1 and CR2 generally have different values for each detection pattern i.

CR1iの符号と大きさはタッチされていないときの積分回路41の出力がVCOMとなるようキャリブレーションし、CR2iの符号と大きさはタッチされていないときの積分回路42の出力がVCOMとなるようキャリブレーションする。
Cjが温度変化など環境変動により変化した場合は、ベースライン推定回路13がタッチパネルにタッチしていないときのA/D変換回路5の出力値を推定し、タッチしたことによる静電容量Cjの変化分ΔCjが出力されるように動作する。ベースライン推定回路13が正しく動作すると、(4)式のCR1i、CR2i、Cj、VCOMの項がキャンセルされ、タッチされたときの静電容量の変化分ΔCjだけが残り、(4’)式のような出力となる。
The CR1i code and magnitude are calibrated so that the output of the integration circuit 41 when not touched is VCOM, and the CR2i sign and magnitude is such that the output of the integration circuit 42 when not touched is VCOM. Calibrate.
When Cj changes due to an environmental change such as a temperature change, the output value of the A / D conversion circuit 5 is estimated when the baseline estimation circuit 13 is not touching the touch panel, and the capacitance Cj changes due to the touch. It operates so that the minute ΔCj is output. When the baseline estimation circuit 13 operates correctly, the terms CR1i, CR2i, Cj, and VCOM in the equation (4) are canceled, and only the change ΔCj of the capacitance when touched remains, and the equation (4 ′) The output is as follows.

(4)式において、Di(i=1,2,…,8)は、8つの検出パターン1〜8に応じて得られる電圧検出回路4の出力電圧(検出電圧)である。Cj(j=1,2,…,8)は、YラインY1とXラインXjとの間の静電容量であり、ΔCjはタッチパネルにタッチされた時のその変化分である。sijは(2)式で表される8行×8列のアダマール変換行列の(i,j)成分である。検出パターンiにおいてsij=+1のときXラインXjは電圧検出回路4の+側入力端子44に接続され、sij=−1のときXラインXjは電圧検出回路4の−側入力端子45に接続される。   In the equation (4), Di (i = 1, 2,..., 8) is an output voltage (detection voltage) of the voltage detection circuit 4 obtained according to the eight detection patterns 1-8. Cj (j = 1, 2,..., 8) is a capacitance between the Y line Y1 and the X line Xj, and ΔCj is a change when the touch panel is touched. sij is an (i, j) component of the 8-row × 8-column Hadamard transform matrix expressed by the equation (2). In the detection pattern i, the X line Xj is connected to the + side input terminal 44 of the voltage detection circuit 4 when sij = + 1, and the X line Xj is connected to the − side input terminal 45 of the voltage detection circuit 4 when sij = −1. The

電圧検出回路4から出力される出力電圧D1〜D8は、図5の「状態2」の動作の所定のタイミングにおいて、A/D変換回路5でそれぞれA/D変換される。このA/D変換された各出力電圧D1〜D8は、容量算出回路6Aに順次記憶される。そして、出力電圧D1〜D8の記憶が完了すると、容量算出回路6Aは、記憶した出力電圧D1〜D8と変換行列であるアダマール変換行列とに基づき、タッチパネルにタッチされた時の静電容量の変化ΔC1〜ΔC8をそれぞれ算出する演算を行う。   The output voltages D1 to D8 output from the voltage detection circuit 4 are each A / D converted by the A / D conversion circuit 5 at a predetermined timing of the operation of “state 2” in FIG. The A / D converted output voltages D1 to D8 are sequentially stored in the capacity calculation circuit 6A. When the storage of the output voltages D1 to D8 is completed, the capacitance calculation circuit 6A changes the capacitance when the touch panel is touched based on the stored output voltages D1 to D8 and the Hadamard transformation matrix that is a transformation matrix. Calculations for calculating ΔC1 to ΔC8 are performed.

この容量算出回路6Aが行う演算処理は、次の(5)式で表すことができる。   The arithmetic processing performed by the capacity calculation circuit 6A can be expressed by the following equation (5).

Figure 2013246556
Figure 2013246556

タッチ位置検出回路7Aは、容量算出回路6Aが算出した静電容量のタッチされたことによる変化分ΔC1〜ΔC8に基づいて、タッチパネル1のタッチ位置を検出する。
以上の動作は、タッチパネル1上のタッチ位置を1次元的な動作により検出する例であるが、タッチパネル1上のタッチ位置を2次元的な動作により検出する場合には、上記の動作を繰り返すことになる。
この場合には、駆動パターンに応じてYラインY1〜Y8と駆動回路3との接続を順次変更し、この変更ごとに、電圧検出回路4が、上記の検出パターン1〜8に応じて8つの電圧を検出する演算処理を行う。
The touch position detection circuit 7A detects the touch position of the touch panel 1 based on the changes ΔC1 to ΔC8 caused by the touch of the capacitance calculated by the capacitance calculation circuit 6A.
The above operation is an example in which the touch position on the touch panel 1 is detected by a one-dimensional operation. However, when the touch position on the touch panel 1 is detected by a two-dimensional operation, the above operation is repeated. become.
In this case, the connection between the Y lines Y1 to Y8 and the drive circuit 3 is sequentially changed according to the drive pattern, and for each change, the voltage detection circuit 4 has eight outputs corresponding to the detection patterns 1 to 8. An arithmetic process for detecting the voltage is performed.

以上のように、第2実施形態では、電圧検出回路4が、8つの検出パターンに応じた演算処理を行なって出力電圧D1〜D8をそれぞれ得るようにし、その各出力電圧D1〜D8を得るときに差動増幅を行うようにした。このため、その出力電圧D1〜D8を得るときにノイズを軽減できる上に、S/Nの向上を図ることができる。
なお、第2実施形態では、(4)式に示すように、8行×8列のアダマール変換行列を使用するようにした。しかし、4行×4列、12行×12列、16行×16列などのアダマール変換行列を使用することもできる。
As described above, in the second embodiment, when the voltage detection circuit 4 performs the arithmetic processing according to the eight detection patterns to obtain the output voltages D1 to D8, and obtains the output voltages D1 to D8. Differential amplification was performed. Therefore, noise can be reduced when the output voltages D1 to D8 are obtained, and S / N can be improved.
In the second embodiment, an Hadamard transformation matrix of 8 rows × 8 columns is used as shown in the equation (4). However, a Hadamard transform matrix such as 4 rows × 4 columns, 12 rows × 12 columns, 16 rows × 16 columns, or the like can also be used.

このため、n行×n列(n=2、4の倍数)のアダマール変換行列を使用する場合には、上記の検出パターンはn個となり、この各検出パターンに応じて電圧検出回路4に使用される検出用ラインはn個となる。上記の例では、検出パターンは図13および図14に示すように8つとなり、この8つの検出パターンに応じて電圧検出回路4に使用される検出用ラインは8つとなる。   Therefore, when the Hadamard transformation matrix of n rows × n columns (n = 2, a multiple of 4) is used, the number of the detection patterns is n, and the voltage detection circuit 4 is used according to each detection pattern. There are n detection lines. In the above example, there are eight detection patterns as shown in FIGS. 13 and 14, and eight detection lines are used in the voltage detection circuit 4 in accordance with these eight detection patterns.

(第2実施形態の変形例1)
次に、第2実施形態において、タッチパネル1に指が接触していないが、タッチパネル1上に接近した場合にその位置を特定する、ホバリングの検出例について、図15を参照して説明する。
この例は、図14(E)の検出パターン5と図14(G)の検出パターン7を組み合わせることにより、ホバリング検出を行うものである。
図15(A)(B)は、いずれも検出パターン5での検出状態を示す。(A)は指100が静電容量C1〜C4の近傍にある場合であり、電圧検出回路4の出力電圧D5は、D5<0となる。(B)は指100が静電容量C5〜C8の近傍にある場合であり、電圧検出回路4の出力電圧D5は、D5>0となる。
(Modification 1 of 2nd Embodiment)
Next, in the second embodiment, a detection example of hovering that specifies the position when the finger is not in contact with the touch panel 1 but approaches the touch panel 1 will be described with reference to FIG.
In this example, the hovering detection is performed by combining the detection pattern 5 in FIG. 14E and the detection pattern 7 in FIG.
FIGS. 15A and 15B show detection states in the detection pattern 5. (A) is a case where the finger | toe 100 exists in the vicinity of the electrostatic capacitances C1-C4, and the output voltage D5 of the voltage detection circuit 4 becomes D5 <0. (B) is a case where the finger 100 is in the vicinity of the capacitances C5 to C8, and the output voltage D5 of the voltage detection circuit 4 is D5> 0.

また、図15(C)(D)は、いずれも検出パターン7での検出状態を示す。(C)は指100が静電容量C3〜C6の近傍にある場合であり、電圧検出回路4の出力電圧D7は、D7>0となる。(D)は指100が静電容量C1、C2あるいは静電容量C7、C8の近傍にある場合であり、電圧検出回路4の出力電圧D7は、D7<0となる。
このため、電圧検出回路4の出力電圧D5、D7を基に、指の位置が静電容量C1、C2、静電容量C3、C4、静電容量C5、C6、あるいは静電容量C7、C8のいずれかの近傍にあるかを判定できる。
FIGS. 15C and 15D both show detection states in the detection pattern 7. (C) is the case where the finger 100 is in the vicinity of the capacitances C3 to C6, and the output voltage D7 of the voltage detection circuit 4 is D7> 0. (D) is the case where the finger 100 is in the vicinity of the capacitances C1 and C2 or the capacitances C7 and C8, and the output voltage D7 of the voltage detection circuit 4 is D7 <0.
Therefore, based on the output voltages D5 and D7 of the voltage detection circuit 4, the position of the finger is the capacitance C1, C2, capacitance C3, C4, capacitance C5, C6, or capacitance C7, C8. It can be determined whether it is in any vicinity.

(第2実施形態の変形例2)
多点タッチ検出が不要な場合、第2実施例の動作の代わりに次のような動作を行うことによりタッチ位置のX,Y座標を検出することができる。
まず、選択回路2は、予め定めてある駆動パターンに応じて、タッチパネル1のYラインY1〜Y8のうち、予め定めてある1つのラインを駆動ラインとして選択する代わりに全ラインを選択する。それ以外は全て第2実施形態の動作の説明と同様である。これによりタッチ位置のX座標が検出できる。次に前述の動作をXラインとYラインを交換して再度行う。これによりタッチ位置のY座標が検出できる。
(Modification 2 of the second embodiment)
When multipoint touch detection is not required, the X and Y coordinates of the touch position can be detected by performing the following operation instead of the operation of the second embodiment.
First, the selection circuit 2 selects all of the Y lines Y1 to Y8 of the touch panel 1 according to a predetermined drive pattern, instead of selecting one predetermined line as the drive line. The rest is the same as the description of the operation of the second embodiment. Thereby, the X coordinate of the touch position can be detected. Next, the above operation is performed again by exchanging the X line and the Y line. Thereby, the Y coordinate of the touch position can be detected.

(第3実施形態の構成・BR>J
図16は、本発明の第3実施形態が適用されるタッチセンサの概略構成を示すブロック図である。
第3実施形態が適用されるタッチセンサは、図16に示すように、タッチパネル1と、選択回路2Aと、駆動回路3と、電圧検出回路4Aと、A/D変換回路5と、オフセット補正回路であるベースライン推定回路13と、容量算出回路6Aと、タッチ位置検出回路7Aと、制御回路8Aと、アドレス生成回路9と、メモリ10Aと、ラッチ11Aと、静電容量回路12Aと、を備えている。
(Configuration of Third Embodiment / BR> J
FIG. 16 is a block diagram showing a schematic configuration of a touch sensor to which the third embodiment of the present invention is applied.
As shown in FIG. 16, the touch sensor to which the third embodiment is applied includes a touch panel 1, a selection circuit 2A, a drive circuit 3, a voltage detection circuit 4A, an A / D conversion circuit 5, and an offset correction circuit. A baseline estimation circuit 13, a capacitance calculation circuit 6A, a touch position detection circuit 7A, a control circuit 8A, an address generation circuit 9, a memory 10A, a latch 11A, and a capacitance circuit 12A. ing.

このように、第3実施形態は、図12に示す第2実施形態の構成を基本とし、図12の選択回路2、差動増幅型の電圧検出回路4、制御回路8、メモリ10、ラッチ11、および静電容量回路12を、図16に示すように、選択回路2A、シングル型の電圧検出回路4A、制御回路8A、メモリ10A,ラッチ11A,および静電容量回路12Aに置き換えたものである。   As described above, the third embodiment is based on the configuration of the second embodiment shown in FIG. 12, and includes the selection circuit 2, the differential amplification type voltage detection circuit 4, the control circuit 8, the memory 10, and the latch 11 shown in FIG. And the capacitance circuit 12 are replaced with a selection circuit 2A, a single-type voltage detection circuit 4A, a control circuit 8A, a memory 10A, a latch 11A, and a capacitance circuit 12A as shown in FIG. .

ここで、第3実施形態は、第2実施形態の構成要素と共通する部分があり、この共通の構成要素には同一符号を付してその説明はできるだけ省略する。
選択回路2Aは選択回路2から電圧検出回路4の−入力端子45への接続線26およびスイッチSW12を省略したものである。
電圧検出回路4Aは、図17に示すように、オペアンプOP4と、積分コンデンサCfと、スイッチSW10と、を備えている。
Here, the third embodiment has a part common to the constituent elements of the second embodiment, and the common constituent elements are denoted by the same reference numerals, and the description thereof is omitted as much as possible.
The selection circuit 2A is obtained by omitting the connection line 26 and the switch SW12 from the selection circuit 2 to the negative input terminal 45 of the voltage detection circuit 4.
As shown in FIG. 17, the voltage detection circuit 4A includes an operational amplifier OP4, an integration capacitor Cf, and a switch SW10.

オペアンプOP4の反転入力端子(−)には入力電圧が入力され、オペアンプOP4の非反転入力端子(+)はVCOMに接続されている。また、オペアンプOP4の反転入力端子と出力端子との間には、積分コンデンサCfとスイッチSW10との並列回路が接続されている。これは図4の電圧検出回路4の出力選択回路47のスイッチSW9を常に積分回路41の出力がVoutに選択されるよう設定した場合と同一の機能であるので、電圧検出回路4Aの代わりに入力端子44のみを接続した電圧検出回路4を用いることもできる。   An input voltage is input to the inverting input terminal (−) of the operational amplifier OP4, and the non-inverting input terminal (+) of the operational amplifier OP4 is connected to VCOM. Further, a parallel circuit of an integrating capacitor Cf and a switch SW10 is connected between the inverting input terminal and the output terminal of the operational amplifier OP4. This is the same function as when the switch SW9 of the output selection circuit 47 of the voltage detection circuit 4 of FIG. 4 is set so that the output of the integration circuit 41 is always selected to Vout, and therefore the input is performed instead of the voltage detection circuit 4A. The voltage detection circuit 4 to which only the terminal 44 is connected can also be used.

メモリ10A,ラッチ11Aは選択回路2Aで接続される信号線が1本減り、静電容量回路12Aが静電容量回路12に比べてオフセット調整用コンデンサCR2とスイッチSW8が減るため、設定のための情報量が減った分、ビット幅が少なくなっている。
静電容量回路12Aは、図17に示すように、容量可変な静電容量値を有するオフセット調整用のコンデンサCR3と、スイッチSW20とを備えている。コンデンサCR3の一端側は電圧検出回路4Aの入力端子に接続され、コンデンサCR3の他端側はスイッチSW20の共通端子に接続されている。スイッチSW20は中立付きの単極双投型のスイッチで、2つの接点のうち一方が駆動回路3の+側出力端子33、他方が駆動回路3の−側出力端子34に接続されている。
The memory 10A and the latch 11A have one signal line connected by the selection circuit 2A, and the capacitance circuit 12A has fewer offset adjustment capacitors CR2 and switches SW8 than the capacitance circuit 12. As the amount of information decreases, the bit width decreases.
As shown in FIG. 17, the electrostatic capacity circuit 12A includes an offset adjusting capacitor CR3 having a variable capacitance value and a switch SW20. One end of the capacitor CR3 is connected to the input terminal of the voltage detection circuit 4A, and the other end of the capacitor CR3 is connected to the common terminal of the switch SW20. The switch SW20 is a neutral single-pole double-throw switch, and one of the two contacts is connected to the + side output terminal 33 of the drive circuit 3 and the other is connected to the − side output terminal 34 of the drive circuit 3.

ラッチ11Aからの設定情報をもとに駆動パターンが切り替わる度にオフセット調整用コンデンサCR3の容量値およびスイッチSW20を切り替える。スイッチSW20は中立付きの単極双投型のスイッチであるので駆動回路3の+側端子33に接続、−側端子34に接続、あるいはどちらにも接続されない設定が可能である。
オフセット調整用コンデンサCR3の容量値およびスイッチSW20の設定は、駆動パターン毎に後述のように予めキャリブレーションしておく。キャリブレーションで決定した値は、選択回路2Aの後述のスイッチのオンオフ制御データに対応付けてメモリ10Aに格納する。オフセット調整用コンデンサCR3の構成とキャリブレーション方法は、オフセット調整用コンデンサCR1と全く同一である。
Each time the drive pattern is switched based on the setting information from the latch 11A, the capacitance value of the offset adjustment capacitor CR3 and the switch SW20 are switched. Since the switch SW20 is a neutral single-pole double-throw switch, it can be set to be connected to the + side terminal 33 of the drive circuit 3, connected to the-side terminal 34, or not connected to either.
The capacitance value of the offset adjustment capacitor CR3 and the setting of the switch SW20 are calibrated in advance as described later for each drive pattern. The value determined by the calibration is stored in the memory 10A in association with on / off control data of a switch described later of the selection circuit 2A. The configuration and calibration method of the offset adjustment capacitor CR3 are exactly the same as those of the offset adjustment capacitor CR1.

制御回路8Aは、タッチパネル1のタッチ位置を検出するときに、駆動回路3、電圧検出回路4A、アドレス生成回路9、およびラッチ11Aをそれぞれ制御する。また、静電容量回路12Aをキャリブレーションするときは、前述の制御に加えてA/D変換回路5の出力を監視し、アドレス生成回路9、メモリ10A、ラッチ11Aを制御することにより静電容量回路12Aを間接的に制御する。   The control circuit 8A controls the drive circuit 3, the voltage detection circuit 4A, the address generation circuit 9, and the latch 11A when detecting the touch position of the touch panel 1. Further, when calibrating the capacitance circuit 12A, in addition to the above-described control, the output of the A / D conversion circuit 5 is monitored, and the capacitance is controlled by controlling the address generation circuit 9, the memory 10A, and the latch 11A. The circuit 12A is indirectly controlled.

(第3実施形態の動作)
次に、第3実施形態において、タッチパネル1のタッチ位置を検出する場合について、図16〜図19を参照して説明する。
まず、選択回路2Aは、予め定めてある検出パターンに応じて、タッチパネル1のYラインY1〜Y8のうち、予め定めてある1つのラインを検出ラインとして選択する。この例では、検出ラインとしてYラインY1を選択し、この選択したYラインY1を電圧検出回路4の入力端子と接続する(図18および図19参照)。
(Operation of Third Embodiment)
Next, in the third embodiment, a case where the touch position of the touch panel 1 is detected will be described with reference to FIGS.
First, the selection circuit 2A selects one predetermined line as a detection line among the Y lines Y1 to Y8 of the touch panel 1 in accordance with a predetermined detection pattern. In this example, the Y line Y1 is selected as the detection line, and the selected Y line Y1 is connected to the input terminal of the voltage detection circuit 4 (see FIGS. 18 and 19).

また、選択回路2Aは、所定の変換行列に応じて予め定めてある8つの駆動パターンのうちの1つが選択されたときに、その選択された駆動パターンに応じて、タッチパネル1のXラインX1〜X8のうちの一部を駆動回路3の+側出力端子33と接続し、XラインX1〜X8のうちの残りを駆動回路3の−側出力端子34と接続する。
図18(A)〜(D)および図19(E)〜(H)は、アダマール変換行列に応じて定めた駆動パターン1〜8と、これらの駆動パターン1〜8に応じたXラインX1〜X8と駆動回路3との接続状態を示している。
例えば、図18(A)に示す駆動パターン1の場合には、XラインX1〜X8が駆動回路3の出力端子33に接続される。また、図18(B)に示す第2の駆動パターンの場合には、XラインX1、X3、X5、X7が駆動回路3の+側出力端子33に接続され、XラインX2、X4、X6、X8が駆動回路3の−側出力端子34に接続される。
Further, the selection circuit 2A, when one of eight predetermined driving patterns is selected according to a predetermined conversion matrix, the X lines X1 to X1 of the touch panel 1 are selected according to the selected driving pattern. A part of X8 is connected to the + side output terminal 33 of the drive circuit 3, and the remainder of the X lines X1 to X8 is connected to the-side output terminal 34 of the drive circuit 3.
FIGS. 18A to 18D and FIGS. 19E to 19H show driving patterns 1 to 8 determined according to the Hadamard transformation matrix and X lines X1 to X1 corresponding to these driving patterns 1 to 8, respectively. The connection state of X8 and the drive circuit 3 is shown.
For example, in the case of the drive pattern 1 shown in FIG. 18A, the X lines X1 to X8 are connected to the output terminal 33 of the drive circuit 3. In the case of the second drive pattern shown in FIG. 18B, the X lines X1, X3, X5, and X7 are connected to the + side output terminal 33 of the drive circuit 3, and the X lines X2, X4, X6, X8 is connected to the negative output terminal 34 of the drive circuit 3.

次に、上記の駆動パターン1〜8ごとに、駆動回路3および電圧検出回路4Aは、図5に示す「状態1」と「状態2」に相当する動作として第1動作と第2動作と行い、電圧検出回路4Aはその駆動パターン1〜8に応じた電圧を検出する。
第1動作では、駆動回路3のスイッチSW1、SW4がオン、スイッチSW2、SW3がオフとなり、電圧検出回路4AのスイッチSW10がオンになる。第2動作では、駆動回路3のスイッチSW1、SW4がオフ、スイッチSW2、SW3がオンとなり、電圧検出回路4AのスイッチSW10がオフとなる。
ここで、電圧検出回路4Aが、上記の駆動パターン1〜8に応じて8つの電圧を検出する演算処理は、次の(4A)式で表すことができる。
Next, for each of the drive patterns 1 to 8, the drive circuit 3 and the voltage detection circuit 4A perform the first operation and the second operation as operations corresponding to “state 1” and “state 2” shown in FIG. The voltage detection circuit 4A detects a voltage corresponding to the drive patterns 1-8.
In the first operation, the switches SW1 and SW4 of the drive circuit 3 are turned on, the switches SW2 and SW3 are turned off, and the switch SW10 of the voltage detection circuit 4A is turned on. In the second operation, the switches SW1 and SW4 of the drive circuit 3 are turned off, the switches SW2 and SW3 are turned on, and the switch SW10 of the voltage detection circuit 4A is turned off.
Here, the calculation process in which the voltage detection circuit 4A detects eight voltages according to the drive patterns 1 to 8 can be expressed by the following equation (4A).

Figure 2013246556
Figure 2013246556

但し、i=1,2,…,8である。また、CR3iは検出パターンiにおけるオフセット調整用コンデンサCR3の設定値であり、符号が+のときは駆動回路3の+側出力端子33に接続され、−のときは駆動回路3の−側出力端子34に接続されていることを示す。オフセット調整用コンデンサCR3の設定値は、一般には検出パターンiごとに異なる値を持つ。   However, i = 1, 2,... CR3i is a set value of the offset adjustment capacitor CR3 in the detection pattern i. When the sign is +, it is connected to the + side output terminal 33 of the drive circuit 3, and when it is-, the − side output terminal of the drive circuit 3 is connected. 34 is connected. The set value of the offset adjustment capacitor CR3 generally has a different value for each detection pattern i.

CR3iの符号と大きさはタッチされていないときの電圧検出回路4Aの出力がVCOMとなるようキャリブレーションする。
Cjが温度変化など環境変動により変化した場合は、ベースライン推定回路13がタッチパネルにタッチしていないときのA/D変換回路5の出力値を推定し、タッチしたことによる静電容量Cjの変化分ΔCjが出力されるように動作する。ベースライン推定回路13が正しく動作すると、(4A)式のCR3i、Cj、VCOMの項がキャンセルされ、タッチパネルにタッチされたときの静電容量の変化分ΔCjだけが残り、(4A’)式のような出力となる。
The code and the size of CR3i are calibrated so that the output of the voltage detection circuit 4A when not touched is VCOM.
When Cj changes due to an environmental change such as a temperature change, the output value of the A / D conversion circuit 5 is estimated when the baseline estimation circuit 13 is not touching the touch panel, and the capacitance Cj changes due to the touch. It operates so that the minute ΔCj is output. When the baseline estimation circuit 13 operates correctly, the terms CR3i, Cj, and VCOM in the equation (4A) are canceled, and only the change ΔCj of the capacitance when the touch panel is touched remains, and the equation (4A ′) The output is as follows.

(4A)式において、Di(i=1,2,…,8)は、8つの検出パターン1〜8に応じて得られる電圧検出回路4Aの出力電圧(検出電圧)である。Cj(j=1,2,…,8)はYラインY1とXラインXjとの間の静電容量であり、ΔCjはタッチされた時のその変化分である。sijは式(2)で表される8行×8列のアダマール変換行列の(i,j)成分である。検出パターンiにおいてsij=+1のときXラインXjは駆動回路3の+側出力端子33に接続され、sij=−1のときXラインXjは駆動回路3の−側出力端子34に接続される。   In the equation (4A), Di (i = 1, 2,..., 8) is an output voltage (detection voltage) of the voltage detection circuit 4A obtained according to the eight detection patterns 1-8. Cj (j = 1, 2,..., 8) is a capacitance between the Y line Y1 and the X line Xj, and ΔCj is the amount of change when touched. sij is an (i, j) component of the 8-row × 8-column Hadamard transform matrix expressed by the equation (2). In the detection pattern i, the X line Xj is connected to the + side output terminal 33 of the drive circuit 3 when sij = + 1, and the X line Xj is connected to the − side output terminal 34 of the drive circuit 3 when sij = −1.

電圧検出回路4Aから出力される出力電圧D1〜D8は、A/D変換回路5でそれぞれA/D変換される。このA/D変換された各出力電圧D1〜D8は、容量算出回路6Aに順次記憶される。
そして、出力電圧D1〜D8の記憶が完了すると、容量算出回路6Aは、記憶した出力電圧D1〜D8と変換行列であるアダマール変換行列とに基づき、静電容量C1〜C8をそれぞれ算出する演算を行う。この容量算出回路6Aが行う演算処理は、上記の(5)式で表すことができる。
Output voltages D1 to D8 output from the voltage detection circuit 4A are A / D converted by the A / D conversion circuit 5, respectively. The A / D converted output voltages D1 to D8 are sequentially stored in the capacity calculation circuit 6A.
When the storage of the output voltages D1 to D8 is completed, the capacity calculation circuit 6A performs operations for calculating the capacitances C1 to C8 based on the stored output voltages D1 to D8 and the Hadamard transform matrix that is a conversion matrix. Do. The arithmetic processing performed by the capacity calculation circuit 6A can be expressed by the above equation (5).

タッチ位置検出回路7Aは、容量算出回路6Aが算出した静電容量の変化分ΔC1〜ΔC8に基づいて、タッチパネル1のタッチ位置を検出する。
以上の動作は、タッチパネル1上のタッチ位置を1次元的な動作により検出する例であるが、タッチパネル1上のタッチ位置を2次元的な動作により検出する場合には、上記の動作を繰り返すことになる。
この場合には、YラインY1〜Y8と電圧検出回路4Aとの接続を順次変更し、この変更ごとに、電圧検出回路4Aが、上記の駆動パターン1〜8に応じて8つの電圧を検出する演算処理を行う。
The touch position detection circuit 7A detects the touch position of the touch panel 1 based on the capacitance changes ΔC1 to ΔC8 calculated by the capacitance calculation circuit 6A.
The above operation is an example in which the touch position on the touch panel 1 is detected by a one-dimensional operation. However, when the touch position on the touch panel 1 is detected by a two-dimensional operation, the above operation is repeated. become.
In this case, the connection between the Y lines Y1 to Y8 and the voltage detection circuit 4A is sequentially changed, and for each change, the voltage detection circuit 4A detects eight voltages according to the drive patterns 1 to 8. Perform arithmetic processing.

以上のように、第3実施形態では、電圧検出回路4Aを図17に示すようにシングル型で構成するようにしたので、その構成が簡易となる。また、電圧検出回路4A、A/D変換回路5、静電容量回路12Aを複数設けて並列動作させることにより、スキャンレートを高速化することも可能である。
また、第3実施形態では、図17に示すオフセット調整用コンデンサCR3を小容量のものを使用するようにしても良い。この場合には、図18(A)の場合の検出を省略して測定値として例えば0などの固定値を使用する。
なお、第3実施形態では、(5)式に示すように、8行×8列のアダマール変換行列を使用するようにした。しかし、4行×4列、12行×12列、16行×16列などのアダマール変換行列を使用することもできる。
As described above, in the third embodiment, since the voltage detection circuit 4A is configured as a single type as shown in FIG. 17, the configuration is simplified. It is also possible to increase the scan rate by providing a plurality of voltage detection circuits 4A, A / D conversion circuits 5 and capacitance circuits 12A and operating them in parallel.
In the third embodiment, the offset adjustment capacitor CR3 shown in FIG. In this case, the detection in the case of FIG. 18A is omitted, and a fixed value such as 0 is used as the measurement value.
In the third embodiment, an Hadamard transformation matrix of 8 rows × 8 columns is used as shown in the equation (5). However, a Hadamard transform matrix such as 4 rows × 4 columns, 12 rows × 12 columns, 16 rows × 16 columns, or the like can also be used.

このため、n行×n列(n=2、4の倍数)のアダマール変換行列を使用する場合には、上記の駆動パターンはn個となり、この各駆動パターンに応じて駆動回路3に接続される駆動ラインはn個となる。上記の例では、駆動パターンは図18および図19に示すように8つとなり、この8つの駆動パターンに応じて駆動回路3に接続される駆動ラインは8つとなる。   For this reason, when the Hadamard transformation matrix of n rows × n columns (n = 2, multiple of 4) is used, the number of the driving patterns is n, and the driving circuit 3 is connected according to each driving pattern. There are n drive lines. In the above example, there are eight drive patterns as shown in FIGS. 18 and 19, and there are eight drive lines connected to the drive circuit 3 in accordance with these eight drive patterns.

(第3実施形態の動作の変形例)
多点タッチ検出が不要な場合、第2実施形態の動作の代わりに次のような動作を行うことによりタッチ位置のX,Y座標を検出することができる。
まず、選択回路2Aは、予め定めてある検出パターンに応じて、タッチパネル1のYラインY1〜Y8のうち、予め定めてある1つのラインを検出ラインとして選択する代わりに全てのYラインを選択する。それ以外は全て第3実施形態の動作の説明と同様である。これによりタッチ位置のX座標が検出できる。次に前述の動作をXラインとYラインを交換して再度行う。これによりタッチ位置のY座標が検出できる。
(Modification of the operation of the third embodiment)
When multi-point touch detection is not required, the X and Y coordinates of the touch position can be detected by performing the following operation instead of the operation of the second embodiment.
First, the selection circuit 2A selects all Y lines instead of selecting one predetermined line as a detection line from among the Y lines Y1 to Y8 of the touch panel 1 according to a predetermined detection pattern. . The rest is the same as the description of the operation of the third embodiment. Thereby, the X coordinate of the touch position can be detected. Next, the above operation is performed again by exchanging the X line and the Y line. Thereby, the Y coordinate of the touch position can be detected.

(第4実施形態の構成)
図20は、本発明の第4実施形態が適用されるタッチセンサの概略構成を示すブロック図である。
第4実施形態が適用されるタッチセンサは、図20に示すように、タッチパネル1と、選択回路2と、駆動回路3と、電圧検出回路4と、A/D変換回路5と、容量算出回路6Bと、タッチ位置検出回路7Bと、制御回路8と、アドレス生成回路9と、メモリ10と、ラッチ11と、オフセット調整用の静電容量回路12と、を備えている。
すなわち、第4実施形態は、図12に示す第2実施形態の構成を基本とし、図20に示すように、図12の容量算出回路6A、タッチ位置検出回路7Aを、容量算出回路6B、タッチ位置検出回路7Bに置き換えたものである。
ここで、第4実施形態は、第2実施形態の構成要素と共通する部分があり、この共通の構成要素には同一符号を付してその説明はできるだけ省略する。
メモリ10には,第1実施形態、第2実施形態とは異なるパターンが格納される。
(Configuration of Fourth Embodiment)
FIG. 20 is a block diagram showing a schematic configuration of a touch sensor to which the fourth embodiment of the present invention is applied.
As shown in FIG. 20, the touch sensor to which the fourth embodiment is applied includes a touch panel 1, a selection circuit 2, a drive circuit 3, a voltage detection circuit 4, an A / D conversion circuit 5, and a capacitance calculation circuit. 6B, a touch position detection circuit 7B, a control circuit 8, an address generation circuit 9, a memory 10, a latch 11, and a capacitance circuit 12 for offset adjustment.
That is, the fourth embodiment is based on the configuration of the second embodiment shown in FIG. 12, and as shown in FIG. 20, the capacitance calculation circuit 6A and the touch position detection circuit 7A shown in FIG. This is replaced with the position detection circuit 7B.
Here, the fourth embodiment has parts common to the components of the second embodiment, and the common components are denoted by the same reference numerals, and description thereof is omitted as much as possible.
The memory 10 stores a pattern different from the first embodiment and the second embodiment.

(第4実施形態の動作)
次に、第4実施形態において、タッチパネル1のタッチ位置を検出する場合について、図20〜図36を参照して説明する。
まず、選択回路2は、所定の変換行列に応じて予め定めてある64個の変換パターン(駆動パターンと検出パターンの組み合わせ)のうちの1つが選択されたときに、その選択された変換パターンに応じて、タッチパネル1のYラインY1〜Y8のうちの一部を駆動回路3の出力端子33と接続し、YラインY1〜Y8のうちの残りを駆動回路3の出力端子34と接続する。
(Operation of Fourth Embodiment)
Next, in the fourth embodiment, a case where the touch position of the touch panel 1 is detected will be described with reference to FIGS.
First, when one of 64 conversion patterns (combination of drive pattern and detection pattern) that is predetermined according to a predetermined conversion matrix is selected, the selection circuit 2 selects the selected conversion pattern. Accordingly, a part of the Y lines Y1 to Y8 of the touch panel 1 is connected to the output terminal 33 of the drive circuit 3, and the remaining of the Y lines Y1 to Y8 is connected to the output terminal 34 of the drive circuit 3.

また、選択回路2は、上記の変換パターンが選択されたときに、その選択された変換パターンに応じて、タッチパネル1のXラインX1〜X8のうちの一部を電圧検出回路4の入力端子44と接続し、XラインX1〜X8のうちの残りを電圧検出回路4の入力端子45と接続する。
図21〜図36は、アダマール変換行列に応じて定めた64個の変換パターンと、これら64個の変換パターンに応じた、YラインY1〜Y8と駆動回路3の接続状態、およびXラインX1〜X8と電圧検出回路4との接続状態を示している。
Further, when the above conversion pattern is selected, the selection circuit 2 selects a part of the X lines X1 to X8 of the touch panel 1 according to the selected conversion pattern as the input terminal 44 of the voltage detection circuit 4. And the remainder of the X lines X1 to X8 is connected to the input terminal 45 of the voltage detection circuit 4.
FIG. 21 to FIG. 36 show the 64 conversion patterns determined according to the Hadamard conversion matrix, the connection states of the Y lines Y1 to Y8 and the drive circuit 3 according to these 64 conversion patterns, and the X lines X1 to X1. The connection state between X8 and the voltage detection circuit 4 is shown.

ここで、図21および図22は、パターン1と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。図23および図24は、パターン2と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。図25および図26は、パターン3と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。図27および図28は、パターン4と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。   Here, FIG. 21 and FIG. 22 show eight conversion patterns obtained by combining the pattern 1 and the eight patterns 1 to 8. 23 and 24 show eight conversion patterns obtained by combining pattern 2 and eight patterns 1-8. 25 and 26 show eight conversion patterns obtained by combining the pattern 3 and the eight patterns 1 to 8. 27 and 28 show eight conversion patterns in which the pattern 4 and the eight patterns 1 to 8 are combined.

また、図29および図30は、パターン5と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。図31および図32は、パターン6と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。図33および図34は、パターン7と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。図35および図36は、パターン8と8つのパターン1〜8とを組み合わせた8つの変換パターンを示す。   29 and 30 show eight conversion patterns obtained by combining the pattern 5 and the eight patterns 1-8. 31 and 32 show eight conversion patterns obtained by combining the pattern 6 and the eight patterns 1 to 8. 33 and 34 show eight conversion patterns obtained by combining the pattern 7 and the eight patterns 1 to 8. 35 and 36 show eight conversion patterns obtained by combining the pattern 8 and the eight patterns 1 to 8.

図21〜図36の例ではY軸を駆動回路、X軸を電圧検出回路に接続する構成をとっているが、逆にX軸を駆動回路、Y軸を電圧検出回路に接続する構成にしてもよい。また、パターンごとに駆動回路、電圧検出回路をX軸に接続するかY軸に接続するか変えても良い。図21、図22の例では電圧検出回路4がシングルエンドの構成になっている。この場合、図21(A)の場合を除き、駆動回路の+端子と電圧検出回路の+端子を入れ替え、駆動回路の−端子と電圧検出回路の−端子を入れ替えることによって電圧検出回路を差動の構成に変形することにより、図21(A)のパターンを除く全てのパターンで差動の構成の電圧検出回路を利用することになり、S/Nをさらに向上させることができる。また、駆動回路の+端子と電圧検出回路の+端子、および駆動回路の−端子と電圧検出回路の−端子を入れ替えても容量算出回路6Bの動作は同一で良い。さらに図21(A)の測定を省略して測定値を0と扱うことにより、シングルエンド構成の電圧検出回路を全く用いないよう変換パターンを構成しても良く、さらにS/Nを向上させることができる。   In the example of FIGS. 21 to 36, the Y axis is connected to the drive circuit and the X axis is connected to the voltage detection circuit. Conversely, the X axis is connected to the drive circuit and the Y axis is connected to the voltage detection circuit. Also good. Further, it may be changed for each pattern whether the drive circuit and the voltage detection circuit are connected to the X axis or the Y axis. In the examples of FIGS. 21 and 22, the voltage detection circuit 4 has a single-ended configuration. In this case, except for the case of FIG. 21A, the voltage detection circuit is made differential by exchanging the + terminal of the drive circuit and the + terminal of the voltage detection circuit, and exchanging the − terminal of the drive circuit and the − terminal of the voltage detection circuit. By changing to the configuration of FIG. 21, the voltage detection circuit having the differential configuration is used for all patterns except the pattern of FIG. 21A, and the S / N can be further improved. Further, even if the + terminal of the drive circuit and the + terminal of the voltage detection circuit, and the − terminal of the drive circuit and the − terminal of the voltage detection circuit are interchanged, the operation of the capacitance calculation circuit 6B may be the same. Further, by omitting the measurement of FIG. 21A and treating the measured value as 0, a conversion pattern may be configured so as not to use the single-ended voltage detection circuit at all, and the S / N is further improved. Can do.

軸Xiと軸Yjの間に形成される静電容量をCijとすると、電圧検出回路4の出力Dmnに現れる値との関係は次の(5A)式のようになる。   Assuming that the capacitance formed between the axis Xi and the axis Yj is Cij, the relationship with the value appearing at the output Dmn of the voltage detection circuit 4 is expressed by the following equation (5A).

Figure 2013246556
Figure 2013246556

但し、m=1,2,…,8、n=1,2,…,8である。
なお、図21〜図36において、図中のX軸とY軸の各交点にある符号「+」はsminj=+1であり、符号「−」はsminj=−1である。smiは(2)式で表される8行×8列のアダマール変換行列の(m,i)成分であり、snjは(2)式で表される8行×8列のアダマール変換行列の(n,j)成分である。パターンm×パターンnにおいてsmi=+1のとき、XラインXiは電圧検出回路4の+側入力端子44に接続され、smi=−1のとき、XラインXiは電圧検出回路4の−側入力端子45に接続され、snj=+1のときYラインYjは駆動回路3の+側出力端子33に接続され、snj=−1のときYラインYjは駆動回路3の−側出力端子34に接続される。
However, m = 1, 2,..., 8 and n = 1, 2,.
21 to 36, the sign “+” at each intersection of the X axis and the Y axis in the drawings is s mi s nj = + 1, and the sign “−” is s mi s nj = −1. . s mi is the (m, i) component of the 8-row × 8-column Hadamard transformation matrix represented by the equation (2), and s nj is the 8-row × 8-column Hadamard transformation matrix represented by the equation (2). (N, j) component. When s mi = + 1 in the pattern m × pattern n, the X line Xi is connected to the + side input terminal 44 of the voltage detection circuit 4. When s mi = −1, the X line Xi is the − side of the voltage detection circuit 4. The Y line Yj is connected to the + side output terminal 33 of the drive circuit 3 when s nj = + 1, and the Y line Yj is connected to the − side output terminal 34 of the drive circuit 3 when s nj = −1. Connected to.

CR1mn、CR2mnは、X軸の検出パターンがm、Y軸の駆動パターンがnの場合のオフセット調整用コンデンサCR1、CR2のそれぞれの設定値である。CR1mnの符号と容量値はタッチパネルにタッチしていないときの積分回路41の出力がVCOMになるようキャリブレーションによって決定され、CR2mnの符号と容量値はタッチしていないときの積分回路42の出力がVCOMになるようキャリブレーションによって決定される。
静電容量回路12とベースライン推定回路13が正しく機能すると、(5A)式のCR1mn、CR2mn、Cij、VCOMの項がキャンセルされ、タッチされたときの静電容量の変化分ΔCjだけが残り、(5A’)式のような出力となる。
CR1mn and CR2mn are the set values of the offset adjustment capacitors CR1 and CR2 when the X-axis detection pattern is m and the Y-axis drive pattern is n. The sign and capacity value of CR1mn are determined by calibration so that the output of the integration circuit 41 when not touching the touch panel is VCOM, and the sign and capacity value of CR2mn is the output of the integration circuit 42 when not touching. Determined by calibration to be VCOM.
When the capacitance circuit 12 and the baseline estimation circuit 13 function correctly, the terms CR1mn, CR2mn, Cij, and VCOM in the equation (5A) are canceled, and only the change ΔCj of the capacitance when touched remains. The output is as shown in equation (5A ′).

次に、上記の64個の変換パターンごとに、駆動回路3および電圧検出回路4は、図5に示す「状態1」と「状態2」の動作を行い、電圧検出回路4はその64個の変換パターンに応じた電位差を検出する。
(5A)式において、Dmnは上記の64個の変換パターンに応じて得られる電圧検出回路4の64個の出力電圧(検出電圧)であり、8×8の行列である。
また、(5A)式において、Cijは、タッチパネル1のXラインXiとYラインYjとの各交差部における64個の静電容量であり、8×8の行列である。ΔCijはタッチされた時のその変化分である。
Next, for each of the 64 conversion patterns, the drive circuit 3 and the voltage detection circuit 4 perform the operations of “state 1” and “state 2” shown in FIG. 5, and the voltage detection circuit 4 A potential difference corresponding to the conversion pattern is detected.
In the equation (5A), Dmn is the 64 output voltages (detected voltages) of the voltage detection circuit 4 obtained according to the 64 conversion patterns, and is an 8 × 8 matrix.
Further, in Expression (5A), Cij is 64 capacitances at each intersection of the X line Xi and the Y line Yj of the touch panel 1, and is an 8 × 8 matrix. ΔCij is the amount of change when touched.

電圧検出回路4から出力される64個の出力電圧は、図5の「状態2」の動作の所定のタイミングにおいて、A/D変換回路5でそれぞれA/D変換される。このA/D変換された各出力電圧は、容量算出回路6Bに順次記憶される。そして、その出力電圧の記憶が完了すると、容量算出回路6Bは、記憶した出力電圧と変換行列であるアダマール変換行列とに基づき、タッチパネル1のXラインX1〜X8とYラインY1〜Y8との各交差部における64個の静電容量をそれぞれ算出する演算を行う。
この容量算出回路6Bが行う演算処理は、次の(6)式で表すことができる。
The 64 output voltages output from the voltage detection circuit 4 are each A / D converted by the A / D conversion circuit 5 at a predetermined timing of the operation of “state 2” in FIG. The A / D converted output voltages are sequentially stored in the capacity calculation circuit 6B. Then, when the storage of the output voltage is completed, the capacitance calculation circuit 6B, based on the stored output voltage and the Hadamard transformation matrix that is the transformation matrix, each of the X line X1 to X8 and the Y line Y1 to Y8 of the touch panel 1 An operation for calculating each of the 64 capacitances at the intersection is performed.
The arithmetic processing performed by the capacity calculation circuit 6B can be expressed by the following equation (6).

Figure 2013246556
Figure 2013246556

タッチ位置検出回路7Bは、容量算出回路6Bが算出した64個の静電容量に基づいて、タッチパネル1のタッチ位置を検出する。
以上のように、第4実施形態では、選択回路2が全ての電極を結合し、電圧検出回路4が、64個の変換パターンに応じた演算処理を行なって64個の出力電圧をそれぞれ得るようにし、その各出力電圧を得るときに差動増幅を行うようにした。このため、その各出力電圧を得るときにノイズを軽減できる上に、さらに(6)式によりDmnの全てを線形結合することによってΔCijを求めるためS/Nの大幅な向上を図ることができる。
The touch position detection circuit 7B detects the touch position of the touch panel 1 based on the 64 electrostatic capacitances calculated by the capacity calculation circuit 6B.
As described above, in the fourth embodiment, the selection circuit 2 combines all the electrodes, and the voltage detection circuit 4 performs arithmetic processing according to the 64 conversion patterns to obtain 64 output voltages, respectively. Thus, differential amplification is performed when each output voltage is obtained. For this reason, noise can be reduced when each output voltage is obtained, and further, S / N can be greatly improved because ΔCij is obtained by linearly combining all of Dmn according to equation (6).

なお、第4実施形態では、(6)(7)式に示すように、H、H’に8行×8列のアダマール変換行列を使用するようにした。しかし、2行×2列、4行×4列、12行×12列、16行×16列などのアダマール変換行列を使用することもできる。また、HとH’で異なるサイズのアダマール変換行列を使用することもできる。さらに(7)式で表される形式とは別の形式のアダマール変換行列を使用することもできる。   In the fourth embodiment, as shown in the equations (6) and (7), an Hadamard transformation matrix of 8 rows × 8 columns is used for H and H ′. However, a Hadamard transform matrix such as 2 rows × 2 columns, 4 rows × 4 columns, 12 rows × 12 columns, 16 rows × 16 columns, or the like can also be used. It is also possible to use Hadamard transformation matrices of different sizes for H and H ′. Furthermore, a Hadamard transform matrix of a format different from the format represented by the equation (7) can be used.

さらに、X軸方向にm行×m列(m=2、4の倍数)、Y軸方向にn行×n列(n=2、4の倍数)のアダマール変換行列を使用する場合には、上記の変換パターンは(m×n)個となり、各変換パターンに応じて、駆動回路3に接続される駆動ラインはm個となるとともに、電圧検出回路4に接続される検出ラインはn個となる。
上記の例では、変換パターンは図21〜図36に示すように64個となり、駆動回路3に接続される駆動ラインは8個、電圧検出回路4に接続される検出ラインは8個となる。
Further, when using a Hadamard transform matrix of m rows × m columns (m = 2, multiple of 4) in the X axis direction and n rows × n columns (n = 2, multiples of 4) in the Y axis direction, The number of the conversion patterns is (m × n), and according to each conversion pattern, the number of drive lines connected to the drive circuit 3 is m, and the number of detection lines connected to the voltage detection circuit 4 is n. Become.
In the above example, there are 64 conversion patterns as shown in FIGS. 21 to 36, 8 drive lines connected to the drive circuit 3, and 8 detection lines connected to the voltage detection circuit 4.

(第4実施形態の変形例1)
第4実施形態の変形例1の構成、動作は、第4実施形態と基本的に同一である。以下、第4実施形態と異なる部分について説明する。
XラインX1〜X8のうち、X1、X2をXライングループ1、X3,X4をXライングループ2、X5,X6をXライングループ3、X7,X8をXライングループ4にグループ分けする。すなわち、XラインX1〜X8は4つのグループに分けられる。
一方、YラインY1〜Y8のうち、Y1,Y2,Y3,Y4をYライングループ1、Y5,Y6,Y7,Y8をYライングループ2にグループ分けする。すなわち、YラインY1〜Y8は2つのグループに分けられる。
(Modification 1 of 4th Embodiment)
The configuration and operation of Modification 1 of the fourth embodiment are basically the same as those of the fourth embodiment. Hereinafter, a different part from 4th Embodiment is demonstrated.
Among the X lines X1 to X8, X1 and X2 are grouped into X line group 1, X3 and X4 are grouped into X line group 2, X5 and X6 are grouped into X line group 3, and X7 and X8 are grouped into X line group 4. That is, the X lines X1 to X8 are divided into four groups.
On the other hand, among Y lines Y1 to Y8, Y1, Y2, Y3, Y4 are grouped into Y line group 1, and Y5, Y6, Y7, Y8 are grouped into Y line group 2. That is, the Y lines Y1 to Y8 are divided into two groups.

前述のグループ分けにより束ねられた電極を1本の電極とみなすと、Xラインは4本、Yラインは2本のパネルと見ることができる。後は第4実形態と同様、Xラインは4行×4列のアダマール変換、Yラインは2行×2列のアダマール変換を適用した駆動・検出パターンを作成することができる。パターンの全ての組み合わせを図37、図38に示す。XラインとYラインのグループ分けを符号「{ 」で示す。   If the electrodes bundled by the above grouping are regarded as one electrode, the X line can be regarded as four panels and the Y line can be regarded as two panels. After that, similarly to the fourth embodiment, it is possible to create a drive / detection pattern applying the Hadamard transform of 4 rows × 4 columns to the X line and the Hadamard transform of 2 rows × 2 columns to the Y line. All combinations of patterns are shown in FIGS. The grouping of the X line and the Y line is indicated by a symbol “{”.

図38、図39で示される駆動・検出パターンをメモリ10に格納し、選択回路2、駆動回路3、電圧検出回路4、A/D変換回路5を第4実施形態と同様に動作させてA/D変換した値を取得する。
その後は、容量算出回路6BにおいてXラインは4グループであるので4行×4列のアダマール変換、Yラインは2グループであるので2行×2列のアダマール変換を使用して第4実施形態と同様の処理を行う。
The drive / detection patterns shown in FIGS. 38 and 39 are stored in the memory 10, and the selection circuit 2, the drive circuit 3, the voltage detection circuit 4, and the A / D conversion circuit 5 are operated in the same manner as in the fourth embodiment. / D converted value is acquired.
Thereafter, since the X line is 4 groups in the capacity calculation circuit 6B, 4 rows × 4 columns Hadamard transformation is used, and since the Y line is 2 groups, 2 rows × 2 columns Hadamard transformation is used. Similar processing is performed.

これにより、XラインX1,X2とYラインY1,Y2,Y3,Y4の交差部に形成される静電容量の合計のタッチしたことによる変化分、XラインX1,X2とYラインY5,Y6,Y7,Y8の交差部に形成される静電容量の合計のタッチしたことによる変化分、XラインX3,X4とYラインY1,Y2,Y3,Y4の交差部に形成される静電容量の合計のタッチしたことによる変化分、XラインX3,X4とYラインY5,Y6,Y7,Y8の交差部に形成される静電容量の合計のタッチしたことによる変化分がそれぞれ求められる。さらに、XラインX5,X6とYラインY1,Y2,Y3,Y4の交差部に形成される静電容量の合計のタッチしたことによる変化分、XラインX5,X6とYラインY5,Y6,Y7,Y8の交差部に形成される静電容量の合計のタッチしたことによる変化分、XラインX7,X8とYラインY1,Y2,Y3,Y4の交差部に形成される静電容量の合計のタッチしたことによる変化分、XラインX7,X8とYラインY5,Y6,Y7,Y8の交差部に形成される静電容量の合計のタッチしたことによる変化分がそれぞれ求められる。
以上のように、第4実施形態の変形例1は第4実施形態に比べて測定点数が少ないため、低消費電力モードでの動作に都合が良い。また、空間解像度が落ちた分、グループごとの容量変化が大きくとれるので特にホバリングの検出に都合が良い。
As a result, the total amount of capacitance formed at the intersection of the X lines X1, X2 and Y lines Y1, Y2, Y3, Y4 due to the touch, X lines X1, X2 and Y lines Y5, Y6, The total amount of capacitance formed at the intersection of the X lines X3, X4 and the Y lines Y1, Y2, Y3, Y4, the amount of change due to the touch of the total capacitance formed at the intersection of Y7, Y8 And a change due to the touch of the total capacitance formed at the intersections of the X lines X3, X4 and the Y lines Y5, Y6, Y7, Y8, respectively. Furthermore, the change in the total capacitance formed at the intersection of the X lines X5, X6 and Y lines Y1, Y2, Y3, Y4 due to the touch, X lines X5, X6 and Y lines Y5, Y6, Y7 , Y8, the change in the total capacitance formed at the intersection of Y8, the total of the capacitance formed at the intersection of X lines X7, X8 and Y lines Y1, Y2, Y3, Y4. The change due to the touch, and the change due to the touch of the total capacitance formed at the intersections of the X lines X7 and X8 and the Y lines Y5, Y6, Y7, and Y8 are obtained.
As described above, Modification 1 of the fourth embodiment is convenient for operation in the low power consumption mode because the number of measurement points is smaller than that of the fourth embodiment. In addition, since the capacity change for each group can be increased as much as the spatial resolution is reduced, it is particularly convenient for detecting hovering.

(第4実施形態の変形例2)
この変形例2は、タッチパネルのライン数(電極数)が4の倍数でない場合であり、例えばX軸方向で7個、Y軸方向で9個の場合である。
この変形例2は、基本構成は図20と同一であり、タッチパネル1のサイズだけが異なっている。また、その動作も第4実施形態と同様である。以下、第4実施形態と異なる部分だけを説明する。
X軸、Y軸それぞれの方向でアダマール変換行列の大きさを電極数以上の4の倍数で選ぶ。ここではX軸方向の電極数は7であるのでX軸方向には7以上の最小の4の倍数として8、すなわち8行×8列のアダマール変換行列を使用する。Y軸方向の電極数は9であるのでY軸方向には9以上の最小の4の倍数として12、すなわち12行×12列のアダマール変換行列を使用する。
(Modification 2 of 4th Embodiment)
Modification 2 is a case where the number of touch panel lines (number of electrodes) is not a multiple of 4, for example, 7 in the X-axis direction and 9 in the Y-axis direction.
In the second modification, the basic configuration is the same as that in FIG. 20, and only the size of the touch panel 1 is different. The operation is the same as that of the fourth embodiment. Only the parts different from the fourth embodiment will be described below.
The size of the Hadamard transformation matrix is selected by a multiple of 4 that is equal to or greater than the number of electrodes in the X-axis and Y-axis directions. Here, since the number of electrodes in the X-axis direction is 7, an Hadamard transform matrix of 8, that is, 8 rows × 8 columns, is used as a minimum multiple of 4 in the X-axis direction. Since the number of electrodes in the Y-axis direction is 9, 12 is used as the minimum multiple of 4 in the Y-axis direction, that is, a 12-row × 12-column Hadamard transformation matrix is used.

検出パターンは選択したサイズのアダマール変換行列に従い、X軸方向に8種類、Y軸方向に12種類、これらの全ての組み合わせである8×12=96種類の検出パターンを使用する。
軸Xiと軸Yjの間に形成される静電容量をCij、タッチされた時のその変化分をΔCijとすると、電圧検出回路4の出力Dmnに現れる値との関係は次の(5B)式のようになる。
According to the Hadamard transformation matrix of the selected size, 8 types in the X-axis direction, 12 types in the Y-axis direction, and 8 × 12 = 96 types of detection patterns, which are all combinations thereof, are used.
Assuming that the capacitance formed between the axis Xi and the axis Yj is Cij and the amount of change when touched is ΔCij, the relationship with the value appearing at the output Dmn of the voltage detection circuit 4 is the following equation (5B) become that way.

Figure 2013246556
Figure 2013246556

但し、m=1,2,…,8、n=1,2,…,12である。
miは(2)式で表される8行×8列のアダマール変換行列の(m,i)成分であり、snj’は(8)式で表される12行×12列のアダマール変換行列の(n,j)成分である。CR1mn、CR2mnの容量値と符号は第4実施形態と同様、キャリブレーションによって決定される。
静電容量回路12とベースライン推定回路13が正しく機能すると、(5B)式のCR1mn、CR2mn、Cij、VCOMの項がキャンセルされ、タッチされたときの静電容量の変化分ΔCijだけが残り、(5B’)式のような出力となる。
However, m = 1, 2,..., 8 and n = 1, 2,.
s mi is the (m, i) component of the 8-row × 8-column Hadamard transform matrix expressed by equation (2), and s nj ′ is the 12-row × 12-column Hadamard transform expressed by equation (8). This is the (n, j) component of the matrix. The capacitance values and signs of CR1mn and CR2mn are determined by calibration as in the fourth embodiment.
When the capacitance circuit 12 and the baseline estimation circuit 13 function correctly, the terms CR1mn, CR2mn, Cij, and VCOM in the equation (5B) are canceled, and only the change ΔCij in the capacitance when touched remains. The output is as shown in equation (5B ′).

Figure 2013246556
Figure 2013246556

電圧検出回路4から出力される96個の出力電圧は、図5の「状態2」の動作の所定のタイミングにおいて、A/D変換回路5でそれぞれA/D変換される。このA/D変換された各出力電圧は、ベースライン推定回路13によって、タッチしたことによる変化分に変換されて、容量算出回路6Bに順次記憶される。そして、その出力電圧の記憶が完了すると、容量算出回路6Bは、記憶した出力電圧と変換行列であるアダマール変換行列とに基づき、タッチパネル1のXラインX1〜X7とYラインY1〜Y9との各交差部における63個の静電容量をそれぞれ算出する演算を行う。
この容量算出回路6Bが行う演算処理は、次の(9)式で表すことができる。
The 96 output voltages output from the voltage detection circuit 4 are each A / D converted by the A / D conversion circuit 5 at a predetermined timing of the operation of “state 2” in FIG. Each A / D-converted output voltage is converted by the baseline estimation circuit 13 into a change caused by the touch and sequentially stored in the capacitance calculation circuit 6B. When the storage of the output voltage is completed, the capacity calculation circuit 6B, based on the stored output voltage and the Hadamard transformation matrix that is the transformation matrix, each of the X line X1 to X7 and the Y line Y1 to Y9 of the touch panel 1 An operation for calculating 63 capacitances at the intersection is performed.
The arithmetic processing performed by the capacity calculation circuit 6B can be expressed by the following equation (9).

Figure 2013246556
Figure 2013246556

但し、Hは(10)式で表される8行×8列のアダマール変換行列の転置行列の左側8行×7列を抜き出したもので、(5B)式のsmiの転置行列かつムーア・ペンローズの一般化逆行列(のスカラー倍)になっている。また、H’は(11)式で表される12行×12列のアダマール変換行列の左側12行×9列を抜き出したものであり、(5B)式のsnj’の転置行列かつムーア・ペンローズの一般化逆行列(のスカラー倍)になっている。またHは行列Hを転置したものである。 However, H T is (10) which was extracted 8 rows × 7 columns left transposed matrix of the Hadamard transform matrix of 8 rows × 8 columns of the formula, (5B) equation s mi transposed matrix and Moore・ Penrose's generalized inverse matrix (scalar multiple). H ′ is an extracted 12-row × 9-column left side of the 12-row × 12-column Hadamard transformation matrix expressed by the equation (11), and is a transposed matrix of s nj ′ and a Moore- Penrose's generalized inverse matrix (scalar times). The H T is obtained by transposing the matrix H.

電圧検出回路4から出力される出力電圧は96個と電極数63個よりも多いが、(9)式のH、H’は一般化逆行列であるため、得られたCijは(5B)式を満たす最小二乗解になっている。そのため電圧検出回路4の出力電圧の個数が多ければ多いほどS/Nも改善される。
なお、変形例2ではH,H’はアダマール変換行列の一部の行あるいは列を削除したものであるが、アダマール変換行列のみならず、直交変換行列および直交変換行列のスカラー倍の一部の行、あるいは列を削除した行列にも適用可能である。
The output voltage output from the voltage detection circuit 4 is 96, which is larger than the number of electrodes 63. However, since H T and H ′ in the equation (9) are generalized inverse matrices, the obtained Cij is (5B). It is a least squares solution that satisfies the equation. Therefore, the greater the number of output voltages of the voltage detection circuit 4, the better the S / N.
In the second modification, H and H ′ are obtained by deleting some rows or columns of the Hadamard transformation matrix, but not only the Hadamard transformation matrix but also a part of the scalar transformation of the orthogonal transformation matrix and the orthogonal transformation matrix. It can also be applied to a matrix with rows or columns deleted.

Figure 2013246556
Figure 2013246556

Figure 2013246556
Figure 2013246556

タッチ位置検出回路7Bは、容量算出回路6Bが算出した63個の静電容量のタッチされたことによる変化分に基づいて、タッチパネル1のタッチ位置を検出する。   The touch position detection circuit 7B detects the touch position of the touch panel 1 based on the amount of change caused by the touch of the 63 capacitances calculated by the capacitance calculation circuit 6B.

(第5実施形態)
第1実施形態は、図1に示すように、タッチパネル1、選択回路2、駆動回路3、電圧検出回路4、A/D変換回路5、ベースライン推定回路13、容量算出回路6、タッチ位置検出回路7、制御回路8、アドレス生成回路9、メモリ10、ラッチ11、および静電容量回路12を備えている。しかし、ベースライン推定回路13、容量算出回路6、タッチ位置検出回路7、制御回路8などは、コンピュータで置き換えることが可能である。
(Fifth embodiment)
As shown in FIG. 1, the first embodiment includes a touch panel 1, a selection circuit 2, a drive circuit 3, a voltage detection circuit 4, an A / D conversion circuit 5, a baseline estimation circuit 13, a capacitance calculation circuit 6, and a touch position detection. A circuit 7, a control circuit 8, an address generation circuit 9, a memory 10, a latch 11, and a capacitance circuit 12 are provided. However, the baseline estimation circuit 13, the capacity calculation circuit 6, the touch position detection circuit 7, the control circuit 8, and the like can be replaced with a computer.

そこで、この第5実施形態は、図1に示すベースライン推定回路13、容量算出回路6、タッチ位置検出回路7、制御回路8などの機能をコンピュータ(図示せず)に置き換え、
コンピュータが、選択回路2、駆動回路3、電圧検出回路4、静電容量回路12などの動作の制御を行うとともに、容量算出回路6やタッチ位置検出回路7の演算処理を行うようにした。
このため、この第5実施形態では、図39に示すように、予め定めた各種の制御や演算などの各処理の手順(プログラム)が、例えば図1のメモリ10に予め格納され、その手順にしたがってコンピュータが各種の制御や演算などの処理を行うようにした。
Therefore, in the fifth embodiment, the functions of the baseline estimation circuit 13, the capacity calculation circuit 6, the touch position detection circuit 7, the control circuit 8 and the like shown in FIG. 1 are replaced with a computer (not shown).
The computer controls operations of the selection circuit 2, the drive circuit 3, the voltage detection circuit 4, the capacitance circuit 12, and the like, and performs calculation processing of the capacitance calculation circuit 6 and the touch position detection circuit 7.
For this reason, in the fifth embodiment, as shown in FIG. 39, procedures (programs) for various processes such as various predetermined controls and calculations are stored in advance in the memory 10 of FIG. 1, for example. Therefore, the computer performs various processes such as control and calculation.

次に、図1および図39を参照して、第5実施形態のコンピュータによる各部の制御や演算の各処理について説明する。
ここで、図1のメモリ10の複数の各アドレスには、予め定めてある駆動パターンおよび予め定めてある変換行列(例えばアダマール変換行列)に応じて定められた検出パターンごとに、選択回路2、駆動回路3、電圧検出回路4、および静電容量回路12の動作を制御する制御データが予め格納されているものとする。
ステップS1では、メモリに10に格納された駆動パターンおよび検出パターンに応じた制御データを読み出すために、メモリ10のアドレスを開始アドレスにセットする。
Next, with reference to FIG. 1 and FIG. 39, each process of control of each part and calculation by the computer of 5th Embodiment is demonstrated.
Here, each of the plurality of addresses of the memory 10 of FIG. 1 includes a selection circuit 2 for each detection pattern determined according to a predetermined drive pattern and a predetermined conversion matrix (for example, Hadamard conversion matrix). It is assumed that control data for controlling operations of the drive circuit 3, the voltage detection circuit 4, and the capacitance circuit 12 is stored in advance.
In step S1, in order to read out control data corresponding to the drive pattern and detection pattern stored in the memory 10, the address of the memory 10 is set as the start address.

ステップS2では、そのセットされたメモリ10の開始アドレスに格納される駆動および検出パターンに応じた制御データを読み出す。ステップS3では、その制御データを基に、選択回路2のスイッチ部21−1〜21−8のスイッチSW11〜SW15がオンオフ制御されて、その選択回路2のスイッチが設定される。
この結果、タッチパネル1のYラインY1〜Y8のうち、予め定めてあるラインが駆動ラインとして選択され、駆動回路3の出力端子と接続される。また、タッチパネル1のXラインX1〜X8のうち、その一部が電圧検出回路4の一方の入力端子と接続され、その残りが電圧検出回路4の他方の入力端子と接続される。
In step S2, control data corresponding to the drive and detection patterns stored in the set start address of the memory 10 is read. In step S3, the switches SW11 to SW15 of the switch units 21-1 to 21-8 of the selection circuit 2 are on / off controlled based on the control data, and the switches of the selection circuit 2 are set.
As a result, among the Y lines Y1 to Y8 of the touch panel 1, a predetermined line is selected as a drive line and connected to the output terminal of the drive circuit 3. A part of the X lines X 1 to X 8 of the touch panel 1 is connected to one input terminal of the voltage detection circuit 4, and the rest is connected to the other input terminal of the voltage detection circuit 4.

ステップS4では、上記の制御データを基に、電圧検出回路4のスイッチSW9の設定を行う。この設定により、電圧検出回路4の出力として、積分回路41または減算回路43の出力が設定される。
ステップS5では、上記の制御データを基に、静電容量回路12のスイッチSW7,SW8がそれぞれ設定され、オフセット調整用のコンデンサCR1,CR2の容量値がそれぞれ設定される。
In step S4, the switch SW9 of the voltage detection circuit 4 is set based on the control data. With this setting, the output of the integration circuit 41 or the subtraction circuit 43 is set as the output of the voltage detection circuit 4.
In step S5, the switches SW7 and SW8 of the capacitance circuit 12 are set based on the control data, and the capacitance values of the offset adjustment capacitors CR1 and CR2 are set.

ステップS6では、上記の制御データを基に、駆動回路3と電圧検出回路4の動作を「状態1」になるように設定する(図5参照)。この設定は、駆動回路3のスイッチSW1〜SW4および電圧検出回路4のスイッチSW5,SW6を制御することにより行う。
その設定後、ステップS7では一定時間待機し、この待機が終了すると次のステップS8に進む。
In step S6, the operation of the drive circuit 3 and the voltage detection circuit 4 is set to “state 1” based on the control data (see FIG. 5). This setting is performed by controlling the switches SW1 to SW4 of the drive circuit 3 and the switches SW5 and SW6 of the voltage detection circuit 4.
After the setting, the process waits for a predetermined time in step S7, and when this standby is completed, the process proceeds to the next step S8.

ステップS8では、上記の制御データを基に、駆動回路3と電圧検出回路4の動作を「状態2」になるように設定する(図5参照)。この設定後、ステップS9では一定時間待機し、この待機が終了する。
ステップS6〜S9の一連の処理により、電圧検出回路4はステップS4の設定に応じた動作を行う。
In step S8, the operation of the drive circuit 3 and the voltage detection circuit 4 is set to “state 2” based on the control data (see FIG. 5). After this setting, in step S9, the process waits for a predetermined time, and this standby is completed.
Through a series of processes in steps S6 to S9, the voltage detection circuit 4 performs an operation according to the setting in step S4.

ステップS10では、A/D変換回路5から出力されるA/D変換値を取得する。
ステップS11では、その取得したA/D変換値を基に、ベースラインの推定を行う。これは、図1のベースライン推定回路13の機能に相当する。
ステップS12では、ベースラインが補正されたA/D変換値を記憶する。
ステップS13では、メモリ10の現在のアドレスが終了アドレスか否かを判定する。この判定の結果、終了アドレスでない場合には(NO),アドレスをインクリメントしてステップS2に戻り、ステップS2〜S13の一連の処理を行う。一方、終了アドレスの場合には(YES),ステップS15に進む。
In step S10, an A / D conversion value output from the A / D conversion circuit 5 is acquired.
In step S11, a baseline is estimated based on the acquired A / D conversion value. This corresponds to the function of the baseline estimation circuit 13 in FIG.
In step S12, the A / D conversion value with the corrected baseline is stored.
In step S13, it is determined whether or not the current address of the memory 10 is an end address. As a result of this determination, if it is not the end address (NO), the address is incremented and the process returns to step S2, and a series of processes of steps S2 to S13 are performed. On the other hand, if it is an end address (YES), the process proceeds to step S15.

ステップS15では、ステップS12で記憶されたベースラインが補正されたA/D変換値を基に、アダマール逆変換を行うことにより、静電容量差の算出を行う。この算出は、図1の容量算出回路6の機能に相当する。
ステップS16では、ステップS15で算出した静電容量差に基づいてタッチ位置の検出を行う。この検出は、図1のタッチ位置検出回路7の機能に相当する。
In step S15, the capacitance difference is calculated by performing Hadamard inverse transformation based on the A / D conversion value in which the baseline stored in step S12 is corrected. This calculation corresponds to the function of the capacity calculation circuit 6 of FIG.
In step S16, the touch position is detected based on the capacitance difference calculated in step S15. This detection corresponds to the function of the touch position detection circuit 7 in FIG.

ステップS17では、ステップS16で検出したタッチ位置の座標を出力する。
以上のように、第5実施形態は、図1に示すベースライン推定回路13、容量算出回路6、タッチ位置検出回路7、制御回路8などの機能をコンピュータに置き換えたものである。
しかし、図12の第2実施形態において、ベースライン推定回路13、容量算出回路6A、タッチ位置検出回路7A、制御回路8などの機能をコンピュータに置き換えても良い。
In step S17, the coordinates of the touch position detected in step S16 are output.
As described above, in the fifth embodiment, the functions of the baseline estimation circuit 13, the capacity calculation circuit 6, the touch position detection circuit 7, the control circuit 8, and the like shown in FIG. 1 are replaced with a computer.
However, in the second embodiment of FIG. 12, the functions of the baseline estimation circuit 13, the capacity calculation circuit 6A, the touch position detection circuit 7A, the control circuit 8, and the like may be replaced with a computer.

また、図16の第3実施形態において、ベースライン推定回路13、容量算出回路6A、タッチ位置検出回路7A、制御回路8Aなどの機能をコンピュータに置き換えても良い。
さらに、図20の第4実施形態において、ベースライン推定回路13、容量算出回路6B、タッチ位置検出回路7B、制御回路8などの機能をコンピュータに置き換えても良い。
In the third embodiment of FIG. 16, the functions of the baseline estimation circuit 13, the capacity calculation circuit 6A, the touch position detection circuit 7A, the control circuit 8A, and the like may be replaced with a computer.
Furthermore, in the fourth embodiment of FIG. 20, the functions of the baseline estimation circuit 13, the capacity calculation circuit 6B, the touch position detection circuit 7B, the control circuit 8, and the like may be replaced with a computer.

このようにコンピュータに置き換えた場合に、第2の〜第4の各実施形態のコンピュータによる各部の制御や演算の各処理は、図39に示すフローチャートと同様の手順で実現できる。   When the computer is replaced in this way, each process of control and calculation of each part by the computer of each of the second to fourth embodiments can be realized by the same procedure as the flowchart shown in FIG.

本発明のタッチセンサの信号処理回路は、タッチセンサに適用できる上に、そのタッチセンサを含む表示装置にも適用することができる。   The signal processing circuit of the touch sensor of the present invention can be applied to a touch sensor and can also be applied to a display device including the touch sensor.

1・・・タッチパネル
2・・・選択回路
3・・・駆動回路
4、4A・・・電圧検出回路
5・・・A/D変換回路
6、6A、6B・・・容量算出回路
7、7A、7B・・・タッチ位置検出回路
8、8A・・・制御回路
9・・・アドレス生成回路
10、10A・・・メモリ
11、11A・・・ラッチ
12、12A・・・静電容量回路
13・・・ベースライン推定回路
21−1〜21−8、22−1〜22−8・・・スイッチ部
23−1〜23−8、24−1〜24−8・・・デコーダ
25〜29・・・接続ライン
SW1〜SW6・・・スイッチ
SW7、SW8、SW20・・・中立付き単極双投型スイッチ
SW11〜SW15・・・スイッチ
DESCRIPTION OF SYMBOLS 1 ... Touch panel 2 ... Selection circuit 3 ... Drive circuit 4, 4A ... Voltage detection circuit 5 ... A / D conversion circuit 6, 6A, 6B ... Capacity calculation circuit 7, 7A, 7B ... Touch position detection circuit 8, 8A ... Control circuit 9 ... Address generation circuit 10, 10A ... Memory 11, 11A ... Latch 12, 12A ... Capacitance circuit 13 ... Baseline estimation circuits 21-1 to 21-8, 22-1 to 22-8, switch units 23-1 to 23-8, 24-1 to 24-8, decoders 25 to 29,. Connection lines SW1 to SW6 ... Switches SW7, SW8, SW20 ... Neutral single pole double throw switches SW11 to SW15 ... Switches

Claims (32)

複数の第1のラインと、前記複数の第1のラインと絶縁層を介して交差するように配置される複数の第2のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、
第1の駆動端子および第2の駆動端子と、第1の検出端子および第2の検出端子と、を有し、前記第1の駆動端子と前記第1の検出端子の間に接続される第1の静電容量と、前記第2の駆動端子と前記第1の検出端子の間に接続される第2の静電容量との差を第1の容量差として求め、前記第1の駆動端子と前記第2の検出端子の間に接続される第3の静電容量と、前記第2の駆動端子と前記第2の検出端子の間に接続される第4の静電容量との差を第2の容量差として求め、前記第1の容量差と第2の容量差との差を第3の容量差として求め、前記第1の容量差、前記第2の容量差、および前記第3の容量差のうちのいずれか1つを選択して所定の信号に変換して出力する容量測定回路と、
前記複数の第1のラインと第2のラインのそれぞれを、前記第1の駆動端子、前記第2の駆動端子、前記第1の検出端子、前記第2の検出端子、所定の電位に接続可能である選択回路と、
を備えることを特徴とするタッチセンサの信号処理回路。
A signal processing circuit of a touch sensor including a touch panel comprising: a plurality of first lines; and a plurality of second lines arranged to intersect the plurality of first lines via an insulating layer. ,
A first drive terminal and a second drive terminal; a first detection terminal and a second detection terminal; and a first drive terminal and a second detection terminal connected between the first drive terminal and the first detection terminal. A difference between a first capacitance and a second capacitance connected between the second drive terminal and the first detection terminal is obtained as a first capacitance difference, and the first drive terminal And a third capacitance connected between the second detection terminal and a fourth capacitance connected between the second drive terminal and the second detection terminal. Obtained as a second capacity difference, and obtained a difference between the first capacity difference and the second capacity difference as a third capacity difference, and obtained the first capacity difference, the second capacity difference, and the third capacity difference. A capacitance measuring circuit that selects and converts any one of the capacitance differences into a predetermined signal;
Each of the plurality of first lines and second lines can be connected to the first drive terminal, the second drive terminal, the first detection terminal, the second detection terminal, and a predetermined potential. A selection circuit which is
A signal processing circuit for a touch sensor, comprising:
容量が可変であって一方の端子が前記第1の検出端子に接続される第1のコンデンサと、第1のスイッチと、を備える第1のオフセット調整回路と、
容量が可変であって一方の端子が前記第2の検出端子に接続される第2のコンデンサと、第2のスイッチとを備える第2のオフセット調整回路と、をさらに備え、
前記第1のスイッチは、前記第1のコンデンサの他方の端子を、前記第1の駆動端子、前記第2の駆動端子のいずれかに接続し、あるいはどちらにも接続しない設定が可能であり、
前記第2のスイッチは、前記第2のコンデンサの他方の端子を、前記第1の駆動端子、前記第2の駆動端子のいずれかに接続し、あるいはどちらにも接続しない設定が可能であることを特徴とする請求項1記載のタッチセンサの信号処理回路。
A first offset adjustment circuit comprising: a first capacitor having a variable capacitance and one terminal connected to the first detection terminal; and a first switch;
A second offset adjustment circuit including a second capacitor having a variable capacitance and one terminal connected to the second detection terminal; and a second switch;
The first switch can be set so that the other terminal of the first capacitor is connected to either the first drive terminal or the second drive terminal, or neither is connected.
The second switch can be set so that the other terminal of the second capacitor is connected to either the first drive terminal or the second drive terminal, or neither is connected. The signal processing circuit of the touch sensor according to claim 1.
前記選択回路は、
予め決めてある変換行列に応じて定められた複数の検出パターンのうちの1つの検出パターンが選択されるたびに、当該選択される検出パターンに応じて、前記複数の第1のラインおよび前記複数の第2のラインの中から少なくとも1つのラインを前記第1の駆動端子に接続し、前記複数の第1のラインおよび前記複数の第2のラインの中から0本以上のラインを前記第2の駆動端子に接続し、前記複数の第1のラインおよび前記複数の第2のラインの中から少なくとも1つのラインを前記第1の検出端子に接続し、前記複数の第1のラインおよび前記複数の第2のラインの中から0本以上のラインを前記第2の検出端子に接続することを特徴とする請求項2に記載のタッチセンサの信号処理回路。
The selection circuit includes:
Each time one detection pattern is selected from among a plurality of detection patterns determined in accordance with a predetermined conversion matrix, the plurality of first lines and the plurality of lines are selected in accordance with the selected detection pattern. At least one of the second lines is connected to the first drive terminal, and zero or more lines of the plurality of first lines and the plurality of second lines are connected to the second line. To at least one of the plurality of first lines and the plurality of second lines to the first detection terminal, and the plurality of first lines and the plurality of lines. The signal processing circuit of the touch sensor according to claim 2, wherein zero or more lines are connected to the second detection terminal from among the second lines.
前記第1オフセット調整回路は、前記複数の検出パターンのそれぞれに対してタッチパネルにタッチしていないときの前記第1の容量差が最小になるようにあらかじめ校正しておき、
前記第2のオフセット調整回路は、前記タッチしていないときの前記第2の容量差が最小になるようにあらかじめ校正しておくことを特徴とする請求項3記載のタッチセンサの信号処理回路。
The first offset adjustment circuit is calibrated in advance so that the first capacitance difference is minimized when the touch panel is not touched for each of the plurality of detection patterns.
4. The signal processing circuit of the touch sensor according to claim 3, wherein the second offset adjustment circuit is calibrated in advance so that the second capacitance difference when not touching is minimized.
前記複数の検出パターンに対応する前記容量測定回路の各出力信号と前記変換行列とを基に演算を行い、前記第1の駆動端子に接続されたラインと前記第1の検出端子および前記第2の検出端子に接続された各ラインとの各交差部における静電容量と、これに対応する、前記選択された第2の駆動端子に接続されたラインと前記第1の検出端子および前記第2の検出端子に接続された各ラインとの各交差部における静電容量との差の静電容量をそれぞれ算出する容量算出部を、さらに備えることを特徴とする請求項4記載のタッチセンサの信号処理回路。   An operation is performed based on each output signal of the capacitance measurement circuit corresponding to the plurality of detection patterns and the conversion matrix, and a line connected to the first drive terminal, the first detection terminal, and the second Capacitance at each intersection with each line connected to the detection terminal, and a corresponding line connected to the selected second drive terminal, the first detection terminal, and the second The touch sensor signal according to claim 4, further comprising a capacitance calculation unit that calculates a capacitance of a difference from a capacitance at each intersection with each line connected to the detection terminal. Processing circuit. 前記複数の検出パターンに対応する前記容量測定回路の各出力信号と前記変換行列とを基に演算を行い、前記複数の第1のラインと前記複数の第2のラインとの各交差部における静電容量をそれぞれ算出する容量算出部を、さらに備えることを特徴とする請求項4記載のタッチセンサの信号処理回路。   An operation is performed based on each output signal of the capacitance measurement circuit corresponding to the plurality of detection patterns and the conversion matrix, and static electricity at each intersection of the plurality of first lines and the plurality of second lines is calculated. The signal processing circuit of the touch sensor according to claim 4, further comprising a capacitance calculating unit that calculates each of the electric capacities. 前記容量算出部は、前記容量測定回路の出力信号をタッチパネルにタッチしたときの静電容量の変化分に応じた信号に変換した後、変換後の信号と前記変換行列とを基に演算を行うことを特徴とする請求項5または請求項6に記載のタッチセンサの信号処理回路。   The capacitance calculation unit converts the output signal of the capacitance measurement circuit into a signal corresponding to a change in capacitance when the touch panel is touched, and then performs an operation based on the converted signal and the conversion matrix. 7. The signal processing circuit of the touch sensor according to claim 5, wherein the signal processing circuit is a touch sensor. 前記容量測定回路の出力信号と前記変換行列とを基に演算を行う前に、タッチパネルにタッチしていないときの前記容量測定回路の出力が0になるように前記出力信号を補正するオフセット補正回路を、さらに備えることを特徴とする請求項5乃至請求項7のうちのいずれか1項に記載のタッチセンサの信号処理回路。   An offset correction circuit that corrects the output signal so that the output of the capacitance measurement circuit is zero when the touch panel is not touched before performing an operation based on the output signal of the capacitance measurement circuit and the conversion matrix. The signal processing circuit of the touch sensor according to claim 5, further comprising: 前記変換行列は、前記複数の第1のラインまたは前記複数の第2のラインの個数以上のサイズの変換行列を使用し、
前記複数の検出パターンは、前記変換行列の行ベクトルまたは列ベクトルの一部を除いて行数または列数を前記複数の第1のラインまたは前記複数の第2のラインの個数に一致させた行列を基に予め定め、
前記容量算出部は、前記行列の転置行列または一般化逆行列を使用することを特徴とする請求項5乃至請求項8のうちのいずれか1項に記載のタッチセンサの信号処理回路。
The transformation matrix uses a transformation matrix having a size equal to or larger than the number of the plurality of first lines or the plurality of second lines,
The plurality of detection patterns are a matrix in which the number of rows or columns is made equal to the number of the plurality of first lines or the plurality of second lines except for a part of the row vector or column vector of the transformation matrix. Predetermined based on
The touch sensor signal processing circuit according to claim 5, wherein the capacitance calculation unit uses a transposed matrix or a generalized inverse matrix of the matrix.
前記変換行列は、第1の変換行列と第2の変換行列とを使用し且つ、前記第1の変換行列および第2の変換行列のいずれか一方は、前記複数の第1のラインの個数以上のサイズの第1の変換行列であるかまたは前記複数の第2のラインの個数以上のサイズの第2の変換行列であって、
前記複数の検出パターンは、前記第1の変換行列と前記第2の変換行列とを基に予め定め、且つ前記第1の変換行列のサイズが前記複数の第1のラインの個数以上のサイズである場合には、前記第1の変換行列の行ベクトルまたは列ベクトルの一部を除いた第3の変換行列を前記第1の変換行列として用い、前記第2の変換行列のサイズが前記複数の第2のラインの個数以上のサイズである場合には、前記第2の変換行列の行ベクトルまたは列ベクトルの一部を除いた第4の変換行列を前記第2の変換行列として用いて予め定め、
前記容量算出部は、前記第1の変換行列および前記第2の変換行列の各転置行列またはそれらの各一般化逆行列を使用することを特徴とする請求項5乃至請求項8のうちのいずれか1項に記載のタッチセンサの信号処理回路。
The transformation matrix uses a first transformation matrix and a second transformation matrix, and one of the first transformation matrix and the second transformation matrix is equal to or more than the number of the plurality of first lines. Or a second transformation matrix having a size equal to or larger than the number of the plurality of second lines,
The plurality of detection patterns are predetermined based on the first transformation matrix and the second transformation matrix, and the size of the first transformation matrix is larger than the number of the plurality of first lines. In some cases, a third transformation matrix excluding a part of the row vector or column vector of the first transformation matrix is used as the first transformation matrix, and the size of the second transformation matrix is the plurality of the plurality of transformation matrices. When the size is equal to or larger than the number of the second lines, the fourth transformation matrix excluding a part of the row vector or the column vector of the second transformation matrix is used as the second transformation matrix to determine in advance. ,
The capacity calculation unit uses each transposed matrix of the first transformation matrix and the second transformation matrix or each generalized inverse matrix thereof. A signal processing circuit of the touch sensor according to claim 1.
前記変換行列は、アダマール変換行列であることを特徴とする請求項3乃至請求項10のうちのいずれか1項に記載のタッチセンサの信号処理回路。   The touch sensor signal processing circuit according to claim 3, wherein the transformation matrix is a Hadamard transformation matrix. 複数の第1のラインと、前記複数の第1のラインと絶縁層を介して交差するように配置される複数の第2のラインと、を備えるタッチパネルを含むタッチセンサの信号処理回路であって、
第1の駆動端子および第2の駆動端子と、検出端子とを有し、前記第1の駆動端子と前記検出端子の間に接続される第1の静電容量と、前記第2の駆動端子と前記検出端子の間に接続される第2の静電容量との差の容量差を求め、当該求めた容量差を所定の信号に変換して出力する容量測定回路と、
前記複数の第1のラインと第2のラインのそれぞれを、前記第1の駆動端子、前記第2の駆動端子、前記検出端子、所定の電位に接続可能である選択回路と、
を備えることを特徴とするタッチセンサの信号処理回路。
A signal processing circuit of a touch sensor including a touch panel comprising: a plurality of first lines; and a plurality of second lines arranged to intersect the plurality of first lines via an insulating layer. ,
A first capacitance having a first drive terminal, a second drive terminal, and a detection terminal, connected between the first drive terminal and the detection terminal, and the second drive terminal A capacitance measurement circuit that obtains a capacitance difference of a difference between the first capacitance and a second capacitance connected between the detection terminals, converts the obtained capacitance difference into a predetermined signal, and outputs the predetermined signal;
A selection circuit capable of connecting each of the plurality of first lines and second lines to the first drive terminal, the second drive terminal, the detection terminal, and a predetermined potential;
A signal processing circuit for a touch sensor, comprising:
容量が可変であって一方の端子が前記第1の検出端子に接続されるコンデンサと、スイッチと、を備えるオフセット調整回路をさらに備え、
前記スイッチは、前記コンデンサの他方の端子を、前記第1の駆動端子、前記第2の駆動端子のいずれかに接続し、あるいはどちらにも接続しない設定が可能であることを特徴とする請求項12記載のタッチセンサの信号処理回路。
An offset adjustment circuit comprising a capacitor having a variable capacity and one terminal connected to the first detection terminal, and a switch;
The switch can be set so that the other terminal of the capacitor is connected to either the first drive terminal or the second drive terminal or not connected to either of the first drive terminal and the second drive terminal. 12. A signal processing circuit of the touch sensor according to 12.
前記選択回路は、
予め決めてある変換行列に応じて定められた複数の検出パターンのうちの1つの検出パターンが選択されるたびに、当該選択される検出パターンに応じて、前記複数の第1のラインの中から少なくとも1つのラインを前記第1の駆動端子に接続し、前記複数の第1のラインの中から0本以上のラインを前記第2の駆動端子に接続し、前記複数の第2のラインの中から少なくとも1つのラインを前記の検出端子に接続することを特徴とする請求項13に記載のタッチセンサの信号処理回路。
The selection circuit includes:
Each time one detection pattern is selected from among a plurality of detection patterns determined according to a predetermined transformation matrix, the plurality of first lines are selected according to the selected detection pattern. At least one line is connected to the first drive terminal, zero or more lines are connected to the second drive terminal from the plurality of first lines, and the plurality of second lines are connected to each other. 14. The touch sensor signal processing circuit according to claim 13, wherein at least one line is connected to the detection terminal.
前記オフセット調整回路は、前記複数の検出パターンのそれぞれに対してタッチパネルにタッチしていないときの前記容量差が最小になるようにあらかじめ校正しておくことを特徴とする請求項14記載のタッチセンサの信号処理回路。   The touch sensor according to claim 14, wherein the offset adjustment circuit is calibrated in advance so that the capacitance difference when the touch panel is not touched is minimized with respect to each of the plurality of detection patterns. Signal processing circuit. 前記複数の検出パターンに対応する前記容量測定回路の各出力信号と前記変換行列とを基に演算を行い、前記選択された駆動ラインと前記選択された各検出ラインとの各交差部における静電容量をそれぞれ算出する容量算出部を、さらに備えることを特徴とする請求項15に記載のタッチセンサの信号処理回路。   An operation is performed based on each output signal of the capacitance measurement circuit corresponding to the plurality of detection patterns and the conversion matrix, and electrostatic at each intersection of the selected drive line and each selected detection line. The touch sensor signal processing circuit according to claim 15, further comprising a capacitance calculation unit that calculates each of the capacitances. 前記容量算出部は、前記容量測定回路の出力信号をタッチパネルにタッチしたときの静電容量の変化分に応じた信号に変換した後、変換後の信号と前記変換行列とを基に演算を行うことを特徴とする請求項16に記載のタッチセンサの信号処理回路。   The capacitance calculation unit converts the output signal of the capacitance measurement circuit into a signal corresponding to a change in capacitance when the touch panel is touched, and then performs an operation based on the converted signal and the conversion matrix. The touch sensor signal processing circuit according to claim 16. 前記容量測定回路の出力信号と前記変換行列とを基に演算を行う前に、タッチパネルにタッチしていないときの前記容量測定回路の出力が0になるように前記出力信号を補正するオフセット補正回路を、さらに備えることを特徴とする請求項16または請求項17に記載のタッチセンサの信号処理回路。   An offset correction circuit that corrects the output signal so that the output of the capacitance measurement circuit is zero when the touch panel is not touched before performing an operation based on the output signal of the capacitance measurement circuit and the conversion matrix. The signal processing circuit of the touch sensor according to claim 16 or 17, further comprising: 前記変換行列は、前記複数の第1のラインまたは前記複数の第2のラインの個数以上のサイズの変換行列を使用し、
前記複数の検出パターンは、前記変換行列の行ベクトルまたは列ベクトルの一部を除いて行数または列数を前記複数の第1のラインまたは前記複数の第2のラインの個数に一致させた行列を基に予め定め、
前記容量算出部は、前記行列の転置行列または一般化逆行列を使用することを特徴とする請求項16乃至請求項18のうちのいずれか1項に記載のタッチセンサの信号処理回路。
The transformation matrix uses a transformation matrix having a size equal to or larger than the number of the plurality of first lines or the plurality of second lines,
The plurality of detection patterns are a matrix in which the number of rows or columns is made equal to the number of the plurality of first lines or the plurality of second lines except for a part of the row vector or column vector of the transformation matrix. Predetermined based on
The touch sensor signal processing circuit according to claim 16, wherein the capacitance calculation unit uses a transposed matrix or a generalized inverse matrix of the matrix.
前記変換行列は、アダマール変換行列であることを特徴とする請求項14乃至請求項19のうちのいずれか1項に記載のタッチセンサの信号処理回路。   20. The touch sensor signal processing circuit according to claim 14, wherein the transformation matrix is a Hadamard transformation matrix. 前記選択回路は、
前記複数の検出パターンごとに、前記第1の駆動端子に接続するラインおよび前記第2の駆動端子に接続するラインを変更し、
前記第1の駆動端子および第2の駆動端子に接続するラインの変更に応じて、前記第1の検出端子に接続するラインおよび前記第2の検出端子に接続するラインを変更することを特徴とする請求項3乃至請求項11、および請求項14乃至請求項20のうちのいずれか1項に記載のタッチセンサの信号処理回路。
The selection circuit includes:
For each of the plurality of detection patterns, a line connected to the first drive terminal and a line connected to the second drive terminal are changed,
The line connected to the first detection terminal and the line connected to the second detection terminal are changed according to the change of the line connected to the first drive terminal and the second drive terminal. The signal processing circuit of the touch sensor according to any one of claims 3 to 11 and claims 14 to 20.
前記選択回路は、
前記複数の検出パターンのうちの所定の検出パターンのときには、
前記第1の駆動端子に接続するラインとして選択したラインの前記第1の駆動端子への接続を前記第1の検出端子への接続に変更し、前記第2の駆動端子に接続するラインとして選択したラインの前記第2の駆動端子への接続を前記第2の検出端子への接続に変更し、
前記第1の検出端子に接続するラインとして選択したラインの前記第1の検出端子への接続を前記第1の駆動端子への接続に変更し、前記第2の検出端子に接続するラインとして選択したラインの前記第2の検出端子への接続を第2の駆動端子への接続に変更することを特徴とする請求項3乃至請求項11、および請求項14乃至請求項21のうちのいずれか1項に記載のタッチセンサの信号処理回路。
The selection circuit includes:
When the predetermined detection pattern among the plurality of detection patterns,
The connection of the line selected as the line connected to the first drive terminal to the connection to the first detection terminal is changed to the connection to the first detection terminal and selected as the line connected to the second drive terminal The connection of the line to the second drive terminal is changed to the connection to the second detection terminal,
The connection to the first detection terminal of the line selected as the line connected to the first detection terminal is changed to the connection to the first drive terminal and selected as the line to be connected to the second detection terminal. Any one of claims 3 to 11, and 14 to 21, wherein the connection of the line to the second detection terminal is changed to the connection to the second drive terminal. 2. A signal processing circuit of the touch sensor according to item 1.
前記容量算出部は、
前記複数の検出パターンのうち所定の検出パターンのときには、前記容量測定回路の出力信号を0として処理することを特徴とする請求項5乃至請求項10、および請求項16乃至請求項19のうちのいずれか1項に記載のタッチセンサの信号処理回路。
The capacity calculation unit
20. The process of claim 5, wherein the output signal of the capacitance measurement circuit is set to 0 when the detection pattern is a predetermined detection pattern among the plurality of detection patterns. The signal processing circuit of the touch sensor according to any one of the above.
請求項1乃至請求項23のうちのいずれか1項に記載のタッチセンサの信号処理回路を備えることを特徴とするタッチセンサ。   24. A touch sensor comprising the signal processing circuit of the touch sensor according to any one of claims 1 to 23. 複数の第1のライン及び前記複数の第1のラインと絶縁層を介して交差するように配置される複数の第2のラインを備えるタッチパネルと、
駆動電圧を出力する第1の出力端子及び第2の出力端子を有する駆動回路と、
第1の入力端子の入力電圧に応じた第1の電圧を出力する第1の動作と、前記第1の入力端子の入力電圧に応じた第1の電圧と第2の入力端子の入力電圧に応じた第2の電圧との差分電圧を検出して出力する第2の動作とを選択的に行う電圧検出回路と、
前記複数の第1のラインと前記複数の第2のラインと前記駆動回路の第1の出力端子または第2の出力端子との間で選択的な接続と、前記複数の第1のラインと前記複数の第2のラインと前記電圧検出回路の第1の入力端子または第2の入力端子との間で選択的な接続を行う選択回路と、
容量が可変であって一方の端子が前記電圧検出回路の第1の入力端子に接続されるとともに他方の端子が前記駆動回路の第1の出力端子あるいは第2の出力端子に接続自在な第1のコンデンサと、容量が可変であって一方の端子が前記電圧検出回路の第2の入力端子に接続されるとともに他方の端子が前記駆動回路の第1の出力端子あるいは第2の出力端子に接続自在な第2のコンデンサとを有する静電容量回路と、
を含むタッチセンサの信号処理方法であって、
コンピュータが、
予め決めてある変換行列に応じて定められた複数の検出パターンのうちの1つの検出パターンを選択し、当該選択された検出パターンに応じて、前記複数の第1のラインあるいは前記複数の第2のラインの中から、1つ以上のラインを第1の駆動ライン群として選択し、または前記第1の駆動ライン群に加えて前記第1の駆動ライン群とは異なる0本以上のラインを第2の駆動ライン群として選択し、前記第1の駆動ライン群を前記駆動回路の第1の出力端子に接続し、前記第2の駆動ライン群を前記駆動回路の第2の出力端子に接続するように、前記選択回路の動作を制御する第1ステップと、
前記複数の第1のラインあるいは前記複数の第2のラインの中から、1つ以上のラインを第1の検出ライン群として選択し、前記複数の第1のラインあるいは前記複数の第2のラインの中から、0本以上のラインを第2の検出ライン群として選択し、前記第1の検出ライン群を前記電圧検出回路の第1の入力端子に接続し、前記第2の検出ライン群を前記電圧検出回路の第2の入力端子に接続するように、前記選択回路の動作を制御する第2ステップと、
前記電圧検出回路が行う第1の動作または第2の動作のうちの一方を設定する第3ステップと、
前記第1および第2のコンデンサの各容量を設定し、前記第1のコンデンサの他端を無接続または前記駆動回路の第1の出力端子または前記駆動回路の第2の出力端子に接続し、前記第2のコンデンサの他端を無接続または前記駆動回路の第1の出力端子または前記駆動回路の第2の出力端子に接続するように、前記静電容量回路の動作を制御する第4ステップと、
前記駆動回路が所定の駆動電圧を出力するように前記駆動回路の動作を制御し、前記設定した第1の動作または第2の動作をするように前記電圧検出回路の動作を制御する第5ステップと、
前記電圧検出回路の出力信号と前記変換行列とを基に演算を行い、前記複数の第1のラインと前記複数の第2のラインの各交差部の静電容量をそれぞれ算出する第6ステップと、
を実行することを特徴とするタッチセンサの信号処理方法。
A touch panel comprising a plurality of first lines and a plurality of second lines arranged to intersect the plurality of first lines via an insulating layer;
A drive circuit having a first output terminal and a second output terminal for outputting a drive voltage;
A first operation for outputting a first voltage corresponding to the input voltage of the first input terminal, a first voltage corresponding to the input voltage of the first input terminal, and an input voltage of the second input terminal. A voltage detection circuit that selectively performs a second operation of detecting and outputting a differential voltage from the corresponding second voltage;
Selective connection between the plurality of first lines, the plurality of second lines, and the first output terminal or the second output terminal of the drive circuit; the plurality of first lines; A selection circuit for performing selective connection between a plurality of second lines and a first input terminal or a second input terminal of the voltage detection circuit;
A first having a variable capacity, one terminal connected to the first input terminal of the voltage detection circuit and the other terminal freely connectable to the first output terminal or the second output terminal of the drive circuit. And a capacitor having a variable capacitance and having one terminal connected to the second input terminal of the voltage detection circuit and the other terminal connected to the first output terminal or the second output terminal of the drive circuit. A capacitance circuit having a free second capacitor;
A signal processing method for a touch sensor including:
Computer
One detection pattern is selected from a plurality of detection patterns determined according to a predetermined transformation matrix, and the plurality of first lines or the plurality of second patterns is selected according to the selected detection pattern. One or more lines are selected as the first drive line group from among the lines, or in addition to the first drive line group, zero or more lines different from the first drive line group are selected. Selected as the second drive line group, the first drive line group is connected to the first output terminal of the drive circuit, and the second drive line group is connected to the second output terminal of the drive circuit. A first step of controlling the operation of the selection circuit,
One or more lines are selected as a first detection line group from the plurality of first lines or the plurality of second lines, and the plurality of first lines or the plurality of second lines are selected. 0 or more lines are selected as a second detection line group, the first detection line group is connected to a first input terminal of the voltage detection circuit, and the second detection line group is A second step of controlling the operation of the selection circuit to be connected to a second input terminal of the voltage detection circuit;
A third step of setting one of a first operation and a second operation performed by the voltage detection circuit;
Each capacitance of the first and second capacitors is set, and the other end of the first capacitor is not connected or connected to the first output terminal of the drive circuit or the second output terminal of the drive circuit; A fourth step of controlling the operation of the capacitance circuit so that the other end of the second capacitor is not connected or is connected to the first output terminal of the drive circuit or the second output terminal of the drive circuit; When,
A fifth step of controlling the operation of the drive circuit so that the drive circuit outputs a predetermined drive voltage, and controlling the operation of the voltage detection circuit so as to perform the set first operation or second operation. When,
A sixth step of performing an operation based on the output signal of the voltage detection circuit and the conversion matrix, and calculating capacitances at respective intersections of the plurality of first lines and the plurality of second lines, respectively; ,
The signal processing method of the touch sensor characterized by performing this.
前記第1ステップでは、前記複数の検出パターンごとに、前記複数の第1のラインと前記複数の第2のラインとを前記第1の駆動ライン群および前記第2の駆動ライン群として選択するのを変更し、
前記第2ステップでは、前記第1ステップでの変更に応じて、前記複数の第1のラインと前記複数の第2のラインとを前記第1の検出ライン群および前記第2の検出ライン群として選択するのを変更するようにしたことを特徴とする請求項25に記載のタッチセンサの信号処理方法。
In the first step, the plurality of first lines and the plurality of second lines are selected as the first drive line group and the second drive line group for each of the plurality of detection patterns. Change
In the second step, the plurality of first lines and the plurality of second lines are used as the first detection line group and the second detection line group in accordance with the change in the first step. 26. The touch sensor signal processing method according to claim 25, wherein selection is changed.
前記複数の検出パターンのうちの所定の検出パターンのときには、
前記第1ステップでは、前記選択した第1の駆動ライン群の前記駆動回路の第1の出力端子への接続を前記電圧検出回路の第1の入力端子への接続に変更し、前記選択した第2の駆動ライン群の前記駆動回路の第2の出力端子への接続を前記電圧検出回路の第2の入力端子への接続に変更し、
前記第2ステップでは、前記選択した第1の検出ライン群の前記電圧検出回路の第1の入力端子への接続を前記駆動回路の第1の出力端子への接続に変更し、前記選択した第2の検出ライン群の前記電圧検出回路の第2の入力端子への接続を前記駆動回路の第2の出力端子への接続に変更することを特徴とする請求項25または請求項26に記載のタッチセンサの信号処理方法。
When the predetermined detection pattern among the plurality of detection patterns,
In the first step, the connection of the selected first drive line group to the first output terminal of the drive circuit is changed to the connection to the first input terminal of the voltage detection circuit, and the selected first Changing the connection of the second drive line group to the second output terminal of the drive circuit to the second input terminal of the voltage detection circuit;
In the second step, the connection of the selected first detection line group to the first input terminal of the voltage detection circuit is changed to the connection to the first output terminal of the drive circuit, and the selected first detection line group 27. The connection of the second detection line group to the second input terminal of the voltage detection circuit is changed to a connection to the second output terminal of the drive circuit. Touch sensor signal processing method.
前記複数の検出パターンのうち所定の検出パターンのときには、
前記第1ステップから前記第5ステップまでの各処理を省略し、前記第6ステップにおいて前記電圧検出回路の出力信号を0として処理することを特徴とする請求項25乃至請求項27のうちのいずれか1項に記載のタッチセンサの信号処理方法。
When the predetermined detection pattern among the plurality of detection patterns,
The processing from the first step to the fifth step is omitted, and the output signal of the voltage detection circuit is processed as 0 in the sixth step. The touch sensor signal processing method according to claim 1.
前記変換行列は、前記複数の第1のラインまたは前記複数の第2のラインの個数以上のサイズの変換行列を使用し、
前記複数の検出パターンは、前記変換行列の行ベクトルまたは列ベクトルの一部を除いて行数または列数を前記複数の第1のラインまたは前記複数の第2のラインの個数に一致させた行列を基に予め定め、
前記第1ステップと前記第2ステップの各処理では、前記定められている複数の検出パターンを使用し、
前記第6ステップの処理では、前記行列の転置行列または一般化逆行列を使用することを特徴とする請求項25乃至請求項28のうちのいずれか1項に記載のタッチセンサの信号処理方法。
The transformation matrix uses a transformation matrix having a size equal to or larger than the number of the plurality of first lines or the plurality of second lines,
The plurality of detection patterns are a matrix in which the number of rows or columns is made equal to the number of the plurality of first lines or the plurality of second lines except for a part of the row vector or column vector of the transformation matrix. Predetermined based on
In each process of the first step and the second step, the plurality of predetermined detection patterns are used,
29. The touch sensor signal processing method according to claim 25, wherein a transpose matrix or a generalized inverse matrix of the matrix is used in the process of the sixth step.
前記変換行列は、第1の変換行列と第2の変換行列とを使用し且つ、前記第1の変換行列および第2の変換行列のいずれか一方は、前記複数の第1のラインの個数以上のサイズの第1の変換行列であるかまたは前記複数の第2のラインの個数以上のサイズの第2の変換行列であって、
前記複数の検出パターンは、前記第1の変換行列と前記第2の変換行列とを基に予め定め、且つ前記第1の変換行列のサイズが前記複数の第1のラインの個数以上のサイズである場合には、前記第1の変換行列の行ベクトルまたは列ベクトルの一部を除いた第3の変換行列を前記第1の変換行列として用い、前記第2の変換行列のサイズが前記複数の第2のラインの個数以上のサイズである場合には、前記第2の変換行列の行ベクトルまたは列ベクトルの一部を除いた第4の変換行列を前記第2の変換行列として用いて予め定め、
前記第1ステップと前記第2ステップの各処理では、前記第1の変換行列および第2の変換行列によって定められている複数の検出パターンを使用し、
前記第6ステップの処理では、前記第1の変換行列および前記第2の変換行列の各転置行列またはそれらの各一般化逆行列を使用することを特徴とする請求項25乃至請求項28のうちのいずれか1項に記載のタッチセンサの信号処理方法。
The transformation matrix uses a first transformation matrix and a second transformation matrix, and one of the first transformation matrix and the second transformation matrix is equal to or more than the number of the plurality of first lines. Or a second transformation matrix having a size equal to or larger than the number of the plurality of second lines,
The plurality of detection patterns are predetermined based on the first transformation matrix and the second transformation matrix, and the size of the first transformation matrix is larger than the number of the plurality of first lines. In some cases, a third transformation matrix excluding a part of the row vector or column vector of the first transformation matrix is used as the first transformation matrix, and the size of the second transformation matrix is the plurality of the plurality of transformation matrices. When the size is equal to or larger than the number of the second lines, the fourth transformation matrix excluding a part of the row vector or the column vector of the second transformation matrix is used as the second transformation matrix to determine in advance. ,
In each process of the first step and the second step, a plurality of detection patterns defined by the first transformation matrix and the second transformation matrix are used,
The process of the sixth step uses each transposed matrix of the first transformation matrix and the second transformation matrix or each generalized inverse matrix thereof. The signal processing method of the touch sensor according to any one of the above.
前記変換行列は、アダマール変換行列であることを特徴とする請求項25乃至請求項30のうちのいずれか1項に記載のタッチセンサの信号処理方法。   31. The touch sensor signal processing method according to claim 25, wherein the transformation matrix is a Hadamard transformation matrix. 請求項25乃至請求項31のうちのいずれか1項に記載のタッチセンサの信号処理方法における各ステップを、コンピュータに実行させることを特徴とするタッチセンサの信号処理プログラム。   32. A touch sensor signal processing program causing a computer to execute each step in the touch sensor signal processing method according to claim 25.
JP2012118533A 2012-05-24 2012-05-24 Touch sensor signal processing circuit and touch sensor Pending JP2013246556A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012118533A JP2013246556A (en) 2012-05-24 2012-05-24 Touch sensor signal processing circuit and touch sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012118533A JP2013246556A (en) 2012-05-24 2012-05-24 Touch sensor signal processing circuit and touch sensor

Publications (1)

Publication Number Publication Date
JP2013246556A true JP2013246556A (en) 2013-12-09

Family

ID=49846288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012118533A Pending JP2013246556A (en) 2012-05-24 2012-05-24 Touch sensor signal processing circuit and touch sensor

Country Status (1)

Country Link
JP (1) JP2013246556A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029582A (en) * 2014-09-05 2016-03-15 삼성전자주식회사 Coordinate indicating apparatus and method for driving thereof
CN105808024A (en) * 2014-12-30 2016-07-27 新益先创科技股份有限公司 Capacitance value difference measurement apparatus and method
WO2017010453A1 (en) * 2015-07-14 2017-01-19 シャープ株式会社 Touch panel controller, touch panel system, and electronic apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160029582A (en) * 2014-09-05 2016-03-15 삼성전자주식회사 Coordinate indicating apparatus and method for driving thereof
KR102249203B1 (en) * 2014-09-05 2021-05-10 삼성전자주식회사 Coordinate indicating apparatus and method for driving thereof
CN105808024A (en) * 2014-12-30 2016-07-27 新益先创科技股份有限公司 Capacitance value difference measurement apparatus and method
CN105808024B (en) * 2014-12-30 2020-04-14 新益先创科技股份有限公司 Capacitance difference measuring device and method
WO2017010453A1 (en) * 2015-07-14 2017-01-19 シャープ株式会社 Touch panel controller, touch panel system, and electronic apparatus

Similar Documents

Publication Publication Date Title
JP2013246557A (en) Touch sensor signal processing circuit and touch sensor
JP5715703B2 (en) Touch sensor signal processing circuit and touch sensor
US9727187B2 (en) Capacitive touch panel with balanced parallel driving
EP2902888B1 (en) Touch panel calibration system
US9417741B2 (en) Capacitance sensing apparatus and touchscreen apparatus
KR20130136357A (en) Device for detecting touch
JP2009122969A (en) Screen input-type image-displaying device
JP2009015489A (en) Touch panel-equipped display device
JP2005512197A (en) Touch screen calibration system and method
JP2008134836A (en) Touch panel unit
TW200529052A (en) Anisotropic touch screen element
CN103620532A (en) Touch panel controller and electronic apparatus employing same
JP6586056B2 (en) Touch detector, touch detection chip, and touch input device
KR101537231B1 (en) Touch detecting apparatus and method
CN104704457B (en) Input unit and the multiple spot load testing method using the input unit
JP2013246556A (en) Touch sensor signal processing circuit and touch sensor
JP5896353B2 (en) Capacitive sensor device
CN105960625B (en) A kind of method and system for being responded from touch sensor compensating non-linear
TWI501644B (en) Sensing devices and display devices using the same
TWI645326B (en) Resistive force sensing circuit and resistive force sensing apparatus
TWI344095B (en) Signal processing device
JP2013080290A (en) Signal processing circuit for touch sensor, and touch sensor
KR101537228B1 (en) Touch detecting apparatus and method
KR20170025107A (en) Touch detecting apparatus comprising flexible touch screen and method
JP5426633B2 (en) Touch sensor signal processing circuit and touch sensor