JP2013077611A - Method of manufacturing semiconductor light-emitting device - Google Patents

Method of manufacturing semiconductor light-emitting device Download PDF

Info

Publication number
JP2013077611A
JP2013077611A JP2011215126A JP2011215126A JP2013077611A JP 2013077611 A JP2013077611 A JP 2013077611A JP 2011215126 A JP2011215126 A JP 2011215126A JP 2011215126 A JP2011215126 A JP 2011215126A JP 2013077611 A JP2013077611 A JP 2013077611A
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
resin layer
support substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011215126A
Other languages
Japanese (ja)
Other versions
JP5816508B2 (en
Inventor
Akira Iwayama
章 岩山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2011215126A priority Critical patent/JP5816508B2/en
Publication of JP2013077611A publication Critical patent/JP2013077611A/en
Application granted granted Critical
Publication of JP5816508B2 publication Critical patent/JP5816508B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor light-emitting device, capable of preventing creeping up of thermo-setting resin, interposed between a semiconductor layer and a support substrate, to the semiconductor layer and a side face of a growth substrate.SOLUTION: A semiconductor crystal is allowed to grow on a sapphire substrate 10 to form a semiconductor layer 20. A resin layer 40 made from thermo-setting resin is formed on the surface of a support substrate 30. Under such condition as the semiconductor layer 20 and the support substrate 30 are tightly fitted together with the resin layer 40 in between, the resin layer 40 is thermo-set so that the support substrate 30 and the semiconductor layer 20 are joined together. After thermo-setting of the resin layer 40, the sapphire substrate 10 is removed. Before the support substrate 30 and the semiconductor layer 20 are joined together, a fluidity control part 41 that decreases or negates fluidity of the resin layer 40 is formed at a surface layer part in a peripheral region at a portion contacting to the semiconductor layer 20 of the resin layer 40.

Description

本発明は、LED(発光ダイオード)等の半導体発光装置に関し、特に半導体層の結晶成長に用いられる成長用基板をレーザリフトオフ法により除去する工程を含む半導体発光装置の製造方法に関する。   The present invention relates to a semiconductor light emitting device such as an LED (light emitting diode), and more particularly to a method for manufacturing a semiconductor light emitting device including a step of removing a growth substrate used for crystal growth of a semiconductor layer by a laser lift-off method.

LED等の発光素子は、近年の技術の進歩により高効率、高出力化されている。しかし、高出力化に伴って発光素子から発せられる熱量も増加し、これによる信頼性の低下が問題となっている。これを解決するために結晶成長に用いられる比較的熱伝導率の低い成長用基板を除去し、これに代えて比較的熱伝導率の高い部材で半導体層を支持する所謂thin-film構造のLEDが提案されている。Thin-film構造によれば、発光素子の放熱性が改善される他、成長用基板を除去することにより光取り出し効率の向上も期待できる。例えば、GaN系半導体結晶を含む半導体層から成長用基板を剥離する方法として成長用基板の裏面側からレーザを照射してGaNを分解するレーザリフトオフ(LLO)法が知られている。   Light emitting elements such as LEDs have been improved in efficiency and output due to recent technological advances. However, as the output increases, the amount of heat generated from the light emitting element also increases, resulting in a decrease in reliability. To solve this problem, a growth substrate having a relatively low thermal conductivity used for crystal growth is removed, and instead a so-called thin-film structure LED that supports a semiconductor layer with a member having a relatively high thermal conductivity. Has been proposed. According to the thin-film structure, the heat dissipation of the light emitting element can be improved, and the light extraction efficiency can be improved by removing the growth substrate. For example, a laser lift-off (LLO) method in which GaN is decomposed by irradiating a laser from the back side of the growth substrate is known as a method for peeling the growth substrate from a semiconductor layer containing a GaN-based semiconductor crystal.

レーザリフトオフ(LLO)法によって成長用基板を除去する場合、GaN結晶の分解に伴ってNガスが発生し、その衝撃によって半導体層にクラックが発生する場合がある。これを防止するために、半導体層を支持基板と接合する際に、これらの間の空間に樹脂を充填し、半導体層を支持基板上に強固に固着させる方法がある。例えば特許文献1には、支持基板と、該支持基板上にフリップチップ接続された半導体層との間に液状のアンダーフィル材を充填しこれを硬化させた後に、成長用基板をレーザリフトオフ法により除去することが記載されている。 When the growth substrate is removed by the laser lift-off (LLO) method, N 2 gas is generated with the decomposition of the GaN crystal, and a crack may be generated in the semiconductor layer due to the impact. In order to prevent this, there is a method in which when the semiconductor layer is bonded to the support substrate, the space between them is filled with resin, and the semiconductor layer is firmly fixed on the support substrate. For example, in Patent Document 1, a liquid underfill material is filled between a support substrate and a semiconductor layer flip-chip connected to the support substrate and cured, and then the growth substrate is removed by a laser lift-off method. It is described to be removed.

特開2006−344971号公報JP 2006-344971 A

図1は、従来の半導体発光装置の製造方法を示す断面図である。半導体層20がサファイア基板10上に形成された後、p電極およびn電極の形成が行われ、チップ状に個片化される。その後、表面にp電極およびn電極に対応する電極が形成された支持基板30と半導体層20とが共晶接合などの方法で接合される。次に、半導体層20と支持基板30との間の空間を充填するように液状の熱硬化性樹脂40が充填される。その後、熱処理によって熱硬化性樹脂40が熱硬化される。次に、レーザリフトオフ法によりサファイア基板10が除去される。   FIG. 1 is a cross-sectional view showing a conventional method for manufacturing a semiconductor light emitting device. After the semiconductor layer 20 is formed on the sapphire substrate 10, the p electrode and the n electrode are formed and separated into chips. Thereafter, the support substrate 30 on which the electrodes corresponding to the p electrode and the n electrode are formed on the surface and the semiconductor layer 20 are bonded by a method such as eutectic bonding. Next, the liquid thermosetting resin 40 is filled so as to fill the space between the semiconductor layer 20 and the support substrate 30. Thereafter, the thermosetting resin 40 is thermoset by heat treatment. Next, the sapphire substrate 10 is removed by a laser lift-off method.

このような製造方法によれば、液状の熱硬化性樹脂40を充填したときに熱硬化性樹脂40が半導体層20の側面およびサファイア基板10の側面に這い上がり、サファイア基板10の剥離が困難となる場合がある。かかる状態においてサファイア基板10を剥離しようとすると半導体層20にストレスが加わりクラックが生じる場合もある。   According to such a manufacturing method, when the liquid thermosetting resin 40 is filled, the thermosetting resin 40 crawls up to the side surface of the semiconductor layer 20 and the side surface of the sapphire substrate 10, and peeling of the sapphire substrate 10 is difficult. There is a case. If the sapphire substrate 10 is to be peeled off in such a state, stress may be applied to the semiconductor layer 20 to cause cracks.

熱硬化性樹脂40は、支持基板30と半導体層20の接合前に支持基板30上に供給される場合もあるが、この場合においても半導体層20と支持基板30とを貼り合わせる際の押圧印加によって熱硬化性樹脂40が半導体膜20の側面およびサファイア基板10の側面に這い上がるおそれがある。   The thermosetting resin 40 may be supplied onto the support substrate 30 before the support substrate 30 and the semiconductor layer 20 are joined. In this case as well, pressure application is performed when the semiconductor layer 20 and the support substrate 30 are bonded together. As a result, the thermosetting resin 40 may crawl up to the side surface of the semiconductor film 20 and the side surface of the sapphire substrate 10.

本発明は、上記した点に鑑みてなされたものであり、半導体層と支持基板との間に介在する熱硬化性樹脂の半導体層および成長用基板の側面への這い上がりを防止することができる半導体発光装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above points, and can prevent creeping of the thermosetting resin interposed between the semiconductor layer and the support substrate to the side surfaces of the semiconductor layer and the growth substrate. An object of the present invention is to provide a method for manufacturing a semiconductor light emitting device.

本発明の半導体発光装置の製造方法は、成長用基板上に半導体結晶を成長させて半導体層を形成する工程と、支持基板の表面に熱硬化性樹脂からなる樹脂層を形成する工程と、前記樹脂層を間に挟んで前記半導体層と前記支持基板とを密着させた状態で前記樹脂層を熱硬化させて前記支持基板と前記半導体層とを接合する工程と、前記樹脂層の熱硬化後に前記成長用基板を除去する工程と、を含む半導体発光装置の製造方法であって、前記支持基板と前記半導体層とを接合する工程の前に、前記樹脂層の前記半導体層と接する部分の周辺領域の表層部に前記樹脂層の流動性を低減または喪失させる流動抑制部を形成する工程を含むことを特徴としている。   The method of manufacturing a semiconductor light emitting device of the present invention includes a step of growing a semiconductor crystal on a growth substrate to form a semiconductor layer, a step of forming a resin layer made of a thermosetting resin on the surface of the support substrate, A step of thermally curing the resin layer in a state where the semiconductor layer and the support substrate are in close contact with a resin layer interposed therebetween, and joining the support substrate and the semiconductor layer; A step of removing the growth substrate, and a periphery of a portion of the resin layer in contact with the semiconductor layer before the step of bonding the support substrate and the semiconductor layer. The method includes a step of forming a flow suppression portion that reduces or loses the fluidity of the resin layer in the surface layer portion of the region.

本発明に係る半導体発光装置の製造方法によれば、支持基板と半導体層とを接合する工程の前に、樹脂層の半導体層と接する部分の周辺領域の表層部に樹脂層の流動性を低減または喪失させる流動抑制部が形成されるので、樹脂層を間に挟んで半導体層と支持基板とを接合したときに半導体層側面および成長用基板側面への樹脂材料の這い上がりを防止することができる。これにより、半導体膜にダメージを与えることなく支持基板を除去することが可能となる。   According to the method for manufacturing a semiconductor light emitting device according to the present invention, before the step of bonding the support substrate and the semiconductor layer, the fluidity of the resin layer is reduced in the surface layer portion of the peripheral region of the resin layer in contact with the semiconductor layer. Alternatively, since the flow suppressing part to be lost is formed, it is possible to prevent the resin material from creeping up to the side surface of the semiconductor layer and the side surface of the growth substrate when the semiconductor layer and the support substrate are bonded with the resin layer interposed therebetween. it can. This makes it possible to remove the support substrate without damaging the semiconductor film.

従来の半導体発光装置の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the conventional semiconductor light-emitting device. 図2(a)〜図2(d)は、本発明の実施例1に係る半導体発光装置の製造方法を示す断面図である。2A to 2D are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to Example 1 of the invention. 図3(a)〜図3(d)は、本発明の実施例1に係る半導体発光装置の製造方法を示す断面図である。3A to 3D are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to Example 1 of the invention. 図4(a)〜図4(c)は、本発明の実施例1に係る半導体発光装置の製造方法を示す断面図である。4A to 4C are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to Example 1 of the invention. 本発明の実施例に係る熱硬化層の形成領域を示す平面図である。It is a top view which shows the formation area of the thermosetting layer which concerns on the Example of this invention. 図6(a)〜図6(d)は、本発明の実施例2に係る半導体発光装置の製造方法を示す断面図である。6A to 6D are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to Example 2 of the invention. 図7(a)〜図7(d)は、本発明の実施例3に係る半導体発光装置の製造方法を示す断面図である。7A to 7D are cross-sectional views illustrating a method for manufacturing a semiconductor light emitting device according to Example 3 of the invention.

以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings shown below, substantially the same or equivalent components and parts are denoted by the same reference numerals.

図2乃至図4は、本発明の実施例1に係る半導体発光装置の製造方法を示す断面図である。   2 to 4 are sectional views showing a method for manufacturing a semiconductor light emitting device according to Example 1 of the invention.

(半導体層の形成)
半導体結晶の成長を行うための成長用基板としてサファイア基板10を用意する。サファイア基板10を水素雰囲気中で1000℃、10分間加熱してサファイア基板10のサーマルクリーニングを行う。次にMOCVD法(有機金属気相成長法)によりサファイア基板10上に低温バッファ層21、下地GaN層22、n型GaN層23、活性層24、p型AlGaNクラッド層25、p型GaN層26からなる半導体層20を形成する。具体的には、基板温度を500℃とし、TMG(トリメチルガリウム)(流量10.4μmol/min)およびNH(流量3.3LM)を約3分間供給してGaNからなる低温バッファ層21をサファイア基板10上に形成する。その後、基板温度を1000℃まで昇温し、約30秒間保持することで低温バッファ層21を結晶化させる。続いて、基板温度を1000℃に保持したままTMG(流量45μmol/min)およびNH(流量4.4LM)を約20分間供給し、厚さ約1μmの下地GaN層22を形成する。次に、基板温度1000℃にてTMG(流量45μmol/min)、NH(流量4.4LM)およびドーパントガスとしてSiH(流量2.7×10-9mol/min)を約100分間供給し、厚さ約5μmのn型GaN層23を形成する。続いて、n型GaN層23の上に活性層24を形成する。本実施例では、活性層24としてInGaN/GaNからなる多重量子井戸構造を適用した。すなわち、InGaN/GaNを1周期として5周期の成長を行う。具体的には、基板温度を700℃とし、TMG(流量3.6μmol/min)、TMI(トリメチルインジウム)(流量10μmol/min)、NH(流量4.4LM)を約33秒間供給し、厚さ約2.2nmのInGaN井戸層を形成し、続いてTMG(流量3.6μmol/min)、NH(流量4.4LM)を約320秒間供給して厚さ約15nmのGaN障壁層を形成する。かかる処理を5周期分繰り返すことにより活性層24が形成される。次に、基板温度を870℃まで昇温し、TMG(流量8.1μmol/min)、TMA(トリメチルアルミニウム)(流量7.5μmol/min)、NH(流量4.4LM)およびドーパントとしてCpMg(bis-cyclopentadienyl Mg)(流量2.9×10-7μmol/min)を約5分間供給し、厚さ約40nmのp型AlGaNクラッド層25を形成する。続いて、基板温度を保持したまま、TMG(流量18μmol/min)、NH(流量4.4LM)およびドーパントとしてCpMg(流量2.9×10-7μmol/min)を約7分間供給し、厚さ約150nmのp型GaN層26を形成する。サファイア基板10上には、これらの各層によって構成される半導体層20が形成される(図2(a))。
(Formation of semiconductor layer)
A sapphire substrate 10 is prepared as a growth substrate for growing a semiconductor crystal. The sapphire substrate 10 is heated at 1000 ° C. for 10 minutes in a hydrogen atmosphere to perform thermal cleaning of the sapphire substrate 10. Next, the low temperature buffer layer 21, the underlying GaN layer 22, the n-type GaN layer 23, the active layer 24, the p-type AlGaN cladding layer 25, and the p-type GaN layer 26 are formed on the sapphire substrate 10 by MOCVD (metal organic chemical vapor deposition). A semiconductor layer 20 made of is formed. Specifically, the substrate temperature is set to 500 ° C., TMG (trimethyl gallium) (flow rate 10.4 μmol / min) and NH 3 (flow rate 3.3 LM) are supplied for about 3 minutes, and the low-temperature buffer layer 21 made of GaN is formed on the sapphire substrate 10. Form on top. Thereafter, the substrate temperature is raised to 1000 ° C. and held for about 30 seconds to crystallize the low temperature buffer layer 21. Subsequently, while maintaining the substrate temperature at 1000 ° C., TMG (flow rate 45 μmol / min) and NH 3 (flow rate 4.4 LM) are supplied for about 20 minutes to form the underlying GaN layer 22 having a thickness of about 1 μm. Next, TMG (flow rate 45 μmol / min), NH 3 (flow rate 4.4 LM) and SiH 4 (flow rate 2.7 × 10 −9 mol / min) as a dopant gas are supplied for about 100 minutes at a substrate temperature of 1000 ° C. An n-type GaN layer 23 of about 5 μm is formed. Subsequently, an active layer 24 is formed on the n-type GaN layer 23. In this example, a multiple quantum well structure made of InGaN / GaN was applied as the active layer 24. That is, five cycles of growth are performed with InGaN / GaN as one cycle. Specifically, the substrate temperature is set to 700 ° C., TMG (flow rate 3.6 μmol / min), TMI (trimethylindium) (flow rate 10 μmol / min), NH 3 (flow rate 4.4 LM) are supplied for about 33 seconds, and the thickness is about A 2.2 nm InGaN well layer is formed, and then TMG (flow rate 3.6 μmol / min) and NH 3 (flow rate 4.4 LM) are supplied for about 320 seconds to form a GaN barrier layer having a thickness of about 15 nm. The active layer 24 is formed by repeating this process for five cycles. Next, the substrate temperature was raised to 870 ° C., TMG (flow rate 8.1 μmol / min), TMA (trimethylaluminum) (flow rate 7.5 μmol / min), NH 3 (flow rate 4.4 LM), and Cp 2 Mg (bis -cyclopentadienyl Mg) (flow rate 2.9 × 10 −7 μmol / min) is supplied for about 5 minutes to form a p-type AlGaN cladding layer 25 having a thickness of about 40 nm. Subsequently, while maintaining the substrate temperature, TMG (flow rate 18 μmol / min), NH 3 (flow rate 4.4 LM) and Cp 2 Mg (flow rate 2.9 × 10 −7 μmol / min) as a dopant were supplied for about 7 minutes, A p-type GaN layer 26 having a thickness of about 150 nm is formed. On the sapphire substrate 10, a semiconductor layer 20 composed of these layers is formed (FIG. 2A).

(n型半導体層の露出)
半導体層20をp型GaN層26の表面から部分的エッチングして凹部20aを形成し、凹部20aの底面においてn型GaN層23を露出させる。具体的には、フォトリソグラフィ技術によってn型GaN層23を露出させる領域に開口部を有するレジストマスク(図示せず)をp型GaN層26の表面に形成した後、ウエハを反応性イオンエッチング(RIE)装置に投入する。上記レジストマスクを介して半導体層20をp型GaN層26の表面からエッチングして、凹部20aを形成して凹部20aの底面においてn型GaN層23を露出させる。その後、レジストマスクを除去する(図2(b))。
(Exposed n-type semiconductor layer)
The semiconductor layer 20 is partially etched from the surface of the p-type GaN layer 26 to form a recess 20a, and the n-type GaN layer 23 is exposed at the bottom of the recess 20a. Specifically, a resist mask (not shown) having an opening in a region exposing the n-type GaN layer 23 is formed on the surface of the p-type GaN layer 26 by photolithography, and then the wafer is subjected to reactive ion etching ( RIE) device. The semiconductor layer 20 is etched from the surface of the p-type GaN layer 26 through the resist mask to form a recess 20a, and the n-type GaN layer 23 is exposed at the bottom of the recess 20a. Thereafter, the resist mask is removed (FIG. 2B).

(保護膜の形成)
凹部20aを形成することにより露出した半導体層20の側面等を覆う保護膜50を形成する。具体的には、スパッタ法などにより、ウエハ上に厚さ約300nmのSiO膜を形成する。次に、フォトリソグラフィ技術によりSiO膜にパターニングを施して保護膜50を形成する。n型GaN層23およびp型GaN層26の表面には、それぞれn電極およびp電極を形成するための開口部50aおよび50bが形成される。尚、保護膜50はSiO限らずSiやTaN等の他の絶縁膜により構成されていてもよい。また、保護膜50を構成する絶縁体を電子ビーム蒸着法やCVD法にて成膜することも可能である(図2(c))。
(Formation of protective film)
A protective film 50 is formed to cover the side surface of the semiconductor layer 20 exposed by forming the recess 20a. Specifically, an SiO 2 film having a thickness of about 300 nm is formed on the wafer by sputtering or the like. Next, the protective film 50 is formed by patterning the SiO 2 film by photolithography. Openings 50a and 50b for forming an n-electrode and a p-electrode are formed on the surfaces of the n-type GaN layer 23 and the p-type GaN layer 26, respectively. The protective film 50 is not limited to SiO 2 and may be composed of other insulating films such as Si 3 N 4 or TaN. It is also possible to form an insulator constituting the protective film 50 by electron beam evaporation or CVD (FIG. 2C).

(n電極およびp電極の形成)
保護膜50の開口部50aにおいて露出しているn型GaN層23の表面にTiおよびAlを順次蒸着してn電極61を形成する。その後、保護膜50の開口部50bにおいて露出しているp型GaN層26の表面にPt、Ag、Ti、Pt、Auを順次蒸着してp電極62を形成する。その後、n電極61およびp電極62上にTi、Pt、Auを順次蒸着して接合層(図示せず)を形成する(図2(d))。
(Formation of n electrode and p electrode)
Ti and Al are sequentially deposited on the surface of the n-type GaN layer 23 exposed in the opening 50a of the protective film 50 to form the n-electrode 61. Thereafter, Pt, Ag, Ti, Pt, and Au are sequentially deposited on the surface of the p-type GaN layer 26 exposed in the opening 50b of the protective film 50 to form the p-electrode 62. Thereafter, Ti, Pt, and Au are sequentially deposited on the n-electrode 61 and the p-electrode 62 to form a bonding layer (not shown) (FIG. 2D).

(半導体層の分割)
半導体層20に半導体発光装置の1区画を画定する素子分割溝を形成する。具体的には、半導体層20の表面にレジスト材を塗布した後、露光・現像処理を経て素子分割溝に対応した格子状パターンのレジストマスク(図示せず)を形成する。次に、ウエハをRIE(反応性イオンエッチング)装置に投入し、Clプラズマによるドライエッチングによりレジストマスクの開口部において露出した半導体層20をエッチングしてサファイア基板10に達する格子状の素子分割溝を形成する。続いて、素子分割溝に沿って、サファイア基板10をダイシングしてサファイア基板10および半導体層20からなる積層体をチップ状に個片化する(図3(a))。
(Division of semiconductor layers)
An element dividing groove that defines one section of the semiconductor light emitting device is formed in the semiconductor layer 20. Specifically, after a resist material is applied to the surface of the semiconductor layer 20, a resist mask (not shown) having a lattice pattern corresponding to the element dividing grooves is formed through exposure / development processing. Next, the wafer is put into an RIE (reactive ion etching) apparatus, and the semiconductor layer 20 exposed at the opening of the resist mask is etched by dry etching using Cl 2 plasma to reach the sapphire substrate 10 to form a lattice-shaped element dividing groove. Form. Subsequently, the sapphire substrate 10 is diced along the element dividing grooves to divide the laminate composed of the sapphire substrate 10 and the semiconductor layer 20 into chips (FIG. 3A).

(支持基板の準備)
半導体層20を支持するための支持基板30を用意する。支持基板30は、例えば熱伝導率がサファイア基板10よりも高く、半導体層20を支持するのに十分な機械的強度を有する部材が好ましい。支持基板30として、例えばシリコン基板、セラミック基板、ガラスエポキシ基板、表面に絶縁層が形成された金属基板などを用いることが可能である。支持基板30の表面には、n電極61およびp電極62に対応したSnAgなどからなる共晶メタル31がパターニングされている。尚、支持基板30上に配線を設けることとしてもよい(図3(b))。
(Preparation of support substrate)
A support substrate 30 for supporting the semiconductor layer 20 is prepared. The support substrate 30 is preferably a member having, for example, higher thermal conductivity than the sapphire substrate 10 and sufficient mechanical strength to support the semiconductor layer 20. As the support substrate 30, for example, a silicon substrate, a ceramic substrate, a glass epoxy substrate, a metal substrate having an insulating layer formed on the surface, or the like can be used. A eutectic metal 31 made of SnAg or the like corresponding to the n electrode 61 and the p electrode 62 is patterned on the surface of the support substrate 30. In addition, it is good also as providing wiring on the support substrate 30 (FIG.3 (b)).

(熱硬化性樹脂層の形成)
支持基板30の表面に熱硬化性樹脂を供給して樹脂層40を形成する。樹脂層40は、例えばポリイミドフィルム(東レ製NCF:non-conductive film)を用いて形成することができる。ポリイミドフィルムは、熱硬化性のポリイミド接着剤がカバーフィルム(PET)で挟まれたフィルム状の接着材である。ポリイミド接着剤はカバーフィルムを剥がした後、支持基板30の表面に貼り付けることにより支持基板30上に供給することができる。ポリイミド接着剤は硬化温度よりも低い所定範囲内の温度で加熱することによって軟化し(粘度が低くなり)、凹凸を有する基板上に気泡を生じることなくラミネートすることが可能である。ポリイミド接着剤は、例えば約80℃程度で加熱した支持基板30上に貼り付けられる。尚、ディスペンス法、スピンコート法などの手法によって、支持基板30の表面に液状の熱硬化性樹脂を供給することとしてもよい(図3(c))。
(Formation of thermosetting resin layer)
A thermosetting resin is supplied to the surface of the support substrate 30 to form the resin layer 40. The resin layer 40 can be formed using, for example, a polyimide film (Toray NCF: non-conductive film). The polyimide film is a film-like adhesive in which a thermosetting polyimide adhesive is sandwiched between cover films (PET). The polyimide adhesive can be supplied onto the support substrate 30 by affixing it to the surface of the support substrate 30 after peeling the cover film. The polyimide adhesive is softened (viscosity is lowered) by heating at a temperature within a predetermined range lower than the curing temperature, and can be laminated without forming bubbles on a substrate having irregularities. The polyimide adhesive is affixed on the support substrate 30 heated at about 80 ° C., for example. In addition, it is good also as supplying a liquid thermosetting resin to the surface of the support substrate 30 by methods, such as a dispensing method and a spin coat method (FIG.3 (c)).

(流動抑制部の形成)
支持基板30上に形成された樹脂層40の半導体層20が接する部分の周辺領域を熱硬化して、樹脂層40の表層部に熱硬化層41を形成する。樹脂層40は熱硬化層41において流動性が低減または喪失する。すなわち、熱硬化層41は樹脂層40の流動性を低減または喪失させる流動抑制部として機能する。具体的には、樹脂層40の半導体層20が接する部分の周辺領域に例えば波長248nm、エネルギー密度300mJ/cmのエキシマレーザを照射して樹脂層40の部分的な熱硬化を行って熱硬化層41を形成する。エキシマレーザのエネルギー密度を適切に設定することにより樹脂層40の表層部のみを熱硬化させることが可能である。熱硬化層41のパターニングは例えばレーザ走査による直接描画によって行うことが可能である。尚、かかる熱硬化処理において、樹脂層40の表層部を完全に硬化させることを要しない。すなわち、熱硬化層41は樹脂層40の流動性を低減または喪失させる機能を有する限りゲル状態であってもよい(図3(d))。
(Formation of flow control part)
The peripheral region of the portion of the resin layer 40 formed on the support substrate 30 that is in contact with the semiconductor layer 20 is thermally cured to form a thermosetting layer 41 on the surface layer portion of the resin layer 40. The fluidity of the resin layer 40 is reduced or lost in the thermosetting layer 41. That is, the thermosetting layer 41 functions as a flow suppressing unit that reduces or loses the fluidity of the resin layer 40. Specifically, for example, an excimer laser having a wavelength of 248 nm and an energy density of 300 mJ / cm 2 is irradiated to a peripheral region of a portion of the resin layer 40 where the semiconductor layer 20 is in contact to perform partial thermosetting of the resin layer 40 to perform thermosetting. Layer 41 is formed. Only the surface layer portion of the resin layer 40 can be thermally cured by appropriately setting the energy density of the excimer laser. Patterning of the thermosetting layer 41 can be performed by direct drawing by laser scanning, for example. In this thermosetting process, it is not necessary to completely cure the surface layer portion of the resin layer 40. That is, the thermosetting layer 41 may be in a gel state as long as it has a function of reducing or losing the fluidity of the resin layer 40 (FIG. 3D).

図5は、表面に樹脂層40が形成された支持基板30の上面図である。図5において、後の工程において当接される半導体層20の外縁に対応する部分が破線で示され、熱硬化層41がハッチングで示されている。すなわち、図5において破線の内側が半導体層20の接する部分である。熱硬化層41は、樹脂層40の半導体層20と接する部分の周辺領域に形成され且つ半導体層20の外縁部と接触する(重なる)位置に設けられる。熱硬化層41は、例えば矩形環状パターンを有するように形成される。また、熱硬化層41は、n電極61、p電極62およびこれらの電極に対応する共晶メタル31の形成領域の外側に形成される。   FIG. 5 is a top view of the support substrate 30 on the surface of which the resin layer 40 is formed. In FIG. 5, a portion corresponding to the outer edge of the semiconductor layer 20 to be contacted in a later step is indicated by a broken line, and the thermosetting layer 41 is indicated by hatching. That is, the inner side of the broken line in FIG. The thermosetting layer 41 is formed in a peripheral region of a portion of the resin layer 40 that is in contact with the semiconductor layer 20 and is provided at a position in contact with (overlaps) the outer edge portion of the semiconductor layer 20. The thermosetting layer 41 is formed to have a rectangular annular pattern, for example. The thermosetting layer 41 is formed outside the formation region of the n-electrode 61, the p-electrode 62, and the eutectic metal 31 corresponding to these electrodes.

(支持基板の分割)
支持基板30をダイシングなどの方法によってチップ状に個片化する。支持基板30の1つの個片は、例えば先の工程において個片化されたサファイア基板10および半導体層20からなる積層体のサイズよりも一回り大きいサイズを有する。図5において支持基板30の分割ラインが一点鎖線で示されている。尚、樹脂層40を構成するポリイミドフィルムは、熱硬化前のシート状態において支持基板30とともにダイシングすることが可能である(図4(a))。
(Division of support substrate)
The support substrate 30 is divided into chips by a method such as dicing. One piece of the support substrate 30 has a size that is slightly larger than, for example, the size of the stacked body formed of the sapphire substrate 10 and the semiconductor layer 20 that have been separated into pieces in the previous step. In FIG. 5, the dividing line of the support substrate 30 is indicated by a one-dot chain line. In addition, the polyimide film which comprises the resin layer 40 can be diced with the support substrate 30 in the sheet | seat state before thermosetting (FIG. 4 (a)).

(半導体層と支持基板の接合)
個片化された支持基板30を80℃程度で加熱することにより樹脂層40を軟化または液状化させ、樹脂層40に流動性を持たせる。このとき不可逆性の熱硬化によって形成された熱硬化層41は、固体状態を維持する。樹脂層40の粘度が低い状態において、半導体層20の個片と支持基板30の個片とを密着させ、押圧を印加する。半導体層20上に形成されたn電極61およびp電極62と支持基板30上に形成された共晶メタル31とが接触するように位置合せがなされる。半導体層20の内側部分は、樹脂層40の粘度の低い部分と接する。一方、半導体層20の外縁部は先の熱硬化処理によって形成された熱硬化層41と接する。さらに、半導体層20の外縁部よりも外側には半導体層20を囲むように熱硬化層41が延在している。このように、樹脂層40の半導体層20との接触部の周辺領域には流動性を有しない熱硬化層41が形成されている故、軟化または液状化した樹脂層40に半導体層20の個片を押し付けたとしても、半導体層20の側面およびサファイア基板10の側面に樹脂材料が這い上がることはない。
(Semiconductor layer and support substrate bonding)
By heating the separated support substrate 30 at about 80 ° C., the resin layer 40 is softened or liquefied, and the resin layer 40 has fluidity. At this time, the thermosetting layer 41 formed by irreversible thermosetting maintains a solid state. In a state where the viscosity of the resin layer 40 is low, the pieces of the semiconductor layer 20 and the pieces of the support substrate 30 are brought into close contact with each other, and a pressure is applied. Positioning is performed such that the n-electrode 61 and the p-electrode 62 formed on the semiconductor layer 20 and the eutectic metal 31 formed on the support substrate 30 are in contact with each other. The inner portion of the semiconductor layer 20 is in contact with the low viscosity portion of the resin layer 40. On the other hand, the outer edge portion of the semiconductor layer 20 is in contact with the thermosetting layer 41 formed by the previous thermosetting process. Further, a thermosetting layer 41 extends outside the outer edge of the semiconductor layer 20 so as to surround the semiconductor layer 20. Thus, since the thermosetting layer 41 having no fluidity is formed in the peripheral region of the contact portion of the resin layer 40 with the semiconductor layer 20, the individual semiconductor layers 20 are added to the softened or liquefied resin layer 40. Even if the piece is pressed, the resin material does not creep up on the side surface of the semiconductor layer 20 and the side surface of the sapphire substrate 10.

半導体層20と支持基板30とを密着・加圧した状態において、周囲温度を約250℃まで上昇させる。これにより、半導体層20上に形成されたn電極61およびp電極62と支持基板30上に形成された共晶メタル31とが共晶接合を形成するとともに樹脂層40が硬化する。すなわち、半導体層20および成長用基板10からなる積層体は支持基板30の表面に強固に固定される(図4(b))。尚、半導体層20と支持基板30との接合は共晶接合に限らず、Au−Au接合などのメタル接合であってもよい。   In a state where the semiconductor layer 20 and the support substrate 30 are in close contact and pressure, the ambient temperature is raised to about 250 ° C. Thereby, the n-electrode 61 and the p-electrode 62 formed on the semiconductor layer 20 and the eutectic metal 31 formed on the support substrate 30 form a eutectic bond, and the resin layer 40 is cured. That is, the stacked body composed of the semiconductor layer 20 and the growth substrate 10 is firmly fixed to the surface of the support substrate 30 (FIG. 4B). The bonding between the semiconductor layer 20 and the support substrate 30 is not limited to eutectic bonding, and may be metal bonding such as Au—Au bonding.

(成長用基板の除去)
サファイア基板10を半導体層20から剥離する。サファイア基板10の剥離には、レーザリフトオフ法を用いることができる。具体的には、サファイア基板10の裏面側(半導体層20の形成面とは反対側)から波長248nm、エネルギー密度850mJ/cmのエキシマレーザを照射する。これによりサファイア基板10との界面近傍におけるGaN結晶がGaとNガスに分解し、サファイア基板10が半導体層20から剥離する。半導体層20は、支持基板30上に樹脂層40を介して強固に固定されているためNガスの発生に伴う衝撃が緩和され、半導体層20におけるクラックの発生が防止される。また、流動抑制部41によって半導体層20の側面およびサファイア基板10の側面への樹脂材料の這い上がりが生じなくなったので、レーザ照射後、半導体層20にダメージを与えることなくサファイア基板10を容易に除去すること可能となる(図4(c))。尚、レーザリフトオフに使用されるレーザはエキシマレーザに限らずYAGレーザなどの他のレーザであってもよい。以上の各工程を経ることにより、半導体発光装置が完成する。
(Removal of growth substrate)
The sapphire substrate 10 is peeled from the semiconductor layer 20. A laser lift-off method can be used for peeling the sapphire substrate 10. Specifically, an excimer laser with a wavelength of 248 nm and an energy density of 850 mJ / cm 2 is irradiated from the back side of the sapphire substrate 10 (the side opposite to the surface on which the semiconductor layer 20 is formed). Thereby, the GaN crystal in the vicinity of the interface with the sapphire substrate 10 is decomposed into Ga and N 2 gas, and the sapphire substrate 10 is separated from the semiconductor layer 20. Since the semiconductor layer 20 is firmly fixed on the support substrate 30 via the resin layer 40, the impact caused by the generation of N 2 gas is reduced, and the occurrence of cracks in the semiconductor layer 20 is prevented. Further, since the resin material no longer creeps up on the side surface of the semiconductor layer 20 and the side surface of the sapphire substrate 10 by the flow suppressing portion 41, the sapphire substrate 10 can be easily formed without damaging the semiconductor layer 20 after laser irradiation. It can be removed (FIG. 4C). The laser used for laser lift-off is not limited to the excimer laser, but may be another laser such as a YAG laser. The semiconductor light emitting device is completed through the above steps.

以下に、本発明の実施例2に係る半導体発光装置の製造方法について説明する。実施例2に係る製造方法は、樹脂層40の表面に流動抑制部を形成する工程が上記した実施例1の場合と異なる。それ以外の工程は上記した実施例1に係るものと同様であるのでその説明については省略する。   A method for manufacturing a semiconductor light emitting device according to Example 2 of the present invention will be described below. The manufacturing method according to the second embodiment is different from the first embodiment described above in the step of forming the flow suppressing portion on the surface of the resin layer 40. Since other steps are the same as those according to the first embodiment, the description thereof will be omitted.

図6(a)〜(d)は、本発明の第2実施例に係る半導体発光装置の製造方法における流動抑制部の形成工程を示す断面図である。支持基板30上には樹脂層40が形成されている。樹脂層40の半導体層20が接する部分の周辺領域(流動抑制部を形成する領域)に開口部を有する保護テープ70を樹脂層40表面に貼り付ける(図6(a))。   FIGS. 6A to 6D are cross-sectional views showing a flow suppressing portion forming process in the method for manufacturing a semiconductor light emitting device according to the second embodiment of the present invention. A resin layer 40 is formed on the support substrate 30. A protective tape 70 having an opening in the peripheral region (region where the flow suppressing portion is formed) of the portion of the resin layer 40 in contact with the semiconductor layer 20 is attached to the surface of the resin layer 40 (FIG. 6A).

次に、蒸着法、スパッタ法などによりAlやCuなどの金属からなるメタル層41aを保護テープ70が貼り付けられた樹脂層40上に形成する。メタル層41aは、保護テープ70の表面および保護テープ70の開口部において露出している樹脂層40の表面に形成される(図6(b))。   Next, a metal layer 41a made of a metal such as Al or Cu is formed on the resin layer 40 to which the protective tape 70 is attached by vapor deposition or sputtering. The metal layer 41a is formed on the surface of the protective tape 70 and on the surface of the resin layer 40 exposed at the opening of the protective tape 70 (FIG. 6B).

次に、保護テープ70上に堆積しているメタル層41aを保護テープ70とともに除去する(図6(c))。その後、ダイシングなどの方法により支持基板30をチップ状に個片化する(図6(d))。   Next, the metal layer 41a deposited on the protective tape 70 is removed together with the protective tape 70 (FIG. 6C). Thereafter, the support substrate 30 is separated into chips by a method such as dicing (FIG. 6D).

樹脂層40の表面に形成されたメタル層41aは、実施例1における熱硬化層41と同様、樹脂層40の表層部の流動性を低減または喪失させる流動抑制部として機能することができる。メタル層41aは、実施例1に係る熱硬化層41と同様、樹脂層40の半導体層20が接する部分の周辺領域に形成され、例えば矩形状パターンを有する(図5参照)。尚、上記の説明では、メタル層で流動抑制部を形成する場合を例示したが、流動抑制部を金属以外の他の固体材料により構成することも可能である。すなわち、流動抑制部は、蒸着法、スパッタ法、CVD法などの既存の方法で成膜することができ、樹脂層40の硬化温度において固体状態を維持する材料により構成することができる。流動抑制部を構成する他の候補材料としては、例えばSiOなどが挙げられる。 The metal layer 41a formed on the surface of the resin layer 40 can function as a flow suppression unit that reduces or loses the fluidity of the surface layer portion of the resin layer 40, like the thermosetting layer 41 in the first embodiment. Similar to the thermosetting layer 41 according to the first embodiment, the metal layer 41a is formed in a peripheral region of a portion of the resin layer 40 where the semiconductor layer 20 is in contact, and has, for example, a rectangular pattern (see FIG. 5). In the above description, the case where the flow suppressing portion is formed of the metal layer is exemplified, but the flow suppressing portion may be formed of a solid material other than metal. In other words, the flow suppression unit can be formed by an existing method such as a vapor deposition method, a sputtering method, or a CVD method, and can be formed of a material that maintains a solid state at the curing temperature of the resin layer 40. Examples of other candidate materials that constitute the flow suppression unit include SiO 2 .

このように、樹脂層40上にメタル層41aなどにより構成される流動抑制部を形成することにより上記した実施例1の場合と同様、半導体層側面およびサファイア基板側面への樹脂材料の這い上がりを防止することができ、レーザリフトオフ法などによって半導体層にダメージを与えることなくサファイア基板を容易に除去することが可能となる。   As described above, by forming the flow suppressing portion constituted by the metal layer 41a and the like on the resin layer 40, the resin material creeps up to the side surface of the semiconductor layer and the side surface of the sapphire substrate as in the case of the above-described first embodiment. The sapphire substrate can be easily removed without damaging the semiconductor layer by a laser lift-off method or the like.

以下に、本発明の実施例3に係る半導体発光装置の製造方法について説明する。実施例3に係る製造方法は、樹脂層40の表面に流動抑制部を形成する工程が上記した実施例1の場合と異なる。それ以外の工程は、上記した実施例1に係るものと同様であるので、その説明については省略する。   The method for manufacturing the semiconductor light emitting device according to Example 3 of the present invention will be described below. The manufacturing method according to the third embodiment is different from the first embodiment described above in the step of forming the flow suppression portion on the surface of the resin layer 40. Other steps are the same as those according to the first embodiment described above, and the description thereof is omitted.

図7(a)〜(d)は、本発明の第3実施例に係る半導体発光装置の製造方法における流動抑制部の形成工程を示す断面図である。支持基板30上には樹脂層40が形成されている。樹脂層40の半導体層20が接する部分の周辺領域(流動抑制部を形成する領域)に開口部を有する保護テープ70を樹脂層40表面に貼り付ける(図7(a))。   FIGS. 7A to 7D are cross-sectional views showing a flow suppressing portion forming step in the method for manufacturing a semiconductor light emitting device according to the third embodiment of the present invention. A resin layer 40 is formed on the support substrate 30. A protective tape 70 having an opening in a peripheral region (region where a flow suppressing portion is formed) of a portion of the resin layer 40 in contact with the semiconductor layer 20 is attached to the surface of the resin layer 40 (FIG. 7A).

次に、スピンコート法などにより保護テープ70が貼り付けられた樹脂層40上にUV硬化性樹脂を塗布してUV硬化性樹脂層41bを形成する。UV硬化性樹脂層41bは、保護テープ70の表面および保護テープ70の開口部において露出している熱硬化性樹脂からなる樹脂層40の表面に形成される。続いて、支持基板30の表面にUV光を照射してUV硬化性樹脂層41bを硬化させる。UV硬化性樹脂層41bは、樹脂層40とは硬化方式が異なる故、UV硬化性樹脂層41bのみを硬化させることが可能である(図7(b))。   Next, a UV curable resin is applied on the resin layer 40 to which the protective tape 70 is attached by a spin coating method or the like to form a UV curable resin layer 41b. The UV curable resin layer 41 b is formed on the surface of the protective tape 70 and the surface of the resin layer 40 made of a thermosetting resin exposed at the opening of the protective tape 70. Subsequently, the surface of the support substrate 30 is irradiated with UV light to cure the UV curable resin layer 41b. Since the UV curable resin layer 41b has a different curing method from the resin layer 40, only the UV curable resin layer 41b can be cured (FIG. 7B).

次に、保護テープ70上に堆積しているUV硬化樹脂層41bを保護テープ70とともに除去する(図7(c))。その後、ダイシングなどの方法により支持基板30をチップ状に個片化する(図7(d))。   Next, the UV curable resin layer 41b deposited on the protective tape 70 is removed together with the protective tape 70 (FIG. 7C). Thereafter, the support substrate 30 is separated into chips by a method such as dicing (FIG. 7D).

樹脂層40の表面に形成されたUV硬化性樹脂層41bは、実施例1における熱硬化層41と同様、樹脂層40の表層部の流動性を低減または喪失させる流動抑制部として機能することができる。UV硬化性樹脂層41bは、実施例1に係る熱硬化層41と同様、樹脂層40の半導体層20が接する部分の周辺領域に形成され、例えば矩形状パターンを有する(図5参照)。このように、樹脂層40上にUV硬化性樹脂層41bにより構成される流動抑制部を形成することにより上記した実施例1の場合と同様、半導体層側面およびサファイア基板側面への樹脂材料の這い上がりを防止することができ、レーザリフトオフ法などによって半導体層にダメージを与えることなくサファイア基板を容易に除去することが可能となる。   The UV curable resin layer 41b formed on the surface of the resin layer 40 can function as a flow suppressing part that reduces or loses the fluidity of the surface layer part of the resin layer 40, like the thermosetting layer 41 in the first embodiment. it can. Similar to the thermosetting layer 41 according to the first embodiment, the UV curable resin layer 41b is formed in a peripheral region of a portion of the resin layer 40 that is in contact with the semiconductor layer 20, and has, for example, a rectangular pattern (see FIG. 5). In this manner, by forming the flow suppressing portion constituted by the UV curable resin layer 41b on the resin layer 40, the resin material is spread on the side surface of the semiconductor layer and the side surface of the sapphire substrate as in the case of the above-described first embodiment. The rising can be prevented, and the sapphire substrate can be easily removed without damaging the semiconductor layer by a laser lift-off method or the like.

以上の説明から明らかなように、本発明の各実施例に係る半導体発光装置の製造方法によれば、半導体層20と支持基板30との間に熱硬化性樹脂からなる樹脂層40が介在しているので、半導体層20は支持基板30上に強固に固定される。これによりレーザリフトオフ法によって成長用基板を除去する際の半導体層20へのダメージを緩和することができる。ところで、半導体層と支持基板との間の隙間が小さい場合には、事後的に樹脂材料材を隙間に充填することは一般的に容易ではない。しかしながら、上記した各実施例に示されるように、半導体層20と支持基板30の接合の前に支持基板30上に樹脂層40を形成しておくことにより、半導体層20と支持基板30との間の隙間が比較的小さい場合でも、これらの隙間に樹脂層40を介在させることが可能となる。すなわち、本発明の各実施例に係る製造方法によれば、半導体層と支持基板との接合部材としてバンプなどの比較的高さのある構造物を有しない場合にも半導体層と支持基板との間に樹脂層を介在させることが可能となる。   As is apparent from the above description, according to the method for manufacturing a semiconductor light emitting device according to each embodiment of the present invention, the resin layer 40 made of a thermosetting resin is interposed between the semiconductor layer 20 and the support substrate 30. Therefore, the semiconductor layer 20 is firmly fixed on the support substrate 30. As a result, damage to the semiconductor layer 20 when removing the growth substrate by the laser lift-off method can be mitigated. By the way, when the gap between the semiconductor layer and the support substrate is small, it is generally not easy to fill the gap with the resin material afterwards. However, as shown in each of the above-described embodiments, the resin layer 40 is formed on the support substrate 30 before the semiconductor layer 20 and the support substrate 30 are joined, so that the semiconductor layer 20 and the support substrate 30 are separated from each other. Even when the gap between them is relatively small, the resin layer 40 can be interposed in these gaps. That is, according to the manufacturing method according to each embodiment of the present invention, even when the semiconductor layer and the support substrate have no relatively high structure such as a bump as a bonding member between the semiconductor layer and the support substrate, It becomes possible to interpose a resin layer between them.

また、本発明の各実施例に係る半導体発光装置の製造方法によれば、樹脂層40の半導体層20と接する部分の周辺領域に樹脂層40の流動性を低減または喪失させる流動抑制部が形成されるので、半導体層20と支持基板30とを密着させて押圧を印加しても半導体層20側面およびサファイア基板10側面への樹脂材料の這い上がりを防止することができる。従って、半導体層20にストレスを与えることなくサファイア基板10を除去することが可能となる。また、流動抑制部を半導体層20の外縁部と接する(重なる)位置に設けることにより、樹脂材料の這い上がりを確実に防止することができる。   In addition, according to the method for manufacturing a semiconductor light emitting device according to each embodiment of the present invention, the flow suppressing portion that reduces or loses the fluidity of the resin layer 40 is formed in the peripheral region of the portion of the resin layer 40 in contact with the semiconductor layer 20. Therefore, even if the semiconductor layer 20 and the support substrate 30 are brought into close contact with each other and pressure is applied, the resin material can be prevented from creeping up to the side surface of the semiconductor layer 20 and the side surface of the sapphire substrate 10. Accordingly, the sapphire substrate 10 can be removed without applying stress to the semiconductor layer 20. Further, by providing the flow suppressing portion at a position in contact with (overlapping) the outer edge portion of the semiconductor layer 20, it is possible to reliably prevent the resin material from creeping up.

尚、上記各実施例においては、半導体層20および支持基板30を個片化した後にこれらを接合することとしたが、半導体層と支持基板とをウエハレベルで接合して、その後チップ状に個片化することとしてもよい。この場合、流動抑制部をウエハ状の支持基板の外縁部に沿って形成することにより、半導体ウエハの側面への樹脂材料の這い上がりを防止することができる。また、この場合、ウエハ状の支持基板の表面に貼り付けられるポリイミドテープは、ウエハ形状に対応したシート状であってもよいし、チップ状に分割されていてもよい。   In each of the above-described embodiments, the semiconductor layer 20 and the support substrate 30 are separated and then bonded together. However, the semiconductor layer and the support substrate are bonded at the wafer level, and then chip-shaped. It is good also as separating. In this case, by forming the flow suppressing portion along the outer edge portion of the wafer-like support substrate, it is possible to prevent the resin material from creeping up to the side surface of the semiconductor wafer. In this case, the polyimide tape attached to the surface of the wafer-like support substrate may be a sheet corresponding to the wafer shape or may be divided into chips.

また、樹脂層40の材料として異方性導電接着剤を用いることができる。異方性導電接着剤は、熱硬化性樹脂に導電性を有する微細な金属粒子を混ぜ合わせたものであり、熱および圧力を印加することにより、特定の方向のみに導電経路を形成する樹脂材料である。異方性導電接着剤を用いる場合、半導体層20と支持基板30とを電気的に接続するための共晶接合層が不要となり半導体層20および支持基板30上には電極パッドのみを設ければよい。   An anisotropic conductive adhesive can be used as the material for the resin layer 40. An anisotropic conductive adhesive is a resin material in which fine metal particles having conductivity are mixed with a thermosetting resin, and a conductive path is formed only in a specific direction by applying heat and pressure. It is. When an anisotropic conductive adhesive is used, a eutectic bonding layer for electrically connecting the semiconductor layer 20 and the support substrate 30 becomes unnecessary, and only an electrode pad is provided on the semiconductor layer 20 and the support substrate 30. Good.

10 サファイア基板
20 半導体層
30 支持基板
40 樹脂層
41 熱硬化層
41a メタル層
41b UV硬化性樹脂層
DESCRIPTION OF SYMBOLS 10 Sapphire substrate 20 Semiconductor layer 30 Support substrate 40 Resin layer 41 Thermosetting layer 41a Metal layer 41b UV curable resin layer

Claims (9)

成長用基板上に半導体結晶を成長させて半導体層を形成する工程と、
支持基板の表面に熱硬化性樹脂からなる樹脂層を形成する工程と、
前記樹脂層を間に挟んで前記半導体層と前記支持基板とを密着させた状態で前記樹脂層を熱硬化させて前記支持基板と前記半導体層とを接合する工程と、
前記樹脂層の熱硬化後に前記成長用基板を除去する工程と、を含む半導体発光装置の製造方法であって、
前記支持基板と前記半導体層とを接合する工程の前に、前記樹脂層の前記半導体層と接する部分の周辺領域の表層部に前記樹脂層の流動性を低減または喪失させる流動抑制部を形成する工程を含むことを特徴とする製造方法。
Forming a semiconductor layer by growing a semiconductor crystal on a growth substrate;
Forming a resin layer made of a thermosetting resin on the surface of the support substrate;
Bonding the support substrate and the semiconductor layer by thermosetting the resin layer in a state where the semiconductor layer and the support substrate are in close contact with the resin layer interposed therebetween;
Removing the growth substrate after thermosetting the resin layer, and a method for manufacturing a semiconductor light emitting device,
Before the step of bonding the support substrate and the semiconductor layer, a flow suppressing portion that reduces or loses the fluidity of the resin layer is formed in a surface layer portion of a peripheral region of the resin layer that is in contact with the semiconductor layer. The manufacturing method characterized by including a process.
前記流動抑制部は、固体状態またゲル状態を呈していることを特徴とする請求項1に記載の製造方法。   The manufacturing method according to claim 1, wherein the flow suppression unit is in a solid state or a gel state. 前記流動抑制部を形成する工程は、前記樹脂層の前記半導体層と接する部分の周辺領域の表層部を熱硬化させる処理を含むことを特徴とする請求項1または2に記載の製造方法。   The manufacturing method according to claim 1, wherein the step of forming the flow suppressing part includes a process of thermally curing a surface layer part in a peripheral region of a part of the resin layer that is in contact with the semiconductor layer. 前記流動抑制部を形成する工程において、前記樹脂層はレーザ照射によって部分的に熱硬化されることを特徴とする請求項3に記載の製造方法。   The manufacturing method according to claim 3, wherein in the step of forming the flow suppressing portion, the resin layer is partially thermally cured by laser irradiation. 前記流動抑制部を形成する工程は、前記樹脂層の前記半導体層と接する部分の周辺領域の表面に前記樹脂層の硬化温度において固体状態を維持する固体材料層を形成する処理を含むことを特徴とする請求項1または2に記載の製造方法。   The step of forming the flow suppressing portion includes a process of forming a solid material layer that maintains a solid state at a curing temperature of the resin layer on a surface of a peripheral region of a portion of the resin layer that is in contact with the semiconductor layer. The manufacturing method according to claim 1 or 2. 前記固体材料層はメタル層であることを特徴とする請求項5に記載の製造方法。   The manufacturing method according to claim 5, wherein the solid material layer is a metal layer. 前記流動抑制部を形成する工程は、前記樹脂層の前記半導体層と接する部分の周辺領域の表面に光硬化性樹脂を供給し、前記光硬化性樹脂を硬化させる処理を含むことを特徴とする請求項1または2に記載の製造方法。   The step of forming the flow suppressing portion includes a process of supplying a photocurable resin to a surface of a peripheral region of a portion of the resin layer that is in contact with the semiconductor layer, and curing the photocurable resin. The manufacturing method of Claim 1 or 2. 前記支持基板と前記半導体層とを接合する工程において、前記流動抑制部は前記半導体層の外縁部と接することを特徴とする請求項1乃至7のいずれか1つに記載の製造方法。   The manufacturing method according to claim 1, wherein in the step of bonding the support substrate and the semiconductor layer, the flow suppressing portion is in contact with an outer edge portion of the semiconductor layer. 前記半導体層は、III族窒化物系半導体結晶を含み、前記成長用基板はレーザリフトオフ法により除去されることを特徴とする請求項1乃至8のいずれか1つに記載の製造方法。   The manufacturing method according to claim 1, wherein the semiconductor layer includes a group III nitride semiconductor crystal, and the growth substrate is removed by a laser lift-off method.
JP2011215126A 2011-09-29 2011-09-29 Manufacturing method of semiconductor light emitting device Active JP5816508B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011215126A JP5816508B2 (en) 2011-09-29 2011-09-29 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011215126A JP5816508B2 (en) 2011-09-29 2011-09-29 Manufacturing method of semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2013077611A true JP2013077611A (en) 2013-04-25
JP5816508B2 JP5816508B2 (en) 2015-11-18

Family

ID=48480890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011215126A Active JP5816508B2 (en) 2011-09-29 2011-09-29 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP5816508B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024085025A1 (en) * 2022-10-21 2024-04-25 信越化学工業株式会社 Reception substrate, method for manufacturing reception substrate, lifting method, holding method, and method for cleaning microstructure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024085025A1 (en) * 2022-10-21 2024-04-25 信越化学工業株式会社 Reception substrate, method for manufacturing reception substrate, lifting method, holding method, and method for cleaning microstructure
JP7482339B1 (en) 2022-10-21 2024-05-13 信越化学工業株式会社 Receiving substrate, laser lift-off method, lifting method, holding method, and method for cleaning microstructure

Also Published As

Publication number Publication date
JP5816508B2 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
JP5313256B2 (en) Strong LED structure for substrate lift-off
TWI467796B (en) Substrate removal during led formation
JP5372133B2 (en) Underfill processing for flip chip LEDs
JP4954712B2 (en) Sapphire laser lift-off from nitride flip chip
JP4925726B2 (en) Manufacturing method of light emitting diode
US8932891B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based semiconductor device
TWI637537B (en) Light emitting device and method of manufacturing the same
CN102760812B (en) There is the method and structure of the LED of nano-patterning substrate
US20060281203A1 (en) Method of removing the growth substrate of a semiconductor light emitting device
JP5301418B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
JP2011151191A (en) Method of manufacturing semiconductor light-emitting device
KR20130029455A (en) Manufacturing method for gan semiconductor device
JP5912442B2 (en) Semiconductor light emitting device and method for manufacturing semiconductor light emitting device
WO2017208535A1 (en) Nitride semiconductor ultraviolet light emitting device and method for manufacturing same
JP2011040425A (en) Semiconductor light emitting device, and method of manufacturing the same
Lee et al. Thin-film-flip-chip LEDs grown on Si substrate using wafer-level chip-scale package
JP5816508B2 (en) Manufacturing method of semiconductor light emitting device
JP5596375B2 (en) Semiconductor light emitting device manufacturing method and semiconductor light emitting device
JP4333080B2 (en) Substrate bonding method
JP2012238795A (en) Semiconductor element manufacturing method
JP2012129440A (en) Manufacturing method of semiconductor light-emitting element and semiconductor laminate structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150928

R150 Certificate of patent or registration of utility model

Ref document number: 5816508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250