JP2013074175A - Manufacturing method of electric component - Google Patents

Manufacturing method of electric component Download PDF

Info

Publication number
JP2013074175A
JP2013074175A JP2011212898A JP2011212898A JP2013074175A JP 2013074175 A JP2013074175 A JP 2013074175A JP 2011212898 A JP2011212898 A JP 2011212898A JP 2011212898 A JP2011212898 A JP 2011212898A JP 2013074175 A JP2013074175 A JP 2013074175A
Authority
JP
Japan
Prior art keywords
manufacturing
light
electrical component
holes
thermosetting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011212898A
Other languages
Japanese (ja)
Inventor
Atsushi Takahashi
篤 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nagase and Co Ltd
Original Assignee
Nagase and Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nagase and Co Ltd filed Critical Nagase and Co Ltd
Priority to JP2011212898A priority Critical patent/JP2013074175A/en
Publication of JP2013074175A publication Critical patent/JP2013074175A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Laser Beam Processing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of an electric component which achieves high productivity and low cost.SOLUTION: Since a thermosetting resin 12 is used, high reliability and the increase of heat radiation performance are achieved with the manufacturing method. Further, holes 13 are made at a thermosetting resin material before thermal hardening by a picosecond pulse laser 22. Therefore, the process using a mask, such as photo-lithography, can be omitted and high productivity and low cost are achieved.

Description

本発明は、電気部品の製造方法に関し、特に熱硬化性樹脂を用いた電気部品の製造方法に関する。   The present invention relates to a method for manufacturing an electrical component, and more particularly to a method for manufacturing an electrical component using a thermosetting resin.

ウェーハレベルCSP(Chip Size Package)、ファンアウトCSP、TSV(Through Silicon Via)シリコンインターポーザ、積層チップ等のパッケージ又はそれら相互の複合モジュールに適応されるIC、ディスクリート、電子部品(IPD(Intelligent Power Device)含む)においては、再配線技術が適用されている。再配線技術では、素子の端子ピッチを拡大しつつ再配置することにより、ハンドリング性向上、信頼性向上及びテスト容易性向上を実現可能とするため、電気電子分野において広く浸透してきている。現在、再配線のための絶縁層は、ポリイミド(PI)、ポリベンゾオキサゾール(PBO)等の感光性材料をマスクに使用したリソグラフィー技術によりパターニングすることによって形成される。   IC, discrete, and electronic components (IPD (Intelligent Power Device)) applicable to wafer level CSP (Chip Size Package), fan-out CSP, TSV (Through Silicon Via) silicon interposer, stacked chip, etc. packages or their composite modules. Re-wiring technology is applied. The redistribution technique has been widely used in the electric and electronic fields in order to realize improvement in handling, reliability, and testability by rearranging elements while increasing the terminal pitch. Currently, an insulating layer for rewiring is formed by patterning by a lithography technique using a photosensitive material such as polyimide (PI) or polybenzoxazole (PBO) as a mask.

例えば、特許文献1には、支持体上に、絶縁性樹脂組成物層及び露光により分解する化合物を含有する感光性組成物層を有するプリント配線板用に好適な積層体が開示されている。この積層体をパターン露光し、感光性組成物層によるメッキレジストを形成した後、重合性化合物などの反応性の高分子前駆体を接触させ、露光することで、レジストの存在しない領域にグラフトポリマーを生成させた後、そこに導電性層を設けることで、プリント配線板を得ることができる。   For example, Patent Document 1 discloses a laminate suitable for a printed wiring board having an insulating resin composition layer and a photosensitive composition layer containing a compound that decomposes upon exposure on a support. This laminate is subjected to pattern exposure to form a plating resist with a photosensitive composition layer, and then contacted with a reactive polymer precursor such as a polymerizable compound and exposed to a graft polymer in a region where no resist exists. After producing | generating, a printed wiring board can be obtained by providing a conductive layer there.

特開2007−144820号公報JP 2007-144820 A

ところで、上記のような技術では、感光性材料をマスクに使用したリソグラフィー技術によりパターニングする方法であるため、高価なマスクを使用しなくてはならない事、プロセス数が多いことにより高コスト且つ低生産性である事、及び今後の再配線絶縁層の多層化、高信頼性化、高放熱化への対応は困難である事が課題として挙げられている。特に、そもそも上記のような技術は、ICのPIパッシベーション膜形成技術の延長線上であるため、単層又は2層を前提とした技術であり、今後クラウドコンピューティングやスマートフォン市場拡大により半導体製品及びその複合製品の高機能化及び高性能化に伴う再配線絶縁層の多層化、高信頼性化、高放熱化への対応には限界がある。   By the way, in the above technique, since it is a patterning method using a lithography technique using a photosensitive material as a mask, an expensive mask must be used, and the number of processes is high, resulting in high cost and low production. The problem is that it is difficult to cope with the future, the rewiring insulation layer having a multilayer structure, high reliability, and high heat dissipation. In particular, since the above-mentioned technology is an extension of the IC passivation film formation technology in the first place, it is a technology that assumes a single layer or two layers. There is a limit to dealing with the increase in the number of rewiring insulation layers, higher reliability, and higher heat dissipation due to the higher functionality and performance of composite products.

本発明は上記課題に鑑みてなされたものであり、高生産性及び低コストを実現することが可能な電気部品の製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide a method of manufacturing an electrical component capable of realizing high productivity and low cost.

本発明は、熱硬化前の熱硬化性材料に光により孔を穿設する工程を含む電気部品の製造方法である。   The present invention is a method for manufacturing an electrical component including a step of drilling holes in a thermosetting material before thermosetting with light.

この構成によれば、熱硬化性材料を用いるため、高信頼性及び高放熱化への対応が可能となる。また、熱硬化前の熱硬化性材料に光により孔を穿設するため、リソグラフィーのようにマスクを使用する工程を省くことが可能となり、高生産性及び低コストを実現することが可能となる。   According to this configuration, since the thermosetting material is used, it is possible to cope with high reliability and high heat dissipation. In addition, since the holes are formed in the thermosetting material before thermosetting by light, it is possible to omit the process of using a mask as in lithography, thereby realizing high productivity and low cost. .

この場合、光はピコ秒パルスレーザ光であることが好適である。   In this case, the light is preferably picosecond pulse laser light.

この構成によれば、光はピコ秒パルスレーザ光であるため、精度良く熱硬化性材料に孔を穿設することができる。   According to this configuration, since the light is a picosecond pulse laser beam, it is possible to make a hole in the thermosetting material with high accuracy.

また、光は発光ダイオードを光源とすることができる。   Moreover, the light can use a light emitting diode as a light source.

この構成によれば、光源を安価とすることができる。   According to this configuration, the light source can be made inexpensive.

また、複数の光により熱硬化性材料に同時に複数個の孔を穿設することが好適である。   Further, it is preferable to simultaneously drill a plurality of holes in the thermosetting material with a plurality of lights.

この構成によれば、複数の光により同時に複数個の孔を穿設するため、電気部品の生産性をさらに向上させることができる。   According to this configuration, since a plurality of holes are bored simultaneously by a plurality of lights, the productivity of electrical parts can be further improved.

この場合、複数箇所の光の反射率を変更可能なミラーアレイに光を照射し、ミラーアレイから反射された複数の光により同時に複数個の孔を穿設することが好適である。   In this case, it is preferable to irradiate a mirror array capable of changing the reflectance of light at a plurality of locations, and to simultaneously drill a plurality of holes by the plurality of lights reflected from the mirror array.

この構成によれば、複数箇所の光の反射率を変更可能なミラーアレイに光を照射し、ミラーアレイから反射された複数の光により同時に複数個の孔を穿設する。このため、電気部品を効率良く製造することができる。   According to this configuration, light is irradiated onto a mirror array that can change the reflectance of light at a plurality of locations, and a plurality of holes are simultaneously drilled by the plurality of light reflected from the mirror array. For this reason, an electrical component can be manufactured efficiently.

本発明の電気部品の製造方法によれば、高生産性及び低コストを実現することが可能となる。   According to the method for manufacturing an electrical component of the present invention, high productivity and low cost can be realized.

(a)〜(d)は、本発明の第1実施形態に係るパターニング方法の手順を示す図である。(A)-(d) is a figure which shows the procedure of the patterning method which concerns on 1st Embodiment of this invention. 本発明の第2実施形態に係るパターニング装置及びパターニング方法を示す図である。It is a figure which shows the patterning apparatus and patterning method which concern on 2nd Embodiment of this invention.

図面を参照して、本発明の実施形態に係る電気部品の製造方法の一例について説明する。図1(a)に示すように、本発明の第1実施形態に係るマスクレスパターニング方法では、既にCuパッド11が設置されているSiウェーハ10に対してパターニングをすることにより再配線を行う。図1(b)に示すように、Siウェーハ10表面に溶剤、潜在性硬化剤、シリカフィラー等を含むエポキシ樹脂等の熱硬化性樹脂12を塗布し、乾燥させる。熱硬化性樹脂12としては、エポキシ樹脂の靭性を高めるために、エポキシ樹脂を主成分として、ポリイミドを添加材として添加された樹脂を用いることができる。熱硬化性樹脂12としては、例えば、ナガセケムテックス株式会社製の製品名「UFR108」を用いることができる。熱硬化性樹脂12の塗布方法としては、スピンコート、スプレイ、印刷、インクジェット等の方法を用いることができる。   With reference to drawings, an example of the manufacturing method of the electrical component which concerns on embodiment of this invention is demonstrated. As shown in FIG. 1A, in the maskless patterning method according to the first embodiment of the present invention, rewiring is performed by patterning the Si wafer 10 on which the Cu pads 11 are already installed. As shown in FIG. 1B, a thermosetting resin 12 such as an epoxy resin containing a solvent, a latent curing agent, a silica filler, and the like is applied to the surface of the Si wafer 10 and dried. As the thermosetting resin 12, in order to increase the toughness of the epoxy resin, a resin containing an epoxy resin as a main component and polyimide as an additive can be used. As the thermosetting resin 12, for example, a product name “UFR108” manufactured by Nagase ChemteX Corporation can be used. As a method for applying the thermosetting resin 12, methods such as spin coating, spraying, printing, and ink jetting can be used.

図1(c)に示すように、熱硬化前の未硬化の熱硬化性樹脂12に対して、レーザ光源21よりピコ秒パルスレーザ22を選択的に照射することにより、周辺に熱履歴を与えることなく、照射部位を瞬時に揮発させ、穿設孔13を穿設する。レーザ光源21のエネルギー及びパルス波長を調整することにより、短波長又は長波長のレーザ光を用いることも可能である。しかし、ピコ秒パルスレーザ22を適用することにより、穿設孔13の精度を向上させることができる。   As shown in FIG. 1C, a thermal history is given to the periphery by selectively irradiating a picosecond pulse laser 22 from a laser light source 21 to an uncured thermosetting resin 12 before thermosetting. Without irradiating, the irradiation site is instantly volatilized and the drilling hole 13 is drilled. By adjusting the energy of the laser light source 21 and the pulse wavelength, it is also possible to use short-wavelength or long-wavelength laser light. However, by applying the picosecond pulse laser 22, the accuracy of the drilling hole 13 can be improved.

穿設孔13を設けた後は、図1(d)に示すようにCuパターン14やハンダ15を設置することにより、所望のデバイスを構築する。   After providing the hole 13, a desired device is constructed by installing a Cu pattern 14 and solder 15 as shown in FIG.

本実施形態によれば、熱硬化性樹脂12を用いるため、高信頼性及び高放熱化への対応が可能となる。また、熱硬化前の熱硬化性材料にピコ秒パルスレーザ22により穿設孔13を穿設するため、フォトリソグラフィーのようにマスクを使用する工程を省くことが可能となり、高生産性及び低コストを実現することが可能となる。   According to this embodiment, since the thermosetting resin 12 is used, it is possible to cope with high reliability and high heat dissipation. Further, since the perforation hole 13 is perforated by the picosecond pulse laser 22 in the thermosetting material before thermosetting, it is possible to omit the process of using a mask as in photolithography, thereby achieving high productivity and low cost. Can be realized.

また、本実施形態によれば、レーザ光はピコ秒パルスレーザ22であるため、精度良く熱硬化性樹脂12に穿設孔13を穿設することができる。   Further, according to the present embodiment, since the laser beam is the picosecond pulse laser 22, the drilling hole 13 can be drilled in the thermosetting resin 12 with high accuracy.

以下、本発明の第2実施形態について説明する。上記第1実施形態では、単一のピコ秒パルスレーザ22により描画することによりパターニングを行ったが、本実施形態では複数のレーザ光により一括してパターニングを行う。   Hereinafter, a second embodiment of the present invention will be described. In the first embodiment, patterning is performed by drawing with a single picosecond pulse laser 22, but in this embodiment, patterning is performed in a lump with a plurality of laser beams.

図2に示すように、本実施形態のパターニング装置30は、レーザ光源として白色LED31、ガルバノミラー33及びミラーアレイ34を備えている。白色LED31は、可視波長のレーザ32を発する。ガルバノミラー33はマイクロ秒単位で白色LED31からのレーザ32の反射角度を切り替えて、レーザ32がミラーアレイ34に照射されるか否かをマイクロ秒単位で切り替えることが可能である。ミラーアレイ34は、例えば、全体で30〜40mm角程度の全反射面積中で1〜10μm角の半導体素子が配列され、例えば、1920×1080個の画素を有する。これらの画素を形成する半導体素子は、それぞれが独立してマイクロ秒単位で反射及び非反射を切り替えることが可能とされている。そのため、パターニングされるSiウェーハ10の熱硬化性樹脂12はその全面に対して一括して所望のパターニングがなされるようにピコ秒パルスレーザを照射されることになる。   As shown in FIG. 2, the patterning apparatus 30 of this embodiment includes a white LED 31, a galvanometer mirror 33, and a mirror array 34 as a laser light source. The white LED 31 emits a laser 32 having a visible wavelength. The galvanometer mirror 33 can switch the reflection angle of the laser 32 from the white LED 31 in units of microseconds, and can switch in units of microseconds whether or not the laser 32 is irradiated on the mirror array 34. The mirror array 34 has, for example, 1 to 10 μm square semiconductor elements arranged in a total reflection area of about 30 to 40 mm square as a whole, and has, for example, 1920 × 1080 pixels. The semiconductor elements forming these pixels can be switched between reflection and non-reflection in units of microseconds independently. Therefore, the thermosetting resin 12 of the Si wafer 10 to be patterned is irradiated with a picosecond pulse laser so that desired patterning is performed on the entire surface.

本実施形態では、複数のレーザにより同時に複数個の穿設孔13を穿設するため、電気部品の生産性をさらに向上させることができる。特に、本実施形態では、複数箇所のレーザ光の反射率を変更可能なミラーアレイ34にレーザ32を照射し、ミラーアレイ34から反射された複数のレーザ光により同時に複数個の穿設孔13を一括して穿設する。このため、電気部品を効率良く製造することができる。さらに、光源は安価な白色LED31であるため、低コスト化を図ることができる。   In the present embodiment, since a plurality of perforations 13 are perforated simultaneously by a plurality of lasers, the productivity of electrical parts can be further improved. In particular, in this embodiment, a laser array 32 is irradiated to a mirror array 34 that can change the reflectance of laser light at a plurality of locations, and a plurality of perforations 13 are simultaneously formed by the plurality of laser lights reflected from the mirror array 34. Drill all at once. For this reason, an electrical component can be manufactured efficiently. Furthermore, since the light source is an inexpensive white LED 31, the cost can be reduced.

本発明は上記実施形態に限定されず、様々な変形態様が可能である。   The present invention is not limited to the above embodiment, and various modifications can be made.

10…Siウェーハ、11…Cuパッド、12…熱硬化性樹脂、13…穿設孔、14…Cuパターン、15…ハンダ、21…レーザ光源、22…ピコ秒パルスレーザ、30…パターニング装置、31…白色LED、32…レーザ、33…ガルバノミラー、34…ミラーアレイ。 DESCRIPTION OF SYMBOLS 10 ... Si wafer, 11 ... Cu pad, 12 ... Thermosetting resin, 13 ... Drilling hole, 14 ... Cu pattern, 15 ... Solder, 21 ... Laser light source, 22 ... Picosecond pulse laser, 30 ... Patterning apparatus, 31 ... White LED, 32 ... Laser, 33 ... Galvano mirror, 34 ... Mirror array.

Claims (5)

熱硬化前の熱硬化性材料に光により孔を穿設する工程を含む電気部品の製造方法。   A method for manufacturing an electrical component, comprising a step of drilling holes in a thermosetting material before thermosetting with light. 前記光はピコ秒パルスレーザ光である、請求項1に記載の電気部品の製造方法。   The method of manufacturing an electrical component according to claim 1, wherein the light is a picosecond pulse laser beam. 前記光は発光ダイオードを光源とする、請求項1又は2に記載の電気部品の製造方法。   The method of manufacturing an electrical component according to claim 1, wherein the light uses a light emitting diode as a light source. 複数の前記光により前記熱硬化性材料に同時に複数個の孔を穿設する、請求項1〜3のいずれか1項に記載の電気部品の製造方法。   The method for manufacturing an electrical component according to claim 1, wherein a plurality of holes are simultaneously formed in the thermosetting material by a plurality of the lights. 複数箇所の前記光の反射率を変更可能なミラーアレイに前記光を照射し、前記ミラーアレイから反射された複数の前記光により同時に複数個の孔を穿設する、請求項4に記載の電気部品の製造方法。   5. The electricity according to claim 4, wherein the light is irradiated onto a mirror array capable of changing the reflectance of the light at a plurality of locations, and a plurality of holes are simultaneously drilled by the plurality of light reflected from the mirror array. A manufacturing method for parts.
JP2011212898A 2011-09-28 2011-09-28 Manufacturing method of electric component Pending JP2013074175A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011212898A JP2013074175A (en) 2011-09-28 2011-09-28 Manufacturing method of electric component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011212898A JP2013074175A (en) 2011-09-28 2011-09-28 Manufacturing method of electric component

Publications (1)

Publication Number Publication Date
JP2013074175A true JP2013074175A (en) 2013-04-22

Family

ID=48478402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011212898A Pending JP2013074175A (en) 2011-09-28 2011-09-28 Manufacturing method of electric component

Country Status (1)

Country Link
JP (1) JP2013074175A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144212A (en) * 1999-11-16 2001-05-25 Ibiden Co Ltd Semiconductor chip
JP2005260231A (en) * 2004-03-09 2005-09-22 Asml Netherlands Bv Lithographic device and manufacturing method of device
JP2008135717A (en) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device and laser machining device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144212A (en) * 1999-11-16 2001-05-25 Ibiden Co Ltd Semiconductor chip
JP2005260231A (en) * 2004-03-09 2005-09-22 Asml Netherlands Bv Lithographic device and manufacturing method of device
JP2008135717A (en) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device and laser machining device

Similar Documents

Publication Publication Date Title
US10797038B2 (en) Semiconductor package and rework process for the same
TWI649845B (en) Semiconductor package structure and method of manufacturing same
US11854920B2 (en) Embedded chip package and manufacturing method thereof
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
KR102400764B1 (en) Semiconductor device and method of manufacture
KR20170003352A (en) 3d package structure and methods of forming same
US11756945B2 (en) Semiconductor device package and methods of manufacture
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
KR20210143649A (en) Semiconductor device and method of manufacture
TWI655714B (en) Package substrate, package semiconductor device and packaging method thereof
US20220367211A1 (en) Semiconductor Device and Methods of Manufacture
KR20210087337A (en) A semiconductor package, an electronic apparatus and a method of manufacturing the semiconductor package
KR20200135758A (en) Semiconductor packages and method of forming same
KR102356281B1 (en) Semiconductor device and method of manufacture
US11158600B2 (en) Lithography process for semiconductor packaging and structures resulting therefrom
US6808643B2 (en) Hybrid interconnect substrate and method of manufacture thereof
KR20190112628A (en) Semiconductor device and method of manufacture
JP2024037141A (en) Semiconductor package structure with hybrid core structure and method for manufacturing the same
JP2013074175A (en) Manufacturing method of electric component
KR102124691B1 (en) A multi-chip-module semiconductor chip package having dense package wiring
TWI848273B (en) Method of manufacturing semiconductor device and semiconductor device
US20230395519A1 (en) Semiconductor package with substrate recess and methods for forming the same
KR20160081272A (en) Printed circuit board and method of manufacturing the same
TWI544846B (en) Package carrier and manufacturing method thereof
JP2024070522A (en) Semiconductor mounting substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151006