JP2013069770A - Semiconductor device and manufacturing method of the same - Google Patents
Semiconductor device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2013069770A JP2013069770A JP2011206083A JP2011206083A JP2013069770A JP 2013069770 A JP2013069770 A JP 2013069770A JP 2011206083 A JP2011206083 A JP 2011206083A JP 2011206083 A JP2011206083 A JP 2011206083A JP 2013069770 A JP2013069770 A JP 2013069770A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- silicon
- film
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
本発明は半導体装置及びその製造方法に関するものであり、特に縦型トランジスタを含む半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device including a vertical transistor and a manufacturing method thereof.
近年、微細加工技術の進展により、半導体装置の微細化が急速に進んでいる。半導体装置の１つであるトランジスタにおいても、活性領域として利用できる半導体基板の表面積が次第に小さくなっている。活性領域が縮小されると、平面型トランジスタではチャネル長やチャネル幅が減少し、短チャネル効果等が発生する。このような短チャネル効果等の問題を回避し、かつ、活性領域の縮小に対応するために、縦型トランジスタが提案されている。 In recent years, miniaturization of semiconductor devices has been progressing rapidly due to progress in microfabrication technology. Even in a transistor which is one of semiconductor devices, the surface area of a semiconductor substrate that can be used as an active region is gradually reduced. When the active region is reduced, the channel length and the channel width are reduced in the planar transistor, and a short channel effect or the like occurs. In order to avoid such problems as the short channel effect and cope with the reduction of the active region, a vertical transistor has been proposed.
縦型トランジスタでは、シリコン基板等の半導体基板（以降、基板と称する）の主面に柱状のシリコンピラーが形成され、シリコンピラーの上部及び下部に、それぞれ導電型ドーパントが注入された拡散領域が設けられている。通常、これらの拡散領域がトランジスタのソース／ドレイン領域として機能する。上部の拡散領域と下部の拡散領域との間のシリコンピラーの側壁にゲート絶縁膜を介して、ゲート電極が設けられている。トランジスタのソース／ドレイン領域として機能する上部及び下部の拡散領域は、コンタクトプラグなどを介して他の素子と接続することができる。例えば、ＤＲＡＭ（ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）の選択トランジスタとしてこのような縦型トランジスタを適用した場合、下部拡散層をビット線に接続し（または拡散層自体をビット線とし）、上部拡散層にコンタクトプラグを介してキャパシタに接続することで、メモリセル（以降、セルと称する）を構成することができる。 In a vertical transistor, columnar silicon pillars are formed on the main surface of a semiconductor substrate such as a silicon substrate (hereinafter referred to as a substrate), and diffusion regions into which conductive dopants are implanted are provided above and below the silicon pillar, respectively. It has been. Usually, these diffusion regions function as source / drain regions of the transistor. A gate electrode is provided on the side wall of the silicon pillar between the upper diffusion region and the lower diffusion region via a gate insulating film. The upper and lower diffusion regions functioning as the source / drain regions of the transistor can be connected to other elements through contact plugs or the like. For example, when such a vertical transistor is applied as a DRAM (dynamic random access memory) selection transistor, the lower diffusion layer is connected to a bit line (or the diffusion layer itself is a bit line), and a contact plug is connected to the upper diffusion layer. A memory cell (hereinafter referred to as a cell) can be configured by connecting to the capacitor via the.
このような縦型トランジスタは基板の面積を増やすことなく、高密度化ができる。また、縦型トランジスタは完全空乏型構造あるいは部分空乏型構造の半導体素子を形成することが容易であり、高速デバイスや低消費電力の半導体素子を形成することができる等の優れた特徴を有する。
このような縦型トランジスタに関しては、半導体素子の形状や配置により、様々な構造の縦型トランジスタ及びその製造方法（特許文献１〜３参照）が提案されている。
Such a vertical transistor can be increased in density without increasing the area of the substrate. In addition, a vertical transistor can easily form a semiconductor element having a fully depleted structure or a partially depleted structure, and has excellent characteristics such as a high-speed device and a semiconductor element with low power consumption.
Regarding such vertical transistors, vertical transistors having various structures and manufacturing methods thereof (see
例えば特許文献１には、柱状シリコンの両側壁を２つのゲート電極で挟み込んだダブルゲート構造のピラー型ＭＩＳ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタが開示されている。
ピラー型ＭＩＳトランジスタは、基板に形成したシリコンピラーの下部と上部に、それぞれ不純物半導体の拡散領域が形成され、ソースドレイン領域が配置されると共に、シリコンピラーの側壁にゲート絶縁膜を介してゲート電極が配置された、縦型構造のＭＩＳトランジスタである。このような構造のピラー型ＭＩＳトランジスタは、基板に対して平面的に形成したゲート電極とその側方下部に拡散領域を配置した平面型ＭＩＳトランジスタと比べて、トランジスタあたりの占有面積を縮小できる。
また、特許文献２には、柱状シリコンの周囲をゲート電極が囲んだ構造のＳＧＴ（ｓｕｒｒｏｕｄｉｎｇ ｇａｔｅ ｔｒａｎｓｉｓｔｏｒ）が開示されている。
For example,
In the pillar type MIS transistor, a diffusion region of an impurity semiconductor is formed in each of a lower portion and an upper portion of a silicon pillar formed on a substrate, a source / drain region is disposed, and a gate electrode is formed on a side wall of the silicon pillar via a gate insulating film. Is a vertical structure MIS transistor. The pillar type MIS transistor having such a structure can reduce the occupied area per transistor as compared with the planar type MIS transistor in which the gate electrode formed in a plane with respect to the substrate and the diffusion region is disposed on the lower side thereof.
但し、前述の構造を有するトランジスタでは、トランジスタの微細化によって、シリコンピラー上部に形成された拡散領域の体積及び表面積が減少し、拡散領域及び拡散領域に接続されるコンタクトプラグの抵抗が増大してしまう。
特に、ＤＲＡＭのセルトランジスタにおいては、拡散領域の抵抗を低減するために、拡散領域に注入する不純物の濃度を高くすると、拡散領域の接合電界が強くなり、リーク電流が増加する。そのため、ＤＲＡＭのリフレッシュ特性が悪化し、ＤＲＡＭ製品の性能低下を招いてしまう。
However, in the transistor having the above-described structure, the volume and surface area of the diffusion region formed on the silicon pillar are reduced by the miniaturization of the transistor, and the resistance of the contact plug connected to the diffusion region and the diffusion region is increased. End up.
In particular, in a DRAM cell transistor, if the concentration of an impurity implanted into the diffusion region is increased in order to reduce the resistance of the diffusion region, the junction electric field in the diffusion region becomes stronger and the leakage current increases. As a result, the refresh characteristics of the DRAM deteriorate and the performance of the DRAM product is degraded.
特許文献３には、このような問題を解決するために、ピラー型トランジスタの形成工程において、シリコンピラーの上面を層間絶縁膜から露出させ、シリコンピラーの上面を種としたエピタキシャル成長によって、シリコンピラーの頂部にソースドレイン領域となる拡散層を形成する半導体装置の製造方法が開示されている。
In
しかしながら、従来の半導体装置の製造方法のように、シリコンピラーの上面を種にエピタキシャル成長を行うと、形成されるシリコン膜の高さがトランジスタ毎にばらついてしまう。その結果、シリコン膜形成後に行うシリコンピラー上部の拡散領域の形成において、シリコン膜への導電型ドーパントの注入深さにトランジスタ毎のばらつきが生じる問題があった。 However, when the epitaxial growth is performed using the upper surface of the silicon pillar as a seed as in the conventional method of manufacturing a semiconductor device, the height of the formed silicon film varies from transistor to transistor. As a result, in the formation of the diffusion region above the silicon pillar performed after the silicon film is formed, there is a problem in that the implantation depth of the conductive dopant into the silicon film varies from transistor to transistor.
本発明の半導体装置の製造方法は、基板の主面に柱状のシリコンピラーを形成するシリコンピラー形成工程と、シリコンピラーを覆うように第１の絶縁膜を形成する第１絶縁膜形成工程と、第１の絶縁膜を上面から除去し、シリコンピラー上部の上面及び側面を露出させる第１絶縁膜除去工程と、シリコンピラー上部の上面及び側面にエピタキシャル成長法によりシリコン膜を形成するシリコン膜形成工程とを有することを特徴とする。 The semiconductor device manufacturing method of the present invention includes a silicon pillar forming step of forming columnar silicon pillars on the main surface of the substrate, a first insulating film forming step of forming a first insulating film so as to cover the silicon pillars, A first insulating film removing step of removing the first insulating film from the upper surface to expose the upper surface and side surfaces of the upper portion of the silicon pillar; and a silicon film forming step of forming a silicon film on the upper surface and side surfaces of the upper portion of the silicon pillar by epitaxial growth. It is characterized by having.
本発明の半導体装置は、基板の主面に柱状に形成されたシリコンピラーと、シリコンピラーと同時に形成された第１の溝の下部に充填され、シリコンピラー上部を露出させるように形成された第１の絶縁膜と、シリコンピラー上部の上面及び側面にエピタキシャル成長法により形成されたシリコン膜とを有することを特徴とする。 The semiconductor device of the present invention is filled with a silicon pillar formed in a pillar shape on the main surface of the substrate and a lower portion of the first groove formed simultaneously with the silicon pillar, and is formed so as to expose the upper portion of the silicon pillar. And a silicon film formed by epitaxial growth on an upper surface and a side surface of the upper part of the silicon pillar.
本発明の半導体装置の製造方法によれば、シリコンピラーの上部が周囲の絶縁膜（第１の絶縁膜）上面より突出し、シリコンピラーの上面に加えて側面を種として、エピタキシャル成長法によるシリコン膜が形成される。この方法では、従来のシリコン膜の形成方法よりも、エピタキシャル成長量が少なくて済む。そのため、エピタキシャル成長により形成されるシリコン膜の高さのトランジスタ毎のばらつきを低減することができる。また、シリコンピラー上部の拡散領域の形成の際に、導電型ドーパントの注入深さを略均一にすることができる。その結果、電気特性のトランジスタ毎のばらつきが少ない半導体装置を製造することができる。 According to the semiconductor device manufacturing method of the present invention, the upper part of the silicon pillar protrudes from the upper surface of the surrounding insulating film (first insulating film), and the silicon film formed by the epitaxial growth method is formed using the side surface as a seed in addition to the upper surface of the silicon pillar. It is formed. This method requires less epitaxial growth than conventional silicon film formation methods. Therefore, variation in the height of the silicon film formed by epitaxial growth for each transistor can be reduced. Further, when forming the diffusion region above the silicon pillar, the implantation depth of the conductive dopant can be made substantially uniform. As a result, a semiconductor device with little variation in electrical characteristics between transistors can be manufactured.
以下、本発明を適用した半導体装置及びその製造方法について、図面を参照して詳細に説明する。なお、以下の説明で用いる図面は、各構成要素の寸法比率等が実際と同一であるとは限らない。また、以下の説明において例示される材料等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。 Hereinafter, a semiconductor device to which the present invention is applied and a manufacturing method thereof will be described in detail with reference to the drawings. In the drawings used in the following description, the dimensional ratios of the components are not always the same as the actual ones. In addition, the materials and the like exemplified in the following description are merely examples, and the present invention is not limited to them, and can be appropriately modified and implemented without changing the gist thereof.
（第１の実施形態）
図１は本発明の第１実施形態である半導体装置２００の主要部を示す断面図である。
半導体装置２００は、図１に示すように基板１と、基板１表面内に形成されたｐ型ウェル２０ａ及びｎ型ウェル２０ｂと、これらのウェルに連接して形成されたシリコンピラー２と、ｐ型ウェル２０ａとｎ型ウェル２０ｂとの間に形成されたＳＴＩ（ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）膜１６と、ウェルの主面上に形成された下部拡散領域（第２の拡散領域）７と、下部拡散領域７及びＳＴＩ膜１６上に形成された基板絶縁膜（第３の絶縁膜）３０と、シリコンピラー２の側壁に形成されたゲート絶縁膜５と、その周囲に形成されたゲート電極６と、ゲート電極間を埋める層間絶縁膜（第１の絶縁膜）８と、シリコンピラー２上部に形成された上部拡散領域（第１の拡散領域）１０と、上部拡散領域１０を埋め込むように形成された層間絶縁膜（第２の絶縁膜）１２と、層間絶縁膜１２上に形成された第１の上部配線１８及び第２の上部配線１９と、上部拡散領域１０と第１の上部配線１８とを接続する第１のコンタクトプラグ１３と、下部拡散領域１０と第２の上部配線１９とを接続する第２のコンタクトプラグ１４とを有する。
また、半導体装置２００のうち、ｐ型ウェル２０ａを含む領域はｎチャネルトランジスタ１０１ａとして機能し、ｎ型ウェル２０ｂを含む領域はｐチャネルトランジスタ１０１ｂとして機能する。
(First embodiment)
FIG. 1 is a sectional view showing the main part of a
As shown in FIG. 1, the
In the
基板１としては、例えば、シリコン基板を用いることができる。具体的にはｐ型のシリコン基板を用いることができる。以下では、基板１としてｐ型のシリコン基板（シリコンウェハ）を用いることとして説明する。
As the
ｐ型ウェル２０ａは、ｐ型の不純物が基板1に注入されることにより形成された不純物拡散領域である。また、ｎ型ウェル２０ｂは、同様にしてｎ型の不純物が基板1に注入されることにより形成された不純物拡散領域である。これらのウェルは、ソースドレイン領域やソースドレイン領域の端子に配線層となる金属等を接合する際に、その接触抵抗を下げる目的で形成される。
ｐ型ウェル２０ａ及びｎ型ウェル２０ｂに連接されるシリコンピラー２はそれぞれのウェルと同一型（ｐ型あるいはｎ型）の導電性を有している。
なお、図１にはｎチャネルトランジスタ１０１ａの領域と、ｐチャネルトランジスタ１０１ｂの領域に、それぞれｐ型ウェルとｎ型ウェルが設けられているツインウェル型の構成を示しているが、この構成に限るものではなく、シングルウェル型やトリプルウェル型の構成を用いてもよい。
The p-type well 20 a is an impurity diffusion region formed by implanting p-type impurities into the
The
Note that FIG. 1 shows a twin-well configuration in which a p-type well and an n-type well are provided in the region of the n-
ＳＴＩ膜１６は、ｐ型ウェル２０ａとｎ型ウェル２０ｂとの境界面に形成された溝に絶縁膜が充填されることにより形成される。ＳＴＩ膜１６には、例えば酸化シリコンを用いることができる。
The
下部拡散領域７は、ｎ型半導体またはｐ型半導体の不純物を含む領域であり、シリコンピラー２の部分を除くｐ型ウェル２０ａ及びｎ型ウェル２０ｂの上面に形成されている。ｐ型ウェル２０ａの主面上の下部拡散領域７ａには不純物としてｎ型半導体が注入され、下部拡散領域７ａはｎ型に導電化される。また、ｎ型ウェル２０ｂの主面上の下部拡散領域７ｂには不純物としてｐ型半導体が注入され、下部拡散領域７ｂはｐ型に導電化されている。ｎ型半導体としては、ヒ素やリン等が挙げられる。また、ｐ型半導体としては、アルミニウムやヒ素、インジウム等が挙げられる。下部拡散領域１０は、トランジスタのソースドレイン領域として機能する。
The
基板絶縁膜３０はｐ型ウェル２０ａとｎ型ウェル２０ｂとＳＴＩ膜１６の表面上に形成されている。基板絶縁膜３０としては、例えば酸化シリコンを用いることができる。なお、本実施形態では、基板絶縁膜３０として酸化シリコン膜を用いた場合を例に挙げて説明する。
The
ゲート絶縁膜５は、下部拡散領域７の一部とシリコンピラー２の側壁を覆うように形成されている。ゲート絶縁膜５としては、例えば酸化シリコン膜を用いることができる。なお、本実施形態では、ゲート絶縁膜５として酸化シリコン膜を用いることとして説明する。
ゲート電極６は、基板絶縁膜３０の上面及びゲート絶縁膜５を覆うように設けられている。ゲート電極６には、不純物ドープシリコン（第１の不純物ドープ半導体）を用いることができる。具体的には、ヒ素ドープシリコン等を用いることができる。
The
The
層間絶縁膜８は、絶縁膜３０と、ゲート電極６と、露出されたシリコンピラー２を覆うように形成されている。層間絶縁膜８の上面は、平坦な面とされている。層間絶縁膜８としては、例えば、シリコン酸化膜やシリコン窒化膜等を用いることができる。なお、本実施形態では、層間絶縁膜８としてシリコン酸化膜を用いた場合を例に挙げて説明する。
The
上部拡散領域１０は、シリコンピラー上部２２と、シリコンピラー上部２２に当接して形成されたシリコン膜２４から構成され、シリコンピラー２上に形成されている。また、シリコンピラー上部２２とシリコン膜１０には、ｎ型半導体またはｐ型半導体の不純物が含まれている。ｐ型ウェル２０ａ領域の上部拡散領域１０ａのシリコンピラー上部２２ａとシリコン膜２４ａには不純物としてｎ型半導体が注入され、上部拡散領域１０ａはｎ型に導電化されている。また、ｎ型ウェル２０ｂ領域の上部拡散領域１０ｂのシリコンピラー上部２２ｂとシリコン膜２４ｂには不純物としてｐ型半導体が注入され、上部拡散領域１０ｂはｐ型に導電化されている。上部拡散領域１０は、トランジスタのソースドレイン領域として機能する。
The
層間絶縁膜１２は、上部拡散領域１０を覆うように、層間絶縁膜８の上面に設けられている。層間絶縁膜１２としては、例えば、シリコン酸化膜を用いることができる。なお、本実施形態では、層間絶縁膜１２としてシリコン酸化膜を用いた場合を例に挙げて説明する。
The
第１の上部配線１８は、層間絶縁膜１２の上面に設けられており、第１のコンタクトプラグ１３の上端と接している。また、第１のコンタクトプラグ１３は、上部拡散領域１０の上面と接するように、層間絶縁膜１２を貫通して形成されている。第１の上部配線１８及び第１のコンタクトプラグ１３を形成するための導電膜（第１の導電膜）としては、金属膜を用いることができる。第１の上部配線１８は、第１のコンタクトプラグ１３を介して、上部拡散領域１０と電気的に接続されている。
The first
第２の上部配線１９は、層間絶縁膜１２の上面に設けられており、第２のコンタクトプラグ１４の上端と接続されている。また、第２のコンタクトプラグ１４は、絶縁膜３０と、層間絶縁膜８と層間絶縁膜１２とを貫通して、下部拡散領域７の上面と第２の上部配線１９の底面に接するように形成されている。第２の上部配線１９及び第２のコンタクトプラグ１４を形成するための導電膜（第２の導電膜）としては、金属膜を用いることができる。これにより、第２の上部配線１９は、第２のコンタクトプラグ１４を介して、下部拡散領域７と電気的に接続されている。
The second
このような構成の半導体装置２００は、ピラー型ＭＩＳトランジスタとして動作する。図示略の半導体装置２００の周辺回路等からは、第１の上部配線１８及び第２の上部配線１９に、電圧が印加され、別途ゲート電極６に電圧が印加される。これらの電圧の印加量は周辺回路に設けられている制御部によって制御される。
ゲート電極６に電圧が印加されると、ゲート絶縁膜５を介してゲート電極６に接するシリコンピラー中央部２３の延在方向に、トランジスタのチャネル領域が形成される。これにより、下部拡散領域７から上部拡散領域１０に電子の流れが生じ、第１の上部配線１８と第２の上部配線１９とが電気的に接続可能な状態になる。したがって、制御部における電圧の制御を行うことにより、半導体装置２００はスイッチ機能を発動する。
なお、層間絶縁膜１２上にさらに別の半導体装置が設けられ、その半導体装置の配線と半導体装置２００の第１の上部配線及び第２の上部配線が接続することができる。
The
When a voltage is applied to the
Further, another semiconductor device is provided on the
次いで、図２〜図９を参照して、本実施形態の半導体装置２００の製造方法について説明する。図２〜図９は、本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。図２〜図９において、図１に示す半導体装置２００と同一の構成部分には同一の符号を付す。
Next, a method for manufacturing the
始めに、基板１にＳＴＩ膜１６を形成する。ＳＴＩ膜１６の形成位置は、次の工程で形成するｐ型ウェルとｎ型ウェルとの境界部である。また、ＳＴＩ膜１６の基板１表面からの深さは、ｐ型ウェルとｎ型ウェルの深さに合わせて設定されることが好ましい。
First, the
＜基板内拡散領域形成工程＞
次に、ＳＴＩ膜１６間の基板１表面内に不純物を注入する。このとき、ｎチャネルトランジスタを形成する領域においては、基板１表面の上方から、チャネルイオンとしてｐ型不純物の高濃度イオンを基板１に注入する。また、ｐチャネルトランジスタを形成する領域においては、基板１表面の上方から、チャネルイオンとしてｎ型不純物の高濃度イオンを基板１に注入する。この工程により、図２に示すように基板１上にｐ型ウェル２０ａと、ｎ型ウェル２０ｂと、ＳＴＩ膜１６とが形成される。
<Diffusion region forming process in substrate>
Next, impurities are implanted into the surface of the
次に、基板１の表面を酸化させ、基板１上に酸化シリコン膜３を形成する。続いて、酸化シリコン膜３上に、シリコンピラーを形成するためのハードマスクとしての窒化シリコン膜４を形成する。さらに、窒化シリコン膜４上にレジスト膜を形成し、このレジスト膜をマスクとして酸化シリコン膜３及び窒化シリコン膜４のパターニング及び後処理を行う。この工程により、後にシリコンピラー２になる基板１上方の酸化シリコン膜３及び窒化シリコン膜４のみが残存する。
Next, the surface of the
＜シリコンピラー形成工程＞
次に、酸化シリコン膜３及び窒化シリコン膜４をマスクとして、図２に示すように基板１のパターニングを行い、シリコンピラー２を形成する。
<Silicon pillar formation process>
Next, using the
次に、ｐ型ウェル２０ａ及びｎ型ウェル２０ｂの表面と、シリコンピラー２の側壁と、窒化シリコン膜４の側面及び上面を覆うようにして、酸化シリコン膜２５を形成する。酸化シリコン膜２５はＩＳＳＧ（ｉｎ ｓｉｔｕ ｓｔｒｅａｍ ｇｅｎｅｒａｔｉｏｎ）法により形成することができる。
Next, a
次に、シリコンピラー２間の溝部に窒化シリコン膜を充填する。続いて、この窒化シリコン膜のエッチバックを行い、酸化シリコン膜２５上に、図３に示すサイドウォールスペーサ２６を形成する。
Next, a silicon nitride film is filled in the groove between the
＜第３絶縁膜形成工程＞
次に、露出されたｐ型ウェル２０ａ上面及びｎ型ウェル２０ｂ上面を熱酸化処理により酸化させ、図３に示すような酸化シリコン膜から成る基板絶縁膜３０を形成する。
<Third insulating film forming step>
Next, the exposed upper surface of the p-
＜第２拡散領域形成工程＞
次に、ｐ型ウェル２０ａ上の酸化シリコン膜３０の上方から、導電型ドーパントとしてのｎ型半導体の高濃度イオンをｐ型ウェル２０ａに注入する。これにより、ｐ型ウェル２０ａと基板絶縁膜３０との界面に、ｎ型半導体の不純物拡散領域である下部拡散領域７ａが形成される。
同様にして、ｎ型ウェル２０ｂ上の酸化シリコン膜３０の上方から、導電型ドーパントとしてのｐ型半導体の高濃度イオンをｎ型ウェル２０ｂに注入する。これにより、ｎ型ウェル２０ｂと基板絶縁膜３０との界面に、ｐ型不純物の不純物拡散領域である下部拡散領域７ｂが形成される。
その後、酸化シリコン膜２５とサイドウォールスペーサ２６を除去する。
<Second diffusion region forming step>
Next, high-concentration ions of an n-type semiconductor as a conductive dopant are implanted into the p-
Similarly, high-concentration ions of a p-type semiconductor as a conductive dopant are implanted into the n-
Thereafter, the
＜ゲート絶縁膜形成工程＞
次に、露出された下部拡散領域７と、シリコンピラー２と、酸化シリコン膜３と、窒化シリコン膜４を覆うようにして、酸化シリコン膜から成るゲート絶縁膜５を形成する。ゲート絶縁膜５の酸化シリコン膜はＩＳＳＧ法により形成することができる。
<Gate insulation film formation process>
Next, a
＜ゲート電極形成工程＞
次に、シリコンピラー中央部２３のゲート絶縁膜５と基板絶縁膜３０を埋めるように、不純物ドープシリコンから成るゲート電極膜を形成する。続いて、このゲート電極膜のエッチバックを行い、図４に示すようにゲート電極６を形成する。
<Gate electrode formation process>
Next, a gate electrode film made of impurity-doped silicon is formed so as to fill the
＜第１絶縁膜形成工程＞
次に、シリコンピラー２の上部と、ゲート電極６と、基板絶縁膜３０を埋め込むように、図４に示すような酸化シリコン膜から成る層間絶縁膜８を形成する。
<First insulating film forming step>
Next, an
＜第１絶縁膜除去工程＞
次に、図５に示すように窒化シリコン膜４の上面が露出するまで、層間絶縁膜８の上面を除去する。層間絶縁膜８はＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法またはエッチバックにより、除去することができる。
続いて、熱燐酸を用いたウェットエッチングにより、窒化シリコン膜４と窒化シリコン膜４側面のゲート絶縁膜５を除去する。この工程により、図６に示すように、シリコンピラー２上に形成されている酸化シリコン膜３が露出される。
その後、図７に示すように層間絶縁膜８を下方にエッチバックして、シリコンピラー２の上部（シリコンピラー上部２２）を層間絶縁膜８の上面から突出させる。また、酸化シリコン膜３と、露出されたシリコンピラー上部２２の側壁のゲート絶縁膜５を除去する。この工程により、シリコンピラー２上部２２が層間絶縁膜８から突出し、かつ露出された状態（図７）になる。
<First insulating film removal step>
Next, as shown in FIG. 5, the upper surface of the
Subsequently, the
Thereafter, as shown in FIG. 7, the
＜シリコン膜形成工程＞
次に、図８に示すようにシリコンピラー上部２２の上面及び側面を種として、エピタキシャル成長法によりシリコンピラー上部２２を覆うようにしてシリコン膜２４を形成する。
この工程では、上面及び側面が層間絶縁膜８から突出したシリコンピラー上部２２にシリコン膜２４を形成するため、エピタキシャル成長量を少なくすることができる。したがって、シリコンピラー２毎のシリコン膜２４の厚みのばらつきを低減することができる。
<Silicon film formation process>
Next, as shown in FIG. 8, a
In this step, since the
＜第２絶縁膜形成工程＞
次に、層間絶縁膜８上にシリコン膜２４を埋め込むように、酸化シリコン膜から成る層間絶縁膜１２を形成する。
<Second insulating film forming step>
Next, the
＜第１コンタクトホール形成工程＞
次に、ＣＭＰ法により層間絶縁膜１２の上面を研磨する。その後、シリコン膜２４の上面が露出するように層間絶縁膜１２のパターニングを行う。これにより、シリコン膜２４上に、層間絶縁膜１２を貫通する第１のコンタクトホール３２が形成される。
<First contact hole forming step>
Next, the upper surface of the
＜第１拡散領域形成工程＞
次に、ｐ型ウェル２０ａ上のシリコン膜２４ａの上面上方から、導電型ドーパントとしてのｎ型半導体の高濃度イオンをシリコンピラー上部２２ａ及びシリコン膜２４ａに注入する。これにより、ｐ型ウェル２０ａと連接するシリコンピラー２ａ上に、ｎ型半導体の不純物拡散領域である上部拡散領域１０ａが形成される。
同様にして、ｎ型ウェル２０ｂ上のシリコン膜２４ｂの上面上方から、導電型ドーパントとしてのｐ型半導体の高濃度イオンをシリコンピラー上部２２ｂ及びシリコン膜２４ｂに注入する。これにより、ｎ型ウェル２０ｂと連接するシリコンピラー２ｂ上に、ｐ型半導体の不純物拡散領域である上部拡散領域１０ｂが形成される。
このような工程により、図９に示すような上部拡散領域１０が形成される。
この工程では、前述のように、シリコンピラー２毎のシリコン膜２４の膜厚のばらつきが小さいため、シリコンピラー２毎の導電型ドーパントのイオンの注入深さ（飛程）のばらつきも小さくなる。
<First diffusion region forming step>
Next, high-concentration ions of an n-type semiconductor as a conductive dopant are implanted into the silicon pillar upper portion 22a and the silicon film 24a from above the upper surface of the silicon film 24a on the p-
Similarly, high-concentration ions of a p-type semiconductor as a conductive dopant are implanted into the silicon pillar upper portion 22b and the silicon film 24b from above the upper surface of the silicon film 24b on the n-
By such a process, an
In this step, as described above, since the variation in the thickness of the
＜第１コンタクトプラグ形成工程＞
次に、上部拡散領域１０上に形成された第１のコンタクトホール３２に導電膜を埋め込み、第１のコンタクトプラグ１３を形成する。第１のコンタクトプラグ１３は、その上面が層間絶縁膜１２の上面に対して面一となるように形成する。また、導電膜としては、タングステン膜やチタン膜等の金属膜を用いることができる。
<First contact plug formation step>
Next, a conductive film is embedded in the
＜第１上部配線形成工程＞
次に、第１のコンタクトプラグ１３上に、上部拡散領域１０への通電用の第１の上部配線１８を形成する。第１の上部配線１８の材料としては、第１のコンタクトプラグ１３と同様の金属膜を用いることができる。この工程により、第１の上部配線１８は第１のコンタクトプラグ１３を介して、上部拡散領域１０と電気的に接続される。
<First upper wiring formation process>
Next, a first
＜第２コンタクトホール形成工程＞
次に、フォトリソグラフィ法とドライエッチング法との組み合わせにより、層間絶縁膜１２と層間絶縁膜８と絶縁膜３０を貫通し、底面に下部拡散領域７の上面を露出させる第２のコンタクトホール３４を形成する。
<Second contact hole forming step>
Next, a second contact hole 34 that penetrates through the
＜第２コンタクトプラグ形成工程＞
次に、第２のコンタクトホール３４に導電膜を埋め込み、第２のコンタクトプラグ１４を形成する。第２のコンタクトプラグ１４は、その上面が層間絶縁膜１２及び第１のコンタクトプラグ１３の上面に対して面一となるように形成する。導電膜としては、タングステン膜やチタン膜等の金属膜を用いることができる。
<Second contact plug formation step>
Next, a conductive film is embedded in the second contact hole 34 to form the
＜第２上部配線形成工程＞
次に、第２のコンタクトプラグ１４上に、下部拡散領域７への通電用の第２の上部配線１９を形成する。第２の上部配線１９の材料としては、第２のコンタクトプラグ１４と同様の金属膜を用いることができる。この工程により、第２の上部配線１８は第２のコンタクトプラグ１４を介して、下部拡散領域７と電気的に接続される。
なお、配線によっては、図１に示すように第１の上部配線１８が複数の第１のコンタクトプラグ１３と接続される、あるいは第２の上部配線１９が複数の第２のコンタクトプラグ１４と接続されていてもよい。
<Second upper wiring formation process>
Next, a second
Depending on the wiring, as shown in FIG. 1, the first
以上の製造工程により、図１に示す半導体装置２００が完成する。
本実施形態の半導体装置の製造方法によれは、上部拡散領域を成すシリコン膜をエピタキシャル成長法により形成する前の工程で、シリコンピラーの上部を第１の層間絶縁膜から突出させ、シリコンピラーの上面だけでなく、側面の一部分を第１の層間絶縁膜から露出させる。これにより、上面のみ露出したシリコンピラーを種としてエピタキシャル成長法によりシリコン膜を形成する場合と比較して、エピタキシャル成長量をより少なくすることができる。
従って、略一定の厚みで上部拡散領域が形成され、シリコン膜のエピタキシャル成長膜厚のばらつきを低減できる。その結果、半導体装置のピラー型ＭＩＳトランジスタにおける形状の不均一による電気特性のばらつきを低減することができる。
The
According to the method for manufacturing a semiconductor device of the present embodiment, the upper part of the silicon pillar protrudes from the first interlayer insulating film in the step before the silicon film forming the upper diffusion region is formed by the epitaxial growth method, and the upper surface of the silicon pillar is formed. In addition, a part of the side surface is exposed from the first interlayer insulating film. Thereby, the amount of epitaxial growth can be reduced as compared with the case where the silicon film is formed by the epitaxial growth method using the silicon pillar exposed only on the upper surface as a seed.
Therefore, the upper diffusion region is formed with a substantially constant thickness, and variations in the epitaxially grown film thickness of the silicon film can be reduced. As a result, variation in electrical characteristics due to non-uniform shape in the pillar-type MIS transistor of the semiconductor device can be reduced.
また、本実施形態の半導体装置の製造方法では、シリコンピラーの上部にエピタキシャル成長法によってシリコン膜を形成した後、シリコンピラー上方からのイオン注入によって不純物をシリコンピラー上部及びシリコン膜に導入し、上部拡散領域を形成する。上述のように、シリコン膜のエピタキシャル成長膜厚のばらつきが低減されるため、イオン注入の深さのシリコンピラー毎のばらつきが少なくなる。
その結果、ピラー型ＭＩＳトランジスタのゲート電極上端部と上部拡散領域との距離（オフセット量、または重なり量）のばらつきを抑えることができ、ピラー型ＭＩＳトランジスタ毎の閾値電圧等の素子特性のばらつきを低減し、半導体装置の生産性を高めることができる。
In the semiconductor device manufacturing method of the present embodiment, after a silicon film is formed on the upper side of the silicon pillar by epitaxial growth, impurities are introduced into the upper side of the silicon pillar and the silicon film by ion implantation from the upper side of the silicon pillar. Form a region. As described above, since the variation of the epitaxially grown film thickness of the silicon film is reduced, the variation of the ion implantation depth for each silicon pillar is reduced.
As a result, variation in the distance (offset amount or overlap amount) between the upper end of the gate electrode of the pillar type MIS transistor and the upper diffusion region can be suppressed, and variation in element characteristics such as threshold voltage for each pillar type MIS transistor can be suppressed. This can reduce the productivity of the semiconductor device.
（第２の実施形態）
次いで、図１０を参照して本実施形態の半導体装置の製造方法について説明する。この製造方法により完成する半導体装置は、第１の実施形態の半導体装置２００と同一の構成要素から成る。
なお、図１０は本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。図１０において、図１に示す半導体装置２００と同一の構成部分には同一の符号を付し、その説明を省略する。
(Second Embodiment)
Next, a method for manufacturing the semiconductor device of this embodiment will be described with reference to FIG. The semiconductor device completed by this manufacturing method includes the same components as those of the
FIG. 10 is a cross-sectional view showing each manufacturing process of the semiconductor device according to the embodiment of the present invention. 10, the same components as those of the
本実施形態の半導体装置の製造方法においては、第１実施形態の半導体装置の製造方法におけるシリコン膜形成工程までは、同様の製造工程を行う。シリコン膜形成工程の後、下記の工程を進める。 In the manufacturing method of the semiconductor device of this embodiment, the same manufacturing process is performed until the silicon film forming step in the manufacturing method of the semiconductor device of the first embodiment. Following the silicon film forming step, the following steps are performed.
＜第１拡散領域形成工程＞
図１０に示すように、ｐ型ウェル２０ａ上のシリコン膜２４ａの頂部から、導電型ドーパントとしてのｎ型半導体の高濃度イオンをシリコンピラー上部２２ａ及びシリコン膜２４ａに注入する。これにより、ｐ型ウェル２０ａと連接するシリコンピラー２ａ上にｎ型半導体の不純物拡散領域である上部拡散領域１０ａが形成される。
同様にして、ｎ型ウェル２０ｂ上のシリコン膜２４ｂの頂部から、導電型ドーパントとしてのｐ型半導体の高濃度イオンをシリコンピラー上部２２ｂ及びシリコン膜２４ｂに注入する。これにより、ｎ型ウェル２０ｂと連接するシリコンピラー２ｂ上にｐ型半導体の不純物拡散領域である上部拡散領域１０ｂが形成される。
<First diffusion region forming step>
As shown in FIG. 10, n-type semiconductor high-concentration ions as a conductive dopant are implanted into the silicon pillar upper portion 22a and the silicon film 24a from the top of the silicon film 24a on the p-
Similarly, high concentration ions of a p-type semiconductor as a conductive dopant are implanted into the silicon pillar upper portion 22b and the silicon film 24b from the top of the silicon film 24b on the n-
＜第２絶縁膜形成工程＞
次に、層間絶縁膜８上に上部拡散領域１０を埋め込むように、酸化シリコン膜から成る層間絶縁膜１２を形成する。
<Second insulating film forming step>
Next, an
＜第１コンタクトホール形成工程＞
次に、上部拡散領域１０の上面が露出するように層間絶縁膜１２のパターニングを行う。これにより、上部拡散領域１０上に第１のコンタクトホール３２が形成される。なお、層間絶縁膜１２のパターニング前に、ＣＭＰ法により層間絶縁膜１２の上面を研磨してもよい。
<First contact hole forming step>
Next, the
この後、本実施形態の半導体装置の製造方法においては、第１の実施形態の半導体装置の製造方法における第１コンタクトプラグ形成工程以降と同様の製造工程を行う。そして、
第２配線形成工程後に、図１に示す半導体装置２００が完成する。
Thereafter, in the manufacturing method of the semiconductor device of the present embodiment, the same manufacturing process as that after the first contact plug forming process in the manufacturing method of the semiconductor device of the first embodiment is performed. And
After the second wiring formation step, the
本実施形態の半導体装置の製造方法によれは、第１の実施形態と同様に、層間絶縁膜から突出したシリコンピラー上部の側壁部分を種として、エピタキシャル成長法によりシリコン膜がシリコンピラー上部を覆うように形成される。したがって、エピタキシャル成長膜厚を薄くすることができ、結果としてシリコンピラー毎のシリコン膜の膜厚のばらつきを低減することができる。
また、エピタキシャル成長法によるシリコン膜の膜厚のばらつきが低減されることにより、第１拡散領域形成工程におけるシリコンピラー上部及びシリコン膜へのイオン注入深さのシリコンピラー毎のばらつきが低減される。その結果、半導体装置におけるピラー型ＭＩＳトランジスタ毎の電気特性のばらつきを、より低減することができる。
According to the method of manufacturing a semiconductor device of this embodiment, as in the first embodiment, the silicon film covers the upper portion of the silicon pillar by epitaxial growth using the sidewall portion of the upper portion of the silicon pillar protruding from the interlayer insulating film as a seed. Formed. Therefore, the epitaxially grown film thickness can be reduced, and as a result, variations in the film thickness of the silicon film for each silicon pillar can be reduced.
Further, the variation in the thickness of the silicon film due to the epitaxial growth method is reduced, so that the variation in the depth of ion implantation into the upper portion of the silicon pillar and the silicon film in the first diffusion region forming process is reduced. As a result, it is possible to further reduce variation in electrical characteristics of each pillar type MIS transistor in the semiconductor device.
（第３の実施形態）
次いで、図１１を参照して、本実施形態の半導体装置の製造方法について説明する。この製造方法により完成する半導体装置は、第１の実施形態の半導体装置２００と同一の構成から成る。
なお、図１１は、本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。図１１において、図１に示す半導体装置２００と同一の構成部分には同一の符号を付し、その説明を省略する。
(Third embodiment)
Next, with reference to FIG. 11, a method for manufacturing the semiconductor device of this embodiment will be described. The semiconductor device completed by this manufacturing method has the same configuration as the
FIG. 11 is a sectional view showing each manufacturing process of the semiconductor device according to the embodiment of the present invention. 11, the same components as those of the
本実施形態の半導体装置の製造方法においては、第１の実施形態の半導体装置の製造方法におけるシリコン膜形成工程までは、同様の製造工程を行う。シリコン膜形成工程の後、下記の工程を進める。 In the manufacturing method of the semiconductor device of this embodiment, the same manufacturing process is performed until the silicon film forming step in the manufacturing method of the semiconductor device of the first embodiment. Following the silicon film forming step, the following steps are performed.
＜第１拡散領域形成工程＞
引き続き、図１１に示すように、ｐ型ウェル２０ａ上のシリコン膜２４ａの側面から、導電型ドーパントとしてのｎ型半導体の高濃度イオンをシリコンピラー上部２２ａ及びシリコン膜２４ａに斜め注入する。これにより、ｐ型ウェル２０ａと連接するシリコンピラー２ａ上にｎ型半導体の不純物拡散領域である上部拡散領域１０ａが形成される。
同様にして、ｎ型ウェル２０ｂ上のシリコン膜２４ａの側面から、導電型ドーパントとしてのｐ型半導体の高濃度イオンをシリコンピラー上部２２ｂ及びシリコン膜２４ｂに斜め注入する。これにより、ｎ型ウェル２０ｂと連接するシリコンピラー２ｂ上にｐ型半導体の不純物拡散領域である上部拡散領域１０ｂが形成される。
<First diffusion region forming step>
Subsequently, as shown in FIG. 11, high concentration ions of n-type semiconductor as a conductive dopant are obliquely implanted into the silicon pillar upper portion 22a and the silicon film 24a from the side surface of the silicon film 24a on the p-
Similarly, high-concentration ions of a p-type semiconductor as a conductive dopant are obliquely implanted into the silicon pillar upper portion 22b and the silicon film 24b from the side surface of the silicon film 24a on the n-
この後、本実施形態の半導体装置の製造方法においては、第２の実施形態の半導体装置の製造方法における第２絶縁膜形成工程以降と同様の製造工程を行う。本実施形態の半導体装置の製造方法では、シリコンピラー上部２２及びシリコン膜２４への高濃度イオンの斜め注入を妨げないように、上部拡散領域１０形成工程後に層間絶縁膜１２の形成を行う。
第２配線形成工程後に、図１に示す半導体装置２００が完成する。
Thereafter, in the method for manufacturing the semiconductor device of the present embodiment, the same manufacturing steps as those after the second insulating film forming step in the method for manufacturing the semiconductor device of the second embodiment are performed. In the semiconductor device manufacturing method of this embodiment, the
After the second wiring formation step, the
前述の製造工程により、第１の実施形態及び第２の実施形態の半導体装置の製造方法と同様に、エピタキシャル成長法によるシリコン膜の膜厚を薄くすることができ、シリコンピラー毎のシリコン膜の膜厚のばらつきを低減することができる。
また、本実施形態の半導体装置の製造方法によれは、第１拡散領域形成工程において、シリコンピラー上部及びシリコン膜への斜めイオン注入を行うことにより、上部拡散領域におけるチャネル領域へのチャネリングが抑制される。これにより、上部拡散領域のイオン注入の深さが安定し、シリコンピラー毎のイオン注入深さのばらつきが更に低減される。その結果、半導体装置におけるピラー型ＭＩＳトランジスタ毎の閾値電圧等の素子特性のばらつきを極めて低減することができる。その結果、半導体装置におけるピラー型ＭＩＳトランジスタ毎の閾値電圧等の素子特性のばらつきを確実に低減することができる。また、半導体装置の生産性をより高めることができる。
By the manufacturing process described above, the silicon film can be thinned by the epitaxial growth method as in the semiconductor device manufacturing method of the first embodiment and the second embodiment, and the silicon film film for each silicon pillar can be reduced. Variations in thickness can be reduced.
In addition, according to the method for manufacturing a semiconductor device of this embodiment, channeling to the channel region in the upper diffusion region is suppressed by performing oblique ion implantation on the silicon pillar upper portion and the silicon film in the first diffusion region forming step. Is done. Thereby, the ion implantation depth of the upper diffusion region is stabilized, and the variation of the ion implantation depth for each silicon pillar is further reduced. As a result, variations in element characteristics such as threshold voltage for each pillar type MIS transistor in the semiconductor device can be extremely reduced. As a result, variations in element characteristics such as threshold voltage for each pillar type MIS transistor in the semiconductor device can be reliably reduced. In addition, the productivity of the semiconductor device can be further increased.
（第４の実施形態）
次いで、図１２〜図１４を参照して、本実施形態の半導体装置の製造方法について説明する。この製造方法により完成する半導体装置２０１は、図１に示す第１の実施形態の半導体装置２００の構造において、シリコン膜１０がシリコンピラー上部２２の側面のみに接するように形成されたものである。
なお、図１２〜図１４は、本発明の実施形態に係る半導体装置２０１の各製造工程を示す断面図である。図１２〜図１４において、図１に示す半導体装置２００と同一の構成部分には同一の符号を付し、その説明を省略する。
(Fourth embodiment)
Next, with reference to FIGS. 12 to 14, a method for manufacturing the semiconductor device of this embodiment will be described. The semiconductor device 201 completed by this manufacturing method is formed such that the
12 to 14 are cross-sectional views illustrating each manufacturing process of the semiconductor device 201 according to the embodiment of the present invention. 12 to 14, the same components as those of the
本実施形態の半導体装置の製造方法においては、第１の実施形態の半導体装置の製造方法における第１絶縁膜形成工程までは、同様の製造工程を行う。
第１絶縁膜形成工程の後、下記の工程を進める。
In the manufacturing method of the semiconductor device of this embodiment, the same manufacturing process is performed until the first insulating film forming step in the manufacturing method of the semiconductor device of the first embodiment.
Following the first insulating film forming step, the following steps are performed.
＜第１絶縁膜除去工程＞
次に、図１２に示すように酸化シリコン膜３と窒化シリコン膜４とシリコンピラー上部２２が露出するまで、層間絶縁膜８の上面を除去する。層間絶縁膜８の除去は、ＣＭＰ法またはエッチバックにより行うことができる。
本実施形態においては、図１２に示すように酸化シリコン膜３及びマスク絶縁膜である窒化シリコン膜４をシリコンピラー２上に残すことにより、シリコンピラー２の上面をマスク絶縁膜で覆ったままの状態にする。
<First insulating film removal step>
Next, as shown in FIG. 12, the upper surface of the
In this embodiment, as shown in FIG. 12, the
＜シリコン膜形成工程＞
次に、図１３に示すように露出されたシリコンピラー上部２２の側面を種として、エピタキシャル成長法によりシリコンピラー上部２２の両側面にシリコン膜２４を形成する。
この工程では、シリコンピラー２の上に酸化シリコン膜３及び窒化シリコン膜４を残した状態で、シリコンピラー２の側面に対して鉛直方向（図１３では左右の方向）にエピタキシャル成長法によるシリコン膜２４の形成を行う。そのため、後に行う上部拡散領域形成工程において、導電型ドーパントのイオンがシリコン膜２４及びシリコンピラー上部２２へ注入される方向には、シリコン膜は成長しない。即ち、シリコンピラー上部２２の上面とシリコン膜２４の上面の高さが略揃えられる。従って、導電型ドーパントのイオン注入方向から見ると、シリコンピラー２毎のシリコン膜２４の厚みのばらつきが除去されている。
<Silicon film formation process>
Next, as shown in FIG. 13,
In this step, with the
続いて、シリコンピラー上部２２上の酸化シリコン膜３と窒化シリコン膜４を除去する。このとき、シリコンピラー上部２２とシリコン膜２４とが層間絶縁膜８上に露出した状態になる。
Subsequently, the
＜第２絶縁膜形成工程＞
次に、層間絶縁膜８上及びシリコン膜２４側面間に、酸化シリコン膜から成る層間絶縁膜１２を形成する。
<Second insulating film forming step>
Next, an
＜第１拡散領域形成工程＞
次に、図１４に示すように、ｐ型ウェル２０ａ上のシリコンピラー２２ａの上面及びシリコン膜２４ａの上面から、導電型ドーパントとしてのｎ型半導体の高濃度イオンをシリコンピラー上部２２ａ及びシリコン膜２４ａに注入する。これにより、ｐ型ウェル２０ａと連接するシリコンピラー２ａ上にｎ型半導体の不純物拡散領域である上部拡散領域１０ａが形成される。
同様にして、ｎ型ウェル２０ｂ上のシリコンピラー２２ｂの上面及びシリコン膜２４ｂの上面から、導電型ドーパントとしてのｐ型半導体の高濃度イオンをシリコンピラー上部２２ｂ及びシリコン膜２４ｂに注入する。これにより、ｎ型ウェル２０ｂと連接するシリコンピラー２ｂ上にｐ型半導体の不純物拡散領域である上部拡散領域１０ｂが形成される。
<First diffusion region forming step>
Next, as shown in FIG. 14, from the upper surface of the silicon pillar 22a on the p-
Similarly, high-concentration ions of p-type semiconductor as a conductive dopant are implanted into the silicon pillar upper portion 22b and the silicon film 24b from the upper surface of the silicon pillar 22b and the upper surface of the silicon film 24b on the n-
続いて、層間絶縁膜１２と上部拡散領域１０を覆うようにして、図示略の層間絶縁膜１２´を形成する。この層間絶縁膜１２´には、層間絶縁膜１２と同一の材料から成る絶縁膜を用いることができる。本実施形態の半導体装置の製造方法においては、層間絶縁膜１２と層間絶縁膜１２´に酸化シリコン膜等の同一の絶縁膜を使用するものとして、層間絶縁膜１２と層間絶縁膜１２´を合わせて層間絶縁膜１２とする。
Subsequently, an
＜第１コンタクトホール形成工程＞
次に、ＣＭＰ法により層間絶縁膜１２の上面を研磨する。その後、上部拡散領域１０の上面が露出するように層間絶縁膜１２のパターニングを行う。これにより、シリコン膜２４上に第１のコンタクトホール３２が形成される。
<First contact hole forming step>
Next, the upper surface of the
この後、本実施形態の半導体装置の製造方法においては、第１の実施形態の半導体装置の製造方法における第１コンタクトプラグ形成工程以降と同様の製造工程を行う。そして、
第２配線形成工程後に、図示しない半導体装置２０１が完成する。
Thereafter, in the manufacturing method of the semiconductor device of the present embodiment, the same manufacturing process as that after the first contact plug forming process in the manufacturing method of the semiconductor device of the first embodiment is performed. And
After the second wiring formation step, the semiconductor device 201 (not shown) is completed.
本実施形態の半導体装置の製造方法によれは、層間絶縁膜から突出したシリコンピラー上部の側面のみを種として、エピタキシャル成長法によりシリコン膜が形成される。そのため、シリコン膜形成工程後に行う第１の導電型ドーパントのイオンが注入される方向にはシリコン膜は成長しない。従って、第１の導電型ドーパントのシリコンピラー上部の上面及びシリコン膜へのイオン注入方向においては、エピタキシャル成長膜厚のばらつきを著しく低減することができる。その結果、第１拡散領域形成工程におけるシリコンピラー上部及びシリコン膜へのイオン注入深さのシリコンピラー毎のばらつきがより一層低減される。 According to the method for manufacturing a semiconductor device of this embodiment, a silicon film is formed by epitaxial growth using only the side surface of the upper portion of the silicon pillar protruding from the interlayer insulating film as a seed. For this reason, the silicon film does not grow in the direction in which the ions of the first conductivity type dopant are implanted after the silicon film forming step. Therefore, the variation in the epitaxial growth film thickness can be remarkably reduced in the upper surface of the upper part of the silicon pillar of the first conductivity type dopant and the ion implantation direction into the silicon film. As a result, the variation of the ion implantation depth into the silicon pillar upper part and the silicon film in the first diffusion region forming process for each silicon pillar is further reduced.
（第５の実施形態）
図１５及び図１６は本発明の実施形態である別の半導体装置２０５の主要部を示す断面図である。半導体装置２０５は、本発明を適用したＤＲＡＭの一例である。図１５は複数のメモリセルが形成されている半導体装置２０５のセル部の平面図であり、図１６は図１５に示すＡ−Ａ´線における断面図である。但し、図１５では層間絶縁膜の図示は省略されている。
(Fifth embodiment)
15 and 16 are cross-sectional views showing the main part of another
半導体装置２０５には、セル部と周辺回路部が設けられている。セル部には、複数の縦型セルトランジスタが形成されている。周辺回路部には、ビット線やワード線に印加する電圧を制御するための制御を行う回路や縦型トランジスタ等が形成されている。
The
次に、本発明を適用した半導体装置２０５のセル部の縦型セルトランジスタの構成について説明する。
セル部は、基板５０と、Ｘ方向（第１の方向）に延在する溝部（第１の溝）５１とＹ方向（第２の方向）に延在する溝部（第３の溝）５３とにより基板１の主面上に形成されたシリコンピラー７１と、基板１の主面上に形成された埋め込みビット線（第２の拡散領域）５７と、シリコンピラー７１のＸ方向と平行な側面間の埋め込みビット線５７上に形成された基板絶縁膜（第５の絶縁膜）６１と、シリコンピラー２の側面上に形成されたゲート絶縁膜６４と、ゲート絶縁膜６４上に形成されたゲート電極６７と、Ｘ方向において埋め込みビット線５７を複数に分割するように形成されたＹ方向に延在する溝部（第２の溝）５２と、溝部５１及び溝部５２を充填するように形成された層間絶縁膜（第４の絶縁膜）６２と、溝部５３を充填して形成された層間絶縁膜（第６の絶縁膜）６５と、シリコンピラー２上に形成された上部拡散領域（第１の拡散領域）７０と、上部拡散領域７０上に形成されたキャパシタコンタクト（第１のコンタクトプラグ）７３と、上部拡散領域７０とキャパシタコンタクト７３との側方に形成された層間絶縁膜（第２の絶縁膜）６６と、キャパシタコンタクト７３上に形成されたキャパシタコンパッド（第１の上部配線）７８と、キャパシタコンパッド７８上に形成されたキャパシタ７９から構成されている。
Next, the configuration of the vertical cell transistor in the cell portion of the
The cell portion includes a
基板５０としては、例えばシリコン基板を用いることができる。具体的にはｐ型のシリコン基板を用いることができる。以下に述べる実施形態の半導体装置の製造方法においては、基板１として、ｐ型のシリコン基板（シリコンウェハ）を用いることとし、説明する。
As the
図１６に示すように、半導体装置２０５にはＸ方向に延在する埋め込みビット線５７が形成されている。埋め込みビット線５７は、基板５０内に導電型ドーパント（第２の導電型ドーパント）のイオンを注入することにより形成できる。なお、埋め込みビット線５７の形成はこの方法に限らず、導電型ドーパントをドープしたシリコン膜で形成してもよい。
また、基板５０がｐ型に導電化されている場合には、埋め込みビット線５７はｎ型に導電化されている。すなわち、ビット線拡散領域５７はシリコンピラー７１を成す基板５０とは相互に逆導電化されている。
なお、埋め込みビット線５７下方の基板５０内にウェルを設けてもよい。その場合は、ｐ型ウェルの領域の埋め込みビット線５７はｎ型、ｎ型ウェルの領域の埋め込みビット線５７はｐ型にそれぞれ導電化させ、異なる導電型のウェルの間には絶縁膜が設けられる。
このような構成の埋め込みビット線５７は、トランジスタのビット線として機能する。また、シリコンピラー２底面下方の部分はトランジスタのソースドレイン領域として機能する。
As shown in FIG. 16, a buried
When the
A well may be provided in the
The embedded
埋め込みビット線５７の上面の一部は、シリコンピラー７１の底面と接している。しかしながら、埋め込みビット線５７はこのような構成に限るものではなく、埋め込みビット線５８とシリコンピラー７１との相互の形成位置関係に応じて、埋め込みビット線５８とシリコンピラー７１との間に、埋め込みビット線５８とシリコンピラー７１とを接続するビット線コンタクトを設けてもよい。
A part of the upper surface of the buried
ゲート電極６７は、Ｘ方向に延在する埋め込みビット線５８に交差するようにＹ方向に延在し、埋め込みビット線５８より上方に位置するように設けられている。ゲート電極６７として、不純物ドープシリコンを用いることができる。また、この不純物としてはヒ素、リン等を用いることができる。
ゲート電極６７は対を成すゲート電極配線６７ａ，６７ｂから構成され、それぞれのゲート電極配線６７ａ，６７ｂはゲート絶縁膜６４を介してシリコンピラー７１のＸ方向の側壁上に設けられている。ゲート電極６７はＹ方向に並んで配置されるトランジスタ間で共有され、ＤＲＡＭのワード線として機能する。ゲート絶縁膜６４には、酸化シリコン膜を用いることができる。
The
The
シリコンピラー２のＹ方向の側面には層間絶縁膜６５が形成され、Ｘ方向の側面には前述のようにゲート絶縁膜６４及びその外側にゲート電極配線６７ａ，６７ｂから成るゲート電極６７が形成されている。
The
層間絶縁膜６２はＹ方向に延在し、Ｙ方向においてシリコンピラー７１を形成すると共に、埋め込みビット線５７を分離するための絶縁膜である。また、層間絶縁膜６５はＸ方向において、隣接するゲート電極配線６ｂ，６ａを分離するための絶縁膜である。
層間絶縁膜６２，６５の材料としては、酸化シリコン膜が挙げられる。本実施形態の半導体装置の製造方法では、層間絶縁膜６２，６５としてシリコン酸化膜を用いることとして説明する。
The
Examples of the material of the interlayer insulating
上部拡散領域７０は、シリコンピラー上部７２と、シリコンピラー上部７２を覆うようにして形成されたシリコン膜６９から構成される。シリコンピラー上部７２とシリコン膜６９には、第２の導電型ドーパントが注入されている。第２の導電型ドーパントはｎ型半導体またはｐ型半導体であり、シリコンピラー７１を成す基板５０とは逆導電型の不純物である。本実施形態の半導体装置の製造方法においては、第２の導電型ドーパントとしてｎ型の不純物を用いることとする。
前述のように、基板内にｐ型ウェルあるいはｎ型ウェルが形成された場合には、それぞれのウェル領域のシリコンピラー７１上に形成された上部拡散領域７０のシリコンピラー上部７２とシリコン膜６９には、各ウェルとは逆導電型の第２の導電型ドーパントが注入される。上部拡散領域７０は、トランジスタのソースまたはドレイン領域として機能する。
The
As described above, when the p-type well or the n-type well is formed in the substrate, the silicon pillar
層間絶縁膜６６は、上部拡散領域７０を覆うように、層間絶縁膜６２及び層間絶縁膜６５の上方に設けられている。層間絶縁膜６６としては、例えば、シリコン酸化膜を用いることができる。なお、本実施の形態では、層間絶縁膜６６としてシリコン酸化膜を用いることとする。
The
キャパシタコンパッド（第１の上部配線）７５は、キャパシタコンタクト７３上に形成される。また、キャパシタコンタクト７３は、上部拡散領域７０の上面とキャパシタコンパッド７５の底面とを接続するように、層間絶縁膜６６を貫通して形成されている。キャパシタコンパッド７５及びキャパシタコンタクト７３としては、金属膜（第１の導電膜）を用いることができる。これにより、キャパシタコンパッド７５は、キャパシタコンタクト７３を介して、上部拡散領域７０と電気的に接続されている。
A capacitor conpad (first upper wiring) 75 is formed on the
キャパシタ７９は、キャパシタコンパッド７５の上方に設けられており、ＤＲＡＭのコンデンサとして機能する。また、キャパシタ７９は図１６に示すように、下部電極８１と、キャパシタ膜８２と、上部電極８３とから構成されている。この構成により、キャパシタ７９は、キャパシタコンパッド７５とキャパシタコンタクト７３を介して、上部拡散領域７０と電気的に接続されている。下部電極８１、上部電極８３の材料には、窒化チタンを用いることができる。また、キャパシタ膜８２の材料には、酸化ジルコニウム、酸化ハフニウム、酸化アルミニウム等の金属膜、あるいはこれらの金属の積層膜を用いることができる。
なお、キャパシタコンタクト７３とキャパシタ７９は直接接続されていてもよい。その場合は、キャパシタコンパッド７３は形成されない。
The
Note that the
このような構成の半導体装置２０５の埋め込みビット線５７及びゲート電極６７の電圧は、周辺回路部の制御回路で制御される。
ゲート電極６７に電圧が印加されると、ゲート絶縁膜６４を介してゲート電極６７が接するシリコンピラー７１内部に、縦型トランジスタのチャネル領域が形成される。これにより、下部拡散領域である埋め込みビット線５７から上部拡散領域７０に電子が流れるようになる。
The voltages of the embedded
When a voltage is applied to the
ＤＲＡＭとして動作する半導体装置２０５では、１個の縦型トランジスタと１個のキャパシタにより、１つのメモリセルが構成される。
セル部では、ゲート電極６７の電位が上がり、縦型トランジスタを導通させた状態で埋め込みビット線５７の電位が上がると、縦型トランジスタのシリコンピラー７１内に形成されるチャネル領域、上部拡散領域７０を通して、埋め込みビット線５７から流れる電流によりキャパシタ７９に容量が充電される。一方、ゲート電極６７の電位が上がった状態で、埋め込みビット線５７の電位が下がると、キャパシタ７９の電荷が縦型トランジスタを通して、埋め込みビット線５７に放電される。このような動作により、各メモリのキャパシタ７９の充電と放電が制御される。
In the
In the cell portion, when the potential of the
次いで、図１７〜図４３を参照して、本実施形態の半導体装置２０５の製造方法について説明する。図１７〜図４３は、本発明の実施形態に係る半導体装置の各製造工程を示す断面図である。
Next, a method for manufacturing the
始めに、導電型ウェルを形成するために、基板５０内に不純物イオンを注入する。ただし、図１７〜図４３においては、導電型ウェルの図示を省略する。
First, impurity ions are implanted into the
次に、基板５０の表面を酸化させて酸化シリコン膜５４を形成する。酸化シリコン膜５４上に、ハードマスクと成る窒化シリコン膜５６を形成する。また、窒化シリコン膜５６上に、酸化シリコン膜５５を形成する。
その後、リソグラフィ法及びエッチング法により、酸化シリコン膜５４と窒化シリコン膜５６と酸化シリコン膜５５とをパターニングする。
Next, the surface of the
Thereafter, the
＜シリコンフィン形成工程＞
次に、ハードマスク膜をマスクとしてドライエッチングにより、基板５０にＸ方向に延在する溝部５１を形成する。溝部５１の形成により、基板５０の主面上にＹ方向に延在するシリコンフィン９０が形成される。
<Silicon fin formation process>
Next, a groove 51 extending in the X direction is formed in the
＜第２拡散領域形成工程＞
次に、酸化シリコン膜５５と、窒化シリコン膜５６と、シリコンフィン９０と、基板５０主面上を覆うようにして、酸化シリコン膜５８を形成する。その後、シリコンフィン９０の間を埋め込むように窒化シリコン膜を充填する。この窒化シリコン膜と酸化シリコン膜５８の一部をエッチバックすることにより、酸化シリコン膜５８上に、図１９に示すような窒化シリコン膜から成るサイドウォールスペーサ６８を形成する。このとき、サイドウォールスペーサ６８の間に基板５０の表面の一部が露出している。
続いて、露出している基板５０の表面上方から埋め込みビット線形成用のｎ型半導体の導電型ドーパントイオンを基板５０に注入する。また、アニール処理を行うことにより、図１８及び図１９に示すように、シリコンフィン９０とサイドウォールスペーサ６８の下方の基板５０表面内に導電型ドーパントのイオンが拡散する。この工程により、ｐ型に導電化されている基板５０主面上にｎ型に導電化されたビット線拡散領域５７´が形成される。
<Second diffusion region forming step>
Next, a
Subsequently, conductive dopant ions of an n-type semiconductor for forming a buried bit line are implanted into the
＜第２溝形成工程＞
次に、図２０〜図２２に示すようにサイドウォールスペーサ６８をマスクとして、露出しているビット線拡散領域５７´に溝部５２を形成する。
この工程により、ビット線拡散領域５７´が分離され、図２２に示す埋め込みビット線５７が形成される。
<Second groove forming step>
Next, as shown in FIGS. 20 to 22, using the
By this step, the bit
＜第４絶縁膜形成工程＞
次に、サイドウォールスペーサ６８を除去し、溝部５１及び溝部５２を埋め込むように酸化シリコン膜から成る層間絶縁膜６２を形成する。その後、ＣＭＰ法により、図２３〜２５に示すように、酸化シリコン膜５５が除去されて窒化シリコン膜５６が露出されるまで層間絶縁膜６２をエッチバックする。
<Fourth insulating film forming step>
Next, the
＜シリコンピラー形成工程＞
次に、層間絶縁膜６２及び露出された窒化シリコン膜５６の上面にレジスト膜９５を形成し、図２６に示すようにシリコンフィン９０及び埋め込みビット線５７に交差するＹ方向に延在するようにレジスト膜９５をパターニングする。続いて、レジスト膜９５をマスクとして、ドライエッチングにより、窒化シリコン膜５６、酸化シリコン膜５５、シリコンフィン９０の一部を順次除去する。この工程により、埋め込みビット線５７上に、図２６〜図２８に示すようなシリコンピラー７１が形成される。その後、レジスト膜９５を除去する。
<Silicon pillar formation process>
Next, a resist
＜第５絶縁膜形成工程＞
続いて、シリコンピラー７１表面を酸化させることにより、図示略の保護膜を形成する。その上に窒化シリコン膜から成る図示略のサイドウォール膜を形成し、エッチバックを行う。
次に、溝部５３の底面上、すなわち露出された埋め込みビット線５７表面上に、熱酸化処理により図３０に示すような基板絶縁膜６１を形成する。その後、サイドウォール膜及び窒化シリコン膜を除去する。
<Fifth insulating film forming step>
Subsequently, the surface of the
Next, a
＜ゲート絶縁膜形成工程＞
次に、露出されたＸ方向のシリコンピラー２及び窒化シリコン膜５６の側面上と、露出された埋め込みビット線５７上に、ＩＳＳＧ法によりゲート絶縁膜６４を形成する。
<Gate insulation film formation process>
Next, a
＜ゲート電極形成工程＞
次に、溝部５３内にゲート電極６７の導電膜として不純物ドープシリコンを埋め込む。不純物ドープシリコンの上面の基板絶縁膜６１上面からの高さは、目標とするゲート電極６７の高さと同程度にすることが好ましい。
続いて、エッチバックにより、基板絶縁膜６１上の不純物ドープシリコンを除去する。これにより、図２９及び図３０に示すように、シリコンピラー７１の下部側面のゲート絶縁膜６４上に不純物ドープシリコンから成るゲート電極６７が設けられる。
<Gate electrode formation process>
Next, impurity-doped silicon is buried in the trench 53 as a conductive film for the
Subsequently, the impurity-doped silicon on the
＜第６絶縁膜形成工程＞
次に、溝部５３およびゲート絶縁膜６４を覆うようにして層間絶縁膜６５を形成する。その後、図３１に示すようにゲート絶縁膜６４の上面が露出されるまで、層間絶縁膜６５をＣＭＰ法またはエッチバックにより除去する。また、熱燐酸ウェットエッチングにより、図３２〜図３４に示すように窒化シリコン膜５６を覆っているゲート絶縁膜６４の一部と窒化シリコン膜５６を順次除去する。
<Sixth insulating film forming step>
Next, an
＜第６絶縁膜除去工程＞
次に、シリコンピラー７１の上部（シリコンピラー上部７２）を突出させるように層間絶縁膜６５をエッチバックする。その後、薬液等を用いて、突出したシリコンピラー上部７２を覆っているゲート絶縁膜６４の一部を除去する。この工程により、図３５〜図３７に示すように、シリコンピラー上部７２の上面及び側面が露出される。
<Sixth insulating film removing step>
Next, the
＜シリコン膜形成工程＞
次に、露出されたシリコンピラー上部７２の上面及び側面を種として、図３８〜図４０に示すように、エピタキシャル成長法によりシリコン膜６９を形成する。
<Silicon film formation process>
Next, as shown in FIGS. 38 to 40, a
＜第３絶縁膜形成工程＞
次に、シリコン膜６９を覆うように層間絶縁膜６２及び層間絶縁膜６５上に、キャパシタコンタクト形成のための層間絶縁膜６６を形成する。ＣＭＰ法により、層間絶縁膜６６の上面を除去及び平坦化する。
<Third insulating film forming step>
Next, an
＜第１コンタクトホール形成工程＞
続いて、シリコン膜６９上面を露出させるようにして層間絶縁膜６６のパターニングを行う。この工程により、シリコン膜２４上に層間絶縁膜６６を貫通する第１のコンタクトホール７４が形成される。
<First contact hole forming step>
Subsequently, the
＜第１拡散領域形成工程＞
次に、図４１〜図４３に示すように、第１のコンタクトホール７４を通してシリコン膜６９の上面上方から、導電型ドーパントの高濃度イオンを注入する。この導電型ドーパントには、シリコンピラー上部７２より下方のシリコンピラー７１内部とは逆導電型の不純物半導体を用いる。これにより、シリコンピラー２の内部とは逆導電型であるシリコン膜６９及びシリコンピラー上部７２とから成る上部拡散領域７０が形成される。
<First diffusion region forming step>
Next, as shown in FIGS. 41 to 43, high-concentration ions of a conductive dopant are implanted from above the upper surface of the
＜第１コンタクトプラグ形成工程＞
次に、第１のコンタクトホール７４に導電膜を埋め込むことによりキャパシタコンタクト７３を形成する。キャパシタコンタクト７３の上面は層間絶縁膜６６の上面と同一平面となるようにする。必要に応じて、ＣＭＰ法によりキャパシタコンタクト７３及び層間絶縁膜６６の上面の研磨を行ってもよい。
<First contact plug formation step>
Next, a
＜第１上部配線形成工程＞
続いて、キャパシタコンタクト７３上にキャパシタコンタクト７３と後に形成するキャパシタ７９とを接続するためのキャパシタコンパッド７５を形成する。
<First upper wiring formation process>
Subsequently, a
＜キャパシタ形成工程＞
次に、層間絶縁膜６６上に窒化シリコンから成るストッパ膜７６を形成する。さらに、犠牲酸化膜を形成し、リソグラフィ法とドライエッチングにより、キャパシタ用のシリンダ孔を形成する。なお、犠牲酸化膜及びシリンダ孔は図示略である。
続いて、シリンダ孔内壁に窒化チタンから成る下部電極８１を形成する。さらに、下部電極８１上に酸化ジルコニウム等のキャパシタ膜８２を形成する。そして、キャパシタ膜８２を覆うように、窒化チタンから成る上部電極８３を形成する。このような工程により、下部電極８１と、キャパシタ膜８２と、上部電極８３とから成るキャパシタ７９が半導体装置２０５の上部に設けられる。
<Capacitor formation process>
Next, a stopper film 76 made of silicon nitride is formed on the
Subsequently, a
引き続き、上部電極８３を埋め込むように不純物ドープシリコン膜８５を形成する。
以上の製造工程により、図１５及び図１６に示す半導体装置２０５が完成する。
Subsequently, an impurity-doped
The
本実施形態の半導体装置の製造方法によれば、図１５及び図１６に示す構造を有するＤＲＡＭのセル部の縦型トランジスタのソースドレイン領域として機能する上部拡散領域の形成のために、シリコン膜のエピタキシャル成長を行う前に、シリコンピラーの上部を層間絶縁膜から露出させる。そして、シリコンピラーの上面だけでなく、側面をエピタキシャル成長法によるシリコン膜形成の種とする。これにより、従来のシリコン膜を形成する方法と比較して、目標とする厚みの上部拡散領域を形成するためのエピタキシャル成長膜厚を少なくすることができる。したがって、上部拡散領域を構成するシリコン膜において、エピタキシャル成長膜厚の縦型トランジスタ毎のばらつきを低減できる。その結果、ＤＲＡＭ内の縦型トランジスタの特性のばらつきを低減できる。
また、シリコンピラーの上部にシリコン膜を形成した後、シリコンピラーの上部側からイオン注入によって導電型ドーパントの不純物を導入し、上部拡散領域を形成する。このとき、上述のように、シリコン膜のエピタキシャル成長膜厚はばらつきが少ないため、シリコンピラー毎のイオン注入深さのばらつきを少なくすることができる。したがって、ＤＲＡＭを構成する縦型トランジスタのゲート電極上端部と上部拡散領域との距離（オフセット量または重なり量）のばらつきを低減できる。
According to the method of manufacturing a semiconductor device of this embodiment, a silicon film is formed in order to form an upper diffusion region functioning as a source / drain region of a vertical transistor in a cell portion of a DRAM having the structure shown in FIGS. Prior to epitaxial growth, the upper portion of the silicon pillar is exposed from the interlayer insulating film. Then, not only the upper surface of the silicon pillar but also the side surface is used as a seed for silicon film formation by the epitaxial growth method. Thereby, the epitaxial growth film thickness for forming the upper diffusion region of the target thickness can be reduced as compared with the conventional method of forming a silicon film. Therefore, in the silicon film constituting the upper diffusion region, the variation in the epitaxial growth film thickness for each vertical transistor can be reduced. As a result, variations in characteristics of the vertical transistors in the DRAM can be reduced.
Further, after a silicon film is formed on the silicon pillar, an impurity of a conductive dopant is introduced by ion implantation from the upper side of the silicon pillar to form an upper diffusion region. At this time, as described above, since the epitaxial growth film thickness of the silicon film has little variation, the variation of the ion implantation depth for each silicon pillar can be reduced. Therefore, variation in the distance (offset amount or overlap amount) between the upper end portion of the gate electrode of the vertical transistor constituting the DRAM and the upper diffusion region can be reduced.
以上の実施形態の半導体装置の製造方法によれば、上部拡散領域におけるイオン注入深さのばらつきに起因するトランジスタの特性のばらつきが低減された半導体装置が提供される。また、縦型ＭＩＳトランジスタやＤＲＡＭ等の本発明を適用した半導体装置の生産性が向上する。
なお、本発明の適用範囲は上述の縦型ＭＩＳトランジスタやＤＲＡＭに限るものではなく。トランジスタを構成要素とする半導体装置であればよい。
According to the semiconductor device manufacturing method of the above embodiment, a semiconductor device in which variations in transistor characteristics due to variations in ion implantation depth in the upper diffusion region are reduced is provided. Further, the productivity of a semiconductor device to which the present invention is applied, such as a vertical MIS transistor or a DRAM, is improved.
The application range of the present invention is not limited to the above-described vertical MIS transistor and DRAM. Any semiconductor device including a transistor as a constituent element may be used.
１，５０…基板、２，７１…シリコンピラー、３…酸化シリコン膜、４…窒化シリコン膜、５，６４…ゲート絶縁膜、６，６７…ゲート電極、７…ビット線拡散領域（第２の拡散領域）、８…層間絶縁膜（第１の絶縁膜）、１０，７０…上部拡散領域（第１の拡散領域）、１２，６６…層間絶縁膜（第２の絶縁膜）、１３…第１のコンタクトプラグ、１４…第２のコンタクトプラグ、１６…ＳＴＩ膜、１８…第１の上部配線、１９…第２の上部配線、２０ａ…ｐ型ウェル、２０ｂ…ｎ型ウェル、２２，７２…シリコンピラー上部、２３…シリコンピラー中央部、２４，６９…シリコン膜、２５…酸化シリコン膜、２６…サイドウォールスペーサ、３０…基板絶縁膜（第３の絶縁膜）、３２…第１のコンタクトホール、３４…第２のコンタクトホール、５１…溝部（第１の溝）、５２…溝部（第２の溝）、５３…溝部（第３の溝）、５４，５５，５８…酸化シリコン膜、５６…窒化シリコン膜、５７…埋め込みビット線（第２の拡散領域）、５７´…ビット線拡散領域、６１…基板絶縁膜（第５の絶縁膜）、６２…層間絶縁膜（第２の絶縁膜）、６５…層間絶縁膜（第５の絶縁膜）、６７ａ，６７ｂ…ゲート電極配線、６８…サイドウォールスペーサ、７３…キャパシタコンタクト（第１のコンタクトプラグ）、７４…第１のコンタクトホール、７５…キャパシタコンパッド（第１の上部配線）、７６…ストッパ膜、７８…上部絶縁膜、７９…キャパシタ、８１…下部電極、８２…キャパシタ膜、８３…上部電極、８５…不純物ドープシリコン膜、９０…シリコンフィン、９５…レジスト膜、１０１ａ…ｎチャネルトランジスタ、１０１ｂ…ｐチャネルトランジスタ、２００，２０１，２０５…半導体装置
DESCRIPTION OF
Claims (21)
前記シリコンピラーを覆うように第１の絶縁膜を形成する第１絶縁膜形成工程と、
前記第１の絶縁膜を上面から除去し、前記シリコンピラー上部の上面及び側面を露出させる第１絶縁膜除去工程と、
前記シリコンピラー上部の上面及び側面にエピタキシャル成長法によりシリコン膜を形成するシリコン膜形成工程と、
を有することを特徴とする半導体装置の製造方法。 A silicon pillar forming step of forming columnar silicon pillars on the main surface of the substrate;
A first insulating film forming step of forming a first insulating film so as to cover the silicon pillar;
Removing the first insulating film from the upper surface and exposing the upper surface and side surfaces of the upper portion of the silicon pillar; and
A silicon film forming step of forming a silicon film on the upper and side surfaces of the upper portion of the silicon pillar by an epitaxial growth method;
A method for manufacturing a semiconductor device, comprising:
前記シリコン膜の上面及び側面を覆うように、前記第１の絶縁膜上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記シリコン膜の上面が露出するように前記第２の絶縁膜の一部を除去し、第１のコンタクトホールを形成する第１コンタクトホール形成工程と、
前記第１コンタクトホールの上方から第１の導電型ドーパントを注入することにより第１の拡散領域を形成する第１拡散領域形成工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。 After the silicon film forming step,
A second insulating film forming step of forming a second insulating film on the first insulating film so as to cover an upper surface and a side surface of the silicon film;
A first contact hole forming step of forming a first contact hole by removing a part of the second insulating film so that an upper surface of the silicon film is exposed;
A first diffusion region forming step of forming a first diffusion region by implanting a first conductivity type dopant from above the first contact hole;
The method of manufacturing a semiconductor device according to claim 1, wherein:
前記シリコン膜の上面から第１の導電型ドーパントを注入することにより第１の拡散領域を形成する第１拡散領域形成工程と、
前記拡散領域を覆うように前記第１の絶縁膜上に前記第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記シリコン膜の上面が露出するように前記第２の絶縁膜の一部を除去し、第１のコンタクトホールを形成する第１コンタクトホール形成工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。 After the silicon film forming step,
A first diffusion region forming step of forming a first diffusion region by implanting a first conductivity type dopant from the upper surface of the silicon film;
A second insulating film forming step for forming the second insulating film on the first insulating film so as to cover the diffusion region;
A first contact hole forming step of forming a first contact hole by removing a part of the second insulating film so that an upper surface of the silicon film is exposed;
The method of manufacturing a semiconductor device according to claim 1, wherein:
前記シリコン膜の側面から第１の導電型ドーパントを斜め注入することにより第１の拡散領域を形成する第１拡散領域形成工程と、
前記拡散領域を覆うように前記第１の絶縁膜上に前記第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記シリコン膜の上面が露出するように前記第２の絶縁膜の一部を除去し、第１のコンタクトホールを形成する第１コンタクトホール形成工程と、
を有することを特徴とする請求項１に記載の半導体装置の製造方法。 After the silicon film forming step,
A first diffusion region forming step of forming a first diffusion region by obliquely implanting a first conductivity type dopant from a side surface of the silicon film;
A second insulating film forming step for forming the second insulating film on the first insulating film so as to cover the diffusion region;
A first contact hole forming step of forming a first contact hole by removing a part of the second insulating film so that an upper surface of the silicon film is exposed;
The method of manufacturing a semiconductor device according to claim 1, wherein:
前記基板上に前記マスク絶縁膜を形成してから前記基板をエッチングして前記シリコンピラーを形成し、
前記第１絶縁膜形成工程及び前記第１絶縁膜除去工程において、
前記マスク絶縁膜を残すことで前記シリコンピラーの上面を前記マスク絶縁膜によって覆ったままとし、
前記シリコン膜形成工程において、
前記シリコンピラー上部の側面のみにエピタキシャル成長法により前記シリコン膜形成することを特徴とする請求項１に記載の半導体装置の製造方法。 In the silicon pillar forming step,
Forming the mask insulating film on the substrate and then etching the substrate to form the silicon pillar;
In the first insulating film forming step and the first insulating film removing step,
By leaving the mask insulating film, the upper surface of the silicon pillar remains covered with the mask insulating film,
In the silicon film forming step,
2. The method of manufacturing a semiconductor device according to claim 1, wherein the silicon film is formed only on a side surface of the upper portion of the silicon pillar by an epitaxial growth method.
前記マスク絶縁膜を除去するマスク絶縁膜除去工程と、
前記シリコン膜と前記シリコンピラー上面を覆うように、前記第１の絶縁膜上に第２の絶縁膜を形成する第２絶縁膜形成工程と、
前記シリコン膜及び前記シリコンピラーの上面が露出するように前記第２の絶縁膜の一部を除去し、第１のコンタクトホールを形成する第１コンタクトホール形成工程と、
前記第１のコンタクトホールの上方から第１の導電型ドーパントを注入することにより第１の拡散領域を形成する第１拡散領域形成工程と、
を有することを特徴とする請求項５に記載の半導体装置の製造方法。 After the silicon film forming step,
A mask insulating film removing step for removing the mask insulating film;
A second insulating film forming step of forming a second insulating film on the first insulating film so as to cover the silicon film and the upper surface of the silicon pillar;
A first contact hole forming step of forming a first contact hole by removing a part of the second insulating film so that the upper surfaces of the silicon film and the silicon pillar are exposed;
A first diffusion region forming step of forming a first diffusion region by implanting a first conductivity type dopant from above the first contact hole;
The method of manufacturing a semiconductor device according to claim 5, wherein:
前記第１のコンタクトホール内の前記シリコン膜上に第１の導電膜を埋め込むことにより第１のコンタクトプラグを形成する第１コンタクトプラグ形成工程と、
前記第１のコンタクトプラグ上に第１の上部配線を形成する第１上部配線形成工程と、
を有することを特徴とする請求項２〜請求項４及び請求項６のいずれかの請求項に記載の半導体装置の製造方法。 After the first contact hole forming step,
A first contact plug forming step of forming a first contact plug by embedding a first conductive film on the silicon film in the first contact hole;
A first upper wiring forming step of forming a first upper wiring on the first contact plug;
The method for manufacturing a semiconductor device according to claim 2, wherein the semiconductor device is manufactured as follows.
前記基板主面上に第３の絶縁膜を形成する第３絶縁膜形成工程と、
前記第３の絶縁膜の上方から前記基板に第２の導電型ドーパントを注入して第２の拡散領域を形成する第２拡散領域形成工程と、
前記シリコンピラーの側壁にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の周囲に第１の不純物ドープ半導体から成るゲート電極を形成するゲート電極形成工程と、
を有することを特徴とする請求項１〜請求項７のいずれかの請求項に記載の半導体装置の製造方法。 Before the first insulating film forming step,
A third insulating film forming step of forming a third insulating film on the substrate main surface;
A second diffusion region forming step of forming a second diffusion region by injecting a second conductivity type dopant into the substrate from above the third insulating film;
Forming a gate insulating film on the side wall of the silicon pillar; and
Forming a gate electrode made of a first impurity-doped semiconductor around the gate insulating film; and
The method for manufacturing a semiconductor device according to claim 1, wherein:
前記基板表面に前記第１の溝の底部上方から第２の導電型ドーパントを注入することにより第２の拡散領域を形成する第２拡散領域形成工程と、
前記シリコンフィン間の前記基板の主面上に、第１の方向に延在し、かつ前記第１の拡散領域を分断する第２の溝を形成する第２溝工程と、
前記第１の溝及び前記第２の溝を埋める第４の絶縁膜を形成する第４絶縁膜形成工程と、
前記第１の方向に交差する第２の方向に延在し、かつ前記第１の拡散領域を露出させる第３の溝を形成することにより前記シリコンフィンを複数のシリコンピラーに分割するシリコンピラー形成工程と、
を有することを特徴とする請求項１〜請求項７のいずれかの請求項に記載の半導体装置の製造方法。 Forming a silicon fin by forming a first groove extending in a first direction relative to the main surface of the substrate;
A second diffusion region forming step of forming a second diffusion region by injecting a second conductivity type dopant into the substrate surface from above the bottom of the first groove;
A second groove step for forming a second groove extending in a first direction and dividing the first diffusion region on the main surface of the substrate between the silicon fins;
A fourth insulating film forming step of forming a fourth insulating film filling the first groove and the second groove;
Formation of a silicon pillar that divides the silicon fin into a plurality of silicon pillars by forming a third groove that extends in a second direction intersecting the first direction and exposes the first diffusion region Process,
The method for manufacturing a semiconductor device according to claim 1, wherein:
前記第２の拡散領域表面上に第５の絶縁膜を形成する第５絶縁膜形成工程と、
前記第３の溝の形成によって露出された前記シリコンピラーの側面上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記第３の溝内に前記ゲート絶縁膜を覆い、かつ前記第３の溝に沿って延在する第１の不純物ドープ半導体から成るゲート電極を形成するゲート電極形成工程と、
前記第３の溝内の前記ゲート絶縁膜を埋める第６の絶縁膜を形成する第６絶縁膜形成工程と、
を有することを特徴とする請求項９に記載の半導体装置の製造方法。 After the silicon pillar forming step,
A fifth insulating film forming step of forming a fifth insulating film on the surface of the second diffusion region;
Forming a gate insulating film on a side surface of the silicon pillar exposed by forming the third groove;
Forming a gate electrode made of a first impurity-doped semiconductor covering the gate insulating film in the third trench and extending along the third trench;
A sixth insulating film forming step of forming a sixth insulating film filling the gate insulating film in the third trench;
The method of manufacturing a semiconductor device according to claim 9, wherein:
前記シリコンピラーと同時に形成された第１の溝の下部に充填され、前記シリコンピラー上部を露出させるように形成された第１の絶縁膜と、
前記シリコンピラー上部の上面及び側面にエピタキシャル成長法により形成されたシリコン膜と、
を有することを特徴とする半導体装置。 A silicon pillar formed in a pillar shape on the main surface of the substrate;
A first insulating film formed to fill a lower portion of a first groove formed simultaneously with the silicon pillar and to expose the upper portion of the silicon pillar;
A silicon film formed by epitaxial growth on the top and side surfaces of the top of the silicon pillar;
A semiconductor device comprising:
前記第１の拡散領域の上面が露出されるように前記第２の絶縁膜内に形成された前記第１のコンタクトホールに、第１の導電膜が充填されることにより形成された第１のコンタクトプラグと、
前記第１のコンタクトプラグ上に形成された第１の上部配線と、
を有することを特徴とする請求項１５に記載の半導体装置。 A second insulating film formed on the first insulating film so as to cover the first diffusion region;
The first contact hole formed in the second insulating film so that the upper surface of the first diffusion region is exposed is filled with a first conductive film. Contact plugs,
A first upper wiring formed on the first contact plug;
16. The semiconductor device according to claim 15, further comprising:
前記第３の絶縁膜の上方から第２の導電型ドーパントが注入されることにより前記第３の絶縁膜下方の前記基板内に形成された第２の拡散領域と、
前記シリコンピラーの側壁に形成されたゲート絶縁膜と、
前記ゲート絶縁膜の周囲に形成された第１の不純物ドープシリコンから成るゲート電極と、
を有することを特徴とする請求項１３〜請求項１６のいずれかの請求項に記載の半導体装置。 A third insulating film formed on the substrate surface between the silicon pillars;
A second diffusion region formed in the substrate below the third insulating film by implanting a second conductivity type dopant from above the third insulating film;
A gate insulating film formed on a side wall of the silicon pillar;
A gate electrode made of first impurity-doped silicon formed around the gate insulating film;
The semiconductor device according to claim 13, comprising:
前記基板表面に前記第１の溝の底部上方から第２の導電型ドーパントが注入されることにより形成された第２の拡散領域と、
前記第１の溝と前記シリコンピラー間の第１の拡散領域を分断するために設けられた前記第１の方向に延在する第２の溝とに充填された第４の絶縁膜と、
を有することを特徴とする請求項１３〜請求項１６のいずれかの請求項に記載の半導体装置。 Silicon formed in a columnar shape on the main surface of the substrate by a first groove extending in the first direction of the substrate and a third groove extending in a second direction intersecting the first direction With pillars,
A second diffusion region formed by injecting a second conductivity type dopant into the substrate surface from above the bottom of the first groove;
A fourth insulating film filled in the second groove extending in the first direction and provided to divide the first diffusion region between the first groove and the silicon pillar;
The semiconductor device according to claim 13, comprising:
前記第３の溝の形成によって露出された前記シリコンピラーの側面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜を覆い、かつ前記第３の溝に沿って延在するように形成された、第１の不純物ドープ半導体から成るゲート電極と、
前記第３の溝内の前記ゲート絶縁膜上に充填された第６の絶縁膜と、
を有することを特徴とする請求項１８に記載の半導体装置。 A fifth insulating film formed on the surface of the second diffusion region;
A gate insulating film formed on a side surface of the silicon pillar exposed by forming the third groove;
A gate electrode made of a first impurity-doped semiconductor and covering the gate insulating film and extending along the third groove;
A sixth insulating film filled on the gate insulating film in the third trench;
The semiconductor device according to claim 18, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011206083A JP2013069770A (en) | 2011-09-21 | 2011-09-21 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011206083A JP2013069770A (en) | 2011-09-21 | 2011-09-21 | Semiconductor device and manufacturing method of the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013069770A true JP2013069770A (en) | 2013-04-18 |
Family
ID=48475151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011206083A Withdrawn JP2013069770A (en) | 2011-09-21 | 2011-09-21 | Semiconductor device and manufacturing method of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013069770A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10686069B2 (en) | 2017-11-21 | 2020-06-16 | Samsung Electronics Co., Ltd. | Semiconductor device having vertical channel |
| JP2020520110A (en) * | 2017-05-16 | 2020-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | Method and semiconductor device for forming a semiconductor device with reduced bottom contact resistance of a VFET |
| CN112151596A (en) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor structure and forming method thereof |
| WO2021005789A1 (en) * | 2019-07-11 | 2021-01-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Columnar semiconductor device and method for manufacturing same |
| JP2022520535A (en) * | 2019-02-08 | 2022-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Vertical transport fin field effect transistor combined with resistant memory structure |
| WO2023197381A1 (en) * | 2022-04-15 | 2023-10-19 | 长鑫存储技术有限公司 | Semiconductor structure and preparation method therefor |
-
2011
- 2011-09-21 JP JP2011206083A patent/JP2013069770A/en not_active Withdrawn
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020520110A (en) * | 2017-05-16 | 2020-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | Method and semiconductor device for forming a semiconductor device with reduced bottom contact resistance of a VFET |
| JP7051901B2 (en) | 2017-05-16 | 2022-04-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Methods for Forming Semiconductor Devices with Reduced VFET Lower Contact Resistance and Semiconductor Devices |
| US10686069B2 (en) | 2017-11-21 | 2020-06-16 | Samsung Electronics Co., Ltd. | Semiconductor device having vertical channel |
| JP2022520535A (en) * | 2019-02-08 | 2022-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Vertical transport fin field effect transistor combined with resistant memory structure |
| JP7429085B2 (en) | 2019-02-08 | 2024-02-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Vertical transport fin field effect transistor combined with resistive memory structure |
| CN112151596A (en) * | 2019-06-28 | 2020-12-29 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor structure and forming method thereof |
| CN112151596B (en) * | 2019-06-28 | 2023-10-20 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor structure and forming method thereof |
| WO2021005789A1 (en) * | 2019-07-11 | 2021-01-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Columnar semiconductor device and method for manufacturing same |
| TWI750729B (en) * | 2019-07-11 | 2021-12-21 | 新加坡商新加坡優尼山帝斯電子私人有限公司 | Columnar semiconductor device and manufacturing method thereof |
| WO2021005842A1 (en) * | 2019-07-11 | 2021-01-14 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Columnar semiconductor device and method for manufacturing same |
| JP7357387B2 (en) | 2019-07-11 | 2023-10-06 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Columnar semiconductor device and its manufacturing method |
| JPWO2021005789A1 (en) * | 2019-07-11 | 2021-01-14 | ||
| JP7369471B2 (en) | 2019-07-11 | 2023-10-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | Columnar semiconductor device and its manufacturing method |
| JPWO2021005842A1 (en) * | 2019-07-11 | 2021-01-14 | ||
| WO2023197381A1 (en) * | 2022-04-15 | 2023-10-19 | 长鑫存储技术有限公司 | Semiconductor structure and preparation method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8921930B2 (en) | Semiconductor device with buried bit line and method for fabricating the same | |
| US7728373B2 (en) | DRAM device with cell epitaxial layers partially overlap buried cell gate electrode | |
| KR100675285B1 (en) | Semiconductor device having vertical transistor and method of fabricating the same | |
| JP5729806B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US9136227B2 (en) | Semiconductor device with buried bit line | |
| US20100140688A1 (en) | Semiconductor device and method of forming semiconductor device | |
| US9245893B1 (en) | Semiconductor constructions having grooves dividing active regions | |
| JP5583315B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007081095A (en) | Method of manufacturing semiconductor device | |
| JP2004111721A (en) | Semiconductor device and manufacturing method therefor | |
| JP2012174866A (en) | Semiconductor device and manufacturing method of the same | |
| JP2008010503A (en) | Semiconductor memory device and its manufacturing method | |
| JP2011129771A (en) | Semiconductor device, and method of fabricating the same | |
| JP2015053337A (en) | Semiconductor device and method of manufacturing the same | |
| US9685448B2 (en) | Semiconductor device | |
| US8928073B2 (en) | Semiconductor devices including guard ring structures | |
| JP2013069770A (en) | Semiconductor device and manufacturing method of the same | |
| JP2012174790A (en) | Semiconductor device and manufacturing method of the same | |
| US9570447B2 (en) | Semiconductor device and production method therefor | |
| WO2014181819A1 (en) | Semiconductor device | |
| JP2012222285A (en) | Semiconductor device and method of manufacturing the same | |
| JPWO2003069675A1 (en) | Manufacturing method of semiconductor device | |
| JP2012054334A (en) | Semiconductor device and method of manufacturing the same | |
| WO2014126214A1 (en) | Semiconductor device | |
| JP2013062350A (en) | Semiconductor device and manufacturing method of the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |