JP2013065938A - High frequency amplifier - Google Patents

High frequency amplifier Download PDF

Info

Publication number
JP2013065938A
JP2013065938A JP2011201941A JP2011201941A JP2013065938A JP 2013065938 A JP2013065938 A JP 2013065938A JP 2011201941 A JP2011201941 A JP 2011201941A JP 2011201941 A JP2011201941 A JP 2011201941A JP 2013065938 A JP2013065938 A JP 2013065938A
Authority
JP
Japan
Prior art keywords
air bridge
resistor
resistors
frequency amplifier
matching circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011201941A
Other languages
Japanese (ja)
Inventor
Koichi Tamura
航一 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011201941A priority Critical patent/JP2013065938A/en
Publication of JP2013065938A publication Critical patent/JP2013065938A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency amplification circuit that enables high precision and short time oscillation suppression.SOLUTION: In an embodiment, the high frequency amplifier includes: an amplifying element divided into a plurality of regions; as many input matching circuits as the division number of the amplifying element; as many output matching circuits as the division number; a first resistance group interconnecting adjacent input matching circuits which includes one or more removable resistances; and a second resistance group interconnecting adjacent output matching circuits which includes one or more removable resistances.

Description

本発明の実施形態は、通信システムなどに使用される高周波増幅器に関する。   Embodiments described herein relate generally to a high-frequency amplifier used in a communication system or the like.

近年、通信システムに使用される高周波増幅器の小型・低消費電力化が求められているが、同時に良好な通信品質確保のため、高利得、高効率・低歪化などの性能向上に対しても厳しい要求がある。   In recent years, high-frequency amplifiers used in communication systems have been required to be small in size and low in power consumption. At the same time, in order to ensure good communication quality, performance gains such as high gain, high efficiency and low distortion have also been achieved. There are strict requirements.

地上マイクロ波通信や衛星通信などに使用される電力増幅用内部整合型FET(電界効果トランジスタ)増幅器は、複数のFETチップやFETチップ内を複数の増幅領域に区分し、これら複数の増幅領域を並列に配置することで電力増幅を行うことが一般的である。このような構成においては、入力信号が複数の増幅領域に均等に分配され各増幅領域の出力信号が合成される。   Internal amplification type FET (field effect transistor) amplifier for power amplification used for terrestrial microwave communication and satellite communication divides a plurality of FET chips and FET chips into a plurality of amplification regions, and these amplification regions are divided into a plurality of amplification regions. Generally, power amplification is performed by arranging them in parallel. In such a configuration, the input signal is evenly distributed to the plurality of amplification regions, and the output signals of the amplification regions are combined.

しかし、複数のFETチップまたはFETチップ内の単位セル間の特性ばらつきや、分配合成回路などの周辺回路でのインピーダンス不整合や損失などに起因して複数の増幅領域間の駆動バランスが悪化し異常発振が起こる可能性がある。   However, the drive balance between multiple amplification regions deteriorates due to variations in characteristics among multiple FET chips or unit cells in an FET chip, and impedance mismatching or loss in peripheral circuits such as a distribution / synthesis circuit. Oscillation may occur.

異常発振を抑制するために、入力信号が分配された各増幅素子の入力整合回路、および出力整合回路間にそれぞれ発振抑制のための抵抗を形成したものがある(例えば、特許文献1)。しかし発振抑制のための抵抗値調整量は、個々の増幅素子の特性ばらつきによって異なるため、大きく特性が異なる増幅素子に対しては抵抗値の異なる別の入出力整合回路基板を用意し、これと交換する必要が生じる。   In order to suppress abnormal oscillation, there is one in which resistors for suppressing oscillation are formed between the input matching circuit and the output matching circuit of each amplification element to which an input signal is distributed (for example, Patent Document 1). However, the resistance value adjustment amount for suppressing oscillation varies depending on the characteristics variation of individual amplifier elements. For amplifier elements with greatly different characteristics, a separate input / output matching circuit board with different resistance values is prepared. It needs to be replaced.

特許第3735270号公報Japanese Patent No. 3735270

本発明が解決しようとする課題は、上記問題を解決し、入出力整合回路基板を交換することなく発振抑制のための調整作業が高精度かつ短時間で行える高周波増幅回路を提供することにある。   The problem to be solved by the present invention is to provide a high-frequency amplifier circuit that solves the above-described problems and that can perform adjustment work for suppressing oscillation with high accuracy and in a short time without replacing the input / output matching circuit board. .

上記課題を達成するために、実施形態の高周波増幅回路は、複数の領域に区分された増幅素子と、前記増幅素子の区分数の入力整合回路と、前記区分数の出力整合回路と、隣接する前記入力整合回路間を接続する一つ以上の除去可能な抵抗を含む第1の抵抗群と、隣接する前記出力整合回路間を接続する一つ以上の除去可能な抵抗を含む第2の抵抗群と、を有する。   In order to achieve the above object, an RF amplifier circuit according to an embodiment is adjacent to an amplification element divided into a plurality of regions, an input matching circuit having the number of sections of the amplification element, and an output matching circuit having the number of sections. A first resistor group including one or more removable resistors that connect the input matching circuits, and a second resistor group including one or more removable resistors that connect the adjacent output matching circuits And having.

第1の実施形態に係る高周波増幅器のブロック構成図。The block block diagram of the high frequency amplifier which concerns on 1st Embodiment. 第2の実施形態に係る高周波増幅器のブロック構成図。The block block diagram of the high frequency amplifier which concerns on 2nd Embodiment. 同実施形態に係る増幅器回路の等価回路図。The equivalent circuit schematic of the amplifier circuit which concerns on the same embodiment. 同実施形態に係る高周波増幅器のモジュール外観図。The module external view of the high frequency amplifier which concerns on the same embodiment. 同実施形態に係る入出力整合回路基板の構成図。(a)は上面図、(b)は断面図である。The block diagram of the input-output matching circuit board which concerns on the same embodiment. (A) is a top view, (b) is a sectional view. 同実施形態に係るエアブリッジ抵抗形成のプロセス図。The process figure of air bridge resistance formation concerning the embodiment. 第3の実施形態に係る第1のエアブリッジ抵抗の配置例。The example of arrangement | positioning of the 1st air bridge resistance which concerns on 3rd Embodiment. 同実施形態に係る第2のエアブリッジ抵抗の配置例。The example of arrangement | positioning of the 2nd air bridge resistance which concerns on the same embodiment. 同実施形態に係る並列合成抵抗値とエアブリッジ抵抗数との関係。The relationship between the parallel synthetic resistance value which concerns on the same embodiment, and the number of air bridge resistances. 同実施形態に係る第3のエアブリッジ抵抗の配置例。The example of arrangement | positioning of the 3rd air bridge resistance which concerns on the embodiment.

以下、発明を実施するための実施形態について図1から図10を参照しながら詳細に説明する。   Hereinafter, embodiments for carrying out the invention will be described in detail with reference to FIGS. 1 to 10.

(第1の実施形態)
図1は、第1の実施形態の高周波増幅器のブロック構成を示している。図1に示すように、本実施形態の高周波増幅器1は、入力INから入力された高周波信号をN個(Nは2以上の整数)の信号に分岐する高周波分配回路10、分岐信号に対応するN個の入力整合回路11a〜11d(N数を4つの符号で代表して記載する)、同じくN個の増幅領域(12a〜12d)に区分された増幅素子12、N個の出力整合回路13a〜13d、およびN個の増幅された信号を合成する高周波合成回路14を有し、出力OUTから高周波信号出力する。
(First embodiment)
FIG. 1 shows a block configuration of the high-frequency amplifier according to the first embodiment. As shown in FIG. 1, the high-frequency amplifier 1 of this embodiment corresponds to a high-frequency distribution circuit 10 that branches a high-frequency signal input from an input IN into N (N is an integer of 2 or more) signals, and a branched signal. N input matching circuits 11a to 11d (N number is represented by four symbols), amplification element 12 similarly divided into N amplification regions (12a to 12d), N output matching circuits 13a ˜13d and a high frequency synthesis circuit 14 that synthesizes the N amplified signals, and outputs a high frequency signal from the output OUT.

高周波分配回路10、および高周波合成回路14は、一般的にはトーナメント構造のものを用いるが、その他の方法を用いた構造でも構わない。   The high-frequency distribution circuit 10 and the high-frequency synthesis circuit 14 generally use tournament structures, but may use structures using other methods.

各入力整合回路11は、隣接する入力整合回路間(例えば11aと11b、11cと11dなど)に除去可能な抵抗を1つ以上含む抵抗群15a〜15d(例えば隣接する入力整合回路11aと11b間に配置する抵抗群を15aとする)で接続されている。   Each input matching circuit 11 includes resistor groups 15a to 15d (for example, between adjacent input matching circuits 11a and 11b) including one or more removable resistors between adjacent input matching circuits (for example, 11a and 11b, 11c and 11d, etc.). The resistor group to be arranged in (5) is connected to 15a).

また同様に、各出力整合回路13は、隣接する出力整合回路間(例えば13aと13b、13cと13dなど)に除去可能な抵抗を1つ以上含む抵抗群16a〜16dで接続されている。   Similarly, each output matching circuit 13 is connected between adjacent output matching circuits (for example, 13a and 13b, 13c and 13d, etc.) by resistor groups 16a to 16d including one or more removable resistors.

さらに、高周波分配回路10、入力整合回路11、高周波増幅素子12、出力整合回路13、高周波合成回路14は、区分された増幅領域毎にワイアまたはリボンなどのボンディング手段17a〜17d、18a〜18d、19a〜19dおよび20a〜20dで接続される。   Further, the high-frequency distribution circuit 10, the input matching circuit 11, the high-frequency amplification element 12, the output matching circuit 13, and the high-frequency synthesis circuit 14 include bonding means 17a to 17d, 18a to 18d, such as wires or ribbons, for each divided amplification region. Connected at 19a to 19d and 20a to 20d.

入力される高周波信号を均等に分配し合成する場合には、高周波分配回路10、および高周波合成回路14の分岐数Nは、通常は2のべき乗数となることが好ましい。また、この分岐数Nは、Sパラメータを用いたシミュレーション結果などから奇モード発振などが起こりにくい最適分岐数を設定することで後述する異常発振が起こりにくくなる。   When the input high frequency signals are evenly distributed and synthesized, it is preferable that the number of branches N of the high frequency distribution circuit 10 and the high frequency synthesis circuit 14 is usually a power of 2. Further, the number of branches N is set to an optimum number of branches that is unlikely to cause odd mode oscillation or the like from the simulation result using the S parameter, thereby preventing abnormal oscillation described later.

同様に、入力整合回路11、出力整合回路13も分岐数N個に分割されて配置され、その入力整合回路11a〜11d、出力整合回路13a〜13dは、それぞれに接続される増幅領域12a〜12dとインピーダンス整合させるための抵抗、コンデンサおよびインダクタ(ストリップ線路を含む)で構成される。   Similarly, the input matching circuit 11 and the output matching circuit 13 are also divided into N branches, and the input matching circuits 11a to 11d and the output matching circuits 13a to 13d are connected to the amplification regions 12a to 12d, respectively. For impedance matching, a capacitor, and an inductor (including a strip line).

高周波増幅素子12は、数本から十数本のゲート電極からなる単位セルFETをさらに数セルから十数セルを複数並列に配置したモノリシックなFETチップを使用するか、モノリシックなFETチップを複数配置してハイブリッドに実装される増幅領域を形成してもよい。   The high-frequency amplifying element 12 uses a monolithic FET chip in which a plurality of unit cell FETs composed of several to tens of gate electrodes are arranged in parallel, or a plurality of monolithic FET chips are arranged in parallel. Thus, an amplification region mounted in a hybrid may be formed.

通常、各入力整合回路11、各出力整合回路13を構成する抵抗、コンデンサおよびインダクタの値を調整することで増幅領域12a〜12dの入出力インピーダンスを調整し、異常発振の抑制を行うことができる。しかしボンディングワイア17、18、19、20の長さや、整合回路間に接続される抵抗値を調整するなどの作業は、個人的な勘やノウハウなどに基づいて行われることが多く、調整者の技量によるところが大きい。それでも発振を抑制できないような最悪の場合は、入出力整合回路11,13を別のものと交換するなどの必要が生じる。   Normally, the input / output impedances of the amplification regions 12a to 12d can be adjusted by adjusting the values of the resistors, capacitors, and inductors included in each input matching circuit 11 and each output matching circuit 13, thereby suppressing abnormal oscillation. . However, work such as adjusting the length of the bonding wires 17, 18, 19, and 20 and the resistance value connected between the matching circuits is often performed based on personal intuition and know-how. The place depends on the skill. In the worst case in which oscillation cannot be suppressed, the input / output matching circuits 11 and 13 need to be replaced with another one.

特に異常発振は、隣接するFETチップ間、またはFETチップの隣接セル間などの隣り合う増幅領域の増幅特性のアンバランスに起因する場合が多いため、本実施形態では各入力整合回路11間、および各出力整合回路13間に除去可能な抵抗を一つ以上含む発振抑制用抵抗群15,16を形成して、発振が抑制される必要数の抵抗を除去できる構成としている。この発振抑制用抵抗群15、16は、異常発振の主原因である隣接する入力整合回路間11および隣接する出力整合回路13間での回り込み電流を消費させることができる。そして抵抗群15,16内の抵抗をひとつずつ除去しながらSパラメータなどの増幅特性を測定することにより、異常発振の抑制が可能な安定点に高周波増幅器1を調整することが可能となる。   In particular, abnormal oscillation is often caused by an imbalance in amplification characteristics of adjacent amplification regions such as between adjacent FET chips or between adjacent cells of the FET chip. Oscillation suppression resistor groups 15 and 16 including one or more removable resistors are formed between the output matching circuits 13 so that a necessary number of resistors for suppressing oscillation can be removed. The oscillation suppression resistor groups 15 and 16 can consume sneak currents between the adjacent input matching circuits 11 and the adjacent output matching circuits 13 which are the main causes of abnormal oscillation. Then, by measuring the amplification characteristics such as the S parameter while removing the resistors in the resistor groups 15 and 16 one by one, the high frequency amplifier 1 can be adjusted to a stable point where abnormal oscillation can be suppressed.

なお、入力整合回路間11および出力整合回路13間の回り込み電流は、隣り合わない整合回路間でも発生するが、第1段階としては隣接する整合回路間において発振を抑制するための抵抗調整を行うことが望ましい。また、増幅領域の12a〜12dの静特性(しきい値Vth、相互コンダクタンスgmなど)をあらかじめ測定しておき、特性ばらつきの大きいところから抵抗調整を行うことが好ましい。このような調整を行うことによって安定な増幅特性を得ることができる。   Note that the sneak current between the input matching circuits 11 and the output matching circuit 13 is also generated between matching circuits that are not adjacent to each other. However, as a first step, resistance adjustment is performed to suppress oscillation between adjacent matching circuits. It is desirable. In addition, it is preferable that the static characteristics (threshold value Vth, mutual conductance gm, etc.) of 12a to 12d in the amplification region are measured in advance and the resistance adjustment is performed from the point where the characteristic variation is large. By performing such adjustment, a stable amplification characteristic can be obtained.

従って、第1の実施形態によれば、入出力整合回路間に配置した複数の発振抑制用の抵抗群を機械的に除去していくことで増幅領域(増幅素子)間のアンバランス解消することができるため柔軟に発振抑制に対処できるという効果を奏する。   Therefore, according to the first embodiment, the unbalance between the amplification regions (amplifying elements) can be eliminated by mechanically removing the plurality of oscillation suppression resistance groups arranged between the input / output matching circuits. Therefore, it is possible to flexibly cope with oscillation suppression.

(第2の実施形態)
本実施形態は、第1の実施形態をさらに具体化し、高周波信号を4分岐し増幅した後、合成して出力する高周波増幅器回路の構成について説明する。
(Second Embodiment)
In the present embodiment, the configuration of the high-frequency amplifier circuit that further embodies the first embodiment and divides and amplifies the high-frequency signal into four parts and then outputs the synthesized signal will be described.

図2は、本実施形態の高周波増幅器のブロック構成である。本実施形態の高周波増幅器2は、誘電体基板上に形成された4分岐の高周波分配回路基板20、同一誘電体基板上に4つのコンデンサ領域(21a〜21d)が形成された入力整合回路基板21、4つの増幅領域(22a〜22d)に区分された増幅素子22、同一誘電体基板上に4つのコンデンサ領域が形成された出力整合回路基板23、および4つの高周波信号を一つの出力信号に合成する誘電体基板上に形成された高周波合成回路基板24から構成され、それぞれの信号経路がボンディングングワイア27、28、29、30で接続される。尚、増幅素子22はFETを想定しているがバイポーラトランジスタなどの増幅素子でも構わない。   FIG. 2 is a block configuration of the high-frequency amplifier according to this embodiment. The high-frequency amplifier 2 of this embodiment includes a four-branch high-frequency distribution circuit board 20 formed on a dielectric substrate, and an input matching circuit board 21 in which four capacitor regions (21a to 21d) are formed on the same dielectric substrate. Amplifying element 22 divided into four amplifying regions (22a to 22d), output matching circuit substrate 23 in which four capacitor regions are formed on the same dielectric substrate, and four high frequency signals are combined into one output signal. The high-frequency synthesis circuit board 24 is formed on a dielectric substrate, and the respective signal paths are connected by bonding wires 27, 28, 29, and 30. The amplifying element 22 is assumed to be an FET, but may be an amplifying element such as a bipolar transistor.

入力整合回路21は、各コンデンサ領域21a〜21d間に1つ以上の除去可能な抵抗を含む抵抗群25a〜25cが接続され、この抵抗群25a〜25cの構造はエアブリッジ構造を有する。   In the input matching circuit 21, resistor groups 25a to 25c including one or more removable resistors are connected between the capacitor regions 21a to 21d, and the structure of the resistor groups 25a to 25c has an air bridge structure.

また、出力整合回路23は、入力整合回路21と同様に、各コンデンサ領域23a〜23d間に1つ以上の除去可能な抵抗を含む抵抗群26a〜26cが接続され、この抵抗群26a〜26cの構造はエアブリッジ構造を有する。これらエアブリッジ構造の抵抗群25,26は除去が可能である。抵抗の除去方法は、例えばブローブなどの細針によってメカニカルに除去したり、レーザ照射などによって焼き切ることなどが考えられる。   Similarly to the input matching circuit 21, in the output matching circuit 23, resistor groups 26a to 26c including one or more removable resistors are connected between the capacitor regions 23a to 23d, and the resistor groups 26a to 26c are connected to each other. The structure has an air bridge structure. These resistance groups 25 and 26 of the air bridge structure can be removed. As a method for removing the resistance, for example, mechanical removal with a fine needle such as a probe, or burning by laser irradiation or the like can be considered.

入力端子INから4分岐された高周波信号の一つの流れについて説明すると、ボンディングワイア27aとコンデンサ領域21aおよびボンディングワイア28aによって入力整合回路が形成され、この入力整合回路を通過した後、増幅領域22aのゲートに入力される。また、増幅領域22aのソースから出力される高周波信号は、ボンディングワイア29aとコンデンサ領域23aおよびボンディングワイア30aによって形成される出力整合回路を通過して高周波合成回路24の4ポートの一つに入力される。   A flow of the high-frequency signal branched into four from the input terminal IN will be described. An input matching circuit is formed by the bonding wire 27a, the capacitor region 21a, and the bonding wire 28a, and after passing through this input matching circuit, the amplification region 22a Input to the gate. The high frequency signal output from the source of the amplification region 22a passes through the output matching circuit formed by the bonding wire 29a, the capacitor region 23a, and the bonding wire 30a, and is input to one of the four ports of the high frequency synthesis circuit 24. The

以上の高周波増幅器2の構成を等価回路で表したのが図3である。ここでは、例えば、ボンディングワイア27aとコンデンサ領域21aおよびボンディングワイア28aで形成される入力整合回路31a、およびボンディングワイア29aとコンデンサ領域23aおよびボンディングワイア30aで形成される出力整合回路32aなどを明記し、さらに除去可能な抵抗群25a〜25c、26a〜26cを可変抵抗として示している。   FIG. 3 shows the configuration of the above high-frequency amplifier 2 by an equivalent circuit. Here, for example, an input matching circuit 31a formed by the bonding wire 27a, the capacitor region 21a and the bonding wire 28a, and an output matching circuit 32a formed by the bonding wire 29a, the capacitor region 23a and the bonding wire 30a are specified. Further, the removable resistor groups 25a to 25c and 26a to 26c are shown as variable resistors.

また、図4には図2で示す高周波増幅器回路が実装されるモジュールの外観図を示している。モジュール4は、金メッキされたCu(銅)などの放熱用金属ベース40上に図2で示す高周波分配回路20、入力整合回路21、増幅素子22、出力整合回路23、高周波合成回路24(図示せず)を実装し、入力IN、出力OUTは、それぞれフィードスルータイプの入出力端子41、42に接続される。増幅素子22は、その信頼性確保のためフレーム43と蓋44によってハーメチック封止される。このパッケージを筐体などに固定するために固定フランジ45が放熱用金属ベース40と一体になるように構成されている。この固定フランジ45をネジで筐体に固定することで高周波グランドと放熱を確保する。このように構成された高周波増幅器を内部整合型電力増幅器と呼ぶ。   FIG. 4 shows an external view of a module on which the high-frequency amplifier circuit shown in FIG. 2 is mounted. The module 4 includes a high-frequency distribution circuit 20, an input matching circuit 21, an amplification element 22, an output matching circuit 23, and a high-frequency synthesis circuit 24 (not shown) on a heat-dissipating metal base 40 such as gold-plated Cu (copper). The input IN and output OUT are connected to feedthrough type input / output terminals 41 and 42, respectively. The amplifying element 22 is hermetically sealed by a frame 43 and a lid 44 to ensure its reliability. In order to fix the package to a housing or the like, a fixing flange 45 is configured to be integrated with the metal base 40 for heat dissipation. By fixing the fixing flange 45 to the housing with screws, high-frequency ground and heat dissipation are ensured. The high-frequency amplifier configured in this way is called an internal matching power amplifier.

図5は、入力整合回路基板21の上面図(a)と、図2で示すA−A’での断面図(b)を示している。なお、エアブリッジ構造の抵抗断面を示すため、図2とは90度回転させた方向から図示している。また、出力整合回路基板23に対しても形成するブリッジ構造の抵抗値が異なるだけで構造は全く同じである。従って入力整合回路基板21について説明する。   FIG. 5 shows a top view (a) of the input matching circuit board 21 and a cross-sectional view (b) along A-A ′ shown in FIG. 2. In addition, in order to show the resistance cross section of an air bridge structure, it has illustrated from the direction rotated 90 degree | times with FIG. Further, the structure of the output matching circuit board 23 is exactly the same except that the resistance value of the bridge structure formed is different. Therefore, the input matching circuit board 21 will be described.

入力整合回路基板21は、セラミックなどの誘電体基板50の底面にAuなどの金属によって下部メタル層51が形成され、この下部メタル層51が高周波グランドとなる。誘電体基板50上面には、コンデンサ領域21a〜21dを形成する上部メタル層52a〜52dが増幅素子22の増幅領域数(N=4)だけ分割されて形成され、下部メタル層51とでコンデンサ領域21a〜21dを形成する。   In the input matching circuit substrate 21, a lower metal layer 51 is formed of a metal such as Au on the bottom surface of a dielectric substrate 50 such as ceramic, and the lower metal layer 51 serves as a high-frequency ground. Upper metal layers 52 a to 52 d for forming capacitor regions 21 a to 21 d are formed on the upper surface of the dielectric substrate 50 by being divided by the number of amplification regions (N = 4) of the amplification element 22. 21a to 21d are formed.

また、上部メタル層52a〜52d間を橋渡しするようにエアブリッジ構造の抵抗25a〜25cが形成される(以下エアブリッジ抵抗と称する)。   Further, resistors 25a to 25c having an air bridge structure are formed so as to bridge between the upper metal layers 52a to 52d (hereinafter referred to as air bridge resistors).

また図5(b)では、上部メタル層52a〜52dとエアブリッジ抵抗25a〜25cとを接着するための層構造として接着層53を記載しているが、これは接着という目的の他にエアブリッジ抵抗25a〜25cと誘電体基板50とで形成される空隙高さを調整し、エアブリッジ抵抗25をメカニカルに除去しやすくする効果と、エアブリッジ抵抗25の寄生容量を低減させる効果を持つ。ただし、この接着層53は必須のものではなく必要に応じて採用する。   In FIG. 5B, an adhesive layer 53 is shown as a layer structure for adhering the upper metal layers 52a to 52d and the air bridge resistors 25a to 25c. By adjusting the height of the gap formed by the resistors 25a to 25c and the dielectric substrate 50, the air bridge resistor 25 is easily removed mechanically, and the parasitic capacitance of the air bridge resistor 25 is reduced. However, the adhesive layer 53 is not essential and is adopted as necessary.

従来のように抵抗層をアルミナなどの高誘電率の基板上に密着して形成すると高周波グランドとの容量が発生する。この寄生容量があると、異常発振を止めるために抵抗を除去する度に容量値が変化してしまうため、入力整合回路31a〜31d、出力整合回路32a〜32dのインピーダンス整合値も変化し都合が良くない。   When the resistance layer is formed in close contact with a high dielectric constant substrate such as alumina as in the prior art, a capacitance with a high frequency ground is generated. If this parasitic capacitance is present, the capacitance value changes every time the resistor is removed in order to stop abnormal oscillation. Therefore, the impedance matching values of the input matching circuits 31a to 31d and the output matching circuits 32a to 32d also change. Not good.

従って、本実施形態のエアブリッジ抵抗を使用すれば、高周波グランドとの容量がほとんど無視できるため、入力整合回路31a〜31d、出力整合回路32a〜32dインピーダンス整合値を変化させることがなく、精度よく異常発振の制御が行える。   Therefore, if the air bridge resistor of the present embodiment is used, the capacitance with the high frequency ground can be almost ignored, so that the impedance matching values of the input matching circuits 31a to 31d and the output matching circuits 32a to 32d are not changed, and the accuracy is high. Abnormal oscillation can be controlled.

次に、図6を用いてエアブリッジ抵抗25の形成プロセスについて説明する。ここで、入力整合回路基板21、出力整合回路基板23には、誘電体基板50に対し上部メタル層52、下部メタル層51はすでに形成されているものとする。   Next, a process for forming the air bridge resistor 25 will be described with reference to FIG. Here, it is assumed that the upper metal layer 52 and the lower metal layer 51 are already formed on the dielectric substrate 50 on the input matching circuit board 21 and the output matching circuit board 23.

図6(a)において、上部メタル層52a〜52d間のエアブリッジ抵抗25、26を形成する領域に、第1のレジスト61によってパターニングを行う。さらに図6(b)において、上部メタル層間52a〜52dのエアブリッジ抵抗を形成しない領域に第2のレジスト62によってパターニングを行う。第2のレジスト62のうち点線で示したところは、形成すべきエアブリッジ抵抗25、26よりも奥行き方向に形成していることを示している。第2のレジスト62は、後述するようにリフトオフなどの手法を用いるため、比較的厚膜でエッジが急峻に形成できるものを用いる。   In FIG. 6A, patterning is performed by the first resist 61 in a region where the air bridge resistors 25 and 26 between the upper metal layers 52a to 52d are formed. Further, in FIG. 6B, patterning is performed by the second resist 62 in a region where the air bridge resistance of the upper metal layers 52a to 52d is not formed. The dotted line in the second resist 62 indicates that the second resist 62 is formed in the depth direction with respect to the air bridge resistors 25 and 26 to be formed. Since the second resist 62 uses a technique such as lift-off as will be described later, a resist having a relatively thick film and having a sharp edge can be used.

図6(c)において、例えばNiCrなどの金属を蒸着などの手法を用いて薄膜抵抗層63を全面に形成する。   In FIG. 6C, a thin film resistance layer 63 is formed on the entire surface using a technique such as vapor deposition of a metal such as NiCr.

図6(d)において、第2のレジスト62をリフトオフなどの手法を用いて除去する。この時、リフトオフによってエアブリッジ抵抗25、26を形成しない部分の抵抗層63が第2のレジスト62とともに除去される。リフトオフの手法を用いる場合、第1のレジスト61はこのリフトオフ時に溶解しないレジストである必要がある。   In FIG. 6D, the second resist 62 is removed using a technique such as lift-off. At this time, a portion of the resistance layer 63 where the air bridge resistors 25 and 26 are not formed is removed together with the second resist 62 by lift-off. When the lift-off method is used, the first resist 61 needs to be a resist that does not dissolve during the lift-off.

図6(e)において、第1のレジスト61をアッシングなどの手法を用いて除去する。このような形成プロセスを採用することにより、セラミックなどの誘電体基板50上にエアブリッジ抵抗25a〜25c(26a〜26c)を形成することができる。なお、上部メタル層52a〜52dと抵抗層63が直接接着できない場合などでは、必要な部分に接着層53を形成するプロセスを追加する。   In FIG. 6E, the first resist 61 is removed using a technique such as ashing. By adopting such a formation process, the air bridge resistors 25a to 25c (26a to 26c) can be formed on the dielectric substrate 50 such as ceramic. In addition, when the upper metal layers 52a to 52d and the resistance layer 63 cannot be directly bonded, a process of forming the adhesive layer 53 in a necessary portion is added.

以上述べたように、第2の実施形態によれば、セラミックなどの誘電体基板上にエアブリッジ構造の抵抗層を形成することができるため、これらの抵抗層をメカニカルに除去することで容易に精度よく異常発振の抑制が行える。   As described above, according to the second embodiment, since the resistance layer of the air bridge structure can be formed on the dielectric substrate such as ceramic, it is easy to mechanically remove these resistance layers. Abnormal oscillation can be suppressed with high accuracy.

(第3の実施形態)
本実施形態では、異常発振を抑制するためのエアブリッジ抵抗の配置例について説明する。図7は第1の配置例である。入力整合回路基板21もしくは出力整合回路基板23上に形成されたコンデンサ領域21a〜21d(23a〜23d)のうち、隣り合うコンデンサ領域を代表して70aおよび70bとして記載している。コンデンサ領域70a、70b間には抵抗群として複数のエアブリッジ抵抗が配置され、ここで例示する5つのエアブリッジ抵抗71〜75はすべて同じ抵抗値とする。図6で示したように、通常蒸着などで抵抗層63を形成する場合にはシート抵抗値は略等しくなることから、各エアブリッジ抵抗71〜75の抵抗値を等しくする場合には、各エアブリッジ抵抗71〜75は同じ大きさとなる。
(Third embodiment)
In this embodiment, an arrangement example of air bridge resistors for suppressing abnormal oscillation will be described. FIG. 7 shows a first arrangement example. Of the capacitor regions 21a to 21d (23a to 23d) formed on the input matching circuit substrate 21 or the output matching circuit substrate 23, the adjacent capacitor regions are described as 70a and 70b. A plurality of air bridge resistors are arranged as a resistor group between the capacitor regions 70a and 70b, and all of the five air bridge resistors 71 to 75 illustrated here have the same resistance value. As shown in FIG. 6, when the resistance layer 63 is formed by normal vapor deposition or the like, the sheet resistance values are substantially equal. Therefore, when the resistance values of the air bridge resistors 71 to 75 are equal, The bridge resistors 71 to 75 have the same size.

この構成においては、コンデンサ領域70a、70b間に発生するアンバランスな電圧ΔVに対して、エアブリッジ抵抗に消費させる電力をエアブリッジ抵抗の個数(整数倍のコンダクタンス値)によって調整することができる。アンバランスな電圧ΔVは、各増幅領域のしきい値(Vth)や相互コンダクタンス(gm)などのばらつきなどが原因である。   In this configuration, the power consumed by the air bridge resistor can be adjusted by the number of air bridge resistors (an integral multiple conductance value) with respect to the unbalanced voltage ΔV generated between the capacitor regions 70a and 70b. The unbalanced voltage ΔV is caused by variations in the threshold value (Vth) and mutual conductance (gm) of each amplification region.

また、第2の配置例を図8に示す。この配置例では、エアブリッジ抵抗81〜85を右から順番に除去することにより、並列合成抵抗値の増加分を等しくすることが可能な配置となっている。   A second arrangement example is shown in FIG. In this arrangement example, by removing the air bridge resistors 81 to 85 in order from the right, the increase in the parallel combined resistance value can be made equal.

すなわち、エアブリッジ抵抗81〜85の合成抵抗値をRtとすると、エアブリッジ抵抗81の抵抗値を5Rt、エアブリッジ抵抗82の抵抗値を20Rt、エアブリッジ抵抗83の抵抗値を12Rt、エアブリッジ抵抗84の抵抗値を6Rt、エアブリッジ抵抗85の抵抗値を2Rtとするエアブリッジ抵抗群が配置されている。   That is, assuming that the combined resistance value of the air bridge resistors 81 to 85 is Rt, the resistance value of the air bridge resistor 81 is 5 Rt, the resistance value of the air bridge resistor 82 is 20 Rt, the resistance value of the air bridge resistor 83 is 12 Rt, and the air bridge resistor An air bridge resistor group having a resistance value 84 of 6 Rt and a resistance value of the air bridge resistor 85 of 2 Rt is arranged.

この例では、エアブリッジ抵抗を一つも除去しない場合は、すべてのエアブリッジ抵抗81〜85の合成抵抗値はRtとなる。エアブリッジ抵抗85を除去すると合成抵抗値は2Rtとなる。次にエアブリッジ抵抗84を除去すると、合成抵抗値は3Rtとなる。さらに、エアブリッジ抵抗83を除去すると、合成抵抗値は4Rtとなり、エアブリッジ抵抗82を除去すると、合成抵抗値は5Rtとなる。   In this example, when no air bridge resistor is removed, the combined resistance value of all the air bridge resistors 81 to 85 is Rt. When the air bridge resistor 85 is removed, the combined resistance value is 2Rt. Next, when the air bridge resistor 84 is removed, the combined resistance value becomes 3Rt. Further, when the air bridge resistor 83 is removed, the combined resistance value is 4 Rt, and when the air bridge resistor 82 is removed, the combined resistance value is 5 Rt.

この様子をグラフで示したのが図9である。横軸を並列抵抗数とし、縦軸をエアブリッジ抵抗を一つも除去しない時の並列合成抵抗値で規格化した並列合成抵抗値の変化を示している。これにより、エアブリッジ抵抗81〜85を順番に除去することで並列合成抵抗値が一次関数的変化することがわかる。   FIG. 9 shows this state in a graph. The horizontal axis represents the number of parallel resistors, and the vertical axis represents the change in the parallel combined resistance value normalized by the parallel combined resistance value when no air bridge resistor is removed. Thereby, it turns out that parallel synthetic | combination resistance value changes linearly by removing the air bridge resistors 81-85 in order.

異常発振の抑制は、コンデンサ領域70a、70b間の並列合成抵抗値を、各増幅領域の入力インピーダンスまたは出力インピーダンスの抵抗分よりは大きく、隣接する高周波分配回路間または、高周波合成回路間を回り込むインピーダンスの抵抗分より小さい抵抗値にすることが効果的であることから、これらのインピーダンスの抵抗分の範囲内でエアブリッジ抵抗を順番に除去することで、発振抑制に対して最適な抵抗値に設定することが可能である。なお、各整合回路間に配置する抵抗群それぞれにおいて、抵抗値の調整範囲、調整抵抗数、抵抗値はシミュレーションにより設定する。   In order to suppress abnormal oscillation, the parallel combined resistance value between the capacitor regions 70a and 70b is larger than the resistance of the input impedance or output impedance of each amplification region, and the impedance wraps around between adjacent high frequency distribution circuits or between high frequency synthesis circuits. Since it is effective to make the resistance value smaller than the resistance value of the resistor, by removing the air bridge resistor in order within the resistance value range of these impedances, the optimum resistance value is set for oscillation suppression. Is possible. In each resistor group arranged between the matching circuits, the resistance value adjustment range, the number of adjustment resistors, and the resistance value are set by simulation.

図10は、エアブリッジ抵抗の第3の配置例である。この配置例では、エアブリッジ抵抗101〜105のコンダクタンスを基準となるエアブリッジ抵抗105に対して左に配置された抵抗ほど2のべき乗で増加させたものである。すなわち、エアブリッジ抵抗104のコンダクタンスは、エアブリッジ抵抗105の2倍であり、エアブリッジ抵抗103のコンダクタンス値は4倍、エアブリッジ抵抗102のコンダクタンスは8倍、エアブリッジ抵抗101のコンダクタンスは16倍となっている。   FIG. 10 is a third arrangement example of air bridge resistors. In this arrangement example, the conductance of the air bridge resistors 101 to 105 is increased by a power of 2 as the resistor arranged on the left with respect to the air bridge resistor 105 serving as a reference. That is, the conductance of the air bridge resistor 104 is twice that of the air bridge resistor 105, the conductance value of the air bridge resistor 103 is four times, the conductance of the air bridge resistor 102 is eight times, and the conductance of the air bridge resistor 101 is sixteen times. It has become.

このような配置例においては、発振抑制のために調整すべきコンダクタンス値がわかっていれば、1から31段階の広い範囲でのコンダクタンス設定が可能となる。   In such an arrangement example, if the conductance value to be adjusted to suppress oscillation is known, conductance can be set in a wide range of 1 to 31 steps.

入力整合回路基板21または出力整合回路基板23において、個々のコンデンサ領域70a、70b間の抵抗配置は、以上示したようなエアブリッジ抵抗の配置例の任意の組み合わせの構成をとることが可能である。   In the input matching circuit board 21 or the output matching circuit board 23, the resistor arrangement between the individual capacitor regions 70a and 70b can take any combination of the arrangement examples of the air bridge resistors as described above. .

また、本実施形態では、抵抗群を構成する抵抗数を5つとして説明したが、抵抗数は1つ以上の任意の数で構わない。抵抗群の中には除去できない抵抗を含めても構わない。   In the present embodiment, the number of resistors constituting the resistor group is described as five. However, the number of resistors may be any number of one or more. Resistances that cannot be removed may be included in the resistance group.

以上述べたように、本実施形態によれば、内部整合型FET増幅器などの高周波増幅器において、整合回路間を接続するエアブリッジ抵抗をメカニカルに除去することで、高周波増幅器の異常発振を抑制することが可能である。除去可能な抵抗が配置されていることで整合回路基板を交換する必要ななく、高周波増幅器回路をモジュール内に実装した状態で発振抑制が可能である。   As described above, according to the present embodiment, in the high frequency amplifier such as the internal matching FET amplifier, the abnormal oscillation of the high frequency amplifier is suppressed by mechanically removing the air bridge resistor connecting the matching circuits. Is possible. Since the removable resistor is arranged, it is not necessary to replace the matching circuit board, and oscillation can be suppressed in a state where the high frequency amplifier circuit is mounted in the module.

また、抵抗群の抵抗値がある所定の規則によって配置されていることにより、発振抑制のために必要な抵抗値が選択できるため、精度が高く安定性の高い発振抑制が行える。また、調整時間も短時間で済むという効果を奏する。   In addition, since the resistance value of the resistor group is arranged according to a predetermined rule, a resistance value necessary for suppressing the oscillation can be selected, so that the oscillation can be suppressed with high accuracy and high stability. Also, the adjustment time can be shortened.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

10…高周波分配回路
11…入力整合回路
12…増幅素子
13…出力整合回路
14…高周波合成回路
15、16…抵抗群
17,18、19、20…ボンディング手段
20…高周波分配回路基板
21…入力整合回路基板
21a、21b、21c、21d…コンデンサ領域
22…FET
23…出力整合回路基板
23a、23b、23c、23d…コンデンサ領域
24…高周波合成回路基板
25、26…エアブリッジ抵抗群
27、28、29、30…ボンディングワイア
DESCRIPTION OF SYMBOLS 10 ... High frequency distribution circuit 11 ... Input matching circuit 12 ... Amplifying element 13 ... Output matching circuit 14 ... High frequency synthesis circuit 15, 16 ... Resistor groups 17, 18, 19, 20 ... Bonding means 20 ... High frequency distribution circuit board 21 ... Input matching Circuit boards 21a, 21b, 21c, 21d ... capacitor region 22 ... FET
23 ... Output matching circuit boards 23a, 23b, 23c, 23d ... Capacitor region 24 ... High frequency synthesis circuit boards 25, 26 ... Air bridge resistor groups 27, 28, 29, 30 ... Bonding wires

Claims (7)

複数の領域に区分された増幅素子と、
前記増幅素子の区分数の入力整合回路と、
前記区分数の出力整合回路と、
隣接する前記入力整合回路間を接続する一つ以上の除去可能な抵抗を含む第1の抵抗群と、
隣接する前記出力整合回路間を接続する一つ以上の除去可能な抵抗を含む第2の抵抗群と、
を有する高周波増幅器。
An amplifying element divided into a plurality of regions;
An input matching circuit of the number of sections of the amplifying element;
The number of output matching circuits; and
A first group of resistors including one or more removable resistors connecting adjacent input matching circuits;
A second group of resistors including one or more removable resistors connecting between the adjacent output matching circuits;
A high frequency amplifier.
前記第1および第2の抵抗群は、エアブリッジ構造を有するエアブリッジ抵抗を含む請求項1記載の高周波増幅器。   The high-frequency amplifier according to claim 1, wherein the first and second resistor groups include an air bridge resistor having an air bridge structure. 前記複数の入力整合回路、および複数の出力整合回路は、それぞれ同一の誘電体基板上に形成される請求項2記載の高周波増幅器。   3. The high frequency amplifier according to claim 2, wherein the plurality of input matching circuits and the plurality of output matching circuits are formed on the same dielectric substrate. 前記第1および第2の抵抗群内のエアブリッジ抵抗を除去する度に、その合成抵抗値の変化分が略線形的に増加するように、前記エアブリッジ抵抗の抵抗値が設定される請求項3記載の高周波増幅器。   The resistance value of the air bridge resistor is set so that the amount of change in the combined resistance value increases approximately linearly every time the air bridge resistor in the first and second resistor groups is removed. 3. The high frequency amplifier according to 3. 前記第1および第2の抵抗群内のエアブリッジ抵抗は、すべて等しい抵抗値を有する請求項3記載の高周波増幅器。   4. The high frequency amplifier according to claim 3, wherein the air bridge resistors in the first and second resistor groups all have equal resistance values. 前記第1および第2の抵抗群内の複数のエアブリッジ抵抗は、基本となるコンダクタンス値に対して順次2のべき乗となるコンダクタンス値に設定される請求項3記載の高周波増幅器。   4. The high-frequency amplifier according to claim 3, wherein the plurality of air bridge resistors in the first and second resistor groups are set to conductance values that sequentially become powers of 2 with respect to a basic conductance value. 前記エアブリッジ抵抗は、前記誘電体基板上に、前記エアブリッジ抵抗を形成する領域に第1のレジスト層を形成し、前記エアブリッジ抵抗を形成しない領域に第2のレジスト層を形成した後、前記誘電体基板全面に抵抗層を形成し、第2のレジスト層上の抵抗層を第2のレジストとともに除去した後、第1のレジスト層を除去して形成される請求項3記載の高周波増幅器。   The air bridge resistor is formed on the dielectric substrate by forming a first resist layer in a region where the air bridge resistor is formed and forming a second resist layer in a region where the air bridge resistor is not formed. 4. The high-frequency amplifier according to claim 3, wherein a resistance layer is formed on the entire surface of the dielectric substrate, the resistance layer on the second resist layer is removed together with the second resist, and then the first resist layer is removed. .
JP2011201941A 2011-09-15 2011-09-15 High frequency amplifier Withdrawn JP2013065938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011201941A JP2013065938A (en) 2011-09-15 2011-09-15 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011201941A JP2013065938A (en) 2011-09-15 2011-09-15 High frequency amplifier

Publications (1)

Publication Number Publication Date
JP2013065938A true JP2013065938A (en) 2013-04-11

Family

ID=48189073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011201941A Withdrawn JP2013065938A (en) 2011-09-15 2011-09-15 High frequency amplifier

Country Status (1)

Country Link
JP (1) JP2013065938A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016136685A (en) * 2015-01-23 2016-07-28 三菱電機株式会社 Semiconductor device
US9503035B2 (en) 2013-12-18 2016-11-22 Tdk Corporation High-frequency amplifier
JP2020536411A (en) * 2017-10-03 2020-12-10 クリー インコーポレイテッドCree Inc. Transistor amplifiers with node splits for loop stability and related methods
JP2021072458A (en) * 2019-10-29 2021-05-06 三菱電機株式会社 Amplitude equalizer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9503035B2 (en) 2013-12-18 2016-11-22 Tdk Corporation High-frequency amplifier
JP2016136685A (en) * 2015-01-23 2016-07-28 三菱電機株式会社 Semiconductor device
JP2020536411A (en) * 2017-10-03 2020-12-10 クリー インコーポレイテッドCree Inc. Transistor amplifiers with node splits for loop stability and related methods
JP7154284B2 (en) 2017-10-03 2022-10-17 ウルフスピード インコーポレイテッド Transistor amplifier with node splitting for loop stability and related methods
JP2021072458A (en) * 2019-10-29 2021-05-06 三菱電機株式会社 Amplitude equalizer
JP7394584B2 (en) 2019-10-29 2023-12-08 三菱電機株式会社 amplitude equalizer

Similar Documents

Publication Publication Date Title
US8110932B2 (en) Semiconductor circuit with amplifier, bond wires and inductance compensating bond wire
JP2005311852A (en) High frequency amplifying device
CN107005204B (en) Output matching network with single combined series and parallel capacitor assembly
JP2013065938A (en) High frequency amplifier
JP3793069B2 (en) Semiconductor device
JP6272102B2 (en) Cascode amplifier
US8421537B2 (en) Electronic circuit
WO2023109425A1 (en) Power amplifier and radio frequency chip
US11533026B2 (en) Amplifier module
TWI383584B (en) Method of compensating parasitic coupling between rf or microwave transistors in the same package,packaged electronic device,rf amplifier,and microwave amplifier
US20070118776A1 (en) Power amplifier
JP2007036786A (en) High-frequency power amplifier apparatus
US10855227B2 (en) Distortion compensation circuit
Pantoli et al. Class AB gyrator-based active inductor
JP4380553B2 (en) High power amplifier circuit
KR100977476B1 (en) High frequency power amplifier
WO2023100285A1 (en) Addition circuit
JPWO2018109926A1 (en) Semiconductor device
JP5217728B2 (en) amplifier
JPS58221512A (en) Matching device
JP4370932B2 (en) Microwave amplifier circuit
JP6532618B2 (en) High frequency circuit and high frequency power amplifier
EP3407487A1 (en) High linearity signal amplifier
JP4425755B2 (en) Differential amplifier circuit
JP2006148190A (en) Differential amplifier circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202