JP2013065938A - High frequency amplifier - Google Patents
High frequency amplifier Download PDFInfo
- Publication number
- JP2013065938A JP2013065938A JP2011201941A JP2011201941A JP2013065938A JP 2013065938 A JP2013065938 A JP 2013065938A JP 2011201941 A JP2011201941 A JP 2011201941A JP 2011201941 A JP2011201941 A JP 2011201941A JP 2013065938 A JP2013065938 A JP 2013065938A
- Authority
- JP
- Japan
- Prior art keywords
- air bridge
- resistor
- resistors
- frequency amplifier
- matching circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明の実施形態は、通信システムなどに使用される高周波増幅器に関する。 Embodiments described herein relate generally to a high-frequency amplifier used in a communication system or the like.
近年、通信システムに使用される高周波増幅器の小型・低消費電力化が求められているが、同時に良好な通信品質確保のため、高利得、高効率・低歪化などの性能向上に対しても厳しい要求がある。 In recent years, high-frequency amplifiers used in communication systems have been required to be small in size and low in power consumption. At the same time, in order to ensure good communication quality, performance gains such as high gain, high efficiency and low distortion have also been achieved. There are strict requirements.
地上マイクロ波通信や衛星通信などに使用される電力増幅用内部整合型FET(電界効果トランジスタ)増幅器は、複数のFETチップやFETチップ内を複数の増幅領域に区分し、これら複数の増幅領域を並列に配置することで電力増幅を行うことが一般的である。このような構成においては、入力信号が複数の増幅領域に均等に分配され各増幅領域の出力信号が合成される。 Internal amplification type FET (field effect transistor) amplifier for power amplification used for terrestrial microwave communication and satellite communication divides a plurality of FET chips and FET chips into a plurality of amplification regions, and these amplification regions are divided into a plurality of amplification regions. Generally, power amplification is performed by arranging them in parallel. In such a configuration, the input signal is evenly distributed to the plurality of amplification regions, and the output signals of the amplification regions are combined.
しかし、複数のFETチップまたはFETチップ内の単位セル間の特性ばらつきや、分配合成回路などの周辺回路でのインピーダンス不整合や損失などに起因して複数の増幅領域間の駆動バランスが悪化し異常発振が起こる可能性がある。 However, the drive balance between multiple amplification regions deteriorates due to variations in characteristics among multiple FET chips or unit cells in an FET chip, and impedance mismatching or loss in peripheral circuits such as a distribution / synthesis circuit. Oscillation may occur.
異常発振を抑制するために、入力信号が分配された各増幅素子の入力整合回路、および出力整合回路間にそれぞれ発振抑制のための抵抗を形成したものがある(例えば、特許文献1)。しかし発振抑制のための抵抗値調整量は、個々の増幅素子の特性ばらつきによって異なるため、大きく特性が異なる増幅素子に対しては抵抗値の異なる別の入出力整合回路基板を用意し、これと交換する必要が生じる。 In order to suppress abnormal oscillation, there is one in which resistors for suppressing oscillation are formed between the input matching circuit and the output matching circuit of each amplification element to which an input signal is distributed (for example, Patent Document 1). However, the resistance value adjustment amount for suppressing oscillation varies depending on the characteristics variation of individual amplifier elements. For amplifier elements with greatly different characteristics, a separate input / output matching circuit board with different resistance values is prepared. It needs to be replaced.
本発明が解決しようとする課題は、上記問題を解決し、入出力整合回路基板を交換することなく発振抑制のための調整作業が高精度かつ短時間で行える高周波増幅回路を提供することにある。 The problem to be solved by the present invention is to provide a high-frequency amplifier circuit that solves the above-described problems and that can perform adjustment work for suppressing oscillation with high accuracy and in a short time without replacing the input / output matching circuit board. .
上記課題を達成するために、実施形態の高周波増幅回路は、複数の領域に区分された増幅素子と、前記増幅素子の区分数の入力整合回路と、前記区分数の出力整合回路と、隣接する前記入力整合回路間を接続する一つ以上の除去可能な抵抗を含む第1の抵抗群と、隣接する前記出力整合回路間を接続する一つ以上の除去可能な抵抗を含む第2の抵抗群と、を有する。 In order to achieve the above object, an RF amplifier circuit according to an embodiment is adjacent to an amplification element divided into a plurality of regions, an input matching circuit having the number of sections of the amplification element, and an output matching circuit having the number of sections. A first resistor group including one or more removable resistors that connect the input matching circuits, and a second resistor group including one or more removable resistors that connect the adjacent output matching circuits And having.
以下、発明を実施するための実施形態について図1から図10を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the invention will be described in detail with reference to FIGS. 1 to 10.
(第1の実施形態)
図1は、第1の実施形態の高周波増幅器のブロック構成を示している。図1に示すように、本実施形態の高周波増幅器1は、入力INから入力された高周波信号をN個(Nは2以上の整数)の信号に分岐する高周波分配回路10、分岐信号に対応するN個の入力整合回路11a〜11d(N数を4つの符号で代表して記載する)、同じくN個の増幅領域(12a〜12d)に区分された増幅素子12、N個の出力整合回路13a〜13d、およびN個の増幅された信号を合成する高周波合成回路14を有し、出力OUTから高周波信号出力する。
(First embodiment)
FIG. 1 shows a block configuration of the high-frequency amplifier according to the first embodiment. As shown in FIG. 1, the high-
高周波分配回路10、および高周波合成回路14は、一般的にはトーナメント構造のものを用いるが、その他の方法を用いた構造でも構わない。
The high-
各入力整合回路11は、隣接する入力整合回路間(例えば11aと11b、11cと11dなど)に除去可能な抵抗を1つ以上含む抵抗群15a〜15d(例えば隣接する入力整合回路11aと11b間に配置する抵抗群を15aとする)で接続されている。
Each input matching circuit 11 includes
また同様に、各出力整合回路13は、隣接する出力整合回路間(例えば13aと13b、13cと13dなど)に除去可能な抵抗を1つ以上含む抵抗群16a〜16dで接続されている。
Similarly, each output matching circuit 13 is connected between adjacent output matching circuits (for example, 13a and 13b, 13c and 13d, etc.) by
さらに、高周波分配回路10、入力整合回路11、高周波増幅素子12、出力整合回路13、高周波合成回路14は、区分された増幅領域毎にワイアまたはリボンなどのボンディング手段17a〜17d、18a〜18d、19a〜19dおよび20a〜20dで接続される。
Further, the high-
入力される高周波信号を均等に分配し合成する場合には、高周波分配回路10、および高周波合成回路14の分岐数Nは、通常は2のべき乗数となることが好ましい。また、この分岐数Nは、Sパラメータを用いたシミュレーション結果などから奇モード発振などが起こりにくい最適分岐数を設定することで後述する異常発振が起こりにくくなる。
When the input high frequency signals are evenly distributed and synthesized, it is preferable that the number of branches N of the high
同様に、入力整合回路11、出力整合回路13も分岐数N個に分割されて配置され、その入力整合回路11a〜11d、出力整合回路13a〜13dは、それぞれに接続される増幅領域12a〜12dとインピーダンス整合させるための抵抗、コンデンサおよびインダクタ(ストリップ線路を含む)で構成される。
Similarly, the input matching circuit 11 and the output matching circuit 13 are also divided into N branches, and the
高周波増幅素子12は、数本から十数本のゲート電極からなる単位セルFETをさらに数セルから十数セルを複数並列に配置したモノリシックなFETチップを使用するか、モノリシックなFETチップを複数配置してハイブリッドに実装される増幅領域を形成してもよい。
The high-frequency amplifying
通常、各入力整合回路11、各出力整合回路13を構成する抵抗、コンデンサおよびインダクタの値を調整することで増幅領域12a〜12dの入出力インピーダンスを調整し、異常発振の抑制を行うことができる。しかしボンディングワイア17、18、19、20の長さや、整合回路間に接続される抵抗値を調整するなどの作業は、個人的な勘やノウハウなどに基づいて行われることが多く、調整者の技量によるところが大きい。それでも発振を抑制できないような最悪の場合は、入出力整合回路11,13を別のものと交換するなどの必要が生じる。
Normally, the input / output impedances of the
特に異常発振は、隣接するFETチップ間、またはFETチップの隣接セル間などの隣り合う増幅領域の増幅特性のアンバランスに起因する場合が多いため、本実施形態では各入力整合回路11間、および各出力整合回路13間に除去可能な抵抗を一つ以上含む発振抑制用抵抗群15,16を形成して、発振が抑制される必要数の抵抗を除去できる構成としている。この発振抑制用抵抗群15、16は、異常発振の主原因である隣接する入力整合回路間11および隣接する出力整合回路13間での回り込み電流を消費させることができる。そして抵抗群15,16内の抵抗をひとつずつ除去しながらSパラメータなどの増幅特性を測定することにより、異常発振の抑制が可能な安定点に高周波増幅器1を調整することが可能となる。
In particular, abnormal oscillation is often caused by an imbalance in amplification characteristics of adjacent amplification regions such as between adjacent FET chips or between adjacent cells of the FET chip. Oscillation suppression resistor groups 15 and 16 including one or more removable resistors are formed between the output matching circuits 13 so that a necessary number of resistors for suppressing oscillation can be removed. The oscillation suppression resistor groups 15 and 16 can consume sneak currents between the adjacent input matching circuits 11 and the adjacent output matching circuits 13 which are the main causes of abnormal oscillation. Then, by measuring the amplification characteristics such as the S parameter while removing the resistors in the resistor groups 15 and 16 one by one, the
なお、入力整合回路間11および出力整合回路13間の回り込み電流は、隣り合わない整合回路間でも発生するが、第1段階としては隣接する整合回路間において発振を抑制するための抵抗調整を行うことが望ましい。また、増幅領域の12a〜12dの静特性(しきい値Vth、相互コンダクタンスgmなど)をあらかじめ測定しておき、特性ばらつきの大きいところから抵抗調整を行うことが好ましい。このような調整を行うことによって安定な増幅特性を得ることができる。 Note that the sneak current between the input matching circuits 11 and the output matching circuit 13 is also generated between matching circuits that are not adjacent to each other. However, as a first step, resistance adjustment is performed to suppress oscillation between adjacent matching circuits. It is desirable. In addition, it is preferable that the static characteristics (threshold value Vth, mutual conductance gm, etc.) of 12a to 12d in the amplification region are measured in advance and the resistance adjustment is performed from the point where the characteristic variation is large. By performing such adjustment, a stable amplification characteristic can be obtained.
従って、第1の実施形態によれば、入出力整合回路間に配置した複数の発振抑制用の抵抗群を機械的に除去していくことで増幅領域(増幅素子)間のアンバランス解消することができるため柔軟に発振抑制に対処できるという効果を奏する。 Therefore, according to the first embodiment, the unbalance between the amplification regions (amplifying elements) can be eliminated by mechanically removing the plurality of oscillation suppression resistance groups arranged between the input / output matching circuits. Therefore, it is possible to flexibly cope with oscillation suppression.
(第2の実施形態)
本実施形態は、第1の実施形態をさらに具体化し、高周波信号を4分岐し増幅した後、合成して出力する高周波増幅器回路の構成について説明する。
(Second Embodiment)
In the present embodiment, the configuration of the high-frequency amplifier circuit that further embodies the first embodiment and divides and amplifies the high-frequency signal into four parts and then outputs the synthesized signal will be described.
図2は、本実施形態の高周波増幅器のブロック構成である。本実施形態の高周波増幅器2は、誘電体基板上に形成された4分岐の高周波分配回路基板20、同一誘電体基板上に4つのコンデンサ領域(21a〜21d)が形成された入力整合回路基板21、4つの増幅領域(22a〜22d)に区分された増幅素子22、同一誘電体基板上に4つのコンデンサ領域が形成された出力整合回路基板23、および4つの高周波信号を一つの出力信号に合成する誘電体基板上に形成された高周波合成回路基板24から構成され、それぞれの信号経路がボンディングングワイア27、28、29、30で接続される。尚、増幅素子22はFETを想定しているがバイポーラトランジスタなどの増幅素子でも構わない。
FIG. 2 is a block configuration of the high-frequency amplifier according to this embodiment. The high-
入力整合回路21は、各コンデンサ領域21a〜21d間に1つ以上の除去可能な抵抗を含む抵抗群25a〜25cが接続され、この抵抗群25a〜25cの構造はエアブリッジ構造を有する。
In the
また、出力整合回路23は、入力整合回路21と同様に、各コンデンサ領域23a〜23d間に1つ以上の除去可能な抵抗を含む抵抗群26a〜26cが接続され、この抵抗群26a〜26cの構造はエアブリッジ構造を有する。これらエアブリッジ構造の抵抗群25,26は除去が可能である。抵抗の除去方法は、例えばブローブなどの細針によってメカニカルに除去したり、レーザ照射などによって焼き切ることなどが考えられる。
Similarly to the
入力端子INから4分岐された高周波信号の一つの流れについて説明すると、ボンディングワイア27aとコンデンサ領域21aおよびボンディングワイア28aによって入力整合回路が形成され、この入力整合回路を通過した後、増幅領域22aのゲートに入力される。また、増幅領域22aのソースから出力される高周波信号は、ボンディングワイア29aとコンデンサ領域23aおよびボンディングワイア30aによって形成される出力整合回路を通過して高周波合成回路24の4ポートの一つに入力される。
A flow of the high-frequency signal branched into four from the input terminal IN will be described. An input matching circuit is formed by the
以上の高周波増幅器2の構成を等価回路で表したのが図3である。ここでは、例えば、ボンディングワイア27aとコンデンサ領域21aおよびボンディングワイア28aで形成される入力整合回路31a、およびボンディングワイア29aとコンデンサ領域23aおよびボンディングワイア30aで形成される出力整合回路32aなどを明記し、さらに除去可能な抵抗群25a〜25c、26a〜26cを可変抵抗として示している。
FIG. 3 shows the configuration of the above high-
また、図4には図2で示す高周波増幅器回路が実装されるモジュールの外観図を示している。モジュール4は、金メッキされたCu(銅)などの放熱用金属ベース40上に図2で示す高周波分配回路20、入力整合回路21、増幅素子22、出力整合回路23、高周波合成回路24(図示せず)を実装し、入力IN、出力OUTは、それぞれフィードスルータイプの入出力端子41、42に接続される。増幅素子22は、その信頼性確保のためフレーム43と蓋44によってハーメチック封止される。このパッケージを筐体などに固定するために固定フランジ45が放熱用金属ベース40と一体になるように構成されている。この固定フランジ45をネジで筐体に固定することで高周波グランドと放熱を確保する。このように構成された高周波増幅器を内部整合型電力増幅器と呼ぶ。
FIG. 4 shows an external view of a module on which the high-frequency amplifier circuit shown in FIG. 2 is mounted. The
図5は、入力整合回路基板21の上面図(a)と、図2で示すA−A’での断面図(b)を示している。なお、エアブリッジ構造の抵抗断面を示すため、図2とは90度回転させた方向から図示している。また、出力整合回路基板23に対しても形成するブリッジ構造の抵抗値が異なるだけで構造は全く同じである。従って入力整合回路基板21について説明する。
FIG. 5 shows a top view (a) of the input matching
入力整合回路基板21は、セラミックなどの誘電体基板50の底面にAuなどの金属によって下部メタル層51が形成され、この下部メタル層51が高周波グランドとなる。誘電体基板50上面には、コンデンサ領域21a〜21dを形成する上部メタル層52a〜52dが増幅素子22の増幅領域数(N=4)だけ分割されて形成され、下部メタル層51とでコンデンサ領域21a〜21dを形成する。
In the input
また、上部メタル層52a〜52d間を橋渡しするようにエアブリッジ構造の抵抗25a〜25cが形成される(以下エアブリッジ抵抗と称する)。
Further,
また図5(b)では、上部メタル層52a〜52dとエアブリッジ抵抗25a〜25cとを接着するための層構造として接着層53を記載しているが、これは接着という目的の他にエアブリッジ抵抗25a〜25cと誘電体基板50とで形成される空隙高さを調整し、エアブリッジ抵抗25をメカニカルに除去しやすくする効果と、エアブリッジ抵抗25の寄生容量を低減させる効果を持つ。ただし、この接着層53は必須のものではなく必要に応じて採用する。
In FIG. 5B, an
従来のように抵抗層をアルミナなどの高誘電率の基板上に密着して形成すると高周波グランドとの容量が発生する。この寄生容量があると、異常発振を止めるために抵抗を除去する度に容量値が変化してしまうため、入力整合回路31a〜31d、出力整合回路32a〜32dのインピーダンス整合値も変化し都合が良くない。
When the resistance layer is formed in close contact with a high dielectric constant substrate such as alumina as in the prior art, a capacitance with a high frequency ground is generated. If this parasitic capacitance is present, the capacitance value changes every time the resistor is removed in order to stop abnormal oscillation. Therefore, the impedance matching values of the
従って、本実施形態のエアブリッジ抵抗を使用すれば、高周波グランドとの容量がほとんど無視できるため、入力整合回路31a〜31d、出力整合回路32a〜32dインピーダンス整合値を変化させることがなく、精度よく異常発振の制御が行える。
Therefore, if the air bridge resistor of the present embodiment is used, the capacitance with the high frequency ground can be almost ignored, so that the impedance matching values of the
次に、図6を用いてエアブリッジ抵抗25の形成プロセスについて説明する。ここで、入力整合回路基板21、出力整合回路基板23には、誘電体基板50に対し上部メタル層52、下部メタル層51はすでに形成されているものとする。
Next, a process for forming the air bridge resistor 25 will be described with reference to FIG. Here, it is assumed that the upper metal layer 52 and the
図6(a)において、上部メタル層52a〜52d間のエアブリッジ抵抗25、26を形成する領域に、第1のレジスト61によってパターニングを行う。さらに図6(b)において、上部メタル層間52a〜52dのエアブリッジ抵抗を形成しない領域に第2のレジスト62によってパターニングを行う。第2のレジスト62のうち点線で示したところは、形成すべきエアブリッジ抵抗25、26よりも奥行き方向に形成していることを示している。第2のレジスト62は、後述するようにリフトオフなどの手法を用いるため、比較的厚膜でエッジが急峻に形成できるものを用いる。
In FIG. 6A, patterning is performed by the first resist 61 in a region where the air bridge resistors 25 and 26 between the
図6(c)において、例えばNiCrなどの金属を蒸着などの手法を用いて薄膜抵抗層63を全面に形成する。
In FIG. 6C, a thin
図6(d)において、第2のレジスト62をリフトオフなどの手法を用いて除去する。この時、リフトオフによってエアブリッジ抵抗25、26を形成しない部分の抵抗層63が第2のレジスト62とともに除去される。リフトオフの手法を用いる場合、第1のレジスト61はこのリフトオフ時に溶解しないレジストである必要がある。
In FIG. 6D, the second resist 62 is removed using a technique such as lift-off. At this time, a portion of the
図6(e)において、第1のレジスト61をアッシングなどの手法を用いて除去する。このような形成プロセスを採用することにより、セラミックなどの誘電体基板50上にエアブリッジ抵抗25a〜25c(26a〜26c)を形成することができる。なお、上部メタル層52a〜52dと抵抗層63が直接接着できない場合などでは、必要な部分に接着層53を形成するプロセスを追加する。
In FIG. 6E, the first resist 61 is removed using a technique such as ashing. By adopting such a formation process, the
以上述べたように、第2の実施形態によれば、セラミックなどの誘電体基板上にエアブリッジ構造の抵抗層を形成することができるため、これらの抵抗層をメカニカルに除去することで容易に精度よく異常発振の抑制が行える。 As described above, according to the second embodiment, since the resistance layer of the air bridge structure can be formed on the dielectric substrate such as ceramic, it is easy to mechanically remove these resistance layers. Abnormal oscillation can be suppressed with high accuracy.
(第3の実施形態)
本実施形態では、異常発振を抑制するためのエアブリッジ抵抗の配置例について説明する。図7は第1の配置例である。入力整合回路基板21もしくは出力整合回路基板23上に形成されたコンデンサ領域21a〜21d(23a〜23d)のうち、隣り合うコンデンサ領域を代表して70aおよび70bとして記載している。コンデンサ領域70a、70b間には抵抗群として複数のエアブリッジ抵抗が配置され、ここで例示する5つのエアブリッジ抵抗71〜75はすべて同じ抵抗値とする。図6で示したように、通常蒸着などで抵抗層63を形成する場合にはシート抵抗値は略等しくなることから、各エアブリッジ抵抗71〜75の抵抗値を等しくする場合には、各エアブリッジ抵抗71〜75は同じ大きさとなる。
(Third embodiment)
In this embodiment, an arrangement example of air bridge resistors for suppressing abnormal oscillation will be described. FIG. 7 shows a first arrangement example. Of the
この構成においては、コンデンサ領域70a、70b間に発生するアンバランスな電圧ΔVに対して、エアブリッジ抵抗に消費させる電力をエアブリッジ抵抗の個数(整数倍のコンダクタンス値)によって調整することができる。アンバランスな電圧ΔVは、各増幅領域のしきい値(Vth)や相互コンダクタンス(gm)などのばらつきなどが原因である。
In this configuration, the power consumed by the air bridge resistor can be adjusted by the number of air bridge resistors (an integral multiple conductance value) with respect to the unbalanced voltage ΔV generated between the
また、第2の配置例を図8に示す。この配置例では、エアブリッジ抵抗81〜85を右から順番に除去することにより、並列合成抵抗値の増加分を等しくすることが可能な配置となっている。
A second arrangement example is shown in FIG. In this arrangement example, by removing the
すなわち、エアブリッジ抵抗81〜85の合成抵抗値をRtとすると、エアブリッジ抵抗81の抵抗値を5Rt、エアブリッジ抵抗82の抵抗値を20Rt、エアブリッジ抵抗83の抵抗値を12Rt、エアブリッジ抵抗84の抵抗値を6Rt、エアブリッジ抵抗85の抵抗値を2Rtとするエアブリッジ抵抗群が配置されている。
That is, assuming that the combined resistance value of the
この例では、エアブリッジ抵抗を一つも除去しない場合は、すべてのエアブリッジ抵抗81〜85の合成抵抗値はRtとなる。エアブリッジ抵抗85を除去すると合成抵抗値は2Rtとなる。次にエアブリッジ抵抗84を除去すると、合成抵抗値は3Rtとなる。さらに、エアブリッジ抵抗83を除去すると、合成抵抗値は4Rtとなり、エアブリッジ抵抗82を除去すると、合成抵抗値は5Rtとなる。
In this example, when no air bridge resistor is removed, the combined resistance value of all the
この様子をグラフで示したのが図9である。横軸を並列抵抗数とし、縦軸をエアブリッジ抵抗を一つも除去しない時の並列合成抵抗値で規格化した並列合成抵抗値の変化を示している。これにより、エアブリッジ抵抗81〜85を順番に除去することで並列合成抵抗値が一次関数的変化することがわかる。 FIG. 9 shows this state in a graph. The horizontal axis represents the number of parallel resistors, and the vertical axis represents the change in the parallel combined resistance value normalized by the parallel combined resistance value when no air bridge resistor is removed. Thereby, it turns out that parallel synthetic | combination resistance value changes linearly by removing the air bridge resistors 81-85 in order.
異常発振の抑制は、コンデンサ領域70a、70b間の並列合成抵抗値を、各増幅領域の入力インピーダンスまたは出力インピーダンスの抵抗分よりは大きく、隣接する高周波分配回路間または、高周波合成回路間を回り込むインピーダンスの抵抗分より小さい抵抗値にすることが効果的であることから、これらのインピーダンスの抵抗分の範囲内でエアブリッジ抵抗を順番に除去することで、発振抑制に対して最適な抵抗値に設定することが可能である。なお、各整合回路間に配置する抵抗群それぞれにおいて、抵抗値の調整範囲、調整抵抗数、抵抗値はシミュレーションにより設定する。
In order to suppress abnormal oscillation, the parallel combined resistance value between the
図10は、エアブリッジ抵抗の第3の配置例である。この配置例では、エアブリッジ抵抗101〜105のコンダクタンスを基準となるエアブリッジ抵抗105に対して左に配置された抵抗ほど2のべき乗で増加させたものである。すなわち、エアブリッジ抵抗104のコンダクタンスは、エアブリッジ抵抗105の2倍であり、エアブリッジ抵抗103のコンダクタンス値は4倍、エアブリッジ抵抗102のコンダクタンスは8倍、エアブリッジ抵抗101のコンダクタンスは16倍となっている。
FIG. 10 is a third arrangement example of air bridge resistors. In this arrangement example, the conductance of the
このような配置例においては、発振抑制のために調整すべきコンダクタンス値がわかっていれば、1から31段階の広い範囲でのコンダクタンス設定が可能となる。 In such an arrangement example, if the conductance value to be adjusted to suppress oscillation is known, conductance can be set in a wide range of 1 to 31 steps.
入力整合回路基板21または出力整合回路基板23において、個々のコンデンサ領域70a、70b間の抵抗配置は、以上示したようなエアブリッジ抵抗の配置例の任意の組み合わせの構成をとることが可能である。
In the input matching
また、本実施形態では、抵抗群を構成する抵抗数を5つとして説明したが、抵抗数は1つ以上の任意の数で構わない。抵抗群の中には除去できない抵抗を含めても構わない。 In the present embodiment, the number of resistors constituting the resistor group is described as five. However, the number of resistors may be any number of one or more. Resistances that cannot be removed may be included in the resistance group.
以上述べたように、本実施形態によれば、内部整合型FET増幅器などの高周波増幅器において、整合回路間を接続するエアブリッジ抵抗をメカニカルに除去することで、高周波増幅器の異常発振を抑制することが可能である。除去可能な抵抗が配置されていることで整合回路基板を交換する必要ななく、高周波増幅器回路をモジュール内に実装した状態で発振抑制が可能である。 As described above, according to the present embodiment, in the high frequency amplifier such as the internal matching FET amplifier, the abnormal oscillation of the high frequency amplifier is suppressed by mechanically removing the air bridge resistor connecting the matching circuits. Is possible. Since the removable resistor is arranged, it is not necessary to replace the matching circuit board, and oscillation can be suppressed in a state where the high frequency amplifier circuit is mounted in the module.
また、抵抗群の抵抗値がある所定の規則によって配置されていることにより、発振抑制のために必要な抵抗値が選択できるため、精度が高く安定性の高い発振抑制が行える。また、調整時間も短時間で済むという効果を奏する。 In addition, since the resistance value of the resistor group is arranged according to a predetermined rule, a resistance value necessary for suppressing the oscillation can be selected, so that the oscillation can be suppressed with high accuracy and high stability. Also, the adjustment time can be shortened.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.
10…高周波分配回路
11…入力整合回路
12…増幅素子
13…出力整合回路
14…高周波合成回路
15、16…抵抗群
17,18、19、20…ボンディング手段
20…高周波分配回路基板
21…入力整合回路基板
21a、21b、21c、21d…コンデンサ領域
22…FET
23…出力整合回路基板
23a、23b、23c、23d…コンデンサ領域
24…高周波合成回路基板
25、26…エアブリッジ抵抗群
27、28、29、30…ボンディングワイア
DESCRIPTION OF
23 ... Output
Claims (7)
前記増幅素子の区分数の入力整合回路と、
前記区分数の出力整合回路と、
隣接する前記入力整合回路間を接続する一つ以上の除去可能な抵抗を含む第1の抵抗群と、
隣接する前記出力整合回路間を接続する一つ以上の除去可能な抵抗を含む第2の抵抗群と、
を有する高周波増幅器。 An amplifying element divided into a plurality of regions;
An input matching circuit of the number of sections of the amplifying element;
The number of output matching circuits; and
A first group of resistors including one or more removable resistors connecting adjacent input matching circuits;
A second group of resistors including one or more removable resistors connecting between the adjacent output matching circuits;
A high frequency amplifier.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201941A JP2013065938A (en) | 2011-09-15 | 2011-09-15 | High frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011201941A JP2013065938A (en) | 2011-09-15 | 2011-09-15 | High frequency amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013065938A true JP2013065938A (en) | 2013-04-11 |
Family
ID=48189073
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011201941A Withdrawn JP2013065938A (en) | 2011-09-15 | 2011-09-15 | High frequency amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013065938A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016136685A (en) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | Semiconductor device |
US9503035B2 (en) | 2013-12-18 | 2016-11-22 | Tdk Corporation | High-frequency amplifier |
JP2020536411A (en) * | 2017-10-03 | 2020-12-10 | クリー インコーポレイテッドCree Inc. | Transistor amplifiers with node splits for loop stability and related methods |
JP2021072458A (en) * | 2019-10-29 | 2021-05-06 | 三菱電機株式会社 | Amplitude equalizer |
-
2011
- 2011-09-15 JP JP2011201941A patent/JP2013065938A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9503035B2 (en) | 2013-12-18 | 2016-11-22 | Tdk Corporation | High-frequency amplifier |
JP2016136685A (en) * | 2015-01-23 | 2016-07-28 | 三菱電機株式会社 | Semiconductor device |
JP2020536411A (en) * | 2017-10-03 | 2020-12-10 | クリー インコーポレイテッドCree Inc. | Transistor amplifiers with node splits for loop stability and related methods |
JP7154284B2 (en) | 2017-10-03 | 2022-10-17 | ウルフスピード インコーポレイテッド | Transistor amplifier with node splitting for loop stability and related methods |
JP2021072458A (en) * | 2019-10-29 | 2021-05-06 | 三菱電機株式会社 | Amplitude equalizer |
JP7394584B2 (en) | 2019-10-29 | 2023-12-08 | 三菱電機株式会社 | amplitude equalizer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8110932B2 (en) | Semiconductor circuit with amplifier, bond wires and inductance compensating bond wire | |
JP2005311852A (en) | High frequency amplifying device | |
CN107005204B (en) | Output matching network with single combined series and parallel capacitor assembly | |
JP2013065938A (en) | High frequency amplifier | |
JP3793069B2 (en) | Semiconductor device | |
JP6272102B2 (en) | Cascode amplifier | |
US8421537B2 (en) | Electronic circuit | |
WO2023109425A1 (en) | Power amplifier and radio frequency chip | |
US11533026B2 (en) | Amplifier module | |
TWI383584B (en) | Method of compensating parasitic coupling between rf or microwave transistors in the same package,packaged electronic device,rf amplifier,and microwave amplifier | |
US20070118776A1 (en) | Power amplifier | |
JP2007036786A (en) | High-frequency power amplifier apparatus | |
US10855227B2 (en) | Distortion compensation circuit | |
Pantoli et al. | Class AB gyrator-based active inductor | |
JP4380553B2 (en) | High power amplifier circuit | |
KR100977476B1 (en) | High frequency power amplifier | |
WO2023100285A1 (en) | Addition circuit | |
JPWO2018109926A1 (en) | Semiconductor device | |
JP5217728B2 (en) | amplifier | |
JPS58221512A (en) | Matching device | |
JP4370932B2 (en) | Microwave amplifier circuit | |
JP6532618B2 (en) | High frequency circuit and high frequency power amplifier | |
EP3407487A1 (en) | High linearity signal amplifier | |
JP4425755B2 (en) | Differential amplifier circuit | |
JP2006148190A (en) | Differential amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |