JP2013051600A - Audio signal processing circuit, audio system using the same, and electronic apparatus - Google Patents

Audio signal processing circuit, audio system using the same, and electronic apparatus Download PDF

Info

Publication number
JP2013051600A
JP2013051600A JP2011189332A JP2011189332A JP2013051600A JP 2013051600 A JP2013051600 A JP 2013051600A JP 2011189332 A JP2011189332 A JP 2011189332A JP 2011189332 A JP2011189332 A JP 2011189332A JP 2013051600 A JP2013051600 A JP 2013051600A
Authority
JP
Japan
Prior art keywords
audio signal
processing circuit
signal
sub
sub audio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011189332A
Other languages
Japanese (ja)
Other versions
JP5877018B2 (en
Inventor
Moto Yamada
望人 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011189332A priority Critical patent/JP5877018B2/en
Publication of JP2013051600A publication Critical patent/JP2013051600A/en
Application granted granted Critical
Publication of JP5877018B2 publication Critical patent/JP5877018B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuit For Audible Band Transducer (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve sound quality reproduced from an audio system or apparatus.SOLUTION: An adder 10 adds a main audio signal S1 and a sub audio signal S2. A selector 20 receives a mixed audio signal S3 output from the adder 10 and the main audio signal S1 and selects either one of them. The control section 30 makes a selector 20 select an output signal of the adder 10 when the level of the sub audio signal S2 is larger than a predetermined threshold value and, when smaller than the threshold value, select the main audio signal S1.

Description

本発明は、オーディオ信号に対して信号処理を行う信号処理回路に関する。   The present invention relates to a signal processing circuit that performs signal processing on an audio signal.

車載オーディオ、ホームオーディオ、TV会議システム、ハンズフリーホンやテレビをはじめとするオーディオシステムやオーディオ再生機能を備える電子機器において、複数のオーディオ信号を混合するミキシング処理が行われる。たとえば車載オーディオシステムでは、CDプレイヤやシリコンオーディオプレイヤ、ラジオからのメインオーディオ信号をスピーカから再生する。そしてカーナビゲーションシステムが音声案内用のサブオーディオ信号を発生すると、メインオーディオ信号にサブオーディオ信号をミキシングして、スピーカから出力する。   In an in-vehicle audio system, a home audio system, a TV conference system, an audio system such as a hands-free phone or a television, and an electronic device having an audio playback function, a mixing process for mixing a plurality of audio signals is performed. For example, in an in-vehicle audio system, a main audio signal from a CD player, a silicon audio player, or a radio is reproduced from a speaker. When the car navigation system generates a sub audio signal for voice guidance, the sub audio signal is mixed with the main audio signal and output from the speaker.

特開2002−169567号公報JP 2002-169567 A

本発明者は、かかるオーディオシステムにおいて検討した結果、以下の課題を認識するに至った。
オーディオシステムにおいて、サブオーディオ信号は常に発生するわけではなく、無音状態が存在する。サブオーディオ信号の無音状態においてもミキシング機能を動作させていると、サブオーディオ信号に混入するノイズがミキサーによって増幅され、あるいはミキサー自体が発生するノイズによって、スピーカやヘッドホンから出力される音質が劣化するという問題がある。
As a result of studies on such an audio system, the present inventor has recognized the following problems.
In audio systems, sub-audio signals do not always occur and there is a silence condition. If the mixing function is activated even when the sub audio signal is silent, the noise mixed in the sub audio signal is amplified by the mixer, or the sound quality output from the speakers and headphones deteriorates due to the noise generated by the mixer itself. There is a problem.

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的は、オーディオシステムあるいは電子機器から再生される音質の改善にある。   The present invention has been made in view of such problems, and an exemplary object of an aspect thereof is to improve sound quality reproduced from an audio system or an electronic device.

本発明のある態様は、オーディオ信号処理回路に関する。オーディオ信号処理回路は、メインオーディオ信号が入力されるメイン入力端子と、メインオーディオ信号と混合すべきサブオーディオ信号が入力されるミックス入力端子と、メインオーディオ信号とサブオーディオ信号を加算する加算器と、加算器の出力信号とメインオーディオ信号を受け、一方を選択して出力するセレクタと、セレクタにより選択された信号を出力するための出力端子と、サブオーディオ信号のレベルを所定のしきい値と比較することにより、サブオーディオ信号の入力の有無を判定し、サブオーディオ信号の入力状態においてセレクタに加算器の出力信号を選択させ、サブオーディオ信号の非入力状態においてセレクタにメインオーディオ信号を選択させる制御部と、を備えて、ひとつの半導体基板上に一体集積化される。   One embodiment of the present invention relates to an audio signal processing circuit. The audio signal processing circuit includes a main input terminal to which a main audio signal is input, a mix input terminal to which a sub audio signal to be mixed with the main audio signal is input, an adder for adding the main audio signal and the sub audio signal, A selector that receives the output signal of the adder and the main audio signal and selects and outputs one; an output terminal for outputting the signal selected by the selector; and a level of the sub audio signal as a predetermined threshold value. By comparing, it is determined whether or not a sub audio signal is input, the selector selects the output signal of the adder in the sub audio signal input state, and the selector selects the main audio signal in the non-input state of the sub audio signal. And a control unit, integrated on a single semiconductor substrate. That.

この態様によると、オーディオ信号処理回路は、外部からの制御を受けることなく、自律的にサブオーディオ信号の入力の有無を判定し、サブオーディオ信号が入力されていないときには、セレクタによってメインオーディオ信号を選択させることにより、ミキシング機能を停止することができる。そして、ミキシング機能が停止するときに出力されるメインオーディオ信号は加算器を経由しないため、ノイズの影響が低減されており、音質を改善することができる。
なお、「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
According to this aspect, the audio signal processing circuit autonomously determines whether or not a sub audio signal is input without receiving external control, and when the sub audio signal is not input, the selector selects the main audio signal. By making the selection, the mixing function can be stopped. Since the main audio signal output when the mixing function is stopped does not pass through the adder, the influence of noise is reduced and the sound quality can be improved.
Note that “integrated integration” includes the case where all the circuit components are formed on a semiconductor substrate and the case where the main components of the circuit are integrated, and is used for adjusting circuit constants. Part of the resistors, capacitors, and the like may be provided outside the semiconductor substrate.

ある態様のオーディオ信号処理回路は、加算器の前段に設けられ、メインオーディオ信号を可変の利得で増幅する第1増幅器をさらに備えてもよい。制御部は、サブオーディオ信号の入力状態において、第1増幅器の利得を所定レベルに低下させてもよい。
この態様によると、外部からの制御を受けることなく、自律的に、ミキシング状態と非ミキシング状態における、メインオーディオ信号のレベルを変化させることができる。
The audio signal processing circuit according to an aspect may further include a first amplifier that is provided before the adder and amplifies the main audio signal with a variable gain. The control unit may reduce the gain of the first amplifier to a predetermined level in the input state of the sub audio signal.
According to this aspect, it is possible to autonomously change the level of the main audio signal in the mixing state and the non-mixing state without receiving external control.

制御部は、サブオーディオ信号が上側しきい値より高いときに所定レベルとなる第1比較信号を生成する上側コンパレータと、サブオーディオ信号が下側しきい値より低いときに所定レベルとなる第2比較信号を生成する下側コンパレータと、第1比較信号と第2比較信号の論理和に応じた検出信号を生成する論理ゲートと、検出信号が、所定の判定期間、連続して所定レベルと異なるレベルを持続するとき、サブオーディオ信号の非入力状態と判定する判定部と、を含んでもよい。   The control unit generates an upper comparator that generates a first comparison signal that is at a predetermined level when the sub audio signal is higher than the upper threshold, and a second that is at the predetermined level when the sub audio signal is lower than the lower threshold. The lower comparator that generates the comparison signal, the logic gate that generates the detection signal corresponding to the logical sum of the first comparison signal and the second comparison signal, and the detection signal continuously differ from the predetermined level for a predetermined determination period. A determination unit that determines that the sub audio signal is not input when the level is maintained.

制御部は、検出信号が所定レベルとなる度にリセットされるとともに、検出信号が所定レベルと異なるレベルをとる間、カウント動作を行うカウンタを含んでもよい。判定部は、カウンタのカウント値が所定値に達すると、サブオーディオ信号の入力状態と判定してもよい。   The control unit may include a counter that is reset each time the detection signal reaches a predetermined level and that performs a counting operation while the detection signal takes a level different from the predetermined level. The determination unit may determine that the sub audio signal is in an input state when the count value of the counter reaches a predetermined value.

本発明の別の態様は、オーディオシステムあるいは電子機器に関する。このオーディオシステムまたは電子機器は、メインオーディオ信号を生成する第1音源と、サブオーディオ信号を生成する第2音源と、メインオーディオ信号と、サブオーディオ信号を受けるオーディオ信号処理回路と、オーディオ信号処理回路から出力されるオーディオ信号によって駆動される電気音響変換素子と、を備えてもよい。   Another embodiment of the present invention relates to an audio system or an electronic device. The audio system or electronic device includes a first sound source that generates a main audio signal, a second sound source that generates a sub audio signal, a main audio signal, an audio signal processing circuit that receives the sub audio signal, and an audio signal processing circuit. And an electroacoustic transducer driven by an audio signal output from the computer.

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, and the like are also effective as an aspect of the present invention.

本発明に係る信号増幅回路によれば、音質を改善できる。   The signal amplification circuit according to the present invention can improve sound quality.

実施の形態に係る信号処理回路の構成を示すブロック図である。It is a block diagram which shows the structure of the signal processing circuit which concerns on embodiment. 制御部によるサブオーディオ信号の入力判定を示す波形図である。It is a wave form diagram which shows the input determination of the sub audio signal by a control part. 図1の信号処理回路の動作を示す波形図である。It is a wave form diagram which shows operation | movement of the signal processing circuit of FIG.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Aと部材Bが接続」された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。   In this specification, “the state in which the member A and the member B are connected” means that the member A and the member B are physically directly connected, or the member A and the member B are electrically connected to each other. It includes a case where the connection state is not indirectly affected, or the connection and the connection are indirectly made through other members that do not impair the functions and effects achieved by the connection. Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as their electric It includes cases where the connection is indirectly made through other members that do not substantially affect the general connection state, or that do not impair the functions and effects achieved by their combination.

図1は、実施の形態に係る信号処理回路100の構成を示すブロック図である。信号処理回路100は、オーディオ信号の音量を調節し、増幅し、帯域補正を行って、後段のスピーカやヘッドホンをはじめとする電気音響変換素子(以下、スピーカSPという)へと出力する。信号処理回路100は、第1音源4a、第2音源4b、アンプ6およびスピーカSPとともに、オーディオシステム2を構成する。   FIG. 1 is a block diagram showing a configuration of a signal processing circuit 100 according to the embodiment. The signal processing circuit 100 adjusts and amplifies the volume of the audio signal, performs band correction, and outputs the resultant signal to an electroacoustic transducer (hereinafter referred to as a speaker SP) including a subsequent speaker and headphones. The signal processing circuit 100 constitutes the audio system 2 together with the first sound source 4a, the second sound source 4b, the amplifier 6, and the speaker SP.

オーディオシステム2は、たとえば車載用オーディオシステムである。第1音源4aは、車載CDプレイヤや車載DVDプレイヤ、携帯電話や携帯オーディオプレイヤであり、メインオーディオ信号S1を生成する。本実施の形態では、理解の容易と説明の簡易化を目的として、オーディオ信号がモノラルであるものとするが、実際にはステレオオーディオ信号であってもよい。ステレオの場合、LチャンネルとRチャンネルそれぞれについて、図1と同様の構成が設けられることは当業者に理解される。   The audio system 2 is an in-vehicle audio system, for example. The first sound source 4a is an in-vehicle CD player, an in-vehicle DVD player, a mobile phone or a mobile audio player, and generates the main audio signal S1. In the present embodiment, the audio signal is assumed to be monaural for the purpose of easy understanding and simplification of description, but in reality it may be a stereo audio signal. It will be understood by those skilled in the art that in the case of stereo, the same configuration as that of FIG. 1 is provided for each of the L channel and the R channel.

第2音源4bは、カーナビゲーションシステムなどであり、サブオーディオ信号S2を生成する。たとえばサブオーディオ信号S2は、音声案内のための信号である。   The second sound source 4b is a car navigation system or the like, and generates a sub audio signal S2. For example, the sub audio signal S2 is a signal for voice guidance.

信号処理回路100は、メイン入力端子P1にメインオーディオ信号S1を受け、ミックス入力端子P2にサブオーディオ信号S2を受ける。信号処理回路100は、メインオーディオ信号S1とサブオーディオ信号S2それぞれに対して、所定の信号処理を施し、それらをミキシングして出力端子P3から出力する。信号処理回路100は、ひとつの半導体基板上に一体集積化された機能IC(Integrated Circuit)であり、ASP(Audio Signal ProcessorあるいはAudio Sound Processor、Analog Sound Processor)とも称される。   The signal processing circuit 100 receives the main audio signal S1 at the main input terminal P1 and the sub audio signal S2 at the mix input terminal P2. The signal processing circuit 100 performs predetermined signal processing on each of the main audio signal S1 and the sub audio signal S2, mixes them, and outputs them from the output terminal P3. The signal processing circuit 100 is a functional IC (Integrated Circuit) integrated on a single semiconductor substrate, and is also called ASP (Audio Signal Processor, Audio Sound Processor, Analog Sound Processor).

アンプ6は、信号処理回路100から出力されたオーディオ信号S4を増幅し、スピーカSPを駆動する。アンプ6は、信号処理回路100の一部として構成されてもよい。   The amplifier 6 amplifies the audio signal S4 output from the signal processing circuit 100 and drives the speaker SP. The amplifier 6 may be configured as a part of the signal processing circuit 100.

信号処理回路100は、加算器10、セレクタ20、制御部30、第1増幅器40、第2増幅器42を備える。   The signal processing circuit 100 includes an adder 10, a selector 20, a control unit 30, a first amplifier 40, and a second amplifier 42.

第1増幅器40は、可変利得増幅器であり、メイン入力端子P1に入力されたメインオーディオ信号S1を、設定された利得g1で増幅する。本明細書において、「増幅」とは利得が1より大きい場合の他、利得が1の場合、さらには1より小さい減衰も含む概念である。第2増幅器42も、可変利得増幅器であり、ミックス入力端子P2に入力されたサブオーディオ信号S2を、設定された利得g2で増幅する。メインオーディオ信号S1とサブオーディオ信号S2のミキシングの比率は、利得g1および利得g2に応じて定められる。   The first amplifier 40 is a variable gain amplifier, and amplifies the main audio signal S1 input to the main input terminal P1 with a set gain g1. In this specification, “amplification” is a concept including not only the case where the gain is greater than 1, but also the case where the gain is 1, and further includes an attenuation smaller than 1. The second amplifier 42 is also a variable gain amplifier, and amplifies the sub audio signal S2 input to the mix input terminal P2 with the set gain g2. The mixing ratio between the main audio signal S1 and the sub audio signal S2 is determined according to the gain g1 and the gain g2.

加算器10は、第1増幅器40により増幅されたメインオーディオ信号S1’と第2増幅器42により増幅されたサブオーディオ信号S2’を加算する。加算器10は、抵抗R1〜R4、演算増幅器12を含むアナログ加算器で構成される。なお加算器10の構成は特に限定されず、その他の形式の加算器を用いてもよい。   The adder 10 adds the main audio signal S1 'amplified by the first amplifier 40 and the sub audio signal S2' amplified by the second amplifier 42. The adder 10 is composed of an analog adder including resistors R1 to R4 and an operational amplifier 12. The configuration of the adder 10 is not particularly limited, and other types of adders may be used.

加算器10から出力されるミックスドオーディオ信号S3は、メインオーディオ信号S1’とサブオーディオ信号S2’をミキシングした信号となる。セレクタ20は、加算器10の出力信号S3と、メインオーディオ信号S1’を受け、一方を選択して出力する。セレクタ20により選択されたオーディオ信号S4は、出力端子P3から出力される。信号処理回路100は、各オーディオ信号S1、S2、S1’、S2’、S3、S4の経路上に、フィルタやその他の回路を備えてもよいが、図1では省略されている。   The mixed audio signal S3 output from the adder 10 is a signal obtained by mixing the main audio signal S1 'and the sub audio signal S2'. The selector 20 receives the output signal S3 of the adder 10 and the main audio signal S1 ', selects one of them, and outputs it. The audio signal S4 selected by the selector 20 is output from the output terminal P3. The signal processing circuit 100 may include filters and other circuits on the paths of the audio signals S1, S2, S1 ', S2', S3, and S4, but is omitted in FIG.

制御部30は、サブオーディオ信号S2のレベルが所定のしきい値より大きいときに、すなわちサブオーディオ信号S2が有意なレベルを有しているときに、セレクタ20に加算器10の出力信号S3を選択させる。反対にサブオーディオ信号S2のレベルが所定のしきい値より小さいときには、すなわちサブオーディオ信号S2が非有意なレベルを有する場合、言い換えれば無音状態である場合に、セレクタ20にメインオーディオ信号S1’を選択させる。   When the level of the sub audio signal S2 is greater than a predetermined threshold, that is, when the sub audio signal S2 has a significant level, the control unit 30 outputs the output signal S3 of the adder 10 to the selector 20. Let them choose. On the contrary, when the level of the sub audio signal S2 is smaller than the predetermined threshold value, that is, when the sub audio signal S2 has a non-significant level, in other words, in the silent state, the main audio signal S1 ′ is input to the selector 20. Let them choose.

制御部30は、アナログ部30aとデジタル部30bで構成される。アナログ部30aは、可変電圧源32U、32L、上側コンパレータCP1、下側コンパレータCP2、論理ゲートOR1を備える。   The control unit 30 includes an analog unit 30a and a digital unit 30b. The analog unit 30a includes variable voltage sources 32U and 32L, an upper comparator CP1, a lower comparator CP2, and a logic gate OR1.

可変電圧源32U、32Lはそれぞれ、上側しきい値電圧VTH_U、下側しきい値電圧VTH_Lを生成する。上側コンパレータCP1は、サブオーディオ信号S2の電圧レベルVS2を上側しきい値電圧VTH_Uと比較し、VS2>VTH_Uのときに所定レベル(本実施の形態においてハイレベルとする)となる第1比較信号SD_Uを生成する。
下側コンパレータCP2は、サブオーディオ信号S2の電圧レベルを下側しきい値電圧VTH_Lと比較し、VS2<VTH_Lのときに所定レベル(ハイレベル)となる第2比較信号SD_Lを生成する。論理ゲートOR1は、第1比較信号SD_Hと第2比較信号SD_Lを受け、それらの論理和に応じた検出信号SD_ORを生成する。検出信号SD_ORは、第1比較信号SD_Hと第2比較信号SD_Lの少なくとも一方がハイレベルのとき、すなわち、VS2>VTH_UまたはVS2<VTH_Lのときに所定レベル(本実施の形態においてハイレベル)となる。
The variable voltage sources 32U and 32L generate the upper threshold voltage V TH_U and the lower threshold voltage V TH_L , respectively. The upper comparator CP1 compares the voltage level V S2 of the sub audio signal S2 with the upper threshold voltage V TH_U, and becomes a predetermined level (high level in this embodiment) when V S2 > V TH_U . One comparison signal SD_U is generated.
The lower comparator CP2 compares the voltage level of the sub audio signal S2 with the lower threshold voltage V TH_L and generates a second comparison signal SD_L that becomes a predetermined level (high level) when V S2 <V TH_L. . The logic gate OR1 receives the first comparison signal SD_H and the second comparison signal SD_L, and generates a detection signal SD_OR corresponding to the logical sum of them. The detection signal SD_OR is a predetermined level (high in this embodiment) when at least one of the first comparison signal SD_H and the second comparison signal SD_L is at a high level, that is, when V S2 > V TH_U or V S2 <V TH_L. Level).

デジタル部30bは、フリップフロップ34、カウンタ36、判定部38、しきい値レジスタ39を含む。ラッチ(フリップフロップ)34は、検出信号SD_ORを、デジタル部30bの内部のクロック信号と同期するために設けられる。
判定部38は、検出信号SD_ORが、所定の判定期間、連続して所定レベル(ハイレベル)と異なるレベル、つまりローレベルを持続するとき、サブオーディオ信号S2が非入力状態(無音状態)と判定する。それ以外の場合、有意なサブオーディオ信号S2が入力されていると判定する。
The digital unit 30 b includes a flip-flop 34, a counter 36, a determination unit 38, and a threshold register 39. The latch (flip-flop) 34 is provided to synchronize the detection signal SD_OR with a clock signal inside the digital unit 30b.
The determination unit 38 determines that the sub audio signal S2 is in a non-input state (silent state) when the detection signal SD_OR continuously maintains a level different from a predetermined level (high level) for a predetermined determination period, that is, a low level. To do. In other cases, it is determined that a significant sub audio signal S2 is input.

カウンタ36は、検出信号SD_ORが所定レベル(ハイレベル)となる度にリセットされるとともに、検出信号SD_ORが所定レベル(ハイレベル)と異なるレベル(ローレベル)をとる間、カウント動作を行う。検出信号SD_ORがローレベルを持続すると、カウンタ36はリセットされることなくカウント値が変化する。判定部38は、カウンタ36のカウント値が所定値に達すると、サブオーディオ信号S2の非入力状態と判定する。この所定値は、判定期間τに応じて定められ、カウンタ36はタイマーとして機能する。   The counter 36 is reset every time the detection signal SD_OR reaches a predetermined level (high level), and performs a counting operation while the detection signal SD_OR takes a level (low level) different from the predetermined level (high level). When the detection signal SD_OR remains at the low level, the counter 36 is not reset and the count value changes. When the count value of the counter 36 reaches a predetermined value, the determination unit 38 determines that the sub audio signal S2 is not input. The predetermined value is determined according to the determination period τ, and the counter 36 functions as a timer.

判定部38は、サブオーディオ信号S2の無音状態か否かを示す制御信号S5を生成する。たとえば制御信号S5は、サブオーディオ信号S2の非入力状態(無音状態)においてネゲートされ、サブオーディオ信号S2の入力状態においてアサートされる。以下、アサートはハイレベルであり、ネゲートはローレベルであるとする。制御信号S5がネゲート(ローレベル)されるとき、セレクタ20は、第1増幅器40からのメインオーディオ信号S1’を選択し、アサート(ハイレベル)のとき、加算器10からのミックスドオーディオ信号S3を選択する。   The determination unit 38 generates a control signal S5 indicating whether or not the sub audio signal S2 is silent. For example, the control signal S5 is negated in the non-input state (silence state) of the sub audio signal S2, and is asserted in the input state of the sub audio signal S2. Hereinafter, it is assumed that assertion is at a high level and negation is at a low level. When the control signal S5 is negated (low level), the selector 20 selects the main audio signal S1 ′ from the first amplifier 40, and when asserted (high level), the mixed audio signal S3 from the adder 10 is selected. Select.

なお、セレクタ20による切りかえ動作が急峻であると、ノイズが発生する。そこでセレクタ20は、2つの入力間をシームレスに緩やかに切りかえ可能なソフト切りかえ機能付きのスイッチを用いることが望ましい。こうしたスイッチ(セレクタ)としては、たとえば特開2007−325057号公報に記載の回路を用いることができる。なおセレクタ20の構成は特に限定されず、その他の回路を用いてもよい。セレクタ20の、入力切りかえの遷移時間は、レジスタ(不図示)の設定値により切りかえ可能に構成される。信号処理回路100のユーザ、すなわちオーディオシステム2の設計者は、レジスタの設定値を書き換えることで、メインオーディオ信号S1’とミックスドオーディオ信号S3の間の遷移時間を、オーディオシステム2の用途に最適な値に設定できる。   Note that noise is generated when the switching operation by the selector 20 is steep. Therefore, it is desirable for the selector 20 to use a switch with a soft switching function that can seamlessly and gently switch between two inputs. As such a switch (selector), for example, a circuit described in JP 2007-325057 A can be used. The configuration of the selector 20 is not particularly limited, and other circuits may be used. The transition time of the input switching of the selector 20 is configured to be switched by a set value of a register (not shown). The user of the signal processing circuit 100, that is, the designer of the audio system 2 rewrites the setting value of the register so that the transition time between the main audio signal S 1 ′ and the mixed audio signal S 3 is optimal for the use of the audio system 2. Can be set to any value.

また、判定部38におけるサブオーディオ信号S2の検出結果に応じて、制御部30は、第1増幅器40の利得g1を指示する制御信号S6を発生する。具体的には制御部30は、サブオーディオ信号S2のレベルが所定のしきい値より大きいとき、つまり有意なレベルのサブオーディオ信号S2が入力される際には、第1増幅器40の利得g1を、所定レベルに低下させる。これにより、ミキシングの比率が変化し、メインオーディオ信号S1の再生中であっても、サブオーディオ信号S2が相対的に強調され、オーディオシステム2のユーザは、サブオーディオ信号S2を聞き取り易くなる。   Further, according to the detection result of the sub audio signal S2 in the determination unit 38, the control unit 30 generates a control signal S6 that indicates the gain g1 of the first amplifier 40. Specifically, the control unit 30 sets the gain g1 of the first amplifier 40 when the level of the sub audio signal S2 is larger than a predetermined threshold, that is, when the sub audio signal S2 having a significant level is input. Reduce to a predetermined level. As a result, the mixing ratio changes, and even when the main audio signal S1 is being reproduced, the sub audio signal S2 is relatively emphasized, and the user of the audio system 2 can easily hear the sub audio signal S2.

制御部30は、サブオーディオ信号S2の非入力状態において、第2増幅器42の利得g2をゼロとし、加算器10をシャットダウンしてもよい。これにより、サブオーディオ信号S2由来、あるいは加算器10由来のノイズを、セレクタ20よりもさらにノイズ源に近い箇所で遮断でき、ノイズが意図せぬ経路を伝搬してメインオーディオ信号S1’やオーディオ信号S4に混入するのを防止できる。   The control unit 30 may set the gain g2 of the second amplifier 42 to zero and shut down the adder 10 in the non-input state of the sub audio signal S2. Thereby, the noise derived from the sub audio signal S2 or the adder 10 can be cut off at a position closer to the noise source than the selector 20, and the main audio signal S1 ′ and the audio signal are propagated through a path where the noise is not intended. It can prevent mixing in S4.

しきい値レジスタ39は、可変電圧源32U、32Lが生成すべきしきい値電圧VTH_U、VTH_Lの設定値を格納する。可変電圧源32U、32Lそれぞれのしきい値電圧VTH_U、VTH_Lは、ユーザがしきい値レジスタ39の値を書き換えることにより変更可能となっている。 The threshold value register 39 stores set values of threshold voltages V TH_U and V TH_L to be generated by the variable voltage sources 32U and 32L. The threshold voltages V TH_U and V TH_L of the variable voltage sources 32U and 32L can be changed by the user rewriting the value of the threshold register 39.

以上が信号処理回路100の構成である。続いてその動作を説明する。図2は、制御部30によるサブオーディオ信号S2の入力判定を示す波形図である。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。   The above is the configuration of the signal processing circuit 100. Next, the operation will be described. FIG. 2 is a waveform diagram showing input determination of the sub audio signal S2 by the control unit 30. As shown in FIG. The vertical and horizontal axes of the waveform diagrams and time charts in this specification are enlarged or reduced as appropriate for easy understanding, and each waveform shown is also simplified for easy understanding. Yes.

時刻t0以前、有意なレベルのサブオーディオ信号S2が入力される。サブオーディオ信号S2の電圧レベルVS2は、ある基準レベルVREFを中心としてスイングする。上側しきい値電圧VTH_Uは、基準レベルVREFよりも電圧幅ΔVだけ高く設定され、下側しきい値電圧VTH_Lは、基準レベルVREFよりも電圧幅ΔVだけ低く設定される。上述のように、しきい値レジスタ39の設定値に応じて、電圧幅ΔVは変更可能であり、電圧幅ΔVを小さくすれば、サブオーディオ信号S2の検出感度は高くなるが、ノイズ等による誤検出の確率も高くなり、ΔVを大きくすれば、サブオーディオ信号S2の検出感度は低下するが、ノイズの影響を低減できる。ユーザは、信号処理回路100が利用されるシステムに最適な電圧幅ΔVを選択できる。 Prior to time t0, the sub audio signal S2 having a significant level is input. The voltage level V S2 of the sub audio signal S2 swings around a certain reference level V REF . The upper threshold voltage V TH_U is set higher than the reference level V REF by a voltage width ΔV, and the lower threshold voltage V TH_L is set lower than the reference level V REF by a voltage width ΔV. As described above, the voltage width ΔV can be changed according to the set value of the threshold value register 39. If the voltage width ΔV is reduced, the detection sensitivity of the sub audio signal S2 is increased, but an error due to noise or the like occurs. If the probability of detection is increased and ΔV is increased, the detection sensitivity of the sub audio signal S2 decreases, but the influence of noise can be reduced. The user can select the optimum voltage width ΔV for the system in which the signal processing circuit 100 is used.

時刻t0以前、サブオーディオ信号S2が入力される期間は、検出信号SD_ORが頻繁にハイレベルとなり、検出信号SD_ORのローレベルの時間は短いため、判定期間τを超えない。したがって、サブオーディオ信号S2の入力状態と判定され、制御信号S5はアサート(ハイレベル)されている。   Before the time t0, during the period in which the sub audio signal S2 is input, the detection signal SD_OR is frequently at the high level, and the low level time of the detection signal SD_OR is short, and thus does not exceed the determination period τ. Therefore, it is determined that the sub audio signal S2 is input, and the control signal S5 is asserted (high level).

時刻t0にサブオーディオ信号S2の入力がなくなると、検出信号SD_ORがローレベルに遷移し、その後ローレベルを持続し、時刻t1に判定期間τに達すると制御信号S5がネゲートされる。このようにして、制御部30は、サブオーディオ信号S2の非入力状態を検出する。   When the input of the sub audio signal S2 is lost at time t0, the detection signal SD_OR transitions to the low level, and then maintains the low level. When the determination period τ is reached at time t1, the control signal S5 is negated. In this way, the control unit 30 detects the non-input state of the sub audio signal S2.

制御信号S5がネゲートされた状態で、サブオーディオ信号S2が入力されると、検出信号SD_ORがアサートされる。判定部38は、検出信号SD_ORがアサートされると判定期間τを待たずに直ちに制御信号S5をアサートする。このようにして制御部30は、サブオーディオ信号S2の入力状態を検出する。判定期間を待たないことにより、サブオーディオ信号S2の先頭部分をスピーカSPから出力することができる。   When the sub audio signal S2 is input while the control signal S5 is negated, the detection signal SD_OR is asserted. When the detection signal SD_OR is asserted, the determination unit 38 immediately asserts the control signal S5 without waiting for the determination period τ. In this way, the control unit 30 detects the input state of the sub audio signal S2. By not waiting for the determination period, the head portion of the sub audio signal S2 can be output from the speaker SP.

以上が制御部30によるサブオーディオ信号S2の入力の有無の判定動作である。続いて、信号処理回路100全体の動作を説明する。図3は、図1の信号処理回路100の動作を示す波形図である。理解の容易のため、メインオーディオ信号S1とサブオーディオ信号S2の周波数の異なる正弦波として示す。   The above is the operation of determining whether or not the sub audio signal S2 is input by the control unit 30. Next, the overall operation of the signal processing circuit 100 will be described. FIG. 3 is a waveform diagram showing the operation of the signal processing circuit 100 of FIG. For easy understanding, the main audio signal S1 and the sub audio signal S2 are shown as sine waves having different frequencies.

時刻t0〜t1の間、サブオーディオ信号S2は非入力状態であり、制御信号S5はネゲートされており、セレクタ20はメインオーディオ信号S1’を選択している。したがって、メインオーディオ信号S1’と同じ波形を有するオーディオ信号S4が、スピーカSPから再生される。   Between times t0 and t1, the sub audio signal S2 is in a non-input state, the control signal S5 is negated, and the selector 20 selects the main audio signal S1 '. Therefore, the audio signal S4 having the same waveform as the main audio signal S1 'is reproduced from the speaker SP.

時刻t1に、第2音源4bがサブオーディオ信号S2を発生する。ミックスドオーディオ信号S3は、メインオーディオ信号S1とメインオーディオ信号S1’を重畳した信号となる。制御信号S5がアサートされると、第1増幅器40の利得g1が低下し、メインオーディオ信号S1’のレベルが低下する。そしてセレクタ20は、その出力信号S4を、メインオーディオ信号S1’からミックスドオーディオ信号S3に徐々に切りかえる。   At time t1, the second sound source 4b generates the sub audio signal S2. The mixed audio signal S3 is a signal obtained by superimposing the main audio signal S1 and the main audio signal S1 '. When the control signal S5 is asserted, the gain g1 of the first amplifier 40 decreases, and the level of the main audio signal S1 'decreases. The selector 20 gradually switches the output signal S4 from the main audio signal S1 'to the mixed audio signal S3.

時刻t2にサブオーディオ信号S2が無音状態となると、制御信号S5が再びネゲートされる。そして、第1増幅器40の利得g1がもとのレベルに戻され、メインオーディオ信号S1’の振幅が大きくなる。セレクタ20は、その出力信号S4を、ミックスドオーディオ信号S3からメインオーディオ信号S1’に切りかえる。その結果、再びメインオーディオ信号S1のみが、スピーカSPから出力される。なお、図3においてソフト切りかえの動作および判定期間τは省略される。
以上が信号処理回路100の動作である。
When the sub audio signal S2 becomes silent at time t2, the control signal S5 is negated again. Then, the gain g1 of the first amplifier 40 is returned to the original level, and the amplitude of the main audio signal S1 ′ is increased. The selector 20 switches the output signal S4 from the mixed audio signal S3 to the main audio signal S1 ′. As a result, only the main audio signal S1 is output from the speaker SP again. In FIG. 3, the soft switching operation and the determination period τ are omitted.
The above is the operation of the signal processing circuit 100.

続いて、信号処理回路100の利点を説明する。信号処理回路100の利点は、比較技術との対比によって明確となる。
比較技術では、セレクタ20が設けられず、サブオーディオ信号S2の有無にかかわらずに、ミックスドオーディオ信号S3がスピーカSPへと出力される。
Next, advantages of the signal processing circuit 100 will be described. The advantage of the signal processing circuit 100 becomes clear by comparison with a comparative technique.
In the comparative technique, the selector 20 is not provided, and the mixed audio signal S3 is output to the speaker SP regardless of the presence or absence of the sub audio signal S2.

いま、サブオーディオ信号S2にノイズN1が混入している状況を考える。ノイズN1は図3に示すように、サブオーディオ信号S2の無音状態においてもミックス入力端子P2に混入する。   Consider a situation where noise N1 is mixed in the sub audio signal S2. As shown in FIG. 3, the noise N1 is mixed into the mix input terminal P2 even when the sub audio signal S2 is silent.

このノイズは、加算器10から出力されるミックスドオーディオ信号S3にもそのまま重畳される。したがって、サブオーディオ信号S2の非入力状態において、ミックスドオーディオ信号S3にはノイズが重畳される。したがって比較技術では、サブオーディオ信号S2の無音状態において、ミックス入力端子P2に入力されるノイズがスピーカSPから再生され、音質が劣化する。   This noise is also superimposed on the mixed audio signal S3 output from the adder 10 as it is. Therefore, noise is superimposed on the mixed audio signal S3 in a non-input state of the sub audio signal S2. Therefore, in the comparative technique, in the silent state of the sub audio signal S2, noise input to the mix input terminal P2 is reproduced from the speaker SP, and the sound quality is deteriorated.

また、サブオーディオ信号S2にノイズが重畳されない場合であっても、加算器10自体が発生するノイズ(不図示)が、ミックスドオーディオ信号S3に混入する。したがって比較技術では、サブオーディオ信号S2の無音状態において加算器10が発生するノイズもスピーカSPから再生されることになり、音質が劣化する。   Even if no noise is superimposed on the sub audio signal S2, noise (not shown) generated by the adder 10 itself is mixed into the mixed audio signal S3. Therefore, in the comparison technique, the noise generated by the adder 10 in the silent state of the sub audio signal S2 is also reproduced from the speaker SP, and the sound quality is deteriorated.

セレクタ20を有さない比較技術においても、第2増幅器42の利得g2をゼロとすることでミキシング機能をオフすることは可能である。この場合、ミックス入力端子P2に混入するノイズは低減できるが、加算器10が発生するノイズは、スピーカSPから出力されてしまうため、やはり音質は劣化する。   Even in the comparison technique that does not include the selector 20, the mixing function can be turned off by setting the gain g2 of the second amplifier 42 to zero. In this case, noise mixed in the mix input terminal P2 can be reduced, but the noise generated by the adder 10 is output from the speaker SP, so that the sound quality is deteriorated.

これに対して、図1の信号処理回路100によれば、サブオーディオ信号S2の非入力状態において、加算器10がバイパスされ、メインオーディオ信号S1がストレートに出力される。したがって、オーディオ信号S4には、ミックス入力端子P2に混入するノイズや、加算器10が発生するノイズが重畳されず、音質を改善することができる。   On the other hand, according to the signal processing circuit 100 of FIG. 1, in the non-input state of the sub audio signal S2, the adder 10 is bypassed and the main audio signal S1 is output straight. Therefore, noise mixed in the mix input terminal P2 and noise generated by the adder 10 are not superimposed on the audio signal S4, and sound quality can be improved.

さらに、信号処理回路100は以下の利点を有する。
信号処理回路100は、外部のマイコンからの制御信号に頼らずに、自律的にサブオーディオ信号S2を検出し、セレクタ20を切りかえるため、音切れを防止することができる。また、外部のマイコン等の負荷を低減し、制御信号の通信にともなう消費電力を低減できる。この利点は以下の比較技術との対比により明確となる。
Furthermore, the signal processing circuit 100 has the following advantages.
Since the signal processing circuit 100 autonomously detects the sub audio signal S2 and switches the selector 20 without relying on a control signal from an external microcomputer, it is possible to prevent sound interruption. In addition, the load on an external microcomputer or the like can be reduced, and the power consumption associated with communication of control signals can be reduced. This advantage becomes clear by comparison with the following comparative technique.

比較技術において、第2音源4bは、サブオーディオ信号S2が無音状態か否かを示す信号を、マイコンに出力する。マイコンは、サブオーディオ信号S2の無音状態を検出すると、ミキシング機能をオフする信号を信号処理回路に出力する。この場合、マイコンを介在するため、大きな制御遅延が発生し、音切れが発生してしまう。これに対して、図1の信号処理回路100は、音切れの問題を解決することができる。また、マイコンの負荷は低減され、消費電力も低減できる。   In the comparative technique, the second sound source 4b outputs a signal indicating whether or not the sub audio signal S2 is in a silent state to the microcomputer. When detecting the silent state of the sub audio signal S2, the microcomputer outputs a signal for turning off the mixing function to the signal processing circuit. In this case, since a microcomputer is interposed, a large control delay occurs, and sound interruption occurs. On the other hand, the signal processing circuit 100 of FIG. 1 can solve the problem of sound interruption. In addition, the load on the microcomputer is reduced, and the power consumption can be reduced.

以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。   The present invention has been described based on the embodiments. This embodiment is an exemplification, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. is there. Hereinafter, such modifications will be described.

実施の形態では、信号処理回路100のアプリケーションとして車載オーディオシステムに利用する場合を説明したが、信号処理回路100の用途はそれに限定されず、さまざまなオーディオシステムに利用できる。
また、信号処理回路100は、スピーカやヘッドホンをはじめとする電気音響変換素子を有するさまざまな電子機器に搭載することもできる。たとえば、携帯電話端末では、音楽データの再生と、通話音声のミキシングなどに適用できる。
In the embodiment, the case where the signal processing circuit 100 is used in an in-vehicle audio system has been described. However, the use of the signal processing circuit 100 is not limited thereto, and can be used in various audio systems.
The signal processing circuit 100 can also be mounted on various electronic devices having electroacoustic transducers such as speakers and headphones. For example, in a mobile phone terminal, the present invention can be applied to reproduction of music data and mixing of call voice.

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。   Although the present invention has been described using specific terms based on the embodiments, the embodiments only illustrate the principles and applications of the present invention, and the embodiments are defined in the claims. Many variations and modifications of the arrangement are permitted without departing from the spirit of the present invention.

2…オーディオシステム、4a…第1音源、4b…第2音源、6…アンプ、100…信号処理回路、SP…スピーカ、10…加算器、20…セレクタ、30…制御部、30a…アナログ部、30b…デジタル部、32…可変電圧源、CP1…上側コンパレータ、CP2…下側コンパレータ、OR1…論理ゲート、34…フリップフロップ、36…カウンタ、38…判定部、39…しきい値レジスタ、40…第1増幅器、42…第2増幅器、SD_U…第1比較信号、SD_L…第2比較信号、SD_OR…検出信号、P1…メイン入力端子、P2…ミックス入力端子、P3…出力端子、S1…メインオーディオ信号、S2…サブオーディオ信号、S3…ミックスドオーディオ信号、S4…オーディオ信号、S5…制御信号。 2 ... audio system, 4a ... first sound source, 4b ... second sound source, 6 ... amplifier, 100 ... signal processing circuit, SP ... speaker, 10 ... adder, 20 ... selector, 30 ... control unit, 30a ... analog unit, 30b: Digital section, 32: Variable voltage source, CP1: Upper comparator, CP2: Lower comparator, OR1: Logic gate, 34: Flip-flop, 36: Counter, 38: Determination section, 39: Threshold register, 40 ... 1st amplifier, 42 ... 2nd amplifier, SD_U ... 1st comparison signal, SD_L ... 2nd comparison signal, SD_OR ... detection signal, P1 ... main input terminal, P2 ... mix input terminal, P3 ... output terminal, S1 ... main audio Signal, S2 ... Sub audio signal, S3 ... Mixed audio signal, S4 ... Audio signal, S5 ... Control signal.

Claims (8)

メインオーディオ信号が入力されるメイン入力端子と、
前記メインオーディオ信号と混合すべきサブオーディオ信号が入力されるミックス入力端子と、
前記メインオーディオ信号と前記サブオーディオ信号を加算する加算器と、
前記加算器の出力信号と前記メインオーディオ信号を受け、一方を選択して出力するセレクタと、
前記セレクタにより選択された信号を出力するための出力端子と、
前記サブオーディオ信号のレベルを所定のしきい値と比較することにより、前記サブオーディオ信号の入力の有無を判定し、前記サブオーディオ信号の入力状態において前記セレクタに前記加算器の出力信号を選択させ、前記サブオーディオ信号の非入力状態において前記セレクタに前記メインオーディオ信号を選択させる制御部と、
を備えて、ひとつの半導体基板上に一体集積化されることを特徴とするオーディオ信号処理回路。
A main input terminal to which a main audio signal is input;
A mix input terminal to which a sub audio signal to be mixed with the main audio signal is input;
An adder for adding the main audio signal and the sub audio signal;
A selector that receives the output signal of the adder and the main audio signal, and selects and outputs one;
An output terminal for outputting a signal selected by the selector;
By comparing the level of the sub audio signal with a predetermined threshold value, it is determined whether or not the sub audio signal is input, and the selector selects the output signal of the adder in the input state of the sub audio signal. A control unit that causes the selector to select the main audio signal in a non-input state of the sub audio signal;
And an audio signal processing circuit integrated on a single semiconductor substrate.
前記加算器の前段に設けられ、前記メインオーディオ信号を可変の利得で増幅する第1増幅器をさらに備え、
前記制御部は、前記サブオーディオ信号の入力状態において、前記第1増幅器の利得を所定レベルに低下させることを特徴とする請求項1に記載のオーディオ信号処理回路。
A first amplifier provided before the adder for amplifying the main audio signal with a variable gain;
The audio signal processing circuit according to claim 1, wherein the control unit lowers the gain of the first amplifier to a predetermined level in the input state of the sub audio signal.
前記制御部は、
前記サブオーディオ信号が上側しきい値より高いときに所定レベルとなる第1比較信号を生成する上側コンパレータと、
前記サブオーディオ信号が下側しきい値より低いときに所定レベルとなる第2比較信号を生成する下側コンパレータと、
前記第1比較信号と前記第2比較信号の論理和に応じた検出信号を生成する論理ゲートと、
前記検出信号が、所定の判定期間、連続して前記所定レベルと異なるレベルを持続するとき、前記サブオーディオ信号の非入力状態と判定する判定部と、
を含むことを特徴とする請求項1または2に記載のオーディオ信号処理回路。
The controller is
An upper comparator that generates a first comparison signal that is at a predetermined level when the sub audio signal is higher than an upper threshold;
A lower comparator that generates a second comparison signal that is at a predetermined level when the sub audio signal is lower than a lower threshold;
A logic gate that generates a detection signal corresponding to a logical sum of the first comparison signal and the second comparison signal;
A determination unit that determines a non-input state of the sub audio signal when the detection signal continuously maintains a level different from the predetermined level for a predetermined determination period;
The audio signal processing circuit according to claim 1 or 2, characterized by comprising:
前記制御部は、
前記検出信号が前記所定レベルとなる度にリセットされるとともに、前記検出信号が前記所定レベルと異なるレベルをとる間カウント動作を行うカウンタを含み、
前記判定部は、前記カウンタのカウント値が所定値に達すると、前記サブオーディオ信号の入力状態と判定することを特徴とする請求項3に記載のオーディオ信号処理回路。
The controller is
A counter that is reset each time the detection signal reaches the predetermined level and performs a counting operation while the detection signal takes a level different from the predetermined level;
The audio signal processing circuit according to claim 3, wherein the determination unit determines that the sub audio signal is in an input state when a count value of the counter reaches a predetermined value.
前記加算器の前段に設けられ、前記サブオーディオ信号を増幅する第2増幅器をさらに備えることを特徴とする請求項1から4のいずれかに記載のオーディオ信号処理回路。   5. The audio signal processing circuit according to claim 1, further comprising a second amplifier provided in a preceding stage of the adder and amplifying the sub audio signal. 前記制御部は、前記サブオーディオ信号の非入力状態において、前記第2増幅器の利得をゼロに低下させることを特徴とする請求項5に記載のオーディオ信号処理回路。   6. The audio signal processing circuit according to claim 5, wherein the control unit reduces the gain of the second amplifier to zero in a non-input state of the sub audio signal. メインオーディオ信号を生成する第1音源と、
サブオーディオ信号を生成する第2音源と、
前記メインオーディオ信号と、前記サブオーディオ信号を受ける請求項1から6のいずれかに記載のオーディオ信号処理回路と、
前記オーディオ信号処理回路から出力されるオーディオ信号によって駆動される電気音響変換素子と、
を備えることを特徴とするオーディオシステム。
A first sound source for generating a main audio signal;
A second sound source for generating a sub audio signal;
The audio signal processing circuit according to any one of claims 1 to 6, wherein the audio signal processing circuit receives the main audio signal and the sub audio signal.
An electroacoustic transducer driven by an audio signal output from the audio signal processing circuit;
An audio system comprising:
メインオーディオ信号を生成する第1音源と、
サブオーディオ信号を生成する第2音源と、
前記メインオーディオ信号と、前記サブオーディオ信号を受ける請求項1から6のいずれかに記載のオーディオ信号処理回路と、
前記オーディオ信号処理回路から出力されるオーディオ信号によって駆動される電気音響変換素子と、
を備えることを特徴とする電子機器。
A first sound source for generating a main audio signal;
A second sound source for generating a sub audio signal;
The audio signal processing circuit according to any one of claims 1 to 6, wherein the audio signal processing circuit receives the main audio signal and the sub audio signal.
An electroacoustic transducer driven by an audio signal output from the audio signal processing circuit;
An electronic device comprising:
JP2011189332A 2011-08-31 2011-08-31 Audio signal processing circuit, audio system using the same, and electronic equipment Active JP5877018B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011189332A JP5877018B2 (en) 2011-08-31 2011-08-31 Audio signal processing circuit, audio system using the same, and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011189332A JP5877018B2 (en) 2011-08-31 2011-08-31 Audio signal processing circuit, audio system using the same, and electronic equipment

Publications (2)

Publication Number Publication Date
JP2013051600A true JP2013051600A (en) 2013-03-14
JP5877018B2 JP5877018B2 (en) 2016-03-02

Family

ID=48013323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011189332A Active JP5877018B2 (en) 2011-08-31 2011-08-31 Audio signal processing circuit, audio system using the same, and electronic equipment

Country Status (1)

Country Link
JP (1) JP5877018B2 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881600U (en) * 1981-11-30 1983-06-02 日本電気ホームエレクトロニクス株式会社 headphone device
JP2006184423A (en) * 2004-12-27 2006-07-13 Clarion Co Ltd Acoustic apparatus, its control method, control program, and recording medium
JP2009159375A (en) * 2007-12-27 2009-07-16 Oki Semiconductor Co Ltd Sound effect circuit and processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881600U (en) * 1981-11-30 1983-06-02 日本電気ホームエレクトロニクス株式会社 headphone device
JP2006184423A (en) * 2004-12-27 2006-07-13 Clarion Co Ltd Acoustic apparatus, its control method, control program, and recording medium
JP2009159375A (en) * 2007-12-27 2009-07-16 Oki Semiconductor Co Ltd Sound effect circuit and processing method

Also Published As

Publication number Publication date
JP5877018B2 (en) 2016-03-02

Similar Documents

Publication Publication Date Title
US9998823B2 (en) Systems and methods for reduction of audio artifacts in an audio system with dynamic range enhancement
US9391576B1 (en) Enhancement of dynamic range of audio signal path
US10785568B2 (en) Reducing audio artifacts in a system for enhancing dynamic range of audio signal path
US8737633B2 (en) Noise cancellation system with gain control based on noise level
JP4568572B2 (en) Audio signal output circuit and electronic device for generating audio output
US9967665B2 (en) Adaptation of dynamic range enhancement based on noise floor of signal
CN110418246B (en) Method and system for improving audio amplifier stability
JP5101957B2 (en) Electronic volume device and audio equipment using the same
US9143104B2 (en) Audio signal processing circuit, car audio apparatus using the same, audio component apparatus, electronic device and output audio signal generating method
JP2013038713A (en) Audio signal processing circuit
US20130073295A1 (en) Audio codec with vibrator support
US20150289054A1 (en) Mixer circuit, audio signal processing circuit, method for mixing audio signals, and audio device for a vehicle, audio component device and electronic device using the same
JP7109177B2 (en) Audio circuit, in-vehicle audio device using the same, audio component device, electronic device
US9025793B2 (en) Audio signal processing circuit
JP5877018B2 (en) Audio signal processing circuit, audio system using the same, and electronic equipment
JP2008079032A (en) Muting circuit
JP6018491B2 (en) D / A conversion circuit, zero cross point detection method, in-vehicle audio apparatus, audio component apparatus, and electronic apparatus using the same
WO2017185602A1 (en) Earphone mode switching method and electronic device
US9161127B2 (en) Signal processing apparatus
US10680640B2 (en) Power-saving current-mode digital-to-analog converter (DAC)
JP5032367B2 (en) Audio signal processing circuit
US7930046B2 (en) Codec integrated circuit, codec and methods for use therewith
JP5814006B2 (en) Audio signal processing circuit and audio apparatus using the same
JP2011003944A (en) Projector and audio output method
JP2007116532A (en) Audio muting circuit and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5877018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250