JP2013046974A - Drive circuit, and driving method - Google Patents
Drive circuit, and driving method Download PDFInfo
- Publication number
- JP2013046974A JP2013046974A JP2011186013A JP2011186013A JP2013046974A JP 2013046974 A JP2013046974 A JP 2013046974A JP 2011186013 A JP2011186013 A JP 2011186013A JP 2011186013 A JP2011186013 A JP 2011186013A JP 2013046974 A JP2013046974 A JP 2013046974A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- selection
- time division
- lines
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
Description
本発明は、複数の圧電素子のそれぞれを駆動させる駆動回路および駆動方法に関する。 The present invention relates to a driving circuit and a driving method for driving each of a plurality of piezoelectric elements.
描画データに応じた電圧値の電圧を複数の圧電素子のそれぞれに印加して、その複数の圧電素子のそれぞれを変形させることにより、その圧電素子に対応するノズルからインクを吐出させて画像を形成するインクジェットプリンタの記録ヘッドが知られている。 By applying a voltage value corresponding to the drawing data to each of a plurality of piezoelectric elements and deforming each of the plurality of piezoelectric elements, ink is ejected from nozzles corresponding to the piezoelectric elements to form an image. Inkjet printer recording heads are known.
一方、近年、高画質かつ高速に印刷を行うことが求められている。これを実現するためには、インクを吐出するノズルを高密度に多数配置することが必要になる。この場合、多数の圧電素子のそれぞれを駆動させるための配線を狭い場所から引き出すことが必要であり、実装が困難である。 On the other hand, in recent years, printing with high image quality and high speed has been demanded. In order to realize this, it is necessary to arrange a large number of nozzles for ejecting ink at high density. In this case, it is necessary to draw out a wiring for driving each of a large number of piezoelectric elements from a narrow place, and mounting is difficult.
この困難性を解決するための技術が例えば、特許文献１および特許文献２に開示されている。
Techniques for solving this difficulty are disclosed in, for example,
特許文献１および特許文献２に開示されている技術では、複数の時分割線のそれぞれと複数のデータ線のそれぞれとが電気的に交わる位置に複数の圧電素子のそれぞれを設ける。そして、複数の圧電素子のそれぞれに形成された電極の一方を時分割線に接続し、他方をデータ線に接続する。これにより、配線および駆動回路の数を低減することができる。
In the techniques disclosed in
上述した特許文献１に開示されている技術では、非選択の共通電極の電圧値が一定とならず、これに接続されている圧電素子に対応するノズルからインクが誤吐出してしまう場合がある。
In the technique disclosed in
このインクの誤吐出は、上述した特許文献２に開示されている技術を用いれば回避することができる。
This erroneous ink ejection can be avoided by using the technique disclosed in
特許文献２に開示されている技術では、複数の圧電素子のうち、駆動させる時分割線と選択されたデータ線とに接続された圧電素子以外の圧電素子に対応するノズルからインクが誤吐出されないようにする。具体的には、駆動させない非駆動の時分割線に、駆動させる時分割線に印加する電圧である駆動電圧の電圧値とは異なる電圧値の電圧を印加する。また、選択されていない非選択のデータ線に、選択されたデータ線に印加する電圧である選択電圧の電圧値とは異なる電圧値の電圧を印加する。これにより、インクの誤吐出を回避することができる。
In the technique disclosed in
しかしながら、特許文献２に開示されている技術を用いた場合、インクを吐出しないノズルに対応する圧電素子にも電圧が印加されることになり、電力が必要以上に消費されてしまうという問題点がある。
However, when the technique disclosed in
本発明は、電力が必要以上に消費されるのを回避することを可能にする駆動回路および駆動方法を提供することを目的とする。 It is an object of the present invention to provide a driving circuit and a driving method that can prevent power from being consumed more than necessary.
上記目的を達成するために本発明の駆動回路は、複数の時分割線のいずれかを示す時分割情報と、複数のデータ線のそれぞれの選択の有無を示す複数の選択有無情報とを受信し、前記受信した時分割情報に応じて前記複数の時分割線のそれぞれに電圧を印加するとともに、前記受信した複数の選択有無情報のそれぞれに応じて前記複数のデータ線のそれぞれに電圧を印加することにより、前記複数のデータ線のそれぞれと前記複数の時分割線のそれぞれとが電気的に交わる位置に設けられた複数の圧電素子のそれぞれを駆動させる駆動回路において、
前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線および前記複数のデータ線の電圧値を変化させないようにする。
In order to achieve the above object, the drive circuit of the present invention receives time division information indicating one of a plurality of time division lines and a plurality of selection presence / absence information indicating whether each of the plurality of data lines is selected. Applying a voltage to each of the plurality of time division lines according to the received time division information, and applying a voltage to each of the plurality of data lines according to each of the received plurality of selection information. Thus, in the drive circuit that drives each of the plurality of piezoelectric elements provided at a position where each of the plurality of data lines and each of the plurality of time division lines intersects electrically,
When all of the received plurality of selection presence / absence information indicates no selection, the voltage values of the plurality of time division lines and the plurality of data lines are not changed.
また、上記目的を達成するために本発明の駆動方法は、複数の時分割線のいずれかを示す時分割情報と、複数のデータ線のそれぞれの選択の有無を示す複数の選択有無情報とを受信し、前記受信した時分割情報に応じて前記複数の時分割線のそれぞれに電圧を印加するとともに、前記受信した複数の選択有無情報のそれぞれに応じて前記複数のデータ線のそれぞれに電圧を印加することにより、前記複数のデータ線のそれぞれと前記複数の時分割線のそれぞれとが電気的に交わる位置に設けられた複数の圧電素子のそれぞれを駆動させる駆動回路における駆動方法であって、
前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線および前記複数のデータ線の電圧値を変化させないようにする処理を有する。
In order to achieve the above object, the driving method of the present invention includes time division information indicating one of a plurality of time division lines and a plurality of selection presence / absence information indicating whether each of the plurality of data lines is selected. Receiving and applying a voltage to each of the plurality of time division lines according to the received time division information, and applying a voltage to each of the plurality of data lines according to each of the received plurality of selection presence / absence information. A driving method in a driving circuit that drives each of a plurality of piezoelectric elements provided at positions where each of the plurality of data lines and each of the plurality of time-sharing lines electrically intersect by applying,
When all of the received plurality of selection presence / absence information indicates that there is no selection, there is a process of preventing the voltage values of the plurality of time division lines and the plurality of data lines from being changed.
本発明は以上説明したように構成されているので、電力が必要以上に消費されるのを回避することが可能となる。 Since the present invention is configured as described above, it is possible to avoid that power is consumed more than necessary.
以下に、本発明の実施の形態について図面を参照して説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図１は、本発明の駆動回路によって駆動される記録ヘッドを備えたインクジェットプリンタの一構成例を示すブロック図である。 FIG. 1 is a block diagram showing a configuration example of an ink jet printer provided with a recording head driven by a driving circuit of the present invention.
インクジェットプリンタ１００は図１に示すように、制御基板１１０と、制御基板１１０に接続された記録ヘッド１２０と、ヘッドを移動させるキャリッジモータや用紙を送る搬送モータ等である駆動モータ１３０とを備えている。
As shown in FIG. 1, the ink jet printer 100 includes a control board 110, a recording head 120 connected to the control board 110, and a
制御基板１１０は、記録ヘッド１２０へ電圧を供給する駆動電圧電源１１１と、描画データ生成部１１２と、制御部１１３と、モータ制御部１１４とを備えている。
The control board 110 includes a drive
制御部１１３は、インクジェットプリンタ１００を構成する各部を制御するための制御信号を出力する。具体的には例えば、制御部１１３は、モータ制御部１１４を動作させるための制御信号をモータ制御部１１４へ出力する。また、制御部１１３は、パソコンなどの入力装置５００から送信された画像データを受信する。そして、制御部１１３は、受信した画像データから、記録ヘッド１２０が描画を行うために用いる描画データを生成させるための制御信号を描画データ生成部１１２へ出力する。
The
モータ制御部１１４は、制御部１１３から出力された制御信号を受け付け、受け付けた制御信号に含まれる指示に従って駆動モータ１３０を動作させる。
The
描画データ生成部１１２は、制御部１１３から出力された制御信号を受け付けると、制御部１１３にて受信された画像データから描画データを生成する。そして、描画データ生成部１１２は、生成した描画データを記録ヘッド１２０へ送信する。
When the drawing
図２は、図１に示した記録ヘッド１２０へ送信される描画データを説明するための図である。 FIG. 2 is a diagram for explaining the drawing data transmitted to the recording head 120 shown in FIG.
描画データは図２に示すように、シリアルデータ（ＳＤ）として送信される。これは、信号線の数を削減するためである。描画データは転送クロック（ＣＬＫ）に同期してシリアルデータ（ＳＤ）に変換されて送信される。 The drawing data is transmitted as serial data (SD) as shown in FIG. This is to reduce the number of signal lines. The drawing data is converted into serial data (SD) in synchronization with the transfer clock (CLK) and transmitted.
なお、描画データは、後述する複数のデータ線のそれぞれに対応付けられ、そのデータ線の選択の有無を示す複数の選択有無情報である複数の描画情報から構成される。複数の描画情報のそれぞれは、ハイレベル（Ｈ）またはローレベル（Ｌ）の信号である。なお、ここでは、ハイレベル（Ｈ）は、データ線を選択することを示しており、ローレベル（Ｌ）は、データ線を選択しないことを示しているものとする。 The drawing data is associated with each of a plurality of data lines, which will be described later, and is composed of a plurality of pieces of drawing information which are a plurality of selection information indicating whether or not the data lines are selected. Each of the plurality of drawing information is a high level (H) or low level (L) signal. Here, the high level (H) indicates that a data line is selected, and the low level (L) indicates that a data line is not selected.
また、図１に示したインクジェットプリンタでは、記録ヘッド１２０を時分割で駆動させるが、この場合、生成された描画データに対応する時分割番号を示す時分割情報もシリアルデータ（ＳＤ）として送信される。 In the ink jet printer shown in FIG. 1, the recording head 120 is driven in a time division manner. In this case, time division information indicating a time division number corresponding to the generated drawing data is also transmitted as serial data (SD). The
再度、図１を参照すると、記録ヘッド１２０は、駆動回路１２１と、複数の圧電素子（不図示）を有するノズルユニット１２２とを備えている。
Referring to FIG. 1 again, the recording head 120 includes a
駆動回路１２１は、描画データ生成部１１２から送信されてきた時分割情報および描画データを含むシリアルデータ（ＳＤ）を受信する。そして、受信した時分割情報および描画データに応じ、駆動電圧電源１１１から供給された電圧を、複数の時分割線のそれぞれおよび複数のデータ線のそれぞれに印加する。これにより、ノズルユニット１２２が備える複数の圧電素子のそれぞれに電圧が印加され、その圧電素子に対応するノズルからインクが吐出する。なお、図１において、駆動回路１２１とノズルユニット１２２とを接続している図中横方向の複数の直線のそれぞれが時分割線を表している。また、駆動回路１２１とノズルユニット１２２とを接続している図中縦方向の複数の直線のそれぞれがデータ線を表している。
The
図３は、図１に示したノズルユニット１２２の断面図である。
3 is a cross-sectional view of the
図１に示したノズルユニットは図３に示すように、ハウジング１２２−１と、複数の圧電素子１２２−２と、複数の電極１２２−３と、複数の引き出し配線１２２−４と、振動板１２２−５とを備えている。また、図１に示したノズルユニットは図３に示すように、インク流路（不図示）からのインクが充填された複数の圧力室１２２−６と、シリコンまたはポリイミドなどで形成されたオリフィスプレート１２２−７とを備えている。
As shown in FIG. 3, the nozzle unit shown in FIG. 1 includes a housing 122-1, a plurality of piezoelectric elements 122-2, a plurality of electrodes 122-3, a plurality of lead wires 122-4, and a
なお、図３において、ノズル孔１２２−８はオリフィスプレート１２２−７にあいているノズル孔であり、５１はノズル孔１２２−８から吐出したインクである飛翔液滴である。 In FIG. 3, a nozzle hole 122-8 is a nozzle hole in the orifice plate 122-7, and 51 is a flying droplet which is ink ejected from the nozzle hole 122-8.
また、複数の圧力室１２２−６のそれぞれは、複数の圧電素子１２２−２のそれぞれに対応付けられている。 Each of the plurality of pressure chambers 122-6 is associated with each of the plurality of piezoelectric elements 122-2.
図３に示すように、複数の圧電素子１２２−２のそれぞれの両側には電極１２２−３が形成されている。そして、２つの電極１２２−３のそれぞれには、引き出し配線１２２−４が接続されている。一方の電極１２２−３に接続された引き出し配線１２２−４には、データ線が接続され、他方の電極１２２−３に接続された引き出し配線１２２−４には、時分割線が接続される。 As shown in FIG. 3, electrodes 122-3 are formed on both sides of each of the plurality of piezoelectric elements 122-2. A lead wiring 122-4 is connected to each of the two electrodes 122-3. A data line is connected to the lead-out wiring 122-4 connected to one electrode 122-3, and a time-division line is connected to the lead-out wiring 122-4 connected to the other electrode 122-3.
図３に示したノズルユニット１２２においては、圧電素子１２２−２を駆動させるための電圧が引き出し配線１２２−４を介して電極１２２−３に加わることによって電界が発生する。そして、発生した電界によって圧電素子１２２−２が変形、具体的には伸張し、圧力室１２２−６に充填されているインクが振動板１２２−５によって押される。そして、押されたインクがノズル孔１２２−８から吐出し、飛翔液滴５１になり記録媒体上に着弾して画像が形成される。
In the
ここで、複数の圧電素子１２２−２のそれぞれに印加する電圧の電圧値を低い電圧値から高い電圧値に変化させていくと、電圧値が低い範囲ではインクは吐出せず、電圧値がある電圧値になるとインクの吐出が開始される。そして、電圧値をさらに上げるとインクの吐出量および吐出速度が上昇していく。以降の説明では、記録媒体上に画像を形成するのに最適なインクの吐出量および吐出速度が得られる電圧値をＥ（Ｖ）とする。 Here, when the voltage value of the voltage applied to each of the plurality of piezoelectric elements 122-2 is changed from a low voltage value to a high voltage value, ink is not ejected in a range where the voltage value is low, and there is a voltage value. When the voltage value is reached, ink ejection is started. When the voltage value is further increased, the ink discharge amount and discharge speed increase. In the following description, it is assumed that E (V) is a voltage value at which an optimal ink discharge amount and discharge speed for forming an image on a recording medium can be obtained.
図４は、図３に示した複数の圧電素子１２２−２および電極１２２−３と、データ線と、時分割線との構成の一例を示す図である。図４においてＰ００〜Ｐ２２のそれぞれは、複数の圧電素子のそれぞれを示している。 FIG. 4 is a diagram illustrating an example of the configuration of the plurality of piezoelectric elements 122-2 and the electrodes 122-3, the data lines, and the time division lines illustrated in FIG. In FIG. 4, each of P00 to P22 represents a plurality of piezoelectric elements.
なお、図４では、説明をわかりやすくするために、データ線および時分割線の数を３本としているが、データ線および時分割線の数は３本に限定されない。 In FIG. 4, the number of data lines and time division lines is three for easy understanding, but the number of data lines and time division lines is not limited to three.
図４に示すように、複数の圧電素子のそれぞれは、複数の時分割線のそれぞれと、複数のデータ線のそれぞれとが電気的に交わる位置に設けられており、一方の電極は時分割線と接続され、他方の電極はデータ線と接続されている。 As shown in FIG. 4, each of the plurality of piezoelectric elements is provided at a position where each of the plurality of time division lines and each of the plurality of data lines intersects electrically, and one electrode is the time division line. And the other electrode is connected to the data line.
例えば圧電素子Ｐ０２の一方の電極は時分割線０と接続され、他方の電極はデータ線２と接続されている。そして、時分割線０に印加される電圧の電圧値と、データ線２に印加される電圧の電圧値との差が、圧電素子Ｐ０２に印加される電圧の電圧値となる。
For example, one electrode of the piezoelectric element P02 is connected to the time division line 0, and the other electrode is connected to the
図４に示す例において、描画データ生成部１１２（図１参照）から送信されてくるシリアルデータ（ＳＤ）に含まれる時分割情報および描画データに従い、時分割線０〜２のそれぞれと、データ線０〜２のそれぞれとに電圧が印加される。これにより、圧電素子Ｐ００〜Ｐ２２のそれぞれが駆動されインクが吐出される。 In the example illustrated in FIG. 4, each of the time division lines 0 to 2 and the data lines are determined according to the time division information and the drawing data included in the serial data (SD) transmitted from the drawing data generation unit 112 (see FIG. 1). A voltage is applied to each of 0-2. Thereby, each of the piezoelectric elements P00 to P22 is driven and ink is ejected.
上述したように、複数の時分割線および複数のデータ線のそれぞれへ電圧を印加するのは、図１に示した駆動回路１２１である。以下に、図１に示した駆動回路１２１の実施形態について詳細に説明する。
As described above, it is the
（第１の実施形態）
図５は、本発明の駆動回路の第１の実施形態の構成を説明するためのパルス波形図である。
(First embodiment)
FIG. 5 is a pulse waveform diagram for explaining the configuration of the first embodiment of the drive circuit of the present invention.
図４および図５を参照しながら、図１に示した駆動回路１２１が、受信した時分割情報および描画データに応じて時分割線およびデータ線に電圧を印加することによって、図４に示した圧電素子Ｐ００、Ｐ０２、Ｐ２０を駆動させる動作の一例について説明する。
4 and 5, the
まず、図５（ａ）に示すように、Ｔ１の期間では時分割線０を駆動する。この場合、図２に示した駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、駆動回路１２１は、時分割線０に第１の電圧である駆動電圧を印加し、時分割線１および時分割線２に第２の電圧である非駆動電圧を印加する。なお、本実施形態において、駆動電圧の電圧値は０（Ｖ）であり、非駆動電圧の電圧値はＥ／２（Ｖ）である。
First, as shown in FIG. 5A, the time division line 0 is driven during the period T1. In this case, while the drive pulse timing (EN) shown in FIG. 2 is at the high level (H), the
また、駆動回路１２１は、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０およびデータ線２に第３の電圧である選択電圧を印加し、データ線１に第４の電圧である非選択電圧を印加する。なお、本実施形態において、選択電圧の電圧値はＥ（Ｖ）であり、非選択電圧の電圧値は０（Ｖ）である。
The
これにより、圧電素子Ｐ００には図５（ｂ）に示すように、電圧値Ｅ（Ｖ）の電圧が印加されることになる。同様に、圧電素子Ｐ０２にも電圧値Ｅ（Ｖ）の電圧が印加されることになる。従って、圧電素子Ｐ００，Ｐ０２のそれぞれに対応する圧力室からインクが吐出される。 Thereby, as shown in FIG.5 (b), the voltage of the voltage value E (V) is applied to the piezoelectric element P00. Similarly, the voltage of the voltage value E (V) is applied to the piezoelectric element P02. Accordingly, ink is ejected from the pressure chambers corresponding to the piezoelectric elements P00 and P02.
一方、圧電素子Ｐ０１には０（Ｖ）の電圧が印加され、圧電素子Ｐ１０には図５（ｂ）に示すように、Ｅ／２（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ１２，Ｐ２０，Ｐ２２のそれぞれにもＥ／２（Ｖ）の電圧が印加される。また、圧電素子Ｐ１１，Ｐ２１のそれぞれには−Ｅ／２（Ｖ）の電圧が印加される。但し、圧電素子Ｐ００，Ｐ０２以外の圧電素子に印加される電圧の電圧値はインクの吐出が開始される電圧値よりも小さいため、これらの圧電素子のそれぞれに対応する圧力室からはインクが吐出されない。 On the other hand, a voltage of 0 (V) is applied to the piezoelectric element P01, and a voltage of E / 2 (V) is applied to the piezoelectric element P10 as shown in FIG. Similarly, a voltage of E / 2 (V) is applied to each of the piezoelectric elements P12, P20, P22. In addition, a voltage of −E / 2 (V) is applied to each of the piezoelectric elements P11 and P21. However, since the voltage value of the voltage applied to the piezoelectric elements other than the piezoelectric elements P00 and P02 is smaller than the voltage value at which ink discharge is started, ink is discharged from the pressure chamber corresponding to each of these piezoelectric elements. Not.
次に、図５（ａ）に示すように、Ｔ２の期間では時分割線１を駆動する。この場合、従来の方式では駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、時分割線１に駆動電圧（電圧値０（Ｖ））が印加され、時分割線０および時分割線２に、図中破線で示すように非駆動電圧（電圧値Ｅ／２（Ｖ））が印加されることになる。
Next, as shown in FIG. 5A, the
また、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０〜２に非選択電圧（電圧値０（Ｖ））が印加される。つまり、ここでは、Ｔ２の期間に対応する描画データに含まれる複数の描画情報のすべてがローレベル（Ｌ）、すなわち選択無を示している場合を想定している。 Further, a non-selection voltage (voltage value 0 (V)) is applied to the data lines 0 to 2 while the drive pulse timing (EN) is at the high level (H) according to the received drawing data. In other words, here, it is assumed that all of a plurality of pieces of drawing information included in the drawing data corresponding to the period of T2 indicate a low level (L), that is, no selection.
この場合、インクを吐出する必要がないのにもかかわらず、図５（ｂ）において破線で示すように圧電素子Ｐ００には−Ｅ／２（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ０１，Ｐ０２，Ｐ２０，Ｐ２１，Ｐ２２のそれぞれにも−Ｅ／２（Ｖ）の電圧が印加され、不必要な電力が消費されてしまう。 In this case, although it is not necessary to eject ink, a voltage of −E / 2 (V) is applied to the piezoelectric element P00 as indicated by a broken line in FIG. Similarly, a voltage of −E / 2 (V) is applied to each of the piezoelectric elements P01, P02, P20, P21, and P22, and unnecessary power is consumed.
本実施形態では、受信した描画データを構成する複数の描画情報のすべてがローレベル（Ｌ）である場合、すなわち、インクを吐出する必要がない場合、複数の時分割線のそれぞれに非駆動電圧が印加されないようにする。これにより、不必要な消費が消費されるのを回避することができる。これを実現する駆動回路の構成例については後述する。 In the present embodiment, when all of a plurality of drawing information constituting the received drawing data is at a low level (L), that is, when it is not necessary to eject ink, a non-driving voltage is applied to each of the plurality of time division lines. Is not applied. Thereby, unnecessary consumption can be avoided. A configuration example of a drive circuit that realizes this will be described later.
Ｔ３の期間では時分割線２を駆動する。駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、駆動回路１２１は、時分割線２に駆動電圧（電圧値０（Ｖ））を印加し、時分割線０および時分割線１に非駆動電圧（電圧値Ｅ／２（Ｖ））を印加する。
In the period T3, the
また、駆動回路１２１は、受信した描画データに従い、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０に選択電圧（電圧値Ｅ（Ｖ））を印加し、データ線１およびデータ線２に非選択電圧（電圧値０（Ｖ））を印加する。
The
これにより、圧電素子Ｐ２０には電圧値Ｅ（Ｖ）の電圧が印加され、圧電素子Ｐ２０に対応する圧力室からインクが吐出される。 As a result, a voltage value E (V) is applied to the piezoelectric element P20, and ink is ejected from the pressure chamber corresponding to the piezoelectric element P20.
また、圧電素子Ｐ２１，Ｐ２２のそれぞれには０（Ｖ）の電圧が印加され、圧電素子Ｐ００，Ｐ１０のそれぞれには図５（ｂ）に示すようにＥ／２（Ｖ）の電圧が印加される。また、圧電素子Ｐ０１，Ｐ０２，Ｐ１１，Ｐ１２のそれぞれには−Ｅ／２（Ｖ）の電圧が印加される。但し、圧電素子Ｐ２０以外の圧電素子に印加される電圧の電圧値はインクの吐出が開始される電圧値よりも小さいため、これらの圧電素子に対応する圧力室からはインクが吐出されない。 Further, a voltage of 0 (V) is applied to each of the piezoelectric elements P21 and P22, and a voltage of E / 2 (V) is applied to each of the piezoelectric elements P00 and P10 as shown in FIG. 5B. The In addition, a voltage of −E / 2 (V) is applied to each of the piezoelectric elements P01, P02, P11, and P12. However, since the voltage value of the voltage applied to the piezoelectric elements other than the piezoelectric element P20 is smaller than the voltage value at which ink discharge is started, ink is not discharged from the pressure chambers corresponding to these piezoelectric elements.
図６は、本発明の駆動回路の第１の実施形態の構成を示すブロック図である。図６は、Ｍ本の時分割線と、Ｎ本のデータ線とが電気的に交わる位置に複数の圧電素子（Ｐ００〜ＰＭＮ）のそれぞれが設けられており、一方の電極が時分割線と接続され、他方の電極がデータ線に接続されている状態を示している。 FIG. 6 is a block diagram showing the configuration of the first embodiment of the drive circuit of the present invention. FIG. 6 shows that each of a plurality of piezoelectric elements (P00 to PMN) is provided at a position where M time division lines and N data lines intersect electrically, and one of the electrodes is a time division line. A state is shown in which the other electrode is connected to the data line.
本実施形態の駆動回路は図６に示すように、シフトレジスタ１２１−１と、ラッチ１２１−２と、デコーダ１２１−３とを備えている。また、本実施形態の駆動回路は図６に示すように、時分割線制御部である時分割線駆動スイッチ部１２１−４と、データ線制御部であるデータ線駆動スイッチ部１２１−５と、判別部１２１−６とを備えている。 As shown in FIG. 6, the drive circuit of this embodiment includes a shift register 121-1, a latch 121-2, and a decoder 121-3. Further, as shown in FIG. 6, the drive circuit of the present embodiment includes a time division line drive switch unit 121-4 that is a time division line control unit, a data line drive switch unit 121-5 that is a data line control unit, And a determination unit 121-6.
シフトレジスタ１２１−１は、描画データ生成部１１２（図１参照）から送信されてきた時分割情報および描画データを含むシリアルデータ（ＳＤ）を、転送クロック（ＣＬＫ）に同期して受信する。時分割情報および描画データの受信が完了すると、受信された時分割番号および描画データは、ラッチパルス（ＬＴ）でラッチ１２１−２に転送される。 The shift register 121-1 receives serial data (SD) including time division information and drawing data transmitted from the drawing data generation unit 112 (see FIG. 1) in synchronization with the transfer clock (CLK). When the reception of the time division information and the drawing data is completed, the received time division number and the drawing data are transferred to the latch 121-2 by a latch pulse (LT).
デコーダ１２１−３は、ラッチ１２１−２に転送された時分割情報をデコードすることによって時分割番号を取得する。そして、デコーダ１２１−３は、取得した時分割番号に対応する出力線にハイレベル（Ｈ）の信号を出力する。 The decoder 121-3 acquires the time division number by decoding the time division information transferred to the latch 121-2. Then, the decoder 121-3 outputs a high level (H) signal to the output line corresponding to the acquired time division number.
時分割線駆動スイッチ部１２１−４は、Ｍ本の時分割線のそれぞれと対応付けられたＭ個のスイッチを備えている。Ｍ個のスイッチのそれぞれは、図６の図中“Ｓ”で示した制御入力Ｓがローレベル（Ｌ）である場合、図６の図中“Ｌ”で示したＬ端子を選択する。一方、Ｍ個のスイッチのそれぞれは、制御入力Ｓがハイレベル（Ｈ）である場合、図６の図中“Ｈ”で示したＨ端子を選択する。Ｍ個のスイッチのそれぞれは、Ｌ端子を選択した場合、駆動電圧の電圧値である０（Ｖ）の信号を出力し、Ｈ端子を選択した場合、非駆動電圧の電圧値であるＥ／２（Ｖ）の信号を出力する。 The time division line drive switch unit 121-4 includes M switches associated with each of the M time division lines. Each of the M switches selects the L terminal indicated by “L” in FIG. 6 when the control input S indicated by “S” in FIG. 6 is at a low level (L). On the other hand, each of the M switches selects the H terminal indicated by “H” in FIG. 6 when the control input S is at the high level (H). Each of the M switches outputs a signal of 0 (V) that is the voltage value of the driving voltage when the L terminal is selected, and E / 2 that is the voltage value of the non-driving voltage when the H terminal is selected. The signal (V) is output.
データ線駆動スイッチ部１２１−５は、Ｎ本のデータ線のそれぞれと対応付けられたＮ個のスイッチを備えている。すなわち、Ｎ個のスイッチのそれぞれは、描画情報と対応していることになる。Ｎ個のスイッチのそれぞれは、図６の図中“Ｓ”で示した制御入力Ｓがローレベル（Ｌ）である場合、図６の図中“Ｌ”で示したＬ端子を選択する。一方、Ｎ個のスイッチのそれぞれは、制御入力Ｓがハイレベル（Ｈ）である場合、図６の図中“Ｈ”で示したＨ端子を選択する。Ｎ個のスイッチのそれぞれは、Ｌ端子を選択した場合、非選択電圧の電圧値である０（Ｖ）の信号を出力し、Ｈ端子を選択した場合、選択電圧の電圧値であるＥ（Ｖ）の信号を出力する。 The data line drive switch unit 121-5 includes N switches associated with each of the N data lines. That is, each of the N switches corresponds to drawing information. Each of the N switches selects the L terminal indicated by “L” in FIG. 6 when the control input S indicated by “S” in FIG. 6 is at the low level (L). On the other hand, each of the N switches selects the H terminal indicated by “H” in FIG. 6 when the control input S is at the high level (H). Each of the N switches outputs a signal of 0 (V) that is the voltage value of the non-selection voltage when the L terminal is selected, and E (V) that is the voltage value of the selection voltage when the H terminal is selected. ) Signal is output.
判別部１２１−６は、ラッチ１２１−２に転送された描画データを構成する複数の描画情報のＡＮＤをとる。その結果がローレベル（Ｌ）である場合、判別部１２１−６は、ハイレベル（Ｈ）の信号を出力する。複数の描画情報のＡＮＤをとった結果が、ローレベル（Ｌ）である場合とは、複数の描画情報のすべてがローレベル（Ｌ）、すなわち選択無を示している場合である。一方、その結果がハイレベル（Ｈ）である場合、判別部１２１−６は、ローレベル（Ｌ）の信号を出力する。複数の描画情報のＡＮＤをとった結果が、ハイレベル（Ｈ）である場合とは、複数の描画情報のうちの少なくとも１つがハイレベル（Ｈ）、すなわち選択有を示している場合である。なお、判別部１２１−６は、シリアルデータ（ＳＤ）の描画データをＲＳ−ＦＦで監視し、複数の描画情報の中にハイレベルを示す描画情報があるかどうかを検出するようにしてもよい。 The determination unit 121-6 performs an AND operation on a plurality of drawing information included in the drawing data transferred to the latch 121-2. When the result is a low level (L), the determination unit 121-6 outputs a high level (H) signal. A case where the result of ANDing a plurality of pieces of drawing information is a low level (L) is a case where all the pieces of drawing information are at a low level (L), that is, no selection is indicated. On the other hand, when the result is a high level (H), the determination unit 121-6 outputs a low level (L) signal. A case where the result of ANDing a plurality of drawing information is a high level (H) is a case where at least one of the plurality of drawing information indicates a high level (H), that is, selection is present. The determination unit 121-6 may monitor the drawing data of the serial data (SD) with the RS-FF and detect whether there is drawing information indicating a high level in the plurality of drawing information. .
以下に、上記のように構成された駆動回路の動作について説明する。 The operation of the drive circuit configured as described above will be described below.
シフトレジスタ１２１−１は、描画データ生成部１１２（図１参照）から送信されてきた時分割情報および描画データを含むシリアルデータ（ＳＤ）を受信する。シフトレジスタ１２１−１にて受信された時分割情報および描画データは、ラッチパルス（ＬＴ）でラッチ１２１−２に転送される。 The shift register 121-1 receives serial data (SD) including time division information and drawing data transmitted from the drawing data generation unit 112 (see FIG. 1). The time division information and the drawing data received by the shift register 121-1 are transferred to the latch 121-2 by a latch pulse (LT).
その後、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、ラッチ１２１−２に転送された描画データを構成する複数の描画情報のそれぞれがハイレベル（Ｈ）であるか、ローレベル（Ｌ）であるかに応じて以下のような動作となる。 Thereafter, while the drive pulse timing (EN) is at the high level (H), each of the plurality of drawing information constituting the drawing data transferred to the latch 121-2 is at the high level (H) or the low level ( The operation is as follows depending on whether or not L).
ラッチ１２１−２に転送された描画データを構成する複数の描画情報のそれぞれがハイレベル（Ｈ）である場合、データ線駆動スイッチ部１２１−５のＮ個のスイッチのうち、その描画情報に対応するスイッチへの制御入力Ｓがハイレベル（Ｈ）になる。従って、その描画情報に対応するデータ線に選択電圧（電圧値Ｅ（Ｖ））が印加される。 When each of a plurality of drawing information constituting drawing data transferred to the latch 121-2 is at a high level (H), it corresponds to the drawing information among the N switches of the data line drive switch unit 121-5. The control input S to the switch to be turned to high level (H). Therefore, the selection voltage (voltage value E (V)) is applied to the data line corresponding to the drawing information.
一方、ラッチ１２１−２に転送された描画データを構成する複数の描画情報のそれぞれがローレベル（Ｌ）である場合、データ線駆動スイッチ部１２１−５のＮ個のスイッチのうち、その描画情報に対応するスイッチへの制御入力Ｓがローレベル（Ｌ）になる。従って、その描画情報に対応するデータ線に非選択電圧（電圧値０（Ｖ））が印加される。 On the other hand, when each of the plurality of drawing information constituting the drawing data transferred to the latch 121-2 is at a low level (L), the drawing information among the N switches of the data line driving switch unit 121-5. The control input S to the switch corresponding to is low level (L). Therefore, a non-selection voltage (voltage value 0 (V)) is applied to the data line corresponding to the drawing information.
デコーダ１２１−３は、ラッチ１２１−２に転送された時分割情報をデコードすることによって時分割番号を取得する。そして、デコーダ１２１−３は、取得した時分割番号に対応する出力線にハイレベル（Ｈ）の信号を出力する。 The decoder 121-3 acquires the time division number by decoding the time division information transferred to the latch 121-2. Then, the decoder 121-3 outputs a high level (H) signal to the output line corresponding to the acquired time division number.
このとき、ラッチ１２１−２に転送された複数の描画データを構成する複数の描画情報のいずれかがハイレベル（Ｈ）であれば、判別部１２１−６からの出力はローレベル（Ｌ）となる。 At this time, if any of a plurality of pieces of drawing information constituting a plurality of drawing data transferred to the latch 121-2 is at a high level (H), the output from the determination unit 121-6 is at a low level (L). Become.
従って、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、時分割線駆動スイッチ部１２１−４のＭ個のスイッチのうち、取得した時分割番号以外のスイッチへの制御入力Ｓはハイレベル（Ｈ）となる。これにより、時分割線駆動スイッチ部１２１−４のＭ個のスイッチのうち、取得した時分割番号の時分割線には駆動電圧（電圧値０（Ｖ））が印加される。そして、それ以外の時分割線には非駆動電圧（電圧値Ｅ／２（Ｖ））が印加される。 Therefore, while the drive pulse timing (EN) is at the high level (H), the control input S to the switches other than the acquired time division number among the M switches of the time division line drive switch unit 121-4 is high. It becomes level (H). Thereby, a drive voltage (voltage value 0 (V)) is applied to the time division line of the acquired time division number among M switches of the time division line driving switch unit 121-4. A non-driving voltage (voltage value E / 2 (V)) is applied to the other time division lines.
ここで、ラッチ１２１−２に転送された描画データを構成する複数の描画情報のすべてがローレベル（Ｌ）である場合、判別部１２１−６からの出力はハイレベル（Ｈ）となる。この場合、時分割線駆動スイッチ部１２１−４のＭ個のスイッチのすべてへの制御入力Ｓがローレベル（Ｌ）となり、Ｍ個のスイッチのすべてにおいてＬ端子が選択されることになる。従って、複数の時分割線のいずれにも非駆動電圧のＥ／２（Ｖ）が印加されることはない。 Here, when all of the plurality of pieces of drawing information constituting the drawing data transferred to the latch 121-2 are at the low level (L), the output from the determination unit 121-6 is at the high level (H). In this case, the control input S to all of the M switches of the time division line drive switch unit 121-4 becomes the low level (L), and the L terminal is selected in all of the M switches. Accordingly, the non-driving voltage E / 2 (V) is not applied to any of the plurality of time division lines.
このように本実施形態において駆動回路は、受信した複数の描画情報のすべてが選択無を示している場合、複数の時分割線および複数のデータ線の電圧値を変化させないようにする。 As described above, in the present embodiment, the drive circuit prevents the voltage values of the plurality of time division lines and the plurality of data lines from being changed when all of the received plurality of drawing information indicates no selection.
より具体的には、駆動回路は、受信した複数の描画情報のすべてが選択無を示している場合、複数の時分割線のそれぞれに印加する電圧として選択可能な電圧のうち電圧値が０（Ｖ）である駆動電圧を、複数の時分割線のそれぞれに印加する電圧として選択する（第１の選択処理）。また、駆動回路は、受信した複数の描画情報のそれぞれが選択無を示している場合、複数のデータ線のそれぞれに印加する電圧として選択可能な電圧のうち電圧値が０（Ｖ）である非選択電圧を、その描画情報に対応するデータ線に印加する電圧として選択する（第２の選択処理）。 More specifically, the drive circuit has a voltage value of 0 (0) among the voltages that can be selected as voltages to be applied to each of the plurality of time division lines when all of the received plurality of drawing information indicates no selection. V) is selected as a voltage to be applied to each of the plurality of time division lines (first selection process). In addition, when each of the plurality of received drawing information indicates no selection, the driving circuit has a non-selective voltage value of 0 (V) among voltages that can be selected as voltages to be applied to each of the plurality of data lines. The selection voltage is selected as a voltage to be applied to the data line corresponding to the drawing information (second selection process).
これにより、電力が必要以上に消費されるのを回避することが可能となる。 Thereby, it becomes possible to avoid that power is consumed more than necessary.
なお、本実施形態では、複数の圧電素子の両端の電圧が全く変化しない理想的な構成を示したが、両端の電圧の変化が駆動時の１／１０程度に以下に低減できる回路でも十分な効果が得られる。 In this embodiment, an ideal configuration is shown in which the voltages at both ends of the plurality of piezoelectric elements do not change at all. However, a circuit that can reduce the change in the voltages at both ends to about 1/10 of that during driving is sufficient. An effect is obtained.
（第２の実施形態）
図７は、本発明の駆動回路の第２の実施形態の構成を説明するためのパルス波形図である。
(Second Embodiment)
FIG. 7 is a pulse waveform diagram for explaining the configuration of the second embodiment of the drive circuit of the present invention.
図４および図７を参照しながら、図１に示した駆動回路１２１が、受信した時分割情報および描画データに応じて時分割線およびデータ線に電圧を印加することによって、図４に示した圧電素子Ｐ００，Ｐ０２，Ｐ２０を駆動させる動作の一例について説明する。
4 and 7, the
まず、図７（ａ）に示すように、Ｔ１の期間では時分割線０を駆動する。この場合、図２に示した駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、駆動回路１２１は、時分割線０に第１の電圧である駆動電圧を印加し、時分割線１および時分割線２に第２の電圧である非駆動電圧を印加する。なお、本実施形態において、駆動電圧の電圧値は０（Ｖ）であり、非駆動電圧の電圧値は２Ｅ／３（Ｖ）である。
First, as shown in FIG. 7A, the time division line 0 is driven in the period T1. In this case, while the drive pulse timing (EN) shown in FIG. 2 is at the high level (H), the
また、駆動回路１２１は、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０およびデータ線２に第３の電圧である選択電圧を印加し、データ線１に第４の電圧である非選択電圧を印加する。なお、本実施形態において、選択電圧の電圧値はＥ（Ｖ）であり、非選択電圧の電圧値はＥ／３（Ｖ）である。
The
これにより、圧電素子Ｐ００には図７（ｂ）に示すように、電圧値Ｅ（Ｖ）の電圧が印加されることになる。同様に、圧電素子Ｐ０２にも電圧値Ｅ（Ｖ）の電圧が印加されることになる。従って、圧電素子Ｐ００，Ｐ０２のそれぞれに対応する圧力室からインクが吐出される。 Thereby, as shown in FIG.7 (b), the voltage of the voltage value E (V) is applied to the piezoelectric element P00. Similarly, the voltage of the voltage value E (V) is applied to the piezoelectric element P02. Accordingly, ink is ejected from the pressure chambers corresponding to the piezoelectric elements P00 and P02.
一方、圧電素子Ｐ１０には図７（ｂ）に示すように、Ｅ／３（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ０１，Ｐ１２，Ｐ２０，Ｐ２２のそれぞれにもＥ／３（Ｖ）の電圧が印加される。また、圧電素子Ｐ１１，Ｐ２１のそれぞれには−Ｅ／３（Ｖ）の電圧が印加される。但し、圧電素子Ｐ００，Ｐ０２以外の圧電素子に印加される電圧の電圧値はインクの吐出が開始される電圧値よりも小さいため、これらの圧電素子のそれぞれに対応する圧力室からはインクが吐出されない。 On the other hand, as shown in FIG. 7B, a voltage of E / 3 (V) is applied to the piezoelectric element P10. Similarly, a voltage of E / 3 (V) is applied to each of the piezoelectric elements P01, P12, P20, and P22. Further, a voltage of −E / 3 (V) is applied to each of the piezoelectric elements P11 and P21. However, since the voltage value of the voltage applied to the piezoelectric elements other than the piezoelectric elements P00 and P02 is smaller than the voltage value at which ink discharge is started, ink is discharged from the pressure chamber corresponding to each of these piezoelectric elements. Not.
次に、図７（ａ）に示すように、Ｔ２の期間では時分割線１を駆動する。この場合、従来の方式では駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、時分割線１に駆動電圧（電圧値０（Ｖ））が印加され、時分割線０および時分割線２に、図中破線で示すように非駆動電圧（電圧値２Ｅ／３（Ｖ））が印加されることになる。
Next, as shown in FIG. 7A, the
また、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０〜２に非選択電圧（電圧値Ｅ／３（Ｖ））が印加される。つまり、ここでは、Ｔ２の期間に対応する描画データに含まれる複数の描画情報のすべてがローレベル（Ｌ）、すなわち選択無を示している場合を想定している。 Further, a non-selection voltage (voltage value E / 3 (V)) is applied to the data lines 0 to 2 while the drive pulse timing (EN) is at a high level (H) according to the received drawing data. In other words, here, it is assumed that all of a plurality of pieces of drawing information included in the drawing data corresponding to the period of T2 indicate a low level (L), that is, no selection.
この場合、インクを吐出する必要がないのにもかかわらず、図７（ｂ）において破線で示すように圧電素子Ｐ００には−Ｅ／３（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ０１，Ｐ０２，Ｐ２０，Ｐ２１，Ｐ２２のそれぞれにも−Ｅ／３（Ｖ）の電圧が印加される。また、図７（ｂ）において破線で示すように圧電素子Ｐ１０にはＥ／３（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ１１，Ｐ１２のそれぞれにもＥ／３（Ｖ）の電圧が印加され、不必要な電力が消費されてしまう。 In this case, although it is not necessary to eject ink, a voltage of −E / 3 (V) is applied to the piezoelectric element P00 as indicated by a broken line in FIG. 7B. Similarly, a voltage of −E / 3 (V) is applied to each of the piezoelectric elements P01, P02, P20, P21, and P22. Further, as indicated by a broken line in FIG. 7B, a voltage of E / 3 (V) is applied to the piezoelectric element P10. Similarly, a voltage of E / 3 (V) is applied to each of the piezoelectric elements P11 and P12, and unnecessary power is consumed.
本実施形態では、受信した描画データを構成する複数の描画情報がすべてローレベル（Ｌ）である場合、すなわち、インクを吐出する必要がない場合、複数の時分割線のそれぞれに非駆動電圧が印加されないようにする。それとともに、複数のデータ線のそれぞれに非選択電圧が印加されないようにする。これにより、不必要な電力が消費されるのを回避することができる。これを実現する駆動回路の構成例については後述する。 In the present embodiment, when all of a plurality of drawing information constituting the received drawing data is at a low level (L), that is, when it is not necessary to eject ink, a non-driving voltage is applied to each of the plurality of time division lines. Do not apply. At the same time, the non-selection voltage is not applied to each of the plurality of data lines. Thereby, unnecessary power consumption can be avoided. A configuration example of a drive circuit that realizes this will be described later.
Ｔ３の期間では時分割線２を駆動する。駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、駆動回路１２１は、時分割線２に駆動電圧（電圧値０（Ｖ））を印加し、時分割線０および時分割線１に非駆動電圧（電圧値２Ｅ／３（Ｖ））を印加する。
In the period T3, the
また、駆動回路１２１は、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０に選択電圧（電圧値Ｅ（Ｖ））を印加し、データ線１およびデータ線２に非選択電圧（電圧値Ｅ／３（Ｖ））を印加する。
Further, the
これにより、圧電素子Ｐ２０には電圧値Ｅ（Ｖ）の電圧が印加され、圧電素子Ｐ２０に対応する圧力室からインクが吐出される。 As a result, a voltage value E (V) is applied to the piezoelectric element P20, and ink is ejected from the pressure chamber corresponding to the piezoelectric element P20.
また、圧電素子Ｐ００，Ｐ１０のそれぞれには図７（ｂ）に示すようにＥ／３（Ｖ）の電圧が印加され、同様に、圧電素子Ｐ２１，Ｐ２２のそれぞれにもＥ／３（Ｖ）の電圧が印加される。また、圧電素子Ｐ０１，Ｐ０２，Ｐ１１，Ｐ１２のそれぞれには−Ｅ／３（Ｖ）の電圧が印加される。但し、圧電素子Ｐ２０以外の圧電素子に印加される電圧の電圧値はインクの吐出が開始される電圧値よりも小さいため、これらの圧電素子に対応する圧力室からはインクが吐出されない。 Further, as shown in FIG. 7B, a voltage of E / 3 (V) is applied to each of the piezoelectric elements P00 and P10, and similarly, E / 3 (V) is also applied to each of the piezoelectric elements P21 and P22. Is applied. Further, a voltage of −E / 3 (V) is applied to each of the piezoelectric elements P01, P02, P11, and P12. However, since the voltage value of the voltage applied to the piezoelectric elements other than the piezoelectric element P20 is smaller than the voltage value at which ink discharge is started, ink is not discharged from the pressure chambers corresponding to these piezoelectric elements.
図８は、本発明の駆動回路の第２の実施形態の構成を示すブロック図である。図８は、Ｍ本の時分割線と、Ｎ本のデータ線とが電気的に交わる位置に複数の圧電素子（Ｐ００〜ＰＭＮ）のそれぞれが設けられており、一方の電極が時分割線と接続され、他方の電極がデータ線に接続されている状態を示している。 FIG. 8 is a block diagram showing the configuration of the second embodiment of the drive circuit of the present invention. FIG. 8 shows that each of a plurality of piezoelectric elements (P00 to PMN) is provided at a position where M time division lines and N data lines cross each other electrically, and one of the electrodes is a time division line. A state is shown in which the other electrode is connected to the data line.
本実施形態の駆動回路は図８に示すように、シフトレジスタ２２１−１と、ラッチ２２１−２と、デコーダ２２１−３とを備えている。また、本実施形態の駆動回路は図８に示すように、時分割線制御部である時分割線駆動スイッチ部２２１−４と、データ線制御部であるデータ線駆動スイッチ部２２１−５と、判別部２２１−６と、スイッチ部２２１−７とを備えている。 As shown in FIG. 8, the drive circuit of this embodiment includes a shift register 221-1, a latch 221-2, and a decoder 221-3. Further, as shown in FIG. 8, the drive circuit of the present embodiment includes a time division line drive switch unit 221-4 as a time division line control unit, a data line drive switch unit 221-5 as a data line control unit, A determination unit 221-6 and a switch unit 221-7 are provided.
なお、図８に示したシフトレジスタ２２１−１と、ラッチ２２１−２とのそれぞれの構成は、図６に示したシフトレジスタ１２１−１と、ラッチ１２１−２のそれぞれの構成と同様である。また、図８に示したデコーダ２２１−３と、判別部２２１−６とのそれぞれの構成は、図６に示したデコーダ１２１−３と、判別部１２１−６とのそれぞれの構成と同様である。そのため、これらについての説明は省略する。 Note that the configurations of the shift register 221-1 and the latch 221-2 illustrated in FIG. 8 are the same as the configurations of the shift register 121-1 and the latch 121-2 illustrated in FIG. Further, the configurations of the decoder 221-3 and the determination unit 221-6 illustrated in FIG. 8 are the same as the configurations of the decoder 121-3 and the determination unit 121-6 illustrated in FIG. . Therefore, description about these is omitted.
時分割線駆動スイッチ部２２１−４は、Ｍ本の時分割線のそれぞれと対応付けられたＭ個のスイッチを備えている。Ｍ個のスイッチのそれぞれは、図８の図中“Ｓ”で示した制御入力Ｓがローレベル（Ｌ）である場合、図８の図中“Ｌ”で示したＬ端子を選択する。一方、Ｍ個のスイッチのそれぞれは、制御入力Ｓがハイレベル（Ｈ）である場合、図８の図中“Ｈ”で示したＨ端子を選択する。Ｍ個のスイッチのそれぞれは、Ｌ端子を選択した場合、駆動電圧の電圧値である０（Ｖ）の信号を出力し、Ｈ端子を選択した場合、非駆動電圧の電圧値である２Ｅ／３（Ｖ）の信号を出力する。 The time division line drive switch unit 221-4 includes M switches associated with each of the M time division lines. Each of the M switches selects the L terminal indicated by “L” in FIG. 8 when the control input S indicated by “S” in FIG. 8 is at a low level (L). On the other hand, each of the M switches selects the H terminal indicated by “H” in FIG. 8 when the control input S is at the high level (H). Each of the M switches outputs a signal of 0 (V) that is the voltage value of the driving voltage when the L terminal is selected, and 2E / 3 that is the voltage value of the non-driving voltage when the H terminal is selected. The signal (V) is output.
データ線駆動スイッチ部２２１−５は、Ｎ本のデータ線のそれぞれと対応付けられたＮ個のスイッチを備えている。すなわち、Ｎ個のスイッチのそれぞれは、描画情報と対応していることになる。Ｎ個のスイッチのそれぞれは、図８の図中“Ｓ”で示した制御入力Ｓがローレベル（Ｌ）である場合、図８の図中“Ｌ”で示したＬ端子を選択する。一方、Ｎ個のスイッチのそれぞれは、制御入力Ｓがハイレベル（Ｈ）である場合、図８の図中“Ｈ”で示したＨ端子を選択する。Ｎ個のスイッチのそれぞれは、Ｌ端子を選択した場合、非選択電圧の電圧値であるＥ／３（Ｖ）、または、第５の電圧である非駆動電圧の電圧値である０（Ｖ）の信号を出力する。一方、Ｎ個のスイッチのそれぞれは、Ｈ端子を選択した場合、選択電圧の電圧値であるＥ（Ｖ）、または、非駆動電圧の電圧値である０（Ｖ）の信号を出力する。 The data line drive switch unit 221-5 includes N switches associated with each of the N data lines. That is, each of the N switches corresponds to drawing information. Each of the N switches selects the L terminal indicated by “L” in FIG. 8 when the control input S indicated by “S” in FIG. 8 is at the low level (L). On the other hand, each of the N switches selects the H terminal indicated by “H” in FIG. 8 when the control input S is at the high level (H). Each of the N switches, when the L terminal is selected, is E / 3 (V) that is the voltage value of the non-selection voltage, or 0 (V) that is the voltage value of the non-driving voltage that is the fifth voltage. The signal is output. On the other hand, when the H terminal is selected, each of the N switches outputs a signal of E (V) that is the voltage value of the selection voltage or 0 (V) that is the voltage value of the non-driving voltage.
スイッチ部２２１−７は、ラッチ２２１−２に転送された描画データを構成する複数の描画情報のすべてがローレベル（Ｌ）である場合に、複数のデータ線のそれぞれに選択電圧および非選択電圧のいずれも印加させないようにするためのスイッチである。スイッチ部２２１−７は、データ線駆動スイッチ部２２１−５のＮ個のスイッチのそれぞれのＬ端子と接続されたスイッチ、および、Ｈ端子と接続されたスイッチとの２つのスイッチを備えている。２つのスイッチのそれぞれは、図８の図中“Ｓ”で示した制御入力Ｓがローレベル（Ｌ）である場合、図８の図中“Ｌ”で示したＬ端子を選択する。一方、２つのスイッチのそれぞれは、制御入力Ｓがハイレベル（Ｈ）である場合、図８の図中“Ｈ”で示したＨ端子を選択する。２つのスイッチのそれぞれは、Ｌ端子を選択した場合、０（Ｖ）の信号を出力する。一方、Ｈ端子を選択した場合、一方のスイッチが選択電圧の電圧値であるＥ（Ｖ）の信号を出力し、他方のスイッチが非選択電圧の電圧値であるＥ／３（Ｖ）の信号を出力する。 The switch unit 221-7 selects a selection voltage and a non-selection voltage for each of the plurality of data lines when all of the plurality of pieces of drawing information constituting the drawing data transferred to the latch 221-2 are at a low level (L). It is a switch for preventing any of these from being applied. The switch unit 221-7 includes two switches: a switch connected to each L terminal of the N switches of the data line drive switch unit 221-5, and a switch connected to the H terminal. Each of the two switches selects the L terminal indicated by “L” in FIG. 8 when the control input S indicated by “S” in FIG. 8 is at a low level (L). On the other hand, each of the two switches selects the H terminal indicated by “H” in FIG. 8 when the control input S is at the high level (H). Each of the two switches outputs a 0 (V) signal when the L terminal is selected. On the other hand, when the H terminal is selected, one switch outputs an E (V) signal that is the voltage value of the selection voltage, and the other switch outputs an E / 3 (V) signal that is the voltage value of the non-selection voltage. Is output.
以下に、上記のように構成された駆動回路の動作について説明する。 The operation of the drive circuit configured as described above will be described below.
シフトレジスタ２２１−１は、描画データ生成部１１２（図１参照）から送信されてきた時分割情報および描画データを含むシリアルデータ（ＳＤ）を受信する。シフトレジスタ２２１−１にて受信された時分割情報および描画データは、ラッチパルス（ＬＴ）でラッチ２２１−２に転送される。 The shift register 221-1 receives serial data (SD) including time division information and drawing data transmitted from the drawing data generation unit 112 (see FIG. 1). The time division information and drawing data received by the shift register 221-1 are transferred to the latch 221-2 by a latch pulse (LT).
その後、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、ラッチ２２１−２に転送された描画データを構成する複数の描画情報のそれぞれがハイレベル（Ｈ）であるか、ローレベル（Ｌ）であるかに応じて以下のような動作となる。 Thereafter, while the drive pulse timing (EN) is at the high level (H), each of the plurality of drawing information constituting the drawing data transferred to the latch 221-2 is at the high level (H) or the low level ( The operation is as follows depending on whether or not L).
ラッチ２２１−２に転送された描画データを構成する複数の描画情報のそれぞれがハイレベル（Ｈ）である場合、データ線駆動スイッチ部２２１−５のＮ個のスイッチのうち、その描画情報に対応するスイッチへの制御入力Ｓがハイレベル（Ｈ）になる。従って、その描画情報に対応するデータ線に選択電圧（電圧値Ｅ（Ｖ））が印加される。 When each of a plurality of drawing information constituting the drawing data transferred to the latch 221-2 is at a high level (H), it corresponds to the drawing information among the N switches of the data line driving switch unit 221-5. The control input S to the switch to be turned to high level (H). Therefore, the selection voltage (voltage value E (V)) is applied to the data line corresponding to the drawing information.
一方、ラッチ２２１−２に転送された描画データを構成する複数の描画情報のそれぞれがローレベル（Ｌ）である場合、データ線駆動スイッチ部２２１−５のＮ個のスイッチのうち、その描画情報に対応するスイッチへの制御入力Ｓがローレベル（Ｌ）になる。従って、その描画情報に対応するデータ線に非選択電圧（電圧値Ｅ／３（Ｖ））が印加される。 On the other hand, when each of the plurality of drawing information constituting the drawing data transferred to the latch 221-2 is at the low level (L), the drawing information among the N switches of the data line drive switch unit 221-5. The control input S to the switch corresponding to is low level (L). Therefore, a non-selection voltage (voltage value E / 3 (V)) is applied to the data line corresponding to the drawing information.
デコーダ２２１−３は、ラッチ２２１−２に転送された時分割情報をデコードすることによって時分割番号を取得する。そして、デコーダ２２１−３は、取得した時分割番号に対応する出力線にハイレベル（Ｈ）の信号を出力する。 The decoder 221-3 acquires the time division number by decoding the time division information transferred to the latch 221-2. Then, the decoder 221-3 outputs a high level (H) signal to the output line corresponding to the acquired time division number.
このとき、ラッチ２２１−２に転送された複数の描画データを構成する複数の描画情報のいずれかがハイレベル（Ｈ）であれば、判別部２２１−６からの出力はローレベル（Ｌ）となる。 At this time, if any of the plurality of drawing information constituting the plurality of drawing data transferred to the latch 221-2 is at a high level (H), the output from the determination unit 221-6 is at a low level (L). Become.
従って、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、時分割線駆動スイッチ部２２１−４のＭ個のスイッチのうち、取得した時分割番号以外のスイッチへの制御入力Ｓはハイレベル（Ｈ）となる。これにより、時分割線駆動スイッチ部２２１−４のＭ個のスイッチのうち、取得した時分割番号の時分割線には駆動電圧（電圧値０（Ｖ））が印加される。そして、それ以外の時分割線には非駆動電圧（（電圧値２Ｅ／３（Ｖ））が印加される。
Therefore, while the drive pulse timing (EN) is at the high level (H), the control input S to the switches other than the acquired time division number among the M switches of the time division line drive switch unit 221-4 is high. It becomes level (H). Thereby, a drive voltage (voltage value 0 (V)) is applied to the time division line of the acquired time division number among the M switches of the time division line driving switch unit 221-4. The non-driving voltage ((
ここで、ラッチ２２１−２に転送された描画データを構成する複数の描画情報のすべてがローレベル（Ｌ）である場合、判別部２２１−６からの出力はハイレベル（Ｈ）となる。この場合、時分割線駆動スイッチ部２２１−４のＭ個のスイッチのすべてへの制御入力Ｓはローレベル（Ｌ）となり、Ｍ個のスイッチのすべてにおいてＬ端子が選択されることになる。従って、複数の時分割線のいずれにも非駆動電圧の２Ｅ／３（Ｖ）が印加されることはない。
Here, when all of the plurality of drawing information constituting the drawing data transferred to the latch 221-2 is at a low level (L), the output from the determination unit 221-6 is at a high level (H). In this case, the control input S to all of the M switches of the time division line drive switch unit 221-4 is at a low level (L), and the L terminal is selected in all of the M switches. Accordingly, the
また、この場合、スイッチ部２２１−７への制御入力Ｓがローレベル（Ｌ）になり、スイッチ部２２１−７の２つのスイッチからの出力が０（Ｖ）になる。これにより、データ線駆動スイッチ部２２１−５のＮ個のスイッチのすべてにおいてＬ端子とＨ端子とのいずれが選択されても、データ線駆動スイッチ部２２１−５のＮ個のスイッチのそれぞれからの出力は非駆動電圧の電圧値である０（Ｖ）となる。つまり、複数のデータ線のそれぞれには、選択電圧と非選択電圧とのいずれも印加されることがない。 In this case, the control input S to the switch unit 221-7 is at a low level (L), and the outputs from the two switches of the switch unit 221-7 are 0 (V). Thus, regardless of which of the L terminals and the H terminal is selected in all the N switches of the data line driving switch unit 221-5, the data line driving switch unit 221-5 receives signals from the N switches. The output is 0 (V) which is the voltage value of the non-driving voltage. That is, neither the selection voltage nor the non-selection voltage is applied to each of the plurality of data lines.
このように本実施形態において駆動回路は、受信した複数の描画情報のすべてが選択無を示している場合、複数の時分割線および複数のデータ線の電圧値を変化させないようにする。 As described above, in the present embodiment, the drive circuit prevents the voltage values of the plurality of time division lines and the plurality of data lines from being changed when all of the received plurality of drawing information indicates no selection.
より具体的には、駆動回路は、受信した複数の描画情報のすべてが選択無を示している場合、複数の時分割線のそれぞれに印加する電圧として選択可能な電圧のうち電圧値が０（Ｖ）である駆動電圧を、複数の時分割線のそれぞれに印加する電圧として選択する（第１の選択処理）。また、駆動回路は、複数のデータ線のそれぞれに印加する電圧として電圧値が０（Ｖ）である非駆動電圧を選択することが可能である。そして、駆動回路は、受信した複数の描画情報のすべてが選択無を示している場合、複数のデータ線のそれぞれに印加する電圧としてその非駆動電圧を選択する（第２の選択処理）。 More specifically, the drive circuit has a voltage value of 0 (0) among the voltages that can be selected as voltages to be applied to each of the plurality of time division lines when all of the received plurality of drawing information indicates no selection. V) is selected as a voltage to be applied to each of the plurality of time division lines (first selection process). The drive circuit can select a non-drive voltage having a voltage value of 0 (V) as a voltage applied to each of the plurality of data lines. Then, when all of the received plurality of drawing information indicates no selection, the driving circuit selects the non-driving voltage as a voltage to be applied to each of the plurality of data lines (second selection process).
これにより、電力が必要以上に消費されるのを回避することが可能となる。 Thereby, it becomes possible to avoid that power is consumed more than necessary.
（第３の実施形態）
図９は、本発明の駆動回路の第３の実施形態の構成を説明するためのパルス波形図である。
(Third embodiment)
FIG. 9 is a pulse waveform diagram for explaining the configuration of the third embodiment of the drive circuit of the present invention.
図４および図９を参照しながら、図１に示した駆動回路１２１が、受信した時分割情報および描画データに応じて時分割線およびデータ線に電圧を印加することによって、図４に示した圧電素子Ｐ００，Ｐ０２，Ｐ２０を駆動させる動作の一例について説明する。
4 and FIG. 9, the
まず、図９（ａ）に示すように、Ｔ１の期間では時分割線０を駆動する。この場合、図２に示した駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、駆動回路１２１は、時分割線０に駆動電圧を印加し、時分割線１および時分割線２に非駆動電圧を印加する。なお、本実施形態においては、上述した第２の実施形態と同様に、駆動電圧の電圧値は０（Ｖ）であり、非駆動電圧の電圧値は２Ｅ／３（Ｖ）である。
First, as shown in FIG. 9A, the time division line 0 is driven during the period T1. In this case, while the drive pulse timing (EN) shown in FIG. 2 is at a high level (H), the
また、駆動回路１２１は、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０およびデータ線２に選択電圧を印加し、データ線１に非選択電圧を印加する。なお、本実施形態においては、上述した第２の実施形態と同様に、選択電圧の電圧値はＥ（Ｖ）であり、非選択電圧の電圧値はＥ／３（Ｖ）である。
The
これにより、圧電素子Ｐ００には図９（ｂ）に示すように、電圧値Ｅ（Ｖ）の電圧が印加されることになる。同様に、圧電素子Ｐ０２にも電圧値Ｅ（Ｖ）の電圧が印加されることになる。従って、圧電素子Ｐ００，Ｐ０２のそれぞれに対応する圧力室からインクが吐出される。 As a result, the voltage of the voltage value E (V) is applied to the piezoelectric element P00 as shown in FIG. 9B. Similarly, the voltage of the voltage value E (V) is applied to the piezoelectric element P02. Accordingly, ink is ejected from the pressure chambers corresponding to the piezoelectric elements P00 and P02.
一方、圧電素子Ｐ１０には図９（ｂ）に示すように、Ｅ／３（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ０１，Ｐ１２，Ｐ２０，Ｐ２２のそれぞれにもＥ／３（Ｖ）の電圧が印加される。また、圧電素子Ｐ１１，Ｐ２１のそれぞれには−Ｅ／３（Ｖ）の電圧が印加される。但し、圧電素子Ｐ００，Ｐ０２以外の圧電素子に印加される電圧の電圧値はインクの吐出が開始される電圧値よりも小さいため、これらの圧電素子のそれぞれに対応する圧力室からはインクが吐出されない。 On the other hand, as shown in FIG. 9B, a voltage of E / 3 (V) is applied to the piezoelectric element P10. Similarly, a voltage of E / 3 (V) is applied to each of the piezoelectric elements P01, P12, P20, and P22. Further, a voltage of −E / 3 (V) is applied to each of the piezoelectric elements P11 and P21. However, since the voltage value of the voltage applied to the piezoelectric elements other than the piezoelectric elements P00 and P02 is smaller than the voltage value at which ink discharge is started, ink is discharged from the pressure chamber corresponding to each of these piezoelectric elements. Not.
次に、図９（ａ）に示すように、Ｔ２の期間では時分割線１を駆動する。この場合、従来の方式では駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、時分割線１に駆動電圧（電圧値０（Ｖ））が印加され、時分割線０および時分割線２に、図中破線で示すように非駆動電圧（電圧値２Ｅ／３（Ｖ））が印加されることになる。
Next, as shown in FIG. 9A, the
また、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０〜２に非選択電圧（電圧値Ｅ／３（Ｖ））が印加される。つまり、ここでは、Ｔ２の期間に対応する描画データに含まれる複数の描画情報のすべてがローレベル（Ｌ）、すなわち選択無を示している場合を想定している。 Further, a non-selection voltage (voltage value E / 3 (V)) is applied to the data lines 0 to 2 while the drive pulse timing (EN) is at a high level (H) according to the received drawing data. In other words, here, it is assumed that all of a plurality of pieces of drawing information included in the drawing data corresponding to the period of T2 indicate a low level (L), that is, no selection.
この場合、インクを吐出する必要がないのにもかかわらず、図９（ｂ）において破線で示すように圧電素子Ｐ００には−Ｅ／３（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ０１，Ｐ０２，Ｐ２０，Ｐ２１，Ｐ２２のそれぞれにも−Ｅ／３（Ｖ）の電圧が印加される。また、図９（ｂ）において破線で示すように圧電素子Ｐ１０にはＥ／３（Ｖ）の電圧が印加される。同様に、圧電素子Ｐ１１，Ｐ１２のそれぞれにもＥ／３（Ｖ）の電圧が印加され、不必要な電力が消費されてしまう。 In this case, although it is not necessary to eject ink, a voltage of −E / 3 (V) is applied to the piezoelectric element P00 as indicated by a broken line in FIG. 9B. Similarly, a voltage of −E / 3 (V) is applied to each of the piezoelectric elements P01, P02, P20, P21, and P22. Further, as shown by a broken line in FIG. 9B, a voltage of E / 3 (V) is applied to the piezoelectric element P10. Similarly, a voltage of E / 3 (V) is applied to each of the piezoelectric elements P11 and P12, and unnecessary power is consumed.
本実施形態では、受信した描画データを構成する複数の描画情報がすべてローレベル（Ｌ）である場合、すなわち、インクを吐出する必要がない場合、複数の時分割線と、複数のデータ線とをハイインピーダンスにする。これにより、複数の圧電素子のそれぞれの電圧値が変化しなくなり、不必要な電力が消費されるのを回避することができる。これを実現する駆動回路の構成例については後述する。 In the present embodiment, when all of the plurality of pieces of drawing information constituting the received drawing data are at a low level (L), that is, when it is not necessary to eject ink, a plurality of time division lines, a plurality of data lines, To high impedance. Thereby, each voltage value of a plurality of piezoelectric elements does not change, and unnecessary power consumption can be avoided. A configuration example of a drive circuit that realizes this will be described later.
Ｔ３の期間では時分割線２を駆動する。駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、駆動回路１２１は、時分割線２に駆動電圧（電圧値０（Ｖ））を印加し、時分割線０および時分割線１には非駆動電圧（電圧値２Ｅ／３（Ｖ））を印加する。
In the period T3, the
また、駆動回路１２１は、受信した描画データに応じ、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、データ線０に選択電圧（電圧値Ｅ（Ｖ））を印加し、データ線１およびデータ線２に非選択電圧（電圧値Ｅ／３（Ｖ））を印加する。
Further, the
これにより、圧電素子Ｐ２０には電圧値Ｅ（Ｖ）の電圧が印加され、圧電素子Ｐ２０に対応する圧力室からインクが吐出される。 As a result, a voltage value E (V) is applied to the piezoelectric element P20, and ink is ejected from the pressure chamber corresponding to the piezoelectric element P20.
また、圧電素子Ｐ００，Ｐ１０のそれぞれには図９（ｂ）に示すようにＥ／３（Ｖ）の電圧が印加され、同様に、圧電素子Ｐ２１，Ｐ２２のそれぞれにもＥ／３（Ｖ）の電圧が印加される。また、圧電素子Ｐ０１，Ｐ０２，Ｐ１１，Ｐ１２のそれぞれには−Ｅ／３（Ｖ）の電圧が印加される。但し、圧電素子Ｐ２０以外の圧電素子に印加される電圧の電圧値はインクの吐出が開始される電圧値よりも小さいため、これらの圧電素子のそれぞれに対応する圧力室からはインクが吐出されない。 Further, as shown in FIG. 9B, a voltage of E / 3 (V) is applied to each of the piezoelectric elements P00 and P10, and similarly, E / 3 (V) is also applied to each of the piezoelectric elements P21 and P22. Is applied. Further, a voltage of −E / 3 (V) is applied to each of the piezoelectric elements P01, P02, P11, and P12. However, since the voltage value of the voltage applied to the piezoelectric elements other than the piezoelectric element P20 is smaller than the voltage value at which ink discharge is started, ink is not discharged from the pressure chambers corresponding to each of these piezoelectric elements.
図１０は、本発明の駆動回路の第３の実施形態の構成を示すブロック図である。図１０は、Ｍ本の時分割線と、Ｎ本のデータ線とが電気的に交わる位置に複数の圧電素子（Ｐ００〜ＰＭＮ）のそれぞれが設けられており、一方の電極が時分割線と接続され、他方の電極がデータ線に接続されている状態を示している。 FIG. 10 is a block diagram showing the configuration of the third embodiment of the drive circuit of the present invention. FIG. 10 shows that each of a plurality of piezoelectric elements (P00 to PMN) is provided at a position where M time division lines and N data lines intersect electrically, and one electrode is a time division line. A state is shown in which the other electrode is connected to the data line.
本実施形態の駆動回路は図１０に示すように、シフトレジスタ３２１−１と、ラッチ３２１−２と、デコーダ３２１−３とを備えている。また、本実施形態の駆動回路は図１０に示すように、時分割線駆動スイッチ部３２１−４と、データ線駆動スイッチ部３２１−５と、判別部３２１−６と、スイッチ部３２１−７とを備えている。 As shown in FIG. 10, the drive circuit of this embodiment includes a shift register 321-1, a latch 321-2, and a decoder 321-3. Further, as shown in FIG. 10, the drive circuit of this embodiment includes a time division line drive switch unit 321-4, a data line drive switch unit 321-5, a determination unit 321-6, and a switch unit 321-7. It has.
なお、図１０に示したシフトレジスタ３２１−１と、ラッチ３２１−２とのそれぞれの構成は、図６に示したシフトレジスタ１２１−１と、ラッチ１２１−２とのそれぞれの構成と同様である。また、図１０に示したデコーダ３２１−３の構成は、図６に示したデコーダ１２１−３の構成と同様である。また、図１０に示したスイッチ部３２１−７の構成は、図８に示したスイッチ部２２１−７の構成と同様である。そのため、これらについての説明は省略する。 Note that the configurations of the shift register 321-1 and the latch 321-2 illustrated in FIG. 10 are the same as the configurations of the shift register 121-1 and the latch 121-2 illustrated in FIG. . Also, the configuration of the decoder 321-3 illustrated in FIG. 10 is the same as the configuration of the decoder 121-3 illustrated in FIG. The configuration of the switch unit 321-7 illustrated in FIG. 10 is the same as the configuration of the switch unit 221-7 illustrated in FIG. Therefore, description about these is omitted.
時分割線駆動スイッチ部３２１−４は、Ｍ本の時分割線のそれぞれと対応付けられたＭ個のスイッチを備えている。Ｍ個のスイッチのそれぞれは、図１０の図中“ＯＥ”で示した出力制御ＯＥがハイレベル（Ｈ）である間、図１０の図中“Ｓ”で示した制御入力Ｓローレベル（Ｌ）である場合、図１０の図中“Ｌ”で示したＬ端子を選択する。一方、Ｍ個のスイッチのそれぞれは、出力制御ＯＥがハイレベル（Ｈ）である間、制御入力Ｓがハイレベル（Ｈ）である場合、図１０の図中“Ｈ”で示したＨ端子を選択する。複数のスイッチのそれぞれは、Ｌ端子を選択した場合、駆動電圧の電圧値である０（Ｖ）の信号を出力し、Ｈ端子を選択した場合、非駆動電圧の電圧値である２Ｅ／３（Ｖ）の信号を出力する。なお、出力制御ＯＥがローレベル（Ｌ）である間は、制御入力Ｓ等の入力信号にかかわらず、Ｍ個のスイッチのそれぞれからの出力はハイインピーダンスになる。 The time division line drive switch unit 321-4 includes M switches associated with each of the M time division lines. Each of the M switches has a control input S low level (L) indicated by “S” in FIG. 10 while the output control OE indicated by “OE” in FIG. 10 is high (H). ), The L terminal indicated by “L” in FIG. 10 is selected. On the other hand, each of the M switches has an H terminal indicated by “H” in FIG. 10 when the control input S is at a high level (H) while the output control OE is at a high level (H). select. Each of the plurality of switches outputs a signal of 0 (V) that is the voltage value of the drive voltage when the L terminal is selected, and 2E / 3 (the voltage value of the non-drive voltage when the H terminal is selected. V) signal is output. While the output control OE is at the low level (L), the output from each of the M switches becomes high impedance regardless of the input signal such as the control input S.
データ線駆動スイッチ部３２１−５は、Ｎ本のデータ線のそれぞれと対応付けられたＮ個のスイッチを備えている。すなわち、Ｎ個のスイッチのそれぞれは、描画情報と対応していることになる。Ｎ個のスイッチのそれぞれは、図１０の図中“ＯＥ”で示した出力制御ＯＥがハイレベル（Ｈ）である間、図１０の図中“Ｓ”で示した制御入力Ｓがローレベル（Ｌ）である場合、図１０の図中“Ｌ”で示したＬ端子を選択する。一方、Ｎ個のスイッチのそれぞれは、出力制御ＯＥがハイレベル（Ｈ）である間、制御入力Ｓがハイレベル（Ｈ）である場合、図１０の図中“Ｈ”で示したＨ端子を選択する。Ｎ個のスイッチのそれぞれは、Ｌ端子を選択した場合、非選択電圧の電圧値であるＥ／３（Ｖ）、または、非駆動電圧の電圧値である０（Ｖ）の信号を出力する。一方、Ｎ個のスイッチのそれぞれは、Ｈ端子を選択した場合、選択電圧の電圧値であるＥ（Ｖ）、または、非駆動電圧の電圧値である０（Ｖ）の信号を出力する。なお、出力制御ＯＥがローレベル（Ｌ）である間は、制御入力Ｓ等の入力信号にかかわらず、Ｎ個のスイッチのそれぞれからの出力はハイインピーダンスになる。 The data line drive switch unit 321-5 includes N switches associated with each of the N data lines. That is, each of the N switches corresponds to drawing information. Each of the N switches has the control input S indicated by “S” in FIG. 10 at the low level (while the output control OE indicated by “OE” in the drawing in FIG. 10 is at the high level (H)). L), the L terminal indicated by “L” in FIG. 10 is selected. On the other hand, each of the N switches has an H terminal indicated by “H” in FIG. 10 when the control input S is at a high level (H) while the output control OE is at a high level (H). select. When the L terminal is selected, each of the N switches outputs a signal of E / 3 (V) that is the voltage value of the non-selection voltage or 0 (V) that is the voltage value of the non-drive voltage. On the other hand, when the H terminal is selected, each of the N switches outputs a signal of E (V) that is the voltage value of the selection voltage or 0 (V) that is the voltage value of the non-driving voltage. Note that while the output control OE is at the low level (L), the output from each of the N switches becomes high impedance regardless of the input signal such as the control input S.
判別部３２１−６は、ラッチ３２１−２に転送された描画データを構成する複数の描画情報のＡＮＤをとる。その結果がローレベル（Ｌ）である場合、判別部３２１−６は、ローレベル（Ｌ）の信号を出力する。一方、その結果がハイレベル（Ｈ）である場合、判別部３２１−６は、ハイレベル（Ｈ）の信号を出力する。 The determination unit 321-6 performs AND of a plurality of pieces of drawing information constituting the drawing data transferred to the latch 321-2. If the result is a low level (L), the determination unit 321-6 outputs a low level (L) signal. On the other hand, when the result is a high level (H), the determination unit 321-6 outputs a high level (H) signal.
以下に、上記のように構成された駆動回路の動作について説明する。 The operation of the drive circuit configured as described above will be described below.
シフトレジスタ３２１−１は、描画データ生成部１１２（図１参照）から送信されてきた時分割情報および描画データを含むシリアルデータ（ＳＤ）を受信する。シフトレジスタ３２１−１にて受信された時分割情報および描画データは、ラッチパルス（ＬＴ）でラッチ３２１−２に転送される。 The shift register 321-1 receives serial data (SD) including time division information and drawing data transmitted from the drawing data generating unit 112 (see FIG. 1). The time division information and drawing data received by the shift register 321-1 are transferred to the latch 321-2 by a latch pulse (LT).
その後、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、ラッチ３２１−２に転送された描画データを構成する複数の描画情報のそれぞれがハイレベル（Ｈ）であるか、ローレベル（Ｌ）であるかに応じて以下のような動作となる。 Thereafter, while the drive pulse timing (EN) is at the high level (H), each of the plurality of drawing information constituting the drawing data transferred to the latch 321-2 is at the high level (H) or the low level ( The operation is as follows depending on whether or not L).
ラッチ３２１−２に転送された描画データを構成する複数の描画情報のそれぞれがハイレベル（Ｈ）である場合、データ線駆動スイッチ部３２１−５のＮ個のスイッチのうち、その描画情報に対応するスイッチへの制御入力Ｓがハイレベル（Ｈ）になる。従って、その描画情報に対応するデータ線に選択電圧（電圧値Ｅ（Ｖ））が印加される。 When each of a plurality of drawing information constituting the drawing data transferred to the latch 321-2 is at a high level (H), it corresponds to the drawing information among the N switches of the data line driving switch unit 321-5. The control input S to the switch to be turned to high level (H). Therefore, the selection voltage (voltage value E (V)) is applied to the data line corresponding to the drawing information.
一方、ラッチ１２１−２に転送された描画データを構成する複数の描画情報のそれぞれがローレベル（Ｌ）である場合、データ線駆動スイッチ部３２１−５のＮ個のスイッチのうち、その描画情報に対応するスイッチへの制御入力Ｓがローレベル（Ｌ）になる。従って、その描画情報に対応するデータ線に非選択電圧（電圧値Ｅ／３（Ｖ））が印加される。 On the other hand, when each of the plurality of drawing information constituting the drawing data transferred to the latch 121-2 is at a low level (L), the drawing information among the N switches of the data line drive switch unit 321-5. The control input S to the switch corresponding to is low level (L). Therefore, a non-selection voltage (voltage value E / 3 (V)) is applied to the data line corresponding to the drawing information.
デコーダ３２１−３は、ラッチ３２１−２に転送された時分割情報をデコードすることによって時分割番号を取得する。そして、デコーダ３２１−３は、取得した時分割番号に対応する出力線にハイレベル（Ｈ）の信号を出力する。 The decoder 321-3 acquires the time division number by decoding the time division information transferred to the latch 321-2. The decoder 321-3 outputs a high level (H) signal to the output line corresponding to the acquired time division number.
このとき、ラッチ３２１−２に転送された複数の描画データを構成する複数の描画情報のいずれかがハイレベル（Ｈ）であれば、判別部３２１−６からの出力はハイレベル（Ｈ）となる。 At this time, if any of a plurality of drawing information constituting a plurality of drawing data transferred to the latch 321-2 is at a high level (H), the output from the determination unit 321-6 is at a high level (H). Become.
従って、駆動パルスタイミング（ＥＮ）がハイレベル（Ｈ）である間、時分割線駆動スイッチ部３２１−４のＭ個のスイッチのうち、取得した時分割番号以外のスイッチへの制御入力Ｓはハイレベル（Ｈ）となる。これにより、時分割線駆動スイッチ部３２１−４のＭ個のスイッチのうち、取得した時分割番号の時分割線には駆動電圧（電圧値０（Ｖ））が印加される。そして、それ以外の時分割線には非駆動電圧（（電圧値２Ｅ／３（Ｖ））が印加される。
Therefore, while the drive pulse timing (EN) is at the high level (H), the control input S to the switches other than the acquired time division number among the M switches of the time division line drive switch unit 321-4 is high. It becomes level (H). Thus, the drive voltage (voltage value 0 (V)) is applied to the time division line having the acquired time division number among the M switches of the time division line driving switch unit 321-4. The non-driving voltage ((
ここで、ラッチ３２１−２に転送された描画データを構成する複数の描画情報のすべてがローレベル（Ｌ）である場合、判別部３２１−６からの出力はローレベル（Ｌ）となる。この場合、時分割線駆動スイッチ部３２１−４のＭ個のスイッチのすべてと、データ線駆動スイッチ部３２１−５のＮ個のスイッチのすべてとへの出力制御ＯＥはローレベル（Ｌ）となる。従って、時分割線駆動スイッチ部３２１−４のＭ個のスイッチのそれぞれと、データ線駆動スイッチ部３２１−５のＮ個のスイッチのそれぞれとからの出力はハイインピーダンスになる。 Here, when all of the plurality of pieces of drawing information constituting the drawing data transferred to the latch 321-2 are at the low level (L), the output from the determination unit 321-6 is at the low level (L). In this case, the output control OE to all of the M switches of the time division line drive switch unit 321-4 and all of the N switches of the data line drive switch unit 321-5 is at a low level (L). . Therefore, the outputs from each of the M switches of the time division line drive switch unit 321-4 and each of the N switches of the data line drive switch unit 321-5 have high impedance.
なお、本実施形態においては、受信した複数の描画情報のすべてが選択無を示している場合、複数の時分割線と、複数のデータ線との両方をハイインピーダンスにする場合について説明した。但し、複数の時分割線と、複数のデータ線との少なくとも一方をハイインピーダンスにしてもよい。 In the present embodiment, a case has been described in which, when all of the plurality of received drawing information indicate no selection, both the plurality of time division lines and the plurality of data lines are set to high impedance. However, at least one of the plurality of time division lines and the plurality of data lines may be set to high impedance.
このように本実施形態において駆動回路は、受信した複数の描画情報のすべてが選択無を示している場合、複数の時分割線および複数のデータ線の電圧値を変化させないようにする。 As described above, in the present embodiment, the drive circuit prevents the voltage values of the plurality of time division lines and the plurality of data lines from being changed when all of the received plurality of drawing information indicates no selection.
より具体的には、駆動回路は、受信した複数の描画情報のすべてが選択無を示している場合、複数の時分割線と、複数のデータ線との少なくとも一方をハイインピーダンスにする。 More specifically, the drive circuit sets at least one of the plurality of time division lines and the plurality of data lines to high impedance when all of the received plurality of drawing information indicates no selection.
これにより、電力が必要以上に消費されるのを回避することが可能となる。 Thereby, it becomes possible to avoid that power is consumed more than necessary.
５１ 飛翔液滴
１００ インクジェットプリンタ
１１０ 制御基板
１１１ 駆動電圧電源
１１２ 描画データ生成部
１１３ 制御部
１１４ モータ制御部
１２０ 記録ヘッド
１２１ 駆動回路
１２１−１，２２１−１，３２１−１ シフトレジスタ
１２１−２，２２１−２，３２１−２ ラッチ
１２１−３，２２１−３，３２１−３ デコーダ
１２１−４，２２１−４，３２１−４ 時分割線駆動スイッチ部
１２１−５，２２１−５，３２１−５ データ線駆動スイッチ部
１２１−６，２２１−６，３２１−６ 判定部
１２２ ノズルユニット
１２２−１ ハウジング
１２２−２ 圧電素子
１２２−３ 電極
１２２−４ 引き出し配線
１２２−５ 振動版
１２２−６ 圧力室
１２２−７ オリフィスプレート
１２２−８ ノズル孔
１３０ 駆動モータ
２２１−７，３２１−７ スイッチ部
５００ 入力装置
51 Flying droplet 100 Inkjet printer 110
Claims (10)
前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線および前記複数のデータ線の電圧値を変化させないようにする駆動回路。 Time division information indicating one of a plurality of time division lines and a plurality of selection presence / absence information indicating the presence / absence of selection of each of the plurality of data lines are received, and the plurality of times according to the received time division information A voltage is applied to each of the dividing lines, and a voltage is applied to each of the plurality of data lines according to each of the received plurality of selection presence / absence information, whereby each of the plurality of data lines and the plurality of data lines are applied. In a drive circuit that drives each of a plurality of piezoelectric elements provided at positions where each of the time division lines electrically intersects,
A drive circuit configured to prevent the voltage values of the plurality of time division lines and the plurality of data lines from being changed when all of the received plurality of selection presence / absence information indicate that there is no selection;
前記受信した時分割情報に応じ、前記複数の時分割線のそれぞれに印加する電圧として第１または第２の電圧を選択する時分割線制御部と、
前記受信した複数の選択有無情報に応じ、前記複数のデータ線のそれぞれに印加する電圧として第３または第４の電圧を選択するデータ線制御部と、を有し、
前記時分割線制御部は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記第１および第２の電圧のうち、前記複数の時分割線のそれぞれの電圧値を変化させない方の電圧を選択し、
前記データ線制御部は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記第３および第４の電圧のうち、前記複数のデータ線のそれぞれの電圧値を変化させない方の電圧を選択する駆動回路。 The drive circuit according to claim 1,
A time division line control unit that selects a first voltage or a second voltage as a voltage to be applied to each of the plurality of time division lines according to the received time division information;
A data line control unit that selects a third or fourth voltage as a voltage to be applied to each of the plurality of data lines according to the received plurality of selection presence / absence information;
The time division line control unit, when all of the received plurality of selection presence / absence information indicates no selection, sets the voltage values of the plurality of time division lines among the first and second voltages. Select the voltage that does not change,
The data line control unit does not change a voltage value of each of the plurality of data lines out of the third and fourth voltages when all of the received plurality of selection presence / absence information indicates no selection. Drive circuit that selects the voltage of the other.
前記複数の選択有無情報のそれぞれは、前記複数のデータ線のそれぞれと対応付けられ、
前記第１および第４の電圧の電圧値は、０（Ｖ）であり、
前記時分割線制御部は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線のそれぞれに印加する電圧として前記第１の電圧を選択し、
前記データ線制御部は、前記受信した複数の選択有無情報のそれぞれが選択無を示している場合、前記複数のデータ線のうち当該選択有無情報に対応するデータ線に印加する電圧として前記第４の電圧を選択する駆動回路。 The drive circuit according to claim 2,
Each of the plurality of selection presence / absence information is associated with each of the plurality of data lines,
The voltage values of the first and fourth voltages are 0 (V),
The time division line control unit selects the first voltage as a voltage to be applied to each of the plurality of time division lines when all of the received plurality of selection presence / absence information indicates no selection,
When each of the received plurality of selection presence / absence information indicates no selection, the data line control unit is configured to apply the fourth voltage as a voltage to be applied to a data line corresponding to the selection presence / absence information among the plurality of data lines. Drive circuit that selects the voltage of.
前記第１の電圧の電圧値は、０（Ｖ）であり、
前記時分割線制御部は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線のそれぞれに印加する電圧として前記第１の電圧を選択し、
前記データ線制御部は、前記複数のデータのそれぞれに印加する電圧として電圧値が０（Ｖ）である第５の電圧を選択することが可能であり、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数のデータ線のそれぞれに印加する電圧として前記第５の電圧を選択する駆動回路。 The drive circuit according to claim 2,
The voltage value of the first voltage is 0 (V),
The time division line control unit selects the first voltage as a voltage to be applied to each of the plurality of time division lines when all of the received plurality of selection presence / absence information indicates no selection,
The data line control unit can select a fifth voltage having a voltage value of 0 (V) as a voltage to be applied to each of the plurality of data. Is a drive circuit that selects the fifth voltage as a voltage to be applied to each of the plurality of data lines.
前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線と、前記複数のデータ線との少なくとも一方をハイインピーダンスにする駆動回路。 The drive circuit according to claim 1,
A drive circuit configured to set at least one of the plurality of time division lines and the plurality of data lines to high impedance when all of the received plurality of selection presence / absence information indicates no selection;
前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線および前記複数のデータ線の電圧値を変化させないようにする処理を有する駆動方法。 Time division information indicating one of a plurality of time division lines and a plurality of selection presence / absence information indicating the presence / absence of selection of each of the plurality of data lines are received, and the plurality of times according to the received time division information A voltage is applied to each of the dividing lines, and a voltage is applied to each of the plurality of data lines according to each of the received plurality of selection presence / absence information, whereby each of the plurality of data lines and the plurality of data lines are applied. A drive method in a drive circuit for driving each of a plurality of piezoelectric elements provided at positions where each of the time division lines electrically intersects,
A driving method including a process of preventing voltage values of the plurality of time division lines and the plurality of data lines from being changed when all of the received plurality of selection presence / absence information indicate that there is no selection.
前記処理は、
前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線のそれぞれに印加する電圧として選択することが可能な第１および第２の電圧のうち、前記複数の時分割線のそれぞれの電圧値を変化させない方の電圧を選択する第１の選択処理と、
前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数のデータ線のそれぞれに印加する電圧として選択することが可能な第３および第４の電圧のうち、前記複数のデータ線のそれぞれの電圧値を変化させない方の電圧を選択する第２の選択処理と、を含む駆動方法。 The driving method according to claim 6,
The processing is as follows:
When all of the received plurality of selection presence / absence information indicates no selection, the plurality of first and second voltages that can be selected as voltages to be applied to each of the plurality of time division lines. A first selection process for selecting a voltage that does not change the voltage value of each of the time division lines;
When all of the received plurality of selection presence / absence information indicates no selection, among the third and fourth voltages that can be selected as voltages to be applied to the plurality of data lines, And a second selection process for selecting a voltage that does not change the voltage value of each data line.
前記複数の選択有無情報のそれぞれは、前記複数のデータ線のそれぞれと対応付けられ、
前記第１および第４の電圧の電圧値は、０（Ｖ）であり、
前記第１の選択処理は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線のそれぞれに印加する電圧として前記第１の電圧を選択する処理であり、
前記第２の選択処理は、前記受信した複数の選択有無情報のそれぞれが選択無を示している場合、前記複数のデータ線のうち当該選択有無情報に対応するデータ線に印加する電圧として前記第４の電圧を選択する処理である駆動方法。 The driving method according to claim 7,
Each of the plurality of selection presence / absence information is associated with each of the plurality of data lines,
The voltage values of the first and fourth voltages are 0 (V),
The first selection process is a process of selecting the first voltage as a voltage to be applied to each of the plurality of time division lines when all of the received plurality of selection presence / absence information indicates no selection. Yes,
In the second selection process, when each of the received plurality of selection presence / absence information indicates no selection, the second selection process uses the first selection voltage as a voltage to be applied to a data line corresponding to the selection presence / absence information among the plurality of data lines. A driving method which is a process of selecting a voltage of 4.
前記第１の電圧の電圧値は、０（Ｖ）であり、
前記第２の選択処理では、前記複数のデータのそれぞれに印加する電圧として電圧値が０（Ｖ）である第５の電圧を選択することが可能であり、
前記第１の選択処理は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線のそれぞれに印加する電圧として前記第１の電圧を選択する処理であり、
前記第２の選択処理は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数のデータ線のそれぞれに印加する電圧として前記第５の電圧を選択する処理である駆動方法。 The driving method according to claim 7,
The voltage value of the first voltage is 0 (V),
In the second selection process, it is possible to select a fifth voltage having a voltage value of 0 (V) as a voltage to be applied to each of the plurality of data.
The first selection process is a process of selecting the first voltage as a voltage to be applied to each of the plurality of time division lines when all of the received plurality of selection presence / absence information indicates no selection. Yes,
The second selection process is a process of selecting the fifth voltage as a voltage to be applied to each of the plurality of data lines when all of the received plurality of selection presence / absence information indicates no selection. Driving method.
前記処理は、前記受信した複数の選択有無情報のすべてが選択無を示している場合、前記複数の時分割線と、前記複数のデータ線との少なくとも一方をハイインピーダンスにする処理である駆動方法。 The driving method according to claim 6,
The processing method is a driving method in which, when all of the received plurality of selection presence / absence information indicates no selection, at least one of the plurality of time division lines and the plurality of data lines is set to high impedance .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011186013A JP2013046974A (en) | 2011-08-29 | 2011-08-29 | Drive circuit, and driving method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011186013A JP2013046974A (en) | 2011-08-29 | 2011-08-29 | Drive circuit, and driving method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013046974A true JP2013046974A (en) | 2013-03-07 |
Family
ID=48010299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011186013A Withdrawn JP2013046974A (en) | 2011-08-29 | 2011-08-29 | Drive circuit, and driving method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013046974A (en) |
-
2011
- 2011-08-29 JP JP2011186013A patent/JP2013046974A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8624117B2 (en) | Liquid ejecting apparatus and signal transmission channel | |
| CN107867067B (en) | Liquid ejecting apparatus | |
| JP4992447B2 (en) | Capacitive load drive circuit and image forming apparatus | |
| CN107878020B (en) | Liquid ejecting apparatus | |
| US10850504B2 (en) | Driving circuit, liquid discharge apparatus, and driving method | |
| JP2006218766A (en) | Liquid droplet jet head, image recorder, method for recording, and method for recording image | |
| JP2013046974A (en) | Drive circuit, and driving method | |
| JP2019166767A (en) | Print head, liquid discharge device, and piezoelectric element control circuit | |
| US11027542B2 (en) | Driving circuit, integrated circuit, and liquid discharge apparatus | |
| JP4760427B2 (en) | Liquid discharge head control device and liquid discharge head control method | |
| JP7275921B2 (en) | LIQUID EJECTOR, DRIVE CIRCUIT, AND INTEGRATED CIRCUIT | |
| JP7275924B2 (en) | LIQUID EJECTOR, DRIVE CIRCUIT, AND INTEGRATED CIRCUIT | |
| JP7259542B2 (en) | Drive circuit and liquid ejection device | |
| CN108215485B (en) | Liquid ejecting apparatus | |
| JP7064387B2 (en) | Recording element substrate, recording head, and recording device | |
| JP5109420B2 (en) | Liquid ejection head drive device and liquid ejection device | |
| JP2019166764A (en) | Print head, liquid discharge device, and piezoelectric element control circuit | |
| JP2019166763A (en) | Print head, liquid discharge device, and piezoelectric element control circuit | |
| JP2020082476A (en) | Drive circuit, integrated circuit, and liquid discharge device | |
| JP7310361B2 (en) | LIQUID EJECTOR, DRIVE CIRCUIT, AND INTEGRATED CIRCUIT | |
| JP7131012B2 (en) | Print head, liquid ejection device and piezoelectric element control circuit | |
| US20230278336A1 (en) | Drive circuit, liquid jet head, and liquid jet recording device | |
| JP7415445B2 (en) | liquid discharge device | |
| JP6747567B1 (en) | Liquid ejection head unit and liquid ejection device | |
| JP2007210246A (en) | Controller for liquid discharge head, method for controlling liquid discharge head, and program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140430 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |