JP2013041918A - Semiconductor light-emitting device and method of manufacturing the same - Google Patents

Semiconductor light-emitting device and method of manufacturing the same Download PDF

Info

Publication number
JP2013041918A
JP2013041918A JP2011176781A JP2011176781A JP2013041918A JP 2013041918 A JP2013041918 A JP 2013041918A JP 2011176781 A JP2011176781 A JP 2011176781A JP 2011176781 A JP2011176781 A JP 2011176781A JP 2013041918 A JP2013041918 A JP 2013041918A
Authority
JP
Japan
Prior art keywords
substrate
light emitting
emitting device
face
sld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011176781A
Other languages
Japanese (ja)
Inventor
Masao Kawaguchi
真生 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011176781A priority Critical patent/JP2013041918A/en
Publication of JP2013041918A publication Critical patent/JP2013041918A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To efficiently obtain a semiconductor light-emitting device, for example, an end-face emission type superluminescent diode with high power.SOLUTION: A semiconductor light-emitting device includes a substrate 101 and a stacked structure that is formed on the substrate 101 and is composed of a plurality of semiconductor layers including an optical guide layer 120. The stacked structure has a stripe-shaped optical waveguide 113 selectively provided on the top portion, and a light-emission end face 115 composed of the end face of the stacked structure. The angle θ formed between the stacked surface of the optical guide layer 120 and the light-emission end face 115 is not equal to 90°.

Description

本発明は、半導体発光装置に関し、特に、端面出射型のスーパールミネッセントダイオード(SLD)からなる半導体発光装置及びその製造方法に関する。   The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device composed of an edge-emitting superluminescent diode (SLD) and a method for manufacturing the same.

小型、安価及び高出力等の優れた特徴を持つことから、発光ダイオード(Light Emitting Diode:LED)、半導体レーザ素子(LD)及びSLD等の半導体発光素子が、通信及び光ディスク装置等のIT技術に加え、医療機器又は一部の照明装置等の幅広い技術分野で用いられている。   Light emitting diodes (LEDs), semiconductor laser elements (LDs), and semiconductor light emitting elements such as SLDs are used in IT technologies such as communication and optical disk devices because they have excellent features such as small size, low cost, and high output. In addition, it is used in a wide range of technical fields such as medical equipment or some lighting devices.

近年では、特に液晶プロジェクタ及び液晶ディスプレイ等の表示装置の小型化、薄型化並びに低消費電力化を実現するために、光源にSLDを用いた表示装置の開発が活発に行われている。このような表示装置における光源には、波長が420nmから660nm程度の赤色光、緑色光及び青色光の、いわゆるRGB光を発光可能な光源が必要となる。このため、従来の表示装置においては、RGB光をそれぞれ発光する3種類のLED(赤色/緑色/青色LED)を組み合わせる構成、又は青色LEDに蛍光体材料を組み合わせて白色光を得る白色LED等が開発されている。また、液晶プロジェクタのような投影型の表示装置の場合は、光源の光をより効率良く画像として投影するために、光源からの出射光は指向性が高く、また、光源自身の発光強度が高いことが好まれる。このような高指向性の発光素子を実現するため、可視光を出射するSLDの開発が進められている。   In recent years, in particular, in order to reduce the size, thickness, and power consumption of display devices such as liquid crystal projectors and liquid crystal displays, development of display devices using an SLD as a light source has been actively conducted. As a light source in such a display device, a light source capable of emitting so-called RGB light of red light, green light, and blue light having a wavelength of about 420 nm to 660 nm is required. For this reason, in a conventional display device, there are a configuration in which three types of LEDs (red / green / blue LEDs) each emitting RGB light are combined, or a white LED that obtains white light by combining a phosphor material with a blue LED. Has been developed. In the case of a projection display device such as a liquid crystal projector, the light emitted from the light source has high directivity and the light intensity of the light source itself is high in order to project the light from the light source as an image more efficiently. Is preferred. In order to realize such a highly directional light-emitting element, development of an SLD that emits visible light is in progress.

SLDのうち、波長が420nm〜550nmの青色光から緑色光を発光するSLDには、主に窒化ガリウム(GaN)系半導体素子が用いられている。また、波長が550nm〜660nmの赤色光を発光するSLDには、主にガリウム砒素(GaAs)系SLDが用いられている。さらに、GaN系半導体を用いた緑色光から赤色光を発光可能なSLDの研究及び開発が進められている。   Among SLDs, gallium nitride (GaN) -based semiconductor elements are mainly used for SLDs that emit green light from blue light having a wavelength of 420 nm to 550 nm. Further, gallium arsenide (GaAs) SLD is mainly used for SLD emitting red light having a wavelength of 550 nm to 660 nm. Furthermore, research and development of SLDs that can emit red light from green light using GaN-based semiconductors are underway.

ところで、SLDの発光強度を高めるには、光が出射する端面の反射率を低くする必要がある。これは、出射端面における反射率が高いと、レーザ発振が生じ、SLDとしての動作が保たれなくなるためである。   By the way, in order to increase the emission intensity of the SLD, it is necessary to reduce the reflectance of the end face from which light is emitted. This is because if the reflectance at the emission end face is high, laser oscillation occurs and the operation as an SLD cannot be maintained.

また、上記のような、光源にSLDを用いるアプリケーションにおいては、SLDを低コストに製造できるようにすることが重要となる。SLDを低コストとするためには、チップ面積を低減して、所定のサイズのウェハから取れる数(取れ数)を増すことが特に重要となる。   Further, in the application using the SLD as the light source as described above, it is important that the SLD can be manufactured at a low cost. In order to reduce the cost of the SLD, it is particularly important to reduce the chip area and increase the number that can be obtained from a wafer of a predetermined size (the number that can be obtained).

図9に従来例に係るSLDを示す(例えば、特許文献1を参照。)。図9に示すように、従来例に係るSLD200は、基板1の上に、半導体層2〜10が順次積層された積層構造を有している。積層構造の上部には、光導波路を積層面内で角度θだけ屈曲させることにより、光出射端面(前端面110)における光の反射率を低減する構成としている。このように、光導波路が前端面110となす角度を90°からずらすことにより、前端面110で反射して光導波路に戻り、レーザ発振を引き起こす光(戻り光)の割合を低下させている。これにより、SLDにレーザ発振が生じない、安定した動作を行わせることができる。   FIG. 9 shows an SLD according to a conventional example (see, for example, Patent Document 1). As shown in FIG. 9, the SLD 200 according to the conventional example has a stacked structure in which semiconductor layers 2 to 10 are sequentially stacked on a substrate 1. In the upper part of the laminated structure, the optical waveguide is bent by an angle θ in the laminated surface to reduce the light reflectance at the light emitting end face (front end face 110). In this way, by shifting the angle formed by the optical waveguide with the front end surface 110 from 90 °, the ratio of light (returned light) that is reflected by the front end surface 110 and returns to the optical waveguide to cause laser oscillation is reduced. Thereby, it is possible to perform a stable operation without causing laser oscillation in the SLD.

特許第4106210号公報Japanese Patent No. 4106210

Diode Laser and Photonic Integrated Circuits, 第一版, 46ページ, Eq. (2.45)Diode Laser and Photonic Integrated Circuits, 1st edition, page 46, Eq. (2.45) JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 10, NO. 2, FEBRUARY 1992, PP.215JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 10, NO. 2, FEBRUARY 1992, PP.215

上述したように、図9に示す従来のSLDにおいては、積層構造の積層面内で、光導波路と前端面110とが角度θをなし、前端面110における光の反射率を低減することにより、SLD動作を得ている。   As described above, in the conventional SLD shown in FIG. 9, the optical waveguide and the front end surface 110 form an angle θ within the stacked surface of the stacked structure, and the light reflectance at the front end surface 110 is reduced. SLD operation is obtained.

ところで、SLD等の半導体発光素子は、へき開性を有する半導体基板又は絶縁性基板(以下、ウェハと呼ぶ。)の上に作製される。ここで、ウェハの上に多数、通常は数千〜数万個のSLD素子を一括に作製し、該ウェハを素子ごとにへき開することにより、複数のSLD素子を得る。ウェハのへき開は2段階に分けて行われる。すなわち、実質的に光導波路を切断して複数のSLDがバー状に並ぶ1次へき開と、バー状に並ぶSLDをさらに1素子ごとに分離してチップとする2次へき開とがある。   Incidentally, a semiconductor light emitting element such as an SLD is manufactured on a cleaved semiconductor substrate or an insulating substrate (hereinafter referred to as a wafer). Here, a large number, usually several thousand to several tens of thousands, of SLD elements are collectively produced on a wafer, and a plurality of SLD elements are obtained by cleaving the wafer for each element. The cleavage of the wafer is performed in two stages. That is, there are a primary cleavage in which a plurality of SLDs are arranged in a bar shape by substantially cutting the optical waveguide, and a secondary cleavage in which the SLDs arranged in a bar shape are further separated into elements for each chip.

1次へき開工程においては、光導波路をへき開することにより、光出射端面に対して積層構造体の上部に形成された光導波路を挟んで対向する後端面が形成される。へき開面は一般に平行面となるため、端面反射率を低減するには、光出射端面と光導波路とを90°と異なる角度で交わるようにする。このため、光導波路の少なくとも一部を積層構造体の表面の面内で光出射端面に対して傾斜させる構成とする。その後、2次へき開工程において、バー状に並ぶSLDを光導波路と並行な方向にへき開して1素子ごとに分離する。ここで、光導波路における傾斜していない領域は、2次へき開面と平行であり、傾斜している領域は2次へき開面と角度θをなす。なお、1次へき開面と2次へき開面とがなす角度は、加工及び取り扱いの容易さから、実質的に90°である。このことから、光導波路における傾斜していない領域がチップの中央部分に配置されている場合は、光出射端面は、光導波路における傾斜している領域の長さと傾斜角度に応じ、チップの中央部分から見てチップの側面方向にずれが生じる。   In the primary cleavage step, the rear end face is formed by cleaving the optical waveguide to face the light emitting end face with the optical waveguide formed at the top of the laminated structure interposed therebetween. Since the cleavage plane is generally a parallel plane, the light exit end face and the optical waveguide are crossed at an angle different from 90 ° in order to reduce the end face reflectivity. For this reason, it is set as the structure which inclines at least one part of an optical waveguide with respect to a light-projection end surface within the surface of the surface of a laminated structure. Thereafter, in the secondary cleavage step, the SLDs arranged in a bar shape are cleaved in the direction parallel to the optical waveguide to separate each element. Here, the non-inclined region in the optical waveguide is parallel to the secondary cleavage surface, and the inclined region forms an angle θ with the secondary cleavage surface. The angle formed by the primary cleavage surface and the secondary cleavage surface is substantially 90 ° from the viewpoint of ease of processing and handling. From this, when the non-inclined region in the optical waveguide is arranged in the center portion of the chip, the light emission end face depends on the length and the inclination angle of the inclined region in the optical waveguide. As a result, a deviation occurs in the side surface direction of the chip.

この側面方向のずれは、光導波路が光出射端面となす角度を大きくして、SLDの出力を増大する場合により顕著となる。ここで、SLDのような半導体発光素子を高出力化する場合には、素子を十分に放熱して動作に伴う温度上昇を防ぐことが重要となる。SLD素子の温度上昇を防ぐには、光導波路をチップの側面から十分に離して放熱を確保することが重要となる。   This shift in the side surface direction becomes more conspicuous when the angle formed by the optical waveguide with the light emitting end surface is increased to increase the output of the SLD. Here, in order to increase the output of a semiconductor light emitting element such as an SLD, it is important to sufficiently dissipate the element to prevent a temperature rise due to operation. In order to prevent the temperature rise of the SLD element, it is important to ensure heat radiation by sufficiently separating the optical waveguide from the side surface of the chip.

このことから、光導波路を傾斜させたSLDにおいては、光導波路の側方においてチップの側面からの距離を傾斜がない場合と同等以上に保つには、2次へき開の間隔を広くしてチップ面積を増大する必要がある。しかしながら、チップ面積を増大すると、1枚のウェハからのチップの取れ数が減少するという問題が生じる。   For this reason, in an SLD with an inclined optical waveguide, in order to keep the distance from the side surface of the chip at the side of the optical waveguide equal to or greater than the case where there is no inclination, the chip area is increased by increasing the secondary cleavage interval. Need to be increased. However, when the chip area is increased, there arises a problem that the number of chips taken from one wafer is reduced.

本発明は、前記の問題を解決し、半導体発光装置、例えば、高出力の端面出射型のスーパールミネッセントダイオード(SLD)を効率良く得られるようにすることを目的とする。   An object of the present invention is to solve the above-described problems and to efficiently obtain a semiconductor light-emitting device, for example, a high-power edge-emitting superluminescent diode (SLD).

前記の目的を達成するため、本発明は、半導体発光装置を、光導波路における光出射端面とのなす角度を基板の側面方向(横方向)に傾斜させるのではなく、基板に垂直な方向に傾斜させる構成とする。   In order to achieve the above object, the present invention tilts the semiconductor light emitting device in a direction perpendicular to the substrate, rather than tilting the angle formed with the light emitting end surface of the optical waveguide in the side surface direction (lateral direction) of the substrate. The configuration is to be

具体的に、本発明に係る半導体発光装置は、基板と、基板の上に形成され、光ガイド層を含む複数の半導体層からなる積層構造体とを備え、積層構造体は、上部に選択的に形成されたストライプ状の光導波路と、積層構造体の端面からなる光出射端面とを有し、光ガイド層における積層面と光出射端面とがなす角度θ1は、θ1≠90°である。   Specifically, a semiconductor light emitting device according to the present invention includes a substrate and a stacked structure formed on the substrate and including a plurality of semiconductor layers including a light guide layer, and the stacked structure is selectively formed on the upper portion. The angle θ1 formed by the laminated surface of the light guide layer and the light emitting end surface is θ1 ≠ 90 °.

本発明の半導体発光装置によると、光ガイド層における積層面と光出射端面とがなす角度θ1は、θ1≠90°であるため、光出射端面における光の反射率を低減することができる。その上、光導波路は基板(チップ)に対して垂直な方向にずれるため、チップの側面方向にずれを生じることはない。従って、半導体発光装置を効率良く形成することができる。   According to the semiconductor light emitting device of the present invention, the angle θ1 formed by the laminated surface and the light emitting end face in the light guide layer is θ1 ≠ 90 °, so that the light reflectance at the light emitting end face can be reduced. In addition, since the optical waveguide is displaced in a direction perpendicular to the substrate (chip), there is no displacement in the side surface direction of the chip. Therefore, the semiconductor light emitting device can be formed efficiently.

前述したように、従来例においては、積層構造体の上面(積層面内)で、光導波路と光出射端面とが90°とは異なる角度をなし、これにより、端面反射率を低減してSLD動作を得ている。これに対し、本発明においては、積層構造体の積層方向において光ガイド層が光出射端面と90°とは異なる角度をなすことにより端面反射率を低減している。すなわち、光導波路の傾斜が積層構造体の積層方向に設けられていることにより、ウェハ上において、複数の発光装置同士の間隔を広げる必要がない。その結果、チップ面積を増大することなくSLDを得ることができる。また、積層方向への光ガイド層の傾斜と合わせ、積層構造体の上面において光導波路を端面に対して傾斜させる。これにより、積層方向又は表面だけで傾斜させる場合と比べて反射率をさらに低減することができ、チップ面積が同一の条件の下で、SLD動作が可能な領域を大きくすることができる。   As described above, in the conventional example, the angle between the optical waveguide and the light emitting end face is different from 90 ° on the upper surface (in the laminated face) of the laminated structure, thereby reducing the end face reflectance and reducing the SLD. Getting the action. On the other hand, in the present invention, the end face reflectance is reduced by forming the light guide layer at an angle different from 90 ° with respect to the light emitting end face in the stacking direction of the stacked structure. That is, since the inclination of the optical waveguide is provided in the stacking direction of the stacked structure, it is not necessary to widen the interval between the plurality of light emitting devices on the wafer. As a result, an SLD can be obtained without increasing the chip area. In addition, the optical waveguide is inclined with respect to the end surface on the upper surface of the laminated structure in combination with the inclination of the light guide layer in the lamination direction. Thereby, the reflectance can be further reduced as compared with the case of tilting only in the stacking direction or on the surface, and the region where the SLD operation can be performed can be enlarged under the same chip area.

ここで、光ガイド層とは、積層構造体において生じた光が伝播する層を指し、発光層と、該発光層の上下の近傍に形成された複数の半導体層をまとめて光ガイド層と呼ぶ。このような半導体積層構造の例としては、n側クラッド層及びp側クラッド層、又はn側ガイド層及びp側ガイド層がある。また、光ガイド層における積層面と光出射端面とがなす角度θ1とは、光ガイド層を積層方向に見た中心点を、光導波方向に連続的にプロットして連続線を描き、該連続線が光出射端面となす角度のうち、90°よりも小さい角度を指す。   Here, the light guide layer refers to a layer through which light generated in the stacked structure propagates, and the light emitting layer and a plurality of semiconductor layers formed near the top and bottom of the light emitting layer are collectively referred to as a light guide layer. . Examples of such a semiconductor laminated structure include an n-side cladding layer and a p-side cladding layer, or an n-side guide layer and a p-side guide layer. Further, the angle θ1 formed by the laminated surface and the light emitting end face in the light guide layer is a continuous line drawn by continuously plotting the center point when the light guide layer is viewed in the laminated direction in the optical waveguide direction. Of the angles formed by the line and the light exit end face, the angle is smaller than 90 °.

本発明の半導体発光装置において、光ガイド層の少なくとも一部は、基板側が凹状となる湾曲部を有し、光出射端面と反対側の反射端面と光ガイド層における積層面とがなす角度をθ2(但し、θ2≦90°)とすると、θ1<θ2の関係を有することが好ましい。   In the semiconductor light emitting device of the present invention, at least a part of the light guide layer has a curved portion having a concave shape on the substrate side, and an angle formed between the reflection end surface opposite to the light emission end surface and the laminated surface of the light guide layer is θ2. (However, when θ2 ≦ 90 °), it is preferable to have a relationship of θ1 <θ2.

なお、湾曲した光導波路においても、積層方向とは、基板の主面(上面)に垂直な方向を指す。   In the curved optical waveguide, the stacking direction refers to a direction perpendicular to the main surface (upper surface) of the substrate.

この場合に、基板には、光ガイド層における湾曲部と対応する断面形状を有する湾曲部が形成されていてもよい。   In this case, a curved portion having a cross-sectional shape corresponding to the curved portion in the light guide layer may be formed on the substrate.

このようにすると、積層構造体は、基板に形成された湾曲部の形状を引き継ぐため、光ガイド層を確実に湾曲させることが可能となる。   If it does in this way, since a laminated structure takes over the shape of the curved part formed in the board | substrate, it becomes possible to bend a light guide layer reliably.

本発明の半導体発光装置において、積層構造体は、III-V族化合物半導体からなっていてもよい。   In the semiconductor light emitting device of the present invention, the laminated structure may be made of a III-V group compound semiconductor.

このようにすると、所望の波長を生成することができる。   In this way, a desired wavelength can be generated.

本発明に係る第1の半導体発光装置の製造方法は、基板の上面に対して選択的にエッチングを行うことにより、基板の上面を、基板の前記積層構造体と反対側の面に対して90°−θ1の角度を持つように傾斜させる工程と、傾斜した基板の上に積層構造体を形成する工程とを備えている。   In the first method for manufacturing a semiconductor light emitting device according to the present invention, the top surface of the substrate is 90% relative to the surface of the substrate opposite to the stacked structure by selectively etching the top surface of the substrate. A step of tilting to have an angle of −−θ1 and a step of forming a laminated structure on the tilted substrate.

本発明に係る第2の半導体発光装置の製造方法は、基板の上面に対して機械研磨を行うことにより、基板における光出射端面側の上面を、基板の積層構造体と反対側の面に対して90°−θ1の角度を持つように傾斜させる工程と、傾斜した基板の上に積層構造体を形成する工程とを備えている。   In the second method for manufacturing a semiconductor light emitting device according to the present invention, the upper surface of the substrate on the light emitting end surface side is mechanically polished on the upper surface of the substrate, so that the upper surface of the substrate is opposite to the surface opposite to the laminated structure. And a step of forming the laminated structure on the inclined substrate.

第1又は第2の半導体発光装置の製造方法によると、本発明の半導体発光装置を確実に実現することができる。   According to the manufacturing method of the first or second semiconductor light emitting device, the semiconductor light emitting device of the present invention can be realized with certainty.

本発明に係る半導体発光装置及びその製造方法によると、例えば高出力の端面出射型のスーパールミネッセントダイオード(SLD)を効率良く作製することができる。   According to the semiconductor light-emitting device and the method for manufacturing the same according to the present invention, for example, a high-power edge-emitting superluminescent diode (SLD) can be efficiently manufactured.

図1(a)〜図1(c)は本発明の第1の実施形態に係る半導体発光装置を表し、図1(a)は平面図であり、図1(b)は図1(a)のIb−Ib線における断面図であり、図1(c)は図1(a)のIc−Ic線における断面図である。1A to 1C show a semiconductor light emitting device according to a first embodiment of the present invention, FIG. 1A is a plan view, and FIG. 1B is FIG. FIG. 1C is a cross-sectional view taken along line Ic-Ic in FIG. 1A. 図2(a)〜図2(c)は本発明の第1の実施形態に係る半導体発光装置の製造方法を示す工程順の断面図である。2A to 2C are cross-sectional views in order of steps showing the method for manufacturing the semiconductor light emitting device according to the first embodiment of the present invention. 図3(a)及び図3(b)は本発明の第1の実施形態に係る半導体発光装置の製造方法を示す工程順の断面図である。3A and 3B are cross-sectional views in order of steps showing the method for manufacturing the semiconductor light emitting device according to the first embodiment of the present invention. 図4は本発明の第1の実施形態に係る半導体発光装置における前端面のモード反射率及び注入電流とSLD/LD動作モードとの関係の一例を計算により求めたグラフである。FIG. 4 is a graph obtained by calculating an example of the relationship between the mode reflectance of the front end face and the injection current and the SLD / LD operation mode in the semiconductor light emitting device according to the first embodiment of the present invention. 図5は本発明の第1の実施形態に係る半導体発光装置における光出射端面のモード反射率と光ガイド層の端面の傾斜角度との関係の一例を計算により求めたグラフである。FIG. 5 is a graph showing an example of the relationship between the mode reflectance of the light emitting end face and the inclination angle of the end face of the light guide layer in the semiconductor light emitting device according to the first embodiment of the present invention. 図6(a)〜図6(c)は本発明の第2の実施形態に係る半導体発光装置を表し、図6(a)は平面図であり、図6(b)は図6(a)のVIb−VIb線における断面図であり、図6(c)は図6(a)のVIc−VIc線における断面図である。6A to 6C show a semiconductor light emitting device according to the second embodiment of the present invention, FIG. 6A is a plan view, and FIG. 6B is FIG. FIG. 6C is a cross-sectional view taken along line VIc-VIc in FIG. 6A. 図7は本発明の第2の実施形態に係る半導体発光装置の製造方法における基板の加工工程を示す断面図である。FIG. 7 is a cross-sectional view illustrating a substrate processing step in the method for manufacturing a semiconductor light emitting device according to the second embodiment of the present invention. 図8(a)〜図8(c)は本発明の第3の実施形態に係る半導体発光装置を表し、図8(a)は平面図であり、図8(b)は図8(a)のVIIIb−VIIIb線における断面図であり、図8(c)は図8(a)のVIIIc−VIIIc線における断面図である。8A to 8C show a semiconductor light emitting device according to the third embodiment of the present invention, FIG. 8A is a plan view, and FIG. 8B is FIG. 8A. FIG. 8C is a cross-sectional view taken along line VIIIc-VIIIc of FIG. 8A. 図9(a)及び図9(b)は従来のスーパールミネッセントダイオード(SLD)を示し、図9(a)は図9(b)のIXa−IXa線における断面図であり、図9(b)は平面図である。9A and 9B show a conventional superluminescent diode (SLD), and FIG. 9A is a cross-sectional view taken along the line IXa-IXa in FIG. 9B. b) is a plan view.

(第1の実施形態)
本発明の第1の実施形態に係る半導体発光装置であるスーパールミネッセントダイオード(SLD)について図1(a)〜図1(c)を参照しながら説明する。
(First embodiment)
A superluminescent diode (SLD), which is a semiconductor light emitting device according to a first embodiment of the present invention, will be described with reference to FIGS. 1 (a) to 1 (c).

図1(a)〜図1(c)に示すように、第1の実施形態に係るSLDは、六方晶の窒化ガリウム(GaN)系半導体を用いた、発光波長が450nmの青色SLDである。   As shown in FIGS. 1A to 1C, the SLD according to the first embodiment is a blue SLD having an emission wavelength of 450 nm using a hexagonal gallium nitride (GaN) -based semiconductor.

図1(b)に示すように、本実施形態に係るSLDは、基板101の主面(上面)自体をm軸方向に対して傾斜させている。これにより、光ガイド層120を含む積層構造体の全体が基板101の裏面に対して傾斜して、光ガイド層120の積層面における光出射端面115とのなす角度が90°からずれる。その結果、光出射端面115における光の反射率が低減し、レーザ発振が抑制されてSLD動作を得ることができる。   As shown in FIG. 1B, in the SLD according to this embodiment, the main surface (upper surface) of the substrate 101 itself is inclined with respect to the m-axis direction. As a result, the entire laminated structure including the light guide layer 120 is inclined with respect to the back surface of the substrate 101, and the angle formed by the light emitting end face 115 on the laminated surface of the light guide layer 120 is deviated from 90 °. As a result, the reflectivity of light at the light emitting end face 115 is reduced, laser oscillation is suppressed, and an SLD operation can be obtained.

ここで、積層構造体は、基板101の上に順次形成されたn型クラッド層102、n型ガイド層103、活性層(多重量子井戸活性層)104、p型ガイド層105、キャリアオーバフロー抑制(OFS)層106、p型クラッド層107及びp型コンタクト層108により構成される。   Here, the laminated structure includes an n-type cladding layer 102, an n-type guide layer 103, an active layer (multiple quantum well active layer) 104, a p-type guide layer 105, a carrier overflow suppression ( OFS) layer 106, p-type cladding layer 107, and p-type contact layer 108.

また、図1(a)及び図1(c)に示すように、p型クラッド層107の上部及びその上のp型コンタクト層108は、平面及び断面が共に直線状のリッジストライプ部を構成する。リッジストライプ部の下方で且つ活性層104を中心とする領域が光導波路113となる。   Further, as shown in FIGS. 1A and 1C, the upper portion of the p-type cladding layer 107 and the p-type contact layer 108 on the p-type cladding layer 107 form a ridge stripe portion whose plane and cross section are both linear. . A region below the ridge stripe portion and centering on the active layer 104 is an optical waveguide 113.

前述したように、光ガイド層120とは、積層構造体に生じた光が伝播する半導体層を指し、活性層104と、該活性層104の上下の近傍に形成された半導体層、ここでは、n型ガイド層103及びp型ガイド層105を含めて光ガイド層120と呼ぶ。   As described above, the light guide layer 120 refers to a semiconductor layer through which light generated in the stacked structure propagates. The active layer 104 and semiconductor layers formed in the vicinity of the upper and lower sides of the active layer 104, here, The n-type guide layer 103 and the p-type guide layer 105 are collectively referred to as a light guide layer 120.

また、図中の符号c、a及びmは、六方晶GaN系結晶の面方位を表している。符号cは面方位(0001)面における法線ベクトル、すなわちc軸を表す。符号aは面方位(11−20)面とその等価面との法線ベクトル、すなわちa軸を表す。符号mは面方位(1−100)面とその等価面との法線ベクトル、すなわちm軸を表す。なお、本願明細書においては、面方位におけるミラー指数に付した負符号”−”は、該負符号に続く一の指数の反転を便宜的に表している。   Further, symbols c, a, and m in the figure represent the plane orientation of the hexagonal GaN-based crystal. Symbol c represents a normal vector in the plane orientation (0001) plane, that is, the c-axis. Symbol a represents a normal vector between the plane orientation (11-20) plane and its equivalent plane, that is, the a-axis. The symbol m represents a normal vector between the plane orientation (1-100) plane and its equivalent plane, that is, the m-axis. In the present specification, the minus sign “−” attached to the Miller index in the plane orientation represents the inversion of one index following the minus sign for convenience.

p型クラッド層107におけるリッジストライプ部の両側面上及び両側方上の領域には、酸化シリコン(SiO)からなるブロック層(パッシベーション膜)112が形成されている。リッジストライプ部の上面にはp側電極109が形成されている。また、p側電極109とブロック層112におけるリッジストライプ部の両側方部分とを覆うように配線電極110が形成されている。基板101の積層構造体と反対側の面(裏面)上には、n側電極111が形成されている。 Block layers (passivation films) 112 made of silicon oxide (SiO 2 ) are formed on both sides and on both sides of the ridge stripe portion in the p-type cladding layer 107. A p-side electrode 109 is formed on the upper surface of the ridge stripe portion. Further, the wiring electrode 110 is formed so as to cover the p-side electrode 109 and both side portions of the ridge stripe portion in the block layer 112. An n-side electrode 111 is formed on the surface (back surface) opposite to the laminated structure of the substrate 101.

図1(a)及び図1(b)に示すように、積層構造体における光出射端面115と反対側の端面である後端面116には、複数の誘電体膜が積層されてなる高反射コート膜114が形成されている。   As shown in FIG. 1A and FIG. 1B, a high reflection coat in which a plurality of dielectric films are laminated on a rear end face 116 which is an end face opposite to the light emitting end face 115 in the laminated structure. A film 114 is formed.

以下、前記のように構成されたSLDの製造方法について図2(a)〜図2(c)、図3(a)及び図3(b)を参照しながら説明する。   Hereinafter, a method of manufacturing the SLD configured as described above will be described with reference to FIGS. 2 (a) to 2 (c), FIG. 3 (a), and FIG. 3 (b).

まず、図2(a)に示すように、例えば、主面がc面であるn型の六方晶GaNからなる基板101の主面に対して、m軸方向に沿った断面形状が、底辺の長さ(光導波路113が延びる方向の長さ=チップ長)がLとなる三角波状に加工する。ここでは、長さLを800μmとしている。この長さLは、SLDのほぼ共振器長に相当する。基板101の主面を断面三角波状に加工するには、機械研磨法を用いればよい。また、機械研磨法に代えて、三角波状の底部に達する平面長方形状のエッチング領域を設ける。例えば、エッチング領域は、m軸方向の長さを800μmとし、最深部の深さを177μmとし、a軸方向はウェハの幅程度とする。
その後、熱燐酸又は水酸化カリウムを用いて基板101をエッチングして、例えば(1−102)面を露出させることにより行ってもよい。
First, as shown in FIG. 2A, for example, the cross-sectional shape along the m-axis direction of the main surface of the substrate 101 made of n-type hexagonal GaN having a c-plane main surface is It is processed into a triangular wave shape whose length (length in the direction in which the optical waveguide 113 extends = chip length) is L. Here, the length L is set to 800 μm. This length L substantially corresponds to the resonator length of the SLD. In order to process the main surface of the substrate 101 into a triangular wave cross section, a mechanical polishing method may be used. Further, instead of the mechanical polishing method, a planar rectangular etching region reaching the triangular wave bottom is provided. For example, the etching region has a length in the m-axis direction of 800 μm, a depth of the deepest portion is 177 μm, and the a-axis direction is about the width of the wafer.
Thereafter, the substrate 101 may be etched using hot phosphoric acid or potassium hydroxide to expose, for example, the (1-102) plane.

次に、図2(b)に示すように、表面を三角波状に形成した基板101の主面上に、例えば有機金属気層成長(Metalorganic Chemical Vapor Deposition:MOCVD)法により、厚さが2μmのn型Al0.03Ga0.97Nからなるn型クラッド層102、厚さが0.1μmのn型GaNからなるn型ガイド層103、In0.02Ga0.98Nからなるバリア層及びIn0.16Ga0.84Nからなる量子井戸層の3周期分で構成される多重量子井戸活性層104、厚さが0.1μmのp型GaNからなるp型ガイド層105、厚さが10nmのAl0.2Ga0.8Nからなるキャリアオーバフロー抑制(OFS)層106、厚さがそれぞれ1.5nmのp型Al0.16Ga0.84N層及びGaN層の160周期分で構成される厚さが0.48μmの歪超格子からなるp型クラッド層107、並びに厚さが0.05μmのp型GaNからなるp型コンタクト層108とを順次成長して、積層構造体を形成する。 Next, as shown in FIG. 2B, a thickness of 2 μm is formed on the main surface of the substrate 101 having a triangular wave surface by, for example, a metal organic chemical vapor deposition (MOCVD) method. An n-type cladding layer 102 made of n-type Al 0.03 Ga 0.97 N, an n-type guide layer 103 made of n-type GaN having a thickness of 0.1 μm, and a barrier layer made of In 0.02 Ga 0.98 N And a multi-quantum well active layer 104 composed of three periods of quantum well layers composed of In 0.16 Ga 0.84 N, a p-type guide layer 105 composed of p-type GaN having a thickness of 0.1 μm, and a thickness Carrier overflow suppression (OFS) layer 106 made of Al 0.2 Ga 0.8 N with a thickness of 10 nm, p-type Al 0.16 Ga with a thickness of 1.5 nm each 0.84 p-type cladding layer 107 made of a strained superlattice having a thickness of 0.48 μm and composed of 160 periods of an N layer and a GaN layer, and a p-type contact made of p-type GaN having a thickness of 0.05 μm The layer 108 is sequentially grown to form a stacked structure.

積層構造体を形成する結晶成長法には、MOCVD法に限られず、分子ビーム成長(Molecular Beam Epitaxy:MBE)法又は化学ビーム成長(Chemical Beam Epitaxy:CBE)法等の、GaN系半導体からなるSLD構造を成長可能な成長方法を用いることができる。   The crystal growth method for forming the stacked structure is not limited to the MOCVD method, but is an SLD made of a GaN-based semiconductor, such as a molecular beam epitaxy (MBE) method or a chemical beam epitaxy (CBE) method. A growth method capable of growing the structure can be used.

なお、MOCVD法を用いた場合の原料としては、例えばGa原料としてトリメチルガリウム(TMG)、In原料としてトリメチルインジウム(TMI)及びAl原料としてトリメチルアルミニウム(TMA)を用い、N原料としてアンモニア(NH)を用いればよい。さらに、n型不純物であるSi原料にはシラン(SiH)ガスを用い、p型不純物であるMg原料にはビスシクロペンタジエニルマグネシウム(CpMg)を用いればよい。 In addition, as a raw material in the case of using the MOCVD method, for example, trimethyl gallium (TMG) is used as a Ga raw material, trimethyl indium (TMI) is used as an In raw material, and trimethyl aluminum (TMA) is used as an Al raw material, and ammonia (NH 3 ) is used as an N raw material. ) May be used. Further, silane (SiH 4 ) gas may be used for the Si raw material that is an n-type impurity, and biscyclopentadienyl magnesium (Cp 2 Mg) may be used for the Mg raw material that is a p-type impurity.

続いて、例えば熱CVD法により、p型コンタクト層108の上に、膜厚が0.3μmのSiOからなるマスク膜(図示せず)を成膜する。その後、リソグラフィ法及びエッチング法により、マスク膜を幅が1.0μmの複数のストライプ状にパターニングする。 Subsequently, a mask film (not shown) made of SiO 2 having a thickness of 0.3 μm is formed on the p-type contact layer 108 by, eg, thermal CVD. Thereafter, the mask film is patterned into a plurality of stripes having a width of 1.0 μm by lithography and etching.

続いて、誘導結合プラズマ(ICP)エッチング法により、マスク膜を用いて積層構造体の上部を0.35μmの深さにエッチングする。これにより、p型コンタクト層109とp型クラッド層108の上部とからリッジストライプ部を形成する。その後、マスク膜をフッ化水素酸により除去する。   Subsequently, the upper portion of the multilayer structure is etched to a depth of 0.35 μm using a mask film by an inductively coupled plasma (ICP) etching method. As a result, a ridge stripe portion is formed from the p-type contact layer 109 and the upper portion of the p-type cladding layer 108. Thereafter, the mask film is removed with hydrofluoric acid.

続いて、再度、熱CVD法により、露出したp型クラッド層107の上にリッジストライプ部を含む全面にわたって、膜厚が200nmのSiOからなるブロック層(パッシベーション膜)112を形成する。 Subsequently, a block layer (passivation film) 112 made of SiO 2 having a thickness of 200 nm is formed on the exposed p-type cladding layer 107 again over the entire surface including the ridge stripe portion by thermal CVD.

続いて、リソグラフィ法により、ブロック層112におけるリッジストライプ部の上面に、該リッジストライプ部に沿うと共に幅が1.3μmの開口部を有するレジストパターン(図示せず)を形成する。続いて、例えば三フッ化メタン(CHF)ガスを用いた反応性イオンエッチング(Reactive Ion Etching:RIE)法により、レジストパターンをマスクとしてブロック層112をエッチングすることにより、リッジストライプ部の上面からp型コンタクト層108を露出する。 Subsequently, a resist pattern (not shown) having an opening having a width of 1.3 μm along the ridge stripe portion is formed on the upper surface of the ridge stripe portion in the block layer 112 by lithography. Subsequently, the block layer 112 is etched using the resist pattern as a mask by a reactive ion etching (RIE) method using, for example, trifluoromethane (CHF 3 ) gas, so that the top surface of the ridge stripe portion is removed. The p-type contact layer 108 is exposed.

次に、図2(c)に示すように、例えば電子ビーム(Electron Beam:EB)蒸着法により、少なくともリッジストライプ部の上面から露出したp型コンタクト層108の上に、厚さが40nmのパラジウム(Pd)と厚さが35nmの白金(Pt)とからなる金属積層膜を形成する。その後、レジストパターンを除去するリフトオフ法により、金属積層膜におけるリッジストライプ部を除く領域を除去して、金属積層膜からp側電極109を形成する。   Next, as shown in FIG. 2C, palladium having a thickness of 40 nm is formed on the p-type contact layer 108 exposed at least from the upper surface of the ridge stripe portion by, for example, an electron beam (EB) deposition method. A metal laminated film made of (Pd) and platinum (Pt) having a thickness of 35 nm is formed. Thereafter, a region excluding the ridge stripe portion in the metal laminated film is removed by a lift-off method for removing the resist pattern, and the p-side electrode 109 is formed from the metal laminated film.

続いて、リソグラフィ法及びリフトオフ法により、ブロック層112の上にリッジストライプ部の上のp側電極109を覆うように、例えばリッジストライプ部に平行な方向の平面寸法が500μmで、且つリッジストライプ部に垂直な方向の平面寸法が150μmの配線電極110を選択的に形成する。ここで、配線電極110は、それぞれ厚さが50nm、200nm及び100nmのチタン(Ti)/白金(Pt)/金(Au)の金属積層膜により形成する。なお、一般に、基板101はウェハ状態であって、複数のレーザ装置は基板101の主面上に行列状に形成される。従って、ウェハ状態にある基板101から個々のレーザチップに分割する際に、配線電極110を切断すると、該配線電極110と密着したp側電極109がp型コンタクト層108から剥がれるおそれがある。そこで、図1(a)に示すように、配線電極110は互いに隣接するチップ同士で接続されず、離れて形成されていることが望ましい。   Subsequently, the planar dimension in the direction parallel to the ridge stripe portion is 500 μm, for example, so as to cover the p-side electrode 109 on the block layer 112 by the lithography method and the lift-off method, and the ridge stripe portion. A wiring electrode 110 having a planar dimension of 150 μm in a direction perpendicular to is selectively formed. Here, the wiring electrode 110 is formed of a metal laminated film of titanium (Ti) / platinum (Pt) / gold (Au) having a thickness of 50 nm, 200 nm, and 100 nm, respectively. In general, the substrate 101 is in a wafer state, and the plurality of laser devices are formed in a matrix on the main surface of the substrate 101. Therefore, when the wiring electrode 110 is cut when the substrate 101 in the wafer state is divided into individual laser chips, the p-side electrode 109 in close contact with the wiring electrode 110 may be peeled off from the p-type contact layer 108. Therefore, as shown in FIG. 1A, it is desirable that the wiring electrodes 110 are formed not apart from each other but adjacent to each other.

続いて、配線電極110が形成されたウェハ状態の基板101の裏面に対してダイヤモンドスラリを用いた機械研磨(裏面研磨)を行う。これにより、基板101の厚さを100μm程度にまで薄膜化する。その後、例えばEB蒸着法及びリフトオフ法により、基板101の裏面に、厚さが5nmのチタン(Ti)、厚さが10nmの白金(Pt)及び厚さが1000nmの金(Au)からなる金属積層膜により、n側電極111を形成する。なお、基板研磨法には、スラリによる機械研磨の他、例えばKOH溶液を補助的に用いる化学機械研磨を用いてもよい。   Subsequently, mechanical polishing (back surface polishing) using diamond slurry is performed on the back surface of the wafer-like substrate 101 on which the wiring electrodes 110 are formed. Thereby, the thickness of the substrate 101 is reduced to about 100 μm. Thereafter, for example, by an EB vapor deposition method and a lift-off method, a metal stack made of titanium (Ti) with a thickness of 5 nm, platinum (Pt) with a thickness of 10 nm, and gold (Au) with a thickness of 1000 nm is formed on the back surface of the substrate 101. An n-side electrode 111 is formed from the film. For the substrate polishing method, in addition to mechanical polishing by slurry, for example, chemical mechanical polishing using auxiliary KOH solution may be used.

次に、図3(a)に示すように、ウェハ状態の基板101を、m軸方向の長さLが800μmとなるようにm面、すなわち三角波状の頂点と底部とに沿って1次へき開する。さらに、へき開したバー状のチップの端面が露出するように、シリコン(Si)等のスペーサ(図示せず)を用いてバー状のチップを挟持する。   Next, as shown in FIG. 3A, the substrate 101 in the wafer state is first cleaved along the m-plane, that is, the triangular wave apex and bottom, so that the length L in the m-axis direction becomes 800 μm. To do. Further, the bar-shaped chip is sandwiched by using a spacer (not shown) such as silicon (Si) so that the end face of the cleaved bar-shaped chip is exposed.

次に、図3(b)に示すように、例えばECRスパッタ法により、バー状のチップの後端面116に、複数の誘電体膜を積層して高反射率コート膜114を成膜する。   Next, as shown in FIG. 3B, a high reflectivity coating film 114 is formed by laminating a plurality of dielectric films on the rear end surface 116 of the bar-shaped chip, for example, by ECR sputtering.

次に、図1(a)に示すように、1次へき開された基板101を、a軸方向の長さが200μmとなるようにa面に沿って2次へき開する。   Next, as shown in FIG. 1A, the substrate 101 that has been primarily cleaved is secondarily cleaved along the a-plane so that the length in the a-axis direction is 200 μm.

図4は、本実施形態に係るSLDにおける高反射率コート膜114の光の反射率を99%とした場合に、前端面(光出射端面115)のモード反射率及びSLDに対する注入電流量と、SLDの動作モード(SLDモード又はLDモード)との関係を計算により求めた結果を表している。この計算には、レーザの発振条件の基本式を利用している(非特許文献1を参照。)。一般に、SLDに注入する電流量を増やすと、光出力を増すことが可能となる。しかしながら、同時にレーザ発振を起こしやすくなって、LDモードに移行してしまう。このため、前端面のモード反射率を低減することにより、レーザ発振に移行する注入電流値(しきい値)を引き上げることができる。すなわち、SLD動作が高い光出力と共に得られることになる。そこで、前端面のモード反射率を低減することが重要となる。   FIG. 4 shows the mode reflectivity of the front end face (light emission end face 115) and the amount of injected current for the SLD when the light reflectivity of the high reflectivity coat film 114 in the SLD according to the present embodiment is 99%. The result of calculating | requiring the relationship with the operation mode (SLD mode or LD mode) of SLD by the calculation is represented. For this calculation, a basic equation of laser oscillation conditions is used (see Non-Patent Document 1). In general, the light output can be increased by increasing the amount of current injected into the SLD. However, at the same time, laser oscillation easily occurs, and the mode shifts to the LD mode. For this reason, the injection current value (threshold value) for shifting to laser oscillation can be increased by reducing the mode reflectivity of the front end face. That is, the SLD operation is obtained with a high light output. Therefore, it is important to reduce the mode reflectivity of the front end face.

図5は、本実施形態に係るSLDにおいて、後方端面の反射率を99%とした場合に、前端面(光出射端面)のモード反射率における光導波路の前端面の傾斜角度依存性を計算により求めた結果を表している。計算には非特許文献2の手法を利用している。上述した図4から明らかなように、SLDを高出力化するには、前端面のモード反射率を小さくすることが必要である。さらに、図5からは、前端面のモード反射率は傾斜角度θに依存することが分かる。特に、90°からの変化が比較的に小さい傾斜角度θ=77.5°、74°、70.7°及び68°程度で傾斜角度θを制御することが重要である。このことから、第1の実施形態においては、光ガイド層120と光出射端面115とがなす角度θは、77.5°、74°、70.7°及び68°程度とすることが好ましい。なお、角度θからのずれを±0.5°としてもよい。   FIG. 5 shows the calculation of the inclination angle dependence of the front end face of the optical waveguide in the mode reflectivity of the front end face (light emitting end face) when the reflectance of the rear end face is 99% in the SLD according to the present embodiment. The obtained result is shown. The method of Non-Patent Document 2 is used for the calculation. As apparent from FIG. 4 described above, in order to increase the output of the SLD, it is necessary to reduce the mode reflectivity of the front end face. Furthermore, it can be seen from FIG. 5 that the mode reflectivity of the front end face depends on the tilt angle θ. In particular, it is important to control the inclination angle θ at an inclination angle θ of relatively small change from 90 ° = 77.5 °, 74 °, 70.7 °, and 68 °. For this reason, in the first embodiment, the angle θ formed by the light guide layer 120 and the light emitting end face 115 is preferably set to about 77.5 °, 74 °, 70.7 °, and 68 °. The deviation from the angle θ may be ± 0.5 °.

なお、第1の実施形態においては、積層構造体の成長用基板に、六方晶系に属するGaN系基板(GaN基板又はAlGaN基板等)を用いたが、GaN系材料を成長可能な基板、例えば炭化シリコン(SiC)、シリコン(Si)、サファイア(単結晶Al)又は酸化亜鉛(ZnO)等を用いることができる。 In the first embodiment, a GaN-based substrate belonging to a hexagonal system (such as a GaN substrate or an AlGaN substrate) is used as the growth substrate for the laminated structure, but a substrate capable of growing a GaN-based material, for example, Silicon carbide (SiC), silicon (Si), sapphire (single crystal Al 2 O 3 ), zinc oxide (ZnO), or the like can be used.

(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体発光装置であるSLDについて図6(a)〜図6(c)を参照しながら説明する。図6において、図1に示す構成部材と同一の構成部材には同一の符号を付している。
(Second Embodiment)
Hereinafter, an SLD which is a semiconductor light emitting device according to the second embodiment of the present invention will be described with reference to FIGS. 6 (a) to 6 (c). In FIG. 6, the same components as those shown in FIG.

図6(b)に示すように、第2の実施形態に係るSLDの第1の実施形態に係るSLDとの相違点は、基板101の主面を傾斜させる構成として、斜面に代えて基板101の主面側が凹状となる湾曲部101aを形成する点である。これにより、主面が凹状となる湾曲部101aを有する基板101の主面上に、光ガイド層120を含む積層構造体を成長することにより、基板101の湾曲部101aと対応する湾曲形状を有する光ガイド層120が形成される。   As shown in FIG. 6B, the SLD according to the second embodiment is different from the SLD according to the first embodiment in that the main surface of the substrate 101 is inclined and the substrate 101 is replaced with an inclined surface. The main surface side of this is to form a curved portion 101a having a concave shape. Thus, a laminated structure including the light guide layer 120 is grown on the main surface of the substrate 101 having the curved portion 101a having a concave main surface, thereby having a curved shape corresponding to the curved portion 101a of the substrate 101. The light guide layer 120 is formed.

この構成により、光ガイド層120を含む積層構造体の光出射端面115側を基板101の裏面に対して傾斜させ、光ガイド層120の積層面における光出射端面115とのなす角度θ1が90°からずれるようになる。その結果、光出射端面115における光の反射率が低減し、レーザ発振が抑制されてSLD動作を得ることができる。   With this configuration, the light emitting end face 115 side of the laminated structure including the light guide layer 120 is inclined with respect to the back surface of the substrate 101, and the angle θ1 formed with the light emitting end face 115 in the laminated surface of the light guide layer 120 is 90 °. It will shift from. As a result, the reflectivity of light at the light emitting end face 115 is reduced, laser oscillation is suppressed, and an SLD operation can be obtained.

第2の実施形態においては、光出射端面115と反対側の後端面116と光ガイド層120における積層面とがなす角度をθ2(但し、θ2≦90°)とすると、θ1<θ2の関係を有する。   In the second embodiment, when the angle formed by the rear end surface 116 opposite to the light emitting end surface 115 and the laminated surface of the light guide layer 120 is θ2 (where θ2 ≦ 90 °), the relationship θ1 <θ2 is established. Have.

図7に基板101に湾曲部101aを形成する一工程を示す。図7に示すように、主面がc面であるn型六方晶のGaNからなるウェハ状の基板101の主面に、ローラー研磨機117等を用いてm軸方向に周期的に複数の湾曲部101aを形成する。   FIG. 7 shows a step of forming the curved portion 101a on the substrate 101. As shown in FIG. 7, the main surface of a wafer-like substrate 101 made of n-type hexagonal GaN having a c-plane main surface is periodically bent in the m-axis direction using a roller polishing machine 117 or the like. Part 101a is formed.

このとき、湾曲部101aの形成周期をチップ長Lの2倍の長さとする。例えば、SLDの長さが1000μmの場合、形成周期を2000μmとすればよい。   At this time, the formation period of the bending portion 101a is set to twice the chip length L. For example, when the length of the SLD is 1000 μm, the formation cycle may be 2000 μm.

この後は、第1の実施形態と同様に、複数の湾曲部101aが形成された基板101の上に、III族窒化物半導体からなる積層構造体を結晶成長により形成し、リッジストライプ部、ブロック層及び電極等を形成する。続いて、一次へき開及び2次へき開を行って、図6に示すSLDを得る。   Thereafter, as in the first embodiment, a laminated structure made of a group III nitride semiconductor is formed by crystal growth on the substrate 101 on which a plurality of curved portions 101a are formed, and a ridge stripe portion and a block are formed. Layers and electrodes are formed. Subsequently, primary cleavage and secondary cleavage are performed to obtain the SLD shown in FIG.

第2の実施形態においては、基板101における光出射端面115側に下方が凹状となる湾曲部101aを形成しているため、光ガイド層120の積層面における光出射端面115とのなす角度θ1を小さくすることが容易となる。   In the second embodiment, since the curved portion 101a having a concave shape is formed on the light emitting end surface 115 side of the substrate 101, the angle θ1 formed with the light emitting end surface 115 on the laminated surface of the light guide layer 120 is set. It becomes easy to make it smaller.

(第3の実施形態)
以下、本発明の第3の実施形態に係るSLDについて図8(a)〜図8(c)を参照しながら説明する。図8において、図1に示す構成部材と同一の構成部材には同一の符号を付している。
(Third embodiment)
The SLD according to the third embodiment of the present invention will be described below with reference to FIGS. 8 (a) to 8 (c). In FIG. 8, the same components as those shown in FIG.

図8(a)に示すように、第3の実施形態に係るSLDの第2の実施形態に係るSLDとの相違点は、光導波路113、すなわちリッジストライプ部が、積層構造体の積層面内においても、出射端面に対して90°と異なる角度θ3で交差するように形成されている点である。   As shown in FIG. 8A, the difference between the SLD according to the third embodiment and the SLD according to the second embodiment is that the optical waveguide 113, that is, the ridge stripe portion, is in the stacking plane of the stacked structure. In this case, it is formed so as to intersect with the exit end face at an angle θ3 different from 90 °.

この構成により、光ガイド層120を含む積層構造体の光出射端面115側を基板101の裏面に対して傾斜させるだけでなく、積層構造体の積層面内においても光導波路113を傾斜させているため、光出射端面115における光の反射率がさらに低減するので、レーザ発振がより抑制される結果、SLD動作を得やすくなる。   With this configuration, not only the light emitting end face 115 side of the laminated structure including the light guide layer 120 is inclined with respect to the back surface of the substrate 101, but also the optical waveguide 113 is inclined in the laminated surface of the laminated structure. Therefore, the reflectance of light at the light emitting end face 115 is further reduced, so that the laser oscillation is further suppressed, so that the SLD operation can be easily obtained.

本構成においては、積層面内においても光導波路113を傾斜させることから、チップ面積は増大してコスト増となるが、面内方向と積層方向との2種類の傾斜を組み合わせることにより、反射率を極限にまで低減することが可能となり、SLDの光出力を大幅に高めることが可能となる。   In this configuration, since the optical waveguide 113 is inclined even in the lamination plane, the chip area is increased and the cost is increased. However, by combining two inclinations in the in-plane direction and the lamination direction, the reflectance is increased. Can be reduced to the limit, and the optical output of the SLD can be greatly increased.

以下、前記のように構成されたGaN系青色SLDの製造方法の要部を説明する。   Hereinafter, the main part of the manufacturing method of the GaN-based blue SLD configured as described above will be described.

第2の実施形態と同様に、機械研磨法等により、基板101の主面上に湾曲部101aを形成する。その後、第1の実施形態と同様に、湾曲部101が形成された基板101の主面上に積層構造体を結晶成長により形成する。   Similar to the second embodiment, the curved portion 101a is formed on the main surface of the substrate 101 by a mechanical polishing method or the like. Thereafter, similarly to the first embodiment, a laminated structure is formed by crystal growth on the main surface of the substrate 101 on which the curved portion 101 is formed.

続いて、例えば熱CVD法により、積層構造体の上部に形成されたp型コンタクト層108の上に、膜厚が0.3μmのSiOからなるマスク膜(図示せず)を成膜する。その後、リソグラフィ法及びエッチング法により、マスク膜を幅が1.0μmの複数のストライプ状にパターニングする。このとき、リッジストライプ部のストライプの平面形状を、光導波路113が光出射端面115に向かって徐々にm軸からa軸方向に傾斜するように湾曲又は屈曲させる。湾曲する割合(曲率半径)は一定であることが好ましい。但し、導波光の損失を生じない範囲であれば、必ずしも湾曲する割合が一定である必要はない。 Subsequently, a mask film (not shown) made of SiO 2 having a thickness of 0.3 μm is formed on the p-type contact layer 108 formed on the upper portion of the laminated structure by, for example, thermal CVD. Thereafter, the mask film is patterned into a plurality of stripes having a width of 1.0 μm by lithography and etching. At this time, the planar shape of the stripe of the ridge stripe portion is bent or bent so that the optical waveguide 113 is gradually inclined from the m-axis to the a-axis direction toward the light emitting end face 115. It is preferable that the curvature ratio (curvature radius) is constant. However, the bending ratio is not necessarily constant as long as the loss of guided light does not occur.

この後は、リッジストライプ部の側面を覆うブロック層及び電極等を形成する。続いて、一次へき開及び2次へき開を行って、図8に示すSLDを得る。   Thereafter, a block layer, electrodes, and the like that cover the side surfaces of the ridge stripe portion are formed. Subsequently, primary cleavage and secondary cleavage are performed to obtain the SLD shown in FIG.

なお、リッジストライプ部を各半導体層の積層面内で湾曲させる構成は、第1の実施形態で示した基板101の主面を斜辺とする構成であっても適用できる。   Note that the configuration in which the ridge stripe portion is curved in the stacked surface of each semiconductor layer can be applied to the configuration in which the main surface of the substrate 101 shown in the first embodiment is a hypotenuse.

また、第2及び第3の実施形態において、後端面116と光ガイド層120がなす角度θ2は90°であるが、前端面(光出射端面115)と光ガイド層120とがなす角度θ1が、θ1<θ2の関係を満たせばよい。さらには、前端面115の反射率が後端面116の反射率よりも小さければ、θ2は90°でなくてもかまわない。   In the second and third embodiments, the angle θ2 formed by the rear end surface 116 and the light guide layer 120 is 90 °, but the angle θ1 formed by the front end surface (light emitting end surface 115) and the light guide layer 120 is , Θ1 <θ2 may be satisfied. Furthermore, if the reflectance of the front end surface 115 is smaller than the reflectance of the rear end surface 116, θ2 may not be 90 °.

また、SLDの積層構造体を構成する半導体材料に窒化ガリウム(GaN)系のIII族窒化物半導体を用いたが、これに限られず、ガリウム砒素(GaAs)系半導体を用いることができる。すなわち、本発明に係る半導体発光装置には、III-V族化合物半導体を用いることができる。   Further, although the gallium nitride (GaN) group III nitride semiconductor is used as the semiconductor material constituting the stacked structure of the SLD, the present invention is not limited thereto, and a gallium arsenide (GaAs) semiconductor can be used. That is, a III-V compound semiconductor can be used in the semiconductor light emitting device according to the present invention.

本発明に係る半導体発光装置及びその製造方法は、例えば高出力の端面出射型のスーパールミネッセントダイオード(SLD)を効率良く作製することができ、高輝度、低消費電力及び低コストの液晶プロジェクタ装置又はバックライト等に用いることができる。   The semiconductor light-emitting device and the method for manufacturing the same according to the present invention can efficiently produce, for example, a high-output edge-emitting superluminescent diode (SLD), and a liquid crystal projector with high brightness, low power consumption, and low cost. It can be used for a device or a backlight.

101 基板
101a 湾曲部
102 n型クラッド層
103 n型ガイド層
104 活性層(多重量子井戸活性層)
105 p型ガイド層
106 キャリアオーバフロー抑制(OFS)層
107 p型クラッド層
108 p型コンタクト層
109 p側電極
110 配線電極
111 n側電極
112 ブロック層
113 光導波路
114 高反射コート膜
115 光出射端面(前端面)
116 後端面
117 ローラー研磨機
120 光ガイド層
101 Substrate 101a Curved portion 102 n-type cladding layer 103 n-type guide layer 104 active layer (multiple quantum well active layer)
105 p-type guide layer 106 carrier overflow suppression (OFS) layer 107 p-type cladding layer 108 p-type contact layer 109 p-side electrode 110 wiring electrode 111 n-side electrode 112 block layer 113 optical waveguide 114 highly reflective coating film 115 light emitting end face ( Front end face)
116 Rear end face 117 Roller polishing machine 120 Light guide layer

Claims (6)

基板と、
前記基板の上に形成され、光ガイド層を含む複数の半導体層からなる積層構造体とを備え、
前記積層構造体は、上部に選択的に形成されたストライプ状の光導波路と、前記積層構造体の端面からなる光出射端面とを有し、
前記光ガイド層における積層面と前記光出射端面とがなす角度θ1は、
θ1≠90°であることを特徴とする半導体発光装置。
A substrate,
A laminated structure formed on the substrate and including a plurality of semiconductor layers including a light guide layer;
The laminated structure has a stripe-shaped optical waveguide selectively formed on the upper part, and a light emitting end face composed of an end face of the laminated structure,
The angle θ1 formed by the laminated surface of the light guide layer and the light emitting end surface is:
A semiconductor light-emitting device, wherein θ1 ≠ 90 °.
前記光ガイド層の少なくとも一部は、前記基板側が凹状となる湾曲部を有し、
前記光出射端面と反対側の反射端面と前記光ガイド層における積層面とがなす角度をθ2(但し、θ2≦90°)とすると、
θ1<θ2の関係を有することを特徴とする請求項1に記載の半導体発光装置。
At least a part of the light guide layer has a curved portion having a concave shape on the substrate side,
When the angle formed by the reflection end surface opposite to the light emitting end surface and the laminated surface in the light guide layer is θ2 (where θ2 ≦ 90 °),
2. The semiconductor light emitting device according to claim 1, wherein a relationship of [theta] 1 <[theta] 2 is satisfied.
前記基板には、前記光ガイド層における前記湾曲部と対応する断面形状を有する湾曲部が形成されていることを特徴とする請求項2に記載の半導体発光装置。   The semiconductor light emitting device according to claim 2, wherein a curved portion having a cross-sectional shape corresponding to the curved portion of the light guide layer is formed on the substrate. 前記積層構造体は、III-V族化合物半導体からなることを特徴とする請求項1〜3のいずれか1項に記載の半導体発光装置。   4. The semiconductor light emitting device according to claim 1, wherein the laminated structure is made of a group III-V compound semiconductor. 5. 前記請求項1に記載の半導体発光装置の製造方法であって、
前記基板の上面に対して選択的にエッチングを行うことにより、前記基板の上面を、前記基板の前記積層構造体と反対側の面に対して90°−θ1の角度を持つように傾斜させる工程と、
傾斜した基板の上に、前記積層構造体を形成する工程とを備えていることを特徴とする半導体発光装置の製造方法。
A method of manufacturing a semiconductor light emitting device according to claim 1,
Selectively etching the upper surface of the substrate to incline the upper surface of the substrate so as to have an angle of 90 ° −θ1 with respect to the surface of the substrate opposite to the stacked structure. When,
And a step of forming the laminated structure on an inclined substrate.
前記請求項1〜4のいずれか1項に記載の半導体発光装置の製造方法であって、
前記基板の上面に対して機械研磨を行うことにより、前記基板における前記光出射端面側の上面を、前記基板の前記積層構造体と反対側の面に対して90°−θ1の角度を持つように傾斜させる工程と、
傾斜した基板の上に、前記積層構造体を形成する工程とを備えていることを特徴とする半導体発光装置の製造方法。
A method for manufacturing a semiconductor light emitting device according to any one of claims 1 to 4,
By performing mechanical polishing on the upper surface of the substrate, the upper surface of the substrate on the light emitting end surface side has an angle of 90 ° −θ1 with respect to the surface of the substrate opposite to the laminated structure. Inclining to,
And a step of forming the laminated structure on an inclined substrate.
JP2011176781A 2011-08-12 2011-08-12 Semiconductor light-emitting device and method of manufacturing the same Withdrawn JP2013041918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011176781A JP2013041918A (en) 2011-08-12 2011-08-12 Semiconductor light-emitting device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011176781A JP2013041918A (en) 2011-08-12 2011-08-12 Semiconductor light-emitting device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2013041918A true JP2013041918A (en) 2013-02-28

Family

ID=47890072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011176781A Withdrawn JP2013041918A (en) 2011-08-12 2011-08-12 Semiconductor light-emitting device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2013041918A (en)

Similar Documents

Publication Publication Date Title
JP5958916B2 (en) Super luminescent diode
JP4614988B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
US8816376B2 (en) Semiconductor light emitting device
JP2009081336A (en) Nitride-based semiconductor laser element and its manufacturing method
US20050190416A1 (en) Semiconductor laser having protruding portion
JP2011155103A (en) Semiconductor light-emitting element
US7885304B2 (en) Nitride-based semiconductor laser device and method of manufacturing the same
JP2011077418A (en) Semiconductor element, semiconductor wafer, method of manufacturing semiconductor wafer, and method of manufacturing semiconductor element
JPWO2009057254A1 (en) Semiconductor laser device
US8569088B2 (en) Semiconductor light-emitting element and manufacturing method thereof
JP4802314B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2007324582A (en) Integrated semiconductor light-emitting device, and manufacturing method thereof
JP2012142504A (en) Semiconductor light-emitting element
WO2012017505A1 (en) Semiconductor light-emitting element
JP2013041918A (en) Semiconductor light-emitting device and method of manufacturing the same
JP2007324578A (en) Integrated semiconductor light-emitting device, and manufacturing method thereof
JP2010003746A (en) Semiconductor laser device
JP5505379B2 (en) Semiconductor laser device
US20220416508A1 (en) Semiconductor laser element
JP2012204671A (en) Semiconductor light-emitting element
JP2011049364A (en) Semiconductor laser element and method for manufacturing the same
WO2014192206A1 (en) Semiconductor light-emitting element
WO2020017223A1 (en) Semiconductor light emitting element and method of manufacturing semiconductor light emitting element
JP5604292B2 (en) Semiconductor laser device
JP2010034408A (en) Semiconductor light-emitting element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141104