JP2013040842A - Electrical characteristic acquisition evaluation method - Google Patents
Electrical characteristic acquisition evaluation method Download PDFInfo
- Publication number
- JP2013040842A JP2013040842A JP2011177620A JP2011177620A JP2013040842A JP 2013040842 A JP2013040842 A JP 2013040842A JP 2011177620 A JP2011177620 A JP 2011177620A JP 2011177620 A JP2011177620 A JP 2011177620A JP 2013040842 A JP2013040842 A JP 2013040842A
- Authority
- JP
- Japan
- Prior art keywords
- convex structure
- cantilever
- contact
- contact hole
- evaluation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は電気特性取得評価方法に関するものであり、例えば、半導体集積回路装置のキャパシタの単ビット電気特性やゲート電極構造の電気的特性を安定的に取得するための電気特性取得評価方法に関する。 The present invention relates to an electrical property acquisition evaluation method, for example, an electrical property acquisition evaluation method for stably acquiring a single bit electrical property of a capacitor of a semiconductor integrated circuit device and an electrical property of a gate electrode structure.
従来、キャパシタとトランジスタから構成される半導体集積回路装置の不良解析工程において、キャパシタ等に原子力間顕微鏡のカンチレバーを解析対象物に当接してその電気特性を取得している。 Conventionally, in a failure analysis process of a semiconductor integrated circuit device composed of a capacitor and a transistor, a cantilever of an atomic force microscope is brought into contact with an analysis object on the capacitor or the like to acquire its electrical characteristics.
図１１は、従来の不良解析工程の説明図であり、図１１（ａ）は概念的平面図であり、図１１（ｂ）は図１１（ａ）におけるＡ−Ａ′を結ぶ一点鎖線に沿った概念的断面図である。まず、事前の素子特性試験において不良と判定されたチップにおける不良個所のキャパシタ群を露出させて、キャパシタの上部電極７５と下部電極７３に接続するビア７７にそれぞれカンチレバー８１，８２を当接させて、誘電体膜７４の電気的特性を特性する。この場合、下部電極７３はキャパシタ群で共通となっており、一方、上部電極７５は互いに孤立している。 FIG. 11 is an explanatory diagram of a conventional defect analysis process, FIG. 11 (a) is a conceptual plan view, and FIG. 11 (b) is along the alternate long and short dash line connecting AA 'in FIG. 11 (a). FIG. First, a capacitor group at a defective portion in a chip determined to be defective in a prior element characteristic test is exposed, and cantilevers 81 and 82 are brought into contact with vias 77 connected to the upper electrode 75 and the lower electrode 73 of the capacitor, respectively. The electrical characteristics of the dielectric film 74 are characterized. In this case, the lower electrode 73 is common to the capacitor group, while the upper electrodes 75 are isolated from each other.
図１２は、カンチレバーの当接状況の説明図であり、図１２（ａ）はキャパシタの概念的断面図であり、基板７１上に下地絶縁膜７２を介して下部電極７３、誘電体膜７４、上部電極７５を順次堆積してキャパシタを形成する。次いで、層間絶縁膜７６を設けた後、コンタクトホールを形成し、バリアメタル７８、メタル配線７９、バリアメタル８０を順次堆積して配線層を形成した構造になっている。 FIG. 12 is an explanatory diagram of the contact state of the cantilever, and FIG. 12A is a conceptual cross-sectional view of the capacitor. The lower electrode 73, the dielectric film 74, The upper electrode 75 is sequentially deposited to form a capacitor. Next, an interlayer insulating film 76 is provided, contact holes are formed, and a barrier metal 78, a metal wiring 79, and a barrier metal 80 are sequentially deposited to form a wiring layer.
上部電極７５にカンチレバー７１を当接する際には、図１２（ｂ）示すように、バリアメタル８０乃至バリアメタル７８を全て剥離し、コンタクトホール８３を通してカンチレバー８１と上部電極７５との導通を確保する。或いは、図１２（ｃ）に示すように、上部電極７５が露出するまで研磨したのち、カンチレバー８１に上部電極７５を当接させるかのいずれかであった。 When the cantilever 71 is brought into contact with the upper electrode 75, as shown in FIG. 12B, all of the barrier metal 80 to the barrier metal 78 are peeled off, and conduction between the cantilever 81 and the upper electrode 75 is ensured through the contact hole 83. . Alternatively, as shown in FIG. 12C, after polishing until the upper electrode 75 is exposed, the upper electrode 75 is brought into contact with the cantilever 81.
しかしながら、図１２（ｂ）の方式では、カンチレバー８１の針が上部電極７５まで届かない、或いは、届いたとしても高いアスペクト比からバネ定数が低下してコンタクトが不安定になるというプローブ側の問題が発生する。 However, in the method of FIG. 12B, the probe side that the needle of the cantilever 81 does not reach the upper electrode 75, or even if it reaches, the spring constant decreases from the high aspect ratio and the contact becomes unstable. Will occur.
一方、図１２（ｃ）の方式では、配線層や絶縁層と比較して電極膜厚はオーダーが一桁小さく（１００ｎｍ〜２００ｎｍ程度）、上部電極７５で研磨をストップさせるのは著しく困難であり、試料作製の歩留まりが低いという試料側の問題が発生する。即ち、上部電極７５で研磨を停止することが困難であるために、研磨時に、誘電体膜が研磨ダメージを受けて誘電体特性が劣化するという問題がある。 On the other hand, in the method of FIG. 12C, the order of the electrode film thickness is an order of magnitude smaller than that of the wiring layer or the insulating layer (about 100 nm to 200 nm), and it is extremely difficult to stop the polishing with the upper electrode 75. This causes a problem on the sample side that the yield of sample preparation is low. That is, since it is difficult to stop polishing by the upper electrode 75, there is a problem in that the dielectric characteristics are deteriorated due to polishing damage to the dielectric film during polishing.
また、メタル配線７９は導電性を持つので残存させればどうかを検討した。しかし、メタル配線７９はキャパシタ・トランジスタ間を電気的に接続しているため、キャパシタ直上にプローブを落としてもトランジスタ部分へ電流が流れ込んでしまう。そのため、メタル配線７９を残存した状態では、キャパシタ単体の電気特性を取得することは不可能である。 Further, since the metal wiring 79 has conductivity, it was examined whether it should remain. However, since the metal wiring 79 is electrically connected between the capacitor and the transistor, even if the probe is dropped directly on the capacitor, a current flows into the transistor portion. Therefore, it is impossible to acquire the electrical characteristics of the capacitor alone with the metal wiring 79 remaining.
さらには、プローブのカンチレバーの先端の摩耗も問題となる。即ち、通常、原子間力顕微鏡で電気測定を行う場合には、コンタクトモードという、接触方式が用いられる。この場合、原理上、プローブのカンチレバーの先端は測定対象と接触状態を保つため、測定が進むにつれて先端は変形して曲率半径が増加してしまい、コンタクトの不安定化の一因となる。 Furthermore, wear of the tip of the cantilever of the probe is also a problem. That is, normally, when performing electrical measurement with an atomic force microscope, a contact method called contact mode is used. In this case, in principle, the tip of the cantilever of the probe is kept in contact with the object to be measured. Therefore, as the measurement proceeds, the tip is deformed and the radius of curvature increases, which causes contact instability.
また、原子間力顕微鏡装置では通常試料に対して斜めに接触するプローブを用いるとともに、電気測定時にはプローブと試料の接触面積を大きくして接触抵抗を小さくするためプローブに垂直下向きに力を加えて試料に押しつけるという作業が行われる。この時、プローブが試料に対して斜めに接触しているためプローブの先端が徐々に試料表面を水平方向に移動してしまうという問題がある。 In addition, the atomic force microscope device normally uses a probe that makes contact with the sample at an angle, and during electrical measurement, a force is applied vertically downward to the probe to increase the contact area between the probe and the sample and reduce the contact resistance. The work of pressing against the sample is performed. At this time, since the probe is in contact with the sample at an angle, there is a problem that the tip of the probe gradually moves on the sample surface in the horizontal direction.
また、振動等のために試料がドリフトすると測定箇所の大きさが数十ｎｍと非常に小さい場合、プローブの先端が測定箇所を乗り越えてしまうという、所謂、スリップオフが発生するという問題がある。 In addition, when the sample drifts due to vibration or the like, when the size of the measurement location is as small as several tens of nanometers, a so-called slip-off occurs in which the tip of the probe gets over the measurement location.
したがって、本発明は、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行うことを目的とする。 Therefore, an object of the present invention is to perform stable electrical property acquisition evaluation without causing problems on the sample side and the probe side.
開示する一観点からは、積層体の表面側電極に対するコンタクトホールを露出する工程と、前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程と、前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造の位置を認識する工程と、前記凸状構造に対して前記凸状構造の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程とを有することを特徴とする電気特性取得評価方法が提供される。 From one aspect to be disclosed, a step of exposing a contact hole to the surface-side electrode of the laminate, a step of embedding a conductive substance in the exposed contact hole to form a convex structure, and a region including the convex structure A step of contacting the cantilever with an intermittent contact measurement method to recognize the position of the convex structure, and pressing the cantilever in the direction of the central axis of the convex structure against the convex structure to obtain electrical characteristics There is provided a method for obtaining and evaluating electrical characteristics characterized by comprising the steps of:
開示の電気特性取得評価方法によれば、試料側にもプローブ側にも問題を発生させることなく安定な電気特性取得評価を行うことが可能になる。 According to the disclosed electrical property acquisition and evaluation method, it is possible to perform stable electrical property acquisition and evaluation without causing problems on the sample side and the probe side.
ここで、図１乃至図４を参照して、本発明の実施の形態の電気特性取得評価方法を説明する。まず、図１（ａ）に示すように、バリアメタル２０、メタル配線１９及びバリアメタル１８が露出するように層間絶縁膜を除去する。次いで、図１（ｂ）に示すようにバリアメタル２０、メタル配線１９及びバリアメタル１８を順次剥離してコンタクトホール２１を露出させる。 Here, with reference to FIG. 1 thru | or FIG. 4, the electrical property acquisition evaluation method of embodiment of this invention is demonstrated. First, as shown in FIG. 1A, the interlayer insulating film is removed so that the barrier metal 20, the metal wiring 19, and the barrier metal 18 are exposed. Next, as shown in FIG. 1B, the barrier metal 20, the metal wiring 19, and the barrier metal 18 are sequentially peeled to expose the contact hole 21.
次いで、図１（ｃ）に示すように、露出したコンタクトホール２１に導電性物質を選択的に堆積させてコンタクトホール２１を埋め込むとともに、５０ｎｍ〜５００ｎｍ程度の凸状に堆積させて凸状構造２２を形成する。この際の堆積方法としては、マスクレスで選択的な堆積が可能なＦＩＢ法（集束イオンビーム堆積法）を利用したビーム・アシステッド・デポジションが好適である。或いは、マスクスパッタリング法等の通常の成膜法を用いても良いが、この場合には、コンタクトホールの周辺に堆積する堆積物を除去するエッチング工程が必要になる。 Next, as shown in FIG. 1C, a conductive material is selectively deposited in the exposed contact hole 21 to embed the contact hole 21 and is deposited in a convex shape of about 50 nm to 500 nm to form a convex structure 22. Form. As a deposition method at this time, a beam assisted deposition using a FIB method (focused ion beam deposition method) capable of selective deposition without a mask is suitable. Alternatively, a normal film forming method such as a mask sputtering method may be used, but in this case, an etching process for removing deposits deposited around the contact hole is required.
また、導電性物質として、導電性を有するものであれば何でも良いが、デポジションレートなどの束縛条件から、Ｗ（タングステン），Ｃ［炭素］，Ｐｔ（白金）が望ましい。 Any conductive material may be used as long as it has conductivity, but W (tungsten), C [carbon], and Pt (platinum) are desirable from the constraint conditions such as the deposition rate.
次いで、図２（ｄ）に示すように、凸状構造２２を含む領域にカンチレバー２３１を間欠接触測定方式（タッピングモード）で接触させて凸状構造２２の位置を認識する。この時、カンチレバー２３１を励起振動させて凸状構造２２を含む領域に動的に接触させて形状を直接測定する。或いは、カンチレバー２３１を励起振動するための電圧信号と実際の振動信号との位相遅れを検出しても良く、さらには、これらの２つの方式を組み合わせて用いても良い。 Then, as shown in FIG. 2 (d), the cantilever 23 1 in a region including the convex structure 22 is contacted with intermittent contact measurement method (tapping mode) recognizes the position of the convex structure 22. At this time, the cantilever 23 1 excites vibrations to dynamically contact with the region including the convex structure 22 by measuring the shape directly. Alternatively, it may be detecting the phase delay between the actual vibration signal and the voltage signal for exciting vibrating the cantilever 23 1, furthermore, may be used in combination of these two methods.
次いで、図２（ｅ）に示すように、下部電極１３に説即するビア１７と上部電極１５にカンチレバー２３２，２３１を当接させて、コンタクトモードで誘電体膜１４の特性を取得評価する。この時、カンチレバー２３１は、凸状構造２２の中心線に向かう方向に押圧して測定を行うので、カンチレバー２３１の先端が凸状構造２２を乗り越えてしまうスリップオフが発生することがない。 Then, as shown in FIG. 2 (e), the vias 17 and the upper electrode 15 to Setsusoku the lower electrode 13 is brought into contact with the cantilever 23 2, 23 1, obtains evaluate the characteristics of the dielectric film 14 in the contact mode To do. At this time, the cantilever 23 1, since the measurement by pressing in a direction toward the center line of the convex structure 22, slip off the tip of the cantilever 23 1 will ride over the convex structure 22 is not generated.
カンチレバーを間欠接触測定方式で接触させてカンチレバーを励起振動するための電圧信号と実際の振動信号との位相遅れを検出する方式の場合には、凸状構造２２とその周辺部の粘弾性や吸着性等の物性変化の応答性を分布像として判断することになる。また、ある１点でカンチレバーを静止させ、段階を追って表面に近づけていきＦｏｒｃｅＣｕｒｖｅを取得することにより、より正確に測定箇所を認識可能であり、接触箇所の微調整に用いることができる。 In the case of a method of detecting the phase delay between the voltage signal for exciting the cantilever by exciting the cantilever by the intermittent contact measurement method and the actual vibration signal, the viscoelasticity and adsorption of the convex structure 22 and its peripheral portion are detected. The response of changes in physical properties such as property is determined as a distribution image. Further, by acquiring the ForceCurve by moving the cantilever at a certain point and moving it closer to the surface step by step, it is possible to recognize the measurement location more accurately and use it for fine adjustment of the contact location.
したがって、凸状構造２２とその周辺部の粘弾性や吸着性等の物性変化が少ない場合には、図２（ｆ）に示すように、凸状構造２２の表面に水より表面張力が小さく且つ水より乾燥しやすい液体２４を滴下する。滴下した液体２４は凸状構造２２の周辺部に降下し、乾燥して皮膜２５となる。この場合の液体２４としては、疎水性物質、例えば、完全にフッ素化されたフロラード溶液を同フロラード溶媒に希釈して用いれば良い。なお、図における符号１１，１２はそれぞれ、基板及び下地絶縁膜である。 Therefore, when there is little change in physical properties such as the viscoelasticity and adsorptivity of the convex structure 22 and its peripheral part, the surface tension of the convex structure 22 is smaller than that of water on the surface of the convex structure 22 as shown in FIG. A liquid 24 that is easier to dry than water is dropped. The dropped liquid 24 falls to the periphery of the convex structure 22 and is dried to form a film 25. As the liquid 24 in this case, a hydrophobic substance, for example, a fully fluorinated Fluorard solution may be diluted with the Fluorard solvent. Reference numerals 11 and 12 in the figure denote a substrate and a base insulating film, respectively.
図３は、位相モードを使用した測定方法の説明図であり、カンチレバー２３を圧電素子２６により励起振動させて試料２７に間欠的に接触させる。図３（ａ）に示すように、試料２７の表面が固く吸着が小さな場所に接触した場合には、印加電圧信号と振動信号との位相遅れは小さくなる。 FIG. 3 is an explanatory diagram of a measurement method using the phase mode, in which the cantilever 23 is excited and vibrated by the piezoelectric element 26 and is brought into contact with the sample 27 intermittently. As shown in FIG. 3A, when the surface of the sample 27 is hard and is in contact with a place where adsorption is small, the phase delay between the applied voltage signal and the vibration signal becomes small.
一方、図３（ｂ）に示すように、試料２７の表面が軟らかく吸着が大きな場所に接触した場合には、印加電圧信号と振動信号との位相遅れは大きくなる。この位相の遅れをマッピングすることによって、表面の硬軟の分布図が得られる。これれを、凸状構造とその周辺部の硬軟或いは吸着性の差としてマッピングすることによって、凸状構造２２の位置を認識することができる。 On the other hand, as shown in FIG. 3B, when the surface of the sample 27 is soft and comes into contact with a place where adsorption is large, the phase delay between the applied voltage signal and the vibration signal becomes large. By mapping this phase delay, a distribution map of surface hardness can be obtained. By mapping this as a difference in hardness or softness between the convex structure and its peripheral part, the position of the convex structure 22 can be recognized.
図４は、本発明の実施の形態に用いる電気特性取得評価装置の概念的構成図であり、試料２７を載置する金属製の試料ステージ３１、一対のカンチレバー３２１，３２２、カンチレバー３２１，３２２を励起振動させるピエゾ素子３３１，３３２を備えている。なお、カンチレバー３２１，３２２の先端の探針は、Ｗ、Ｓｉベースの表面をＡｕで被覆したもの、或いは、ＳｉＮベースをＰｔで被覆したもの等を用いる。 FIG. 4 is a conceptual configuration diagram of the electrical property acquisition and evaluation apparatus used in the embodiment of the present invention. A metal sample stage 31 on which the sample 27 is placed, a pair of cantilevers 32 1 and 32 2 , and a cantilever 32 1. , and a 32 2 piezoelectric element 33 1 to excite vibrations, and 33 2. Incidentally, the cantilever 32 1, 32 2 of the tip probe of, W, which the Si-based surface is coated with Au, or used such as those of the SiN base was coated with Pt.
また、レーザ光出力源３４１，３４２と４分割光検出計３５１，３５２を備えており、レーザ光出力源３４１，３４２からのレーザ光をカンチレバー３２１，３２２で反射させ、４分割光検出計３５１，３５２で検出して振動状態を検出する。 The laser beam output source 34 1, 34 2 and includes a 4-division photodetector meter 35 1, 35 2, reflects the laser beam from the laser beam output source 34 1, 34 2 in the cantilever 32 1, 32 2 The vibration state is detected by detecting with the four-divided light detectors 35 1 and 35 2 .
４分割光検出計３５１，３５２の検出出力をフィードバック回路３６１，３６２にフィードバックしてピエゾ素子３３１，３３２の振動を制御する。また、４分割光検出計３５１，３５２の検出出力は凹凸情報としてＰＣ３７に出力される。また、金属製の試料ステージ３１には、交流電源３８及び直流電源３９が直接に接続されており、直流電源３９の接地側が一つのカンチレバー３２１，３２２に接続されて、試料２７の電気特性を測定する。 The detection outputs of the four-divided photodetectors 35 1 and 35 2 are fed back to the feedback circuits 36 1 and 36 2 to control the vibrations of the piezoelectric elements 33 1 and 33 2 . Further, the detection outputs of the four-divided light detectors 35 1 and 35 2 are output to the PC 37 as unevenness information. In addition, an AC power source 38 and a DC power source 39 are directly connected to the metal sample stage 31, and the ground side of the DC power source 39 is connected to one cantilever 32 1 , 32 2, and the electrical characteristics of the sample 27. Measure.
本発明の実施の形態においては、凸状構造２２の位置を認識する際には、間欠的接触方式を用いているので、探針の摩耗を防いだ状態で、凸状構造２２の位置を把握することが可能になる。また、測定中も凸状構造２２がカンチレバーの先端の探針の測定点からのスリップを防止するために安定した測定が可能になる。 In the embodiment of the present invention, when the position of the convex structure 22 is recognized, an intermittent contact method is used, so that the position of the convex structure 22 is grasped in a state in which the wear of the probe is prevented. It becomes possible to do. Further, during the measurement, the convex structure 22 prevents slipping from the measurement point of the probe at the tip of the cantilever, so that stable measurement is possible.
次に、図５乃至図８を参照して、本発明の実施例１の強誘電体キャパシタの電気特性取得評価方法を説明する。まず、図５（ａ）に示すように、不良箇所を特定した半導体メモリ４０のパッケージ４１を加熱した発煙硝酸に浸漬することにより除去する。なお、特定した不良個所はフェールビットマップに記載される。 Next, with reference to FIGS. 5 to 8, a method for obtaining and evaluating the electrical characteristics of the ferroelectric capacitor according to the first embodiment of the present invention will be described. First, as shown in FIG. 5A, the package 41 of the semiconductor memory 40 in which the defective portion is specified is removed by being immersed in heated fuming nitric acid. The specified defective part is described in the fail bit map.
次いで、図５（ｂ）に示すように、半導体メモリチップ４０の樹脂層、配線層を回転する研磨板に表面を押しつけて機械的に平坦に研磨していくメカニカルポリッシング法により除去する。 Next, as shown in FIG. 5B, the resin layer and the wiring layer of the semiconductor memory chip 40 are removed by a mechanical polishing method in which the surface is pressed against a rotating polishing plate and mechanically polished.
次いで、図５（ｃ）に示すように、層間絶縁膜４２を除去したのち、図５（ｄ）に示すように、バリアメタル２０、メタル配線１９及びバリアメタル１８を王水等を用いたウェット処理により除去する。 Next, as shown in FIG. 5C, after the interlayer insulating film 42 is removed, as shown in FIG. 5D, the barrier metal 20, the metal wiring 19, and the barrier metal 18 are wet using aqua regia or the like. Remove by processing.
次いで、図６（ｅ）に示すようにＦＩＢ装置のビーム・アシステッド・デポジションによる堆積機能を利用してマスクレスでＣを局所的に蒸着して、コンタクトホール２１をＣで埋め込んで凸状構造２２を形成する。この、ビーム・アシステッド・デポジションにおいては、フェナントレンＣ１４Ｈ１０を試料表面のイオンビーム照射領域近傍に吹き付け、一次イオンを試料２７に照射すると、二次電子が発生する。この二次電子がフェナントレンＣ１４Ｈ１０の分解に寄与し、フェナントレンＣ１４Ｈ１０が気体成分と固体成分に分離し、気体成分は真空排気され、一方、固体成分であるＣがコンタクトホール２１の表面に堆積して凸状構造２２が形成される。なお、ＦＩＢ装置の筐体内は真空であるため、中間に酸化物等が介在する可能性は考慮しなくて良い。 Next, as shown in FIG. 6 (e), the deposition function by the beam assisted deposition of the FIB apparatus is used to locally deposit C without using a mask, and the contact hole 21 is filled with C to form a convex structure. 22 is formed. In this beam assisted deposition, when phenanthrene C 14 H 10 is sprayed near the ion beam irradiation region on the sample surface and primary ions are irradiated onto the sample 27, secondary electrons are generated. The secondary electrons contribute to the degradation of phenanthrene C 14 H 10, phenanthrene C 14 H 10 is separated into a gas component and a solid component, the gas component is evacuated while, C is a contact hole 21 which is a solid component A convex structure 22 is formed by depositing on the surface. In addition, since the inside of the housing of the FIB apparatus is a vacuum, there is no need to consider the possibility that an oxide or the like is interposed in the middle.
次いで、原子間力顕微鏡に付属する光学顕微鏡あるいはCCDカメラの画像を通して、凸状構造２２のある場所を特定する。次いで、図６（ｆ）に示すように、画像を見ながらカンチレバー３２１の先端の探針をプローブを凸状構造２２の近傍にアプローチさせて、間欠接触法により表面を探針で走査して、凹凸形状に関する情報を取得する。また、カンチレバー３２１の共振周波数の位相遅れを検出する。走査範囲を調整し、オフセットを掛ける等して、凸状構造２２が取得する凹凸像の中に入るようにする。 Next, the location of the convex structure 22 is specified through an image of an optical microscope or a CCD camera attached to the atomic force microscope. Then, as shown in FIG. 6 (f), the probe of the cantilever 32 1 tip while watching the image by approach of the probe in the vicinity of the convex structure 22, to scan the surface with the probe by the intermittent contact method , Get information on the uneven shape. Also, detecting the phase delay of the resonance frequency of the cantilever 32 1. By adjusting the scanning range and applying an offset, the convex structure 22 enters the concavo-convex image acquired.
次いで、図６（ｇ）に示すように、凹凸像あるいは位相像のどちらかを利用して、凸状構造２２の場所を特定したのち、カンチレバー３２１を撓ませて凸状構造２２に対する触圧を増加させ、コンタクトを確保する。接触時には、凸状構造２２が探針のスリップを防止する。 Then, as shown in FIG. 6 (g), by using either of the concavo-convex image or phase image, after identifying the location of the convex structure 22, Sawa圧for convex structure 22 by bending the cantilever 32 1 Increase contact and secure contact. At the time of contact, the convex structure 22 prevents the probe from slipping.
次いで、図６（ｈ）に示すように、カンチレバー３２２を下部電極１３に接続するビア１７に接触させ、電圧を印加して、ＰＺＴからなる誘電体膜１４のヒステリシス曲線を取得する。 Then, as shown in FIG. 6 (h), is brought into contact with via 17 for connecting the cantilever 32 2 to the lower electrode 13, a voltage is applied, to obtain a hysteresis curve of the dielectric film 14 made of PZT.
図７は、測定結果の説明図であり、分極が大きな値を取っている２つのキャパシタ（Ｃａｐ１とＣａｐ３）が良品、小さな値を取っている２つのキャパシタ（Ｃａｐ２とＣａｐ４）が不良ということが分かる。なお、Ｃａｐ１とは１番目のキャパシタを意味する。 FIG. 7 is an explanatory diagram of the measurement results. Two capacitors (Cap1 and Cap3) having large values of polarization are non-defective, and two capacitors (Cap2 and Cap4) having small values are defective. I understand. Cap1 means the first capacitor.
この時の探針の先端の曲率半径が１００ｎｍのカンチレバー３２１，３２２を用い、通常のコンタクトモードで１０回表面を走査した後にＳＥＭによりプローブ先端の曲率半径の増加を算出したところ、４００ｎｍへと増加していた。一方、本発明の実施例１による方法で同じように１０回表面を走査した後にＳＥＭで曲率半径の増加を算出したところ、１２０ｎｍへと２０％の増加に留まることが確認できた。 The radius of curvature of the tip of the probe at this time using the cantilever 32 1, 32 2 of 100 nm, was calculated increase in radius of curvature of the probe tip by SEM after scanning the 10 times the surface in the normal contact mode, to 400nm And increased. On the other hand, after the surface was scanned 10 times in the same manner by the method according to Example 1 of the present invention, the increase in the radius of curvature was calculated by SEM, and it was confirmed that the increase was only 20% to 120 nm.
図８は、カンチレバーの先端の探針の顕微鏡写真であり、図５（ａ）は、測定前の探針であり、図５（ｂ）は従来手法による測定後の探針であり、図５（ｃ）は本発明の実施の形態による測定後の探針である。上述のように、本発明の実施の形態による測定法の場合には、従来法による測定に比べて摩耗が大幅に低減している。 8 is a photomicrograph of the tip of the cantilever tip, FIG. 5 (a) is a probe before measurement, FIG. 5 (b) is a probe after measurement by a conventional method, and FIG. (C) is a probe after measurement according to the embodiment of the present invention. As described above, in the case of the measurement method according to the embodiment of the present invention, wear is greatly reduced as compared with the measurement by the conventional method.
次に、図９を参照して、本発明の実施例２の電気特性取得評価方法を説明するが、基本的工程は上記の実施例１と同様であるので、相違点を中心に説明する。まず、図９（ａ）に示すように、上記の実施例１と全く同様な工程で、凸状構造２２を形成する。 Next, with reference to FIG. 9, the electrical property acquisition evaluation method according to the second embodiment of the present invention will be described. Since the basic process is the same as that of the first embodiment, the difference will be mainly described. First, as shown in FIG. 9A, a convex structure 22 is formed by the same process as in the first embodiment.
次いで、図９（ｂ）に示すように、完全にフッ素化されたフロラード溶液を同フロラード溶媒に希釈した液体２４を凸状構造２２に滴下する。滴下した液体２４は凸状構造２２の周辺部に降下し、乾燥して皮膜２５となる。 Next, as shown in FIG. 9 (b), a liquid 24 obtained by diluting a completely fluorinated Fluorard solution in the same Fluorard solvent is dropped onto the convex structure 22. The dropped liquid 24 falls to the periphery of the convex structure 22 and is dried to form a film 25.
以降は、再び、実施例１と同様の工程で凸状構造２２の位置を特定したのち、図９（ｃ）に示すように、カンチレバー３２２を下部電極１３に接続するビア１７に接触させ、電圧を印加して、ＰＺＴからなる誘電体膜１４のヒステリシス曲線を取得する。 Thereafter, again, after identifying the position of the convex structure 22 by the same process as in Example 1, as shown in FIG. 9 (c), is brought into contact with via 17 for connecting the cantilever 32 2 to the lower electrode 13, A voltage is applied to obtain a hysteresis curve of the dielectric film 14 made of PZT.
この実施例２においては、皮膜２５により粘性差を大きくしているので、凸状構造２２とその周辺部の粘性差が小さい場合にも、間欠接触法による位相差を大きくすることができ、精度の高い位置決定を迅速に行うことができる。 In Example 2, since the viscosity difference is increased by the film 25, even when the viscosity difference between the convex structure 22 and its peripheral portion is small, the phase difference by the intermittent contact method can be increased. Position determination can be performed quickly.
次に、図１０を参照して、本発明の実施例３の電気特性取得評価方法を説明するが、評価対象がゲート電極構造である以外は、基本的工程は上記の実施例１と同様であるので、相違点を中心に説明する。まず、図１０（ａ）に示すように、上記の実施例１と全く同様な工程で、ゲート電極５４に接続するバリアメタル及びメタル配線を除去してコンタクトホールを６０を露出させる。 Next, with reference to FIG. 10, the electrical property acquisition evaluation method of Example 3 of the present invention will be described. The basic process is the same as that of Example 1 except that the evaluation object is the gate electrode structure. Since there are, the difference will be mainly described. First, as shown in FIG. 10A, the contact hole 60 is exposed by removing the barrier metal and metal wiring connected to the gate electrode 54 in the same process as in the first embodiment.
次いで、図１０（ｂ）に示すようにＦＩＢ装置のビーム・アシステッド・デポジションによる堆積機能を利用してマスクレスでＣを局所的に蒸着して、コンタクトホール６０をＣで埋め込んで凸状構造６１を形成する。 Next, as shown in FIG. 10 (b), C is locally evaporated without using a deposition function by beam-assisted deposition of the FIB apparatus, and the contact hole 60 is filled with C to form a convex structure. 61 is formed.
次いで、再び、実施例１と同様の工程で凸状構造６１の位置を特定したのち、図１０（ｃ）に示すように、カンチレバー３２１を凸状構造６１に押圧して接触させ、電圧を印加して、ゲート絶縁膜５３の電気特性を測定する。この時、他方のカンチレバー３２２はシリコン基板５１に接続するビア５９に当接させる。なお、図における符号５２，５５，５６，５７，５８は、それぞれ、素子間分離絶縁膜、エクステンション領域、サイドウォール、ソース・ドレイン領域及び層間絶縁膜である。 Then, again, after identifying the position of the convex structure 61 by the same process as in Example 1, as shown in FIG. 10 (c), it is contacted to press the cantilever 32 1 to convex structural 61, a voltage Applied, the electrical characteristics of the gate insulating film 53 are measured. At this time, the other of the cantilever 32 2 is brought into contact via 59 to be connected to the silicon substrate 51. In the figure, reference numerals 52, 55, 56, 57, and 58 denote an element isolation insulating film, an extension region, a sidewall, a source / drain region, and an interlayer insulating film, respectively.
１１ 基板
１２ 下地絶縁膜
１３ 下部電極
１４ 誘電体膜
１５ 上部電極
１６ 層間絶縁膜
１７ ビア
１８，２０ バリアメタル
１９ メタル配線
２１ コンタクトホール
２２ 凸状構造
２３１，２３２ カンチレバー
２４ 液体
２５ 皮膜
２６ 圧電素子
２７ 試料
２８ 光検知器
２９ 交流電源
３１ 試料ステージ
３２１，３２２ カンチレバー
３３１，３３２ ピエゾ素子
３４１，３４２ レーザ光出力源
３５１，３５２ ４分割光検出計
３６１，３６２ フィードバック回路
３７ ＰＣ
３８ 交流電源
３９ 直流電源
４０ 半導体メモリ
４１ パッケージ
４２ 層間絶縁膜
５１ シリコン基板
５２ 素子間分離絶縁膜
５３ ゲート絶縁膜
５４ ゲート電極
５５ エクステンション領域
５６ サイドウォール
５７ ソース・ドレイン領域
５８ 層間絶縁膜
５９ ビア
６０ コンタクトホール
６１ 凸状構造
７１ 基板
７２ 下地絶縁膜
７３ 下部電極
７４ 誘電体膜
７５ 上部電極
７６ 層間絶縁膜
７７ ビア
７８，８０ バリアメタル
７９ メタル配線
８１，８２ カンチレバー
８３ コンタクトホール
DESCRIPTION OF SYMBOLS 11 Substrate 12 Base insulating film 13 Lower electrode 14 Dielectric film 15 Upper electrode 16 Interlayer insulating film 17 Via 18, 20 Barrier metal 19 Metal wiring 21 Contact hole 22 Convex structure 23 1 , 23 2 Cantilever 24 Liquid 25 Film 26 Piezoelectric element 27 sample 28 optical detector 29 AC power supply 31 sample stage 32 1, 32 2 cantilever 33 1, 33 2 piezoelectric element 34 1, 34 2 laser output source 35 1, 35 2 4 division photo detecting meter 36 1, 36 2 Feedback Circuit 37 PC
38 AC power supply 39 DC power supply 40 Semiconductor memory 41 Package 42 Interlayer insulating film 51 Silicon substrate 52 Inter-element isolation insulating film 53 Gate insulating film 54 Gate electrode 55 Extension region 56 Side wall 57 Source / drain region 58 Interlayer insulating film 59 Via 60 Contact Hole 61 Convex structure 71 Substrate 72 Underlying insulating film 73 Lower electrode 74 Dielectric film 75 Upper electrode 76 Interlayer insulating film 77 Via 78, 80 Barrier metal 79 Metal wiring 81, 82 Cantilever 83 Contact hole
Claims (6)
前記露出したコンタクトホールに導電性物質を埋め込んで凸状構造を形成する工程と、前記凸状構造を含む領域にカンチレバーを間欠接触測定方式で接触させて前記凸状構造
の位置を認識する工程と、
前記凸状構造に対して前記凸状構造の中心軸の方向に前記カンチレバーを押しつけて電気特性を取得する工程と、
を有することを特徴とする電気特性取得評価方法。 Exposing a contact hole for the surface-side electrode of the laminate;
A step of embedding a conductive material in the exposed contact hole to form a convex structure; and a step of contacting a cantilever with a region including the convex structure by an intermittent contact measurement method to recognize the position of the convex structure. ,
Obtaining the electrical characteristics by pressing the cantilever in the direction of the central axis of the convex structure with respect to the convex structure;
An electrical property acquisition evaluation method characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011177620A JP2013040842A (en) | 2011-08-15 | 2011-08-15 | Electrical characteristic acquisition evaluation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011177620A JP2013040842A (en) | 2011-08-15 | 2011-08-15 | Electrical characteristic acquisition evaluation method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013040842A true JP2013040842A (en) | 2013-02-28 |
Family
ID=47889387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011177620A Withdrawn JP2013040842A (en) | 2011-08-15 | 2011-08-15 | Electrical characteristic acquisition evaluation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2013040842A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102778A (en) * | 2017-12-06 | 2019-06-24 | 富士電機株式会社 | Insulation gate type semiconductor device and evaluation method of insulation gate type semiconductor device |
-
2011
- 2011-08-15 JP JP2011177620A patent/JP2013040842A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019102778A (en) * | 2017-12-06 | 2019-06-24 | 富士電機株式会社 | Insulation gate type semiconductor device and evaluation method of insulation gate type semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI707418B (en) | Method for detecting defects in deep features with laser enhanced electron tunneling effect | |
| US7385295B2 (en) | Fabrication of nano-gap electrode arrays by the construction and selective chemical etching of nano-crosswire stacks | |
| US10107772B2 (en) | Electronical device for measuring at least one electrical characteristic of an object | |
| TWI222526B (en) | Method for micro probing | |
| US8056402B2 (en) | Nanoprobe tip for advanced scanning probe microscopy comprising a layered probe material patterned by lithography and/or FIB techniques | |
| KR20160066028A (en) | Application of electron-beam induced plasma probes to inspection, test, debug and surface modifications | |
| Enderling et al. | Sheet resistance measurement of non-standard cleanroom materials using suspended Greek cross test structures | |
| US20040185586A1 (en) | Preparation of sample chip, method of observing wall surface thereof and system therefor | |
| Bayerl et al. | Three‐dimensional Kelvin probe microscopy for characterizing in‐plane piezoelectric potential of laterally deflected ZnO micro‐/nanowires | |
| JPWO2016038719A1 (en) | Device and method for forming the same | |
| US20100224913A1 (en) | One-dimensional FET-based corrosion sensor and method of making same | |
| US20210109034A1 (en) | Method for detecting defects in deep features | |
| US6930502B2 (en) | Method using conductive atomic force microscopy to measure contact leakage current | |
| KR102559746B1 (en) | Method and system for detecting structures on or below the surface of a sample using a probe comprising a cantilever and a probe tip | |
| JP2004221249A (en) | Method of inspecting buried condition of wiring pattern, method of manufacturing semiconductor device, and inspection device thereof | |
| JP2013040842A (en) | Electrical characteristic acquisition evaluation method | |
| US20170334717A1 (en) | Analytical nanoscope on a chip for sub-optical resolution imaging | |
| US8925396B2 (en) | Method and system for particles analysis in microstructure devices by isolating particles | |
| JP2007064812A (en) | Probe for inspection device, and method for manufacturing same | |
| KR20060007020A (en) | Method and apparatus for determining the thickness of a dielectric layer | |
| Li et al. | Process Development and Integration on Si Substrate for Ion trap-based Quantum Processors | |
| KR100595137B1 (en) | Method for inspecting electric properties of semiconductor device with fib system | |
| JP3766261B2 (en) | Measuring method and measuring apparatus using scanning capacitance microscope | |
| JP2011179959A (en) | Method for preparing electric characteristic measuring sample, measuring method, and sample processing and measuring device | |
| JP4320131B2 (en) | Semiconductor device evaluation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141104 |