JP2013038458A - Amplifier circuit, head drive circuit, and liquid injection apparatus - Google Patents

Amplifier circuit, head drive circuit, and liquid injection apparatus Download PDF

Info

Publication number
JP2013038458A
JP2013038458A JP2011170318A JP2011170318A JP2013038458A JP 2013038458 A JP2013038458 A JP 2013038458A JP 2011170318 A JP2011170318 A JP 2011170318A JP 2011170318 A JP2011170318 A JP 2011170318A JP 2013038458 A JP2013038458 A JP 2013038458A
Authority
JP
Japan
Prior art keywords
pulse
input signal
amplified signal
output
density modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011170318A
Other languages
Japanese (ja)
Inventor
Akira Abe
彰 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011170318A priority Critical patent/JP2013038458A/en
Publication of JP2013038458A publication Critical patent/JP2013038458A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve power saving for power amplification.SOLUTION: The amplifier circuit, amplifying an input signal into an amplification signal, includes: a pulse density modulation section that outputs a density modulation pulse with a density modulated correspondingly to a difference between the input signal and the amplification signal; a delay circuit that delays an output of the pulse density modulation pulse correspondingly to the difference; a power supply section that supplies electric power for the amplification; and a switch section that switches a switch for power supply from the power supply section to output the amplification signal, correspondingly to the pulse output from the delay circuit.

Description

本発明は、省電力化を実現する増幅回路、ヘッド駆動回路、及び、液体噴射装置に関する。   The present invention relates to an amplifier circuit, a head drive circuit, and a liquid ejecting apparatus that realize power saving.

入力信号に応じた電力増幅の手法として、バイポーラトランジスタのプッシュプル接続で増幅する方法が知られている。バイポーラトランジスタは、一般に、消費される電力が大きいことから、近年ではD級アンプを用いて電力増幅する手法も考えられている。
特許文献1には、D級アンプを用いた電力増幅の手法が示されている。
As a method of power amplification in accordance with an input signal, a method of amplifying by push-pull connection of bipolar transistors is known. Since the bipolar transistor generally consumes a large amount of power, a method of amplifying power using a class D amplifier has been considered in recent years.
Patent Document 1 discloses a method of power amplification using a class D amplifier.

特開2010−114711号公報JP 2010-114711 A

パルス密度変調を採用したD級アンプにおいてスイッチングデバイスを理想状態とした場合、スイッチングデバイスで消費される電力はゼロである。しかしながら、実際のスイッチングデバイスでは電力が消費され、スイッチング周波数が高くなると消費電力が高くなるという問題がある。   In a class D amplifier that employs pulse density modulation, when the switching device is in an ideal state, the power consumed by the switching device is zero. However, there is a problem that power is consumed in an actual switching device, and power consumption increases as the switching frequency increases.

本発明は、このような事情に鑑みてなされたものであり、電力増幅を行うに際し省電力化を図ることを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to save power when performing power amplification.

上記目的を達成するための主たる発明は、
入力信号を増幅信号に増幅する増幅回路であって、
前記入力信号と前記増幅信号との差分に応じて密度変調された密度変調パルスを出力するパルス密度変調部と、
前記密度変調パルスの出力を前記入力信号に応じて遅延させる遅延回路と、
前記増幅のための電源を供給する電源供給部と、
前記遅延回路から出力されたパルスに応じて、前記電源供給部からの電源供給のスイッチを切り替えて前記増幅信号を出力するスイッチ部と、
を備える増幅回路である。
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
The main invention for achieving the above object is:
An amplifier circuit for amplifying an input signal into an amplified signal,
A pulse density modulation unit that outputs a density modulation pulse that is density-modulated according to a difference between the input signal and the amplified signal;
A delay circuit for delaying the output of the density modulation pulse in accordance with the input signal;
A power supply for supplying power for the amplification;
In accordance with the pulse output from the delay circuit, a switch unit that switches the power supply switch from the power supply unit and outputs the amplified signal;
Is an amplifier circuit.
Other features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

本実施形態におけるインクジェットプリンター1の斜視図である。1 is a perspective view of an inkjet printer 1 in the present embodiment. 本実施形態におけるインクジェットプリンター1の内部側面図である。It is an internal side view of the inkjet printer 1 in this embodiment. ヘッドHDの構造を説明する図である。It is a figure explaining the structure of head HD. 本実施形態における増幅回路の説明図である。It is explanatory drawing of the amplifier circuit in this embodiment. パルス密度変調の説明図である。It is explanatory drawing of pulse density modulation. 遅延回路112における遅延時間を変化させたときの増幅回路100の自励発信周波数の説明図である。It is explanatory drawing of the self-excitation transmission frequency of the amplifier circuit 100 when changing the delay time in the delay circuit 112. FIG. 遅延時間tdを20nsとしたときにおける駆動波形の説明図である。It is explanatory drawing of a drive waveform when delay time td is 20 ns. 遅延時間tdを40nsとしたときにおける駆動波形の説明図である。It is explanatory drawing of a drive waveform when delay time td is 40 ns. 入力信号VDACに応じて自励発信周波数fを変更することの説明図である。It is explanatory drawing of changing the self-excited transmission frequency f according to the input signal VDAC. 本実施形態において改善された増幅信号の説明図である。It is explanatory drawing of the amplified signal improved in this embodiment.

本明細書及び添付図面の記載により、少なくとも、以下の事項が明らかとなる。すなわち、
入力信号を増幅信号に増幅する増幅回路であって、
前記入力信号と前記増幅信号との差分に応じて密度変調された密度変調パルスを出力するパルス密度変調部と、
前記密度変調パルスの出力を前記入力信号に応じて遅延させる遅延回路と、
前記増幅のための電源を供給する電源供給部と、
前記遅延回路から出力されたパルスに応じて、前記電源供給部からの電源の供給のオンオフを切り替えて前記増幅信号を出力するスイッチ部と、
を備える増幅回路である。
このようにすることで、例えば、パルス密度変調において平均周波数の高い50%デューティ付近に対応する入力信号のときにおいて遅延時間を大きくすることができ、自励発信周波数を低くすることができる。そして、スイッチング周波数を下げ、スイッチ部における消費電力を低く抑えることができる。すなわち、省電力化を図ることができる。
At least the following matters will become clear from the description of the present specification and the accompanying drawings. That is,
An amplifier circuit for amplifying an input signal into an amplified signal,
A pulse density modulation unit that outputs a density modulation pulse that is density-modulated according to a difference between the input signal and the amplified signal;
A delay circuit for delaying the output of the density modulation pulse in accordance with the input signal;
A power supply for supplying power for the amplification;
In accordance with the pulse output from the delay circuit, a switch unit that switches on / off of power supply from the power supply unit and outputs the amplified signal;
Is an amplifier circuit.
By doing so, for example, in the case of an input signal corresponding to the vicinity of 50% duty having a high average frequency in pulse density modulation, the delay time can be increased, and the self-excited transmission frequency can be reduced. And a switching frequency can be lowered | hung and the power consumption in a switch part can be restrained low. That is, power saving can be achieved.

かかる増幅回路であって、前記遅延回路は、前記入力信号の中間電圧における遅延時間を、前記入力信号の最高電圧における遅延時間及び前記入力信号の最低電圧における遅延時間よりも大きくすることが望ましい。
このようにすることによって、パルス密度変調において自励は新周波数が高くなる傾向にある中間電圧付近において周波数を抑えてスイッチ部における消費電力を低く抑えることができる。
In this amplifier circuit, it is desirable that the delay circuit has a delay time at the intermediate voltage of the input signal larger than a delay time at the highest voltage of the input signal and a delay time at the lowest voltage of the input signal.
By doing so, self-excitation in pulse density modulation can suppress the frequency in the vicinity of the intermediate voltage where the new frequency tends to be high, thereby reducing the power consumption in the switch unit.

また、前記スイッチ部は、MOSFETと前記MOSFETを駆動するゲートドライバーとを備えることが望ましい。
このようにすることで、出力された密度変調パルスに応じてスイッチ部を駆動して増幅信号を出力することができる。
The switch unit preferably includes a MOSFET and a gate driver for driving the MOSFET.
By doing so, it is possible to drive the switch unit according to the output density modulation pulse and output an amplified signal.

また、前記スイッチ部の出力にローパスフィルターが設けられ、該ローパスフィルターから前記増幅信号が出力されることが望ましい。
このようにすることで、増幅信号のうち必要な成分のみを増幅信号として出力することができる。
Further, it is desirable that a low-pass filter is provided at the output of the switch unit, and the amplified signal is output from the low-pass filter.
In this way, only necessary components of the amplified signal can be output as the amplified signal.

また、さらに、前記遅延回路は、前記密度変調パルスの出力を前記差分に応じて遅延させることが望ましい。
このようにすることで、例えば、入力信号に急峻な波形の変化がないときには遅延時間を大きくすることで自励発信周波数を低くすることができる。一方、入力信号に急峻な波形の変化があったときには遅延時間を小さくすることで自励発振周波数を高くすることができる。これにより、急峻な波形の変化があるときには自励発振周波数を高く維持して入力信号に対する追従性を確保することができ、急峻な波形の変化がないときには自励発信周波数を低く抑えてスイッチ部における電力消費を小さくすることができる。つまり、増幅される波形の精度を高めつつ省電力を図ることができる。
Furthermore, it is desirable that the delay circuit delays the output of the density modulation pulse according to the difference.
In this way, for example, when there is no steep waveform change in the input signal, the self-excited transmission frequency can be lowered by increasing the delay time. On the other hand, when there is a steep waveform change in the input signal, the self-excited oscillation frequency can be increased by reducing the delay time. As a result, when there is a steep waveform change, the self-excited oscillation frequency can be kept high to ensure followability to the input signal. The power consumption in can be reduced. That is, it is possible to save power while improving the accuracy of the amplified waveform.

また、前記遅延回路は、前記差分が第1差分のときにおいて前記密度変調パルスの出力を第1遅延量遅延させ、前記差分が前記第1差分よりも大きい第2差分のときにおいて前記密度変調パルスの出力を前記第1遅延量より小さい第2遅延量遅延させることが望ましい。
このようにすることで、入力信号に急峻な波形の変化があったときには差分が大きくなることから遅延時間を小さくして自励発振周波数を高くすることができる一方、急峻な波形の変化がないときには遅延時間を大きくして自励発振周波数を低く抑えることができる。
The delay circuit delays the output of the density modulation pulse by a first delay amount when the difference is the first difference, and the density modulation pulse when the difference is a second difference larger than the first difference. It is desirable to delay the output of the second delay amount smaller than the first delay amount.
By doing so, the difference becomes large when there is a steep waveform change in the input signal, so the self-excited oscillation frequency can be increased by reducing the delay time, while there is no steep waveform change. Sometimes the delay time can be increased to keep the self-excited oscillation frequency low.

また、本明細書及び添付図面の記載により、少なくとも、以下の事項も明らかとなる。すなわち、
入力信号を増幅信号に増幅し、該増幅信号に応じて液体を噴射するヘッドを駆動するヘッド駆動回路であって、
前記入力信号と前記増幅信号との差分に応じて密度変調された密度変調パルスを出力するパルス密度変調部と、
前記密度変調パルスの出力を前記入力信号に応じて遅延させる遅延回路と、
前記増幅のための電源を供給する電源供給部と、
前記遅延回路から出力されたパルスに応じて、前記電源供給部からの電源供給のスイッチを切り替えて前記増幅信号を出力するスイッチ部と、
前記増幅信号に応じて駆動され、前記液体を噴射させる駆動素子と、
を備えるヘッド駆動回路である。
このようにすることで、例えば、パルス密度変調において平均周波数の高い50%デューティ付近に対応する入力信号のときにおいて遅延時間を大きくすることができ、自励発信周波数を低くすることができる。そして、スイッチング周波数を下げ、スイッチ部における消費電力を低く抑えることができる。すなわち、省電力化を図ることができる。
In addition, at least the following matters will become clear from the description of the present specification and the accompanying drawings. That is,
A head drive circuit that amplifies an input signal into an amplified signal and drives a head that ejects liquid according to the amplified signal,
A pulse density modulation unit that outputs a density modulation pulse that is density-modulated according to a difference between the input signal and the amplified signal;
A delay circuit for delaying the output of the density modulation pulse in accordance with the input signal;
A power supply for supplying power for the amplification;
In accordance with the pulse output from the delay circuit, a switch unit that switches the power supply switch from the power supply unit and outputs the amplified signal;
A driving element that is driven in response to the amplified signal and ejects the liquid;
It is a head drive circuit provided with.
By doing so, for example, in the case of an input signal corresponding to the vicinity of 50% duty having a high average frequency in pulse density modulation, the delay time can be increased, and the self-excited transmission frequency can be reduced. And a switching frequency can be lowered | hung and the power consumption in a switch part can be restrained low. That is, power saving can be achieved.

また、本明細書及び添付図面の記載により、少なくとも、以下の事項も明らかとなる。すなわち、
入力信号を増幅信号に増幅し、該増幅信号に応じて液体を噴射するヘッドを駆動して媒体に前記液体を噴射する液体噴射装置であって、
前記入力信号と前記増幅信号との差分に応じて密度変調された密度変調パルスを出力するパルス密度変調部と、
前記密度変調パルスの出力を前記入力信号に応じて遅延させる遅延回路と、
前記増幅のための電源を供給する電源供給部と、
前記遅延回路から出力されたパルスに応じて、前記電源供給部からの電源供給のスイッチを切り替えて前記増幅信号を出力するスイッチ部と、
前記増幅信号に応じて駆動される駆動素子と前記液体を噴射するノズルとを有するヘッドと、
を備える液体噴射装置である。
このようにすることで、例えば、パルス密度変調において平均周波数の高い50%デューティ付近に対応する入力信号のときにおいて遅延時間を大きくすることができ、自励発信周波数を低くすることができる。そして、スイッチング周波数を下げ、スイッチ部における消費電力を低く抑えることができる。すなわち、省電力化を図ることができる。
In addition, at least the following matters will become clear from the description of the present specification and the accompanying drawings. That is,
A liquid ejecting apparatus that amplifies an input signal into an amplified signal, drives a head that ejects liquid according to the amplified signal, and ejects the liquid onto a medium,
A pulse density modulation unit that outputs a density modulation pulse that is density-modulated according to a difference between the input signal and the amplified signal;
A delay circuit for delaying the output of the density modulation pulse in accordance with the input signal;
A power supply for supplying power for the amplification;
In accordance with the pulse output from the delay circuit, a switch unit that switches the power supply switch from the power supply unit and outputs the amplified signal;
A head having a drive element driven in response to the amplified signal and a nozzle for ejecting the liquid;
A liquid ejecting apparatus.
By doing so, for example, in the case of an input signal corresponding to the vicinity of 50% duty having a high average frequency in pulse density modulation, the delay time can be increased, and the self-excited transmission frequency can be reduced. And a switching frequency can be lowered | hung and the power consumption in a switch part can be restrained low. That is, power saving can be achieved.

===実施形態===
図1は、本実施形態におけるインクジェットプリンター1の斜視図である。図2は、本実施形態におけるインクジェットプリンター1の内部側面図である。このインクジェットプリンター1は、長手方向が水平に配置された記録部40を備える。
=== Embodiment ===
FIG. 1 is a perspective view of an ink jet printer 1 in the present embodiment. FIG. 2 is an internal side view of the inkjet printer 1 in the present embodiment. The ink jet printer 1 includes a recording unit 40 whose longitudinal direction is horizontally arranged.

記録部40は、トップカバー42およびフロントカバー44によりその内部機構が覆われている。記録部40の内部にはヘッドHDを含むヘッドユニットHD等が配置され、装填部10のロールRからから引き出されて記録部40に給送された媒体に対してインクが噴射され、画像が形成される。記録部40において画像を形成された媒体は、記録部40の下方に形成された排出部60から外部に排出される。   The recording unit 40 has its internal mechanism covered with a top cover 42 and a front cover 44. Inside the recording unit 40, a head unit HD including a head HD is arranged, and ink is ejected onto the medium drawn from the roll R of the loading unit 10 and fed to the recording unit 40, thereby forming an image. Is done. The medium on which the image is formed in the recording unit 40 is discharged to the outside from a discharge unit 60 formed below the recording unit 40.

図3は、ヘッドHDの構造を説明する図である。図には、ノズルNz、ピエゾ素子PZT、インク供給路402、ノズル連通路404、及び、弾性板406が示されている。   FIG. 3 is a diagram illustrating the structure of the head HD. In the figure, a nozzle Nz, a piezo element PZT, an ink supply path 402, a nozzle communication path 404, and an elastic plate 406 are shown.

インク供給路402には、不図示のインクタンクからインクが供給される。そして、これらのインク等は、ノズル連通路404に供給される。ピエゾ素子PZTには、後述する駆動信号(後述する入力信号VDACの増幅信号に対応する)が印加される。駆動信号が印加されると、その電圧に従ってピエゾ素子PZTが伸縮し、弾性板406を振動させる。そして、駆動パルスの振幅に対応する量のインク滴がノズルNzから吐出されるようになっている。   Ink is supplied to the ink supply path 402 from an ink tank (not shown). These inks and the like are supplied to the nozzle communication path 404. A drive signal described later (corresponding to an amplified signal of the input signal VDAC described later) is applied to the piezo element PZT. When a drive signal is applied, the piezo element PZT expands and contracts in accordance with the voltage, causing the elastic plate 406 to vibrate. An amount of ink droplets corresponding to the amplitude of the drive pulse is ejected from the nozzle Nz.

ところで、ピエゾ素子PZTの総数は数千にものぼる。駆動信号は入力信号が増幅され生成される。電力増幅はバイポーラトランジスタを用いることも考えられるが、その場合、電力損失が大きく効率は30%〜40%程度にとどまる。従って、60〜70%は熱として消費されてしまう。そうすると、放熱のためにヒートシンク及びファンが必要となり、大型化し、コストも増大する。したがって、増幅回路の省電力化が望まれ、特に図1及び図2に示されるような大判のインクジェット式プリンターでは、駆動するピエゾ素子の数も多いため、さらなる省電力化が求められている。
本実施形態では、以下のような増幅回路を用いて省電力化を図っている。
Incidentally, the total number of piezo elements PZT is several thousand. The drive signal is generated by amplifying the input signal. It is conceivable to use a bipolar transistor for power amplification, but in that case, the power loss is large and the efficiency is only about 30% to 40%. Therefore, 60 to 70% is consumed as heat. If it does so, a heat sink and a fan will be needed for heat dissipation, and it will enlarge and cost will also increase. Therefore, power saving of the amplifier circuit is desired. Particularly, in a large-sized ink jet printer as shown in FIG. 1 and FIG. 2, there are many piezo elements to be driven, and thus further power saving is required.
In the present embodiment, power saving is achieved by using the following amplifier circuit.

図4は、本実施形態における増幅回路の説明図である。図には、増幅回路100とヘッドユニットHDUが示されている。本実施形態における増幅回路100は、D級アンプの動作を利用しつつも、後述する遅延回路112を導入することにより消費電力の減少を図る。なお、本実施形態で用いられるD級アンプでは、4〜5MHzの変調周波数が用いられる。   FIG. 4 is an explanatory diagram of an amplifier circuit according to this embodiment. In the figure, an amplifier circuit 100 and a head unit HDU are shown. The amplifier circuit 100 according to the present embodiment reduces power consumption by introducing a delay circuit 112 described later while using the operation of the class D amplifier. In the class D amplifier used in this embodiment, a modulation frequency of 4 to 5 MHz is used.

増幅回路100は、電圧比較器110と、第1分岐点111と、遅延回路112と、ゲートドライバー114と、2つのパワーMOSFET116A、116Bと、第2分岐点117と、ローパスフィルターLPFと、アッテネーター118と、第3分岐点119と、加算器120を含む。   The amplifier circuit 100 includes a voltage comparator 110, a first branch point 111, a delay circuit 112, a gate driver 114, two power MOSFETs 116A and 116B, a second branch point 117, a low-pass filter LPF, and an attenuator 118. And a third branch point 119 and an adder 120.

デジタル−アナログ変換された電圧信号が入力信号VDACとして増幅回路100に入力される。入力信号VDACの端子は、第3分岐点119において2系統に分岐され、一方は遅延回路112に接続し、他方は加算器120に接続される。   The digital-analog converted voltage signal is input to the amplifier circuit 100 as the input signal VDAC. The terminal of the input signal VDAC is branched into two systems at the third branch point 119, one connected to the delay circuit 112 and the other connected to the adder 120.

加算器120には、アッテネーター118の出力端が接続される。そして、加算器120においてアッテネーター118からの出力信号から入力信号VDACを減算した信号が出力される。加算器120の出力端は、第1分岐点111に接続される。   The output terminal of the attenuator 118 is connected to the adder 120. Then, the adder 120 outputs a signal obtained by subtracting the input signal VDAC from the output signal from the attenuator 118. The output terminal of the adder 120 is connected to the first branch point 111.

第1分岐点111では2系統に分岐され、一方は電圧比較器110に接続され、他方は遅延回路112に接続される。また、電圧比較器110の出力端も遅延回路112に接続される。なお、電圧比較器110の機能及び遅延回路の機能112については、後述する。   The first branch point 111 is branched into two systems, one connected to the voltage comparator 110 and the other connected to the delay circuit 112. The output terminal of the voltage comparator 110 is also connected to the delay circuit 112. The function of the voltage comparator 110 and the function 112 of the delay circuit will be described later.

遅延回路112の出力端はゲートドライバー114に接続される。ゲートドライバー114の出力端には、2つのパワーMOSFET116A、116Bが接続される。また、パワーMOSFET116Aには、電源PWが接続されており、電力増幅に用いられる電力が供給される。ゲートドライバー114は、遅延回路112の出力に応じてパワーMOSFET116A、116Bのいずれか一方をオンにさせる。   The output terminal of the delay circuit 112 is connected to the gate driver 114. Two power MOSFETs 116 </ b> A and 116 </ b> B are connected to the output terminal of the gate driver 114. The power MOSFET 116A is connected to a power supply PW and supplied with power used for power amplification. The gate driver 114 turns on one of the power MOSFETs 116A and 116B according to the output of the delay circuit 112.

パワーMOSFETの出力端115は、ローパスフィルターLPFに接続される。ローパスフィルターLPFは、インダクタンスL1とキャパシタンスC1を含む。インダクタンスL1の一端とキャパシタンスC1一端は、第2分岐点117を介して接続される。インダクタンスL1の他端は、パワーMOSFETの出力端115に接続される。キャパシタンスC1の他端はアースに接続される。第2分岐点117において接続線は分岐され、一方がヘッドユニットHDUに接続され、他方がアッテネーター118に接続される。アッテネーター118の出力端は、前述の通り加算器120に接続される。   The output end 115 of the power MOSFET is connected to the low pass filter LPF. The low pass filter LPF includes an inductance L1 and a capacitance C1. One end of the inductance L1 and one end of the capacitance C1 are connected via a second branch point 117. The other end of the inductance L1 is connected to the output end 115 of the power MOSFET. The other end of the capacitance C1 is connected to ground. At the second branch point 117, the connection line is branched, one is connected to the head unit HDU, and the other is connected to the attenuator 118. The output terminal of the attenuator 118 is connected to the adder 120 as described above.

ヘッドユニットHDUは、フレキシブルケーブルFCとヘッドHDを含む。フレキシブルケーブルFCには、寄生インダクタンスL2と抵抗R2が含まれる。また、フレキシブルケーブルを介して増幅回路100からの増幅信号はヘッドHDに入力される。ヘッドHDには、抵抗R3とインクを噴射するために駆動されるピエゾ素子PZTが含まれる。   The head unit HDU includes a flexible cable FC and a head HD. The flexible cable FC includes a parasitic inductance L2 and a resistor R2. An amplified signal from the amplifier circuit 100 is input to the head HD via the flexible cable. The head HD includes a resistor R3 and a piezo element PZT that is driven to eject ink.

次に、各部の動作について説明を行う。加算器120は、アッテネーター118から出力された信号から入力信号VDACの信号を減算し、誤差信号を出力する機能を有する。電圧比較器110は、入力電圧と基準電圧(例えば、DC1.5V)を比較し、比較結果に応じたパルス電圧を出力する。基準電圧は本図では省略する。   Next, the operation of each unit will be described. The adder 120 has a function of subtracting the signal of the input signal VDAC from the signal output from the attenuator 118 and outputting an error signal. The voltage comparator 110 compares the input voltage with a reference voltage (for example, DC 1.5V), and outputs a pulse voltage corresponding to the comparison result. The reference voltage is omitted in this figure.

遅延回路112は、第1分岐点111から入力された誤差信号に応じて密度変調パルスを遅延させる。また、遅延回路112は、入力信号VDACに応じて密度変調パルスを遅延させる。   The delay circuit 112 delays the density modulation pulse according to the error signal input from the first branch point 111. The delay circuit 112 delays the density modulation pulse according to the input signal VDAC.

ゲートドライバー114は、遅延された密度変調パルスに応じて、パワーMOSFET116A、116Bを駆動する。これらのパワーMOSFETには、電源PWから42Vの電源電圧が供給されており、スイッチングにより密度変調パルスに応じた増幅信号を出力端115に出力する。   The gate driver 114 drives the power MOSFETs 116A and 116B according to the delayed density modulation pulse. These power MOSFETs are supplied with a power supply voltage of 42 V from a power supply PW, and output an amplified signal corresponding to the density modulation pulse to the output terminal 115 by switching.

ローパスフィルターLPFは、出力端115における増幅信号の高周波成分をカット(高周波成分は、コンデンサC1を通って捨てられることになる)し、滑らかな増幅信号を出力する。滑らかな増幅信号(駆動信号)は、フレキシブルケーブルFCを通り、ヘッドHDのピエゾ素子PZTに印加される。   The low pass filter LPF cuts the high frequency component of the amplified signal at the output end 115 (the high frequency component is discarded through the capacitor C1), and outputs a smooth amplified signal. The smooth amplified signal (driving signal) passes through the flexible cable FC and is applied to the piezo element PZT of the head HD.

アッテネーター118は、入力された増幅信号の電圧を減衰させる。増幅信号を減衰させているのは、電圧レベルを入力信号VDACの電圧に合わせるためである。このようにして、増幅信号が加算器120にフィードバックされることで、増幅回路100は、自励発振することになる。   The attenuator 118 attenuates the voltage of the input amplified signal. The amplified signal is attenuated in order to adjust the voltage level to the voltage of the input signal VDAC. In this manner, the amplified signal is fed back to the adder 120, so that the amplifier circuit 100 oscillates by itself.

図5は、パルス密度変調の説明図である。図には、入力信号としての台形波がデューティとして示されており、またその下には、変調に用いられる「のこぎり波」が示され、さらにその下にはパルス密度変調におけるパルスが示されている。横軸は時間軸である。ここでは、本図を用いてパルス密度変調について説明する。   FIG. 5 is an explanatory diagram of pulse density modulation. In the figure, a trapezoidal wave as an input signal is shown as a duty, and below that, a “sawtooth wave” used for modulation is shown, and further below that, pulses in pulse density modulation are shown. Yes. The horizontal axis is the time axis. Here, the pulse density modulation will be described with reference to FIG.

例示の台形波は、時刻0から中間電圧(すなわちデューティ50%)が入力され平坦を保つ。その後、デューティが90%にまで上昇し平坦を保った後、デューティは6%まで下降し再度平坦を保つ。そして、再度、中間電圧のデューティである50%にまで上昇して、平坦を保つ。   In the illustrated trapezoidal wave, an intermediate voltage (that is, a duty of 50%) is input from time 0 and is kept flat. Thereafter, the duty increases to 90% and remains flat, and then the duty decreases to 6% and remains flat again. Then, it rises again to 50%, which is the duty of the intermediate voltage, and keeps flat.

パルス密度変調において、デューティ50%のときに最もパルスの周波数が高くなる。よって、デューティ50%のときにおいて、のこぎり波も密度高く並んでいる。その後、デューティが上昇するとパルスの平均周波数自体は低下するので、のこぎり波の密度も低くなる。一方でパルスがオンになっている平均時間は長くなる。   In pulse density modulation, the pulse frequency is highest when the duty is 50%. Therefore, when the duty is 50%, the sawtooth waves are also arranged with high density. Thereafter, when the duty increases, the average frequency of the pulse itself decreases, and the density of the sawtooth wave also decreases. On the other hand, the average time that the pulse is on is longer.

次に、デューティが90%から50%に下がる過程において、再びのこぎり波の密度は徐々に高くなり、さらに、デューティが50%から6%にまで下がる過程において、のこぎり波の密度は徐々に低くなる。一方、デューティが90%から6%に下がると、パルスがオンになっている平均時間は短くなる。   Next, in the process of decreasing the duty from 90% to 50%, the density of the sawtooth wave gradually increases again, and in the process of decreasing the duty from 50% to 6%, the density of the sawtooth wave gradually decreases. . On the other hand, when the duty is reduced from 90% to 6%, the average time during which the pulse is on is shortened.

そして、再び、デューティが6%から50%に上昇すると、のこぎり波の密度は高くなる。そして、パルスがオンになっている平均時間は50%となる。   Again, when the duty increases from 6% to 50%, the density of the sawtooth wave increases. The average time during which the pulse is on is 50%.

このように、パルス密度変調を行うと、デューティの高いとき(例えば90%のとき)及びデューティの低いとき(例えば6%のとき)におけるパルスの周波数が低くなる。一方、デューティが50%に近いときにおけるパルスの周波数が高くなる。   As described above, when pulse density modulation is performed, the frequency of the pulse is reduced when the duty is high (for example, 90%) and when the duty is low (for example, 6%). On the other hand, the pulse frequency when the duty is close to 50% increases.

図6は、遅延回路112における遅延時間を変化させたときにおける増幅回路100の自励発信周波数の説明図である。図4に示す本実施形態の増幅回路では、遅延回路112に入力される信号(誤差信号、入力信号VDAC)に応じて遅延時間が変化させられるが、ここでは仮に遅延時間を所定の遅延時間に固定した場合において、増幅回路100の自励発信周波数がどのようになるかを説明する。   FIG. 6 is an explanatory diagram of the self-excited transmission frequency of the amplifier circuit 100 when the delay time in the delay circuit 112 is changed. In the amplifier circuit of this embodiment shown in FIG. 4, the delay time is changed according to the signal (error signal, input signal VDAC) input to the delay circuit 112, but here the delay time is temporarily set to a predetermined delay time. A description will be given of what the self-excited oscillation frequency of the amplifier circuit 100 will be when fixed.

図において横軸には増幅回路100における増幅電圧値VAMPが示され、縦軸に自励発信周波数fが示されている。ここでは、仮に、遅延時間tdを10nsにした場合と、20nsにした場合と、30nsにした場合の自励発信周波数が示されている。なお、増幅電圧値VAMPの最低電圧は0Vであり、最高電圧は42Vとする。   In the figure, the horizontal axis represents the amplified voltage value VAMP in the amplifier circuit 100, and the vertical axis represents the self-excited transmission frequency f. Here, the self-excited transmission frequency when the delay time td is 10 ns, 20 ns, and 30 ns is shown. The minimum voltage of the amplified voltage value VAMP is 0V, and the maximum voltage is 42V.

結果として共通して言えるのは、増幅電圧値VAMPが最低電圧及び最高電圧においてその自励発信周波数は低くなり、一方、増幅電圧値VAMPが中間電圧(21V)においてその自励発振周波数は最高になる点である。これは、既に説明を行ったとおり、パルス密度変調を行っているためであり、パルスの平均周波数がデューティ50%のときに最高になることに起因する。   As a result, it can be said that the self-excited oscillation frequency is low when the amplified voltage value VAMP is the lowest voltage and the highest voltage, while the self-excited oscillation frequency is highest when the amplified voltage value VAMP is the intermediate voltage (21 V). It is a point. This is because the pulse density modulation is performed as already described, and is caused by the maximum when the average frequency of the pulse is 50%.

ところで、図6を参照するとわかる通り、遅延時間が小さいときほど自励発振周波数fは高くなり、遅延時間tdが大きいほど自励発信周波数は低くなる。前述のパワーMOSFETでは、自励発信周波数に関連する周波数でスイッチング動作が行われる。   As can be seen from FIG. 6, the self-oscillation frequency f increases as the delay time decreases, and the self-oscillation frequency decreases as the delay time td increases. In the power MOSFET described above, the switching operation is performed at a frequency related to the self-excited oscillation frequency.

理想状態におけるMOSFETでは、スイッチングに関わる損失はゼロである。しかし実際には、ゲート駆動損失とドレイン損失があるのでゼロにはならない。前者はFETゲート寄生容量充放電に要する電力損失であり、後者はFETオン時のオン抵抗(RDS(ON))による電力損失である。両者共にその電力損失量はスイッチング周波数に比例する。よって、スイッチング周波数が高くなればMOSETにおける消費電力は多くなる。そして、その消費電力が大きくなりすぎるとすれば、MOSFETを採用したことによる省電力の利点が損なわれる。特に、増幅電圧値VAMPが中間電圧周辺であると、自励発信周波数が高くなるため電力消費量の上昇も顕著になる。 In the MOSFET in the ideal state, the loss associated with switching is zero. However, in reality, there is a gate drive loss and a drain loss, so it does not become zero. The former is a power loss required for charging / discharging the FET gate parasitic capacitance, and the latter is a power loss due to an on-resistance (R DS (ON) ) when the FET is on. In both cases, the amount of power loss is proportional to the switching frequency. Therefore, power consumption in MOSET increases as the switching frequency increases. And if the power consumption becomes too large, the advantage of power saving by adopting the MOSFET is impaired. In particular, when the amplified voltage value VAMP is in the vicinity of the intermediate voltage, the self-excited transmission frequency increases, so that the power consumption increases significantly.

一方、遅延時間tdを大きくして自励発信周波数を低くすると、スイッチング動作による消費電力は減るものの、単位時間あたりのフィードバック回数が減ることになるため、入力信号VDACに対する増幅信号の追従性が悪化するという問題がある。特に、図6に示されるように増幅電圧値VAMPが最低電圧の周辺又は最高電圧の周辺であると、自励発信周波数が低くなるため、追従性悪化がより顕著になる。   On the other hand, if the self-excited transmission frequency is lowered by increasing the delay time td, the power consumption due to the switching operation is reduced, but the number of feedbacks per unit time is reduced, so the followability of the amplified signal to the input signal VDAC is deteriorated. There is a problem of doing. In particular, as shown in FIG. 6, when the amplified voltage value VAMP is around the lowest voltage or around the highest voltage, the self-excited transmission frequency is lowered, and the follow-up deterioration becomes more remarkable.

図7は、遅延時間tdを20nsとしたときにおける増幅信号の説明図である。本図において、横軸は時間軸であり、縦軸は電圧である。また、図には、入力信号が仮に正確に増幅された場合の波形として破線の波形が示されており、遅延時間tdを20nsとしたときの増幅信号のシミュレーション結果が実線で示されている。   FIG. 7 is an explanatory diagram of the amplified signal when the delay time td is 20 ns. In this figure, the horizontal axis is the time axis, and the vertical axis is the voltage. Further, in the figure, a broken line waveform is shown as a waveform when the input signal is accurately amplified, and a simulation result of the amplified signal when the delay time td is 20 ns is shown by a solid line.

図に示されるように、実線はほぼ破線に重なっており、増幅信号は入力信号に適度に追従している様子がわかる。特に、高周波となる21V付近の追従能力は高い。しかしながら、前述の通り、自励発信周波数が高いため消費電力は高い。   As shown in the figure, the solid line almost overlaps the broken line, and it can be seen that the amplified signal appropriately follows the input signal. In particular, the ability to follow in the vicinity of 21 V, which is a high frequency, is high. However, since the self-excited transmission frequency is high as described above, power consumption is high.

図8は、遅延時間tdを40nsとしたときにおける増幅信号の説明図である。本図においても、横軸は時間軸であり、縦軸は電圧である。図に示されるように、前述の図7と比較して、明らかに実線と破線との重複度合いが悪化している。特に、最高電圧に近い部分及び最低電圧に近い部分では、実線(増幅信号)の上下に振れる幅が許容できない程度にまで大きくなっていることが分かる。これは、遅延時間tdを大きくしすぎたために自励発振周波数が下がりすぎ、その結果として入力信号に対する追従性が悪化し、波形が荒くなったものと考えられる。一方、自励発信周波数が下がっているため、パワーMOSFETにおいて消費される電力は減少し、省電力化は図られることとなる。   FIG. 8 is an explanatory diagram of the amplified signal when the delay time td is 40 ns. Also in this figure, a horizontal axis is a time axis and a vertical axis | shaft is a voltage. As shown in the figure, the degree of overlap between the solid line and the broken line is clearly worse as compared with the above-described FIG. In particular, it can be seen that in the portion close to the maximum voltage and the portion close to the minimum voltage, the width that swings up and down the solid line (amplified signal) has become unacceptable. This is presumably because the self-oscillation frequency is too low because the delay time td is too large, and as a result, the followability to the input signal deteriorates and the waveform becomes rough. On the other hand, since the self-excited oscillation frequency is lowered, the power consumed in the power MOSFET is reduced, and power saving is achieved.

<誤差信号に応じて遅延時間を調整>
本実施形態では入力信号に対する増幅信号の追従性を向上させるために、入力信号と増幅信号との間に生ずる誤差(誤差信号)に応じて、遅延回路112における遅延時間tdをフレキシブルに変更することを行っている。
<Adjust delay time according to error signal>
In this embodiment, in order to improve the followability of the amplified signal with respect to the input signal, the delay time td in the delay circuit 112 is flexibly changed according to an error (error signal) generated between the input signal and the amplified signal. It is carried out.

具体的には、入力信号と増幅信号との間に生ずる誤差が大きい場合(図4の第1分岐点111における誤差信号が大きい場合)には、より早く入力信号に追従させるべく、自励発信周波数を高くした方が好ましいことになる。よって、遅延回路112は、誤差信号の値が大きいときには遅延時間tdを小さく設定する。一方、遅延回路112は、誤差信号の値が小さいときには遅延時間tdを大きくするように設定する。   Specifically, when the error generated between the input signal and the amplified signal is large (when the error signal at the first branch point 111 in FIG. 4 is large), the self-excited transmission is made to follow the input signal more quickly. It is preferable to increase the frequency. Therefore, the delay circuit 112 sets the delay time td small when the value of the error signal is large. On the other hand, the delay circuit 112 is set to increase the delay time td when the value of the error signal is small.

このようにすることによって、急激に入力信号の値が変化するときには遅延時間tdを小さくして自励発信周波数を高めて追従性を高める一方、入力信号の値の変化が小さいときには遅延時間tdを大きくして自励発信周波数を低くして省電力化を図ることができる。   By doing this, when the value of the input signal changes suddenly, the delay time td is reduced to increase the self-excited transmission frequency to improve the follow-up property, while when the change of the input signal value is small, the delay time td is set. The self-excited transmission frequency can be reduced by increasing the power to save power.

特に、ピエゾ素子を駆動してインクを噴射させるインクジェット式のプリンターにおいて、インクを噴射させるのは電圧が急激に変化する際であり、入力信号と増幅信号との間に生ずる誤差が最も大きくなりやすい箇所である。インクを噴射するにあたり、増幅信号の形状は重要であり、入力信号に対する増幅信号の追従性が低いと噴射するインクのサイズが所望のサイズと異なってしまったり、噴射タイミングがずれてしまうなどの問題を生ずる。これに対して、本実施形態のような動作を行わせることで、省電力化を図りつつ入力信号の追従性を向上させることができる。   In particular, in an ink jet printer that ejects ink by driving a piezo element, ink is ejected when the voltage changes rapidly, and the error that occurs between the input signal and the amplified signal tends to be the largest. It is a place. When ejecting ink, the shape of the amplified signal is important, and if the followability of the amplified signal with respect to the input signal is low, the size of the ejected ink may differ from the desired size, or the ejection timing may shift. Is produced. On the other hand, by performing the operation as in the present embodiment, it is possible to improve the followability of the input signal while saving power.

<入力信号VDACに応じて遅延時間を調整>
図9は、入力信号VDACに応じて自励発信周波数fを変更することの説明図である。前述のように、パルス密度変調において、増幅電圧(又は入力電圧VDAC)の中間電圧付近において発信周波数が高くなることから、スイッチングにおける電力消費が高くなっていた。
<Adjust delay time according to input signal VDAC>
FIG. 9 is an explanatory diagram of changing the self-excited transmission frequency f in accordance with the input signal VDAC. As described above, in pulse density modulation, since the transmission frequency is high near the intermediate voltage of the amplified voltage (or input voltage VDAC), power consumption in switching is high.

本実施形態では、図9に示されるように、入力電圧VDACが中間電圧に近づくにつれて、あえて自励発信周波数を下げる構成としている。具体的には、入力電圧VDACが中間電圧に近づくほど、遅延回路112の遅延時間tdを大きくすることとして、自励発信周波数を下げる構成としている。このようにすることによって、中間電圧付近において、要求する以上に自励発振周波数を高めることなく、結果としてスイッチング素子における消費電力を低くすることができる。   In this embodiment, as shown in FIG. 9, the self-excited oscillation frequency is intentionally lowered as the input voltage VDAC approaches the intermediate voltage. Specifically, as the input voltage VDAC approaches the intermediate voltage, the delay time td of the delay circuit 112 is increased to reduce the self-excited transmission frequency. By doing so, the power consumption in the switching element can be reduced as a result without increasing the self-excited oscillation frequency more than required near the intermediate voltage.

図10は、本実施形態において改善された増幅信号の説明図である。本図において、横軸は時間軸であり、縦軸は電圧である。また、図には、増幅信号が時間軸に関して区間Aから区間Iに分けて表示されている。   FIG. 10 is an explanatory diagram of an amplified signal improved in the present embodiment. In this figure, the horizontal axis is the time axis, and the vertical axis is the voltage. Also, in the figure, the amplified signal is displayed divided into the section A to the section I with respect to the time axis.

区間A、区間C、区間E、及び、区間Gでは、上記のような動作が行われた結果、追従性が適度に担保されている。また、区間B及び区間Hでは、電圧が中間電圧から離れているにもかかわらず追従性は良好である。   In the section A, the section C, the section E, and the section G, as a result of the above operation, followability is appropriately secured. In the section B and the section H, the followability is good even though the voltage is far from the intermediate voltage.

区間D、及び、区間Fでは、さほど追従性が必要とされない(高い追従性が必要とされるのは、インク噴射の観点から電圧変化が大きい箇所である)。そのため、上記のような動作が行われた結果、リップルがある程度発生しているが、その分、省電力化が図られていることになる。   In the section D and the section F, the followability is not so much needed (high followability is required at a portion where the voltage change is large from the viewpoint of ink ejection). For this reason, as a result of the operation as described above, ripples are generated to some extent, but power saving is achieved accordingly.

このように、追従性を担保しつつも省電力化を図ることができることにより、ヒートシンクレス化・小型化・低コスト化を図ることができるという利点がある。   As described above, since power saving can be achieved while ensuring followability, there is an advantage that a heat sink can be reduced, a size can be reduced, and a cost can be reduced.

===その他の実施の形態===
上述の実施形態では、液体噴射装置としてインクジェットプリンター1に応用するように説明されていたが、これに限られるものではなくインク以外の他の流体(液体や、機能材料の粒子が分散されている液状体、ジェルのような流状体)を噴射したり吐出したりする液体噴射装置に具現化することもできる。例えば、カラーフィルタ製造装置、染色装置、微細加工装置、半導体製造装置、表面加工装置、三次元造形機、気体気化装置、有機EL製造装置(特に高分子EL製造装置)、ディスプレイ製造装置、成膜装置、DNAチップ製造装置などのインクジェット技術を応用した各種の装置に、上述の実施形態と同様の技術を適用してもよい。また、これらの方法や製造方法も応用範囲の範疇である。また、増幅回路は液体噴射装置に用いられるだけでなく、他の装置に用いることもできる。
=== Other Embodiments ===
In the above-described embodiment, the liquid ejecting apparatus has been described as being applied to the ink jet printer 1. However, the present invention is not limited to this, and fluid other than ink (liquid or functional material particles are dispersed). The present invention can also be embodied in a liquid ejecting apparatus that ejects or discharges a liquid or a fluid such as a gel. For example, color filter manufacturing apparatus, dyeing apparatus, fine processing apparatus, semiconductor manufacturing apparatus, surface processing apparatus, three-dimensional modeling machine, gas vaporizer, organic EL manufacturing apparatus (especially polymer EL manufacturing apparatus), display manufacturing apparatus, film formation You may apply the technique similar to the above-mentioned embodiment to the various apparatuses which applied inkjet technology, such as an apparatus and a DNA chip manufacturing apparatus. These methods and manufacturing methods are also within the scope of application. The amplifier circuit can be used not only for the liquid ejecting apparatus but also for other apparatuses.

上記の実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれることは言うまでもない。   The above-described embodiments are for facilitating the understanding of the present invention, and are not intended to limit the present invention. The present invention can be changed and improved without departing from the gist thereof, and it is needless to say that the present invention includes equivalents thereof.

1 インクジェットプリンター、
40 記録部、42 トップカバー、44 フロントカバー、
60 排出部、
100 増幅回路、110 電圧比較器、
111 第1分岐点、112 遅延回路、
114 ゲートドライバー、115 出力端、
116A パワーMOSFET、116B パワーMOSFET、
117 第2分岐点、118 アッテネーター、
119 第3分岐点、120 加算器、
402 インク供給路、404 ノズル連通路、406 弾性板、
HD ヘッド、HDU ヘッドユニット、
LPF ローパスフィルター、
Nz ノズル、
PZT ピエゾ素子
1 Inkjet printer,
40 recording section, 42 top cover, 44 front cover,
60 discharge section,
100 amplifier circuit, 110 voltage comparator,
111 first branch point, 112 delay circuit,
114 gate driver, 115 output end,
116A power MOSFET, 116B power MOSFET,
117 second branch point, 118 attenuator,
119 Third branch point, 120 adder,
402, ink supply path, 404 nozzle communication path, 406 elastic plate,
HD head, HDU head unit,
LPF low pass filter,
Nz nozzle,
PZT Piezo element

Claims (8)

入力信号を増幅信号に増幅する増幅回路であって、
前記入力信号と前記増幅信号との差分に応じて密度変調された密度変調パルスを出力するパルス密度変調部と、
前記密度変調パルスの出力を前記入力信号に応じて遅延させる遅延回路と、
前記増幅のための電源を供給する電源供給部と、
前記遅延回路から出力されたパルスに応じて、前記電源供給部からの電源供給のスイッチを切り替えて前記増幅信号を出力するスイッチ部と、
を備える増幅回路。
An amplifier circuit for amplifying an input signal into an amplified signal,
A pulse density modulation unit that outputs a density modulation pulse that is density-modulated according to a difference between the input signal and the amplified signal;
A delay circuit for delaying the output of the density modulation pulse in accordance with the input signal;
A power supply for supplying power for the amplification;
In accordance with the pulse output from the delay circuit, a switch unit that switches the power supply switch from the power supply unit and outputs the amplified signal;
An amplifier circuit comprising:
前記遅延回路は、前記入力信号の中間電圧における遅延時間を、前記入力信号の最高電圧における遅延時間及び前記入力信号の最低電圧における遅延時間よりも大きくする、請求項1に記載の増幅回路。   2. The amplifier circuit according to claim 1, wherein the delay circuit makes a delay time at an intermediate voltage of the input signal larger than a delay time at the highest voltage of the input signal and a delay time at the lowest voltage of the input signal. 前記スイッチ部は、MOSFETと前記MOSFETを駆動するゲートドライバーとを備える、請求項1又は2に記載の増幅回路。   The amplifier circuit according to claim 1, wherein the switch unit includes a MOSFET and a gate driver that drives the MOSFET. 前記スイッチ部の出力にローパスフィルターが設けられ、該ローパスフィルターから前記増幅信号が出力される、請求項1〜3のいずれかに記載の増幅回路。   The amplification circuit according to claim 1, wherein a low-pass filter is provided at an output of the switch unit, and the amplified signal is output from the low-pass filter. さらに、前記遅延回路は、前記密度変調パルスの出力を前記差分に応じて遅延させる、請求項1〜4のいずれかに記載の増幅回路。   Furthermore, the said delay circuit is an amplifier circuit in any one of Claims 1-4 which delays the output of the said density modulation pulse according to the said difference. 前記遅延回路は、
前記差分が第1差分のときにおいて前記密度変調パルスの出力を第1遅延量遅延させ、
前記差分が前記第1差分よりも大きい第2差分のときにおいて前記密度変調パルスの出力を前記第1遅延量より小さい第2遅延量遅延させる、請求項5に記載の増幅回路。
The delay circuit is
When the difference is the first difference, the output of the density modulation pulse is delayed by a first delay amount,
The amplifier circuit according to claim 5, wherein the output of the density modulation pulse is delayed by a second delay amount smaller than the first delay amount when the difference is a second difference larger than the first difference.
入力信号を増幅信号に増幅し、該増幅信号に応じて液体を噴射するヘッドを駆動するヘッド駆動回路であって、
前記入力信号と前記増幅信号との差分に応じて密度変調された密度変調パルスを出力するパルス密度変調部と、
前記密度変調パルスの出力を前記入力信号に応じて遅延させる遅延回路と、
前記増幅のための電源を供給する電源供給部と、
前記遅延回路から出力されたパルスに応じて、前記電源供給部からの電源供給のスイッチを切り替えて前記増幅信号を出力するスイッチ部と、
前記増幅信号に応じて駆動され、前記液体を噴射させる駆動素子と、
を備えるヘッド駆動回路。
A head drive circuit that amplifies an input signal into an amplified signal and drives a head that ejects liquid according to the amplified signal,
A pulse density modulation unit that outputs a density modulation pulse that is density-modulated according to a difference between the input signal and the amplified signal;
A delay circuit for delaying the output of the density modulation pulse in accordance with the input signal;
A power supply for supplying power for the amplification;
In accordance with the pulse output from the delay circuit, a switch unit that switches the power supply switch from the power supply unit and outputs the amplified signal;
A driving element that is driven in response to the amplified signal and ejects the liquid;
A head drive circuit comprising:
入力信号を増幅信号に増幅し、該増幅信号に応じて液体を噴射するヘッドを駆動して媒体に前記液体を噴射する液体噴射装置であって、
前記入力信号と前記増幅信号との差分に応じて密度変調された密度変調パルスを出力するパルス密度変調部と、
前記密度変調パルスの出力を前記入力信号に応じて遅延させる遅延回路と、
前記増幅のための電源を供給する電源供給部と、
前記遅延回路から出力されたパルスに応じて、前記電源供給部からの電源供給のスイッチを切り替えて前記増幅信号を出力するスイッチ部と、
前記増幅信号に応じて駆動される駆動素子と前記液体を噴射するノズルとを有するヘッドと、
を備える液体噴射装置。
A liquid ejecting apparatus that amplifies an input signal into an amplified signal, drives a head that ejects liquid according to the amplified signal, and ejects the liquid onto a medium,
A pulse density modulation unit that outputs a density modulation pulse that is density-modulated according to a difference between the input signal and the amplified signal;
A delay circuit for delaying the output of the density modulation pulse in accordance with the input signal;
A power supply for supplying power for the amplification;
In accordance with the pulse output from the delay circuit, a switch unit that switches the power supply switch from the power supply unit and outputs the amplified signal;
A head having a drive element driven in response to the amplified signal and a nozzle for ejecting the liquid;
A liquid ejecting apparatus comprising:
JP2011170318A 2011-08-03 2011-08-03 Amplifier circuit, head drive circuit, and liquid injection apparatus Withdrawn JP2013038458A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011170318A JP2013038458A (en) 2011-08-03 2011-08-03 Amplifier circuit, head drive circuit, and liquid injection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011170318A JP2013038458A (en) 2011-08-03 2011-08-03 Amplifier circuit, head drive circuit, and liquid injection apparatus

Publications (1)

Publication Number Publication Date
JP2013038458A true JP2013038458A (en) 2013-02-21

Family

ID=47887684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011170318A Withdrawn JP2013038458A (en) 2011-08-03 2011-08-03 Amplifier circuit, head drive circuit, and liquid injection apparatus

Country Status (1)

Country Link
JP (1) JP2013038458A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015047705A (en) * 2013-08-30 2015-03-16 セイコーエプソン株式会社 Liquid discharge device and head unit
JP2015047704A (en) * 2013-08-30 2015-03-16 セイコーエプソン株式会社 Liquid discharge device and head unit
JP2015085550A (en) * 2013-10-29 2015-05-07 セイコーエプソン株式会社 Liquid discharge device and control circuit board of the same
US9186888B2 (en) 2013-08-20 2015-11-17 Seiko Epson Corporation Liquid discharging apparatus, control method thereof, and program
JP2016040085A (en) * 2014-08-12 2016-03-24 セイコーエプソン株式会社 Liquid emission device and head unit
JP2017105220A (en) * 2017-03-27 2017-06-15 セイコーエプソン株式会社 Liquid discharge device
JP2018158586A (en) * 2018-07-05 2018-10-11 セイコーエプソン株式会社 Drive circuit
US10821727B2 (en) 2017-11-30 2020-11-03 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9186888B2 (en) 2013-08-20 2015-11-17 Seiko Epson Corporation Liquid discharging apparatus, control method thereof, and program
JP2015047705A (en) * 2013-08-30 2015-03-16 セイコーエプソン株式会社 Liquid discharge device and head unit
JP2015047704A (en) * 2013-08-30 2015-03-16 セイコーエプソン株式会社 Liquid discharge device and head unit
US9254645B2 (en) 2013-08-30 2016-02-09 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US9446584B2 (en) 2013-08-30 2016-09-20 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US9475282B2 (en) 2013-08-30 2016-10-25 Seiko Epson Corporation Liquid ejecting apparatus and head unit
US10035341B2 (en) 2013-08-30 2018-07-31 Seiko Epson Corporation Driving circuit for driving capacitive load
JP2015085550A (en) * 2013-10-29 2015-05-07 セイコーエプソン株式会社 Liquid discharge device and control circuit board of the same
JP2016040085A (en) * 2014-08-12 2016-03-24 セイコーエプソン株式会社 Liquid emission device and head unit
JP2017105220A (en) * 2017-03-27 2017-06-15 セイコーエプソン株式会社 Liquid discharge device
US10821727B2 (en) 2017-11-30 2020-11-03 Seiko Epson Corporation Liquid ejecting apparatus and drive circuit
JP2018158586A (en) * 2018-07-05 2018-10-11 セイコーエプソン株式会社 Drive circuit

Similar Documents

Publication Publication Date Title
JP2013038457A (en) Amplifier circuit, head drive circuit, and liquid injection apparatus
JP2013038458A (en) Amplifier circuit, head drive circuit, and liquid injection apparatus
JP5728962B2 (en) Capacitive load drive circuit and fluid ejection device
JP4639922B2 (en) Capacitive load drive circuit and method, droplet discharge apparatus, droplet discharge unit, and inkjet head drive circuit
US10340815B2 (en) Liquid ejecting apparatus and circuit board
US20140098148A1 (en) Liquid ejecting apparatus and liquid ejecting method
US9586396B2 (en) Drive circuit for driving a capacitive load
JP6572645B2 (en) Liquid ejection device
US20140098385A1 (en) Printing apparatus and printing method
JP2013146968A (en) Liquid ejecting apparatus and liquid ejecting method
JP5861305B2 (en) Driving circuit and driving method for driving a liquid discharge head
JP2012105241A (en) Capacitive load drive circuit
JP2014076567A (en) Liquid jet device
JP6075532B2 (en) Capacitive load driving circuit, liquid ejecting printing apparatus, liquid ejecting apparatus, fluid transport apparatus, and medical device
JP6090420B2 (en) Driving circuit and driving method for driving a liquid discharge head
JP2013043387A (en) Driving circuit and driving method for driving liquid discharge head
JP2019022944A (en) Integrated circuit, driving circuit, and liquid discharge device
US8894171B2 (en) Liquid ejecting apparatus and liquid ejecting method
JP6583508B2 (en) Drive circuit for driving capacitive load and liquid ejection device
JP5849516B2 (en) Liquid ejecting apparatus, printing apparatus, and medical device
US20210162743A1 (en) Liquid ejecting apparatus and drive circuit
US11420438B2 (en) Liquid ejecting apparatus, drive circuit, and circuit substrate
US11559986B2 (en) Liquid ejecting apparatus and circuit substrate
US20210114369A1 (en) Liquid ejecting apparatus and drive circuit
JP6245345B2 (en) Driving circuit and driving method for driving a liquid discharge head

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141007