JP2013033889A - Through wiring board manufacturing method - Google Patents
Through wiring board manufacturing method Download PDFInfo
- Publication number
- JP2013033889A JP2013033889A JP2011170068A JP2011170068A JP2013033889A JP 2013033889 A JP2013033889 A JP 2013033889A JP 2011170068 A JP2011170068 A JP 2011170068A JP 2011170068 A JP2011170068 A JP 2011170068A JP 2013033889 A JP2013033889 A JP 2013033889A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- forming
- insulating layer
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、貫通配線基板の製造方法に関する。 The present invention relates to a method for manufacturing a through wiring substrate.
従来、半導体基板の一面に配置された電極パッドと、半導体基板の他面から一面にかけて貫通した貫通孔と、貫通孔の底部において電極パッドと電気的に接続された貫通配線と、貫通孔の底部に設けられた凹凸部と、を備えた貫通配線基板が知られている(例えば、特許文献1参照)。この貫通配線基板では、貫通孔の底部に凹凸部を設けることにより、貫通配線と電極パッドとの電気的、機械的な接続の向上を図っている。 Conventionally, an electrode pad disposed on one surface of a semiconductor substrate, a through hole penetrating from the other surface of the semiconductor substrate to the entire surface, a through wiring electrically connected to the electrode pad at the bottom of the through hole, and a bottom portion of the through hole A through-wiring board provided with a concavo-convex portion provided on the substrate is known (for example, see Patent Document 1). In this through wiring board, an uneven portion is provided at the bottom of the through hole to improve electrical and mechanical connection between the through wiring and the electrode pad.
このような貫通配線基板の製造方法は、半導体基板の裏面に、凹孔を形成するためのマスクパターンAを形成する工程と、半導体基板の裏面側をエッチングして、半導体基板の厚さよりも浅い凹孔を形成する工程と、その凹孔の底部に凹凸形状をなす小貫通孔を形成するためのマスクパターンBを形成する工程と、半導体基板の裏面側を再度エッチングして、凹孔の底部に凹凸形状をなす小貫通孔を形成する工程を順に行う方法である。 In such a method of manufacturing a through wiring substrate, a mask pattern A for forming a concave hole is formed on the back surface of the semiconductor substrate, and the back surface side of the semiconductor substrate is etched to be shallower than the thickness of the semiconductor substrate. A step of forming a concave hole, a step of forming a mask pattern B for forming a small through-hole having an irregular shape at the bottom of the concave hole, and etching the back side of the semiconductor substrate again to form the bottom of the concave hole In this method, the steps of forming a small through hole having a concave and convex shape are sequentially performed.
しかしながら、上記の貫通配線基板の製造方法では、凹孔を形成するためのマスクパターンAの形成工程、及び小貫通孔を形成するためのマスクパターンBの形成工程が必要であり、さらに、凹孔を形成するためのエッチング工程、及び小貫通孔を形成するためのエッチング工程が必要である。つまり、貫通孔の底部に凹凸をなす小貫通孔を設けるために、マスクパターンの形成及びエッチングを少なくとも2回繰り返す必要がある。このよに、従来方法は、工程数が多いため、貫通配線を効率的に形成できないという問題があった。 However, the above method for manufacturing a through wiring substrate requires a step of forming a mask pattern A for forming a concave hole and a step of forming a mask pattern B for forming a small through hole. And an etching process for forming small through holes are required. That is, in order to provide a small through hole having irregularities at the bottom of the through hole, it is necessary to repeat the formation and etching of the mask pattern at least twice. As described above, the conventional method has a problem that the through wiring cannot be efficiently formed because of the large number of steps.
本発明は、上記事情に鑑みてなされたものであって、貫通配線を効率的に形成できる貫通配線基板の製造方法の提供を課題とする。 This invention is made | formed in view of the said situation, Comprising: It aims at provision of the manufacturing method of the penetration wiring board which can form a penetration wiring efficiently.
本発明の請求項1に記載の貫通配線基板の製造方法は、基板の一面に第1絶縁層を形成する第1絶縁層形成工程と、前記第1絶縁層上に導電膜を形成する導電膜形成工程と、前記基板の他面に、その一部の領域が露出し、且つ該領域の周りを囲うように第1マスク部を形成するとともに、該露出した領域内に前記第1マスク部から離間した第2マスク部を形成するマスクパターン形成工程と、前記他面側に第一のエッチングを行うことにより、前記露出した領域を掘り下げて、前記他面から前記一面に向けて貫通孔を形成し、該貫通孔の底部に前記第1絶縁層を露出させるとともに、前記貫通孔の底部に前記第2マスク部に対応した、前記基板からなる凸部を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記他面に第2絶縁層を形成する第2絶縁層形成工程と、前記他面側に第二のエッチングを行うことにより、前記貫通孔の底部にある前記第1絶縁層及び前記第2絶縁層を除き、前記貫通孔内に前記導電膜を露出させる導電膜露出工程と、前記貫通孔内に導電性物質を配し、前記導電膜に接続した貫通配線を形成する貫通配線形成工程と、を有することを特徴とする。
この製法によれば、貫通配線が設けられる貫通孔を形成するためのマスクパターンと、凸部を形成するためのマスクパターンとを個別に形成する必要がなく、基板内に貫通孔を形成する1回のエッチングによって、貫通孔と凸部とを同時に形成するので、従来よりも工程数を削減できる。
The method for manufacturing a through wiring board according to
According to this manufacturing method, it is not necessary to separately form a mask pattern for forming a through hole in which a through wiring is provided and a mask pattern for forming a convex portion, and the through hole is formed in the substrate. Since the through-hole and the convex portion are formed simultaneously by one-time etching, the number of processes can be reduced as compared with the prior art.
本発明の請求項2に記載の貫通配線基板の製造方法は、請求項1において、前記凸部の表面に金属からなるシード層を形成するシード層形成工程を有することを特徴とする。
この製法によれば、貫通孔内に形成される貫通配線と凸部との密着性(接着性)をより向上させた貫通配線基板を製造できる。当該貫通配線基板では、導電膜が配された貫通孔の底部において、当該凸部が貫通配線と導電膜との密着性をより向上させている。
According to a second aspect of the present invention, there is provided a through wiring substrate manufacturing method according to the first aspect, further comprising a seed layer forming step of forming a seed layer made of metal on a surface of the convex portion.
According to this manufacturing method, it is possible to manufacture a through wiring substrate in which the adhesion (adhesiveness) between the through wiring formed in the through hole and the convex portion is further improved. In the through wiring substrate, the convex portion further improves the adhesion between the through wiring and the conductive film at the bottom of the through hole in which the conductive film is disposed.
本発明にかかる貫通配線基板の製造方法によれば、貫通配線が設けられる貫通孔を形成するためのマスクパターンと、凸部を形成するためのマスクパターンとを個別に形成する必要がない。さらに、1回のエッチングによって、貫通孔と凸部とを同時に形成するので、従来よりも工程を削減できる。また、前記貫通孔形成工程において、基板の一部を残して凸部を形成するので、基板とは異なる別の部材を別途取り付ける必要がなく、材料コストを削減できるとともに、製造工程を簡略化できる。 According to the method for manufacturing a through wiring substrate according to the present invention, there is no need to separately form a mask pattern for forming a through hole in which a through wiring is provided and a mask pattern for forming a convex portion. Furthermore, since the through hole and the convex portion are simultaneously formed by one etching, the number of steps can be reduced as compared with the conventional method. Moreover, in the through-hole forming step, since the convex portion is formed while leaving a part of the substrate, it is not necessary to separately attach another member different from the substrate, the material cost can be reduced, and the manufacturing process can be simplified. .
以下、好適な実施の形態に基づき、図面を参照して本発明を説明する。 The present invention will be described below based on preferred embodiments with reference to the drawings.
<<貫通配線基板の製造方法>>
本発明に係る貫通配線基板の製造方法は、基板の一面に第1絶縁層を形成する第1絶縁層形成工程と、前記第1絶縁層上に導電膜を形成する導電膜形成工程と、前記基板の他面に、その一部の領域が露出し、且つ該領域の周りを囲うように第1マスク部を形成するとともに、該露出した領域内に前記第1マスク部から離間した第2マスク部を形成するマスクパターン形成工程と、前記他面側に第一のエッチングを行うことにより、前記露出した領域を掘り下げて、前記基板の他面から一面に向けて貫通孔を形成し、該貫通孔の底部に前記第1絶縁層を露出させるとともに、前記貫通孔の底部に前記第2マスク部に対応した、前記基板からなる凸部を形成する貫通孔形成工程と、前記貫通孔の内壁及び前記一面に第2絶縁層を形成する第2絶縁層形成工程と、前記他面側に第二のエッチングを行うことにより、前記貫通孔の底部にある前記第1絶縁層及び前記第2絶縁層を除去して、前記貫通孔内に前記導電膜を露出させる導電膜露出工程と、前記貫通孔内に導電性物質を配し、前記導電膜に接続した貫通配線を形成する貫通配線形成工程と、を有するものである。
<< Manufacturing method of through wiring board >>
The method for manufacturing a through wiring substrate according to the present invention includes a first insulating layer forming step of forming a first insulating layer on one surface of the substrate, a conductive film forming step of forming a conductive film on the first insulating layer, A first mask portion is formed on the other surface of the substrate so that a part of the region is exposed and surrounds the second region, and the second mask is spaced from the first mask portion in the exposed region. A mask pattern forming step for forming a portion and a first etching on the other surface side to dig down the exposed region and form a through hole from the other surface of the substrate to the one surface, A through hole forming step of exposing the first insulating layer at the bottom of the hole and forming a convex portion made of the substrate corresponding to the second mask portion at the bottom of the through hole; and an inner wall of the through hole; Second insulation forming a second insulation layer on the one surface And forming the conductive film in the through hole by removing the first insulating layer and the second insulating layer at the bottom of the through hole by performing a second etching on the other surface side in the forming step A conductive film exposing step of exposing, and a through wiring forming step of forming a through wiring connected to the conductive film by disposing a conductive material in the through hole.
第1絶縁層形成工程、導電膜形成工程、マスクパターン形成工程、及び貫通孔形成工程の一群において、各工程はこの順で行うことが好ましい。
第2絶縁層形成工程、導電膜露出工程、及び貫通配線形成工程の他群において、各工程はこの順で行うことが好ましい。貫通孔の内壁を絶縁する第2絶縁層形成工程は、導電膜露出工程の後に行っても良いが、この場合、導電膜上に形成された第2絶縁層を再度除く別の工程(別の導電膜露出工程)が必要となる。従って、製造効率を高める観点から、前記好ましい順で各工程を行う方が良い。
以下、各工程を説明する。
In a group of the first insulating layer forming step, the conductive film forming step, the mask pattern forming step, and the through hole forming step, it is preferable to perform each step in this order.
In another group of the second insulating layer forming step, the conductive film exposing step, and the through wiring forming step, it is preferable to perform each step in this order. The second insulating layer forming step for insulating the inner wall of the through hole may be performed after the conductive film exposing step, but in this case, another step (another step of removing the second insulating layer formed on the conductive film again) A conductive film exposing step) is required. Therefore, it is better to perform each process in the said preferable order from a viewpoint of improving manufacturing efficiency.
Hereinafter, each process will be described.
<第一の実施形態>
[第1絶縁層形成工程]
第1絶縁層形成工程は、基板1の一面1aに第1絶縁層2を形成する工程である。
この工程では、シリコン(Si)からなる基板1を用意して、その一面1aの表面に酸化膜(SiO2膜)からなる第1絶縁層2を形成する(図1参照)。
酸化膜を形成する方法は特に制限されず、例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition)法等の公知の方法を適用できる。
<First embodiment>
[First insulating layer forming step]
The first insulating layer forming step is a step of forming the first insulating
In this step, a
The method for forming the oxide film is not particularly limited, and for example, a known method such as PECVD (Plasma Enhanced Chemical Vapor Deposition) method can be applied.
[導電膜形成工程]
導電膜形成工程は、第1絶縁層2上に導電膜3を形成する工程である。
第1絶縁層2の上に、所望の形状の電極パッド又は表面配線をなす導電膜3を形成する(図1参照)。
基板1の一面1a側において、導電膜3を形成する領域は、後段の貫通孔形成工程で形成する貫通孔6の底部6bの直上となる領域を含んでいる。
[Conductive film forming step]
The conductive film forming step is a step of forming the
A
On the one
導電膜3を構成する材料は特に限定されず、例えば金属からなる薄膜、導電性樹脂からなる薄膜が挙げられる。なかでも、金属からなる薄膜が、形成の容易さ、導電膜の強度の観点から好ましい。前記金属としては、アルミニウム(Al)、銅(Cu)、及びアルミニウムを主成分とする合金等が好ましい。AlやCuは、導電性が高く、加工も容易である。導電膜3を形成する方法は特に限定されず、例えば、スパッタ法、CVD法、めっき法等の公知の成膜方法を適用できる。また、導電膜3を所望の形状にパターニングする方法も特に制限されず、公知のリソグラフィ法が適用可能である。
The material which comprises the electrically
[マスクパターン形成工程]
マスクパターン形成工程は、基板1の他面1bに、その一部の領域1cが露出し、且つ該領域1cの周りを囲うように第1マスク部4を形成するとともに、該露出した領域1c内に第1マスク部4から離間した第2マスク部5を形成する工程である(図2参照)。
第1マスク部4及び第2マスク部5を構成する各マスクは、例えば、フォトレジストをスピンコーター等で他面1bに塗布し、フォトマスクを用いたフォトリソグラフィによって、所定の位置に形成できる。
[Mask pattern forming process]
In the mask pattern forming step, the
Each mask constituting the
基板1の他面1bの一部の領域1cでは、第2マスク部5となる局所領域を除いて、当該フォトレジストが硬化しない様にフォトマスクを調整する。この際、前記局所領域に対して照射される光の透過量が漸次変化するように調整したフォトマスクを用いることが好ましい。これにより、図2に示す様なドーム状の第2マスク5部を形成できる。ドーム状の第2マスク部5とすることによって、後段の凸部7の形成において、凸部7の先端が鋭角となるように形成することがより容易となる。また、前記局所領域に対して照射される光の透過量を制御することにより、フォトレジストの硬化の度合いを調整することができるため、現像後の第2マスク部5の厚さを第1マスク部4よりも薄く形成することが可能である。
In a
光照射後に、未硬化のフォトレジストを、現像液を用いて除去することによって、第1マスク部4の開口部4aに周りを囲まれた領域1cと、該領域1c内であって第1マスク部4から離間した位置の第2マスク部5とが得られる(図2参照)。
第1マスク部4の開口部4a内において、基板1の他面1bが露出した領域1cは、後段の工程で貫通孔を形成する領域(以下「貫通孔形成領域」と言うこともある。)である。したがって、貫通孔を複数形成する場合は、領域1cを複数形成する。この際、各々の貫通孔に対応する開口部4aの大きさや形状は同じであっても異なっていてもよい。
開口部4aの形状及び大きさは特に限定されず、目的とする貫通配線の大きさや形状に応じて適宜調整される。例えば、開口部4aの形状を、図2に示すように平面視円形状とする。
After the light irradiation, the uncured photoresist is removed by using a developing solution, whereby a
In the
The shape and size of the
マスクパターン形成工程では、第1マスク部4を形成すると同時に、貫通孔形成領域1c内に、第2マスク部5を形成する。
第2マスク部5の形状及び大きさ(寸法、厚さ)は、特に限定されず、後段の工程で貫通孔の底部に形成される凸部7の大きさや形状に応じて適宜調整できる。例えば、第2マスク部5の形状を、図2に示すようにドーム状(半球形状)とすることが好ましい。第2マスク部を形成するフォトリソグラフィでは、フォトマスクを調整して、露光面積や露光量を調整することによって、任意の形状及び大きさの第2マスク部5を形成することができる。また、第2マスク部5の厚さは第1マスク部4の厚さよりも薄く形成することが好ましい。第2マスク部5の厚さを第1マスク部4の厚さよりも薄くすることで、後述する貫通孔形成工程における基板1のエッチング加工の際、第1マスク部4が残った状態で、第2マスク部5を消失させることができる。これにより、エッチング加工を終えた後に第2マスク部5が残存することがなく、第2マスク部5自体がダストとなる不具合を防止することができる。
In the mask pattern forming step, the
The shape and size (dimension, thickness) of the
領域1c内に形成する第2マスク部5の数は、後段の工程で形成される凸部7の個数に1:1で対応する。つまり、複数個の第2マスク部5を形成すると、同じ複数個の凸部7を形成できる。
The number of the
領域1c内に形成する第2マスク部5の個数が一つである場合、第2マスク部5は、領域1c内の中央又はその近傍に設けることが好ましい。このように配置すると、後段の工程で形成される凸部7を、貫通孔6の底部6bの対応する位置、つまり底部6bの中央又はその近傍に形成できる。凸部7は、貫通配線9と導電膜3との密着性(接着性)を高める働きをするため、中央又はその近傍に配置すると、底部6bにおいて偏り無く密着性を高められるので好ましい。また、貫通配線9と導電膜3との間を通じる電流がスムーズに流れるようにするためにも、凸部7は貫通孔6の底部6bにおいて、中央又はその近傍に配置することが好ましい。
When the number of the
領域1c内に複数の第2マスク部5を形成する場合、各第2マスク部5は、領域1c内に均等に分散して配置することが好ましい。このように配置すると、後段の工程で形成される複数の凸部7を、貫通孔6の底部6bにおいて、均等に分散した配置で形成できる。凸部7は、貫通配線9と導電膜3との密着性(接着性)を高める働きをするため、均等に分散して配置すると、底部6bにおいて偏り無く密着性を高められるので好ましい。また、貫通配線9と導電膜3との間を通じる電流がスムーズに流れるようにするためにも、凸部7は貫通孔6の底部6bにおいて、均等に分散して配置することが好ましい。
When a plurality of
領域1c内に設ける第2マスク部5の個数は、領域1cの大きさ及び第2マスク部5の相対的な大小関係にもよるが、通常1〜6個が好ましい。この範囲の個数であると、領域1c内に均等に分散して配置することがより容易である。
複数形成された第2マスク部5の大きさは、同じであっても異なっていても良い。
The number of the
The size of the plurality of
領域1c内の面積中、単数又は複数の第2マスク部5が占める面積(占有面積)は、5〜25%が好ましく、5〜15%がより好ましい。
上記下限値以上であると、後段の工程で形成される貫通孔6の底部6bにおいて、凸部7の構造的強度をより高めることができ、貫通配線9と導電膜3との密着性をより向上させられる。
上記上限値以下であると、後段の工程で形成される貫通孔6の底部6bにおいて、貫通配線9と導電膜3とが接触する面積を充分に確保することができ、電気的接続の信頼性を高められる。
Of the area in the
If it is equal to or more than the above lower limit value, the structural strength of the
If it is not more than the above upper limit value, it is possible to sufficiently secure an area where the through
[貫通孔形成工程]
貫通孔形成工程は、他面1b側に第一のエッチングを行うことにより、露出した領域1cを掘り下げて、他面1bから一面1aに向けて貫通孔6を形成し、該貫通孔6の底部6bに第1絶縁層2を露出させるとともに、貫通孔6の底部6bに第2マスク部5に対応した、基板1からなる凸部7を形成する工程である(図3参照)。
[Through hole forming step]
In the through hole forming step, the exposed
第一のエッチングの方法としては、ドライエッチング法が好ましい。なかでも、DRIE(Deep Reactive Ion Etching)法を採用することにより、高アスペクト比な微細孔を容易に形成することができる。DRIE法としては、エッチングの過程で発生する副生成物が貫通孔の側壁に堆積するデポジションとエッチングとを交互に繰り返す方式(Boschプロセス方式)と、基板を液体窒素温度付近まで冷却して加工を行う方式(クライオプロセス方式)がある。後者の方式を採用すれば、貫通孔の内壁が適度に傾斜した形状となり、後述する第2絶縁層や貫通配線を貫通孔内に容易に形成することができる。エッチングガスは、基板1を第1マスク部4及び第2マスク部5よりも優先的にエッチングするものが用いられる。ドライエッチング法により基板1の他面1b側をエッチングして貫通孔6を形成すると、貫通孔形成領域1cに形成された第2マスク部5に対応した位置では、基板1の一面1a側、すなわち貫通孔6の底部6bにおいて、基板1の一部がエッチングされずに残り、凸部7が形成される。
As the first etching method, a dry etching method is preferable. In particular, by adopting the DRIE (Deep Reactive Ion Etching) method, it is possible to easily form fine holes with a high aspect ratio. As the DRIE method, a method in which by-products generated in the etching process are deposited alternately on the side walls of the through holes and etching are alternately repeated (Bosch process method), and the substrate is cooled to near the liquid nitrogen temperature and processed. There is a method of performing (cryo process method). If the latter method is adopted, the inner wall of the through hole is formed in a moderately inclined shape, and a second insulating layer and a through wiring to be described later can be easily formed in the through hole. As the etching gas, one that preferentially etches the
第一のエッチングを進めていくと、基板1の露出した領域1cの深さ方向へは徐々にエッチングが進行する。その途中段階では、基板1の断面視において、第2マスク部5の真下側へサイドエッチングが進行し、第2マスク部5に距離が近いほど長い時間サイドエッチングが進行する。これにより、第2マスク部5の真下においては、基板1が錐形となる。さらにサイドエッチングが進行すると、前記錐形となった基板1はその形状を維持しながらその高さが低くなっていく。第2マスク部5は、第一のエッチングが進むにしたがって徐々に分解され、エッチングが完了するまでには完全に消失してしまう。
この結果、図3に示すような、先端が鋭角に尖った錐形の凸部7が形成される。
As the first etching proceeds, the etching gradually proceeds in the depth direction of the exposed
As a result, as shown in FIG. 3, a cone-shaped
貫通孔6の形状は特に限定されず、例えば、図3に示すように、基板1の一面1aから他面1bに向かって次第に内径(開口径)が大きくなるテーパ状とすることができる。
凸部7の形状は特に限定されず、例えば、図3に示すように、導体膜3側を底辺とし、基板1の他面1b側に突出した、円錐、多角錘等の錐形状とすることができる。
The shape of the through
The shape of the
貫通孔形成工程では、基板1の一部を残して凸部7を形成することにより、基板1とは異なる部材を設ける必要がないので、材料コストを削減できる。さらに1回のエッチングによって、貫通孔6と凸部7とを形成できるので、製造工程を簡略化できる。
In the through-hole forming step, it is not necessary to provide a member different from the
本発明によって製造された配線基板10では、図3からも明らかに理解されるように、凸部7と導電膜3との間に第1絶縁層2が形成されている。この第1絶縁層2は、凸部7と導電膜3との密着性(接着性)を高めることに寄与している。
In the
貫通孔6及び凸部7の形成後、有機溶剤等を用いて、基板1の他面1bに残された第1マスク部4を剥離する(図4参照。)
After the formation of the through
[第2絶縁層形成工程]
第2絶縁層形成工程は、貫通孔6の内壁6c及び他面1bに第2絶縁層8を形成する工程である(図5参照)。
第2絶縁層8は、後段の工程で形成する貫通配線9と貫通孔6の内壁6cとが電気的に短絡することを防ぐために形成する。
第2絶縁層8の形成方法は特に制限されず、前述の第1絶縁層2の形成方法と同じで良い。
[Second insulating layer forming step]
The second insulating layer forming step is a step of forming the second insulating
The second
The method for forming the second insulating
[導電膜露出工程]
導電膜露出工程は、他面1b側に第二のエッチングを行うことにより、貫通孔6の底部6bにある第1絶縁層2及び第2絶縁層8を除去して、貫通孔6内に導電膜3を露出させる工程である(図6参照)。
[Conductive film exposure process]
In the conductive film exposing step, second etching is performed on the
第二のエッチングの方法としては、ドライエッチング法が好ましい。エッチングガスは、第1絶縁層2及び第2絶縁層8を基板1(凸部7)よりも優先的にエッチングするものが用いられる。ドライエッチング法により基板1の他面1b側をエッチングすることにより、貫通孔6の底部6bにおいて、第1絶縁層2及び第2絶縁層8を除去して、導電膜3を露出させることができる。この際、凸部7は基板1と同じ材質からなるので、エッチングされずに残される。さらに凸部7がマスクとして機能することにより、凸部7の直下で凸部7と導電膜3との間に形成されている第1絶縁層2は除去されずに残される。
凸部7の表面7aに形成されている第2絶縁層8は、当該ドライエッチングによって除去されても良いし、除去されなくても良い。
As the second etching method, a dry etching method is preferable. As the etching gas, one that preferentially etches the first insulating
The second
第二のドライエッチングでは、例えば、バイアスをかけてイオンを基板側に引き込む等、垂直異方性の高い条件でエッチングを行うことにより、貫通孔6の内壁6cに形成された第2絶縁層8を除去せずに、残すことができる。これにより、貫通孔6の内壁6cの絶縁性は保たれる。
この際、基板1の他面1b上に配されている第2絶縁層8もエッチングされるが、完全に除去されなくても良い。通常、貫通孔6の底部6bに形成されている絶縁層の方が、他面1bに形成されている絶縁層よりも薄いので、底部6bの絶縁層が除去された後であっても、他面1b上には絶縁層が残される。
In the second dry etching, for example, the second insulating
At this time, the second insulating
[貫通配線形成工程]
貫通配線形成工程は、貫通孔6内に導電性物質を配し、導電膜3に接続した貫通配線9を形成する工程である(図7参照)。
導電膜3に接続するとともに、凸部7を覆うように、貫通孔6内に導電性物質を配して、貫通配線9を形成する。貫通配線9は基板1の一面1aと他面1bとを電気的に接続する配線である。
以上の各工程を含む製法によって、図7に示す、貫通配線基板10が得られる。
[Through wiring formation process]
The through wiring forming step is a step of forming a through
A conductive material is disposed in the through
The through
貫通孔6内に導電性物質を配して貫通配線9を形成する方法としては特に限定されず、公知の方法を適用できる。例えば、めっき法、スパッタ成膜法、CVD法、溶融金属充填法等の手法を適用できる。
前記導電性物質としては、従来の貫通配線に用いられているものが適用できる。例えば金属が挙げられる。前記めっき法によって貫通配線9を形成する場合、導電性物質として銅(Cu)を用いることが好ましい。形成が容易であり、導電膜3との密着性にも優れるからである。
A method for forming the through
As the conductive material, those used in conventional through wiring can be applied. For example, a metal is mentioned. When the through
[シード層形成工程]
本発明の製法は、貫通配線9を形成する前に、凸部7の表面7aに金属からなるシード層を形成するシード層形成工程を有することが好ましい。
前記シード層が凸部7の表面を覆うことによって、凸部7と貫通配線9を構成する導電性物質との密着性を高められる。当該導電性物質が金属である場合、特にこの効果が顕著となる。シード層を構成する金属と当該導電性物質として使用される金属とは、同じ金属を含むことが好ましい。当該密着性をより高められるからである。
前記シード層を形成する方法は特に制限されず、例えばスパッタが好適である。
前記めっき法によって貫通配線9を形成する場合、予めスパッタ等によって貫通孔6内に金属からなるシード層を形成する。このシード層が凸部7の表面7aを覆うことによって、前述の効果が得られる。
前記シード層を形成する前の凸部7aの表面には、前述の第2絶縁層8が残っていても良いし、残っていなくても良い。何れにしろ、前記シード層による効果が得られる。
[Seed layer formation process]
The production method of the present invention preferably includes a seed layer forming step of forming a seed layer made of metal on the
By covering the surface of the
The method for forming the seed layer is not particularly limited, and for example, sputtering is suitable.
When the through
The second
本実施形態の貫通配線基板の製造方法は、マスクパターン形成工程において、貫通孔6を形成するための第1マスク部4と、凸部7を形成するための第2マスク部5とを同時に形成する。さらに、貫通孔形成工程において、1回のエッチングによって、貫通孔6と凸部7を同時に形成する。この製法によれば、従来よりも工程を削減することができる。したがって、貫通配線基板10の製造効率を高められる。
また、本実施形態によって製造された貫通配線基板10は、貫通孔6の底部6bに基板1の他面1b側(貫通孔6の内側)に突出した凸部7が設けられている。該凸部7は、貫通孔6内に露出した導電膜3に接続するとともに、凸部7を覆うように貫通配線9が形成されているので、貫通配線9に対する導電膜3の密着性(接着性)が向上する。従って、貫通配線9に対して導電膜3が強く固定され、貫通配線9と導電膜3とは容易に剥離しない。この結果、貫通配線9と導電膜3の間で電気的接続が断たれるという不具合を防止できる。
In the method of manufacturing the through wiring substrate according to the present embodiment, the
In addition, the through
<第二の実施形態>
図8を参照して、本発明に係る貫通配線基板の製造方法の第二の実施形態を説明する。図8において、図1〜7に示したものと同じ構成部材には同じ符号を付して、その説明を省略する。
本実施形態が、前述の第一の実施形態と異なる点は、マスクパターン形成工程において、基板1の他面1bに、その一部の領域1cが露出するように第1マスク部4を形成するとともに、その露出した領域1c内に3つの第2マスク部5を形成する点である。
<Second Embodiment>
With reference to FIG. 8, 2nd embodiment of the manufacturing method of the penetration wiring board concerning the present invention is described. 8, the same components as those shown in FIGS. 1 to 7 are denoted by the same reference numerals, and the description thereof is omitted.
The present embodiment is different from the first embodiment described above in that, in the mask pattern forming process, the
マスクパターン形成工程では、形状、大きさ、露出した領域1c内における分布及び密度が均等になるように、3つの第2マスク部5を形成している。これにより、貫通孔形成工程におけるエッチングによって、貫通孔6の底部6bに、第2マスク部5に対応した、形状が等しい3つの凸部7A,7B,7Cを形成できる。
In the mask pattern forming step, the three
本実施形態によって製造された貫通配線基板20は、貫通孔6の底部6bに基板1の他面1b側に突出した3つの凸部7A,7B,7Cが設けられ、貫通孔6内に露出した導電膜3に接続するとともに、凸部7A,7B,7Cを覆うように貫通配線9が形成されているので、第一の実施形態よりも貫通配線9に対する導電膜3の密着性がより高くなる。
The through
第一の実施形態では、貫通孔6の底部6bに1つの凸部7を形成する場合を例示し、第二の実施形態では、貫通孔6の底部6bに3つの凸部7A,7B,7Cを形成する場合を例示したが、本発明はこれに限定されない。本発明に係る貫通配線基板の製造方法にあっては、必要に応じて、貫通孔の底部に2つ又は4つ以上の凸部を形成してもよい。
In the first embodiment, a case where one
本発明に係る貫通配線基板の製造方法は、電子デバイス等の製造に広く利用することができる。 The method for manufacturing a through wiring board according to the present invention can be widely used for manufacturing electronic devices and the like.
1…基板、1a…基板の一面、1b…基板の他面、2…第1絶縁層、3…導電膜、4…第1マスク部、5…第2マスク部、6…貫通孔、7…凸部、8…第2絶縁層、9…貫通配線、10…貫通配線基板,20…貫通配線基板。
DESCRIPTION OF
Claims (2)
前記第1絶縁層上に導電膜を形成する導電膜形成工程と、
前記基板の他面に、その一部の領域が露出し、且つ該領域の周りを囲うように第1マスク部を形成するとともに、該露出した領域内に前記第1マスク部から離間した第2マスク部を形成するマスクパターン形成工程と、
前記他面側に第一のエッチングを行うことにより、前記露出した領域を掘り下げて、前記他面から前記一面に向けて貫通孔を形成し、該貫通孔の底部に前記第1絶縁層を露出させるとともに、前記貫通孔の底部に前記第2マスク部に対応した、前記基板からなる凸部を形成する貫通孔形成工程と、
前記貫通孔の内壁及び前記他面に第2絶縁層を形成する第2絶縁層形成工程と、
前記他面側に第二のエッチングを行うことにより、前記貫通孔の底部にある前記第1絶縁層及び前記第2絶縁層を除去して、前記貫通孔内に前記導電膜を露出させる導電膜露出工程と、
前記貫通孔内に導電性物質を配し、前記導電膜に接続した貫通配線を形成する貫通配線形成工程と、
を有することを特徴とする貫通配線基板の製造方法。 A first insulating layer forming step of forming a first insulating layer on one surface of the substrate;
A conductive film forming step of forming a conductive film on the first insulating layer;
A first mask portion is formed on the other surface of the substrate so that a part of the region is exposed and surrounds the second region, and a second space spaced from the first mask portion is formed in the exposed region. A mask pattern forming step for forming a mask portion;
By performing a first etching on the other surface side, the exposed region is dug down to form a through hole from the other surface toward the one surface, and the first insulating layer is exposed at the bottom of the through hole And a through hole forming step of forming a convex portion made of the substrate corresponding to the second mask portion at the bottom of the through hole,
A second insulating layer forming step of forming a second insulating layer on the inner wall and the other surface of the through hole;
Conductive film that exposes the conductive film in the through hole by removing the first insulating layer and the second insulating layer at the bottom of the through hole by performing second etching on the other surface side An exposure process;
A through-wiring forming step of disposing a conductive substance in the through-hole and forming a through-wiring connected to the conductive film;
A process for producing a through wiring board, comprising:
The method for manufacturing a through wiring substrate according to claim 1, further comprising a seed layer forming step of forming a seed layer made of metal on a surface of the convex portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170068A JP2013033889A (en) | 2011-08-03 | 2011-08-03 | Through wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170068A JP2013033889A (en) | 2011-08-03 | 2011-08-03 | Through wiring board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013033889A true JP2013033889A (en) | 2013-02-14 |
Family
ID=47789511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011170068A Withdrawn JP2013033889A (en) | 2011-08-03 | 2011-08-03 | Through wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013033889A (en) |
-
2011
- 2011-08-03 JP JP2011170068A patent/JP2013033889A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI437940B (en) | Method for forming a via in a substrate and substrate with a via | |
JP5289830B2 (en) | Semiconductor device | |
JP5654471B2 (en) | Method for making via wiring | |
US7625818B2 (en) | Method for forming vias in a substrate | |
CN102931154B (en) | Semiconductor apparatus | |
JP2008053568A (en) | Semiconductor device and method for manufacturing the same | |
US8440554B1 (en) | Through via connected backside embedded circuit features structure and method | |
KR20120081945A (en) | Semiconductor device and method for manufacturing semiconductor device | |
US10332850B2 (en) | Method for producing contact areas on a semiconductor substrate | |
JP4383939B2 (en) | Transmission line forming method, transmission line, semiconductor chip, and semiconductor integrated circuit unit | |
JP2013033889A (en) | Through wiring board manufacturing method | |
JP2005268456A (en) | Electrode structure | |
JP2006203139A (en) | Manufacturing method of semiconductor device | |
JP2007234889A (en) | Method of forming wiring | |
JP2002219695A (en) | Fine structure, and manufacturing method therefor | |
JP6187008B2 (en) | Method for manufacturing metal-filled structure and metal-filled structure | |
JP2010103406A (en) | Method of manufacturing through electrode substrate | |
JP2006066803A (en) | Semiconductor device and manufacturing method therefor | |
JP2012169669A (en) | Semiconductor device | |
KR101546190B1 (en) | Substrate structure including through hole electrode and method of manufacturing the same | |
JP5228094B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP5044353B2 (en) | Manufacturing method of semiconductor device | |
JP2016167536A (en) | Electronic component and method for manufacturing the same | |
JP2010177477A (en) | Production process of electronic component package | |
JP2013222786A (en) | Semiconductor substrate, method for manufacturing semiconductor substrate, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |