JP2013027298A - 垂直バス回路を用いたバッテリー管理システム - Google Patents

Abstract

【課題】垂直バス回路を用いたバッテリー管理システムを提供すること。
【解決手段】バッテリー管理チップはバッテリー管理ユニットと、垂直バス回路と、を備え得る。前記バッテリー管理ユニットは、プロセッサーの命令に応答して、前記バッテリーチップに接続されるバッテリーモジュール内の複数のセルのセル状態を監視することができる。前記垂直バス回路は、前記ホストプロセッサーからの命令を前記バッテリー管理ユニットへ伝達し得る。前記垂直バス回路は、第一の受信部、コマンドプロセッサー、及び第一の送信部を備え得る。前記第一の受信部は差動入力データ信号の第一の組を受信することが可能である。前記コマンドプロセッサーは、前記差動入力データ信号の第一の組を処理することができる。前記第一の送信部は、前記差動出力データ信号の第一の組を出力することが可能である。
【選択図】図４

Description

垂直バス回路(vertical bus circuits)を用いたバッテリー管理システムに関する。

本出願は、これとともに出願される整理番号 O2-0717-2 “Battery Management Systems with Enumerating Circuits”(A.Flippin)に関連する。

マルチバッテリーモジュールは様々な電子機器の電力に使われる可能性がある。バッテリーモジュールの状態を監視するために、マルチバッテリー管理チップを接続することができる。ホストプロセッサーはこのバッテリー管理チップとの通信のために用いられる。

図１は、共通のバス１３０を介してバッテリー管理チップと通信をするホストプロセッサー１２０を用いた従来型のバッテリー管理システムのブロック図を示す。図１が示すように、従来のバッテリー管理システム１００は、バッテリー管理チップ１０１〜１０３とそれぞれ接続されるバッテリーモジュール１４０−１〜１４０−３を備える。それぞれのバッテリーモジュール１４０−１〜１４０−３は、１又は２以上のバッテリーセルを備えている。バッテリー管理システム１００はさらに、共通バス１３０を介してバッテリー管理チップ１０１〜１０３と通信するためのホストプロセッサー１２０をさらに備える。共通バス１３０は前記ホストプロセッサー１２０の電圧で作動する。しかし、直列接続された前記マルチバッテリーモジュール１４０−１〜１４０−３の蓄積された電圧は共通バス１３０を高電圧ポテンシャルに晒してしまう可能性がある。共通バス１３０をそれぞれの高電圧ポテンシャルから絶縁するために、マルチ絶縁体１１０−１〜１１０−３が用いられる。それぞれの絶縁体１１０−１〜１１０−３は複数個のオプトカプラ(opto-caoupler)を備え、例えば、図１では２つのオプトカプラの組を備えている。絶縁体１１０−１〜１１０−３は、バッテリー管理システム１００を保護するために、共通バス１３０をそれぞれの高電圧ポテンシャルから絶縁するようにして、バッテリー管理チップ１０１〜１０３と共通バス１３０の間に接続される。しかしこのオプトカプラは比較的高価である。この結果、上記システムのコストも比較的に高価なものとなってしまう。

図２は、バッテリー管理チップと通信するホストプロセッサー２２０を用いた従来型バッテリー管理システム２００のブロック図を示す。従来型バッテリー管理システム２００はバッテリー管理チップ２０１〜２０３とそれぞれ接続されるバッテリーモジュール２４０−１〜２４０−３を備える。このバッテリー管理チップ２０１〜２０３はシリアル・ペリフェラル・インタフェース(Serial Peripheral Interface, SPI)バスのような、上向きバスと下向きバスを介してお互いに接続されている。その結果、ホストプロセッサー２２０はこの上向きバスと下向きバスを介してバッテリー管理チップ２０１〜２０３と通信することができる。しかし、隣接したバッテリーモジュールの間で切断が起きてしまうと、バッテリー管理システム２００内での、例えば、相対的に大きな値から瞬間的にゼロになる電流変化のような、急激な電流変化の結果、切断されたノードでは相対的に大きな負の電圧が発生してしまう。この相対的に大きな負の電圧は、切断箇所に隣接したバッテリー管理チップにダメージを与えるのに十分な大きさである。例えば、切断がバッテリーモジュール２４０−１と２４０−２との間で起きた時では、バッテリー管理チップ２０１と２０３がダメージを受ける可能性がある。

図３は、従来型のバッテリー管理システム３００を示す。この従来型のバッテリー管理システムはバッテリーモジュール３４０−１、３４０−２と、バッテリーモジュール３４０−１、３４０−２にそれぞれ接続されるバッテリー管理チップ３０１、３０２と、ホストプロセッサー３２０と、を備える。バッテリーモジュール３４０−１と３４０−２との間での断線によって生じる高い負の電圧によるダメージからバッテリー管理チップ３０１、３０２を保護するために、バッテリー管理チップ３０１はバッテリー管理チップ３０２と高電圧ダイオード３３１、３３２を介して接続される。このダイオード３３１、３３２は通常の制御では順方向であり、そして、負の電圧が発生したときは、バッテリー管理システム３００をダメージから保護するために、逆方向になる。この理由は、この負の電圧は比較的に高いが（例えば、ある実施形態では６００Ｖ以上となる。）、バッテリー管理システム３００を保護するために、ダイオード３３１、３３２の逆方向の電圧も同様に相対的に高くなるからである。しかし、この高電圧ダイオードは比較的高価なものである。その上、この高電圧ダイオードの応答は遅い。ダイオード３３１，３３２が応答し、保護の働きができる前に、バッテリー管理チップ３０１、３０２はダメージを受けてしまう可能性がある。それに加えて、電流数ミリアンペアが順方向の導電確保のためには必要であり、高い動作電力消費量を生む結果となる。

本発明の一実施形態では、バッテリー管理チップはバッテリー管理ユニットと、垂直バス回路を備える。ホストプロセッサーからの命令に応答するバッテリー管理チップと接続されたバッテリーモジュールにおいて、前記バッテリー管理ユニットは複数のセルのセル状態を監視する。前記垂直バス回路は前記ホストプロセッサーからの命令をバッテリー管理ユニットへと送信する。前記垂直バス回路は、第一の受信部と、コマンドプロセッサーと、第一の送信部とを備える。前記第一の受信部は差動入力データ信号(differential input data signals)の第一の組を受信する。前記コマンドプロセッサーは前記第一の受信部と接続され、かつ前記差動入力データ信号の第一の組を処理する。前記第一の送信部は前記コマンドプロセッサーと接続され、かつ差動出力データの第一の組を出力する。

他の実施形態では、システムは第一のチップと、第二のチップとホストプロセッサーとを備える。前記第一のチップは第一の垂直バス回路を備える。前記第二のチップは受動ガルバニック絶縁体(passive galvanic isolator)を介して、前記第一のチップと接続される。前記ホストプロセッサーは前記第一のチップと接続され、かつ前記第一のチップと前記第二のチップへ第一のデータを送信する。前記ホストプロセッサーはコンバーターを介して前記第一の垂直バス回路に接続される。前記コンバーターは前記第一のデータを第一のプロトコルタイプから、第二のプロトコルタイプに従う差動データ信号の第一の組へと変換する。特許請求の範囲の実施形態の要旨、及び利点は以下で記載する詳細な説明、そして図の参照によって明らかになる。以下の図面では同じ数字は同じ構成要素を示す。

従来型バッテリー管理システムを示すブロック図である。 別の従来型バッテリー管理システムを示すブロック図である。 別の従来型バッテリー管理システムを示すブロック図である。 本発明に係る一実施形態でのバッテリー管理システムの一例を示すブロック図である。 本発明に係る一実施形態での垂直バス回路のブロック図である。 本発明に係る一実施形態での垂直バス回路内の受信部と関係した信号の例である。 本発明に係る一実施形態での垂直バス回路内の受信部と関係した信号の例である。 本発明に係る一実施形態でのバッテリー管理システムによって行われる動作のフローチャートである。

本発明の実施形態の詳細が以下により説明される。本発明はこれらの実施形態とともに説明がなされるが、本発明をそれらの実施形態のみに限定する意図でないことは理解される。反対に、本発明は様々な他の変形例、改良型、その他均等なものに適応可能であることを意図しており、それは特許請求の範囲によって定められる本発明の範囲、趣旨に含まれ得る。

ここで実施形態は、プログラムモジュールのような、1つまたは２つ以上のコンピュータ、または装置によって実行されるコンピュータユーザブルメディア(computer-usable medium)のいくつかの形式に属するコンピュータにて実行可能な命令の一般的な技術の下に説明がなされ得る。一般的にプログラムモジュールは、特定のタスクを処理する、または抽象データ型を実行するルーチン、プログラム、オブジェクト、コンポーネント、データストラクチャなどを含む。これらのモジュールの機能性は様々な実施形態の要請に応じて組み合わされる、または配置され得る。以下の一部の説明は、手順、ロジックブロック、処理、その他コンピュータメモリ内のビットデータにおける操作の象徴的な表現の形で提示される。これらの説明、表現は作業の内容を他の当業者へもっとも有効に伝えるためのデータ処理技術の専門家によって使われる手段である。本明細書において、手順、ロジックブロック、プロセス、またそれに付随するものは、所望の結果につながるステップ、または命令のセルフコンシステントシークエンス(self-consistent sequence)を想定している。これらのステップは物理的量の物理的な処理を必要とする。必須ではないが、一般にこれらの量は、コンピュータシステムにおいて、保存、送信、結合、かつ、その他の操作が可能な電気的、または磁気的な信号の形をとる。

一方、これらすべての、またはそれに似た表現は、適切な物理的量に関係づけられているのであり、ただ単にそれらの量に対して便宜上使いやすい形になっているに過ぎないことを念頭に置く必要がある。以下の説明から明らかなように、特に明確な断りがない限り、本明細書全体に渡って、送信(sending)、検出(detecting)、変換(converting)、比較(comparing)、決定(determining)、またはそれに付随する表現を用いる説明は、コンピュータシステムのレジスタ、かつメモリ内で物理的（電気的）な量として表現されるデータの処理とともに、コンピュータシステムメモリ、レジスタ、その他情報記憶装置、送信部、またはディスプレイディバイス内で物理的量として表現される類似の量へ変換をするコンピュータシステム、またはそれに類似した電子機器の動作と、処理とを意味する。

限定を意味するものではないが、例として、コンピュータユーザブルメディアはコンピュータ記憶装置媒体、通信媒体を含み得る。コンピュータ記憶装置媒体は、コンピュータ読み取り可能(computer-readable)命令、データストラクチャ、プログラムモジュール、またはその他データなどの記憶情報のためのどんな方法、技術においても実行される揮発性、不揮発性、書き換え可能、不可能な媒体を含む。これも限定を意味するものではないが、コンピュータ記憶装置媒体はRAM(random access memory)、ROM(read only memory)、EEPROM(electrically erasable programmable ROM)、フラッシュメモリ、またはその他のメモリ技術、CD-ROM(compact disk ROM)、DVDs(digital versatile disks)、またはその他の光学記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置、またはその他の磁気記憶装置、または、所望の情報を保存するために用いることができるその他の媒体を含む。

通信媒体は、コンピュータ読み取り可能な命令、データストラクチャ、プログラムモジュール、また、搬送波、または他の通信メカニズムのような変調されたデータ信号でのその他のデータによって実現可能であり、また、前記通信媒体はどんな情報送信媒体をも含み得る。前記“変調されたデータ信号”とは、信号における情報を符号化するような方式で設定、または変換された特性の１つまたは２つ以上を有する信号を意味する。以下も限定を意味するものではないが、例として、通信媒体は、有線ネットワークまたは直接有線接続(direct-wired connection)などの有線媒体、そして、音波(acoustic)、ラジオ周波数(RF)、赤外線、またはその他の無線媒体などの無線媒体を含む。上記のどんな組み合わせもまた、コンピュータ読み取り可能な媒体の範囲内に含まれるべきである。

さらに、以下の本発明の詳細な説明において、様々な具体的な詳細は本発明の完全な理解を与えるために説明される。一方、これらの具体的な詳細なしに、本発明を実施し得る当業者によって、このことは認識されるであろう。別の例では、すでによく知られている方法(methods)、手順(procedures)、要素(components)、及び回路(circuits)は、本発明の特徴を不必要に曖昧にさせないよう、詳細は記載されない。

図４は、本発明の一実施形態におけるバッテリー管理システム４００のブロックシステムを示す。一実施形態では、バッテリー管理システム４００は、例えば直列に接続された４０２−１、４０２−２、４０２−３のような、バッテリーモジュール４０２−ｉと、例えば、バッテリーモジュール４０２−１、４０２−２、４０２−３とそれぞれ接続された４１０−１、４１０−２、４１０−３のようなバッテリー管理チップ４１０−ｉと、バッテリー管理チップ４１０−１と接続されたホストプロセッサー４４０と、を具備する。図４に図示される実施形態はただ単に例示を目的としたに過ぎず、バッテリー管理チップの数は特定の応用に応じて、どんな数へも変更が可能である。

さらにバッテリーモジュール４０２−ｉは１つまたは２つ以上のバッテリーセルが含まれ、例えば、図４の実施形態では６つのバッテリーセルが含まれている。バッテリー管理チップ４１０−１、４１０−２、４１０−３は１つまたは２つ以上のガルバニック絶縁体によってお互いに接続される。一実施形態ではこのガルバニック絶縁体に電力供給するために、付加的な電力供給が必要でなくなるよう、前記ガルバニック絶縁体は受動絶縁体(passive isolators)である。例えば、バッテリー管理システム４００では、複数個のコンデンサＣ１〜Ｃ１０が、直流的(galvanically)にバッテリー管理チップ４１０−１〜４１０−３を絶縁するために使われ得る。図４で示されるように、バッテリー管理チップ４１０−３はコンデンサＣ−６〜Ｃ−１０を介してバッテリー管理チップ４１０−２に接続され、バッテリー管理チップ４１０−２はコンデンサＣ１〜Ｃ５を介してバッテリー管理チップ４１０−１に接続される。他の実施形態では、マルチ変圧器、またはマルチインダクタがバッテリー管理システム４００において、バッテリー管理チップ４１０−１〜４１０−３を直流的に絶縁するために使われ得る。隣り合うバッテリー管理チップ間にガルバニック絶縁体を用いることで、直流的に絶縁され、もし隣り合うバッテリーモジュール間で断線が発生したとしても、前記バッテリー管理チップは守られる。その上、バッテリー管理システムのコストは受動ガルバニック絶縁体を用いることで削減される。

一実施形態では、それぞれのバッテリー管理チップ４１０−ｉは対応するバッテリー管理ユニット４１１−ｉ、そして、対応する垂直バス回路４２１−ｉを備える。バッテリー管理ユニット４１１−ｉは、ホストプロセッサー４４０から受け取った命令に準じて、対応するバッテリーモジュール４０２−ｉでのそれぞれのバッテリーセルの状態（例えば、セル電圧）を監視し、サンプリングすることができる。垂直バス回路４２１−ｉはバッテリー管理ユニット４１１−ｉとホストプロセッサー４４０の間で信号を送信する。

一実施形態では、垂直バス回路４１２−ｉは、下位のバッテリー管理チップ４１０−(ｉ−１)から、ピンＩＮ(ｉ−１)’＋ とＩＮ(ｉ−１)’−を介して、差動入力データ信号の第一の組（例えば、正の差動信号 ＩＮＰＵＴ+ そして、負の差動信号 ＩＮＰＵＴ- ）を受信し、かつ、差動出力データ信号の第一の組（例えば、正の差動信号ＯＵＴＰＵＴ＋、そして、負の差動信号ＯＵＴＰＵＴ−）をピンＯＵＴｉ＋とＯＵＴｉ−を介して上位のバッテリー管理チップ４１０−(ｉ＋１)へ出力する。一実施形態では、前記差動入力／出力信号の第一の組はホストプロセッサー４４０からの命令を示す。例えば、それぞれのバッテリー管理ユニット４１１−ｉに対応するバッテリーモジュール４０２−ｉでのそれぞれのバッテリーセルのセル電圧を監視し、サンプリングするように命令をする。垂直バス回路４１２−ｉはさらに、上位のバッテリー管理チップ４１０−(ｉ＋１)から、ピンＩＮｉ＋とＩＮｉ−を介して、差動入力データ信号の第二の組を受信し、かつ、差動出力データ信号の第二の組を、ピンＯＵＴ(ｉ−１)’＋とＯＵＴ(ｉ−１)’−を介して、下位のバッテリー管理チップ４１０−(ｉ−１）へ出力する。一実施形態では、前記差動入力／出力信号の第二の組は、上位バッテリーモジュール内のそれぞれのバッテリーセルの、例えばセル電圧などの、セル状態を示す。一実施形態では、差動出力信号の第二の組は、対応するバッテリーモジュール４０２−ｉ内のそれぞれのバッテリーセルの、例えばセル電圧などのセル状態を示し、それぞれのセル電圧はバッテリー管理ユニット４１１−ｉによって監視される。一実施形態では、バッテリー管理チップ４１０−３のピンＩＮ３＋、ＩＮ３−、ＯＵＴ３及びＯＵＴ３−は接地され、バッテリー管理チップ４１０−３が最上位のチップであることを示す。そのため、バッテリー管理チップ４１０−３はピンＩＮ３＋とＩＮ３−を介して差動入力データ信号の第二の組を受信することはないが、バッテリー管理チップ４１０−３は差動出力データ信号を、ピンＯＵＴ２’＋とＯＵＴ２’−を介して、下位のバッテリー管理チップ４２０−２に出力することができる。一実施形態では、最下位のバッテリー管理チップ４１０−１内の垂直バス回路４１２−１は、コンバーター４１３から、ピンＩＮ０’＋とＩＮ０’−を介して、差動入力データ信号の第一の組を受信し、かつ、差動入力データ信号をピンＯＵＴ１＋とＯＵＴ１−を介して、上位のバッテリー管理チップ４１０−２へと出力する。垂直バス回路４１２−１はさらに、バッテリー管理チップ４１０−２から、ピンＩＮ１＋とＩＮ１−を介して、差動入力データ信号の第二の組を受信し、かつ、差動出力データ信号の第二の組を、ピンＯＵＴ０’＋とＯＵＴ０’−を介して、コンバーター４１３へ出力する。垂直バス回路４１２−ｉはさらに、対応したバッテリー管理チップ４１０−ｉの状態（例えば、バッテリー管理チップ４１０−ｉのセルフチェックが完了したかどうか）をホストプロセッサー４４０に知らせるために、また、ホストプロセッサー４４０からのサービスを要求するために、ピンＡＬＴ(ｉ−１)’を介して、アラート信号を提供することができる。前記アラート信号は下位のバッテリー管理チップ４１０−(ｉ−１)へ送られ、さらにホストプロセッサー４４０へ送信される。

有利なことに、差動入力／出力データ信号を使うことで、垂直バスのノイズが軽減される、もしくは取り除かれる。さらに、一実施形態では、例えば開回路、ショートのような異常事態が、差動データ信号を送信しているどのバスで起こったとしても、通信は差動信号の組の単線を用いて続けることができる。他の実施形態では、もし上記したような異常状態が起きたとしても、差動入力／出力データ信号を送信するためには、電線のもう一方の組を使うことで通信を続行することができる。それによって、差動入力／出力データ信号の伝達を行う電線は双方向モードで操作が可能である。

一実施形態において、図４が示すように、コンバーター４１３はホストプロセッサー４４０と垂直バス回路４１２−１に接続される。コンバーター４１３は、例えばSPI(Serial Peripheral Interface)バスプロトコルなどの、第一のプロトコルタイプを用いてプロセッサー４４０と通信をする。コンバーター４１３とホストプロセッサー４４０との間で送信される信号は、ピンＳＤＯを介してコンバーター４１３からホストプロセッサー４４０へ送信される出力データ信号と、ピンＳＤＩを介してコンバーター４１３からホストプロセッサー４４０へ送信される割り込み要求信号(interrupt request signal)と、ピンＳＤＩを介してホストプロセッサー４４０からコンバーター４１３へ送信される入力データ信号と、クロック信号と、ピンＳＣＫとピン/ＣＳをそれぞれ介してホストプロセッサー４４０からコンバーター４１３へ送信されるイネーブル信号と、を含む。一実施形態では、コンバーター４１３は、例えば垂直バスプロトコルなどの、第二のプロトコルタイプを用いることで垂直バス回路４１２−１と通信し、そして、バッテリー管理チップ４１０−ｉは、例えば垂直バスプロトコルなどの第二のプロトコルタイプを用いて、隣接するバッテリー管理チップ４１０−(ｉ＋１) 、４１０−(ｉ−１)と通信する。コンバーター４１３は、第一のプロトコルタイプを用いて通信され、かつ、ピンＳＤＩを介してホストプロセッサー４４０から受信されるデータを、第二のプロトコルタイプを用いて通信され、かつ、ピンＩＮ０’−とＩＮ０’＋を介して垂直バス回路４１２−１へ送信され得る、差動データの信号の組に変換することが可能である。同様に、コンバーター４１３は、第二のプロトコルタイプで通信され、かつ、ピンＯＵＴ０’−とＯＵＴ０’＋を介してホストプロセッサー４４０へ送信される差動データ信号の組を、第一のプロトコルタイプで通信され受信部、かつ、ピンＳＤＯを介してホストプロセッサー４４０へ送信されるデータへと変換することが可能である。図４の実施形態では、コンバーター４１３は、バッテリー管理チップ４１０−１に組み込まれている。しかし、コンバーター４１３は、バッテリー管理チップ４１０−１の外部に位置することも可能である。

図５Ａは、本発明に基づく、図４でのバッテリー管理チップ４１０−ｉの内部にある垂直バス回路４１２−ｉの一実施形態のブロック図を示す。

一実施形態では、垂直バス回路４１２−ｉは下向きデータパス、上向きデータパス、及びアラートデータパスを備える。前記上向きデータパスは、受信部５３２−ｉ、デジタル位相ロックループ(PLL)５１７−ｉ、コマンドプロセッサー５１０−ｉ、及び送信部５３３−ｉを具備する。下向きデータパスは、受信部５３１−ｉ、デジタル位相ロックループ(PLL)５０５−ｉ、リプライジェネレータ５０７−ｉ(reply generator)、及び送信部５３４−ｉを備える。前記アラートデータパスは受信部５２１−ｉ、アラート論理回路(alert logic)５２２−ｉ、及び変調器５２３−ｉを具備する。

受信部５３２−ｉは、ピンＩＮ(ｉ−１)’＋とＩＮ(ｉ−１)’−を介して差動入力データ信号ＩＮＰＵＴ＋とＩＮＰＵＴ−の第一の組を受信するためのコンパレータの組５１２−ｉ、及び５１４−ｉを備える。例えば、前記ピンＩＮ(ｉ−１)’＋は差動信号の正の差動信号を受信し、前記ＩＮ(ｉ−１)’−は差動信号の負の差動信号を受信する。コンデンサＣ４及びＣ３それぞれを介して受信部５３２−ｉによって受信される信号ＩＮ＋及びＩＮ−(図５Ａには図示せず)のための定常電圧(steady-state voltage)を提供するために、共通モード電圧(common mode voltage)Ｖ_ｃｍ１は、ノード５６２にて電圧源５６６−ｉによって提供される。

一実施形態では、オフセット電圧Ｖ_{ｏｆｆｓｅｔ}は、受信部５２３−ｉの出力信号ＤＯＵＴのための、かつ、さらにノイズ除去、高周波数信号除去のためのヒステリシス領域を定義するために提供される。図５Ａで図示されるように、コンパレータ５１２−ｉの非反転端子(non-inverting terminal)は組み込まれたオフセット電圧ジェネレータ、例えば電圧源５４３−ｉを、介してコンパレータ５１４−ｉの反転端子(inverting terminal)に接続される。コンパレータ５１４−ｉの非反転端子は、組み込まれたオフセット電圧ジェネレータ、例えば図５Ａに示される電圧源５４４−ｉを介して、コンパレータ５１２−ｉの反転端子に接続される。電圧源５４３−ｉ及び５４４−ｉのそれぞれをかかる前記電圧は、Ｖ_{ｏｆｆｓｅｔ}と等しい。図５Ａが示すように、電圧源５４４−ｉの負極はコンパレータ５１２−ｉの反転端子と接続され、電圧源５４３−ｉの負極はコンパレータ５１４−ｉの反転端子に接続される。他の実施形態では、電圧源５４４−ｉの正極をコンパレータ５１２−ｉの非反転端子に接続し、電圧源５４３−ｉの正極をコンパレータ５１４−ｉの非反転端子に接続することが可能である。

一実施形態では、前記組み込まれたオフセット電圧ジェネレータを図５Ａに図示されるように電圧源によって実行することが可能である。他の実施形態では、前記組み込まれたオフセット電圧ジェネレータを、通過する電流を伴う抵抗によって、代わりに実行することが可能である。

図５Ａで示されるように、コンパレータ５１２−ｉ及び５１４−ｉはそれぞれＮＡＮＤゲートに接続される。例えば、コンパレータ５１２−ｉの出力はＮＡＮＤゲート５４２−ｉに接続され、コンパレータ５１４−ｉの出力はＮＡＮＤゲート５４１−ｉに接続される。ピンＩＮ(ｉ−１)’＋で受信される正の差動データ信号ＩＮＰＵＴ＋を示す出力データ信号ＤＯＵＴを、同期を目的として、デジタルＰＬＬ５１７−ｉに提供するために、ＮＡＮＤ５４１−ｉの出力は、デジタルＰＬＬ５１７−ｉに接続される。他の実施形態では、ピンＩＮ(ｉ−１)’−で受信される負の差動データ信号ＩＮＰＵＴ−を示す出力データ信号をデジタルＰＬＬ５１７−ｉへ提供するために、ＮＡＮＤ５４２−ｉの出力はデジタルＰＬＬ５１７−ｉに接続される。他の実施形態では、コンパレータ５１２−ｉ及び５１４−ｉは差動入力コンパレータへ統合することもできる。

一実施形態では、図５Ａが示すように、コンパレータ５１２−ｉ及び５１４−ｉと、オフセット電圧ジェネレータ５４４−ｉ及び５４３−ｉと、ＮＡＮＤゲート５４１−ｉ及び５４２−ｉとは、受信部５３２−ｉの入力信号ＤＯＵＴのためのヒステリシスユニットとして動作することができる。もし前記信号ＩＮ＋及びＩＮ−の差がオフセット電圧Ｖ_{ｏｆｆｓｅｔ}よりも大きい場合、出力信号ＤＯＵＴはロジックロー(logic low)またはロジックハイ(logic high)になり得る。もっと詳しく言えば、出力信号ＤＯＵＴは与えられる数式（１）の時にロジックハイになり得る。
Ｖ_ＩＮ＋−Ｖ_ＩＮ−＞Ｖ_{ｏｆｆｓｅｔ} （１）
また出力信号ＤＯＵＴは与えられる数式（２）の時にロジックローになり得る。
Ｖ_ＩＮ＋−Ｖ_ＩＮ−＞−Ｖ_{ｏｆｆｓｅｔ} （２）
もし前記信号ＩＮ＋及びＩＮ−が、数式（３）で示される時のように、オフセット電圧Ｖ_{ｏｆｆｓｅｔ}よりも小さい場合は、出力信号ＤＯＵＴは前の状態を保ち、変化しない。
｜Ｖ_ＩＮ＋−Ｖ_ＩＮ−｜＜Ｖ_{ｏｆｆｓｅｔ} （３）

図５Ｂは、図５Ａで示される垂直バス回路４１２−ｉ内の受信部５３２−ｉに関連したシグナルの例を示す。信号ＩＮＰＵＴ＋及びＩＮＰＵＴ−は下位のバッテリー管理チップ４１０−(ｉ−１)から、コンデンサＣ４及びＣ３へ、それぞれ送られる差動入力データ信号を示す。他の実施形態では、もしバッテリー管理チップが最下位のバッテリー管理チップ４１０−１である場合、信号ＩＮＰＵＴ＋及びＩＮＰＵＴ−はコンバーター４１３からの差動入力信号を示す。信号ＩＮＰＵＴ＋及びＩＮＰＵＴ−は、コンデンサＣ４及びＣ３をそれぞれ介して受信部５３２−ｉによって受信される信号である。信号ＤＯＵＴはＮＡＮＤゲート５４１−ｉによる出力であり、それは受信部５３２−ｉの出力であることを示す。一実施形態では、ＤＯＵＴは、コンデンサＣ４によって受信される正の差動データ信号を示す。図５Ｂが示すように、もし、時刻ＴｎにピンＩＮ(ｉ−１)’＋及びＩＮ(ｉ−１)’−でノイズがない場合では、差動信号ＩＮ＋とＩＮ−の差が、オフセット電圧Ｖ_{ｏｆｆｓｅｔ}によって定義されるヒステリシス領域の範囲内である場合、前記のノイズは前記信号ＤＯＵＴで相殺され得る。

図５Ａに戻って参照すると、デジタルＰＬＬ５１７−ｉは、バッテリー管理チップ４１０−ｉ内の前記クロックを用いて受信したデータ信号を同期し、かつ、同期した前記データをコマンドプロセッサー５１０−ｉに送信する。コマンドプロセッサー５１０−ｉは同期したデータを処理することができる。一実施形態では、同期したデータが、ホストプロセッサーからの命令、例えば、バッテリー管理チップ４１０−ｉに対応するバッテリーモジュール４０２−ｉのセル電圧をサンプリングさせる命令を示すとき、コマンドプロセッサー５１０−ｉは、同期したデータ内のアドレスを、対応するバッテリー管理チップ４１０−ｉのアドレスと比較することができる。もし前記アドレスが一致する場合、コマンドプロセッサー５１０−ｉは、前記データをリプライジェネレータ(reply generator)５０７−ｉに送信する。このような一実施形態では、リプライジェネレータ５０７−ｉは、前記命令を実行するようにバッテリー管理チップ４１０−ｉに指示をする。例えば、バッテリー管理ユニット４１１−ｉに対応するバッテリーモジュールのセル電圧をサンプリングするように指示をし、ホストプロセッサー４４０へのリプライを生成する。もしアドレスが一致しない場合は、コマンドプロセッサー５１０−ｉは、送信部５３３−ｉへ前記同期したデータを送る。図５Ａで示すように、送信部５３３−ｉはマルチインバータ５１１−ｉ、５１３−ｉ及び５１５−ｉを備える。インバータ５１１−ｉ及び５１５−ｉは、正の差動信号を駆動し、出力することができ、インバータ５３３−ｉは負の差動信号を駆動し、出力することができる。そのため、送信部５３３−ｉは、同期したデータを示す差動出力データ信号の組を、ピンＯＵＴｉ＋及びＯＵＴｉ−を介して、バッテリーモジュール管理チップ４１０−(ｉ＋１)内の垂直バス回路４１２−(ｉ＋１）へ、出力する。

前記下向きデータパスでの受信部５３１−ｉ内の構成と要素は、受信部５３２−ｉで示したものと同様である。したがって、受信部５３２−ｉのような類似の機能を持つ受信部５３１−ｉ内の要素は、簡潔さ、明瞭さからここでは繰り返し説明することをしない。

図５Ｃは、図５Ａで示された垂直バス回路４１２−ｉ内の受信部５３１−ｉに関連した信号の例を示している。信号ＩＮＰＵＴ’＋及びＩＮＰＵＴ’−は、上位のバッテリー管理チップ４１０−(ｉ＋１)からコンデンサＣ６及びＣ７にそれぞれ送られる差動入力データ信号を示す。信号ＩＮ’＋及びＩＮ’−は、それぞれコンデンサＣ６及びＣ７を介して、受信部によって受信される信号である。信号ＤＯＵＴ’はＮＡＮＤゲート５５２−ｉによる出力であり、それは受信部５３１−ｉの出力であることを示す。一実施形態では、信号ＤＯＵＴ’は、コンデンサＣ６を介して受信される正の差動データ信号ＩＮＰＵＴ’＋を示す。図５Ｃが示すように、もし時刻Ｔｎで、ピンＩＮｉ＋及びＩＮｉ−に存在するノイズがない場合では、差動信号ＩＮ’＋及びＩＮ’-の差が、オフセット電圧Ｖ_offsetによって定義されるヒステリシス領域内にある場合、前記信号は出力信号ＤＯＵＴ’において相殺され得る。

図５Ａに戻って参照すると、受信部５３１−ｉの出力データはデジタルＰＬＬ５０５−ｉに送信される。デジタルＰＬＬ５０５−ｉは、バッテリー管理チップ４１０−ｉ内の前記クロックを用いて受信したデータを同期し、かつ、同期したデータをリプライジェネレータ５０７−ｉへ送信する。一実施形態ではリプライジェネレータ５０７−ｉは、同期したデータを受信し、同期したデータを送信部５３４−ｉに送信する。他の実施形態では、リプライジェネレータ５０７−ｉは、ホストプロセッサー４４０からの命令に応答してリプライを生成し、前記リプライを送信部５３４−ｉを介してホストプロセッサー４４０へ送信する。図５Ａが示すように、送信部５３４−ｉは、マルチインバータ５０４−ｉ、５０６−ｉ及び５０８−ｉを備える。インバータ５０４−ｉ及び５０６−ｉは、正の差動信号を駆動し、出力することができ、インバータ５０８−ｉは負の差動信号を駆動し、出力することができる。そのため、送信部５３４−ｉは、リプライジェネレータ５０７−ｉから受信したデータを示す差動出力データ信号を、ピンＯＵＴ(ｉ−１)’＋及びＯＵＴ(ｉ−１)’−を介して、バッテリー管理チップ４１０−(ｉ−１)内の垂直バス回路４１２−(ｉ−１)’へ出力する。しかし、もしバッテリー管理チップ４１０−(ｉ−１)が最下位のバッテリー管理チップ４１０−１である場合、送信部５３４−１は、ピンＯＵＴ０’＋及びＯＵＴ０’−を介して、前記差動出力データ信号の組をコンバーター４１３に出力する。コンバーター４１３は、受信した受信した差動データ信号の組を、例えば、ＳＰＩバスプロトコルなどの、プロトコルの前記第一のタイプに一致(conform)したデータに変換し、変換した前記データをホストプロセッサー４４０へ送ることができる。

有利なことに、図５Ａで示したように、受信部５３１−ｉ及び５３２−ｉは比較的小さい消費電力をもち、シンプルな回路である。その上、受信部５３２−ｉ／５３１−ｉの差動入力信号の差が、オフセット電圧Ｖ_{ｏｆｆｓｅｔ}で定義されるヒステリシス領域内にある場合は、前記ピン(例えば、ピンＩＮ(ｉ−１)’＋、ＩＮ(ｉ−１)’−、ＩＮｉ＋及びＩＮｉ−)に存在するノイズは相殺され得る。

一実施形態では、ホストプロセッサー４４０に、例えばバッテリー管理チップ４１０−ｉのセルフチェックが完了したかどうかなどの、対応するバッテリー管理チップ４１０−ｉの状態を通知するように、また、ホストプロセッサー４４０からサービスを依頼するように、垂直バス回路４１２−ｉ内のアラート論理回路は、アラート信号を提供することが可能である。前記アラート信号は、符号化のために変調器へ送信される。符号化された前記アラート信号はピンＡＬＴ(ｉ−１)’を介してバッテリー管理チップ４１０−(ｉ−１)内の垂直バス回路４１２−(ｉ−１)に伝達される。一実施形態では、符号化された前記アラート信号が、垂直バス回路４１２−(ｉ−１)で受信部によって受信されたとき、受信部５２１−(ｉ−１)はアラート論理回路５２２−(ｉ−１)へ受信した符号化された前記アラート信号を送信する。アラート論理回路５２２−(ｉ−１)は受信した符号化された前記アラート信号を復号し、復号された前記アラート信号を、符号化するために変調器５２３−(ｉ−１)へ送る。符号化の後、新しく符号化されたアラート信号はピンＡＬＴ(ｉ−２)’を介して垂直バス回路４１２−(ｉ−２)におくられ、さらにホストプロセッサー４４０へ送信される。他の実施形態では、もし変調器５２３−１が最下位のバッテリー管理チップ内にある場合、変調器５２３−１は前記符号化したアラート信号を、ピンＡＬＴ０’を介して、コンバーター４１３に送ることが可能である。コンバーター４１３は、第二のプロトコルタイプで通信可能な、受信した符号化されたアラート信号を、第一のプロトコルタイプで通信可能であり、ピンＩＲＱを介してホストプロセッサー４４０へ送信可能なデータへ変換する。

図６は、本発明の一実施形態における、バッテリー管理システムによって実行される工程のフローチャートを示す。図６は、図４に合わせて説明される。

ブロック６０２では、ホストプロセッサー４４０は、マルチバッテリー管理チップ、例えば、バッテリー管理チップ４１０−１〜４１０−３に命令を送る。前記命令は、それぞれのバッテリー管理チップ４１０−ｉが、対応するバッテリーモジュール４０２−ｉ内のそれぞれのバッテリーセルのセル状態、例えば、セル電圧を、監視し、サンプリングするもので有り得る。

ブロック６０４では、コンバーター４１３は、ピンＳＤＩを介してホストプロセッサー４４０から受信した前記命令を差動入力データ信号の第一の組に変換し、差動入力データ信号の第一の組をピンＩＮ０’−及びＩＮ０’＋を介して垂直バス回路４１２−１に送信する。

ブロック６０６では、前記バッテリー管理チップは、差動入力データ信号をチップトゥチップ(chip-to-chip)から垂直バス回路を介して伝達する。更に詳しく言えば、図４に示されるように、バッテリー管理チップ４１０−１は、差動入力データ信号の第一の組を、垂直バス回路４１２−１を介してバッテリー管理チップ４１０−２へ送信し、バッテリー管理チップ４１０−２は差動入力データ信号の第一の組を、垂直バス回路４１２−２を介してバッテリー管理チップ４１０−３へ送信する。図４で示されるように、バッテリー管理チップ４１０−３のピンＩＮ３＋、ＩＮ３−、ＯＵＴ３＋及びＯＵＴ３−は接地されて、これはバッテリー管理チップ４１０−３が最上位のチップであることを意味する。そのため、バッテリー管理チップ４１０−３は差動入力データ信号の第一の組をどのバッテリー管理チップにも送信しない。

ブロック６０８では、前記命令のアドレスがバッテリー管理チップのアドレスに一致する場合、バッテリー管理チップ４１０−ｉは、バッテリーモジュール４０２−ｉのセル状態（例えば、セル電圧）を監視することができる。さらに、バッテリー管理チップ４１０−ｉは、差動出力データ信号の第一の組を生成、送信することによってホストプロセッサー４４０にバッテリーモジュール４０２−ｉの状態を知らせることができる。差動出力データ信号の第一の組はバッテリーモジュール４０２−１のセル状態を示すことができ、チップトゥチップからコンバーター４１３へ送信され得る。コンバーター４１３は差動出力データ信号の第一の組を第一の出力データへ変換し、前記第一の出力データを、バッテリー管理チップ４０２−ｉのセル状態をホストプロセッサー４４０に知らせるために、ピンＳＤＯを介してホストプロセッサー４４０へ送る。

上述及び図は本発明の実施形態を示すが、様々な追加が考えられ、改良、及び代用は、特許請求の範囲に従って定められる本発明の趣旨及び本質の範囲から逸脱することなく行うことが可能である。本発明には、本発明の本質から逸脱することなく、とりわけ特定の環境、実施上の要求に適応させるよう、本発明の実施で使用される、様々な形式、構造、配置、割合、材料、要素、構成要素、及びその他の変更を用いることが可能であることを、当業者は理解する。したがって、ここで示された実施形態は、あらゆる点で例示に過ぎず、添付の特許請求の範囲、及びそれに均等なものが示す本発明の範囲を制限するものではなく、上述の記載に限定するものではない。

４００ ・・・バッテリー管理システム
４０２−１〜４０１−３・・・マルチバッテリーモジュール
４１０−１〜４１０−３・・・バッテリー管理チップ
４１２−１〜４１２−３・・・垂直バス回路
４１３ ・・・コンバーター
４４０ ・・・ホストプロセッサー

Claims (24)

1. ホストプロセッサーからの命令に応答し、バッテリー管理チップに接続されるバッテリーモジュール内の複数のセルのセル状態を監視するように動作可能なバッテリー管理ユニットと、
   前記命令を前記ホストプロセッサーから前記バッテリー管理ユニットへ送信するように動作可能な垂直バス回路と、を備え、
   前記バッテリー管理ユニットは、
   差動入力データ信号の第一の組を受信するように動作可能な第一の受信部と、
   前記第一の受信部に接続され、かつ、前記差動入力データ信号の第一の組を処理するように動作可能なコマンドプロセッサーと、
   前記コマンドプロセッサーに接続され、差動出力データ信号の第一の組を出力するように動作可能な第一の送信部と、
   を備えるバッテリー管理チップ。
2. 前記バッテリー垂直バス回路は、
   差動入力データ信号の第二の組を受信するように動作可能な第二の受信部と、
   差動出力データ信号の第二の組を出力するように動作可能な第二の送信部と、
   をさらに備える請求項１に記載のバッテリー管理チップ。
3. 前記垂直バス回路は、
   前記第二の受信部、及び前記第二の送信部に接続され、かつ、前記ホストプロセッサーからの前記命令に応答してリプライを生成し、前記第二の送信部に前記リプライを送信するように動作可能なリプライジェネレータをさらに備える請求項２に記載のバッテリー管理チップ。
4. 前記リプライジェネレータは、前記第二の受信部から第一のデータを受信し、かつ、前記第一のデータを前記第二の送信部に送信する請求項３に記載のバッテリー管理チップ。
5. 前記第一のデータは、前記差動入力データ信号の第二の組の正の差動信号を示す請求項４に記載のバッテリー管理チップ。
6. 前記第二の送信部は、前記差動出力データ信号の第二の組の負の差動信号を出力するためのインバータを備える請求項第２に記載のバッテリー管理チップ。
7. 前記第一の送信部は、
   第一のコンパレータと、
   第二のコンパレータと、
   オフセット電圧ジェネレータと
   を備え、
   前記第一のコンパレータの非反転端子は前記第二の非反転端子に接続される請求項１に記載のバッテリー管理チップ。
8. 前記第一のコンパレータの前記非反転端子は、前記オフセット電圧ジェネレータを介して、前記第二のコンパレータの前記反転端子に接続される請求項７に記載のバッテリー管理チップ。
9. 前記オフセット電圧ジェネレータは電圧源を具備する請求項８に記載のバッテリー管理チップ。
10. 第一の送信部は、前記コマンドプロセッサーからの出力である第二のデータを受信し、かつ、前記差動出力データ信号の第一の組の負の差動信号を出力するように動作可能なインバータを備える請求項１に記載のバッテリー管理チップ。
11. 前記第二のデータは、前記差動入力データ信号の第一の組の正の差動信号を示す請求項１０に記載のバッテリー管理チップ。
12. 前記差動入力データ信号の第一の組は、前記ホストプロセッサーからの前記命令を示す請求項１に記載のバッテリー管理チップ。
13. 第一の垂直バス回路を備える第一のチップと、
    受動ガルバニック絶縁体を介して第一のチップに接続される第二のチップと、
    第一のチップに接続され、第一のデータを前記第一のチップ、及び第二のチップに送信するように動作可能なホストプロセッサーと、を備え、
    前記ホストプロセッサーはコンバーターを介して前記垂直バス回路に接続され、かつ、
    前記コンバーターは第一のデータを第一のプロトコルタイプから、第二のプロトコルタイプに一致(conform)する差動データ信号の第一の組に変換するシステム。
14. 前記第一の垂直バス回路は、前記差動データ信号の第一の組を受信する請求項１３に記載のシステム。
15. 前記第二のチップは、前記第一の垂直バス回路から前記差動データ信号の第一の組を受信する請求項１３に記載のシステム。
16. 前記第二のチップは、前記第二のプロトコルタイプに従う前記差動データ信号の第二の組を前記第一のチップに出力する請求項１３に記載のシステム。
17. 前記コンバーターは、前記第二のプロトコルタイプからの前記差動データ信号の第二の組を前記第一のプロトコルタイプに従う第二のデータに変換し、かつ、前記第二のデータを前記ホストプロセッサーへ送信する請求項１６に記載のシステム。
18. 前記差動データ信号の第二の組は、前記第一のデータに応答して前記第二のチップによって生成されたリプライであることを示す請求項１６に記載のシステム。
19. 前記第一のデータは、前記プロセッサーからの命令を示す請求項１３に記載のシステム。
20. 前記命令は、チップに接続された対応するバッテリーモジュール内の複数のセルのセル状態を前記チップにサンプリングさせる命令である請求項１９に記載のシステム。
21. 前記受動ガルバニック絶縁体はコンデンサである請求項１３に記載のシステム。
22. ホストプロセッサーから複数のバッテリー管理チップへ命令を送信するステップと、
    前記命令を差動入力データ信号の第一の組へ分化するステップと、
    前記差動入力データ信号の第一の組を、垂直バス回路を介して、チップトゥチップからマルチバッテリー管理チップを通して伝達するステップと、
    前記命令内のアドレスが前記バッテリー管理チップのアドレスに一致する場合、前記命令に応答して、前記バッテリー管理チップに接続されたバッテリーモジュールのセル状態を監視するステップと、
    を具備する方法。
23. さらに前記バッテリー管理チップから差動出力データ信号の第一の組を出力するステップを含み、前記差動出力データ信号の第一の組は前記バッテリー管理チップに接続される前記バッテリーモジュールの前記セル状態を示す、請求項２２に記載の方法。
24. 前記差動出力データ信号の第一の組を第一の出力データに変換するステップと、前記第一の出力データを前記ホストプロセッサーに伝達する請求項２３に記載の方法。

Images