JP2013026662A - Imaging apparatus and imaging apparatus control method - Google Patents

Imaging apparatus and imaging apparatus control method Download PDF

Info

Publication number
JP2013026662A
JP2013026662A JP2011156592A JP2011156592A JP2013026662A JP 2013026662 A JP2013026662 A JP 2013026662A JP 2011156592 A JP2011156592 A JP 2011156592A JP 2011156592 A JP2011156592 A JP 2011156592A JP 2013026662 A JP2013026662 A JP 2013026662A
Authority
JP
Japan
Prior art keywords
pixels
image
signal
correction signal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011156592A
Other languages
Japanese (ja)
Inventor
Hideta Nishizawa
秀太 西沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011156592A priority Critical patent/JP2013026662A/en
Publication of JP2013026662A publication Critical patent/JP2013026662A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To shorten a release time lag while keeping accuracy of a correction signal for removing fixed pattern noise, even in an imaging apparatus configured to simultaneously reset electric charges of plural pixels.SOLUTION: The imaging apparatus performs simultaneous reset of the electric charges stored in the plural pixels 203 in a region including an aperture pixel part 220 of an imaging device 14 (a state of plural-pixel simultaneous reset 502). After the completion of this, the imaging apparatus simultaneously starts reading of the image signals of light-shielded pixels 203 (a correction data reading state 503) and storing of electric charges in the other pixels 203 (a storing state 504) and performs them in parallel.

Description

本発明は、撮像装置及び撮像装置の制御方法に関し、特に、固定パターンノイズを除去するために用いて好適なものである。   The present invention relates to an imaging apparatus and an imaging apparatus control method, and is particularly suitable for use in removing fixed pattern noise.

撮像装置では、CMOS等の撮像装子が使用されている。CMOS撮像素子では、周辺回路をオンチップ化することが可能である。そこで、列ごとにオンチップ化された増幅回路を実現する技術や、列ごとに高いS/N比を実現する技術が提案されている。このCMOS撮像素子は、製造プロセスのばらつき等が要因で、各オンチップ回路に特性差が生じ、撮影画像に固定パターンノイズが発生してしまう。前記列ごとにオンチップ化された増幅回路の特性のばらつきであれば、縦筋状の固定パターンノイズが撮影画像に現れる。そこで、前記固定パターンノイズを除去して良好な画像を得ることが必要となる。   In the imaging device, an imaging device such as a CMOS is used. In the CMOS image sensor, the peripheral circuit can be on-chip. Therefore, a technique for realizing an on-chip amplifier circuit for each column and a technique for realizing a high S / N ratio for each column have been proposed. In this CMOS image sensor, a difference in characteristics occurs in each on-chip circuit due to variations in manufacturing processes and the like, and fixed pattern noise occurs in a captured image. If the characteristics of the amplifier circuits on-chip for each column are varied, vertical streaky fixed pattern noise appears in the captured image. Therefore, it is necessary to remove the fixed pattern noise and obtain a good image.

また、撮像装置では、レリーズボタンが操作されると、静止画像を撮影するために、露光動作が実行される。シャッターボタンが操作されてから露光開始(レリーズ)までの期間をレリーズタイムラグと呼ぶ。レリーズタイムラグが長いと、ユーザの意図した場面よりも遅れた時点の場面の画像が記録されてしまう。このため、レリーズタイムラグは短いことが望ましい。   Further, in the imaging apparatus, when the release button is operated, an exposure operation is performed to capture a still image. The period from when the shutter button is operated until the start of exposure (release) is called the release time lag. If the release time lag is long, an image of a scene at a point later than the scene intended by the user is recorded. For this reason, it is desirable that the release time lag is short.

前記固定パターンノイズの除去とレリーズタイムラグの短縮とを両立するため、特許文献1では、非露光状態の画像から、列ごとの補正用データを検出してメモリに記憶し、露光した画像から前記メモリに記憶した補正用データを差し引いている。また、前記補正用データを取得した時に、アンプ雑音等のランダムノイズを除去する必要がある。このランダムノイズを除去するために、非露光状態の画像を複数回取得する必要がある。この点について特許文献1では、レリーズタイムラグを短縮するため、撮影条件に応じて、読み出し回数や蓄積時間を制御している。   In order to achieve both the removal of the fixed pattern noise and the reduction of the release time lag, Patent Document 1 detects correction data for each column from an unexposed image, stores it in a memory, and stores the memory from the exposed image. The correction data stored in is subtracted. Further, when the correction data is acquired, it is necessary to remove random noise such as amplifier noise. In order to remove this random noise, it is necessary to acquire an unexposed image a plurality of times. In this regard, in Patent Document 1, in order to shorten the release time lag, the number of readings and the accumulation time are controlled according to the shooting conditions.

特許文献2では、撮像素子の画素を使用しないで、前述した縦筋状の固定パターンノイズ(列ノイズ)を補正するため、撮像素子の画素から垂直出力線に対する出力を止めて、列ノイズの取得動作を行う。この列ノイズの取得動作で画素から信号を読み出さないため、撮像素子の状態を、露光動作のための蓄積状態にすることができ、レリーズタイムラグを短縮することができる。   In Patent Document 2, in order to correct the above-mentioned vertical streak-like fixed pattern noise (column noise) without using pixels of the image sensor, the output from the pixels of the image sensor to the vertical output line is stopped, and column noise is acquired. Perform the action. Since signals are not read from the pixels in this column noise acquisition operation, the state of the image sensor can be changed to the accumulation state for the exposure operation, and the release time lag can be shortened.

特開2003−116064号公報JP 2003-1116064 A 特開2010−28676号公報JP 2010-28676 A

しかしながら、特許文献1のように、列ノイズ等の固定パターンノイズの除去のために、非露光状態の画像から、列ごとの補正用データの検出と、開口画像の蓄積とを別のタイミングで行うと、レリーズタイムラグを短縮することの実現が難しくなる。
特許文献2では、開口画像の蓄積動作の前に行われる、複数の画素を同時にリセットする動作について記載がない。もし、固定パターンノイズの除去のための固定パターンノイズの検出動作が、前記複数の画素を同時にリセットする動作と同じタイミングで行われると、電源の変動が大きくなる。このため、固定パターンノイズを検出して得た補正用データの精度が悪くなる可能性がある。
本発明は、このような問題点に鑑みてなされたものであり、複数の画素の電荷を同時にリセットする構成の撮像装置においても、固定パターンノイズを除去するための補正用信号の精度を保ちつつ、レリーズタイムラグを短縮することを目的とする。
However, as in Patent Document 1, in order to remove fixed pattern noise such as column noise, detection of correction data for each column and accumulation of aperture images are performed at different timings from an unexposed image. This makes it difficult to reduce the release time lag.
In Patent Document 2, there is no description of an operation for simultaneously resetting a plurality of pixels, which is performed before the opening image accumulation operation. If the fixed pattern noise detection operation for removing the fixed pattern noise is performed at the same timing as the operation of simultaneously resetting the plurality of pixels, the fluctuation of the power source becomes large. For this reason, the accuracy of the correction data obtained by detecting the fixed pattern noise may be deteriorated.
The present invention has been made in view of such problems, and in an imaging apparatus configured to simultaneously reset the charges of a plurality of pixels, while maintaining the accuracy of a correction signal for removing fixed pattern noise. The purpose is to shorten the release time lag.

本発明の撮像装置は、2次元マトリクス状に配置された複数の画素を有する撮像素子と、前記複数の画素を同時にリセットしてから、前記複数の画素における電荷の蓄積動作と、前記撮像素子の固定パターンノイズを補正するための補正用信号を前記撮像素子から読み出す補正用信号読み出し動作とを並行して行うように制御する制御手段と、を有することを特徴とする。
また、本発明の撮像装置の制御方法は、2次元マトリクス状に配置された複数の画素を有する撮像素子を備えた撮像装置の制御方法であって、前記複数の画素を同時にリセットするリセット工程と、前記撮像素子の固定パターンノイズを補正するための補正用信号を前記撮像素子から読み出す補正用信号読み出し工程と、前記複数の画素に電荷を蓄積させる電荷蓄積工程と、前記電荷蓄積工程により蓄積された電荷を画像信号として読み出す画像信号読み出し工程とを有し、前記リセット工程によって前記複数の画素を同時にリセットしてから、前記電荷蓄積工程と、前記補正用信号読み出し制御工程とを並行して行うことを特徴とする。
An imaging device according to the present invention includes an imaging device having a plurality of pixels arranged in a two-dimensional matrix, a charge accumulation operation in the plurality of pixels after simultaneously resetting the plurality of pixels, And control means for controlling to perform a correction signal reading operation for reading a correction signal for correcting the fixed pattern noise from the image sensor in parallel.
According to another aspect of the present invention, there is provided a control method for an image pickup apparatus including an image pickup device having a plurality of pixels arranged in a two-dimensional matrix, wherein the plurality of pixels are simultaneously reset. A correction signal reading step for reading a correction signal for correcting the fixed pattern noise of the image pickup device from the image pickup device, a charge storage step for storing charges in the plurality of pixels, and a charge storage step. An image signal readout step of reading out the generated charges as an image signal, and simultaneously resetting the plurality of pixels by the reset step and then performing the charge accumulation step and the correction signal readout control step in parallel. It is characterized by that.

本発明によれば、複数の画素の電荷を同時にリセットする構成の撮像装置においても、固定パターンノイズを除去するための補正用信号の精度を保ちつつ、レリーズタイムラグを短縮することができる。   According to the present invention, even in an imaging apparatus configured to simultaneously reset the charges of a plurality of pixels, the release time lag can be shortened while maintaining the accuracy of a correction signal for removing fixed pattern noise.

撮像装置の構成を示す図である。It is a figure which shows the structure of an imaging device. 撮像素子の構成を示す図である。It is a figure which shows the structure of an image pick-up element. 画素の構成を示す図である。It is a figure which shows the structure of a pixel. 固定パターンノイズを示す図である。It is a figure which shows fixed pattern noise. 第1の実施形態の撮像素子の駆動シーケンスを説明する図である。It is a figure explaining the drive sequence of the image pick-up element of 1st Embodiment. 第1の実施形態の撮像装置の動作を説明するフローチャートである。3 is a flowchart for explaining the operation of the imaging apparatus according to the first embodiment. 画素及びその周辺の構成を示す図である。It is a figure which shows the structure of a pixel and its periphery. 第2の実施形態の撮像装置の動作を説明するフローチャートである。It is a flowchart explaining operation | movement of the imaging device of 2nd Embodiment. 第3の実施形態の撮像素子の駆動シーケンスを説明する図である。It is a figure explaining the drive sequence of the image pick-up element of 3rd Embodiment. 第3の実施形態の撮像装置の動作を説明するフローチャートである。10 is a flowchart for explaining the operation of the imaging apparatus according to the third embodiment.

以下に、本発明の好ましい実施の形態を、図面に基づいて詳細に説明する。
(第1の実施形態)
まず、第1の実施形態について説明する。
図1は、撮像装置の構成の一例を示すブロック図である。
本実施形態では、撮像装置は、画像処理装置100と、メモリカードやハードディスク等の記録媒体200と、レンズユニット300とを有する。これらの各ブロックの詳細について説明する。
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
First, the first embodiment will be described.
FIG. 1 is a block diagram illustrating an example of the configuration of the imaging apparatus.
In the present embodiment, the imaging apparatus includes an image processing apparatus 100, a recording medium 200 such as a memory card or a hard disk, and a lens unit 300. Details of these blocks will be described.

まず、画像処理装置100の内部について説明する。
シャッター12は、露光量を制御するものである。撮像素子14は、光学像を電気信号に変換する。撮像素子14は、例えば、CMOS撮像素子である。A/D変換器16は、撮像素子14から出力されるアナログ信号をデジタル信号に変換する。
タイミング発生回路18は、撮像素子14、A/D変換器16及びD/A変換器26に、クロック信号や制御信号を供給する回路であり、システム制御回路50によって制御される。タイミング発生回路18内には、複数画素同時リセット制御回路1801、第1の補正用読み出し制御回路1802、蓄積制御回路1803、画像読み出し制御回路1804、及び第2の補正用読み出し制御回路1805が含まれる。尚、本実施形態では、第2の補正用読みだし制御回路1805を使用しない。
First, the inside of the image processing apparatus 100 will be described.
The shutter 12 controls the exposure amount. The image sensor 14 converts the optical image into an electrical signal. The image sensor 14 is, for example, a CMOS image sensor. The A / D converter 16 converts the analog signal output from the image sensor 14 into a digital signal.
The timing generation circuit 18 is a circuit that supplies a clock signal and a control signal to the image sensor 14, the A / D converter 16, and the D / A converter 26, and is controlled by the system control circuit 50. The timing generation circuit 18 includes a multiple pixel simultaneous reset control circuit 1801, a first correction readout control circuit 1802, an accumulation control circuit 1803, an image readout control circuit 1804, and a second correction readout control circuit 1805. . In the present embodiment, the second correction reading control circuit 1805 is not used.

画像処理・補正回路22は、A/D変換器16で得られたデータ(デジタル信号)に対して所定の補正処理や画素補間処理や色変換処理を行う。画像メモリ24には、画像処理・補正回路22で処理されたデータ(画像データ)が記憶される。D/A変換器26は、画像処理・補正回路22から出力されるデジタル信号をアナログ信号に変換する。
画像表示部28は、ライブビュー画像等を表示するものである。画像表示部28は、例えば、TFT方式のLCD(Liquid Crystal Display)である。画像メモリ24に書き込まれた表示用の画像データは、D/A変換器26を介して画像表示部28に表示される。
The image processing / correction circuit 22 performs predetermined correction processing, pixel interpolation processing, and color conversion processing on the data (digital signal) obtained by the A / D converter 16. The image memory 24 stores data (image data) processed by the image processing / correction circuit 22. The D / A converter 26 converts the digital signal output from the image processing / correction circuit 22 into an analog signal.
The image display unit 28 displays a live view image or the like. The image display unit 28 is, for example, a TFT LCD (Liquid Crystal Display). The display image data written in the image memory 24 is displayed on the image display unit 28 via the D / A converter 26.

圧縮・伸長回路32は、画像データの圧縮・伸長を行う。
システム制御回路50は、画像処理装置100全体を制御する。システム制御回路50は、周知のCPU等を内蔵する。
モードダイアルスイッチ60は、ユーザが各種の機能撮影モードを設定するためのスイッチである。システム制御回路50は、モードダイアルスイッチ60の操作状態を検知して、自動撮影モード、プログラム撮影モード、シャッター速度優先撮影モード、及び絞り優先撮影モード等の何れかに機能撮影モードを切り替えて設定することが可能である。
The compression / decompression circuit 32 compresses / decompresses image data.
The system control circuit 50 controls the entire image processing apparatus 100. The system control circuit 50 incorporates a known CPU or the like.
The mode dial switch 60 is a switch for the user to set various function photographing modes. The system control circuit 50 detects the operation state of the mode dial switch 60 and switches and sets the functional shooting mode to any one of the automatic shooting mode, the program shooting mode, the shutter speed priority shooting mode, the aperture priority shooting mode, and the like. It is possible.

シャッタースイッチ(SW2)64は、撮影するときにユーザが操作するスイッチである。システム制御回路50は、シャッタースイッチ(SW2)64の操作状態を検知し、その操作状態に基づいて静止画の撮影を開始させる。
動画記録・ストップスイッチ67は、動画像の記録と停止をするときにユーザが操作するスイッチである。システム制御回路50は、動画記録・ストップスイッチ67の操作状態を検知する。システム制御回路50は、動画記録・ストップスイッチ67が押されたら、動画像の記録を開始し、動画記録、ストップスイッチ67が再度押されたら、動画像の記録を停止する。
The shutter switch (SW2) 64 is a switch operated by the user when shooting. The system control circuit 50 detects the operation state of the shutter switch (SW2) 64 and starts capturing a still image based on the operation state.
The moving image recording / stop switch 67 is a switch operated by the user when recording and stopping a moving image. The system control circuit 50 detects the operation state of the moving image recording / stop switch 67. The system control circuit 50 starts moving image recording when the moving image recording / stop switch 67 is pressed, and stops moving image recording when the moving image recording / stop switch 67 is pressed again.

ISO感度設定スイッチ68は、ISO感度を設定するときにユーザが操作するスイッチである。システム制御回路50は、ISO感度設定スイッチ68の操作状態を検知し、その操作状態に基づいて、撮像素子14或いは画像処理・補正回路22におけるゲインの設定を変更することによりISO感度を設定する。
シャッター秒時設定スイッチ69は、シャッター秒時(シャッター12の開閉動作の時間)を設定するときにユーザが操作するスイッチである。システム制御回路50は、シャッター秒時設定スイッチ69の操作状態を検知し、その操作状態に基づいて、シャッター12の開閉タイミングを変更することによりシャッター秒時を設定する。
The ISO sensitivity setting switch 68 is a switch operated by the user when setting the ISO sensitivity. The system control circuit 50 detects the operation state of the ISO sensitivity setting switch 68, and sets the ISO sensitivity by changing the gain setting in the image sensor 14 or the image processing / correction circuit 22 based on the operation state.
The shutter time setting switch 69 is a switch operated by the user when setting the shutter time (time for opening and closing the shutter 12). The system control circuit 50 detects the operation state of the shutter time setting switch 69, and sets the shutter time by changing the opening / closing timing of the shutter 12 based on the operation state.

電源スイッチ70は、撮像装置の電源のオン・オフをするときにユーザが設定するスイッチである。システム制御回路50は、電源スイッチ70の操作状態を検知し、その操作状態に基づいて、画像処理装置100の電源オン、電源オフの各モードを切り替えることが可能である。また、システム制御回路50は、電源スイッチ70の操作状態に基づいて、画像処理装置100に接続されたレンズユニット300・記録媒体200等の各種付属装置の電源オン、電源オフの各モードも切り替えることが可能である。   The power switch 70 is a switch set by the user when the imaging apparatus is turned on / off. The system control circuit 50 can detect the operation state of the power switch 70 and switch between the power-on and power-off modes of the image processing apparatus 100 based on the operation state. Further, the system control circuit 50 also switches the power-on and power-off modes of various accessory devices such as the lens unit 300 and the recording medium 200 connected to the image processing device 100 based on the operation state of the power switch 70. Is possible.

電源制御部80は、電池検出回路、DC−DCコンバータ、及び通電するブロックを切り替えるスイッチ回路等を備えて構成されている。システム制御回路50は、電源制御部80を介して、電池の装着の有無、電池の種類、及び電池残量の検出を行い、その検出の結果に基づいてDC−DCコンバータを制御し、必要な電圧を必要な期間、記録媒体200を含む各部に供給する。
電源部86は、アルカリ電池やリチウム電池等の一次電池、Li電池等の二次電池、及びACアダプタ等を備える。コネクタ82は、画像処理装置100の本体側との接続を行うコネクタである。コネクタ84は、電源部86との接続を行うコネクタである。コネクタ82、84により画像処理装置100の本体と電源部86とが相互に電気的に接続される。
The power control unit 80 includes a battery detection circuit, a DC-DC converter, a switch circuit that switches a block to be energized, and the like. The system control circuit 50 detects the presence / absence of a battery, the type of battery, and the remaining battery level via the power supply control unit 80, and controls the DC-DC converter based on the detection result. A voltage is supplied to each unit including the recording medium 200 for a necessary period.
The power supply unit 86 includes a primary battery such as an alkaline battery or a lithium battery, a secondary battery such as a Li battery, and an AC adapter. The connector 82 is a connector for connecting to the main body side of the image processing apparatus 100. The connector 84 is a connector that connects to the power supply unit 86. The main body of the image processing apparatus 100 and the power supply unit 86 are electrically connected to each other through the connectors 82 and 84.

インターフェース90は、メモリカードやハードディスク等の記録媒体200とのインターフェースである。コネクタ92は、メモリカードやハードディスク等の記録媒体との接続を行うコネクタである。
撮像レンズ314からの光線は、ミラー130、132を介して光学ファインダ104に入射される。光学ファインダ104は、ミラー130が光軸にあるときには、入射光を結像する。これにより、ユーザは、撮影する静止画像の構図を確認することが可能である。レンズマウント106は、画像処理装置100とレンズユニット300とを物理的につなぐ接続部分になる。インターフェース120は、レンズユニット300と電気信号で通信するためのインターフェースである。コネクタ122は、画像処理装置100をレンズユニット300と電気的に接続するコネクタである。
The interface 90 is an interface with the recording medium 200 such as a memory card or a hard disk. The connector 92 is a connector for connecting to a recording medium such as a memory card or a hard disk.
Light rays from the imaging lens 314 are incident on the optical viewfinder 104 via the mirrors 130 and 132. The optical viewfinder 104 forms an image of incident light when the mirror 130 is on the optical axis. Thereby, the user can confirm the composition of the still image to be shot. The lens mount 106 is a connection part that physically connects the image processing apparatus 100 and the lens unit 300. The interface 120 is an interface for communicating with the lens unit 300 using an electrical signal. The connector 122 is a connector that electrically connects the image processing apparatus 100 to the lens unit 300.

次に、レンズユニット300の内部について説明する。
コネクタ322は、レンズユニット300を画像処理装置100と電気的に接続するコネクタである。レンズ制御部320は、コネクタ322を介して、画像処理装置100からの信号を受ける。レンズ制御部320は、この信号により、撮像レンズ314の光軸上での位置を変更しフォーカスを制御する。同じようにレンズ制御部320は、画像処理装置100からの信号を受け、絞り312の大きさを制御する。
続いて記録媒体200の内部について説明する。
記録部207は、半導体メモリや磁気ディスク等から構成される。コネクタ206は、画像処理装置100との接続を行う。
Next, the inside of the lens unit 300 will be described.
The connector 322 is a connector that electrically connects the lens unit 300 to the image processing apparatus 100. The lens control unit 320 receives a signal from the image processing apparatus 100 via the connector 322. Based on this signal, the lens control unit 320 changes the position of the imaging lens 314 on the optical axis and controls the focus. Similarly, the lens control unit 320 receives a signal from the image processing apparatus 100 and controls the size of the diaphragm 312.
Next, the inside of the recording medium 200 will be described.
The recording unit 207 includes a semiconductor memory, a magnetic disk, and the like. The connector 206 connects to the image processing apparatus 100.

次に、静止画像を撮影する場合の撮像装置の動作の一例を説明する。
まず、電源スイッチ70が押されたら、システム制御回路50は、撮像装置の電源をオンする。電源が立ちあがった後、ユーザがシャッタースイッチ(SW2)64を押すと、システム制御回路50は、静止画撮影のために各部を制御する。例えば、システム制御回路50は、レンズ制御部320を介して、撮像レンズ314の位置と絞り312の大きさを、ユーザによる設定に基づいて変更する。また、システム制御回路50は、光を撮像素子14に光を導くため、光路にかからないようにミラー130を移動する。さらに、システム制御回路50は、シャッター秒時設定に基づいた期間、シャッター12が開くように、シャッター12の動作を制御する。
Next, an example of the operation of the imaging device when shooting a still image will be described.
First, when the power switch 70 is pressed, the system control circuit 50 turns on the power of the imaging apparatus. When the user presses the shutter switch (SW2) 64 after the power is turned on, the system control circuit 50 controls each unit for still image shooting. For example, the system control circuit 50 changes the position of the imaging lens 314 and the size of the diaphragm 312 via the lens control unit 320 based on settings by the user. Further, the system control circuit 50 moves the mirror 130 so as not to enter the optical path in order to guide the light to the image sensor 14. Furthermore, the system control circuit 50 controls the operation of the shutter 12 so that the shutter 12 opens for a period based on the shutter time setting.

撮像レンズ314に入射した光線は、絞り312、レンズマウント313、106及びシャッター12を通じて撮像素子14に光学像として結像される。撮像素子14は、結像された光の信号を電気信号に変換する。この電気信号は、システム制御回路50の指示によりA/D変換器16でアナログ信号からデジタル信号に変換される。このデジタル信号は、画像処理・補正回路22で、補正処理、画像処理が施され、画像データとして画像メモリ24に書き込まれる。
画像メモリ24に書き込まれた画像データは、システム制御回路50からの指示に基づき圧縮・伸長回路32で圧縮される。圧縮された画像データは、インターフェース90及びコネクタ92、206を介して記録部207に記録される。
The light beam that has entered the imaging lens 314 is formed as an optical image on the imaging device 14 through the aperture 312, the lens mounts 313 and 106, and the shutter 12. The image sensor 14 converts the imaged light signal into an electrical signal. This electrical signal is converted from an analog signal to a digital signal by the A / D converter 16 in accordance with an instruction from the system control circuit 50. The digital signal is subjected to correction processing and image processing by the image processing / correction circuit 22 and is written in the image memory 24 as image data.
The image data written in the image memory 24 is compressed by the compression / decompression circuit 32 based on an instruction from the system control circuit 50. The compressed image data is recorded in the recording unit 207 via the interface 90 and the connectors 92 and 206.

図2は、撮像素子14の構成の一例を簡略化して示した図である。図2(a)は、撮像素子14の構成の全体を示す図であり、図2(b)は、撮像素子14の画素203を種類別に示した図である。
図2(a)において、撮像素子14は、2次元マトリクス状に配置された複数の画素203を備えている。ここではマトリクス状の垂直方向の並びを「列」と呼び、水平方向の並びを「行」と呼ぶ。垂直走査回路202は、各行の電荷の読み出しに必要な信号を各画素203の回路に出力し、各画素の画像信号を列出力線の一例である垂直出力線310に信号を出力させる。垂直出力線310に出力された各画素の画像信号は、各垂直出力線310につながっている列回路204を介して水平走査回路201に出力される。水平走査回路201は、1行分の画素203の画像信号の出力を水平方向に順次出力する。本実施形態では、以上のようにして画像信号読み出し動作が行われる。
また、図2(b)に示すように、撮像素子14の画素203は、シャッター12を開けても遮光され露光しない(すなわち、常時遮光された)オプティカルブラック画素部210と、シャッター12を開けると露光する開口画素部220との何れかに属する。
FIG. 2 is a diagram schematically illustrating an example of the configuration of the image sensor 14. FIG. 2A is a diagram illustrating the entire configuration of the image sensor 14, and FIG. 2B is a diagram illustrating the pixels 203 of the image sensor 14 by type.
In FIG. 2A, the imaging device 14 includes a plurality of pixels 203 arranged in a two-dimensional matrix. Here, a matrix-like vertical arrangement is called a “column”, and a horizontal arrangement is called a “row”. The vertical scanning circuit 202 outputs a signal necessary for reading out charges in each row to the circuit of each pixel 203, and causes the image signal of each pixel to be output to a vertical output line 310 which is an example of a column output line. The image signal of each pixel output to the vertical output line 310 is output to the horizontal scanning circuit 201 via the column circuit 204 connected to each vertical output line 310. The horizontal scanning circuit 201 sequentially outputs the image signals of the pixels 203 for one row in the horizontal direction. In the present embodiment, the image signal reading operation is performed as described above.
Further, as shown in FIG. 2B, the pixel 203 of the image sensor 14 is shielded from light even when the shutter 12 is opened and is not exposed (that is, always shielded from light), and the shutter 12 is opened. It belongs to any one of the aperture pixel portions 220 to be exposed.

図3は、画素203の構成の一例を詳細に示す図である。
フォトダイオード304にて発生及び蓄積された電荷は、転送制御信号301に基づく転送スイッチ305の動作によって蓄積容量307に蓄積される。ソースフォロアアンプ308は、蓄積容量307に蓄積された信号電荷を電圧増幅し、増幅電圧に変換する。図3に示す例では、リセットスイッチ306と、蓄積容量307と、ソースフォロアアンプ308とでフローティングディフージョンアンプを構成している。
ソースフォロアアンプ308の出力は、行選択制御信号303に基づく行選択スイッチ309の制御により垂直出力線310に接続される。フォトダイオード304又は蓄積容量307に蓄積されている不要な電荷をリセットする場合には、リセット制御信号302に基づくリセットスイッチ306の制御によりリセットが実行される。転送制御信号301、リセット制御信号302、及び行選択制御信号303は、垂直走査回路202から各行にそれぞれ出力される。
FIG. 3 is a diagram illustrating an example of the configuration of the pixel 203 in detail.
Charges generated and stored in the photodiode 304 are stored in the storage capacitor 307 by the operation of the transfer switch 305 based on the transfer control signal 301. The source follower amplifier 308 performs voltage amplification on the signal charge stored in the storage capacitor 307 and converts it to an amplified voltage. In the example shown in FIG. 3, the reset switch 306, the storage capacitor 307, and the source follower amplifier 308 form a floating diffusion amplifier.
The output of the source follower amplifier 308 is connected to the vertical output line 310 under the control of the row selection switch 309 based on the row selection control signal 303. When resetting unnecessary charges stored in the photodiode 304 or the storage capacitor 307, the reset is executed by the control of the reset switch 306 based on the reset control signal 302. The transfer control signal 301, the reset control signal 302, and the row selection control signal 303 are output from the vertical scanning circuit 202 to each row.

図4は、撮像素子の固定パターンノイズの一例を示す図である。
前述した画素信号の読み出し手順のように、ある行の画素203群の出力は、各画素203に接続されている垂直出力線310に出力され、列回路204を介して、水平走査回路201に出力される。その際、1行の各列の画素203の画像信号は、各列の垂直出力線310と列回路204とを通る。撮像素子14の製造ばらつきなどの差から、全ての画素203を遮光して各画素203の画像信号を読み出し、各画素203の画像信号を列ごとに平均すると、各列で、各画素203の画像信号の平均のレベルに差が表れる。これをダークシェーディングレベルと呼ぶ。各列でのダークシェーディングレベルを補正するため、補正データが必要になる。
FIG. 4 is a diagram illustrating an example of fixed pattern noise of the image sensor.
As in the pixel signal readout procedure described above, the output of the group of pixels 203 is output to the vertical output line 310 connected to each pixel 203 and output to the horizontal scanning circuit 201 via the column circuit 204. Is done. At that time, the image signal of the pixel 203 in each column of one row passes through the vertical output line 310 and the column circuit 204 in each column. From the difference in manufacturing variation of the image sensor 14, all the pixels 203 are shielded and the image signal of each pixel 203 is read out, and the image signal of each pixel 203 is averaged for each column. A difference appears in the average level of the signal. This is called the dark shading level. Correction data is necessary to correct the dark shading level in each column.

例えば、図2に示した撮像素子14の特定の列y、zの各画素203の画像信号の平均のレベルを、図4(a)、(b)に示す。撮像素子14を遮光したときのレベルが目標のデジタル値になるように、A/D変換器16や画像処理・補正回路22でレベルを補正する。目標のデジタル値を目標黒レベルとする。
図4(a)に示すように、y列では、全ての画素203を遮光した時の各画素203の画像信号の平均のレベル(出力レベル)が、目標黒レベルよりも大きな値を有する。よって、図4(b)に示すように、目標黒レベルよりも小さな値を持つ補正レベルがy列に対して設定される。一方、z列では、図4(a)に示すように、出力レベルが、目標黒レベルよりも小さな値を有する。よって、図4(b)に示すように、目標黒レベルよりも大きな値を持つ補正レベルがz列に対して設定される。前述の様に、補正後の出力が目標黒レベルになるように、補正用データを持つ。
以下、図1〜図4までで説明した撮像装置、撮像素子の構成・処理、現象を踏まえた上で、本実施形態の撮像装置の動作の一例を説明する。
For example, the average level of the image signal of each pixel 203 in a specific column y and z of the image sensor 14 shown in FIG. 2 is shown in FIGS. The level is corrected by the A / D converter 16 and the image processing / correction circuit 22 so that the level when the image sensor 14 is shielded from light becomes the target digital value. The target digital value is set as the target black level.
As shown in FIG. 4A, in the y column, the average level (output level) of the image signal of each pixel 203 when all the pixels 203 are shielded from light has a value larger than the target black level. Therefore, as shown in FIG. 4B, a correction level having a value smaller than the target black level is set for the y column. On the other hand, in the z column, as shown in FIG. 4A, the output level has a value smaller than the target black level. Therefore, as shown in FIG. 4B, a correction level having a value larger than the target black level is set for the z column. As described above, correction data is provided so that the corrected output becomes the target black level.
Hereinafter, an example of the operation of the imaging apparatus according to the present embodiment will be described based on the imaging apparatus, the configuration / process of the imaging element, and the phenomenon described with reference to FIGS.

図5は、本実施形態の撮像装置の撮像素子14の駆動シーケンスの一例を説明する図である。図5(a)は、上記補正用データを生成するための補正用信号の読み出しの方が、画像を形成するための複数の画素における電荷の蓄積よりも早く終了する場合の撮像素子14の駆動シーケンスの一例を説明する図である。図5(b)は、画像を形成するための複数の画素における電荷の蓄積の方が、上記補正用データを生成するための補正用信号の読み出しよりも早く終了する場合の撮像素子14の駆動シーケンスの一例を説明する図である。図5において、横軸が時間になり、各ブロックが撮像素子14の状態を示している。また、図6は、静止画像を撮影する際の撮像装置の動作の一例を説明するフローチャートである。
システム制御回路50は、ユーザによりシャッタースイッチ64が押されたことを検知すると、撮像素子14をスタンバイ状態501にする(ステップS601)。
FIG. 5 is a diagram illustrating an example of a driving sequence of the image sensor 14 of the imaging apparatus according to the present embodiment. FIG. 5A shows the driving of the image sensor 14 when the reading of the correction signal for generating the correction data is completed earlier than the charge accumulation in a plurality of pixels for forming an image. It is a figure explaining an example of a sequence. FIG. 5B shows the driving of the image sensor 14 when the accumulation of charges in a plurality of pixels for forming an image ends earlier than the reading of the correction signal for generating the correction data. It is a figure explaining an example of a sequence. In FIG. 5, the horizontal axis indicates time, and each block indicates the state of the image sensor 14. FIG. 6 is a flowchart for explaining an example of the operation of the imaging apparatus when taking a still image.
When the system control circuit 50 detects that the user has pressed the shutter switch 64, the system control circuit 50 places the image sensor 14 in the standby state 501 (step S601).

次に、システム制御回路50は、スタンバイ状態501から、撮像素子14の複数の画素を同時にリセットする複数画素同時リセット状態502に必要な設定が終わったら、静止画像を取得するために、撮像素子14を複数画素同時リセット状態502にする。複数画素同時リセット状態502では、システム制御回路50は、複数画素同時リセット制御回路1801を制御して、以下の複数画素同時リセットを実行する(ステップS602)。すなわち、システム制御回路50は、撮像素子14の開口画素部220のリセット制御信号302と転送制御信号301を制御して、本画像を読み出す。このために、システム制御回路50は、複数の画素のそれぞれにおけるフォトダイオード304及び蓄積容量307に蓄積されている不要な電荷を一括してリセット(除去)する。ここでは、複数画素同時リセットの動作を、開口画素部220の画素203について行うようにしているが、オプティカルブラック画素部210の一部又は全ての画素203を共にリセットしてもよい。複数画素同時リセット状態502は、リセット後の電源が安定する期間も含んでいる。   Next, the system control circuit 50 completes the necessary setting from the standby state 501 to the multiple pixel simultaneous reset state 502 in which a plurality of pixels of the image sensor 14 are simultaneously reset, in order to acquire a still image, the image sensor 14. Is set to a multiple pixel simultaneous reset state 502. In the multiple pixel simultaneous reset state 502, the system control circuit 50 controls the multiple pixel simultaneous reset control circuit 1801 to execute the following multiple pixel simultaneous reset (step S602). That is, the system control circuit 50 reads the main image by controlling the reset control signal 302 and the transfer control signal 301 of the aperture pixel unit 220 of the image sensor 14. Therefore, the system control circuit 50 collectively resets (removes) unnecessary charges accumulated in the photodiode 304 and the storage capacitor 307 in each of the plurality of pixels. Here, the operation of simultaneously resetting a plurality of pixels is performed on the pixels 203 of the aperture pixel unit 220, but a part or all of the pixels 203 of the optical black pixel unit 210 may be reset together. The multi-pixel simultaneous reset state 502 includes a period during which the power supply after reset is stable.

複数画素同時リセット状態502では、複数画素同時リセットを行う(選択している)全ての画素203のリセットスイッチ306が動作し、さらに電荷のリセットにより多数の電荷が移動する。このため、電源(電圧)が変動する可能性が高い。よって、複数画素同時リセットを実行しているときには、撮像素子14からの画像信号の読み出し動作をしない方が望ましい。
複数画素同時リセットが終了し、電源等が安定したら、システム制御回路50は、補正用信号読み出し動作と電荷の蓄積動作とを同時に開始する。補正用信号読み出し動作とは、補正用データ読み出し状態503における撮像素子14の固定パターンノイズを補正するための補正用信号を撮像素子14から読み出す動作である。電荷の蓄積動作は、蓄積状態504における撮像素子14の複数の画素のそれぞれで行われる。
In the multiple pixel simultaneous reset state 502, the reset switches 306 of all the pixels 203 that perform multiple pixel simultaneous reset (selected) operate, and a large number of charges are moved by resetting the charges. For this reason, the power supply (voltage) is likely to fluctuate. Therefore, it is desirable not to perform an image signal readout operation from the image sensor 14 when performing a multiple pixel simultaneous reset.
When the simultaneous reset of the plurality of pixels is completed and the power supply and the like are stabilized, the system control circuit 50 starts the correction signal readout operation and the charge accumulation operation simultaneously. The correction signal reading operation is an operation of reading a correction signal for correcting the fixed pattern noise of the image sensor 14 in the correction data read state 503 from the image sensor 14. The charge accumulation operation is performed in each of the plurality of pixels of the image sensor 14 in the accumulation state 504.

補正用データ読み出し状態503では、システム制御回路50は、第1の補正用読み出し制御回路1802を制御して以下の処理を実行する。システム制御回路50は、常時遮光されている画素203(オプティカルブラック画素部210)の蓄積容量307に蓄積されている電荷を、ソースフォロアアンプ308で増幅電圧に変換する。そして、システム制御回路50は、行選択制御信号303に基づき行選択スイッチ309を制御して、当該画素203の画像信号を垂直出力線310へ出力させる。垂直出力線310に出力された画像信号は、各垂直出力線310に繋がっている列回路204を介して水平走査回路201に出力される。水平走査回路201は、1行分の画像信号を、補正用信号として水平方向に順次出力する。この操作が必要な回数だけ繰り返される(ステップS603、S604)。上記捜査に必要な回数分の遮光状態の画素203の行数がない場合は、一度読んだ遮光状態の画素203の行を繰り返し読み出してもよい。補正用信号の読み出しが終了したら(ステップS604のYes)、読み出し動作を停止する。図5(a)に示すように、補正用信号の読み出しが終了したときに、補正用信号読み出し状態503の処理と並行して実行している蓄積状態504の処理が続いている場合、システム制御回路50は、第1の補正用読み出し制御回路1802の動作を停止させる。   In the correction data read state 503, the system control circuit 50 controls the first correction read control circuit 1802 to execute the following processing. The system control circuit 50 converts the charge stored in the storage capacitor 307 of the pixel 203 (optical black pixel unit 210) that is constantly shielded from light into an amplified voltage by the source follower amplifier 308. Then, the system control circuit 50 controls the row selection switch 309 based on the row selection control signal 303 to output the image signal of the pixel 203 to the vertical output line 310. The image signal output to the vertical output line 310 is output to the horizontal scanning circuit 201 via the column circuit 204 connected to each vertical output line 310. The horizontal scanning circuit 201 sequentially outputs image signals for one row in the horizontal direction as correction signals. This operation is repeated as many times as necessary (steps S603 and S604). If there are not as many rows of light-shielded pixels 203 as the number of times required for the investigation, the rows of light-shielded pixels 203 once read may be read repeatedly. When the reading of the correction signal is completed (Yes in step S604), the reading operation is stopped. As shown in FIG. 5A, when reading of the correction signal is completed, if the process of the accumulation state 504 that is executed in parallel with the process of the correction signal read state 503 is continued, the system control is performed. The circuit 50 stops the operation of the first correction readout control circuit 1802.

蓄積状態504では、システム制御回路50は、蓄積制御回路1803を制御して以下の処理を実行する。システム制御回路50は、撮像素子14の画素203の中で、補正用信号読み出し状態503の処理に使用していない画素203に対する転送制御信号301を制御して転送スイッチ305をオフする。そして、システム制御回路50は、ユーザにより設定されているシャッター秒時の期間、シャッター12を開けて露光状態にし、この期間が経過したらシャッター12を閉じる(ステップS605)。シャッター12の動作を終えたら(ステップS606でYes)、システム制御回路50は、蓄積制御回路1803を制御して、蓄積露光を完了する。
図5(b)に示すように、蓄積状態504が完了した後も補正用信号読み出し状態503が続いている場合、画像読み出し状態505に入れる状態(蓄積状態504の処理が完了した状態)で待機しておく。蓄積状態504は、露光しない状態なので蓄積状態504の処理を継続したままでも構わない。
In the accumulation state 504, the system control circuit 50 controls the accumulation control circuit 1803 to execute the following processing. The system control circuit 50 controls the transfer control signal 301 for the pixels 203 that are not used for processing in the correction signal readout state 503 among the pixels 203 of the image sensor 14 and turns off the transfer switch 305. Then, the system control circuit 50 opens the shutter 12 for the shutter time period set by the user to be in an exposure state, and closes the shutter 12 when this period has elapsed (step S605). When the operation of the shutter 12 is finished (Yes in step S606), the system control circuit 50 controls the accumulation control circuit 1803 to complete the accumulation exposure.
As shown in FIG. 5B, when the correction signal readout state 503 continues even after the accumulation state 504 is completed, it waits in a state where it enters the image readout state 505 (a state in which the processing of the accumulation state 504 is completed). Keep it. Since the accumulation state 504 is a state where no exposure is performed, the accumulation state 504 may be continued.

以上のようにして並行して実行していた補正用信号読み出し状態503の処理と、蓄積状態504の処理との両方共が終了したら(ステップS807でYes)、画像読み出し状態505の処理に移る(ステップS608)。画像読み出し状態505では、システム制御回路50は、画像読み出し制御回路1804を制御して以下の処理を実行する。まず、システム制御回路50は、転送制御信号301に基づき転送スイッチ305を作動させて、フォトダイオード304にて発生及び蓄積された電荷を蓄積容量307に蓄積させる。システム制御回路50は、蓄積容量307に蓄積された電荷を、ソースフォロアアンプ308で増幅電圧に変換し、行選択制御信号303に基づき行選択スイッチ309を制御して、当該電荷に基づく画像信号を垂直出力線310へ出力させる。垂直出力線310に出力された画像信号は、各垂直出力線310に繋がっている列回路204を介して水平走査回路201に出力される。水平走査回路201は、1行分の画像信号を、撮影画像信号として水平方向に順次出力する。   When both the processing of the correction signal readout state 503 and the processing of the accumulation state 504 that have been executed in parallel as described above are completed (Yes in step S807), the processing proceeds to the processing of the image readout state 505 ( Step S608). In the image reading state 505, the system control circuit 50 controls the image reading control circuit 1804 to execute the following processing. First, the system control circuit 50 operates the transfer switch 305 based on the transfer control signal 301 to store the charge generated and stored in the photodiode 304 in the storage capacitor 307. The system control circuit 50 converts the charge stored in the storage capacitor 307 into an amplified voltage by the source follower amplifier 308, controls the row selection switch 309 based on the row selection control signal 303, and outputs an image signal based on the charge. Output to the vertical output line 310. The image signal output to the vertical output line 310 is output to the horizontal scanning circuit 201 via the column circuit 204 connected to each vertical output line 310. The horizontal scanning circuit 201 sequentially outputs the image signals for one row in the horizontal direction as captured image signals.

以上のように本実施形態では、撮像素子14の開口画素部220を含む領域の複数の画素203に蓄積されている電荷を一括してリセットする処理を行う(複数画素同時リセット状態502)。これが終了してから、遮光されている画素203の画像信号の読み出し(補正用データ読み出し状態503)と、当該画素203以外の画素203に対する電荷の蓄積(蓄積状態504)とを同時に開始し、これらを並行して行う。したがって、電荷蓄積を、補正用データの読み出しを待たずに行える。このため、レリーズタイムラグが短縮できる。さらに補正用データ読み出し状態503の処理を、複数画素同時リセット状態502のときには行わないようにすることで、正確な補正用データの取得が可能になる。複数の画素の電荷を同時にリセットする構成の撮像装置においても、固定パターンノイズ除去用の補正用信号(補正用データ)の精度を保ちつつ、レリーズタイムラグを短縮することができる。   As described above, in the present embodiment, the process of collectively resetting the charges accumulated in the plurality of pixels 203 in the region including the aperture pixel portion 220 of the image sensor 14 is performed (multiple pixel simultaneous reset state 502). After this is completed, readout of the image signal of the pixel 203 that has been shielded from light (correction data readout state 503) and accumulation of charges in the pixels 203 other than the pixel 203 (accumulation state 504) are started simultaneously. In parallel. Therefore, charge accumulation can be performed without waiting for the reading of the correction data. For this reason, the release time lag can be shortened. Further, the correction data reading state 503 is not performed in the multiple pixel simultaneous reset state 502, whereby accurate correction data can be acquired. Even in an imaging apparatus configured to simultaneously reset the charges of a plurality of pixels, the release time lag can be shortened while maintaining the accuracy of a correction signal (correction data) for removing fixed pattern noise.

(第2の実施形態)
次に、本発明の第2の実施形態について説明する。第1の実施形態では、補正用信号読み出し状態503において、常時遮光されている画素203の画像信号の読み出しを行った。これに対し、本実施形態では、画素203から画像信号の読み出しをせずに垂直出力線310をある電位に固定(クランプ)して、補正用信号を読み出す。このように、本実施形態と第1の実施形態とでは、補正用信号読み出し状態503の処理の一部が主として異なる。したがって、本実施形態の説明において、第1の実施形態と同一の部分については、図1〜図6に付した符号と同一の符号を付す等して詳細な説明を省略する。
(Second Embodiment)
Next, a second embodiment of the present invention will be described. In the first embodiment, in the correction signal readout state 503, the image signal of the pixel 203 that is always shielded from light is read out. On the other hand, in the present embodiment, the correction signal is read by fixing (clamping) the vertical output line 310 to a certain potential without reading the image signal from the pixel 203. As described above, the present embodiment and the first embodiment mainly differ in part of the processing in the correction signal readout state 503. Therefore, in the description of the present embodiment, the same portions as those in the first embodiment are denoted by the same reference numerals as those in FIGS.

図7は、画素203及びその周辺の構成の一例を示す図である。また、図8は、静止画像を撮影する際の撮像装置の動作の一例を説明するフローチャートである。
システム制御回路50は、第2の補正用読み出し制御回路1805を制御して以下を実行する。まず、システム制御回路50は、垂直出力線固定電圧信号701を制御して垂直出力線固定電圧スイッチ702をオンする。システム制御回路50は、垂直出力線310を所定の電位に固定した状態で垂直出力線310の出力を、補正用信号として、列回路204を介して水平走査回路201に出力する。このとき、画素203に蓄積されている電荷の読み出しは停止される。水平走査回路201は、1行分の画像信号の出力を水平方向に順次出力する(ステップS801)。この他の動作は、第1の実施形態と同じである。尚、本実施形態では、第1の補正用読み出し制御回路1802を使用しない。
以上のようにすれば、第1の実施形態で説明した効果に加えて、補正用信号の読み出し動作において、補正用信号を取得するために、撮像素子14にオプティカルブラック画素部210を設ける必要がなくなるという効果が得られる。
FIG. 7 is a diagram illustrating an example of the configuration of the pixel 203 and its periphery. FIG. 8 is a flowchart illustrating an example of the operation of the imaging apparatus when capturing a still image.
The system control circuit 50 controls the second correction readout control circuit 1805 to execute the following. First, the system control circuit 50 controls the vertical output line fixed voltage signal 701 to turn on the vertical output line fixed voltage switch 702. The system control circuit 50 outputs the output of the vertical output line 310 to the horizontal scanning circuit 201 via the column circuit 204 as a correction signal in a state where the vertical output line 310 is fixed to a predetermined potential. At this time, reading of the charges accumulated in the pixel 203 is stopped. The horizontal scanning circuit 201 sequentially outputs the image signals for one row in the horizontal direction (step S801). Other operations are the same as those in the first embodiment. In the present embodiment, the first correction read control circuit 1802 is not used.
As described above, in addition to the effects described in the first embodiment, it is necessary to provide the optical black pixel unit 210 in the image sensor 14 in order to obtain the correction signal in the correction signal readout operation. The effect of disappearing is obtained.

(第3の実施形態)
次に、本発明の第3の実施形態を説明する。第1、第2の実施形態では、常時遮光されている画素203の画像信号の読み出し(補正用信号読み出し状態503)と、当該画素203以外の画素203に対する電荷の蓄積(蓄積状態504)とを同時に開始した。これに対し、本実施形態では、遮光されている画素203の画像信号の読み出し(補正用信号読み出し状態503)の開始を、当該画素203以外の画素203に対する電荷の蓄積(蓄積状態504)よりも遅らせるようにする。このように、本実施形態と、第1、第2の実施形態とは、常時遮光されている画素203の画像信号の読み出し(補正用信号読み出し状態503)の開始のタイミングに関する処理が主として異なる。したがって、本実施形態の説明において、第1、第2の実施形態と同一の部分については、図1〜図8に付した符号と同一の符号を付す等して詳細な説明を省略する。
(Third embodiment)
Next, a third embodiment of the present invention will be described. In the first and second embodiments, reading of the image signal of the pixel 203 that is always shielded (correction signal reading state 503) and accumulation of electric charges for the pixels 203 other than the pixel 203 (accumulation state 504) are performed. Started at the same time. On the other hand, in this embodiment, reading of the image signal of the light-shielded pixel 203 (correction signal reading state 503) is started more than charge accumulation (accumulation state 504) for the pixels 203 other than the pixel 203. Try to delay. As described above, the present embodiment is different from the first and second embodiments mainly in the processing related to the start timing of the image signal reading (correction signal reading state 503) of the pixel 203 that is always shielded from light. Therefore, in the description of the present embodiment, the same parts as those in the first and second embodiments are denoted by the same reference numerals as those in FIGS.

図9は、本実施形態の撮像装置の撮像素子14の駆動シーケンスの一例を説明する図である。また、図10は、静止画像を撮影する際の撮像装置の動作の一例を説明するフローチャートである。
システム制御回路50は、補正用信号の読み出しに必要な時間が予めわかっている場合、その時間と、設定された蓄積時間とに基づいて、補正用信号の読み出しを開始するタイミングを決定する。このとき、補正用信号読み出し状態503の開始のタイミングが、蓄積状態504の開始のタイミングよりも後になるようにする。
FIG. 9 is a diagram illustrating an example of a driving sequence of the image sensor 14 of the imaging apparatus according to the present embodiment. FIG. 10 is a flowchart for explaining an example of the operation of the imaging apparatus when capturing a still image.
When the time necessary for reading out the correction signal is known in advance, the system control circuit 50 determines the timing for starting the reading out of the correction signal based on the time and the set accumulation time. At this time, the start timing of the correction signal reading state 503 is set to be later than the start timing of the accumulation state 504.

本実施形態では、システム制御回路50は、複数画素同時リセット状態502が終了するタイミングと、設定された蓄積時間から、蓄積状態504の終了のタイミングを割り出す。そして、システム制御回路50は、この蓄積状態504の終了のタイミングと同じタイミングで補正用信号読み出し状態503が終了するように、補正用信号読み出し状態503の開始のタイミングを計算する。そして、システム制御回路50は、その計算の結果に基づいて、第1の補正用読み出し制御回路1802の制御を開始させる。第1の補正用読み出し制御回路1802の動作を開始させるまで、第1の補正用読みだし制御回路1802を待機状態にしておく(ステップS1001)。この他の動作は、第1の実施形態と同じである。尚、本実施形態でも、第1の実施形態と同様に、複数画素同時リセットが終了し、電源等が安定すると蓄積状態504における処理が開始されるようにする。
図9では、補正用信号読み出し状態503と蓄積状態504とが同時に終了するように、補正用信号読み出し状態503の処理を開始する場合を例に挙げて示している。
以上のようにすれば、第1、第2の実施形態で説明した効果に加えて、複数の画素203を同時にリセットすることの影響が、補正用信号の読み出しに及ぶことを、より少なくできるという効果が得られる。
尚、補正用信号読み出し状態503と蓄積状態504の処理を同時に終了させる必要はなく、補正用信号読み出し状態503の処理の方が、蓄積状態504の処理よりも前又は後に終了するようにしてもよい。ただし、画像読み出し状態505の処理が開始されるまでに、補正用信号読み出し状態503の処理と蓄積状態504の処理とが終了するようにする。
In the present embodiment, the system control circuit 50 calculates the end timing of the accumulation state 504 from the timing when the multi-pixel simultaneous reset state 502 ends and the set accumulation time. Then, the system control circuit 50 calculates the start timing of the correction signal readout state 503 so that the correction signal readout state 503 ends at the same timing as the end timing of the accumulation state 504. Then, the system control circuit 50 starts control of the first correction readout control circuit 1802 based on the calculation result. Until the operation of the first correction readout control circuit 1802 is started, the first correction readout control circuit 1802 is kept in a standby state (step S1001). Other operations are the same as those in the first embodiment. In this embodiment as well, as in the first embodiment, the processing in the accumulation state 504 is started when the simultaneous reset of a plurality of pixels is completed and the power source or the like is stabilized.
FIG. 9 shows an example in which the process of the correction signal readout state 503 is started so that the correction signal readout state 503 and the accumulation state 504 are completed at the same time.
In this manner, in addition to the effects described in the first and second embodiments, the influence of simultaneously resetting the plurality of pixels 203 can be reduced to the reading of the correction signal. An effect is obtained.
The correction signal reading state 503 and the accumulation state 504 need not be terminated at the same time. The correction signal reading state 503 may end before or after the accumulation state 504 processing. Good. However, the processing in the correction signal readout state 503 and the processing in the accumulation state 504 are completed before the processing in the image readout state 505 is started.

尚、前述した実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。   The above-described embodiments are merely examples of implementation in carrying out the present invention, and the technical scope of the present invention should not be construed in a limited manner. That is, the present invention can be implemented in various forms without departing from the technical idea or the main features thereof.

(その他の実施例)
本発明は、以下の処理を実行することによっても実現される。即ち、まず、以上の実施形態の機能を実現するソフトウェア(コンピュータプログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給する。そして、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)が当該コンピュータプログラムを読み出して実行する。
(Other examples)
The present invention is also realized by executing the following processing. That is, first, software (computer program) for realizing the functions of the above embodiments is supplied to a system or apparatus via a network or various storage media. Then, the computer (or CPU, MPU, etc.) of the system or apparatus reads and executes the computer program.

14 撮像素子、100 画像処理装置、203 画素   14 image sensor, 100 image processing device, 203 pixels

Claims (7)

2次元マトリクス状に配置された複数の画素を備えた撮像素子と、
前記複数の画素を同時にリセットしてから、前記複数の画素における電荷の蓄積動作と、前記撮像素子の固定パターンノイズを補正するための補正用信号を前記撮像素子から読み出す補正用信号読み出し動作とを並行して行うように制御する制御手段と、
を有することを特徴とする撮像装置。
An image sensor comprising a plurality of pixels arranged in a two-dimensional matrix;
After simultaneously resetting the plurality of pixels, a charge accumulation operation in the plurality of pixels and a correction signal read operation for reading out a correction signal for correcting fixed pattern noise of the image sensor from the image sensor. Control means for performing control in parallel;
An imaging device comprising:
前記撮像素子は、常時遮光されたオプティカルブラック画素と、開口画素とを有し、
前記制御手段は、前記オプティカルブラック画素に蓄積された電荷に基づく信号を、前記補正用信号として読み出すことを特徴とする請求項1に記載の撮像装置。
The image sensor has an optical black pixel that is always shielded from light, and an aperture pixel.
The image pickup apparatus according to claim 1, wherein the control unit reads a signal based on the electric charge accumulated in the optical black pixel as the correction signal.
前記2次元マトリクス状の列ごとに設けられ、それぞれ同一の列の画素が接続された複数の列出力線と、
前記列出力線の電位を所定の電位にクランプするクランプ手段と、を有し、
前記制御手段は、前記複数の画素に蓄積された電荷に基づく信号の前記列出力線への出力が停止された状態で前記クランプ手段により所定の電位にクランプされた前記列出力線の信号を、前記補正用信号として読み出すことを特徴とする請求項1に記載の撮像装置。
A plurality of column output lines provided for each column of the two-dimensional matrix, each having a pixel connected to the same column;
Clamping means for clamping the potential of the column output line to a predetermined potential;
The control means outputs a signal of the column output line clamped at a predetermined potential by the clamping means in a state where output to the column output line of a signal based on charges accumulated in the plurality of pixels is stopped. The image pickup apparatus according to claim 1, wherein the image pickup apparatus is read out as the correction signal.
前記制御手段は、前記複数の画素を同時にリセットしてから、前記補正用信号の読み出しと、前記電荷の蓄積とを同時に開始するように制御することを特徴とする請求項1〜3の何れか1項に記載の撮像装置。   4. The control unit according to claim 1, wherein the control unit controls the readout of the correction signal and the accumulation of the electric charges simultaneously after resetting the plurality of pixels at the same time. The imaging apparatus according to item 1. 前記制御手段は、前記電荷の蓄積の開始のタイミングよりも後に、前記補正用信号の読み出しを開始するように制御することを特徴とする請求項1〜3の何れか1項に記載の撮像装置。   The imaging apparatus according to claim 1, wherein the control unit performs control so that reading of the correction signal is started after a timing of starting to accumulate the charge. . 前記制御手段は、前記複数の画素に蓄積された電荷に基づく画像信号の読み出しが開始されるまでに、前記補正用信号の読み出しを終了するように制御することを特徴とする請求項1〜5の何れか1項に記載の撮像装置。   6. The control unit according to claim 1, wherein the control unit controls the reading of the correction signal to be completed before reading of the image signal based on the charges accumulated in the plurality of pixels is started. The imaging device according to any one of the above. 2次元マトリクス状に配置された複数の画素を備えた撮像素子を有する撮像装置の制御方法であって、
前記複数の画素を同時にリセットするリセット工程と、
前記撮像素子の固定パターンノイズを補正するための補正用信号を前記撮像素子から読み出す補正用信号読み出し工程と、
前記複数の画素に電荷を蓄積させる電荷蓄積工程と、
前記電荷蓄積工程により蓄積された電荷を画像信号として読み出す画像信号読み出し工程とを有し、
前記リセット工程によって前記複数の画素を同時にリセットしてから、前記電荷蓄積工程と、前記補正用信号読み出し工程とを並行して行うことを特徴とする撮像装置の制御方法。
A method for controlling an imaging apparatus having an imaging device including a plurality of pixels arranged in a two-dimensional matrix,
A reset step of simultaneously resetting the plurality of pixels;
A correction signal readout step of reading out a correction signal for correcting the fixed pattern noise of the image sensor from the image sensor;
A charge storage step of storing charge in the plurality of pixels;
An image signal readout step of reading out the charge accumulated in the charge accumulation step as an image signal,
An image pickup apparatus control method, comprising: simultaneously resetting the plurality of pixels in the resetting step, and performing the charge accumulation step and the correction signal reading step in parallel.
JP2011156592A 2011-07-15 2011-07-15 Imaging apparatus and imaging apparatus control method Pending JP2013026662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011156592A JP2013026662A (en) 2011-07-15 2011-07-15 Imaging apparatus and imaging apparatus control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011156592A JP2013026662A (en) 2011-07-15 2011-07-15 Imaging apparatus and imaging apparatus control method

Publications (1)

Publication Number Publication Date
JP2013026662A true JP2013026662A (en) 2013-02-04

Family

ID=47784585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011156592A Pending JP2013026662A (en) 2011-07-15 2011-07-15 Imaging apparatus and imaging apparatus control method

Country Status (1)

Country Link
JP (1) JP2013026662A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207904A (en) * 2014-04-21 2015-11-19 ルネサスエレクトロニクス株式会社 Solid-state imaging device and electronic apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008092282A (en) * 2006-10-02 2008-04-17 Nikon Corp Imaging apparatus
JP2008131127A (en) * 2006-11-17 2008-06-05 Olympus Corp Solid-state imaging apparatus
JP2010028676A (en) * 2008-07-23 2010-02-04 Canon Inc Imaging system, and driving method of solid-state imaging element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008092282A (en) * 2006-10-02 2008-04-17 Nikon Corp Imaging apparatus
JP2008131127A (en) * 2006-11-17 2008-06-05 Olympus Corp Solid-state imaging apparatus
JP2010028676A (en) * 2008-07-23 2010-02-04 Canon Inc Imaging system, and driving method of solid-state imaging element

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207904A (en) * 2014-04-21 2015-11-19 ルネサスエレクトロニクス株式会社 Solid-state imaging device and electronic apparatus
US20170118433A1 (en) * 2014-04-21 2017-04-27 Renesas Electronics Corporation Solid-state image sensing device and electronic device
US10038868B2 (en) 2014-04-21 2018-07-31 Renesas Electronics Corporation Solid-state image sensing device and electronic device

Similar Documents

Publication Publication Date Title
RU2609540C2 (en) Image capturing device and method of controlling image capturing device
US8300109B2 (en) Image sensing apparatus
US20100194958A1 (en) Imaging pickup apparatus and image pickup method
US11290648B2 (en) Image capture apparatus and control method thereof
JP2010028676A (en) Imaging system, and driving method of solid-state imaging element
JP5013811B2 (en) Imaging apparatus and correction method
JP5013812B2 (en) Imaging apparatus and correction method
JP4637029B2 (en) Imaging apparatus and control method thereof
JP5426891B2 (en) Imaging sensor and imaging apparatus
JP2010028488A (en) Imaging apparatus and control method for the same
JP2008300898A (en) Solid state imaging device and imaging system employing it
JP2013026662A (en) Imaging apparatus and imaging apparatus control method
JP2013192058A (en) Imaging apparatus
JP5127510B2 (en) IMAGING DEVICE AND IMAGING DEVICE CONTROL METHOD
JP2011182321A (en) Solid-state imaging apparatus, driving method and imaging apparatus
JP2010074547A (en) Image sensor driving unit and imaging apparatus
JP6355489B2 (en) Imaging device
JP2008118378A (en) Photographing device and its driving method
JP2008072512A (en) Photographing apparatus and its control method, and photographing system
JP2008042573A (en) Imaging apparatus, its control method, imaging system, and program
JP6463159B2 (en) IMAGING DEVICE, ITS CONTROL METHOD, PROGRAM, AND STORAGE MEDIUM
JP2013106231A (en) Imaging apparatus
JP6157291B2 (en) IMAGING DEVICE AND ITS CONTROL METHOD, IMAGING SYSTEM, PROGRAM, AND STORAGE MEDIUM
JP2012175331A (en) Imaging apparatus
US11019290B2 (en) Image capturing apparatus, control method therefor, and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150717

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20151208