JP2013026534A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2013026534A JP2013026534A JP2011161620A JP2011161620A JP2013026534A JP 2013026534 A JP2013026534 A JP 2013026534A JP 2011161620 A JP2011161620 A JP 2011161620A JP 2011161620 A JP2011161620 A JP 2011161620A JP 2013026534 A JP2013026534 A JP 2013026534A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- type
- diode
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、同一の半導体基板内にIGBT領域とダイオード領域が混在している半導体装置に関する。 The present invention relates to a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate.
モータ等の電気的負荷に給電する給電装置は、IGBT(insulated gate bipolar transistor)素子と、FWD(free wheel diode)素子から構成される。従来は、別々に製造されたIGBT素子とダイオード素子を配線することによって、給電装置を構成していた。そこで、同一の半導体基板内に、IGBTが形成されている領域(IGBT領域)とFWDが形成されている領域(ダイオード領域)が混在している半導体装置が開発された。IGBTとFWDが同一半導体基板内に形成されている半導体装置を利用すると、給電装置を小型化することができる。 A power feeding device that feeds an electric load such as a motor includes an IGBT (insulated gate bipolar transistor) element and an FWD (free wheel diode) element. Conventionally, a power feeding device has been configured by wiring separately manufactured IGBT elements and diode elements. Accordingly, a semiconductor device has been developed in which a region where an IGBT is formed (IGBT region) and a region where a FWD is formed (diode region) are mixed in the same semiconductor substrate. When a semiconductor device in which the IGBT and the FWD are formed in the same semiconductor substrate is used, the power feeding device can be reduced in size.
特許文献1に、同一半導体基板内にIGBT領域とダイオード領域が混在している半導体装置が開示されている。特許文献1の図22と図23(本出願の図3に再掲する)に、IGBT領域J11の半導体基板内に形成されているp型のボディ層32の中間深さに、n型の分離層90を設けて、上部ボディ層32aと下部ボディ層32bに分離する技術が記載されている。p型の上部ボディ層32aとp型の下部ボディ層32bの間にn型の分離層90を挿入すると、IGBTのオン時に、正孔がドリフト層60からボディ層32とコンタクト領域22を経て表面電極1に排出されてしまう現象を抑制できる。分離層90を挿入することで、ドリフト層60内における伝導度変調現象を活発化することができ、IGBTのオン電圧を低下させることができる。
Patent Document 1 discloses a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate. 22 and 23 of Patent Document 1 (reprinted in FIG. 3 of the present application), an n-type isolation layer is formed at an intermediate depth of the p-
図3に再掲する半導体装置の場合、IGBT領域J11ではボディ層32が形成されており、ダイオード領域J12ではアノード層50が形成されている。
研究の結果、IGBTの特性を最適化するボディ層32の不純物濃度に比して、ダイオードの特性を最適化するアノード層50の不純物濃濃度の方が薄いことがわかってきた。すなわち、アノード層50の不純物濃濃度をボディ層32の不純物濃度に等しくすると、ダイオードに順方向の電流が流れている間にコンタクト領域42とアノード層50を経てドリフト層60に注入される正孔が過剰となり、ダイオードに印加している電圧が順方向から逆方向に反転したときに生じるリカバリー損失が大きくなってしまう。特許文献1の技術では、アノード層50の不純物濃濃度をボディ層32の不純物濃度よりも薄く設定することで、リカバリー損失の増大を防いでいる。
In the semiconductor device shown again in FIG. 3, the
As a result of research, it has been found that the impurity concentration of the
特許文献1に開示されている半導体装置を用いると、リカバリー損失の増大を防ぐことができる。しかしながら、そのために、IGBT領域J11の半導体構造とダイオード領域J12の半導体構造を大きく変えている。すなわちIGBT領域J11では分離層90が形成されているのに、ダイオード領域J12では分離層90が形成されていない。あるいは、IGBT領域J11ではボディ層32の不純物濃度が濃いのに、ダイオード領域J12ではアノード層50の不純物濃度が薄い。
When the semiconductor device disclosed in Patent Document 1 is used, an increase in recovery loss can be prevented. However, for this purpose, the semiconductor structure of the IGBT region J11 and the semiconductor structure of the diode region J12 are greatly changed. That is, although the
IGBT領域の半導体構造とダイオード領域の半導体構造が大きく変化している場合、特定位置に大きな電流集中が生じやすい。
例えばIGBTのオン時に、IGBT領域内における電流分布が均一とならず、IGBT領域の中央付近において大きな電流集中が生じやすい。IGBTのオン時に流れる電流がIGBT領域の広い範囲に均一に分散されずに特定位置に集中すると、アバランシェ耐量が低下する。あるいはダイオード領域に順方向の電流が流れる場合に、IGBT領域とダイオード領域の境界近傍のダイオード領域に大きな電流集中が生じやすい。ダイオードの順方向電流がダイオード領域の広い範囲に均一に分散されずに特定位置に集中すると、リカバリー耐量が低下する。
When the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are greatly changed, a large current concentration tends to occur at a specific position.
For example, when the IGBT is turned on, the current distribution in the IGBT region is not uniform, and a large current concentration is likely to occur near the center of the IGBT region. If the current that flows when the IGBT is on is not uniformly distributed over a wide range of the IGBT region but concentrated at a specific position, the avalanche resistance decreases. Alternatively, when a forward current flows through the diode region, a large current concentration is likely to occur in the diode region near the boundary between the IGBT region and the diode region. When the forward current of the diode is not uniformly distributed over a wide range of the diode region but concentrated at a specific position, the recovery tolerance is reduced.
本発明では、電流集中によって生じるアバランシェ耐量の低下、あるいは電流集中によって生じるリカバリー耐量の低下に対策する。種々に検討した結果、IGBT領域の半導体構造とダイオード領域の半導体構造を同一または類似する構造とすることで、IGBTのオン時に流れる電流の集中現象と、ダイオードの順方向電流の集中現象が緩和されるという知見が得られた。本発明では、その知見を活用する。 In the present invention, measures are taken against a decrease in avalanche resistance caused by current concentration or a reduction in recovery resistance caused by current concentration. As a result of various investigations, by making the semiconductor structure of the IGBT region and the semiconductor structure of the diode region the same or similar, the concentration phenomenon of current flowing when the IGBT is turned on and the concentration phenomenon of forward current of the diode are alleviated. The knowledge that In the present invention, the knowledge is utilized.
本発明は、同一半導体基板内にIGBT領域とダイオード領域が混在しているとともに表面電極と裏面電極を備えている半導体装置に関する。
本発明の半導体装置では、IGBT領域の半導体基板が、
(1)裏面電極に導通しているp型のコレクタ層と、
(2)コレクタ層上に積層されているn型のドリフト層と、
(3)ドリフト層上に積層されているp型の下部ボディ層と、
(4)下部ボディ層上に積層されているn型の分離層と、
(5)分離層上に積層されているとともに、表面電極に導通しているp型の上部ボディ層と、
(6)半導体基板の表面から上部ボディ層と分離層と下部ボディ層を貫通してドリフト層に達しているとともに、表面電極と半導体基板の双方から絶縁されているトレンチゲート電極と、
(7)上部ボディ層と下部ボディ層によってドリフト層から隔てられているとともにトレンチゲート電極に隣接する範囲に形成されており、表面電極に導通しているn型のエミッタ領域を備えている。
またダイオード領域の半導体基板が、
(1)裏面電極に導通しているn型のカソード層と、
(2)カソード層上に積層されているn型のドリフト層と、
(3)ドリフト層上に積層されているp型の下部アノード層と、
(4)下部アノード層上に積層されているn型の分離層と、
(5)分離層上に積層されているとともに、表面電極に導通しているp型の上部アノード層と、
(6)半導体基板の表面から上部アノード層と分離層と下部アノード層を貫通してドリフト層に達しているとともに、少なくても半導体基板から絶縁されているトレンチゲート電極を備えている。
The present invention relates to a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate and includes a front electrode and a back electrode.
In the semiconductor device of the present invention, the semiconductor substrate in the IGBT region is
(1) a p-type collector layer conducting to the back electrode;
(2) an n-type drift layer stacked on the collector layer;
(3) a p-type lower body layer stacked on the drift layer;
(4) an n-type separation layer stacked on the lower body layer;
(5) a p-type upper body layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode that reaches the drift layer from the surface of the semiconductor substrate through the upper body layer, the separation layer, and the lower body layer, and is insulated from both the surface electrode and the semiconductor substrate;
(7) An n-type emitter region is provided that is separated from the drift layer by the upper body layer and the lower body layer, is formed in a range adjacent to the trench gate electrode, and is electrically connected to the surface electrode.
The semiconductor substrate in the diode region
(1) an n-type cathode layer electrically connected to the back electrode;
(2) an n-type drift layer stacked on the cathode layer;
(3) a p-type lower anode layer stacked on the drift layer;
(4) an n-type separation layer laminated on the lower anode layer;
(5) a p-type upper anode layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode is provided which penetrates the upper anode layer, the separation layer, and the lower anode layer from the surface of the semiconductor substrate to reach the drift layer and is insulated from the semiconductor substrate at least.
上記の半導体装置は、IGBT領域ではボディ層の中間深さに分離層が形成されることによって下部ボディ層と上部ボディ層に分離される構造となっており、ダイオード領域ではアノード層の中間深さに分離層が形成されることによって下部アノード層と上部アノード層に分離される構造となっている。ここでは、ボディ層とアノード層という別の名称で説明しているが、実際にはともにp型の層であり、同一または類似の半導体層ということができる。上記の半導体装置は、IGBT領域の半導体構造とダイオード領域の半導体構造が同一または類似する構造であり、それゆえに、IGBTのオン時に流れる電流の集中現象が緩和され、ダイオードの順方向に流れる電流の集中現象が緩和される。電流集中によってアバランシェ耐量が低下したり、あるいは電流集中によってリカバリー耐量が低下したりすることを防止できる。 The above semiconductor device has a structure in which an isolation layer is formed at an intermediate depth of the body layer in the IGBT region to be separated into a lower body layer and an upper body layer, and an intermediate depth of the anode layer in the diode region. Thus, the separation layer is formed to separate the lower anode layer and the upper anode layer. Here, although the different names of the body layer and the anode layer are described, they are actually p-type layers and can be said to be the same or similar semiconductor layers. In the above semiconductor device, the semiconductor structure of the IGBT region is the same as or similar to the semiconductor structure of the diode region. Therefore, the concentration phenomenon of the current flowing when the IGBT is turned on is alleviated, and the current flowing in the forward direction of the diode is reduced. The concentration phenomenon is alleviated. It is possible to prevent the avalanche resistance from being reduced due to current concentration or the recovery resistance from being reduced due to current concentration.
アノード層の中間深さに分離層を形成することによって下部アノード層と上部アノード層に分離した構造とすると、p型の上部アノード層、n型の分離層、p型の下部アノード層、n型のドリフト層によって、pnpnのサイリスタ構造となってしまう。
不用意にサイリスタ構造を採用すると、表面電極に裏面電極よりも高い電圧が印加されているのに、ダイオード領域に順方向電流が流れないという問題が生じる。特にマイナス40度以下という低温環境で用いると、n型の分離層とp型の下部アノード層の間に形成されるnp界面のエネルギー障壁によって、表面電極から裏面電極に向かって流れて欲しい電流が流れないという現象が生じてしまう。
By forming a separation layer at an intermediate depth of the anode layer to separate the lower anode layer and the upper anode layer, a p-type upper anode layer, an n-type separation layer, a p-type lower anode layer, an n-type This drift layer results in a pnpn thyristor structure.
If the thyristor structure is inadvertently adopted, a problem arises in that a forward current does not flow in the diode region even though a higher voltage is applied to the front electrode than to the rear electrode. Especially when used in a low temperature environment of minus 40 degrees or less, the current desired to flow from the front electrode to the back electrode is caused by the energy barrier at the np interface formed between the n-type separation layer and the p-type lower anode layer. The phenomenon of not flowing will occur.
ダイオード領域に隣接する範囲の半導体基板の表面に臨む位置に、p型の表面層が形成されていることが多い。例えば、ダイオード領域に隣接する範囲に耐圧保持領域が確保されている場合には、耐圧保持構造を構成するp型の表面層が形成されている。あるいは、ダイオード領域に隣接する範囲にゲート配線が配置されている場合も、ゲート配線に対応する範囲にp型の表面層が形成されている。ダイオード領域に隣接する範囲にパッド領域が配置されている場合も、パッド領域に対応する範囲にp型の表面層が形成されている。 A p-type surface layer is often formed at a position facing the surface of the semiconductor substrate in a range adjacent to the diode region. For example, when a breakdown voltage holding region is secured in a range adjacent to the diode region, a p-type surface layer constituting the breakdown voltage holding structure is formed. Alternatively, even when the gate wiring is arranged in the range adjacent to the diode region, the p-type surface layer is formed in the range corresponding to the gate wiring. Even when the pad region is arranged in a range adjacent to the diode region, the p-type surface layer is formed in the range corresponding to the pad region.
半導体装置は小型化されており、ダイオード領域に隣接する範囲の半導体基板の表面に臨む位置に形成されているp型の表面層と、ダイオード領域に形成されているn型のカソード層の間隔が微細化している。この結果、表面電極に裏面電極より高い電圧が印加される場合には、p型の表面層とn型のカソード層で形成される寄生ダイオードがオンし、p型の表面層からn型のカソード層に正孔が注入される。この正孔が、n型の分離層とp型の下部アノード層の間に形成されるnp界面の近傍に蓄積され、np界面のエネルギー障壁を低くする。この結果、表面電極に裏面電極より高い電圧が印加される場合には、ダイオード領域において表面電極から裏面電極に向けて電流が流れる現象(ダイオードの順方向に電流が流れる現象)が得られる。pnpnのサイリスタ構造がダイオードとして動作する。
アノード層の中間深さに分離層を形成することによってpnpnのサイリスタ構造となってしまっても、半導体装置の小型化に伴って近接位置に配置されるようになったp型の表面層の影響によってサイリスタ構造がダイオードとして動作する現象が得られる。
The semiconductor device is miniaturized, and the distance between the p-type surface layer formed at the position facing the surface of the semiconductor substrate in the range adjacent to the diode region and the n-type cathode layer formed in the diode region is It is miniaturized. As a result, when a higher voltage is applied to the front electrode than the back electrode, the parasitic diode formed by the p-type surface layer and the n-type cathode layer is turned on, and the n-type cathode is turned on from the p-type surface layer. Holes are injected into the layer. These holes are accumulated in the vicinity of the np interface formed between the n-type separation layer and the p-type lower anode layer, thereby lowering the energy barrier at the np interface. As a result, when a voltage higher than that of the back electrode is applied to the front electrode, a phenomenon in which current flows from the front electrode to the back electrode in the diode region (a phenomenon in which current flows in the forward direction of the diode) is obtained. A pnpn thyristor structure operates as a diode.
Even if a pnpn thyristor structure is formed by forming a separation layer at an intermediate depth of the anode layer, the influence of the p-type surface layer that is arranged at a close position as the semiconductor device is miniaturized. Thus, the phenomenon that the thyristor structure operates as a diode is obtained.
pnpnのサイリスタ構造が確実にダイオードとして作動するようにするためには、n型のカソード層とp型の表面層の間隔を60μm以下とすればよい。
この場合、n型のカソード層とp型の表面層の間隔が正孔の拡散長以下となる。表面電極に裏面電極より高い電圧が印加される場合には、p型の表面層とn型のカソード層で形成される寄生ダイオードが確実にオンし、n型の分離層とp型の下部アノード層の間に形成されるnp界面のエネルギー障壁を確実に下げ、表面電極から裏面電極に向けて電流が流れる現象を確実に得ることができる。
In order to ensure that the pnpn thyristor structure operates as a diode, the distance between the n-type cathode layer and the p-type surface layer may be 60 μm or less.
In this case, the distance between the n-type cathode layer and the p-type surface layer is equal to or less than the hole diffusion length. When a higher voltage is applied to the front electrode than the back electrode, the parasitic diode formed by the p-type surface layer and the n-type cathode layer is reliably turned on, and the n-type separation layer and the p-type lower anode are turned on. The energy barrier at the np interface formed between the layers can be reliably lowered, and a phenomenon in which a current flows from the front electrode to the back electrode can be reliably obtained.
IGBT領域のドリフト層とダイオード領域のドリフト層が同一であり、IGBT領域の下部ボディ層とダイオード領域の下部アノード層が同一であり、IGBT領域の分離層とダイオード領域の分離層が同一であり、IGBT領域の上部ボディ層とダイオード領域の上部アノード層が同一であることが好ましい。
ここで、層が同一であるとは、層の深さが同一であり、かつ層に含まれる不純物の成分と濃度が等しいことをいう。すなわち、同一不純物濃度の層がIGBT領域からダイオード領域にまで拡がっていることをいう。
上記構成が満たされていると、IGBT領域の半導体構造とダイオード領域の半導体構造が同一または類似し、IGBTのオン時にはIGBT領域の広い範囲に均一に分散して電流が流れ、ダイオードに順方向電流が流れる時にはダイオード領域の広い範囲に均一に分散して順方向電流が流れる。電流集中が緩和され、アバランシェ耐量とリカバリー耐量が改善される。
The drift layer of the IGBT region and the drift layer of the diode region are the same, the lower body layer of the IGBT region and the lower anode layer of the diode region are the same, the isolation layer of the IGBT region and the isolation layer of the diode region are the same, The upper body layer in the IGBT region and the upper anode layer in the diode region are preferably the same.
Here, the same layer means that the depth of the layer is the same and the concentration of the impurity component contained in the layer is equal. That is, the layer having the same impurity concentration extends from the IGBT region to the diode region.
When the above configuration is satisfied, the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are the same or similar, and when the IGBT is turned on, the current flows evenly distributed over a wide range of the IGBT region, and the forward current flows to the diode. When the current flows, the forward current flows evenly distributed over a wide area of the diode region. Current concentration is relaxed, and avalanche resistance and recovery resistance are improved.
n型のエミッタ領域がIGBT領域のみならずダイオード領域にまで形成されていてもよい。この場合には、IGBT領域のトレンチゲート電極とダイオード領域のトレンチゲート電極を絶縁しておく。
IGBT領域のトレンチゲート電極とダイオード領域のトレンチゲート電極を絶縁しておけば、ダイオード領域にまでn型のエミッタ領域が形成されていても、IGBT領域のトレンチゲート電極にオン電圧を印加した時にダイオード領域のトレンチゲート電極にはオン電圧が印加されないようにすることができるので、ダイオード領域がIGBT領域として動作しないようにすることができる。ダイオード領域にまでn型のエミッタ領域を形成すると(IGBT領域におけるエミッタ領域と同種パターンの領域であるという意味ではエミッタ領域であるが、エミッタとして機能しないことからエミッタ領域ということはできない。本明細書では、エミッタ対応領域という)、IGBT領域の半導体構造とダイオード領域の半導体構造が同一または極めて類似し、IGBTにオン電流が流れる場合にはIGBT領域の広い範囲に分散して電流が流れ、ダイオードに順方向電流が流れる場合にはダイオード領域の広い範囲に分散して順方向電流が流れる。電流集中が効果的に緩和され、アバランシェ耐量とリカバリー耐量が改善される。
なおIGBT領域のトレンチゲート電極とダイオード領域のトレンチゲート電極が絶縁されている場合、ダイオード領域のトレンチゲート電極にエミッタ領域の電圧(すなわち表面電極の電圧)が印加されていると、ダイオード領域の動作が安定する。
The n-type emitter region may be formed not only in the IGBT region but also in the diode region. In this case, the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated.
If the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated, even if an n-type emitter region is formed in the diode region, the diode is applied when an on-voltage is applied to the trench gate electrode in the IGBT region. Since the on-voltage can be prevented from being applied to the trench gate electrode in the region, the diode region can be prevented from operating as the IGBT region. When an n-type emitter region is formed in the diode region (in the sense that it is a region having the same pattern as the emitter region in the IGBT region, it is an emitter region, but it cannot be called an emitter region because it does not function as an emitter. In this case, the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are the same or very similar, and when an on-current flows through the IGBT, the current flows in a wide range of the IGBT region and flows into the diode. When a forward current flows, the forward current flows in a wide range of the diode region. Current concentration is effectively relaxed, and avalanche resistance and recovery resistance are improved.
In addition, when the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated, if the voltage of the emitter region (that is, the voltage of the surface electrode) is applied to the trench gate electrode in the diode region, the operation of the diode region Is stable.
ダイオード領域の半導体基板にはn型のエミッタ対応領域を形成しない構造としてもよい。この場合は、IGBT領域のトレンチゲート電極とダイオード領域のトレンチゲート電極を絶縁しておく必要が必ずしもない。この構造によると、ダイオード領域がIGBT領域として作動しないようにできる。また、n型のエミッタ領域の有無を除けば、IGBT領域の半導体構造とダイオード領域の半導体構造が同一または類似する。IGBTにオン電流が流れる場合にはIGBT領域の広い範囲に分散して電流が流れ、ダイオードに順方向電流が流れる場合にはダイオード領域の広い範囲に分散して順方向電流が流れる。電流集中が効果的に緩和され、アバランシェ耐量とリカバリー耐量が改善される。 A structure in which an n-type emitter corresponding region is not formed in the semiconductor substrate in the diode region may be employed. In this case, it is not always necessary to insulate the trench gate electrode in the IGBT region from the trench gate electrode in the diode region. According to this structure, the diode region can be prevented from operating as the IGBT region. Except for the presence or absence of the n-type emitter region, the semiconductor structure of the IGBT region and the semiconductor structure of the diode region are the same or similar. When an on-current flows through the IGBT, the current flows in a wide range of the IGBT region, and when a forward current flows through the diode, the forward current flows in a wide range of the diode region. Current concentration is effectively relaxed, and avalanche resistance and recovery resistance are improved.
本発明によると、IGBT領域とダイオード領域が混在している半導体装置がダイオードとして動作する場合のリカバリー損失を減少させることができ、半導体装置のアバランシェ耐量とリカバリー耐量を改善することができる。 According to the present invention, it is possible to reduce recovery loss when a semiconductor device in which an IGBT region and a diode region coexist operate as a diode, and to improve the avalanche resistance and recovery resistance of the semiconductor device.
以下に説明する実施例の主要な特徴を列記しておく。
(特徴1)アノード層の中間深さにあって上部アノード層と下部アノード層に分離する分離層が、表面p型層62の中間深さに沿って伸びている。
(特徴2)表面電極が、IGBT領域からダイオード領域まで伸びている。
(特徴3)裏面電極が、IGBT領域からダイオード領域まで伸びている。
The main features of the embodiments described below are listed.
(Characteristic 1) A separation layer that is at an intermediate depth of the anode layer and separates into an upper anode layer and a lower anode layer extends along the intermediate depth of the surface p-
(Feature 2) The surface electrode extends from the IGBT region to the diode region.
(Feature 3) The back electrode extends from the IGBT region to the diode region.
(第1実施例)
図1を参照して本発明を具現化した第1実施例の半導体装置B1を説明する。本実施例の半導体装置B1では、同一半導体基板2内に、IGBT領域J1とダイオード領域J2と耐圧保持領域J3が混在している。
半導体基板2の表面に、表面電極1が形成されている。表面電極1は、IGBT領域J1の表面からダイオード領域J2の表面を経て耐圧保持領域J3の表面にまで連続して伸びている。半導体基板2の裏面に、裏面電極3が形成されている。裏面電極3は、IGBT領域J1の裏面からダイオード領域J2の裏面を経て耐圧保持領域J3の裏面にまで連続して伸びている。
この半導体装置B1の利用方法は、特許文献1に詳細に記載されており、重複記載を省略する。
(First embodiment)
A semiconductor device B1 according to a first embodiment embodying the present invention will be described with reference to FIG. In the semiconductor device B1 of this embodiment, the IGBT region J1, the diode region J2, and the breakdown voltage holding region J3 are mixed in the
A surface electrode 1 is formed on the surface of the
The method of using the semiconductor device B1 is described in detail in Patent Document 1, and repeated description is omitted.
IGBT領域J1の半導体基板2内に、裏面電極3に導通しているp+型のコレクタ層80と、コレクタ層80上に積層されているn-型のドリフト層60aと、ドリフト層60a上に積層されているp-型の下部ボディ層32bと、下部ボディ層32b上に積層されているn型の分離層90と、分離層90上に積層されているとともに表面電極1に導通しているp-型の上部ボディ層32aと、半導体基板2の表面から上部ボディ層32aと分離層90と下部ボディ層32bを貫通してドリフト層60aに達しているとともに表面電極1と半導体基板2の双方から絶縁されているトレンチゲート電極12と、上部ボディ層32aと下部ボディ層32bによってドリフト層60aから隔てられているとともにトレンチゲート電極12に絶縁層14を介して接する範囲に形成されているn+型のエミッタ領域20を備えている。エミッタ領域20は、表面電極1に導通している。図示の22は、p+型のコンタクト領域であり、p-型の上部ボディ層32aと表面電極1に導通している。上部ボディ層32aは、コンタクト領域22を介して、表面電極1に導通している。分離層90は、ボディ層32の中間高さに挿入されており、ボディ層32を上部ボディ層32aと下部ボディ層32bに分離している。分離層90は、隣接する一対のトレンチゲート電極12の間に存在する間隔の全域に亘って伸びている。トレンチゲート電極12は、絶縁層14によって半導体基板2から絶縁され、絶縁層10によって表面電極1から絶縁されている。IGBT領域J1のトレンチゲート電極12は、図示しない断面において、ゲート配線13に接続されている。
On the
ダイオード領域J2の半導体基板2内に、裏面電極3に導通しているn+型のカソード層70と、カソード層70上に積層されているn-型のドリフト層60bと、ドリフト層60b上に積層されているp-型の下部アノード層50b、下部アノード層50b上に積層されているn型の分離層92と、分離層92上に積層されているとともに表面電極1に導通しているp-型の上部アノード層50aと、半導体基板2の表面から上部アノード層50aと分離層92と下部アノード層50bを貫通してドリフト層60bに達しているとともに表面電極1と半導体基板2の双方から絶縁されているトレンチゲート電極96と、表面電極1と上部アノード層50aの双方に導通しているp+型のコンタクト領域21を備えている。トレンチゲート電極96は、絶縁層98によって半導体基板2から絶縁され、絶縁層94によって表面電極1から絶縁されている。ダイオード領域J2のトレンチゲート電極96も、図示しない断面において、ゲート配線13に接続されている。IGBT領域J1内のトレンチゲート電極12と、ダイオード領域J2内のトレンチゲート電極96は、ゲート配線13を介して導通しており、同一電圧が印加される。
On the
IGBT領域J1のドリフト層60aとダイオード領域J2のドリフト層60bは、同一深さであり、不純物の成分と濃度が等しい。ドリフト層60aとドリフト層60bは、同時に製造される同一の層である。
下部ボディ層32bと下部アノード層50bは、同一深さであり、不純物の成分と濃度が等しい。下部ボディ層32bと下部アノード層50bは、同時に製造される同一の層である。
IGBT領域J1の分離層90とダイオード領域J2の分離層92は、同一深さであり、不純物の成分と濃度が等しい。分離層90と分離層92は、同時に製造される同一の層である。
上部ボディ層32aと上部アノード層50aは、同一深さであり、不純物の成分と濃度が等しい。上部ボディ層32aと上部アノード層50aは、同時に製造される同一の層である。
すなわち、ボディ層32とアノード層50は、同一深さであり、不純物の成分と濃度が等しい。ボディ層32とアノード層50は、同時に製造される同一の層である。
コンタクト領域22とコンタクト領域21は、同一深さであり、不純物の成分と濃度が等しい。コンタクト領域22とコンタクト領域21は、同時に製造される同一層である。
ダイオード領域J2では、IGBT領域J1と異なり、エミッタ領域20に対応する位置に、n+型の領域が形成されていない。エミッタ対応領域がない。
The
The
The
The
That is, the
The
In the diode region J2, unlike the IGBT region J1, no n + -type region is formed at a position corresponding to the
IGBTをオンさせる場合には、トレンチゲート電極12に正電圧を印加し、ボディ層32のうちのトレンチゲート電極12に対向する位置を反転させてn型チャンネルを形成する。この結果、上部ボディ層32aに形成されたn型の反転層、n型の分離層92、下部ボディ層32bに形成されたn型の反転層によって、n型のエミッタ領域20とn型のドリフト層60aが導通する。裏面電極3の電位が表面電極1の電位よりも高ければ、n型のエミッタ領域20からn型のドリフト層60aに電子が注入される。この結果、コレクタ層80からドリフト層60aに正孔が注入される。ドリフト層60aで活発な伝導度変調現象が発生し、IGBTがオンする。このとき、ダイオード領域J2内のトレンチゲート電極96にも正電圧が印加されてアノード層50に反転層が形成されるが、ダイオード領域J2ではエミッタ対応領域が形成されていないことから、ダイオード領域J2内を電流が流れることはない。
IGBTをオフする場合には、トレンチゲート電極12に正電圧を印加するのを休止する。するとn型に反転して形成されていたチャンネルが消失し、IGBTがオフする。このとき、表面電極1の電位が裏面電極3の電位よりも高ければ、後記するようにしてダイオード領域J2内を順方向電流が流れる。
When the IGBT is turned on, a positive voltage is applied to the
When the IGBT is turned off, the application of a positive voltage to the
耐圧保持領域J3では、半導体基板2の表面に臨む位置に、表面p-型層62が形成されている。耐圧保持領域J3では、半導体基板2の裏面に臨む位置にp+型の領域85が形成されており、裏面電極3に導通している。
In the breakdown voltage holding region J3, a surface p − -
半導体装置B1の裏面電極3は、電源のプラス端子に接続して用いる。表面電極1は、モータ等の負荷Mに接続して用いる。モータ等の負荷Mに生じる誘導電圧によって、裏面電極3の電位が表面電極1の電位よりも高い場合もあれば、表面電極1の電位が裏面電極3の電位よりも高い場合もある。
裏面電極3の電位が表面電極1の電位よりも高い間にIGBT領域J1内のトレンチゲート電極12に正電圧を印加してボディ層32のうちのトレンチゲート電極12に対向する範囲を反転させてn型チャンネルを形成すると、IGBTがオンする。この状態では裏面電極3から表面電極1に電流が流れる。電源からモータ等の負荷に給電される。
モータ等の負荷に生じる誘導電圧によって、表面電極1の電位が裏面電極3の電位より高くなると、ダイオード領域J2に順方向の電圧がかかることになり、順方向の電流が流れる。すなわち、表面電極1から裏面電極3に向けて電流が流れる。
The back electrode 3 of the semiconductor device B1 is used by being connected to the positive terminal of the power source. The surface electrode 1 is used by being connected to a load M such as a motor. Depending on the induced voltage generated in the load M such as a motor, the potential of the back electrode 3 may be higher than the potential of the front electrode 1, or the potential of the front electrode 1 may be higher than the potential of the back electrode 3.
While the potential of the back electrode 3 is higher than the potential of the front electrode 1, a positive voltage is applied to the
When the potential of the front electrode 1 becomes higher than the potential of the back electrode 3 due to an induced voltage generated in a load such as a motor, a forward voltage is applied to the diode region J2, and a forward current flows. That is, a current flows from the front electrode 1 toward the back electrode 3.
実際には、ダイオード領域J2には、p型の上部アノード層50a、n型の分離層92、p型の下部アノード層50b、n型のドリフト層60bによって、pnpnのサイリスタ構造が形成されている。p型のアノード層50の中間深さにn型の分離層92を挿入して、p型の上部アノード層50aとp型の下部アノード層50bに分離すると、pnpnのサイリスタ構造が構成されてしまう。サイリスタ構造が構成されていると、表面電極1の電位が裏面電極3の電位より高くても、n型の分離層92とp型の下部アノード層50bの間にあるnp界面の障壁によって、表面電極1から裏面電極3に向けて電流が流れない可能性がある。特に、低温環境下で用いた場合には、実際にも表面電極1から裏面電極3に向けて電流が流れないことがある。その一方において、n型の分離層92を挿入してサイリスタ構造を実現して低温環境下で用いた場合でも、表面電極1から裏面電極3に向けて電流が流れることもある。すなわち、ダイオード領域J2が実際にもダイオードとして機能する場合もある。
In practice, a pnpn thyristor structure is formed in the diode region J2 by the p-type
本発明者らが、サイリスタ構造がサイリスタ動作してダイオード動作しない場合と、サイリスタ構造がサイリスタ動作せずにダイオード動作する場合を比較検討した結果、半導体装置が小型化して集積度が向上していると、サイリスタ構造がダイオード動作することを確認した。すなわち、集積度が向上している小型の半導体装置であれば、図1のIGBT領域J1に分離層90を挿入するだけでなく、ダイオード領域J2にまでn型の分離層92を挿入してサイリスタ構造を実現しても、ダイオード領域J2がダイオードとして機能し、しかもリカバリー損失が低減できることが確認された。
The present inventors have compared the case where the thyristor structure operates as a thyristor and does not operate as a diode, and the case where the thyristor structure operates as a diode without operating as a thyristor. It was confirmed that the thyristor structure operates as a diode. That is, in the case of a small-sized semiconductor device having an improved degree of integration, not only the
同一半導体基板内にIGBT領域とダイオード領域が混在している半導体装置の場合、ダイオード領域に隣接する範囲に、耐圧保持領域、ゲート配線領域、あるいは電極パッド配置領域が配置されていることが多い。その場合、それらの領域において半導体基板の表面に臨む位置にはp型の表面層が形成されている。図1の場合、ダイオード領域J2に隣接する範囲に耐圧保持領域J3が配置され、耐圧保持領域J3では半導体基板2の表面に臨む位置にp型の表面層62が形成されている場合を例示している。
このときに図1に示すように、n+型のカソード層70とp型の表面層62の間隔L1がホールの拡散長(この場合60μm)以下であると、表面電極1の電位が裏面電極3の電位よりも高くなった時に、p型の表面層62とn+型のカソード層70で構成される寄生ダイオードがオン状態となり、p型の表面層62からn−型のドリフト層60とn+型のカソード層70に向けて正孔が注入され、n−型のドリフト層60とp型の下部アノード層50bとの間にあるnp界面の近傍に位置するn−型ドリフト層60に正孔が蓄積し、n型の分離層92とp型の下部アノード層50bの間にあるnp界面の障壁を下げる。この結果、表面電極1から裏面電極3に向けて電流が流れる。ダイオード領域J2のp型のアノード層50の中間深さにn型の分離層92を挿入してpnpnのサイリスタ構造を実現しても、p型の表面層62とn+型のカソード層70の間隔が60μm以下となるほどに小型化すれば、pnpnのサイリスタ構造はダイオード動作する。
In the case of a semiconductor device in which an IGBT region and a diode region are mixed in the same semiconductor substrate, a breakdown voltage holding region, a gate wiring region, or an electrode pad arrangement region is often arranged in a range adjacent to the diode region. In that case, a p-type surface layer is formed at a position facing the surface of the semiconductor substrate in these regions. In the case of FIG. 1, an example is shown in which a breakdown voltage holding region J3 is disposed in a range adjacent to the diode region J2, and a p-
At this time, as shown in FIG. 1, when the distance L1 between the n + -
ダイオード領域J2のp型のアノード層50の中間深さにn型の分離層92を設けると、順方向電流の通電時に表面電極1からドリフト層60bに注入される正孔の量が適量に抑制され、表面電極1よりも裏面電極3の電位が高くなった時に生じるリカバリー損失が抑制される。
When an n-
半導体装置B1にリカバリー電流が流れる時に、半導体装置B1のトレンチゲート電極12,96に負のゲート電圧を印加するようにしてもよい。負電圧を印加すると、ドリフト層60に残留していたホールがトレンチゲート電極96に引き寄せられ、ホールがコンタクト領域21に戻る速度を遅くすることができる。これにより、リカバリー電流の変化速度を抑制することができ、ソフト・リカバリ特性を実現することができる。リカバリー電流の変化速度に起因するサージ電圧を抑制することができる。また、リカバリー電流が大きな電流に発達することを防止することができる。
When a recovery current flows through the semiconductor device B1, a negative gate voltage may be applied to the
図1の半導体装置B1の場合、コレクタ層80とカソード層70の相違、ならびにエミッタ領域20の有無を除けば、IGBT領域J1の半導体構造とダイオード領域J2の半導体構造は同一である。すなわち、IGBT領域J1の半導体構造とダイオード領域J2の半導体構造は類似している。このために、IGBTのオン時に流れる電流は、IGBT領域J1の広い範囲に比較的に均一に分散され、中央付近に集中する程度が緩和される。アバランシェ耐量が改善される。あるいはダイオードに順方向電流が流れる場合、ダイオード領域J2の広い範囲に比較的に均一に分散され、IGBT領域とダイオード領域の境界近傍に集中する程度が緩和される。リカバリー耐量も改善される。
In the case of the semiconductor device B1 of FIG. 1, except for the difference between the
(第2実施例)
図2に示すように、分離層92がp型の表面層62内にまで延長していてもよい。この場合、分離層92の突出端から、ダイオード領域J2と耐圧保持領域J3の間に位置しているトレンチゲート電極96の左端までの距離L2を、正孔の拡散長である60μm以下に設定する。分離層92の右端からn+型のカソード層70までの間隔L2が60μm以下であれば、表面電極1の電位が裏面電極3の電位よりも高くなった時に、p型の表面層62とn+型のカソード層70で構成される寄生ダイオードがオン状態となる現象が得られる。
(Second embodiment)
As shown in FIG. 2, the
図2に示すように、IGBT領域J1内のトレンチゲート電極12と、ダイオード領域J2内のトレンチゲート電極96が絶縁されており、異なる電圧が印加される場合、エミッタ領域20に対応する位置にn+型の領域19を形成してもよい。図2の場合、IGBT領域J1内のトレンチゲート電極12はゲート配線13に接続され、ダイオード領域J2内のトレンチゲート電極96はゲート配線95に接続され、異なる電圧が印加される。エミッタ領域20とn+型の領域19は、同じ不純物濃度の同じ領域としてもよい。ダイオード領域J2内のトレンチゲート電極96に正電圧を印加しなければ、n+型の領域19がエミッタ領域として機能することはない。
IGBT領域J1内のトレンチゲート電極12と、ダイオード領域J2内のトレンチゲート電極96が絶縁されている場合、ダイオード領域J2内のトレンチゲート電極96にはエミッタ領域20の電位を印加することが好ましい。絶縁層94を設けなければ、ダイオード領域J2内のトレンチゲート電極96は表面電極1に導通し、エミッタ領域20の電位に等しくなる。
As shown in FIG. 2, the
When the
ダイオード領域J2内にまでn+型の領域19を形成すると、IGBT領域J1とダイオード領域J2における半導体構造が極めて類似し、電流集中が一層に緩和される。アバランシェ耐量とリカバリー耐量が一層に改善される。
When the n + -
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず特許請求の範囲を限定するものではない。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings can achieve a plurality of purposes at the same time, and has technical utility by achieving one of the purposes.
1:表面電極
2:半導体基板
3:裏面電極
12:IGBT領域のトレンチゲート電極
20:エミッタ領域
22:ボディコンタクト領域
32:ボディ層
32a:上部ボディ層
32b:下部ボディ層
50:アノード層
50a:上部アノード層
50b:下部アノード層
60:ドリフト層
70:カソード層
80:コレクタ層
90:分離層
92:分離層
J1:IGBT領域
J2:ダイオード領域
1: front electrode 2: semiconductor substrate 3: back electrode 12:
Claims (5)
IGBT領域の半導体基板が、
(1)裏面電極に導通しているp型のコレクタ層と、
(2)コレクタ層上に積層されているn型のドリフト層と、
(3)ドリフト層上に積層されているp型の下部ボディ層と、
(4)下部ボディ層上に積層されているn型の分離層と、
(5)分離層上に積層されているとともに、表面電極に導通しているp型の上部ボディ層と、
(6)半導体基板の表面から上部ボディ層と分離層と下部ボディ層を貫通してドリフト層に達しているとともに、表面電極と半導体基板の双方から絶縁されているトレンチゲート電極と、
(7)上部ボディ層と下部ボディ層によってドリフト層から隔てられているとともにトレンチゲート電極に隣接する範囲に形成されており、表面電極に導通しているn型のエミッタ領域を備えており、
ダイオード領域の半導体基板が、
(1)裏面電極に導通しているn型のカソード層と、
(2)カソード層上に積層されているn型のドリフト層と、
(3)ドリフト層上に積層されているp型の下部アノード層と、
(4)下部アノード層上に積層されているn型の分離層と、
(5)分離層上に積層されているとともに、表面電極に導通しているp型の上部アノード層と、
(6)半導体基板の表面から上部アノード層と分離層と下部アノード層を貫通してドリフト層に達しているとともに、少なくても半導体基板から絶縁されているトレンチゲート電極を備えていることを特徴とする半導体装置。 The IGBT device and the diode region are mixed in the same semiconductor substrate, and the semiconductor device includes a front electrode and a back electrode.
The semiconductor substrate in the IGBT region is
(1) a p-type collector layer conducting to the back electrode;
(2) an n-type drift layer stacked on the collector layer;
(3) a p-type lower body layer stacked on the drift layer;
(4) an n-type separation layer stacked on the lower body layer;
(5) a p-type upper body layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode that reaches the drift layer from the surface of the semiconductor substrate through the upper body layer, the separation layer, and the lower body layer, and is insulated from both the surface electrode and the semiconductor substrate;
(7) An n-type emitter region that is separated from the drift layer by the upper body layer and the lower body layer, is formed in a range adjacent to the trench gate electrode, and is electrically connected to the surface electrode,
The semiconductor substrate in the diode region
(1) an n-type cathode layer electrically connected to the back electrode;
(2) an n-type drift layer stacked on the cathode layer;
(3) a p-type lower anode layer stacked on the drift layer;
(4) an n-type separation layer laminated on the lower anode layer;
(5) a p-type upper anode layer laminated on the separation layer and conducting to the surface electrode;
(6) A trench gate electrode that extends from the surface of the semiconductor substrate to the drift layer through the upper anode layer, the separation layer, and the lower anode layer, and is insulated from the semiconductor substrate at least. A semiconductor device.
n型のカソード層とp型の表面層の間隔が60μm以下であることを特徴とする請求項1の半導体装置。 A p-type surface layer is formed at a position facing the surface of the semiconductor substrate in a range adjacent to the diode region;
2. The semiconductor device according to claim 1, wherein a distance between the n-type cathode layer and the p-type surface layer is 60 [mu] m or less.
IGBT領域の下部ボディ層とダイオード領域の下部アノード層が同一であり、
IGBT領域の分離層とダイオード領域の分離層が同一であり、
IGBT領域の上部ボディ層とダイオード領域の上部アノード層が同一である
ことを特徴とする請求項1または2に記載の半導体装置。 The drift layer in the IGBT region and the drift layer in the diode region are the same,
The lower body layer in the IGBT region and the lower anode layer in the diode region are the same,
The isolation layer in the IGBT region and the isolation layer in the diode region are the same,
The semiconductor device according to claim 1, wherein the upper body layer in the IGBT region and the upper anode layer in the diode region are the same.
IGBT領域のトレンチゲート電極とダイオード領域のトレンチゲート電極が絶縁されていることを特徴とする請求項1から3のいずれかの1項に記載の半導体装置。 The semiconductor substrate of the diode region has an n-type emitter corresponding region;
4. The semiconductor device according to claim 1, wherein the trench gate electrode in the IGBT region and the trench gate electrode in the diode region are insulated.
4. The semiconductor device according to claim 1, wherein the semiconductor substrate in the diode region does not include an n-type emitter corresponding region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161620A JP2013026534A (en) | 2011-07-25 | 2011-07-25 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161620A JP2013026534A (en) | 2011-07-25 | 2011-07-25 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013026534A true JP2013026534A (en) | 2013-02-04 |
Family
ID=47784497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011161620A Withdrawn JP2013026534A (en) | 2011-07-25 | 2011-07-25 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013026534A (en) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014125583A1 (en) * | 2013-02-13 | 2014-08-21 | トヨタ自動車株式会社 | Semiconductor device |
WO2014125584A1 (en) * | 2013-02-13 | 2014-08-21 | トヨタ自動車株式会社 | Semiconductor device |
JP2015103697A (en) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | Semiconductor device |
CN104701361A (en) * | 2013-12-04 | 2015-06-10 | 株式会社东芝 | Semiconductor device |
CN104733518A (en) * | 2013-12-24 | 2015-06-24 | 深圳市力振半导体有限公司 | Structure of semiconductor power device |
WO2016009616A1 (en) * | 2014-07-14 | 2016-01-21 | 株式会社デンソー | Semiconductor device |
JP2016032105A (en) * | 2014-07-29 | 2016-03-07 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Reverse conducting IGBT |
CN106783849A (en) * | 2015-11-19 | 2017-05-31 | 丰田自动车株式会社 | Semiconductor devices |
WO2018074425A1 (en) * | 2016-10-17 | 2018-04-26 | 富士電機株式会社 | Semiconductor device |
JP2019016805A (en) * | 2018-09-27 | 2019-01-31 | 株式会社デンソー | Semiconductor device |
US10438852B2 (en) | 2016-01-27 | 2019-10-08 | Denso Corporation | Semiconductor device |
WO2020202430A1 (en) * | 2019-04-01 | 2020-10-08 | 三菱電機株式会社 | Semiconductor device |
US11222891B2 (en) | 2019-09-20 | 2022-01-11 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
DE102018200136B4 (en) | 2017-04-24 | 2022-11-03 | Mitsubishi Electric Corporation | semiconductor device |
-
2011
- 2011-07-25 JP JP2011161620A patent/JP2013026534A/en not_active Withdrawn
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105027289B (en) * | 2013-02-13 | 2017-05-31 | 丰田自动车株式会社 | Semiconductor device |
WO2014125584A1 (en) * | 2013-02-13 | 2014-08-21 | トヨタ自動車株式会社 | Semiconductor device |
CN104995737A (en) * | 2013-02-13 | 2015-10-21 | 丰田自动车株式会社 | Semiconductor device |
CN105027289A (en) * | 2013-02-13 | 2015-11-04 | 丰田自动车株式会社 | Semiconductor device |
WO2014125583A1 (en) * | 2013-02-13 | 2014-08-21 | トヨタ自動車株式会社 | Semiconductor device |
DE112013006664B4 (en) | 2013-02-13 | 2019-07-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP5941214B2 (en) * | 2013-02-13 | 2016-06-29 | トヨタ自動車株式会社 | Semiconductor device |
JPWO2014125584A1 (en) * | 2013-02-13 | 2017-02-02 | トヨタ自動車株式会社 | Semiconductor device |
JPWO2014125583A1 (en) * | 2013-02-13 | 2017-02-02 | トヨタ自動車株式会社 | Semiconductor device |
JP2015103697A (en) * | 2013-11-26 | 2015-06-04 | 三菱電機株式会社 | Semiconductor device |
US9601485B2 (en) | 2013-11-26 | 2017-03-21 | Mitsubishi Electric Corporation | Reverse-conducting IGBT with buffer layer and separation layer for reducing snapback |
CN104701361A (en) * | 2013-12-04 | 2015-06-10 | 株式会社东芝 | Semiconductor device |
CN104733518A (en) * | 2013-12-24 | 2015-06-24 | 深圳市力振半导体有限公司 | Structure of semiconductor power device |
US10388773B2 (en) | 2014-07-14 | 2019-08-20 | Denso Corporation | Semiconductor device and manufacturing method of the same |
WO2016009616A1 (en) * | 2014-07-14 | 2016-01-21 | 株式会社デンソー | Semiconductor device |
JP2016029710A (en) * | 2014-07-14 | 2016-03-03 | 株式会社デンソー | Semiconductor device |
US9711626B2 (en) | 2014-07-29 | 2017-07-18 | Infineon Technologies Ag | Reverse-conducting IGBT |
JP2016032105A (en) * | 2014-07-29 | 2016-03-07 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Reverse conducting IGBT |
CN106783849B (en) * | 2015-11-19 | 2019-07-02 | 丰田自动车株式会社 | Semiconductor devices |
CN106783849A (en) * | 2015-11-19 | 2017-05-31 | 丰田自动车株式会社 | Semiconductor devices |
JP2017098344A (en) * | 2015-11-19 | 2017-06-01 | トヨタ自動車株式会社 | Semiconductor device |
US10438852B2 (en) | 2016-01-27 | 2019-10-08 | Denso Corporation | Semiconductor device |
CN109075192A (en) * | 2016-10-17 | 2018-12-21 | 富士电机株式会社 | Semiconductor device |
JPWO2018074425A1 (en) * | 2016-10-17 | 2019-02-21 | 富士電機株式会社 | Semiconductor device |
WO2018074425A1 (en) * | 2016-10-17 | 2018-04-26 | 富士電機株式会社 | Semiconductor device |
US10714603B2 (en) | 2016-10-17 | 2020-07-14 | Fuji Electric Co., Ltd. | Semiconductor device |
CN109075192B (en) * | 2016-10-17 | 2021-10-26 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
DE102018200136B4 (en) | 2017-04-24 | 2022-11-03 | Mitsubishi Electric Corporation | semiconductor device |
US11610882B2 (en) | 2017-04-24 | 2023-03-21 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing semiconductor device |
JP2019016805A (en) * | 2018-09-27 | 2019-01-31 | 株式会社デンソー | Semiconductor device |
WO2020202430A1 (en) * | 2019-04-01 | 2020-10-08 | 三菱電機株式会社 | Semiconductor device |
JPWO2020202430A1 (en) * | 2019-04-01 | 2021-12-16 | 三菱電機株式会社 | Semiconductor device |
JP7192968B2 (en) | 2019-04-01 | 2022-12-20 | 三菱電機株式会社 | semiconductor equipment |
US11973132B2 (en) | 2019-04-01 | 2024-04-30 | Mitsubishi Electric Corporation | Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region |
US11222891B2 (en) | 2019-09-20 | 2022-01-11 | Kabushiki Kaisha Toshiba | Semiconductor device and semiconductor circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013026534A (en) | Semiconductor device | |
JP4893609B2 (en) | Semiconductor device and method for driving power supply device including the semiconductor device | |
JP5787853B2 (en) | Power semiconductor device | |
WO2018079417A1 (en) | Semiconductor device | |
JP6022774B2 (en) | Semiconductor device | |
JP2019169597A (en) | Semiconductor device | |
JP5922886B2 (en) | Diode and semiconductor device | |
JPWO2018220879A1 (en) | Semiconductor device | |
JP2004022941A (en) | Semiconductor device | |
JP5480084B2 (en) | Semiconductor device | |
CN109509789B (en) | Semiconductor device with a plurality of semiconductor chips | |
JP5886548B2 (en) | Semiconductor device | |
JP2013080796A (en) | Semiconductor device | |
JP2016162950A (en) | Semiconductor device | |
WO2016114131A1 (en) | Semiconductor device | |
JP2017195224A (en) | Switching element | |
JP7297709B2 (en) | Semiconductor devices and semiconductor circuits | |
US20100193837A1 (en) | Semiconductor Device | |
JP4947230B2 (en) | Semiconductor device | |
WO2005122274A1 (en) | Insulated gate semiconductor device and method for manufacturing same | |
JP6077309B2 (en) | Diode and semiconductor device incorporating diode | |
CN109686789B (en) | Semiconductor device with a plurality of semiconductor chips | |
TW201611274A (en) | Semiconductor device | |
JP2008258262A (en) | Igbt | |
JP2016149429A (en) | Reverse conducting IGBT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |