JP2013003856A

JP2013003856A - チャネル装置及び経路選択の制御方法

Info

Publication number: JP2013003856A
Application number: JP2011134571A
Authority: JP
Inventors: Nobuhito Saito; 宣人齋藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2011-06-16
Filing date: 2011-06-16
Publication date: 2013-01-07

Abstract

【課題】スイッチ装置の導入やチャネル装置を増やすことなく、１つのチャネル装置が複数の入出力装置と通信可能とする。
【解決手段】チャネル装置４２は、チャネルプロセッサ４２１を有し、入出力処理装置と複数の入出力装置との間で複数のポート４２６を介してフレームを送受信する。チャネルプロセッサでプログラムを実行することにより、入出力処理の起動を受けた時に対象となる入出力装置が接続されているポート４２６を検索し、検索した情報を記憶し、また、入出力装置との接続切断または確立した場合は記憶している情報を更新する。
【選択図】図３

Description

本発明はチャネル装置及び経路選択の制御方法に係り、特に、チャネル装置と入出力装置との間でフレーム単位に入出力動作を行う複数の通信経路を具備する情報処理システムにおけるチャネル装置及び経路選択の制御方法に関する。

情報処理システムは、一般に、命令を実行する命令プロセッサ（ＩＰという）、ＩＰが実行した入出力起動（Ｉ／Ｏ起動という)により入出力装置（Ｉ／Ｏという）と入出力動作を行なう入出力処理装置（ＩＯＰという）、端末からの操作により制御を可能とするサービスプロセッサ（ＳＶＰという）を備えている。ＩＯＰは、入出力動作を行なう複数のチャネル装置（ＣＨという）と入出力動作を行なうチャネル装置を選択する機能を持つチャネル処理装置（ＣＨＰという）から構成されている。

ＣＨＰとその配下の複数のＣＨからなるＩＯＰ、ＣＨに接続される１または複数のＩ／Ｏ等を有する情報処理システムにおいて、ＣＨとＩ／Ｏ間ではフレーム単位で入出力動作を実行する。このフレーム単位で入出力動作を実行する一例としては、ＡＮＳＩ（Amerｉcan Natｉonal Standards Instｉtute）に標準化されているファイバチャネルの規格「FIBRE CHANNEL PHYSICAL AND SIGNALING INTERFACE （以下、ＦＣ−ＰＨという）」および「FIBRE CHANNEL FRAMING AND SIGNALING（以下、ＦＣ−ＦＳという）」がある（非特許文献１及び２）。

パラレルチャネルをサポートしたＣＨは、Ｉ／Ｏをデイジーチェイン接続することで、１つのＣＨが複数のＩ／Ｏと通信することができる。ファイバチャネルをサポートしたＣＨはデイジーチェイン接続することができず、１つのＣＨが複数のＩ／Ｏと通信する場合は、ＣＨとＩ／Ｏ間にスイッチ装置（ＳＷという）を接続する必要がある。

「FIBRE CHANNEL PHYSICAL AND SIGNALING INTERFACE」（ANSI X3.230:1994）「FIBRE CHANNEL FRAMING AND SIGNALING」（ANSI/INCITS 373:2003）

ファイバチャネルをサポートしたＣＨはデイジーチェイン接続ができず、１つのＣＨが複数のＩ／Ｏと通信する場合は、ＣＨとＩ／Ｏ間にＳＷを接続する必要がある。また、ＳＷを導入せずに複数のＩ／Ｏをシステムに接続する場合は、Ｉ／Ｏの台数に応じてＣＨ数を増設する必要があるが、システムに搭載できるＣＨ数は物理的に有限であり、接続できるＩ／Ｏ数が制限される。
さらに、ＳＷの導入やＣＨを増設した場合は、増設したＳＷやＣＨをシステムに組み込むために設定情報（以下、構成情報という）を変更する必要がある。

本発明の目的は、ＳＷの導入やＣＨを増やすことなく、１つのＣＨが複数のＩ／Ｏと通信可能とするチャネル装置及び経路選択の制御方法を提供することにある。

本発明に係るチャネル装置は、ＩＯＰと複数のＩ／Ｏとの間で、複数のポートを介してフレームを送受信するチャネル装置において、Ｉ／Ｏ起動を受けた時に対象となるＩ／Ｏが接続されているポートを検索する検索手段と、該検索手段によって得たＩ／Ｏが接続さているポートの情報を記憶する記憶手段と、Ｉ／Ｏとの接続構成が変更された時に該記憶手段に記憶され該ポート情報を更新する手段を有することを特徴とするチャネル装置として構成される。

好ましい例によれば、ＩＯＰと複数のＩ／Ｏとの間で、複数のポートを介してフレームを送受信するチャネル装置において、Ｉ／Ｏ起動を受けた時に各ポートに接続されているＩ／Ｏを検索する検索手段と、該検索手段によって得た情報を管理情報として記憶する記憶手段と、該管理情報を参照し通信対象となるＩ／Ｏが接続されているポートを選択しフレームを送受信する手段と、Ｉ／Ｏとの接続が切断または確立した場合に該管理情報を更新する手段を有することを特徴とするチャネル装置として構成される。

本発明によれば、ＳＷの導入やＣＨを増やすことなく、１つのＣＨが複数のＩ／Ｏと通信可能となる。

一実施形態による情報処理システムの全体構成を示す図。一実施形態による構成情報２１のフォーマットの例を示す図。一実施形態によるチャネル装置の構成を示すブロック図。一実施形態によるローカルストレージ４２３の記憶フォーマットの例を示す図。一実施形態によるチャネル装置の電源オン時における処理動作を示すフローチャート。一実施形態のチャネル装置のＩ／Ｏ起動処理動作を示すフローチャート。一実施形態のチャネル装置のＩ／Ｏ検索処理における処理動作を示すフローチャート。一実施形態のチャネル装置の割込み受信時における処理動作を示すフローチャート。一実施形態のチャネル装置の入出力装置との接続切断時における処理動作を示すフローチャート。一実施形態のチャネル装置の入出力装置との接続確立時における処理動作を示すフローチャート。

以下、本発明の好ましい実施形態について、図面を用いて詳細に説明する。
図１は、一実施例における情報処理システムの全体構成を示す。
情報処理システムは、命令を処理する命令プロセッサ（ＩＰ）１、命令を含む種々のデータを記憶する主記憶装置（ＭＳ）２、情報処理システムを監視管理するサービスプロセッサ（ＳＶＰ）３、サービスプロセッサを操作するための端末３１、複数の入出力装置（Ｉ／Ｏ）５（０）〜５（ｋ）（総じて５と示す）を制御する入出力処理装置（ＩＯＰ）４を有して構成される。また、ＩＯＰ４は、チャネル処理装置（ＣＨＰ）４１とその配下の複数のチャネル装置（ＣＨ）４２（０）〜４２（ｉ）（総じて４２と示す）から構成される。ＣＨ４２とＩ／Ｏ５は、複数のＩ／Ｏインタフェースケーブル６（０）〜６（ｊ）（総じて６と示す）で接続される。ＭＳ２には、ＣＨ４２とＩ／Ｏとの接続構成を定義した構成情報２１が記憶される。
なお、図１には、ＣＨ４２（０）とＩ／Ｏ５が複数のＩ／Ｏインタフェースケーブル６を介して接続される例が示されているが、他のＣＨ４２（１）〜４２（ｉ）も同様に複数のＩ／Ｏが接続される。

図２は、構成情報２１のフォーマットの一例を示す。
構成情報２１は、各ＣＨに接続するＩ／Ｏの情報２１１（０）〜２１１（ｐ）を定義したファイルである。オペレータが端末３１を操作して定義ファイルを入力して、ＭＳ２に記憶したものである。各Ｉ／Ｏの情報２１１は、Ｉ／Ｏ５と接続するＣＨ４２を識別するためのＣＨＰＩＤ２１１１、Ｉ／Ｏ固有の情報を定義するＩ／Ｏ情報２１１２、該Ｉ／Ｏを識別するための識別子であるＵＡ２１１３から構成される。

図３は、チャネル装置の構成を示す。
チャネル装置４２において、チャネルプロセッサ４２１は、ＣＨ４２の制御及びＣＨＰ４１およびＩ／Ｏ５との間の通信制御を行なう。コントロールストレージ（ＣＳ）４２２は、ＣＨ４２のオンライン時にマイクロプログラムを読み込み記憶する。チャネルプロセッサ４２１は、ＣＳ４２２に記憶されたマイクロプログラムを読み出して実行してＣＨ４２を制御する。受信バッファ（ＲＬＲ）４２４はフレームを格納するためのバッファであり、ポート４２６（０）〜４２６（ｍ）（総じて４２６と示す）を介して受信したフレームを固定容量に分割して格納する。送信バッファ（ＴＬＲ）４２５は、送信するフレームを格納するためのバッファであり、ポート４２６を介して送信するフレームを固定容量に分割して格納する。

図４は、チャネル装置のローカルストレージ４２３の記憶フォーマットの一例を示す。
（Ａ）に示すように、ポートフラグ（ＰＯＲＴＦＬＡＧ）４２３１は、ＣＨ４２に接続している複数のＩ／Ｏ５の種類を判別し、ＣＨ４２の動作モードを設定する。ＵＡＴＡＢＬＥ４２３２は、各ＵＡ２１１３に対応したＥＮＴ４２３２１の集合である。
（Ｂ）に示すように、ＵＡ２１１３は０〜２５５の範囲の値をとるものとし、ＵＡＴＡＢＬＥ４２３２は２５６個のＥＮＴ４２３２１（０〜２５５）から構成される。
また、（Ｃ）に示すように、ＵＡ２１１３に対応したＥＮＴ４２３２１は、Ｉ／Ｏの接続状態を示す情報の状態を示すＦＬＧと、ＵＡ２１１３で識別するＩ／Ｏ５が接続されているポート４２６の番号を保持するＰＯＲＴ＃の情報から構成される。ここで、ＦＬＧは、ＣＨ４２のＰＯＲＴ＃で示すポートにＵＡ２１１３で識別するＩ／Ｏ５が接続されていることを示す「有効」ビットと、ＣＨ４２にＵＡ２１１３で識別するＩ／Ｏ５が接続されていないことを示す「無効」ビットと、ＣＨ４２にＵＡ２１１３で識別するＩ／Ｏ５が複数台接続されていることを示す「重複」ビットにより構成される。

本実施例では、各Ｉ／Ｏ装置にＵＡが一意に割当てられ、且つ、パラレルチャネルで接続する場合にデイジーチェイン接続して使用するプリンタ装置を例に説明する。
図５のフローチャートを参照して、あるチャネル装置の電源ＯＮした時の処理動作について説明する。
ＣＨ４２（ｉ）の電源をオンした後の初期設定の一貫として、ＭＳ２の構成情報２１のうち、ＣＨＰＩＤ２１１１（ｐ）がＣＨ４２（０)を指定しているＩ／Ｏ５（ｋ）に関する構成情報２１１（ｐ）を読込む（Ｓ５００）。ＣＨ４２（０)に接続しているＩ／Ｏがプリンタ装置かを判定する（Ｓ５０１）。判定の結果、プリンタの場合はＰＯＲＴＦＬＡＧ４２３１にプリンタ接続モードをセットする（Ｓ５０２）。プリンタ以外のＩ／Ｏが接続されている場合は、ＰＯＲＴＦＬＡＧ４２３１のプリンタ接続モードをリセットする（Ｓ５０３）。

次に、図６のフローチャートを参照して、ＣＨ４２（０）がＵＡ‘２０’を指定したＩ／Ｏ起動を受けた場合の処理動作について説明する。
ＣＨ４２（０）はＩ／Ｏ起動を受けた後、ＰＯＲＴＦＬＡＧ４２３１を参照しプリンタ接続モードかを確認する（Ｓ６００）。確認の結果、プリンタ接続モードではない場合は、Ｉ／Ｏ起動の処理を実行する（Ｓ６０１）。一方、プリンタ接続モードの場合は、Ｉ／Ｏ起動で指定されたＵＡ‘２０’に対応するＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（２０）を参照する（Ｓ６０２）。
そして、ＥＮＴ４２３２１（２０）のＦＬＧが「有効」であるかを確認し（Ｓ６０３）、「有効」の場合はＥＮＴ４２３２１（２０）のＰＯＲＴ＃が指定するポート４２６（０）に対してＩ／Ｏ起動を実行する。一方、ＥＮＴ４２３２１（２０）のＦＬＧが「有効」でない場合は、ＥＮＴ４２３２１（２０）のＦＬＧが「無効」または「重複」であるかを確認する（Ｓ６０５）。その結果、「無効」または「重複」の場合は、Ｉ/Ｏ起動に対して起動失敗を応答する（Ｓ６０６）。一方、ＥＮＴ４２３２１（２０）のＦＬＧが設定されていない場合は、該Ｉ／Ｏ起動で指定されたＵＡ‘２０’のＩ/Ｏ５（ｋ）がＣＨ（０）のどのポート４２６（ｍ）に接続されているかを検索する（Ｓ６０７）。

次に、図７のフローチャートを参照して、Ｉ／Ｏ起動で指定されたＵＡ‘２０’のＩ/Ｏ５（ｋ）がＣＨ４２（０）のどのポート４２６（ｍ）に接続されているかを検索するための処理（Ｉ／Ｏ検索処理）について説明する。
まず、ＣＨ４２（０）に搭載されている全ポートに対して処理を実行したかを管理するためのカウンタ（ｍ）を「０」に初期化する（Ｓ７００）。次に、ポート４２６（ｍ）がＩ／Ｏ５（ｋ）と接続されているかを確認する（Ｓ７０１）。確認の結果、接続されている場合は、ポート４２６（ｍ）でＩ／Ｏ起動を実行し（Ｓ７０２）、このＩ／Ｏ起動をＩ／Ｏ５（ｋ）が受理したかを判定する（Ｓ７０３）。判定の結果、Ｉ／Ｏ５（ｋ）がこのＩ／Ｏ起動を受理した場合、Ｉ／Ｏ起動で指定されたＵＡ‘２０’のＩ／Ｏ５（ｋ）がポート４２６（ｍ）に接続されていることが判明し、ＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（２０）のＦＬＧを「有効」に設定しＰＯＲＴ＃に（ｍ）の値を設定し（Ｓ７０４）、ポート４２６（ｍ）でＩ／Ｏ起動を実行する（Ｓ７０５）。

上記Ｓ７０１で未接続と判定した場合、及びＳ７０３でＩ／Ｏ５（ｋ）が該Ｉ／Ｏ起動を拒否した場合は、全ポートに対して検索処理を実行したかを確認する（Ｓ７０６）。その結果、全ポートに対して検索処理を実行した場合、ＣＨ４２（０）にＩ／Ｏ起動で指定されたＵＡ‘２０’のＩ／Ｏ５（ｋ）が接続されていないことが判明し、ＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（２０）のＦＬＧを「無効」に設定し（Ｓ７０７）、Ｉ/Ｏ起動に対して起動失敗を応答する（Ｓ７０８）。
上記Ｓ７０６において、まだ検索処理を実行していないポートがあると判定した場合は、カウンタ（ｍ）をインクリメントし（Ｓ７０９)、次のポート４２６（ｍ）に対して検索処理を実行するためＳ７０１の処理に戻る。

次に、図８のフローチャートを参照して、Ｉ／Ｏ５（０）から割込みを受けた場合の処理について説明する。
ＣＨ４２（０）はＩ／Ｏ５（０）から割込みを受けた場合、ＰＯＲＴＦＬＡＧ４２３１を参照して、プリンタ接続モードかを確認する（Ｓ８００）。確認の結果、プリンタ接続モードでない場合は、割込み処理を実行する（Ｓ８０１）。一方、プリンタ接続モードの場合は、Ｉ／Ｏ５（０）からの割込みで指定されたＵＡ‘２０’に対応するＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（２０）を参照する（Ｓ８０２）。そして、ＥＮＴ４２３２１（２０）のＦＬＧが「有効」であるかを確認する（Ｓ８０３）。その結果、「有効」の場合はＥＮＴ４２３２１（２０）のＰＯＲＴ＃とＩ／Ｏ５（０）から割込みを受信したポート４２６（０）の番号が一致しているかを確認する（Ｓ８０４）。確認の結果、一致した場合は、割込み処理を実行する（Ｓ８０５）。不一致の場合は、同一ＵＡ‘２０’で識別するＩ／Ｏ５（ｋ）が複数台接続されていることが判明し、ＵＡＴＡＢＬＥ４２３２のＵＡ‘２０’に対応するＥＮＴ４２３２１（２０）のＦＬＧを「重複」に設定しＰＯＲＴ＃をクリアする（Ｓ８０６）。その後、Ｉ／Ｏ５（０）からの割込みに対し拒否を応答する（Ｓ８０９）。

上記Ｓ８０３において、「有効」でないと判定した場合は、エントリ４２３２１（２０）のフラグの「重複」ビットを確認し（Ｓ８０７）、「重複」の場合はＩ／Ｏ５（０）からの割込みに対し拒否を応答する（Ｓ８０９）。Ｓ８０７において、ＥＮＴ４２３２１（２０）のＦＬＧが「重複」でないと判定した場合は、Ｉ／Ｏ５（０）が使用可能になったと判定してＥＮＴ４２３２１（２０）のＦＬＧを「有効」に設定し、ＰＯＲＴ＃に（０）の値を設定する（Ｓ８０８）。その後、Ｉ／Ｏ５（０）からの割込み処理を実行する（Ｓ８１０）。

次に、図９のフローチャートを参照して、チャネル装置の入出力装置との接続切断時における処理動作について説明する。この接続切断時とは、例えばＩ／Ｏインタフェースケーブル６（０）を取り外した場合やＩ／Ｏ５（０）のプリンタの電源をＯＦＦした場合である。
ＣＨ４２（０）は、Ｉ／Ｏ５（０）との接続が切断したことを検知した時、ＰＯＲＴＦＬＡＧ４２３１を参照してプリンタ接続モードかを確認する（Ｓ９００）。確認の結果、プリンタ接続モードでない場合は、Ｉ／Ｏ５（０）との接続切断処理を実行する（Ｓ９０１）。一方、プリンタ接続モードの場合は、ＵＡＴＡＢＬＥ４２３２の全ＥＮＴ４２３２１（ｎ）に対して処理を実行したかを管理するためにカウンタ（ｎ）を「０」に初期化する（Ｓ９０２）。

次に、ＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（ｎ）を参照して（Ｓ９０３）、「ＥＮＴ４２３２１（ｎ）のＦＬＧが「有効」で且つＰＯＲＴ＃がＩ／Ｏ５（０）との接続が切断したことを検出したポート（０）と一致している」、または、「ＥＮＴ４２３２１（ｎ）のＦＬＧが「重複」である」を確認する（Ｓ９０４）。この確認の結果、上述の条件が成立する場合は、ＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（ｎ）のＦＬＧとＰＯＲＴ＃をクリアする（Ｓ９０５）。一方、Ｓ９０４の条件が成立しない場合はＳ９０５の処理を実行しない。
その後、ＵＡＴＡＢＬＥ４２３２の全ＥＮＴ４２３２１（ｎ）に対して処理を実行したか確認する（Ｓ９０６）。その結果、未だ処理を実行していないＥＮＴ４２３２１（ｎ）がある場合はカウンタ（ｎ）をインクリメントして（Ｓ９０７)、次のＥＮＴ４２３２１（ｎ）の処理を実行するためにＳ９０３の処理に戻る。一方、全ＥＮＴ４２３２１（ｎ）に対して処理を実行した場合は、Ｉ／Ｏ５（０）との接続切断処理を実行する（Ｓ９０８)。

次に、図１０のフローチャートを参照して、チャネル装置の入出力装置との接続確立時における処理動作について説明する。この接続確立時とは、例えばＩ／Ｏインタフェースケーブル６（０）を接続した場合やＩ／Ｏ５（０）のプリンタの電源をＯＮした場合である。
ＣＨ４２（０）は、Ｉ／Ｏ５（０）との接続が確立したことを検知した時、ＰＯＲＴＦＬＡＧ４２３１を参照してプリンタ接続モードかを確認する（Ｓ１０００）。確認の結果、プリンタ接続モードでない場合は、Ｉ／Ｏとの接続確立処理を実行する（Ｓ１００１）。一方、プリンタ接続モードの場合は、ＵＡＴＡＢＬＥ４２３２の全ＥＮＴ４２３２１（ｎ）に対して処理を実行したかを管理するためにカウンタ（ｎ）を「０」に初期化する（Ｓ１００２）。

次に、ＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（ｎ）を参照して（Ｓ１００３）、「ＥＮＴ４２３２１（ｎ）のＦＬＧが「無効」である」を確認する（Ｓ１００４）。この確認の結果、上述の条件が成立する場合は、ＵＡＴＡＢＬＥ４２３２のＥＮＴ４２３２１（ｎ）のＦＬＧをクリアする（Ｓ１００５）。一方、Ｓ１００４の条件が成立しない場合はＳ１００５の処理を実行しない。その後、ＵＡＴＡＢＬＥ４２３２の全ＥＮＴ４２３２１（ｎ）に対して処理を実行したか確認し（Ｓ１００６）、その結果、未だ処理を実行していないＥＮＴ４２３２１（ｎ）がある場合はカウンタ（ｎ）をインクリメントして（Ｓ１００７)、次のＥＮＴ４２３２１（ｎ）の処理を実行するためＳ１００３の処理に戻る。一方、全ＥＮＴ４２３２１（ｎ）に対して処理を実行した場合は、Ｉ／Ｏ５（０）との接続確立処理を実行する（Ｓ１００８)。

以上、説明したように、ＣＨ４２（０）に複数のＩ／Ｏ５（ｋ）を接続して、ＵＡ毎にＩ／Ｏ起動を実行するポート（ｍ）を選択することにより、１つのＣＨに複数のＩ／Ｏ５（ｋ）を接続することが可能となる。

１：命令プロセッサ（ＩＰ）２：主記憶装置（ＭＳ）
３：サービスプロセッサ（ＳＶＰ）３１：端末
４：入出力処理装置（ＩＯＰ）４１：チャネル処理装置（ＣＨＰ）
４２、４２（０）〜４２（ｉ）：チャネル装置（ＣＨ）
４２１：チャネルプロセッサ４２２：コントロールストレージ（ＣＳ）
４２３：ローカルストレージ（ＬＳ）４２４：受信バッファ（ＲＬＲ）
４２５：送信バッファ（ＴＬＲ）４２６、４２６（１）〜４２６（ｍ）：ポート
５、５０（１）〜５０（ｋ）：入出力装置（Ｉ／Ｏ）
６、６０（１）〜６０（ｊ）：Ｉ／Ｏインタフェースケーブル

Claims

ＩＯＰと複数のＩ／Ｏとの間で、複数のポートを介してフレームを送受信するチャネル装置において、Ｉ／Ｏ起動を受けた時に対象となるＩ／Ｏが接続されているポートを検索する検索手段と、該検索手段によって得たＩ／Ｏが接続さているポートの情報を記憶する記憶手段と、Ｉ／Ｏとの接続構成が変更された時に該記憶手段に記憶された該ポート情報を更新する手段を有することを特徴とするチャネル装置。
前記更新手段は、Ｉ／Ｏとの接続が切断または確立した場合に該ポートの情報を更新することを特徴とする請求項１記載のチャネル装置。
ＩＯＰと複数のＩ／Ｏとの間で、複数のポートを介してフレームを送受信するチャネル装置における経路選択の制御方法であって、Ｉ／Ｏ起動を受けた時に対象となるＩ／Ｏが接続されているポートを検索し、該検索の結果得られたＩ／Ｏが接続さているポートの情報を記憶手段に記憶し、Ｉ／Ｏとの接続構成が変更された時に該記憶手段に記憶された該ポート情報を更新し、
該検索の結果得られた該ポートの情報に基づいて選択された該ポートを介して該フレームを送受信することを特徴とする経路選択の制御方法。