JP2013003829A - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
JP2013003829A
JP2013003829A JP2011134052A JP2011134052A JP2013003829A JP 2013003829 A JP2013003829 A JP 2013003829A JP 2011134052 A JP2011134052 A JP 2011134052A JP 2011134052 A JP2011134052 A JP 2011134052A JP 2013003829 A JP2013003829 A JP 2013003829A
Authority
JP
Japan
Prior art keywords
detection electrode
electrode
electronic device
detection
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011134052A
Other languages
Japanese (ja)
Inventor
Keiichi Saito
恵一 斉藤
Hideyuki Takahashi
英幸 高橋
Akira Tomita
暁 富田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Japan Display Central Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Central Inc filed Critical Japan Display Central Inc
Priority to JP2011134052A priority Critical patent/JP2013003829A/en
Publication of JP2013003829A publication Critical patent/JP2013003829A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device which can achieve improvement of detectability of a sensor module.SOLUTION: An electronic device comprises a display panel and a sensor module. The display panel has an array substrate AS having plural signal lines, plural scan lines and plural pixels. The sensor module has plural sensor circuits arranged in a ratio of one in an area in which plural adjacent pixels are provided. The sensor circuit comprises: a detection electrode DE which extends in a row direction and whose coupling capacitor varies depending on an input operation with input means 30; a connection electrode 16 connected to the detection electrode; and an amplifier which is connected with the detection electrode DE via the connection electrode 16, and amplifies detection voltage at the detection electrode DE. The detection electrode DE is located at a connection side by the input means of the display panel than the signal lines.

Description

本発明の実施形態は、電子機器に関する。   Embodiments described herein relate generally to an electronic apparatus.

一般に、PDA(パーソナル・デジタル・アシスタント)及びタブレットPC(パーソナルコンピュータ)のような電子機器は、指や導体等の入力手段を用いて表示画面から直接データを入力可能に構成されている。上記電子機器は、画像を表示する表示パネルに静電容量の変化を検出するセンサ回路を設けている。このため、電子機器は、センサ回路の静電容量の変化を取り出すことで、入力手段にて接触される個所の位置情報を抽出することができる。   In general, electronic devices such as a PDA (Personal Digital Assistant) and a tablet PC (Personal Computer) are configured to be able to input data directly from a display screen using an input means such as a finger or a conductor. In the electronic apparatus, a sensor circuit that detects a change in capacitance is provided on a display panel that displays an image. For this reason, the electronic device can extract the position information of the part touched by the input means by taking out the change in the capacitance of the sensor circuit.

特開2009−271756号公報JP 2009-271756 A

ところで、表示パネルにセンサ回路を設けた場合、検知電極での入力手段の有り無しにおける電位変化量の差を大きくすることができず、センサ回路の検出感度が十分ではない問題がある。
この発明は以上の点に鑑みなされたもので、その目的は、センサ回路の検出感度の向上を図ることができる電子機器を提供することにある。
By the way, when the sensor circuit is provided on the display panel, there is a problem that the difference in potential change amount with and without the input means at the detection electrode cannot be increased, and the detection sensitivity of the sensor circuit is not sufficient.
The present invention has been made in view of the above points, and an object thereof is to provide an electronic device capable of improving the detection sensitivity of a sensor circuit.

一実施形態に係る電子機器は、
画像を表示し、入力手段にて接触される個所の位置情報を抽出する電子機器において、
列方向に延在した複数の信号線と、行方向に延在した複数の走査線と、前記複数の信号線及び前記複数の走査線に接続された複数の画素と、を有したアレイ基板を具備した表示パネルと、
それぞれ隣合う前記複数の画素が設けられた領域内に1つの割合で配置され、前記行方向に延在し、前記入力手段による入力動作に応じて結合容量が変化する検知電極と、前記検知電極に接続された接続電極と、前記接続電極を介して前記検知電極に接続され、前記検知電極での検知電圧を増幅するアンプと、を有した複数のセンサ回路を具備したセンサモジュールと、を備え、
前記検知電極は、前記信号線より前記表示パネルの前記入力手段による接触側に位置していることを特徴としている。
An electronic device according to an embodiment is
In an electronic device that displays an image and extracts position information of a place touched by an input means,
An array substrate having a plurality of signal lines extending in a column direction, a plurality of scanning lines extending in a row direction, and a plurality of pixels connected to the plurality of signal lines and the plurality of scanning lines. A display panel provided;
A detection electrode that is arranged at a ratio in a region where the plurality of adjacent pixels are provided, extends in the row direction, and has a coupling capacitance that changes according to an input operation by the input unit; and the detection electrode A sensor module including a plurality of sensor circuits, and a connection electrode connected to the detection electrode, and an amplifier connected to the detection electrode via the connection electrode and amplifying a detection voltage at the detection electrode. ,
The detection electrode is located on the contact side of the display panel by the input means with respect to the signal line.

図1は、第1の実施形態に係る電子機器を示す概略斜視図である。FIG. 1 is a schematic perspective view illustrating an electronic apparatus according to the first embodiment. 図2は、図1に示した電子機器を示す概略構成図であり、アレイ基板を示す平面図である。FIG. 2 is a schematic configuration diagram showing the electronic device shown in FIG. 1, and is a plan view showing the array substrate. 図3は、上記電子機器の画素及びセンサ回路等の等価回路を示す図である。FIG. 3 is a diagram illustrating an equivalent circuit such as a pixel and a sensor circuit of the electronic device. 図4は、上記電子機器のアレイ基板の一部を示す拡大平面図である。FIG. 4 is an enlarged plan view showing a part of the array substrate of the electronic apparatus. 図5は、図4の線A−Aに沿った上記電子機器を示す断面図である。FIG. 5 is a cross-sectional view showing the electronic apparatus taken along line AA of FIG. 図6は、第2の実施形態に係る電子機器のアレイ基板の一部を示す拡大平面図である。FIG. 6 is an enlarged plan view showing a part of the array substrate of the electronic device according to the second embodiment. 図7は、図6の線B−Bに沿った上記電子機器を示す断面図である。FIG. 7 is a cross-sectional view showing the electronic apparatus taken along line BB in FIG.

以下、図面を参照しながら第1の実施形態に係る電子機器について詳細に説明する。
図1に示すように、電子機器は、画像を表示する表示パネルとしての液晶表示パネルPと、液晶表示パネルPに設けられたセンサモジュールMと、バックライトユニットBとを備えている。
Hereinafter, the electronic apparatus according to the first embodiment will be described in detail with reference to the drawings.
As shown in FIG. 1, the electronic device includes a liquid crystal display panel P as a display panel for displaying an image, a sensor module M provided in the liquid crystal display panel P, and a backlight unit B.

図1、図2及び図5に示すように、液晶表示パネルPは、アレイ基板ASと、対向基板OSと、液晶層LCとを備えている。アレイ基板AS及び対向基板OSは、それぞれ矩形状に形成されている。アレイ基板ASは、対向基板OSよりも大きな寸法に形成されている。アレイ基板AS及び対向基板OSは、各々の3辺がほぼ重なるように配置されている。   As shown in FIGS. 1, 2, and 5, the liquid crystal display panel P includes an array substrate AS, a counter substrate OS, and a liquid crystal layer LC. The array substrate AS and the counter substrate OS are each formed in a rectangular shape. The array substrate AS is formed with a size larger than that of the counter substrate OS. The array substrate AS and the counter substrate OS are arranged so that the three sides of each of them overlap each other.

図示しないが、アレイ基板ASの残る一辺において、アレイ基板ASは対向基板OSよりも外側へ延出している。アレイ基板ASの延出部及び基板50は、FPC(flexible printed circuit)52で接続されている。液晶表示パネルPは、アレイ基板AS及び対向基板OSに重なった矩形状の表示領域(アクティブエリア)R1を有している。なお、後述する入力領域R2は表示領域R1に重なっている。   Although not shown, on the remaining side of the array substrate AS, the array substrate AS extends outward from the counter substrate OS. The extended portion of the array substrate AS and the substrate 50 are connected by an FPC (flexible printed circuit) 52. The liquid crystal display panel P has a rectangular display area (active area) R1 that overlaps the array substrate AS and the counter substrate OS. Note that an input area R2, which will be described later, overlaps the display area R1.

表示領域R1の外側において、アレイ基板AS側(後述するガラス基板1上)には、XドライバXD及びYドライバYD1、YD2が形成されている。基板50上に形成(搭載)されたIC51(センサ用LSI)は、FPC52を介してXドライバXD及びYドライバYD1、YD2に電気的に接続されている。IC51は、少なくともセンサの出力をデジタル信号に変換する等処理を行う。なお、XドライバXD及びYドライバYD1、YD2には、図示しない他のFPCを介して画像表示用のデータが与えられる。   Outside the display region R1, an X driver XD and Y drivers YD1 and YD2 are formed on the array substrate AS side (on a glass substrate 1 described later). The IC 51 (sensor LSI) formed (mounted) on the substrate 50 is electrically connected to the X driver XD and the Y drivers YD1 and YD2 via the FPC 52. The IC 51 performs processing such as converting at least the sensor output into a digital signal. Note that image display data is given to the X driver XD and the Y drivers YD1 and YD2 via another FPC (not shown).

アレイ基板AS及び対向基板OSは、図示しない複数本の柱状スペーサにより所定の間隙を保持して対向配置されている。アレイ基板AS及び対向基板OSは、表示領域R1の周縁部である両基板の周縁部に配置された矩形枠状のシール材31により互いに接合されている。   The array substrate AS and the counter substrate OS are arranged to face each other while holding a predetermined gap by a plurality of columnar spacers (not shown). The array substrate AS and the counter substrate OS are joined to each other by a rectangular frame-shaped sealing material 31 arranged at the peripheral portions of both substrates, which is the peripheral portion of the display region R1.

液晶層LCは、アレイ基板AS及び対向基板OS間に挟持され、シール材31で囲まれている。シール材31の一部に形成された液晶注入口32は、封止材33により封止されている。この実施形態において、液晶表示パネルPは、アレイ基板AS側に表示面Scを有している。また、表示面Scは入力面としても機能している。このため、液晶表示パネルPは、フロントアレイ構造と呼ばれる構造を採っており、アレイ基板ASは対向基板OSよりユーザ側に配置されている。   The liquid crystal layer LC is sandwiched between the array substrate AS and the counter substrate OS, and is surrounded by the sealing material 31. A liquid crystal injection port 32 formed in a part of the sealing material 31 is sealed with a sealing material 33. In this embodiment, the liquid crystal display panel P has a display surface Sc on the array substrate AS side. The display surface Sc also functions as an input surface. For this reason, the liquid crystal display panel P has a structure called a front array structure, and the array substrate AS is arranged on the user side with respect to the counter substrate OS.

バックライトユニットBは、対向基板OSに対してアレイ基板ASの反対側に配置されている。バックライトユニットBは、対向基板OSに対向配置された導光板と、導光板の一側縁に対向配置された光源及び反射板とを備えている。バックライトユニットBは、対向基板OSに向けて光を放出する。   The backlight unit B is disposed on the opposite side of the array substrate AS with respect to the counter substrate OS. The backlight unit B includes a light guide plate disposed to face the counter substrate OS, and a light source and a reflector plate disposed to face one side edge of the light guide plate. The backlight unit B emits light toward the counter substrate OS.

液晶表示パネルPは、入射されるバックライトを透過させるかどうかを制御する。液晶表示パネルPは、対向基板OSの外面側に光を透過させることにより、表示領域R1に画像を表示する。   The liquid crystal display panel P controls whether or not the incident backlight is transmitted. The liquid crystal display panel P displays an image in the display region R1 by transmitting light to the outer surface side of the counter substrate OS.

図2及び図3に示すように、アレイ基板ASは、互いに直交する行方向X及び列方向Yに沿ってマトリクス状に設けられた複数の画素PXを有している。複数の画素PXは、表示領域R1に重なっている。画素PXは、行方向Xにn個並べられ、列方向Yにm個並べられている(m,n:自然数)。画素PXの数はm×nである。   As shown in FIGS. 2 and 3, the array substrate AS has a plurality of pixels PX provided in a matrix along the row direction X and the column direction Y orthogonal to each other. The plurality of pixels PX overlap the display region R1. N pixels PX are arranged in the row direction X and m in the column direction Y (m, n: natural numbers). The number of pixels PX is m × n.

画素PXは、複数色の何れかを表示し、この実施形態において、赤色、緑色及び青色の何れかを表示する。この実施形態において、赤色の画素PX、緑色の画素PX及び青色の画素PXは、行方向Xに繰返し並べられている。赤色の画素PXは後述する赤色の着色層に、緑色の画素PXは後述する緑色の着色層に、青色の画素PXは後述する青色の着色層に、それぞれ重ねられている。   The pixel PX displays one of a plurality of colors, and in this embodiment, displays any one of red, green, and blue. In this embodiment, the red pixel PX, the green pixel PX, and the blue pixel PX are repeatedly arranged in the row direction X. The red pixel PX is overlaid on a red colored layer described later, the green pixel PX is overlaid on a green colored layer described below, and the blue pixel PX is overlaid on a blue colored layer described below.

アレイ基板ASは、複数(n本)の信号線sと、複数(m本)の走査線gと、複数(m本)の補助容量線cとを有している。信号線sは、列方向Yに延在し、行方向Xに間隔を置いて並んでいる。信号線sは、XドライバXDに接続されている。水平走査期間中や垂直走査期間中、複数の信号線sには、XドライバXDを介して映像信号が与えられる。   The array substrate AS has a plurality (n) of signal lines s, a plurality (m) of scanning lines g, and a plurality (m) of auxiliary capacitance lines c. The signal lines s extend in the column direction Y and are arranged at intervals in the row direction X. The signal line s is connected to the X driver XD. During the horizontal scanning period and the vertical scanning period, video signals are supplied to the plurality of signal lines s via the X driver XD.

走査線gは、行方向Xに延在し、列方向Yに間隔を置いて並んでいる。補助容量線cは、走査線gに間隔を置いて並べられている。補助容量線cは、走査線gと同様、行方向Xに延在し、列方向Yに間隔を置いて並んでいる。走査線g及び補助容量線cは、YドライバYD1及びYドライバYD2の少なくとも一方に接続されている。   The scanning lines g extend in the row direction X and are arranged at intervals in the column direction Y. The auxiliary capacitance line c is arranged with an interval from the scanning line g. As with the scanning line g, the storage capacitor line c extends in the row direction X and is arranged at intervals in the column direction Y. The scanning line g and the auxiliary capacitance line c are connected to at least one of the Y driver YD1 and the Y driver YD2.

複数の画素PXは、複数の信号線s並びに複数の走査線g及び複数の補助容量線cの交差部近傍に設けられている。画素PXは、信号線s、走査線g及び補助容量線cに接続されている。画素PXは、スイッチング素子GSWと、画素電極EPと、補助容量Csとを有している。   The plurality of pixels PX are provided in the vicinity of intersections of the plurality of signal lines s, the plurality of scanning lines g, and the plurality of auxiliary capacitance lines c. The pixel PX is connected to the signal line s, the scanning line g, and the auxiliary capacitance line c. The pixel PX includes a switching element GSW, a pixel electrode EP, and an auxiliary capacitor Cs.

スイッチング素子GSWは、走査線g及び信号線sに電気的に接続され、TFT(薄膜トランジスタ)で形成され、ここでは、NMOS型のTFTで形成されている。画素電極EPは、スイッチング素子GSWに電気的に接続されている。補助容量Csは、画素電極EPに電気的に接続されている。補助容量Csは、補助容量線c及び図示しない補助容量電極を有し、容量を形成する。   The switching element GSW is electrically connected to the scanning line g and the signal line s, and is formed of a TFT (thin film transistor). Here, the switching element GSW is formed of an NMOS type TFT. The pixel electrode EP is electrically connected to the switching element GSW. The auxiliary capacitor Cs is electrically connected to the pixel electrode EP. The auxiliary capacitance Cs includes an auxiliary capacitance line c and an auxiliary capacitance electrode (not shown), and forms a capacitance.

図2乃至図5に示すように、センサモジュールMは、複数のセンサ回路SNと、複数(9n/12本)の容量カップリング線cupと、複数(n/12本)の第1プリチャージ線pre1と、複数(n/12本)の第2プリチャージ線pre2と、複数(m/2本)のプリチャージ制御線pregと、複数(n/12本)の出力線outと、複数(m/2本)の出力制御線outgと、を有している。   As shown in FIGS. 2 to 5, the sensor module M includes a plurality of sensor circuits SN, a plurality (9n / 12) of capacitive coupling lines cup, and a plurality (n / 12) of first precharge lines. pre1, multiple (n / 12) second precharge lines pre2, multiple (m / 2) precharge control lines preg, multiple (n / 12) output lines out, and multiple (m / 2) output control lines outg.

センサ回路SNは、それぞれ隣合う複数の画素PXが設けられた領域(画素群)内に1つの割合で配置されている。この実施形態において、センサ回路SNは、24画素PX(2行×12列)毎に1つ配置されている。センサ回路SNの数は(m/2)×(n/12)である。   One sensor circuit SN is arranged in a region (pixel group) where a plurality of adjacent pixels PX are provided. In this embodiment, one sensor circuit SN is arranged for every 24 pixels PX (2 rows × 12 columns). The number of sensor circuits SN is (m / 2) × (n / 12).

プリチャージ制御線pregは、走査線g及び補助容量線cに間隔を置いて並べられている。プリチャージ制御線pregは、行方向Xに延在し、列方向Yに間隔を置いて並んでいる。プリチャージ制御線pregは、YドライバYD1及びYドライバYD2の少なくとも一方に接続されている。プリチャージ制御線pregには、YドライバYD1、YD2からプリチャージ制御信号が与えられる。   The precharge control line preg is arranged with an interval between the scanning line g and the auxiliary capacitance line c. The precharge control lines preg extend in the row direction X and are arranged at intervals in the column direction Y. The precharge control line preg is connected to at least one of the Y driver YD1 and the Y driver YD2. A precharge control signal is supplied to the precharge control line preg from the Y drivers YD1 and YD2.

ここで、プリチャージ制御線pregは、複数の分割部を有している。隣合う分割部同士(断線部)は、接続電極(継手)11により接続されている。これは、後述するゲート絶縁膜のESD(Electro Static Discharge)破壊を抑制するためである。すなわち、後述するプリチャージ制御スイッチPSWの半導体層3とゲート電極6がショートし、プリチャージ制御スイッチPSWが破損することを抑制するためである。   Here, the precharge control line preg has a plurality of divided portions. Adjacent divided portions (disconnected portions) are connected by connection electrodes (joints) 11. This is to suppress ESD (Electro Static Discharge) breakdown of the gate insulating film described later. That is, the semiconductor layer 3 of the precharge control switch PSW, which will be described later, and the gate electrode 6 are short-circuited to prevent the precharge control switch PSW from being damaged.

出力制御線outgは、走査線g、補助容量線c及びプリチャージ制御線pregに間隔を置いて並べられている。出力制御線outgは、行方向Xに延在し、列方向Yに間隔を置いて並んでいる。出力制御線outgは、YドライバYD1及びYドライバYD2の少なくとも一方に接続されている。出力制御線outgには、YドライバYD1、YD2から出力制御信号が与えられる。   The output control line outg is arranged at intervals with the scanning line g, the auxiliary capacitance line c, and the precharge control line preg. The output control lines outg extend in the row direction X and are arranged at intervals in the column direction Y. The output control line outg is connected to at least one of the Y driver YD1 and the Y driver YD2. Output control signals are supplied to the output control line outg from the Y drivers YD1 and YD2.

ここで、出力制御線outgは、複数の分割部を有している。隣合う分割部同士(断線部)は、接続電極(継手)12により接続されている。これは、後述するゲート絶縁膜のESD破壊を抑制するためである。すなわち、後述する出力制御スイッチOSWの半導体層5とゲート電極8がショートし、出力制御スイッチOSWが破損することを抑制するためである。   Here, the output control line outg has a plurality of division parts. Adjacent divided parts (disconnected parts) are connected by connection electrodes (joints) 12. This is to suppress ESD breakdown of the gate insulating film described later. That is, the semiconductor layer 5 and the gate electrode 8 of the output control switch OSW, which will be described later, are short-circuited to prevent the output control switch OSW from being damaged.

第1プリチャージ線pre1、第2プリチャージ線pre2、出力線out及び容量カップリング線cupは、信号線sと共用している。第1プリチャージ線pre1、第2プリチャージ線pre2及び出力線outは、1つのセンサ回路SN毎に1本ずつ配置されている。容量カップリング線cupは、1つのセンサ回路SN毎に9本ずつ配置されている。   The first precharge line pre1, the second precharge line pre2, the output line out, and the capacitive coupling line cup are shared with the signal line s. The first precharge line pre1, the second precharge line pre2, and the output line out are arranged one by one for each sensor circuit SN. Nine capacitive coupling lines “cup” are arranged for each sensor circuit SN.

容量カップリング線cupは、後述する検知電極DEとの間に容量を形成し、検知電極DEの電圧をプルアップ又はプルダウンする。なお、この実施形態において、第2プリチャージ線pre2は、検知電極DEに電気的に接続されたゲート電極7との間に容量を形成し、ゲート電極7(検知電極DE)の電圧をプルアップ又はプルダウンするため、容量カップリング線としても機能すると言うことができる。   The capacitance coupling line cup forms a capacitance with a later-described detection electrode DE, and pulls up or down the voltage of the detection electrode DE. In this embodiment, the second precharge line pre2 forms a capacitance with the gate electrode 7 electrically connected to the detection electrode DE, and pulls up the voltage of the gate electrode 7 (detection electrode DE). Alternatively, it can be said to function as a capacitive coupling line because it is pulled down.

センサ回路SNは、検知電極DEと、プリチャージ制御スイッチPSWと、アンプAMPと、出力制御スイッチOSWとを有している。
検知電極DEは、行方向Xに延在し、入力手段30による入力動作に応じて結合容量が変化するものである。
The sensor circuit SN includes a detection electrode DE, a precharge control switch PSW, an amplifier AMP, and an output control switch OSW.
The detection electrode DE extends in the row direction X, and the coupling capacitance changes according to the input operation by the input means 30.

プリチャージ制御スイッチPSWは、TFTで形成され、ここでは、NMOS型のTFTで形成されている。プリチャージ制御スイッチPSWは、第1プリチャージ線pre1及び検知電極DE間に接続され、第1プリチャージ線pre1を介して入力されるプリチャージ電圧としての第1プリチャージ電圧を検知電極DEに与えるかどうか切替える。   The precharge control switch PSW is formed of a TFT, and here is formed of an NMOS type TFT. The precharge control switch PSW is connected between the first precharge line pre1 and the detection electrode DE, and applies a first precharge voltage as a precharge voltage input via the first precharge line pre1 to the detection electrode DE. Switch whether or not.

詳しくは、プリチャージ制御スイッチPSWにおいて、ゲート電極6はプリチャージ制御線pregに接続され、半導体層3のソース領域は第1プリチャージ線pre1に接続され、半導体層3のドレイン領域は接続電極13等を介して検知電極DEに接続されている。プリチャージ制御スイッチPSWは、プリチャージ制御信号に応じて第1プリチャージ電圧を検知電極DEに出力するかどうかを切替える。   Specifically, in the precharge control switch PSW, the gate electrode 6 is connected to the precharge control line preg, the source region of the semiconductor layer 3 is connected to the first precharge line pre1, and the drain region of the semiconductor layer 3 is connected to the connection electrode 13. Etc., and connected to the detection electrode DE. The precharge control switch PSW switches whether to output the first precharge voltage to the detection electrode DE according to the precharge control signal.

プリチャージ制御スイッチPSWは、プリチャージ制御線pregを介してゲート電極6にハイ(H)レベルのプリチャージ制御信号が与えられるタイミングで、第1プリチャージ電圧を検知電極DEに与える。プリチャージ制御スイッチPSWは検知電極DEの電位を初期化し、また、詳細を後述するアンプAMPの動作点を制御するものである。   The precharge control switch PSW applies a first precharge voltage to the detection electrode DE at a timing when a high (H) level precharge control signal is applied to the gate electrode 6 via the precharge control line preg. The precharge control switch PSW initializes the potential of the detection electrode DE, and controls the operating point of the amplifier AMP described later in detail.

アンプAMPは、TFTで形成され、ここでは、NMOS型のTFTで形成されている。アンプAMPのゲート電極7において、一端は接続電極16を介して検知電極DEに接続され、他端は接続電極13を介して半導体層3のドレイン領域に接続されている。アンプAMPのソース電極14は第2プリチャージ線pre2に接続されている。   The amplifier AMP is formed of a TFT, and here is formed of an NMOS type TFT. In the gate electrode 7 of the amplifier AMP, one end is connected to the detection electrode DE through the connection electrode 16, and the other end is connected to the drain region of the semiconductor layer 3 through the connection electrode 13. The source electrode 14 of the amplifier AMP is connected to the second precharge line pre2.

アンプAMPは、第2プリチャージ線pre2を介して与えられる第2プリチャージ電圧をソース電圧として供給され、検知電極DEの電位を増幅してドレイン電極15に出力する。   The amplifier AMP is supplied with the second precharge voltage supplied via the second precharge line pre2 as a source voltage, amplifies the potential of the detection electrode DE, and outputs the amplified potential to the drain electrode 15.

出力制御スイッチOSWは、TFTで形成され、ここでは、NMOS型のTFTで形成されている。出力制御スイッチOSWは、アンプAMPに接続されている。出力制御スイッチOSWは、アンプAMPのドレイン電極15及び出力線out間に接続されている。出力制御スイッチOSWは、増幅された検知電圧を出力するかどうかを切替えるものである。出力制御スイッチOSWは、検知電極DEの静電容量変動を読み取る際に導通状態に切替えられる。   The output control switch OSW is formed of a TFT, and here is formed of an NMOS type TFT. The output control switch OSW is connected to the amplifier AMP. The output control switch OSW is connected between the drain electrode 15 of the amplifier AMP and the output line out. The output control switch OSW switches whether to output the amplified detection voltage. The output control switch OSW is switched to a conductive state when reading the capacitance variation of the detection electrode DE.

詳しくは、出力制御スイッチOSWにおいて、ゲート電極8は出力制御線outgに接続され、半導体層5のソース領域はアンプAMPのドレイン電極15に接続され、半導体層5のドレイン領域は出力線outに接続されている。ここで、出力線outには第3プリチャージ電圧が与えられる。第3プリチャージ電圧を与えることにより、出力線outの電位をリセットすることができる。   Specifically, in the output control switch OSW, the gate electrode 8 is connected to the output control line outg, the source region of the semiconductor layer 5 is connected to the drain electrode 15 of the amplifier AMP, and the drain region of the semiconductor layer 5 is connected to the output line out. Has been. Here, the third precharge voltage is applied to the output line out. By applying the third precharge voltage, the potential of the output line out can be reset.

出力制御スイッチOSWは、出力制御線outgを介してゲート電極にハイ(H)レベルの出力制御信号が与えられるタイミングで導通状態に切替えられる。その際、出力線outの電位は、入力手段30及び検知電極DE間の結合容量Cfの有無や強弱に基づいた検知電極DEの静電容量変動に応じて変動することになる。すなわち、出力線outの電位の変動を取得することにより、入力手段30にて接触される個所の位置情報を抽出することができる。   The output control switch OSW is switched to a conductive state at a timing when a high (H) level output control signal is applied to the gate electrode via the output control line outg. At this time, the potential of the output line out varies according to the capacitance variation of the detection electrode DE based on the presence or absence of the coupling capacitance Cf between the input unit 30 and the detection electrode DE and the strength. In other words, by acquiring the fluctuation of the potential of the output line out, it is possible to extract the position information of the place touched by the input means 30.

なお、センサモジュールMを用いた入力手段30にて接触される個所の位置情報の抽出は、映像信号の書込みをしていない水平ブランキング期間中や垂直ブランキング期間中等に行われる。   In addition, the extraction of the position information of the part touched by the input means 30 using the sensor module M is performed during a horizontal blanking period or a vertical blanking period in which no video signal is written.

検知電極DEにおいて、容量カップリング線cupと交差する個所の幅(列方向Yの長さ)は、容量カップリング線cup間に位置する個所の幅より小さい。これにより、検知電極DEと容量カップリング線cupとの間に形成される寄生容量Cpを小さくすることができる。   In the detection electrode DE, the width (the length in the column direction Y) of the portion that intersects with the capacitive coupling line cup is smaller than the width of the portion located between the capacitive coupling lines cup. Thereby, the parasitic capacitance Cp formed between the detection electrode DE and the capacitive coupling line cup can be reduced.

図4に示すように、容量カップリング線cupは、行方向Xに突き出た複数のシールド電極SLDを有している。検知電極DEは、複数のシールド電極SLDで囲まれている。検知電極DEは、複数のシールド電極SLD(容量カップリング線cup)で静電遮蔽されている。このため、検知電極DEが各々の配線や電極との間に形成する恐れのある寄生容量を抑制することができる。   As shown in FIG. 4, the capacitive coupling line cup has a plurality of shield electrodes SLD protruding in the row direction X. The detection electrode DE is surrounded by a plurality of shield electrodes SLD. The detection electrode DE is electrostatically shielded by a plurality of shield electrodes SLD (capacitive coupling line cup). For this reason, it is possible to suppress parasitic capacitance that may be formed between the detection electrode DE and each wiring or electrode.

複数の画素PXは、行方向Xに沿って一様に並べられ、列方向Yに沿って1行毎に反転して並べられている。
列方向Yにおいて、センサ部の幅wは、列方向Yに並んだ補助容量Csの2個分と略同一である。
The plurality of pixels PX are uniformly arranged along the row direction X, and are inverted and arranged for each row along the column direction Y.
In the column direction Y, the width w of the sensor unit is substantially the same as two auxiliary capacitors Cs arranged in the column direction Y.

次に、上記センサモジュールMが設けられた液晶表示パネルPの積層構造について説明する。
図3乃至図5に示すように、アレイ基板ASは、透明な絶縁基板として、矩形状のガラス基板1を有している。ガラス基板1上に、下地層2が形成されている。下地層2は、ガラス基板1上に成膜されたアンダーコート絶縁膜と、アンダーコート絶縁膜上に形成された半導体層3、4、5、スイッチング素子GSWの半導体層及び補助容量電極と、各半導体層及び補助容量電極を覆ったゲート絶縁膜を含んでいる。この実施形態において、各半導体層及び補助容量電極は、ポリシリコンで形成されている。
Next, a laminated structure of the liquid crystal display panel P provided with the sensor module M will be described.
As shown in FIGS. 3 to 5, the array substrate AS has a rectangular glass substrate 1 as a transparent insulating substrate. A base layer 2 is formed on the glass substrate 1. The underlayer 2 includes an undercoat insulating film formed on the glass substrate 1, semiconductor layers 3, 4, and 5 formed on the undercoat insulating film, a semiconductor layer of the switching element GSW, an auxiliary capacitance electrode, A gate insulating film covering the semiconductor layer and the auxiliary capacitance electrode is included. In this embodiment, each semiconductor layer and the auxiliary capacitance electrode are made of polysilicon.

下地層2(ゲート絶縁膜)上には、MoW(モリブデン・タングステン)で形成された複数の導電層が形成されている。これらの導電層としては、プリチャージ制御線preg、出力制御線outg、ゲート電極6、7、8、検知電極DE、走査線g、補助容量線c等を挙げることができる。   A plurality of conductive layers made of MoW (molybdenum / tungsten) are formed on the underlying layer 2 (gate insulating film). Examples of these conductive layers include a precharge control line preg, an output control line outg, gate electrodes 6, 7, and 8, a detection electrode DE, a scanning line g, and an auxiliary capacitance line c.

導電層が形成された下地層2上には、層間絶縁膜が形成されている。層間絶縁膜は、SiNで形成された絶縁膜9と、SiOで形成された絶縁膜10とが積層して形成されている。 An interlayer insulating film is formed on the base layer 2 on which the conductive layer is formed. The interlayer insulating film is formed by laminating an insulating film 9 made of SiN and an insulating film 10 made of SiO 2 .

層間絶縁膜(絶縁膜10)上には、アルミニウム(Al)で形成された複数の導電層が形成されている。これらの導電層としては、信号線s(第1プリチャージ線pre1、第2プリチャージ線pre2、出力線out、容量カップリング線cup)、接続電極11、12、16、ソース電極14、ドレイン電極15、シールド電極SLD等を挙げることができる。例えば、接続電極16は、一方で絶縁膜9、10を貫通するコンタクトホールを通ってゲート電極7に接続され、他方で絶縁膜9、10を貫通する他のコンタクトホールを通って検知電極DEに接続されている。   A plurality of conductive layers made of aluminum (Al) are formed on the interlayer insulating film (insulating film 10). These conductive layers include a signal line s (first precharge line pre1, second precharge line pre2, output line out, capacitive coupling line cup), connection electrodes 11, 12, 16, source electrode 14, and drain electrode. 15, shield electrode SLD, and the like. For example, the connection electrode 16 is connected to the gate electrode 7 through a contact hole penetrating the insulating films 9 and 10 on the one hand, and is connected to the detection electrode DE through another contact hole penetrating the insulating films 9 and 10 on the other hand. It is connected.

導電層が形成された層間絶縁膜上には、パッシベーション膜17及び平坦化膜18が順に形成されている。平坦化膜18上には、上部層19が形成されている。上部層19は、平坦化膜18上に形成された共通電極ETと、共通電極ETが形成された平坦化膜18上に形成された絶縁膜と、絶縁膜上に形成され共通電極ETと対向した画素電極EPと、画素電極EPが形成された絶縁膜上に形成された配向膜とを有している。画素電極EPには複数のスリットが形成されている。このため、液晶表示パネルPは、横電界を利用するFFS(Fringe Field Switching)モードを採っている。   A passivation film 17 and a planarizing film 18 are sequentially formed on the interlayer insulating film on which the conductive layer is formed. An upper layer 19 is formed on the planarizing film 18. The upper layer 19 includes a common electrode ET formed on the planarizing film 18, an insulating film formed on the planarizing film 18 on which the common electrode ET is formed, and a common electrode ET formed on the insulating film and facing the common electrode ET. The pixel electrode EP and an alignment film formed on the insulating film on which the pixel electrode EP is formed. A plurality of slits are formed in the pixel electrode EP. For this reason, the liquid crystal display panel P adopts an FFS (Fringe Field Switching) mode using a lateral electric field.

共通電極ET及び画素電極EPは、光透過性を有する導電材料として、例えばITO(インジウム錫酸化物)で形成されている。画素電極EPはセンサ部には形成されていないが、共通電極ETの一部はセンサ部にも形成されている。但し、共通電極ETは、ゲート電極7及び検知電極DEと対向した複数の欠落部を有している。   The common electrode ET and the pixel electrode EP are made of, for example, ITO (indium tin oxide) as a light-transmitting conductive material. Although the pixel electrode EP is not formed in the sensor part, a part of the common electrode ET is also formed in the sensor part. However, the common electrode ET has a plurality of missing portions facing the gate electrode 7 and the detection electrode DE.

対向基板OSは、透明な絶縁基板として、矩形状のガラス基板21を有している。ガラス基板21上に、対向パターン22が形成されている。対向パターン22は、ガラス基板21上に形成されたカラーフィルタと、カラーフィルタ上に形成された配向膜とを有している。カラーフィルタは、ブラックマトリクス層と、赤色、緑色、青色の複数の着色層を有している。
ガラス基板1の外面には偏光板を含む光学素子OD1が配置され、ガラス基板21の外面には偏光板を含む光学素子OD2が配置されている。
The counter substrate OS has a rectangular glass substrate 21 as a transparent insulating substrate. A counter pattern 22 is formed on the glass substrate 21. The counter pattern 22 includes a color filter formed on the glass substrate 21 and an alignment film formed on the color filter. The color filter has a black matrix layer and a plurality of colored layers of red, green, and blue.
An optical element OD1 including a polarizing plate is disposed on the outer surface of the glass substrate 1, and an optical element OD2 including a polarizing plate is disposed on the outer surface of the glass substrate 21.

上記のように構成された第1の実施形態に係る電子機器によれば、電子機器は、液晶表示パネルP及びセンサモジュールMを備えている。入力面側は、アレイ基板ASの外面側である。   According to the electronic apparatus according to the first embodiment configured as described above, the electronic apparatus includes the liquid crystal display panel P and the sensor module M. The input surface side is the outer surface side of the array substrate AS.

センサ回路SNにおける検知電極DEにおいて、タッチする入力手段30(指や導体)の有り無しでは電位変化量(容量の一端の電位を変化させたときの他端の電位変化量)が異なるため、アンプAMPのゲート電極7の電位には差が生じる。この電位差は、出力制御スイッチOSWを通して、アンプAMPから出力線outに出力信号となって現れる。   In the detection electrode DE in the sensor circuit SN, the potential change amount (potential change amount at the other end when the potential at one end of the capacitor is changed) differs depending on whether or not the input means 30 (finger or conductor) is touched. A difference occurs in the potential of the gate electrode 7 of the AMP. This potential difference appears as an output signal from the amplifier AMP to the output line out through the output control switch OSW.

検知電極DEでの入力手段30の有り無しにおける電位変化量の差(ΔV)を大きくするためには、結合容量Cfをできるだけ大きく、寄生容量Cpをできるだけ小さくする必要がある。   In order to increase the potential difference (ΔV) between the presence and absence of the input means 30 at the detection electrode DE, it is necessary to make the coupling capacitance Cf as large as possible and the parasitic capacitance Cp as small as possible.

そこで、検知電極DEを、信号線sより液晶表示パネルPの入力面側(入力手段30による接触側)に位置するように形成している。これにより、アレイ基板ASの外面側の入力面を入力手段30で接触する場合に、検知電極DEと入力手段30とのカップリングが信号線sでシールドされてしまう量を少なくすることができ、結合容量Cfを大きくすることができる。検知電極DEでの入力手段30の有り無しにおける電位変化量の差を大きくすることができるため、センサモジュールMの検出感度の向上を図ることができ、その結果、S/N比を改善することもできる。   Therefore, the detection electrode DE is formed so as to be positioned on the input surface side (contact side by the input means 30) of the liquid crystal display panel P from the signal line s. Thereby, when the input surface on the outer surface side of the array substrate AS is contacted by the input means 30, it is possible to reduce the amount that the coupling between the detection electrode DE and the input means 30 is shielded by the signal line s. The coupling capacitance Cf can be increased. Since the difference in potential change amount with and without the input means 30 at the detection electrode DE can be increased, the detection sensitivity of the sensor module M can be improved, and as a result, the S / N ratio can be improved. You can also.

アンプAMPのゲート電極7と、検知電極DEは、直接接続されておらず、接続電極16を介して間接的に接続されている。ゲート電極7及び検知電極DEはMoWで形成されているが、接続電極16は、Alで形成されている。ゲート電極7と、検知電極DEとを接続電極16を介して接続することにより、アレイ基板ASの製造工程中の静電破壊(ESD破壊)の発生を低減することができ、静電破壊の広がりを抑制することができる。
上記のことから、センサモジュールの検出感度の向上を図ることができる電子機器を得ることができる。
The gate electrode 7 of the amplifier AMP and the detection electrode DE are not directly connected, but are indirectly connected via the connection electrode 16. Although the gate electrode 7 and the detection electrode DE are made of MoW, the connection electrode 16 is made of Al. By connecting the gate electrode 7 and the detection electrode DE via the connection electrode 16, the occurrence of electrostatic breakdown (ESD breakdown) during the manufacturing process of the array substrate AS can be reduced, and the spread of electrostatic breakdown is increased. Can be suppressed.
From the above, an electronic device that can improve the detection sensitivity of the sensor module can be obtained.

次に、第2の実施形態に係る電子機器について説明する。なお、この実施形態において、他の構成は上述した第1の実施形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。   Next, an electronic apparatus according to the second embodiment will be described. In this embodiment, other configurations are the same as those of the first embodiment described above, and the same portions are denoted by the same reference numerals and detailed description thereof is omitted.

図6及び図7に示すように、液晶表示パネルPは、対向基板OS側に表示面Scを有している。また、表示面Scは入力面としても機能している。このため、液晶表示パネルPは、リアアレイ構造と呼ばれる構造を採っており、対向基板OSはアレイ基板ASよりユーザ側に配置されている。バックライトユニットBは、アレイ基板ASに対して対向基板OSの反対側に配置されている。バックライトユニットBは、アレイ基板ASに向けて光を放出する。   As shown in FIGS. 6 and 7, the liquid crystal display panel P has a display surface Sc on the counter substrate OS side. The display surface Sc also functions as an input surface. Therefore, the liquid crystal display panel P has a structure called a rear array structure, and the counter substrate OS is arranged on the user side from the array substrate AS. The backlight unit B is disposed on the opposite side of the counter substrate OS with respect to the array substrate AS. The backlight unit B emits light toward the array substrate AS.

下地層2上には、電極CEが形成されている。電極CEは、ゲート電極7と同一の層に同一材料で形成されている。電極CEは、ゲート電極7に間隔を置いて形成され、ゲート電極7とは接続電極16を介して接続されている。   An electrode CE is formed on the base layer 2. The electrode CE is formed of the same material in the same layer as the gate electrode 7. The electrode CE is formed at an interval from the gate electrode 7, and is connected to the gate electrode 7 via the connection electrode 16.

平坦化膜18上には、検知電極DEが形成されている。検知電極DEは、共通電極ETと同一の層に同一材料(ITO)で形成されている。検知電極DEは、共通電極ETに間隔を置いて形成されている。検知電極DEは、パッシベーション膜17及び平坦化膜18を貫通して形成されたコンタクトホールを通って接続電極16に接続されている。   A detection electrode DE is formed on the planarizing film 18. The detection electrode DE is formed of the same material (ITO) in the same layer as the common electrode ET. The detection electrode DE is formed at an interval from the common electrode ET. The detection electrode DE is connected to the connection electrode 16 through a contact hole formed through the passivation film 17 and the planarization film 18.

検知電極DEは、行方向Xに延在し、入力手段30による入力動作に応じて結合容量が変化するものである。検知電極DEにおいて、容量カップリング線cupと交差する個所の幅(列方向Yの長さ)は、容量カップリング線cup間に位置する個所の幅より小さい。   The detection electrode DE extends in the row direction X, and the coupling capacitance changes according to the input operation by the input means 30. In the detection electrode DE, the width of the portion (the length in the column direction Y) that intersects the capacitive coupling line cup is smaller than the width of the location located between the capacitive coupling lines cup.

検知電極DEが形成された平坦化膜18上には、上部層19が形成されている。上部層19は、共通電極ET及び検知電極DEが形成された平坦化膜18上に形成された絶縁膜と、絶縁膜上に形成され共通電極ETと対向した画素電極EPと、画素電極EPが形成された絶縁膜上に形成された配向膜とを有している。   An upper layer 19 is formed on the planarizing film 18 on which the detection electrode DE is formed. The upper layer 19 includes an insulating film formed on the planarizing film 18 on which the common electrode ET and the detection electrode DE are formed, a pixel electrode EP formed on the insulating film and facing the common electrode ET, and the pixel electrode EP. And an alignment film formed on the formed insulating film.

上記のように構成された第2の実施形態に係る電子機器によれば、電子機器は、液晶表示パネルP及びセンサモジュールMを備えている。入力面側は、対向基板OSの外面側である。   According to the electronic apparatus according to the second embodiment configured as described above, the electronic apparatus includes the liquid crystal display panel P and the sensor module M. The input surface side is the outer surface side of the counter substrate OS.

検知電極DEは、信号線sより液晶表示パネルPの入力面側に位置するように形成している。これにより、対向基板OSの外面側の入力面を入力手段30で接触する場合に、検知電極DEと入力手段30とのカップリングが信号線sでシールドされてしまう量を少なくすることができ、結合容量Cfを大きくすることができる。検知電極DEでの入力手段30の有り無しにおける電位変化量の差を大きくすることができるため、センサモジュールMの検出感度の向上を図ることができ、その結果、S/N比を改善することもできる。   The detection electrode DE is formed so as to be positioned closer to the input surface of the liquid crystal display panel P than the signal line s. Thereby, when the input surface on the outer surface side of the counter substrate OS is contacted by the input means 30, it is possible to reduce the amount that the coupling between the detection electrode DE and the input means 30 is shielded by the signal line s. The coupling capacitance Cf can be increased. Since the difference in potential change amount with and without the input means 30 at the detection electrode DE can be increased, the detection sensitivity of the sensor module M can be improved, and as a result, the S / N ratio can be improved. You can also.

アンプAMPのゲート電極7と、検知電極DEは、直接接続されておらず、接続電極16を介して間接的に接続されている。ゲート電極7及び検知電極DEはMoWで形成されているが、接続電極16は、Alで形成されている。このため、ゲート電極7と、検知電極DEとを接続電極16を介して接続することにより、アレイ基板ASの製造工程中の静電破壊(ESD破壊)の発生を低減することができ、静電破壊の広がりを抑制することができる。
上記のことから、センサモジュールの検出感度の向上を図ることができる電子機器を得ることができる。
The gate electrode 7 of the amplifier AMP and the detection electrode DE are not directly connected, but are indirectly connected via the connection electrode 16. Although the gate electrode 7 and the detection electrode DE are made of MoW, the connection electrode 16 is made of Al. For this reason, by connecting the gate electrode 7 and the detection electrode DE via the connection electrode 16, it is possible to reduce the occurrence of electrostatic breakdown (ESD breakdown) during the manufacturing process of the array substrate AS. The spread of destruction can be suppressed.
From the above, an electronic device that can improve the detection sensitivity of the sensor module can be obtained.

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the components without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

例えば、第1の実施形態に係る検知電極DE及び容量カップリング線cup間に形成される寄生容量Cpに比べ、第2の実施形態に係る検知電極DE及び容量カップリング線cup間に形成される寄生容量Cpは小さい。このため、第1の実施形態に比べて第2の実施形態の方が、検知電極DEにおける容量カップリング線cupと交差する個所の幅を大きくすることができる。   For example, it is formed between the detection electrode DE and the capacitive coupling line cup according to the second embodiment, compared to the parasitic capacitance Cp formed between the detection electrode DE and the capacitive coupling line cup according to the first embodiment. The parasitic capacitance Cp is small. For this reason, in the second embodiment, the width of the portion of the detection electrode DE that intersects the capacitive coupling line cup can be made larger than that in the first embodiment.

検知電極DEは、行方向Xに沿った全域に亘って同一の幅を有していてもよい。すなわち、検知電極DEにおいて、容量カップリング線cupと交差する個所の幅(列方向Yの長さ)は、容量カップリング線cup間に位置する個所の幅と同一であってもよい。検知電極DEの面積をより大きくすることができるため、より結合容量Cfを大きくすることができる。なお、上記のことは、上述した第2の実施形態で示したように、検知電極DEが共通電極ETと同一の層に形成されている場合に、特に有効である。   The detection electrode DE may have the same width over the entire region along the row direction X. In other words, the width (the length in the column direction Y) where the detection electrode DE intersects the capacitive coupling line cup may be the same as the width of the location located between the capacitive coupling lines cup. Since the area of the detection electrode DE can be increased, the coupling capacitance Cf can be further increased. Note that the above is particularly effective when the detection electrode DE is formed in the same layer as the common electrode ET as shown in the second embodiment.

液晶表示パネルPは、横電界を利用するFFS(Fringe Field Switching)モードを採っているが、これに限らず、各種のモードを採ることができる。この場合、液晶表示パネルPの配線構造や積層構造は異なるが、上述した効果が得られることは言うまでもない。   The liquid crystal display panel P adopts an FFS (Fringe Field Switching) mode using a horizontal electric field, but is not limited to this, and various modes can be adopted. In this case, it goes without saying that the above-described effects can be obtained although the wiring structure and the laminated structure of the liquid crystal display panel P are different.

表示パネルは、液晶表示パネルPに限定されるものではなく、画像を表示領域R1に表示するように構成されたものであれば良い。
この発明は、上記電子機器に限定されるものではなく、各種の電子機器に適応可能である。
The display panel is not limited to the liquid crystal display panel P, and may be any display panel configured to display an image in the display region R1.
The present invention is not limited to the electronic device described above, and can be applied to various electronic devices.

1…ガラス基板、7…ゲート電極、16…接続電極、P…液晶表示パネル、M…センサモジュール、AS…アレイ基板、OS…対向基板、LC…液晶層、Sc…表示面、PX…画素、s…信号線、g…走査線、c…補助容量線、GSW…スイッチング素子、EP…画素電極、ET…共通電極、Cs…補助容量、SN…センサ回路、cup…容量カップリング線、pre1…第1プリチャージ線、pre2…第2プリチャージ線、preg…プリチャージ制御線、out…出力線、outg…出力制御線、DE…検知電極、Cf…結合容量、PSW…プリチャージ制御スイッチ、AMP…アンプ、OSW…出力制御スイッチ、SLD…シールド電極、R1…表示領域、R2…入力領域、X…行方向、Y…列方向。   DESCRIPTION OF SYMBOLS 1 ... Glass substrate, 7 ... Gate electrode, 16 ... Connection electrode, P ... Liquid crystal display panel, M ... Sensor module, AS ... Array substrate, OS ... Opposite substrate, LC ... Liquid crystal layer, Sc ... Display surface, PX ... Pixel, s ... signal line, g ... scanning line, c ... auxiliary capacitance line, GSW ... switching element, EP ... pixel electrode, ET ... common electrode, Cs ... auxiliary capacitance, SN ... sensor circuit, cup ... capacitance coupling line, pre1 ... First precharge line, pre2 ... second precharge line, preg ... precharge control line, out ... output line, outg ... output control line, DE ... sensing electrode, Cf ... coupling capacitance, PSW ... precharge control switch, AMP ... Amplifier, OSW ... Output control switch, SLD ... Shield electrode, R1 ... Display area, R2 ... Input area, X ... Row direction, Y ... Column direction.

Claims (7)

画像を表示し、入力手段にて接触される個所の位置情報を抽出する電子機器において、
列方向に延在した複数の信号線と、行方向に延在した複数の走査線と、前記複数の信号線及び前記複数の走査線に接続された複数の画素と、を有したアレイ基板を具備した表示パネルと、
それぞれ隣合う前記複数の画素が設けられた領域内に1つの割合で配置され、前記行方向に延在し、前記入力手段による入力動作に応じて結合容量が変化する検知電極と、前記検知電極に接続された接続電極と、前記接続電極を介して前記検知電極に接続され、前記検知電極での検知電圧を増幅するアンプと、を有した複数のセンサ回路を具備したセンサモジュールと、を備え、
前記検知電極は、前記信号線より前記表示パネルの前記入力手段による接触側に位置していることを特徴とする電子機器。
In an electronic device that displays an image and extracts position information of a place touched by an input means,
An array substrate having a plurality of signal lines extending in a column direction, a plurality of scanning lines extending in a row direction, and a plurality of pixels connected to the plurality of signal lines and the plurality of scanning lines. A display panel provided;
A detection electrode that is arranged at a ratio in a region where the plurality of adjacent pixels are provided, extends in the row direction, and has a coupling capacitance that changes according to an input operation by the input unit; and the detection electrode A sensor module including a plurality of sensor circuits, and a connection electrode connected to the detection electrode, and an amplifier connected to the detection electrode via the connection electrode and amplifying a detection voltage at the detection electrode. ,
The electronic device according to claim 1, wherein the detection electrode is positioned on a contact side of the display panel by the input unit with respect to the signal line.
前記前記入力手段による接触側は、前記アレイ基板の外面側であり、
前記接続電極は、前記信号線と同一の層に形成されていることを特徴とする請求項1に記載の電子機器。
The contact side by the input means is the outer surface side of the array substrate,
The electronic device according to claim 1, wherein the connection electrode is formed in the same layer as the signal line.
前記接続電極は、Alで形成され、
前記検知電極は、MoWで形成されていることを特徴とする請求項2に記載の電子機器。
The connection electrode is made of Al,
The electronic device according to claim 2, wherein the detection electrode is made of MoW.
前記表示パネルは、前記アレイ基板に対向配置された対向基板をさらに有し、
前記前記入力手段による接触側は、前記対向基板の外面側であることを特徴とする請求項1に記載の電子機器。
The display panel further includes a counter substrate disposed to face the array substrate,
The electronic device according to claim 1, wherein a contact side of the input unit is an outer surface side of the counter substrate.
前記接続電極は、Alで形成され、
前記検知電極は、ITOで形成されていることを特徴とする請求項4に記載の電子機器。
The connection electrode is made of Al,
The electronic device according to claim 4, wherein the detection electrode is made of ITO.
前記検知電極は、前記行方向に沿った全域に亘って同一の幅を有していることを特徴とする請求項1に記載の電子機器。   The electronic device according to claim 1, wherein the detection electrodes have the same width over the entire region along the row direction. 前記複数のセンサ回路は、それぞれ、前記検知電極に接続され、前記プリチャージ電圧を前記検知電極に出力するかどうかを切替えるプリチャージ制御スイッチと、前記アンプに接続され、前記増幅された検知電圧を出力するかどうかを切替える出力制御スイッチと、をさらに有していることを特徴とする請求項1に記載の電子機器。   Each of the plurality of sensor circuits is connected to the detection electrode and is connected to the precharge control switch for switching whether to output the precharge voltage to the detection electrode; and the amplifier is configured to output the amplified detection voltage. The electronic apparatus according to claim 1, further comprising: an output control switch that switches whether to output.
JP2011134052A 2011-06-16 2011-06-16 Electronic device Withdrawn JP2013003829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011134052A JP2013003829A (en) 2011-06-16 2011-06-16 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011134052A JP2013003829A (en) 2011-06-16 2011-06-16 Electronic device

Publications (1)

Publication Number Publication Date
JP2013003829A true JP2013003829A (en) 2013-01-07

Family

ID=47672336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011134052A Withdrawn JP2013003829A (en) 2011-06-16 2011-06-16 Electronic device

Country Status (1)

Country Link
JP (1) JP2013003829A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105739148A (en) * 2014-12-26 2016-07-06 乐金显示有限公司 Liquid crystal display panel and liquid crystal display apparatus including the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105739148A (en) * 2014-12-26 2016-07-06 乐金显示有限公司 Liquid crystal display panel and liquid crystal display apparatus including the same
JP2016126334A (en) * 2014-12-26 2016-07-11 エルジー ディスプレイ カンパニー リミテッド Liquid crystal display panel and liquid crystal display apparatus employing the same
US9891457B2 (en) 2014-12-26 2018-02-13 Lg Display Co., Ltd. Liquid crystal display panel and liquid crystal display apparatus including the same
CN105739148B (en) * 2014-12-26 2019-04-05 乐金显示有限公司 Liquid crystal display panel and liquid crystal display including the liquid crystal display panel

Similar Documents

Publication Publication Date Title
JP6581927B2 (en) Detection device, display device, and electronic device
US9791991B2 (en) Display device with a built-in touch panel
US10496223B2 (en) Touch detection device and display device with touch detection function
TWI461792B (en) Liquid crystal display with built-in touch screen panel
US8081147B2 (en) Liquid crystal display device
US9785286B2 (en) Touch display panel and display device
JP5971708B2 (en) Touch panel built-in display device
US9423916B2 (en) In-cell touch panel and display device
CN110391253B (en) Wiring board and display device
US10606403B2 (en) Detection device
KR20130114421A (en) Display device including touch sensor
TW200928504A (en) Active matrix display, the front transparent substrate and rear active substrate thereof, and method of sensing the position of a sensed object
US8766892B2 (en) Display device with display panel having sensors therein
JP2017228162A (en) Array substrate, display and method for inspecting sensor electrode
KR101082219B1 (en) plat panel display integrated with Touch Screen Panel
JP2018112791A (en) Touch detection device and display device with touch detection function
JP6037753B2 (en) Liquid crystal display
JP7466030B2 (en) Display device
CN107015690A (en) Display device
JP2013003829A (en) Electronic device
KR20210051358A (en) Touch display device and display panel
WO2019021924A1 (en) Display panel
KR20090071387A (en) Position Sensing Display
JP2012128070A (en) Electronic device
JP2012247989A (en) Method of driving image reader

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130711

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902