JP2012532385A - システムオンチップエラー識別 - Google Patents
システムオンチップエラー識別 Download PDFInfo
- Publication number
- JP2012532385A JP2012532385A JP2012518691A JP2012518691A JP2012532385A JP 2012532385 A JP2012532385 A JP 2012532385A JP 2012518691 A JP2012518691 A JP 2012518691A JP 2012518691 A JP2012518691 A JP 2012518691A JP 2012532385 A JP2012532385 A JP 2012532385A
- Authority
- JP
- Japan
- Prior art keywords
- core
- message
- trm
- error
- messages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/555—Error detection
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/109—Integrated on microchip, e.g. switch-on-chip
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/55—Prevention, detection or correction of errors
- H04L49/552—Prevention, detection or correction of errors by ensuring the integrity of packets received through redundant connections
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
- G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
- G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
【選択図】図3
Description
さらに、TRMが権限のある送信器からのメッセージだけ、すなわち制御メッセージだけを、このメッセージに挙げられたIPコアに送信または転送すると好ましい。
安全性に関連するシステムでは、確約による制御メッセージのエラー識別は不十分であるとみなされる。このようなシステムでは、並列に動作する3つのIPコアが、制御メッセージに埋め込まれた制御命令を計算しなければならない。TRMは、これら3つの制御メッセージを比較し、これらメッセージの少なくとも2つが同じ場合だけ、対応するメッセージを受信器のTIIインタフェースにさらに送信する。これにより、任意のエラーが3つの送信IPコアの1つでマスクされる。信頼性の高いシステムでは、ただ1つのSoC内に発生し得るコモンモードエラーを阻止するために、この3つの並列な制御メッセージが3つの独立したSoCから発生なければならない。
Claims (11)
- 複数のIPコアからなるシステムオンチップ(SoC)におけるエラー識別方法であって、各IPコアは、エラー封じ込めユニットであり、IPコアはネットワークオンチップを介してメッセージにより相互に通信し、優れたIPコアがTRM(Trusted Resource Monitor)を実現する方法において、
優先されないIPコアから別の優先されないIPコアに送信される、エラーのある制御メッセージが、エラー封じ込めユニットによって識別され、破棄され、これにより当該エラーのある制御メッセージがメッセージ受信器の故障の原因となり得ないことを特徴とする方法。 - 優先されないIPコアから別の優先されないIPコアに送信すべき各制御メッセージは、まず第3のIPコアに送信され、
該第3のIPコアはメッセージを検査し、前記メッセージにエラーがない場合、該第3のIPコアは当該メッセージを意図する最終的な前記受信器に転送する、ことを特徴とする請求項1記載の方法。 - 検査する前記IPコアは、検査する前記IPコアにアプリオリに既知の確約の1つの評価が、値を間違って有している場合にエラーがあると分類する、ことを特徴とする請求項1または2に記載の方法。
- 前記第3のIPコアは前記TRMである、ことを特徴とする請求項2または3に記載の方法。
- 前記TRMは権限のある送信器からのメッセージだけ、すなわち制御メッセージだけを、当該メッセージに挙げられたIPコアに送信、転送する、ことを特徴とする請求項1から4のいずれか一項に記載の方法。
- 前記TRMだけが制御メッセージを、優先されないIPコアのTII(technology−independent interface)に送信することができる、ことを特徴とする請求項1から5のいずれか一項に記載の方法。
- 各制御メッセージは、IPコアの前記TIIインタフェースに送信しなければならない、ことを特徴とする請求項1から6のいずれか一項に記載の方法。
- 他のIPコアのうちの各1つが少なくとも3つのメッセージを所定の時間インターバル内で前記TRMに送信しなければならず、受信する前記TRMが、これら前記メッセージが呼びかけられた前記IPコアの前記TIIインタフェースに転送される前に、前記3つのメッセージのうち少なくとも2つが同じ命令を含んでいるか否かを検査する、ことを特徴とする請求項1から7のいずれか一項に記載の方法。
- 他のSoCのうちの各1つが前記少なくとも3つのメッセージを所定の時間インターバル内で前記TRMに送信しなければならず、受信する前記TRMが、これらメッセージが呼びかけられた前記IPコアの前記TIIインタフェースに転送される前に、前記3つのメッセージのうち少なくとも2つが同じ命令を含んでいるか否かを検査する、ことを特徴とする請求項1から8のいずれか一項に記載の方法。
- 前記TRM、前記ネットワークオンチップおよび前記ネットワークインタフェースからなる優先されるサブシステムの機能が、エラー補正されたコードによって保護され、ことを特徴とする請求項1から9のいずれか一項に記載の方法。
- 1つもしくは複数またはすべての方法ステップが、前記SoCのハードウエアで直接実行される、ことを特徴とする請求項1から10のいずれか一項記載の方法を実施するための装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
AT10772009 | 2009-07-09 | ||
ATA1077/2009 | 2009-07-09 | ||
PCT/AT2010/000248 WO2011003121A1 (de) | 2009-07-09 | 2010-07-07 | System-on-chip fehlererkennung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012532385A true JP2012532385A (ja) | 2012-12-13 |
Family
ID=43012654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012518691A Pending JP2012532385A (ja) | 2009-07-09 | 2010-07-07 | システムオンチップエラー識別 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8732522B2 (ja) |
EP (1) | EP2452264A1 (ja) |
JP (1) | JP2012532385A (ja) |
CN (1) | CN102473121A (ja) |
WO (1) | WO2011003121A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105991384A (zh) * | 2016-06-23 | 2016-10-05 | 天津大学 | 兼容时间触发以太网与1553b的航天以太网通信方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9164852B2 (en) | 2009-07-09 | 2015-10-20 | Fts Computertechnik Gmbh | System on chip fault detection |
US9575859B2 (en) | 2012-02-22 | 2017-02-21 | Fts Computertechnik Gmbh | Method for fault recognition in a system of systems |
AT512665B1 (de) * | 2012-03-20 | 2013-12-15 | Fts Computertechnik Gmbh | Verfahren und Apparat zur Bildung von Software Fault Containment Units in einem verteilten Echtzeitsystem |
US9160617B2 (en) | 2012-09-28 | 2015-10-13 | International Business Machines Corporation | Faulty core recovery mechanisms for a three-dimensional network on a processor array |
US8990616B2 (en) | 2012-09-28 | 2015-03-24 | International Business Machines Corporation | Final faulty core recovery mechanisms for a two-dimensional network on a processor array |
AT515454A3 (de) * | 2013-03-14 | 2018-07-15 | Fts Computertechnik Gmbh | Verfahren zur Behandlung von Fehlern in einem zentralen Steuergerät sowie Steuergerät |
WO2015024680A1 (de) * | 2013-08-21 | 2015-02-26 | Siemens Ag Österreich | Verfahren und schaltungsanordnung zur zeitlichen eingrenzung und trennung von zugriffen in einem ein-chip-system |
FR3026869B1 (fr) * | 2014-10-07 | 2016-10-28 | Sagem Defense Securite | Systeme embarque sur puce a haute surete de fonctionnement |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153020A (ja) * | 1995-11-29 | 1997-06-10 | Hitachi Ltd | 疎結合計算機システム |
JP2005536084A (ja) * | 2002-06-13 | 2005-11-24 | エフ テー エス コンピューターテクニク ゲゼルシャフト エム. ベー. ハー. | 時間トリガーおよびイベント・トリガー・イーサーネット・メッセージの伝送のための通信方法およびシステム |
WO2008124854A2 (de) * | 2007-04-11 | 2008-10-23 | Fts Computertechnik Gmbh | Kommunikationsverfahren und apparat zur effizienten und sicheren übertragung von tt-ethernet nachrichten |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7007099B1 (en) * | 1999-05-03 | 2006-02-28 | Lucent Technologies Inc. | High speed multi-port serial-to-PCI bus interface |
US7606190B2 (en) * | 2002-10-18 | 2009-10-20 | Kineto Wireless, Inc. | Apparatus and messages for interworking between unlicensed access network and GPRS network for data services |
US8301885B2 (en) * | 2006-01-27 | 2012-10-30 | Fts Computertechnik Gmbh | Time-controlled secure communication |
-
2010
- 2010-07-07 US US13/383,011 patent/US8732522B2/en active Active
- 2010-07-07 EP EP10744654A patent/EP2452264A1/de not_active Withdrawn
- 2010-07-07 CN CN2010800311123A patent/CN102473121A/zh active Pending
- 2010-07-07 JP JP2012518691A patent/JP2012532385A/ja active Pending
- 2010-07-07 WO PCT/AT2010/000248 patent/WO2011003121A1/de active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09153020A (ja) * | 1995-11-29 | 1997-06-10 | Hitachi Ltd | 疎結合計算機システム |
JP2005536084A (ja) * | 2002-06-13 | 2005-11-24 | エフ テー エス コンピューターテクニク ゲゼルシャフト エム. ベー. ハー. | 時間トリガーおよびイベント・トリガー・イーサーネット・メッセージの伝送のための通信方法およびシステム |
WO2008124854A2 (de) * | 2007-04-11 | 2008-10-23 | Fts Computertechnik Gmbh | Kommunikationsverfahren und apparat zur effizienten und sicheren übertragung von tt-ethernet nachrichten |
JP2010524364A (ja) * | 2007-04-11 | 2010-07-15 | エフティーエス コンピューターテクニク ジーエムビーエイチ | Ttイーサネットメッセージの効率的かつ安全な伝送のためのコミュニケーション方法及び装置 |
Non-Patent Citations (3)
Title |
---|
JPN6014027988; Bernhard Huber et al.: '"A Resource Management Framework for Mixed-Criticality Embedded Systems"' 34TH ANNUAL CONFERENCE OF IEEE, INDUSTRIAL ELECTRONICS,2008 , 20081110, pages:2425-2431, IEEE * |
JPN6014027989; Hermann Kopetz et al.: '"Automotive Software Development for a Multi-Core System-on -a-Chip"' Fourth International Workshop on Software Engineering for Automotive Systems (SEAS'07) , 20070501, pages:1-7, IEEE * |
JPN6014027992; R. Obermaisser: '"A Transient-Resilient System-on-a-Chip Architecture with Support for On-Chip and Off-Chip TMR"' Seventh European Dependable Computing Confernce,2008 , 20080507, pages:123-134, IEEE * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105991384A (zh) * | 2016-06-23 | 2016-10-05 | 天津大学 | 兼容时间触发以太网与1553b的航天以太网通信方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2011003121A1 (de) | 2011-01-13 |
US20120124411A1 (en) | 2012-05-17 |
EP2452264A1 (de) | 2012-05-16 |
US8732522B2 (en) | 2014-05-20 |
CN102473121A (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012532385A (ja) | システムオンチップエラー識別 | |
US10609029B2 (en) | High assurance segregated gateway interconnecting different domains | |
RU2665890C2 (ru) | Система управления и передачи данных, шлюзовой модуль, модуль ввода/вывода и способ управления процессами | |
CN108123824A (zh) | 一种网络故障检测方法及装置 | |
US20130086432A1 (en) | Method and device for fault-tolerant, time-controlled real-time communication | |
EP2916511A1 (en) | High assurance security gateway interconnecting different domains | |
US20100050062A1 (en) | Sending device, receiving device, communication control device, communication system, and communication control method | |
CN113572726A (zh) | 一种多模态网络控制-数据平面一致性校验方法及装置 | |
Ghiribaldi et al. | A complete self-testing and self-configuring NoC infrastructure for cost-effective MPSoCs | |
US20060187932A1 (en) | Method and system for transmitting telegrams | |
JP5900115B2 (ja) | 情報処理装置、演算装置、及び情報処理装置の制御方法 | |
Ghiribaldi et al. | System-level infrastructure for boot-time testing and configuration of networks-on-chip with programmable routing logic | |
US10802903B2 (en) | Logging errors in error handling devices in a system | |
CN102998994A (zh) | 嵌入式血液分析仪控制系统及其控制方法 | |
Killian et al. | A new efficient and reliable dynamically reconfigurable network-on-chip | |
US9164852B2 (en) | System on chip fault detection | |
JP5402304B2 (ja) | 診断プログラム、診断装置、診断方法 | |
US20220400031A1 (en) | Master device, arithmetic processing device, programmable logic controller, network, and method | |
US20170063688A1 (en) | Communication device and method applicable to stacking communication system | |
KR101442963B1 (ko) | 통신 장치 및 통신 방법 | |
Rambo et al. | Failure analysis of a network-on-chip for real-time mixed-critical systems | |
JP5390257B2 (ja) | コマンド処理装置、コマンド処理システム、コマンド処理方法、及びコマンド処理プログラム | |
JP2011253285A (ja) | 診断システム、診断装置及び診断プログラム | |
CN105207891B (zh) | 一种基于寿命筛选的高可靠总线消息传输方法 | |
JP6631301B2 (ja) | シミュレーション装置及びシミュレーション方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141209 |