JP2012253561A - Voltage-controlled oscillator - Google Patents
Voltage-controlled oscillator Download PDFInfo
- Publication number
- JP2012253561A JP2012253561A JP2011124474A JP2011124474A JP2012253561A JP 2012253561 A JP2012253561 A JP 2012253561A JP 2011124474 A JP2011124474 A JP 2011124474A JP 2011124474 A JP2011124474 A JP 2011124474A JP 2012253561 A JP2012253561 A JP 2012253561A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- controlled oscillator
- circuit
- voltage controlled
- negative resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
Description
本発明は、広い範囲で周波数が可変な発振信号を出力する発振回路を構成する電圧制御発振器に関し、特に良好な位相雑音特性を有し、かつ広帯域な発振周波数範囲を有する発振回路を構成するように半導体基板上に形成される電圧制御発振器に関する。 The present invention relates to a voltage controlled oscillator that constitutes an oscillation circuit that outputs an oscillation signal having a variable frequency in a wide range, and particularly to constitute an oscillation circuit that has excellent phase noise characteristics and a wide oscillation frequency range. The present invention relates to a voltage controlled oscillator formed on a semiconductor substrate.
発振周波数を可変設定可能な発振回路として、例えばＬＣ型の電圧制御発振器が従来から各種開発されている。ＬＣ型の電圧制御発振器は、制御電圧により容量の容量値を可変設定して、その可変設定された容量値に応じて発振回路を構成するスイッチング素子の発振状態、すなわち発振周波数を制御する。 Various types of LC-type voltage controlled oscillators have been conventionally developed as oscillation circuits capable of variably setting the oscillation frequency. An LC type voltage controlled oscillator variably sets a capacitance value of a capacitor by a control voltage, and controls an oscillation state of a switching element constituting an oscillation circuit, that is, an oscillation frequency according to the variably set capacitance value.
ＬＣ型の電圧制御発振器は、一定の周波数範囲内では発振信号の位相雑音特性が良好で、例えば通信装置に設ける発振器として広く普及している。 LC type voltage controlled oscillators have good phase noise characteristics of oscillation signals within a certain frequency range, and are widely used as oscillators provided in communication devices, for example.
近年、無線通信に利用される周波数帯域として、数ＧＨｚといった非常に高い周波数帯域まで利用されるようになってきている。例えば、携帯電話端末として普及している無線通信端末では、１台の端末で、数百ＭＨｚから数ＧＨｚまでの広い周波数帯域で無線通信を行うようにしたものが存在する。また、ＤＴＶ、ＧＳＭ、ＵＭＴＳ、ＬＴＥ、ＷｉＭＡＸ（登録商標）、ＧＰＳ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＩＥＥＥ８０２．１１ａ／ｂ／ｇ／ｎなどの通信規格では、１００ＭＨｚ〜６ＧＨｚの周波数範囲が非常に多く使用される。このため、広帯域の発振周波数を有する電圧制御発振器が要求される。 In recent years, as a frequency band used for wireless communication, an extremely high frequency band such as several GHz has been used. For example, there is a wireless communication terminal that is widely used as a mobile phone terminal, in which one terminal performs wireless communication in a wide frequency band from several hundred MHz to several GHz. In addition, in communication standards such as DTV, GSM, UMTS, LTE, WiMAX (registered trademark), GPS, Bluetooth (registered trademark), IEEE802.11a / b / g / n, a frequency range of 100 MHz to 6 GHz is very frequently used. Is done. For this reason, a voltage controlled oscillator having a broadband oscillation frequency is required.
ところが、従来から通信機などに内蔵されているＬＣ型の電圧制御発振器では、そのような広い周波数範囲の発振が困難であったり、無理に発振周波数範囲を広げようとすると、発振信号の雑音特性が劣化するという問題があった。このため、従来は例えば非特許文献１に記載されるように、発振周波数範囲が異なる複数のＬＣ型発振回路を設けて、広帯域の通信に対処していた。 However, with an LC-type voltage-controlled oscillator that has been built in a conventional communication device, it is difficult to oscillate in such a wide frequency range, or if the oscillation frequency range is forcibly widened, the noise characteristics of the oscillation signal There was a problem of deterioration. For this reason, conventionally, as described in Non-Patent Document 1, for example, a plurality of LC type oscillation circuits having different oscillation frequency ranges are provided to cope with broadband communication.
このような複数の発振回路を備える構成は、回路規模が大きく高コストであるだけでなく消費電力が大きいため好ましくない。広帯域の発振回路であれば１つ設けるだけでよく、回路規模が小さく低コストになると共に、通信装置の消費電力も低減することが可能であるため、広帯域で雑音特性の良好化な高品質の発振回路が要望されている。 Such a configuration including a plurality of oscillation circuits is not preferable because not only the circuit scale is large and the cost is high, but also the power consumption is large. If it is a broadband oscillator circuit, it is only necessary to provide one, and the circuit scale is small and the cost is low. In addition, the power consumption of the communication device can be reduced. There is a need for an oscillation circuit.
そこで、非特許文献２に示されるように、可変容量の容量値を備える電圧制御発振器が提案されている。図２０（ａ）に可変容量を備える電圧制御発振器１０１を示す。電圧制御発振器１０１は、インダクタ１１１と、可変容量１１２と、負性抵抗回路１１３とが並列に接続される。そして、制御電圧により可変容量１１２の容量値を変化させて、所望の発振周波数を取得するように構成される。電圧制御発振器１０１のような構成を採用する場合、発振周波数範囲が広くなるとＱ値が低い範囲の周波数を使用する必要があるため、位相雑音特性が劣化する。広く知られるように、Ｑ値の周波数特性は、所定の周波数にピーク値を有し、ピーク値から離れるほど値が低下する特性である。また、位相雑音は、Ｑ値の２乗に反比例して大きくなる。このため、発振周波数を可変容量のみにより制御すると、インダクタのＱ値が低い周波数を使用する必要があるため、位相雑音特性が劣化する。 Therefore, as shown in Non-Patent Document 2, a voltage controlled oscillator having a variable capacitance value has been proposed. FIG. 20A shows a voltage controlled oscillator 101 having a variable capacitor. In the voltage controlled oscillator 101, an inductor 111, a variable capacitor 112, and a negative resistance circuit 113 are connected in parallel. The capacitance value of the variable capacitor 112 is changed by the control voltage to obtain a desired oscillation frequency. When a configuration such as the voltage controlled oscillator 101 is adopted, when the oscillation frequency range is widened, it is necessary to use a frequency in a range where the Q value is low, so that the phase noise characteristics deteriorate. As is widely known, the frequency characteristic of the Q value has a peak value at a predetermined frequency, and the value decreases as the distance from the peak value increases. Further, the phase noise increases in inverse proportion to the square of the Q value. For this reason, if the oscillation frequency is controlled only by the variable capacitor, it is necessary to use a frequency having a low Q value of the inductor, and therefore the phase noise characteristics deteriorate.
また、非特許文献３には、自己インダクタンスの大きさを変化させるように、インダクタにスイッチを直列に挿入する手法が提案されている。図２０（ｂ）は、インダクタにスイッチが直列に挿入される電圧制御発振器１０２を示す。電圧制御発振器１０２は、第１インダクタ１１１ａと、第１インダクタ１１１ａに並列に接続される第２インダクタ１１１ｂ、及び第３インダクタ１１１ｃと、これらのインダクタに並列に接続される可変容量１１２、及び負性抵抗回路１１３とを有する。第２インダクタ１１１ｂ、及び第３インダクタ１１１ｃは、スイッチ１１７を介して直列に接続される。電圧制御発振器１０２では、制御電圧により可変容量１１２の容量値を変化させるとともに、スイッチ１１７をオンオフして、自己インダクタンスを変化させる。しかしながら、電圧制御発振器１０２では、インダクタ部の抵抗成分が大きくなり、位相雑音が大きくなる。ＣＭＯＳなど半導体プロセスのみを使用する場合、スイッチ１１７はトランジスタで構成されるため、トランジスタジスタの抵抗成分によりインダクタ部の抵抗成分が増加するためである。そこで、電圧制御発振器１０２は、トランジスタで構成されるスイッチ１１７がインダクタ部に直列に接続されるため、電圧制御発振器１０２において、スイッチ１１７の抵抗成分を低減するために、スイッチ１１７を構成するトランジスタの大きさを大きくすることが考えられる。しかしながら、トランジスタの大きさを大きくすると、寄生容量が増加し、スイッチング特性が劣化するため、トランジスタの大きさを大きくすることはできない。 Non-Patent Document 3 proposes a method of inserting a switch in series with an inductor so as to change the magnitude of the self-inductance. FIG. 20B shows a voltage controlled oscillator 102 in which a switch is inserted in series with an inductor. The voltage controlled oscillator 102 includes a first inductor 111a, a second inductor 111b and a third inductor 111c connected in parallel to the first inductor 111a, a variable capacitor 112 connected in parallel to these inductors, and a negative polarity. And a resistance circuit 113. The second inductor 111b and the third inductor 111c are connected in series via the switch 117. In the voltage controlled oscillator 102, the capacitance value of the variable capacitor 112 is changed by the control voltage, and the switch 117 is turned on / off to change the self-inductance. However, in the voltage controlled oscillator 102, the resistance component of the inductor portion increases, and the phase noise increases. This is because, when only a semiconductor process such as a CMOS is used, the switch 117 is constituted by a transistor, and thus the resistance component of the inductor section is increased by the resistance component of the transistor transistor. Therefore, in the voltage controlled oscillator 102, since the switch 117 formed of a transistor is connected in series to the inductor unit, in the voltage controlled oscillator 102, in order to reduce the resistance component of the switch 117, the transistor constituting the switch 117 It is conceivable to increase the size. However, when the size of the transistor is increased, the parasitic capacitance increases and the switching characteristics deteriorate, so that the size of the transistor cannot be increased.
また、図２０（ｃ）に示すように、インダクタに並列にスイッチを接続する電圧制御発振器１０３も提案されている（非特許文献４、及び５参照）。電圧制御発振器１０３は、自己インダクタンスを切替えるスイッチ１１７をインダクタ１１１ｂに並列に接続することにより、電圧制御発振器１０２よりもインダクタ部の抵抗成分の増加を抑制する。しかしながら、電圧制御発振器１０３においても、インダクタにスイッチが挿入されるために、位相雑音特性は、劣化する。 As shown in FIG. 20C, a voltage controlled oscillator 103 in which a switch is connected in parallel to the inductor has also been proposed (see Non-Patent Documents 4 and 5). The voltage-controlled oscillator 103 suppresses an increase in the resistance component of the inductor unit more than the voltage-controlled oscillator 102 by connecting a switch 117 that switches the self-inductance in parallel to the inductor 111b. However, also in the voltage controlled oscillator 103, since the switch is inserted in the inductor, the phase noise characteristic is deteriorated.
また、図２１に示す電圧制御発振器１０４は、３つのインダクタ１１１ａ、１１１ｂ、及び１１１ｃを同心円状に配置して使い分ける回路である（非特許文献６参照）。しかしながら、電圧制御発振器１０５は、インダクタの構造が限定されるため、必要なインダクタンスが得られない。さらに、相互インダクタンスによる結合により、発振周波数の可変範囲が制限される。 Further, the voltage controlled oscillator 104 shown in FIG. 21 is a circuit in which three inductors 111a, 111b, and 111c are arranged concentrically and used properly (see Non-Patent Document 6). However, since the voltage controlled oscillator 105 has a limited inductor structure, a necessary inductance cannot be obtained. Furthermore, the variable range of the oscillation frequency is limited by the coupling by mutual inductance.
また、引用文献７には、インダクタの代わりにトランスを採用する手法も提案されている。図２２に示す電圧制御発振器１０５は、トランス１１４に流す電流を正負に切替えることにより、相互インダクタンスの影響を逆転させる。これにより、電圧制御発振器１０５は、実効的なインダクタスを変化させて、発振周波数の可変範囲を広げる。しかしながら、電圧制御発振器１０５は、トランスを使用するため、２次側の回路の影響を受けて、位相雑音特性が劣化する。さらに電圧制御発振器１０５は、結合が疎である相互インダクタンスを使用するため、Ｑ値が低くなる。 Further, cited document 7 also proposes a technique that employs a transformer instead of an inductor. The voltage controlled oscillator 105 shown in FIG. 22 reverses the influence of mutual inductance by switching the current flowing through the transformer 114 between positive and negative. As a result, the voltage controlled oscillator 105 changes the effective inductance to widen the variable range of the oscillation frequency. However, since the voltage controlled oscillator 105 uses a transformer, the phase noise characteristics deteriorate due to the influence of the secondary side circuit. Furthermore, since the voltage controlled oscillator 105 uses mutual inductance that is loosely coupled, the Q value becomes low.
このように、電圧制御発振器の発振周波数範囲を広げるために、インダクタにスイッチを挿入し、又はインダクタの代わりにトランスを使用すると、Ｑ値が低くなり、位相雑音特性が劣化するという問題があった。 As described above, when a switch is inserted in the inductor or a transformer is used instead of the inductor in order to widen the oscillation frequency range of the voltage controlled oscillator, there is a problem that the Q value is lowered and the phase noise characteristic is deteriorated. .
そこで本発明は、良好な位相雑音特性を有し、かつ広帯域な発振周波数範囲を有する電圧制御発振器を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a voltage controlled oscillator having good phase noise characteristics and a wide oscillation frequency range.
上記課題を解決するために、本発明に係る電圧制御発振器は、電源と、少なくとも３つのポートを備えるインダクタと、少なくとも３つのポートから選択される異なるポート対にそれぞれ接続される少なくとも２つの負性抵抗回路と、を有し、インダクタは、少なくとも２つの負性抵抗回路に接続されるポート対でそれぞれインダクタとして動作可能である。 In order to solve the above-described problem, a voltage controlled oscillator according to the present invention includes a power source, an inductor having at least three ports, and at least two negative polarities respectively connected to different port pairs selected from at least three ports. Each of the pair of ports connected to at least two negative resistance circuits is operable as an inductor.
また、本発明に係る電圧制御発振器では、負性抵抗回路のそれぞれは、動作状態と、非動作状態とを設定可能であり、負性抵抗回路のいずれか１つを動作状態にすることにより、動作状態にされた負性抵抗回路と、動作状態にされた負性抵抗回路にポート対を介して接続されるインダクタの少なくとも一部とにより発振回路が形成される。これにより、スイッチをインダクタ内部に含まず、かつトランス構造を採用せずに異なる自己インダクタンスを有する複数のインダクタを選択して、発振回路を形成することが可能になった。 Further, in the voltage controlled oscillator according to the present invention, each of the negative resistance circuits can be set to an operation state and a non-operation state, and by setting any one of the negative resistance circuits to an operation state, An oscillation circuit is formed by the negative resistance circuit that is in the operating state and at least a part of the inductor that is connected to the negative resistance circuit that is in the operating state via the port pair. As a result, it is possible to select a plurality of inductors having different self-inductances without forming a switch inside the inductor and adopting a transformer structure, thereby forming an oscillation circuit.
さらに、本発明に係る電圧制御発振器では、形成される発振回路のＱ値はそれぞれ、互いに異なる周波数特性を有し、動作状態にされる負性抵抗回路を切替えることにより所定の値以上のＱ値を有する。 Further, in the voltage controlled oscillator according to the present invention, the Q values of the formed oscillation circuits each have different frequency characteristics, and a Q value equal to or higher than a predetermined value can be obtained by switching the negative resistance circuit to be operated. Have
さらに、本発明に係る電圧制御発振器では、発振信号を分周する分周回路をさらに有してもよい。これにより、本発明に係る電圧制御発振器では、最大周波数以下のいずれの周波数を発振周波数として選択可能になる。 Furthermore, the voltage controlled oscillator according to the present invention may further include a frequency dividing circuit that divides the oscillation signal. Thereby, in the voltage controlled oscillator according to the present invention, any frequency below the maximum frequency can be selected as the oscillation frequency.
また、本発明に係る電圧制御発振器では、ポートの数は５であり、負性抵抗回路の数は２であって、第１ポート対は、第１負性抵抗回路に接続され、第２ポート対は、第２負性抵抗回路に接続され、他の１つのポートは、電源に接続されてもよい。 In the voltage controlled oscillator according to the present invention, the number of ports is 5, the number of negative resistance circuits is 2, the first port pair is connected to the first negative resistance circuit, and the second port The pair may be connected to the second negative resistance circuit, and the other one port may be connected to a power source.
また、本発明に係る電圧制御発振器では、第１負性抵抗回路に接続される第１ポート対間に接続される第１可変容量をさらに有してもよい。 The voltage controlled oscillator according to the present invention may further include a first variable capacitor connected between the first port pair connected to the first negative resistance circuit.
また、本発明に係る電圧制御発振器では、第２負性抵抗回路に接続される第２ポート対間に接続される第２可変容量をさらに有してもよい。 The voltage controlled oscillator according to the present invention may further include a second variable capacitor connected between the second port pair connected to the second negative resistance circuit.
本発明によれば、良好な位相雑音特性を有し、かつ広帯域な発振周波数範囲を有する電圧制御発振器を提供することが可能となった。 According to the present invention, it is possible to provide a voltage-controlled oscillator having good phase noise characteristics and a wide oscillation frequency range.
以下、本発明に係る実施形態に従う電圧制御発振器について、図面を参照して詳細に説明する。なお、本発明の開示において提供される図は、本発明の説明を意図したものであり、適当な縮尺を示すことを意図したものではないことを理解すべきである。また、それぞれの図面において、同一、又は類似する機能を有する構成要素には、同一、又は類似する符号が付される。したがって、先に説明した構成要素と同一、又は類似する機能を有する構成要素に関しては、改めて説明をしないことがある。 Hereinafter, a voltage controlled oscillator according to an embodiment of the present invention will be described in detail with reference to the drawings. It should be understood that the figures provided in the disclosure of the present invention are intended to illustrate the present invention and are not intended to show an appropriate scale. Moreover, in each drawing, the same or similar code | symbol is attached | subjected to the component which has the same or similar function. Therefore, a component having the same or similar function as the component described above may not be described again.
以下、図１〜８を参照しながら、本発明に係る第１実施形態に従う電圧制御発振器を説明する。図１は、本発明に係る第１実施形態に従う電圧制御発振器１の回路を概略的に示す図である。 Hereinafter, the voltage controlled oscillator according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a diagram schematically showing a circuit of a voltage controlled oscillator 1 according to the first embodiment of the present invention.
図１に示すように、電圧制御発振器１は、インダクタ１１と、低周波負性抵抗回路１２と、低周波可変容量１３と、高周波負性抵抗回路１４と、高周波可変容量１５とを有する。図１において、インダクタ１１が有する４つのポート１０ａ、１０ｂ、１０ｃ、及び１０ｄが示される。インダクタ１１のポート対１０ａ、及び１０ｄの間、並びにポート対１０ｂ、及び１０ｃの間はそれぞれ、インダクタとして動作可能である。すなわち、ポート対１０ａ、及び１０ｄに負性抵抗回路と、容量とを並列に接続することにより、発振回路を構成することができる。同様に、ポート対１０ｂ、及び１０ｃに負性抵抗回路と、容量とを並列に接続することにより、発振回路を構成することができる。 As shown in FIG. 1, the voltage controlled oscillator 1 includes an inductor 11, a low frequency negative resistance circuit 12, a low frequency variable capacitor 13, a high frequency negative resistance circuit 14, and a high frequency variable capacitor 15. In FIG. 1, four ports 10a, 10b, 10c, and 10d of the inductor 11 are shown. Between the port pair 10a and 10d of the inductor 11 and between the port pair 10b and 10c, it can operate as an inductor. That is, an oscillation circuit can be configured by connecting a negative resistance circuit and a capacitor in parallel to the port pairs 10a and 10d. Similarly, an oscillation circuit can be configured by connecting a negative resistance circuit and a capacitor in parallel to the port pairs 10b and 10c.
ポート１０ａ〜１０ｄはそれぞれ、低周波負性抵抗回路１２、低周波可変容量１３、高周波負性抵抗回路１４、及び高周波可変容量１５に接続される。具体的には、ポート対１０ａ、及び１０ｄは、低周波負性抵抗回路１２、及び低周波可変容量１３に接続される。一方、ポート対１０ｂ、及び１０ｃは、高周波負性抵抗回路１４、及び高周波可変容量１５に接続される。 The ports 10a to 10d are connected to the low frequency negative resistance circuit 12, the low frequency variable capacitor 13, the high frequency negative resistance circuit 14, and the high frequency variable capacitor 15, respectively. Specifically, the port pairs 10 a and 10 d are connected to the low frequency negative resistance circuit 12 and the low frequency variable capacitor 13. On the other hand, the port pairs 10 b and 10 c are connected to the high frequency negative resistance circuit 14 and the high frequency variable capacitor 15.
このように接続されることにより、電圧制御発振器１は、インダクタ１１、低周波負性抵抗回路１２、及び低周波可変容量１３で形成される低周波発振回路１ａと、インダクタ１１、高周波負性抵抗回路１４、及び高周波可変容量１５で形成される高周波発振回路１ｂとの２つの発振回路を有することができる。以下に詳細に説明されるように、低周波発振回路１ａ、及び高周波発振回路１ｂは、低周波負性抵抗回路１２、及び高周波負性抵抗回路１４のいずれか一方のみをバイアスすることにより動作状態にして、いずれか一方の発振回路のみが発振回路として動作する。以下、電圧制御発振器１を構成するそれぞれの素子について説明する。 By connecting in this way, the voltage controlled oscillator 1 includes the inductor 11, the low frequency negative resistance circuit 12, and the low frequency oscillation circuit 1a formed by the low frequency variable capacitor 13, the inductor 11, and the high frequency negative resistance. The circuit 14 and the high-frequency oscillation circuit 1b formed by the high-frequency variable capacitor 15 can have two oscillation circuits. As described in detail below, the low-frequency oscillation circuit 1a and the high-frequency oscillation circuit 1b operate by biasing only one of the low-frequency negative resistance circuit 12 and the high-frequency negative resistance circuit 14. Thus, only one of the oscillation circuits operates as an oscillation circuit. Hereinafter, each element which comprises the voltage controlled oscillator 1 is demonstrated.
まず、インダクタ１１について説明する。インダクタ１１は、適当な巻数で巻回される導電体により形成される。例えば、インダクタ１１は、半導体基板上に積層される導電体の配線層を、複数回に亘り巻回すことにより形成される。インダクタ１１のポート対１０ａ、及び１０ｄの間と、ポート対１０ｂ、及び１０ｃの間とでは、巻数が異なる。さらに、インダクタ１１のポート対１０ａ、及び１０ｄの間と、ポート対１０ｂ、及び１０ｃの間とでは、巻回される導電体の内側に形成される領域、すなわちインダクタ１１に電流が流れることにより磁束が形成される領域の面積が異なる。このため、インダクタ１１のポート対１０ａ、及び１０ｄの間の自己インダクタンスは、ポート対１０ｂ、及び１０ｃの間の自己インダクタンスと相違する。また、インダクタ１１は、ポート対１０ｂ、及び１０ｃとの間に配置されるポート１０ｅ（図示せず）を介して電源が接続される。 First, the inductor 11 will be described. The inductor 11 is formed of a conductor that is wound with an appropriate number of turns. For example, the inductor 11 is formed by winding a conductive wiring layer stacked on a semiconductor substrate a plurality of times. The number of turns is different between the port pair 10a and 10d of the inductor 11 and between the port pair 10b and 10c. Further, between the port pair 10a and 10d of the inductor 11 and between the port pair 10b and 10c, a magnetic flux is generated by a current flowing through a region formed inside the wound conductor, that is, the inductor 11. The area of the region where the is formed is different. For this reason, the self-inductance between the port pair 10a and 10d of the inductor 11 is different from the self-inductance between the port pair 10b and 10c. The inductor 11 is connected to a power source via a port 10e (not shown) disposed between the port pair 10b and 10c.
次に、低周波負性抵抗回路１２について説明する。低周波負性抵抗回路１２は、ポート対１０ａ、及び１０ｄを介して、インダクタ１１に並列に接続される。低周波負性抵抗回路１２は、印加されるバイアスを変更することにより、負性抵抗値を変更できる。 Next, the low frequency negative resistance circuit 12 will be described. The low frequency negative resistance circuit 12 is connected in parallel to the inductor 11 via the port pair 10a and 10d. The low frequency negative resistance circuit 12 can change the negative resistance value by changing the applied bias.
次に、低周波可変容量１３について説明する。低周波可変容量１３は、低周波負性抵抗回路１２と同様に、ポート対１０ａ、及び１０ｄを介して、インダクタ１１に並列に接続される。低周波可変容量１３の容量値は、連続的に、又は離散的に変更することができる。 Next, the low frequency variable capacitor 13 will be described. Similarly to the low-frequency negative resistance circuit 12, the low-frequency variable capacitor 13 is connected in parallel to the inductor 11 via the port pairs 10a and 10d. The capacitance value of the low frequency variable capacitor 13 can be changed continuously or discretely.
次に、高周波負性抵抗回路１４について説明する。高周波負性抵抗回路１４は、ポート対１０ｂ、及び１０ｃを介して、インダクタ１１に並列に接続される。高周波負性抵抗回路１４の負性抵抗値は、低周波負性抵抗回路１２と同様に可変である。 Next, the high frequency negative resistance circuit 14 will be described. The high frequency negative resistance circuit 14 is connected in parallel to the inductor 11 through the port pair 10b and 10c. The negative resistance value of the high frequency negative resistance circuit 14 is variable in the same manner as the low frequency negative resistance circuit 12.
最後に、高周波可変容量１５について説明する。高周波可変容量１５は、高周波負性抵抗回路１４と同様に、ポート対１０ｂ、及び１０ｃを介して、インダクタ１１に並列に接続される。高周波可変容量１５の容量値は、低周波可変容量１３と同様に連続的に、又は離散的に変更することができる。 Finally, the high frequency variable capacitor 15 will be described. Similarly to the high-frequency negative resistance circuit 14, the high-frequency variable capacitor 15 is connected in parallel to the inductor 11 via the port pairs 10b and 10c. The capacitance value of the high-frequency variable capacitor 15 can be changed continuously or discretely in the same manner as the low-frequency variable capacitor 13.
次に、図２を参照しながら、電圧制御発振器１の回路を、より詳細に説明する。図２は、図１に示す電圧制御発振器１の回路の具体的な構成の一例を示す図である。すなわち、図２において、図１に示される電圧制御発振器１の素子それぞれは、より具体的に示される。以下、電圧制御発振器１を構成するそれぞれの素子について説明する。 Next, the circuit of the voltage controlled oscillator 1 will be described in more detail with reference to FIG. FIG. 2 is a diagram showing an example of a specific configuration of the circuit of the voltage controlled oscillator 1 shown in FIG. That is, in FIG. 2, each element of the voltage controlled oscillator 1 shown in FIG. 1 is shown more specifically. Hereinafter, each element which comprises the voltage controlled oscillator 1 is demonstrated.
インダクタ１１は、３回巻回される導電体であり、一端に配置されるポート１０ａから右回りにポート１０ｂ、１０ｅ、及び１０ｃを順に有し、他端にポート１０ｄを有する５ポートインダクタである。自己インダクタンスが大きいインダクタを形成するポート対１０ａ、及び１０ｄは、低周波負性抵抗回路１２、及び低周波可変容量１３に接続される。また、自己インダクタンスが小さいインダクタを形成するポート対１０ｂ、及び１０ｃは、高周波負性抵抗回路１４、及び高周波可変容量１５に接続される。さらに、ポート１０ｅは、電源に接続される。 The inductor 11 is a conductor wound three times, and is a 5-port inductor having ports 10b, 10e, and 10c clockwise from a port 10a arranged at one end and a port 10d at the other end. . The port pair 10 a and 10 d forming an inductor having a large self-inductance is connected to the low frequency negative resistance circuit 12 and the low frequency variable capacitor 13. Further, the port pairs 10 b and 10 c forming an inductor having a small self-inductance are connected to the high-frequency negative resistance circuit 14 and the high-frequency variable capacitor 15. Further, the port 10e is connected to a power source.
インダクタ１１は、両端に配置されるポート対１０ａ、及び１０ｄの間は、インダクタ１１の内部で短絡しないように構成される。したがって、ポート対１０ａ、及び１０ｄに近接する第１交差部Ａ、及びポート対１０ｂ、及び１０ｃ、並びにポート１０ｅの引出し線に近接する第２交差部Ｂはそれぞれ、短絡しないように構成される。インダクタ１１が半導体基板上に積層される配線層により形成される場合、交差部Ａ、及びＢは、半導体基板上の水平方向の位置が相違する配線により構成することができる。例えば、交差部を構成する一方の配線層が半導体基板に最も近接する第１配線層で形成される場合、他方の配線層は、第１交差部Ａにおいてハッチングされるように、第１配線層の上方に配置される第２配線層で形成できる。第１配線層と、第２配線層とは、いわゆるビア（Ｖｉａ）により電気的に接続される。ビアは、配線層間に配置される絶縁層に形成される孔に導電体を配置することにより、上層配線層を下層配線層に電気的に接続する接続部である。また、第２交差部Ｂのように３つの配線が交差する場合には、第１配線層、及び第２配線層に加えて、第３配線層を使用することにより、互いに短絡することを防止する。 The inductor 11 is configured so as not to be short-circuited inside the inductor 11 between the port pairs 10a and 10d arranged at both ends. Accordingly, the first intersection A near the port pairs 10a and 10d, the port pairs 10b and 10c, and the second intersection B near the lead line of the port 10e are configured so as not to be short-circuited. When the inductor 11 is formed by a wiring layer stacked on the semiconductor substrate, the intersections A and B can be configured by wirings having different horizontal positions on the semiconductor substrate. For example, when one wiring layer constituting the intersection is formed of the first wiring layer closest to the semiconductor substrate, the other wiring layer is hatched at the first intersection A so that the first wiring layer is hatched. The second wiring layer can be formed above the first wiring layer. The first wiring layer and the second wiring layer are electrically connected by so-called vias (Via). The via is a connection portion that electrically connects the upper wiring layer to the lower wiring layer by disposing a conductor in a hole formed in an insulating layer disposed between the wiring layers. In addition, when three wirings intersect like the second intersection B, the use of the third wiring layer in addition to the first wiring layer and the second wiring layer prevents short circuiting with each other. To do.
ここで、図３を参照して、低周波発振回路１ａ、及び高周波発振回路１ｂそれぞれに使用されるインダクタについて説明する。図３（ａ）は、図２の電圧制御発振器１を構成するインダクタ１１を示す図である。先に説明したように、インダクタ１１のポート対１０ａ、及び１０ｄは、低周波負性抵抗回路１２、及び低周波可変容量１３に接続される。また、ポート対１０ｂ、及び１０ｃは、高周波負性抵抗回路１４、及び高周波可変容量１５に接続される。さらに、ポート１０ｅは、電源に接続される。 Here, an inductor used for each of the low-frequency oscillation circuit 1a and the high-frequency oscillation circuit 1b will be described with reference to FIG. FIG. 3A is a diagram showing the inductor 11 constituting the voltage controlled oscillator 1 of FIG. As described above, the port pair 10 a and 10 d of the inductor 11 are connected to the low frequency negative resistance circuit 12 and the low frequency variable capacitor 13. The port pairs 10 b and 10 c are connected to the high frequency negative resistance circuit 14 and the high frequency variable capacitor 15. Further, the port 10e is connected to a power source.
図３（ｂ）は、インダクタ１１において、ポート対１０ａ、及び１０ｄの間に形成されるインダクタ１１Ｂを示す図である。また、図３（ｃ）は、インダクタ１１において、ポート対１０ｂ、及び１０ｃの間に形成されるインダクタ１１Ｃを示す図である。説明を簡明にするために、図３（ｂ）において、ポート対１０ｂ、及び１０ｃは図示されない。また、図３（ｃ）において、ポート１０ａ、及び１０ｂの間の導電体、並びにポート１０ｃ、及び１０ｄの間の導電体は、図示されない。図３（ｂ）から明らかなように、インダクタ１１Ｂの巻数は３である。一方、図３（ｃ）から明らかなように、インダクタ１１Ｃの巻数は２である。また、ポート対１０ａ、及び１０ｄの間に形成されるインダクタにより磁束が形成される領域の面積は、ポート対１０ｂ、及び１０ｃの間に形成されるインダクタにより磁束が形成される領域の面積よりも大きい。このため、同一の電流が流される場合、図３（ｂ）に示されるインダクタ１１Ｂの自己インダクタンスは、図３（ｃ）に示されるインダクタ１１Ｃの自己インダクタンスよりも大きくなる。 FIG. 3B is a diagram showing an inductor 11B formed between the port pair 10a and 10d in the inductor 11. FIG. FIG. 3C shows the inductor 11C formed between the port pair 10b and 10c in the inductor 11. For the sake of simplicity, the port pairs 10b and 10c are not shown in FIG. 3 (b). In FIG. 3C, the conductor between the ports 10a and 10b and the conductor between the ports 10c and 10d are not shown. As apparent from FIG. 3B, the number of turns of the inductor 11B is three. On the other hand, as apparent from FIG. 3C, the number of turns of the inductor 11C is two. Also, the area of the magnetic flux formed by the inductor formed between the port pair 10a and 10d is larger than the area of the magnetic flux generated by the inductor formed between the port pair 10b and 10c. large. For this reason, when the same current flows, the self-inductance of the inductor 11B shown in FIG. 3B is larger than the self-inductance of the inductor 11C shown in FIG.
再び図２を参照して、低周波負性抵抗回路１２について説明する。低周波負性抵抗回路１２は、第１トランジスタ２１ａと、第２トランジスタ２１ｂと、第１トランジスタ２１ａ、及び第２トランジスタ２１ｂそれぞれのソースに接続される電流源２２とを有する。第１トランジスタ２１ａ、及び第２トランジスタ２１ｂはそれぞれ、ｎＭＯＳトランジスタである。第１トランジスタ２１ａのゲートは、第１容量２４ａを介してポート１０ｄに接続され、第１トランジスタ２１ａのドレインは、ポート１０ａに接続される。一方、第２トランジスタ２１ｂのゲートは、第２容量２４ｂを介してポート１０ａに接続され、第２トランジスタ２１ｂのドレインは、ポート１０ｄに接続される。 Referring to FIG. 2 again, the low frequency negative resistance circuit 12 will be described. The low frequency negative resistance circuit 12 includes a first transistor 21a, a second transistor 21b, and a current source 22 connected to the sources of the first transistor 21a and the second transistor 21b. Each of the first transistor 21a and the second transistor 21b is an nMOS transistor. The gate of the first transistor 21a is connected to the port 10d via the first capacitor 24a, and the drain of the first transistor 21a is connected to the port 10a. On the other hand, the gate of the second transistor 21b is connected to the port 10a via the second capacitor 24b, and the drain of the second transistor 21b is connected to the port 10d.
第１トランジスタ２１ａ、及び第２トランジスタ２１ｂのゲートは、第１抵抗２５ａ、及び第２抵抗２５ｂをそれぞれ介して、バイアス端子２６に接続される。バイアス端子２６をＬｏｗレベルに固定し、電流源２２に電流が流れないように制御することにより低周波発振回路１ａは、非動作状態になる。また、バイアス端子２６をＨｉｇｈレベルにし、電流源２２に所定の電流が流れるように制御するすると、低周波発振回路１ａは、動作状態になる。低周波負性抵抗回路１２の動作は広く知られているので、ここでは詳しい説明は省略する。 The gates of the first transistor 21a and the second transistor 21b are connected to the bias terminal 26 via the first resistor 25a and the second resistor 25b, respectively. By fixing the bias terminal 26 at a low level and controlling the current source 22 so that no current flows, the low-frequency oscillation circuit 1a becomes inoperative. Further, when the bias terminal 26 is set to a high level and control is performed so that a predetermined current flows through the current source 22, the low-frequency oscillation circuit 1a enters an operating state. Since the operation of the low frequency negative resistance circuit 12 is widely known, detailed description thereof is omitted here.
次に、低周波可変容量１３について説明する。図２に示されるように、低周波可変容量１３は、第１可変容量３１ａと、第２可変容量３１ｂとを有する。第１可変容量３１ａ、及び第２可変容量３１ｂは、制御端子（図示せず）により容量値が制御される。ここで、図４を参照して、低周波可変容量１３の構成の一例について詳細に説明する。 Next, the low frequency variable capacitor 13 will be described. As shown in FIG. 2, the low frequency variable capacitor 13 has a first variable capacitor 31a and a second variable capacitor 31b. The capacitance values of the first variable capacitor 31a and the second variable capacitor 31b are controlled by a control terminal (not shown). Here, an example of the configuration of the low-frequency variable capacitor 13 will be described in detail with reference to FIG.
図４は、低周波可変容量１３の回路の具体的な構成の一例を示す図である。第１可変容量３１ａは、可変容量３２ａと、第１容量３３ａと、第２容量３４ａと、第３容量３５ａとを有する。一方、第２可変容量３１ｂは、可変容量３２ｂと、第１容量３３ｂと、第２容量３４ｂと、第３容量３５ｂとを有する。可変容量３２ａ、及び可変容量３２ｂは、バラクタとも称される可変容量ダイオードにより構成される。また、可変容量３２ａ、及び第１可変容量３２ｂはともに、制御端子３６に接続される。制御端子３６に印加する電圧を変化させることにより、可変容量３２ａ、及び第１可変容量３２ｂの容量を連続的に変化させることができる。 FIG. 4 is a diagram illustrating an example of a specific configuration of the circuit of the low-frequency variable capacitor 13. The first variable capacitor 31a includes a variable capacitor 32a, a first capacitor 33a, a second capacitor 34a, and a third capacitor 35a. On the other hand, the second variable capacitor 31b includes a variable capacitor 32b, a first capacitor 33b, a second capacitor 34b, and a third capacitor 35b. The variable capacitor 32a and the variable capacitor 32b are configured by a variable capacitor diode also called a varactor. The variable capacitor 32 a and the first variable capacitor 32 b are both connected to the control terminal 36. By changing the voltage applied to the control terminal 36, the capacitances of the variable capacitor 32a and the first variable capacitor 32b can be changed continuously.
第１容量３３ａ、及び３３ｂ、第２容量３４ａ、及び３４ｂ、並びに第３容量３５ａ、及び３５ｂはそれぞれ、所定の容量値を有するキャパシタである。第１容量３３ａ、及び３３ｂの容量値は、Ｃであり、第２容量３４ａ、及び３４ｂの容量値は、２Ｃであり、第３容量３５ａ、及び３５ｂの容量値は、４Ｃである。また、第１容量３３ａ、及び３３ｂの間、第２容量３４ａ、及び３４ｂの間、並びに第３容量３５ａ、及び３５ｂの間はそれぞれ、トランジスタで構成されるスイッチ３７ａ、３７ｂ、及び３７ｃを介して接続される。 The first capacitors 33a and 33b, the second capacitors 34a and 34b, and the third capacitors 35a and 35b are capacitors each having a predetermined capacitance value. The capacitance values of the first capacitors 33a and 33b are C, the capacitance values of the second capacitors 34a and 34b are 2C, and the capacitance values of the third capacitors 35a and 35b are 4C. Further, between the first capacitors 33a and 33b, between the second capacitors 34a and 34b, and between the third capacitors 35a and 35b, respectively, are connected via switches 37a, 37b, and 37c formed of transistors. Connected.
第１可変容量３１ａ、及び第２可変容量３１ｂはそれぞれ、容量値を連続的に変化可能な可変容量３２ａ、及び可変容量３２ｂと、容量値を離散的に変化させる第１容量３３ａ、及び３３ｂ、第２容量３４ａ、及び３４ｂ、並びに第３容量３５ａ、及び３５ｂとを適当に組み合わせることにより、容量値を連続的に変化させることが可能になる。 The first variable capacitor 31a and the second variable capacitor 31b are respectively a variable capacitor 32a and a variable capacitor 32b whose capacitance values can be continuously changed, and a first capacitor 33a and 33b whose capacitance values are discretely changed, By appropriately combining the second capacitors 34a and 34b and the third capacitors 35a and 35b, the capacitance value can be continuously changed.
再び図２を参照して、高周波負性抵抗回路１４について説明する。高周波負性抵抗回路１４は、低周波負性抵抗回路１２と類似する構成を有する。すなわち、高周波側負性抵抗回路１４は、第１トランジスタ４１ａと、第２トランジスタ４１ｂと、第１トランジスタ４１ａ、及び第２トランジスタ４１ｂそれぞれのソースに接続される電流源４２とを有する。第１トランジスタ４１ａのゲートは、第１容量４４ａを介してポート１０ｂに接続され、第１トランジスタ４１ａのドレインは、ポート１０ｃに接続される。一方、第２トランジスタ４１ｂのゲートは、第２容量４４ｂを介してポート１０ｃに接続され、第２トランジスタ４１ｂのドレインは、ポート１０ｂに接続される。また、第１トランジスタ４１ａ、及び第２トランジスタ４１ｂのゲートは、第１抵抗４５ａ、及び第２抵抗４５ｂをそれぞれ介して、バイアス端子４６に接続される。 With reference to FIG. 2 again, the high-frequency negative resistance circuit 14 will be described. The high frequency negative resistance circuit 14 has a configuration similar to that of the low frequency negative resistance circuit 12. That is, the high frequency side negative resistance circuit 14 includes a first transistor 41a, a second transistor 41b, and a current source 42 connected to the sources of the first transistor 41a and the second transistor 41b. The gate of the first transistor 41a is connected to the port 10b via the first capacitor 44a, and the drain of the first transistor 41a is connected to the port 10c. On the other hand, the gate of the second transistor 41b is connected to the port 10c via the second capacitor 44b, and the drain of the second transistor 41b is connected to the port 10b. The gates of the first transistor 41a and the second transistor 41b are connected to the bias terminal 46 via the first resistor 45a and the second resistor 45b, respectively.
次に、高周波可変容量１５について説明する。高周波可変容量１５は、低周波可変容量１３と同様な構成を有する。高周波負性抵抗回路１４、及び高周波可変容量１５はそれぞれ、低周波負性抵抗回路１２、及び低周波可変容量１３と同様な構成を有するが、トランジスタのゲートサイズなどの回路定数は、高周波発振回路１ｂが所定の発振周波数で発振するように適当に調整される。以上、図１〜４を参照して、電圧制御発振器１を構成するそれぞれの構成素子について詳細に説明してきた。次に、電圧制御発振器１において、発振回路１ａ、及び１ｂのいずれか一方を動作状態にすることにより、発振信号を発生する動作について説明する。 Next, the high frequency variable capacitor 15 will be described. The high frequency variable capacitor 15 has the same configuration as the low frequency variable capacitor 13. The high-frequency negative resistance circuit 14 and the high-frequency variable capacitor 15 have the same configuration as that of the low-frequency negative resistance circuit 12 and the low-frequency variable capacitor 13, respectively. 1b is appropriately adjusted so as to oscillate at a predetermined oscillation frequency. As described above, each component constituting the voltage controlled oscillator 1 has been described in detail with reference to FIGS. Next, an operation of generating an oscillation signal in the voltage controlled oscillator 1 by setting one of the oscillation circuits 1a and 1b to an operating state will be described.
図１〜４を参照して説明したように、電圧制御発振器１は、低周波負性抵抗回路１２、又は高周波負性抵抗回路１４のいずれか一方をバイアスすることにより動作状態にして、低周波発振回路１ａ、又は高周波発振回路１ｂのいずれか一方を発振させる。図５〜７を参照して、低周波発振回路１ａ、及び高周波発振回路１ｂの動作を説明する。 As described with reference to FIGS. 1 to 4, the voltage controlled oscillator 1 is activated by biasing either the low-frequency negative resistance circuit 12 or the high-frequency negative resistance circuit 14, and the low-frequency negative resistance circuit 14. Either the oscillation circuit 1a or the high-frequency oscillation circuit 1b is oscillated. The operations of the low-frequency oscillation circuit 1a and the high-frequency oscillation circuit 1b will be described with reference to FIGS.
図５は、低周波負性抵抗回路１２をバイアスし、高周波負性抵抗回路１４をバイアスしないことにより、低周波負性抵抗回路１２を動作状態にすることにより、低周波発振回路１ａを形成する状態を示す図である。図５において、低周波発振回路１ａにおいて使用される閉回路は、実線で示され、使用されない回路は破線で示される。図５に示すように、低周波発振回路１ａにおいて、インダクタ１１は、ポート対１０ａ、及び１０ｄの間の導電体、すなわちインダクタ１１の全長に亘る導電体により形成されるインダクタを使用して発振動作が行われる。 In FIG. 5, the low frequency negative resistance circuit 12 is biased and the high frequency negative resistance circuit 14 is not biased, so that the low frequency negative resistance circuit 12 is put into an operating state, thereby forming the low frequency oscillation circuit 1 a. It is a figure which shows a state. In FIG. 5, the closed circuit used in the low-frequency oscillation circuit 1a is indicated by a solid line, and the circuit not used is indicated by a broken line. As shown in FIG. 5, in the low-frequency oscillation circuit 1a, the inductor 11 oscillates using a conductor between the port pairs 10a and 10d, that is, an inductor formed by a conductor over the entire length of the inductor 11. Is done.
一方、図６は、高周波負性抵抗回路１４をバイアスし、低周波負性抵抗回路１２をバイアスしないことにより、高周波負性抵抗回路１４を動作状態にすることにより、高周波発振回路１ｂを形成する状態を示す図である。図６において、低周波発振回路１ｂにおいて使用される閉回路は、実線で示され、使用されない回路は破線で示される。図６に示すように、低周波発振回路１ｂにおいて、インダクタ１１は、ポート対１０ｃ、及び１０ｄの間の導電体、すなわちインダクタ１１の一部の導電体により形成されるインダクタを使用して発振動作が行われる。 On the other hand, in FIG. 6, the high frequency negative resistance circuit 14 is biased and the low frequency negative resistance circuit 12 is not biased, so that the high frequency negative resistance circuit 14 is put into an operating state, thereby forming the high frequency oscillation circuit 1 b. It is a figure which shows a state. In FIG. 6, a closed circuit used in the low-frequency oscillation circuit 1b is indicated by a solid line, and a circuit not used is indicated by a broken line. As shown in FIG. 6, in the low frequency oscillation circuit 1b, the inductor 11 oscillates using a conductor between the port pairs 10c and 10d, that is, an inductor formed by a part of the conductor of the inductor 11. Is done.
図５、及び６を相互に参照することにより明らかなように、低周波発振回路１ａと、高周波発振回路１ｂとは、単一のインダクタ１１を使用する。そして、発振回路を形成する負性抵抗回路を変更することにより、使用するインダクタの自己インダクタンスを切替える。このため、電圧制御発振器１では、インダクタ内部に切換えスイッチを有しない。また、電圧制御発振器１は、トランス構造を採用しない。この結果、電圧制御発振器１のＱ値は、良好な特性を有することが可能になる。 As is clear by referring to FIGS. 5 and 6, the low-frequency oscillation circuit 1 a and the high-frequency oscillation circuit 1 b use a single inductor 11. Then, the self-inductance of the inductor to be used is switched by changing the negative resistance circuit forming the oscillation circuit. For this reason, the voltage controlled oscillator 1 does not have a changeover switch inside the inductor. Further, the voltage controlled oscillator 1 does not employ a transformer structure. As a result, the Q value of the voltage controlled oscillator 1 can have good characteristics.
図７は、低周波発振回路１ａ、及び高周波発振回路１ｂのＱ値の周波数特性の一例を示す図である。図７において、縦軸は、Ｑ値（Quality Factor）であり、横軸は発振周波数である。ここで、曲線Ｃ１は、電圧制御発振器１において低周波数負性抵抗回路１２を動作状態にして形成される低周波発振回路１ａのＱ値の周波数特性を示す。一方、曲線Ｃ２は、電圧制御発振器１において高周波数負性抵抗回路１４を動作状態にして形成される高周波発振回路１ｂのＱ値の周波数特性を示す。 FIG. 7 is a diagram illustrating an example of frequency characteristics of the Q value of the low-frequency oscillation circuit 1a and the high-frequency oscillation circuit 1b. In FIG. 7, the vertical axis represents the Q value (Quality Factor), and the horizontal axis represents the oscillation frequency. Here, the curve C1 shows the frequency characteristic of the Q value of the low frequency oscillation circuit 1a formed in the voltage controlled oscillator 1 with the low frequency negative resistance circuit 12 in the operating state. On the other hand, a curve C2 shows the frequency characteristic of the Q value of the high frequency oscillation circuit 1b formed in the voltage controlled oscillator 1 with the high frequency negative resistance circuit 14 in the operating state.
図７において、低周波発振回路１ａによる発振周波数範囲ＲLは、ほぼ２．１〜３．２ＧＨｚの範囲を有する。発振周波数範囲ＲLにおける低周波発振回路１ａのＱ値は、９以上である。一方、高周波発振回路１ｂによる発振周波数範囲ＲHは、ほぼ３．２〜４．３ＧＨｚの範囲を有する。このときの高周波発振回路１ｂのＱ値もまた、９以上である。すなわち、電圧制御発振器１は、９以上という高いＱ値を維持しながら、２．１〜４．３ＧＨｚの発振周波数範囲を有することが可能であることが理解される。 In FIG. 7, the oscillation frequency range R L by the low-frequency oscillation circuit 1a has a range of about 2.1 to 3.2 GHz. The Q value of the low-frequency oscillation circuit 1a in the oscillation frequency range R L is 9 or more. On the other hand, the oscillation frequency range RH by the high-frequency oscillation circuit 1b has a range of about 3.2 to 4.3 GHz. The Q value of the high frequency oscillation circuit 1b at this time is also 9 or more. That is, it is understood that the voltage controlled oscillator 1 can have an oscillation frequency range of 2.1 to 4.3 GHz while maintaining a high Q value of 9 or more.
以上、図５〜７を参照して、低周波発振回路１ａ、及び高周波発振回路１ｂの動作を説明してきた。次に、図８を参照して、電圧制御発振器１において、発振周波数を決定する処理を説明する。 The operation of the low frequency oscillation circuit 1a and the high frequency oscillation circuit 1b has been described above with reference to FIGS. Next, with reference to FIG. 8, the process of determining the oscillation frequency in the voltage controlled oscillator 1 will be described.
図８は、電圧制御発振器１において、発振信号を決定する処理を説明するフローを示す図である。図８に示すように、まずステップＳ１０１において、目標とする発振周波数に応じて、低周波負性抵抗回路１２、及び高周波負性抵抗回路１４のいずれか一方の負性抵抗回路を動作状態にする。この処理により、低周波発振回路１ａ、及び高周波発振回路１ｂのいずれか一方の発振回路が動作状態にされる。次いで、ステップＳ１０２において、目標とする発振周波数となるように、低周波発振回路１ａ、又は高周波発振回路１ｂの発振周波数を決定する。ステップＳ１０２において発振周波数を決定するときに、可変容量１３、又は１５の制御信号３６、及びスイッチ３７ａ〜３７ｃを制御する。そして、ステップＳ１０３において、発振信号の振幅を決定する。発振信号の振幅は、低周波負性抵抗回路１２、又は高周波負性抵抗回路１４のバイアス信号、及び電流源の電流値を調整することにより決定できる。 FIG. 8 is a flowchart illustrating a process for determining an oscillation signal in the voltage controlled oscillator 1. As shown in FIG. 8, first, in step S101, one of the low-frequency negative resistance circuit 12 and the high-frequency negative resistance circuit 14 is put into an operation state according to the target oscillation frequency. . By this processing, one of the low-frequency oscillation circuit 1a and the high-frequency oscillation circuit 1b is brought into an operating state. Next, in step S102, the oscillation frequency of the low frequency oscillation circuit 1a or the high frequency oscillation circuit 1b is determined so that the target oscillation frequency is obtained. When the oscillation frequency is determined in step S102, the control signal 36 of the variable capacitor 13 or 15 and the switches 37a to 37c are controlled. In step S103, the amplitude of the oscillation signal is determined. The amplitude of the oscillation signal can be determined by adjusting the bias signal of the low frequency negative resistance circuit 12 or the high frequency negative resistance circuit 14 and the current value of the current source.
以上、図１〜８を参照しながら、本発明に係る第１実施形態に従う電圧制御発振器１について説明してきた。電圧制御発振器１は、ポート対間でそれぞれインダクタとして動作可能な２対のポート対を有する。これらのポート対に接続される負性抵抗回路のバイアス信号を調整することにより、いずれか一方のポート対を介して形成される発振回路が形成される。このような構成を採用することにより、それぞれの負性抵抗回路から見て、切換え動作などのために使用されるトランジスタが、インダクタに並列、又は直列に挿入されない。また、結合が疎である相互インダクタスを利用するトランスを採用する構造を有しない。このため、高いＱ値を有する発振回路を構成することが可能である。 The voltage controlled oscillator 1 according to the first embodiment of the present invention has been described above with reference to FIGS. The voltage-controlled oscillator 1 has two port pairs that can operate as inductors between the port pairs. By adjusting the bias signal of the negative resistance circuit connected to these port pairs, an oscillation circuit formed via any one of the port pairs is formed. By adopting such a configuration, as viewed from each negative resistance circuit, a transistor used for a switching operation or the like is not inserted in parallel or in series with the inductor. Further, there is no structure that employs a transformer that uses mutual inductances that are sparsely coupled. Therefore, it is possible to configure an oscillation circuit having a high Q value.
また、電圧制御発振器１では、自己インダクタンスの異なる２つのインダクタを１つのインダクタによって形成することができる。半導体プロセスで形成されるインダクタは、一般にチップ面積に与える影響が大きいので、電圧制御発振器１は、従来の発振回路と比較してチップ面積を大幅に削減することができる。 Further, in the voltage controlled oscillator 1, two inductors having different self inductances can be formed by one inductor. Since an inductor formed by a semiconductor process generally has a large influence on a chip area, the voltage-controlled oscillator 1 can greatly reduce the chip area as compared with a conventional oscillation circuit.
次に、図９を参照して、本発明に係る第２実施形態に従う電圧制御発振器２０について説明する。電圧制御発振器２０は、図１〜８を参照して説明された電圧制御発振器１と同様な構造を有する電圧制御発振器２と、電圧制御発振器２の発振周波数を分周する分周回路２０１〜２０７とを有する。ここで、第１分周回路２０１は、電圧制御発振器２の発振周波数を１／２に分周し、第２分周回路２０２は、電圧制御発振器２の発振周波数を１／４に分周し、第７分周回路２０７は、電圧制御発振器２の発振周波数を１／１２８に分周する。 Next, the voltage controlled oscillator 20 according to the second embodiment of the invention will be described with reference to FIG. The voltage controlled oscillator 20 includes a voltage controlled oscillator 2 having a structure similar to that of the voltage controlled oscillator 1 described with reference to FIGS. 1 to 8 and frequency dividing circuits 201 to 207 that divide the oscillation frequency of the voltage controlled oscillator 2. And have. Here, the first frequency dividing circuit 201 divides the oscillation frequency of the voltage controlled oscillator 2 by ½, and the second frequency dividing circuit 202 divides the oscillation frequency of the voltage controlled oscillator 2 by ¼. The seventh frequency dividing circuit 207 divides the oscillation frequency of the voltage controlled oscillator 2 by 1/128.
電圧制御発振器２の低周波数発振回路の発振周波数は、図９においてモード２で示されるように、３．１４〜５．０６ＧＨｚである。また、高周波数発振回路の発振周波数は、図９においてモード１で示されるように、４．７１〜６．４４ＧＨｚである。また、高周波数発振回路の発振周波数の最大値６．４４ＧＨｚを第１分周回路２０１により分周したときの周波数は、３．２２ＧＨｚとなり、低周波数発振回路の発振周波数の最小値３．１４ＧＨｚよりも大きくなる。さらに、第１分周回路２０１の最小周波数は、低周波数発振回路の発振周波数の最小値３．１４ＧＨｚを第１分周回路２０１により分周したときの周波数１．５７ＧＨｚとなる。これから、電圧制御発振器２０は、高周波数発振回路の発振周波数の最大値６．４４ＧＨｚから第１分周回路２０１の最小周波数１．５７ＧＨｚまで連続的に出力できることが理解される。同様に、第２分周回路２０２の最大周波数は、１．６１ＧＨｚとなり、第１分周回路２０１の最小周波数１．５７よりも大きくなる。このように、第７分周回路２０７まで最大周波数が前段の分周回路の最小周波数よりも大きくなる。このため、電圧制御発振器２０は、高周波数発振回路の発振周波数の最大値６．４４ＧＨｚから第７分周回路２０７の最小周波数である２５ＭＨｚまで連続的に出力できることが理解される。 The oscillation frequency of the low-frequency oscillation circuit of the voltage controlled oscillator 2 is 3.14 to 5.06 GHz as shown by mode 2 in FIG. Further, the oscillation frequency of the high-frequency oscillation circuit is 4.71 to 6.44 GHz as indicated by mode 1 in FIG. Further, the frequency when the maximum frequency of 6.44 GHz of the high frequency oscillation circuit is divided by the first frequency dividing circuit 201 is 3.22 GHz, and the minimum value of the oscillation frequency of the low frequency oscillation circuit is 3.14 GHz. Also grows. Further, the minimum frequency of the first frequency dividing circuit 201 is 1.57 GHz when the first frequency dividing circuit 201 divides the minimum value 3.14 GHz of the low frequency oscillation circuit. From this, it is understood that the voltage controlled oscillator 20 can continuously output from the maximum value of the oscillation frequency of 6.44 GHz of the high frequency oscillation circuit to the minimum frequency of 1.57 GHz of the first frequency dividing circuit 201. Similarly, the maximum frequency of the second frequency dividing circuit 202 is 1.61 GHz, which is higher than the minimum frequency 1.57 of the first frequency dividing circuit 201. Thus, the maximum frequency up to the seventh frequency divider 207 is greater than the minimum frequency of the previous frequency divider. For this reason, it is understood that the voltage controlled oscillator 20 can continuously output from the maximum value of 6.44 GHz of the oscillation frequency of the high frequency oscillation circuit to 25 MHz which is the minimum frequency of the seventh frequency dividing circuit 207.
電圧制御発振器２０のように、電圧制御発振器２の高周波数発振回路の発振周波数の最大値が、低周波数発振回路の発振周波数の最小値の２倍よりも大きい場合、発振信号を分周することにより、高周波数発振回路の発振周波数の最大値よりも低い周波数の発振信号を生成することができることが理解される。 When the maximum value of the oscillation frequency of the high-frequency oscillation circuit of the voltage-controlled oscillator 2 is larger than twice the minimum value of the oscillation frequency of the low-frequency oscillation circuit as in the voltage-controlled oscillator 20, the oscillation signal is divided. Thus, it is understood that an oscillation signal having a frequency lower than the maximum value of the oscillation frequency of the high frequency oscillation circuit can be generated.
次に、図１０、及び１１を参照して、本発明に係る第３実施形態に従う電圧制御発振器３、及び４について説明する。図１０に示す電圧制御発振器３は、低周波可変容量１３を有しないことが図１に示す電圧制御発振器１と相違する。また、図１１に示す電圧制御発振器４は、高周波可変容量１５を有しないことが図１に示す電圧制御発振器１と相違する。 Next, voltage controlled oscillators 3 and 4 according to a third embodiment of the present invention will be described with reference to FIGS. The voltage controlled oscillator 3 shown in FIG. 10 is different from the voltage controlled oscillator 1 shown in FIG. 1 in that it does not have the low frequency variable capacitor 13. 11 is different from the voltage controlled oscillator 1 shown in FIG. 1 in that the voltage controlled oscillator 4 shown in FIG.
電圧制御発振器３、及び４のように低周波可変容量１３、又は高周波可変容量１５のいずれか一方を省略することにより、オフ時の容量値が大きいバラクタを省略できる。電圧制御発振器３、及び４をＰＬＬ（Phase Locked Loop）回路用の電圧制御発振器として使用する場合、制御端子を削減することができる。この場合、電圧制御発振器３のように、可変容量として高周波可変容量１５のみを有することが好ましい。 By omitting one of the low-frequency variable capacitor 13 and the high-frequency variable capacitor 15 like the voltage controlled oscillators 3 and 4, a varactor having a large capacitance value at the time of off can be omitted. When the voltage controlled oscillators 3 and 4 are used as voltage controlled oscillators for a PLL (Phase Locked Loop) circuit, control terminals can be reduced. In this case, it is preferable to have only the high-frequency variable capacitor 15 as the variable capacitor, like the voltage controlled oscillator 3.
次に、図１２を参照して、本発明に係る第４実施形態に従う電圧制御発振器５について説明する。図１２に示す電圧制御発振器５は、低周波可変容量１３、及び高周波可変容量１５の双方を有しないことが図１に示す電圧制御発振器１と相違する。 Next, the voltage controlled oscillator 5 according to the fourth embodiment of the present invention will be described with reference to FIG. The voltage controlled oscillator 5 shown in FIG. 12 is different from the voltage controlled oscillator 1 shown in FIG. 1 in that it does not have both the low frequency variable capacitor 13 and the high frequency variable capacitor 15.
電圧制御発振器５は、発振周波数を制御する機能を有する低周波可変容量１３、及び高周波可変容量１５を有さない。そこで、電圧制御発振器５では、発振周波数の制御は、低周波負性抵抗回路１２、及び高周波負性抵抗回路１４がそれぞれ有する寄生容量の容量値を調整することにより行われる。例えば、低周波負性抵抗回路１２、及び高周波負性抵抗回路１４の寄生容量の容量値の調整は、負性抵抗回路に含まれる電流源、及びバイアス信号を調整することにより行われる。 The voltage controlled oscillator 5 does not have the low frequency variable capacitor 13 and the high frequency variable capacitor 15 having a function of controlling the oscillation frequency. Therefore, in the voltage controlled oscillator 5, the oscillation frequency is controlled by adjusting the capacitance values of the parasitic capacitances of the low frequency negative resistance circuit 12 and the high frequency negative resistance circuit 14, respectively. For example, the adjustment of the capacitance values of the parasitic capacitances of the low frequency negative resistance circuit 12 and the high frequency negative resistance circuit 14 is performed by adjusting a current source and a bias signal included in the negative resistance circuit.
次に、図１３を参照して、本発明に係る第５実施形態に従う電圧制御発振器６について説明する。図１３に示す電圧制御発振器６は、図１２を参照して説明された電圧制御発振器５と比較すると、第３負性抵抗回路１６がさらに付加されることが相違する。 Next, the voltage controlled oscillator 6 according to the fifth embodiment of the invention will be described with reference to FIG. The voltage controlled oscillator 6 shown in FIG. 13 is different from the voltage controlled oscillator 5 described with reference to FIG. 12 in that a third negative resistance circuit 16 is further added.
図１４は、図１２に示される負性抵抗回路を２つ有する電圧制御発振器５、及び図１３に示される負性抵抗回路を３つ有する電圧制御発振器６のＱ値の周波数特性を示す図である。ここで、曲線Ｃ１は、電圧制御発振器５、及び６において低周波数負性抵抗回路１２を動作状態にして形成される低周波発振回路のＱ値の周波数特性を示す。また、曲線Ｃ２は、電圧制御発振器５、及び６において高周波数負性抵抗回路１４を動作状態にして形成される高周波発振回路のＱ値の周波数特性を示す。そして、曲線Ｃ３は、電圧制御発振器６において第３負性抵抗回路１６を動作状態にして形成される高周波発振回路のＱ値の周波数特性を示す。 14 is a diagram showing the frequency characteristics of the Q value of the voltage controlled oscillator 5 having two negative resistance circuits shown in FIG. 12 and the voltage controlled oscillator 6 having three negative resistance circuits shown in FIG. is there. Here, the curve C1 shows the frequency characteristic of the Q value of the low-frequency oscillation circuit formed by operating the low-frequency negative resistance circuit 12 in the voltage controlled oscillators 5 and 6. Curve C2 shows the frequency characteristic of the Q value of the high-frequency oscillation circuit formed in the voltage controlled oscillators 5 and 6 with the high frequency negative resistance circuit 14 in the operating state. Curve C3 shows the frequency characteristic of the Q value of the high frequency oscillation circuit formed in the voltage controlled oscillator 6 with the third negative resistance circuit 16 in the operating state.
また、発振周波数範囲ＲL、及びＲHは、電圧制御発振器５のそれぞれの負性抵抗回路を動作状態にすることにより形成される発振回路の発振周波数を示す。一方、発振周波数範囲Ｒ1、Ｒ2、及びＲ3は、電圧制御発振器６の３つの負性抵抗回路それぞれを動作状態にすることにより形成される発振回路の発振周波数を示す。また、Ｑ2は、電圧制御発振器５のＱ値を示し、Ｑ3は、電圧制御発振器６のＱ値を示す。 The oscillation frequency ranges R L and R H indicate the oscillation frequency of the oscillation circuit formed by setting each negative resistance circuit of the voltage controlled oscillator 5 to the operating state. On the other hand, the oscillation frequency ranges R 1 , R 2 , and R 3 indicate the oscillation frequencies of the oscillation circuit formed by bringing each of the three negative resistance circuits of the voltage controlled oscillator 6 into an operating state. Q 2 represents the Q value of the voltage controlled oscillator 5, and Q 3 represents the Q value of the voltage controlled oscillator 6.
Ｑ2とＱ3との比較から明らかなように、電圧制御発振器６のＱ値Ｑ3は、電圧制御発振器５のＱ値Ｑ2よりも大きい。このため、３つの負性抵抗回路を有する電圧制御発振器６は、２つの負性抵抗回路を有する電圧制御発振器５は、よりも良好な位相雑音特性を有することが理解される。 As is clear from the comparison between Q 2 and Q 3 , the Q value Q 3 of the voltage controlled oscillator 6 is larger than the Q value Q 2 of the voltage controlled oscillator 5. For this reason, it is understood that the voltage controlled oscillator 6 having three negative resistance circuits has a better phase noise characteristic than the voltage controlled oscillator 5 having two negative resistance circuits.
このように、配置される負性抵抗回路を増加させることにより、使用されるＱ値を大きくして、位相雑音特性を改善することが可能になる。図１３に示す電圧制御発振器６は、３つの負性抵抗回路を有するが、本発明に係る電圧制御発振器は、４つ以上の負性抵抗回路を有することができる。 As described above, by increasing the number of negative resistance circuits to be arranged, it is possible to increase the Q value used and improve the phase noise characteristics. Although the voltage controlled oscillator 6 shown in FIG. 13 has three negative resistance circuits, the voltage controlled oscillator according to the present invention can have four or more negative resistance circuits.
また、本発明に係る電圧制御発振器は、これまでの説明で参照されてきた差動型の構成を有する必要はない。図１５は、インダクタ１１と複数の負性抵抗回路１２、１４、１６、及び１８のそれぞれの一端とが１つのポート１０ａを介して接続される第６実施形態に従う電圧制御発振器７を示す図である。 In addition, the voltage controlled oscillator according to the present invention does not need to have the differential configuration referred to in the above description. FIG. 15 is a diagram showing the voltage controlled oscillator 7 according to the sixth embodiment in which the inductor 11 and one end of each of the negative resistance circuits 12, 14, 16, and 18 are connected via one port 10a. is there.
電圧制御発振器７において、第１負性抵抗回路１２、第２負性抵抗回路１４、第３負性抵抗回路１６、第４負性抵抗回路１８の一端は、１つのポート１０ａを介してインダクタ１１に接続される。また、第１負性抵抗回路１２、第２負性抵抗回路１４、第３負性抵抗回路１６、第４負性抵抗回路１８の他端は、異なるポート１０ｅ、１０ｂ、１０ｃ、及び１０ｄにそれぞれ接続される。このため、第１負性抵抗回路１２、第２負性抵抗回路１４、第３負性抵抗回路１６、第４負性抵抗回路１８それぞれと、インダクタ１１とにより形成される発振回路の自己インダクタンスは互いに相違する。 In the voltage controlled oscillator 7, one end of the first negative resistance circuit 12, the second negative resistance circuit 14, the third negative resistance circuit 16, and the fourth negative resistance circuit 18 is connected to the inductor 11 through one port 10a. Connected to. The other ends of the first negative resistance circuit 12, the second negative resistance circuit 14, the third negative resistance circuit 16, and the fourth negative resistance circuit 18 are connected to different ports 10e, 10b, 10c, and 10d, respectively. Connected. Therefore, the self-inductance of the oscillation circuit formed by each of the first negative resistance circuit 12, the second negative resistance circuit 14, the third negative resistance circuit 16, the fourth negative resistance circuit 18, and the inductor 11 is Different from each other.
次に図１６〜１８を参照して、本発明の実施例について説明する。図１６は、本発明に係る電圧制御発振器８のダイフォトを示す図である。電圧制御発振器８は、５ポートインダクタ１１と、低周波部８１と、高周波部８２とを有する。５ポートインダクタ１１のポート対１０ａ、及び１０ｄは、低周波部８１に接続され、ポート対１０ｂ、及び１０ｃは、高周波部８２に接続される。また、ポート１０ｅは、電源に接続される。低周波部８１は、図１に示す電圧制御発振器１の低周波負性抵抗回路１２、及び低周波可変容量１３に相当する回路を含む。また、高周波部８２は、図１に示す電圧制御発振器１の高周波負性抵抗回路１４、及び高周波可変容量１５に相当する回路を含む。電圧制御発振器８は、１８０ｎｍＣＭＯＳプロセスにより製造され、チップサイズは、４７０μｍ×７６０μｍである。また、電圧制御発振器８において、インダクタ１１と、低周波部８１とにより形成される低周波発振回路８ａの発振周波数は、３．１４〜５．０６ＧＨｚであり、高周波発振回路８ｂの発振周波数４．７１〜６．４４ＧＨｚである。 Next, examples of the present invention will be described with reference to FIGS. FIG. 16 is a diagram showing a die photo of the voltage controlled oscillator 8 according to the present invention. The voltage controlled oscillator 8 includes a 5-port inductor 11, a low frequency part 81, and a high frequency part 82. The port pair 10 a and 10 d of the 5-port inductor 11 is connected to the low frequency unit 81, and the port pair 10 b and 10 c is connected to the high frequency unit 82. The port 10e is connected to a power source. The low frequency unit 81 includes a circuit corresponding to the low frequency negative resistance circuit 12 and the low frequency variable capacitor 13 of the voltage controlled oscillator 1 shown in FIG. The high frequency unit 82 includes a high frequency negative resistance circuit 14 and a circuit corresponding to the high frequency variable capacitor 15 of the voltage controlled oscillator 1 shown in FIG. The voltage controlled oscillator 8 is manufactured by a 180 nm CMOS process, and the chip size is 470 μm × 760 μm. In the voltage controlled oscillator 8, the oscillation frequency of the low frequency oscillation circuit 8a formed by the inductor 11 and the low frequency unit 81 is 3.14 to 5.06 GHz, and the oscillation frequency of the high frequency oscillation circuit 8b is 4. 71 to 6.44 GHz.
図１７は、ポート対１０ａ、及び１０ｄの間の自己インダクタンスＬL、及びポート対１０ｂ、及び１０ｃの間の自己インダクタンスＬHの周波数特性を示す。自己インダクタンスＬLは、低周波発振回路８ａの発振周波数範囲で２．１ｎＨ程度である。一方、自己インダクタンスＬHは、高周波発振回路８ｂの発振周波数範囲で０．９５ｎＨ程度である。 FIG. 17 shows the frequency characteristics of the self-inductance L L between the port pair 10a and 10d and the self-inductance L H between the port pair 10b and 10c. The self-inductance L L is about 2.1 nH in the oscillation frequency range of the low-frequency oscillation circuit 8a. On the other hand, the self-inductance L H is about 0.95 nH in the oscillation frequency range of the high-frequency oscillation circuit 8b.
図１８は、電圧制御発振器８の位相雑音特性を示す図である。図１８（ａ）は、図９に示す電圧制御発振器２０の分周回路により発振周波数が１．３ＧＨｚである発振信号を生成したときの位相雑音特性である。また、図１８（ｂ）は、発振周波数が４．４ＧＨｚのときの位相雑音特性である。さらに、図１８（ｃ）は、発振周波数が６．１ＧＨｚのときの位相雑音特性である。図１８から、発振周波数が１．３ＧＨｚ、及び４．４ＧＨｚのとき、オフセット周波数１ＭＨｚで−１２０ｄＢ以下の位相雑音であることが理解される。なお、このときの消費電力は、８．８ｍＷであった。また、全体の消費電力は、発振周波数に依存するが、７．１ｍＷ〜１６．３ｍＷであった。 FIG. 18 is a diagram showing the phase noise characteristics of the voltage controlled oscillator 8. FIG. 18A shows phase noise characteristics when an oscillation signal having an oscillation frequency of 1.3 GHz is generated by the frequency dividing circuit of the voltage controlled oscillator 20 shown in FIG. FIG. 18B shows phase noise characteristics when the oscillation frequency is 4.4 GHz. Further, FIG. 18C shows the phase noise characteristics when the oscillation frequency is 6.1 GHz. From FIG. 18, it is understood that the phase noise is −120 dB or less at an offset frequency of 1 MHz when the oscillation frequency is 1.3 GHz and 4.4 GHz. The power consumption at this time was 8.8 mW. The overall power consumption was 7.1 mW to 16.3 mW, although it depends on the oscillation frequency.
表１に従来技術と、電圧制御発振器８との特性の比較結果を示す。従来技術の論文名などは、表２に示す。Ｒｅｆｅｒｅｎｃｅ［１］は、非特許文献２であり、Ｒｅｆｅｒｅｎｃｅ［２］は、非特許文献６である。また、ＦｏＭ（Figure of Merits）は、式（１）で表され、ＦｏＭTは、式（２）で表される。
［表２］Ｒｅｆｅｒｅｎｃｅ名 一覧
［１］：A. D. Berny, et al., “A 1.8-GHz LC VCO with 1.3-GHz tuning range and digital amplitude calibration,” IEEE J. Solid-State Circuits, vol. 40, no. 4, pp. 909-917, Apr. 2005.
［２］：Z. Safarian and H. Hashemi, “A 1.3-6 GHz triple-mode CMOS VCO using coupled inductors,” IEEE Custom Integrated Circuits Conference, pp. 69-72, Sep. 2008.
［３］：S. Hara, Kenichi Okada, and Akira Matsuzawa, “A 9.3MHz to 5.7GHz tunable LC-based VCO using a divide-by-N injection-locked frequency divider,” IEEE Asian Solid-State Circuits Conference, pp.81-84, Nov. 2009.
［４］：B. Andera, et al., “A 3.4-7 GHz transformer-based dual-mode wideband VCO,” IEEE European Solid-State Circuits Conference, pp. 440-443, Sep.2006.
［５］：S. Hara, Kenichi Okada, and Akira Matsuzawa, “10MHz to 7GHz quadrature signal generation using a Divide-by-4/3, -3/2, -5/3, -2, -5/2, -3, -4, and -5 injection-locked frequency divider,” IEEE Symp. on VLSI Circuits, pp.51-52, June 2010.
［６］：Y. Takigawa, et al., “A 92.6 % tuning range VCO utilizing simultaneously controlling of transformers and MOS varactors in 0.13 μm CMOS technology,” IEEE RFIC Symp. Dig., pp. 83-86, Jun. 2009.
［７］：N. Fong, et al., “A 1-V 3.8-5.7-GHz wideband VCO with differentially tuned accumulation MOS varactors for common-mode noise rejection in CMOS SOI technology,” IEEE Trans. Microw. Theory Tech., vol. 51, no. 8, pp. 1952-1959, Aug. 2003.
［８］：Z. Deng, and M. Niknejad, “ A 4-port-inductor-based VCO coupling method for phase noise reduction.” IEEE Custom Integrated Circuits Conference, pp. 1-4, Sep. 2010.
Table 1 shows a comparison result of characteristics between the prior art and the voltage controlled oscillator 8. Table 2 shows the names of papers of the prior art. Reference [1] is Non-Patent Document 2, and Reference [2] is Non-Patent Document 6. Further, FoM (Figure of Merits) is represented by Expression (1), and FoM T is represented by Expression (2).
[Table 2] Reference Name List [1]: AD Berny, et al., “A 1.8-GHz LC VCO with 1.3-GHz tuning range and digital amplitude calibration,” IEEE J. Solid-State Circuits, vol. 40, no 4, pp. 909-917, Apr. 2005.
[2]: Z. Safarian and H. Hashemi, “A 1.3-6 GHz triple-mode CMOS VCO using coupled inductors,” IEEE Custom Integrated Circuits Conference, pp. 69-72, Sep. 2008.
[3]: S. Hara, Kenichi Okada, and Akira Matsuzawa, “A 9.3MHz to 5.7GHz tunable LC-based VCO using a divide-by-N injection-locked frequency divider,” IEEE Asian Solid-State Circuits Conference, pp .81-84, Nov. 2009.
[4]: B. Andera, et al., “A 3.4-7 GHz transformer-based dual-mode wideband VCO,” IEEE European Solid-State Circuits Conference, pp. 440-443, Sep. 2006.
[5]: S. Hara, Kenichi Okada, and Akira Matsuzawa, “10MHz to 7GHz quadrature signal generation using a Divide-by-4 / 3, -3/2, -5/3, -2, -5/2, -3, -4, and -5 injection-locked frequency divider, ”IEEE Symp. On VLSI Circuits, pp.51-52, June 2010.
[6]: Y. Takigawa, et al., “A 92.6% tuning range VCO utilizing simultaneously controlling of transformers and MOS varactors in 0.13 μm CMOS technology,” IEEE RFIC Symp. Dig., Pp. 83-86, Jun. 2009 .
[7]: N. Fong, et al., “A 1-V 3.8-5.7-GHz wideband VCO with differentially tuned accumulation MOS varactors for common-mode noise rejection in CMOS SOI technology,” IEEE Trans. Microw. Theory Tech. , vol. 51, no. 8, pp. 1952-1959, Aug. 2003.
[8]: Z. Deng, and M. Niknejad, “A 4-port-inductor-based VCO coupling method for phase noise reduction.” IEEE Custom Integrated Circuits Conference, pp. 1-4, Sep. 2010.
以上、図１〜１８を参照して、本発明に係るさまざまな実施形態について説明してきた。しかしならが、本発明はこれらの実施形態に限定されるものではない。例えば、本明細書において、図２に示すように負性抵抗回路は、ＮＭＯＳトランジスタを差動型に配置するいわゆるＮＭＯＳクロスカップル部を抵抗、及び容量でバイアスする構成を有する。しかしながら、本発明における負性抵抗回路は、ＮＭＯＳクロスカップル部を有するものに限定されず、他の構成を採用してもよい。例えば、ＰＭＯＳトランジスタを差動型に配置するＰＭＯＳクロスカップル部、又はＮＭＯＳトランジスタ、及びＰＭＯＳトランジスタを差動型に配置するＣＭＯＳクスカップル部を抵抗、及び容量でバイアスする構成を採用してもよい。ＰＭＯＳクロスカップル部、又はＣＭＯＳクロスカップル部により負性抵抗回路を構成する場合、本発明に係る電圧制御発振器への電源は、リアクタ１１には接続されず、負性抵抗回路に接続される。 As described above, various embodiments according to the present invention have been described with reference to FIGS. However, the present invention is not limited to these embodiments. For example, in this specification, as shown in FIG. 2, the negative resistance circuit has a configuration in which a so-called NMOS cross-coupled portion in which NMOS transistors are arranged in a differential type is biased with a resistor and a capacitor. However, the negative resistance circuit in the present invention is not limited to the one having the NMOS cross-coupled portion, and other configurations may be adopted. For example, a configuration may be adopted in which a PMOS cross-coupled portion in which PMOS transistors are arranged differentially, or an NMOS transistor and a CMOS coupled couple in which PMOS transistors are arranged differentially are biased with resistors and capacitors. When the negative resistance circuit is configured by the PMOS cross-couple portion or the CMOS cross-couple portion, the power supply to the voltage controlled oscillator according to the present invention is not connected to the reactor 11 but is connected to the negative resistance circuit.
参考のため、図１９に一般的なＬＣ型の電圧制御発振器の分類例を示す。ここで、電圧制御発振器９ａは、ＮＭＯＳ型ＶＣＯ(ＮＭＯＳ電流源)であり、電圧制御発振器９ｂは、ＮＭＯＳ型ＶＣＯ(ＰＭＯＳ電流源)であり、電圧制御発振器９ｃは、ＮＭＯＳ型ＶＣＯ(電流源なし)であり、電圧制御発振器９ｄは、ＰＭＯＳ型ＶＣＯ(ＰＭＯＳ電流源)であり、電圧制御発振器９ｅは、ＣＭＯＳ型ＶＣＯあり、電圧制御発振器９ｆは、Ｃ級ＶＣＯである。本発明に係る電圧制御発振器は、いずれの型の電圧制御器としても構成することが可能である。 For reference, FIG. 19 shows a classification example of a general LC type voltage controlled oscillator. Here, the voltage controlled oscillator 9a is an NMOS type VCO (NMOS current source), the voltage controlled oscillator 9b is an NMOS type VCO (PMOS current source), and the voltage controlled oscillator 9c is an NMOS type VCO (no current source). The voltage controlled oscillator 9d is a PMOS type VCO (PMOS current source), the voltage controlled oscillator 9e is a CMOS type VCO, and the voltage controlled oscillator 9f is a class C VCO. The voltage controlled oscillator according to the present invention can be configured as any type of voltage controller.
また、図９に示す第２実施形態において、分周回路として、周波数を１／２に分周する２分周回路が採用されるが、２分周回路のみを採用するのではなく、分周比が異なる回路を組み合わせてもよい。例えば、表２のＲｅｆｅｒｅｎｃｅ［３］、及び［５］に示されるように、２分周回路、周波数を１／３に分周する３分周回路、及び周波数を１／４に分周する４分周回路を適当に組み合わせた構成を採用してもよい。例えば、高周波数発振回路１ａの発振信号の発振周波数の最大値が、低周波数発振回路１ｂの発振信号の発振周波数の最小値の２倍程度であれば、２分周回路と、４分周回路とを組み合わせて分周回路を構成することができる。また、高周波数発振回路１ａの発振信号の発振周波数の最大値が、低周波数発振回路１ｂの発振信号の発振周波数の最小値の１．５倍程度であれば、２分周回路と、３分周回路とを組み合わせて分周回路を構成することができる。さらに、高周波数発振回路１ａの発振信号の発振周波数の最大値が、低周波数発振回路１ｂの発振信号の発振周波数の最小値の１．３３３３倍程度であれば、３分周回路と、４分周回路とを組み合わせて分周回路を構成することができる。このような構成を採用することにより、高周波数発振回路１ａの発振信号の発振周波数の最大値が、低周波数発振回路１ｂの発振信号の発振周波数の最小値の１．３３３３倍程度であっても、高周波数発振回路１ａの発振周波数の最大値よりも低い周波数の発振信号を生成することが可能になる。 In the second embodiment shown in FIG. 9, a divide-by-2 circuit that divides the frequency by 1/2 is adopted as the divide-by circuit. However, instead of using only the divide-by-2 circuit, the divider is used. You may combine the circuit from which ratio differs. For example, as shown in References [3] and [5] in Table 2, a divide-by-2 circuit, a divide-by-3 circuit that divides the frequency by ３, and a divide-by-4 frequency. You may employ | adopt the structure which combined the frequency divider circuit suitably. For example, if the maximum value of the oscillation frequency of the oscillation signal of the high-frequency oscillation circuit 1a is about twice the minimum value of the oscillation frequency of the oscillation signal of the low-frequency oscillation circuit 1b, the 2-frequency divider circuit and the 4-frequency divider circuit Can be combined to form a frequency dividing circuit. If the maximum value of the oscillation frequency of the oscillation signal of the high-frequency oscillation circuit 1a is about 1.5 times the minimum value of the oscillation frequency of the oscillation signal of the low-frequency oscillation circuit 1b, the two-frequency divider circuit and 3 minutes A frequency dividing circuit can be configured by combining with a frequency dividing circuit. Further, if the maximum value of the oscillation frequency of the oscillation signal of the high-frequency oscillation circuit 1a is about 1.3333 times the minimum value of the oscillation frequency of the oscillation signal of the low-frequency oscillation circuit 1b, A frequency dividing circuit can be configured by combining with a frequency dividing circuit. By adopting such a configuration, even if the maximum value of the oscillation frequency of the oscillation signal of the high frequency oscillation circuit 1a is about 1.3333 times the minimum value of the oscillation frequency of the oscillation signal of the low frequency oscillation circuit 1b. Thus, it becomes possible to generate an oscillation signal having a frequency lower than the maximum value of the oscillation frequency of the high-frequency oscillation circuit 1a.
１、２、３、４、５、６、７、８ 電圧制御発振器
１ａ、８ａ 低周波発振回路
１ｂ、８ｂ 高周波発振回路
１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ ポート
１１ インダクタ
１２ 低周波負性抵抗回路
１３ 低周波可変容量
１４ 高周波負性抵抗回路
１５ 高周波可変容量
２０ 電圧制御発振器
1, 2, 3, 4, 5, 6, 7, 8 Voltage controlled oscillator 1a, 8a Low frequency oscillation circuit 1b, 8b High frequency oscillation circuit 10a, 10b, 10c, 10d, 10e Port 11 Inductor 12 Low frequency negative resistance circuit 13 Low frequency variable capacitor 14 High frequency negative resistance circuit 15 High frequency variable capacitor 20 Voltage controlled oscillator
Claims (7)
少なくとも３つのポートを備えるインダクタと、
前記少なくとも３つのポートから選択される異なるポート対にそれぞれ接続される少なくとも２つの負性抵抗回路と、
を有し、前記インダクタは、前記少なくとも２つの負性抵抗回路に接続されるポート対の間でそれぞれインダクタとして動作可能であることを特徴とする電圧制御発振器。 Power supply,
An inductor with at least three ports;
At least two negative resistance circuits respectively connected to different port pairs selected from the at least three ports;
And the inductor is operable as an inductor between a pair of ports connected to the at least two negative resistance circuits, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011124474A JP2012253561A (en) | 2011-06-02 | 2011-06-02 | Voltage-controlled oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011124474A JP2012253561A (en) | 2011-06-02 | 2011-06-02 | Voltage-controlled oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012253561A true JP2012253561A (en) | 2012-12-20 |
Family
ID=47525958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011124474A Pending JP2012253561A (en) | 2011-06-02 | 2011-06-02 | Voltage-controlled oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012253561A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016099737A1 (en) * | 2014-12-18 | 2016-06-23 | Intel Corporation | Apparatuses, methods, and systems with cross-coupling noise reduction |
| CN111726084A (en) * | 2020-06-24 | 2020-09-29 | 国网浙江省电力有限公司信息通信分公司 | Multi-frequency low-power-consumption oscillator and control method |
| CN112787659A (en) * | 2020-12-30 | 2021-05-11 | 瑞声科技（南京）有限公司 | Three-frequency divider circuit |
| US11362623B2 (en) | 2019-12-03 | 2022-06-14 | Samsung Electronics Co., Ltd. | Voltage-controlled oscillator |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254805A (en) * | 1984-05-30 | 1985-12-16 | Mitsubishi Electric Corp | Voltage-controlled oscillation circuit |
| JPH11330852A (en) * | 1998-03-10 | 1999-11-30 | Lucent Technol Inc | Voltage-controlled oscillator cmos circuit |
| JP2001189625A (en) * | 1999-12-28 | 2001-07-10 | Sharp Corp | Oscillation circuit |
| JP2005534218A (en) * | 2002-07-23 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Multi tap coil |
| JP2006180513A (en) * | 2004-12-22 | 2006-07-06 | Agere Systems Inc | Low-power dissipation cmos oscillator circuit having capacitively coupled frequency control |
| WO2006082775A1 (en) * | 2005-02-07 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | Vco device, and tuner, broadcast receiver and mobile telephone using the device |
| WO2006095502A1 (en) * | 2005-03-08 | 2006-09-14 | Nec Corporation | Voltage controlled oscillator and method for controlling frequency of voltage controlled oscillator |
| JP2007166559A (en) * | 2005-12-16 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Voltage-controlled oscillator, pll circuit, signal processing circuit and tuner pack |
| WO2009041304A1 (en) * | 2007-09-28 | 2009-04-02 | Nec Corporation | Oscillation circuit |
-
2011
- 2011-06-02 JP JP2011124474A patent/JP2012253561A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254805A (en) * | 1984-05-30 | 1985-12-16 | Mitsubishi Electric Corp | Voltage-controlled oscillation circuit |
| JPH11330852A (en) * | 1998-03-10 | 1999-11-30 | Lucent Technol Inc | Voltage-controlled oscillator cmos circuit |
| JP2001189625A (en) * | 1999-12-28 | 2001-07-10 | Sharp Corp | Oscillation circuit |
| JP2005534218A (en) * | 2002-07-23 | 2005-11-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Multi tap coil |
| JP2006180513A (en) * | 2004-12-22 | 2006-07-06 | Agere Systems Inc | Low-power dissipation cmos oscillator circuit having capacitively coupled frequency control |
| WO2006082775A1 (en) * | 2005-02-07 | 2006-08-10 | Matsushita Electric Industrial Co., Ltd. | Vco device, and tuner, broadcast receiver and mobile telephone using the device |
| WO2006095502A1 (en) * | 2005-03-08 | 2006-09-14 | Nec Corporation | Voltage controlled oscillator and method for controlling frequency of voltage controlled oscillator |
| JP2007166559A (en) * | 2005-12-16 | 2007-06-28 | Matsushita Electric Ind Co Ltd | Voltage-controlled oscillator, pll circuit, signal processing circuit and tuner pack |
| WO2009041304A1 (en) * | 2007-09-28 | 2009-04-02 | Nec Corporation | Oscillation circuit |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016099737A1 (en) * | 2014-12-18 | 2016-06-23 | Intel Corporation | Apparatuses, methods, and systems with cross-coupling noise reduction |
| US10014692B2 (en) | 2014-12-18 | 2018-07-03 | Intel Corporation | Apparatuses, methods, and systems with cross-coupling noise reduction |
| US11362623B2 (en) | 2019-12-03 | 2022-06-14 | Samsung Electronics Co., Ltd. | Voltage-controlled oscillator |
| CN111726084A (en) * | 2020-06-24 | 2020-09-29 | 国网浙江省电力有限公司信息通信分公司 | Multi-frequency low-power-consumption oscillator and control method |
| CN111726084B (en) * | 2020-06-24 | 2024-05-10 | 国网浙江省电力有限公司信息通信分公司 | Multi-frequency low-power-consumption oscillator and control method |
| CN112787659A (en) * | 2020-12-30 | 2021-05-11 | 瑞声科技（南京）有限公司 | Three-frequency divider circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5302323B2 (en) | Dual band coupled VCO | |
| JP5154419B2 (en) | Variable integrated inductor | |
| US7209017B2 (en) | Symmetrical linear voltage controlled oscillator | |
| JP4358185B2 (en) | Voltage-controlled oscillator, transmitter and receiver | |
| US11770101B2 (en) | Radio frequency oscillator | |
| JP2004266718A (en) | Oscillation circuit and l load differential circuit | |
| Catli et al. | A 1.94 to 2.55 GHz, 3.6 to 4.77 GHz tunable CMOS VCO based on double-tuned, double-driven coupled resonators | |
| TWI548202B (en) | Integrated circuit architecture with strongly coupled lc tanks | |
| US11228280B1 (en) | Microelectromechanical system resonator-based oscillator | |
| US20020070815A1 (en) | Oscillator circuit | |
| US8098109B2 (en) | Differential varactor circuit for a voltage controlled oscillator | |
| JP2012253561A (en) | Voltage-controlled oscillator | |
| KR101503505B1 (en) | wide-band voltage controlled oscillator using transformer coupling and resonance mode switching | |
| Maheshwari et al. | Design & optimization of switched capacitor array based differential CMOS LC VCO for wide band application | |
| Rohde et al. | Multi-mode multi-band tunable active inductor oscillators | |
| Ma et al. | Transformer based multiple coupled LC tanks for on-chip VCO design and applications | |
| Qiong et al. | Voltage-Controlled Oscillator | |
| Nasri et al. | 13.95 GHz–15.03 GHz LC VCO using triple-coupling | |
| KR100679259B1 (en) | A differential voltage controlled oscillator with back-gate feedback | |
| Zhong et al. | An 11/19-GHz VCO using Switchable transformer in 0.18-µm CMOS | |
| Lightbody | Transformer-enhanced high-performance voltage-controlled oscillators | |
| Zou et al. | A low phase noise wideband VCO with 8-shaped inductor | |
| Mishra et al. | Design And Optimization of Low Frequency Pushing Circuit in Voltage Controlled Oscillators | |
| Seo et al. | Dual Band CMOS Quadrature VCO using Reconfigurable LC Tank and Coupled Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130528 |