JP2012248598A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2012248598A
JP2012248598A JP2011117722A JP2011117722A JP2012248598A JP 2012248598 A JP2012248598 A JP 2012248598A JP 2011117722 A JP2011117722 A JP 2011117722A JP 2011117722 A JP2011117722 A JP 2011117722A JP 2012248598 A JP2012248598 A JP 2012248598A
Authority
JP
Japan
Prior art keywords
layer
metal layer
electronic component
support substrate
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011117722A
Other languages
Japanese (ja)
Other versions
JP5803276B2 (en
Inventor
Masataka Mizukoshi
正孝 水越
Yoshikatsu Ishizuki
義克 石月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011117722A priority Critical patent/JP5803276B2/en
Publication of JP2012248598A publication Critical patent/JP2012248598A/en
Application granted granted Critical
Publication of JP5803276B2 publication Critical patent/JP5803276B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method in which a high density semiconductor device can be manufactured at high yield by integrating a plurality of semiconductor chips or a semiconductor chip with other electronic components with resin.SOLUTION: A semiconductor device manufacturing method comprises: arranging a metal layer 13 on a support substrate 11 via an adhesive layer 12; forming a pressure-sensitive adhesion layer 14 by adhering a solution that reacts with a metal of the metal layer 13 to generate a compound having adhesiveness on the metal layer 13; subsequently, loading an electronic component 15 on the pressure-sensitive adhesion layer 14 and covering the electronic component 15 with a resin layer 16; subsequently, detaching the support substrate 11 from the resin layer 16 after reducing an adhesive force of the adhesive layer 12 with laser irradiation and the like; and subsequently, forming wiring and the like on a surface of a pseudo-wafer obtained by removing the adhesive layer 12, the metal layer 13 and the like.

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

半導体装置（ＬＳＩ）は、ムーアの法則にしたがって年々微細化されてきた。その結果、現在の半導体装置は、初期の半導体装置に比べて著しい高密度化及び高性能化が達成されている。しかし、４５ｎｍプロセス以降については経済的な観点から、２２ｎｍプロセス以降については物理的揺らぎの観点から、微細化の限界が見えてきた。   Semiconductor devices (LSIs) have been miniaturized year after year according to Moore's law. As a result, the current semiconductor device has achieved significantly higher density and higher performance than the initial semiconductor device. However, the limit of miniaturization has become apparent from the economical viewpoint after the 45 nm process and from the viewpoint of physical fluctuation after the 22 nm process.

そこで、半導体装置のより一層の高密度化及び高性能化を実現するために、複数の半導体チップ又はその他の電子部品を配線基板（インタポーザ）上に搭載し、樹脂で被覆して一体化する方法が開発され、実用化されている。また、より一層の高密度化及び高集積化を実現するために、複数のシリコンチップを積層し、シリコンチップを貫通するビア（ＴＳＶ：Through Silicon Via）を介して各シリコンチップを電気的に接続する３次元積層デバイスが提案されている。   Therefore, in order to realize higher density and higher performance of the semiconductor device, a method of mounting a plurality of semiconductor chips or other electronic components on a wiring board (interposer) and covering them with a resin to integrate them Has been developed and put to practical use. In order to achieve higher density and higher integration, multiple silicon chips are stacked and each silicon chip is electrically connected through a via (TSV: Through Silicon Via) that penetrates the silicon chip. A three-dimensional laminated device has been proposed.

特開２０１０−１４７２６３号公報JP 2010-147263 A

複数の半導体チップ、又は半導体チップとその他の電子部品とを樹脂で固定して一体化し、高密度化の半導体装置を歩留まり良く製造することができる半導体装置の製造方法を提供することを目的とする。   It is an object of the present invention to provide a method for manufacturing a semiconductor device, in which a plurality of semiconductor chips, or a semiconductor chip and other electronic components are fixed and integrated with a resin, and a high-density semiconductor device can be manufactured with a high yield. .

開示の技術の一観点によれば、支持基板の上に接着剤層を介して金属層を配置する工程と、前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、前記粘着層の上に電子部品を載置する工程と、前記電子部品を樹脂層で被覆する工程とを有する半導体装置の製造方法が提供される。   According to one aspect of the disclosed technology, a step of disposing a metal layer on a support substrate via an adhesive layer, and a compound having a tackiness by reacting with the metal of the metal layer on the metal layer. A semiconductor having a step of attaching a solution to be formed and forming an adhesive layer on the surface of the metal layer, a step of placing an electronic component on the adhesive layer, and a step of covering the electronic component with a resin layer A method of manufacturing a device is provided.

また、開示の技術の他の一観点によれば、気体が浸透可能な支持基板の上に第１の樹脂層を形成する工程と、前記第１の樹脂層の上に金属を堆積させて金属層を形成する工程と、前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、前記粘着層の上に電子部品を載置する工程と、前記電子部品を第２の樹脂層で被覆する工程と、前記支持基板を、ギ酸を含む雰囲気中において前記第１の樹脂層と前記金属層との間の接合力を低下させる工程と、前記第１の樹脂層と前記金属層との界面で前記支持基板を分離する工程とを有する半導体装置の製造方法が提供される。   According to another aspect of the disclosed technology, a step of forming a first resin layer on a support substrate through which a gas can permeate, and a metal is deposited on the first resin layer to form a metal Forming a layer, attaching a solution that reacts with the metal of the metal layer to form an adhesive compound on the metal layer, and forming an adhesive layer on the surface of the metal layer; A step of placing an electronic component on the adhesive layer; a step of covering the electronic component with a second resin layer; and the supporting substrate in an atmosphere containing formic acid, the first resin layer and the metal layer There is provided a method for manufacturing a semiconductor device, comprising: a step of reducing a bonding force between the first resin layer and the metal layer; and a step of separating the support substrate at an interface between the first resin layer and the metal layer.

上記の一観点及び他の一観点に係る半導体装置の製造方法では、支持基板上に溶液を付着させて粘着層を形成し、その粘着層により電子部品（半導体チップ又はその他の電子部品）を固定する。そして、それらの電子部品を樹脂で被覆して一体化する。これにより、高密度の半導体装置を歩留まり良く製造することができる。   In the method for manufacturing a semiconductor device according to the above one aspect and the other aspect, an adhesive layer is formed by attaching a solution on a support substrate, and an electronic component (semiconductor chip or other electronic component) is fixed by the adhesive layer. To do. Then, these electronic components are covered with a resin and integrated. Thereby, a high-density semiconductor device can be manufactured with a high yield.

図１は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。FIG. 1 is a cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図２は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。FIG. 2 is a cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図３は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その３）である。FIG. 3 is a cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図４は、第１の実施形態に係る半導体装置の製造方法を表した断面図（その４）である。FIG. 4 is a cross-sectional view (part 4) illustrating the method for manufacturing the semiconductor device according to the first embodiment. 図５は、第２の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。FIG. 5 is a cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device according to the second embodiment. 図６は、第２の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。FIG. 6 is a cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the second embodiment. 図７は、第２の実施形態に係る半導体装置の製造方法を表した断面図（その３）である。FIG. 7 is a cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the second embodiment. 図８は、第３の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。FIG. 8 is a cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device according to the third embodiment. 図９は、第３の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。FIG. 9 is a cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the third embodiment. 図１０は、第３の実施形態に係る半導体装置の製造方法を表した断面図（その３）である。FIG. 10 is a cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the third embodiment. 図１１は、第４の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。FIG. 11 is a cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment. 図１２は、第４の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。FIG. 12 is a cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment. 図１３は、第４の実施形態に係る半導体装置の製造方法を表した断面図（その３）である。FIG. 13 is a cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the fourth embodiment. 図１４は、第５の実施形態に係る半導体装置の製造方法を表した断面図（その１）である。FIG. 14 is a cross-sectional view (part 1) illustrating the method for manufacturing the semiconductor device according to the fifth embodiment. 図１５は、第５の実施形態に係る半導体装置の製造方法を表した断面図（その２）である。FIG. 15 is a cross-sectional view (part 2) illustrating the method for manufacturing the semiconductor device according to the fifth embodiment. 図１６は、第５の実施形態に係る半導体装置の製造方法を表した断面図（その３）である。FIG. 16 is a cross-sectional view (part 3) illustrating the method for manufacturing the semiconductor device according to the fifth embodiment. 図１７は、疑似ウェハの各半導体装置形成領域毎に、電子部品間を接続する配線を形成した例を表した図である。FIG. 17 is a diagram illustrating an example in which wiring for connecting electronic components is formed for each semiconductor device formation region of the pseudo wafer.

以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。   Hereinafter, before describing the embodiment, a preliminary matter for facilitating understanding of the embodiment will be described.

前述したように、半導体装置のより一層の高密度化及び高性能化の要求に応じて、配線基板（インタポーザ）の上に複数の半導体チップ又はその他の電子部品を搭載して樹脂で被覆した半導体装置が開発されている。しかし、半導体チップとは別に配線基板を製造する必要があり、製造工程数が多くなる。また、配線基板に形成する配線は、ウェハレベルの配線に比べて幅が広くなり、高密度化が難しい。   As described above, a semiconductor in which a plurality of semiconductor chips or other electronic components are mounted on a wiring board (interposer) and coated with a resin in response to a demand for higher density and higher performance of the semiconductor device. Equipment has been developed. However, it is necessary to manufacture a wiring board separately from the semiconductor chip, which increases the number of manufacturing steps. Further, the wiring formed on the wiring board is wider than the wafer level wiring, and it is difficult to increase the density.

そこで、後述する各実施形態では、複数の半導体チップ、又は半導体チップとその他の電子部品とを平面上に並べ、樹脂で被覆して一体化する。以下、平面上に並んだ複数の電子部品（半導体チップ又はその他の電子部品）を樹脂で被覆して形成された薄板状の部材を、疑似ウェハと呼ぶ。なお、疑似ウェハの形状は円板状に限らず、例えば角板状であってもよい。   Therefore, in each of the embodiments described later, a plurality of semiconductor chips, or semiconductor chips and other electronic components are arranged on a plane, covered with resin, and integrated. Hereinafter, a thin plate member formed by coating a plurality of electronic components (semiconductor chips or other electronic components) arranged on a plane with a resin is referred to as a pseudo wafer. The shape of the pseudo wafer is not limited to a disk shape, and may be a square plate shape, for example.

複数の電子部品を樹脂で被覆して疑似ウェハとすることにより、例えば公知の半導体プロセスを使用して電子部品間を電気的に接続する微細配線を形成することが可能になり、高密度の電子デバイス（半導体装置）を製造することができる。また、複数の疑似ウェハを積層して、３次元積層デバイスを製造することも可能である。   By coating a plurality of electronic components with resin to form a pseudo wafer, it becomes possible to form fine wiring that electrically connects the electronic components using a known semiconductor process, for example, and high density electronic A device (semiconductor device) can be manufactured. It is also possible to manufacture a three-dimensional stacked device by stacking a plurality of pseudo wafers.

ところで、疑似ウェハを製造するためには、平坦な支持基板の上に半導体チップ又はその他の電子部品を接着剤で固定する工程と、それらの電子部品を樹脂で被覆する工程と、硬化後の樹脂を電子部品とともに支持基板から剥離する工程とが必要になる。しかし、単に電子部品を支持基板に接着剤で固定し、樹脂で被覆した後に支持基板から引き剥がすだけでは、以下のような問題が発生する。   By the way, in order to manufacture a pseudo wafer, a step of fixing a semiconductor chip or other electronic components on a flat support substrate with an adhesive, a step of coating these electronic components with a resin, and a cured resin And a step of peeling the substrate together with the electronic component from the support substrate. However, simply fixing the electronic component to the support substrate with an adhesive, coating it with resin, and peeling it off from the support substrate causes the following problems.

すなわち、電子部品を固定する接着剤の接着力が弱いと、電子部品を樹脂で被覆する際に電子部品が支持基板から剥がれて、電子部品の位置がずれてしまう。強力な接着剤を使用すれば電子部品の位置ずれを回避することはできるが、その場合は樹脂を支持基板から剥離する際に電子部品に大きな力が加わり、電子部品（特に電極部分）が破損するおそれがある。また、支持基板から剥離した疑似ウェハに接着剤が残ると、次に実施する配線形成工程で断線が発生する原因となる。   That is, if the adhesive force of the adhesive for fixing the electronic component is weak, the electronic component is peeled off from the support substrate when the electronic component is coated with resin, and the position of the electronic component is shifted. If a strong adhesive is used, displacement of the electronic component can be avoided, but in that case, a large force is applied to the electronic component when the resin is peeled off from the support substrate, and the electronic component (especially the electrode portion) is damaged. There is a risk. Further, if the adhesive remains on the pseudo wafer peeled off from the support substrate, it may cause a disconnection in the next wiring forming process.

従って、電子部品の位置ずれを回避できるとともに硬化後の樹脂を支持基板から剥離する際に電子部品の破損を回避でき、剥離後に接着剤が疑似ウェハに残らない接着剤が必要となる。しかし、現状では、そのような接着剤は見当たらない。   Therefore, it is possible to avoid positional displacement of the electronic component, and to avoid damage to the electronic component when the cured resin is peeled from the support substrate, and an adhesive that does not leave the adhesive on the pseudo wafer after peeling is required. However, at present, no such adhesive is found.

（第１の実施形態）
図１〜図４は、第１の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。 (First embodiment)
1 to 4 are cross-sectional views showing the method of manufacturing the semiconductor device according to the first embodiment in the order of steps.

まず、図１（ａ）のように、表面が平坦な支持基板１１を用意する。支持基板１１の材質は特に限定するものではないが、後述する工程でレーザ光が透過することが重要である。本実施形態では、支持基板１１として、厚さが数１００μｍ〜数ｍｍのガラス基板を使用するものとする。   First, as shown in FIG. 1A, a support substrate 11 having a flat surface is prepared. The material of the support substrate 11 is not particularly limited, but it is important that the laser beam is transmitted in a process described later. In the present embodiment, a glass substrate having a thickness of several hundred μm to several mm is used as the support substrate 11.

その後、支持基板１１の上に接着剤を例えば数１０μｍ〜１００μｍの厚さに塗布して、接着剤層１２を形成する。接着剤を塗布する替わりに、フィルム状の接着剤（例えば、日東電工株式会社製リバアルファ）を貼り付けて接着剤層１２としてもよい。   Thereafter, an adhesive is applied on the support substrate 11 to a thickness of, for example, several tens of μm to 100 μm to form the adhesive layer 12. Instead of applying the adhesive, a film-like adhesive (for example, Riva Alpha manufactured by Nitto Denko Corporation) may be attached to form the adhesive layer 12.

次に、図１（ｂ）のように、接着剤層１２の上に例えば厚さが０．５μｍ〜数μｍの金属層１３を形成する。本実施形態では、銅（Ｃｕ）により金属層１３を形成するものとする。金属層１３はスパッタ等の方法により接着剤層１２の上に銅を堆積させて形成してもよく、予め形成された銅箔を接着剤層１２の上に貼り付けて金属層１３としてもよい。   Next, as shown in FIG. 1B, a metal layer 13 having a thickness of 0.5 μm to several μm, for example, is formed on the adhesive layer 12. In the present embodiment, the metal layer 13 is formed of copper (Cu). The metal layer 13 may be formed by depositing copper on the adhesive layer 12 by a method such as sputtering, or a metal foil 13 may be formed by pasting a previously formed copper foil on the adhesive layer 12. .

次に、金属層１３の上にベンゾトリアゾール誘導体を含むｐＨ３〜ｐＨ５程度の弱酸性の溶液を塗布する。溶液の温度は、約３０℃〜５０℃とすることが好ましい。酸性度を調整するための溶液として、塩酸、硫酸、硝酸及びリン酸等の無機酸、又はギ酸、酢酸、プロピオン酸、シュウ酸、マロン酸、コハク酸及び酒石酸等の有機酸を使用することができる。   Next, a weakly acidic solution having a pH of about 3 to 5 containing a benzotriazole derivative is applied on the metal layer 13. The temperature of the solution is preferably about 30 ° C to 50 ° C. As a solution for adjusting the acidity, it is possible to use inorganic acids such as hydrochloric acid, sulfuric acid, nitric acid and phosphoric acid, or organic acids such as formic acid, acetic acid, propionic acid, oxalic acid, malonic acid, succinic acid and tartaric acid. it can.

このように金属層１３の表面にベンゾトリアゾール誘導体を含む弱酸性溶液を付着させると、銅とベンゾトリアゾールとが反応して粘着性を有する錯体が生成され、図１（ｃ）のように、金属層１３の表面に粘着層１４が形成される。粘着層１４が形成された後、金属層１３上の余分な溶液を除去する。   When a weakly acidic solution containing a benzotriazole derivative is attached to the surface of the metal layer 13 in this way, copper and benzotriazole react to produce a sticky complex, and as shown in FIG. An adhesive layer 14 is formed on the surface of the layer 13. After the adhesive layer 14 is formed, the excess solution on the metal layer 13 is removed.

なお、金属層１３の上に溶液を塗布する替わりに、金属層１３が形成された支持基板１１をベンゾトリアゾール誘導体を含む弱酸性の溶液に浸漬してもよい。   Instead of applying the solution on the metal layer 13, the support substrate 11 on which the metal layer 13 is formed may be immersed in a weakly acidic solution containing a benzotriazole derivative.

本実施形態では銅に付着すると粘着性を有する錯体を生成する化合物としてベンゾトリアゾール誘導体を使用しているが、その他に使用可能な化合物として、ナフトトリアゾール誘導体、イミダゾール誘導体及びベンゾイミダゾール誘導体などがある。また、ニッケル（Ｎｉ）も、これらの化合物と反応して粘着性を有する錯体を形成する。   In this embodiment, a benzotriazole derivative is used as a compound that forms a sticky complex when attached to copper, but other usable compounds include naphthotriazole derivatives, imidazole derivatives, and benzimidazole derivatives. Nickel (Ni) also reacts with these compounds to form a sticky complex.

次に、図１（ｃ）のように、粘着層１４の上に電子部品１５を配置する。電子部品１５が半導体チップの場合は、電極形成面を下側（いわゆるフェースダウン）に配置する。また、その他の電子部品の場合も、電極形成面を下にして配置する。その後、例えば１５０℃〜１７０℃の温度で数１０秒間〜数分間加熱して粘着層１４を固化し、電子部品１５を支持基板１１上に固定する。   Next, as shown in FIG. 1C, the electronic component 15 is disposed on the adhesive layer 14. When the electronic component 15 is a semiconductor chip, the electrode forming surface is arranged on the lower side (so-called face-down). Also, in the case of other electronic components, they are arranged with the electrode formation surface down. Then, for example, the adhesive layer 14 is solidified by heating at a temperature of 150 ° C. to 170 ° C. for several tens of seconds to several minutes, and the electronic component 15 is fixed on the support substrate 11.

なお、後述する工程で金属層１３を酸により除去する際に電子部品１５の電極を保護するために、電子部品１５の電極に耐酸性コーティングを行うことが好ましい。例えば、電子部品１５の電極面にレジストを０．１μｍ〜１μｍの厚さに塗布してその表面を酸素プラズマで処理し、親水性を付与しておけばよい。   In addition, in order to protect the electrode of the electronic component 15 when the metal layer 13 is removed with an acid in a process described later, it is preferable to perform acid resistant coating on the electrode of the electronic component 15. For example, a resist may be applied to the electrode surface of the electronic component 15 to a thickness of 0.1 μm to 1 μm, and the surface may be treated with oxygen plasma to impart hydrophilicity.

次に、図２（ａ）のように、支持基板１１の上側にモールド樹脂を塗布して、電子部品１５を被覆するモールド樹脂層１６を形成する。その後、モールド樹脂層１６を十分に硬化させる。   Next, as shown in FIG. 2A, a mold resin is applied to the upper side of the support substrate 11 to form a mold resin layer 16 that covers the electronic component 15. Thereafter, the mold resin layer 16 is sufficiently cured.

本実施形態では、モールド樹脂として、フィラーを９０ｗｔ％程度含有するエポキシ樹脂を使用するものとする。フィラーには、例えばシリカ粉末を使用することができる。フィラーは必須ではないが、エポキシ樹脂にフィラーとしてシリカ粉末を混合することにより、モールド樹脂層１６の熱膨張係数をシリコンの熱膨張係数に近づけることができる。   In the present embodiment, an epoxy resin containing about 90 wt% filler is used as the mold resin. For example, silica powder can be used as the filler. Although the filler is not essential, the thermal expansion coefficient of the mold resin layer 16 can be brought close to the thermal expansion coefficient of silicon by mixing silica powder as a filler with the epoxy resin.

なお、本実施形態では支持基板１１の上側にモールド樹脂を塗布してモールド樹脂層１６を形成しているが、所定の形状の金型を使用し、金型内にモールド樹脂を射出してモールド樹脂層１６を形成してもよい。   In this embodiment, the mold resin is applied to the upper side of the support substrate 11 to form the mold resin layer 16. However, a mold having a predetermined shape is used, and the mold resin is injected into the mold to mold the mold. The resin layer 16 may be formed.

本実施形態では銅とベンゾトリアゾールとの反応により生成された錯体（粘着層１４）により電子部品１５が支持基板１１上に強く固定されるので、電子部品１５をモールド樹脂で覆う際の電子部品１５の移動が回避される。   In the present embodiment, the electronic component 15 is strongly fixed on the support substrate 11 by the complex (adhesion layer 14) generated by the reaction between copper and benzotriazole, and therefore the electronic component 15 when the electronic component 15 is covered with the mold resin. Movement is avoided.

次に、図２（ｂ）のように、レーザ装置１７により支持基板１１の裏面側からレーザ光を照射して接着剤層１２を変質（アブレーション）させ、接着剤層１２の接着力を減少させる。ここでは、レーザ装置１７から、波長が２４８ｎｍのエキシマレーザを数１００ｍＷ/ｃｍ2〜数Ｗ/ｃｍ2の照射強度で照射するものとする。 Next, as shown in FIG. 2B, the laser device 17 irradiates laser light from the back side of the support substrate 11 to alter (ablate) the adhesive layer 12 and reduce the adhesive force of the adhesive layer 12. . Here, it is assumed that an excimer laser having a wavelength of 248 nm is irradiated from the laser device 17 with an irradiation intensity of several hundred mW / cm 2 to several W / cm 2 .

次に、図２（ｃ）のように、接着剤層１２の部分で支持基板１１とモールド樹脂層１６とを分離する。このとき、レーザ照射により接着剤層１２の接着力が減少しているので、支持基板１１をモールド樹脂層１６から容易に分離することができる。   Next, as shown in FIG. 2C, the support substrate 11 and the mold resin layer 16 are separated at the adhesive layer 12. At this time, since the adhesive force of the adhesive layer 12 is reduced by the laser irradiation, the support substrate 11 can be easily separated from the mold resin layer 16.

図３（ａ）は、支持基板１１を剥離した後のモールド樹脂層１６を示している。支持基板１１を剥離した後のモールド樹脂層１６には、粘着層１４と、金属層１３と、接着剤層１２とが付着している。   FIG. 3A shows the mold resin layer 16 after the support substrate 11 is peeled off. The adhesive layer 14, the metal layer 13, and the adhesive layer 12 are attached to the mold resin layer 16 after the support substrate 11 is peeled off.

次に、図３（ｂ）のように、モールド樹脂層１６に付着している接着剤層１２を除去する。接着剤層１２は、例えば溶剤で溶解して除去してもよく、酸素プラズマアッシングにより除去してもよい。   Next, as shown in FIG. 3B, the adhesive layer 12 adhered to the mold resin layer 16 is removed. The adhesive layer 12 may be removed by dissolving with, for example, a solvent, or may be removed by oxygen plasma ashing.

次いで、図３（ｃ）のように、金属層１３及び粘着層１４を除去する。金属層１３及び粘着層１４は例えば塩酸、硝酸及び硫酸等の無機酸、又はギ酸、酢酸、プロピオン酸、アクリル酸、シュウ酸、マロン酸、コハク酸及びアミン酸等の有機酸に過酸化水素と無機酸を加えた溶液により除去することができる。   Next, as shown in FIG. 3C, the metal layer 13 and the adhesive layer 14 are removed. The metal layer 13 and the adhesive layer 14 are made of, for example, inorganic acids such as hydrochloric acid, nitric acid and sulfuric acid, or organic acids such as formic acid, acetic acid, propionic acid, acrylic acid, oxalic acid, malonic acid, succinic acid and amino acid, and hydrogen peroxide. It can be removed by a solution containing an inorganic acid.

このようにして、電子部品１５がモールド樹脂層１６に埋め込まれた構造の薄板状の疑似ウェハ２０が完成する。なお、必要に応じてモールド樹脂層１６の上面側を研磨して、疑似ウェハ２０の厚さを調整してもよい。   In this way, a thin plate-like pseudo wafer 20 having a structure in which the electronic component 15 is embedded in the mold resin layer 16 is completed. If necessary, the thickness of the pseudo wafer 20 may be adjusted by polishing the upper surface side of the mold resin layer 16.

図４は、公知の半導体プロセスを使用して電子部品１５間を電気的に接続する微細配線２１を形成した疑似ウェハ２０の例を表した平面図である。図４のように、半導体装置形成領域２０ａ毎に電子部品１５間を電気的に接続する微細配線２１を形成した後、例えばダイシング装置で各半導体装置形成領域２０ａを相互に分離することにより、１枚の疑似ウェハ２０から複数の半導体装置を同時に製造することができる。   FIG. 4 is a plan view showing an example of the pseudo wafer 20 on which the fine wiring 21 for electrically connecting the electronic components 15 is formed using a known semiconductor process. As shown in FIG. 4, after forming the fine wiring 21 that electrically connects the electronic components 15 for each semiconductor device formation region 20a, each semiconductor device formation region 20a is separated from each other by, for example, a dicing apparatus. A plurality of semiconductor devices can be manufactured simultaneously from the single pseudo wafer 20.

本実施形態では、上述したように、支持基板１１と金属層１３との接合と金属層１３と電子部品１５との接合とを別工程で行い、支持基板１１の分離と金属層１３の除去とを別工程で行う。従って、金属層１３と電子部品１５との接合強度が高くても支持基板１１を容易に分離することができ、電子部品１５を樹脂で被覆する際の位置ずれを回避することができる。また、支持基板１１を分離する際に電子部品１５に大きな応力が加わることがないので、電子部品１５の破損が回避される。その結果、高密度且つ高性能な半導体装置を良好な歩留まりで製造することができる。   In the present embodiment, as described above, the bonding of the support substrate 11 and the metal layer 13 and the bonding of the metal layer 13 and the electronic component 15 are performed in separate steps, and the support substrate 11 is separated and the metal layer 13 is removed. Is performed in a separate process. Therefore, even if the bonding strength between the metal layer 13 and the electronic component 15 is high, the support substrate 11 can be easily separated, and misalignment when the electronic component 15 is covered with the resin can be avoided. In addition, since no great stress is applied to the electronic component 15 when the support substrate 11 is separated, damage to the electronic component 15 is avoided. As a result, a high-density and high-performance semiconductor device can be manufactured with a good yield.

（第２の実施形態）
図５〜図７は、第２の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。なお、図５〜図７において、図１〜図３と同一物には同一符号を付している。 (Second Embodiment)
5 to 7 are cross-sectional views showing the method of manufacturing the semiconductor device according to the second embodiment in the order of steps. 5 to 7, the same components as those in FIGS. 1 to 3 are denoted by the same reference numerals.

まず、図５（ａ）のように、支持基板１１の上に接着剤を塗布して接着剤層１２を形成し、その上にスパッタ法等により銅を堆積させて金属層１３を形成する。ここまでの工程は、前述の第１の実施形態と同じである。   First, as shown in FIG. 5A, an adhesive is applied on a support substrate 11 to form an adhesive layer 12, and copper is deposited thereon by sputtering or the like to form a metal layer 13. The steps so far are the same as those in the first embodiment.

次に、図５（ｂ）のように、金属層１３の上にフォトレジスト膜３１を、例えば０．２μｍ〜２μｍ程度の厚さに形成する。そして、そのフォトレジスト膜３１を露光及び現像処理して、電子部品を搭載する部分の金属層１３が露出する開口部３１ａを形成する。このとき、開口部３１ａの形状は、搭載する電子部品の外形とほぼ一致させておく。   Next, as shown in FIG. 5B, a photoresist film 31 is formed on the metal layer 13 to a thickness of about 0.2 μm to 2 μm, for example. Then, the photoresist film 31 is exposed and developed to form an opening 31a through which the metal layer 13 where the electronic component is to be mounted is exposed. At this time, the shape of the opening 31a is substantially matched with the outer shape of the electronic component to be mounted.

次に、支持基板１１の上側全面にベンゾトリアゾール誘電体を含む弱酸性の溶液を塗布する。そして、開口部３１ａ内の金属層１３の表面で銅とベンゾトリアゾールとが反応して粘着性を有する錯体が形成された後、支持基板１１上の余分な溶液を除去する。このようにして、図５（ｃ）のように、フォトレジスト膜３１に覆われていない部分の金属層１３の上に、粘着性を有する錯体からなる粘着層３３が形成される。なお、フォトレジスト膜３１の替わりに、感光性の撥水性膜を用いてもよい。   Next, a weakly acidic solution containing a benzotriazole dielectric is applied to the entire upper surface of the support substrate 11. Then, after the copper and benzotriazole react with each other on the surface of the metal layer 13 in the opening 31a to form a sticky complex, the excess solution on the support substrate 11 is removed. In this way, as shown in FIG. 5C, an adhesive layer 33 made of an adhesive complex is formed on a portion of the metal layer 13 not covered with the photoresist film 31. Note that a photosensitive water-repellent film may be used instead of the photoresist film 31.

次に、支持基板１１を、親水性を有する溶液中に浸漬した後、引き上げる。そうすると、図５（ｄ）のように、粘着層３３の上に親水性を有する溶液３４が付着する。なお、フォトレジスト膜３１は疎水性を有するので、フォトレジスト膜３１上には溶液３４が殆ど付着しない。親水性の溶液３４に浸漬する替わりに、適量の溶剤３４を粘着層３３の上に滴下してもよい。   Next, the support substrate 11 is pulled up after being immersed in a hydrophilic solution. Then, as shown in FIG. 5D, the hydrophilic solution 34 adheres on the adhesive layer 33. Since the photoresist film 31 has hydrophobicity, the solution 34 hardly adheres on the photoresist film 31. Instead of immersing in the hydrophilic solution 34, an appropriate amount of the solvent 34 may be dropped on the adhesive layer 33.

親水性を有する溶液として、例えば水、アルコール、ジオール又はトリオール等のヒドロキシ基を有する溶液を用いることができる。   As the solution having hydrophilicity, for example, a solution having a hydroxy group such as water, alcohol, diol, or triol can be used.

次に、図６（ａ）のように、粘着層３３に付着している溶液３４の上に電子部品１５を載置する。前述の第１の実施形態では、粘着層１４上に電子部品１５を載置する際に高精度な位置決めを行う必要があるが、本実施形態では高精度な位置決めは不要である。   Next, as shown in FIG. 6A, the electronic component 15 is placed on the solution 34 attached to the adhesive layer 33. In the first embodiment described above, it is necessary to perform highly accurate positioning when placing the electronic component 15 on the adhesive layer 14, but in this embodiment, highly accurate positioning is not necessary.

溶液３４の上に電子部品１５を載置すると、電子部品１５には溶液３４の表面張力が作用し、電子部品１５のエッジが粘着層３３のエッジに向けて引っ張られて、電子部品１５が自己整列する。すなわち、図６（ｂ）のように、電子部品１５のエッジと粘着層３３のエッジとがほぼ一致するように、電子部品１５が配置される。   When the electronic component 15 is placed on the solution 34, the surface tension of the solution 34 acts on the electronic component 15, the edge of the electronic component 15 is pulled toward the edge of the adhesive layer 33, and the electronic component 15 is self- Align. That is, as shown in FIG. 6B, the electronic component 15 is arranged so that the edge of the electronic component 15 and the edge of the adhesive layer 33 substantially coincide with each other.

このようにして電子部品１５の位置決めが完了した後、例えば１５０℃〜１７０℃の温度で数１０秒間〜数分間加熱し、溶剤３４を揮発させ、粘着層３３を固化して電子部品１５を支持基板１１上に固定する。   After the positioning of the electronic component 15 is completed as described above, the electronic component 15 is heated by, for example, heating at a temperature of 150 ° C. to 170 ° C. for several tens of seconds to several minutes to volatilize the solvent 34 and solidify the adhesive layer 33. Fix on the substrate 11.

次に、図６（ｃ）のように、支持基板１１の上側にモールド樹脂を塗布して電子部品１５を樹脂に埋め込む。ここでは、第１の実施形態と同様に、モールド樹脂としてシリカ粉末のフィラーを含有するエポキシ樹脂を使用するものとする。その後、モールド樹脂を硬化させて、モールド樹脂層３５とする。   Next, as shown in FIG. 6C, a mold resin is applied to the upper side of the support substrate 11 to embed the electronic component 15 in the resin. Here, as in the first embodiment, an epoxy resin containing a filler of silica powder is used as the mold resin. Thereafter, the mold resin is cured to form the mold resin layer 35.

本実施形態においても、銅とベンゾトリアゾールとの反応により生成された錯体（粘着層１４）により電子部品１５が支持基板１１上に強く固定されるので、電子部品１５をモールド樹脂で覆う際の電子部品１５の移動が回避される。   Also in this embodiment, since the electronic component 15 is strongly fixed on the support substrate 11 by the complex (adhesion layer 14) generated by the reaction of copper and benzotriazole, the electrons when the electronic component 15 is covered with the mold resin. Movement of the part 15 is avoided.

次に、図６（ｄ）のように、レーザ装置１７により支持基板１１の裏面側からレーザ光を照射して接着剤層１２を変質（アブレーション）させ、接着剤層１２の接着力を減少させる。   Next, as shown in FIG. 6D, the laser device 17 irradiates laser light from the back surface side of the support substrate 11 to alter (ablate) the adhesive layer 12 and reduce the adhesive force of the adhesive layer 12. .

次に、図７（ａ）のように、接着剤層１２の部分で支持基板１１とモールド樹脂層３５とを分離する。このとき、レーザ照射により接着剤層１２の接着力が減少しているので、支持基板１１をモールド樹脂層３５から容易に分離することができる。   Next, as shown in FIG. 7A, the support substrate 11 and the mold resin layer 35 are separated at the adhesive layer 12. At this time, since the adhesive force of the adhesive layer 12 is reduced by the laser irradiation, the support substrate 11 can be easily separated from the mold resin layer 35.

図７（ｂ）は、支持基板１１を剥離した後のモールド樹脂層３５を表している。支持基板１１を剥離した後のモールド樹脂層３５には、粘着層３３と、フォトレジスト膜３１と、金属層１３と、接着剤層１２とが付着している。   FIG. 7B shows the mold resin layer 35 after the support substrate 11 is peeled off. The adhesive layer 33, the photoresist film 31, the metal layer 13, and the adhesive layer 12 are attached to the mold resin layer 35 after the support substrate 11 is peeled off.

次いで、図７（ｃ）のように、モールド樹脂層３５に付着している接着剤層１２を、溶剤又はプラズマアッシング等により除去する。その後、金属層１３及び粘着層３３を例えば塩酸及び硝酸等の無機酸、又はギ酸及び酢酸等の有機酸に過酸化水素と無機酸とを加えた溶液により除去する。更に、フォトレジスト膜３１を、溶剤又はプラズマアッシング等により除去する。このようにして、電子部品１５がモールド樹脂層３５に埋め込まれた構造の薄板状の疑似ウェハ３０が完成する。   Next, as shown in FIG. 7C, the adhesive layer 12 adhering to the mold resin layer 35 is removed by a solvent or plasma ashing or the like. Thereafter, the metal layer 13 and the adhesive layer 33 are removed with a solution obtained by adding hydrogen peroxide and an inorganic acid to an inorganic acid such as hydrochloric acid and nitric acid, or an organic acid such as formic acid and acetic acid. Further, the photoresist film 31 is removed by a solvent or plasma ashing or the like. In this way, a thin plate-like pseudo wafer 30 having a structure in which the electronic component 15 is embedded in the mold resin layer 35 is completed.

その後、第１の実施形態と同様に、公知の半導体プロセスを使用して電子部品１５間を電気的に接続する微細配線を形成する（図４参照）。そして、例えばダイシング装置で疑似ウェハ３０を切断し、各半導体装置を相互に分離する。このようにして、１枚の疑似ウェハ３０から複数の半導体装置を同時に形成することができる。   After that, as in the first embodiment, fine wiring for electrically connecting the electronic components 15 is formed using a known semiconductor process (see FIG. 4). Then, for example, the pseudo wafer 30 is cut with a dicing apparatus, and the semiconductor devices are separated from each other. In this way, a plurality of semiconductor devices can be simultaneously formed from one pseudo wafer 30.

本実施形態においても、第１の実施形態と同様に支持基板１１と金属層１３との接合と金属層１３と電子部品１５との接合とを別工程で行い、支持基板１１の分離と金属層１３の除去とを別工程で行う。これにより、第１の実施形態と同様に、電子部品１５を樹脂で被覆する際の位置ずれを回避できるとともに、支持基板１１を分離する際の電子部品１５の破損を回避できる。   Also in the present embodiment, as in the first embodiment, the bonding of the support substrate 11 and the metal layer 13 and the bonding of the metal layer 13 and the electronic component 15 are performed in separate steps, and the separation of the support substrate 11 and the metal layer are performed. 13 is removed in a separate process. As a result, as in the first embodiment, it is possible to avoid displacement when the electronic component 15 is coated with resin, and to avoid damage to the electronic component 15 when the support substrate 11 is separated.

また、本実施形態では、溶液３４の表面張力を利用して電子部品１５を支持基板１１上に自己整列させるので、第１の実施形態に比べて電子部品１５の位置決め工程が簡単であり、位置決め精度も高い。   In this embodiment, since the electronic component 15 is self-aligned on the support substrate 11 using the surface tension of the solution 34, the positioning process of the electronic component 15 is simpler than that of the first embodiment. High accuracy.

（第３の実施形態）
図８〜図１０は、第３の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。なお、図８〜図１０において、図１〜図３と同一物には同一符号を付している。 (Third embodiment)
8 to 10 are cross-sectional views showing the method of manufacturing the semiconductor device according to the third embodiment in the order of steps. 8 to 10, the same components as those in FIGS. 1 to 3 are denoted by the same reference numerals.

まず、図８（ａ）のように、支持基板１１の上に接着剤を塗布して接着剤層１２を形成し、その上にスパッタ法等により銅を堆積させて金属層１３を形成する。ここまでの工程は、前述の第１の実施形態と同じである。   First, as shown in FIG. 8A, an adhesive is applied on a support substrate 11 to form an adhesive layer 12, and copper is deposited thereon by sputtering or the like to form a metal layer 13. The steps so far are the same as those in the first embodiment.

次に、金属層１３の上にフォトレジストを塗布し、露光及び現像処理を実施して、図８（ｂ）のように、電子部品を搭載する部分の金属層１３を覆うフォトレジスト膜４１を形成する。   Next, a photoresist is applied on the metal layer 13, and exposure and development processes are performed. As shown in FIG. 8B, a photoresist film 41 that covers the metal layer 13 in the portion where the electronic component is mounted is formed. Form.

次に、図８（ｃ）のように、フォトレジスト膜４１をマスクとして金属層１３をエッチングし、フォトレジスト膜４１間の接着剤層１２を露出させる。   Next, as shown in FIG. 8C, the metal layer 13 is etched using the photoresist film 41 as a mask to expose the adhesive layer 12 between the photoresist films 41.

次に、図８（ｄ）のようにフォトレジスト膜４１を除去する。その後、例えば接着剤層１２の表面を四フッ化メタンに晒して、接着剤層１２を疎水加工する。このとき、銅で形成された金属層１３も四フッ化メタンに晒されるが、銅のフッ化物は不安定であるため、しばらく放置すると金属層１３の表面は親水性となる。   Next, the photoresist film 41 is removed as shown in FIG. Thereafter, for example, the surface of the adhesive layer 12 is exposed to tetrafluoromethane to hydrophobically process the adhesive layer 12. At this time, the metal layer 13 formed of copper is also exposed to tetrafluoromethane. However, since the copper fluoride is unstable, the surface of the metal layer 13 becomes hydrophilic when left for a while.

次に、支持基板１１を、ベンゾトリアゾール誘電体を含む弱酸性の溶液に浸漬した後、引き上げる。これにより、図９（ａ）のように、金属層１３の上にベンゾトリアゾール誘電体を含む弱酸性の溶液４２が付着する。金属層１３の上に溶液４２が付着すると、金属層１３の表面で銅とベンゾトリアゾールとが反応して、粘着性を有する錯体が生成される。   Next, the support substrate 11 is pulled up after being immersed in a weakly acidic solution containing a benzotriazole dielectric. As a result, a weakly acidic solution 42 containing a benzotriazole dielectric adheres to the metal layer 13 as shown in FIG. When the solution 42 adheres on the metal layer 13, copper and benzotriazole react on the surface of the metal layer 13 to generate a complex having adhesiveness.

なお、前述したように接着剤層１２の表面には疎水加工が施されているため、接着剤層１２の表面には溶液４２は殆ど付着しない。ベンゾトリアゾール誘電体を含む弱酸性の溶液４２に浸漬する替わりに、適量の溶液４２を金属層１３の上に滴下してもよい。   Since the surface of the adhesive layer 12 has been subjected to hydrophobic processing as described above, the solution 42 hardly adheres to the surface of the adhesive layer 12. Instead of immersing in the weakly acidic solution 42 containing the benzotriazole dielectric, an appropriate amount of the solution 42 may be dropped on the metal layer 13.

次に、図９（ｂ）のように、金属層１３に付着している溶液４２の上に電子部品１５を載置する。本実施形態においても、第２の実施形態と同様に、溶液４２の上に電子部品１５を載置する際に高精度な位置決めは不要である。   Next, as shown in FIG. 9B, the electronic component 15 is placed on the solution 42 attached to the metal layer 13. Also in the present embodiment, as in the second embodiment, high-precision positioning is not necessary when placing the electronic component 15 on the solution 42.

溶液４２の上に電子部品１５を載置すると、溶液４２の表面張力により電子部品１５のエッジが金属層１３のエッジに向けて引っ張られ、図９（ｃ）のように電子部品１５のエッジと金属層１３のエッジとがほぼ一致するように、電子部品１５が配置される。   When the electronic component 15 is placed on the solution 42, the edge of the electronic component 15 is pulled toward the edge of the metal layer 13 by the surface tension of the solution 42, and the edge of the electronic component 15 is The electronic component 15 is arranged so that the edge of the metal layer 13 substantially coincides.

このようにして電子部品１５の位置決めが完了した後、例えば１５０℃〜１７０℃の温度で数１０秒間〜数分間加熱し、金属層１３の表面に生成された粘着性を有する錯体を固化して電子部品１５を支持基板１１上に固定する。   After the positioning of the electronic component 15 is completed in this manner, the adhesive complex generated on the surface of the metal layer 13 is solidified by heating for several tens of seconds to several minutes at a temperature of 150 ° C. to 170 ° C., for example. The electronic component 15 is fixed on the support substrate 11.

次に、図９（ｄ）のように、支持基板１１の上側に電子部品１５を埋め込むようにしてモールド樹脂層４５を形成する。本実施形態においても、モールド樹脂として、シリカ粉末のフィラーを含むエポキシ樹脂を使用するものとする。   Next, as illustrated in FIG. 9D, the mold resin layer 45 is formed so as to embed the electronic component 15 on the upper side of the support substrate 11. Also in the present embodiment, an epoxy resin containing a silica powder filler is used as the mold resin.

本実施形態においても、銅とベンゾトリアゾールとの反応により生成された錯体により電子部品１５が支持基板１１上に強く固定されるので、電子部品１５をモールド樹脂で覆う際の電子部品１５の移動が回避される。   Also in this embodiment, since the electronic component 15 is strongly fixed on the support substrate 11 by the complex generated by the reaction of copper and benzotriazole, the movement of the electronic component 15 when the electronic component 15 is covered with the mold resin is prevented. Avoided.

次に、図１０（ａ）のように、レーザ装置１７により支持基板１１の裏面側からレーザ光を照射して接着剤層１２を変質（アブレーション）させ、接着剤層１２の接着力を減少させる。   Next, as shown in FIG. 10A, the laser device 17 irradiates laser light from the back surface side of the support substrate 11 to alter (ablate) the adhesive layer 12 and reduce the adhesive force of the adhesive layer 12. .

次いで、図１０（ｂ）のように、接着剤層１２の部分で支持基板とモールド樹脂層４５とを分離した後、図１０（ｃ）のようにモールド樹脂層４５に付着している接着剤層１２と金属層１３とを除去する。必要に応じて、モールド樹脂層４５の下面側を金属層１３の厚さ分だけ研磨して、平坦化してもよい。このようにして、電子部品１５がモールド樹脂層４５に埋め込まれた構造の薄板状の疑似ウェハ４０が完成する。   Next, as shown in FIG. 10B, after the support substrate and the mold resin layer 45 are separated at the adhesive layer 12, the adhesive adhered to the mold resin layer 45 as shown in FIG. Layer 12 and metal layer 13 are removed. If necessary, the lower surface side of the mold resin layer 45 may be polished by the thickness of the metal layer 13 and planarized. In this way, a thin plate-like pseudo wafer 40 having a structure in which the electronic component 15 is embedded in the mold resin layer 45 is completed.

その後、第１の実施形態と同様に、公知の半導体プロセスを使用して電子部品１５間を電気的に接続する微細配線を形成する（図４参照）。そして、例えばダイシング装置で疑似ウェハ４０を切断し、各半導体装置を相互に分離する。このようにして、１枚の疑似ウェハ４０から複数の半導体装置を同時に形成することができる。   After that, as in the first embodiment, fine wiring for electrically connecting the electronic components 15 is formed using a known semiconductor process (see FIG. 4). Then, for example, the pseudo wafer 40 is cut with a dicing device, and the semiconductor devices are separated from each other. In this way, a plurality of semiconductor devices can be simultaneously formed from one pseudo wafer 40.

本実施形態においても、第１の実施形態と同様に支持基板１１と金属層１３との接合と金属層１３と電子部品１５との接合とを別工程で行い、支持基板１１の分離と金属層１３の除去とを別工程で行う。これにより、第１の実施形態と同様に、電子部品１５を樹脂で被覆する際の位置ずれを回避できるとともに、支持基板１１を分離する際の電子部品１５の破損を回避できる。   Also in the present embodiment, as in the first embodiment, the bonding of the support substrate 11 and the metal layer 13 and the bonding of the metal layer 13 and the electronic component 15 are performed in separate steps, and the separation of the support substrate 11 and the metal layer are performed. 13 is removed in a separate process. As a result, as in the first embodiment, it is possible to avoid displacement when the electronic component 15 is coated with resin, and to avoid damage to the electronic component 15 when the support substrate 11 is separated.

また、第２の実施形態では粘着性を有する錯体を生成するための溶液とは別に電子部品を自己整列させるための溶液を使用しているのに対し、本実施形態では粘着性を有する錯体を生成するための溶液を使用して電子部品１５を自己整列させている。これにより、本実施形態は、第２の実施形態に比べて電子部品１５を自己整列させるための工程が簡略化されるという利点もある。   Further, in the second embodiment, a solution for self-aligning electronic components is used separately from the solution for generating the adhesive complex, whereas in this embodiment, the adhesive complex is used. The electronic component 15 is self-aligned using the solution for generating. Thereby, this embodiment also has the advantage that the process for self-aligning the electronic component 15 is simplified as compared with the second embodiment.

（第４の実施形態）
図１１〜図１３は、第４の実施形態に係る半導体装置の製造方法を工程順に表した断面図である。 (Fourth embodiment)
11 to 13 are cross-sectional views showing the method of manufacturing a semiconductor device according to the fourth embodiment in the order of steps.

まず、図１１（ａ）のように、全面に貫通孔５１ａが設けられた支持基板５１を用意する。本実施形態では、支持基板５１として、シリコンに近い熱膨張率を有するパイレックスガラス板を使用するものとする。支持基板５１の厚さは０．５ｍｍ〜２ｍｍであり、この支持基板５１には例えば穴径が０．２ｍｍの貫通孔５１ａが０．５ｍｍのピッチで全面に配列されている。   First, as shown in FIG. 11A, a support substrate 51 having a through hole 51a on the entire surface is prepared. In the present embodiment, a Pyrex glass plate having a thermal expansion coefficient close to that of silicon is used as the support substrate 51. The thickness of the support substrate 51 is 0.5 mm to 2 mm, and through holes 51a having a hole diameter of 0.2 mm, for example, are arranged on the entire surface of the support substrate 51 at a pitch of 0.5 mm.

次に、支持基板５１の上側に耐熱性接着剤５２でポリイミドフィルムを貼り付けて、ポリイミド層５３を形成する。ポリイミド層５３の厚さは、例えば５μｍ〜２５μｍとする。ポリイミド層５３は、支持基板５１上にポリイミド樹脂を塗布して形成してもよい。   Next, a polyimide film 53 is formed on the support substrate 51 by attaching a polyimide film with a heat-resistant adhesive 52. The thickness of the polyimide layer 53 is, for example, 5 μm to 25 μm. The polyimide layer 53 may be formed by applying a polyimide resin on the support substrate 51.

次に、スパッタ法又はめっき法等により、図１１（ｂ）のように、ポリイミド層５３の上に銅（Ｃｕ）を０．５μｍ〜数μｍの厚さに堆積させて金属層５４を形成する。この金属層５４を形成する際には銅とポリイミドとが酸素（Ｏ）を共有して結合し、ポリイミド層５３と金属層５４とが強く接合される。   Next, as shown in FIG. 11B, copper (Cu) is deposited on the polyimide layer 53 to a thickness of 0.5 μm to several μm to form the metal layer 54 by sputtering or plating. . When the metal layer 54 is formed, copper and polyimide are bonded together by sharing oxygen (O), and the polyimide layer 53 and the metal layer 54 are strongly bonded.

次に、金属層５４の上にベンゾトリアゾール誘導体を含む弱酸性の溶液を塗布する。これにより、金属層５４の表面の銅とベンゾトリアゾールとが反応して粘着性を有する錯体が生成され、金属層５４の表面に粘着層５５が形成される。粘着層５５が形成された後、金属層５４上の余分な溶液を除去する。   Next, a weakly acidic solution containing a benzotriazole derivative is applied on the metal layer 54. As a result, copper and benzotriazole on the surface of the metal layer 54 react to produce a sticky complex, and the adhesive layer 55 is formed on the surface of the metal layer 54. After the adhesive layer 55 is formed, excess solution on the metal layer 54 is removed.

次に、図１１（ｃ）のように、粘着層５５の上に電子部品５６を配置する。その後、例えば１５０℃〜１７０℃の温度で数１０秒間〜数分間加熱して粘着層５５を固化し、電子部品５６を支持基板５１上に固定する。   Next, as shown in FIG. 11C, the electronic component 56 is disposed on the adhesive layer 55. Then, for example, the adhesive layer 55 is solidified by heating at a temperature of 150 ° C. to 170 ° C. for several tens of seconds to several minutes, and the electronic component 56 is fixed on the support substrate 51.

次に、図１１（ｄ）のように、支持基板５１の上側にモールド樹脂を塗布して、電子部品５６を被覆するモールド樹脂層５７を形成する。その後、モールド樹脂層５７を十分に硬化させる。   Next, as illustrated in FIG. 11D, a mold resin is applied on the upper side of the support substrate 51 to form a mold resin layer 57 that covers the electronic component 56. Thereafter, the mold resin layer 57 is sufficiently cured.

本実施形態においても、銅とベンゾトリアゾールとの反応により生成された錯体（粘着層５５）により電子部品５６が支持基板５１上に強く固定されるので、電子部品５６をモールド樹脂で覆う際の電子部品５６の移動が回避される。   Also in the present embodiment, the electronic component 56 is strongly fixed on the support substrate 51 by the complex (adhesion layer 55) generated by the reaction of copper and benzotriazole, so that the electrons when the electronic component 56 is covered with the mold resin Movement of the part 56 is avoided.

次に、図１２（ａ）のように、支持基板５１をチャンバ５８内に配置する。そして、支持基板５１の温度を例えば１５０℃〜２００℃に維持しつつ、チャンバ５８内にギ酸（ＨＣＯＯＨ）を含む気体を充填する。   Next, as shown in FIG. 12A, the support substrate 51 is disposed in the chamber 58. Then, the chamber 58 is filled with a gas containing formic acid (HCOOH) while maintaining the temperature of the support substrate 51 at, for example, 150 ° C. to 200 ° C.

そうすると、図１２（ｂ）に模式的に示すように、ギ酸（ＨＣＯＯＨ）が支持基板５１の孔５１ａ内に侵入し、接着剤５２及びポリイミド層５３を透過して、ポリイミド層５３と金属層５４との界面に到達する。このギ酸により金属層５４の表面の銅酸化物が還元される。   Then, as schematically shown in FIG. 12B, formic acid (HCOOH) enters the holes 51a of the support substrate 51, passes through the adhesive 52 and the polyimide layer 53, and passes through the polyimide layer 53 and the metal layer 54. To reach the interface. The copper oxide on the surface of the metal layer 54 is reduced by this formic acid.

なお、チャンバ５８内を例えば１０Ｐａ以下に減圧してからギ酸ガスを充填すると、ギ酸がポリイミド層５３と金属層５４との界面に到達しやすくなる。   Note that formic acid can easily reach the interface between the polyimide layer 53 and the metal layer 54 by filling the chamber 58 with formic acid gas after reducing the pressure to 10 Pa or less, for example.

酸化銅の還元反応は、下記化学式に表される。   The reduction reaction of copper oxide is represented by the following chemical formula.

ＨＣＯＯＨ＋２ＣｕＯ→２Ｃｕ＋ＣＯ2＋Ｈ2Ｏ
このようにギ酸で処理することにより、ポリイミド層５３との界面で銅酸化物が還元され、ポリイミド層５３と金属層５４との間の接合力が低下する。 HCOOH + 2CuO → 2Cu + CO 2 + H 2 O
By treating with formic acid in this manner, the copper oxide is reduced at the interface with the polyimide layer 53, and the bonding force between the polyimide layer 53 and the metal layer 54 is reduced.

このようにしてポリイミド層５３と金属層５４との間の接合力を低下させた後、図１３（ａ）のように支持基板５１とモールド樹脂層５７とを分離する。このとき、ギ酸によりポリイミド層５３と金属層５４との間の接合力が劣化しているので、支持基板５１をモールド樹脂層５７から容易に分離することができる。   After reducing the bonding force between the polyimide layer 53 and the metal layer 54 in this way, the support substrate 51 and the mold resin layer 57 are separated as shown in FIG. At this time, since the bonding force between the polyimide layer 53 and the metal layer 54 is deteriorated by formic acid, the support substrate 51 can be easily separated from the mold resin layer 57.

図１３（ｂ）は、支持基板５１を分離した後のモールド樹脂層５７を表している。この図１３（ｂ）のように、支持基板５１を分離した後のモールド樹脂層５７には、粘着層５５と金属層５４とが付着している。   FIG. 13B shows the mold resin layer 57 after the support substrate 51 is separated. As shown in FIG. 13B, the adhesive layer 55 and the metal layer 54 are attached to the mold resin layer 57 after the support substrate 51 is separated.

次いで、図１３（ｃ）のように、モールド樹脂層５７に付着している粘着層５５及び金属層５４を、例えば塩酸及び硝酸等の無機塩、又はギ酸及び酢酸等の有機酸に過酸化水素と無機酸とを加えた溶液により除去する。このようにして、電子部品５６がモールド樹脂層５７に埋め込まれた構造の薄板状の疑似ウェハ５０が完成する。   Next, as shown in FIG. 13C, the adhesive layer 55 and the metal layer 54 adhering to the mold resin layer 57 are made of hydrogen peroxide with an inorganic salt such as hydrochloric acid and nitric acid, or an organic acid such as formic acid and acetic acid. And a solution containing an inorganic acid. In this way, a thin plate-like pseudo wafer 50 having a structure in which the electronic component 56 is embedded in the mold resin layer 57 is completed.

その後、第１の実施形態と同様に、公知の半導体プロセスを使用して電子部品５６間を電気的に接続する微細配線を形成する（図４参照）。そして、例えばダイシング装置で疑似ウェハ５０を切断し、各半導体装置を相互に分離する。このようにして、１枚の疑似ウェハ５０から複数の半導体装置を同時に形成することができる。   After that, as in the first embodiment, fine wiring for electrically connecting the electronic components 56 is formed using a known semiconductor process (see FIG. 4). Then, for example, the pseudo wafer 50 is cut with a dicing device, and the semiconductor devices are separated from each other. In this way, a plurality of semiconductor devices can be simultaneously formed from one pseudo wafer 50.

本実施形態においても、第１の実施形態と同様に支持基板５１と金属層５４との接合と金属層５４と電子部品５６との接合を別工程で行い、支持基板５１の分離と金属層５４の除去とを別工程で行う。これにより、第１の実施形態と同様に、電子部品５６を樹脂で被覆する際の位置ずれを回避できるとともに、支持基板５１を分離する際の電子部品５６の破損を回避できる。   Also in the present embodiment, as in the first embodiment, the bonding of the support substrate 51 and the metal layer 54 and the bonding of the metal layer 54 and the electronic component 56 are performed in separate steps, and the separation of the support substrate 51 and the metal layer 54 are performed. Is removed in a separate process. As a result, as in the first embodiment, it is possible to avoid positional displacement when the electronic component 56 is coated with resin, and to avoid breakage of the electronic component 56 when the support substrate 51 is separated.

また、本実施形態ではレーザ装置を使用することなく支持基板５１を容易に分離することができる。   In the present embodiment, the support substrate 51 can be easily separated without using a laser device.

（第５の実施形態）
図１４〜図１６は、第５の実施形態に係る半導体装置（３次元積層デバイス）の製造方法を工程順に表した断面図である。 (Fifth embodiment)
14 to 16 are cross-sectional views illustrating a method of manufacturing a semiconductor device (three-dimensional stacked device) according to the fifth embodiment in the order of steps.

まず、図１４（ａ）のように、支持基板６１の上に接着剤層６２を形成し、その上に銅を堆積させて金属層６３を形成する。予め形成された銅箔を接着剤層６２の上に貼り付けて金属層６３としてもよい。   First, as shown in FIG. 14A, an adhesive layer 62 is formed on a support substrate 61, and copper is deposited thereon to form a metal layer 63. A metal foil 63 may be formed by attaching a previously formed copper foil on the adhesive layer 62.

次に、金属層６３の上にベンゾトリアゾール誘導体を含む弱酸性の溶液を塗布する。これにより、金属層６３の表面の銅とベンゾトリアゾールとが反応して粘着性を有する錯体が生成され、図１４（ｂ）のように金属層６３の表面に粘着層６４が形成される。粘着層６４が形成された後、金属層６３上の余分な溶液を除去する。   Next, a weakly acidic solution containing a benzotriazole derivative is applied on the metal layer 63. Thereby, copper and benzotriazole on the surface of the metal layer 63 react to generate a sticky complex, and an adhesive layer 64 is formed on the surface of the metal layer 63 as shown in FIG. After the adhesive layer 64 is formed, excess solution on the metal layer 63 is removed.

次に、図１４（ｃ）のように、粘着層６４の上に電子部品６５と、直径が例えば５０μｍ〜１００μｍのピン（導通用ピン）６６とを配置する。ピン６６は、アルミニウム及び銅などのように導電性が高い金属により形成されたものを使用する。そして、例えば１５０℃〜１７０℃の温度で数秒間〜数分間加熱して粘着層６４を固化し、電子部品６５及びピン６６を支持基板６１の上に固定する。   Next, as illustrated in FIG. 14C, the electronic component 65 and a pin (conduction pin) 66 having a diameter of, for example, 50 μm to 100 μm are disposed on the adhesive layer 64. The pin 66 is made of a metal having high conductivity such as aluminum and copper. Then, for example, the adhesive layer 64 is solidified by heating at a temperature of 150 ° C. to 170 ° C. for several seconds to several minutes, and the electronic component 65 and the pin 66 are fixed on the support substrate 61.

銅とベンゾトリアゾールとの反応により生成された錯体は強い粘着力を有するため、この図１４（ｃ）のように細径のピン６６を垂直に接合することができる。   Since the complex formed by the reaction between copper and benzotriazole has a strong adhesive force, the pin 66 having a small diameter can be vertically joined as shown in FIG.

なお、本実施形態では粘着層６４に接する部分のピン６６の径を他の部分の径よりも若干大きく（例えば１００μｍ〜２００μｍ）しているが、粘着層６４に接する部分のピン６６の径を他の部分の径と同じにしてもよい。また、電子部品６５及びピン６６の粘着層６４に接する部分を、親水性保護膜で被覆してもよい。   In this embodiment, the diameter of the pin 66 at the portion in contact with the adhesive layer 64 is slightly larger than the diameter of the other portion (for example, 100 μm to 200 μm). You may make it the same as the diameter of another part. Moreover, you may coat | cover the part which touches the adhesion layer 64 of the electronic component 65 and the pin 66 with a hydrophilic protective film.

次に、図１４（ｄ）のように、支持基板６１の上側にモールド樹脂を塗布して、電子部品６５及びピン６６を被覆するモールド樹脂層６７を形成する。その後、モールド樹脂層６７を十分に硬化させる。本実施形態においても、モールド樹脂として、シリカ粉末のフィラーを含むエポキシ樹脂を使用するものとする。   Next, as shown in FIG. 14D, a mold resin is applied to the upper side of the support substrate 61 to form a mold resin layer 67 that covers the electronic component 65 and the pins 66. Thereafter, the mold resin layer 67 is sufficiently cured. Also in the present embodiment, an epoxy resin containing a silica powder filler is used as the mold resin.

次に、図１５（ａ）のようにレーザ装置１７により支持基板６１の裏面側からレーザ光を照射して接着剤層６２を変質（アブレーション）させ、接着剤層６２の接着力を減少させる。その後、図１５（ｂ）のように、接着剤層６２の部分で支持基板６１を分離する。   Next, as shown in FIG. 15A, the laser device 17 irradiates laser light from the back side of the support substrate 61 to alter (ablate) the adhesive layer 62, thereby reducing the adhesive force of the adhesive layer 62. Thereafter, as shown in FIG. 15B, the support substrate 61 is separated at the adhesive layer 62.

次に、図１５（ｃ）のように、モールド樹脂層６７に付着している接着剤層６２、金属層６３及び粘着層６４を除去する。   Next, as shown in FIG. 15C, the adhesive layer 62, the metal layer 63, and the adhesive layer 64 attached to the mold resin layer 67 are removed.

次に、図１５（ｄ）のように、モールド樹脂層６７の上面側を研磨してピン６６を露出させる。このようにして、疑似ウェハ６０が完成する。   Next, as shown in FIG. 15D, the upper surface side of the mold resin layer 67 is polished to expose the pins 66. In this way, the pseudo wafer 60 is completed.

その後、図１６（ａ）のように、公知の半導体プロセスを使用して、疑似ウエハ６０の上面側及び下面側にそれぞれ所定のパターンで配線及び電極等を形成する。ここでは、配線及び電極をまとめて、配線６８という。   Thereafter, as shown in FIG. 16A, wirings, electrodes, and the like are formed in a predetermined pattern on the upper surface side and the lower surface side of the pseudo wafer 60 using a known semiconductor process. Here, the wiring and the electrodes are collectively referred to as wiring 68.

図１７は、疑似ウェハ６０の各半導体装置形成領域６０ａ毎に、電子部品６５間を接続する配線６８を形成した例を表している。図１７では、半導体装置の電極が露出した面側を表面、その反対側の面を裏面としている。   FIG. 17 shows an example in which a wiring 68 for connecting the electronic components 65 is formed for each semiconductor device forming region 60 a of the pseudo wafer 60. In FIG. 17, the surface side where the electrode of the semiconductor device is exposed is the front surface, and the opposite surface is the back surface.

次いで、図１６（ｂ）のように、配線６８を形成した複数の疑似ウェハ６０を重ね合わせて、はんだバンプ７１により電気的に接続する。また、最下層の疑似ウェハ６０の下面側に、はんだバンプ７２を接続する。その後、例えばダイシング装置で各半導体装置を相互に分離する。このようにして、電子部品６５が３次元方向に配置された半導体装置（３次元積層デバイス）が完成する。   Next, as shown in FIG. 16B, a plurality of pseudo wafers 60 on which wirings 68 are formed are overlapped and electrically connected by solder bumps 71. Also, solder bumps 72 are connected to the lower surface side of the lowermost pseudo wafer 60. Thereafter, the semiconductor devices are separated from each other by, for example, a dicing apparatus. In this way, a semiconductor device (three-dimensional stacked device) in which the electronic components 65 are arranged in a three-dimensional direction is completed.

疑似ウェハ６０の上側の配線６８と下側の配線６８とを接続するために、レーザ光により貫通孔を形成することも考えられる。しかし、シリカを９０％程度含む厚さが数１００μｍの樹脂にビア（ＴＳＶ：Through Silicon Via）となる貫通孔を形成するためには高出力レーザが必要となり、必然的に貫通孔の直径は１００μｍを超えてしまう。その結果半導体装置の高密度化が阻害される。   In order to connect the upper wiring 68 and the lower wiring 68 of the pseudo wafer 60, it is also conceivable to form a through hole with a laser beam. However, a high-power laser is required to form a through-hole serving as a via (TSV: Through Silicon Via) in a resin having a thickness of several hundreds of μm containing about 90% of silica, and the diameter of the through-hole is inevitably 100 μm. Will be exceeded. As a result, high density of the semiconductor device is hindered.

これに対し、本実施形態では、疑似ウェハ６０に埋め込まれた直径が１００μｍ以下のピン６６を介して疑似ウェハ６０の上側の配線６８と下側の配線６８とを電気的に接続する。これにより、本実施形態によれば、レーザにより貫通孔を形成する場合に比べて、半導体装置をより一層高密度化することができる。   On the other hand, in the present embodiment, the upper wiring 68 and the lower wiring 68 of the pseudo wafer 60 are electrically connected via the pin 66 embedded in the pseudo wafer 60 and having a diameter of 100 μm or less. Thereby, according to this embodiment, the density of the semiconductor device can be further increased as compared with the case where the through holes are formed by the laser.

以上の諸実施形態に関し、更に以下の付記を開示する。   The following additional notes are disclosed with respect to the above embodiments.

（付記１）支持基板の上に接着剤層を介して金属層を配置する工程と、
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を樹脂層で被覆する工程と
を有することを特徴とする半導体装置の製造方法。 (Additional remark 1) The process of arrange | positioning a metal layer via an adhesive bond layer on a support substrate,
A step of forming a pressure-sensitive adhesive layer on the surface of the metal layer by attaching a solution that reacts with the metal of the metal layer to form a compound having adhesiveness on the metal layer;
Placing an electronic component on the adhesive layer;
And a step of coating the electronic component with a resin layer.

（付記２）前記電子部品を樹脂層で被覆する工程の後に、
前記接着剤層の接着力を減少させる工程と、
前記支持基板と前記金属層とを、前記接着剤層の部分で分離する工程と
を有することを特徴とする付記１に記載の半導体装置の製造方法。 (Appendix 2) After the step of coating the electronic component with a resin layer,
Reducing the adhesive strength of the adhesive layer;
The method for manufacturing a semiconductor device according to claim 1, further comprising a step of separating the support substrate and the metal layer at a portion of the adhesive layer.

（付記３）前記接着剤層の接着力を減少させる工程では、前記支持基板を介して前記接着剤層にレーザ光を照射することを特徴とする付記１又は２に記載の半導体装置の製造方法。   (Additional remark 3) In the process of reducing the adhesive force of the said adhesive bond layer, a laser beam is irradiated to the said adhesive bond layer through the said support substrate, The manufacturing method of the semiconductor device of Additional remark 1 or 2 characterized by the above-mentioned .

（付記４）前記金属層の金属と反応して粘着性を有する化合物を生成する溶液が、ベンゾトリアゾール誘導体、ナフトトリアゾール誘導体、イミダゾール誘導体及びベンゾイミダゾール誘導体の少なくとも１種を含む弱酸性溶液であることを特徴とする付記１乃至３のいずれか１項に記載の半導体層の製造方法。   (Additional remark 4) The solution which reacts with the metal of the said metal layer and produces | generates the compound which has adhesiveness is a weakly acidic solution containing at least 1 sort (s) of a benzotriazole derivative, a naphthotriazole derivative, an imidazole derivative, and a benzimidazole derivative. 4. The method for manufacturing a semiconductor layer according to any one of appendices 1 to 3, wherein:

（付記５）前記粘着層は、前記金属層のうち前記電子部品を載置する部分の表面上のみに形成し、前記粘着層の上に付着した溶液の上に前記電子部品を載置して、前記溶液の表面張力により前記電子部品を自己整列させることを特徴とする付記１乃至４のいずれか１項に記載の半導体装置の製造方法。   (Additional remark 5) The said adhesion layer forms only on the surface of the part which mounts the said electronic component among the said metal layers, and mounts the said electronic component on the solution adhering on the said adhesion layer. The method of manufacturing a semiconductor device according to any one of appendices 1 to 4, wherein the electronic components are self-aligned by a surface tension of the solution.

（付記６）前記支持基板を分離した後の前記樹脂層に付着している前記金属層、前記粘着層及び前記接着剤層を除去する工程と、
前記金属層、前記粘着層及び前記接着剤層を除去した後の前記樹脂層の表面に配線を形成する工程と
を有することを特徴とする付記２に記載の半導体装置の製造方法。 (Additional remark 6) The process of removing the said metal layer, the said adhesion layer, and the said adhesive bond layer which are adhering to the said resin layer after isolate | separating the said support substrate,
The method of manufacturing a semiconductor device according to claim 2, further comprising: forming a wiring on a surface of the resin layer after removing the metal layer, the adhesive layer, and the adhesive layer.

（付記７）前記配線を形成した後の前記樹脂層を複数積層する工程と、
積層後の前記樹脂層を切断して各半導体装置形成領域毎に分離する工程と
を有することを特徴とする付記６に記載の半導体装置の製造方法。 (Appendix 7) A step of laminating a plurality of the resin layers after forming the wiring;
The method for manufacturing a semiconductor device according to appendix 6, further comprising a step of cutting the resin layer after lamination and separating the resin layer for each semiconductor device formation region.

（付記８）前記粘着層の上に、前記電子部品とともに導通用ピンを載置することを特徴とする付記７に記載の半導体装置の製造方法。   (Supplementary note 8) The method for manufacturing a semiconductor device according to supplementary note 7, wherein a conduction pin is placed on the adhesive layer together with the electronic component.

（付記９）気体が浸透可能な支持基板の上に第１の樹脂層を形成する工程と、
前記第１の樹脂層の上に金属を堆積させて金属層を形成する工程と、
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を第２の樹脂層で被覆する工程と、
前記支持基板を、ギ酸を含む雰囲気中において前記第１の樹脂層と前記金属層との間の接合力を低下させる工程と、
前記第１の樹脂層と前記金属層との界面で前記支持基板を分離する工程と
を有することを特徴とする半導体装置の製造方法。 (Additional remark 9) The process of forming a 1st resin layer on the support substrate which gas can permeate | transmit,
Depositing metal on the first resin layer to form a metal layer;
A step of forming a pressure-sensitive adhesive layer on the surface of the metal layer by attaching a solution that reacts with the metal of the metal layer to form a compound having adhesiveness on the metal layer;
Placing an electronic component on the adhesive layer;
Coating the electronic component with a second resin layer;
Reducing the bonding force between the first resin layer and the metal layer in an atmosphere containing formic acid, the support substrate;
And a step of separating the support substrate at an interface between the first resin layer and the metal layer.

（付記１０）前記第１の樹脂層を、ポリイミドにより形成することを特徴とする付記９に記載の半導体装置の製造方法。   (Additional remark 10) The manufacturing method of the semiconductor device of Additional remark 9 characterized by forming said 1st resin layer with a polyimide.

１１，５１，６１…支持基板、１２，６２…接着剤層、１３，５４，６３…金属層、１４，３３，５５，６４…粘着層、１５，５６，６５…電子部品、１６，３５，４５，５７，６７…モールド樹脂層、１７…レーザ装置、２０，３０，４０，５０，６０…疑似ウェハ、２０ａ…半導体装置形成領域、２１，６８…配線、３１，４１…フォトレジスト膜、３１ａ…開口部、３４，４２…溶液、５１ａ…貫通孔、５２…接着剤、５３…ポリイミド層、５８…チャンバ、６６…導通用ピン、７１，７２…はんだバンプ。   DESCRIPTION OF SYMBOLS 11, 51, 61 ... Support substrate, 12, 62 ... Adhesive layer, 13, 54, 63 ... Metal layer, 14, 33, 55, 64 ... Adhesive layer, 15, 56, 65 ... Electronic component, 16, 35, 45, 57, 67 ... mold resin layer, 17 ... laser device, 20, 30, 40, 50, 60 ... pseudo wafer, 20a ... semiconductor device formation region, 21, 68 ... wiring, 31, 41 ... photoresist film, 31a ... Opening, 34,42 ... Solution, 51a ... Through hole, 52 ... Adhesive, 53 ... Polyimide layer, 58 ... Chamber, 66 ... Conduction pin, 71,72 ... Solder bump.

Claims (5)

支持基板の上に接着剤層を介して金属層を配置する工程と、
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を樹脂層で被覆する工程と
を有することを特徴とする半導体装置の製造方法。 Placing a metal layer on the support substrate via an adhesive layer;
A step of forming a pressure-sensitive adhesive layer on the surface of the metal layer by attaching a solution that reacts with the metal of the metal layer to form a compound having adhesiveness on the metal layer;
Placing an electronic component on the adhesive layer;
And a step of coating the electronic component with a resin layer. 前記電子部品を樹脂層で被覆する工程の後に、
前記接着剤層の接着力を減少させる工程と、
前記支持基板と前記金属層とを、前記接着剤層の部分で分離する工程と
を有することを特徴とする請求項１に記載の半導体装置の製造方法。 After the step of coating the electronic component with a resin layer,
Reducing the adhesive strength of the adhesive layer;
The method for manufacturing a semiconductor device according to claim 1, further comprising a step of separating the support substrate and the metal layer at a portion of the adhesive layer. 前記接着剤層の接着力を減少させる工程では、前記支持基板を介して前記接着剤層にレーザ光を照射することを特徴とする請求項１又は２に記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of reducing the adhesive force of the adhesive layer, the adhesive layer is irradiated with laser light through the support substrate. 前記金属層の金属と反応して粘着性を有する化合物を生成する溶液が、ベンゾトリアゾール誘導体、ナフトトリアゾール誘導体、イミダゾール誘導体及びベンゾイミダゾール誘導体の少なくとも１種を含む弱酸性溶液であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体層の製造方法。   The solution that reacts with the metal of the metal layer to form a compound having adhesiveness is a weakly acidic solution containing at least one of a benzotriazole derivative, a naphthotriazole derivative, an imidazole derivative, and a benzimidazole derivative. The manufacturing method of the semiconductor layer of any one of Claims 1 thru | or 3. 気体が浸透可能な支持基板の上に第１の樹脂層を形成する工程と、
前記第１の樹脂層の上に金属を堆積させて金属層を形成する工程と、
前記金属層の上に前記金属層の金属と反応して粘着性を有する化合物を生成する溶液を付着させ、前記金属層の表面に粘着層を形成する工程と、
前記粘着層の上に電子部品を載置する工程と、
前記電子部品を第２の樹脂層で被覆する工程と、
前記支持基板を、ギ酸を含む雰囲気中において前記第１の樹脂層と前記金属層との間の接合力を低下させる工程と、
前記第１の樹脂層と前記金属層との界面で前記支持基板を分離する工程と
を有することを特徴とする半導体装置の製造方法。 Forming a first resin layer on a support substrate through which gas can penetrate;
Depositing metal on the first resin layer to form a metal layer;
Attaching a solution that reacts with the metal of the metal layer to produce a compound having adhesiveness on the metal layer, and forming an adhesive layer on the surface of the metal layer;
Placing an electronic component on the adhesive layer;
Coating the electronic component with a second resin layer;
Reducing the bonding force between the first resin layer and the metal layer in an atmosphere containing formic acid, the support substrate;
And a step of separating the support substrate at an interface between the first resin layer and the metal layer.
JP2011117722A 2011-05-26 2011-05-26 Manufacturing method of semiconductor device Expired - Fee Related JP5803276B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011117722A JP5803276B2 (en) 2011-05-26 2011-05-26 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011117722A JP5803276B2 (en) 2011-05-26 2011-05-26 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2012248598A true JP2012248598A (en) 2012-12-13
JP5803276B2 JP5803276B2 (en) 2015-11-04

Family

ID=47468817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011117722A Expired - Fee Related JP5803276B2 (en) 2011-05-26 2011-05-26 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5803276B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173169A (en) * 2014-03-11 2015-10-01 株式会社ディスコ Method for producing sealing wafer
JP2015173168A (en) * 2014-03-11 2015-10-01 株式会社ディスコ chip alignment method
JP2016535463A (en) * 2014-10-03 2016-11-10 インテル コーポレイション Overlapping stacked die package with vertical columns
KR20170130279A (en) 2016-05-18 2017-11-28 도오꾜오까고오교 가부시끼가이샤 A sealing body manufacturing method, and a laminate
JP2017228778A (en) * 2016-06-22 2017-12-28 スリーディー プラス Collective manufacturing method of three-dimensional electronic module structured so as to operate exceeding 1 ghz
CN109041575A (en) * 2016-03-31 2018-12-18 古河电气工业株式会社 Band used for sealing electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075293A1 (en) * 2003-02-19 2004-09-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device
WO2008105397A1 (en) * 2007-02-26 2008-09-04 Senju Metal Industry Co., Ltd. Circuit board for soldering having adhesion property and wetting property
JP2010062316A (en) * 2008-09-03 2010-03-18 Toshiba Corp Semiconductor device and method for manufacturing the semiconductor device
WO2010085830A1 (en) * 2009-01-27 2010-08-05 Dcc - Development Circuits & Components Gmbh Method for producing a multilayer printed circuit board, adhesion prevention material and multilayer printed circuit board and use of such a method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075293A1 (en) * 2003-02-19 2004-09-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, metal sheet with such adhesive film, wiring substrate with adhesive film, semiconductor device, and method for manufacturing semiconductor device
WO2008105397A1 (en) * 2007-02-26 2008-09-04 Senju Metal Industry Co., Ltd. Circuit board for soldering having adhesion property and wetting property
JP2010062316A (en) * 2008-09-03 2010-03-18 Toshiba Corp Semiconductor device and method for manufacturing the semiconductor device
WO2010085830A1 (en) * 2009-01-27 2010-08-05 Dcc - Development Circuits & Components Gmbh Method for producing a multilayer printed circuit board, adhesion prevention material and multilayer printed circuit board and use of such a method
JP2012516039A (en) * 2009-01-27 2012-07-12 デイー・シー・シー−デイベロツプメント・サーキツツ・エンド・コンポーネンツ・ゲー・エム・ベー・ハー Method of manufacturing multilayer printed circuit board, anti-adhesive material, multilayer printed circuit board, and use of such method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015173169A (en) * 2014-03-11 2015-10-01 株式会社ディスコ Method for producing sealing wafer
JP2015173168A (en) * 2014-03-11 2015-10-01 株式会社ディスコ chip alignment method
JP2016535463A (en) * 2014-10-03 2016-11-10 インテル コーポレイション Overlapping stacked die package with vertical columns
US10256208B2 (en) 2014-10-03 2019-04-09 Intel Corporation Overlapping stacked die package with vertical columns
US10629561B2 (en) 2014-10-03 2020-04-21 Intel Corporation Overlapping stacked die package with vertical columns
CN109041575A (en) * 2016-03-31 2018-12-18 古河电气工业株式会社 Band used for sealing electronic device
CN109041575B (en) * 2016-03-31 2021-02-12 古河电气工业株式会社 Tape for electronic device package
KR20170130279A (en) 2016-05-18 2017-11-28 도오꾜오까고오교 가부시끼가이샤 A sealing body manufacturing method, and a laminate
JP2017228778A (en) * 2016-06-22 2017-12-28 スリーディー プラス Collective manufacturing method of three-dimensional electronic module structured so as to operate exceeding 1 ghz

Also Published As

Publication number Publication date
JP5803276B2 (en) 2015-11-04

Similar Documents

Publication Publication Date Title
US20220320029A1 (en) Dummy Structure of Stacked and Bonded Semiconductor Device
KR101822236B1 (en) Semiconductor device and method of manufactures
TWI446419B (en) Methods of fabricating stacked device and handling device wafer
TWI593082B (en) Semiconductor device and method of manufactures
US7968992B2 (en) Multi-chip package structure and method of fabricating the same
JP5803276B2 (en) Manufacturing method of semiconductor device
US9293442B2 (en) Semiconductor package and method
JP5942823B2 (en) Electronic component device manufacturing method, electronic component device, and electronic device
WO2017038110A1 (en) Semiconductor device and method for manufacturing same
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
TW201120994A (en) Method for manufacturing a semiconductor device and semiconductor device
JP2007305955A (en) Semiconductor device and its manufacturing process
KR20020072771A (en) Semiconductor device and method for manufacturing the same
JP2007242888A (en) Method of manufacturing semiconductor package
US9635756B2 (en) Circuit board incorporating semiconductor IC and manufacturing method thereof
US20230207472A1 (en) Semiconductor package and manufacturing method of semiconductor package
TWI737254B (en) Integrated circuit package and manufacturing method thereof
US7618847B2 (en) Bonding method of semiconductor and laminated structure fabricated thereby
JP2008235555A (en) Manufacturing method of electronic device, substrate, and semiconductor device
WO2006077630A1 (en) Semiconductor device manufacturing method
JP2005353837A (en) Semiconductor device and its manufacturing method
JP5982760B2 (en) Electronic device and manufacturing method thereof
JP2004079816A (en) Chip-shaped electronics component and its fabricating process, quasi-wafer used for the process and its fabricating process and mounting structure
JP2021197431A (en) Manufacturing method of semiconductor device
JP4605176B2 (en) Semiconductor mounting substrate, semiconductor package manufacturing method, and semiconductor package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150817

R150 Certificate of patent or registration of utility model

Ref document number: 5803276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees