JP2012248535A - 絶縁層を介して導電経路を形成するための装置及び方法 - Google Patents

絶縁層を介して導電経路を形成するための装置及び方法 Download PDF

Info

Publication number
JP2012248535A
JP2012248535A JP2012116119A JP2012116119A JP2012248535A JP 2012248535 A JP2012248535 A JP 2012248535A JP 2012116119 A JP2012116119 A JP 2012116119A JP 2012116119 A JP2012116119 A JP 2012116119A JP 2012248535 A JP2012248535 A JP 2012248535A
Authority
JP
Japan
Prior art keywords
insulating layer
region
radiation
radiation source
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012116119A
Other languages
English (en)
Other versions
JP6097019B2 (ja
Inventor
Plettner Thomas
トーマス・プレットナー
Nacel-Gosh Mehran
メヘラーン・ナセル−ゴッシ
Heines Robert
ロバート・ハイネス
Garcia Rudy
ルディー・ガルシア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2012248535A publication Critical patent/JP2012248535A/ja
Application granted granted Critical
Publication of JP6097019B2 publication Critical patent/JP6097019B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Electron Beam Exposure (AREA)

Abstract

【課題】非破壊的方法により基板の表面上の絶縁層を介して電気的に基板を接地する。
【解決手段】基板の表面上の絶縁層を介して、導電経路を形成する装置に関する。第1の放射線源は、絶縁層の第1の領域へ放射線を放出するように構成され、且つ、第1の電気接点は、第1の領域へ第1のバイアス電圧を印加するように構成される。第2の放射線源は、絶縁層の第2の領域へ放射線を放出するように構成され、且つ、第2の電気接点は、第2の領域へ第2のバイアス電圧を印加するように構成される。領域の伝導性は、伝導経路がそれらの領域で絶縁層を介して形成されるように、放射によって増加する。一実施態様において、装置は、電子ビーム装置において使用され得る。別の実施形態は、絶縁層を介して導電経路を形成する方法に関する。
【選択図】図1

Description

本発明は、発明者トーマス・プレトナーらによって、2011年5月23日に出願された、米国仮特許出願番号第61/488,940号の利益を請求し、その開示は参照によって全体が本明細書に援用される。
本発明は、絶縁層を介して電気的経路を形成するための技術に関する。
基板の表面上の絶縁層を介して電気的に基板を接地することが、しばしば望ましい。基板は、例えば、シリコンウエハ又は他の半導体基板であり得る。絶縁層は、例えば、基板の表面上の酸化層または窒化物層であり得る。
例えば、電子ビーム検査装置では、機構は、通常、その裏面を介して検査されるシリコンウエハを接地するために使用され、その裏側は、製造された集積回路から離れた側である。従来の機構は、ピンからバルクのシリコンウエハへ導電経路を強引に押し込むために、ピンの下の絶縁層の機械的破壊、又は、絶縁層を介した電気的アーク発生、又はその両方の組み合わせのいずれかによって、硬質金属の鋭いピンを、ウエハの裏側上の絶縁層に対して押すというものである。
残念ながら、この従来の機構は、ウエハ裏面への不可逆的な損傷(電気的及び/又は機械的)を引き起こす。例えば、シリコンウエハの裏側上の酸化層に、傷が付き得るか、又はそうでなければ、バルクシリコンを露出させるように、機械的に鋭い接地端子によって破損し得る。
次に、製造プロセスにおいてウエハは連続しているため、エッチングプロセスは、誤ってウエハへ適用され得、また、望ましくなく、裏面上の露出したシリコンをエッチングすることもある。更に、酸化層が非常に厚い場合、機械的損傷は、ウエハの位置ずれを生じ得る、破損した領域の近くに破片粒子を引き起こすのに十分な実質的な可能性がある。
一実施形態は、基板の表面上の絶縁層を介して導電経路を形成する装置に関して開示した。本件基板の充電が負又は正となる可能性がある場合、それぞれの放射源及び逆のバイアス極性との2つの接点を、正又は負の荷電のいずれかを排出することを可能にするために、装置内に提供し得る。第1の放射源は、絶縁層の第1の領域へ放射線を放出するように構成され、第1の電気接点は、基板上に蓄積されている電荷をドレインすることができるように、第1のバイアス電圧を第1の領域へ印加するように構成される。第2の放射源は、絶縁層の第2の領域へ放射線を放出するように構成され、第2の電気接点は、第2のバイアス電圧を第2の領域へ印加するように構成されている。第1及び第1の領域の導電率は、それらの領域における絶縁層を通して伝導経路が形成されるように、放射線によって増加される。一実施形態では、装置は、ウエハキャリアの一部で有り得、且つ、電子ビームイメージング装置において使用され得る。
他の実施形態は、絶縁層を介して電気的に伝導パスを形成する方法に関する。放射線は、絶縁層の第1の領域へ放出され、第1のバイアス電圧は、第1の領域へ印加される。放射線は、絶縁層の第2の領域へ放出され、第2のバイアス電圧は、第2の領域へ印加される。第1及び第2の領域の導電率は、伝導経路がそれらの領域において絶縁層を通じて形成されるように放射線によって増加される。一実施形態において、その方法は、絶縁層を介して基板を接地するために、電子ビームイメージング装置において使用され得る。
他の実施形態、態様及び特徴もまた、開示する。
本発明の一実施形態による、絶縁層を介した導電経路を形成するための装置の、断面図である。 本発明の一実施形態による、装置の電気接地図である。 本発明の一実施形態による、等価回路を示す。 本発明の一実施形態による、裏面接点のバイアス電圧を選択し、印加するための方法のフローチャートである。 本発明の一実施形態による、例示的な絶縁層の正のバイアス電流−電圧特性曲線を示す。 本発明の一実施形態による、例示的な絶縁層の負のバイアス電流−電圧特性曲線を示す。 本発明の一実施形態による、例示的な絶縁層へ印加する際の曲線から決定したバイアス電圧を示す。 本発明の一実施形態による、絶縁層を介した導電経路を形成するための別の装置の断面図である。
図1は、本発明の一実施形態による、絶縁層を介した導電経路を形成するための装置100の断面図である。装置100は、厚さが1ナノメーター未満〜数ミクロンの範囲であり得る絶縁層(単数又は複数)104を横切って電流を運ぶ機構を提供するために使用され得る。有利なことに、絶縁層への機械的損傷及び絶縁層の電気的破壊は、装置100を使用することで、回避し得る。
図1に示すように、絶縁層104は、例えば、半導体ウエハ102の裏側に形成された酸化及び/又は窒化層であり得る。装置100はまた、他の絶縁層を介して導電経路パスを形成するためにも、採用され得る。ウエハ102の裏側104は、ウエハキャリア106の上に搭載され得る。
図1において示されるように、装置100は、例えば、自動化された電子ビーム検査装置のような、電子ビーム(Eビーム)イメージング装置において、利用され得る。そのような電子ビームイメージング装置は、入射する電子ビーム108をウエハ102の前側へ集中し得る。電子ビーム108は、ウエハ102のバルクへの負電荷の電流を含む。この負電荷の電流は、ウエハ102における望ましくない電荷を構築し得る。本明細書に記載したように、図1の装置100は、ウエハ102内に構築された望ましくない電荷を排出するための、非破壊的な機構を提供する。
本発明の一実施形態によると、絶縁層を損傷することなく、構築された望ましくない電荷をドレインするために、導電経路を提供するように、1つ以上の電気接点114及び1つ以上の放射線源110が利用され得る。図1に示された例示的な実施形態において、接点114の近傍にあり、ウエハ102の絶縁層104及び2つの放射線源110と接触する、2つの可撓性メッシュ電気接点114が存在する。示されるように、各放射線源110は、対応する接点メッシュ114の開口部を介して、放射線111を放出するように配置され得る。
バイアス電圧(バイアス1 115及びバイアス2 116)を、導電素子112を経由して、接点メッシュ114へ印加する。導電素子112は、放射線源110を囲むユニットの一部に、なり得るがそうである必要はない。
絶縁層104は、一般的に故障する閾値電界を有する。この閾値電界は、電気的絶縁破壊電界と呼ばれ得、絶縁層104の材料特性に依存する。本発明の一実施形態によると、各バイアス電圧(115及び116)は、好ましくは、絶縁層104の電気的破壊を起こす電圧よりも低く維持される。言い換えると、バイアス電圧によって起こる電界は、好ましくは電気的破壊電界よりも低く維持される。
放射線源110は、エネルギーを、バイアス電圧(115及び116)によって起こされる電界によって影響を受ける絶縁層104の領域へ添加するように選択され、配置される。放射線源110は、伝導帯へ電子を促進するために機能する、及び/又は価電子帯へ孔を空ける放射線111を排出するように、有利に構成され得る。
一実施形態において、放射線源110は、直接的に電離放射線を追加することにより、直接的に絶縁層104内に電子−孔の対を作成し得る。電離放射線は、α粒子、イオンビーム、高エネルギー光子、又は電子ビームの形状であり得る。好ましい実施形態において、電離放射線は、放射性アメリシウム(Am)ソースを使用して放出されるα粒子であり得る。
別の実施形態において、放射線源110は、絶縁層104の界面から絶縁層104のバルクへの電荷の光子アシスト射出を起こし得る。採用される光子エネルギーに依存して、電荷は、絶縁層の伝導帯への光電子放出又はトンネルのいずれかを起こし得る。特定の実施形態では、紫外線(UV)または深紫外線波長での光子を使用し得る。
更に別の実施形態において、伝導帯への熱的な電荷注入を利用し得る。熱的な注入は、例えば、窒化物層に有用であると観察されている。
図2は、本発明の一実施形態による、装置100の電気接地図である。第1のバイアス電圧+V1は、第1の保護抵抗R保護を介して第1のグリッド接点114へ、第1の電圧源によって印加され得、第2のバイアス電圧−V2は、第2の保護抵抗R保護を介して第2のグリッド接点114へ、第2の電圧源によって印加され得る。保護抵抗は、電圧源への損傷を避けるように、2つのグリッド接点114の間を流れる最大電流を制限するために、十分な抵抗を有するように、選択され得る。
放射線111は、グリッド接点114を介して、絶縁層104へ衝突(impinge)するように放出される。電場の下にある絶縁層104の領域において、放射線111は有利に、伝導帯への電子の促進、及び/又は価電子帯へ孔を引き起こす。結果として、電流の伝導経路は、上述の各グリッド接点114の領域における絶縁層104を介して作られる。
第1の電流I1は、次に、第1のグリッド接点114を介して流れ、第2の電流I2は、次に、第2のグリッド接点114を介して流れ得る。電気接地図200において示されるように、第1の電流(「ソース」電流)I1=Iビーム無し(第1及び第2のグリッド接点114の間を流れる)であり、第2の電流(「ドレイン」電流)I2=Iビーム無し+I荷電であり、ここでI荷電は、ウエハ102へ入射する電子ビーム108からの電荷による電流である。キルヒホッフの法則から、I荷電=Iビーム−I拡散であり、ここでIビームは、電子ビーム電流であり、I拡散は、拡散した電流である。
概念的に、負の電圧バイアス(−V2)を備えた第2のグリッド接点114が電子をドレインする一方、正の電圧バイアス(+V1)を備えた第1のグリッド接点114は電子をソースとする。絶縁層104における電位降下は比較的大きいが、それぞれの接点について反対の符号となっている。ネット電位(V1+V2)は、比較的小さく、また、ゼロとなるように調整され得る。示されているように、たとえ電子ビーム108が存在しなくても(即ち、たとえIビーム=0であっても)、ウエハ102を介して流れる電流(Iビーム無し)は存在する。電子ビームが存在する場合、荷電電流(I荷電)の追加は、ウエハバイアスを相殺し、従って、キーパラメータは、電流対バイアスの傾き(即ち小さな信号インピーダンス)である。オフセット誘導されるビーム電流は、V1がV2と等しくならないように、バイアスオフセットを印加することによって、ゼロへ「再調整」され得る(即ち、相殺される)。
図3は、本発明の一実施形態による等価回路300を示す。示されているように、第1のインピーダンスZ1は、電圧+V1(「ソース」電圧)の第1の電圧源及び、電圧Vwのウエハ102のバルクの間に、効果的に存在しており、また、第1のインピーダンスZ2は、電圧Vwのウエハ102のバルク及び電圧−V2(「ドレイン」電圧)の第2の電圧源の間に効果的に存在している。Z1は、絶縁層104の正にバイアスされた領域についての小信号インピーダンスと同等であり、また、Z2は、絶縁層104の負にバイアスされた領域についての小信号インピーダンスと同等である。オームの法則より、
ΔV1=V1−Vw=I11
及び、
ΔV2=Vw−(−V2)=Vw+V2=I22
である。図2に関して、上記に開示したように、
1=Iビーム無し
及び
2=Iビーム無し+I荷電
である。
図4は、本発明の一実施形態による裏側の接点のバイアス電圧を選択し、印加するための方法400のフローチャートである。正のバイアス電流−電圧(IV)特性は、絶縁層104について見出され(402)、Iビーム無しについての標的電流を達成するように、第1のメッシュ接点114へ正のバイアス115(+V1)を印加するように、決定は正のI−V特性から成され得る(406)。更に、負のバイアスIV特性は、絶縁層104について見出され(404)、Iビーム無しについての標的電流を達成するように、第2のメッシュ接点114へ負のバイアス116(−V2)を印加するように、決定は負のI−V特性から成され得る。
ビーム無しの標的電流が、電子ビーム108が存在しないで流れるように、正のバイアス115(+V1)を、第1の接点114へ印加し、負のバイアス116(−V2)は第2の接点114へ印加する。ウエハ102が、電子ビーム装置内に存在する場合、次に電子ビーム108は、ウエハ102の表面上へ集中し得る(414)。ビーム108による荷電電流I荷電は、次に、第2の接点114を介して、第2の電流I2の一部として排出される(416)。
方法400は、電荷ビルドアップを避けるために、非破壊的方法でウエハ102を有利に接地させる。電気端子の接点において、接地(ゼロ)電位を採用する従来の接地技術とは異なり、本明細書に開示した方法400は、ウエハバルクにおいて、本質的にニュートラルな(ゼロ又はゼロに近い)を達成するために、電気接点において非ゼロ電位を採用する。
図5は、本発明の一実施形態による例示的な絶縁層についての、正のバイアス電流−電圧特性曲線500を示し、図6は、本発明の一実施形態による例示的な絶縁層についての負のバイアス電流−電圧特性曲線を示す。例示的な絶縁層は、図7に示されるように、シリコンウエハ702の裏側上の窒化層704である。
図5及び図6において示されているように、0.7マイクロアンペア(μA)の電流が対象とされ得る。図5及び6のI−V曲線から、本標的電流は、約+53ボルトの正のバイアス電圧、及び約−57ボルトの負のバイアス電圧に達するようである。図4のステップ410及び412によると、これらのバイアス電圧は、それぞれ、図7に示されるように第1及び第2の接点706へ、印加され得る。
図8は、本発明の一実施形態による、絶縁層を介した導電経路を形成するための、別の装置800の断面図である。図8における装置800は、図1において上記で示された装置100と類似している。しかしながら、図1における装置100が2つの電気接点114及び2つの放射線源110を有する一方、図8の装置800は、1つの電気接点114及び1つの放射線源110のみを有する。
図8における装置800は、排出されるべき1つの型の荷電(即ち、正のみ又は負のみの荷電)が存在する場合に、印加され得る。一方、図1の装置100は、正負いずれかの符号の荷電を排出する柔軟性を有する。例えば、可変入射エネルギーを用いた電子ビーム機器において、充電はいずれかの信号であり得る。
上記の図は、縮尺通りである必要はなく、例示の目的によるものであり、特定の実施形態に限定する目的によるものでは無い。上記の説明において、多数の特定の詳細が本発明の実施形態を通した理解を提供するために、与えられている。しかしながら、本発明の例示の実施形態の上記の説明は、網羅的であることも、開示した厳密な形態に本発明を限定することも、意図しない。当業者は、発明が1つ以上の特定の詳細無しに、又は他の方法や構成要素などを用いて、実施することができることを理解するであろう。他の例において、公知の構造又は操作は、本発明の態様を不明瞭にすることを避けるために、詳細に渡って図示も記載もされていない。本発明の特定の実施形態及び実施例が、本明細書において例示目的で記載されている一方、関連する当業者が理解するであろうように、様々な均等の変更が、本発明の範囲内において可能である。
これらの変更は、上記の詳細な説明に照らして、本発明に対してなし得る。以下の特許請求の範囲において使用される用語は、明細書及び特許請求の範囲において開示される特定の実施形態に、本発明を限定するために解釈されるべきではない。更に、本発明の範囲は、以下の特許請求の範囲によって決定されるべきであり、特許請求の権利範囲の解釈の確立された教義に従って解釈されるべきである。

Claims (22)

  1. 基板の表面上の絶縁層を介する導電経路を形成する装置であって、
    放射線を前記絶縁層の第1の領域へ放出するように構成された第1の放射線源と、
    前記第1の領域へ、第1のバイアス電圧を印加するように構成された第1の電気接点と、
    放射線を前記絶縁層の第2の領域へ放出するように構成された第2の放射線源と、
    前記第2の領域へ、第2のバイアス電圧を印加するように構成された第2の電気接点と
    を含む、装置。
  2. 前記第1の領域の部分へ衝突するように、前記第1の放射線源からの放射線が、前記第1の電気接点における開口部を介して通過し、且つ、前記第2の領域の部分へ衝突するように、前記第2の放射線源からの放射線が、前記第2の電気接点における開口部を介して通過する、請求項1に記載の装置。
  3. 前記第1及び第2の電気接点が、前記領域へ前記バイアス電圧を印加する伝導メッシュを含み、前記放射線源からの前記放射線が、前記伝導メッシュにおける開口部を介して通過する、請求項2に記載の装置。
  4. 正のバイアス電圧が前記第1の電気接点によって印加され、負のバイアス電圧が前記第2の電気接点によって印加される、請求項1に記載の装置。
  5. 前記バイアス電圧が、前記絶縁層の電流−電圧特性データを用いて決定される、請求項4に記載の装置。
  6. 前記基板の前記表面へビーム電流を用いて電子ビームを集中させるための、電子ビームカラムを更に含む、請求項1に記載の装置。
  7. 前記ビーム電流から前記基板によって荷電電流を吸収し、前記装置が、前記絶縁層を介して前記基板の外の前記荷電電流と接触する、請求項6に記載の装置。
  8. 前記放射線源が紫外線を生成する、請求項1に記載の装置。
  9. 前記放射線源が荷電粒子を生成する、請求項1に記載の装置。
  10. 前記荷電粒子が、α粒子を含む、請求項9に記載の装置。
  11. 前記放射線源が、アメリシウムを含む、請求項10に記載の装置。
  12. 絶縁層を介して導電経路を形成するための方法であって、
    前記絶縁層の第1の領域へ放射線を放出することと、
    前記第1の領域へ第1のバイアス電圧を印加することと、
    前記絶縁層の第2の領域へ放射線を放出することと、
    前記第2の領域へ第2のバイアス電圧を印加することと
    を含む、方法。
  13. 前記第1の領域の部分へ衝突するように、前記第1の放射線源からの前記放射線が前記第1の電気接点における開口部を介して通過し、かつ、前記第2の領域の部分へ衝突するように、前記第2の放射線源からの前記放射線が前記第2の電気接点における開口部を介して通過する、請求項12に記載の方法。
  14. 前記第1及び第2の電気接点が、前記領域へ前記バイアス電圧を印加する伝導性メッシュを含み、前記放射線源からの前記放射線が、前記伝導性メッシュにおける開口部を介して通過する、請求項13に記載の方法。
  15. 正のバイアス電圧が前記第1の電気接点によって印加され、負のバイアス電圧が前記第2の電気接点によって印加される、請求項12に記載の方法。
  16. 前記絶縁層についての電流−電圧特性データを使用して、前記バイアス電圧を決定することを、更に含む請求項15に記載の方法。
  17. 前記基板の前記表面へ、ビーム電流を用いて電子ビームを集中することと、
    前記ビーム電流から荷電電流を前記基板へ吸収することと、
    前記絶縁層を介して前記基板外へ前記荷電電流を導電することと、
    を更に含む、請求項12に記載の方法。
  18. 前記放射線源が紫外線を生成する、請求項12に記載の方法。
  19. 前記放射線源が荷電粒子を生成する、請求項12に記載の方法。
  20. 前記荷電粒子が、α粒子を含む、請求項19に記載の方法。
  21. 前記放射線源がアメリシウムを含む、請求項20に記載の方法。
  22. 基板の表面上の絶縁層を介して、導電経路を形成する装置であって、
    前記絶縁層の第1の領域へ放射線を放出するように構成された、第1の放射線源と、
    前記第1の領域へ前記第1のバイアス電圧を印加するように構成された第1の電気接点と、含み、
    前記第1の放射線源からの放射線は、前記第1の領域の部分へ衝突するように、前記第1の電気接点における開口部を介して通過する、
    装置。
JP2012116119A 2011-05-23 2012-05-22 絶縁層を介して導電経路を形成するための装置及び方法 Active JP6097019B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161488940P 2011-05-23 2011-05-23
US61/488,940 2011-05-23
US13/468,617 US8618513B2 (en) 2011-05-23 2012-05-10 Apparatus and methods for forming an electrical conduction path through an insulating layer
US13/468,617 2012-05-10

Publications (2)

Publication Number Publication Date
JP2012248535A true JP2012248535A (ja) 2012-12-13
JP6097019B2 JP6097019B2 (ja) 2017-03-15

Family

ID=47218607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012116119A Active JP6097019B2 (ja) 2011-05-23 2012-05-22 絶縁層を介して導電経路を形成するための装置及び方法

Country Status (2)

Country Link
US (1) US8618513B2 (ja)
JP (1) JP6097019B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093305A (ja) * 2019-12-11 2021-06-17 株式会社日立ハイテク 荷電粒子線装置およびステージ
JP2021150030A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 検査装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418819B2 (en) 2013-09-06 2016-08-16 Kla-Tencor Corporation Asymmetrical detector design and methodology
US9793089B2 (en) 2013-09-16 2017-10-17 Kla-Tencor Corporation Electron emitter device with integrated multi-pole electrode structure
US9390887B2 (en) 2013-09-17 2016-07-12 Kla-Tencor Corporation Non-invasive charged particle beam monitor
US9232626B2 (en) * 2013-11-04 2016-01-05 Kla-Tencor Corporation Wafer grounding using localized plasma source
US10840056B2 (en) 2017-02-03 2020-11-17 Kla Corporation Multi-column scanning electron microscopy system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354621A (ja) * 1998-03-25 1999-12-24 Hitachi Ltd 光照射による除電方法及びこれを用いた処理装置
JP2000357483A (ja) * 1999-06-11 2000-12-26 Hitachi Ltd 荷電粒子線画像に基づく検査または計測方法およびその装置並びに荷電粒子線装置
JP2003004675A (ja) * 2001-06-25 2003-01-08 Sharp Corp 表面分析における帯電防止法
JP2005056744A (ja) * 2003-08-06 2005-03-03 Tadahiro Omi α線を用いた除電装置
WO2010097858A1 (ja) * 2009-02-27 2010-09-02 株式会社 日立ハイテクノロジーズ 電子顕微鏡および試料保持方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936743A (en) 1974-03-05 1976-02-03 Electroglas, Inc. High speed precision chuck assembly
US3939743A (en) 1975-02-18 1976-02-24 Sheldahl, Inc. Punch for film products having improved slug removal facility
US6583638B2 (en) 1999-01-26 2003-06-24 Trio-Tech International Temperature-controlled semiconductor wafer chuck system
US6114865A (en) 1999-04-21 2000-09-05 Semiconductor Diagnostics, Inc. Device for electrically contacting a floating semiconductor wafer having an insulating film
US7141757B2 (en) * 2000-03-17 2006-11-28 Applied Materials, Inc. Plasma reactor with overhead RF source power electrode having a resonance that is virtually pressure independent
US6842029B2 (en) 2002-04-11 2005-01-11 Solid State Measurements, Inc. Non-invasive electrical measurement of semiconductor wafers
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070199656A1 (en) 2006-02-28 2007-08-30 Ibis Technology Corporation Hybrid wafer-holder
WO2008118399A1 (en) * 2007-03-26 2008-10-02 University Of Pittsburgh - Of The Commonwealth System Of Higher Education Ultrahigh density patterning of conducting media

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354621A (ja) * 1998-03-25 1999-12-24 Hitachi Ltd 光照射による除電方法及びこれを用いた処理装置
JP2000357483A (ja) * 1999-06-11 2000-12-26 Hitachi Ltd 荷電粒子線画像に基づく検査または計測方法およびその装置並びに荷電粒子線装置
JP2003004675A (ja) * 2001-06-25 2003-01-08 Sharp Corp 表面分析における帯電防止法
JP2005056744A (ja) * 2003-08-06 2005-03-03 Tadahiro Omi α線を用いた除電装置
WO2010097858A1 (ja) * 2009-02-27 2010-09-02 株式会社 日立ハイテクノロジーズ 電子顕微鏡および試料保持方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021093305A (ja) * 2019-12-11 2021-06-17 株式会社日立ハイテク 荷電粒子線装置およびステージ
JP7220646B2 (ja) 2019-12-11 2023-02-10 株式会社日立ハイテク 荷電粒子線装置およびステージ
JP2021150030A (ja) * 2020-03-16 2021-09-27 キオクシア株式会社 検査装置
JP7305585B2 (ja) 2020-03-16 2023-07-10 キオクシア株式会社 検査装置

Also Published As

Publication number Publication date
US20120298879A1 (en) 2012-11-29
US8618513B2 (en) 2013-12-31
JP6097019B2 (ja) 2017-03-15

Similar Documents

Publication Publication Date Title
JP6097019B2 (ja) 絶縁層を介して導電経路を形成するための装置及び方法
JP5183864B2 (ja) 基板をある電位まで帯電させる方法
Bolotnikov et al. Performance characteristics of Frisch-ring CdZnTe detectors
Felix et al. Enhanced degradation in power MOSFET devices due to heavy ion irradiation
Mandić et al. Charge-collection properties of irradiated depleted CMOS pixel test structures
Hiti et al. Charge collection properties in an irradiated pixel sensor built in a thick-film HV-SOI process
CN113490993A (zh) 具有增益元件的带电粒子检测器
Cardoza et al. Single event transients induced by picosecond pulsed X-ray absorption in III–V heterojunction transistors
JP2023500636A (ja) 深接合低利得電子なだれ検出器
Mandić et al. TCT measurements of irradiated strip detectors with a focused laser beam
Sciuto et al. SiC interdigit detectors for post-accelerated ions generated by laser plasma
US20080296496A1 (en) Method and apparatus of wafer surface potential regulation
Ferlet-Cavrois et al. Large SET duration broadening in a fully-depleted SOI technology—Mitigation with body contacts
JP2015534043A (ja) 半導体装置、放射ディテクタ及び製造方法
JP5167043B2 (ja) Pin型検出器及びpin型検出器を備えた荷電粒子ビーム装置
Hara et al. Radiation Resistance of SOI Pixel Devices Fabricated With OKI 0.15$\mu {\rm m} $ FD-SOI Technology
Collins et al. Graphene‐Enhanced Single Ion Detectors for Deterministic Near‐Surface Dopant Implantation in Diamond
Despeisse et al. Hydrogenated amorphous silicon sensor deposited on integrated circuit for radiation detection
Busatto et al. Single-event effects in power MOSFETs during heavy ion irradiations performed after gamma-ray degradation
US7714300B1 (en) High-speed high-efficiency solid-state electron detector
CN111722075B (zh) GaN基HEMT器件潜径迹表征用测试结构及表征方法
JP4346348B2 (ja) 半導体放射線検出器
Vizkelethy et al. Nuclear microprobe investigation of the effects of ionization and displacement damage in vertical, high voltage GaN diodes
JP5697926B2 (ja) 半導体装置
US10228412B2 (en) Semiconductor device and method for testing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160329

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170217

R150 Certificate of patent or registration of utility model

Ref document number: 6097019

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250