JP2012244276A - Source follower circuit - Google Patents

Source follower circuit Download PDF

Info

Publication number
JP2012244276A
JP2012244276A JP2011110186A JP2011110186A JP2012244276A JP 2012244276 A JP2012244276 A JP 2012244276A JP 2011110186 A JP2011110186 A JP 2011110186A JP 2011110186 A JP2011110186 A JP 2011110186A JP 2012244276 A JP2012244276 A JP 2012244276A
Authority
JP
Japan
Prior art keywords
field effect
effect transistor
gate
source
follower circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011110186A
Other languages
Japanese (ja)
Inventor
Kimiyasu Nakao
公泰 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2011110186A priority Critical patent/JP2012244276A/en
Publication of JP2012244276A publication Critical patent/JP2012244276A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a source follower circuit that implements an improved noise characteristic.SOLUTION: The source follower circuit includes: a source follower circuit section comprising field effect transistors (M1, M2); and a current mirror circuit section comprising field effect transistors (M3, M4, M5). Capacitances (C1, C2) are connected to gates of the field effect transistors (M4, M5) in a cross coupling manner to make the current mirror circuit section function as an amplifier.

Description

本発明は、電流源からの雑音特性を改善したソースフォロア回路に関する。   The present invention relates to a source follower circuit with improved noise characteristics from a current source.

従来、ソースフォロア回路は、集積回路内でインピーダンスの異なる2つの回路の接続に用いられている(例えば、特許文献1参照)。図4は、従来のソースフォロア回路の構成例を示す図である。このソースフォロア回路は、差動入力される電界効果型トランジスタM20,M21から構成されるソースフォロア回路部20と、電界効果型トランジスタM22,M23,M24から構成されるカレントミラー回路部21と、を備えている。電界効果型トランジスタM20のゲートは入力端Vin1に接続され、ドレインは電圧源22に接続されている。電界効果型トランジスタM21のゲートは入力端Vin2に接続され、ドレインは電圧源22に接続されている。電界効果型トランジスタM22のゲートおよびドレインは定電流源23に接続され、ソースはグランドに接続されている。電界効果型トランジスタM23のゲートは電界効果型トランジスタM22のゲートおよびドレインに接続され、ドレインは電界効果型トランジスタM20のソースおよび出力端Vout1に接続され、ソースはグランドに接続されている。電界効果型トランジスタM24のゲートは電界効果型トランジスタM22のゲートおよびドレインに接続され、ドレインは電界効果型トランジスタM21のソースおよび出力端Vout2に接続され、ソースはグランドに接続されている。   Conventionally, a source follower circuit is used to connect two circuits having different impedances in an integrated circuit (see, for example, Patent Document 1). FIG. 4 is a diagram illustrating a configuration example of a conventional source follower circuit. This source follower circuit includes a source follower circuit unit 20 configured by differentially input field effect transistors M20 and M21, and a current mirror circuit unit 21 configured by field effect transistors M22, M23, and M24. I have. The field effect transistor M <b> 20 has a gate connected to the input terminal Vin <b> 1 and a drain connected to the voltage source 22. The field effect transistor M <b> 21 has a gate connected to the input terminal Vin <b> 2 and a drain connected to the voltage source 22. The gate and drain of the field effect transistor M22 are connected to the constant current source 23, and the source is connected to the ground. The gate of the field effect transistor M23 is connected to the gate and drain of the field effect transistor M22, the drain is connected to the source and output terminal Vout1 of the field effect transistor M20, and the source is connected to the ground. The gate of the field effect transistor M24 is connected to the gate and drain of the field effect transistor M22, the drain is connected to the source and output terminal Vout2 of the field effect transistor M21, and the source is connected to the ground.

以上のように構成されたソースフォロア回路では、カレントミラー回路部21がソースフォロア回路部20の電界効果型トランジスタM20,M21に一定の駆動電流を流して駆動し、入力端Vin1,Vin2に入力信号が差動入力されると、電界効果型トランジスタM20,M21のソースに接続された出力端Vout1,Vout2から入力信号と同相の電圧が差動出力される。   In the source follower circuit configured as described above, the current mirror circuit unit 21 is driven by supplying a constant drive current to the field effect transistors M20 and M21 of the source follower circuit unit 20, and the input signal is input to the input terminals Vin1 and Vin2. Is differentially input, voltages having the same phase as the input signal are differentially output from the output terminals Vout1 and Vout2 connected to the sources of the field effect transistors M20 and M21.

特開平4−267611号公報JP-A-4-267611

しかしながら、従来のソースフォロア回路においては、電流源として用いるカレントミラー回路部21から雑音が出力端Vout1,Vout2に重畳し、出力信号に雑音の影響が大きく表れてしまう問題がある。   However, in the conventional source follower circuit, there is a problem that noise is superimposed on the output terminals Vout1 and Vout2 from the current mirror circuit unit 21 used as a current source, and the influence of the noise appears greatly in the output signal.

本発明は、かかる点に鑑みてなされたものであり、雑音特性を改善したソースフォロア回路を提供することを目的とする。   The present invention has been made in view of such a point, and an object thereof is to provide a source follower circuit with improved noise characteristics.

本発明のソースフォロア回路は、差動信号が供給される第1および第2の入力端からなる差動入力端と、ゲートが前記第1の入力端に接続され、ドレインが電圧源に接続された第1の電界効果型トランジスタと、ゲートが前記第2の入力端に接続され、ドレインが電圧源に接続された第2の電界効果型トランジスタと、ドレインが定電流原に接続され、ゲート−ドレイン間が接続され、ソースが接地された第3の電界効果型トランジスタと、ゲートが前記第3の電界効果型トランジスタのドレインおよびゲートと接続され、ドレインが前記第1の電界効果型トランジスタのソースに接続され、ソースが接地された第4の電界効果型トランジスタと、ゲートが前記第3の電界効果型トランジスタのドレインおよびゲートと接続され、ドレインが前記第2の電界効果型トランジスタのソースに接続され、ソースが接地された第5の電界効果型トランジスタと、前記第1の電界効果型トランジスタのソースに接続された第1の出力端、および前記第2の電界効果型トランジスタのソースに接続された第2の出力端からなる差動出力端と、前記第1の電界効果型トランジスタのゲートと前記第5の電界効果型トランジスタのゲートとの間に接続された第1の容量と、前記第2の電界効果型トランジスタのゲートと前記第4の電界効果型トランジスタのゲートとの間に接続された第2の容量と、前記第3の電界効果型トランジスタのドレインおよびゲートと前記第4の電界効果型トランジスタのゲートとの間に設けられた第1の抵抗と、前記第3の電界効果型トランジスタのドレインおよびゲートと前記第5の電界効果型トランジスタのゲートとの間に設けられた第2の抵抗と、を具備したことを特徴とする。   In the source follower circuit of the present invention, a differential input terminal composed of first and second input terminals to which a differential signal is supplied, a gate is connected to the first input terminal, and a drain is connected to a voltage source. A first field effect transistor having a gate connected to the second input terminal, a drain connected to a voltage source, a drain connected to a constant current source, and a gate- A third field effect transistor having a drain connected and a source grounded, a gate connected to a drain and a gate of the third field effect transistor, and a drain connected to the source of the first field effect transistor A fourth field effect transistor having a source grounded, a gate connected to the drain and gate of the third field effect transistor, and the drain A fifth field effect transistor connected to the source of the second field effect transistor, the source of which is grounded, a first output terminal connected to the source of the first field effect transistor, and the A differential output terminal composed of a second output terminal connected to the source of the second field effect transistor, and between the gate of the first field effect transistor and the gate of the fifth field effect transistor. A first capacitor connected to the second field effect transistor; a second capacitor connected between the gate of the second field effect transistor and the gate of the fourth field effect transistor; and the third field effect. A first resistor provided between the drain and gate of the type transistor and the gate of the fourth field effect transistor, and the drain and gate of the third field effect transistor. A second resistor provided between the bets and the gate of the fifth field-effect transistor, that provided with the features.

この構成によれば、第1の入力端をカレントミラー回路を構成する第5の電界効果型トランジスタのゲートに対して第1の容量を介して接続し、第2の入力端をカレントミラー回路を構成する第4の電界効果型トランジスタのゲートに対して第2の容量を介して接続したので、第4および第5の電界効果型トランジスタがソース接地型増幅回路として作用し、これによりソースフォロア回路の出力信号のS/N比を改善でき、雑音特性を改善することが可能となる。   According to this configuration, the first input terminal is connected to the gate of the fifth field effect transistor constituting the current mirror circuit via the first capacitor, and the second input terminal is connected to the current mirror circuit. Since the gate of the fourth field-effect transistor to be configured is connected via the second capacitor, the fourth and fifth field-effect transistors function as a source-grounded amplifier circuit, whereby the source follower circuit The S / N ratio of the output signal can be improved, and the noise characteristics can be improved.

上記ソースフォロア回路において、前記第1および第2の抵抗の抵抗値をそれぞれ可変としてもよい。第1の抵抗および第2の容量で構成されるハイパスフィルタが第2の入力端に並列に接続され、第2の抵抗および第1の容量で構成されるハイパスフィルタが第1の入力端に並列に接続され、第1および第2の抵抗の抵抗値を変えることでカットオフ周波数を変化でき、入力信号の周波数に適した値とすることができるため、雑音特性をさらに改善することが可能となる。   In the source follower circuit, the resistance values of the first and second resistors may be variable. A high-pass filter composed of a first resistor and a second capacitor is connected in parallel to the second input terminal, and a high-pass filter composed of the second resistor and the first capacitor is parallel to the first input terminal Since the cut-off frequency can be changed by changing the resistance values of the first and second resistors, the noise characteristics can be further improved. Become.

上記ソースフォロア回路において、前記第1および第2の抵抗は、それぞれ抵抗値の異なる複数の抵抗成分からなり、前記第1の抵抗の各抵抗成分を選択的に前記第4の電界効果型トランジスタのゲートに接続する第1のスイッチと、前記第2の抵抗の各抵抗成分を選択的に前記第5の電界効果型トランジスタのゲートに接続する第2のスイッチと、を備え、1つの集積回路内に設けられるようにしてもよい。   In the source follower circuit, each of the first and second resistors includes a plurality of resistance components having different resistance values, and each of the resistance components of the first resistor is selectively used in the fourth field effect transistor. A first switch connected to the gate; and a second switch that selectively connects each resistance component of the second resistor to the gate of the fifth field effect transistor. May be provided.

本発明によれば、雑音特性を改善したソースフォロア回路を提供することができる。   According to the present invention, a source follower circuit with improved noise characteristics can be provided.

本実施の形態に係るソースフォロア回路の構成図である。It is a block diagram of the source follower circuit which concerns on this Embodiment. 上記ソースフォロア回路と従来のソースフォロア回路とのアンプ特性をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the amplifier characteristic of the said source follower circuit and the conventional source follower circuit. 上記ソースフォロア回路と従来のソースフォロア回路との雑音指数をシミュレーションした結果を示すグラフである。It is a graph which shows the result of having simulated the noise figure of the said source follower circuit and the conventional source follower circuit. 従来のソースフォロア回路の構成図である。It is a block diagram of the conventional source follower circuit.

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は、本発明の一実施の形態に係るソースフォロア回路の構成図である。このソースフォロア回路は、差動入力される電界効果型トランジスタM1,M2から構成されるソースフォロア回路部と、定電流源2および電界効果型トランジスタM3,M4,M5から構成されるカレントミラー回路部と、を備えている。ソースフォロア回路部を構成する一方の電界効果型トランジスタM1のゲートは入力端Vin1に接続され、ドレインは電圧源1に接続され、ソースは出力端Vout1に接続されている。もう一方の電界効果型トランジスタM2のゲートは入力端Vin2に接続され、ドレインは電圧源1に接続され、ソースは出力端Vout2に接続されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a configuration diagram of a source follower circuit according to an embodiment of the present invention. The source follower circuit includes a source follower circuit unit configured by field-effect transistors M1 and M2 that are differentially input, and a current mirror circuit unit configured by a constant current source 2 and field-effect transistors M3, M4, and M5. And. One field effect transistor M1 constituting the source follower circuit section has a gate connected to the input terminal Vin1, a drain connected to the voltage source 1, and a source connected to the output terminal Vout1. The other field effect transistor M2 has a gate connected to the input terminal Vin2, a drain connected to the voltage source 1, and a source connected to the output terminal Vout2.

カレントミラー回路部を構成する電界効果型トランジスタM3のゲートおよびドレインは定電流源2に接続され、ソースはグランドに接続されている。電界効果型トランジスタM4のゲートは抵抗部R1を介して電界効果型トランジスタM3のゲートおよびドレインに接続され、ドレインは電界効果型トランジスタM1のソースおよび出力端Vout1に接続され、ソースはグランドに接続されている。電界効果型トランジスタM5のゲートは抵抗部R2を介して電界効果型トランジスタM3のゲートおよびドレインに接続され、ドレインは電界効果型トランジスタM2のソースおよび出力端Vout2に接続され、ソースはグランドに接続されている。   The field effect transistor M3 constituting the current mirror circuit section has a gate and a drain connected to the constant current source 2 and a source connected to the ground. The gate of the field effect transistor M4 is connected to the gate and drain of the field effect transistor M3 via the resistor R1, the drain is connected to the source and output terminal Vout1 of the field effect transistor M1, and the source is connected to the ground. ing. The gate of the field effect transistor M5 is connected to the gate and drain of the field effect transistor M3 via the resistor R2, the drain is connected to the source and output terminal Vout2 of the field effect transistor M2, and the source is connected to the ground. ing.

抵抗部R1は、抵抗値の異なる抵抗成分R11,R12からなり、電界効果型トランジスタM4のゲートに対してスイッチSW1を介して選択的に接続される。抵抗部R2は、抵抗値の異なる抵抗成分R21,R22からなり、電界効果型トランジスタM5のゲートに対してスイッチSW2を介して選択的に接続される。なお、抵抗部R1における抵抗成分R11と抵抗部R2における抵抗成分R21、抵抗部R1における抵抗成分R12と抵抗部R2における抵抗成分R22とは、それぞれ同一の抵抗値で構成されている。抵抗部R1、R2を可変抵抗器で構成し、スイッチSW1、SW2を電界効果型トランジスタで構成して切り替え可能にしてもよい。   The resistor portion R1 includes resistance components R11 and R12 having different resistance values, and is selectively connected to the gate of the field effect transistor M4 via the switch SW1. The resistance portion R2 includes resistance components R21 and R22 having different resistance values, and is selectively connected to the gate of the field effect transistor M5 via the switch SW2. Note that the resistance component R11 in the resistance portion R1 and the resistance component R21 in the resistance portion R2, and the resistance component R12 in the resistance portion R1 and the resistance component R22 in the resistance portion R2 are configured with the same resistance value. The resistor units R1 and R2 may be configured by variable resistors, and the switches SW1 and SW2 may be configured by field effect transistors to be switchable.

また、ソースフォロア回路の電界効果型トランジスタM1のゲートが容量C2を介して、カレントミラー回路部の電界効果型トランジスタM5のゲートに接続されている。ソースフォロア回路の電界効果型トランジスタM2のゲートが容量C1を介して、カレントミラー回路部の電界効果型トランジスタM4のゲートに接続されている。   The gate of the field effect transistor M1 of the source follower circuit is connected to the gate of the field effect transistor M5 of the current mirror circuit section through the capacitor C2. The gate of the field effect transistor M2 of the source follower circuit is connected to the gate of the field effect transistor M4 of the current mirror circuit section through the capacitor C1.

すなわち、ソースフォロア回路の電界効果型トランジスタM1、M2のゲートと、カレントミラー回路部の電界効果型トランジスタM4、M5のゲートとの間が、それぞれ容量を介してクロス接続されている。これにより、カレントミラー回路部の電界効果型トランジスタM4は、ゲートが入力端Vin2に接続され、ソースが接地されたソース接地型増幅回路を構成し、入力端Vin2に印加される入力信号を増幅し、極性反転させて出力端Vout1へ出力する。同様に、カレントミラー回路部の電界効果型トランジスタM5は、ゲートが入力端Vin1に接続され、ソースが接地されたソース接地型増幅回路を構成し、入力端Vin1に印加される入力信号を増幅し、極性反転させて出力端Vout2へ出力する。   That is, the gates of the field effect transistors M1 and M2 of the source follower circuit and the gates of the field effect transistors M4 and M5 of the current mirror circuit section are cross-connected through the capacitors, respectively. As a result, the field effect transistor M4 of the current mirror circuit section forms a source grounded amplifier circuit whose gate is connected to the input terminal Vin2 and whose source is grounded, and amplifies the input signal applied to the input terminal Vin2. The polarity is inverted and output to the output terminal Vout1. Similarly, the field-effect transistor M5 of the current mirror circuit unit constitutes a source grounded amplifier circuit whose gate is connected to the input terminal Vin1 and whose source is grounded, and amplifies the input signal applied to the input terminal Vin1. The polarity is inverted and output to the output terminal Vout2.

また、入力端Vin1に対して、容量C2と抵抗R2から構成されるハイパスフィルタが接続され、抵抗R2の抵抗成分を切り替えることでハイパスフィルタのカットオフ周波数が変化する。同様に、入力端Vin2に対して、容量C1と抵抗R1から構成されるハイパスフィルタが接続され、抵抗R1の抵抗成分を切り替えることでハイパスフィルタのカットオフ周波数が変化する。   Further, a high-pass filter including a capacitor C2 and a resistor R2 is connected to the input terminal Vin1, and the cutoff frequency of the high-pass filter changes by switching the resistance component of the resistor R2. Similarly, a high-pass filter composed of a capacitor C1 and a resistor R1 is connected to the input terminal Vin2, and the cutoff frequency of the high-pass filter changes by switching the resistance component of the resistor R1.

次に、以上のように構成されたソースフォロア回路の動作について説明する。
ソースフォロア回路の入力端Vin1,Vin2に対して高周波入力信号が差動入力される。電界効果型トランジスタM1,M2には、それぞれゲートに印加された高周波入力信号のゲート電圧に応じたドレイン電流が流れる。このとき、一方のカレントミラー回路部を構成する電界効果型トランジスタM4および他方のカレントミラー回路部を構成する電界効果型トランジスタM5には、電界効果型トランジスタM3と同一電流が流れる。入力端Vin1から電界効果型トランジスタM1のゲートに入力された高周波入力信号は、容量C2を介して、電界効果型トランジスタM5のゲートに入力される。入力端Vin2から電界効果型トランジスタM2のゲートに入力された高周波入力信号は、容量C1を介して、電界効果型トランジスタM4のゲートに入力される。
Next, the operation of the source follower circuit configured as described above will be described.
A high-frequency input signal is differentially input to the input terminals Vin1 and Vin2 of the source follower circuit. A drain current corresponding to the gate voltage of the high-frequency input signal applied to the gate flows through the field effect transistors M1 and M2. At this time, the same current as that of the field effect transistor M3 flows through the field effect transistor M4 constituting one current mirror circuit portion and the field effect transistor M5 constituting the other current mirror circuit portion. A high-frequency input signal input from the input terminal Vin1 to the gate of the field effect transistor M1 is input to the gate of the field effect transistor M5 via the capacitor C2. The high frequency input signal input from the input terminal Vin2 to the gate of the field effect transistor M2 is input to the gate of the field effect transistor M4 via the capacitor C1.

出力端Vout1には、ソースフォロア回路部を構成する電界効果型トランジスタM1から、電界効果型トランジスタM1のゲートへの入力信号と同相の出力信号が出力される。このとき、電界効果型トランジスタM4が入力端Vin2からゲートに印加される高周波入力信号(電界効果型トランジスタM2のゲートへの入力信号)を出力端Vout1へ出力する。   An output signal having the same phase as the input signal to the gate of the field effect transistor M1 is output from the field effect transistor M1 constituting the source follower circuit unit to the output terminal Vout1. At this time, the field effect transistor M4 outputs a high frequency input signal (input signal to the gate of the field effect transistor M2) applied to the gate from the input terminal Vin2 to the output terminal Vout1.

ここで、電界効果トランジスタM1,M2には、高周波入力信号が差動入力されるため、出力端Vout1から出力される出力信号は同位相となる。入力端Vin1から電界効果トランジスタM1のゲートに例えばプラスの入力信号が入力される場合には、入力端Vin2から電界効果トランジスタM2のゲートに入力端Vin1とは逆位相(マイナス)の入力信号が入力される。このとき、電界効果トランジスタM1からは、ゲートへの入力信号と同相の出力信号が出力されるため、出力端Vout1にはプラスの出力信号が出力される。一方、電界効果トランジスタM4からは、ゲートへの入力信号と逆相の出力信号が出力されるため、出力端Vout1にはプラスの増幅された出力信号が出力される。したがって、出力端Vout1には同位相の出力信号が出力されるため、位相が打ち消しあうことなく、利得が1以上の出力信号を得ることができる。   Here, since the high-frequency input signal is differentially input to the field effect transistors M1 and M2, the output signal output from the output terminal Vout1 has the same phase. For example, when a positive input signal is input from the input terminal Vin1 to the gate of the field effect transistor M1, an input signal having a phase opposite to that of the input terminal Vin1 (minus) is input from the input terminal Vin2 to the gate of the field effect transistor M2. Is done. At this time, an output signal in phase with the input signal to the gate is output from the field effect transistor M1, and thus a positive output signal is output to the output terminal Vout1. On the other hand, since an output signal having a phase opposite to that of the input signal to the gate is output from the field effect transistor M4, a positive amplified output signal is output to the output terminal Vout1. Therefore, since an output signal having the same phase is output to the output terminal Vout1, an output signal having a gain of 1 or more can be obtained without canceling the phases.

出力端Vout2には、ソースフォロア回路部を構成する電界効果型トランジスタM2から、電界効果型トランジスタM2のゲートへの入力信号と同相の出力信号が出力される。このとき、電界効果型トランジスタM5が入力端Vin1からゲートに印加される高周波入力信号(電界効果型トランジスタM1のゲートへの入力信号)を出力端Vout2へ出力する。   An output signal in phase with the input signal to the gate of the field effect transistor M2 is output from the field effect transistor M2 constituting the source follower circuit unit to the output terminal Vout2. At this time, the field effect transistor M5 outputs a high frequency input signal (input signal to the gate of the field effect transistor M1) applied to the gate from the input terminal Vin1 to the output terminal Vout2.

このときも、上記同様、例えば入力端Vin1から電界効果トランジスタM1のゲートにプラスの入力信号が入力され、入力端Vin2から電界効果トランジスタM2のゲートに入力端Vin1とは逆位相(マイナス)の入力信号が入力されるとすると、電界効果トランジスタM2からは、ゲートへの入力信号と同相の出力信号が出力されるため、出力端Vout2にはマイナスの出力信号が出力される。一方、電界効果トランジスタM5からは、ゲートへの入力信号と逆相の出力信号が出力されるため、出力端Vout2にはマイナスの増幅された出力信号が出力される。したがって、出力端Vout2には同位相の出力信号が出力されるため、位相が打ち消しあうことなく、利得が1以上の出力信号を得ることができる。   Also at this time, as described above, for example, a positive input signal is input from the input terminal Vin1 to the gate of the field effect transistor M1, and the input terminal Vin2 is input to the gate of the field effect transistor M2 in the opposite phase (minus) to the input terminal Vin1 Assuming that a signal is input, the field effect transistor M2 outputs an output signal in phase with the input signal to the gate, and therefore a negative output signal is output to the output terminal Vout2. On the other hand, since an output signal having a phase opposite to that of the input signal to the gate is output from the field effect transistor M5, a negative amplified output signal is output to the output terminal Vout2. Therefore, since an output signal having the same phase is output to the output terminal Vout2, an output signal having a gain of 1 or more can be obtained without canceling the phases.

このソースフォロア回路では、一方のカレントミラー回路部、他方のカレントミラー回路部にそれぞれ容量C1,C2が追加され、カレントミラー回路部の電界効果型トランジスタM4,M5がアンプ化されている。アンプ化された電界効果型トランジスタM4,M5は、入力端Vin1,Vin2に供給される高周波入力信号を増幅して出力端Vout1,Vout2に印加するので、利得が1以上の出力信号を得ることができる。これにより、出力端Vout1,Vout2から出力される出力信号SのS/N比が高くなり、雑音特性を改善することが可能となる。   In this source follower circuit, capacitors C1 and C2 are added to one current mirror circuit section and the other current mirror circuit section, respectively, and field effect transistors M4 and M5 of the current mirror circuit section are made into amplifiers. Since the amplified field effect transistors M4 and M5 amplify the high frequency input signal supplied to the input terminals Vin1 and Vin2 and apply the amplified signal to the output terminals Vout1 and Vout2, an output signal having a gain of 1 or more can be obtained. it can. Thereby, the S / N ratio of the output signal S output from the output terminals Vout1 and Vout2 is increased, and the noise characteristics can be improved.

また、高周波入力信号の周波数が所定値より高い領域では、抵抗部R1,R2を小さな抵抗値に切り替え、高周波入力信号の周波数が所定値より低い領域では、抵抗部R1,R2を大きな抵抗値に切り替えている。一方のカレントミラー回路部においては、抵抗部R1および容量C1より、RCハイパスフィルタが構成されている。このハイパスフィルタを構成する抵抗部R1の各抵抗成分R11,R12を、スイッチSW1によって、抵抗値の異なる抵抗成分R11,R12に切り替えることにより、RCハイパスフィルタのカットオフ周波数を変更する。   In addition, in the region where the frequency of the high frequency input signal is higher than the predetermined value, the resistance units R1 and R2 are switched to a small resistance value, and in the region where the frequency of the high frequency input signal is lower than the predetermined value, the resistance units R1 and R2 are set to a large resistance value. Switching. In one current mirror circuit section, an RC high-pass filter is configured by the resistor section R1 and the capacitor C1. The cut-off frequency of the RC high-pass filter is changed by switching the resistance components R11 and R12 of the resistance unit R1 constituting the high-pass filter to the resistance components R11 and R12 having different resistance values by the switch SW1.

他方のカレントミラー回路部においても、抵抗部R2および容量C2より、RCハイパスフィルタが構成されている。このハイパスフィルタを構成する抵抗部R2の各抵抗成分R21,R22を、スイッチSW2によって、抵抗値の異なる抵抗成分R21,R22に切り替えることにより、RCハイパスフィルタのカットオフ周波数を変更する。   Also in the other current mirror circuit portion, an RC high pass filter is configured by the resistor portion R2 and the capacitor C2. The cut-off frequency of the RC high-pass filter is changed by switching the resistance components R21 and R22 of the resistance unit R2 constituting the high-pass filter to the resistance components R21 and R22 having different resistance values by the switch SW2.

抵抗部R1および抵抗部R2の抵抗成分の切り替えは同期して実施される。入力端Vin1,Vin2に供給される高周波入力信号の周波数が所定値より高い領域では、抵抗部R1,R2を小さな抵抗成分R11,R21に切り替えることにより、カットオフ周波数を高くする。また、高周波入力信号の周波数が所定値より低い領域では、抵抗部R1,R2を大きな抵抗成分R12,R22に切り替えることにより、カットオフ周波数を低くする。抵抗部R1,R2の抵抗値が大きくなるほど、発生する熱雑音の値は大きくなるが、高域において抵抗部R1,R2の抵抗値を小さくすることにより、熱雑音を抑えることが可能となる。   Switching of the resistance components of the resistance part R1 and the resistance part R2 is performed synchronously. In a region where the frequency of the high-frequency input signal supplied to the input terminals Vin1 and Vin2 is higher than a predetermined value, the cutoff frequency is increased by switching the resistance parts R1 and R2 to small resistance components R11 and R21. In the region where the frequency of the high frequency input signal is lower than a predetermined value, the cutoff frequency is lowered by switching the resistance parts R1, R2 to the large resistance components R12, R22. As the resistance values of the resistance portions R1 and R2 increase, the value of the generated thermal noise increases. However, by reducing the resistance values of the resistance portions R1 and R2 in a high frequency range, it is possible to suppress thermal noise.

次に、本実施の形態に係るソースフォロア回路(図1)と比較例のソースフォロア回路(図4)との特性をシミュレーションした結果を説明する。比較例のソースフォロア回路(図4)は、カレントミラー回路部を構成する電界効果型トランジスタM23,M24が入力端Vin1,Vin2に供給される入力信号に対して増幅回路構成となっていない。   Next, the result of simulating the characteristics of the source follower circuit (FIG. 1) according to the present embodiment and the source follower circuit of the comparative example (FIG. 4) will be described. In the source follower circuit (FIG. 4) of the comparative example, the field effect transistors M23 and M24 constituting the current mirror circuit section do not have an amplifier circuit configuration for the input signal supplied to the input terminals Vin1 and Vin2.

図2は、本実施の形態に係るソースフォロア回路と比較例のソースフォロア回路とのゲイン特性をシミュレーションした結果を示すグラフである。このグラフにおける縦軸は電圧利得[dB]、横軸は入力信号周波数[Hz]である。本実施の形態に係るソースフォロア回路のゲイン特性はプロット点が四角(□)で表わされ、比較例のソースフォロア回路のゲイン特性はプロット点が丸(○)で表わされている。また、入力信号周波数100M〜200M[Hz]の間における2点鎖線は、本実施の形態に係るソースフォロア回路において抵抗値を切り替えた地点である抵抗値切替点を示している。なお、抵抗値切替点より左側の領域は、入力端Vin1,Vin2に供給される高周波入力信号の周波数が所定値より低い領域となり、抵抗部R1,R2の各抵抗成分のうち大きい方の抵抗成分R12,R22が投入されている。また、抵抗値切替点より右側の領域は、入力端Vin1,Vin2に供給される高周波入力信号の周波数が所定値より高い領域となり、抵抗部R1,R2の各抵抗成分のうち小さいほうの抵抗成分R11,R21が投入されている。シミュレーションの結果、本実施の形態に係るソースフォロア回路と、比較例のソースフォロア回路とでは、ゲイン特性に変化がないことを確認した。したがって、本実施の形態に係るソースフォロア回路は、従来と同等のゲイン特性を実現している。   FIG. 2 is a graph showing a result of simulating gain characteristics of the source follower circuit according to the present embodiment and the source follower circuit of the comparative example. In this graph, the vertical axis represents voltage gain [dB], and the horizontal axis represents input signal frequency [Hz]. In the gain characteristics of the source follower circuit according to the present embodiment, the plot points are represented by squares (□), and the gain characteristics of the source follower circuit of the comparative example are represented by circles (◯). Further, a two-dot chain line between the input signal frequencies of 100 M to 200 M [Hz] indicates a resistance value switching point that is a point where the resistance value is switched in the source follower circuit according to the present embodiment. The region on the left side of the resistance value switching point is a region where the frequency of the high-frequency input signal supplied to the input terminals Vin1 and Vin2 is lower than a predetermined value, and the larger resistance component among the resistance components of the resistor units R1 and R2. R12 and R22 are input. The region on the right side of the resistance value switching point is a region in which the frequency of the high-frequency input signal supplied to the input terminals Vin1 and Vin2 is higher than a predetermined value, and the smaller resistance component among the resistance components of the resistor units R1 and R2. R11 and R21 are input. As a result of simulation, it was confirmed that there was no change in gain characteristics between the source follower circuit according to the present embodiment and the source follower circuit of the comparative example. Therefore, the source follower circuit according to the present embodiment achieves gain characteristics equivalent to those of the conventional one.

図3は、本実施の形態に係るソースフォロア回路と比較例のソースフォロア回路との雑音指数をシミュレーションした結果を示すグラフである。このグラフにおける縦軸はノイズの強さ[dB]、横軸は入力信号周波数[Hz]である。本実施の形態に係るソースフォロア回路の雑音特性はプロット点が四角(□)で表わされ、比較例のソースフォロア回路の雑音特性はプロット点が丸(○)で表わされている。また、入力信号周波数100M〜200M[Hz]の間における2点鎖線は、本実施の形態に係るソースフォロア回路において抵抗値を切り替えた地点である抵抗値切替点を示している。シミュレーションの結果、本実施の形態に係るソースフォロア回路は、出力端から出力される出力信号に含まれるノイズ強度が、比較例のソースフォロア回路より十分に弱くなっていることが確認でき、雑音特性が改善されることが判明した。   FIG. 3 is a graph showing the result of simulating the noise figure of the source follower circuit according to the present embodiment and the source follower circuit of the comparative example. In this graph, the vertical axis represents noise intensity [dB], and the horizontal axis represents input signal frequency [Hz]. In the noise characteristics of the source follower circuit according to the present embodiment, the plotted points are represented by squares (□), and the noise characteristics of the source follower circuit of the comparative example are represented by circles (◯). Further, a two-dot chain line between the input signal frequencies of 100 M to 200 M [Hz] indicates a resistance value switching point that is a point where the resistance value is switched in the source follower circuit according to the present embodiment. As a result of simulation, it can be confirmed that the noise intensity included in the output signal output from the output terminal of the source follower circuit according to the present embodiment is sufficiently weaker than that of the source follower circuit of the comparative example. Was found to be improved.

以上説明したように、本実施の形態に係るソースフォロア回路においては、カレントミラー回路部を構成する電界効果型トランジスタM4,M5をアンプ化するとともに、電界効果型トランジスタM4,M5のゲートにクロスカップルに容量C1,C2を接続したので、雑音特性を改善することが可能となる。また、カレントミラー回路部を構成する電界効果型トランジスタM4,M5のゲートを抵抗R1,R2を介して電界効果型トランジスタM3のドレインおよびゲートに接続し、容量C1,C2および抵抗R1,R2でハイパスフィルタを構成し、抵抗R1,R2の抵抗値を入力周波数に応じて切り替え可能にしたので、少なくとも抵抗値を小さくする高域での雑音改善効果を期待できる。   As described above, in the source follower circuit according to the present embodiment, the field effect transistors M4 and M5 constituting the current mirror circuit section are made into amplifiers and the gates of the field effect transistors M4 and M5 are cross-coupled. Since the capacitors C1 and C2 are connected to each other, the noise characteristics can be improved. Further, the gates of the field effect transistors M4 and M5 constituting the current mirror circuit section are connected to the drain and gate of the field effect transistor M3 through the resistors R1 and R2, and high-pass is performed by the capacitors C1 and C2 and the resistors R1 and R2. Since the filter is configured so that the resistance values of the resistors R1 and R2 can be switched in accordance with the input frequency, at least a noise improvement effect in a high frequency range where the resistance value is reduced can be expected.

なお、本発明は上記実施の形態に限定されず、さまざまに変更して実施可能である。上記実施の形態において、添付図面に図示されている大きさや形状などについては、これに限定されず、本発明の効果を発揮する範囲内で適宜変更が可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施可能である。   In addition, this invention is not limited to the said embodiment, It can implement variously. In the above-described embodiment, the size, shape, and the like illustrated in the accompanying drawings are not limited thereto, and can be appropriately changed within a range in which the effect of the present invention is exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention.

1 電圧源
2 定電流源
M1〜M5 電界効果型トランジスタ
C1,C2 容量
R1,R2 抵抗部
R11,R12,R21,R22 抵抗成分
SW1,SW2 スイッチ
20 ソースフォロア回路部
21 カレントミラー回路部
22 電圧源
23 定電流源
M20〜M24 電界効果型トランジスタ
DESCRIPTION OF SYMBOLS 1 Voltage source 2 Constant current source M1-M5 Field effect type transistor C1, C2 Capacitance R1, R2 Resistance part R11, R12, R21, R22 Resistance component SW1, SW2 Switch 20 Source follower circuit part 21 Current mirror circuit part 22 Voltage source 23 Constant current source M20 to M24 Field effect transistor

Claims (3)

差動信号が供給される第1および第2の入力端からなる差動入力端と、
ゲートが前記第1の入力端に接続され、ドレインが電圧源に接続された第1の電界効果型トランジスタと、
ゲートが前記第2の入力端に接続され、ドレインが電圧源に接続された第2の電界効果型トランジスタと、
ドレインが定電流原に接続され、ゲート−ドレイン間が接続され、ソースが接地された第3の電界効果型トランジスタと、
ゲートが前記第3の電界効果型トランジスタのドレインおよびゲートと接続され、ドレインが前記第1の電界効果型トランジスタのソースに接続され、ソースが接地された第4の電界効果型トランジスタと、
ゲートが前記第3の電界効果型トランジスタのドレインおよびゲートと接続され、ドレインが前記第2の電界効果型トランジスタのソースに接続され、ソースが接地された第5の電界効果型トランジスタと、
前記第1の電界効果型トランジスタのソースに接続された第1の出力端、および前記第2の電界効果型トランジスタのソースに接続された第2の出力端からなる差動出力端と、
前記第1の電界効果型トランジスタのゲートと前記第5の電界効果型トランジスタのゲートとの間に接続された第1の容量と、
前記第2の電界効果型トランジスタのゲートと前記第4の電界効果型トランジスタのゲートとの間に接続された第2の容量と、
前記第3の電界効果型トランジスタのドレインおよびゲートと前記第4の電界効果型トランジスタのゲートとの間に設けられた第1の抵抗と、
前記第3の電界効果型トランジスタのドレインおよびゲートと前記第5の電界効果型トランジスタのゲートとの間に設けられた第2の抵抗と、
を具備したことを特徴とするソースフォロア回路。
A differential input terminal comprising first and second input terminals to which a differential signal is supplied;
A first field effect transistor having a gate connected to the first input terminal and a drain connected to a voltage source;
A second field effect transistor having a gate connected to the second input terminal and a drain connected to a voltage source;
A third field effect transistor having a drain connected to a constant current source, a gate-drain connected, and a source grounded;
A fourth field effect transistor having a gate connected to the drain and gate of the third field effect transistor, a drain connected to the source of the first field effect transistor, and a source grounded;
A fifth field effect transistor having a gate connected to the drain and gate of the third field effect transistor, a drain connected to the source of the second field effect transistor, and a source grounded;
A differential output terminal comprising a first output terminal connected to a source of the first field effect transistor and a second output terminal connected to a source of the second field effect transistor;
A first capacitor connected between a gate of the first field effect transistor and a gate of the fifth field effect transistor;
A second capacitor connected between the gate of the second field effect transistor and the gate of the fourth field effect transistor;
A first resistor provided between a drain and a gate of the third field effect transistor and a gate of the fourth field effect transistor;
A second resistor provided between the drain and gate of the third field effect transistor and the gate of the fifth field effect transistor;
A source follower circuit comprising:
前記第1および第2の抵抗の抵抗値がそれぞれ可変であることを特徴とする請求項1記載のソースフォロア回路。   The source follower circuit according to claim 1, wherein resistance values of the first and second resistors are variable. 前記第1および第2の抵抗は、それぞれ抵抗値の異なる複数の抵抗成分からなり、
前記第1の抵抗の各抵抗成分を選択的に前記第4の電界効果型トランジスタのゲートに接続する第1のスイッチと、前記第2の抵抗の各抵抗成分を選択的に前記第5の電界効果型トランジスタのゲートに接続する第2のスイッチと、を備え、
1つの集積回路内に設けられることを特徴とする請求項2記載のソースフォロア回路。
The first and second resistors are each composed of a plurality of resistance components having different resistance values,
A first switch that selectively connects each resistance component of the first resistor to a gate of the fourth field effect transistor; and a fifth switch that selectively selects each resistance component of the second resistor. A second switch connected to the gate of the effect transistor,
3. The source follower circuit according to claim 2, wherein the source follower circuit is provided in one integrated circuit.
JP2011110186A 2011-05-17 2011-05-17 Source follower circuit Withdrawn JP2012244276A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011110186A JP2012244276A (en) 2011-05-17 2011-05-17 Source follower circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011110186A JP2012244276A (en) 2011-05-17 2011-05-17 Source follower circuit

Publications (1)

Publication Number Publication Date
JP2012244276A true JP2012244276A (en) 2012-12-10

Family

ID=47465543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011110186A Withdrawn JP2012244276A (en) 2011-05-17 2011-05-17 Source follower circuit

Country Status (1)

Country Link
JP (1) JP2012244276A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107896096A (en) * 2017-11-30 2018-04-10 成都聚利中宇科技有限公司 Sampling hold circuit front-end wideband amplifier
CN115951750A (en) * 2023-02-13 2023-04-11 集益威半导体(上海)有限公司 Voltage buffer based on source follower

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107896096A (en) * 2017-11-30 2018-04-10 成都聚利中宇科技有限公司 Sampling hold circuit front-end wideband amplifier
CN115951750A (en) * 2023-02-13 2023-04-11 集益威半导体(上海)有限公司 Voltage buffer based on source follower

Similar Documents

Publication Publication Date Title
JP4991785B2 (en) Semiconductor integrated circuit device
US7368987B2 (en) Circuit configuration having a feedback operational amplifier
Safari et al. A low power current controllable single-input three-output current-mode filter using MOS transistors only
JP5868885B2 (en) Variable gain amplifier circuit
JP4193066B2 (en) Wireless filter circuit and noise reduction method
US9391569B2 (en) Multi-stage switched-capacitor DC blocking circuit for audio frontend
TWI547125B (en) Linear equalizer and method thereof
JP6212307B2 (en) Instrumentation amplifier based on multi-output transconductance amplifier
US9503052B1 (en) Frequency selective circuit
WO2015067172A1 (en) Clock and data drivers with enhanced transconductance and suppressed output common-mode
JP2012244276A (en) Source follower circuit
JP4907395B2 (en) Variable gain amplifier circuit
JP2012114914A5 (en)
Ettaghzouti et al. A novel low-voltage low-power CCII based on super class AB CMOS OTA cells and filter application
CN111541433B (en) Transconductance operational amplification circuit and filter circuit
JP2007060069A (en) Differential output circuit
JP2016220104A (en) Changeover circuit of electronic circuit including amplification means and electronic circuit
JP6470213B2 (en) Variable gain amplifier
JP2016096497A (en) Equalizer circuit and semiconductor integrated device
US9419587B1 (en) Method and apparatus to reconfigure a filter
Sadr A novel approach to the linearization of the differential transconductors
Di Carlo et al. A novel LV LP CMOS internal topology of CCII+ and its application in current-mode integrated circuits
JP2007336476A (en) Amplifier and amplifier circuit using the same
Kumaravel et al. A current steering positive feedback improved recycling folded cascode OTA
JP6824134B2 (en) Variable band amplifier

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805