JP2012244216A - Tuning circuit - Google Patents

Tuning circuit Download PDF

Info

Publication number
JP2012244216A
JP2012244216A JP2011109181A JP2011109181A JP2012244216A JP 2012244216 A JP2012244216 A JP 2012244216A JP 2011109181 A JP2011109181 A JP 2011109181A JP 2011109181 A JP2011109181 A JP 2011109181A JP 2012244216 A JP2012244216 A JP 2012244216A
Authority
JP
Japan
Prior art keywords
capacitor
frequency
inductor
tuning circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011109181A
Other languages
Japanese (ja)
Inventor
Masaki Yamamoto
正喜 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2011109181A priority Critical patent/JP2012244216A/en
Publication of JP2012244216A publication Critical patent/JP2012244216A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a tuning circuit that has an image trap circuit exhibiting a satisfactory attenuation characteristic over a wide frequency band.SOLUTION: The tuning circuit includes: a first inductor (L1); a second inductor (L2); a third inductor (L3); a first variable capacitive element (Cdi1) having one end connected to an end of the third inductor (L3) and having a variable capacitance depending on a desired tuning frequency; a first capacitor (C1) having one end connected to an input end and the other end connected to the end of the third inductor (L3); a second capacitor (C2) connected between the other end of the first variable capacitive element (Cdi1) and a ground; and a third capacitor (C3) connected between a middle point (A) dividing the second inductor (L2) into two inductors (L2a, L2b) and the junction of the first variable capacitive element (Cdi1) and the second capacitor (C2).

Description

本発明は、希望チャンネルのイメージ周波数成分を抑圧可能なイメージトラップ回路を含む同調回路に関する。   The present invention relates to a tuning circuit including an image trap circuit capable of suppressing an image frequency component of a desired channel.

例えば、スーパーヘテロダイン方式の受信機においては、局部発振周波数より中間周波数分高い位置の周波数(この周波数をイメージ周波数と呼ぶ)の信号は、周波数混合回路によって受信周波数と同じ中間周波数に変換されるので、受信妨害の原因になる。したがって、TVチューナの入力同調回路にトラップ回路を設けて、イメージ周波数の信号を除去するイメージ妨害対策が必要となる(例えば、特許文献1参照)。   For example, in a superheterodyne receiver, a signal at a frequency higher than the local oscillation frequency by an intermediate frequency (this frequency is called an image frequency) is converted to the same intermediate frequency as the reception frequency by the frequency mixing circuit. Cause reception interference. Therefore, it is necessary to provide a countermeasure against image disturbance by removing a signal having an image frequency by providing a trap circuit in the input tuning circuit of the TV tuner (see, for example, Patent Document 1).

図9にイメージ周波数成分を減衰させるイメージトラップ回路が形成配置されたTVチューナ用の同調回路の構成例を示す。図9に示される同調回路11は、同調用のバラクタダイオード11aと、バラクタダイオード11aに対して高周波的に並列接続されると共にそれぞれが直列接続されたコイル11b〜11eと、コイル11c、11dに並列接続されたダイオード11fとを有する。   FIG. 9 shows a configuration example of a tuning circuit for a TV tuner in which an image trap circuit for attenuating image frequency components is formed and arranged. The tuning circuit 11 shown in FIG. 9 is parallel to the tuning varactor diode 11a, the coils 11b to 11e that are connected in parallel to the varactor diode 11a in high frequency and are connected in series, and the coils 11c and 11d. And a connected diode 11f.

コイル11eは、コンデンサ11gによって高周波的に接地されている。コイル11c、11dの接続点にはテレビジョン信号が入力され、バラクタダイオード11aのカソードとコイル11bとの接続点が同調回路11の出力端となる。コイル11eとコンデンサ11gとの接続点は抵抗11hによって接地され、抵抗11iによって電源端子Bに接続されている。電源端子Bには所定電圧が印加され、抵抗11h、11iによって分圧されたバイアス電圧がコイル11e、11d、11cを介してダイオード11fのアノードに印加される。ダイオード11fのカソードはバンド切替端子Swに接続されている。バンド切替端子Swにはハイレベル又はローレベルの切替電圧が印加される。バラクタダイオード11aのカソードはコイル11bを介して同調電圧端子Tuに接続されている。同調電圧端子Tuには同調電圧が印加される。   The coil 11e is grounded at a high frequency by a capacitor 11g. A television signal is input to a connection point between the coils 11c and 11d, and a connection point between the cathode of the varactor diode 11a and the coil 11b is an output terminal of the tuning circuit 11. A connection point between the coil 11e and the capacitor 11g is grounded by a resistor 11h and is connected to the power supply terminal B by a resistor 11i. A predetermined voltage is applied to the power supply terminal B, and a bias voltage divided by the resistors 11h and 11i is applied to the anode of the diode 11f via the coils 11e, 11d, and 11c. The cathode of the diode 11f is connected to the band switching terminal Sw. A high-level or low-level switching voltage is applied to the band switching terminal Sw. The cathode of the varactor diode 11a is connected to the tuning voltage terminal Tu via the coil 11b. A tuning voltage is applied to the tuning voltage terminal Tu.

同調回路11と後段のRF増幅回路とは、結合用のバラクタダイオード12によって結合される。バラクタダイオード12のカソードはバラクタダイオード11aのカソードに接続され、バラクタダイオード12のアノードは抵抗13を介してコイル11c、11dの接続点に接続されている。つまり、バラクタダイオード12のアノードにもバイアス電圧が印加される。コイル11c、11dの接続点とバラクタダイオード12のアノードとの間にはコンデンサ14が接続され、スイッチダイオード11fのカソードとバラクタダイオード12のアノードとの間にはコンデンサ15が接続されている。これにより、コンデンサ15はコイル11d、11eの接続点に高周波的に接続される。   The tuning circuit 11 and the subsequent RF amplifier circuit are coupled by a coupling varactor diode 12. The cathode of the varactor diode 12 is connected to the cathode of the varactor diode 11a, and the anode of the varactor diode 12 is connected to the connection point of the coils 11c and 11d via the resistor 13. That is, a bias voltage is also applied to the anode of the varactor diode 12. A capacitor 14 is connected between the connection point of the coils 11c and 11d and the anode of the varactor diode 12, and a capacitor 15 is connected between the cathode of the switch diode 11f and the anode of the varactor diode 12. As a result, the capacitor 15 is connected to the connection point of the coils 11d and 11e at a high frequency.

VHF帯のハイバンドのテレビジョン信号を受信する場合、バンド切替端子Swにローレベルの切替電圧を印加するとダイオード11fがオンになって、同調回路11は図10の等価回路で示される状態となる。コイル11jは、図9におけるコイル11c、11dが並列接続された構成を示す。一方、VHF帯のローバンドのテレビジョン信号を受信する場合、バンド切替端子Swにハイレベルの切替電圧を印加するとダイオード11fがオフとなって、同調回路11は図11の等価回路で示される状態となる。この同調回路11において、コンデンサ14やコンデンサ15を含んで構成される共振回路がイメージトラップ回路として機能する。   When a high-band television signal in the VHF band is received, when a low-level switching voltage is applied to the band switching terminal Sw, the diode 11f is turned on, and the tuning circuit 11 is in the state shown by the equivalent circuit in FIG. . The coil 11j shows a configuration in which the coils 11c and 11d in FIG. 9 are connected in parallel. On the other hand, when receiving a low-band television signal in the VHF band, when a high-level switching voltage is applied to the band switching terminal Sw, the diode 11f is turned off, and the tuning circuit 11 is in the state shown by the equivalent circuit in FIG. Become. In the tuning circuit 11, a resonance circuit including the capacitor 14 and the capacitor 15 functions as an image trap circuit.

特開2003−133914号公報JP 2003-133914 A

ところで、上述した同調回路11は、受信するテレビジョン信号の周波数帯域がVHF帯のハイバンドであるかVHF帯のローバンドであるかに応じて2種類の回路構成を切り替え、イメージトラップ回路の共振周波数を変えることでそれぞれの受信周波数帯域に対応するイメージ周波数成分の減衰を可能にしている。しかしながら、VHF帯のハイバンドを受信する場合とVHF帯のローバンドを受信する場合とでイメージトラップ回路の減衰特性は概ね固定されているため、広い周波数帯域の全体においてイメージ周波数成分の適切な減衰を実現できない。   By the way, the tuning circuit 11 described above switches between two types of circuit configurations depending on whether the frequency band of the received television signal is the high band of the VHF band or the low band of the VHF band, and the resonance frequency of the image trap circuit. The image frequency component corresponding to each reception frequency band can be attenuated by changing. However, since the attenuation characteristics of the image trap circuit are generally fixed when receiving the high band of the VHF band and when receiving the low band of the VHF band, appropriate attenuation of the image frequency components over the entire wide frequency band. Cannot be realized.

本発明はかかる点に鑑みてなされたものであり、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することを目的とする。   The present invention has been made in view of the above points, and an object of the present invention is to provide a tuning circuit including an image trap circuit that exhibits good attenuation characteristics in a wide frequency band.

本発明の同調回路は、一端が入力端に接続された第1インダクタと、一端が前記第1インダクタの他端に接続され、他端がグランドに接続された第2インダクタと、一端が前記第1インダクタの他端に接続された第3インダクタと、一端が前記第3インダクタの他端に接続され、希望同調周波数に応じて容量が切り替えられる第1可変容量素子と、一端が前記入力端に接続され、他端が前記第3インダクタの他端に接続された第1キャパシタと、前記第1可変容量素子の他端とグランドとの間に接続された第2キャパシタと、前記第2インダクタを2つのインダクタに分割する中点と、前記第1可変容量素子及び前記第2キャパシタの接続点との間に接続された第3キャパシタと、を具備したことを特徴とする。   The tuning circuit of the present invention includes a first inductor having one end connected to the input end, a second inductor having one end connected to the other end of the first inductor and the other end connected to the ground, and one end connected to the first inductor. A third inductor connected to the other end of the one inductor, a first variable capacitance element whose one end is connected to the other end of the third inductor and whose capacitance is switched according to a desired tuning frequency, and one end connected to the input end A first capacitor connected at the other end to the other end of the third inductor, a second capacitor connected between the other end of the first variable capacitance element and the ground, and the second inductor. And a third capacitor connected between a midpoint that is divided into two inductors and a connection point between the first variable capacitance element and the second capacitor.

この構成によれば、第3キャパシタが第1可変容量素子の他端に接続されているため、第1可変容量素子のインピーダンス値に応じて第3キャパシタの他の回路要素との結合の疎密を変化させることができる。これにより、イメージトラップ回路のトラップ周波数を受信周波数帯域に応じて変化させることが可能になり、イメージ周波数成分の良好な減衰特性を実現できる。また、第2インダクタと第2キャパシタとによる直並列型の共振回路によって、高域側受信時におけるトラップ周波数の減衰量を増大させることが可能になる。このため、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することができる。   According to this configuration, since the third capacitor is connected to the other end of the first variable capacitance element, the density of coupling with other circuit elements of the third capacitor is reduced according to the impedance value of the first variable capacitance element. Can be changed. As a result, the trap frequency of the image trap circuit can be changed according to the reception frequency band, and a good attenuation characteristic of the image frequency component can be realized. Further, the amount of attenuation of the trap frequency at the time of reception on the high frequency side can be increased by the series-parallel resonance circuit including the second inductor and the second capacitor. Therefore, it is possible to provide a tuning circuit including an image trap circuit that exhibits good attenuation characteristics in a wide frequency band.

本発明の同調回路において、前記第1可変容量素子の一端と前記第3インダクタの他端との接続点と、前記第1キャパシタの他端との間に接続された第2可変容量素子を備えても良い。   The tuning circuit of the present invention includes a second variable capacitance element connected between a connection point between one end of the first variable capacitance element and the other end of the third inductor, and the other end of the first capacitor. May be.

本発明の同調回路において、UHF帯域のテレビジョン信号を受信するテレビジョンチューナの入力同調回路であっても良い。   The tuning circuit of the present invention may be an input tuning circuit of a television tuner that receives a television signal in the UHF band.

本発明によれば、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the tuning circuit provided with the image trap circuit which shows a favorable attenuation | damping characteristic in a wide frequency band can be provided.

本実施の形態に係る同調回路を示す回路図である。It is a circuit diagram which shows the tuning circuit which concerns on this Embodiment. 同調回路の同調周波数とバラクタダイオードの容量値との関係、及び同調回路の同調周波数とキャパシタの容量値との関係を示す特性図である。It is a characteristic figure which shows the relationship between the tuning frequency of a tuning circuit, and the capacitance value of a varactor diode, and the relationship between the tuning frequency of a tuning circuit, and the capacitance value of a capacitor. 同調回路の同調周波数とバラクタダイオードのインピーダンスとの関係、及び同調回路の同調周波数とキャパシタのインピーダンスとの関係を示す特性図である。It is a characteristic figure which shows the relationship between the tuning frequency of a tuning circuit, and the impedance of a varactor diode, and the relationship between the tuning frequency of a tuning circuit, and the impedance of a capacitor. UHF帯域の低域側受信時における同調回路の特性シミュレーション結果を示す特性図である。It is a characteristic view which shows the characteristic simulation result of the tuning circuit at the time of the low frequency side reception of a UHF band. UHF帯域の中間域受信時における同調回路の特性シミュレーション結果を示す特性図である。It is a characteristic view which shows the characteristic simulation result of the tuning circuit at the time of the mid-range reception of a UHF band. UHF帯域の高域側受信時における同調回路の特性シミュレーション結果を示す特性図である。It is a characteristic view which shows the characteristic simulation result of the tuning circuit at the time of the high frequency side reception of a UHF band. 本実施の形態に係る同調回路、第1比較例、第2比較例のトラップ位置の周波数特性を示す特性図である。It is a characteristic view which shows the frequency characteristic of the trap position of the tuning circuit which concerns on this Embodiment, a 1st comparative example, and a 2nd comparative example. 本実施の形態に係る同調回路、第1比較例、第2比較例のイメージ周波数の減衰特性を示す特性図である。It is a characteristic view which shows the attenuation characteristic of the image frequency of the tuning circuit which concerns on this Embodiment, a 1st comparative example, and a 2nd comparative example. イメージトラップ回路が形成配置された同調回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the tuning circuit by which the image trap circuit was formed and arranged. VHF帯ハイバンドのテレビジョン信号を受信する場合の同調回路の等価回路図である。FIG. 5 is an equivalent circuit diagram of a tuning circuit when receiving a VHF band high-band television signal. VHF帯ローバンドのテレビジョン信号を受信する場合の同調回路の等価回路図である。It is an equivalent circuit diagram of a tuning circuit when receiving a VHF band low band television signal.

以下、本発明の実施の形態について添付図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は一実施の形態に係るテレビジョンチューナの同調回路を示す回路図である。本実施の形態に係る同調回路1は、複数のインダクタ、キャパシタなどを含み、希望チャンネルの信号周波数に同調可能に構成されている。本実施の形態において、同調回路1は、テレビジョン信号を受信するアンテナ2から出力されるテレビジョン信号(RF信号)を増幅するRF増幅回路3の前段に配置されている。ここでは、UHF帯域(300MHz〜3000MHz、代表的には470MHz〜770MHz)のテレビジョン信号に同調可能な同調回路1を示すが、同調回路1の対象となる信号はテレビジョン信号に限られず、同調回路1の対象となる周波数帯域はUHF帯域に限られない。   FIG. 1 is a circuit diagram showing a tuning circuit of a television tuner according to an embodiment. The tuning circuit 1 according to the present embodiment includes a plurality of inductors, capacitors, and the like, and is configured to be tuned to a signal frequency of a desired channel. In the present embodiment, the tuning circuit 1 is disposed in front of an RF amplifier circuit 3 that amplifies a television signal (RF signal) output from an antenna 2 that receives a television signal. Here, a tuning circuit 1 that can be tuned to a television signal in the UHF band (300 MHz to 3000 MHz, typically 470 MHz to 770 MHz) is shown, but the signal that is the target of the tuning circuit 1 is not limited to the television signal. The frequency band targeted for the circuit 1 is not limited to the UHF band.

同調回路1は、一端がアンテナ2の給電ポイント側となる入力端P1にキャパシタC4を介して接続されたインダクタL1と、一端がインダクタL1の他端に接続され、他端が接地(グランドに接続)されたインダクタL2と、一端がインダクタL1の他端に接続されたインダクタL3と、インダクタL3の他端を接地するインダクタL4と、アノードがインダクタL3の他端に接続され、カソードがキャパシタC2を介して高周波的に接地された可変容量素子であるバラクタダイオードCdi1とを有する。インダクタL3の他端とバラクタダイオードCdi1のアノードとの接続点には可変容量素子であるバラクタダイオードCdi2のアノードが接続されている。バラクタダイオードCdi2のカソードはキャパシタC5を介して出力端P2に接続されている。   The tuning circuit 1 has one end connected to an input end P1 that is on the feeding point side of the antenna 2 via a capacitor C4, one end connected to the other end of the inductor L1, and the other end grounded (connected to ground). ) Inductor L2, inductor L3 having one end connected to the other end of inductor L1, inductor L4 grounding the other end of inductor L3, anode connected to the other end of inductor L3, and cathode connected to capacitor C2. And a varactor diode Cdi1 which is a variable capacitance element grounded in high frequency. The anode of the varactor diode Cdi2 that is a variable capacitance element is connected to the connection point between the other end of the inductor L3 and the anode of the varactor diode Cdi1. The cathode of the varactor diode Cdi2 is connected to the output terminal P2 via the capacitor C5.

バラクタダイオードCdi1のカソードは抵抗R1を介して端子T1と接続され、もう一方のバラクタダイオードCdi2のカソードは抵抗R2を介して端子T1と接続されている。バラクタダイオードCdi1の容量値が端子T1に印加される同調電圧Vtuに応じて変化することで同調周波数を選択可能になっている。   The cathode of the varactor diode Cdi1 is connected to the terminal T1 via the resistor R1, and the cathode of the other varactor diode Cdi2 is connected to the terminal T1 via the resistor R2. The tuning frequency can be selected by changing the capacitance value of the varactor diode Cdi1 according to the tuning voltage Vtu applied to the terminal T1.

同調回路1は、インダクタL1の一端とキャパシタC5の他端との間を接続するキャパシタC1を有する。キャパシタC1は、他の構成要素(L1,L3,Cdi2,C5等)と共にトラップ回路を構成する。   The tuning circuit 1 includes a capacitor C1 that connects between one end of the inductor L1 and the other end of the capacitor C5. The capacitor C1 forms a trap circuit together with other components (L1, L3, Cdi2, C5, etc.).

同調回路1は、バラクタダイオードCdi1のカソードと、インダクタL2の中点とをキャパシタC3を介して結合している。より具体的には、キャパシタC3は、インダクタL2を2つのインダクタL2a、L2bに分割する中点(ノードA)、及び、バラクタダイオードCdi1とキャパシタC2との接続点(ノードB)に接続されている。キャパシタC3は、同調回路1においてイメージトラップ回路を構成するC1と並列に接続されており、バラクタダイオードCdi1のインピーダンスに応じて、信号ライン側/GND側との結合度が変化する。高域側では、キャパシタC3の信号ライン側への結合度が疎結合となり、低域側ではキャパシタC3の信号ライン側への結合度が密結合となる。なお、インダクタL2の中点は、単にインダクタL2を2つに分ける分割点を意味するにすぎない。つまり、中点は、インダクタンスを2等分する点でなくとも良い。また、2つのインダクタL2a、L2bは、それぞれ独立した別体のインダクタであっても良い。   In the tuning circuit 1, the cathode of the varactor diode Cdi1 and the midpoint of the inductor L2 are coupled via a capacitor C3. More specifically, the capacitor C3 is connected to a midpoint (node A) that divides the inductor L2 into two inductors L2a and L2b, and a connection point (node B) between the varactor diode Cdi1 and the capacitor C2. . The capacitor C3 is connected in parallel with C1 constituting the image trap circuit in the tuning circuit 1, and the degree of coupling with the signal line side / GND side changes according to the impedance of the varactor diode Cdi1. On the high band side, the coupling degree of the capacitor C3 to the signal line side is loose coupling, and on the low band side, the coupling degree of the capacitor C3 to the signal line side is tight coupling. The midpoint of the inductor L2 simply means a dividing point that divides the inductor L2 into two. That is, the midpoint does not have to be a point that divides the inductance into two equal parts. Further, the two inductors L2a and L2b may be independent separate inductors.

このような同調回路1をUHF帯域の高域側に同調させる場合、バラクタダイオードCdi1のカソードには端子T1を通じて高電圧を印加する。その結果、バラクタダイオードCdi1の容量値は小さくなり同調回路1の共振周波数(同調周波数)が大きくなるため、同調回路1はUHF帯域の高域側に同調される。同調回路1をUHF帯域の低域側に同調させる場合、バラクタダイオードCdi1のカソードには端子T1を通じて低電圧を印加する。その結果、バラクタダイオードCdi1の容量値は大きくなり同調回路1の共振周波数(同調周波数)が小さくなるため、同調回路1はUHF帯域の低域側に同調される。   When such a tuning circuit 1 is tuned to the high frequency side of the UHF band, a high voltage is applied to the cathode of the varactor diode Cdi1 through the terminal T1. As a result, the capacitance value of the varactor diode Cdi1 decreases and the resonance frequency (tuning frequency) of the tuning circuit 1 increases, so that the tuning circuit 1 is tuned to the high frequency side of the UHF band. When tuning circuit 1 is tuned to the low frequency side of the UHF band, a low voltage is applied to the cathode of varactor diode Cdi1 through terminal T1. As a result, the capacitance value of the varactor diode Cdi1 increases and the resonance frequency (tuning frequency) of the tuning circuit 1 decreases, so that the tuning circuit 1 is tuned to the low frequency side of the UHF band.

ここで、UHF帯(受信帯域)におけるバラクタダイオードCdi1及びキャパシタC2の容量変化について説明する。図2は、同調回路1におけるバラクタダイオードCdi1及びキャパシタC2の容量変化を示す図である。横軸は同調周波数(MHz)を示しており、縦軸は容量値(pF)を示している。図2に示されるように、キャパシタC2は、UHF帯の全域において固定容量であるが、バラクタダイオードCdi1は低域受信時には容量値が大きく、高域受信時には容量値が小さくなるように制御される。   Here, capacitance changes of the varactor diode Cdi1 and the capacitor C2 in the UHF band (reception band) will be described. FIG. 2 is a diagram showing capacitance changes of the varactor diode Cdi1 and the capacitor C2 in the tuning circuit 1. The horizontal axis indicates the tuning frequency (MHz), and the vertical axis indicates the capacitance value (pF). As shown in FIG. 2, the capacitor C2 has a fixed capacitance throughout the UHF band, but the varactor diode Cdi1 is controlled to have a large capacitance value during low-frequency reception and a small capacitance value during high-frequency reception. .

また、UHF帯(受信帯域)におけるバラクタダイオードCdi1及びキャパシタC2のインピーダンスの周波数特性について説明する。図3は、同調回路1におけるバラクタダイオードCdi1及びキャパシタC2のインピーダンスの周波数特性図である。図3において、横軸は同調周波数(MHz)を示しており、縦軸はインピーダンス値(Ω)を示している。図3に示されるように、バラクタダイオードCdi1は、UHF帯の高域側においてインピーダンスが大きく、低域側においてインピーダンスは小さくなる特性がある。一方、キャパシタC2は、UHF帯の低域側から高域側に向けて僅かにインピーダンスが小さくなる傾向がみられる。   The frequency characteristics of the impedances of the varactor diode Cdi1 and the capacitor C2 in the UHF band (reception band) will be described. FIG. 3 is a frequency characteristic diagram of the impedances of the varactor diode Cdi1 and the capacitor C2 in the tuning circuit 1. In FIG. 3, the horizontal axis indicates the tuning frequency (MHz), and the vertical axis indicates the impedance value (Ω). As shown in FIG. 3, the varactor diode Cdi1 has a characteristic that the impedance is large on the high frequency side of the UHF band and the impedance is small on the low frequency side. On the other hand, the capacitor C2 has a tendency that the impedance slightly decreases from the low frequency side to the high frequency side of the UHF band.

主にインダクタL1、L3、バラクタダイオードCdi2、キャパシタC1等によって形成されるイメージトラップ回路に対して、キャパシタC3はバラクタダイオードCdi1を介して並列に接続される付加容量となる。上記したバラクタダイオードCdi1及びキャパシタC2のインピーダンスの周波数特性から、キャパシタC3とイメージトラップ回路(信号ライン)との結合状態は受信周波数に応じて変化する。   In contrast to the image trap circuit formed mainly by the inductors L1, L3, the varactor diode Cdi2, the capacitor C1, and the like, the capacitor C3 is an additional capacitor connected in parallel via the varactor diode Cdi1. From the frequency characteristics of the impedance of the varactor diode Cdi1 and the capacitor C2, the coupling state between the capacitor C3 and the image trap circuit (signal line) changes according to the reception frequency.

すなわち、バラクタダイオードCdi1の端子間容量が大きい低域側では、バラクタダイオードCdi1のインピーダンスは小さくなるため、イメージトラップ回路の信号ラインに対するキャパシタC3の結合状態は密結合状態になる。その結果、イメージトラップ回路に対する付加容量としてのキャパシタC3の影響は大きくなり、トラップ周波数を低域側へシフトするように作用する。   That is, on the low frequency side where the inter-terminal capacitance of the varactor diode Cdi1 is large, since the impedance of the varactor diode Cdi1 becomes small, the coupling state of the capacitor C3 with respect to the signal line of the image trap circuit becomes a tight coupling state. As a result, the influence of the capacitor C3 as an additional capacitor on the image trap circuit becomes large, and acts to shift the trap frequency to the low frequency side.

一方、バラクタダイオードCdi1の端子間容量が小さい高域側では、低域側に同調させる場合と比較してバラクタダイオードCdi1のインピーダンスが大きくなるため、イメージトラップ回路の信号ラインに対するキャパシタC3の結合状態は疎結合状態になる。その結果、イメージトラップ回路へのキャパシタC3の影響は小さくなり、トラップ周波数を高域側へシフトするように作用する。   On the other hand, since the impedance of the varactor diode Cdi1 is larger on the high frequency side where the inter-terminal capacitance of the varactor diode Cdi1 is small compared with the case where the varactor diode Cdi1 is tuned to the low frequency side, Become loosely coupled. As a result, the influence of the capacitor C3 on the image trap circuit is reduced, and the trap frequency is shifted to the high frequency side.

また、高域側では、低域側に同調させる場合と比較してキャパシタC2のインピーダンスが小さくなるため(図3)、キャパシタC2を介した接地作用が強くなる。これにより、キャパシタC2とインダクタL2a、L2bとによる直並列型の共振回路が形成されるため、その直列共振特性による減衰作用によってトラップ周波数における減衰量が増大する。   Further, since the impedance of the capacitor C2 is smaller on the high frequency side than in the case of tuning to the low frequency side (FIG. 3), the grounding action via the capacitor C2 is strengthened. As a result, a series-parallel resonance circuit is formed by the capacitor C2 and the inductors L2a and L2b, and the amount of attenuation at the trap frequency increases due to the attenuation action due to the series resonance characteristics.

このように、本実施の形態によれば、インダクタL2の中点とバラクタダイオードCdi1のカソードとの間にキャパシタC3を接続することで、高域側ではバラクタダイオードCdi1を介したキャパシタC3の信号ラインへの結合度を低下させて疎結合状態にしてトラップ周波数を高域側へシフトでき、かつ、GND側に配置されるキャパシタC2のインピーダンスが小さくなるため、トラップ周波数の減衰量を増大させることが可能になる。また、低域側ではバラクタダイオードCdi1を介したキャパシタC3の信号ラインへの結合度を高くして密結合状態にしてトラップ周波数を低域側へシフトできる。   Thus, according to the present embodiment, by connecting the capacitor C3 between the midpoint of the inductor L2 and the cathode of the varactor diode Cdi1, the signal line of the capacitor C3 via the varactor diode Cdi1 on the high frequency side. The trap frequency can be shifted to the high frequency side by reducing the degree of coupling to the low frequency side, and the impedance of the capacitor C2 arranged on the GND side is reduced, so that the amount of attenuation of the trap frequency can be increased. It becomes possible. Further, on the low frequency side, the trap frequency can be shifted to the low frequency side by increasing the degree of coupling of the capacitor C3 to the signal line via the varactor diode Cdi1 to achieve a tight coupling state.

図4は、UHF帯域の低域側受信時における同調回路1の特性シミュレーション結果を示す特性図である。図4において、横軸は同調周波数(MHz)を示しており、縦軸は減衰量(dB)を示している。インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとして、367.25MHzのチャンネル受信時の周波数特性をシミュレーションしている。トラップ位置が低域側にシフトしたことにより、低域側受信周波数367.25MHzから79MHzだけ高域側に現れるイメージ周波数に対して、近接位置にトラップが形成されている。   FIG. 4 is a characteristic diagram showing a characteristic simulation result of the tuning circuit 1 at the time of reception on the low frequency side of the UHF band. In FIG. 4, the horizontal axis indicates the tuning frequency (MHz) and the vertical axis indicates the attenuation (dB). The inductance of the inductor L1 is 5.1 nH, the capacitance value of the capacitor C1 is 0.8 pF, the capacitance value of the capacitor C3 is 2.4 pF, and the frequency characteristic at the time of channel reception of 367.25 MHz is simulated. Since the trap position is shifted to the low frequency side, a trap is formed at a close position with respect to the image frequency appearing on the high frequency side from the low frequency side reception frequency 367.25 MHz to 79 MHz.

図5は、UHF帯域の中間域受信時における同調回路1の特性シミュレーション結果を示す特性図である。インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとして、599.25MHzのチャンネル受信時をシミュレーションしている。受信周波数599.25MHzから79MHzだけ高域側に現れるイメージ周波数に対して、同一位置にトラップが形成されている。   FIG. 5 is a characteristic diagram showing a result of a characteristic simulation of the tuning circuit 1 at the time of UHF band mid-range reception. The inductance of the inductor L1 is 5.1 nH, the capacitance value of the capacitor C1 is 0.8 pF, the capacitance value of the capacitor C3 is 2.4 pF, and a 599.25 MHz channel reception is simulated. A trap is formed at the same position with respect to the image frequency appearing on the high frequency side from the reception frequency of 599.25 MHz to 79 MHz.

図6は、UHF帯域の高域側受信時における同調回路1の特性シミュレーション結果を示す特性図である。インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとして、855.25MHzのチャンネル受信時の周波数特性をシミュレーションしている。トラップ位置が高域側にシフトしたことにより、高域側受信周波数855.25MHzから79MHzだけ高域側に現れるイメージ周波数に対して、同一位置にトラップが形成されている。また、トラップ位置から高域側へ僅かにずれた位置で直列共振特性による減衰極が表れている。   FIG. 6 is a characteristic diagram showing a characteristic simulation result of the tuning circuit 1 at the time of reception on the high frequency side of the UHF band. The inductor L1 has an inductance of 5.1 nH, the capacitance value of the capacitor C1 is 0.8 pF, and the capacitance value of the capacitor C3 is 2.4 pF, and the frequency characteristics at the time of channel reception at 855.25 MHz are simulated. Since the trap position is shifted to the high frequency side, the trap is formed at the same position with respect to the image frequency appearing on the high frequency side from the high frequency side reception frequency 855.25 MHz to 79 MHz. In addition, an attenuation pole due to the series resonance characteristic appears at a position slightly shifted from the trap position to the high frequency side.

図4〜6に示されるように、本実施の形態に係る同調回路1は、受信チャンネルから79MHz離れたイメージ周波数における減衰量を十分に確保可能である。これは、上述した原理によってイメージトラップ回路のトラップ周波数が受信周波数帯域に応じて可変であると共に、直並列型の共振回路によってトラップ周波数における減衰量を十分に大きくできるためである。   As shown in FIGS. 4 to 6, the tuning circuit 1 according to the present embodiment can sufficiently secure attenuation at an image frequency that is 79 MHz away from the reception channel. This is because the trap frequency of the image trap circuit is variable according to the reception frequency band according to the principle described above, and the attenuation at the trap frequency can be sufficiently increased by the series-parallel resonance circuit.

次に、本実施の形態に係る同調回路1のトラップ位置の周波数特性と、イメージ周波数の減衰特性について、第1及び第2比較例との対比で説明する。第1比較例は、本実施の形態に係る同調回路1の回路構成からインダクタL1及びキャパシタC3を削除した構成である。第2比較例は、本実施の形態に係る同調回路1の回路構成からキャパシタC3を削除した構成である。なお、インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとした。   Next, the frequency characteristic of the trap position and the attenuation characteristic of the image frequency of the tuning circuit 1 according to the present embodiment will be described in comparison with the first and second comparative examples. The first comparative example has a configuration in which the inductor L1 and the capacitor C3 are deleted from the circuit configuration of the tuning circuit 1 according to the present embodiment. In the second comparative example, the capacitor C3 is deleted from the circuit configuration of the tuning circuit 1 according to the present embodiment. The inductance of the inductor L1 was 5.1 nH, the capacitance value of the capacitor C1 was 0.8 pF, and the capacitance value of the capacitor C3 was 2.4 pF.

図7は、本実施の形態に係る同調回路1、第1比較例、第2比較例のトラップ位置の周波数特性を示す特性図である。図7において、横軸は受信周波数(MHz)を示しており、縦軸はトラップ周波数(受信周波数からの位置)を示している。図7において、縦軸79MHz付近における点線は、イメージ周波数位置を示している。図8は、本実施の形態に係る同調回路1、第1比較例、第2比較例のイメージ周波数の減衰特性を示す特性図である。図8において、横軸は受信周波数(MHz)を示しており、縦軸はイメージ周波数における減衰量(dB)を示している。   FIG. 7 is a characteristic diagram showing frequency characteristics of the trap positions of the tuning circuit 1, the first comparative example, and the second comparative example according to the present embodiment. In FIG. 7, the horizontal axis indicates the reception frequency (MHz), and the vertical axis indicates the trap frequency (position from the reception frequency). In FIG. 7, the dotted line in the vicinity of the vertical axis of 79 MHz indicates the image frequency position. FIG. 8 is a characteristic diagram showing image frequency attenuation characteristics of the tuning circuit 1, the first comparative example, and the second comparative example according to the present embodiment. In FIG. 8, the horizontal axis indicates the reception frequency (MHz), and the vertical axis indicates the attenuation amount (dB) at the image frequency.

図7に示されるように、UHF帯域の低域側においては、第1比較例はトラップ周波数がイメージ周波数から高域側へ大きくずれている。また、第2比較例は第1比較例よりもトラップ周波数がイメージ周波数方向へシフトしているが、本実施の形態に係る同調回路1は第2比較例よりもさらにトラップ周波数が低域側へシフトしてイメージ周波数に近接している。また、UHF帯域の高域側においては、第1及び第2比較例はトラップ周波数がイメージ周波数から低域側へ大きくずれているが、本実施の形態に係る同調回路1はトラップ周波数がイメージ周波数に一致している。   As shown in FIG. 7, on the low frequency side of the UHF band, the trap frequency in the first comparative example is greatly shifted from the image frequency to the high frequency side. Further, in the second comparative example, the trap frequency is shifted in the image frequency direction compared to the first comparative example, but in the tuning circuit 1 according to the present embodiment, the trap frequency is further lower than the second comparative example. Shifted closer to the image frequency. On the high frequency side of the UHF band, in the first and second comparative examples, the trap frequency is greatly shifted from the image frequency to the low frequency side. However, in the tuning circuit 1 according to the present embodiment, the trap frequency is the image frequency. It matches.

本実施の形態に係る同調回路1は、図7に示されるようにUHF帯域の全域において、イメージトラップ回路のトラップ周波数がイメージ周波数から大きくずれていない。これは、バラクタダイオードCdi1のインピーダンス値に応じてキャパシタC3の信号ラインへの結合度を変化させたことによるものである。   In the tuning circuit 1 according to the present embodiment, as shown in FIG. 7, the trap frequency of the image trap circuit is not greatly deviated from the image frequency in the entire UHF band. This is because the degree of coupling of the capacitor C3 to the signal line is changed according to the impedance value of the varactor diode Cdi1.

また、図8に示されるように、UHF帯域の高域側において、本実施の形態に係る同調回路1は、−43dB程度の極めて優れた減衰特性を実現している。これは、同調回路1のキャパシタC2とインダクタL2a、L2bとによる直並列型の共振回路を形成することで、トラップ周波数における減衰量を十分に大きくできるためである。   Further, as shown in FIG. 8, the tuning circuit 1 according to the present embodiment realizes an extremely excellent attenuation characteristic of about −43 dB on the high frequency side of the UHF band. This is because the amount of attenuation at the trap frequency can be sufficiently increased by forming a series-parallel resonance circuit including the capacitor C2 of the tuning circuit 1 and the inductors L2a and L2b.

以上のように、本発明に係る同調回路は、第3キャパシタが第1可変容量素子のカソードに接続されることで、第1可変容量素子のインピーダンス値に応じて第3キャパシタの信号ラインとの結合度を疎結合又は密結合に変化させることができるようになっている。これにより、イメージトラップ回路のトラップ周波数を受信周波数帯域に応じて変化させることができる。また、第2キャパシタと第2インダクタとによる直並列型の共振回路によって、特に高域側受信時のトラップ周波数における減衰量を増大させることができる。このように、本発明により、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することができる。   As described above, in the tuning circuit according to the present invention, the third capacitor is connected to the cathode of the first variable capacitance element so that the third capacitor is connected to the signal line of the third capacitor according to the impedance value of the first variable capacitance element. The degree of coupling can be changed to loose coupling or tight coupling. Thereby, the trap frequency of the image trap circuit can be changed according to the reception frequency band. In addition, the series-parallel resonance circuit including the second capacitor and the second inductor can increase the attenuation particularly at the trap frequency at the time of reception on the high frequency side. Thus, according to the present invention, it is possible to provide a tuning circuit including an image trap circuit that exhibits good attenuation characteristics in a wide frequency band.

なお、本発明は上記実施の形態の記載に限定されず、本発明の範囲を逸脱しないで適宜変更して実施することができる。例えば、同調回路を構成する各回路要素間には、同調回路の機能を阻害しない範囲において他の回路要素を設けることができる。また、同調回路を構成する各回路要素は、同調回路が機能を発揮できる範囲において省略可能である。   In addition, this invention is not limited to description of the said embodiment, It can change suitably and implement, without deviating from the scope of the present invention. For example, other circuit elements can be provided between the circuit elements constituting the tuning circuit as long as the functions of the tuning circuit are not impaired. Each circuit element constituting the tuning circuit can be omitted as long as the tuning circuit can function.

本発明の同調回路は、例えば、テレビジョンチューナの同調回路などに有用である。   The tuning circuit of the present invention is useful for a tuning circuit of a television tuner, for example.

1 同調回路
2 アンテナ
3 RF増幅回路
L1、L2、L2a、L2b、L3、L4 インダクタ
C1、C2、C3、C4、C5 キャパシタ
Cdi1、Cdi2 バラクタダイオード
R1、R2 抵抗
T1 端子
DESCRIPTION OF SYMBOLS 1 Tuning circuit 2 Antenna 3 RF amplifier circuit L1, L2, L2a, L2b, L3, L4 Inductor C1, C2, C3, C4, C5 Capacitor Cdi1, Cdi2 Varactor diode R1, R2 Resistance T1 terminal

Claims (3)

一端が入力端に接続された第1インダクタと、
一端が前記第1インダクタの他端に接続され、他端がグランドに接続された第2インダクタと、
一端が前記第1インダクタの他端に接続された第3インダクタと、
一端が前記第3インダクタの他端に接続され、希望同調周波数に応じて容量が切り替えられる第1可変容量素子と、
一端が前記入力端に接続され、他端が前記第3インダクタの他端に接続された第1キャパシタと、
前記第1可変容量素子の他端とグランドとの間に接続された第2キャパシタと、
前記第2インダクタを2つのインダクタに分割する中点と、前記第1可変容量素子及び前記第2キャパシタの接続点との間に接続された第3キャパシタと、
を具備したことを特徴とする同調回路。
A first inductor having one end connected to the input end;
A second inductor having one end connected to the other end of the first inductor and the other end connected to the ground;
A third inductor having one end connected to the other end of the first inductor;
A first variable capacitance element having one end connected to the other end of the third inductor and having a capacitance switched according to a desired tuning frequency;
A first capacitor having one end connected to the input end and the other end connected to the other end of the third inductor;
A second capacitor connected between the other end of the first variable capacitance element and the ground;
A third capacitor connected between a midpoint of dividing the second inductor into two inductors and a connection point of the first variable capacitance element and the second capacitor;
A tuning circuit comprising:
前記第1可変容量素子の一端と前記第3インダクタの他端との接続点と、前記第1キャパシタの他端との間に接続された第2可変容量素子を備えたことを特徴とする請求項1に記載の同調回路。   The second variable capacitance element is connected between a connection point between one end of the first variable capacitance element and the other end of the third inductor, and the other end of the first capacitor. Item 2. The tuning circuit according to Item 1. UHF帯域のテレビジョン信号を受信するテレビジョンチューナの入力同調回路であることを特徴とする請求項1又は請求項2に記載の同調回路。   The tuning circuit according to claim 1, wherein the tuning circuit is an input tuning circuit of a television tuner that receives a television signal in the UHF band.
JP2011109181A 2011-05-16 2011-05-16 Tuning circuit Withdrawn JP2012244216A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011109181A JP2012244216A (en) 2011-05-16 2011-05-16 Tuning circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011109181A JP2012244216A (en) 2011-05-16 2011-05-16 Tuning circuit

Publications (1)

Publication Number Publication Date
JP2012244216A true JP2012244216A (en) 2012-12-10

Family

ID=47465497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011109181A Withdrawn JP2012244216A (en) 2011-05-16 2011-05-16 Tuning circuit

Country Status (1)

Country Link
JP (1) JP2012244216A (en)

Similar Documents

Publication Publication Date Title
US10284178B2 (en) BAW/SAW-assisted LC filters and multiplexers
US20170302243A1 (en) Filter circuit, rf front end circuit, and communication apparatus
US20190149121A1 (en) Multiplexer, radio-frequency front end circuit, and communication terminal
US20080030625A1 (en) 3 Band Tv-Rf Input Circuit
EP1931028B1 (en) Variable tuning circuit using variable capacitance diode and television tuner
US7773707B2 (en) Tunable narrow band filter
KR100286474B1 (en) Antenna tuning circuit
US6864924B2 (en) Television tuner input circuit having satisfactory selection properties at high band reception
JP2012244216A (en) Tuning circuit
JP2002171185A (en) Television tuner
US20090201429A1 (en) Television tuner
JP2009044561A (en) Antenna matching circuit
JP2011019168A (en) Reception tuner
JP2011249982A (en) Input tuning circuit for television tuner
JP3103017U (en) Television tuner
JP2010154232A (en) Frequency variable filter circuit
US20210126620A1 (en) Radio frequency filtering circuitry
US11190163B2 (en) Filter device and multiplexer
JP2009164744A (en) Double-tuning circuit of television tuner
KR101547250B1 (en) Image trap filter circuit of tuner
JP4043222B2 (en) Television tuner
JP2011254452A (en) Double tuning circuit for television tuner
JP2008270973A (en) Television signal input circuit
EP1867045A2 (en) Receiver having a tuning capacitance
JP2011250267A (en) Input tuning circuit for television tuner

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130620

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805