JP2012244216A - Tuning circuit - Google Patents
Tuning circuit Download PDFInfo
- Publication number
- JP2012244216A JP2012244216A JP2011109181A JP2011109181A JP2012244216A JP 2012244216 A JP2012244216 A JP 2012244216A JP 2011109181 A JP2011109181 A JP 2011109181A JP 2011109181 A JP2011109181 A JP 2011109181A JP 2012244216 A JP2012244216 A JP 2012244216A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- frequency
- inductor
- tuning circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
本発明は、希望チャンネルのイメージ周波数成分を抑圧可能なイメージトラップ回路を含む同調回路に関する。 The present invention relates to a tuning circuit including an image trap circuit capable of suppressing an image frequency component of a desired channel.
例えば、スーパーヘテロダイン方式の受信機においては、局部発振周波数より中間周波数分高い位置の周波数(この周波数をイメージ周波数と呼ぶ)の信号は、周波数混合回路によって受信周波数と同じ中間周波数に変換されるので、受信妨害の原因になる。したがって、TVチューナの入力同調回路にトラップ回路を設けて、イメージ周波数の信号を除去するイメージ妨害対策が必要となる(例えば、特許文献1参照)。 For example, in a superheterodyne receiver, a signal at a frequency higher than the local oscillation frequency by an intermediate frequency (this frequency is called an image frequency) is converted to the same intermediate frequency as the reception frequency by the frequency mixing circuit. Cause reception interference. Therefore, it is necessary to provide a countermeasure against image disturbance by removing a signal having an image frequency by providing a trap circuit in the input tuning circuit of the TV tuner (see, for example, Patent Document 1).
図9にイメージ周波数成分を減衰させるイメージトラップ回路が形成配置されたTVチューナ用の同調回路の構成例を示す。図9に示される同調回路11は、同調用のバラクタダイオード11aと、バラクタダイオード11aに対して高周波的に並列接続されると共にそれぞれが直列接続されたコイル11b〜11eと、コイル11c、11dに並列接続されたダイオード11fとを有する。
FIG. 9 shows a configuration example of a tuning circuit for a TV tuner in which an image trap circuit for attenuating image frequency components is formed and arranged. The
コイル11eは、コンデンサ11gによって高周波的に接地されている。コイル11c、11dの接続点にはテレビジョン信号が入力され、バラクタダイオード11aのカソードとコイル11bとの接続点が同調回路11の出力端となる。コイル11eとコンデンサ11gとの接続点は抵抗11hによって接地され、抵抗11iによって電源端子Bに接続されている。電源端子Bには所定電圧が印加され、抵抗11h、11iによって分圧されたバイアス電圧がコイル11e、11d、11cを介してダイオード11fのアノードに印加される。ダイオード11fのカソードはバンド切替端子Swに接続されている。バンド切替端子Swにはハイレベル又はローレベルの切替電圧が印加される。バラクタダイオード11aのカソードはコイル11bを介して同調電圧端子Tuに接続されている。同調電圧端子Tuには同調電圧が印加される。
The
同調回路11と後段のRF増幅回路とは、結合用のバラクタダイオード12によって結合される。バラクタダイオード12のカソードはバラクタダイオード11aのカソードに接続され、バラクタダイオード12のアノードは抵抗13を介してコイル11c、11dの接続点に接続されている。つまり、バラクタダイオード12のアノードにもバイアス電圧が印加される。コイル11c、11dの接続点とバラクタダイオード12のアノードとの間にはコンデンサ14が接続され、スイッチダイオード11fのカソードとバラクタダイオード12のアノードとの間にはコンデンサ15が接続されている。これにより、コンデンサ15はコイル11d、11eの接続点に高周波的に接続される。
The
VHF帯のハイバンドのテレビジョン信号を受信する場合、バンド切替端子Swにローレベルの切替電圧を印加するとダイオード11fがオンになって、同調回路11は図10の等価回路で示される状態となる。コイル11jは、図9におけるコイル11c、11dが並列接続された構成を示す。一方、VHF帯のローバンドのテレビジョン信号を受信する場合、バンド切替端子Swにハイレベルの切替電圧を印加するとダイオード11fがオフとなって、同調回路11は図11の等価回路で示される状態となる。この同調回路11において、コンデンサ14やコンデンサ15を含んで構成される共振回路がイメージトラップ回路として機能する。
When a high-band television signal in the VHF band is received, when a low-level switching voltage is applied to the band switching terminal Sw, the diode 11f is turned on, and the
ところで、上述した同調回路11は、受信するテレビジョン信号の周波数帯域がVHF帯のハイバンドであるかVHF帯のローバンドであるかに応じて2種類の回路構成を切り替え、イメージトラップ回路の共振周波数を変えることでそれぞれの受信周波数帯域に対応するイメージ周波数成分の減衰を可能にしている。しかしながら、VHF帯のハイバンドを受信する場合とVHF帯のローバンドを受信する場合とでイメージトラップ回路の減衰特性は概ね固定されているため、広い周波数帯域の全体においてイメージ周波数成分の適切な減衰を実現できない。
By the way, the
本発明はかかる点に鑑みてなされたものであり、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a tuning circuit including an image trap circuit that exhibits good attenuation characteristics in a wide frequency band.
本発明の同調回路は、一端が入力端に接続された第1インダクタと、一端が前記第1インダクタの他端に接続され、他端がグランドに接続された第2インダクタと、一端が前記第1インダクタの他端に接続された第3インダクタと、一端が前記第3インダクタの他端に接続され、希望同調周波数に応じて容量が切り替えられる第1可変容量素子と、一端が前記入力端に接続され、他端が前記第3インダクタの他端に接続された第1キャパシタと、前記第1可変容量素子の他端とグランドとの間に接続された第2キャパシタと、前記第2インダクタを2つのインダクタに分割する中点と、前記第1可変容量素子及び前記第2キャパシタの接続点との間に接続された第3キャパシタと、を具備したことを特徴とする。 The tuning circuit of the present invention includes a first inductor having one end connected to the input end, a second inductor having one end connected to the other end of the first inductor and the other end connected to the ground, and one end connected to the first inductor. A third inductor connected to the other end of the one inductor, a first variable capacitance element whose one end is connected to the other end of the third inductor and whose capacitance is switched according to a desired tuning frequency, and one end connected to the input end A first capacitor connected at the other end to the other end of the third inductor, a second capacitor connected between the other end of the first variable capacitance element and the ground, and the second inductor. And a third capacitor connected between a midpoint that is divided into two inductors and a connection point between the first variable capacitance element and the second capacitor.
この構成によれば、第3キャパシタが第1可変容量素子の他端に接続されているため、第1可変容量素子のインピーダンス値に応じて第3キャパシタの他の回路要素との結合の疎密を変化させることができる。これにより、イメージトラップ回路のトラップ周波数を受信周波数帯域に応じて変化させることが可能になり、イメージ周波数成分の良好な減衰特性を実現できる。また、第2インダクタと第2キャパシタとによる直並列型の共振回路によって、高域側受信時におけるトラップ周波数の減衰量を増大させることが可能になる。このため、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することができる。 According to this configuration, since the third capacitor is connected to the other end of the first variable capacitance element, the density of coupling with other circuit elements of the third capacitor is reduced according to the impedance value of the first variable capacitance element. Can be changed. As a result, the trap frequency of the image trap circuit can be changed according to the reception frequency band, and a good attenuation characteristic of the image frequency component can be realized. Further, the amount of attenuation of the trap frequency at the time of reception on the high frequency side can be increased by the series-parallel resonance circuit including the second inductor and the second capacitor. Therefore, it is possible to provide a tuning circuit including an image trap circuit that exhibits good attenuation characteristics in a wide frequency band.
本発明の同調回路において、前記第1可変容量素子の一端と前記第3インダクタの他端との接続点と、前記第1キャパシタの他端との間に接続された第2可変容量素子を備えても良い。 The tuning circuit of the present invention includes a second variable capacitance element connected between a connection point between one end of the first variable capacitance element and the other end of the third inductor, and the other end of the first capacitor. May be.
本発明の同調回路において、UHF帯域のテレビジョン信号を受信するテレビジョンチューナの入力同調回路であっても良い。 The tuning circuit of the present invention may be an input tuning circuit of a television tuner that receives a television signal in the UHF band.
本発明によれば、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the tuning circuit provided with the image trap circuit which shows a favorable attenuation | damping characteristic in a wide frequency band can be provided.
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
図1は一実施の形態に係るテレビジョンチューナの同調回路を示す回路図である。本実施の形態に係る同調回路1は、複数のインダクタ、キャパシタなどを含み、希望チャンネルの信号周波数に同調可能に構成されている。本実施の形態において、同調回路1は、テレビジョン信号を受信するアンテナ2から出力されるテレビジョン信号(RF信号)を増幅するRF増幅回路3の前段に配置されている。ここでは、UHF帯域(300MHz〜3000MHz、代表的には470MHz〜770MHz)のテレビジョン信号に同調可能な同調回路1を示すが、同調回路1の対象となる信号はテレビジョン信号に限られず、同調回路1の対象となる周波数帯域はUHF帯域に限られない。
FIG. 1 is a circuit diagram showing a tuning circuit of a television tuner according to an embodiment. The
同調回路1は、一端がアンテナ2の給電ポイント側となる入力端P1にキャパシタC4を介して接続されたインダクタL1と、一端がインダクタL1の他端に接続され、他端が接地(グランドに接続)されたインダクタL2と、一端がインダクタL1の他端に接続されたインダクタL3と、インダクタL3の他端を接地するインダクタL4と、アノードがインダクタL3の他端に接続され、カソードがキャパシタC2を介して高周波的に接地された可変容量素子であるバラクタダイオードCdi1とを有する。インダクタL3の他端とバラクタダイオードCdi1のアノードとの接続点には可変容量素子であるバラクタダイオードCdi2のアノードが接続されている。バラクタダイオードCdi2のカソードはキャパシタC5を介して出力端P2に接続されている。
The
バラクタダイオードCdi1のカソードは抵抗R1を介して端子T1と接続され、もう一方のバラクタダイオードCdi2のカソードは抵抗R2を介して端子T1と接続されている。バラクタダイオードCdi1の容量値が端子T1に印加される同調電圧Vtuに応じて変化することで同調周波数を選択可能になっている。 The cathode of the varactor diode Cdi1 is connected to the terminal T1 via the resistor R1, and the cathode of the other varactor diode Cdi2 is connected to the terminal T1 via the resistor R2. The tuning frequency can be selected by changing the capacitance value of the varactor diode Cdi1 according to the tuning voltage Vtu applied to the terminal T1.
同調回路1は、インダクタL1の一端とキャパシタC5の他端との間を接続するキャパシタC1を有する。キャパシタC1は、他の構成要素(L1,L3,Cdi2,C5等)と共にトラップ回路を構成する。
The
同調回路1は、バラクタダイオードCdi1のカソードと、インダクタL2の中点とをキャパシタC3を介して結合している。より具体的には、キャパシタC3は、インダクタL2を2つのインダクタL2a、L2bに分割する中点(ノードA)、及び、バラクタダイオードCdi1とキャパシタC2との接続点(ノードB)に接続されている。キャパシタC3は、同調回路1においてイメージトラップ回路を構成するC1と並列に接続されており、バラクタダイオードCdi1のインピーダンスに応じて、信号ライン側/GND側との結合度が変化する。高域側では、キャパシタC3の信号ライン側への結合度が疎結合となり、低域側ではキャパシタC3の信号ライン側への結合度が密結合となる。なお、インダクタL2の中点は、単にインダクタL2を2つに分ける分割点を意味するにすぎない。つまり、中点は、インダクタンスを2等分する点でなくとも良い。また、2つのインダクタL2a、L2bは、それぞれ独立した別体のインダクタであっても良い。
In the
このような同調回路1をUHF帯域の高域側に同調させる場合、バラクタダイオードCdi1のカソードには端子T1を通じて高電圧を印加する。その結果、バラクタダイオードCdi1の容量値は小さくなり同調回路1の共振周波数(同調周波数)が大きくなるため、同調回路1はUHF帯域の高域側に同調される。同調回路1をUHF帯域の低域側に同調させる場合、バラクタダイオードCdi1のカソードには端子T1を通じて低電圧を印加する。その結果、バラクタダイオードCdi1の容量値は大きくなり同調回路1の共振周波数(同調周波数)が小さくなるため、同調回路1はUHF帯域の低域側に同調される。
When such a
ここで、UHF帯(受信帯域)におけるバラクタダイオードCdi1及びキャパシタC2の容量変化について説明する。図2は、同調回路1におけるバラクタダイオードCdi1及びキャパシタC2の容量変化を示す図である。横軸は同調周波数(MHz)を示しており、縦軸は容量値(pF)を示している。図2に示されるように、キャパシタC2は、UHF帯の全域において固定容量であるが、バラクタダイオードCdi1は低域受信時には容量値が大きく、高域受信時には容量値が小さくなるように制御される。
Here, capacitance changes of the varactor diode Cdi1 and the capacitor C2 in the UHF band (reception band) will be described. FIG. 2 is a diagram showing capacitance changes of the varactor diode Cdi1 and the capacitor C2 in the
また、UHF帯(受信帯域)におけるバラクタダイオードCdi1及びキャパシタC2のインピーダンスの周波数特性について説明する。図3は、同調回路1におけるバラクタダイオードCdi1及びキャパシタC2のインピーダンスの周波数特性図である。図3において、横軸は同調周波数(MHz)を示しており、縦軸はインピーダンス値(Ω)を示している。図3に示されるように、バラクタダイオードCdi1は、UHF帯の高域側においてインピーダンスが大きく、低域側においてインピーダンスは小さくなる特性がある。一方、キャパシタC2は、UHF帯の低域側から高域側に向けて僅かにインピーダンスが小さくなる傾向がみられる。
The frequency characteristics of the impedances of the varactor diode Cdi1 and the capacitor C2 in the UHF band (reception band) will be described. FIG. 3 is a frequency characteristic diagram of the impedances of the varactor diode Cdi1 and the capacitor C2 in the
主にインダクタL1、L3、バラクタダイオードCdi2、キャパシタC1等によって形成されるイメージトラップ回路に対して、キャパシタC3はバラクタダイオードCdi1を介して並列に接続される付加容量となる。上記したバラクタダイオードCdi1及びキャパシタC2のインピーダンスの周波数特性から、キャパシタC3とイメージトラップ回路(信号ライン)との結合状態は受信周波数に応じて変化する。 In contrast to the image trap circuit formed mainly by the inductors L1, L3, the varactor diode Cdi2, the capacitor C1, and the like, the capacitor C3 is an additional capacitor connected in parallel via the varactor diode Cdi1. From the frequency characteristics of the impedance of the varactor diode Cdi1 and the capacitor C2, the coupling state between the capacitor C3 and the image trap circuit (signal line) changes according to the reception frequency.
すなわち、バラクタダイオードCdi1の端子間容量が大きい低域側では、バラクタダイオードCdi1のインピーダンスは小さくなるため、イメージトラップ回路の信号ラインに対するキャパシタC3の結合状態は密結合状態になる。その結果、イメージトラップ回路に対する付加容量としてのキャパシタC3の影響は大きくなり、トラップ周波数を低域側へシフトするように作用する。 That is, on the low frequency side where the inter-terminal capacitance of the varactor diode Cdi1 is large, since the impedance of the varactor diode Cdi1 becomes small, the coupling state of the capacitor C3 with respect to the signal line of the image trap circuit becomes a tight coupling state. As a result, the influence of the capacitor C3 as an additional capacitor on the image trap circuit becomes large, and acts to shift the trap frequency to the low frequency side.
一方、バラクタダイオードCdi1の端子間容量が小さい高域側では、低域側に同調させる場合と比較してバラクタダイオードCdi1のインピーダンスが大きくなるため、イメージトラップ回路の信号ラインに対するキャパシタC3の結合状態は疎結合状態になる。その結果、イメージトラップ回路へのキャパシタC3の影響は小さくなり、トラップ周波数を高域側へシフトするように作用する。 On the other hand, since the impedance of the varactor diode Cdi1 is larger on the high frequency side where the inter-terminal capacitance of the varactor diode Cdi1 is small compared with the case where the varactor diode Cdi1 is tuned to the low frequency side, Become loosely coupled. As a result, the influence of the capacitor C3 on the image trap circuit is reduced, and the trap frequency is shifted to the high frequency side.
また、高域側では、低域側に同調させる場合と比較してキャパシタC2のインピーダンスが小さくなるため(図3)、キャパシタC2を介した接地作用が強くなる。これにより、キャパシタC2とインダクタL2a、L2bとによる直並列型の共振回路が形成されるため、その直列共振特性による減衰作用によってトラップ周波数における減衰量が増大する。 Further, since the impedance of the capacitor C2 is smaller on the high frequency side than in the case of tuning to the low frequency side (FIG. 3), the grounding action via the capacitor C2 is strengthened. As a result, a series-parallel resonance circuit is formed by the capacitor C2 and the inductors L2a and L2b, and the amount of attenuation at the trap frequency increases due to the attenuation action due to the series resonance characteristics.
このように、本実施の形態によれば、インダクタL2の中点とバラクタダイオードCdi1のカソードとの間にキャパシタC3を接続することで、高域側ではバラクタダイオードCdi1を介したキャパシタC3の信号ラインへの結合度を低下させて疎結合状態にしてトラップ周波数を高域側へシフトでき、かつ、GND側に配置されるキャパシタC2のインピーダンスが小さくなるため、トラップ周波数の減衰量を増大させることが可能になる。また、低域側ではバラクタダイオードCdi1を介したキャパシタC3の信号ラインへの結合度を高くして密結合状態にしてトラップ周波数を低域側へシフトできる。 Thus, according to the present embodiment, by connecting the capacitor C3 between the midpoint of the inductor L2 and the cathode of the varactor diode Cdi1, the signal line of the capacitor C3 via the varactor diode Cdi1 on the high frequency side. The trap frequency can be shifted to the high frequency side by reducing the degree of coupling to the low frequency side, and the impedance of the capacitor C2 arranged on the GND side is reduced, so that the amount of attenuation of the trap frequency can be increased. It becomes possible. Further, on the low frequency side, the trap frequency can be shifted to the low frequency side by increasing the degree of coupling of the capacitor C3 to the signal line via the varactor diode Cdi1 to achieve a tight coupling state.
図4は、UHF帯域の低域側受信時における同調回路1の特性シミュレーション結果を示す特性図である。図4において、横軸は同調周波数(MHz)を示しており、縦軸は減衰量(dB)を示している。インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとして、367.25MHzのチャンネル受信時の周波数特性をシミュレーションしている。トラップ位置が低域側にシフトしたことにより、低域側受信周波数367.25MHzから79MHzだけ高域側に現れるイメージ周波数に対して、近接位置にトラップが形成されている。
FIG. 4 is a characteristic diagram showing a characteristic simulation result of the
図5は、UHF帯域の中間域受信時における同調回路1の特性シミュレーション結果を示す特性図である。インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとして、599.25MHzのチャンネル受信時をシミュレーションしている。受信周波数599.25MHzから79MHzだけ高域側に現れるイメージ周波数に対して、同一位置にトラップが形成されている。
FIG. 5 is a characteristic diagram showing a result of a characteristic simulation of the
図6は、UHF帯域の高域側受信時における同調回路1の特性シミュレーション結果を示す特性図である。インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとして、855.25MHzのチャンネル受信時の周波数特性をシミュレーションしている。トラップ位置が高域側にシフトしたことにより、高域側受信周波数855.25MHzから79MHzだけ高域側に現れるイメージ周波数に対して、同一位置にトラップが形成されている。また、トラップ位置から高域側へ僅かにずれた位置で直列共振特性による減衰極が表れている。
FIG. 6 is a characteristic diagram showing a characteristic simulation result of the
図4〜6に示されるように、本実施の形態に係る同調回路1は、受信チャンネルから79MHz離れたイメージ周波数における減衰量を十分に確保可能である。これは、上述した原理によってイメージトラップ回路のトラップ周波数が受信周波数帯域に応じて可変であると共に、直並列型の共振回路によってトラップ周波数における減衰量を十分に大きくできるためである。
As shown in FIGS. 4 to 6, the
次に、本実施の形態に係る同調回路1のトラップ位置の周波数特性と、イメージ周波数の減衰特性について、第1及び第2比較例との対比で説明する。第1比較例は、本実施の形態に係る同調回路1の回路構成からインダクタL1及びキャパシタC3を削除した構成である。第2比較例は、本実施の形態に係る同調回路1の回路構成からキャパシタC3を削除した構成である。なお、インダクタL1のインダクタンスは5.1nH、キャパシタC1の容量値は0.8pF、キャパシタC3の容量値は2.4pFとした。
Next, the frequency characteristic of the trap position and the attenuation characteristic of the image frequency of the
図7は、本実施の形態に係る同調回路1、第1比較例、第2比較例のトラップ位置の周波数特性を示す特性図である。図7において、横軸は受信周波数(MHz)を示しており、縦軸はトラップ周波数(受信周波数からの位置)を示している。図7において、縦軸79MHz付近における点線は、イメージ周波数位置を示している。図8は、本実施の形態に係る同調回路1、第1比較例、第2比較例のイメージ周波数の減衰特性を示す特性図である。図8において、横軸は受信周波数(MHz)を示しており、縦軸はイメージ周波数における減衰量(dB)を示している。
FIG. 7 is a characteristic diagram showing frequency characteristics of the trap positions of the
図7に示されるように、UHF帯域の低域側においては、第1比較例はトラップ周波数がイメージ周波数から高域側へ大きくずれている。また、第2比較例は第1比較例よりもトラップ周波数がイメージ周波数方向へシフトしているが、本実施の形態に係る同調回路1は第2比較例よりもさらにトラップ周波数が低域側へシフトしてイメージ周波数に近接している。また、UHF帯域の高域側においては、第1及び第2比較例はトラップ周波数がイメージ周波数から低域側へ大きくずれているが、本実施の形態に係る同調回路1はトラップ周波数がイメージ周波数に一致している。
As shown in FIG. 7, on the low frequency side of the UHF band, the trap frequency in the first comparative example is greatly shifted from the image frequency to the high frequency side. Further, in the second comparative example, the trap frequency is shifted in the image frequency direction compared to the first comparative example, but in the
本実施の形態に係る同調回路1は、図7に示されるようにUHF帯域の全域において、イメージトラップ回路のトラップ周波数がイメージ周波数から大きくずれていない。これは、バラクタダイオードCdi1のインピーダンス値に応じてキャパシタC3の信号ラインへの結合度を変化させたことによるものである。
In the
また、図8に示されるように、UHF帯域の高域側において、本実施の形態に係る同調回路1は、−43dB程度の極めて優れた減衰特性を実現している。これは、同調回路1のキャパシタC2とインダクタL2a、L2bとによる直並列型の共振回路を形成することで、トラップ周波数における減衰量を十分に大きくできるためである。
Further, as shown in FIG. 8, the
以上のように、本発明に係る同調回路は、第3キャパシタが第1可変容量素子のカソードに接続されることで、第1可変容量素子のインピーダンス値に応じて第3キャパシタの信号ラインとの結合度を疎結合又は密結合に変化させることができるようになっている。これにより、イメージトラップ回路のトラップ周波数を受信周波数帯域に応じて変化させることができる。また、第2キャパシタと第2インダクタとによる直並列型の共振回路によって、特に高域側受信時のトラップ周波数における減衰量を増大させることができる。このように、本発明により、広い周波数帯域において良好な減衰特性を示すイメージトラップ回路を備えた同調回路を提供することができる。 As described above, in the tuning circuit according to the present invention, the third capacitor is connected to the cathode of the first variable capacitance element so that the third capacitor is connected to the signal line of the third capacitor according to the impedance value of the first variable capacitance element. The degree of coupling can be changed to loose coupling or tight coupling. Thereby, the trap frequency of the image trap circuit can be changed according to the reception frequency band. In addition, the series-parallel resonance circuit including the second capacitor and the second inductor can increase the attenuation particularly at the trap frequency at the time of reception on the high frequency side. Thus, according to the present invention, it is possible to provide a tuning circuit including an image trap circuit that exhibits good attenuation characteristics in a wide frequency band.
なお、本発明は上記実施の形態の記載に限定されず、本発明の範囲を逸脱しないで適宜変更して実施することができる。例えば、同調回路を構成する各回路要素間には、同調回路の機能を阻害しない範囲において他の回路要素を設けることができる。また、同調回路を構成する各回路要素は、同調回路が機能を発揮できる範囲において省略可能である。 In addition, this invention is not limited to description of the said embodiment, It can change suitably and implement, without deviating from the scope of the present invention. For example, other circuit elements can be provided between the circuit elements constituting the tuning circuit as long as the functions of the tuning circuit are not impaired. Each circuit element constituting the tuning circuit can be omitted as long as the tuning circuit can function.
本発明の同調回路は、例えば、テレビジョンチューナの同調回路などに有用である。 The tuning circuit of the present invention is useful for a tuning circuit of a television tuner, for example.
1 同調回路
2 アンテナ
3 RF増幅回路
L1、L2、L2a、L2b、L3、L4 インダクタ
C1、C2、C3、C4、C5 キャパシタ
Cdi1、Cdi2 バラクタダイオード
R1、R2 抵抗
T1 端子
DESCRIPTION OF
Claims (3)
一端が前記第1インダクタの他端に接続され、他端がグランドに接続された第2インダクタと、
一端が前記第1インダクタの他端に接続された第3インダクタと、
一端が前記第3インダクタの他端に接続され、希望同調周波数に応じて容量が切り替えられる第1可変容量素子と、
一端が前記入力端に接続され、他端が前記第3インダクタの他端に接続された第1キャパシタと、
前記第1可変容量素子の他端とグランドとの間に接続された第2キャパシタと、
前記第2インダクタを2つのインダクタに分割する中点と、前記第1可変容量素子及び前記第2キャパシタの接続点との間に接続された第3キャパシタと、
を具備したことを特徴とする同調回路。 A first inductor having one end connected to the input end;
A second inductor having one end connected to the other end of the first inductor and the other end connected to the ground;
A third inductor having one end connected to the other end of the first inductor;
A first variable capacitance element having one end connected to the other end of the third inductor and having a capacitance switched according to a desired tuning frequency;
A first capacitor having one end connected to the input end and the other end connected to the other end of the third inductor;
A second capacitor connected between the other end of the first variable capacitance element and the ground;
A third capacitor connected between a midpoint of dividing the second inductor into two inductors and a connection point of the first variable capacitance element and the second capacitor;
A tuning circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109181A JP2012244216A (en) | 2011-05-16 | 2011-05-16 | Tuning circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011109181A JP2012244216A (en) | 2011-05-16 | 2011-05-16 | Tuning circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012244216A true JP2012244216A (en) | 2012-12-10 |
Family
ID=47465497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011109181A Withdrawn JP2012244216A (en) | 2011-05-16 | 2011-05-16 | Tuning circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012244216A (en) |
-
2011
- 2011-05-16 JP JP2011109181A patent/JP2012244216A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20170302243A1 (en) | Filter circuit, rf front end circuit, and communication apparatus | |
US10284178B2 (en) | BAW/SAW-assisted LC filters and multiplexers | |
US20190149121A1 (en) | Multiplexer, radio-frequency front end circuit, and communication terminal | |
US20080030625A1 (en) | 3 Band Tv-Rf Input Circuit | |
EP1931028B1 (en) | Variable tuning circuit using variable capacitance diode and television tuner | |
US7773707B2 (en) | Tunable narrow band filter | |
KR100286474B1 (en) | Antenna tuning circuit | |
US6864924B2 (en) | Television tuner input circuit having satisfactory selection properties at high band reception | |
JP2012244216A (en) | Tuning circuit | |
US11190163B2 (en) | Filter device and multiplexer | |
JP2002171185A (en) | Television tuner | |
US20090201429A1 (en) | Television tuner | |
JP2009044561A (en) | Antenna matching circuit | |
JP2011019168A (en) | Reception tuner | |
JP2011249982A (en) | Input tuning circuit for television tuner | |
JP3103017U (en) | Television tuner | |
JP2010154232A (en) | Frequency variable filter circuit | |
US20210126620A1 (en) | Radio frequency filtering circuitry | |
JP2009164744A (en) | Double-tuning circuit of television tuner | |
KR101547250B1 (en) | Image trap filter circuit of tuner | |
JP4043222B2 (en) | Television tuner | |
JP2011254452A (en) | Double tuning circuit for television tuner | |
JP2008270973A (en) | Television signal input circuit | |
WO2006103583A2 (en) | Receiver having a tuning capacitance | |
JP2011250267A (en) | Input tuning circuit for television tuner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130620 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131220 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |