JP2009044561A - Antenna matching circuit - Google Patents
Antenna matching circuit Download PDFInfo
- Publication number
- JP2009044561A JP2009044561A JP2007208479A JP2007208479A JP2009044561A JP 2009044561 A JP2009044561 A JP 2009044561A JP 2007208479 A JP2007208479 A JP 2007208479A JP 2007208479 A JP2007208479 A JP 2007208479A JP 2009044561 A JP2009044561 A JP 2009044561A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- antenna
- matching circuit
- antenna matching
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Details Of Aerials (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
Description
本発明は、デジタルテレビジョン放送受信用のチューナブルアンテナに適用可能なアンテナ整合回路に関する。 The present invention relates to an antenna matching circuit applicable to a tunable antenna for receiving digital television broadcasts.
デジタルテレビジョン放送信号のように広帯域の電波を携帯電話機等のモバイル機器で受信可能にしたチューナブルアンテナが提案されている(例えば、特許文献1参照)。チューナブルアンテナに備えたアンテナ整合回路では、可変容量素子及びインダクタンス素子を組み合わせてデジタルテレビジョン放送信号の周波数帯域(470MHzから770MHz)において周波数可変とすると共に後段回路との整合をとって信号損失を抑制している。 There has been proposed a tunable antenna that can receive a broadband radio wave such as a digital television broadcast signal by a mobile device such as a mobile phone (for example, see Patent Document 1). In the antenna matching circuit provided for the tunable antenna, the variable capacitance element and the inductance element are combined to make the frequency variable in the frequency band (470 MHz to 770 MHz) of the digital television broadcast signal and match with the subsequent circuit to reduce the signal loss. Suppressed.
図7は特許文献1に記載されたアンテナ整合回路の回路構成図である。アンテナ素子1と伝送線路2との間にアンテナ整合回路3が設けられている。アンテナ整合回路3は、アンテナ素子1と直列に接続された第1可変容量素子4と、アンテナ素子1と並列に接続された第2可変容量素子5、アンテナ素子1と直列に接続された第1インダクタ6と、アンテナ素子1と並列に接続された第2インダクタ7とを有する。
FIG. 7 is a circuit configuration diagram of the antenna matching circuit described in Patent Document 1. In FIG. An antenna matching
このように構成されたアンテナ整合回路では、第1可変容量素子4は、周波数に拘らずアンテナ整合回路3のQ値を略一定にすると共に、第2可変容量素子5による共振周波数の可変範囲を拡張する。第2可変容量素子5は、アンテナ整合回路3の共振周波数を可変する。第1インダクタ6は、容量性リアクタンスを打ち消すと共に、第2インダクタ7とのタップダウン効果により伝送線路2の負荷抵抗と整合をとる。
ところで、チューナブルアンテナのアンテナ特性は、アンテナ利得及び周波数可変範囲が問題となるが、アンテナ利得にはアンテナ整合回路での回路損失が大きく影響するのでアンテナ整合回路のQ値の改善が望まれる。また、周波数可変範囲については容量可変範囲およびインダクタンス値を変えずにアンテナ整合回路での可変範囲を拡張することが望まれる。 By the way, the antenna characteristics of the tunable antenna are affected by the antenna gain and the variable frequency range. However, since the circuit loss greatly affects the antenna gain, it is desired to improve the Q value of the antenna matching circuit. Further, regarding the frequency variable range, it is desired to extend the variable range in the antenna matching circuit without changing the capacitance variable range and the inductance value.
本発明は、かかる点に鑑みてなされたものであり、回路のQ値を改善できると共に周波数可変範囲を拡張可能なアンテナ整合回路を提供することを目的とする。 The present invention has been made in view of this point, and an object of the present invention is to provide an antenna matching circuit that can improve the Q value of the circuit and expand the frequency variable range.
本発明のアンテナ整合回路は、アンテナ素子と当該アンテナ素子への給電点との間に設けられ、可変容量素子と第1のインダクタンス素子とが直列接続された直列回路を有するアンテナ整合回路であって、前記第1のインダクタンス素子を複数のチップインダクタで構成したことを特徴とする。 An antenna matching circuit of the present invention is an antenna matching circuit having a series circuit that is provided between an antenna element and a feeding point to the antenna element and in which a variable capacitance element and a first inductance element are connected in series. The first inductance element is composed of a plurality of chip inductors.
この構成によれば、可変容量素子と直列回路を構成する第1のインダクタンス素子を、複数のチップインダクタで構成したことにより、それぞれの自己共振周波数を使用周波数から遠ざけることができ、回路損失を低減できると共にチューニング帯域を高域側に拡張することができる。 According to this configuration, the first inductance element that forms the series circuit with the variable capacitance element is configured by a plurality of chip inductors, so that each self-resonant frequency can be kept away from the operating frequency, thereby reducing circuit loss. In addition, the tuning band can be extended to the high band side.
上記アンテナ整合回路において、前記給電点とグランドとの間に第2のインダクタンス素子を接続するものとした。これにより、第2のインダクタンス素子のインダクタンス値を調整することにより後段の回路との整合調整が可能になる。 In the antenna matching circuit, a second inductance element is connected between the feeding point and the ground. As a result, it is possible to adjust the matching with the subsequent circuit by adjusting the inductance value of the second inductance element.
本発明によれば、アンテナ整合回路のQ値を改善できると共に周波数可変範囲を拡張でき、チューナブルアンテナのアンテナ特性を改善することができる。 According to the present invention, the Q value of the antenna matching circuit can be improved, the frequency variable range can be expanded, and the antenna characteristics of the tunable antenna can be improved.
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図1は本発明の一実施の形態に係るアンテナ整合回路の構成図である。本実施の形態のアンテナ整合回路10は、アンテナ素子の給電端となるRF回路の入力端子11とアンテナ素子(放射導体)の回路側端部12との間に設けられている。アンテナ整合回路10は、RF回路の入力端子11とアンテナ素子の回路側端部12との間に、第1のインダクタンス素子を構成する2つのチップインダクタ13,14を直列に接続している。2つのチップインダクタ13,14間に可変容量素子としての第1のバラクタダイオード15を接続し、アンテナ素子側のチップインダクタ14とアンテナ素子の回路側端部12との間に可変容量素子としての第2のバラクタダイオード16を接続している。第1及び第2のバラクタダイオード15,16の各カソードに対してチューニング帯域を制御するチューニング電圧Vtが抵抗R1を介して印加されるように構成されている。チップインダクタ13のRF回路の一端部とグランドとの間に第2のインダクタンス素子としてのインダクタンス素子17が接続されている。なお、アンテナ素子の回路側端部12とグランドとの間には抵抗18が接続され、RF回路の入力端子11とチップインダクタ13の一端部との間には直流カットコンデンサ19が設けられている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a configuration diagram of an antenna matching circuit according to an embodiment of the present invention. The antenna matching
図2は上記アンテナ整合回路10を備えたチューナブルアンテナの概略図である。チューナブルアンテナ20は、アンテナ部21と回路部22とからなる。アンテナ部21は誘電体又は磁性体からなる基体23の外周に放射導体24を巻回してアンテナ素子を構成している。回路部22は、基体23の一面上に設けられており、上記アンテナ整合回路10を備えている。
FIG. 2 is a schematic diagram of a tunable antenna provided with the antenna matching
以上のように構成されたアンテナ整合回路10では、第1のインダクタンス素子を構成する複数のチップインダクタ13,14のインダクタンス値と第1及び第2のバラクタダイオード15,16の可変容量とで決まる共振周波数を中心周波数とするバンドパスフィルタを構成して所望周波数を通過させる。第1及び第2のバラクタダイオード15,16のカソードに印加するチューニング電圧Vtを制御して第1及び第2のバラクタダイオード15,16の容量を制御することで共振周波数を所望の周波数に設定することができる。また、複数のチップインダクタ13,14及び並列接続されたインダクタンス素子17により後段の受信回路との整合調整が行われ、少ない回路損失で信号を受信回路へ伝搬させる。
In the antenna matching
さらに本実施の形態は、RF回路の入力端子11とアンテナ素子の回路側端部12との間に直列接続される第1のインダクタンス素子を複数のチップインダクタ(本例では2つのチップインダクタ13,14)に分割したことにより、次のような作用効果を奏することができる。
Further, in the present embodiment, the first inductance element connected in series between the
図3に示すアンテナ整合回路30との対比で、本実施の形態の作用効果を説明する。アンテナ整合回路30は、RF回路の入力端子11とアンテナ素子の回路側端部12との間に直列に挿入される第1のインダクタンス素子として1つのチップインダクタ31を用いている。チップインダクタ31は、アンテナ整合回路30において整合及びチューニングに必要なインダクタンス値であるとする。したがって、1つのチップインダクタ31は、2つのチップインダクタ13,14のインダクタンス値の合計とほぼ同じインダクタンス値となっている。
The operational effects of the present embodiment will be described in comparison with the antenna matching
図4(a)(b)に示す回路モデルに基づいてインダクタンス素子のQ値に関する周波数特性をシミュレーションした。1個のチップインダクタL1と2個のチップインダクタL2、L3との関係は、L1のインダクタンス値とL2+L3のインダクタンス値とを略同一にしている。 Based on the circuit model shown in FIGS. 4A and 4B, the frequency characteristics related to the Q value of the inductance element were simulated. The relationship between one chip inductor L1 and two chip inductors L2 and L3 is such that the inductance value of L1 and the inductance value of L2 + L3 are substantially the same.
図5はインダクタンス素子の周波数特性のシミュレーション結果を示す図である。アンテナ整合回路において直列に挿入されるインダクタンスとして90nH必要であるとする。1個のチップインダクタL1(90nH)で構成する場合の周波数特性はM1であり、自己共振周波数が2.8GHz近傍である。これに対して、必要なインダクタンスを2個のチップインダクタL2(47nH)、L3(43nH)に分割した場合の周波数特性はM2であり、自己共振周波数が3.75GHz近傍となっている。このように自己共振周波数を使用周波数から遠ざけることで、回路損失及びチューニング帯域において良好な特性を得ることができる。 FIG. 5 is a diagram showing a simulation result of frequency characteristics of the inductance element. It is assumed that 90 nH is required as an inductance inserted in series in the antenna matching circuit. The frequency characteristic when configured with one chip inductor L1 (90 nH) is M1, and the self-resonant frequency is in the vicinity of 2.8 GHz. On the other hand, when the required inductance is divided into two chip inductors L2 (47nH) and L3 (43nH), the frequency characteristic is M2, and the self-resonant frequency is in the vicinity of 3.75 GHz. Thus, by separating the self-resonant frequency from the operating frequency, good characteristics can be obtained in the circuit loss and the tuning band.
図5のシミュレーション結果では、使用周波数が1GHzの場合には、1個のチップインダクタL1はQ値=80.23であるのに対して、2個のチップインダクタL2、L3に分割した場合はQ値=86.44となっており、Q値が6改善されている。したがって、Q値に優れた2つのチップインダクタ13,14を挿入するアンテナ整合回路10(図1)は、1つのチップインダクタ31を直列接続したアンテナ整合回路30(図3)に比べてQ値が改善され、アンテナ整合回路10での回路損失を低減することができる。
In the simulation result of FIG. 5, when the use frequency is 1 GHz, one chip inductor L1 has a Q value = 80.23, whereas when divided into two chip inductors L2 and L3, the Q value is Q. The value is 86.44, and the Q value is improved by 6. Therefore, the antenna matching circuit 10 (FIG. 1) in which the two
図6はインダクタンスの周波数特性を示す特性図である。1個のチップインダクタによる周波数特性をT1、2個のチップインダクタによる周波数特性をT2で表わしている。例えば、チューナブルアンテナのチューニング帯域を470MHzから750MHzとした場合、チューニング帯域の最低周波数(470MHz)では両者のインダクタンス値は同じであっても、周波数が高くなるのに応じて両者のインダクタンス値に開きが生じていき、2個のチップインダクタによる方のインダクタンス値が小さくなっている。アンテナ整合回路10における共振周波数fは、チップインダクタ13,14によるインダクタンス値をL、バラクタダイオード15,16による容量をCとして次式より決まる。
f=1/(2π(LC)1/2)
したがって、バラクタダイオード15,16による容量可変範囲が同一とすれば、本実施の形態のように周波数特性T2によるものの方が高域側のチューニング帯域が拡張されることになる。
FIG. 6 is a characteristic diagram showing the frequency characteristics of the inductance. The frequency characteristic due to one chip inductor is represented by T1, and the frequency characteristic due to two chip inductors is denoted by T2. For example, when the tuning band of the tunable antenna is changed from 470 MHz to 750 MHz, even if both inductance values are the same at the lowest frequency of the tuning band (470 MHz), the inductance values open to both as the frequency increases. The inductance value of the two chip inductors is smaller. The resonance frequency f in the antenna matching
f = 1 / (2π (LC) 1/2 )
Therefore, if the variable capacitance ranges of the
このように本実施の形態によれば、RF回路の入力端子11とアンテナ素子の回路側端部12との間に挿入されるインダクタンス素子を2つのチップインダクタ13,14に分割したので、それぞれの自己共振周波数を使用周波数から遠ざけることができ、回路損失を低減できると共にチューニング帯域を高域側に拡張することができる。
Thus, according to the present embodiment, since the inductance element inserted between the
以上の説明では、2つのチップインダクタ13,14の間に第1のバラクタダイオード15を接続しているが、必ずしも2つのチップインダクタ13,14の間に可変容量素子を接続する必要はない。また、RF回路の入力端子11とアンテナ素子の回路側端部12との間に挿入されるインダクタンス素子は3つ以上に分割することもできる。
In the above description, the
本発明は、チューナブルアンテナのアンテナ整合回路に適用可能である。 The present invention is applicable to an antenna matching circuit of a tunable antenna.
1…アンテナ素子
2…伝送線路
3…アンテナ整合回路
4…第1可変容量素子
5…第2可変容量素子
6…第1インダクタ
7…第2インダクタ
10…アンテナ整合回路
11…入力端子
12…回路側端部
13、14…チップインダクタ
15…第1のバラクタダイオード
16…第2のバラクタダイオード
17…インダクタンス素子(第2のインダクタンス素子)
18…抵抗
19…直流カットコンデンサ
20…チューナブルアンテナ
21…アンテナ部
22…回路部
23…基体
24…放射導体
DESCRIPTION OF SYMBOLS 1 ...
DESCRIPTION OF
Claims (2)
The antenna matching circuit according to claim 1, wherein a second inductance element is connected between the feeding point and the ground.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007208479A JP2009044561A (en) | 2007-08-09 | 2007-08-09 | Antenna matching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007208479A JP2009044561A (en) | 2007-08-09 | 2007-08-09 | Antenna matching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009044561A true JP2009044561A (en) | 2009-02-26 |
Family
ID=40444795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007208479A Withdrawn JP2009044561A (en) | 2007-08-09 | 2007-08-09 | Antenna matching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009044561A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305102B2 (en) | 2009-02-26 | 2012-11-06 | International Business Machines Corporation | Probe card, method for manufacturing probe card, and prober apparatus |
CN105322302A (en) * | 2014-07-31 | 2016-02-10 | 联发科技股份有限公司 | Matching circuit for antenna and associated method |
CN109525270A (en) * | 2018-11-23 | 2019-03-26 | 上海庆科信息技术有限公司 | Wiring board and wireless communication module |
-
2007
- 2007-08-09 JP JP2007208479A patent/JP2009044561A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8305102B2 (en) | 2009-02-26 | 2012-11-06 | International Business Machines Corporation | Probe card, method for manufacturing probe card, and prober apparatus |
CN105322302A (en) * | 2014-07-31 | 2016-02-10 | 联发科技股份有限公司 | Matching circuit for antenna and associated method |
US10027029B2 (en) | 2014-07-31 | 2018-07-17 | Mediatek Inc. | Matching circuit for antenna and associated method |
CN105322302B (en) * | 2014-07-31 | 2019-05-17 | 联发科技股份有限公司 | Antenna-matching circuit and its method |
CN109525270A (en) * | 2018-11-23 | 2019-03-26 | 上海庆科信息技术有限公司 | Wiring board and wireless communication module |
CN109525270B (en) * | 2018-11-23 | 2023-08-08 | 上海庆科信息技术有限公司 | Circuit board and wireless communication module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375695B2 (en) | Antenna and wireless communication device | |
JP2007159083A (en) | Antenna matching circuit | |
US8421702B2 (en) | Multi-layer reactively loaded isolated magnetic dipole antenna | |
US20160126623A1 (en) | Antenna impedance matching and aperture tuning circuitry | |
US20130257666A1 (en) | Antenna with multiple coupled regions | |
JP2008270876A (en) | Antenna system | |
TWI426746B (en) | Radio-frequency processing device and method and related wireless communication device | |
JP2008278219A (en) | Antenna device | |
JP2009290270A (en) | Antenna apparatus | |
US20150214626A1 (en) | Tunable antenna | |
JP2006319477A (en) | Composite antenna | |
EP2139065A1 (en) | Antenna device | |
US8188806B2 (en) | Tuner and transformer formed by printed circuit board thereof | |
JP5150087B2 (en) | Variable tuning antenna and portable radio | |
TWI322617B (en) | A tv tuner and the manufacturing method thereof | |
JP2009044561A (en) | Antenna matching circuit | |
US7609134B2 (en) | Variable tuning circuit using variable capacitance diode and television tuner | |
JP2008259039A (en) | Antenna device | |
JP2007143063A (en) | Antenna device | |
JP2009194864A (en) | Antenna apparatus | |
US20150042525A1 (en) | Antenna device and wireless communication terminal | |
US7345651B2 (en) | Antenna | |
JP2009296483A (en) | Antenna device | |
JP2005340994A (en) | Antenna tuning circuit | |
EP2063486A1 (en) | Antenna apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100611 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20110510 Free format text: JAPANESE INTERMEDIATE CODE: A761 |