JP2012243040A - 演算装置、演算方法および演算プログラム - Google Patents
演算装置、演算方法および演算プログラム Download PDFInfo
- Publication number
- JP2012243040A JP2012243040A JP2011111812A JP2011111812A JP2012243040A JP 2012243040 A JP2012243040 A JP 2012243040A JP 2011111812 A JP2011111812 A JP 2011111812A JP 2011111812 A JP2011111812 A JP 2011111812A JP 2012243040 A JP2012243040 A JP 2012243040A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- data
- zdd
- unit
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Complex Calculations (AREA)
Abstract
【解決手段】演算装置100は、M行N列(M、Nは整数)の2値行列のデータを入力するデータ入力部と、N次元の実数ベクトルを入力するベクトル入力部と、前記データ入力部により入力された2値行列のデータを、ゼロサプレス型二分決定グラフ(ZDD)のデータ構造に変換した変換データを構築する構築部と、前記構築部により構築された変換データと、前記ベクトル入力部により入力された実数ベクトルとの行列演算を実行する演算部と、前記演算部による演算結果を出力する出力部とを有する。
【選択図】図1
Description
実施例1に係る演算装置は、2値行列と実数ベクトルとの行列演算を行うことを概要とする。そして、実施例1に係る演算装置は、2値行列を所定のデータ構造を用いて圧縮し、圧縮した2値行列を対象として演算を実行する点に特徴がある。
図1は、実施例1に係る演算装置の構成を示す機能ブロック図である。実施例1に係る演算装置100は、例えば、所定のプログラムなどに記述された手順に従い、所定の演算処理を行うパーソナルコンピュータやワークステーション、オフコンなどに相当する。なお、図1では、演算装置100を説明する上で必要となる機能を図示し、中央演算装置や主記憶装置、補助記憶装置などの一般的な機能の図示は省略する。
図9〜図11を用いて、実施例1に係る演算装置による処理の流れを説明する。図9は、実施例1に係るZDD構築処理の流れを示す図である。図10は、実施例1に係る行列と実数ベクトルとの積の計算処理の流れを示す図である。図11は、行列演算処理の流れを示す図である。実施例1に係る演算装置100による処理は、図9に示すZDD構築処理と、図10および図11に示す行列と実数ベクトルとの積の計算処理とに2分される。
図9に示すように、データ入力部110は、M行N列の2値行列を入力する(S101)。続いて、ZDD構築部120は、S101で入力した行列の各行を入力として、組み合わせ集合Fを計算する(S102)。そして、ZDD構築部120は、S102で計算した組み合わせ集合Fに対応するZDDを構築する(S103)。
図10に示すように、ベクトル入力部140は、N次元の実数ベクトルを入力する(S201)。続いて、行列演算実行部150は、ZDD構築部120により2値行列から構築されたZDDと、ベクトル入力部140により入力されたN次元の実数ベクトルとを用いて、行列演算を実行する(S202)。
行列演算実行部150は、図11に示す処理を実行する前に、ベクトル入力部140からN次元ベクトルqを取得し、データ記憶部130からZDDを取得して、スコアを格納する要素数(W−M)の1次元配列scoreを用意し、すべての要素を0で初期化しておく。以上の準備が完了した後、行列演算実行部150は、インデックス(i)をi=3に初期化する(S301)。
上述してきたように、実施例1に係る演算装置100は、M行N列(M、Nは正の整数)の2値行列を、ZDDを用いたデータ構造に変換する(図5、6等)。そして、実施例1に係る演算装置は、ZDDと実数ベクトルとの積の演算を、ZDD上で再帰的なアルゴリズムとして実行する(図11等)。すなわち、実施例1に係る演算装置は、2値行列をZDDを用いたデータ構造に変換することにより2値行列のデータを圧縮して表現することができる。そして、実施例1に係る演算装置は、2値行列が有する非零の要素数「K」に応じた演算を実行するのではなく、2値行列をZDDを用いたデータ構造に変換したときのZDDのノード数「W」に応じた演算を実行できるようになる。このようなことから、実施例1に係る演算装置は、2値行列と実数ベクトルとの積の演算に必要となる計算時間を減らすことができ、行列演算を効率的に実行できる。
図1に示した演算装置100の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、演算装置100の分散または統合の具体的形態は図1に示すものに限られず、演算装置100のZDD構築部120、データ記憶部130および行列演算実行部150を機能的に統合されていてもよい。このように、演算装置100の各構成要素の全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。
また、実施例1で説明した演算装置100の各種の処理(例えば、図9〜11等参照)は、あらかじめ用意されたプログラムをパーソナルコンピュータやワークステーションなどの電子機器で実行することによって実現することができる。そこで、以下では、図12を用いて、実施例1で説明した演算装置100と同様の機能を有する演算プログラムを実行する電子機器の一例を説明する。図12は、演算プログラムを実行する電子機器の一例を示す図である。
実施例1で説明した演算装置100により、以下のような演算方法が実現される。
110 データ入力部
120 ZDD構築部
130 データ記憶部
140 ベクトル入力部
150 行列演算実行部
160 計算結果出力部
200 電子機器
210 CPU
220 入力部
230 出力部
240 メモリ
250 ハードディスク装置
260 バス
Claims (3)
- 2値行列とN次元の実数ベクトルとの行列演算を行う演算装置であって、
M行N列(M、Nは整数)の前記2値行列のデータを入力するデータ入力部と、
N次元の前記実数ベクトルを入力するベクトル入力部と、
前記データ入力部により入力された前記2値行列のデータを、二分決定グラフのデータ構造に変換した変換データを構築する構築部と、
前記構築部により構築された前記変換データと、前記ベクトル入力部により入力された前記実数ベクトルとの行列演算を実行する演算部と、
前記演算部による演算結果を出力する出力部と
を有することを特徴とする演算装置。 - 2値行列とN次元の実数ベクトルとの行列演算を行うコンピュータにより実行される演算方法であって、
M行N列(M、Nは整数)の前記2値行列のデータを入力するデータ入力工程と、
N次元の前記実数ベクトルを入力するベクトル入力工程と、
前記データ入力工程により入力された前記2値行列のデータを、二分決定グラフのデータ構造に変換した変換データを構築する構築工程と、
前記構築工程により構築された前記変換データと、前記ベクトル入力部により入力された前記実数ベクトルとの行列演算を実行する演算工程と、
前記演算工程による演算結果を出力する出力工程と
を含むことを特徴とする演算方法。 - 2値行列とN次元の実数ベクトルとの行列演算を行うコンピュータに実行させるための演算プログラムであって、
前記コンピュータに、
M行N列(M、Nは整数)の前記2値行列のデータを入力するデータ入力手順と、
N次元の前記実数ベクトルを入力するベクトル入力手順と、
前記データ入力手順により入力された前記2値行列のデータを、二分決定グラフのデータ構造に変換した変換データを構築する構築手順と、
前記構築手順により構築された前記変換データと、前記ベクトル入力手順により入力された前記実数ベクトルとの行列演算を実行する演算手順と、
前記演算手順による演算結果を出力する出力手順と
を実行させることを特徴とする演算プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011111812A JP5634941B2 (ja) | 2011-05-18 | 2011-05-18 | 演算装置、演算方法および演算プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011111812A JP5634941B2 (ja) | 2011-05-18 | 2011-05-18 | 演算装置、演算方法および演算プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012243040A true JP2012243040A (ja) | 2012-12-10 |
JP5634941B2 JP5634941B2 (ja) | 2014-12-03 |
Family
ID=47464698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011111812A Expired - Fee Related JP5634941B2 (ja) | 2011-05-18 | 2011-05-18 | 演算装置、演算方法および演算プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5634941B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013205998A (ja) * | 2012-03-27 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | 行列ベクトル積演算装置、行列ベクトル積演算方法、及び行列ベクトル積演算プログラム |
JP2014182615A (ja) * | 2013-03-19 | 2014-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 積演算装置、方法、及びプログラム |
JP2018112784A (ja) * | 2017-01-06 | 2018-07-19 | 日本電信電話株式会社 | 厳密敷き詰め計算装置、方法、及びプログラム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7109106B2 (ja) | 2018-03-08 | 2022-07-29 | 有限会社神奈川技研 | 標識柱の構造、標識柱、及び柱構造 |
-
2011
- 2011-05-18 JP JP2011111812A patent/JP5634941B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
Title |
---|
CSNG200501147003; 湊真一: 'VSOP:ゼロサプレス型BDDに基づく「重み付き積和集合」計算プログラム' 電子情報通信学会技術研究報告 Vol.105 No.72, 200505, 31-38頁, 社団法人電子情報通信学会 * |
JPN6014043303; 湊真一: 'VSOP:ゼロサプレス型BDDに基づく「重み付き積和集合」計算プログラム' 電子情報通信学会技術研究報告 Vol.105 No.72, 200505, 31-38頁, 社団法人電子情報通信学会 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013205998A (ja) * | 2012-03-27 | 2013-10-07 | Nippon Telegr & Teleph Corp <Ntt> | 行列ベクトル積演算装置、行列ベクトル積演算方法、及び行列ベクトル積演算プログラム |
JP2014182615A (ja) * | 2013-03-19 | 2014-09-29 | Nippon Telegr & Teleph Corp <Ntt> | 積演算装置、方法、及びプログラム |
JP2018112784A (ja) * | 2017-01-06 | 2018-07-19 | 日本電信電話株式会社 | 厳密敷き詰め計算装置、方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP5634941B2 (ja) | 2014-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Mo et al. | Efficient analysis of multi-state k-out-of-n systems | |
CN112114776B (zh) | 一种量子乘法运算方法、装置、电子装置及存储介质 | |
JP5315291B2 (ja) | グラフにおけるノードの間の類似度を計算するための方法、プログラム、およびシステム | |
US11182157B2 (en) | Information processing device, arithmetic device, and information processing method | |
US20170364477A1 (en) | Information processing apparatus, ising device, and information processing apparatus control method | |
JP5634941B2 (ja) | 演算装置、演算方法および演算プログラム | |
JP7007520B6 (ja) | 情報処理装置、演算装置、及び情報処理方法 | |
CN111914378B (zh) | 一种单振幅量子计算模拟方法及装置 | |
Xu et al. | A novel polynomial-chaos-based Kalman filter | |
US20190042543A1 (en) | Matrix decomposition device and matrix decomposition method | |
Drake | PyEDA: Data Structures and Algorithms for Electronic Design Automation. | |
JP6925546B1 (ja) | 演算システム、情報処理装置、および最適解探索処理方法 | |
JP4369791B2 (ja) | 有向スケールフリーオブジェクト関係のモデリング | |
González-Parra et al. | Polynomial chaos for random fractional order differential equations | |
Kumar et al. | Generalized forms of fractional Euler and Runge–Kutta methods using non-uniform grid | |
Tetteh et al. | Evolution of complex combinational logic circuits using grammatical evolution with systemverilog | |
US20230289401A1 (en) | Solution accuracy guaranteeing annealing calculation device, method, and program | |
WO2023169345A1 (zh) | 数据模拟任务的处理方法、装置、电子设备及存储介质 | |
US10333697B2 (en) | Nondecreasing sequence determining device, method and program | |
CN114528996B (zh) | 一种目标体系试验态初始参数的确定方法、装置及介质 | |
Wang et al. | Exact eigenfunctions of N-body system with quadratic pair potential | |
JP7401739B2 (ja) | 次数変換装置、次数変換方法、および次数変換プログラム | |
Wicaksono et al. | Implementation of Shor’s quantum factoring algorithm using projectQ framework | |
Ramadas et al. | Testing nelder-mead based repulsion algorithms for multiple roots of nonlinear systems via a two-level factorial design of experiments | |
Xiao et al. | Enumeration of spanning trees in planar unclustered networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141014 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5634941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |