JP2012239171A5 - - Google Patents

Download PDF

Info

Publication number
JP2012239171A5
JP2012239171A5 JP2012107478A JP2012107478A JP2012239171A5 JP 2012239171 A5 JP2012239171 A5 JP 2012239171A5 JP 2012107478 A JP2012107478 A JP 2012107478A JP 2012107478 A JP2012107478 A JP 2012107478A JP 2012239171 A5 JP2012239171 A5 JP 2012239171A5
Authority
JP
Japan
Prior art keywords
modulus
modular
values
processor
operands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012107478A
Other languages
English (en)
Other versions
JP5977996B2 (ja
JP2012239171A (ja
Filing date
Publication date
Priority claimed from EP11176404A external-priority patent/EP2523096A1/en
Application filed filed Critical
Publication of JP2012239171A publication Critical patent/JP2012239171A/ja
Publication of JP2012239171A5 publication Critical patent/JP2012239171A5/ja
Application granted granted Critical
Publication of JP5977996B2 publication Critical patent/JP5977996B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (9)

  1. 反復的モジュラー乗法ステップを有し、第1の法Nと秘密指数dと基数xとを入力とする、モジュラー累乗を実行する、好適なサイドチャンネルを見ることによりモジュラー二乗とモジュラー乗法とを区別できるプロセッサで実行される方法であって、
    2つの値a、bと前記第1の法Nとからc=a・b modNとなるように結果cを計算することを目的とした前記反復的モジュラー乗法ステップの少なくとも1つのステップにおいて、
    前記2つの値a、bと前記第1の法Nとを入力として取るステップと、
    前記2つの値a、bと前記第1の法Nとから、2つのオペランドa′、b′と第2の法N′とを求めるステップであって、前記2つのオペランドa′、b′のうち少なくとも一方は前記2つの値a、bとは異なり、aがbと等しいとき、前記2つのオペランドa′、b′は異なるようにして、a′がb′と等しいときを除いて前記モジュラー乗法c=a・b modNがサイドチャンネルの観点から見て、モジュラー二乗のように振る舞うようにし、最大でも線形の複雑性である演算を用いて、前記オペランドa′は前記値aから求め、前記オペランドb′は前記値bから求め、前記第2の法N′は前記第1の法Nから求める、ステップと、
    中間結果c′=a′・b′ modN′を計算するステップと、
    前記中間結果c′から前記結果cを求めるステップであって、cは最大でも線形の複雑性である演算を用いてc′から求めるステップと、
    前記モジュラー累乗において前記結果cを用いるステップとを有する方法。
  2. a′=2a、b′=b+N、及びN′=2Nであり、c′=c/2である、請求項1に記載の方法。
  3. a′=N−a、b′=b、及びN′=Nであり、c′=N−cである、請求項1に記載の方法。
  4. 前記第1の法Nは奇数である、請求項3に記載の方法。
  5. 反復的モジュラー乗法ステップを有し、第1の法Nと秘密指数dと基数xとを入力とする、モジュラー累乗を実行するプロセッサであって、好適なサイドチャンネルを見ることによりモジュラー二乗とモジュラー乗法とを区別できるようにし、2つの値a、bと前記第1の法Nとからc=a・b modNとなるように結果cを計算する前記反復的モジュラー乗法ステップの少なくとも1つのステップにおいて、
    前記2つの値a、bと前記第1の法Nとを入力として取る手段と、
    前記2つの値a、bと前記第1の法Nとから、2つのオペランドa′、b′と第2の法N′とを求める手段であって、前記2つのオペランドa′、b′のうち少なくとも一方は前記2つの値a、bとは異なり、aがbと等しいとき、前記2つのオペランドa′、b′は異なるようにして、a′がb′と等しいときを除いて前記モジュラー乗法c=a・b modNがサイドチャンネルの観点から見て、モジュラー二乗のように振る舞うようにし、最大でも線形の複雑性である演算を用いて、前記オペランドa′は前記値aから求め、前記オペランドb′は前記値bから求め、前記第2の法N′は前記第1の法Nから求める、手段と、
    中間結果c′=a′・b′ modN′を計算する手段と、
    前記中間結果c′から前記結果cを求めるステップであって、cは最大でも線形の複雑性である演算を用いてc′から求める手段とを有し、
    前記プロセッサは、さらに、前記モジュラー累乗において前記結果cを用いる手段を有するプロセッサ。
  6. a′=2a、b′=b+N、及びN′=2Nであり、c′=c/2である、請求項5に記載のプロセッサ。
  7. a′=N−a、b′=b、及びN′=Nであり、c′=N−cである、請求項5に記載のプロセッサ。
  8. 前記第1の法Nは奇数である、請求項7に記載のプロセッサ。
  9. プロセッサにより実行されたとき、前記プロセッサに、請求項1ないし4いずれか一項に記載の方法を実行させるコンピュータプログラ
JP2012107478A 2011-05-11 2012-05-09 サイドチャンネル攻撃に対する抵抗力のあるモジュラー累乗法及び装置 Expired - Fee Related JP5977996B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP11305568.5 2011-05-11
EP11305568 2011-05-11
EP11176404A EP2523096A1 (en) 2011-05-11 2011-08-03 Modular exponentiation and device resistant against side-channel attacks
EP11176404.9 2011-08-03

Publications (3)

Publication Number Publication Date
JP2012239171A JP2012239171A (ja) 2012-12-06
JP2012239171A5 true JP2012239171A5 (ja) 2015-06-25
JP5977996B2 JP5977996B2 (ja) 2016-08-24

Family

ID=44546155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012107478A Expired - Fee Related JP5977996B2 (ja) 2011-05-11 2012-05-09 サイドチャンネル攻撃に対する抵抗力のあるモジュラー累乗法及び装置

Country Status (8)

Country Link
US (1) US8984040B2 (ja)
EP (2) EP2523096A1 (ja)
JP (1) JP5977996B2 (ja)
CN (1) CN102779022B (ja)
BR (1) BR102012010971A2 (ja)
CA (1) CA2775325A1 (ja)
HK (1) HK1176423A1 (ja)
MX (1) MX2012005408A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9645794B2 (en) * 2014-09-23 2017-05-09 Texas Instruments Incorporated Homogeneous atomic pattern for double, add, and subtract operations for digital authentication using elliptic curve cryptography
CN104811297B (zh) * 2015-04-23 2018-06-12 成都信息工程学院 针对RSA之M-ary实现模乘余数输入侧信道攻击
CN106571916B (zh) * 2015-10-12 2020-06-30 瑞昱半导体股份有限公司 解密装置、方法及电路
US10915667B2 (en) * 2016-12-21 2021-02-09 Cryptography Research, Inc. Protecting parallel multiplication operations from external monitoring attacks
EP3447509B1 (en) * 2017-08-21 2021-05-26 Eshard Method of testing the resistance of a circuit to a side channel analysis
US11895230B2 (en) * 2019-01-24 2024-02-06 Nec Corporation Information processing apparatus, secure computation method, and program
CN112260818B (zh) * 2020-10-19 2022-09-20 中国人民解放军战略支援部队信息工程大学 侧信道曲线的增强方法、侧信道攻击方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2228493C (en) * 1997-02-03 2005-05-03 Nippon Telegraph And Telephone Corporation Scheme for carrying out modular calculations based on redundant binary calculation
WO2007104706A1 (fr) * 2006-03-16 2007-09-20 Gemplus Procede de securisation d'un calcul d'une exponentiation ou d'une multiplication par un scalaire dans un dispositif electronique
EP1840732A1 (en) * 2006-03-31 2007-10-03 Axalto SA Protection against side channel attacks
FR2949925A1 (fr) * 2009-09-09 2011-03-11 Proton World Int Nv Protection d'une generation de nombres premiers contre des attaques par canaux caches

Similar Documents

Publication Publication Date Title
JP2012239171A5 (ja)
Hossain et al. High‐performance elliptic curve cryptography processor over NIST prime fields
WO2007137034A3 (en) Managing computing resources in graph-based computations
WO2013066756A3 (en) SOFTWARE DIGITAL FRONT END (SoftDFE) SIGNAL PROCESSING
WO2011094046A3 (en) Cross-reference gestures
WO2013061177A3 (en) User interfaces and associated apparatus and methods
WO2011094045A3 (en) Copy and staple gestures
EP2529288A4 (en) GESTURES OF EDGE
JP2012185517A5 (ja)
ATE527777T1 (de) Elliptisches skalarmultiplikationsverfahren gegen leistungsanalyseangriffe
Lee et al. Improved multi-precision squaring for low-end RISC microcontrollers
CN107408011A8 (zh) 将多个屏幕动态地合并到一个视口
JP2016512005A5 (ja)
JP5977996B2 (ja) サイドチャンネル攻撃に対する抵抗力のあるモジュラー累乗法及び装置
Loi et al. FPGA implementation of low latency scalable Elliptic Curve Cryptosystem processor in GF (2 m)
EP2660796A4 (en) Arithmetical device, arithmetical device elliptical scalar multiplication method and elliptical scalar multiplication program, arithmetical device multiplicative operation method and multiplicative operation program, as well as arithmetical device zero determination method and zero determination program
Roman'kov Cryptanalysis of some schemes applying automorphisms
CN104506316A (zh) 一种基于sm2基点的点乘运算方法
CN106951210B (zh) 一种基于心动阵列的有限域乘法装置
Gutub et al. Serial vs. parallel elliptic curve crypto processor designs
WO2009020216A1 (ja) 演算方法及び演算装置
Koundinya Performance Analysis of Parallel Pollard's Rho Algorithm
Rashidi et al. High-speed hardware implementations of point multiplication for binary Edwards and generalized Hessian curves
WO2010143892A3 (ko) 나머지 연산 방법 및 이를 위한 장치
WO2006120680A3 (en) Large number multiplication method and device