JP2012234502A - メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体 - Google Patents
メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP2012234502A JP2012234502A JP2011104638A JP2011104638A JP2012234502A JP 2012234502 A JP2012234502 A JP 2012234502A JP 2011104638 A JP2011104638 A JP 2011104638A JP 2011104638 A JP2011104638 A JP 2011104638A JP 2012234502 A JP2012234502 A JP 2012234502A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- parameter
- area
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】ダブルレート型メモリの使用領域を有効活用しつつ使用環境に適したメモリアクセスを適切に行う。
【解決手段】複合装置は、メモリコントロール機能部30によって複数のパラメータに基づいてアクセスされるダブルレート型のメモリ13の所定の記憶領域を調整対象メモリ領域として、該調整対象メモリ領域のデータをメモリデータ記憶機能部22へコピーし、所定タイミングに、メモリデータ記憶機能部22のデータを、メモリ13の該調整対象メモリ領域へ書き戻して該調整対象メモリ領域のデータと比較してパラメータを決定して、メモリコントロール機能部30へ該メモリコントロール機能部30がメモリ13へのアクセスに用いるパラメータとして設定する。
【選択図】図2
【解決手段】複合装置は、メモリコントロール機能部30によって複数のパラメータに基づいてアクセスされるダブルレート型のメモリ13の所定の記憶領域を調整対象メモリ領域として、該調整対象メモリ領域のデータをメモリデータ記憶機能部22へコピーし、所定タイミングに、メモリデータ記憶機能部22のデータを、メモリ13の該調整対象メモリ領域へ書き戻して該調整対象メモリ領域のデータと比較してパラメータを決定して、メモリコントロール機能部30へ該メモリコントロール機能部30がメモリ13へのアクセスに用いるパラメータとして設定する。
【選択図】図2
Description
本発明は、メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体に関し、詳細には、ダブルレート型メモリのメモリアクセスを適切に行うメモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体に関する。
複合装置、複写装置、ファクシミリ装置、プリンタ装置、スキャナ装置等の画像処理装置においては、ダブルレート型の高速動作が可能メモリを利用して、原稿の読み取り処理、画像の記録出力処理、画像データの転送処理、読み取り画像データのハードディスク等への蓄積処理、読み取り画像データの外部コンピュータ等への転送処理等の各種画像処理を行っている。
ダブルレート型メモリとしては、DDR−SDRAM(Double-Data-Rate Synchronous Dynamic Random Access Memory)やDDRをより高速化する規格としてJEDEC(Joint Electron Device Engineering Council )により策定されたDDR2、DDR3等が用いられ、ダブルレート型メモリは、データストローブ信号DQSの立ち上がりタイミング及び立ち下がりタイミングの両方に同期してデータ信号DQの読み書きを行う。
ダブルレート型メモリは、その動作周波数が数百MHzに上昇してきていて、メモリアクセスに対するタイミングマージンが極めて小さくなってきており、メモリの搭載されているプリント基板のパターンによるスキュー等が信号品質に与える影響も無視できなくなってきている。また、ダブルレート型メモリは、該メモリの温度変化や電圧変化等によってもデータストローブ信号DQSとデータ信号DQのタイミングが変化するため、種々の使用環境で安定したメモリアクセスを行うことが難しくなってきている。
また、近年、省エネルギーの要望に対応するために、画像形成装置や画像読み取り装置等の画像処理装置は、待機状態において、所定の待ち時間動作要求が発生しないと、主要各部への電源電力の供給を停止または削減して、消費電力を削減する省電力モードを備え、省電力モードにおいて所定の復帰要因が発生すると、各部への電力供給を再開して待機状態に移行することが行われている。このような省電力モードを備えた画像処理装置においては、省電力モードに移行したり、省電力モードから復帰するごとに装置内部の温度や湿度等の装置環境が変化し、また、画像処理装置は、プリント動作、コピー動作、スキャナ動作、ファクシミリ動作、画像編集動作等の装置の動作状態によって、装置環境が変化する。
そして、装置環境の変化に対して、メモリアクセスを適正化するために、従来から、データ信号DQとデータストローブ信号DQSの遅延時間の微調整、ダブルレート型メモリはの内部に終端抵抗であるODT(On Die Termination)を設けて該ODTのON/OFFの切り替え、ODTの抵抗値設定等の様々な調整機能を備えたメモリコントローラが開発されている。
ところが、このような調整機能が増えると、機能毎の設定パラメータ数も増え、パラメータの組み合わせの数も非常に多くなるため、最適なパラメータを設定することが困難になってきている。
そこで、従来、DDR−SDRAMメモリシステムにおいて、データストローブ信号を遅延させてディレイ値を調整する場合に、特定のメモリ領域を調整専用に割り当てて、ある特定の値を特定のアドレスに書き込み、データストローブ信号のディレイ値を変更しながら、同じアドレスに書き込みを行って、両者の値を比較認識するベリファイテストを行って、ベリファイがOKとなる範囲、すなわち、認識した読み込み可能範囲の中間値を、データストローブ信号のディレイ値として設定する技術が提案されている(特許文献1参照)。また、この従来技術は、上記自動でパラメータを設定するキャリブレーション(調整)を、一定期間毎に行うことも示されている。
しかしながら、上記公報記載の従来技術にあっては、特定のメモリ領域を調整専用に割り当てて自動パラメータ調整を行っているため、自動パラメータ調整以外の通常の使用用途で使用できるメモリ領域が減り、メモリの利用効率が悪いという問題があった。また、調整精度を向上させるために、調整に使用するメモリ領域を増やすと、さらに通常使用用途で使用できるメモリ領域が減るという問題があった。
そこで、本発明は、ダブルレート型メモリの使用領域を有効活用しつつ使用環境に適したメモリアクセスを適切に行うメモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体を提供することを目的としている。
本発明は、上記目的を達成するために、複数のパラメータに基づいてアクセスされるメモリの所定の記憶領域を調整対象メモリ領域として、該メモリの該調整対象メモリ領域のデータを所定のメモリデータ記憶手段へ複写し、所定タイミングに、該メモリデータ記憶手段のデータを該メモリの該調整対象メモリ領域へ書き戻して該調整対象メモリ領域のデータと比較して前記パラメータを決定して、前記メモリへのアクセスに用いるパラメータとして設定することを特徴としている。
また、本発明は、前記メモリの少なくとも環境温度を含む環境状況を監視して、該環境状況を参照して前記パラメータを決定することを特徴としてもよい。
さらに、本発明は、前記調整対象メモリ領域の大きさを少なくともジョブの発生頻度を含む前記メモリの動作状況に基づいて決定して、決定した該調整対象メモリ領域のデータを前記メモリデータ記憶手段に複写することを特徴としてもよい。
本発明によれば、ダブルレート型メモリの使用領域を有効活用することができるとともに、使用環境に適したメモリアクセスを適切に行うことができる。
以下、本発明の好適な実施例を添付図面に基づいて詳細に説明する。なお、以下に述べる実施例は、本発明の好適な実施例であるので、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明によって不当に限定されるものではなく、また、本実施の形態で説明される構成の全てが本発明の必須の構成要件ではない。
図1〜図5は、本発明のメモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体の一実施例を示す図であり、図1は、本発明のメモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体の一実施例を適用した複合装置1の要部ブロック構成図である。
図1において、複合装置(画像処理装置)1は、システム制御部2、複数(図1では、3つ)の外部I/F(外部インターフェイス)3〜5、複数(図1では、2つ)の復帰要因センサ6、7及び電源部8を備えているとともに、図示しないが、スキャナ、プロッタ、ファクシミリ通信部、ネットワーク通信部、操作表示部等を備えており、待機状態において所定の待ち時間が経過すると、主要各部への電源電力の供給を停止または削減して、消費電力を削減する省電力モードを備えている。
複合装置1は、スキャナで読み取った原稿の画像データに基づいてプロッタで用紙に画像を記録するコピー処理、ネットワーク通信部を介してパーソナルコンピュータ等の外部装置から受信した印刷データに基づいてプロッタで用紙に画像を形成するプリント処理、スキャナで読み取った原稿の画像データをメモリに蓄積するSCAN to MEMORY処理、スキャナで読み取った原稿の画像データをネットワーク通信部を介して外部装置に送信するSCAN to SEND処理、スキャナで読み取った原稿の画像データをファクシミリ通信部を介してファクシミリ送信するSCAN to FAX処理、スキャナで読み取った原稿の画像データをネットワーク通信部を介して外部装置にE−mail送信するSCAN to E−mail処理、ファクシミリ通信部で受信した画像データをハードディスクに蓄積したり、プロッタで用紙に記録出力するファクシミリ受信処理、ネットワーク通信部を介して受信した画像データをハードディスクに蓄積するネットワークNETWORK to MEMORY処理等の各種画像処理機能を有している。
外部I/F3〜5は、USB(Universal Serial Bus)ホストI/F、USBデバイスI/F、LAN I/F、IEEE1394I/F、IEEE1284I/F等の各種インターフェイスであり、これらのインターフェイスに接続される機器、デバイス、通信回線等との間で信号の授受を行う。なお、この外部I/F3〜5からの信号が省電力復帰要因となる場合、例えば、ネットワークを介した外部装置から動作要求信号等である場合もある。
復帰要因センサ6、7は、省電力モードにある複合装置1に対して省電力モードからの復帰を要求する要因を検出し、例えば、スキャナのコンタクトガラス上にセットされた原稿をコンタクトガラスに押し付ける圧板の開閉状態を検出する圧板検知センサ、複数枚の原稿がセット可能であってセットされた原稿をスキャナに1枚ずつ搬送するADF(Auto Document Feeder)への原稿のセットの有無を検出するADF検知センサ、複合装置1の設置されている場所の照明の輝度を検出する輝度センサ等である。
電源部8は、電源スイッチを介してAC100Vの商用電源をAC/DC変換、電圧変換、整流等の処理を行なって、システム制御部2及び複合装置1のその他の各部に電源電力を供給する。
システム制御部(メモリ制御装置)2は、CPU(Central Processing Unit )11、チップセット12、メモリ13、ROM(Read Only Memory)14及びハードディスク(HDD)15等を備えており、電源部8から電源電力が供給されるとともに、電源部8に電源制御信号を出力して、電源部8による主要各部への電源電力のON/OFF(供給/供給停止)を行わせる。
ROM14は、複合装置1の基本プログラムや本発明のメモリ制御プログラム及び必要なデータが格納されている。
CPU11は、チップセット12を介してメモリ13、ROM14及びハードディスク15に接続されており、チップセット12は、CPU11によるメモリ13、ROM14及びハードディスク15へのアクセスを制御する。
ハードディスク15は、プログラムや画像データ等をCPU11の制御下で格納され、また、読み出される。特に、ハードディスク15は、CPU11の制御下で、メモリ13のパラメータ設定値を複数組み合わせた情報を記録、保持し、また、パラメータ調整におけるリード・ライト・ベリファイテストを実施する際のテスト結果等を記憶する。なお、このパラメータ設定値の組み合わせ情報やリード・ライト・ベリファイテストのテスト結果情報等の記憶先は、ハードディスク15に限るものではなく、システム制御部2が不揮発性メモリフラッシュメモリ等の不揮発性メモリを備えているときには、該不揮発性メモリに記憶してもよい。
メモリ13は、ダブルレート型メモリ(DDR−SDRAM、DDR2−SDRAM、DDR3−SDRAM等)が用いられており、パラメータ調整対象のメモリである。メモリ13は、CPU11の制御下で、複数のパラメータを利用してチップセット12を介して各種データ、特に、画像データのリード/ライトが行われる。メモリ13は、後述するように、CPU11の制御下で、パラメータ調整におけるリード・ライト・ベリファイテスト(自動調整)が行われて、その結果が、ハードディスク15等に保存され、該テスト結果を利用して設定されたパラメータ値に基づいてCPU11によってアクセスされる。
そして、複合装置1は、ROM、EEPROM(Electrically Erasable and Programmable Read Only Memory )、EPROM、フラッシュメモリ、フレキシブルディスク、CD−ROM(Compact Disc Read Only Memory )、CD−RW(Compact Disc Rewritable )、DVD(Digital Versatile Disk)、SD(Secure Digital)カード、MO(Magneto-Optical Disc)等のコンピュータが読み取り可能な記録媒体に記録されている本発明のメモリ制御方法を実行するメモリ制御プログラムを読み込んで図示しないROM14やハードディスク15等に導入することで、後述するメモリ13をアクセスする際のパラメータの適正化を図ってメモリアクセスを適切化するメモリ制御方法を実行するメモリ制御装置を搭載する画像処理装置として構築されている。このメモリ制御プログラムは、アセンブラ、C、C++、C#、Java(登録商標)等のレガシープログラミング言語やオブジェクト指向ブログラミング言語等で記述されたコンピュータ実行可能なプログラムであり、上記記録媒体に格納して頒布することができる。
複合装置1、特に、システム制御部2は、上記メモリ制御プログラムが導入されることで、図2に示すように、機能ブロック構成され、メモリ制御システム20とメモリコントローラ30が構築される。メモリ制御システム20は、パラメータ自動設定機能部21、メモリデータ記憶機能部22、時計機能部23及び温度監視機能部24が構築される。
メモリコントロール機能部(メモリコントロール手段)30は、メモリ13へのアクセス(以下、単に、メモリアクセスという。)に関する様々なパラメータを格納するレジスタを備え、メモリ13へ信号を送信する機能、該レジスタに設定されたパラメータに基づいてメモリ13から信号を受信する機能を備えて、メモリ13とメモリ制御システム機能部20とのインターフェイス処理を行う。そして、メモリ13は、このCPU11の制御下で、メモリコントロール機能部30を介して各種データ、特に、画像データのリード/ライトが行われる。
時計機能部(環境監視手段)23は、タイマー、RTC(Real Time Clock)等が用いられ、メモリコントロール機能部30によるメモリ13のインターフェイスに必要な各種パラメータの設定に用いる各種時間の計時を行って、計時結果をパラメータ自動設定機能部21に出力する。
温度監視機能部(環境監視手段)24は、例えば、サーマルダイオード等の温度センサが用いられ、複合装置1内の温度、特に、メモリ13のアクセスに影響する環境温度を計測して、計測した計測温度をパラメータ自動設定機能部21に出力する。
メモリデータ記憶機能部22は、上記ハードディスク15や不揮発性メモリ等が用いられ、パラメータ調整におけるリード・ライト・ベリファイテストにおいて、調整対象のメモリ13における調整対象メモリ領域のデータがコピーされて記憶するとともに、該データのアドレスも一緒に記憶し、また、メモリ13の該アドレスのデータが書き換わった場合には、データが書き換わったことが分かるようになっている。すなわち、メモリデータ記憶機能部22の記憶するメモリ13のデータは、例えば、図3に示すような状態で記憶する。なお、図3は、対象のメモリ13のメモリアドレスが、0x0000-0x001fの場合であって、データ有効フラグが「1」である場合が示されており、データ有効フラグは、メモリ13上の該当データが更新されて、メモリデータ記憶機能部22のデータが無効となると、「0」がセットされる。
そして、パラメータ自動設定機能部(データ管理手段、パラメータ決定手段、パラメータ設定手段)21は、装置内環境予測機能部、リード・ライト・ベリファイテスト機能部、パラメータ記憶機能部、パラメータ決定機能部、パラメータ設定機能部、パラメータ管理機能部、設定値妥当性判定機能部及びメモリデータ管理機能部等を備えており、調整対象のメモリ13に対して、メモリコントロール機能部30を介してリード・ライト・ベリファイテストを実施して、その結果に従って、自動的にパラメータの設定を行うとともに、パラメータ記憶機能部との間でパラメータ設定値をリード/ライトする。
すなわち、パラメータ自動設定機能部21は、そのリード・ライト・ベリファイテスト機能部が、メモリコントロール機能部30を通してメモリ13にリード・ライト・ベリファイテストを実施する。パラメータ自動設定機能部21のパラメータ記憶機能部は、ハードディスク15やフラッシュメモリ等の不揮発性メモリ、調整対象ではないDRAM等の揮発性メモリ等で構成され、パラメータ設定値を複数組み合わせた情報を記録・保持するとともに、パラメータ調整におけるリード・ライト・ベリファイテストを実施する際のテスト結果も記憶する。
そして、装置内環境予測機能部は、時計機能部23からの計時情報、温度監視機能部24からの計測温度情報及び図示しない電圧監視機能部からの監視電圧情報等から、ジョブ実行中の複合装置1内の環境状況である装置内環境(特に、温度)の変化状況を予測する。この装置内環境の予測方法としては、種々の方法を用いることができる。
パラメータ自動設定機能部21は、そのパラメータ決定機能部が、装置環境予測機能部の予測結果に従って、パラメータ記憶機能部に記憶されたパラメータから最適なパターン値を決定し、パラメータ設定機能部が、パラメータ決定機能部で決定されたパラメータをメモリコントロール機能部30のレジスタに設定する。パラメータ自動設定機能部21は、そのパラメータ管理機能部が、メモリコントロール機能部30のパラメータやパラメータ記憶機能部に記憶されているパラメータ群を管理し、設定値妥当性判定機能部が、種々の情報に基づいて、パラメータの再調整を実施すべきか否かを判定して、その結果をパラメータ自動判定機能部に通知する。そして、設定値妥当性判定機能部は、時計機能部23の計時する時間情報、温度監視機能部24の監視する温度情報及び図示しない電圧監視機能部の監視する電圧情報を利用して、パラメータの再調整の実施要否を判定する。
メモリデータ管理機能部は、メモリデータをメモリデータ記憶機能部22に記憶するメモリデータ記憶制御機能部及びメモリデータ記憶機能部22に記憶したメモリデータを管理するデータ管理機能部を備えており、パラメータ自動設定機能部21は、メモリデータ管理機能部のメモリデータ記憶制御機能部が、メモリ13の調整対象メモリ領域のデータをメモリデータ記憶機能部22にコピーして、メモリデータ管理機能部のメモリ管理機能部が、メモリデータ記憶機能部に記憶したデータを適切に管理して、パラメータ調整時にメモリ13の調整対象メモリ領域に書き戻すことで、メモリ13の特定のメモリ領域を調整専用に割り当てることなく自動パラメータ調整処理を実行する。
次に、本実施例の作用について説明する。本実施例の複合装置1は、メモリ13をアクセスするためのメモリコントロール機能部30に設定するパラメータ値を、メモリ13のメモリ領域を使用することなく、リード・ライト・ベリファイテストを実施して、装置内環境に応じて適正化する自動パラメータ調整処理を実行する。
すなわち、複合装置1は、そのメモリ13にアクセスするメモリ制御システム機能部20、メモリコントロール機能部30及びメモリ13の周辺温度(以下、適宜、装置内温度という。)は、図4に示すように、複合装置1の電源が投入されてから、複合装置1の状態に応じて変化する。
すなわち、複合装置1の内部の温度、特に、メメモリ制御システム機能部20、メモリコントロール機能部30及びメモリ13の周辺温度である装置内温度(装置内環境状況)は、複合装置1の電源がOFFの間(図4の期間T1)においては、外部環境温度と同じ温度であり、複合装置1の電源がONされると、複合装置1が、初期化処理を開始してスタンバイ状態(待機状態)へと移行するが、この初期化処理に伴って、装置内温度は、急激に上昇する(図4の期間T2)。メモリ制御システム機能部20、メモリコントロール機能部30及びメモリ13は、メモリ制御システム機能部20、メモリコントロール機能部30及びメモリ13自身の動作による発熱と、複合装置1のエンジン等その他の発熱による影響を受けて、温度上昇する。
装置内温度は、初期化が完了すると、複合装置1がジョブの発生を待つ待機状態に移行し、待機状態では、複合装置1に通電されているが、消費電力は少ないため、徐々に温度が低下する(図4の期間T3)。
待機状態において、ジョブ(コピー、プリンタ、SCAN to FAX等)の実行命令を受けると、ジョブの実行を開始して、ジョブの実行に伴って、装置内温度が上昇する(図4の期間T4)。
ジョブが完了すると、複合装置1は、再度、待機状態に移行し、装置内温度が徐々に低下する(図4の期間T5)。
そして、待機状態で、所定の待ち時間が経過すると、省電力モード(省エネモード)に移行して、不要な電力消費がなくなり、発熱量も低下して、装置内温度が徐々に低下する(図4の期間T6)。
そして、最適パラメータを見つけるためのメモリリード・ライト・ベリファイテストは、ジョブ実行中においては行うことができないため、待機状態において実行することになるが、図4から分かるように、待機状態(図4の期間T3)とジョブ実行中(図4の期間T4)とでは、装置内温度(装置内環境状況)は大きく異なっており、待機状態において単純にメモリリード・ライト・ベリファイテストを実行して、パラメータ設定を行っただけでは、実際にメモリアクセスを行うジョブ実行中の装置内温度に適したパラメータ設定を行うことができない。また、メモリリード・ライト・ベリファイテストを行って自動パラメータ設定を行う際に、メモリ13の特定のメモリ領域をメモリリード・ライト・ベリファイテスト専用のメモリ領域(調整対象メモリ領域)に割り当てて自動パラメータ設定を行うと、メモリリード・ライト・ベリファイテスト以外の通常の使用用途で使用できるメモリ領域が減って、メモリ13の利用効率が悪化する。
そこで、複合装置1は、メモリ制御システム機能部20が、ハードディスク15等のメモリ13以外の不揮発性メモリをメモリ13のデータの保存先メモリとして用いてメモリリード・ライト・ベリファイテストを行うとともに、待機状態の装置内温度とジョブ情報に基づいてジョブ実行中の装置内環境温度を想定して、該装置内環境(環境温度)に基づいて、パラメータを決定して、決定したパラメータをメモリコントロール機能部30に設定する。
すなわち、複合装置1は、図5に示すように、複合装置1の電源がONされると(ステップS101)、メモリ制御システム機能部20のパラメータ自動設定機能部21が、初期設定を行い(ステップS102)、初期設定が完了すると、メモリデータ管理機能部のメモリデータ記憶制御機能部が、メモリ13の調整対象メモリ領域のデータをメモリデータ記憶機能部22にコピーする(ステップS103)。すなわち、パラメータ自動設定部21は、そのメモリデータ管理機能部のメモリデータ記憶制御機能部が、自動パラメータ調整を行うために、メモリ13の調整対象のメモリ領域のデータを、ハードディスク15やメモリ13以外の不揮発性メモリであるメモリデータ記憶機能部22にコピーして記憶させる。この自動パラメータ調整の対象とする調整対象メモリ領域は、大きいほど、すなわち、コピーするデータ容量が大きいほど、自動パラメータ調整の調整精度は向上するが、データコピー時間を含めた調整に要する時間(調整時間)が長くなるため、調整精度と調整時間との兼ね合いから予めプログラム等によって設定してもよいし、調整時点の複合装置1の状況等に応じて適宜設定してもよい。例えば、頻繁にジョブが実行される状況の場合には、調整対象メモリ領域を小さくし、ジョブが実行される機会が少ない状況の場合には、調整対象メモリ領域を大きくする。しかし、調整対象メモリ領域については、以下の条件を守る必要がある。すなわち、複合装置1は、待機状態においても、メモリ13上に展開されているプログラムが動作しており、プログラム実行領域ではメモリ13のデータが書き換えられる。その結果、調整対象メモリ領域は、待機状態においてデータが書き換えられることのない領域を選択する必要がある。例えば、メモリ領域が、プログラム実行領域と画像データ領域に分けられている場合、画像データ領域のデータは待機状態において書き換えられることがないため、この画像データ領域を調整対象メモリ領域として、この調整対象メモリ領域のデータをメモリ調整用データとして、メモリデータ記憶機能部22にコピーする。
複合装置1は、メモリ13の調整対象メモリ領域のデータのメモリデータ記憶機能部22へのコピーが完了すると、待機状態に移行し(ステップS104)、パラメータ自動設定機能部21の設定値妥当性判定機能部が、時計機能部23の計時する時間情報、温度監視機能部24の監視する温度情報及び図示しない電圧監視機能部の監視する電圧情報を利用して、パラメータの再調整の実施要否を判定する(ステップS105)。
ステップS105で、パラメータ再設定が不要であると、メモリ制御システム機能部20は、ジョブ実行要求があるかチェックし(ステップS106)、ジョブ実行要求がないときには、ステップS104に戻って、待機状態を継続して、パラメータ再調整実施の要否及びジョブ実行要求の有無のチェックを上記同様に行う(ステップS104〜S106)。
ステップS106で、ジョブ実行要求があると、システム制御システム機能部20は、ジョブを実行するとともに、ジョブ要求とジョブ情報をパラメータ自動設定機能部21に通知し、パラメータ自動設定機能部21が、通知されたジョブ情報から、そのジョブを実行中の装置内温度を予測する(ステップS107)。
メモリ制御システム機能部20は、ジョブを実行すると、ステップS103に戻って、メモリ13の調整対象メモリ領域のデータをメモリデータ記憶機能部22にコピーする処理から上記同様に実行する(ステップS103〜S107)。すなわち、メモリ制御システム機能部20は、ジョブを実行すると、ジョブの実行により書き換えられたメモリ13の調整対象メモリ領域のデータをメモリ調整用データとして、メモリデータ記憶機能部22にコピーする。すなわち、メモリ制御システム機能部20のパラメータ自動設定機能部21は、メモリリード・ライト・ベリファイテストを行う際に、メモリデータ記憶機能部22のメモリ13のコピー元と同じ領域にデータを上書き、すなわち、メモリ13に書き込まれているデータと同じデータ値を上書きしてデータの比較を行うこととなり、メモリ13に調整専用のメモリ領域を確保することなく、パラメータ調整を行うことができる。
そして、ステップS105で、パラメータ再設定が必要であると、メモリ制御システム機能部20は、パラメータ自動設定機能部21が、メモリデータ記憶機能部22のデータをメモリ13の調整対象メモリ領域に上書きして、データの比較を行うとともに、上記装置内温度予測情報に基づいて、パラメータ記憶機能部に記憶されているパラメータ設定値群の中から最適なパラメータを決定し、決定したパラメータをメモリコントロール機能部30に設定するパラメータ再設定処理を行い(ステップS108)、ステップS104に戻って、待機状態から上記同様に処理する(ステップS104〜S108)。すなわち、パラメータ自動設定機能部21は、パラメータ再調整において、メモリ13の調整対象メモリ領域のデータがコピーされているメモリデータ記憶機能部22のデータを、メモリ13の調整対象メモリ領域に上書きして、キャリブレーションを行なう。
このように、本実施例の複合装置1は、メモリコントロール機能部(メモリコントロール手段)30によって複数のパラメータに基づいてアクセスされるメモリ13の所定の記憶領域を調整対象メモリ領域として、メモリデータ記憶機能部(メモリデータ記憶手段)22へコピー(複写)し、所定タイミングに、メモリデータ記憶機能部22のデータを、該メモリ13の該調整対象メモリ領域へ書き戻して該調整対象メモリ領域のデータと比較して、前記パラメータを決定して、メモリコントロール機能部30に、メモリ13へのアクセスに用いるパラメータとして設定している。
したがって、メモリ13の調整対象メモリ領域のデータを、メモリ13とは異なるメモリデータ記憶機能部22に一旦保管して、該データと該調整対象メモリ領域のデータを比較することで、メモリ13にパラメータ調整専用のメモリ領域を確保することなく、パラメータ調整を行うことができ、ダブルレート型のメモリ13の使用領域を有効活用することができるとともに、使用環境に適したメモリアクセスを適切に行うことができる。
また、本実施例の複合装置1は、パラメータ自動設定機能部21が、メモリ13の少なくとも環境温度を含む環境状況(時間情報等)を監視して、該環境状況を参照してパラメータを決定している。
したがって、メモリの環境状況により一層適したパラメータを設定することができ、使用環境により一層適したメモリアクセスを適切に行うことができる。
さらに、本実施例の複合装置1は、パラメータ自動設定機能部21が、メモリ13の調整対象メモリ領域の大きさを少なくともジョブの発生頻度を含むメモリ13の動作状況に基づいて決定して、決定した該調整対象メモリ領域のデータをメモリデータ記憶機能部22にコピー(複写)している。
したがって、メモリ13の動作状況に応じて効率的かつ適切な大きさの調査対象メモリ領域を設定してはた調整を行うことができ、利用性を向上させることができるとともに、パラメータの調整精度を向上させることができる。
以上、本発明者によってなされた発明を好適な実施例に基づき具体的に説明したが、本発明は上記実施例で説明したものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、ダブルレート型メモリのメモリアクセスを適切に行うメモリ制御システム等のメモリ制御装置、該メモリ制御装置を搭載する複合装置、画像形成装置等の画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体に利用することができる。
1 複合装置
2 システム制御部
3〜5 外部I/F
6、7 復帰要因センサ
8 電源部
11 CPU
12 チップセット
13 メモリ
14 ROM
15 ハードディスク
20 メモリ制御システム
21 パラメータ自動設定機能部
22 メモリデータ記憶機能部
23 時計機能部
24 温度監視機能部
30 メモリコントローラ
2 システム制御部
3〜5 外部I/F
6、7 復帰要因センサ
8 電源部
11 CPU
12 チップセット
13 メモリ
14 ROM
15 ハードディスク
20 メモリ制御システム
21 パラメータ自動設定機能部
22 メモリデータ記憶機能部
23 時計機能部
24 温度監視機能部
30 メモリコントローラ
Claims (7)
- 複数のパラメータに基づいてメモリに対してメモリ動作を行うメモリコントロール手段と、
前記メモリの所定の記憶領域を調整対象メモリ領域として該調整対象メモリ領域のデータを所定のメモリデータ記憶手段に複写するデータ管理手段と、
所定タイミングに、前記メモリデータ記憶手段に記憶されている前記データを、前記データ管理手段に前記メモリの前記調整対象メモリ領域へ書き戻させて該調整対象メモリ領域のデータと比較して前記パラメータを決定するパラメータ決定手段と、
前記パラメータ決定手段の決定した前記パラメータを前記メモリコントロール手段に設定するパラメータ設定手段と、
を備えていることを特徴とするメモリ制御装置。 - 前記メモリ制御装置は、
前記メモリの少なくとも環境温度を含む環境状況を監視する環境監視手段を備え、
前記パラメータ決定手段は、
前記環境監視手段の監視する前記環境状況を参照して前記パラメータを決定することを特徴とする請求項1記載のメモリ制御装置。 - 前記データ管理手段は、
前記調整対象メモリ領域の大きさを少なくともジョブの発生頻度を含む前記メモリの動作状況に基づいて決定して、決定した該調整対象メモリ領域のデータを前記データメモリ領域に複写することを特徴とするメモリ制御装置。 - 請求項1から請求項3のいずれかに記載のメモリ制御装置を搭載し、各種画像処理を行うことを特徴とする画像処理装置。
- 複数のパラメータに基づいてメモリに対してメモリ動作を行うメモリコントロール処理ステップと、
前記メモリの所定の記憶領域を調整対象メモリ領域として該調整対象メモリ領域のデータを所定のメモリデータ記憶手段に複写するデータ管理処理ステップと、
所定タイミングに、前記メモリデータ記憶手段に記憶されている前記データを、前記データ管理処理ステップによって前記メモリの前記調整対象メモリ領域へ書き戻させて該調整対象メモリ領域のデータと比較して前記パラメータを決定するパラメータ決定処理ステップと、
前記パラメータ決定処理ステップで決定された前記パラメータを前記メモリコントロール処理ステップに設定するパラメータ設定処理ステップと、
を有していることを特徴とするメモリ制御方法。 - コンピュータに、
複数のパラメータに基づいてメモリに対してメモリ動作を行うメモリコントロール処理と、
前記メモリの所定の記憶領域を調整対象メモリ領域として該調整対象メモリ領域のデータを所定のメモリデータ記憶手段に複写するデータ管理処理と、
所定タイミングに、前記メモリデータ記憶手段に記憶されている前記データを、前記データ管理処理によって前記メモリの前記調整対象メモリ領域へ書き戻させて該調整対象メモリ領域のデータと比較して前記パラメータを決定するパラメータ決定処理と、
前記パラメータ決定処理で決定された前記パラメータを前記メモリコントロール処理に設定するパラメータ設定処理と、
を実行させることを特徴とするメモリ制御プログラム。 - 請求項6記載のメモリ制御プログラムを記録したことを特徴とするコンピュータが読み取り可能な記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011104638A JP2012234502A (ja) | 2011-05-09 | 2011-05-09 | メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011104638A JP2012234502A (ja) | 2011-05-09 | 2011-05-09 | メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012234502A true JP2012234502A (ja) | 2012-11-29 |
Family
ID=47434732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011104638A Withdrawn JP2012234502A (ja) | 2011-05-09 | 2011-05-09 | メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012234502A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020104337A (ja) * | 2018-12-26 | 2020-07-09 | コニカミノルタ株式会社 | 画像処理装置、画像処理装置の制御方法、およびプログラム |
-
2011
- 2011-05-09 JP JP2011104638A patent/JP2012234502A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020104337A (ja) * | 2018-12-26 | 2020-07-09 | コニカミノルタ株式会社 | 画像処理装置、画像処理装置の制御方法、およびプログラム |
JP7081477B2 (ja) | 2018-12-26 | 2022-06-07 | コニカミノルタ株式会社 | 画像処理装置、画像処理装置の制御方法、およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11188139B2 (en) | Storage system, method of controlling same, information processing apparatus, and storage medium | |
US20070198886A1 (en) | Controller of electronic device, bus control device | |
JP5725695B2 (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
US10268257B2 (en) | Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program | |
US10109328B2 (en) | Memory controller for adjusting timing based on memory power states | |
US9423857B2 (en) | Apparatus and method for extending life of a storage unit by delaying transitioning to a hibernation state for a predetermined time calculated based on a number of writing times of the storage unit | |
US20060195665A1 (en) | Access control device, method for changing memory addresses, and memory system | |
US11204632B2 (en) | Electronic device and method for controlling the same | |
US11435949B2 (en) | Information processing apparatus and method for calculating a data size estimated to be written to a storage based on a write data size | |
JP2012234502A (ja) | メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体 | |
US20150058550A1 (en) | Information recording apparatus that performs refresh of memory and control method therefor | |
JP2011059762A (ja) | メモリ制御システム及びメモリ制御方法 | |
US9843696B2 (en) | Image forming apparatus, method for controlling image forming apparatus, and storage medium | |
JP2006343946A (ja) | メモリアクセス制御装置及びコンピュータプログラム | |
JP2012168665A (ja) | メモリ制御装置、画像処理装置、メモリ制御方法、メモリ制御プログラム及び記録媒体 | |
JP5644429B2 (ja) | データ処理装置、画像形成装置、省電力制御方法、省電力制御プログラム及び記録媒体 | |
JP5392606B2 (ja) | 画像処理装置、メモリ制御方法、プログラム及び記録媒体 | |
TWI397820B (zh) | 記憶體界面裝置與應用於其上之記憶體資料存取方法 | |
US20150046641A1 (en) | Memory interface having memory controller and physical interface | |
US20060236043A1 (en) | Memory controller | |
JP2010205062A (ja) | 情報処理装置 | |
JP2012164045A (ja) | メモリー制御装置 | |
JP2011257802A (ja) | 画像処理装置、メモリ制御方法、プログラム及び記録媒体 | |
JP5453345B2 (ja) | メモリー制御装置 | |
JP2010181998A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140805 |