JP2012227210A - Electronic component, electronic component manufacturing method and substrate - Google Patents

Electronic component, electronic component manufacturing method and substrate Download PDF

Info

Publication number
JP2012227210A
JP2012227210A JP2011091008A JP2011091008A JP2012227210A JP 2012227210 A JP2012227210 A JP 2012227210A JP 2011091008 A JP2011091008 A JP 2011091008A JP 2011091008 A JP2011091008 A JP 2011091008A JP 2012227210 A JP2012227210 A JP 2012227210A
Authority
JP
Japan
Prior art keywords
chipping
main surface
wiring
electronic component
detection wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011091008A
Other languages
Japanese (ja)
Inventor
Masanobu Saruta
正暢 猿田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2011091008A priority Critical patent/JP2012227210A/en
Publication of JP2012227210A publication Critical patent/JP2012227210A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a substrate to which a voltage for detecting a conduction state of a wiring for chipping detection can be applied after forming electronic components by dicing even in a state where the wiring for chipping detection is covered by another component.SOLUTION: An electronic component 40 includes a substrate 41 having one rectangular principal surface 41a and another rectangular principal surface 41b lying in parallel with each other. On the one principal surface 41a of the substrate 41, a first wiring 42 for chipping detection is arranged. Further, on the other principal surface 41b of the substrate 41, a second wiring 44 for chipping detection is arranged. The first wiring 42 for chipping detection is electrically connected with the second wiring 44 for chipping detection through a through wiring 43a.

Description

本発明は、電子部品、電子部品の製造方法および基板に関し、詳しくは、電子部品のチッピングを検出する技術に関する。   The present invention relates to an electronic component, a method for manufacturing the electronic component, and a substrate, and more particularly to a technique for detecting chipping of the electronic component.

一般的な半導体デバイスは、ＩＣ等の演算素子、ＣＣＤ等の光学素子、圧力センサ等のＭＥＭＳ素子などを半導体ウエハに多数個形成し、次いでダイシングにより切断・分離することで、個々の半導体デバイスを得る。こうしたダイシングでは、例えば、回転ブレードやレーザーを用いてウエハを切断するが、この時、個片化された半導体デバイスの周縁領域には、切断応力に起因する割れや欠け等のチッピング不良が生じることがある。   In general semiconductor devices, a large number of arithmetic elements such as ICs, optical elements such as CCDs, MEMS elements such as pressure sensors, etc. are formed on a semiconductor wafer, and then cut and separated by dicing, whereby individual semiconductor devices are separated. obtain. In such dicing, for example, a wafer is cut using a rotating blade or a laser. At this time, chipping defects such as cracks and chips caused by cutting stress occur in the peripheral region of the separated semiconductor device. There is.

個片化された半導体デバイスの周縁領域にチッピング不良が生じると、素子の機能に悪影響を及ぼすことがある。
そのため、基板に生じたチッピング不良を検出するために、例えば、基板の一方の主面における周縁領域にチッピング検出用配線を設けた半導体装置が開示されている（特許文献１，２参照）。これら特許文献の半導体装置によれば、素子を配列形成したウエハをダイシングして半導体チップを得る際に、切断した基板の一方の主面側における周縁領域にチッピングが生じると、チッピング検出用配線も破損して電気的な導通がとれなくなったり抵抗値が上昇するなど、この検出用配線の導通状態が変化することになる。従って、チッピング検出用配線に検出プローブを接触させて、ダイシング前後でのチッピング検出用配線の導通状態の変化を調べれば、チッピングの発生を検出することができる。 When chipping failure occurs in the peripheral region of the separated semiconductor device, the function of the element may be adversely affected.
For this reason, in order to detect a chipping defect occurring in the substrate, for example, a semiconductor device in which chipping detection wiring is provided in a peripheral region on one main surface of the substrate is disclosed (see Patent Documents 1 and 2). According to the semiconductor devices of these patent documents, when chipping occurs in the peripheral region on one main surface side of the cut substrate when dicing the wafer on which the elements are arranged and forming a semiconductor chip, the chipping detection wiring is also provided. The conduction state of the detection wiring changes, for example, it becomes damaged and electrical continuity cannot be obtained or the resistance value increases. Therefore, the occurrence of chipping can be detected by bringing the detection probe into contact with the chipping detection wiring and examining the change in the conduction state of the chipping detection wiring before and after dicing.

特開平５−９５０３９号公報JP-A-5-95039 特開２００５−２７７３３８号公報JP 2005-277338 A

しかしながら、上述した特許文献１，２に開示されている半導体装置では、チッピング検出用配線が形成されている一方の主面に別の基板が貼り合わされていたり、保護テープが貼られていたりすると、チッピング検出用配線に検査用プローブを接触させることができない。そのため、チッピング検出用配線の配置によってはチッピング検出用配線の導通状態を調べることができないという課題があった。   However, in the semiconductor devices disclosed in Patent Documents 1 and 2 described above, if another substrate is bonded to one main surface where the chipping detection wiring is formed or a protective tape is applied, The inspection probe cannot be brought into contact with the chipping detection wiring. For this reason, there is a problem that the conduction state of the chipping detection wiring cannot be examined depending on the arrangement of the chipping detection wiring.

本発明は上記課題に鑑みてなされたものであり、チッピング検出用配線が形成されている一方の主面側が隠れている状態であっても、一方の主面側に発生したチッピングを他方の主面から検出することが可能な電子部品、電子部品の製造方法及び基板を提供することを目的とする。   The present invention has been made in view of the above problems, and even when one main surface side where the chipping detection wiring is formed is hidden, chipping generated on one main surface side is prevented from occurring on the other main surface side. An object is to provide an electronic component that can be detected from the surface, a method of manufacturing the electronic component, and a substrate.

上記課題を解決するために、本発明のいくつかの態様は、次のような電子部品、電子部品の製造方法、および基板を提供した。
すなわち、請求項１記載の電子部品は、板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第一貫通配線が電気的に接続されていることを特徴とする。 In order to solve the above problems, some aspects of the present invention provide the following electronic component, method for manufacturing the electronic component, and substrate.
That is, the electronic component according to claim 1 is an electronic component having a plate-like base and first chipping detection wiring formed in at least a part of a peripheral region on one main surface of the base. There,
The first chipping detection wiring is electrically connected to a first through wiring penetrating the one main surface and the other main surface.

こうした電子部品によれば、基体の一方の主面側に形成された第一チッピング検出用配線の導通状態を、第一貫通配線を介して他方の主面側から確認することができる。よって、チッピング検出用配線が形成されている一方の主面側が隠れている状態であっても、一方の主面側に発生したチッピングを他方の主面側から検出することができる。   According to such an electronic component, the conduction state of the first chipping detection wiring formed on one main surface side of the base can be confirmed from the other main surface side through the first through wiring. Therefore, even if one main surface side where the chipping detection wiring is formed is hidden, chipping generated on one main surface side can be detected from the other main surface side.

請求項２記載の電子部品は、前記基体の他方の主面における周縁領域の少なくとも一部に形成された第二チッピング検出用配線を有し、前記第二チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第二貫通配線が電気的に接続されていることを特徴とする。
これによって、基体の一方の主面のみならず、他方の主面に生じたチッピングを検出することができる。 The electronic component according to claim 2 has a second chipping detection wiring formed in at least a part of a peripheral region on the other main surface of the base, and the second chipping detection wiring includes A second through wiring penetrating the main surface and the other main surface is electrically connected.
Thereby, not only one main surface of the base but also the chipping generated on the other main surface can be detected.

請求項３記載の電子部品は、板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、前記基体の他方の主面における周縁領域のうちの少なくとも一部に形成された第二チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線と前記第二チッピング検出用配線とが、前記一方の主面と他方の主面とを貫通する第三貫通配線で電気的に接続されていることを特徴とする。
これによって、第一チッピング検出用配線と第二チッピング検出用配線とを直列に接続することができ、基体の一方の主面、および他方の主面に生じたチッピングを一括して検出することが可能になる。 The electronic component according to claim 3 is a plate-like base, a first chipping detection wiring formed in at least a part of a peripheral region on one main surface of the base, and the other main surface of the base A second chipping detection wiring formed in at least a part of the peripheral region in the electronic component,
The first chipping detection wiring and the second chipping detection wiring are electrically connected by a third through wiring penetrating the one main surface and the other main surface.
Thereby, the first chipping detection wiring and the second chipping detection wiring can be connected in series, and the chipping generated on one main surface of the base and the other main surface can be detected collectively. It becomes possible.

また、本発明の電子部品の製造方法は、前記各項記載の電子部品を備えた基板を切断して、前記電子部品を得る工程を備えたことを特徴とする。
本発明の電子部品の製造方法によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な電子部品を製造することができる。 According to another aspect of the present invention, there is provided a method for producing an electronic component, comprising: a step of obtaining the electronic component by cutting a substrate including the electronic component described in each of the above items.
According to the electronic component manufacturing method of the present invention, the conduction state of the first chipping detection wiring formed on one main surface side can be confirmed from the other main surface side of the substrate through the through wiring. Electronic components can be manufactured.

また、本発明の基板は、前記各項記載の電子部品を備えたことを特徴とする。
本発明の基板によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することができる。 The substrate of the present invention is characterized by including the electronic component described in each of the above items.
According to the substrate of the present invention, the conduction state of the first chipping detection wiring formed on one main surface side can be confirmed from the other main surface side of the substrate through the through wiring.

本発明の電子部品によれば、基体に形成された第一チッピング検出用配線と、この第一チッピング検出用配線に電気的に接続され、一方の主面と他方の主面とを貫通する第一貫通配線とを備えているので、基体の他方の主面側から、基体の一方の主面に生じたチッピングを検出することが可能になる。
また、本発明の電子部品の製造方法によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な電子部品を製造することができる。
また、本発明の基板によれば、一方の主面側に形成された第一チッピング検出用配線の導通状態を、貫通配線を介して基体の他方の主面側から確認することが可能な基板を提供できる。 According to the electronic component of the present invention, the first chipping detection wiring formed on the base, and the first chipping detection wiring electrically connected to the first chipping detection wiring and penetrating through one main surface and the other main surface. Since one through-wiring is provided, it is possible to detect chipping generated on one main surface of the substrate from the other main surface side of the substrate.
Further, according to the method of manufacturing an electronic component of the present invention, the conduction state of the first chipping detection wiring formed on one main surface side is confirmed from the other main surface side of the substrate through the through wiring. Can be manufactured.
Further, according to the substrate of the present invention, the conductive state of the first chipping detection wiring formed on one main surface side can be confirmed from the other main surface side of the base body through the through wiring. Can provide.

本発明の電子部品の一実施形態を示す斜視図である。It is a perspective view which shows one Embodiment of the electronic component of this invention. 本発明の電子部品における貫通配線の形成例を示す断面図である。It is sectional drawing which shows the example of formation of the penetration wiring in the electronic component of this invention. 本発明の電子部品の作用を示す要部斜視図、説明図である。It is a principal part perspective view and explanatory drawing which show the effect | action of the electronic component of this invention. 本発明の電子部品の別な実施形態を示す斜視図である。It is a perspective view which shows another embodiment of the electronic component of this invention. 本発明の電子部品の別な実施形態を示す斜視図である。It is a perspective view which shows another embodiment of the electronic component of this invention. 本発明の電子部品の別な実施形態を示す斜視図である。It is a perspective view which shows another embodiment of the electronic component of this invention. 本発明の電子部品の別な実施形態を示す斜視図である。It is a perspective view which shows another embodiment of the electronic component of this invention. 本発明の基板を示す平面図、斜視図である。It is the top view and perspective view which show the board | substrate of this invention. 本発明の電子部品の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the electronic component of this invention. 本発明の電子部品の別な実施形態を示す断面図である。It is sectional drawing which shows another embodiment of the electronic component of this invention.

以下、図面を参照して、本発明に係る電子部品、電子部品の製造方法、および基板の一実施形態について説明する。なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。   Hereinafter, an embodiment of an electronic component, an electronic component manufacturing method, and a substrate according to the present invention will be described with reference to the drawings. The present embodiment is specifically described for better understanding of the gist of the invention, and does not limit the invention unless otherwise specified. In addition, in the drawings used in the following description, in order to make the features of the present invention easier to understand, there is a case where a main part is shown in an enlarged manner for convenience, and the dimensional ratio of each component is the same as the actual one. Not necessarily.

（第一実施形態）
図１は、本発明の電子部品の一実施形態を示す斜視図である。
電子部品１０は、互いに平行を成す一方の主面１１ａと他方の主面１１ｂが矩形状の基体１１を有する。この基体１１は、例えば、Ｓｉや、ＳｉＧｅ，ＧａＡｓ等の化合物半導体からなる半導体ウエハ、ガラス板、樹脂板などを用いることができる。なお、基体１１には、メモリ、ＩＣ、ＣＣＤ、ＭＥＭＳなどの機能素子が形成されていてもよい。 (First embodiment)
FIG. 1 is a perspective view showing an embodiment of an electronic component of the present invention.
The electronic component 10 includes a base body 11 in which one main surface 11a and the other main surface 11b are parallel to each other. As the base 11, for example, a semiconductor wafer made of a compound semiconductor such as Si, SiGe, or GaAs, a glass plate, a resin plate, or the like can be used. The base 11 may be formed with functional elements such as a memory, IC, CCD, and MEMS.

基体１１の一方の主面１１ａには、電子部品１０の周縁領域に沿ってチッピング検出用配線１２が形成されている。
チッピング検出用配線１２の両端は、後述する貫通配線１３ａ，１３ｂにそれぞれ接続されている。チッピング検出用配線１２は、例えば金属膜、または積層した金属膜によって構成することができる。例えば、Ａｇ，Ａｕ，Ｃｕ，Ａｌ，Ｔｉ，ＴｉＷ，Ｃｒなど、あらゆる金属を適用することができる。 On one main surface 11 a of the base body 11, a chipping detection wiring 12 is formed along the peripheral region of the electronic component 10.
Both ends of the chipping detection wiring 12 are connected to through wirings 13a and 13b, which will be described later. The chipping detection wiring 12 can be formed of, for example, a metal film or a stacked metal film. For example, any metal such as Ag, Au, Cu, Al, Ti, TiW, and Cr can be applied.

チッピング検出用配線は、基体１１の内部に形成されていてもよい。基体１１が半導体材料であれば、基体１１のチッピング検出用配線を形成する領域にイオン打ち込みやイオン拡散技術を用いることで、半導体材料自体に導電性を付与することができる。このように、基体１１自体に導電性を付与して形成したチッピング検知用配線であれば、より高感度に基体１１のチッピングを検出することができる。   The chipping detection wiring may be formed inside the base body 11. If the substrate 11 is a semiconductor material, conductivity can be imparted to the semiconductor material itself by using ion implantation or an ion diffusion technique in a region where the chipping detection wiring of the substrate 11 is formed. Thus, the chipping detection wiring formed by providing conductivity to the base body 11 itself can detect the chipping of the base body 11 with higher sensitivity.

基体１１には、一方の主面１１ａから他方の主面１１ｂにかけて貫通する２つの貫通配線（第一貫通配線）１３ａ，１３ｂが形成されている。この貫通配線１３ａ，１３ｂは、チッピング検出用配線１２の両方の端部にそれぞれ接続される。例えば、本実施形態では、一方の貫通配線（第一貫通配線）１３ａは、チッピング検出用配線１２の一方の端部と接続される。また、他方の貫通配線（第一貫通配線）１３ｂは、チッピング検出用配線１２の他方の端部領域をなす接続領域１２ｃと接続される。   The substrate 11 is formed with two through wires (first through wires) 13a and 13b penetrating from one main surface 11a to the other main surface 11b. The through wirings 13 a and 13 b are connected to both ends of the chipping detection wiring 12, respectively. For example, in the present embodiment, one through wiring (first through wiring) 13 a is connected to one end of the chipping detection wiring 12. The other through wiring (first through wiring) 13 b is connected to a connection region 12 c forming the other end region of the chipping detection wiring 12.

基体１１の他方の主面１１ｂには、パッド１４ａ，１４ｂが形成されており、それぞれが貫通配線１３ａ，１３ｂと電気的に接続されている。パッド１４ａ，１４ｂは、図１のように、貫通配線１３ａ，１３ｂが他方の主面１１ｂに露出する位置に形成されていても良いし、貫通配線１３ａ，１３ｂから離れた位置に形成され、両者を中継する配線によって電気的に接続されていても良い。
これらのパッド１４ａ，１４ｂは、基体１１の一方の主面１１ａに形成されたチッピング検出用配線の導通状態を確認する際に用いられる。具体的には、パッド１４ａ，１４ｂのそれぞれに検査用プローブを接触させ、両検査用プローブ間に電圧を印加してチッピング検出用配線の導通状態を確認する。 Pads 14a and 14b are formed on the other main surface 11b of the base 11, and are electrically connected to the through wirings 13a and 13b, respectively. As shown in FIG. 1, the pads 14a and 14b may be formed at positions where the through wirings 13a and 13b are exposed at the other main surface 11b, or at positions away from the through wirings 13a and 13b. They may be electrically connected by wiring that relays.
These pads 14a and 14b are used when confirming the conduction state of the chipping detection wiring formed on one main surface 11a of the base 11. Specifically, an inspection probe is brought into contact with each of the pads 14a and 14b, and a voltage is applied between the inspection probes to confirm the conduction state of the chipping detection wiring.

貫通配線１３ａ，１３ｂは、例えば、図２（ａ）に示すように、導電材料を、基体１１に形成した貫通孔１４の全体を充填するように形成できる。
あるいは、図２（ｂ）に示すように、導電材料を、基体１１に形成した貫通孔１４の内壁を覆うように形成したものであってもよい。 The through wirings 13a and 13b can be formed, for example, so as to fill the entire through hole 14 formed in the base 11 with a conductive material, as shown in FIG.
Alternatively, as shown in FIG. 2B, the conductive material may be formed so as to cover the inner wall of the through hole 14 formed in the base 11.

こうした構成によって、一方の主面１１ａに形成されたチッピング検出用配線１２が、貫通配線１３ａ，１３ｂによって他方の主面１１ｂに電気的に引き出され、チッピング検出用配線１２とパッド１４ａ、１４ｂとが電気的に接続される。   With this configuration, the chipping detection wiring 12 formed on one main surface 11a is electrically drawn out to the other main surface 11b by the through wirings 13a and 13b, and the chipping detection wiring 12 and the pads 14a and 14b are connected. Electrically connected.

こうした構成の電子部品１０によれば、基体１１の一方の主面１１ａに生じたチッピングを、基体１１の他方の主面１１ｂ側から検出することができる。例えば、基体１１の一方の主面１１ａに、基体１１とは別の基体やテープが貼られていたとしても、他方の主面１１ｂ側からチッピング検出用配線１２の導通状態を検査し、チッピングの有無を知ることができる。   According to the electronic component 10 having such a configuration, chipping generated on one main surface 11 a of the base 11 can be detected from the other main surface 11 b side of the base 11. For example, even if a substrate or tape different from the substrate 11 is attached to one main surface 11a of the substrate 11, the conduction state of the chipping detection wiring 12 is inspected from the other main surface 11b side, and chipping is detected. You can know the presence or absence.

本発明は、特に、半導体デバイスにおけるダイシング工程で発生するチッピングの検出に有用である。ダイシング工程では、半導体ウエハの一面に支持テープを貼り、半導体ウエハの他面側から回転ブレードによって個々の電子部品に切断する。切断した直後の電子部品は、一面に支持テープに貼られたままであるため、電子部品の一面側に発生したチッピングを検出することが困難である。本発明は、このような場合であっても、電子部品の他面側から一面側に発生したチッピングを検出することができる。
さらに、ダイシングした後の個々の電子部品を搬送する最中や、電子機器に搭載した後に加わる機械的ストレスによって発生したチッピングも検出することができる。 The present invention is particularly useful for detecting chipping generated in a dicing process in a semiconductor device. In the dicing process, a support tape is attached to one surface of the semiconductor wafer, and individual electronic components are cut from the other surface side of the semiconductor wafer by a rotating blade. Since the electronic component immediately after being cut is still attached to the supporting tape on one side, it is difficult to detect chipping generated on one side of the electronic component. Even in such a case, the present invention can detect chipping generated on the one surface side from the other surface side of the electronic component.
Furthermore, chipping generated due to mechanical stress applied during the transportation of individual electronic components after dicing or after being mounted on an electronic device can also be detected.

具体的には、基体１１の他方の主面１１ｂに形成されたパッド１４ａ，１４ｂに検査ブローブを接触させ、両パッド間に電圧を印加してチッピング検出用配線の導通状態を検査する。この時、例えば、図３に示すように、電子部品１０のチッピング検出用配線１２が配された基体１１の周縁領域に、チッピングＫが生じ、チッピング検出用配線１２の一部が断線している場合、パッド１４ａとパッド１４ｂとの間で電流が流れないため、基体１１の検出領域１２ａがある周縁領域にチッピングＫが生じていることを検出することができる。   Specifically, an inspection probe is brought into contact with the pads 14a and 14b formed on the other main surface 11b of the base 11, and a voltage is applied between the pads to inspect the conduction state of the chipping detection wiring. At this time, for example, as shown in FIG. 3, chipping K is generated in the peripheral region of the base 11 on which the chipping detection wiring 12 of the electronic component 10 is arranged, and a part of the chipping detection wiring 12 is disconnected. In this case, since no current flows between the pad 14a and the pad 14b, it can be detected that the chipping K is generated in the peripheral region where the detection region 12a of the base 11 is present.

なお、チッピング検出用配線１２がチッピングＫによって完全に断線するまでに至らず、一部が切れたり欠損したりする状態であっても、貫通配線１３ａ，１３ｂ間の電気抵抗の変化を測定することによって、チッピング検出用配線１２が完全に断線しない程度の軽微なチッピングも検出することが可能になる。   It should be noted that even when the chipping detection wiring 12 is not completely disconnected by the chipping K and a part of the chipping detection wiring 12 is cut or missing, a change in electrical resistance between the through wirings 13a and 13b is measured. Accordingly, it is possible to detect a slight chipping that does not completely disconnect the chipping detection wiring 12.

こうしたチッピングの検出を感度よく行うために、チッピング検出用配線１２は、その配線幅や厚さを小さくし、微細な配線にすることが好ましい。これによって、僅かな大きさのチッピングが生じても、より感度よく導通状態の変動を検出することができる。   In order to detect such chipping with high sensitivity, it is preferable to reduce the wiring width and thickness of the chipping detection wiring 12 so as to be a fine wiring. As a result, even when a slight amount of chipping occurs, it is possible to detect a change in the conduction state with higher sensitivity.

（第二実施形態）
図４は、本発明の電子部品の別な一実施形態を示す斜視図である。
この実施形態では、電子部品２０を構成する基体２１の一方の主面２１ａに、チッピング検出用配線２２が配されている。チッピング検出用配線２２の両端は、一方の主面２１ａと他方の主面２１ｂとを結ぶ貫通配線２３ａ，２３ｂにそれぞれ接続されている。さらに、基体２１の四つの角部にも、同様な貫通配線２３ｃ，２３ｄ，２３ｅ，２３ｆが形成されており、これら４つの貫通配線もチッピング検出用配線２２に接続されている。基体２１の他面２１ｂには、これらの貫通配線（２３ａ〜２３ｆ）と電気的に接続されたパッド（２４ａ〜２４ｆ）が形成されている。 (Second embodiment)
FIG. 4 is a perspective view showing another embodiment of the electronic component of the present invention.
In this embodiment, a chipping detection wiring 22 is arranged on one main surface 21 a of the base 21 constituting the electronic component 20. Both ends of the chipping detection wiring 22 are respectively connected to through wirings 23a and 23b that connect one main surface 21a and the other main surface 21b. Further, similar through wirings 23 c, 23 d, 23 e, and 23 f are formed at four corners of the base 21, and these four through wirings are also connected to the chipping detection wiring 22. On the other surface 21b of the base body 21, pads (24a to 24f) electrically connected to these through wirings (23a to 23f) are formed.

このような電子部品２０によれば、基体２１の一方の主面２１ａに発生したチッピングを、他方の主面２１ｂ側から検出できるとともに、一方の主面２１ａのどの部分にチッピングが発生したのかを調べることができる。例えば、パッド２４ａと２４ｂとの間の導通状態を調べ、次にパッド２４ｂと２４ｃとの間の導通状態を調べ、というように、パッド間の導通状態を順次確認することで、どの部分でチッピング検出用配線が断線しているか（チッピングが発生しているか）を検出することができる。   According to such an electronic component 20, chipping generated on one main surface 21 a of the base 21 can be detected from the other main surface 21 b side, and at which part of the one main surface 21 a chipping occurs. You can investigate. For example, the conduction state between the pads 24a and 24b is examined, the conduction state between the pads 24b and 24c is examined, and then the conduction state between the pads is sequentially checked. It is possible to detect whether the detection wiring is disconnected (whether chipping has occurred).

（第三実施形態）
図５は、本発明の電子部品の別な一実施形態を示す斜視図である。
この実施形態では、電子部品２５を構成する基体２６の一方の主面２６ａの周縁領域に、２つのチッピング検出用配線２７，２８が形成されている。まず、第一チッピング検出用配線２７が、基体２６の一方の主面２６ａの周縁領域に沿って形成されており、さらにその内周側に、第一チッピング検出用配線２７と平行して設けられた第二チッピング検出用配線２８が形成されている。そして、第一チッピング検出用配線２７の両端に接続する貫通配線２９ａ，２９ｂと、第二チッピング検出用配線の両端に接続する貫通配線２９ｃ，２９ｄと、が形成されている。基体２６の他方の主面２６ｂには、４つの貫通配線２９ａ〜２９ｄと電気的に接続されたパッド３０ａ〜３０ｄが形成されている。 (Third embodiment)
FIG. 5 is a perspective view showing another embodiment of the electronic component of the present invention.
In this embodiment, two chipping detection wirings 27 and 28 are formed in the peripheral area of one main surface 26a of the base 26 constituting the electronic component 25. First, the first chipping detection wiring 27 is formed along the peripheral region of the one main surface 26a of the base body 26, and further provided on the inner peripheral side thereof in parallel with the first chipping detection wiring 27. A second chipping detection wiring 28 is also formed. Then, through wirings 29a and 29b connected to both ends of the first chipping detection wiring 27 and through wirings 29c and 29d connected to both ends of the second chipping detection wiring are formed. Pads 30 a to 30 d electrically connected to the four through wirings 29 a to 29 d are formed on the other main surface 26 b of the base body 26.

こうした構成の電子部品２５によれば、基体２６の一方の主面２６ａに発生したチッピングを、他方の主面２６ｂ側から検出することができるとともに、そのチッピングの大きさを推定することができる。すなわち、基体２６のエッジから、どの程度内側まで割れや欠けが生じているのか、を推定することができる。例えば、一方の主面２６ａの外側に形成した第一チッピング検出用配線２７のみが断線しており、内側に形成した第二チッピング検出用配線は断線していない場合は、第二チッピング検出用配線の形成位置まで及ばない程度の、比較的軽微なチッピングであると推定できる。   According to the electronic component 25 having such a configuration, the chipping generated on the one main surface 26a of the base body 26 can be detected from the other main surface 26b side, and the size of the chipping can be estimated. That is, it is possible to estimate how much cracking or chipping has occurred from the edge of the base body 26 to the inside. For example, when only the first chipping detection wiring 27 formed outside the one main surface 26a is disconnected and the second chipping detection wiring formed inside is not disconnected, the second chipping detection wiring is formed. It can be presumed that the chipping is comparatively slight and does not extend to the formation position.

一方、第一チッピング検出用配線２７のみならず第二チッピング検出用配線２８までも断線しているのであれば、大きなチッピングが発生していると推定できる。このように、発生するチッピングの大きさ、度合いを調べることができれば、ダイシング加工が適切な加工条件で行われているか否か、加工条件が経時的に変化しているか否かを、定量的に推定することができる。   On the other hand, if not only the first chipping detection wiring 27 but also the second chipping detection wiring 28 are disconnected, it can be estimated that large chipping has occurred. In this way, if the size and degree of chipping generated can be examined, it is possible to quantitatively determine whether dicing is performed under appropriate processing conditions and whether the processing conditions change over time. Can be estimated.

（第四実施形態）
図６は、本発明の電子部品の別な一実施形態を示す斜視図である。
この実施形態では、電子部品３５を構成する基体３６の一方の主面３６ａの周縁領域にに、第一チッピング検出用配線３７が形成されている。チッピング検出用配線３７の両端は、貫通配線３８ａ，３８ｂにそれぞれ接続されている。基体３６の他方の主面３６ｂには、パッド４０ａ，４０ｂが形成されており、それぞれが貫通配線３８ａ，３８ｂと電気的に接続されている。 (Fourth embodiment)
FIG. 6 is a perspective view showing another embodiment of the electronic component of the present invention.
In this embodiment, a first chipping detection wiring 37 is formed in the peripheral area of one main surface 36 a of the base body 36 constituting the electronic component 35. Both ends of the chipping detection wiring 37 are connected to the through wirings 38a and 38b, respectively. Pads 40a and 40b are formed on the other main surface 36b of the base 36, and are electrically connected to the through wirings 38a and 38b, respectively.

一方、基体３６の他方の主面３６ｂには、第二チッピング検出用配線３９が形成されている。チッピング検出用配線３９の両端は、貫通配線３８ｃ，３８ｄにそれぞれ接続されている。基体３６の他方の主面３６ｂには、パッド４０ｃ，４０ｄが形成されており、それぞれが貫通配線３８ｃ，３８ｄと電気的に接続されている。   On the other hand, a second chipping detection wiring 39 is formed on the other main surface 36 b of the base body 36. Both ends of the chipping detection wiring 39 are connected to the through wirings 38c and 38d, respectively. Pads 40c and 40d are formed on the other main surface 36b of the base 36, and are electrically connected to the through wirings 38c and 38d, respectively.

こうした構成の電子部品３５によれば、基体３６の一方の主面３６ａに発生したチッピングを、他方の主面３６ｂ側から検出することができる。さらに、他方の主面３６ｂに発生したチッピングを、一方の主面３６ａ側から検出することができる。   According to the electronic component 35 having such a configuration, chipping generated on one main surface 36a of the base body 36 can be detected from the other main surface 36b side. Further, chipping generated on the other main surface 36b can be detected from the one main surface 36a side.

（第五実施形態）
図７は、本発明の電子部品の別な一実施形態を示す斜視図である。
電子部品４０は、互いに平行を成す一方の主面４１ａと他方の主面４１ｂが矩形状の基体４１を有する。基体４１の一方の主面４１ａには、第一チッピング検出用配線４２が形成されている。他方の主面４１ｂには、第二チッピング検出用配線４４が形成されている。他方の主面４１ｂには、第一チッピング検出用配線４２と第二チッピング検出用配線４４に、外部からチッピング検出する際に、検出用プローブを接触させるためのパッド４８ａ，４８ｂが形成されており、パッド４８ａは、第二チッピング検出用配線４４の一端と接続されている。
また、基体４１には、貫通配線４３ａ，４３ｂが形成されている。貫通配線４３ａは第二チッピング検知用配線４４の他端と第一チッピング検知用配線の一端とを接続し、貫通配線４３ｂは、第一チッピング検出用配線４２の他端とパッド４８ｂとを接続している。 (Fifth embodiment)
FIG. 7 is a perspective view showing another embodiment of the electronic component of the present invention.
The electronic component 40 includes a base body 41 in which one main surface 41a and the other main surface 41b that are parallel to each other are rectangular. A first chipping detection wiring 42 is formed on one main surface 41 a of the base body 41. A second chipping detection wiring 44 is formed on the other main surface 41b. On the other main surface 41b, pads 48a and 48b are formed for contacting the first and second chipping detection wirings 42 and 44 with the detection probes when detecting chipping from the outside. The pad 48 a is connected to one end of the second chipping detection wiring 44.
Further, the substrate 41 is formed with through wirings 43a and 43b. The through wiring 43a connects the other end of the second chipping detection wiring 44 and one end of the first chipping detection wiring, and the through wiring 43b connects the other end of the first chipping detection wiring 42 and the pad 48b. ing.

こうした構成によって、接続パッド４８ａ〜第二チッピング検出用配線４４〜貫通配線４３ａ〜第一チッピング検出用配線４２〜貫通配線４３ｂ〜接続パッド４８ｂに至る一連の直列回路が形成される。   With this configuration, a series of series circuits from the connection pad 48a to the second chipping detection wiring 44 to the through wiring 43a to the first chipping detection wiring 42 to the through wiring 43b to the connection pad 48b is formed.

このような構成の電子部品４０によれば、基体４１の一方の主面４１ａおよび他方の主面４１ｂに発生したチッピングを一括して、他方の主面４１ｂ側から検出することができる。   According to the electronic component 40 having such a configuration, chipping generated on one main surface 41a and the other main surface 41b of the base body 41 can be collectively detected from the other main surface 41b side.

（基板）
図８は、本発明の基板の一実施形態を示す斜視図である。
基板８０は、電子部品８１を１つないし複数備えたものであり、この実施形態では、電子部品８１が一体に複数個配列されてなる。基板８０は、例えば、シリコンウエハなどの基材（切断前の基体）８４を有し、この基材８４に設定された切断予定線（ダイシングライン）Ｃに沿って基材８４を切断し、個片化することによって、個々の電子部品８１が形成される。 (substrate)
FIG. 8 is a perspective view showing an embodiment of the substrate of the present invention.
The substrate 80 includes one or more electronic components 81, and in this embodiment, a plurality of electronic components 81 are integrally arranged. The substrate 80 includes, for example, a base material (base before cutting) 84 such as a silicon wafer, and cuts the base material 84 along a planned cutting line (dicing line) C set on the base material 84. The individual electronic components 81 are formed by separating.

それぞれの電子部品８１の一方の主面８１ａには、第一チッピング検出用配線８２が配されている。また、基体８１には、一方の主面８１ａと他方の主面８１ｂとの間を貫通する複数の貫通配線（第一貫通配線）８３ａ，８３ｂが形成され、これら貫通配線８３ａ，８３ｂは、第一チッピング検出用配線８２の異なる部位に対して電気的にそれぞれ接続されている。   A first chipping detection wiring 82 is disposed on one main surface 81 a of each electronic component 81. The base 81 is formed with a plurality of through wirings (first through wirings) 83a and 83b penetrating between the one main surface 81a and the other main surface 81b. Each chipping detection wiring 82 is electrically connected to different parts.

このような基板８０では、切断予定線（ダイシングライン）Ｃに沿って基材８４を切断する際にチッピング等が生じた場合でも、個片化して形成された電子部品８１の他方の主面８１ｂから貫通配線８３ａ，８３ｂを介して第一チッピング検出用配線８２の導通状態を測定することによって、切断時に生じたチッピングを確実に検出することが可能になる。特に、電子部品８１の一方の主面８１ａが他の部材、例えば封止基板等で覆われていても、電子部品８１の他方の主面８１ｂ側から電圧を印加してチッピングを検出することが可能になる。   In such a substrate 80, even when chipping or the like occurs when the base material 84 is cut along the cutting line (dicing line) C, the other main surface 81b of the electronic component 81 formed as a single piece is formed. By measuring the conduction state of the first chipping detection wiring 82 through the through wirings 83a and 83b, chipping generated at the time of cutting can be reliably detected. In particular, even when one main surface 81a of the electronic component 81 is covered with another member, for example, a sealing substrate, the chipping can be detected by applying a voltage from the other main surface 81b side of the electronic component 81. It becomes possible.

（電子部品の製造方法）
次に、本発明の一実施形態である基板の製造方法を説明する。
図９は、本発明の電子部品の製造方法を段階的に示した断面図である。
本発明の電子部品を形成するにあたっては、まず、ウエハなどの基材９１に設定される切断予定線の内側に、第一チッピング検出用配線９２を形成する。また、例えば、基材９１の一方の主面に機能素子９３を形成する。第一チッピング検出用配線９２は、機能素子９３の配線形成工程と同時に第一チッピング検出用配線９２を形成してもよい。 (Method for manufacturing electronic parts)
Next, a substrate manufacturing method according to an embodiment of the present invention will be described.
FIG. 9 is a cross-sectional view showing the electronic component manufacturing method of the present invention step by step.
In forming the electronic component of the present invention, first, the first chipping detection wiring 92 is formed inside the planned cutting line set on the substrate 91 such as a wafer. For example, the functional element 93 is formed on one main surface of the base material 91. As the first chipping detection wiring 92, the first chipping detection wiring 92 may be formed simultaneously with the wiring formation process of the functional element 93.

即ち、機能素子９３に形成される配線と同じ材料、同じ厚さで第一チッピング検出用配線９２を形成してもよい。これによって、第一チッピング検出用配線９２を形成する工程を独立して設けなくても、機能素子９３の配線形成工程において効率よく第一チッピング検出用配線９２を形成できる。（図９（ａ）参照）   That is, the first chipping detection wiring 92 may be formed with the same material and the same thickness as the wiring formed in the functional element 93. Accordingly, the first chipping detection wiring 92 can be efficiently formed in the wiring formation process of the functional element 93 without providing the process of forming the first chipping detection wiring 92 independently. (See Fig. 9 (a))

次に、基材９１の他方の主面に、例えばフォトリソグラフィによって所定位置を開口させたマスクを形成する。その際、開口マスクは、開口後に機能素子９３と導通させる接続パッド上と、第一チッピング検出用配線９２にチッピング検出電圧を印加するための接続パッドに近接して設ける。そしてこの開口マスクを利用して、例えば反応性イオンエッチング（ＤＲＩＥ：Deep Reactive Ion Etching）によって貫通孔１０１を形成する（図９（ｂ）参照）。   Next, a mask having a predetermined position opened by, for example, photolithography is formed on the other main surface of the substrate 91. At that time, the opening mask is provided on the connection pad that is electrically connected to the functional element 93 after opening and in the vicinity of the connection pad for applying the chipping detection voltage to the first chipping detection wiring 92. And using this opening mask, the through-hole 101 is formed, for example by reactive ion etching (DRIE: Deep Reactive Ion Etching) (refer FIG.9 (b)).

なお、貫通孔１０１は断面が円形に限定されず、電極との接触面積が確保できるような大きさであるならどのような大きさでもよく、その形状は楕円形、四角形、三角形、矩形など如何なる形状でもよい。さらに、貫通孔１０１を形成する方法も、ＤＲＩＥ法に限定されず、水酸化カリウム（ＫＯＨ）水溶液などによるウェットエッチングを用いても構わない。   The through hole 101 is not limited to a circular cross section, and may have any size as long as it can secure a contact area with the electrode. The shape of the through hole 101 may be an ellipse, a rectangle, a triangle, a rectangle, or the like. Shape may be sufficient. Further, the method of forming the through hole 101 is not limited to the DRIE method, and wet etching using a potassium hydroxide (KOH) aqueous solution or the like may be used.

次に、基材９１全面に絶縁膜（図示略）を形成する。絶縁膜としては、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）、リンシリケートガラス（ＰＳＧ）、ボロンリンシリケートガラス（ＢＰＳＧ）等が利用でき、電子部品の使用環境に応じて適宜選択することが好ましい。ＳｉＯ２、Ｓｉ３Ｎ４はＣＶＤを利用することで任意の厚さに成膜できる。ＳｉＯ２からなる絶縁膜を成膜する際には、例えば、シランやテトラエトキシシラン（ＴＥＯＳ）を原料とするプラズマＣＶＤ法により形成することができる。 Next, an insulating film (not shown) is formed on the entire surface of the base material 91. As the insulating film, silicon oxide (SiO 2 ), silicon nitride (Si 3 N 4 ), phosphorus silicate glass (PSG), boron phosphorus silicate glass (BPSG), and the like can be used, and are selected as appropriate according to the usage environment of the electronic component. It is preferable to do. SiO 2 and Si 3 N 4 can be formed into arbitrary thicknesses by using CVD. When an insulating film made of SiO 2 is formed, for example, it can be formed by a plasma CVD method using silane or tetraethoxysilane (TEOS) as a raw material.

次に、ドライエッチングを利用して貫通孔１０１の底部にある絶縁膜を除去し、電極の表面の一部を露出させる。また、ＳｉＯ２をエッチングする場合には、四フッ化炭素（ＣＦ４）を用いたReactive Ion Etching（ＲＩＥ）法を用いることができる。 Next, the insulating film at the bottom of the through hole 101 is removed using dry etching, and a part of the surface of the electrode is exposed. When etching SiO 2 , a reactive ion etching (RIE) method using carbon tetrafluoride (CF 4 ) can be used.

次に、形成した貫通孔１０１内に導電体を充填し、第一チッピング検出用配線９２に繋がる貫通配線９６、および機能素子９３に繋がる素子用貫通配線９７を形成する（図９（ｃ）参照）。このように、第一チッピング検出用配線９２に繋がる貫通配線９６と、機能素子９３に繋がる素子用貫通配線９７とを、同一のプロセスで同時に形成することによって、両方の貫通配線を効率よく形成できる。   Next, the formed through hole 101 is filled with a conductor to form a through wiring 96 connected to the first chipping detection wiring 92 and an element through wiring 97 connected to the functional element 93 (see FIG. 9C). ). Thus, by forming the through wiring 96 connected to the first chipping detection wiring 92 and the element through wiring 97 connected to the functional element 93 simultaneously in the same process, both through wirings can be efficiently formed. .

まず、スパッタ法を用いて貫通孔内にバリア層（図示略）を形成する。バリア層の材料として、例えばＴｉ、ＴｉＮ、ＴｉＷ、Ｃｒ、Ｔａ、ＴａＮなどが挙げられる。スパッタの方法としては、一般的なスパッタ法よりもスパッタ粒子の指向性が高いロングスロー法やコリーメート法を用いるのが好ましい。   First, a barrier layer (not shown) is formed in the through hole using a sputtering method. Examples of the material for the barrier layer include Ti, TiN, TiW, Cr, Ta, and TaN. As a sputtering method, it is preferable to use a long throw method or a collimate method, which has higher directivity of sputtered particles than a general sputtering method.

その後、スパッタ法を用いて貫通孔内にシード層（図示略）を形成する。シード層として、たとえばＣｕが用いられる。この場合も、バリア層と同様に指向性の高いスパッタ法を用いることで、貫通孔１０１内部へシード層を形成することが可能となる。   Thereafter, a seed layer (not shown) is formed in the through hole by sputtering. For example, Cu is used as the seed layer. Also in this case, it is possible to form a seed layer inside the through hole 101 by using a sputtering method with high directivity as with the barrier layer.

次に、貫通孔１０１内に導電体からなる貫通配線９６、および素子用貫通配線９７を形成する。導電体としては、電気の良導体であるなら特に制限は無く、例えば電気抵抗が低い銅、アルミニウム、ニッケル、クロム、銀、錫等の他に、Ａｕ−Ｓｎ、Ｓｎ−Ｐｂ等の合金、あるいはＳｎ基、Ｐｂ基、Ａｕ基、Ｉｎ基、Ａｌ基などのはんだ合金等の金属が利用できる。貫通孔内に導電体を形成する方法は、めっき法、印刷法、スパッタ成膜法、溶融金属充填法、超臨界成膜法など、様々な方法を用いることができる。   Next, a through wiring 96 made of a conductor and an element through wiring 97 are formed in the through hole 101. The conductor is not particularly limited as long as it is a good electrical conductor. For example, in addition to copper, aluminum, nickel, chromium, silver, tin, etc. having a low electrical resistance, alloys such as Au—Sn, Sn—Pb, or Sn A metal such as a solder alloy such as a group, a Pb group, an Au group, an In group, or an Al group can be used. Various methods such as a plating method, a printing method, a sputtering film forming method, a molten metal filling method, and a supercritical film forming method can be used as a method for forming the conductor in the through hole.

また、バリア層及びシード層をエッチングすることにより、貫通配線９６、および素子用貫通配線９７と電気的に接続された配線部及びランド部を形成する。配線部及びランド部をサブトラクティブ法で形成する場合、シード層形成後に全面めっきを行い、フォトリソグラフィ後にエッチングを行う。配線部及びランド部をセミアディティブ法で形成しても良く、その場合、まずはめっき用のフォトリソグラフィを行い、その後めっき、レジスト剥離を経てからエッチングを行う。どちらの場合もフォトリソグラフィの際に素子形成領域の最外周に配線が形成されるようなマスクを使用することで、第一チッピング検出用配線９６を形成できる。   Further, by etching the barrier layer and the seed layer, a wiring part and a land part electrically connected to the through wiring 96 and the element through wiring 97 are formed. When the wiring portion and the land portion are formed by a subtractive method, the entire surface is plated after forming the seed layer, and etching is performed after photolithography. The wiring portion and the land portion may be formed by a semi-additive method. In that case, first, photolithography for plating is performed, and then etching is performed after plating and resist peeling. In either case, the first chipping detection wiring 96 can be formed by using a mask in which wiring is formed on the outermost periphery of the element formation region during photolithography.

次に、基材９１の配線部上に絶縁性の封止層９８を形成する（図９（ｄ）参照）。封止層９８は、例えば感光性ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂（シリコーン）、ポリベンゾオキサゾール（ＰＢＯ）等の感光性樹脂を、スピンコート法やラミネート法を用い、フォトリソグラフィ技術によりパターニングすることによって形成することができる。その際、ランド部を少なくとも露出するような開口部を封止層９８に設ける。
なお、開口部の直径は、露光時に用いるフォトマスクの開口径によって調整することができる。封止層９８の厚みは、例えば５〜５０μｍ程度に形成することができる。 Next, an insulating sealing layer 98 is formed on the wiring portion of the substrate 91 (see FIG. 9D). The sealing layer 98 is made of, for example, a photosensitive resin such as a photosensitive polyimide resin, an epoxy resin, a silicon resin (silicone), or polybenzoxazole (PBO) using a spin coating method or a laminating method, and a photolithography technique. It can be formed by patterning. At that time, an opening is formed in the sealing layer 98 so as to expose at least the land.
Note that the diameter of the opening can be adjusted by the opening diameter of the photomask used during exposure. The thickness of the sealing layer 98 can be formed to about 5-50 micrometers, for example.

なお、封止層９８の形成には、電着法、スプレーコート法、印刷法を用いることも可能である。また、樹脂のパターニングには、レーザー加工法、プラズマエッチング法も可能である。また、ラミネート法の場合、あらかじめパターニングされたシート状の樹脂をラミネートにて圧着させることも可能である。また、樹脂をスクリーン印刷法にて直接、成膜及びパターニングする方法も可能である。なお、これらの場合、樹脂が感光性である必要はない。   The sealing layer 98 can be formed by using an electrodeposition method, a spray coating method, or a printing method. In addition, a laser processing method or a plasma etching method can be used for patterning the resin. In the case of a laminating method, a sheet-shaped resin patterned in advance can be pressure-bonded by laminating. A method of directly forming a film and patterning a resin by a screen printing method is also possible. In these cases, the resin does not need to be photosensitive.

次に、封止層９８の開口部により露出されたランド部上に、はんだボール搭載法、電解はんだめっき法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によりはんだを転写し、その後、リフロー炉を用いてはんだボールを溶融させ、ランド部上に、はんだバンプ９９を形成する（図９（ｄ）参照）。なお、この時、第一チッピング検出用配線９２に繋がる配線にもはんだボールを形成し、接続パッドを形成する。   Next, solder is transferred onto the land exposed by the opening of the sealing layer 98 by a solder ball mounting method, an electrolytic solder plating method, a solder paste printing method, a solder paste dispensing method, a solder vapor deposition method, and the like. Then, the solder balls are melted using a reflow furnace to form solder bumps 99 on the land portions (see FIG. 9D). At this time, solder balls are also formed on the wiring connected to the first chipping detection wiring 92 to form connection pads.

こうして得られた基板１００を、切断予定線Ｃに沿ってダイシングし、基板１００が個片化された電子部品１１０が得られる（図９（ｅ）参照）。この個片化後の電子部品１１０において、他方の主面から第一チッピング検出用配線９２に対して電圧（チッピング検出電圧）を印加することで、例えば電流が流れない場合は、チッビングにより電子部品１１０にチッビング不良が発生していることを検出できる。   The substrate 100 obtained in this way is diced along the planned cutting line C to obtain an electronic component 110 in which the substrate 100 is separated (see FIG. 9E). In the electronic component 110 after separation, by applying a voltage (chipping detection voltage) from the other main surface to the first chipping detection wiring 92, for example, when no current flows, the electronic component is chipped. It can be detected that a chipping failure has occurred in 110.

基板１００の切断工程においては、基板１００をブレードやレーザーによって切断するが、この時、基板１００の切断面に比較的強い物理的な応力が加わるために、基板１００の切断面、即ち基板１００が個片化された電子部品１１０の周縁領域に割れ、欠けなどの物理的な欠損（チッピング）が生じることがある。   In the cutting process of the substrate 100, the substrate 100 is cut by a blade or a laser. At this time, a relatively strong physical stress is applied to the cut surface of the substrate 100. Physical chipping (chipping) such as cracking or chipping may occur in the peripheral area of the separated electronic component 110.

特に、基材９１にガラスやシリコンなどの基板を接合した場合、樹脂性接着剤を接着層として適用すると、特にチッピング発生の懸念が大きくなる。即ち、ダイシング時にブレードと接する研削面の硬度が、基材に対して接着層が圧倒的に低いため、基材が変形（破損）する方向の応力を支えきれないためである。   In particular, when a substrate such as glass or silicon is bonded to the base material 91, when a resinous adhesive is applied as an adhesive layer, there is a particular concern that chipping will occur. In other words, the hardness of the ground surface that contacts the blade during dicing is overwhelmingly lower than the base material, so that the stress in the direction in which the base material is deformed (damaged) cannot be supported.

こうした基板１００の個片化後の電子部品１１０の周縁領域に生じたチッピングは、電子部品１１０の機能素子９３自体に損傷を与える懸念がある。このため、個片化後の電子部品１１０にチッピングが生じていないかを把握することは重要である。   The chipping generated in the peripheral region of the electronic component 110 after the substrate 100 is singulated may cause damage to the functional element 93 itself of the electronic component 110. For this reason, it is important to grasp whether or not chipping has occurred in the electronic component 110 after separation.

第一チッピング検出用配線９２は、ダイシング後のチッピング検出だけではなく、実装後にチップの信頼性を評価することにも使用できる。例えば、基板をウエハレベルで積層した積層基板の一例を図１０に示す。こうした積層基板１２０を切断予定線Ｃに沿って一括してダイシングを行い、積層電子部品１２１を作成することができる。   The first chipping detection wiring 92 can be used not only for chipping detection after dicing but also for evaluating chip reliability after mounting. For example, FIG. 10 shows an example of a laminated substrate in which substrates are laminated at the wafer level. The multilayer electronic component 121 can be created by dicing the multilayer substrate 120 along the planned cutting line C at once.

こうした積層電子部品１２１は、各層のチッピング検出用配線に繋がる貫通配線１２２の位置が同じであり、全てのチッピング検出用配線が並列で接続されているので、表層のチッピング検出用配線の導通状態を検査することで、抵抗値の違いによって積層されたチップ内でのチッピングによる不良発生状況を判別することができる。また、各基板においてチッピング検出用配線に繋がる貫通配線１２２の位置を変化させることで、直列接続も可能であり、その場合はオープン／ショート検査でチッピング不良を検出することが可能になる。   In such a multilayer electronic component 121, the position of the through wiring 122 connected to the chipping detection wiring of each layer is the same, and all the chipping detection wirings are connected in parallel. By inspecting, it is possible to determine a defect occurrence state due to chipping in the stacked chips based on the difference in resistance value. Further, by changing the position of the through wiring 122 connected to the chipping detection wiring on each substrate, serial connection is also possible. In this case, it is possible to detect a chipping failure by open / short inspection.

本発明は、機能素子が形成されたシリコンウエハなどの基板だけでなく、樹脂基板、ガラス基板、セラミックス基板等にも適用することができる。技術分野においても、半導体分野だけでなく、プリント基板の分野、ディスプレイ用ガラス加工の分野などにも適用可能である。   The present invention can be applied not only to a substrate such as a silicon wafer on which functional elements are formed, but also to a resin substrate, a glass substrate, a ceramic substrate, and the like. In the technical field, it is applicable not only to the semiconductor field, but also to the field of printed circuit boards and the field of glass processing for displays.

１０…電子部品、１１…基体、１１ａ…一方の主面、１１ｂ…他方の主面、１２…第一チッピング検出用配線、１３ａ，１３ｂ…貫通配線（第一貫通配線）。   DESCRIPTION OF SYMBOLS 10 ... Electronic component, 11 ... Base | substrate, 11a ... One main surface, 11b ... The other main surface, 12 ... 1st chipping detection wiring, 13a, 13b ... Through wiring (1st through wiring).

Claims (5)

板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第一貫通配線が電気的に接続されていることを特徴とする電子部品。 An electronic component having a plate-like base and a first chipping detection wiring formed in at least a part of a peripheral region on one main surface of the base,
An electronic component, wherein the first chipping detection wiring is electrically connected to a first through wiring that penetrates the one main surface and the other main surface. 前記基体の他方の主面における周縁領域の少なくとも一部に形成された第二チッピング検出用配線を有し、前記第二チッピング検出用配線には、前記一方の主面と他方の主面とを貫通する第二貫通配線が電気的に接続されていることを特徴とする請求項１に記載の電子部品。   A second chipping detection wiring formed on at least a part of a peripheral region of the other main surface of the base body, the second chipping detection wiring including the one main surface and the other main surface; The electronic component according to claim 1, wherein the second through wiring penetrating is electrically connected. 板状の基体と、前記基体の一方の主面における周縁領域のうちの少なくとも一部に形成された第一チッピング検出用配線と、前記基体の他方の主面における周縁領域のうちの少なくとも一部に形成された第二チッピング検出用配線と、を有する電子部品であって、
前記第一チッピング検出用配線と前記第二チッピング検出用配線とが、前記一方の主面と他方の主面とを貫通する第三貫通配線で電気的に接続されていることを特徴とする電子部品。 A plate-like base, a first chipping detection wiring formed in at least a part of a peripheral region on one main surface of the base, and at least a part of a peripheral region on the other main surface of the base A second chipping detection wiring formed on the electronic component,
The first chipping detection wiring and the second chipping detection wiring are electrically connected by a third through wiring penetrating the one main surface and the other main surface. parts. 請求項１ないし３いずれか１項記載の電子部品を備えた基板を切断して、前記電子部品を得る工程を備えたことを特徴とする電子部品の製造方法。   A method for manufacturing an electronic component, comprising: a step of cutting a substrate including the electronic component according to any one of claims 1 to 3 to obtain the electronic component. 請求項１ないし３いずれか１項記載の電子部品を備えたことを特徴とする基板。   A substrate comprising the electronic component according to claim 1.
JP2011091008A 2011-04-15 2011-04-15 Electronic component, electronic component manufacturing method and substrate Pending JP2012227210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011091008A JP2012227210A (en) 2011-04-15 2011-04-15 Electronic component, electronic component manufacturing method and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011091008A JP2012227210A (en) 2011-04-15 2011-04-15 Electronic component, electronic component manufacturing method and substrate

Publications (1)

Publication Number Publication Date
JP2012227210A true JP2012227210A (en) 2012-11-15

Family

ID=47277076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011091008A Pending JP2012227210A (en) 2011-04-15 2011-04-15 Electronic component, electronic component manufacturing method and substrate

Country Status (1)

Country Link
JP (1) JP2012227210A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167207A (en) * 2014-03-04 2015-09-24 トヨタ自動車株式会社 semiconductor device
US9716048B2 (en) 2015-02-06 2017-07-25 Samsung Electronics Co., Ltd. Semiconductor device having a peripheral-region defect detection structure
WO2018142720A1 (en) * 2017-01-31 2018-08-09 住友精密工業株式会社 Method for manufacturing wiring structure
JP7093436B1 (en) 2021-03-01 2022-06-29 華邦電子股▲ふん▼有限公司 Integrated circuit, crack state detector and crack state detection method
JP7109581B2 (en) 2018-11-20 2022-07-29 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244254A (en) * 1993-02-22 1994-09-02 Hitachi Ltd Semiconductor integrated circuit element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244254A (en) * 1993-02-22 1994-09-02 Hitachi Ltd Semiconductor integrated circuit element

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167207A (en) * 2014-03-04 2015-09-24 トヨタ自動車株式会社 semiconductor device
US9716048B2 (en) 2015-02-06 2017-07-25 Samsung Electronics Co., Ltd. Semiconductor device having a peripheral-region defect detection structure
US10923407B2 (en) 2015-02-06 2021-02-16 Samsung Electronics Co., Ltd. Semiconductor device
WO2018142720A1 (en) * 2017-01-31 2018-08-09 住友精密工業株式会社 Method for manufacturing wiring structure
JP7109581B2 (en) 2018-11-20 2022-07-29 三菱電機株式会社 Semiconductor device and method for manufacturing semiconductor device
JP7093436B1 (en) 2021-03-01 2022-06-29 華邦電子股▲ふん▼有限公司 Integrated circuit, crack state detector and crack state detection method
JP2022133098A (en) * 2021-03-01 2022-09-13 華邦電子股▲ふん▼有限公司 Integrated circuit, crack condition detector, and crack condition detection method

Similar Documents

Publication Publication Date Title
US8183147B2 (en) Method of fabricating a conductive post on an electrode
TWI470756B (en) Semiconductor structure and method forming semiconductor device
KR100841499B1 (en) Semiconductor device and manufacturing method thereof
US9991178B2 (en) Interposer and electrical testing method thereof
US10777523B2 (en) Semiconductor devices and semiconductor devices including a redistribution layer
TWI566351B (en) Semiconductor apparatus and method for fabricating the same
US10186463B2 (en) Method of filling probe indentations in contact pads
JP2010212297A (en) Semiconductor device and its manufacturing method
JP2012227210A (en) Electronic component, electronic component manufacturing method and substrate
US9147661B1 (en) Solder bump structure with enhanced high temperature aging reliability and method for manufacturing same
TW201214641A (en) Semiconductor device and manufacturing method of semiconductor device
JP6557953B2 (en) Structure and manufacturing method thereof
JP2009260292A (en) Semiconductor apparatus manufacturing method and semiconductor apparatus
US20150287685A1 (en) Solder Pad for Semiconductor Device Package
JP2009105247A (en) Method of manufacturing semiconductor apparatus
JP2009016882A (en) Semiconductor device and its manufacturing method
JP5238206B2 (en) Wiring board, electronic component and manufacturing method thereof
TW201635869A (en) Electronic packages with pre-defined via patterns and methods of making and using the same
CN115004344A (en) Chip scale package with redistribution layer interrupt
JP2010251791A (en) Semiconductor device and method of manufacturing the same
JP5242063B2 (en) Wiring board manufacturing method
JP2013051355A (en) Penetration wiring inspection method and penetration wiring board manufacturing method
JP2011009407A (en) Semiconductor device, electronic component, and method of manufacturing the semiconductor device
JPWO2010038433A1 (en) Probe card manufacturing method, probe card, semiconductor device manufacturing method, and probe forming method
JP6301595B2 (en) Wiring board and method for manufacturing multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141125