JP2012222252A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2012222252A JP2012222252A JP2011088600A JP2011088600A JP2012222252A JP 2012222252 A JP2012222252 A JP 2012222252A JP 2011088600 A JP2011088600 A JP 2011088600A JP 2011088600 A JP2011088600 A JP 2011088600A JP 2012222252 A JP2012222252 A JP 2012222252A
- Authority
- JP
- Japan
- Prior art keywords
- spiral
- inductor
- semiconductor device
- wiring layer
- outer end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、インダクタを有する半導体装置に関する。 The present invention relates to a semiconductor device having an inductor.
半導体装置の多層配線層に、スパイラル型のインダクタを形成することがある。このインダクタは、アナログ回路の素子、又は通信用の素子として使用される。多層配線層にインダクタを形成する場合、インダクタの巻き軸を、多層配線層が形成される基板に対して垂直方向に向けるのが一般的である。 A spiral inductor may be formed in a multilayer wiring layer of a semiconductor device. This inductor is used as an element of an analog circuit or an element for communication. When forming an inductor in a multilayer wiring layer, the winding axis of the inductor is generally oriented in a direction perpendicular to the substrate on which the multilayer wiring layer is formed.
一方、特許文献１、２、及び３には、半導体装置において、インダクタの巻き軸を、多層配線層が形成される基板に対して平行方向に向けることが記載されている。 On the other hand, Patent Documents 1, 2, and 3 describe that in a semiconductor device, a winding axis of an inductor is directed in a direction parallel to a substrate on which a multilayer wiring layer is formed.
また特許文献４には、多層基板において、インダクタの巻き軸を、多層基板を形成する基板に対して平行方向に向けること、及び、２つのインダクタを用いてトランスを形成することが記載されている。 Patent Document 4 describes that in a multilayer substrate, the winding axis of the inductor is directed in a direction parallel to the substrate on which the multilayer substrate is formed, and a transformer is formed using two inductors. .
上記した特許文献には、インダクタの巻き軸を多層配線層に対して平行方向に向けることが開示されている。インダクタをこのように配置した場合、インダクタを構成するスパイラルを大面積化することは困難である。このため、巻き軸を多層配線層に対して平行方向に向けた場合、スパイラルを大面積化することなく、スパイラルの巻線を長くする必要がある。 The above-described patent document discloses that the winding axis of the inductor is oriented in a direction parallel to the multilayer wiring layer. When the inductors are arranged in this way, it is difficult to increase the area of the spiral constituting the inductor. For this reason, when the winding axis is oriented in a direction parallel to the multilayer wiring layer, it is necessary to lengthen the spiral winding without increasing the area of the spiral.
本発明によれば、多層配線層と、
前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なコイル状のインダクタと、
を備え、
前記インダクタは、それぞれが巻線部を有する第１スパイラル及び第２スパイラル、並びに前記第１スパイラルの前記巻線部及び前記第２スパイラルの前記巻線部を、外側の端部同士、または中心側の端部同士で接続する接続部と、を有しており、
前記第１スパイラルは、前記巻軸と平行な第１の方向から見た場合、中心から外側に向かって第１の回転方向に巻かれており、
前記第２スパイラルは、前記第１の方向から見た場合、外側から中心に向かって前記第１の回転方向に巻かれており、
前記第１スパイラル及び前記第２スパイラルは、前記巻線部のうち前記外側の端部に繋がる部分が、一方のスパイラルでは前記基板に平行に延伸しており、他方のスパイラルでは前記基板に直行に延伸している半導体装置が提供される。
According to the present invention, a multilayer wiring layer;
A coil-shaped inductor formed using the multilayer wiring layer and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
With
The inductor includes a first spiral and a second spiral each having a winding portion, and the winding portion of the first spiral and the winding portion of the second spiral, the outer end portions or the center side. A connecting portion that connects the end portions of each other,
When viewed from a first direction parallel to the winding axis, the first spiral is wound in a first rotational direction from the center toward the outside,
When viewed from the first direction, the second spiral is wound in the first rotational direction from the outside toward the center,
In the first spiral and the second spiral, a portion connected to the outer end portion of the winding portion extends in parallel with the substrate in one spiral, and is perpendicular to the substrate in the other spiral. A stretched semiconductor device is provided.
本発明によれば、第１スパイラル及び第２スパイラルは、外側の端部同士、または中心側の端部同士が互いに接続されている。そして第１スパイラルと第２スパイラルは、巻軸に直交する平面で見たときに、巻線のうち前記外側の端部につながる部分が、互いに交わる方向に延伸している。これにより、第１スパイラル及び第２スパイラルを構成する配線層のうち接続部が位置する配線層において、第１スパイラルを構成する配線及び第２スパイラルを構成する配線の長さを長くすることができる。従って、第１スパイラル及び第２スパイラルの巻線を長くすることができ、その結果、インダクタンスの値を大きくすることができる。 According to the present invention, the first spiral and the second spiral are connected to each other at the outer ends or between the central ends. And when the 1st spiral and the 2nd spiral are seen in the plane orthogonal to a winding axis, the portion connected to the above-mentioned end of the winding is extended in the direction which crosses mutually. Thereby, in the wiring layer in which the connection portion is located among the wiring layers constituting the first spiral and the second spiral, the length of the wiring constituting the first spiral and the wiring constituting the second spiral can be increased. . Accordingly, the windings of the first spiral and the second spiral can be lengthened, and as a result, the inductance value can be increased.
本発明によれば、第１回路と、
第２回路と、
多層配線層と、
前記第１回路に接続され、前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なコイル状の第１のインダクタと、
前記第２回路に接続され、前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なコイル状の第２のインダクタと、
を備え、
前記第１インダクタ及び前記第２インダクタの少なくとも一方の巻き軸は、他方の中を通っており、
前記第１のインダクタ及び前記第２のインダクタは、いずれも、それぞれが巻線部を有する第１スパイラル及び第２スパイラル、並びに前記第１スパイラルの前記巻線部及び前記第２スパイラルの前記巻線部を、外側の端部同士、または中心側の端部同士で接続する接続部を有しており、
前記第１スパイラルは、前記巻軸と平行な第１の方向から見た場合、中心から外側に向かって巻かれており、
前記第２スパイラルは、前記第１の方向から見た場合、外側から中心に向かって巻かれており、
前記第１インダクタの前記第１スパイラルを含む平面は、前記第２インダクタの前記第１スパイラルを含んでおり、
前記第１インダクタの前記第１スパイラルは、前記第２インダクタの前記第１スパイラルを、前記巻軸を回転中心として１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有しており、
前記第１インダクタの前記第２スパイラルを含む平面は、前記第２インダクタの前記第２スパイラルを含んでおり、
前記第１インダクタの前記第２スパイラルは、前記第２インダクタの前記第２スパイラルを、前記巻軸を回転中心として１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有している半導体装置が提供される。
According to the present invention, a first circuit;
A second circuit;
A multilayer wiring layer;
A coil-shaped first inductor connected to the first circuit, formed using the multilayer wiring layer, and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
A coil-shaped second inductor connected to the second circuit, formed using the multilayer wiring layer, and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
With
At least one winding axis of the first inductor and the second inductor passes through the other,
Each of the first inductor and the second inductor has a first spiral and a second spiral each having a winding portion, and the winding portion of the first spiral and the winding of the second spiral. Part has a connection part that connects the outer end parts or between the end parts on the center side,
The first spiral is wound outward from the center when viewed from a first direction parallel to the winding axis;
When viewed from the first direction, the second spiral is wound from the outside toward the center,
A plane including the first spiral of the first inductor includes the first spiral of the second inductor;
The first spiral of the first inductor is the same as the rotating body obtained by rotating the first spiral of the second inductor by 180 ° about the winding axis, or the aspect ratio of the rotating body is changed. Have
A plane including the second spiral of the first inductor includes the second spiral of the second inductor;
The second spiral of the first inductor is the same as a rotating body obtained by rotating the second spiral of the second inductor by 180 ° about the winding axis, or a shape in which the aspect ratio of the rotating body is changed. A semiconductor device is provided.
本発明によれば、第１インダクタの第１スパイラルと第２インダクタの第１スパイラルは同一面内に位置し、かつ第１インダクタの第２スパイラルと第２インダクタの第２スパイラルも同一面内に位置している。そして第１インダクタの第１スパイラルは、第２インダクタの第１スパイラルを、巻軸を回転中心として１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有している。また第１インダクタの第２スパイラルは、第２インダクタの第２スパイラルを、巻軸を回転中心として１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有している。このため、第１インダクタ及び第２インダクタの一方を、他方の中に入れることができる。従って、第１インダクタの断面積と第２インダクタの断面積の合計値で考えた場合、スパイラルの断面積を大面積化することなく、スパイラルの巻線を長くすることができる。 According to the present invention, the first spiral of the first inductor and the first spiral of the second inductor are located in the same plane, and the second spiral of the first inductor and the second spiral of the second inductor are also in the same plane. positioned. The first spiral of the first inductor has the same shape as the rotating body obtained by rotating the first spiral of the second inductor by 180 ° about the winding axis or a shape in which the aspect ratio of the rotating body is changed. Yes. Further, the second spiral of the first inductor has the same shape as the rotating body obtained by rotating the second spiral of the second inductor by 180 ° about the winding axis as a rotation center, or a shape in which the aspect ratio of the rotating body is changed. Yes. For this reason, one of the first inductor and the second inductor can be placed in the other. Accordingly, when considering the total value of the cross-sectional area of the first inductor and the cross-sectional area of the second inductor, the spiral winding can be lengthened without increasing the cross-sectional area of the spiral.
本発明によれば、複数のスパイラルを直列に接続してインダクタを形成する場合において、スパイラルを大面積化することなく、スパイラルの巻線を長くすることができる。 According to the present invention, when a plurality of spirals are connected in series to form an inductor, the spiral winding can be lengthened without increasing the area of the spiral.
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。また以下の各実施形態では、本発明に係る多層配線層が基板上に形成されている場合を例にとって説明を行う。ただし、多層配線層は、多層基板を構成する配線層であってもよい。この場合、後述するインダクタ１０は、多層基板内に保持されることになる。そしてインダクタ１０は、多層基板を形成するときに、多層基板と同時に形成される。このようにインダクタ１０の形態は、インダクタンスを与えるためのいかなる形態も広く含むものとする。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate. Further, in each of the following embodiments, a case where a multilayer wiring layer according to the present invention is formed on a substrate will be described as an example. However, the multilayer wiring layer may be a wiring layer constituting the multilayer substrate. In this case, the
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置が有するインダクタ１０の構成を示す斜視図である。図２は、インダクタ１０の平面図である。本実施形態に係る半導体装置は、多層配線層及びコイル状のインダクタ１０を有している。多層配線層は、基板（例えばシリコン基板などの半導体基板）上に形成されている。インダクタ１０は多層配線層を用いて形成されており、巻軸が多層配線層が形成される基板と平行である。インダクタ１０は、第１スパイラル１００及び第２スパイラル２００を有している。第１スパイラル１００は、インダクタ１０の巻軸と平行（すなわち基板に対して平行）な第１の方向から見た場合、中心から外側に向かって巻かれている。第２スパイラル２００は、上記した第１の方向から見た場合、外側から中心に向かって、第１スパイラル１００と同一の向きに巻かれている。そして第１スパイラル１００及び第２スパイラル２００は、外側の端部同士、または中心側の端部同士が、外側接続部材３００（接続部）又は中心側接続部材４００（接続部）を介して接続されている。以下、詳細に説明する。
(First embodiment)
FIG. 1 is a perspective view illustrating a configuration of an
本図に示す例において、第１スパイラル１００及び第２スパイラル２００は、いずれも同じ配線層を用いて形成されている。そして第１スパイラル１００及び第２スパイラル２００が交互に３つ以上接続されることにより、インダクタ１０が形成されている。そして、第２スパイラル２００は、この第２スパイラル２００より入力側（例えば図中左側）に位置する第１スパイラル１００とは、中心側の端部同士が中心側接続部材４００を介して接続されており、この第２スパイラル２００より出力側（例えば図中右側）に位置する第１スパイラル１００とは、外側の端部同士が外側接続部材３００を介して接続されている。
In the example shown in this drawing, the
ただし、第２スパイラル２００は、この第２スパイラル２００より出力側（例えば図中右側）に位置する第１スパイラル１００とは、中心側の端部同士が中心側接続部材４００を介して接続されてもよい。この場合、第２スパイラル２００は、この第２スパイラル２００より入力側（例えば図中左側）に位置する第１スパイラル１００とは、外側の端部同士が外側接続部材３００を介して接続される。
However, the
第１スパイラル１００及び第２スパイラル２００は、いずれも多層配線層に垂直方向に多重に巻かれた構造を有している。インダクタ１０の巻軸に対して垂直な断面（すなわち基板に対して垂直な断面）で見た場合に、第１スパイラル１００を構成する配線及びビアは、いずれも同一断面に位置している。第２スパイラル２００を構成する配線及びビアも、第１スパイラル１００を構成する配線及びビアと同様である。このため、スパイラルを形成するために用いられる配線層数を増やすことにより、スパイラル一つあたりの巻数を容易に増やすことができるため、インダクタンスの値を大きくすることができる。
Each of the
また図２に示すように、第１スパイラル１００及び第２スパイラル２００は、平面視で矩形を有している。
As shown in FIG. 2, the
図３は、図１から一つの第１スパイラル１００及び一つの第２スパイラル２００、並びにこれらに接続する外側接続部材３００及び中心側接続部材４００を取り出した斜視図である。図４の各図は、多層配線層の断面図である。詳細には、図４（ａ）は、第１スパイラル１００の構造を示しており、図４（ｂ）は、第２スパイラル２００の構造を示している。
FIG. 3 is a perspective view in which one
本図に示す例において、第１スパイラル１００及び第２スパイラル２００は、奇数、具体的には５層の配線層を用いて形成されている。図４に示す断面図において、第１スパイラル１００は中心から外側に向けて右回りに形成されており、第２スパイラル２００は外側から中心に向けて、第１スパイラルと同一の回転方向、具体的には右回りに形成されている。そして第２スパイラル２００は、図４７に示すように、第１スパイラル１００（図４７（ａ））を、巻軸（図３における左側から右側に向かう方向を第１の方向とする）を回転中心として図中右回りに９０°回転させてから（図４７（ｂ））、巻軸に直交する平面に含まれる水平線（すなわち基板に平行な線）を基準に鏡映させ（図４７（ｃ））、かつ必要に応じて縦横比を変更した形状（図４７（ｄ））を有している。なお、図４８に示すように、第１スパイラル１００は、第２スパイラル２００（図４８（ａ））を、巻軸（図３における右側から左側に向かう方向を第１の方向とする）を回転中心として図中右回りに９０°回転させてから（図４８（ｂ））、巻軸に直交する平面に含まれる水平線（すなわち基板に平行な線）を基準に鏡映させ（図４８（ｃ））、かつ必要に応じて縦横比を変更した形状（図４７（ｄ））を有している。
In the example shown in the figure, the
このようにすると、第１スパイラル１００の外側端部１０２と、第２スパイラル２００の外側端部２０２を、互いに対向する位置に配置することができる。このため、外側接続部材３００は、外側端部１０２及び外側端部２０２と同一の配線層に位置する直線状の配線とすることができる。これにより、第１スパイラル１００及び第２スパイラル２００を構成する配線層のうち最上層の配線層において、第１スパイラル１００を構成する配線及び第２スパイラル２００を構成する配線の長さを、第１スパイラル１００及び第２スパイラル２００の幅（径）に近づけることができる。従って、特許文献１に記載の構造と比較して、第１スパイラル１００及び第２スパイラル２００の巻線を長くすることができ、その結果、第１スパイラル１００及び第２スパイラル２００を大面積化しなくても、インダクタンスの値を大きくすることができる。
If it does in this way, the outer
詳細には、第１スパイラル１００の外側端部１０２と第２スパイラル２００の外側端部２０２は、互いに同一の配線層、具体的には第１スパイラル１００及び第２スパイラル２００を構成する配線層のうち最上層の配線層に、互いに対向する位置に形成されている。また第１スパイラル１００の中心側端部１０４と、第２スパイラル２００の中心側端部２０４とは、互いに同一の配線層、具体的には第１スパイラル１００及び第２スパイラル２００を構成している配線層のうち中央に位置する配線層（下から３層目の配線層）に、互いに対向する位置に形成されている。すなわちインダクタ１０の巻軸方向から見た場合、外側端部１０２と外側端部２０２は互いに重なっており、中心側端部１０４と中心側端部２０４は互いに重なっている。
Specifically, the
ここで、第１スパイラル１００の巻き線のうち外側端部１０２に繋がる部分と、第２スパイラル２００の巻き線のうち外側端部２０２に繋がる部分とは、互いに直交する方向に延伸している。詳細には、第１スパイラル１００の巻線のうち外側端部１０２に繋がる部分は、基板に対して平行に延伸している。また第２スパイラル２００の巻線のうち外側端部２０２に繋がる部分は、基板に垂直に延伸している。そして第２スパイラル２００は、第１スパイラル１００を、巻き軸に直交する平面に含まれる水平線を基準に鏡映させ、外側の端部同士が重なるように回転させ、かつ縦横比を変えた形状を有している、と見なすこともできる。
Here, a portion connected to the
そして外側接続部材３００は、外側端部１０２及び外側端部２０２と同一の配線層に位置する直線状の配線である。また中心側接続部材４００は、中心側端部１０４及び中心側端部２０４と同一の配線層に位置する直線状の配線である。
The outer connecting
そして、第１スパイラル１００は、第１領域１０１内に位置している。第１領域１０１は、インダクタ１０の巻軸に垂直かつ第１スパイラル１００を含む面のうち、第１スパイラル１００が位置する領域として定義される。詳細には、第１領域１０１は、複数の第１角部と、互いに隣り合う第１角部をつなぐ複数の第１縁部とを含んでいる。本実施形態において第１領域１０１の外形線は、第１スパイラル１００の最外周の巻線に沿った矩形として定義される。そして、矩形の４つの角部が第１角部として定義され、４辺が４つの第１縁部として定義される。第１スパイラル１００の外側端部１０２は、第１スパイラル１００を構成する配線層の最上層の配線層に位置しており、かつ第１領域１０１の角部に位置している。そして第１スパイラル１００は、外側端部１０２を起点として、最上層の配線層を、第１領域１０１の最外周に沿って可能な限り延伸してから、第１領域１０１の縁に沿って巻軸を中心に一周巻かれ、最上層より一つ下の配線層のうち一周目の終端部に位置する部分、具体的には外側端部１０２の直下に戻る。そして第１スパイラル１００は、一周目の終端部に位置する部分、具体的には外側端部１０２の一つ下の配線層のうち外側端部１０２の直下に位置する部分を起点として、二周目が、一周目の内側に沿って、巻軸を中心に巻かれる。これが繰り返されることにより、第１スパイラル１００は、外側端部１０２から内側端部１０４まで、巻軸を中心に複数回巻かれる。
The
また第２スパイラル２００は、第２領域２０１内に位置している。第２領域２０１は、インダクタ１０の巻軸に垂直かつ第２スパイラル２００を含む面のうち、第２スパイラル２００が位置する領域として定義される。詳細には、第２領域２０１は、複数の第２角部と、互いに隣り合う第２角部をつなぐ複数の第２縁部とを含んでいる。本実施形態において第２領域２０１の外形線は、第２スパイラル２００の最外周の巻線に沿った矩形として定義される。そして、矩形の４つの角部が第２角部として定義され、４辺が４つの第２縁部として定義される。第２スパイラル２００の外側端部２０２は、第２スパイラル２００を構成する配線層の最上層の配線層に位置しており、かつ第２領域２０１の角部に位置している。そして第２スパイラル２００は、外側端部２０２を起点として、第２領域２０１の縁に沿って可能な限り真下に向けて延伸してから、第２領域２０１の縁に沿って巻軸を中心に一周巻かれる。その後、第２スパイラル２００は、最上層の配線層のうち外側端部２０２の横に位置する部分を起点として、巻軸を中心に一周巻かれる。これが繰り返されることにより、第２スパイラル２００は、外側端部２０２から内側端部２０４まで、巻軸を中心に複数回巻かれる。その結果、第２スパイラル２００は、第１スパイラル１００とは逆向きに巻かれる。
The
このため、第１スパイラル１００及び第２スパイラル２００は、いずれも、各配線層を可能な限り有効に使って延伸し、その結果、巻線が長くなっている。
For this reason, both the
ただし、図４９（ａ）に示すように、第１スパイラル１００の外側端部１０２は、第１スパイラル１００を構成する配線層の最下層の配線層に位置し、かつ第１スパイラル１００の断面の角部に位置していてもよい。この場合、図４９（ｂ）に示すように、第２スパイラル２００の外側端部２０２も、第２スパイラル２００を構成する配線層の最下層の配線層に位置する。この場合、外側接続部材３００も、最下層の配線層に位置する。
However, as shown in FIG. 49A, the
この場合、第１スパイラル１００は、外側端部１０２を起点として、最下層の配線層を、第１領域１０１の最外周に沿って可能な限り延伸してから、第１領域１０１の縁に沿って巻軸を中心に一周巻かれ、最下層の配線層の一つ上の配線層のうち前記一周目の終端部に位置する部分のうち一周目の終端部に位置する部分、具体的には外側端部１０２の直上に戻る。そして第１スパイラル１００は、外側端部１０２の一つ上の配線層のうち外側端部１０２の直上に位置する部分を起点として、二周目が、一周目の内側に沿って、巻軸を中心に巻かれる。これが繰り返されることにより、第１スパイラル１００は、外側端部１０２から内側端部１０４まで、巻軸を中心に複数回巻かれる。
In this case, the
また第２スパイラル２００は、外側端部２０２を起点として、第２領域２０１の縁に沿って可能な限り真上に向けて延伸してから、第２領域２０１の縁に沿って巻軸を中心に一周巻かれる。その後、第２スパイラル２００は、最下層の配線層のうち外側端部２０２の内側かつ横に位置する部分を起点として、巻軸を中心に一周巻かれる。これが繰り返されることにより、第２スパイラル２００は、外側端部２０２から内側端部２０４まで、巻軸を中心に複数回巻かれる。
その結果、第２スパイラル２００は、第１スパイラル１００とは逆向きに巻かれる。
The
As a result, the
ここで、一つのインダクタ１０の中に、図３及び図４に示した構造と、図４９に示した構造とが混在していても良い。
Here, the structure shown in FIGS. 3 and 4 and the structure shown in FIG. 49 may be mixed in one
また図５０及び図５１に示すように、インダクタ１０の巻軸方向から見た場合、第１スパイラル１００の外側端部１０２と第２スパイラル２００の外側端部２０２とは、互いに逆側に位置していても良い。
50 and 51, when viewed from the winding axis direction of the
また、図４に示す断面図において、第１スパイラル１００及び第２スパイラル２００は、いずれも銅配線を用いて、ダマシン法により形成されている。具体的には、第１スパイラル１００及び第２スパイラル２００を構成する配線及びビアは、デュアルダマシン法を用いて形成されている。
Also, in the cross-sectional view shown in FIG. 4, the
ただし、第１スパイラル１００及び第２スパイラル２００を構成する配線及びビアは、他の方法により形成されていても良い。例えば図５（ａ）に示す例では、インダクタ１０のうち最下層に位置する配線と、その上に位置する配線とを接続するビア１０５は、シングルダマシン法により形成されている。また図５（ｂ）に示す例では、インダクタ１０のうち最下層に位置する配線１０６は、タングステンなど、銅以外の導体により形成されていても良い。この場合、配線１０６は、多層配線層のうち一層目の配線層に形成される。
However, the wiring and vias constituting the
また図６（ａ）に示すように、インダクタ１０のうち最上層に位置する配線１０７は、アルミニウム又はアルミニウム合金など、銅以外の導体により形成されていても良い。この場合、配線１０７は、多層配線層のうち最上層の配線層、すなわち電極パッドが形成される配線層に形成される。また図６（ｂ）に示すように、配線１０７がアルミニウム又はアルミニウム合金など、銅以外の導体により形成され、ビア１０５がシングルダマシン法により形成され、配線１０６がタングステンなどの銅以外の導体により形成されていても良い。
As shown in FIG. 6A, the
図５２及び図５３は、上記したインダクタ１０の構造の斜視図である。図５２（ａ）に示す例は、図１〜図４に示した例に対応している。また図５２（ｃ）に示す例は、図５２（ａ）に示した構造と同一であるが、第１スパイラル１００を後ろ側に持ってきて第２スパイラル２００を手前側に持ってきたものである。これに対して図５２（ｂ）に示す例は、図５２（ａ）に示した第１スパイラル１００及び第２スパイラル２００の双方を、多層配線層に対して垂直な直線を基準に線対称にした形状である。
52 and 53 are perspective views of the structure of the
また図５３（ａ）及に示す例は、図４９に示した例に対応している。また図５３（ｂ）に示す例は、図５３（ａ）に示した第１スパイラル１００及び第２スパイラル２００を、多層配線層に対して垂直な直線を基準に線対称にしたものである。また図５３（ｃ）に示す例は、図５２（ｃ）に示した構造と同一であるが、第１スパイラル１００を手前側に持ってきて第２スパイラル２００を後ろ側に持ってきたものである。
Further, the example shown in FIG. 53A corresponds to the example shown in FIG. In the example shown in FIG. 53 (b), the
上記した各例では、外側端部１０２は第１領域１０１（図４参照）の角部に位置しており、外側端部２０２は第２領域２０１（図４参照）の角部に位置している。ただし、図５４〜図５７の各斜視図に示すように、外側端部１０２及び外側端部２０２の一方は、角部に位置していなくても良い。
In each example described above, the
詳細には、図５４に示した例は、図５２に示した例に対応している。具体的には、図５４（ａ）は図５２（ａ）に対応しており、図５４（ｂ）は図５２（ｂ）に対応している。いずれの例においても、第１スパイラル１００の外側端部１０２は、第１スパイラル１００を構成する配線層のうちの最上層の配線層に位置している。そして外側端部１０２は、第１領域１０１の角部以外の場所、具体的には、第１領域１０１の角部よりも中心側に位置している。なお第１スパイラル１００を構成する巻線のうち外側端部１０２を含む配線層に位置する部分は、第１領域１０１のうち外側端部１０２を含む辺の半分以上の長さを有している。
Specifically, the example shown in FIG. 54 corresponds to the example shown in FIG. Specifically, FIG. 54 (a) corresponds to FIG. 52 (a), and FIG. 54 (b) corresponds to FIG. 52 (b). In any example, the
また図５５に示した例は、図５３に示した例に対応している。具体的には、図５５（ａ）は図５３（ａ）に対応しており、図５５（ｂ）は図５３（ｂ）に対応している。いずれの例においても、第１スパイラル１００の外側端部１０２は、第１スパイラル１００を構成する配線層のうちの最下層の配線層に位置している。そして外側端部１０２は、第１領域１０１の角部以外の場所、具体的には、第１領域１０１の角部よりも中心側に位置している。なお第１スパイラル１００を構成する巻線のうち外側端部１０２を含む配線層に位置する部分は、第１領域１０１のうち外側端部１０２を含む辺の半分以上の長さを有している。
The example shown in FIG. 55 corresponds to the example shown in FIG. Specifically, FIG. 55 (a) corresponds to FIG. 53 (a), and FIG. 55 (b) corresponds to FIG. 53 (b). In any example, the
また図５６に示す例は、図５２に示した例に対応している。具体的には、図５６（ａ）は図５２（ａ）に対応しており、図５６（ｂ）は図５２（ｂ）に対応している。いずれの例においても、外側端部２０２は、第１スパイラル１００を構成する配線層の最上層よりも下の配線層に位置している。ただし、外側端部２０２が第２領域２０１の縁に位置していることには変わりがない。そして第２スパイラル２００を構成する巻線のうち外側端部２０２から垂直に下がっている部分は、第２領域２０１のうち外側端部１０２を含む辺の半分以上の長さを有している。また外側接続部材３００は、ビアを有している。
The example shown in FIG. 56 corresponds to the example shown in FIG. Specifically, FIG. 56 (a) corresponds to FIG. 52 (a), and FIG. 56 (b) corresponds to FIG. 52 (b). In any example, the
また図５７に示した例は、図５３に示した例に対応している。具体的には、図５７（ａ）は図５３（ａ）に対応しており、図５７（ｂ）は図５３（ｂ）に対応している。いずれの例においても、外側端部２０２は、第１スパイラル１００を構成する配線層の最下層よりも上の配線層に位置している。ただし、外側端部２０２が第２領域２０１の縁に位置していることには変わりがない。そして第２スパイラル２００を構成する巻線のうち外側端部２０２から垂直に上がっている部分は、第２領域２０１のうち外側端部２０２を含む辺の半分以上の長さを有している。また外側接続部材３００は、ビアを有している。
The example shown in FIG. 57 corresponds to the example shown in FIG. Specifically, FIG. 57 (a) corresponds to FIG. 53 (a), and FIG. 57 (b) corresponds to FIG. 53 (b). In any example, the
インダクタ１０が図５２，５３に示した構造を有するか、図５４〜図５７に示した構造を有するかは、インダクタ１０が用いられる半導体装置の構造によって適宜選択される。例えばインダクタ１０が図５２，５３に示した構造を有する場合、インダクタ１０を構成する巻線を最大限長くすることができる。一方、他の配線のレイアウトを考慮した場合、図５４〜図５７に示した構造を採用したほうが良い場合もある、ただしいずれの場合においても、インダクタ１０を構成する巻線を長くすることができる。
Whether the
図７の各図は、多層配線層の断面図であり、第１スパイラル１００及び第２スパイラル２００の変形例を説明するための図である。図１〜図６に示した例では、多層配線層に垂直な断面で見た場合に、第１スパイラル１００を構成する配線及びビアは、インダクタ１０の巻軸に対して垂直な断面で見た場合に、いずれも同一断面に位置している。第２スパイラル２００を構成する配線及びビアも、第１スパイラル１００を構成する配線及びビアと同様である。ただし、少なくとも一つの配線やビアは、インダクタ１０の巻軸に対して垂直な断面で見た場合に、他の配線やビアが位置する断面と同一の断面に位置していなくても良い。
Each drawing of FIG. 7 is a cross-sectional view of a multilayer wiring layer, and is a diagram for explaining a modification of the
例えば図７（ａ）に示す例では、下層から上層に行くにつれて、第１スパイラル１００を構成する配線が徐々に同一方向にずれている。また第２スパイラル２００を構成する配線も、下層から上層に行くにつれて、徐々に第１スパイラル１００を構成する配線と同一方向にずれている。
For example, in the example shown in FIG. 7A, the wires constituting the
また図７（ｂ）に示す例では、第１スパイラル１００を構成する配線のうち、最上層及び最下層の配線層に形成された配線が、中央の配線層に形成された配線と比較して特定の方向（図中左方向）にずれている。第２スパイラル２００を構成する配線においても同様である。
Further, in the example shown in FIG. 7B, among the wirings constituting the
ただし、上記したいずれの例においても、第１スパイラル１００を構成する配線と、第２スパイラル２００を構成する配線との間隔は、いずれの配線層においても同一である。
However, in any of the above-described examples, the interval between the wiring that forms the
図８の各図は、インダクタ１０のレイアウトを示す平面図である。インダクタ１０を有する半導体チップは、複数の回路を有している。これら回路は、基板を用いて形成された素子（例えばＭＯＳトランジスタ）を複数有している。そして平面視において、インダクタ１０は、複数の回路の相互間に位置する領域に配置されている。インダクタ１０は、直線状に配置されても良いし、図８（ａ）に示すようにＬ字状に折り曲げられた状態で配置されても良い。また図８（ｂ）に示すようにＴ字状に配置されても良いし、図８（ｃ）に示すように十字状に配置されても良い。なお図８の各図に示す例において、インダクタ１０は複数に分割して配置されても良い。
Each drawing of FIG. 8 is a plan view showing the layout of the
次に、本実施形態の作用及び効果について説明する。本実施形態によれば、第１スパイラル１００は、巻軸と平行な第１の方向から見た場合、中心から外側に向かって例えば右回りに巻かれている。また、第２スパイラル２００は、第１の方向から見た場合、外側から中心に向かって、第１スパイラルと同一の向き（例えば右回り）に巻かれている。このため、第１スパイラル１００及び第２スパイラル２００は、外側端部１０２及び中心側端部１０４同士、または中心側端部１０４及び中心側端部２０４同士を接続すると直列に接続されることになる。従って、隣り合う第１スパイラル１００及び第２スパイラル２００を接続する構造が単純化するため、インダクタ１０を形成する第１スパイラル１００及び第２スパイラル２００の数を簡単に増減できる。
Next, the operation and effect of this embodiment will be described. According to this embodiment, when viewed from a first direction parallel to the winding axis, the
特に本図に示す例では、インダクタ１０の巻軸方向から見た場合、外側端部１０２と外側端部２０２は互いに重なっており、中心側端部１０４と中心側端部２０４は互いに重なっている。このため、外側端部１０２と外側端部２０２を、直線状の外側接続部材３００で接続することができ、また、中心側端部１０４と中心側端部２０４を、直線状の中心側接続部材４００を用いて接続することができる。
Particularly, in the example shown in this figure, when viewed from the winding axis direction of the
（第２の実施形態）
図９は、第２の実施形態に係る半導体装置が有するインダクタ１０の構成を示す斜視図であり、第１の実施形態における図１に対応している。図１０は、図９の要部拡大図であり、第１の実施形態における図３に対応している。図１１は、多層配線層の断面図であり、本実施形態における第１スパイラル１００及び第２スパイラル２００の構成を示している。図１１は、第１の実施形態における図４に対応している。図１２は、第１スパイラル１００及び第２スパイラル２００の変形例を示しており、図１１に対応している。
(Second Embodiment)
FIG. 9 is a perspective view showing a configuration of the
本実施形態に係る半導体装置は、インダクタ１０が６層の配線層を用いて形成されている点を除いて、第１の実施形態に係る半導体装置と同様の構成である。ただし、第１スパイラル１００の中心側端部１０４と、第２スパイラル２００の中心側端部２０４とは、互いに同一の配線層、具体的には第１スパイラル１００及び第２スパイラル２００を構成している配線層のうち中央に位置する配線層に、互いに対向する位置に形成されている。具体的には、中心側端部１０４及び中心側端部２０４は、下から３層目の配線層に形成されている。
The semiconductor device according to the present embodiment has the same configuration as that of the semiconductor device according to the first embodiment, except that the
ただし、第１スパイラル１００及び第２スパイラル２００を構成している配線層は６層（すなわち偶数）であるため、これらの中央に位置する配線層は２層、具体的には、下から３層目の配線層の他に、下から４層目の配線層もある。このため、図１２に示す変形例のように、中心側端部１０４及び中心側端部２０４は、下から４層目の配線層に形成されていてもよい。
However, since the wiring layers constituting the
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１スパイラル１００及び第２スパイラル２００を構成している配線層の数を増やしているため、スパイラル一つあたりの巻線が長くなり、スパイラル一つあたりのインダクタンスの値が大きくなる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. In addition, since the number of wiring layers constituting the
（第３の実施形態）
図１３は、第３の実施形態に係る半導体装置が有する第１スパイラル１００及び第２スパイラル２００の構成を示す断面図であり、第１の実施形態における図４に対応している。本実施形態に係る半導体装置は、第１スパイラル１００を構成する配線層の数と、第２スパイラル２００を構成する配線層の数が互いに異なる点を除いて、第１の実施形態に係る半導体装置と同様の構成である。
(Third embodiment)
FIG. 13 is a cross-sectional view illustrating the configuration of the
詳細には、第１スパイラル１００は６層の配線層を用いて形成されており、第２スパイラル２００は５層の配線層を用いて形成されている。第２スパイラル２００は、第１スパイラル１００を構成する６層の配線層のうち上側の５層の配線層を用いて形成されている。ただし、第２スパイラル２００は、第１スパイラル１００を構成する６層の配線層のうち下側の５層の配線層を用いて形成されていてもよい。そして、本実施形態においても、外側端部１０２と外側端部２０２は、最上層の配線層に互いに対向する位置に形成されており、中心側端部１０４と中心側端部２０４は、同一の配線層に互いに対向する位置に形成されている。
Specifically, the
図１４は、図１３の変形例を示している。本図に示す例では、第１スパイラル１００は６層の配線層を用いて形成されており、第２スパイラル２００は５層の配線層を用いて形成されている。第２スパイラル２００は、第１スパイラル１００を構成する６層の配線層のうち上側の５層の配線層を用いて形成されている。ただし、第２スパイラル２００は、第１スパイラル１００を構成する６層の配線層のうち下側の５層の配線層を用いて形成されていてもよい。そして、本実施形態においても、外側端部１０２と外側端部２０２は、最上層の配線層に互いに対向する位置に形成されており、中心側端部１０４と中心側端部２０４は、同一の配線層に互いに対向する位置に形成されている。
FIG. 14 shows a modification of FIG. In the example shown in the figure, the
図１５は、本実施形態の作用及び効果を説明するための図である。本実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、図１５（ａ）の平面図に示すように、インダクタ１０と同一層の配線層に、インダクタ１０を横切る配線６００を配置したい場合がある。このような場合において、図１５（ｂ）の断面図に示すように、配線層数が少ないスパイラル（図１５の例では第２スパイラル２００）と重なる位置、かつ、もう一方のスパイラル（例えば第１スパイラル１００）が形成されていてそのスパイラル（例えば第２スパイラル２００）が形成されていない配線層（例えば一番下の配線層）に、配線６００を配置することにより、インダクタ１０と同一層の配線層に配線６００を配置することができる。このため、効率的にインダクタ１０を配置することが可能になり、半導体チップを小型化して低コスト化することができる。
FIG. 15 is a diagram for explaining the operation and effects of the present embodiment. According to this embodiment, the same effect as that of the first embodiment can be obtained. In addition, as shown in the plan view of FIG. 15A, there is a case where it is desired to arrange a
（第４の実施形態）
図１６は、第４の実施形態に係る半導体装置が有するインダクタ１０の平面図であり、第１の実施形態における図２に対応している。本実施形態に係るインダクタ１０は、第１スパイラル１００及び第２スパイラル２００を構成する配線が、平面視で階段状に形成されている。すなわち第１スパイラル１００及び第２スパイラル２００を構成する配線は、インダクタ１０の巻軸に対して、同一の角度で斜め方向に階段状に延伸している。
(Fourth embodiment)
FIG. 16 is a plan view of the
図１７は、図１６の変形例を示す平面図である。本図に示す例において、第１スパイラル１００及び第２スパイラル２００を構成する配線が、平面視でインダクタ１０の巻軸に対して、同一の角度で斜め方向に直線状に延伸している。
FIG. 17 is a plan view showing a modification of FIG. In the example shown in the figure, the wirings constituting the
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１スパイラル１００及び第２スパイラル２００を、インダクタ１０の巻軸に対して斜めに配置しているため、スパイラル一つあたりの巻線が長くなり、スパイラル一つあたりのインダクタンスの値が大きくなる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. In addition, since the
（第５の実施形態）
図１８は、第５の実施形態に係る半導体装置が有する第１スパイラル１００及び第２スパイラル２００の構成を示す断面図であり、第１の実施形態における図４に対応している。本実施形態に係る第１スパイラル１００及び第２スパイラル２００は、スパイラルを構成するビアが、一つの接続箇所について複数設けられている点を除いて、第１の実施形態に係る第１スパイラル１００及び第２スパイラル２００と同様である。一箇所あたりのビアの数は任意である。
(Fifth embodiment)
FIG. 18 is a cross-sectional view showing configurations of the
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、ビアの数を増やしているため、ビアに起因した寄生抵抗を小さくすることができる。 Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Further, since the number of vias is increased, the parasitic resistance due to the vias can be reduced.
（第６の実施形態）
図１９及び図２０は、第６の実施形態に係る半導体装置が有する第１スパイラル１００及び第２スパイラル２００の構成を示す断面図であり、第１の実施形態における図４に対応している。本実施形態に係る第１スパイラル１００及び第２スパイラル２００は、図１９中点線で示す外周部分の形状が５角形以上の多角形（図では六角形）を有している点を除いて、第１の実施形態に係る第１スパイラル１００及び第２スパイラル２００と同様の構成である。なお、本図に示す例では、第１スパイラル１００及び第２スパイラル２００の内周部分の形状も、５角形以上の多角形（図では六角形）を有している。
(Sixth embodiment)
19 and 20 are cross-sectional views showing configurations of the
なお、図１９は５層の配線層を用いて第１スパイラル１００及び第２スパイラル２００を形成した場合の例であり、図２０は、６層の配線層を用いて第１スパイラル１００及び２００を形成した場合の例である。
19 shows an example in which the
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１スパイラル１００及び第２スパイラル２００の角部を丸めることができるため、インダクタ１０から外部に電磁波が漏洩することを抑制できる。従って、インダクタ１０に起因して電磁ノイズが発生することを抑制できる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Moreover, since the corner | angular part of the
（第７の実施形態）
図２１及び図２２は、第７の実施形態に係る半導体装置が有する第１スパイラル１００及び第２スパイラル２００の構成を示す断面図であり、第１の実施形態における図４に対応している。本実施形態に係る第１スパイラル１００及び第２スパイラル２００は、図２１中点線で示す内周部分の形状が５角形以上の多角形（図では六角形）を有している点を除いて、第１の実施形態に係る第１スパイラル１００及び第２スパイラル２００と同様の構成である。なお、本図に示す例では、外周部分の形状は矩形である。また、第１スパイラル１００及び第２スパイラル２００それぞれにおいて、最上層及び最下層のビアの数を複数にして、他の層に位置するビアの数よりも多くしている。
(Seventh embodiment)
21 and 22 are cross-sectional views showing the configurations of the
なお、図２１は５層の配線層を用いて第１スパイラル１００及び第２スパイラル２００を形成した場合の例であり、図２２は、６層の配線層を用いて第１スパイラル１００及び２００を形成した場合の例である。
21 shows an example in which the
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、第１スパイラル１００及び第２スパイラル２００の角部を丸めることができるため、インダクタ１０から外部に電磁波が漏洩することを抑制できる。従って、インダクタ１０に起因して電磁ノイズが発生することを抑制できる。さらに、ビアの数を増やしているため、ビアに起因した寄生抵抗を小さくすることができる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Moreover, since the corner | angular part of the
（第８の実施形態）
図２３は、第８の実施形態に係る半導体装置が有する第１スパイラル１００及び第２スパイラル２００の構成を示す断面図であり、第１の実施形態における図４に対応している。本実施形態に係るインダクタ１０は、少なくとも一部の第１スパイラル１００又は第２スパイラル２００が、巻軸の中心に芯部５００を有している点を除いて、第１の実施形態に係るインダクタ１０と同様の構成である。本図に示す例では、インダクタ１０を貫通するように、芯部５００が設けられている。
(Eighth embodiment)
FIG. 23 is a cross-sectional view illustrating the configuration of the
芯部５００は、透磁率が１以上の材料、例えばＮｉやＦｅを含んだ磁性体膜により形成されており、配線層間絶縁膜が形成されている層に埋め込まれている。本実施形態では、芯部５００は絶縁性の材料であり、配線層間絶縁膜（ＳｉＯ２、ＳｉＯＣ、ＳｉＯＣＮ、又はＳｉＯＣもしくはＳｉＯＣＮの多孔質膜）よりも透磁率が高い。本図に示す例では、芯部５００は、第１スパイラル１００及び第２スパイラル２００のうち、芯部５００の一つ上の配線層に位置する配線に接触している。ただし、芯部５００はこれらの配線に接触していなくても良い。
The
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。またインダクタ１０の中心に芯部５００を設けたため、インダクタ１０のインダクタンスの値を大きくすることができる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. Since the
（第９の実施形態）
図４６は第９の実施形態に係るスイッチング・レギュレータを示す回路図である。本図に示すスイッチング・レギュレータは、電源ドライバモジュール１０００、コイルＬ０、平滑容量Ｃ０、出力電圧検出用の直列形態の抵抗Ｒ１およびＲ２、並びにコントローラ（ＰＷＭ制御回路）１２００を有している。コイルＬ０は、第１〜第８の実施形態のいずれかに示したインダクタ１０である。これにより、電源ドライバモジュール１０００、コイルＬ０、平滑容量Ｃ０、並びに出力電圧検出用の直列形態の抵抗Ｒ１およびＲ２を、同一の基板上に形成することができ、その結果、スイッチング・レギュレータを小型化することができ、また信頼性も向上する。
(Ninth embodiment)
FIG. 46 is a circuit diagram showing a switching regulator according to the ninth embodiment. The switching regulator shown in the figure includes a power
本実施形態に記載したスイッチングレギュレータは、特開２００５−３０４２２６に開示されている構成としたが、スイッチング・レギュレータの具体的な回路構成は、図４６に示した例に限定されない。 The switching regulator described in the present embodiment has a configuration disclosed in Japanese Patent Laid-Open No. 2005-304226, but the specific circuit configuration of the switching regulator is not limited to the example shown in FIG.
（第１０の実施形態）
図２４は、第１０の実施形態に係る半導体装置の構成を示す平面概略図である。本実施形態に係る半導体装置は、複数の半導体チップ２０を有している。各半導体チップ２０は、外周部近傍にインダクタ１０を有している。インダクタ１０は、多層配線層に形成された配線を介して、半導体チップ２０が有する回路に接続している。隣り合う半導体チップ２０は、それぞれが有するインダクタ１０を介して信号を送受信する。このため、隣り合う半導体チップ２０において、インダクタ１０は巻軸が互いに重なる位置に配置されるのが好ましい。
(Tenth embodiment)
FIG. 24 is a schematic plan view showing the configuration of the semiconductor device according to the tenth embodiment. The semiconductor device according to the present embodiment has a plurality of
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。また、複数の半導体チップ２０を配線やワイヤを用いて相互に接続しなくても、これら複数の半導体チップ２０の間で信号の送受信を行うことができる。
Also according to this embodiment, the same effect as that of the first embodiment can be obtained. In addition, signals can be transmitted / received between the plurality of
（第１１の実施形態）
図２５は、第１１の実施形態に係る半導体装置の構成を示す平面概略図である。本実施形態に係る半導体装置は、一つの半導体チップ２０内において、第１回路２２及び第２回路２４を有している。第１回路２２は例えばデジタル回路であり、第２回路２４は例えばアナログ回路であり、周囲をガードリング２５で囲まれている。このガードリング２５は、第１回路２２と第２回路２４の間でノイズが伝播することを抑制している。第１回路２２と第２回路２４は、接続部２６を介して信号を送受信する。本図に示す例では、複数の第１回路２２が同一の第２回路２４に接続している。そして接続部２６は、各第１回路２２別に設けられている。また、平面視で、接続部２６は第１回路２２及び第２回路２４と重なっていない。
(Eleventh embodiment)
FIG. 25 is a schematic plan view showing the configuration of the semiconductor device according to the eleventh embodiment. The semiconductor device according to this embodiment has a
図２６は、接続部２６の構成を示す平面図であり、第１の実施形態における図２に対応している。接続部２６は、インダクタ１０及び第２インダクタ１２を有している。第２インダクタ１２は、インダクタ１０と同様の構成を有している。そして本図に示す例では、インダクタ１０及び第２インダクタ１２の一方の巻軸は、他方のインダクタの中を通っている。ただし、インダクタ１０及び第２インダクタ１２は、例えば共鳴方式で通信を行う場合は、いずれも巻軸が他方のインダクタの中を通っていなくてもよい。より好ましくは、インダクタ１０と第２インダクタ１２は、巻軸が重なっている。インダクタ１０は第１回路２２に接続しており、第２インダクタ１２は第２回路２４に接続している。そしてインダクタ１０と半導体チップ２０が電磁気的に結合（例えば誘導結合）することにより、第１回路２２から第２回路２４（又は第２回路２４から第１回路２２）に信号が送信される。
FIG. 26 is a plan view showing the configuration of the connecting
なお、接続部２６に双方向の通信機能を持たせる場合、図２６に示したインダクタ１０及び第２インダクタ１２を２組用意すればよい。
When the
図２７及び図２８は、接続部２６の変形例を示す断面図である。図２７は、インダクタ１０及び第２インダクタ１２が５層の配線層を用いて形成されている場合を示しており、図２８は、インダクタ１０及び第２インダクタ１２が６層の配線層を用いて形成されている場合を示している。
27 and 28 are cross-sectional views showing modifications of the connecting
これらの図に示す例において、インダクタ１０を構成する第１スパイラル１００と、第２インダクタ１２を構成する第１スパイラル１００は、同一面内に形成されている。詳細には、第２インダクタ１２を構成する第１スパイラル１００は、インダクタ１０を構成する第１スパイラル１００を、巻軸を回転中心として１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有している。
In the example shown in these drawings, the
また、インダクタ１０を構成する第２スパイラル２００と、第２インダクタ１２を構成する第２スパイラル２００は、同一面内に形成されている。詳細には、第２インダクタ１２を構成する第２スパイラル２００は、インダクタ１０を構成する第２スパイラル２００を、巻軸に直交する平面に含まれる水平線を基準に１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有している。
Further, the
なお、図２７及び図２８に示す例では、インダクタ１０及び第２インダクタ１２の双方を直線形状としているが、これらを円に沿って延伸させることにより、トロイダルコイル形状にしてもよい。
In the example shown in FIGS. 27 and 28, both the
本実施形態によれば、第１回路２２と第２回路２４を配線で接続していないため、第１回路２２の基準電圧と第２回路２４の基準電圧が異なる場合であっても、これらの間の絶縁性を確保しつつ互いに通信を行うことができる。また接続部２６が図２７又は図２８に示す構成を有している場合、インダクタ１０と第２インダクタ１２の結合係数が高くなるため、第１回路２２と第２回路２４の間で通信エラーが生じることを抑制できる。なお、インダクタ１０及び第２インダクタ１２をトロイダルコイル形状にした場合、インダクタ１０及び第２インダクタ１２の中に磁束を閉じ込めることができるため、インダクタ１０と第２インダクタ１２の結合係数を高くすることができる。
According to the present embodiment, since the
また図２７及び図２８に示した例では、インダクタ１０の断面積と第２インダクタ１２の断面積の合計値で考えた場合、インダクタ１０及び第２インダクタ１２の一方を他方の内側に位置させることができるため、スパイラルの断面積を大面積化することなく、各スパイラルの巻線を長くすることができる。すなわち、同じ断面（配線層数）に対し、面積効率が高く、かつ大きなインダクタンス値を得ることができる。
In the example shown in FIGS. 27 and 28, when considering the total value of the sectional area of the
（第１２の実施形態）
図２９及び図３０は、第１２の実施形態に係るトロイダルコイル１３の構成を示す平面図であり、第１の実施形態における図２に対応している。本実施形態に係るトロイダルコイル１３は、第１スパイラル１００及び第２スパイラル２００を交互に円弧に沿って配置した構成を有している。
(Twelfth embodiment)
FIG.29 and FIG.30 is a top view which shows the structure of the
本実施形態において、中心側接続部材４００は、第１スパイラル１００及び第２スパイラル２００の幅方向で見た場合、第１スパイラル１００及び第２スパイラル２００の中央部に位置している。一方、外側接続部材３００は、第１スパイラル１００及び第２スパイラル２００の幅方向で見た場合、トロイダルコイル１３の内周側の端部に位置している。
In the present embodiment, the center
また、互いに隣り合う第１スパイラル１００及び第２スパイラル２００は、一箇所を除いて外側接続部材３００又は中心側接続部材４００によって接続されている。この互いに接続されていない第１スパイラル１００及び第２スパイラル２００は、一方がトロイダルコイル１３の始端になっており、他方がトロイダルコイル１３の終端になっている。そしてトロイダルコイル１３は、この始端及び終端で、接続配線６０２，６０４に接続している。図２９に示す例では、接続配線６０２，６０４は、いずれもトロイダルコイル１３の外周側の端部に接続しているが、図３０に示すように、接続配線６０２，６０４の一方（又は双方）は、トロイダルコイル１３の内周側の端部に接続していても良い。
The
また、接続配線６０２，６０４は、トロイダルコイル１３の外周側に位置している場合、トロイダルコイル１３と同一層に形成されても良いし、異なる配線層に形成されても良い。一方、接続配線６０２，６０４は、トロイダルコイル１３の内周側に位置している場合、トロイダルコイル１３とは異なる配線層に形成される。
Further, when the
本実施形態によっても、第１の実施形態と同様の効果を得ることができる。 Also according to this embodiment, the same effect as that of the first embodiment can be obtained.
（第１３の実施形態）
図３１（ａ）は、第１３の実施形態に係るトロイダルコイル１３の構成を示す平面図であり、第１２の実施形態における図２９に対応している。本実施形態に係るトロイダルコイル１３は、以下の点を除いて、第１２の実施形態に係るトロイダルコイル１３と同様の構成である。
(13th Embodiment)
FIG. 31A is a plan view showing the configuration of the
まず、一つの第１スパイラル１００（又は第２スパイラル２００）が接続用スパイラル１１０に置き換わっている。そして接続用スパイラル１１０には、接続配線６０２，６０４が接続している。
First, one first spiral 100 (or second spiral 200) is replaced with a connecting
図３１（ｂ）は、接続用スパイラル１１０の構成を示す断面図である。接続用スパイラル１１０は、接続部材１１２及び接続部材１１４により構成されている。接続部材１１２及び接続部材１１４は、接続用スパイラル１１０の中では分離されている。そして接続部材１１２及び接続部材１１４の少なくとも一方は、スパイラルを構成している。このスパイラルは、トロイダルコイル１３の一部として機能する。
FIG. 31B is a cross-sectional view showing the configuration of the
接続用スパイラル１１０の両脇にはそれぞれ第２スパイラル２００が位置している。そして接続部材１１２の一方の端部は、中心側接続部材４００を介して一方の第２スパイラル２００に接続しており、接続部材１１４の一方の端部は、外側接続部材３００を介して他方の第２スパイラル２００に接続している。また接続部材１１２の他方の端部は接続配線６０４に接続しており、接続部材１１４の他方の端部は接続配線６０２に接続している。そして接続配線６０２，６０４は、いずれもトロイダルコイル１３の外周側に接続している。すなわち、接続配線６０２は、接続部材１１４を介してトロイダルコイル１３の本体に接続している。また接続配線６０４は、接続部材１１２を介してトロイダルコイル１３の本体に接続している。
本実施形態によっても、第１２の実施形態と同様の効果を得ることができる。また、接続配線６０２，６０４を平面視で重ねることができるため、接続配線６０２，６０４の占有面積を小さくすることができる。従って、他の配線を引き回すためのスペースを広くして、配線の引き回し効率を高くすることができる。
According to this embodiment, the same effect as that of the twelfth embodiment can be obtained. Further, since the
（第１４の実施形態）
図３２は、第１４の実施形態に係るトロイダルコイル１３の構成を示す平面図であり、第１３の実施形態における図３１に対応している。本実施形態に係るトロイダルコイル１３は、接続配線６０２，６０４の一方が、トロイダルコイル１３の内周側に接続している点を除いて、第１３の実施形態に係るトロイダルコイル１３と同様の構成である。
本実施形態によっても、第１３の実施形態と同様の効果を得ることができる。
(Fourteenth embodiment)
FIG. 32 is a plan view showing the configuration of the
Also in this embodiment, the same effect as that in the thirteenth embodiment can be obtained.
（第１５の実施形態）
図３３は、第１５の実施形態に係るトロイダルコイル１４の構成を示す平面図であり、第１２の実施形態における図２９に対応している。本実施形態に係るトロイダルコイル１４は、４つの直線状インダクタ１５を、矩形（例えば正方形）の各辺に沿って配置し、かつ互いに隣り合う直線状インダクタ１５を曲線状インダクタ１６で接続した構成を有している。直線状インダクタ１５は、上記のいずれかの実施形態に示したインダクタ１０と同様の構成を有しており、曲線状インダクタ１６は、第１２の実施形態におけるトロイダルコイル１３を９０°間隔で４分割した構成を有している。
(Fifteenth embodiment)
FIG. 33 is a plan view showing the configuration of the
なお、本実施形態においても、外側接続部材３００は、第１スパイラル１００及び第２スパイラル２００の幅方向で見た場合、トロイダルコイル１４の内周側の端部に位置している。
Also in the present embodiment, the outer connecting
本実施形態によっても、第１２の実施形態と同様の効果を得ることができる。また、トロイダルコイル１３と比較して大型のトロイダルコイル１４を形成することができる。すなわちトロイダルコイルの巻数を増やすことができるため、トロイダルコイルのインダクタンスの値を大きくすることができる。
According to this embodiment, the same effect as that of the twelfth embodiment can be obtained. Further, the
（第１６の実施形態）
図３４は、第１６の実施形態に係るトロイダルコイル１４の構成を示す平面図であり、第１５の実施形態における図３３に対応している。本実施形態に係るトロイダルコイル１４は、以下の点を除いて、第１５の実施形態に係るトロイダルコイル１４と同様の構成である。
(Sixteenth embodiment)
FIG. 34 is a plan view showing the configuration of the
まず、本実施形態において、トロイダルコイル１４は、互いに平行に配置された２つの直線状インダクタ１５を、曲線状インダクタ１６を用いて接続した構成を有している。本実施形態において曲線状インダクタ１６は、トロイダルコイル１３を１８０°間隔で２分割した構成を有している。
First, in this embodiment, the
本実施形態によっても、第１５の実施形態と同様の効果を得ることができる。また、平面視でトロイダルコイル１４の占有面積を小さくすることができるため、半導体チップを小型化することができる。
Also in this embodiment, the same effect as that in the fifteenth embodiment can be obtained. Further, since the area occupied by the
（第１７の実施形態）
図３５は、第１７の実施形態に係るトロイダルコイルの構成を示す平面図である。本実施形態に係るトロイダルコイルは、トロイダルコイル１４の中心にトロイダルコイル１３を配置し、トロイダルコイル１３とトロイダルコイル１４を、接続部１７を介して直列に接続した構成を有している。接続部１７は、トロイダルコイル１３及びトロイダルコイル１４と同一層の配線を用いて形成されている。
(Seventeenth embodiment)
FIG. 35 is a plan view showing the configuration of the toroidal coil according to the seventeenth embodiment. The toroidal coil according to the present embodiment has a configuration in which a
なお、本実施形態において、トロイダルコイル１３を構成している配線層と、トロイダルコイル１４を構成している配線層は、完全に同一であっても良いし、一部が重複する状態であっても良い。
In the present embodiment, the wiring layer constituting the
本実施形態によれば、第１の実施形態と同様の効果が得られる。また、トロイダルコイル１４の中心にトロイダルコイル１３を配置しているため、トロイダルコイルの占有面積を広げなくてもトロイダルコイルの巻数を増やすことができるため、トロイダルコイルのインダクタンスの値を大きくすることができる。
According to this embodiment, the same effect as the first embodiment can be obtained. In addition, since the
以下、参考例を説明しつつ、本発明の更なる実施形態を説明する。 Hereinafter, further embodiments of the present invention will be described with reference examples.
（第１の参考例）
図３６は、第１の参考例に係る半導体装置が有するインダクタ７００の構成を示す平面図である。図３７は、インダクタ７００の斜視図である。インダクタ７００は、基板上の多層配線層を用いて形成されており、第１インダクタ７０２及び第２インダクタ７０４を交互に直列につなぐことにより、形成されている。第１インダクタ７０２及び第２インダクタ７０４を構成するスパイラル７１０は、一重巻きである。
(First reference example)
FIG. 36 is a plan view showing a configuration of an
具体的には、スパイラル７１０は、第１の配線層に形成された第１配線と、第１の配線層よりも下側に位置する第２の配線層に形成された配線とを、ビアを用いて接続することにより、一重巻きに構成されている。そして第１インダクタ７０２を構成するスパイラル７１０は、第１配線に階段状の接続部材７２０が設けられることにより、次のスパイラル７１０につながっている。また第２インダクタ７０４を構成するスパイラル７１０は、第２配線に階段状の接続部材７２０が設けられることにより、次のスパイラル７１０に繋がっている。
Specifically, the
さらに詳細には、第１インダクタ７０２の中において、互いに隣り合う７１０を比較した場合、接続部材７２０の位置は、スパイラル７１０の一方の側面（図中下側の端部）から他方の側面（図中上側の端部）に向けて、徐々にずれている。また第２インダクタ７０４の中において、互いに隣り合う７１０を比較した場合、接続部材７２０の位置は、スパイラル７１０の他方の側面（図中上側の端部）から一方の側面（図中下側の端部）に向けて、徐々にずれている。
More specifically, in the
本参考例によれば、接続部材７２０の位置を徐々にずらしながら、スパイラル７１０の数を増やすことができる。従って、インダクタ７００を構成するスパイラル７１０の数を容易に変更することができる。また、インダクタ７００の巻軸に対して斜めに配置しているため、スパイラル７１０一つあたりの巻線が長くなり、スパイラル７１０一つあたりのインダクタンスの値が大きくなる。さらに、スパイラル７１０を構成する上層（第１の配線層）側の配線と下層（第２の配線層）側の配線とを平面視で重ねているため、磁束の軸をそろえやすくなり、その結果、スパイラル７１０一つあたりのインダクタンスの値が大きくなる。
According to this reference example, the number of
（第１８の実施形態）
図３８は、第１８の実施形態に係る半導体装置の構成を示す平面図であり、第１の参考例における図３６に対応している。図３９は、図３８のＡ−Ａ´断面図である。
(Eighteenth embodiment)
FIG. 38 is a plan view showing the configuration of the semiconductor device according to the eighteenth embodiment, and corresponds to FIG. 36 in the first reference example. 39 is a cross-sectional view taken along the line AA ′ of FIG.
本実施形態に係る半導体装置は、インダクタ７００の内側に第２インダクタ８００を有している点を除いて、第１の参考例に係る半導体装置と同様の構成である。インダクタ７００及び第２インダクタ８００の一方は、図２５に示した第１回路２２に接続しており、他方は、図２５に示した第２回路２４に接続している。
The semiconductor device according to this embodiment has the same configuration as that of the semiconductor device according to the first reference example except that the
第２インダクタ８００も、インダクタ７００よりも小径である点を除けば、インダクタ７００と同様の構成を有している。そして図３８では、インダクタ７００及び第２インダクタ８００の巻軸方向でみた場合、インダクタ７００を構成するスパイラル７１０と、第２インダクタ８００を構成するスパイラルとをずらしている。ただし、図３９に示すように、インダクタ７００を構成するスパイラル７１０と、第２インダクタ８００を構成するスパイラルとを、同一の断面内に位置させてもよい。本図に示す例では、インダクタ７００及び第２インダクタ８００の双方を直線形状としたが、これらを円に沿って延伸させることにより、トロイダルコイル形状にしてもよい。
The
なお、図４０に示すように、第２インダクタ８００を構成するスパイラルを多重巻きにしてもよい。このようにすると、インダクタ７００を構成するスパイラル７１０の全長と、第２インダクタ８００を構成するスパイラルの全長とを互いに近づけることができる。
Note that, as shown in FIG. 40, the spiral constituting the
本実施形態によっても、第１の参考例と同様の効果を得ることができる。また、インダクタ７００と第２インダクタ８００とを電磁気的に結合、例えば誘導結合させることにより、第１回路２２と第２回路２４の間で通信を行うことができる。
Also according to this embodiment, the same effect as that of the first reference example can be obtained. In addition, communication between the
（第２の参考例）
図４１は、第２の参考例に係るインダクタ７００及び第２インダクタ８００の構成を示す平面図であり、第２の参考例における図３８に対応している。本参考例は、インダクタ７００と第２インダクタ８００とを、巻軸が互いに重なるように交互に配置したものである。複数のインダクタ７００は互いに直列に接続されており、複数の第２インダクタ８００は互いに直列に接続されている。
(Second reference example)
FIG. 41 is a plan view showing the configuration of the
本参考例において、インダクタ７００は、いずれも一組の第１インダクタ７０２及び第２インダクタ７０４によって構成されており、第２インダクタ８００は、一組の第１インダクタ８０２及び第２インダクタ８０４によって構成されている。第１インダクタ８０２の構成は、第１インダクタ７０２を巻軸に対して線対称にした構成であり、第２インダクタ８０４の構成は、第２インダクタ７０４を巻軸に対して線対称にした構成である。ただし、インダクタ７００は、複数組の第１インダクタ７０２及び第２インダクタ７０４を有していても良い。また第２インダクタ８００は、複数組の第１インダクタ８０２及び第２インダクタ８０４を有していても良い。
In this reference example, the
本参考例によっても、第１８の実施形態と同様の効果を得ることができる。また、インダクタ７００と第２インダクタ８００を交互に並べているため、複数のインダクタ７００を直列に並べた後に複数の第２インダクタ８００を直列に並べた場合と比較して、各インダクタは、前後に位置する他のインダクタが生成した磁束を確保しやすくなる。従って、インダクタのインダクタンスの値を大きくすることができる。
Also according to this reference example, the same effect as that in the eighteenth embodiment can be obtained. In addition, since the
（第３の参考例）
図４２は、第３の参考例に係るトロイダルコイル９００の構成を示す平面図である。本参考例に係るトロイダルコイル９００は、直線状スパイラル９２０を９０°間隔で配置し、互いに隣り合う直線状スパイラル９２０を複数の湾曲スパイラル９１０で接続した構成を有している。
(Third reference example)
FIG. 42 is a plan view showing a configuration of a
湾曲スパイラル９１０は、第１配線層の第１配線及び第２配線層の第２配線を、外周側の端が互いに重なるように配置し、内周側の端が互いに重ならないように配置し、さらに外周側の端で第１配線と第２配線をビアで接続したものである。
The
直線状スパイラル９２０は、第１配線層の第１配線及び第２配線層の第２配線を互いに平行に配置し、かつ第１配線に折曲部９２２を設けてその先端を第２配線に重ね、さらにその重なり部分で第１配線と第２配線をビアで接続したものである。
The
この参考例によれば、トロイダルコイル９００は直線状スパイラル９２０を有している。直線状スパイラル９２０では、第１配線と第２配線は互いに平行になっている。このため、直線状スパイラル９２０を有していない場合と比較して、トロイダルコイル９００の能率を高くすることができる。
According to this reference example, the
（第４の参考例）
図４３は、第４の参考例に係るトロイダルコイル９００の構成を示す平面図である。本参考例に係るトロイダルコイル９００は、４つの直線状のインダクタ７００を、矩形（例えば正方形）の各辺に沿って配置し、かつ互いに隣り合うインダクタ７００を、それぞれ複数の湾曲スパイラル９１０で接続した構成を有している。インダクタ７００は、第１の参考例に示したインダクタ７００と同様の構成を有しており、湾曲スパイラル９１０は、第３の参考例における湾曲スパイラル９１０と同様の構成を有している。
(Fourth reference example)
FIG. 43 is a plan view showing a configuration of a
本参考例によれば、トロイダルコイル９００を大型化することができる。また、第１の参考例と同様の効果を得ることができる。
According to this reference example, the
（第５の参考例）
図４４は、第５の参考例に係るトロイダルコイル９００の構成を示す平面図である。本参考例に係るトロイダルコイル９００は、以下の点を除いて、第４の参考例に係るトロイダルコイル９００と同様の構成である。
(Fifth reference example)
FIG. 44 is a plan view showing a configuration of a
まず、本参考例において、トロイダルコイル９００は、互いに平行に配置された２つの直線状のインダクタ７００を、複数の湾曲スパイラル９１０及び少なくとも一つの直線状スパイラル９２０を用いて接続した構成を有している。湾曲スパイラル９１０及び直線状スパイラル９２０の構成は、第３の参考例と同様である。
First, in this reference example, the
本参考例によっても、第４の参考例と同様の効果を得ることができる。また、２つのインダクタ７００を接続する接続部の一部に直線状スパイラル９２０を設けているため、直線状スパイラル９２０を有していない場合と比較して、トロイダルコイル９００の能率を高くすることができる。
Also by this reference example, the same effect as the fourth reference example can be obtained. In addition, since the
（第６の参考例）
図５８は、第６の参考例に係るインダクタ１０の構成を示す斜視図である。図５８に示すインダクタ１０は、いずれも第２スパイラル２００が、多層配線層に対して垂直な直線を基準に第１スパイラル１００を線対称にした構造を有している。このため、第１スパイラル１００及び第２スパイラル２００を向き合わせた場合、外側端部２０２は、外側端部１０２に対して対角に位置する。なお、図５８（ａ）に示した例では、第１スパイラル１００は図５２（ａ）に示した構造を有しており、図５８（ｂ）に示した例では、第１スパイラル１００は図５２（ｂ）に示した構造を有している。
(Sixth reference example)
FIG. 58 is a perspective view showing the configuration of the
（第７の参考例）
図５９は、第７の参考例に係るインダクタ１０の構成を示す斜視図である。図５９に示すインダクタ１０も、いずれも第２スパイラル２００が、多層配線層に対して垂直な直線を基準に第１スパイラル１００を線対称にした構造を有している。このため、第１スパイラル１００及び第２スパイラル２００を向き合わせた場合、外側端部２０２は、外側端部１０２に対して対角に位置する。なお、図５９（ａ）に示した例では、第１スパイラル１００は図５３（ａ）の第２スパイラル２００と同様の構造を有しており、図５９（ｂ）に示した例では、第１スパイラル１００は図５３（ｂ）の第２スパイラル２００と同様の構造を有している。
(Seventh reference example)
FIG. 59 is a perspective view showing the configuration of the
（第１９の実施形態）
図４５は、第１９の実施形態に係るトロイダルコイルの構成を示す平面図である。本参考例に係るトロイダルコイルは、トロイダルコイル９００の内周側にトロイダルコイル１４を設けることにより、トロイダルコイル１４を取り巻くようにトロイダルコイル９００を設けたものである。トロイダルコイル１４の構成は、図３３を用いて説明したとおりである。そしてトロイダルコイル９００とトロイダルコイル１４は、互いに異なる回路に接続している。
(Nineteenth embodiment)
FIG. 45 is a plan view showing the configuration of the toroidal coil according to the nineteenth embodiment. In the toroidal coil according to this reference example, the
なお、上記した実施形態によれば、以下の発明が開示されている。
（付記１）
多層配線層と、
前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なインダクタと、
を備え、
前記インダクタは、第１スパイラル及び第２スパイラルを有しており、
前記第１スパイラル及び前記第２スパイラルは、外側の端部同士、または中心側の端部同士が、接続部材を介して接続されており、
前記第１スパイラルの前記外側の端部は、前記第１スパイラルを構成する配線層の最上層に位置し、かつ前記巻軸に垂直かつ前記第１スパイラルを含む面のうち前記第１スパイラルが位置する第１領域の角部に位置し、
前記第２スパイラルの前記外側の端部は、前記第２スパイラルを構成する配線層の最上層に位置し、かつ前記巻軸に垂直かつ前記第２スパイラルを含む面のうち前記第２スパイラルが位置する第２領域の角部に位置し、
前記巻軸に沿う方向のうち第１の方向を基準とした場合、前記第１スパイラル及び前記第２スパイラルは、逆向きに巻かれている半導体装置。
According to the above-described embodiment, the following invention is disclosed.
(Appendix 1)
A multilayer wiring layer;
An inductor formed using the multilayer wiring layer and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
With
The inductor has a first spiral and a second spiral,
In the first spiral and the second spiral, outer end portions or center side end portions are connected via a connecting member,
The outer end portion of the first spiral is positioned at the uppermost layer of the wiring layer constituting the first spiral, and the first spiral is positioned in a plane perpendicular to the winding axis and including the first spiral. Located in the corner of the first region
The outer end of the second spiral is positioned at the uppermost layer of the wiring layer constituting the second spiral, and the second spiral is positioned in a plane perpendicular to the winding axis and including the second spiral. Located in the corner of the second region,
The semiconductor device in which the first spiral and the second spiral are wound in opposite directions when the first direction among the directions along the winding axis is used as a reference.
（付記２）
多層配線層と、
前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なインダクタと、
を備え、
前記インダクタは、第１スパイラル及び第２スパイラルを有しており、
前記第１スパイラル及び前記第２スパイラルは、外側の端部同士、または中心側の端部同士が、接続部材を介して接続されており、
前記第１スパイラルの前記外側の端部は、前記第１スパイラルを構成する配線層の最下層に位置し、かつ前記巻軸に垂直かつ前記第１スパイラルを含む面のうち前記第１スパイラルが位置する第１領域の角部に位置し、
前記第２スパイラルの前記外側の端部は、前記第２スパイラルを構成する配線層の最下層に位置し、かつ前記巻軸に垂直かつ前記第２スパイラルを含む面のうち前記第２スパイラルが位置する第２領域の角部に位置し、
前記巻軸に沿う方向のうち第１の方向を基準とした場合、前記第１スパイラル及び前記第２スパイラルは、逆向きに巻かれている半導体装置。
(Appendix 2)
A multilayer wiring layer;
An inductor formed using the multilayer wiring layer and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
With
The inductor has a first spiral and a second spiral,
In the first spiral and the second spiral, outer end portions or center side end portions are connected via a connecting member,
The outer end of the first spiral is located in the lowermost layer of the wiring layer constituting the first spiral, and the first spiral is located in a plane perpendicular to the winding axis and including the first spiral. Located in the corner of the first region
The outer end of the second spiral is located in the lowermost layer of the wiring layer constituting the second spiral, and the second spiral is located in a plane perpendicular to the winding axis and including the second spiral. Located in the corner of the second region,
The semiconductor device in which the first spiral and the second spiral are wound in opposite directions when the first direction among the directions along the winding axis is used as a reference.
付記１に記載の半導体装置において、
前記第１スパイラルは、
前記外側の端部を起点として、前記最上層の配線層を前記第１領域の縁に沿って可能な限り延伸してから、前記第１領域の縁に沿って前記巻軸を中心に一周巻かれ、
その後、前記最上層の配線層の一つ下の配線層のうち前記外側の端部の直下に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれており、
前記第２スパイラルは、
前記外側の端部を起点として、前記第２領域の縁に沿って可能な限り真下に向けて延伸してから、前記第２領域の縁に沿って前記巻軸を中心に一周巻かれ、
その後、前記最上層の配線層のうち前記外側の端部の横に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれている半導体装置。
In the semiconductor device according to attachment 1,
The first spiral is
Starting from the outer end, the uppermost wiring layer is extended as much as possible along the edge of the first region, and then wound around the winding axis along the edge of the first region. He
Then, starting from a portion located immediately below the outer end of the wiring layer immediately below the uppermost wiring layer, the winding layer is wound around the winding axis,
By repeating this, it is wound a plurality of times from the outer end to the center end,
The second spiral is
From the outer end as a starting point, extending as far as possible along the edge of the second region, and then wound around the winding axis around the edge of the second region,
Then, starting from the portion located beside the outer end of the uppermost wiring layer, the winding layer is wound around the winding axis,
By repeating this, the semiconductor device is wound a plurality of times from the outer end to the center end.
付記２に記載の半導体装置において、
前記第１スパイラルは、
前記最下層の配線層を、前記第１領域の縁に沿って可能な限り延伸してから、前記第２領域の縁に沿って前記巻軸を中心に一周巻かれ、
その後、前記最下層の配線層の一つ上の配線層のうち前記外側の端部の直上に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれており、
前記第２スパイラルは、
前記外側の端部を起点として、前記第２領域の縁に沿って可能な限り真上に向けて延伸してから、前記第２領域の縁に沿って前記巻軸を中心に一周巻かれ、
その後、前記最下層の配線層のうち前記外側の端部の横に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれている半導体装置。
In the semiconductor device according to attachment 2,
The first spiral is
The lowermost wiring layer is stretched as much as possible along the edge of the first region, and then wound around the winding axis along the edge of the second region,
Then, starting from the portion located immediately above the outer end of the wiring layer one above the lowermost wiring layer, it is wound once around the winding axis,
By repeating this, it is wound a plurality of times from the outer end to the center end,
The second spiral is
From the outer end as a starting point, it extends as far as possible along the edge of the second region, and then is wound around the winding axis around the edge of the second region,
Then, starting from the portion located beside the outer end of the lowermost wiring layer, it is wound around the winding axis,
By repeating this, the semiconductor device is wound a plurality of times from the outer end to the center end.
以上、図面を参照して本発明の実施形態及び参考例について述べたが、これらは例示であり、上記以外の様々な構成を採用することもできる。 As mentioned above, although embodiment and reference example of this invention were described with reference to drawings, these are illustrations and various structures other than the above are also employable.
１０ インダクタ
１２ 第２インダクタ
１３ トロイダルコイル
１４ トロイダルコイル
１５ 直線状インダクタ
１６ 曲線状インダクタ
１７ 接続部
２０ 半導体チップ
２２ 第１回路
２４ 第２回路
２５ ガードリング
２６ 接続部
１００ 第１スパイラル
１０１ 第１領域
１０２ 外側端部
１０４ 中心側端部
１０５ ビア
１０６ 配線
１０７ 配線
１１０ 接続用スパイラル
１１２ 接続部材
１１４ 接続部材
２００ 第２スパイラル
２０１ 第２領域
２０２ 外側端部
２０４ 中心側端部
３００ 外側接続部材
４００ 中心側接続部材
５００ 芯部
６００ 配線
６０２ 接続配線
６０４ 接続配線
７００ インダクタ
７０２ 第１インダクタ
７０４ 第２インダクタ
７１０ スパイラル
７２０ 接続部材
８００ 第２インダクタ
８０２ 第１インダクタ
８０４ 第２インダクタ
９００ トロイダルコイル
９１０ 湾曲スパイラル
９２０ 直線状スパイラル
９２２ 折曲部
DESCRIPTION OF
Claims (17)
前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なコイル状のインダクタと、
を備え、
前記インダクタは、それぞれが巻線部を有する第１スパイラル及び第２スパイラル、並びに前記第１スパイラルの前記巻線部及び前記第２スパイラルの前記巻線部を、外側の端部同士、または中心側の端部同士で接続する接続部と、を有しており、
前記第１スパイラルは、前記巻軸と平行な第１の方向から見た場合、中心から外側に向かって第１の回転方向に巻かれており、
前記第２スパイラルは、前記第１の方向から見た場合、外側から中心に向かって前記第１の回転方向に巻かれており、
前記第１スパイラル及び前記第２スパイラルは、前記巻線部のうち前記外側の端部に繋がる部分が、一方のスパイラルでは前記基板に平行に延伸しており、他方のスパイラルでは前記基板に直行に延伸している半導体装置。 A multilayer wiring layer;
A coil-shaped inductor formed using the multilayer wiring layer and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
With
The inductor includes a first spiral and a second spiral each having a winding portion, and the winding portion of the first spiral and the winding portion of the second spiral, the outer end portions or the center side. A connecting portion that connects the end portions of each other,
When viewed from a first direction parallel to the winding axis, the first spiral is wound in a first rotational direction from the center toward the outside,
When viewed from the first direction, the second spiral is wound in the first rotational direction from the outside toward the center,
In the first spiral and the second spiral, a portion connected to the outer end portion of the winding portion extends in parallel with the substrate in one spiral, and is perpendicular to the substrate in the other spiral. Stretched semiconductor device.
前記第２スパイラルは、前記第１スパイラルを、前記巻軸に直交する平面に含まれる水平線を基準に鏡映させ、前記巻軸を中心に回転させ、かつ縦横比を変更した形状を有している半導体装置。 The semiconductor device according to claim 1,
The second spiral has a shape in which the first spiral is mirrored with reference to a horizontal line included in a plane orthogonal to the winding axis, rotated around the winding axis, and the aspect ratio is changed. A semiconductor device.
前記第２スパイラルは、前記第１スパイラルを、前記巻軸に直交する平面に含まれる水平線を基準に鏡映させ、前記第１スパイラル及び前記第２スパイラルの外側の端部同士が重なるように前記巻き軸を中心に回転させ、かつ縦横比を変更した形状を有している半導体装置。 The semiconductor device according to claim 1,
The second spiral mirrors the first spiral with reference to a horizontal line included in a plane orthogonal to the winding axis, and the outer ends of the first spiral and the second spiral overlap each other. A semiconductor device having a shape rotated around a winding axis and having a changed aspect ratio.
前記第１スパイラルの前記外側の端部は、前記巻軸に垂直かつ前記第１スパイラルを含む面のうち前記第１スパイラルが位置し、複数の第１角部及び前記複数の第１角部をつなぐ第１縁部を複数有する第１領域の一つの前記第１角部に位置し、
前記第２スパイラルの前記外側の端部は、前記巻軸に垂直かつ前記第２スパイラルを含む面のうち前記第２スパイラルが位置し、複数の第２角部及び前記複数の第２角部をつなぐ第２縁部を複数有する第２領域の一つの前記第２角部に位置する半導体装置。 The semiconductor device according to claim 1,
The outer end of the first spiral is positioned on the surface that is perpendicular to the winding axis and includes the first spiral, and the plurality of first corners and the plurality of first corners Located in one of the first corners of the first region having a plurality of first edges to be connected,
The outer end of the second spiral is perpendicular to the winding axis and includes the second spiral, and the second spiral is positioned, and includes a plurality of second corners and the plurality of second corners. A semiconductor device positioned at one second corner of a second region having a plurality of second edges to be connected.
前記第１スパイラルの前記外側の端部は、前記第１スパイラルを構成する配線層の最上層に位置する前記第１角部に位置し、
前記第２スパイラルの前記外側の端部は、前記第２スパイラルを構成する配線層の最上層に位置する前記第２角部に位置する半導体装置。 The semiconductor device according to claim 4,
The outer end of the first spiral is located at the first corner located at the uppermost layer of the wiring layer constituting the first spiral,
The outer end portion of the second spiral is a semiconductor device located at the second corner portion located in the uppermost layer of the wiring layer constituting the second spiral.
前記第１スパイラルの前記外側の端部は、前記第１スパイラルを構成する配線層の最上層に位置し、
前記第２スパイラルの前記外側の端部は、前記第２スパイラルを構成する配線層の最上層に位置する半導体装置。 The semiconductor device according to claim 4,
The outer end of the first spiral is located at the uppermost layer of the wiring layer constituting the first spiral,
The outer end portion of the second spiral is a semiconductor device located at the uppermost layer of the wiring layer constituting the second spiral.
前記第１スパイラルの前記外側の端部は、前記第１スパイラルを構成する配線層の最上層に位置し、
前記第２スパイラルの前記外側の端部は、前記第２スパイラルを構成する配線層の最上層以外の配線層に位置する半導体装置 The semiconductor device according to claim 4,
The outer end of the first spiral is located at the uppermost layer of the wiring layer constituting the first spiral,
The outer end portion of the second spiral is a semiconductor device located in a wiring layer other than the uppermost layer of the wiring layer constituting the second spiral
前記第１スパイラルは、
前記外側の端部を起点として、前記最上層の配線層を前記第１領域の前記第１縁部に沿って可能な限り延伸してから、残りの前記第１縁部に沿って前記複数の第１角部を経由して前記巻軸を中心に一周巻かれ、
その後、前記最上層の配線層の一つ下の配線層のうち前記一周目の終端部に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれており、
前記第２スパイラルは、
前記外側の端部を起点として、前記第２領域の前記第２縁部に沿って可能な限り真下に向けて延伸してから、残りの前記第２縁部に沿って前記複数の第２角部を経由して前記巻軸を中心に一周巻かれ、
その後、前記最上層の配線層のうち前記外側の端部の内側に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれている半導体装置。 The semiconductor device according to any one of claims 5, 6, and 7,
The first spiral is
The uppermost wiring layer is stretched as much as possible along the first edge of the first region from the outer end as a starting point, and then the plurality of the plurality of the wiring layers along the remaining first edge. Wound around the winding axis via the first corner,
Then, starting from the portion located at the terminal end of the first round of the wiring layer one below the uppermost wiring layer, it is wound around the winding axis,
By repeating this, it is wound a plurality of times from the outer end to the center end,
The second spiral is
The plurality of second corners extend from the outer end as a starting point as far as possible along the second edge of the second region, and then along the remaining second edge. It is wound around the winding axis via the part,
Then, starting from the portion located on the inside of the outer end of the uppermost wiring layer, it is wound around the winding axis,
By repeating this, the semiconductor device is wound a plurality of times from the outer end to the center end.
前記第１スパイラルの前記外側の端部は、前記第１スパイラルを構成する配線層の最下層に位置し、
前記第２スパイラルの前記外側の端部は、前記第２スパイラルを構成する配線層の最下層に位置している半導体装置。 The semiconductor device according to claim 4,
The outer end of the first spiral is located at the lowermost layer of the wiring layer constituting the first spiral,
The outer end of the second spiral is a semiconductor device located in the lowermost layer of the wiring layer constituting the second spiral.
前記第１スパイラルの前記外側の端部は、前記第１スパイラルを構成する配線層の最下層に位置し、
前記第２スパイラルの前記外側の端部は、前記第２スパイラルを構成する配線層の最下層以外の配線層に位置する半導体装置。 The semiconductor device according to claim 4,
The outer end of the first spiral is located at the lowermost layer of the wiring layer constituting the first spiral,
The outer end portion of the second spiral is a semiconductor device located in a wiring layer other than the lowermost layer of the wiring layer constituting the second spiral.
前記第１スパイラルは、
前記最下層の配線層を、前記第１領域の前記第１縁部に沿って可能な限り延伸してから、残りの前記第１縁部に沿って前記巻軸を中心に一周巻かれ、
その後、前記最下層の配線層の一つ上の配線層のうち前記一周目の終端部に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれており、
前記第２スパイラルは、
前記外側の端部を起点として、前記第２領域の前記第２縁部に沿って可能な限り真上に向けて延伸してから、残りの前記第２縁部に沿って前記巻軸を中心に一周巻かれ、
その後、前記最下層の配線層のうち前記外側の端部の内側に位置する部分を起点として、前記巻軸を中心に一周巻かれ、
これが繰り返されることにより、前記外側の端部から前記中心側の端部まで複数回巻かれている半導体装置。 The semiconductor device according to claim 9 or 10,
The first spiral is
The lowermost wiring layer is stretched as much as possible along the first edge of the first region, and then wound around the winding axis along the remaining first edge,
Then, starting from the portion located at the terminal end of the first round of the wiring layer on the one of the lowermost wiring layers, it is wound once around the winding axis,
By repeating this, it is wound a plurality of times from the outer end to the center end,
The second spiral is
Starting from the outer end, it extends as far as possible along the second edge of the second region, and then centers the winding shaft along the remaining second edge. Wrapped around,
Then, starting from the portion located inside the outer end of the lowermost wiring layer, the winding layer is wound around the winding axis,
By repeating this, the semiconductor device is wound a plurality of times from the outer end to the center end.
前記インダクタの少なくとも一部に、透磁率が１以上の芯部が設けられている半導体装置。 The semiconductor device according to any one of claims 1 to 11,
A semiconductor device in which a core having a magnetic permeability of 1 or more is provided on at least a part of the inductor.
デジタル回路と、
アナログ回路と、
前記デジタル回路に接続された第１の前記インダクタと、
前記アナログ回路に接続された第２の前記インダクタと、
を備える半導体装置。 The semiconductor device according to any one of claims 1 to 12,
Digital circuit,
An analog circuit;
A first inductor connected to the digital circuit;
A second inductor connected to the analog circuit;
A semiconductor device comprising:
平面視で、前記第１のインダクタ及び前記第２のインダクタは、前記デジタル回路及び前記アナログ回路とは重なっていない半導体装置。 The semiconductor device according to claim 13,
The semiconductor device in which the first inductor and the second inductor do not overlap with the digital circuit and the analog circuit in a plan view.
前記インダクタはトロイダルコイルである半導体装置。 The semiconductor device according to any one of claims 1 to 14,
The semiconductor device, wherein the inductor is a toroidal coil.
前記第１スパイラル及び前記第２スパイラルの外側の端部は、前記トロイダルコイルの内周側の端部に位置しており、互いに接続されている半導体装置。 The semiconductor device according to claim 15,
The outer ends of the first spiral and the second spiral are located at the inner peripheral end of the toroidal coil and are connected to each other.
第２回路と、
多層配線層と、
前記第１回路に接続され、前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なコイル状の第１のインダクタと、
前記第２回路に接続され、前記多層配線層を用いて形成され、巻軸が前記多層配線層が形成される基板と平行なコイル状の第２のインダクタと、
を備え、
前記第１インダクタ及び前記第２インダクタの少なくとも一方の巻き軸は、他方の中を通っており、
前記第１のインダクタ及び前記第２のインダクタは、いずれも、それぞれが巻線部を有する第１スパイラル及び第２スパイラル、並びに前記第１スパイラルの前記巻線部及び前記第２スパイラルの前記巻線部を、外側の端部同士、または中心側の端部同士で接続する接続部を有しており、
前記第１スパイラルは、前記巻軸と平行な第１の方向から見た場合、中心から外側に向かって巻かれており、
前記第２スパイラルは、前記第１の方向から見た場合、外側から中心に向かって巻かれており、
前記第１インダクタの前記第１スパイラルを含む平面は、前記第２インダクタの前記第１スパイラルを含んでおり、
前記第１インダクタの前記第１スパイラルは、前記第２インダクタの前記第１スパイラルを、前記巻軸を回転中心として１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有しており、
前記第１インダクタの前記第２スパイラルを含む平面は、前記第２インダクタの前記第２スパイラルを含んでおり、
前記第１インダクタの前記第２スパイラルは、前記第２インダクタの前記第２スパイラルを、前記巻軸を回転中心として１８０°回転させた回転体と同一、または当該回転体の縦横比を変えた形状を有している半導体装置。 A first circuit;
A second circuit;
A multilayer wiring layer;
A coil-shaped first inductor connected to the first circuit, formed using the multilayer wiring layer, and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
A coil-shaped second inductor connected to the second circuit, formed using the multilayer wiring layer, and having a winding axis parallel to a substrate on which the multilayer wiring layer is formed;
With
At least one winding axis of the first inductor and the second inductor passes through the other,
Each of the first inductor and the second inductor has a first spiral and a second spiral each having a winding portion, and the winding portion of the first spiral and the winding of the second spiral. Part has a connection part that connects the outer end parts or between the end parts on the center side,
The first spiral is wound outward from the center when viewed from a first direction parallel to the winding axis;
When viewed from the first direction, the second spiral is wound from the outside toward the center,
A plane including the first spiral of the first inductor includes the first spiral of the second inductor;
The first spiral of the first inductor is the same as the rotating body obtained by rotating the first spiral of the second inductor by 180 ° about the winding axis, or the aspect ratio of the rotating body is changed. Have
A plane including the second spiral of the first inductor includes the second spiral of the second inductor;
The second spiral of the first inductor is the same as a rotating body obtained by rotating the second spiral of the second inductor by 180 ° about the winding axis, or a shape in which the aspect ratio of the rotating body is changed. A semiconductor device having
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011088600A JP2012222252A (en) | 2011-04-12 | 2011-04-12 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011088600A JP2012222252A (en) | 2011-04-12 | 2011-04-12 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012222252A true JP2012222252A (en) | 2012-11-12 |
Family
ID=47273422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011088600A Withdrawn JP2012222252A (en) | 2011-04-12 | 2011-04-12 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012222252A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015005160A1 (en) * | 2013-07-11 | 2015-01-15 | 株式会社村田製作所 | Electronic component, communication module, and electronic apparatus |
| JP2016139786A (en) * | 2015-01-27 | 2016-08-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil component and method of manufacturing the same |
| JP2020107858A (en) * | 2018-12-28 | 2020-07-09 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | Thin film inductor, coil component, and method of manufacturing thin film inductor |
| JP2020107760A (en) * | 2018-12-27 | 2020-07-09 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | Thin film inductor, coil component, and method of manufacturing thin film inductor |
| JP2021176166A (en) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | Inductor component and inductor structure |
| JP2021180246A (en) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | Inductor component, manufacturing method of inductor component, and inductor structure |
| CN113707422A (en) * | 2020-05-20 | 2021-11-26 | 瑞昱半导体股份有限公司 | Transformer device |
| WO2023075846A1 (en) * | 2021-10-27 | 2023-05-04 | Microchip Technology Incorporated | Integrated inductor with inductor wire formed in an integrated circuit layer stack |
| US11652046B2 (en) | 2020-03-16 | 2023-05-16 | Kioxia Corporation | Semiconductor integrated circuit device and oscillation circuit apparatus |
-
2011
- 2011-04-12 JP JP2011088600A patent/JP2012222252A/en not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015005160A1 (en) * | 2013-07-11 | 2015-01-15 | 株式会社村田製作所 | Electronic component, communication module, and electronic apparatus |
| JP2016139786A (en) * | 2015-01-27 | 2016-08-04 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | Coil component and method of manufacturing the same |
| JP2020107760A (en) * | 2018-12-27 | 2020-07-09 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | Thin film inductor, coil component, and method of manufacturing thin film inductor |
| JP7345251B2 (en) | 2018-12-27 | 2023-09-15 | 新科實業有限公司 | Thin film inductor, coil parts and method for manufacturing thin film inductor |
| JP2020107858A (en) * | 2018-12-28 | 2020-07-09 | 新科實業有限公司ＳＡＥ Ｍａｇｎｅｔｉｃｓ（Ｈ．Ｋ．）Ｌｔｄ． | Thin film inductor, coil component, and method of manufacturing thin film inductor |
| JP7345253B2 (en) | 2018-12-28 | 2023-09-15 | 新科實業有限公司 | Thin film inductor, coil parts and method for manufacturing thin film inductor |
| US11652046B2 (en) | 2020-03-16 | 2023-05-16 | Kioxia Corporation | Semiconductor integrated circuit device and oscillation circuit apparatus |
| JP2021176166A (en) * | 2020-05-01 | 2021-11-04 | 株式会社村田製作所 | Inductor component and inductor structure |
| CN113674948A (en) * | 2020-05-13 | 2021-11-19 | 株式会社村田制作所 | Inductor component, method for manufacturing inductor component, and inductor structure |
| JP7287343B2 (en) | 2020-05-13 | 2023-06-06 | 株式会社村田製作所 | Inductor components and inductor structures |
| JP2021180246A (en) * | 2020-05-13 | 2021-11-18 | 株式会社村田製作所 | Inductor component, manufacturing method of inductor component, and inductor structure |
| CN113707422A (en) * | 2020-05-20 | 2021-11-26 | 瑞昱半导体股份有限公司 | Transformer device |
| CN113707422B (en) * | 2020-05-20 | 2023-09-08 | 瑞昱半导体股份有限公司 | Transformer device |
| WO2023075846A1 (en) * | 2021-10-27 | 2023-05-04 | Microchip Technology Incorporated | Integrated inductor with inductor wire formed in an integrated circuit layer stack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012222252A (en) | Semiconductor device | |
| JP4059498B2 (en) | Semiconductor device | |
| US7667566B2 (en) | Inductor structure | |
| US10374571B2 (en) | Balun structure | |
| JP6680037B2 (en) | Common mode filter | |
| KR101608757B1 (en) | Inductor element, integrated circuit device, and three-dimensionally packaged circuit device | |
| US6967555B2 (en) | Multi-level symmetrical inductor | |
| JP6024418B2 (en) | Common mode filter | |
| JP6172119B2 (en) | Common mode choke coil | |
| JP4802697B2 (en) | Semiconductor device | |
| TW200814311A (en) | Symmetrical inductor | |
| JP2010016235A (en) | Plane coil | |
| CN107731793B (en) | 8-shaped inductor structure integrated on semiconductor chip and semiconductor structure | |
| JP2010147043A (en) | Inductor module and circuit module | |
| WO2016132666A1 (en) | Common mode noise filter | |
| EP1498913B1 (en) | High-Q inductor for high frequency | |
| CN107564662B (en) | Common mode choke coil | |
| JP2009260141A (en) | Semiconductor device including inductor element | |
| TW200903537A (en) | Inductor structure | |
| US20030234436A1 (en) | Semiconductor device with a spiral inductor and magnetic material | |
| JP2007103399A (en) | Common mode choke coil | |
| TW200811888A (en) | Symmetrical inductor | |
| JP2006066769A (en) | Inductor and its manufacturing method | |
| WO2012144360A1 (en) | High frequency transformer, high frequency components and communication terminal apparatus | |
| JP2005167468A (en) | Electronic apparatus and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |