JP2012222022A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2012222022A JP2012222022A JP2011083466A JP2011083466A JP2012222022A JP 2012222022 A JP2012222022 A JP 2012222022A JP 2011083466 A JP2011083466 A JP 2011083466A JP 2011083466 A JP2011083466 A JP 2011083466A JP 2012222022 A JP2012222022 A JP 2012222022A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- thermal expansion
- substrate
- expansion coefficient
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、基板とヒートシンクが接合される半導体装置に関する。 The present invention relates to a semiconductor device in which a substrate and a heat sink are joined.
従来から、この種の半導体装置は知られている(例えば、特許文献1参照)。特許文献1には、銅、アルミニウム等からなるヒートスプレッダ(基板)上に半導体チップが配置され、ヒートスプレッダとヒートシンクとが熱伝導シートを介して接合されている。
Conventionally, this type of semiconductor device is known (see, for example, Patent Document 1). In
ところで、基板とヒートシンクが熱膨張係数の異なる異種材料で構成される場合、これらの異種材料間の熱膨張係数差に起因して、基板とヒートシンクの間の接合部の信頼性が損なわれる虞がある。例えば、基板を銅で構成し、ヒートシンクをアルミで構成した場合、アルミの熱膨張係数が銅の熱膨張係数よりも有意に大きいことに起因して、基板とヒートシンクの間の接合部に熱応力が生じることで、当該接合部に剥離が生じ、信頼性が損なわれる虞がある。 By the way, when the substrate and the heat sink are made of different materials having different thermal expansion coefficients, the reliability of the joint between the substrate and the heat sink may be impaired due to the difference in the thermal expansion coefficients between these different materials. is there. For example, if the board is made of copper and the heat sink is made of aluminum, the thermal stress at the joint between the board and the heat sink is caused by the fact that the thermal expansion coefficient of aluminum is significantly larger than that of copper. As a result, peeling occurs at the joint, and reliability may be impaired.
これに対して、基板とヒートシンクの間の接合に使用する樹脂接着剤や樹脂シートの改良や、接着層の厚みの調整、接合表面の改質などにより接合信頼性を向上させることも可能である。しかしながら、このようなアプローチの対策では、接合部での熱抵抗が増加して熱伝導性が悪化することやサイズ(厚み)が大きくなる等の弊害が生じうる。 On the other hand, it is possible to improve the bonding reliability by improving the resin adhesive and resin sheet used for bonding between the substrate and the heat sink, adjusting the thickness of the adhesive layer, and modifying the bonding surface. . However, the countermeasures of such an approach may cause adverse effects such as an increase in thermal resistance at the joint and deterioration of thermal conductivity and an increase in size (thickness).
そこで、本発明は、異種材料で構成された基板とヒートシンクの間の接合部の信頼性が向上された半導体装置の提供を目的とする。 Accordingly, an object of the present invention is to provide a semiconductor device in which the reliability of a joint portion between a substrate and a heat sink made of different materials is improved.
上記目的を達成するため、本発明の一局面によれば、半導体素子が配置される基板と、
前記基板における前記半導体素子の配置側とは逆側に接合され、前記基板よりも熱膨張係数が大きいヒートシンクと、
前記ヒートシンクに設けられ、前記ヒートシンクよりも熱膨張係数が小さく、前記ヒートシンクと前記基板の間の接合面に平行な方向の前記ヒートシンクの熱膨張を抑制する熱変形抑制部材と、を備えることを特徴とする半導体装置が提供される。
To achieve the above object, according to one aspect of the present invention, a substrate on which a semiconductor element is disposed;
A heat sink bonded to the side opposite to the side of the semiconductor element on the substrate and having a larger thermal expansion coefficient than the substrate;
A thermal deformation suppression member provided on the heat sink, having a smaller thermal expansion coefficient than the heat sink, and suppressing thermal expansion of the heat sink in a direction parallel to a bonding surface between the heat sink and the substrate. A semiconductor device is provided.
本発明によれば、異種材料で構成された基板とヒートシンクの間の接合部の信頼性が向上された半導体装置が得られる。 According to the present invention, it is possible to obtain a semiconductor device in which the reliability of a joint portion between a substrate made of a different material and a heat sink is improved.
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。 The best mode for carrying out the present invention will be described below with reference to the drawings.
図1は、本発明の一実施例による半導体装置1の要部を示す断面図である。尚、半導体装置1の上下方向は、半導体装置1の搭載状態に応じて上下方向が異なるが、以下では、便宜上、半導体装置1のチップ10側を上方とする。半導体装置1は、例えば、ハイブリッド車又は電気自動車で使用されるモータ駆動用のインバータを構成するものであってよい。
FIG. 1 is a cross-sectional view showing a main part of a
半導体装置1は、図1に示すように、チップ10と、ヒートスプレッダ20と、絶縁層30と、ヒートシンク40とを含む。
As shown in FIG. 1, the
チップ10は、パワー半導体素子を含み、本例ではIGBT(Insulated Gate Bipolar Transistor)を含む。尚、チップ10が含むパワー半導体素子の種類や数は、任意である。チップ10は、IGBTに代えて、MOSFET(Metal Oxide Semiconductor Field‐Effect Transistor)のような他のスイッチング素子を含んでもよい。チップ10は、ヒートスプレッダ20上に半田50により接合される。
The
ヒートスプレッダ20は、チップ10で発生する熱を吸収し拡散する部材である。ヒートスプレッダ20は、例えば銅、アルミなどの熱拡散性の優れた金属から形成される。本例では、一例として、ヒートスプレッダ20は、銅により形成される。銅としては、伝導率が銅材の中で最も高い無酸素銅(C1020)が好適である。銅は、典型的には、17ppm/℃の熱膨張係数を有する。
The
絶縁層30は、樹脂接着剤や樹脂シートから構成されてよい。絶縁層30は、例えばアルミナをフィラーとした樹脂で形成されてもよい。絶縁層30は、ヒートスプレッダ20とヒートシンク40の間に設けられ、ヒートスプレッダ20とヒートシンク40に接合する。絶縁層30は、ヒートスプレッダ20とヒートシンク40との間の電気的な絶縁性を確保しつつ、ヒートスプレッダ20からヒートシンク40への高い熱伝導性を確保する。
The
ヒートシンク40は、熱伝導性の良い材料から形成され、例えば、アルミなどの金属により形成される。本例では、ヒートシンク40は、アルミにより形成される。アルミは、典型的には、24ppm/℃の熱膨張係数を有する。
The
ヒートシンク40は、上述の如く、上面がヒートスプレッダ20に接合される。ヒートシンク40は、図1に示すように、下面側にフィン42を備える。フィン42の数や配列態様は任意である。フィン42は、図示のようなストレートフィンであってもよいし、その他、ピンフィンの千鳥配置等で実現されてもよい。半導体モジュール1の実装状態では、フィン42は、冷却水や冷却油のような冷却媒体と接触する。このようにして、半導体装置1の駆動時に生じるチップ10からの熱は、ヒートスプレッダ20、絶縁層30を介して、ヒートシンク40のフィン42から冷却媒体へと伝達され、半導体装置1の冷却が実現される。
As described above, the upper surface of the
ヒートシンク40には、ヒートシンク40の熱膨張を抑制する熱変形抑制部材70が設けられる。熱変形抑制部材70は、ヒートシンク40とヒートスプレッダ20の間の接合面に平行な方向でのヒートシンク40の熱膨張を機械的に拘束する部材である。熱変形抑制部材70は、ヒートシンク40より熱膨張係数が小さい。また、熱変形抑制部材70は、好ましくは、更に、ヒートスプレッダ20よりも熱膨張係数が小さい。また、熱変形抑制部材70は、後述の如くヒートシンク40の熱膨張を抑制する際にヒートシンク40から反力を受けることになるので、かかる機能を果たすことができる剛性・ヤング率を有する材料であることが望ましい。例えば、熱変形抑制部材70は、例えば鉄(11ppm/℃の熱膨張係数)やアルミナ(5ppm/℃の熱膨張係数)で形成されてもよい。
The
以下、熱変形抑制部材70の構成を詳説する。尚、図1には、図2及び図3を参照して以下で説明する拘束リング710が熱変形抑制部材70の一実施例として図示されている。尚、用語の定義として、「外側」とは、ヒートシンク40とヒートスプレッダ20の間の接合面に垂直に視たときに(以下、単に「面直視」ともいう)、半導体装置1の中心O(図3参照)を基準とする。即ち、「外側」とは、面直視で半導体装置1の中心Oから離れる側を意味する。尚、半導体装置1の中心Oは凡そであればよく、厳密に決定されるべき性質のものでない。
Hereinafter, the configuration of the thermal
図2は、熱変形抑制部材70の一実施例である拘束リング710の単品状態を示す斜視図である。図3は、図2に示す拘束リング710の取付状態を示す3面図である。図3には、理解の容易化のため、拘束リング710の他、半導体装置1の一部構成(ヒートスプレッダ20、絶縁層30及びヒートシンク40)のみが模式的に図示されている。
FIG. 2 is a perspective view showing a single product state of a
拘束リング710は、図2に示すように、リング状に形成される。拘束リング710は、図3に示すように、ヒートシンク40の側面44を四方から囲む態様で、ヒートシンク40の側面44に嵌められる。拘束リング710は、ヒートシンク40まわりに嵌められた状態で、拘束リング710の内側の面712とヒートシンク40の側面44との間の隙間が略ゼロとなるように、構成される。或いは、拘束リング710の熱膨張係数がヒートシンク40の熱膨張係数よりも小さいことを利用して、低温下で収縮したヒートシンク40まわりに嵌めこまれ、常温時、ヒートシンク40の側面44に収縮方向の力を付与してもよい。即ち、拘束リング710は、ヒートシンク40にヒートシンクの収縮方向の初期の力を付与してもよい。
The constraining
また、拘束リング710は、ヒートシンク40の厚み方向でヒートシンク40の全厚み(フィン42の部分を除く)に亘って設けられてもよいし、図1及び図3に示すように、ヒートシンク40の厚み方向の一部のみ(図示の例では、下側の部分)に設けられてもよい。更に、拘束リング710は、ヒートシンク40のフィン42を外側から囲繞するように設けられてもよい。また、拘束リング710は、図1に示すように(図1では参照符号70で指示)、ヒートシンク40の側面44に形成された凹部44aに嵌められてもよいし、かかる凹部44aが存在しない場合には、ヒートシンク40の平らな側面44に直接嵌められてもよい。
Further, the restraining
図4は、拘束リング710によるヒートシンク40の拘束原理を模式的に示す図であり、ヒートシンク40と拘束リング710を上面視で示す図である。尚、ここでは、簡易化のため、ヒートシンク40は正方形の外形を有しているものとする。E1は、所定温度上昇したときのヒートシンク40の単品での熱膨張量(拘束リング710で拘束されていない状態での熱膨張量)を表し、E2は、同じ所定温度上昇したときの拘束リング710の単品での熱膨張量を表す。
FIG. 4 is a diagram schematically showing the restraining principle of the
拘束リング710の熱膨張係数の方がヒートシンク40の熱膨張係数よりも小さいので、同一の温度環境下では、図4に示すように、ヒートシンク40の方が拘束リング710よりも大きく熱膨張しようとする。即ち、E1の方がE2よりも大きい。しかしながら、ヒートシンク40の外側には、拘束リング710が嵌められているので、ヒートシンク40は自由にE1だけ膨張することはできない。即ち、ヒートシンク40は、拘束リング710により収縮方向に力を受け、熱膨張が抑制される。このようにして、本実施例によれば、拘束リング710を設けることにより、等価的にヒートシンク40の熱膨張係数を低減することができる。これにより、実質的にヒートシンク40とヒートスプレッダ20との間の熱膨張係数の差を低減することができ、ヒートシンク40とヒートスプレッダ20との間の接合部に生じる熱応力を低減することができる。この結果、ヒートシンク40とヒートスプレッダ20との間の接合部の信頼性を高めることができる。
Since the thermal expansion coefficient of the constraining
尚、本実施例によれば、上述の如く、ヒートシンク40の実質的な熱膨張係数は、拘束リング710との組み合わせにより、ヒートシンク40の本来の熱膨張係数よりも小さくなる。このヒートシンク40の実質的な熱膨張係数は、拘束リング710の構成(拘束リング710の熱膨張係数や、拘束リング710の嵌め方、嵌める範囲等)に依存して変化する。従って、このヒートシンク40の実質的な熱膨張係数がヒートスプレッダ20の熱膨張係数と同一になるように、拘束リング710の構成が調整されてもよい。この場合、ヒートシンク40とヒートスプレッダ20との間の熱膨張係数の差を実質的に無くすことも可能である。尚、かかる構成を実現するには、拘束リング710の熱膨張係数をヒートスプレッダ20の熱膨張係数よりも小さくすることが有効である。
According to the present embodiment, as described above, the substantial thermal expansion coefficient of the
また、本実施例によれば、拘束リング710は、面直視でヒートスプレッダ20よりも外側に配置されているので、拘束リング710がヒートスプレッダ20からヒートシンク40への熱の伝導を阻害することもない。
Further, according to the present embodiment, the restraining
図5は、熱変形抑制部材70の他の一実施例である拘束埋め込みバー720の単品状態を示す斜視図である。図6は、図5に示す拘束埋め込みバー720の取付状態を示す3面図である。図5には、理解の容易化のため、拘束埋め込みバー720の他、半導体装置1の一部構成(ヒートスプレッダ20、絶縁層30及びヒートシンク40)のみが模式的に図示されている。
FIG. 5 is a perspective view showing a single product state of the restraining embedded
拘束埋め込みバー720は、図5に示すように、棒状又は板状の部材である。尚、拘束埋め込みバー720の基本断面形状は、円形や矩形、楕円形等を含め、任意であってよい。拘束埋め込みバー720は凹部722を有する。凹部722は、図5に示すように、貫通する開口により実現されてもよいし、或いは、貫通しないへこみにより実現されてもよい。また、拘束埋め込みバー720は、複数の拘束埋め込みバー720の交差(図6のP部参照)を可能とするための切り欠き724を有してもよい。
The
拘束埋め込みバー720は、アルミダイキャストによりヒートシンク40に埋設される。即ち、ヒートシンク40は、拘束埋め込みバー720をインサートしてアルミダイキャストにより製造される。これにより、拘束埋め込みバー720は、ヒートシンク40と一体をなし、後述の拘束作用を効果的に発揮することができる。
The
拘束埋め込みバー720は、ヒートシンク40の内部の一部を外側から囲繞する(四方から囲む)ように配列される。図示の例では、拘束埋め込みバー720は、図6に示すように、ヒートシンク40の内部の一部を四方から囲むように、ヒートシンク40内に4本埋設される。拘束埋め込みバー720は、側面726(図5参照)がヒートシンク40の側面44と対向する向きで埋設される。また、隣接する2つの拘束埋め込みバー720は、切り欠き724による交差を可能とするため、互いに上下逆向きに配列される。尚、切り欠き724を介した拘束埋め込みバー720間の結合は、強固であってもよいし、ガタを有する態様であってもよい。
The
尚、拘束埋め込みバー720は、ヒートシンク40の厚み方向でヒートシンク40の全厚み(フィン42の部分を除く)に亘って設けられてもよいし、図6に示すように、ヒートシンク40の厚み方向の一部のみ(図示の例では、下側の部分)に設けられてもよい。また、各拘束埋め込みバー720における交差位置から外側の部分は省略されてもよい。
The
図7は、拘束埋め込みバー720によるヒートシンク40の拘束原理を模式的に示す図であり、ヒートシンク40と拘束埋め込みバー720の一部(凹部722周辺部)を面直視で示す図である。
FIG. 7 is a diagram schematically showing the principle of restraint of the
ここでは、図7に示すように、拘束埋め込みバー720の凹部722の内部の部位400と、凹部722より外側の部位402と、凹部722より内側の部位404を想定する。これらの部位400,402,404は、ヒートシンク40の部位であるとする。ヒートシンク40が熱膨張するとき、部位400,402,404は、主に図7に示す矢印の方向に移動しようとする。他方、拘束埋め込みバー720についても同様の方向に熱膨張するが、熱膨張係数がヒートシンク40よりも小さいのでその膨張量は比較的小さい。従って、凹部722の内部の部位404は、拘束埋め込みバー720の凹部722によりその移動が抑制される。即ち、凹部722の内部のヒートシンク40の部位は、図7に示す力Fを受け、熱膨張が抑制される。凹部722より外側の部位402と、凹部722より内側の部位404は、それぞれ、凹部722の内部の部位400と一体となっている。従って、凹部722より外側の部位402と、凹部722より内側の部位404についても、凹部722の内部の部位400と共に、拘束埋め込みバー720の凹部722によりその移動が抑制される。即ち、熱膨張しようとするヒートシンク40の内部の所定部位(部位400)が凹部722に引っ掛かることでヒートシンク40全体に収縮方向の反力が付与される。このようにして、本実施例によれば、拘束埋め込みバー720を設けることにより、等価的にヒートシンク40の熱膨張係数を低減することができる。これにより、実質的にヒートシンク40とヒートスプレッダ20との間の熱膨張係数の差を低減することができ、ヒートシンク40とヒートスプレッダ20との間の接合部に生じる熱応力を低減することができる。この結果、ヒートシンク40とヒートスプレッダ20との間の接合部の信頼性を高めることができる。尚、図7では、ヒートシンク40が熱膨張するときの拘束原理を説明したが、拘束埋め込みバー720は、ヒートシンク40が熱収縮するときも同様の原理に基づいて、ヒートシンク40の熱収縮を抑制することができる。
Here, as shown in FIG. 7, a
尚、本実施例によれば、上述の如く、ヒートシンク40の実質的な熱膨張係数は、拘束埋め込みバー720との組み合わせにより、ヒートシンク40の本来の熱膨張係数よりも小さくなる。このヒートシンク40の実質的な熱膨張係数は、拘束埋め込みバー720の構成(拘束埋め込みバー720の熱膨張係数や、拘束埋め込みバー720の個数、拘束埋め込みバー720の凹部722の数、範囲、深さ等)に依存して変化する。従って、このヒートシンク40の実質的な熱膨張係数がヒートスプレッダ20の熱膨張係数と同一になるように、拘束埋め込みバー720の構成が調整されてもよい。この場合、ヒートシンク40とヒートスプレッダ20との間の熱膨張係数の差を実質的に無くすことも可能である。尚、かかる構成を実現するには、拘束埋め込みバー720の熱膨張係数をヒートスプレッダ20の熱膨張係数よりも小さくすることが有効である。
According to the present embodiment, as described above, the substantial thermal expansion coefficient of the
また、本実施例によれば、拘束埋め込みバー720は、面直視でヒートスプレッダ20よりも外側に配置されているので、拘束埋め込みバー720がヒートスプレッダ20からヒートシンク40への熱の伝導を阻害することもない。
In addition, according to the present embodiment, the
また、本実施例において、拘束埋め込みバー720間を溶接等で強固に結合する場合には、上述の拘束リング710と同様の拘束原理に基づいてヒートシンク40の熱膨張を抑制することができる。
In this embodiment, when the constraining embedded
図8は、図5に示す拘束埋め込みバー720の他の取り付け状態を示す上面図である。拘束埋め込みバー720は、面直視でヒートシンク40の略中心で交差するように2本設けられてもよい。この場合、拘束埋め込みバー720は、面直視でヒートスプレッダ20の下方に配置されているので、図6に示す取り付け状態に比べて、ヒートスプレッダ20からヒートシンク40への熱の伝導が悪くなるものの、ヒートシンク40の熱膨張を同様に効果的に抑制して、ヒートシンク40とヒートスプレッダ20との間の接合部の信頼性を高めることができる。尚、図8に示す例では、拘束埋め込みバー720は、2本しか設けられていないが、これらに平行に更なる拘束埋め込みバー720が配列されてもよい。また、図8に示す拘束埋め込みバー720の埋設方法は、図6に示した拘束埋め込みバー720の拘束埋め込みバー720の埋設方法と組み合わせて実現することも可能である。
FIG. 8 is a top view showing another attachment state of the
図9は、熱変形抑制部材70の他の一実施例である拘束埋め込みバー730の単品状態を示す平面図である。
FIG. 9 is a plan view showing a single article state of the restraining embedded
拘束埋め込みバー730は、図9に示すように、棒状又は板状の部材である。拘束埋め込みバー730は凹部732を有する。凹部732は、図9に示すように、貫通する開口(切り欠き)により実現されてもよいし、或いは、貫通しないへこみにより実現されてもよい。尚、拘束埋め込みバー730は、上述の実施例による拘束埋め込みバー720と同様の態様でヒートシンク40に埋設されてよい。このような拘束埋め込みバー730によっても、上述の実施例による拘束埋め込みバー720と同様の効果を得ることができる。
The
このように拘束埋め込みバーにおける凹部の設定態様は多様であり、凹部の形状や位置、個数等は任意である。また、凹部に代えて又は加えて、凸部を設けてもよい。凸部の場合も、図7で示した拘束原理と同様の拘束原理に基づいて、同様の効果を奏することができる。即ち、熱膨張しようとするヒートシンク40の内部の所定部位が凸部に引っ掛かることでヒートシンク40全体に収縮方向の反力が付与される。また、凹凸の方向についても任意である。例えば拘束埋め込みバー720,730の場合には、凹部722,732は、ヒートシンク40の側面44に垂直な方向に向いているが、ヒートシンク40の側面44に対して斜めの方向(且つヒートシンク40とヒートスプレッダ20の間の接合面に平行な方向)に向いていてもよいし、ヒートシンク40とヒートスプレッダ20の間の接合面に垂直な方向に向いていてもよいし(図10及び図11参照)、これらの任意の組み合わせの方向を向いていてもよい。
As described above, there are various setting modes of the recesses in the constraint embedding bar, and the shape, position, number, and the like of the recesses are arbitrary. Further, a convex portion may be provided instead of or in addition to the concave portion. Also in the case of a convex part, the same effect can be produced based on the restriction principle similar to the restriction principle shown in FIG. That is, a predetermined portion inside the
図10は、熱変形抑制部材70の他の一実施例である拘束埋め込み板740の単品状態を示す平面図である。図11は、ヒートシンク40内の拘束埋め込み板740の断面図である。
FIG. 10 is a plan view showing a single product state of a constraining embedded
拘束埋め込み板740は、板状の部材であり、面直方向に凹みを有する凹部742を有する。凹部742は、好ましくは、図10に示すように、貫通する開口により実現される。凹部742の周囲には、図11に示すように、凸部(周壁)744が形成されてもよい。この場合、凹部742及び凸部744の双方により図7で示した拘束原理を発揮することができる。
The
拘束埋め込み板740は、図11に示すように、ヒートシンク40に埋設される。拘束埋め込み板740は、上述の実施例による拘束埋め込みバー720と同様、アルミダイキャストによりヒートシンク40に埋設される。拘束埋め込み板740は、その面直方向(図10の紙面垂直方向)が、ヒートシンク40とヒートスプレッダ20の間の接合面に垂直な方向(面直方向)に対応するようにヒートシンク40に埋設される。
The
本実施例による拘束埋め込み板740は、6つのチップ10を組み込む半導体装置1に好適である。即ち、拘束埋め込み板740は、6つのチップ10のそれぞれに対応して、凹部742が6つ設けられる。各凹部742の大きさは、好ましくは、対応するチップ10のそれぞれ下方に設けられるヒートスプレッダ20の外形よりも大きく設定される。これにより、各ヒートスプレッダ20からヒートシンク40への熱の伝導を阻害することが防止される。尚、6つのチップ10は、モータ駆動用のインバータのU相、V相、W相の各上アーム及び各下アームの計6アームを構成してもよい。
The
尚、拘束埋め込み板740は、単一のチップ10を組み込む半導体装置1に適用される場合は、単一の凹部742を有してよい。このように凹部742は、チップ10の数に応じて設定されてもよい。また、本例では、開口である凹部742は、内部にメッシュ状の小さい凹部を複数備えてもよい。
The
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。 The preferred embodiments of the present invention have been described in detail above. However, the present invention is not limited to the above-described embodiments, and various modifications and substitutions can be made to the above-described embodiments without departing from the scope of the present invention. Can be added.
例えば、上述の実施例では、チップ10が配置される基板は、ヒートスプレッダ20であったが、ヒートシンク40の熱膨張係数が基板の熱膨張係数よりも大きい限り、本発明は、他の任意の基板にも適用可能である。例えば、図12に示すように、基板22は、高い熱伝導性を有するセラミック基板の両面にアルミ板を備えたDBA(Direct Brazed Aluminum)基板や、セラミック基板の両面に銅板を備えたDBC(Direct Brazed Copper)基板により構成されてもよい。この場合、基板22は、ヒートシンク40に半田50により接合されてもよい。この場合も、DBAやDBCの熱膨張係数とヒートシンク40の熱膨張係数の差に起因して熱応力が生じることで、半田50にクラック等が発生し、基板とヒートシンクの間の接合部の信頼性が損なわれる虞があるためである。
For example, in the above-described embodiment, the substrate on which the
また、上述の実施例では、ヒートスプレッダ20の材料が銅であり、ヒートシンク40の材料がアルミであったが、本発明は、ヒートシンク40の熱膨張係数がヒートスプレッダ20(基板)の熱膨張係数よりも大きい限り、他の任意の材料で構成された組み合わせに対しても適用可能である。
In the above-described embodiment, the material of the
また、上述の実施例において、ヒートスプレッダ20とヒートシンク40の間の接合に使用する樹脂接着剤や樹脂シートの改良や、接着層の厚みの調整、接合表面の改質などによって、ヒートスプレッダ20とヒートシンク40の間の接合部の信頼性を向上させることも可能である。即ち、本発明は、これらのアプローチと相容れない関係ではなく、必要な効果を得るために組み合わせることは可能である。
In the above-described embodiment, the
また、上述の実施例では、ヒートシンク40は、一部材で構成されていたが、2つ以上の部材で構成されてもよい。例えば、ヒートシンク40は、第1の金属板と、フィン42を備えた第2の金属板とを結合して構成されてもよい。この場合、上述の実施例による熱変形抑制部材70は、ヒートスプレッダ20に接合される金属板(第1の金属板)に設けられてもよい。
Moreover, in the above-mentioned Example, although the
また、上述の実施例では、好ましい実施例として、熱変形抑制部材70が面直視でヒートスプレッダ20よりも外側に設けられ、ヒートスプレッダ20の下方に設けられない場合を説明した。しかしながら、例えばヒートスプレッダ20が複数のチップ10で共用される場合等のように、ヒートスプレッダ20が比較的大きい場合には、熱変形抑制部材70は面直視でチップ10実装範囲よりも外側に設けられ、チップ10実装範囲の下方に設けられないようにしてもよい。
In the above-described embodiment, as a preferred embodiment, the case where the thermal
また、上述の実施例では、半導体装置1は、車両用のインバータに適用されるものであったが、半導体装置1は、他の用途(鉄道、エアコン、エレベータ、冷蔵庫等)で使用されるインバータに使用されてもよい。更に、半導体装置1は、インバータ以外の装置、例えば、コンピューター用のMPU(Microprocessor Unit)や、無線通信機の送信部の電力増幅回路に使用される高周波パワーモジュールに使用されてもよい。
In the above-described embodiment, the
1 半導体装置
10 チップ
20 ヒートスプレッダ
22 基板
30 絶縁層
40 ヒートシンク
42 フィン
44 側面
44a 凹部
50 半田
70 熱変形抑制部材
710 拘束リング
720,730 拘束埋め込みバー
722,732 凹部
724 切り欠き
740 拘束埋め込み板
742 凹部
744 凸部
Claims (5)
前記基板における前記半導体素子の配置側とは逆側に接合され、前記基板よりも熱膨張係数が大きいヒートシンクと、
前記ヒートシンクに設けられ、前記ヒートシンクよりも熱膨張係数が小さく、前記ヒートシンクと前記基板の間の接合面に平行な方向の前記ヒートシンクの熱膨張を抑制する熱変形抑制部材と、を備えることを特徴とする半導体装置。 A substrate on which a semiconductor element is disposed;
A heat sink bonded to the side opposite to the side of the semiconductor element on the substrate and having a larger thermal expansion coefficient than the substrate;
A thermal deformation suppression member provided on the heat sink, having a smaller thermal expansion coefficient than the heat sink, and suppressing thermal expansion of the heat sink in a direction parallel to a bonding surface between the heat sink and the substrate. A semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083466A JP2012222022A (en) | 2011-04-05 | 2011-04-05 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011083466A JP2012222022A (en) | 2011-04-05 | 2011-04-05 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012222022A true JP2012222022A (en) | 2012-11-12 |
Family
ID=47273245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011083466A Withdrawn JP2012222022A (en) | 2011-04-05 | 2011-04-05 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012222022A (en) |
-
2011
- 2011-04-05 JP JP2011083466A patent/JP2012222022A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107112300B (en) | Cooling assembly | |
WO2016067383A1 (en) | Heat-dissipating structure | |
JP2007019203A (en) | Heat radiator | |
JP5747737B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008294280A (en) | Semiconductor device | |
JP2011159662A (en) | Semiconductor device | |
JP2011054732A (en) | Semiconductor module | |
JP6391527B2 (en) | Power semiconductor module | |
JP2008294279A (en) | Semiconductor device | |
JP5163199B2 (en) | Power module substrate with heat sink and power module with heat sink | |
JP2014183078A (en) | Semiconductor device | |
JPWO2016158020A1 (en) | Semiconductor module | |
JP2012248700A (en) | Semiconductor device | |
JP2014017318A (en) | Semiconductor device | |
JP2010251427A (en) | Semiconductor module | |
JP2009200258A (en) | Semiconductor module | |
JP2015185835A (en) | Semiconductor device and manufacturing method of the same | |
JPWO2016016985A1 (en) | Semiconductor device | |
JP6218856B2 (en) | Power converter | |
JP6555177B2 (en) | Semiconductor module | |
JP2009117701A (en) | Power module | |
JP2010062490A (en) | Semiconductor device | |
JP6380076B2 (en) | Semiconductor device | |
JP6316219B2 (en) | Power semiconductor module | |
JP6091035B2 (en) | Heat dissipation structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |