JP2012220820A - Electro-optic device and electronic apparatus - Google Patents
Electro-optic device and electronic apparatus Download PDFInfo
- Publication number
- JP2012220820A JP2012220820A JP2011088105A JP2011088105A JP2012220820A JP 2012220820 A JP2012220820 A JP 2012220820A JP 2011088105 A JP2011088105 A JP 2011088105A JP 2011088105 A JP2011088105 A JP 2011088105A JP 2012220820 A JP2012220820 A JP 2012220820A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- transistor
- thin film
- display unit
- bending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、例えば電気泳動表示装置等の電気光学装置、及び該電気光学装置を備えた、例えば電子ペーパー等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as an electrophoretic display device and an electronic apparatus such as electronic paper provided with the electro-optical device.
この種の電気光学装置の一例として、例えば電子ペーパーなどのフレキシブルディスプレイ(Flexible display)に用いられる可撓性(即ち、柔軟性)を有する電気泳動表示装置(EPD:Electrophoretic Display)がある。このような電気泳動表示装置では、例えばプラスチックフィルムなどの可撓性を有する基板の表示部に、画素毎に、画素電極及び該画素電極へのデータ信号(或いはデータ電圧)の供給を制御するための画素回路が形成される。 As an example of this type of electro-optical device, there is an electrophoretic display (EPD) having flexibility (that is, flexibility) used for a flexible display such as electronic paper. In such an electrophoretic display device, for example, a pixel electrode and a data signal (or data voltage) supplied to the pixel electrode are controlled on a display portion of a flexible substrate such as a plastic film for each pixel. The pixel circuit is formed.
例えば特許文献1には、柔軟性を有する表示部を備える表示入力装置における柔軟性に起因した変位を電気的な特性の変化として検出し、この検出された変位に対応して入力データを判定する技術が開示されている。
For example, in
前述したような可撓性を有する電気泳動表示装置では、当該電気泳動表示装置が曲げられた状態で表示画像の書き換えを行う場合、画素回路の電気的な特性が曲げ応力(即ち、曲げストレス)によって変化することに起因して、例えば残像が発生したり、表示画像の書き換えがなされなかったりなど、表示画像の書き換えに不具合が生じるおそれがあるという技術的問題点がある。 In the electrophoretic display device having flexibility as described above, when the display image is rewritten in a state where the electrophoretic display device is bent, the electrical characteristics of the pixel circuit are bending stress (that is, bending stress). There is a technical problem in that there is a risk of rewriting the display image, for example, an afterimage is generated or the display image is not rewritten.
本発明は、例えば前述した問題点に鑑みなされたものであり、例えば、フレキシブルディスプレイに用いられる電気光学装置であって、表示部の曲がり具合によらず、高品位な表示を行うことが可能な電気光学装置、及びこのような電気光学装置を備える電子機器を提供することを課題とする。 The present invention has been made in view of the above-described problems, for example, and is, for example, an electro-optical device used in a flexible display, which can perform high-quality display regardless of the bending state of the display unit. It is an object to provide an electro-optical device and an electronic apparatus including such an electro-optical device.
本発明に係る電気光学装置は上記課題を解決するために、複数の画素からなるとともに可撓性を有する表示部を備えた電気光学装置であって、前記表示部に前記画素毎に設けられた画素電極と、前記表示部に前記画素毎に設けられ、前記画素電極に電気的に接続された画素回路と、前記画素回路を駆動する駆動部と、前記表示部の曲がり具合を検出する検出部と、前記検出された曲がり具合に応じて、前記表示部の曲がりによる前記画素回路の電気的特性の変化を補償するように、前記駆動部を制御する制御部とを備える。 In order to solve the above problems, an electro-optical device according to the present invention is an electro-optical device that includes a plurality of pixels and includes a flexible display unit, and is provided in the display unit for each pixel. A pixel electrode; a pixel circuit provided in the display unit for each pixel; and electrically connected to the pixel electrode; a drive unit that drives the pixel circuit; and a detection unit that detects a degree of bending of the display unit And a control unit that controls the driving unit so as to compensate for a change in electrical characteristics of the pixel circuit due to the bending of the display unit in accordance with the detected degree of bending.
本発明に係る電気光学装置によれば、可撓性を有する表示部を備えており、例えば電子ペーパー等のフレキシブルディスプレイに用いられる。本発明に係る電気光学装置は、例えば、プラスチックフィルム等の可撓性を有する基板を有しており、該可撓性を有する基板上に画素毎に画素電極及び画素回路が設けられている。画素回路は、例えば、画素電極に電気的に接続された画素トランジスター等を有している。本発明に係る電気光学装置によれば、その動作時には、例えばデータ線駆動回路、走査線駆動回路等である駆動部によって例えば表示すべき画像に応じたデータ電圧が各画素の画素電極に画素回路を介して供給されることで、表示部における画像の表示が可能となる。なお、典型的には、表示部には、互いに交差するように複数の走査線及び複数のデータ線が設けられており、画素回路の画素トランジスターのソースはデータ線に電気的に接続され、該画素トランジスターのゲート電極は走査線に電気的に接続され、該画素トランジスターのドレインは画素電極に電気的に接続されている。本発明に係る電気光学装置の動作時には、画素トランジスターのゲートに走査線を介して走査信号が供給されるとともに、画素トランジスターのソースにデータ線を介してデータ電圧が供給されることで、オン状態とされた画素トランジスターを介してデータ電圧が画素電極に供給される。各画素において画素電極に供給されたデータ電圧に応じて電気光学物質の状態が変化することで、表示部における画像の表示が可能となる。 The electro-optical device according to the present invention includes a flexible display unit, and is used for a flexible display such as electronic paper. The electro-optical device according to the present invention includes, for example, a flexible substrate such as a plastic film, and a pixel electrode and a pixel circuit are provided for each pixel on the flexible substrate. The pixel circuit includes, for example, a pixel transistor electrically connected to the pixel electrode. According to the electro-optical device of the present invention, during operation, a data voltage corresponding to an image to be displayed, for example, by a driving unit such as a data line driving circuit or a scanning line driving circuit is applied to the pixel electrode of each pixel. The image can be displayed on the display unit. Note that typically, the display portion is provided with a plurality of scanning lines and a plurality of data lines so as to cross each other, and the source of the pixel transistor of the pixel circuit is electrically connected to the data line. The gate electrode of the pixel transistor is electrically connected to the scanning line, and the drain of the pixel transistor is electrically connected to the pixel electrode. During operation of the electro-optical device according to the present invention, a scanning signal is supplied to the gate of the pixel transistor via the scanning line, and a data voltage is supplied to the source of the pixel transistor via the data line, so that the on-state A data voltage is supplied to the pixel electrode through the pixel transistor. By changing the state of the electro-optical material according to the data voltage supplied to the pixel electrode in each pixel, an image can be displayed on the display unit.
本発明では特に、表示部の曲がり具合が検出部によって検出され、制御部は、検出部によって検出された曲がり具合に応じて、表示部の曲がりによる画素回路の電気的特性の変化を補償するように、駆動部を制御する。検出部は、例えば曲げセンサーであり、表示部の曲がり具合(例えば、曲率)を検出可能に構成される。制御部は、表示部の曲がりによる画素回路の電気的特性の変化を補償するように、検出部によって検出された曲がり具合に応じて駆動部を制御する。よって、表示部の曲がり具合によらず、高品位な表示を行うことが可能となる。 In the present invention, in particular, the degree of bending of the display unit is detected by the detection unit, and the control unit compensates for a change in the electrical characteristics of the pixel circuit due to the bending of the display unit according to the degree of bending detected by the detection unit. In addition, the drive unit is controlled. The detection unit is a bending sensor, for example, and is configured to be able to detect the bending state (for example, curvature) of the display unit. The control unit controls the drive unit in accordance with the degree of bending detected by the detection unit so as to compensate for a change in the electrical characteristics of the pixel circuit due to the bending of the display unit. Therefore, high-quality display can be performed regardless of the bending state of the display unit.
ここで、表示部が曲がると、画素回路に曲げ応力(即ち、曲げストレス)が生じることにより、画素回路の電気的特性が変化するおそれがある。よって、仮に、何らの対策も行わず、駆動部が表示部の曲がり具合によらずに画素回路を駆動する場合には、表示部が曲げられた状態で画素電極に画素回路を介してデータ電圧を適切に印加することができず、例えば表示部における表示画像の書き換えの際、例えば残像が発生したり、表示画像の書き換えがなされなかったりなど、表示画像の書き換えに不具合が生じるおそれがある。 Here, when the display portion is bent, a bending stress (that is, bending stress) is generated in the pixel circuit, which may change the electrical characteristics of the pixel circuit. Therefore, if no measures are taken and the driving unit drives the pixel circuit regardless of the bending state of the display unit, the data voltage is applied to the pixel electrode via the pixel circuit with the display unit being bent. May not be applied properly, and there may be a problem in rewriting the display image, for example, when an afterimage is generated or the display image is not rewritten when the display image is rewritten on the display unit.
しかるに本発明によれば、前述したように、制御部は、検出部によって検出された曲がり具合に応じて、表示部の曲がりによる画素回路の電気的特性の変化を補償するように、駆動部を制御するので、表示部が曲げられた状態でも画素電極に画素回路を介してデータ電圧を適切に印加することができる。よって、例えば、表示画像の書き換えに不具合が生じることを低減或いは防止できる。したがって、表示部の曲がり具合によらず、高品位な表示を行うことが可能となる。 However, according to the present invention, as described above, the control unit controls the drive unit so as to compensate for the change in the electrical characteristics of the pixel circuit due to the bending of the display unit according to the bending state detected by the detection unit. Since the control is performed, the data voltage can be appropriately applied to the pixel electrode through the pixel circuit even when the display portion is bent. Therefore, for example, it is possible to reduce or prevent the occurrence of problems in rewriting the display image. Therefore, high-quality display can be performed regardless of the bending state of the display unit.
以上説明したように、本発明に係る電気光学装置によれば、表示部の曲がり具合によらず、高品位な表示を行うことができる。 As described above, according to the electro-optical device according to the present invention, high-quality display can be performed regardless of the bending state of the display unit.
本発明に係る電気光学装置の一態様では、前記制御部は、前記曲がり具合と前記画素回路の電気的特性とが対応付けられたルックアップテーブルを有する。 In one aspect of the electro-optical device according to the present invention, the control unit includes a lookup table in which the bending state and the electrical characteristics of the pixel circuit are associated with each other.
この態様によれば、制御部は、ルックアップテーブルを参照することにより、検出された曲がり具合に応じて確実に駆動部を制御することができる。 According to this aspect, the control unit can reliably control the drive unit according to the detected bending condition by referring to the lookup table.
本発明に係る電気光学装置の他の態様では、前記画素回路は、画素トランジスターを有し、前記制御部は、前記表示部の曲がりによる前記画素トランジスターの電気特性の変化を補償するように、前記駆動部を制御する。 In another aspect of the electro-optical device according to the aspect of the invention, the pixel circuit includes a pixel transistor, and the control unit compensates for a change in electrical characteristics of the pixel transistor due to bending of the display unit. Control the drive.
この態様によれば、当該電気光学装置の動作時には、駆動部によって、画素トランジスターのゲートに走査線を介して走査信号が供給されるとともに、画素トランジスターのソースにデータ線を介してデータ電圧が供給されることで、オン状態とされた画素トランジスターを介してデータ電圧が画素電極に供給される。各画素において画素電極に供給されたデータ電圧に応じて電気光学物質の状態が変化することで、表示部における画像の表示が可能となる。 According to this aspect, during the operation of the electro-optical device, the driving unit supplies the scanning signal to the gate of the pixel transistor via the scanning line, and supplies the data voltage to the source of the pixel transistor via the data line. As a result, the data voltage is supplied to the pixel electrode through the pixel transistor turned on. By changing the state of the electro-optical material according to the data voltage supplied to the pixel electrode in each pixel, an image can be displayed on the display unit.
この態様によれば、制御部は、表示部の曲がりによる画素トランジスターの電気特性の変化を補償するように、駆動部を制御する。具体的には、制御部は、検出された曲がり具合に応じて、画素トランジスターをオン状態とする時間や、画素トランジスターのゲート電圧或いはソース電圧を変化させるように、駆動部を制御する。よって、表示部の曲がり具合によらず、高品位な表示を行うことが可能となる。 According to this aspect, the control unit controls the drive unit so as to compensate for a change in the electrical characteristics of the pixel transistor due to the bending of the display unit. Specifically, the control unit controls the drive unit so as to change the time during which the pixel transistor is turned on and the gate voltage or the source voltage of the pixel transistor in accordance with the detected bending state. Therefore, high-quality display can be performed regardless of the bending state of the display unit.
前述した画素回路が画素トランジスターを有する態様では、前記制御部は、前記検出された曲がり具合に応じて、前記画素トランジスターをオン状態とする時間を変化させるように、前記駆動部を制御してもよい。 In the aspect in which the pixel circuit includes a pixel transistor, the control unit may control the driving unit so as to change a time for which the pixel transistor is turned on according to the detected bending state. Good.
この場合には、表示部の曲がり具合によらず、高品位な表示をより確実に行うことが可能となる。 In this case, high-quality display can be more reliably performed regardless of the degree of bending of the display unit.
前述した画素回路が画素トランジスターを有する態様では、前記制御部は、前記検出された曲がり具合に応じて、前記画素トランジスターのゲート電圧を変化させるように、前記駆動部を制御してもよい。 In the aspect in which the pixel circuit includes a pixel transistor, the control unit may control the driving unit so as to change a gate voltage of the pixel transistor according to the detected bending state.
この場合には、表示部の曲がり具合によらず、高品位な表示をより確実に行うことが可能となる。 In this case, high-quality display can be more reliably performed regardless of the degree of bending of the display unit.
前述した画素回路が画素トランジスターを有する態様では、前記制御部は、前記検出された曲がり具合に応じて、前記画素トランジスターのソース電圧を変化させるように、前記駆動部を制御してもよい。 In the aspect in which the pixel circuit includes a pixel transistor, the control unit may control the driving unit so as to change a source voltage of the pixel transistor according to the detected bending state.
この場合には、表示部の曲がり具合によらず、高品位な表示をより確実に行うことが可能となる。 In this case, high-quality display can be more reliably performed regardless of the degree of bending of the display unit.
本発明に係る電気光学装置の他の態様では、可撓領域及び非可撓領域を有する基板を備え、前記表示部は、前記可撓領域に形成され、前記検出部は、差動トランジスター対をなす、前記可撓領域に形成された第1トランジスターと前記非可撓領域に形成された第2トランジスターとを有する。 In another aspect of the electro-optical device according to the invention, the electro-optical device includes a substrate having a flexible region and a non-flexible region, the display unit is formed in the flexible region, and the detection unit includes a differential transistor pair. And a first transistor formed in the flexible region and a second transistor formed in the non-flexible region.
この態様によれば、表示部の曲がり具合を検出部によって高い精度で検出することができる。よって、制御部は、検出部によって検出された曲がり具合に応じて、画素回路を高い精度で制御することができる。したがって、表示部の曲がり具合によらず、高品位な表示をより確実に行うことが可能となる。 According to this aspect, the degree of bending of the display unit can be detected with high accuracy by the detection unit. Therefore, the control unit can control the pixel circuit with high accuracy in accordance with the degree of bending detected by the detection unit. Therefore, high-quality display can be more reliably performed regardless of the bending state of the display unit.
前述した検出部が差動トランジスター対をなす第1及び第2トランジスターを有する態様では、前記第1トランジスターは、前記複数の画素の各々に設けられており、前記画素トランジスターと同一工程によって形成されてもよい。 In the aspect in which the detection unit includes the first and second transistors forming a differential transistor pair, the first transistor is provided in each of the plurality of pixels, and is formed in the same process as the pixel transistor. Also good.
この場合には、表示部の曲がり具合を検出部によってより高い精度で検出することができる。よって、制御部は、検出部によって検出された曲がり具合に応じて、画素回路をより高い精度で制御することが可能となる。 In this case, the degree of bending of the display unit can be detected with higher accuracy by the detection unit. Therefore, the control unit can control the pixel circuit with higher accuracy according to the degree of bending detected by the detection unit.
本発明の電子機器は上記課題を解決するために、前述した本発明に係る電気光学装置(但し、その各種態様を含む)を備える。 In order to solve the above-described problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器によれば、前述した本発明に係る電気光学装置を備えるので、高品位な表示を行うことが可能な、例えば、腕時計、電子ペーパー、電子ノート、携帯電話、携帯用オーディオ機器などの各種電子機器を実現できる。 According to the electronic device of the present invention, the electro-optical device according to the present invention described above is provided, so that high-quality display can be performed, for example, wristwatch, electronic paper, electronic notebook, mobile phone, portable audio device. Various electronic devices such as can be realized.
本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。 The effect | action and other gain of this invention are clarified from the form for implementing invention demonstrated below.
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明に係る電気光学装置の一例である電気泳動表示装置を例にとる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, an electrophoretic display device, which is an example of an electro-optical device according to the invention, is taken as an example.
<第1実施形態>
第1実施形態に係る電気泳動表示装置について、図1から図10を参照して説明する。
<First Embodiment>
The electrophoretic display device according to the first embodiment will be described with reference to FIGS.
まず、本実施形態に係る電気泳動表示装置の全体構成について、図1及び図2を参照して説明する。 First, the overall configuration of the electrophoretic display device according to the present embodiment will be described with reference to FIGS. 1 and 2.
図1は、本実施形態に係る電気泳動表示装置の概略構成を示す斜視図である。 FIG. 1 is a perspective view illustrating a schematic configuration of the electrophoretic display device according to the present embodiment.
図1において、本実施形態に係る電気泳動表示装置1は、例えば電子ペーパーなどのフレキシブルディスプレイに用いられる可撓性を有する電気泳動表示装置であり、表示部3において表示を行うことが可能に構成されている。電気泳動表示装置1は、可撓性を有する可撓領域322と、可撓性を有さない非可撓領域321とを有している。表示部3は、可撓領域322に形成されている。
In FIG. 1, an
図2は、電気泳動表示装置1の主要部の電気的な構成を示すブロック図である。
FIG. 2 is a block diagram showing an electrical configuration of the main part of the
図2において、電気泳動表示装置1は、表示部3と、コントローラー10と、走査線駆動回路60と、データ線駆動回路70と、共通電位供給回路220と、曲げセンサー300とを備えている。
In FIG. 2, the
表示部3には、m行×n列分の画素20がマトリクス状(二次元平面的)に配列されている。また、表示部3には、m本の走査線40(即ち、走査線Y1、Y2、…、Ym)と、n本のデータ線50(即ち、データ線X1、X2、…、Xn)とが互いに交差するように設けられている。具体的には、m本の走査線40は、行方向(即ち、X方向)に延在し、n本のデータ線50は、列方向(即ち、Y方向)に延在している。m本の走査線40とn本のデータ線50との交差に対応して画素20が配置されている。なお、後に詳細に説明するが、表示部3には、曲げセンサー300を構成する検出回路310(図8及び図9参照)も設けられている。
In the
コントローラー10は、走査線駆動回路60、データ線駆動回路70及び共通電位供給回路220等の動作を制御する。コントローラー10は、本発明に係る「制御部」の一例であり、後述する曲げセンサー300によって検出される表示部3の曲がり具合に応じて、走査線駆動回路60及びデータ線駆動回路70を制御する。なお、走査線駆動回路60及びデータ線駆動回路70は、本発明に係る「駆動部」の一例を構成する。
The
走査線駆動回路60は、コントローラー10による制御下で、走査線Y1、Y2、…、Ymの各々に走査信号をパルス的に順次供給する。
The scanning
データ線駆動回路70は、コントローラー10による制御下で、データ線X1、X2、…、Xnにデータ信号を供給する。データ信号は、基本的には、基準電位GND(例えば0V)、高電位VH(例えば+15V)又は低電位VL(例えば−15V)のいずれかの電位をとる。なお、本実施形態では、基本的には、黒色が表示されるべき画素20に対して低電位VLのデータ信号が供給され、白色が表示されるべき画素20に対して高電位VHのデータ信号が供給される。
The data line driving
共通電位供給回路220は、共通電位線93に共通電位Vcom(本実施形態では、基準電位GNDと同一の電位)を供給する。
The common
なお、コントローラー10、走査線駆動回路60、データ線駆動回路70及び共通電位供給回路220には、各種の信号が入出力されるが、本実施形態と特に関係のないものについては説明を省略する。
Note that various signals are input to and output from the
曲げセンサー300は、表示部300の曲がり具合(即ち、曲率)を検出可能に構成された曲げセンサーである。曲げセンサー300は、検出した曲がり具合をコントローラー10に出力する。なお、曲げセンサー300の具体的には構成については、図7から図10を参照して後に詳細に説明する。
The bending
図3は、画素20の電気的な構成を示す等価回路図である。
FIG. 3 is an equivalent circuit diagram showing an electrical configuration of the
図3において、画素20は、画素トランジスター24と、画素電極21と、対向電極22と、電気泳動素子23と、保持容量27とを備えている。なお、画素トランジスター24及び保持容量27は、本発明に係る「画素回路」の一例を構成する。
In FIG. 3, the
画素トランジスター24は、N型薄膜トランジスター(TFT:Thin Film Transistor)で構成されている。画素トランジスター24は、そのゲートが走査線40に電気的に接続されており、そのソースがデータ線50に電気的に接続されており、そのドレインが画素電極21及び保持容量27に電気的に接続されている。画素トランジスター24は、データ線駆動回路70(図1参照)からデータ線50を介して供給されるデータ信号を、走査線駆動回路60(図1参照)から走査線40を介してパルス的に供給される走査信号に応じたタイミングで、画素電極21及び保持容量27に出力する。
The
画素電極21には、データ線駆動回路70からデータ線50及び画素トランジスター24を介して、データ信号が供給される。画素電極21は、電気泳動素子23を介して対向電極22と互いに対向するように配置されている。
A data signal is supplied to the
対向電極22は、共通電位Vcomが供給される共通電位線93に電気的に接続されている。
The
電気泳動素子23は、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセルから構成されている。
The
保持容量27は、誘電体膜を介して対向配置された一対の電極からなり、一方の電極が、画素電極21及び画素トランジスター24に電気的に接続され、他方の電極が共通電位線93に電気的に接続されている。保持容量27によってデータ信号を一定期間だけ維持することができる。
The
次に、電気泳動表示装置1の表示部3の具体的な構成について、図4及び図5を参照して説明する。
Next, a specific configuration of the
図4は、電気泳動表示装置1の表示部3の部分断面図である。
FIG. 4 is a partial cross-sectional view of the
図4において、表示部3は、素子基板28と対向基板29との間に電気泳動素子23が挟持される構成となっている。なお、本実施形態では、対向基板29側に画像を表示することを前提として説明する。
In FIG. 4, the
素子基板28は、例えばプラスチックフィルム等である可撓性を有する基板である。素子基板28上には、ここでは図示を省略するが、図3を参照して前述した画素トランジスター24、保持容量27、走査線40、データ線50、共通電位線93等が作り込まれた積層構造が形成されている。この積層構造の上層側に複数の画素電極21がマトリクス状に設けられている。なお、素子基板28は、ガラス等からなる可撓性を有する基板であってもよい。
The
対向基板29は、例えばプラスチックフィルム等からなる透明な可撓性を有する基板である。対向基板29における素子基板28との対向面上には、対向電極22が複数の画素電極9aと対向してベタ状に形成されている。対向電極22は、例えばマグネシウム銀(MgAg)、インジウム・スズ酸化物(ITO)、インジウム・亜鉛酸化物(IZO)等の透明導電材料から形成されている。なお、対向基板29は、ガラス等からなる可撓性を有する基板であってもよい。
The
電気泳動素子23は、電気光学物質の一例であり、電気泳動粒子をそれぞれ含んでなる複数のマイクロカプセル80から構成されており、例えば樹脂等からなるバインダー30及び接着層31によって素子基板28及び対向基板29間で固定されている。なお、本実施形態に係る電気泳動表示装置1は、製造プロセスにおいて、電気泳動素子23が予め対向基板29側にバインダー30によって固定されてなる電気泳動シートが、別途製造された、画素電極21等が形成された素子基板28側に接着層31によって接着されて構成されている。
The
マイクロカプセル80は、画素電極21及び対向電極22間に挟持され、1つの画素20内に(言い換えれば、1つの画素電極21に対して)1つ又は複数配置されている。
One or a plurality of
図5は、マイクロカプセル80の構成を示す模式図である。なお、図5では、マイクロカプセル80の断面を模式的に示している。
FIG. 5 is a schematic diagram showing the configuration of the
図5において、マイクロカプセル80は、被膜85の内部に分散媒81と、複数の白色粒子82と、複数の黒色粒子83とが封入されてなる。マイクロカプセル80は、例えば、50um程度の粒径を有する球状に形成されている。
In FIG. 5, the
被膜85は、マイクロカプセル80の外殻として機能し、ポリメタクリル酸メチル、ポリメタクリル酸エチル等のアクリル樹脂、ユリア樹脂、アラビアガム、ゼラチン等の透光性を有する高分子樹脂から形成されている。
The
分散媒81は、白色粒子82及び黒色粒子83をマイクロカプセル80内(言い換えれば、被膜85内)に分散させる媒質である。分散媒81としては、水や、メタノール、エタノール、イソプロパノール、ブタノール、オクタノール、メチルセルソルブ等のアルコール系溶媒、酢酸エチル、酢酸ブチル等の各種エステル類、アセトン、メチルエチルケトン、メチルイソブチルケトン等のケトン類、ペンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロヘキサン、メチルシクロヘキサン等の脂環式炭化水素、ベンゼン、トルエンや、キシレン、ヘキシルベンゼン、へブチルベンゼン、オクチルベンゼン、ノニルベンゼン、デシルベンゼン、ウンデシルベンゼン、ドデシルベンゼン、トリデシルベンゼン、テトラデシルベンゼン等の長鎖アルキル基を有するベンゼン類等の芳香族炭化水素、塩化メチレン、クロロホルム、四塩化炭素、1、2−ジクロロエタン等のハロゲン化炭化水素、カルボン酸塩やその他の油類を単独で又は混合して用いることができる。また、分散媒81には、界面活性剤が配合されてもよい。
The
白色粒子82は、例えば、二酸化チタン、亜鉛華(酸化亜鉛)、三酸化アンチモン等の白色顔料からなる粒子(高分子或いはコロイド)であり、例えば負に帯電されている。
The
黒色粒子83は、例えば、アニリンブラック、カーボンブラック等の黒色顔料からなる粒子(高分子或いはコロイド)であり、例えば正に帯電されている。
The
このため、白色粒子82及び黒色粒子83は、画素電極21と対向電極22との間の電位差によって発生する電場によって、分散媒81中を移動することができる。
For this reason, the
これらの顔料には、必要に応じ、電解質、界面活性剤、金属石鹸、樹脂、ゴム、油、ワニス、コンパウンド等の粒子からなる荷電制御剤、チタン系カップリング剤、アルミニウム系カップリング剤、シラン系カップリング剤等の分散剤、潤滑剤、安定化剤等を添加することができる。 These pigments include electrolytes, surfactants, metal soaps, resins, rubbers, oils, varnishes, charge control agents composed of particles such as compounds, titanium-based coupling agents, aluminum-based coupling agents, silanes as necessary. A dispersant such as a system coupling agent, a lubricant, a stabilizer, and the like can be added.
図4及び図5において、画素電極21と対向電極22との間に、相対的に対向電極22の電位が高くなるように電圧が印加された場合には、正に帯電された黒色粒子83はクーロン力によってマイクロカプセル80内で画素電極21側に引き寄せられると共に、負に帯電された白色粒子82はクーロン力によってマイクロカプセル80内で対向電極22側に引き寄せられる。この結果、マイクロカプセル80内の表示面側(即ち、対向電極22側)には白色粒子82が集まることになり、表示部3の表示面にはこの白色粒子82の色(即ち、白色)が表示されることとなる。逆に、画素電極21と対向電極22との間に、相対的に画素電極21の電位が高くなるように電圧が印加された場合には、負に帯電された白色粒子82がクーロン力によって画素電極21側に引き寄せられると共に、正に帯電された黒色粒子83はクーロン力によって対向電極22側に引き寄せられる。この結果、マイクロカプセル80の表示面側には黒色粒子83が集まることになり、表示部3の表示面にはこの黒色粒子83の色(即ち、黒色)が表示されることとなる。
4 and 5, when a voltage is applied between the
なお、白色粒子82、黒色粒子83に用いる顔料を、例えば赤色、緑色、青色等の顔料に代えることによって、赤色、緑色、青色等を表示することができる。
In addition, red, green, blue, etc. can be displayed by replacing the pigment used for the
次に、本実施形態に係る電気泳動表示装置1に特徴的な制御である、表示部3の曲がり具合に応じた制御について、図1から図4に加えて図6及び図7を参照して説明する。
Next, with reference to FIGS. 6 and 7 in addition to FIGS. 1 to 4, the control according to the bending state of the
図1から図4において、本実施形態では特に、表示部3(図1参照)の曲がり具合が曲げセンサー300(図2参照)によって検出され、コントローラー10(図2参照)は、曲げセンサー300によって検出された曲がり具合に応じて、表示部3の曲がりによる画素トランジスター24(図3参照)の電気的特性の変化を補償するように、走査線駆動回路60及びデータ線駆動回路70(以下、走査線駆動回路60及びデータ線駆動回路70をまとめて「駆動部」と適宜称する)を制御する。具体的には、コントローラー10は、図6に示すようなルックアップテーブル900を有しており、このルックアップテーブル900を参照することにより、曲げセンサー300によって検出された表示部3の曲がり具合に応じて、画素トランジスター24をオン状態とする時間(即ち、画素電極21にデータ信号を書き込む書き込み時間、言い換えれば、走査信号のパルス幅、以下、「書き込み時間」と適宜称する)、画素トランジスター24のゲート電圧(即ち、画素トランジスター24をオン状態とする走査信号の電圧)、及び画素トランジスター24のソース電圧(即ち、データ信号の電圧)を制御する。
1 to 4, in this embodiment, in particular, the bending state of the display unit 3 (see FIG. 1) is detected by the bending sensor 300 (see FIG. 2), and the controller 10 (see FIG. 2) is detected by the bending
図6は、表示部3の曲がり具合に応じた制御に用いられるルックアップテーブル900を概念的に示す表である。
FIG. 6 is a table conceptually showing a look-up table 900 used for control according to the degree of bending of the
図6において、ルックアップテーブル900は、書き込み時間(即ち、画素トランジスター24をオン状態とする時間)、画素トランジスター24のゲート電圧、画素トランジスター24のソース電圧が、表示部3の曲がり具合に応じて予め記憶されている。より具体的には、ルックアップテーブル900では、表示部3が凸状に曲げられた場合の書き込み時間は、表示部3が平坦である場合(即ち、曲率が0(ゼロ)である場合)の書き込み時間よりも短くなるように設定されおり、表示部3が凹状に曲げられた場合の書き込み時間は、表示部3が平坦である場合の書き込み時間よりも長くなるように設定されている。また、ルックアップテーブル900では、表示部3が凸状に曲げられた場合のゲート電圧は、表示部3が平坦である場合のゲート電圧よりも低くなるように設定されおり、表示部3が凹状に曲げられた場合のゲート電圧は、表示部3が平坦である場合のゲート電圧よりも高くなるように設定されている。また、ルックアップテーブル900では、表示部3が凸状に曲げられた場合のソース電圧は、表示部3が平坦である場合のソース電圧よりも低くなるように設定されおり、表示部3が凹状に曲げられた場合のソース電圧は、表示部3が平坦である場合のソース電圧よりも高くなるように設定されている。更に、ルックアップテーブル900では、表示部3が凸状に曲げられた場合の書き込み時間は、曲率の大きさが大きいほど短くなるように設定されており、表示部3が凹状に曲げられた場合の書き込み時間は、曲率の大きさが大きいほど長くなるように設定されている。また、ルックアップテーブル900では、表示部3が凸状に曲げられた場合のゲート電圧は、曲率の大きさが大きいほど低くなるように設定されており、表示部3が凹状に曲げられた場合のゲート電圧は、曲率の大きさが大きいほど高くなるように設定されている。また、ルックアップテーブル900では、表示部3が凸状に曲げられた場合のソース電圧は、曲率の大きさが大きいほど低くなるように設定されており、表示部3が凹状に曲げられた場合のソース電圧は、曲率の大きさが大きいほど高くなるように設定されている。
In FIG. 6, the look-up table 900 shows that the writing time (that is, the time during which the
なお、「表示部3が凸状に曲げられる」とは、素子基板28の表面(即ち、素子基板28における画素トランジスター24等が形成された側の面)が凸型になるように表示部3が曲げられることを意味し、「表示部3が凹状に曲げられる」とは、素子基板28の表面が凹型になるように表示部3が曲げられることを意味し、
ここで、表示部3が曲がると、画素トランジスター24に曲げ応力(即ち、曲げストレス)が生じることにより、画素トランジスター24の電気的特性が変化するおそれがある。
Note that “the
Here, when the
図7は、プラスチックフィルムに形成された薄膜トランジスターが、フィルムの湾曲に応じて電気特性を変化させる様子の一例を示す図である。 FIG. 7 is a diagram illustrating an example of a state in which a thin film transistor formed on a plastic film changes electrical characteristics in accordance with the curvature of the film.
図7では、x軸に薄膜トランジスターが被る歪みを示し、y軸にその際のオン電流の変化率を示している。三角の実線はN型薄膜トランジスターの特性変化を示し、四角の破線はP型薄膜トランジスターの特性変化を示している。 In FIG. 7, the strain applied to the thin film transistor is shown on the x-axis, and the rate of change of on-current at that time is shown on the y-axis. A triangular solid line indicates a characteristic change of the N-type thin film transistor, and a square broken line indicates a characteristic change of the P-type thin film transistor.
図7において、薄膜トランジスターはフィルム表面に形成されている。薄膜トランジスターのソースドレイン方向に関してフィルム表面が凸型になる様に湾曲させると、薄膜トランジスターはソースドレイン方向に引っ張り応力を受けて、伸びる歪みを被る。反対にフィルム表面が凹型になる様に湾曲させると、薄膜トランジスターはソースドレイン方向に圧縮応力を受けて、縮む歪みを被る。被る歪みに応じてトランジスターのオン特性は変化する。本実施形態では、画素トランジスター24は、N型薄膜トランジスターで構成されているので、凸状に曲げられた場合には、曲率の大きさが大きくなるほど、オン電流が大きくなり、凹状に曲げられた場合には、曲率の大きさが大きくなるほど、オン電流が小さくなる。
In FIG. 7, the thin film transistor is formed on the film surface. When the film surface is curved so as to have a convex shape with respect to the source / drain direction of the thin film transistor, the thin film transistor is subjected to tensile stress in the source / drain direction and suffers from an elongation strain. On the other hand, when the film surface is curved so as to be concave, the thin film transistor is subjected to compressive stress in the source / drain direction and suffers from shrinkage. The on-characteristics of the transistor change depending on the strain applied. In this embodiment, the
よって、仮に、何らの対策も行わず、駆動部が表示部3の曲がり具合によらずに画素トランジスター24を駆動する場合には、表示部3が曲げられた状態で画素電極21に画素トランジスター24を介してデータ信号を適切に供給することができず、例えば表示部3における表示画像の書き換えの際、例えば残像が発生したり、表示画像の書き換えがなされなかったりなど、表示画像の書き換えに不具合が生じるおそれがある。
Therefore, if no measures are taken and the driving unit drives the
しかるに本実施形態によれば、前述したように、表示部3の曲がり具合が曲げセンサー300によって検出され、コントローラー10は、曲げセンサー300によって検出された曲がり具合に応じて、表示部3の曲がりによる画素トランジスター24の電気的特性の変化を補償するように、駆動部を制御する。
However, according to the present embodiment, as described above, the bending state of the
より具体的には、本実施形態では特に、コントローラー10は、ルックアップテーブル900を参照することにより、表示部3が凸状に曲げられた場合には、曲率の大きさが大きいほど、画素トランジスター24の書き込み時間をより短い値に設定し、画素トランジスター24のゲート電圧をより低い値に設定し、画素トランジスター24のソース電圧をより低い値に設定する。よって、表示部3とともに画素トランジスター24が凸状に曲げられた場合に、表示部3が平坦である場合よりも画素トランジスター24のオン電流が大きくなってしまうことを低減或いは防止できる。したがって、画素電極21にデータ信号が過剰に書き込まれてしまうことを低減或いは防止できる。これにより、高品位な表示が可能となる。また、電気泳動素子23に過剰な電圧が印加されることを低減或いは防止でき、電気泳動素子23の劣化を抑制或いは防止できる。この結果、当該電気泳動表示装置1の信頼性を向上させることもできる。
More specifically, in the present embodiment, in particular, the
更に、本実施形態では特に、コントローラー10は、ルックアップテーブル900を参照することにより、表示部3が凹状に曲げられた場合には、曲率の大きさが大きいほど、画素トランジスター24の書き込み時間をより長い値に設定し、画素トランジスター24のゲート電圧をより高い値に設定し、画素トランジスター24のソース電圧をより高い値に設定する。
Further, particularly in the present embodiment, the
よって、表示部3とともに画素トランジスター24が凹状に曲げられた場合に、表示部3が平坦である場合よりも画素トランジスター24のオン電流が小さくなってしまうことを低減或いは防止できる。したがって、画素電極21にデータ信号が十分に書き込まれなくなってしまうこと(即ち、画素電極21に対するデータ信号の書き込み不足が発生すること)を低減或いは防止できる。これにより、高品位な表示が可能となる。
Therefore, when the
以上説明したように、本実施形態に係る電気泳動表示装置1によれば、表示部3の曲がり具合によらず、高品位な表示を行うことができる。
As described above, according to the
次に、本実施形態に係る曲げセンサー300の具体的な構成について、図8から図10を参照して詳細に説明する。なお、以下の図面においては、各層や各部材を図面上で認識可能な程度の大きさとする為、各層や各部材毎に縮尺を異ならしめてある。
Next, a specific configuration of the bending
「曲げセンサーの概要」
図8は、本実施形態に係る曲げセンサー300を模式的に示す斜視外観図である。
"Bending sensor overview"
FIG. 8 is a perspective external view schematically showing the bending
図8において、本実施形態に係る曲げセンサー300は、柔軟なプラスチックフィルムなどの可撓性を有する基板である素子基板28に形成されている。素子基板28には非可撓領域321と可撓領域322とが存在する。可撓領域322はその名が示す通り可撓性を有しており、可撓性を有する素子基板28がそのまま使用されている。非可撓領域321は可撓性を有さず、通常は形状が固定している。本実施形態では素子基板28の裏面の一部に硬い固定板307を固定し、その部位で素子基板28が曲がらぬ様にして非可撓領域321としている。可撓領域322にはN型の第一薄膜トランジスターTN1(i,j)(図9参照)が行列状に複数個配置され、検出回路310をなしている。より具体的には、第一薄膜トランジスターTN1(i,j)は、画素20毎に1つずつ配置されている。一方、非可撓領域321にはN型の第二薄膜トランジスターTN2(図9参照)が備えられ、出力回路304の一部を構成している。第一薄膜トランジスターTN1(i,j)と第二薄膜トランジスターTN2とは差動トランジスター対とされている。第二薄膜トランジスターTN2は基準トランジスターとして動作し、第一薄膜トランジスターTN1(i,j)の電気特性と第二薄膜トランジスターTN2の電気特性とを比較して、第一薄膜トランジスターTN1(i,j)が配置されている部位(即ち、表示部3)の曲がり具合を検出する。なお、第一薄膜トランジスターTN1は、本発明に係る「第1トランジスター」の一例であり、第二薄膜トランジスターTN2は、本発明に係る「第2トランジスター」の一例である。
In FIG. 8, the bending
検出回路310に配置された複数の第一薄膜トランジスターTN1(i,j)は、検出回路310の外周部に配置された第一選択回路351と第二選択回路361とにより、順次選択される。素子基板28の一辺を第一の方向(x軸に平行な方向で、行方向とする)とし、第一の方向と交差する(ほぼ直交する)別の方向を第二の方向(y軸に平行な方向で、列方向とする)とすると、第一選択回路351と第一処理回路352とは、検出回路310の外側で第一の方向に沿って形成され、第二選択回路361と第二処理回路362とは、検出回路310の外側で第二の方向に沿って形成される。第一薄膜トランジスターTN1(i,j)は第一の方向に沿って複数個形成されると共に、第一選択回路351によって、第一の方向で選択される。同様に、第一薄膜トランジスターTN1(i,j)は第二の方向に沿って複数個形成されると共に、第二選択回路361によって、第二の方向で選択される。こうして行列状に配置された第一薄膜トランジスターTN1(i,j)が順次選択され、その電気特性が第二薄膜トランジスターTN2の電気特性とその都度比較される事により、曲がり具合に関する面分布が計測される。
The plurality of first thin film transistors TN1 (i, j) arranged in the
「計測原理」
次に、再び図7を参照して、曲がり具合を計測する原理を説明する。
"Measurement Principle"
Next, the principle of measuring the degree of bending will be described with reference to FIG. 7 again.
図7において、前述したように、薄膜トランジスターのソースドレイン方向に関してフィルム表面が凸型になる様に湾曲させると、薄膜トランジスターはソースドレイン方向に引っ張り応力を受けて、伸びる歪みを被る。反対にフィルム表面が凹型になる様に湾曲させると、薄膜トランジスターはソースドレイン方向に圧縮応力を受けて、縮む歪みを被る。被る歪みに応じてトランジスターのオン特性は変化する。 In FIG. 7, as described above, when the film surface is curved so as to have a convex shape with respect to the source / drain direction of the thin film transistor, the thin film transistor receives a tensile stress in the source / drain direction and suffers an elongation strain. On the other hand, when the film surface is curved so as to be concave, the thin film transistor is subjected to compressive stress in the source / drain direction and suffers from shrinkage. The on-characteristics of the transistor change depending on the strain applied.
N型薄膜トランジスターでは、薄膜トランジスターがソースドレイン方向に引っ張り応力を受けるとオン電流は増加し、圧縮応力を受けるとオン電流は減少する。反対にP型薄膜トランジスターでは、薄膜トランジスターがソースドレイン方向に引っ張り応力を受けるとオン電流は減少し、圧縮応力を受けるとオン電流は増加する。オン電流の増減量は歪み量に対して線型関係にある。従って、フィルムが湾曲された際にオン電流の変化量を検出すれば、その際に薄膜トランジスターが被っている歪み量εTが分かる。一方、薄膜トランジスターが被っている歪み量εTと湾曲したフィルムの曲率半径RFとの間には、次の関係式が成り立つ。 In an N-type thin film transistor, the on-current increases when the thin-film transistor receives a tensile stress in the source / drain direction, and the on-current decreases when the thin-film transistor receives a compressive stress. In contrast, in a P-type thin film transistor, the on-current decreases when the thin film transistor is subjected to a tensile stress in the source / drain direction, and the on-current increases when it receives a compressive stress. The increase / decrease amount of the on-current has a linear relationship with the distortion amount. Therefore, if the amount of change in the on-current is detected when the film is bent, the amount of strain ε T that the thin film transistor covers at that time can be known. On the other hand, the following relational expression holds between the amount of strain ε T covered by the thin film transistor and the curvature radius R F of the curved film.
ここで、dTは薄膜トランジスター層の厚み、dFはフィルムの厚み、YTは薄膜トランジスター層のヤング率、YFはフィルムのヤング率である。数式1を用いると、歪み量εTが分かれば、その場に於けるフィルムの曲率半径RFが定まる。こうして面状に分布した第一薄膜トランジスターTN1(i,j)のオン電流を調べれば、曲がり具合の面分布を計測出来る事になる。具体的には第一薄膜トランジスターTN1(i,j)が配置された各点に於ける曲率半径RFijが定まる事になる。
Here, the d T thickness of the thin film transistor layer, the d F film thickness, Y T is the Young's modulus of the thin film transistor layer, Y F is the Young's modulus of the film. Using
図7に示す様に、オン電流の歪みに対する変化量は僅かであるので、本実施形態では曲げ応力を被らぬ基準トランジスター(第二薄膜トランジスターTN2)と第一薄膜トランジスターTN1(i,j)との相違を差動増幅して、曲がり量(曲率半径Rij)を計測する。 As shown in FIG. 7, since the amount of change with respect to the on-current distortion is small, in this embodiment, the reference transistor (second thin film transistor TN2) and the first thin film transistor TN1 (i, j) that do not receive bending stress. The difference between the two is differentially amplified, and the amount of bending (the radius of curvature Rij) is measured.
「回路」
次に、図9を参照して、曲げセンサー300の回路を説明する。
"circuit"
Next, the circuit of the bending
図9は、本実施形態に係る曲げセンサー300の回路を説明する図である。
FIG. 9 is a diagram illustrating a circuit of the bending
図8に示した様に、曲げセンサー300は、検出回路310と出力回路304、第一選択回路351、第一処理回路352、第二選択回路361、第二処理回路362とを有する。検出回路310には第一薄膜トランジスターTN1(i,j)がm行n列の行列状に配置されている。mとnは1以上の整数である(1≦i≦m、1≦j≦n)。第一選択回路351は第一の方向に関してm行の行線R(i)から特定の一本の行線を選択する。従って、第一選択回路351は行選択回路でもある。第一選択回路351にはシフトレジスターやデコーダーが使用される。第一処理回路352は第一選択回路351からの選択信号を計測に適する様に加工する。具体的には選択電位を変換するレベルシフターや、高速で安定的に行線を選択する様にバッファーを備える。第二選択回路361は第二の方向に関してn列の列線C(j)から特定の一本の列線を選択する。従って、第二選択回路361は列選択回路でもある。第二選択回路361にはシフトレジスターやデコーダーが使用される。第二処理回路362は第二選択回路361からの選択信号を計測に適する様に加工する。具体的には選択電位を変換するレベルシフターや、高速で安定的に列線を選択する様にバッファーを備える。
As shown in FIG. 8, the bending
図9に戻る。 Returning to FIG.
第二処理回路362はこの他に列選択トランジスターTN3(j)とTN4(j)とを含む。出力回路304は第一薄膜トランジスターTN1(i,j)の電気的状態を増幅してLDOUT及びXLDOUTとして出力する。これらの回路の内で、検出回路310と出力回路304、第二処理回路362内の列選択トランジスターTN3(j)とTN4(j)とが薄膜トランジスターで形成される。本実施形態では、これらの他に第一選択回路351と第一処理回路352、第二選択回路361、もCMOS構成の(N型及びP型の)薄膜トランジスターで形成されたが、第一選択回路351と第一処理回路352、第二選択回路361、第二処理回路362の内の列選択トランジスターTN3(j)とTN4(j)以外の回路は外付けのシリコンICチップにて形成されても良い。
In addition, the
i行j列に位置する第一薄膜トランジスターTN1(i,j)と、第二薄膜トランジスターTN2とは差動トランジスター対をなし、互いに対称に配置される。即ち、両トランジスターのドレインを第一電源に接続し、電源に対して並列に配置されている。なお、第一電源は正電源Vddである。また、N型薄膜トランジスターのソースドレインは、両者を比較して電位の高い方がドレインになり、電位の低い方がソースとなる。図9では各薄膜トランジスターのソースドレインをそれぞれsとdとで記載してある。なお、第一薄膜トランジスターTN1(i,j)のゲートはi行目の行線R(i)に接続し、選択信号乃至は非選択信号が供給される。第二薄膜トランジスターTN2のゲートには基準信号Vrefが供給される。 The first thin film transistor TN1 (i, j) and the second thin film transistor TN2 positioned in the i row and j column form a differential transistor pair and are arranged symmetrically with each other. That is, the drains of both transistors are connected to the first power source and are arranged in parallel with the power source. The first power supply is a positive power supply Vdd . In addition, as for the source and drain of the N-type thin film transistor, the higher the potential becomes the drain, and the lower the potential becomes the source. In FIG. 9, the source and drain of each thin film transistor are indicated by s and d, respectively. Note that the gate of the first thin film transistor TN1 (i, j) is connected to the row line R (i) of the i-th row, and a selection signal or a non-selection signal is supplied. The reference signal V ref is supplied to the gate of the second thin film transistor TN2.
曲げセンサー300は、更に第五薄膜トランジスターTN5と第六薄膜トランジスターTN6とを備え、第五薄膜トランジスターTN5と第六薄膜トランジスターTN6とはカレントミラー対をなしている。カレントミラー対とは、両トランジスターのソースが共通に接続され、ゲートに同電位を印可する事で、飽和動作時(Vds>Vgs−Vth>0)に、両トランジスターのドレイン電位が多少異なっていても、同じ電流を通すトランジスター対である。
The bending
曲げセンサー300は、更に第七薄膜トランジスターTN7を備える。第七薄膜トランジスターTN7は電流源トランジスターである。電流源トランジスターとは、飽和動作し、ドレイン電位が多少変動しても常に一定電流を供給するトランジスターである。第五薄膜トランジスターTN5のソースと第六薄膜トランジスターTN6のソースとは、第七薄膜トランジスターTN7のドレインに接続し、第七薄膜トランジスターTN7のソースは第二電源に接続する。第二電源は負電源Vssである。第七薄膜トランジスターTN7のゲートには第一制御信号Cnt1が供給される。第五薄膜トランジスターTN5と第六薄膜トランジスターTN6とが常に等しい電流を通し、第七薄膜トランジスターTN7が一定電流を供給するので、第五薄膜トランジスターTN5も第六薄膜トランジスターTN6も常に同一電流(第七薄膜トランジスターTN7を通る電流の半分)を通す。
The bending
j列目に位置する第三薄膜トランジスターTN3(j)と第四薄膜トランジスターTN4(j)とは列選択トランジスターである。即ち、第三薄膜トランジスターTN3(j)は第一薄膜トランジスターTN1(i,j)と第五薄膜トランジスターTN5との間に配置され、第一薄膜トランジスターTN1(i,j)と第五薄膜トランジスターTN5とを電気的に接続可能としている。第三薄膜トランジスターTN3(j)のソースは第五薄膜トランジスターTN5のドレインに接続し、第三薄膜トランジスターTN3(j)のドレインは第一薄膜トランジスターTN1(i,j)のソースに接続する。その結果、j列目の列線C(j)に選択信号(高電位信号)が入ると、第一薄膜トランジスターTN1(i,j)と第五薄膜トランジスターTN5とは電気的に接続される。反対に列線C(j)に非選択信号(低電位信号)が入ると、第一薄膜トランジスターTN1(i,j)と第五薄膜トランジスターTN5とは電気的に絶縁される。同様に、第四薄膜トランジスターTN4(j)は第二薄膜トランジスターTN2と第六薄膜トランジスターTN6との間に配置され、第二薄膜トランジスターTN2と第六薄膜トランジスターTN6とを電気的に接続可能としている。第四薄膜トランジスターTN4(j)のソースは第六薄膜トランジスターTN6のドレインに接続し、第四薄膜トランジスターTN4(j)のドレインは第二薄膜トランジスターTN2のソースに接続する。その結果、列線C(j)に選択信号(高電位信号)が入ると、第二薄膜トランジスターTN2と第六薄膜トランジスターTN6とは電気的に接続される。又、列線C(j)に非選択信号(低電位信号)が入ると、第二薄膜トランジスターTN2と第六薄膜トランジスターTN6とは電気的に絶縁される。列線C(j)に供給される選択信号乃至は非選択信号は第二選択回路361からの出力を、必要に応じてレベルシフトし、レベルシフターからの出力はバッファーで補強されている。即ち、第三薄膜トランジスターTN3と第四薄膜トランジスターTN4とは第二選択回路361にて制御される。
The third thin film transistor TN3 (j) and the fourth thin film transistor TN4 (j) located in the jth column are column selection transistors. That is, the third thin film transistor TN3 (j) is disposed between the first thin film transistor TN1 (i, j) and the fifth thin film transistor TN5, and the first thin film transistor TN1 (i, j) and the fifth thin film transistor TN5. Can be electrically connected. The source of the third thin film transistor TN3 (j) is connected to the drain of the fifth thin film transistor TN5, and the drain of the third thin film transistor TN3 (j) is connected to the source of the first thin film transistor TN1 (i, j). As a result, when a selection signal (high potential signal) enters the j-th column line C (j), the first thin film transistor TN1 (i, j) and the fifth thin film transistor TN5 are electrically connected. Conversely, when a non-selection signal (low potential signal) enters the column line C (j), the first thin film transistor TN1 (i, j) and the fifth thin film transistor TN5 are electrically insulated. Similarly, the fourth thin film transistor TN4 (j) is disposed between the second thin film transistor TN2 and the sixth thin film transistor TN6, and can electrically connect the second thin film transistor TN2 and the sixth thin film transistor TN6. . The source of the fourth thin film transistor TN4 (j) is connected to the drain of the sixth thin film transistor TN6, and the drain of the fourth thin film transistor TN4 (j) is connected to the source of the second thin film transistor TN2. As a result, when the selection signal (high potential signal) is input to the column line C (j), the second thin film transistor TN2 and the sixth thin film transistor TN6 are electrically connected. Further, when a non-selection signal (low potential signal) enters the column line C (j), the second thin film transistor TN2 and the sixth thin film transistor TN6 are electrically insulated. The selection signal or non-selection signal supplied to the column line C (j) level-shifts the output from the
出力回路304からの検出結果は、第六薄膜トランジスターTN6のドレイン電位V6がLDOUTとして出力され、第五薄膜トランジスターTN5のドレイン電位V5がXLDOUTとして出力される。
Detection result from the
「計測方法」
次に、図10を参照して、曲げセンサー300を用いた計測方法を説明する。
"Measurement method"
Next, a measurement method using the bending
図10は、本実施形態に係る曲げセンサー300にて曲がり具合を計測する際に、回路を駆動させるタイミングチャートを説明する図である。
FIG. 10 is a diagram for explaining a timing chart for driving a circuit when the bending state is measured by the bending
図10において、まず、計測に先立ち、計測時のVrefの電位値を定める。前述の如く、曲げセンサー300は、非可撓部に位置し基準トランジスターである第二薄膜トランジスターTN2の電気特性と、可撓部に位置する複数の第一薄膜トランジスターTN1(i,j)の電気特性とがそれぞれ比較される事で、第一薄膜トランジスターTN1(i,j)の位置する部位の曲がり具合を検出する。一方で、薄膜トランジスターはトランジスター毎に電気特性が僅かに異なるのが一般である。これを補正する為に、検出回路310に配置された各トランジスターの変動を相殺すべく、Vrefの値を定める。具体的には曲げセンサー300を平らな面に設置し、検出回路310が平面となる様にする。この状態で各第一薄膜トランジスターTN1(i,j)を選択し(行線R(i)を選択信号電位H1とし、列線C(j)を選択信号電位H2とする)、LDOUT出力とXLDOUT出力とが等しくなる様に(V5=V6となる様に)第一薄膜トランジスターTN1(i,j)毎のVrefの値を定める。Vrefは行線R(i)に供給される選択信号電位H1の近い値となる。第一薄膜トランジスターTN1(i,j)を選択する際にVrefが取るべき選択電位をHrijとすると、これは、次式で表記される。
In FIG. 10, first, prior to measurement, the potential value of V ref at the time of measurement is determined. As described above, the bending
検出回路310が平坦時に、総ての第一薄膜トランジスターTN1(i,j)に対してV5=V6となる様にHrij(又はθij)を定め、まずこれを外部コントローラーに設けられて居る不揮発メモリーに記憶する。その後に検出回路310を対象物の表面に合わせ、表面の曲がり具合を計測する。
Upon
計測時には、外部コントローラーが第一選択回路351や第一処理回路352、第二選択回路361、第二処理回路362などに適当な信号や電源を供給し、その結果、各行線や列線、出力回路304には図10に示す、以下の様な信号が供給される。
At the time of measurement, the external controller supplies appropriate signals and power to the
行線R(1)からR(M)は一本ずつ交替に選択される。通常は1行目の行線R(1)から最終行のM行目の行線R(M)へと順番に選択して行く。行線には、選択持に選択信号電位(高電位)H1が供給され、非選択時には非選択信号電位(低電位)Lが供給される。非選択信号電位Lは負電源電位Vss乃至はVssに近い電位で、明らかに高電位よりも低い。例えばL=Vss=0V(接地電位)である。選択信号電位は、例えばH1=5.4Vである。 Row lines R (1) to R (M) are alternately selected one by one. Normally, selection is made in order from the first row line R (1) to the Mth row line R (M) of the last row. The row line is supplied with the selection signal potential (high potential) H 1 to the selected lifting, the non-selection signal voltage at the time of non-selection (low potential) L is supplied. The non-selection signal potential L is a potential close to the negative power supply potential V ss or V ss and is clearly lower than the high potential. For example, L = V ss = 0V (ground potential). The selection signal potential is, for example, H 1 = 5.4V.
一本の行線が選択されている期間に、列線(C(1)からC(N))が一本ずつ交替に選択される。通常は1列目の列線C(1)から最終列のN列目の列線C(N)へと順番に選択されて行く。列線には、選択持に選択信号電位(高電位)H2が供給され、非選択時には非選択信号電位(低電位)Lが供給される。非選択信号電位Lは負電源電位Vss乃至はVssに近い電位で、明らかに高電位よりも低い。例えばL=Vss=0V(接地電位)である。選択信号電位は、例えばH2=7.0Vである。 In a period in which one row line is selected, column lines (C (1) to C (N)) are alternately selected one by one. Normally, the selection is made in order from the first column line C (1) to the Nth column line C (N) of the last column. The column line is supplied with the selection signal potential (high potential) H 2 to select lifting, the non-selection signal voltage at the time of non-selection (low potential) L is supplied. The non-selection signal potential L is a potential close to the negative power supply potential V ss or V ss and is clearly lower than the high potential. For example, L = V ss = 0V (ground potential). The selection signal potential is, for example, H 2 = 7.0V.
この様にして複数の第一薄膜トランジスターTN1(i,j)から特定の一つが選択される。その際には、その選択された第一薄膜トランジスターTN1(i,j)に適する選択電位Hrijを不揮発メモリーより読み出して、Vrefとする。選択電位Hrijは第一薄膜トランジスターTN1(i,j)が平坦ならば出力電圧がV5=V6となる様に設定されているので、V5乃至はV6の値を読むと、選択された第一薄膜トランジスターTN1(i,j)部の曲がり具合が分かる。例えば、選択された部位が凸型に曲がっていると、LDOUT(V6)の電位は低くなり、XLDOUT(V5)の電位は高くなるので、V5−V6の値は正になる。反対に、選択された部位が凹型に曲がっていると、LDOUT(V6)の電位は高くなり、XLDOUT(V5)の電位は低くなるので、V5−V6の値は負になる。 In this way, a specific one is selected from the plurality of first thin film transistors TN1 (i, j). At that time, a selection potential H rij suitable for the selected first thin film transistor TN1 (i, j) is read from the nonvolatile memory and set to V ref . The selection potential H rij is set so that the output voltage is V 5 = V 6 if the first thin film transistor TN1 (i, j) is flat. Therefore, when the value of V 5 to V 6 is read, the selection potential H rij is selected. It can be seen how the first thin film transistor TN1 (i, j) is bent. For example, if the selected portion is bent in a convex shape, the potential of LDOUT (V 6 ) is lowered and the potential of XLDOUT (V 5 ) is raised, so the value of V 5 -V 6 is positive. On the other hand, when the selected portion is bent in a concave shape, the potential of LDOUT (V 6 ) becomes high and the potential of XLDOUT (V 5 ) becomes low, so the value of V 5 -V 6 becomes negative.
「使用方法」
曲げセンサー300を使用する際には、準備期間と計測期間とを設けても良い。準備期間とは計測期間に備えて低頻度で計測を繰り返している期間で有る。計測期間には、曲げセンサー300は高頻度で計測を繰り返している。本実施形態では、画像記憶期間を準備期間とし、画像書き換え期間の直前を計測期間とする。
"how to use"
When using the bending
準備期間にも計測期間にも、前述の「計測方法」の章に記載した方法で曲げセンサーは計測動作を行っているが、その計測頻度が異なる。準備期間では単位時間内に行われる計測回数が少なく、計測期間ではこれが多い。m行n列に配置された計測セル(i行j列の計測セルにはTN1(i,j)が配置されている)の総てを選択して計測する期間をフレーム期間とし、一つのフレーム期間から次のフレーム期間までの時間をスタンバイ期間とすると、計測頻度はフレーム期間とスタンバイ期間との和の逆数(1/(フレーム期間+スタンバイ期間))となる。即ち、計測期間に於ける計測頻度を、準備期間に於ける計測頻度よりも大きくする。一例としては、計測期間ではスタンバイ期間をゼロとし、フレーム周波数(フレーム期間の逆数)と計測頻度とを一致させる。一方で、準備期間に於けるスタンバイ期間は数ミリ秒以上の比較的長時間とし(例えば1秒)、準備期間に於ける計測頻度をスタンバイ期間の逆数にほぼ一致させる。 During the preparation period and the measurement period, the bending sensor performs the measurement operation according to the method described in the “Measurement Method” section above, but the measurement frequency is different. In the preparation period, the number of measurements performed within a unit time is small, and this is large in the measurement period. A period for selecting and measuring all the measurement cells arranged in m rows and n columns (TN1 (i, j) is arranged in the measurement cell in i row and j column) is defined as one frame. When the time from one period to the next frame period is the standby period, the measurement frequency is the reciprocal of the sum of the frame period and the standby period (1 / (frame period + standby period)). That is, the measurement frequency in the measurement period is made larger than the measurement frequency in the preparation period. As an example, in the measurement period, the standby period is set to zero, and the frame frequency (reciprocal of the frame period) and the measurement frequency are matched. On the other hand, the standby period in the preparation period is a relatively long time of several milliseconds or more (for example, 1 second), and the measurement frequency in the preparation period is made to substantially coincide with the reciprocal of the standby period.
この様な準備期間と計測期間とを設ける事に依り、準備期間に於いては消費電力を低減でき、計測期間に於いては時間分解能を最大にする事ができる。なお、ここでは準備期間でも計測期間でもフレーム期間を同一とし、スタンバイ期間を変えたが、これに限らず、フレーム期間を準備期間と計測期間とで変えても構わない。即ち、計測期間に於けるクロック周波数の方を準備期間のクロック周波数よりも高くして、計測期間に於ける計測頻度を高くしても良い。 By providing such a preparation period and a measurement period, power consumption can be reduced during the preparation period, and time resolution can be maximized during the measurement period. Here, the frame period is the same in both the preparation period and the measurement period, and the standby period is changed. However, the present invention is not limited to this, and the frame period may be changed between the preparation period and the measurement period. That is, the measurement frequency in the measurement period may be increased by setting the clock frequency in the measurement period higher than the clock frequency in the preparation period.
「トランジスターサイズ及び駆動条件」
次に、図9を参照して、高感度で高性能な計測を実現する為の条件を示す。以下、第一薄膜トランジスターTN1(i,j)をTN1と略称する。第二薄膜トランジスターTN2から第七薄膜トランジスターTN7も同様に略す。又、HrijやθijもHrやθと略す。なお、TN3のドレイン電位をV3で表し、TN4のドレイン電位をV4、TN7のドレイン電位をV7、で表す。
"Transistor size and driving conditions"
Next, with reference to FIG. 9, conditions for realizing high-sensitivity and high-performance measurement will be described. Hereinafter, the first thin film transistor TN1 (i, j) is abbreviated as TN1. Similarly, the second thin film transistor TN2 to the seventh thin film transistor TN7 are also abbreviated. H rij and θ ij are also abbreviated as H r and θ. Note that represents a drain potential of TN3 at V 3, represented by 7, V the drain potential of V 4, TN7 the drain potential of TN4.
TN1とTN2とは差動入力対であるので、飽和動作などの非線型動作が望ましい。TN3とTN4は列選択トランジスターで、出力電位範囲を広くする視点から、線型動作が望ましい。従って、TN3とTN4とに関しては、Vdsは出来る限り小さく、V3≒V5やV4≒V6となるのが望ましい。TN5とTN6とはカレントミラー対で飽和動作でなければならない。又、TN7は電流源トランジスターなので、矢張り飽和動作でなければならない。 Since TN1 and TN2 are differential input pairs, nonlinear operation such as saturation operation is desirable. TN3 and TN4 are column selection transistors, and linear operation is desirable from the viewpoint of widening the output potential range. Thus, for the TN3 and TN4, V ds unless small, V 3 ≒ V 5 and V 4 become ≒ V 6 desirably possible. TN5 and TN6 must be in saturation with the current mirror pair. Further, since TN7 is a current source transistor, it must be operated in an arrow-saturated manner.
まず、トランジスターの電流式を表現するのに数式3の記号を用いる。
First, the symbol of
ここでWはトランジスターチャンネル形成領域の幅、Lはトランジスターチャンネル形成領域の長さ、Coxは単位面積当たりのゲート絶縁膜容量、μは移動度である。すると、飽和特性の近似式は数式4で表される。
Here, W is the width of the transistor channel formation region, L is the length of the transistor channel formation region, C ox is the gate insulating film capacitance per unit area, and μ is the mobility. Then, the approximate expression of the saturation characteristic is expressed by
又、線型特性の近似式は数式5で表される。
Further, the approximate expression of the linear characteristic is expressed by
本実施形態では薄膜トランジスターのしきい値電圧をVthで表し、薄膜トランジスター間のVth変動は僅かであると近似する。即ち、TN1からTN7のVthは総て等しいと近似する。又、Vthは正であるとし、全体の電流(TN7の電流)を2Iとする。まず、TN1からTN7のZをZ1からZ7で表し、これらを数式6の関係とする。 In this embodiment, the threshold voltage of the thin film transistor is represented by Vth , and it is approximated that the Vth variation between the thin film transistors is slight. That is, it is approximated that V th of TN1 to TN7 are all equal. Further, it is assumed that Vth is positive and the entire current (current of TN7) is 2I. First, represent the Z from TN1 TN7 from Z 1 in Z 7, these are the relationship in Equation 6.
数式6が満たされていると、曲げによるTN1の電流変化をゲート電位の変化と見なした際に、TN1の見なしゲート電位とVrefとの差は線型増幅されて出力される。以下、各トランジスターに求められる駆動条件を検討する。 When Expression 6 is satisfied, when a change in the current of TN1 due to bending is regarded as a change in the gate potential, the difference between the assumed gate potential of TN1 and Vref is linearly amplified and output. Hereinafter, driving conditions required for each transistor will be examined.
(1)TN1は飽和動作が望ましい。従って、数式7と数式8で表される飽和条件が満たされるのが望ましい。
(1) TN1 is preferably saturated. Therefore, it is desirable that the saturation conditions represented by Expression 7 and
その結果、TN1のドレイン電流は次式となる。 As a result, the drain current of TN1 is given by
(2)TN2は飽和動作が望ましい。従って、数式10と数式11とで表される飽和条件が満たされるのが望ましい。
(2) Saturation operation is desirable for TN2. Therefore, it is desirable that the saturation condition represented by
その結果、TN2のドレイン電流は次式となる。 As a result, the drain current of TN2 is as follows.
(3)TN3は線型動作が好ましい。従って、数式13で表される線型条件が満たされるのが望ましい。 (3) TN3 is preferably linear. Therefore, it is desirable that the linear condition expressed by Equation 13 is satisfied.
その結果、TN3のドレイン電流は次式となる。 As a result, the drain current of TN3 is as follows.
(4)TN4は線型動作が好ましい。従って、数式15で表される線型条件が満たされるのが望ましい。 (4) TN4 is preferably linear. Therefore, it is desirable that the linear condition expressed by Equation 15 is satisfied.
その結果、TN4のドレイン電流は次式となる。 As a result, the drain current of TN4 is given by
(5)TN5は飽和動作するのが望ましい。従って、数式17で表される飽和条件が満たされるのが望ましい。 (5) It is desirable that TN5 operates in saturation. Therefore, it is desirable that the saturation condition expressed by Equation 17 is satisfied.
その結果、TN5のドレイン電流は次式となる。 As a result, the drain current of TN5 is as follows.
(6)TN6は飽和動作するのが望ましい。従って、数式19と数式20とで表される飽和条件が満たされるのが望ましい。
(6) It is desirable that TN6 operates in saturation. Therefore, it is desirable that the saturation condition expressed by Equation 19 and
その結果、TN6のドレイン電流は次式となる。 As a result, the drain current of TN6 is as follows.
(7)TN7は飽和動作するのが望ましい従って、数式22で表される飽和条件が満たされるのが望ましい。
(7) It is desirable for TN7 to perform a saturation operation. Therefore, it is desirable that the saturation condition expressed by
その結果、TN7のドレイン電流は次式となる。 As a result, the drain current of TN7 is as follows.
ここで、数式22を満たす為に、数式24とする。
Here, in order to satisfy
δは例えば0.1V程度で、容易に飽和条件を満たすには1V程度未満が理想である。 For example, δ is about 0.1 V, and ideally less than about 1 V in order to easily satisfy the saturation condition.
次に数式13と数式15を満たす為に、数式25とする。 Next, in order to satisfy Expressions 13 and 15, Expression 25 is used.
これにより、少なくとも数式26と数式27とが満たされる様になる。
As a result, at
TN7に関する数式23と、TN4に関する数式16とから、次式が得られる。
From
この数式28に数式24と数式25とを適応すると、次の様になる。
Applying
数式29の右辺に関しては、数式30を考慮する。
For the right side of
ここで数式31とする。
Here,
こうすれば、数式32が得られる。 In this way, Expression 32 is obtained.
即ち、TN4はゲート電圧がVth+1V以上ならば、線型動作する。更に、TN4での電位降下を確実に0.1V未満と小さくし、TN4を線型動作させる為には、概ね次式が満たされれば良い。 That is, TN4 operates linearly when the gate voltage is V th +1 V or higher. Furthermore, in order to reliably reduce the potential drop at TN4 to less than 0.1 V and to operate TN4 in a linear manner, the following expression should be satisfied.
数式33は数式34と変形される。 Equation 33 is transformed to Equation 34.
この場合、数式35の関係が得られる。 In this case, the relationship of Formula 35 is obtained.
即ち、明らかに線型条件(数式15)は満たされる。 That is, the linear condition (Formula 15) is clearly satisfied.
次に、総ての望ましい条件を満たす様に構成を定める。TN7に関する数式23とTN6に関する数式21に対して、数式36とする。 Next, the configuration is determined to satisfy all desirable conditions. Equation (36) is obtained with respect to Equation (23) relating to TN7 and Equation (21) relating to TN6.
こうすると、数式21と数式23とから数式37が得られる。
In this way, Expression 37 is obtained from
次にTN1に関する数式9とTN5に関する数式18とに対して、数式38とする。 Next, Equation 38 is given to Equation 9 relating to TN1 and Equation 18 relating to TN5.
こうすると、数式39が得られる。 In this way, Equation 39 is obtained.
TN7とTN4の議論(数式28から数式35までの議論)により、数式40と数式41で表される関係になっている。
Based on the discussion of TN7 and TN4 (discussions from
数式39に数式41を代入し、数式37と連立させると、数式42と数式43の解が得られる。 By substituting Equation 41 into Equation 39 and simultaneously with Equation 37, the solutions of Equation 42 and Equation 43 are obtained.
TN2に関する数式12とTN6に関する数式21とからは、数式44が得られる。
From Equation 12 regarding TN2 and
数式44に数式37と数式40とを代入すると、数式45が得られる。
Substituting Equation 37 and
以下、高感度で高性能な測定を実現する為に、満たされる事が望ましい各条件を如何に満たすかを示す。 The following shows how to satisfy each of the conditions that should be satisfied in order to realize high-sensitivity and high-performance measurement.
好適条件としての数式7: 数式41と数式42とから数式7は、数式46が得られる。 Equation 7 as a preferred condition: Equation 7 is obtained from Equation 41 and Equation 42.
好適条件としての数式10: 数式40と数式44とから数式10は数式46となる。
好適条件としての数式8: 数式8は、Vthが正なので、数式47が成り立てば、確実に満たされる。
好適条件としての数式11: 数式11は、Vthが正なので、数式48が成り立てば、確実に満たされる。 Formula 11 as a preferred condition: Formula V is positively satisfied if Formula 48 holds because V th is positive.
好適条件としての数式13と数式15: 数式13と数式15とは、数式24と数式34とで満たされる。
Formula 13 and Formula 15 as preferred conditions: Formula 13 and Formula 15 are satisfied by
好適条件としての数式17: 数式17は、数式42と数式43とから、数式46となる。 Formula 17 as a preferred condition: Formula 17 is expressed by Formula 46 from Formula 42 and Formula 43.
好適条件としての数式19: 数式19は、数式42と数式45とから、数式49となる。 Formula 19 as a preferred condition: Formula 19 is expressed by Formula 49 from Formula 42 and Formula 45.
ここで、数式50とする。
Here,
こうすると、好適条件としての数式19は、数式51と記載し直される。 In this way, Equation 19 as the preferred condition is rewritten as Equation 51.
好適条件としての数式22: 数式24から数式22は、数式52となる。
これに数式43を適応すると、数式22は、数式53となる。
When Formula 43 is applied to this,
数式24により、これは、数式54を意味する。
By
今、数式55の関係とする。 Now, the relationship of Equation 55 is assumed.
すると、数式43と数式42とから、数式56が得られる。 Then, the mathematical formula 56 is obtained from the mathematical formula 43 and the mathematical formula 42.
即ち、TN1とTN5、TN7にはほぼ均等なドレイン電圧が印可される。同様にTN2、TN6、TN7にもほぼ均等なドレイン電圧が掛かる。なお、この際に数式24と数式55とにより、数式57の関係となる。
That is, substantially equal drain voltages are applied to TN1, TN5, and TN7. Similarly, substantially equal drain voltages are applied to TN2, TN6, and TN7. At this time, the relation of Expression 57 is established by
纏めると、電位関係としては、数式55と、数式24,数式25、数式57、数式50、数式51とを満たす様にする。一例としては、Vth=1.5Vとして、δ=0.3V、γ=0.1Vとし、Vdd=5.4V、H1=5.4V、H2=7V、H3=1.8V、Hr=5.4±θV、0≦θ<1.5Vとする。
In summary, the potential relationship is such that the formula 55, the
トランジスターサイズに関しては、数式6と数式34、数式36、数式38から数式58とする。 Regarding the transistor size, Expression 6 and Expression 34, Expression 36, Expression 38 to Expression 58 are used.
この様な電気関係とトランジスターサイズとを採用する事で、高感度で正確な計測が実現する。 By adopting such electrical relationship and transistor size, highly sensitive and accurate measurement is realized.
以上説明したように、曲げセンサー300によれば、表示部3の曲がり具合を高い精度で検出することができる。よって、コントローラー10は、曲げセンサー300によって検出された曲がり具合に応じて、駆動部を高い精度で制御することができる。したがって、本実施形態に係る電気泳動表示装置1によれば、表示部3の曲がり具合によらず、高品位な表示をより確実に行うことが可能となる。
As described above, according to the bending
本実施形態では特に、第一薄膜トランジスターTN1(i,j)は、複数の画素20の各々に設けられており、画素トランジスター24と同一工程によって形成されている。よって、第一薄膜トランジスターTN1(i,j)と画素トランジスター24とは互いにほとんど或いは完全に同じ電気的特性を有する。したがって、曲げセンサー300によって、より高い精度で、表示部3の曲がり具合を検出することが可能となる。これにより、表示部3の曲がり具合によらず、高品位な表示をより確実に行うことが可能となる。
In the present embodiment, in particular, the first thin film transistor TN1 (i, j) is provided in each of the plurality of
<電子機器>
次に、前述した電気泳動表示装置を適用した電子機器について、図11及び図12を参照して説明する。以下では、前述した電気泳動表示装置を電子ペーパー及び電子ノートに適用した場合を例にとる。
<Electronic equipment>
Next, electronic devices to which the above-described electrophoretic display device is applied will be described with reference to FIGS. Below, the case where the electrophoretic display device described above is applied to electronic paper and electronic notebook is taken as an example.
図11は、電子ペーパー1400の構成を示す斜視図である。
FIG. 11 is a perspective view illustrating a configuration of the
図11に示すように、電子ペーパー1400は、前述した実施形態に係る電気泳動表示装置を表示部1401として備えている。電子ペーパー1400は可撓性を有し、従来の紙と同様の質感及び柔軟性を有する書き換え可能なシートからなる本体1402を備えて構成されている。
As shown in FIG. 11, the
図12は、電子ノート1500の構成を示す斜視図である。
FIG. 12 is a perspective view illustrating a configuration of the
図12に示すように、電子ノート1500は、図11で示した電子ペーパー1400が複数枚束ねられ、カバー1501に挟まれているものである。カバー1501は、例えば外部の装置から送られる表示データを入力するための表示データ入力手段(図示せず)を備える。これにより、その表示データに応じて、電子ペーパーが束ねられた状態のまま、表示内容の変更や更新を行うことができる。
As shown in FIG. 12, an
前述した電子ペーパー1400及び電子ノート1500は、前述した実施形態に係る電気泳動表示装置を備えるので、消費電力が小さく、高品質な画像表示を行うことが可能である。
Since the
なお、これらの他に、腕時計、携帯電話、携帯用オーディオ機器などの電子機器の表示部に、前述した本実施形態に係る電気泳動表示装置を適用することができる。 In addition to these, the electrophoretic display device according to the present embodiment described above can be applied to a display unit of an electronic device such as a wristwatch, a mobile phone, or a portable audio device.
なお、本発明は、電気泳動表示装置のほか、電子粉流体が用いられた表示装置にも適用することが可能である。 In addition to the electrophoretic display device, the present invention can also be applied to a display device using an electronic powder fluid.
本発明は、前述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, electronic devices are also included in the technical scope of the present invention.
3…表示部、10…コントローラー、20…画素、21…画素電極、22…対向電極、24…画素トランジスター、28…素子基板、29…対向基板、40…走査線、50…データ線、60…走査線駆動回路、70…データ線駆動回路、82…白色粒子、83…黒色粒子、220…共通電位供給回路、300…曲げセンサー、310…検出回路、321…非可撓領域、322…可撓領域、TN1…第一薄膜トランジスター、TN2…第2薄膜トランジスター、900…ルックアップテーブル。
DESCRIPTION OF
Claims (9)
前記表示部に前記画素毎に設けられた画素電極と、
前記表示部に前記画素毎に設けられ、前記画素電極に電気的に接続された画素回路と、
前記画素回路を駆動する駆動部と、
前記表示部の曲がり具合を検出する検出部と、
前記検出された曲がり具合に応じて、前記表示部の曲がりによる前記画素回路の電気的特性の変化を補償するように、前記駆動部を制御する制御部と
を備えることを特徴とする電気光学装置。 An electro-optical device comprising a plurality of pixels and a flexible display unit,
A pixel electrode provided for each of the pixels in the display unit;
A pixel circuit provided in the display unit for each pixel and electrically connected to the pixel electrode;
A drive unit for driving the pixel circuit;
A detection unit for detecting the degree of bending of the display unit;
An electro-optical device comprising: a control unit that controls the driving unit so as to compensate for a change in electrical characteristics of the pixel circuit due to the bending of the display unit according to the detected bending state. .
前記制御部は、前記表示部の曲がりによる前記画素トランジスターの電気特性の変化を補償するように、前記駆動部を制御する
ことを特徴とする請求項1又は2に記載の電気光学装置。 The pixel circuit includes a pixel transistor,
The electro-optical device according to claim 1, wherein the control unit controls the driving unit so as to compensate for a change in electrical characteristics of the pixel transistor due to bending of the display unit.
前記表示部は、前記可撓領域に形成され、
前記検出部は、差動トランジスター対をなす、前記可撓領域に形成された第1トランジスターと前記非可撓領域に形成された第2トランジスターとを有する
ことを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。 Comprising a substrate having a flexible region and a non-flexible region;
The display unit is formed in the flexible region,
The detection unit includes a first transistor formed in the flexible region and a second transistor formed in the non-flexible region, which form a differential transistor pair. The electro-optical device according to any one of the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011088105A JP5779950B2 (en) | 2011-04-12 | 2011-04-12 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011088105A JP5779950B2 (en) | 2011-04-12 | 2011-04-12 | Electro-optical device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012220820A true JP2012220820A (en) | 2012-11-12 |
JP5779950B2 JP5779950B2 (en) | 2015-09-16 |
Family
ID=47272367
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011088105A Expired - Fee Related JP5779950B2 (en) | 2011-04-12 | 2011-04-12 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5779950B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015169684A (en) * | 2014-03-05 | 2015-09-28 | カシオ計算機株式会社 | image display device, image display method, and program |
CN106355995A (en) * | 2016-09-23 | 2017-01-25 | 友达光电股份有限公司 | flexible display |
JPWO2017094604A1 (en) * | 2015-12-02 | 2018-08-02 | シャープ株式会社 | Flexible display device |
CN114326193A (en) * | 2021-12-30 | 2022-04-12 | 惠科股份有限公司 | Flexible color film substrate, display panel, display device and electronic equipment |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007506144A (en) * | 2003-09-23 | 2007-03-15 | イグニス イノベーション インコーポレーテッド | Pixel driver circuit |
JP2007537476A (en) * | 2004-05-11 | 2007-12-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Display device |
-
2011
- 2011-04-12 JP JP2011088105A patent/JP5779950B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007506144A (en) * | 2003-09-23 | 2007-03-15 | イグニス イノベーション インコーポレーテッド | Pixel driver circuit |
JP2007537476A (en) * | 2004-05-11 | 2007-12-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Display device |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015169684A (en) * | 2014-03-05 | 2015-09-28 | カシオ計算機株式会社 | image display device, image display method, and program |
JPWO2017094604A1 (en) * | 2015-12-02 | 2018-08-02 | シャープ株式会社 | Flexible display device |
CN106355995A (en) * | 2016-09-23 | 2017-01-25 | 友达光电股份有限公司 | flexible display |
CN106355995B (en) * | 2016-09-23 | 2019-01-22 | 友达光电股份有限公司 | Flexible display |
CN114326193A (en) * | 2021-12-30 | 2022-04-12 | 惠科股份有限公司 | Flexible color film substrate, display panel, display device and electronic equipment |
CN114326193B (en) * | 2021-12-30 | 2024-01-26 | 惠科股份有限公司 | Flexible color film substrate, display panel, display device and electronic equipment |
Also Published As
Publication number | Publication date |
---|---|
JP5779950B2 (en) | 2015-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4718859B2 (en) | Electrophoresis apparatus, driving method thereof, and electronic apparatus | |
KR101366924B1 (en) | Electrophoresis display device, method of driving electrophoresis display device, and electronic apparatus | |
JP4407699B2 (en) | Display device and electronic paper | |
US8624831B2 (en) | Electrophoretic display device and method of driving same | |
JP4793754B2 (en) | Electrophoretic display device, electronic apparatus, driving method of electrophoretic display device, and controller | |
EP2504830B1 (en) | Display systems | |
KR20090082134A (en) | Electrophoretic display device, method of driving the same, and electronic apparatus | |
TW200816157A (en) | Display panel | |
JP5338613B2 (en) | Electrophoretic display device | |
US8284156B2 (en) | Electrophoretic display device employing organic thin film transistors, driving method for driving circuits of the electrophoretic display device, and electronic apparatus including the electrophoretic display device | |
JP5779950B2 (en) | Electro-optical device and electronic apparatus | |
US20120262499A1 (en) | Control method for electro-optical device, control device for electro-optical device, electro-optical device and electronic apparatus | |
JP5375007B2 (en) | Matrix device drive circuit, matrix device, image display device, electrophoretic display device, and electronic apparatus | |
JP2007017547A (en) | Driving method of electrophoresis display | |
JP5750952B2 (en) | Electro-optical device, driving method of electro-optical device, control device for electro-optical device, and electronic apparatus | |
JP5115830B2 (en) | Electrophoretic display device, controller, and electronic device | |
JP6710936B2 (en) | Electrophoretic display device and driving method thereof | |
JP2011075999A (en) | Electrophoretic display device, method of driving the same, and electronic device | |
US11580919B2 (en) | Driving method of display device | |
JP6146425B2 (en) | Electro-optical device, driving method of electro-optical device, and electronic apparatus | |
JP2012173141A (en) | Bend sensor | |
JP5024461B2 (en) | Electrophoretic display device, electronic apparatus, driving method of electrophoretic display device, and controller | |
JP2012220917A (en) | Control method of electro-optic device, control device of electro-optic device, electro-optic device, and electronic apparatus | |
JP5115831B2 (en) | Electrophoretic display device, controller, and electronic device | |
JP2013182116A (en) | Controller for electro-optical device, control method electro-optical device, electro-optical device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140331 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150629 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5779950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |