JP2012220723A - Display panel, display device, and electronic appliance - Google Patents

Display panel, display device, and electronic appliance Download PDF

Info

Publication number
JP2012220723A
JP2012220723A JP2011086433A JP2011086433A JP2012220723A JP 2012220723 A JP2012220723 A JP 2012220723A JP 2011086433 A JP2011086433 A JP 2011086433A JP 2011086433 A JP2011086433 A JP 2011086433A JP 2012220723 A JP2012220723 A JP 2012220723A
Authority
JP
Japan
Prior art keywords
transistor
voltage
storage capacitor
light
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011086433A
Other languages
Japanese (ja)
Other versions
JP5737570B2 (en
JP2012220723A5 (en
Inventor
Keisuke Omoto
啓介 尾本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011086433A priority Critical patent/JP5737570B2/en
Publication of JP2012220723A publication Critical patent/JP2012220723A/en
Publication of JP2012220723A5 publication Critical patent/JP2012220723A5/ja
Application granted granted Critical
Publication of JP5737570B2 publication Critical patent/JP5737570B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a display panel capable of changing the display luminance depending on the luminance of external light at low-cost and on a simple system, and provide a display device and an electronic appliance including the display panel.SOLUTION: An organic EL element 11 and a pixel circuit 12 for driving the organic EL element 11 are provided for each subpixel 13. The pixel circuit 12 includes a holding capacitor Cs, a writing transistor Tws writing voltage corresponding to an image signal in the holding capacitor Cs, and a driving transistor Tdr driving the organic EL element 11 based on the voltage of the holding capacitor Cs. The pixel circuit 12 further includes a transistor Tr1 feeding back the voltage corresponding to the level of the luminance of external light to gate voltage of the driving transistor Tdr.

Description

本発明は、有機EL(electro luminescence)素子を備えた表示パネルならびにそれを備えた表示装置および電子機器に関する。   The present invention relates to a display panel including an organic EL (electro luminescence) element, a display device including the display panel, and an electronic apparatus.

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL素子を用いた表示装置が開発され、商品化が進められている(例えば、特許文献1参照)。有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。   In recent years, in the field of display devices that perform image display, display devices using current-driven optical elements, such as organic EL elements, whose light emission luminance changes according to the value of a flowing current have been developed as light-emitting elements of pixels. (See, for example, Patent Document 1). Unlike a liquid crystal element or the like, the organic EL element is a self-luminous element. Therefore, a display device (organic EL display device) using an organic EL element does not require a light source (backlight), and thus has higher image visibility and lower power consumption than a liquid crystal display device that requires a light source. And the response speed of the element is fast.

有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。   In the organic EL display device, similarly to the liquid crystal display device, there are a simple (passive) matrix method and an active matrix method as its driving method. Although the former has a simple structure, there is a problem that it is difficult to realize a large-sized and high-definition display device. For this reason, active matrix systems are currently being actively developed. In this method, a current flowing through a light emitting element arranged for each pixel is controlled by an active element (typically a thin film transistor (TFT)) provided in a drive circuit provided for each light emitting element.

ところで、一般的に、有機EL表示装置では、強い外光下での視認性があまりよくない。強い外光下で視認性をよくするためには、有機EL素子の発光輝度を大きくすることが必要となる。しかし、従来の有機EL表示装置には、外光を検出してフィードバックする機能がない。そのため、例えば、パネル外部に外光輝度センサを設け、その輝度に応じて映像信号を変化させ、輝度を変化させることが考えられる。   By the way, in general, in an organic EL display device, visibility under strong external light is not so good. In order to improve the visibility under strong external light, it is necessary to increase the light emission luminance of the organic EL element. However, the conventional organic EL display device does not have a function of detecting and feeding back external light. Therefore, for example, it is conceivable that an external light luminance sensor is provided outside the panel, and the video signal is changed according to the luminance to change the luminance.

特開2008−083272号公報JP 2008-083272 A

しかし、そのようにした場合には、システムが複雑になるだけでなく、製造コストも上昇してしまうという問題があった。   However, in such a case, there is a problem that not only the system becomes complicated, but also the manufacturing cost increases.

本発明はかかる問題点に鑑みてなされたものであり、その目的は、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることの可能な表示パネルならびにそれを備えた表示装置および電子機器を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a display panel capable of changing the display luminance in accordance with the external light luminance with a low-cost and simple system, and a display including the display panel. It is to provide an apparatus and an electronic device.

本発明による表示パネルは、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに備えたものである。画素回路は、保持容量と、映像信号に対応する電圧を保持容量に書き込む第1トランジスタと、保持容量の電圧に基づいて自発光素子を駆動する第2トランジスタとを有している。この画素回路は、さらに、外光の輝度の大きさに応じた電圧を第2トランジスタのゲート電圧にフィードバックするようになっている。   The display panel according to the present invention includes a self-light emitting element and a pixel circuit for driving the self-light emitting element for each pixel. The pixel circuit includes a storage capacitor, a first transistor that writes a voltage corresponding to the video signal to the storage capacitor, and a second transistor that drives the self-luminous element based on the voltage of the storage capacitor. The pixel circuit further feeds back a voltage corresponding to the intensity of the external light to the gate voltage of the second transistor.

本発明による表示装置は、自発光素子と、自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、画素回路を駆動する駆動回路とを備えたものである。この表示装置に含まれる表示パネルは、上記の表示パネルと同一の構成要素を有している。本発明による電子機器は、上記の表示装置を備えたものである。   A display device according to the present invention includes a display panel having a self-light-emitting element, a pixel circuit for driving the self-light-emitting element for each pixel, and a drive circuit for driving the pixel circuit. The display panel included in this display device has the same components as the above display panel. An electronic apparatus according to the present invention includes the above display device.

本発明による表示パネル、表示装置および電子機器では、外光の輝度の大きさに応じた電圧が第2トランジスタのゲート電圧にフィードバックされる。これにより、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなる。   In the display panel, the display device, and the electronic apparatus according to the present invention, a voltage corresponding to the magnitude of the brightness of external light is fed back to the gate voltage of the second transistor. As a result, when the pixels are driven based on the same video signal, the luminance difference between the pixels having a relatively high light emission efficiency and the pixels having a relatively low light emission efficiency is reduced.

本発明において、画素回路は、外光の入射する位置に配置された第3トランジスタを有していてもよい。この場合に、画素回路は、第3トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、保持容量に電荷をチャージするようになっている。また、画素回路が第3トランジスタを有している場合に、第3トランジスタは、例えば、第2トランジスタのゲート電圧よりも高い電圧が印加される配線と、保持容量との間に挿入されている。このとき、第3トランジスタのゲートは、例えば、第1保持容量に電気的に接続されている。   In the present invention, the pixel circuit may include a third transistor arranged at a position where external light is incident. In this case, the pixel circuit charges the storage capacitor with a leak current according to the brightness of the external light incident on the third transistor. In addition, when the pixel circuit includes the third transistor, the third transistor is inserted between, for example, a wiring to which a voltage higher than the gate voltage of the second transistor is applied and the storage capacitor. . At this time, the gate of the third transistor is electrically connected to the first storage capacitor, for example.

また、本発明において、表示パネルが、1または複数画素行ごとに各画素の自発光素子に接続された配線をさらに備えていてもよい。この場合には、駆動回路が、例えば、第1トランジスタによって保持容量に書き込まれる電圧よりも常に低くなるような電圧を、自発光素子が発光している間、配線に印加するようになっている。   In the present invention, the display panel may further include a wiring connected to the self-light emitting element of each pixel for each one or a plurality of pixel rows. In this case, for example, the driving circuit applies a voltage that is always lower than the voltage written in the storage capacitor by the first transistor to the wiring while the light emitting element emits light. .

本発明による表示パネル、表示装置および電子機器によれば、同一の映像信号に基づいて画素が駆動されているときに、発光効率の相対的に高い画素と、発光効率の相対的に低い画素との輝度差が小さくなるようにしたので、焼き付きを低減することができる。   According to the display panel, the display device, and the electronic apparatus according to the present invention, when the pixels are driven based on the same video signal, the pixels with relatively high luminous efficiency and the pixels with relatively low luminous efficiency Since the difference in luminance is made small, the burn-in can be reduced.

第1の実施の形態に係る表示装置の概略図である。1 is a schematic diagram of a display device according to a first embodiment. 図1のサブピクセルの回路図である。FIG. 2 is a circuit diagram of a subpixel in FIG. 1. 図1のサブピクセルのレイアウト図である。FIG. 2 is a layout diagram of subpixels in FIG. 1. 図1のサブピクセルの断面図である。It is sectional drawing of the sub pixel of FIG. 図2のサブピクセルの動作の一例を表す波形図である。FIG. 3 is a waveform diagram illustrating an example of an operation of a subpixel in FIG. 2. EL光の強さの違いによるリーク電流量について説明するための波形図である。It is a wave form diagram for demonstrating the amount of leak currents by the difference in the intensity of EL light. EL光の強さに応じた電圧がゲートにフィードバックされている様子を表す波形図である。It is a wave form diagram showing a mode that the voltage according to the intensity of EL light is fed back to the gate. 第2の実施の形態に係る表示装置内のサブピクセルのレイアウト図である。FIG. 6 is a layout diagram of subpixels in a display device according to a second embodiment. 図8のサブピクセルの断面図である。It is sectional drawing of the sub pixel of FIG. 図2のサブピクセルの一変形例の回路図である。FIG. 3 is a circuit diagram of a modification of the subpixel of FIG. 2. 図3のサブピクセルの一変形例を表すレイアウト図である。FIG. 4 is a layout diagram illustrating a modified example of the subpixel of FIG. 3. 図11のサブピクセルの断面図である。It is sectional drawing of the sub pixel of FIG. 図8のサブピクセルの一変形例を表すレイアウト図である。FIG. 9 is a layout diagram illustrating a modification of the sub-pixel in FIG. 8. 図13のサブピクセルの断面図である。It is sectional drawing of the sub pixel of FIG. 図10のサブピクセルの動作の一例を表す波形図である。FIG. 11 is a waveform diagram illustrating an example of the operation of the sub-pixel in FIG. 10. 上記各実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of each said embodiment. 上記実施の形態の表示装置の適用例1の外観を表す斜視図である。It is a perspective view showing the external appearance of the application example 1 of the display apparatus of the said embodiment. (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。(A) is a perspective view showing the external appearance seen from the front side of the application example 2, (B) is a perspective view showing the external appearance seen from the back side. 適用例3の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例4の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 4. FIG. (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。(A) is a front view of the application example 5 in an open state, (B) is a side view thereof, (C) is a front view in a closed state, (D) is a left side view, and (E) is a right side view, (F) is a top view and (G) is a bottom view.

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

1.第1の実施の形態
外光が照射されるトランジスタが
書込トランジスタとは別個に設けられている例
表示パネルがボトムエミッション構造となっている例
2.第2の実施の形態
外光が照射されるトランジスタが
書込トランジスタとは別個に設けられている例
表示パネルがトップエミッション構造となっている例
3.変形例
外光が照射されるトランジスタが書込トランジスタである例
4.モジュールおよび適用例
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments for carrying out the invention will be described in detail with reference to the drawings. The description will be given in the following order.

1. First embodiment
Transistors that are exposed to external light
Example provided separately from the write transistor
An example in which the display panel has a bottom emission structure. Second embodiment
Transistors that are exposed to external light
Example provided separately from the write transistor
2. An example in which the display panel has a top emission structure. Modified example
3. Example in which the transistor irradiated with external light is a writing transistor Modules and application examples

<1.第1実施の形態>
[構成]
図1は、第1の実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、表示パネル10と、表示パネル10を駆動する駆動回路20とを備えている。
<1. First Embodiment>
[Constitution]
FIG. 1 illustrates an example of the overall configuration of the display device 1 according to the first embodiment. The display device 1 includes a display panel 10 and a drive circuit 20 that drives the display panel 10.

表示パネル10は、複数の表示画素14が2次元配置された表示領域10Aを有している。表示パネル10は、外部から入力された映像信号20Aに基づく画像を、各表示画素14をアクティブマトリクス駆動することにより表示するものである。各表示画素14は、赤色用のサブピクセル13Rと、緑色用のサブピクセル13Gと、青色用のサブピクセル13Bとを含んでいる。なお、以下では、サブピクセル13R,13G,13Bの総称としてサブピクセル13を用いるものとする。   The display panel 10 has a display area 10A in which a plurality of display pixels 14 are two-dimensionally arranged. The display panel 10 displays an image based on the video signal 20A input from the outside by driving each display pixel 14 in an active matrix. Each display pixel 14 includes a red sub-pixel 13R, a green sub-pixel 13G, and a blue sub-pixel 13B. In the following, the subpixel 13 is used as a general term for the subpixels 13R, 13G, and 13B.

図2は、サブピクセル13の回路構成の一例を表したものである。サブピクセル13は、図2に示したように、有機EL素子11と、有機EL素子11を駆動する画素回路12とを有している。有機EL素子11は、特許請求の範囲の「自発光素子」の一具体例に相当する。なお、サブピクセル13Rには、有機EL素子11として、赤色光を発する有機EL素子11Rが設けられている。同様に、サブピクセル13Gには、有機EL素子11として、緑色光を発する有機EL素子11Gが設けられている。サブピクセル13Bには、有機EL素子11として、青色光を発する有機EL素子11Bが設けられている。   FIG. 2 illustrates an example of a circuit configuration of the subpixel 13. As shown in FIG. 2, the subpixel 13 includes an organic EL element 11 and a pixel circuit 12 that drives the organic EL element 11. The organic EL element 11 corresponds to a specific example of “self-luminous element” in the claims. The subpixel 13R is provided with an organic EL element 11R that emits red light as the organic EL element 11. Similarly, the organic EL element 11G that emits green light is provided as the organic EL element 11 in the subpixel 13G. The subpixel 13B is provided with an organic EL element 11B that emits blue light as the organic EL element 11.

画素回路12は、例えば、書込トランジスタTwsと、駆動トランジスタTdrと、輝度補正用のトランジスタTr1と、保持容量Csとを含んで構成されたものであり、3Tr1Cの回路構成となっている。なお、画素回路12は、3Tr1Cの回路構成に限られるものではなく、互いに直列接続された2つの書込トランジスタTwsを有していてもよいし、上記以外のトランジスタや、容量を有していてもよい。   The pixel circuit 12 includes, for example, a write transistor Tws, a drive transistor Tdr, a luminance correction transistor Tr1, and a storage capacitor Cs, and has a circuit configuration of 3Tr1C. Note that the pixel circuit 12 is not limited to the circuit configuration of 3Tr1C, and may include two write transistors Tws connected in series with each other, or may include transistors other than those described above or capacitors. Also good.

書込トランジスタTwsは、映像信号に対応する電圧を保持容量Csに書き込むトランジスタである。駆動トランジスタTdrは、書込トランジスタTwsによって書き込まれた保持容量Csの電圧に基づいて有機EL素子11を駆動するトランジスタである。トランジスタTr1は、外光輝度の大きさに応じた電圧を駆動トランジスタTdrのゲート電圧にフィードバックするものである。トランジスタTws,Tdr,Tr1は、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により構成されている。なお、トランジスタTws,Tdr,Tr1は、pチャネルMOS型のTFTにより構成されていてもよい。   The write transistor Tws is a transistor that writes a voltage corresponding to the video signal to the storage capacitor Cs. The drive transistor Tdr is a transistor that drives the organic EL element 11 based on the voltage of the storage capacitor Cs written by the write transistor Tws. The transistor Tr1 feeds back a voltage corresponding to the magnitude of the external light luminance to the gate voltage of the driving transistor Tdr. The transistors Tws, Tdr, Tr1 are configured by, for example, n-channel MOS thin film transistors (TFTs). The transistors Tws, Tdr, and Tr1 may be configured by p-channel MOS type TFTs.

なお、本実施の形態の書込トランジスタTwsが特許請求の範囲の「第1トランジスタ」の一具体例に相当し、本実施の形態の駆動トランジスタTdrが特許請求の範囲の「第2トランジスタ」の一具体例に相当する。また、本実施の形態のトランジスタTr1が特許請求の範囲の「第3トランジスタ」の一具体例に相当する。また、本実施の形態の保持容量Csが特許請求の範囲の「保持容量」の一具体例に相当する。   The write transistor Tws in the present embodiment corresponds to a specific example of “first transistor” in the claims, and the drive transistor Tdr in the present embodiment corresponds to the “second transistor” in the claims. This corresponds to a specific example. Further, the transistor Tr1 of the present embodiment corresponds to a specific example of “third transistor” in the claims. Further, the storage capacitor Cs of the present embodiment corresponds to a specific example of “storage capacitor” in the claims.

駆動回路20は、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25を有している。表示パネル10は、データ線駆動回路23の出力に接続されたデータ線DTLと、ゲート線駆動回路24の出力に接続されたゲート線WSLと、ドレイン線駆動回路25の出力に接続されたドレイン線DSLとを有している。表示パネル10は、さらに、書込トランジスタTwsのゲート電圧よりも高い電圧Vddを出力する電源(図示せず)に接続された電源線VDDLと、有機EL素子11のカソードに接続されたカソード線CTLとを有している。カソード線CTLは、基準電位が印加される配線であり、例えば、各サブピクセル13の有機EL素子11のカソードに接続された共通配線となっている。カソード線CTLは、例えば、グラウンドに接続されるようになっており、グラウンドに接続されたときにグラウンド電圧となる。   The drive circuit 20 includes a timing generation circuit 21, a video signal processing circuit 22, a data line drive circuit 23, a gate line drive circuit 24 and a drain line drive circuit 25. The display panel 10 includes a data line DTL connected to the output of the data line driving circuit 23, a gate line WSL connected to the output of the gate line driving circuit 24, and a drain line connected to the output of the drain line driving circuit 25. DSL. The display panel 10 further includes a power supply line VDDL connected to a power supply (not shown) that outputs a voltage Vdd higher than the gate voltage of the write transistor Tws, and a cathode line CTL connected to the cathode of the organic EL element 11. And have. The cathode line CTL is a wiring to which a reference potential is applied. For example, the cathode line CTL is a common wiring connected to the cathode of the organic EL element 11 of each subpixel 13. The cathode line CTL is connected to the ground, for example, and becomes a ground voltage when connected to the ground.

タイミング生成回路21は、例えば、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25が連動して動作するように制御するものである。タイミング生成回路21は、例えば、外部から入力された同期信号20Bに応じて(同期して)、これらの回路に対して制御信号21Aを出力するようになっている。   The timing generation circuit 21 controls, for example, the data line driving circuit 23, the gate line driving circuit 24, and the drain line driving circuit 25 to operate in conjunction with each other. For example, the timing generation circuit 21 outputs a control signal 21A to these circuits in response to (in synchronization with) a synchronization signal 20B input from the outside.

映像信号処理回路22は、例えば、外部から入力されたデジタルの映像信号20Aを補正すると共に、補正した後の映像信号をアナログに変換して信号電圧22Bをデータ線駆動回路23に出力するものである。   For example, the video signal processing circuit 22 corrects a digital video signal 20A input from the outside, converts the corrected video signal into analog, and outputs a signal voltage 22B to the data line driving circuit 23. is there.

データ線駆動回路23は、制御信号21Aの入力に応じて(同期して)、映像信号処理回路22から入力されたアナログの信号電圧22Bを、各データ線DTLを介して、選択対象の表示画素14(またはサブピクセル13)に書き込むものである。データ線駆動回路23は、例えば、信号電圧22Bと、映像信号とは無関係の一定電圧とを出力することが可能となっている。   In response to (in synchronization with) the input of the control signal 21A, the data line driving circuit 23 applies the analog signal voltage 22B input from the video signal processing circuit 22 via each data line DTL to the display pixel to be selected. 14 (or sub-pixel 13). For example, the data line driving circuit 23 can output a signal voltage 22B and a constant voltage unrelated to the video signal.

ゲート線駆動回路24は、制御信号21Aの入力に応じて(同期して)、複数のゲート線WSLに選択パルスを順次印加して、複数の表示画素14(またはサブピクセル13)をゲート線WSL単位で順次選択するものである。ゲート線駆動回路24は、例えば、書込トランジスタTwsをオンさせるときに印加する電圧と、書込トランジスタTwsをオフさせるときに印加する電圧とを出力することが可能となっている。   In response to (in synchronization with) the input of the control signal 21A, the gate line driving circuit 24 sequentially applies a selection pulse to the plurality of gate lines WSL, thereby applying the plurality of display pixels 14 (or sub-pixels 13) to the gate line WSL. The unit is selected sequentially. The gate line driving circuit 24 can output, for example, a voltage applied when the write transistor Tws is turned on and a voltage applied when the write transistor Tws is turned off.

ドレイン線駆動回路25は、制御信号21Aの入力に応じて(同期して)、所定の電圧を、各ドレイン線DSLを介して、各画素回路12の駆動トランジスタTdrのドレインに出力するようになっている。ドレイン線駆動回路25は、例えば、有機EL素子11を発光させるときに印加する電圧と、有機EL素子11を消光させるときに印加する電圧とを出力することが可能となっている。   The drain line driving circuit 25 outputs a predetermined voltage to the drain of the driving transistor Tdr of each pixel circuit 12 via each drain line DSL in response to (in synchronization with) the input of the control signal 21A. ing. The drain line drive circuit 25 can output, for example, a voltage applied when the organic EL element 11 emits light and a voltage applied when the organic EL element 11 is quenched.

次に、図2、図3を参照して、各構成要素の接続関係および配置について説明する。なお、図3は、サブピクセル13のレイアウトの一例を表したものである。   Next, with reference to FIG. 2 and FIG. 3, the connection relationship and arrangement of each component will be described. FIG. 3 shows an example of the layout of the sub-pixel 13.

ゲート線WSLは、行方向に延在して形成されており、コンタクト37Aを介して、書込トランジスタTwsのゲート31Aに接続されている。ドレイン線DSLも行方向に延在して形成されており、コンタクト37Bを介して、駆動トランジスタTdrのドレイン32Cに接続されている。データ線DTLは列方向に延在して形成されており、コンタクト37Cを介して、書込トランジスタTwsのドレイン31Cに接続されている。電源線VDDLは、コンタクト37Eを介して、トランジスタTr1のドレイン36Cに接続されている。   The gate line WSL extends in the row direction, and is connected to the gate 31A of the write transistor Tws via the contact 37A. The drain line DSL is also formed to extend in the row direction, and is connected to the drain 32C of the drive transistor Tdr via the contact 37B. The data line DTL extends in the column direction and is connected to the drain 31C of the write transistor Tws via the contact 37C. The power line VDDL is connected to the drain 36C of the transistor Tr1 through the contact 37E.

書込トランジスタTwsのソース31Bは駆動トランジスタTdrのゲート32Aと、保持容量Csの一端(端子33A)に接続されている。駆動トランジスタTdrのソース32Bと保持容量Csの他端(端子33B)とが、コンタクト37Dを介して、有機EL素子11のアノード35Aに接続されている。有機EL素子11の有機層35Cはアノード35A上に配置されている。有機EL素子11のカソード35Bは、有機層35C上に配置されており、かつ、カソード線CTLに接続されている。トランジスタTr1のゲート36Aは、コンタクト37Fを介して、トランジスタTr1のソース36Bに接続されている。さらに、トランジスタTr1のゲート36Aは、駆動トランジスタTdrのゲート32Aと、保持容量Csの一端(33A)とに接続されている。   The source 31B of the write transistor Tws is connected to the gate 32A of the drive transistor Tdr and one end (terminal 33A) of the storage capacitor Cs. The source 32B of the drive transistor Tdr and the other end (terminal 33B) of the storage capacitor Cs are connected to the anode 35A of the organic EL element 11 via the contact 37D. The organic layer 35C of the organic EL element 11 is disposed on the anode 35A. The cathode 35B of the organic EL element 11 is disposed on the organic layer 35C and is connected to the cathode line CTL. The gate 36A of the transistor Tr1 is connected to the source 36B of the transistor Tr1 via a contact 37F. Further, the gate 36A of the transistor Tr1 is connected to the gate 32A of the drive transistor Tdr and one end (33A) of the storage capacitor Cs.

次に、表示パネル10におけるトランジスタTr1およびその近傍の断面構成について説明する。図4は、図3のサブピクセル13のA−A矢視方向の断面構成の一例を表したものである。表示パネル10は、例えば、図4に示したように、トランジスタTr1およびその近傍において、基板41上に、トランジスタTr1、駆動トランジスタTdr、保持容量Csを有している。なお、図4には、トランジスタTr1のうちゲート36Aおよびチャネル層36Dだけが記載されている。また、図4には、駆動トランジスタTdrのうちゲート32Aおよびチャネル層32Dだけが記載されている。表示パネル10は、例えば、図4に示したように、トランジスタTr1およびその近傍において、トランジスタTr1等の上に、絶縁膜43、絶縁膜44、絶縁膜45、絶縁膜46および基板47を基板41側からこの順に有している。絶縁層43は開口43Aを有しており、開口43Aにコンタクト37Cが設けられている。絶縁層44も開口44Aを有しており、開口44Aにコンタクト37Dと、コンタクト37Dに接するアノード電極35Aが設けられている。   Next, the transistor Tr1 in the display panel 10 and a cross-sectional configuration in the vicinity thereof will be described. FIG. 4 illustrates an example of a cross-sectional configuration of the subpixel 13 in FIG. For example, as shown in FIG. 4, the display panel 10 includes a transistor Tr1, a drive transistor Tdr, and a storage capacitor Cs on a substrate 41 in the vicinity of the transistor Tr1. FIG. 4 shows only the gate 36A and the channel layer 36D of the transistor Tr1. FIG. 4 shows only the gate 32A and the channel layer 32D of the drive transistor Tdr. For example, as shown in FIG. 4, the display panel 10 includes an insulating film 43, an insulating film 44, an insulating film 45, an insulating film 46, and a substrate 47 placed on the transistor Tr <b> 1 in the vicinity of the transistor Tr <b> 1. It has in this order from the side. The insulating layer 43 has an opening 43A, and a contact 37C is provided in the opening 43A. The insulating layer 44 also has an opening 44A, and a contact 37D and an anode electrode 35A in contact with the contact 37D are provided in the opening 44A.

基板41,47は、例えば、ガラス基板,シリコン(Si)基板あるいは樹脂基板などからなる。アノード電極35Aは、絶縁層44の平坦面にならった平坦な膜となっている。アノード電極35Aは、可視光に対して透明な導電性材料、例えばITO(Indium Tin Oxide;酸化インジウムスズ)によって構成されている。カソード電極35Bは、少なくとも有機層35Cの上面に接して形成されており、例えば、絶縁層43を含む表面全体に形成された共通電極として機能する。図4には図示されていないが、有機層35Cは、例えば、アノード電極35A側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを有している。カソード電極35Bは、金属材料で構成されており、反射ミラーとして機能する。これにより、有機EL素子11の有機層35Cから発せられた光は、アノード電極35A、絶縁層44,43および基板41を介して外部に出力されるようになっている。従って、基板41の裏面(トランジスタTr1とは反対側の面)が映像表示面Sとなっており、表示パネル10は、ボトムエミッション構造となっている。   The substrates 41 and 47 are made of, for example, a glass substrate, a silicon (Si) substrate, a resin substrate, or the like. The anode electrode 35 </ b> A is a flat film that follows the flat surface of the insulating layer 44. The anode electrode 35A is made of a conductive material transparent to visible light, for example, ITO (Indium Tin Oxide). The cathode electrode 35B is formed in contact with at least the upper surface of the organic layer 35C, and functions as a common electrode formed on the entire surface including the insulating layer 43, for example. Although not shown in FIG. 4, the organic layer 35C includes, for example, in order from the anode electrode 35A side, a hole injection layer that increases the hole injection efficiency, and a hole transport layer that increases the hole transport efficiency to the light emitting layer. And a light emitting layer that generates light emission due to recombination of electrons and holes, and an electron transport layer that increases electron transport efficiency to the light emitting layer. The cathode electrode 35B is made of a metal material and functions as a reflection mirror. Accordingly, light emitted from the organic layer 35C of the organic EL element 11 is output to the outside through the anode electrode 35A, the insulating layers 44 and 43, and the substrate 41. Therefore, the back surface (surface opposite to the transistor Tr1) of the substrate 41 is the video display surface S, and the display panel 10 has a bottom emission structure.

ところで、本実施の形態では、例えば、図4に示したように、トランジスタTr1が映像表示面Sに近接して配置されており、しかも、外光がトランジスタTr1に直接入射するのを遮る構造が設けられていない。つまり、トランジスタTr1は、外光が直接入射する位置に配置されている。一方、図示しないが、書込トランジスタTwsに外光が入射するのを遮る構造が設けられている。つまり、書込トランジスタTwsは、外光が直接入射しない位置に配置されている。   By the way, in the present embodiment, for example, as shown in FIG. 4, the transistor Tr1 is disposed in the vicinity of the image display surface S, and a structure that blocks external light from directly entering the transistor Tr1. Not provided. That is, the transistor Tr1 is arranged at a position where external light is directly incident. On the other hand, although not shown, a structure for blocking external light from entering the write transistor Tws is provided. That is, the write transistor Tws is disposed at a position where external light does not directly enter.

[動作]
次に、本実施の形態の表示装置1の動作の一例について説明する。
[Operation]
Next, an example of operation | movement of the display apparatus 1 of this Embodiment is demonstrated.

この表示装置1では、映像信号20Aに対応する信号電圧22Bがデータ線駆動回路23によって各データ線DTLに印加されると共に、制御信号21Aに応じた選択パルスがゲート線駆動回路24およびドレイン線駆動回路25によって複数のゲート線WSLおよびドレイン線DSLに順次印加される。実際には、以下に説明する動作を経て映像が表示される。   In this display device 1, a signal voltage 22B corresponding to the video signal 20A is applied to each data line DTL by the data line driving circuit 23, and a selection pulse corresponding to the control signal 21A is driven to the gate line driving circuit 24 and the drain line driving. The circuit 25 sequentially applies to the plurality of gate lines WSL and drain lines DSL. Actually, an image is displayed through an operation described below.

なお、トランジスタTr1のドレイン36Cが、トランジスタTr1のゲート36Aの電圧よりも高い電圧Vddが印加されており、トランジスタTr1は常に逆バイアス状態となっている。そのため、トランジスタTr1は、外光が入射していない状態では、常にオフしており、トランジスタTr1には電流が流れない。従って、外光が入射していない時は、トランジスタTr1が設けられていない一般的な2Tr1Cの画素回路における動作と同様の動作となる。以下は、トランジスタTr1に外光が入射していない時の動作についての説明である。   Note that a voltage Vdd higher than the voltage of the gate 36A of the transistor Tr1 is applied to the drain 36C of the transistor Tr1, and the transistor Tr1 is always in a reverse bias state. Therefore, the transistor Tr1 is always off when no external light is incident, and no current flows through the transistor Tr1. Therefore, when no external light is incident, the operation is the same as that of a general 2Tr1C pixel circuit in which the transistor Tr1 is not provided. The following is a description of the operation when no external light is incident on the transistor Tr1.

図5は、ある画素回路12に印加される電圧波形の一例と、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsの変化の一例とを表したものである。図5(A)にはデータ線DTLに、信号電圧Vsigと、オフセット電圧Vofsが印加されている様子が示されている。図5(B)にはゲート線WSLに、書込トランジスタTwsをオンする電圧Vonと、書込トランジスタTwsをオフする電圧Voffが印加されている様子が示されている。図5(C)にはドレイン線DSLに、電圧Vccと、電圧Viniが印加されている様子が示されている。さらに、図5(D),(E)には、ドレイン線DSL、データ線DTLおよびゲート線WSLへの電圧印加に応じて、駆動トランジスタTdrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。   FIG. 5 shows an example of a voltage waveform applied to a certain pixel circuit 12 and an example of changes in the gate voltage Vg and source voltage Vs of the drive transistor Tdr. FIG. 5A shows a state in which the signal voltage Vsig and the offset voltage Vofs are applied to the data line DTL. FIG. 5B shows a state where a voltage Von for turning on the write transistor Tws and a voltage Voff for turning off the write transistor Tws are applied to the gate line WSL. FIG. 5C shows a state where the voltage Vcc and the voltage Vini are applied to the drain line DSL. Further, in FIGS. 5D and 5E, the gate voltage Vg and the source voltage Vs of the driving transistor Tdr change from time to time in response to voltage application to the drain line DSL, the data line DTL, and the gate line WSL. The situation is shown.

(閾値補正準備期間)
まず、閾値補正の準備を行う。具体的には、ゲート線WSLの電圧がVoffとなっており、ドレイン線DSLの電圧がVccとなっている時(つまり有機EL素子11が発光している時)に、ドレイン線駆動回路25がドレイン線DSLの電圧をVccからViniに下げる(T1)。すると、ソース電圧VsがViniとなり、有機EL素子11が消光する。その後、データ線DTLの電圧がVofsとなっている時にゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲートをVofsとする。
(Threshold correction preparation period)
First, preparation for threshold correction is performed. Specifically, when the voltage of the gate line WSL is Voff and the voltage of the drain line DSL is Vcc (that is, when the organic EL element 11 emits light), the drain line driving circuit 25 is The voltage of the drain line DSL is lowered from Vcc to Vini (T1). Then, the source voltage Vs becomes Vini, and the organic EL element 11 is quenched. Thereafter, when the voltage of the data line DTL is Vofs, the gate line driving circuit 24 raises the voltage of the gate line WSL from Voff to Von, and sets the gate of the driving transistor Tdr to Vofs.

(最初の閾値補正期間)
次に、閾値の補正を行う。具体的には、書込トランジスタTwsがオンしており、データ線DTLの電圧がVofsとなっている間に、ドレイン線駆動回路25がドレイン線DSLの電圧をViniからVccに上げる(T2)。すると、駆動トランジスタTdrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げる(T3)。すると、駆動トランジスタTdrのゲートがフローティングとなり、閾値の補正が休止する。
(First threshold correction period)
Next, threshold correction is performed. Specifically, while the write transistor Tws is on and the voltage of the data line DTL is Vofs, the drain line drive circuit 25 increases the voltage of the drain line DSL from Vini to Vcc (T2). Then, a current Ids flows between the drain and source of the drive transistor Tdr, and the source voltage Vs increases. Thereafter, before the data line driving circuit 23 switches the voltage of the data line DTL from Vofs to Vsig, the gate line driving circuit 24 lowers the voltage of the gate line WSL from Von to Voff (T3). Then, the gate of the drive transistor Tdr becomes floating, and the threshold value correction is paused.

(最初の閾値補正休止期間)
閾値補正が休止している期間中は、例えば、先の閾値補正を行った行(画素)とは異なる他の行(画素)において、データ線DTLの電圧のサンプリングが行われる。なお、このとき、先の閾値補正を行った行(画素)において、ソース電圧VsがVofs−Vth(Vthは駆動トランジスタTdrの閾値電圧)よりも低いので、閾値補正休止期間中にも、先の閾値補正を行った行(画素)において、駆動トランジスタTdrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
(First threshold correction suspension period)
During the period in which the threshold correction is paused, for example, the voltage of the data line DTL is sampled in another row (pixel) different from the row (pixel) on which the previous threshold correction has been performed. At this time, since the source voltage Vs is lower than Vofs−Vth (Vth is the threshold voltage of the driving transistor Tdr) in the row (pixel) on which the previous threshold correction is performed, the previous threshold correction is performed even during the threshold correction pause period. In the row (pixel) subjected to threshold correction, the current Ids flows between the drain and source of the drive transistor Tdr, the source voltage Vs rises, and the gate voltage Vg also rises due to coupling via the storage capacitor Cs.

(2回目の閾値補正期間)
次に、閾値補正を再び行う。具体的には、データ線DTLの電圧がVofsとなっており、閾値補正が可能となっている時に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ、駆動トランジスタTdrのゲート電圧をVofsにする(T4)。このとき、ソース電圧VsがVofs−Vthよりも低い場合(閾値補正がまだ完了していない場合)には、駆動トランジスタTdrがカットオフするまで(ゲート−ソース間電圧VgsがVthになるまで)、駆動トランジスタTdrのドレイン−ソース間に電流Idsが流れる。その後、データ線駆動回路23がデータ線DTLの電圧をVofsからVsigに切り替える前に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げる(T5)。すると、駆動トランジスタTdrのゲートがフローティングとなるので、ゲート−ソース間電圧Vgsをデータ線DTLの電圧の大きさに拘わらず一定に維持することができる。
(Second threshold correction period)
Next, threshold correction is performed again. Specifically, when the voltage of the data line DTL is Vofs and threshold correction is possible, the gate line drive circuit 24 raises the voltage of the gate line WSL from Voff to Von, and the gate of the drive transistor Tdr. The voltage is set to Vofs (T4). At this time, when the source voltage Vs is lower than Vofs−Vth (when threshold correction is not yet completed), until the drive transistor Tdr is cut off (until the gate-source voltage Vgs becomes Vth), A current Ids flows between the drain and source of the driving transistor Tdr. Thereafter, before the data line driving circuit 23 switches the voltage of the data line DTL from Vofs to Vsig, the gate line driving circuit 24 lowers the voltage of the gate line WSL from Von to Voff (T5). Then, since the gate of the driving transistor Tdr is in a floating state, the gate-source voltage Vgs can be maintained constant regardless of the magnitude of the voltage of the data line DTL.

なお、この閾値補正期間において、保持容量CsがVthに充電され、ゲート−ソース間電圧VgsがVthとなった場合には、駆動回路20は、閾値補正を終了する。しかし、ゲート−ソース間電圧VgsがVthにまで到達しない場合には、駆動回路20は、ゲート−ソース間電圧VgsがVthに到達するまで、閾値補正と、閾値補正休止とを繰り返し実行する。   In the threshold correction period, when the storage capacitor Cs is charged to Vth and the gate-source voltage Vgs becomes Vth, the drive circuit 20 ends the threshold correction. However, if the gate-source voltage Vgs does not reach Vth, the drive circuit 20 repeatedly executes threshold correction and threshold correction pause until the gate-source voltage Vgs reaches Vth.

(書き込み・移動度補正期間)
閾値補正休止期間が終了した後、書き込みと移動度補正を行う。具体的には、データ線DTLの電圧がVsigとなっている間に、ゲート線駆動回路24がゲート線WSLの電圧をVoffからVonに上げ(T6)、駆動トランジスタTdrのゲートをデータ線DTLに接続する。すると、駆動トランジスタTdrのゲート電圧Vgがデータ線DTLの電圧Vsigとなる。このとき、有機EL素子11のアノード電圧はこの段階ではまだ有機EL素子11の閾値電圧Velよりも小さく、有機EL素子11はカットオフしている。そのため、電流Idsは有機EL素子11の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがてゲート−ソース間電圧VgsがVsig+Vth−ΔVとなる。このようにして、書き込みと同時に移動度補正が行われる。ここで、駆動トランジスタTdrの移動度が大きい程、ΔVも大きくなるので、ゲート−ソース間電圧Vgsを発光前にΔVだけ小さくすることにより、サブピクセル13ごとの移動度のばらつきを取り除くことができる。
(Writing / mobility correction period)
After the threshold correction suspension period is over, writing and mobility correction are performed. Specifically, while the voltage of the data line DTL is Vsig, the gate line drive circuit 24 raises the voltage of the gate line WSL from Voff to Von (T6), and the gate of the drive transistor Tdr is changed to the data line DTL. Connecting. Then, the gate voltage Vg of the drive transistor Tdr becomes the voltage Vsig of the data line DTL. At this time, the anode voltage of the organic EL element 11 is still smaller than the threshold voltage Vel of the organic EL element 11 at this stage, and the organic EL element 11 is cut off. Therefore, the current Ids flows through the element capacitance (not shown) of the organic EL element 11, and the element capacitance is charged. Therefore, the source voltage Vs increases by ΔV, and the gate-source voltage Vgs eventually becomes Vsig + Vth−ΔV. . In this way, mobility correction is performed simultaneously with writing. Here, as the mobility of the drive transistor Tdr increases, ΔV also increases. Therefore, by reducing the gate-source voltage Vgs by ΔV before light emission, it is possible to remove variations in mobility for each subpixel 13. .

(ブートストラップ期間)
最後に、ゲート線駆動回路24がゲート線WSLの電圧をVonからVoffに下げる(T7)。すると、駆動トランジスタTdrのゲートがフローティングとなり、駆動トランジスタTdrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子11に閾値電圧Vel以上の電圧が印加され、有機EL素子11が所望の輝度で発光を開始する。
(Bootstrap period)
Finally, the gate line driving circuit 24 lowers the voltage of the gate line WSL from Von to Voff (T7). Then, the gate of the drive transistor Tdr becomes floating, the current Ids flows between the drain and source of the drive transistor Tdr, and the source voltage Vs rises. As a result, a voltage equal to or higher than the threshold voltage Vel is applied to the organic EL element 11, and the organic EL element 11 starts to emit light with a desired luminance.

このように、本実施の形態の表示装置1では、各サブピクセル13において画素回路12がオンオフ制御され、各サブピクセル13の有機EL素子11に駆動電流が注入されることにより、正孔と電子とが再結合して発光が起こり、その光が外部に取り出される。その結果、表示パネル10の表示領域10Aにおいて画像が表示される。   As described above, in the display device 1 according to the present embodiment, the pixel circuit 12 is controlled to be turned on / off in each subpixel 13, and the driving current is injected into the organic EL element 11 of each subpixel 13, thereby generating holes and electrons. Recombine with each other to emit light, and the light is extracted outside. As a result, an image is displayed in the display area 10 </ b> A of the display panel 10.

[効果]
次に、本実施の形態の表示装置1の効果について説明する。本実施の形態では、表示パネル10がボトムエミッション構造となっており、かつトランジスタTr1が、映像表示面Sから入射した外光が直接入射する位置に配置されている。そのため、トランジスタTr1の特性は外光によって変化する。
[effect]
Next, effects of the display device 1 according to the present embodiment will be described. In the present embodiment, the display panel 10 has a bottom emission structure, and the transistor Tr1 is disposed at a position where external light incident from the video display surface S directly enters. Therefore, the characteristics of the transistor Tr1 change due to external light.

一般的に、トランジスタは、光を受光すると、図6のように特性が変化し、オフ領域のリーク電流が光の強度に応じて増加する特性をもつ。これを画素回路12にあてはめて考えてみる。まず、トランジスタTr1に、外光が入射すると、図2に示したように、トランジスタTr1において電流リークが生じ、電源線VDDLから保持容量Csに向かってリーク電流ILが流れ、保持容量Csに電荷がチャージされる。そのため、例えば、図5(D),(E)に示したように、駆動トランジスタTdrのゲート−ソース間電圧Vgsが上昇して、電流が増大する。その結果、有機EL素子11の発光輝度も増大する。なお、図5(D),(E)では、通常のゲート−ソース間電圧がVgs0となっているときに、本実施の形態では、ゲート−ソース間電圧がVgs0よりも大きなVgs1となっていることが示されている。 In general, when a transistor receives light, the characteristic changes as shown in FIG. 6, and the leakage current in the off region increases according to the light intensity. Consider this by applying it to the pixel circuit 12. First, the transistors Tr1, when the external light enters, as shown in FIG. 2, current leakage occurs in transistors Tr1, the leakage current I L flows from the power supply line VDDL toward the storage capacitor Cs, the charge in the storage capacitor Cs Is charged. Therefore, for example, as shown in FIGS. 5D and 5E, the gate-source voltage Vgs of the drive transistor Tdr increases and the current increases. As a result, the light emission luminance of the organic EL element 11 is also increased. 5D and 5E, when the normal gate-source voltage is Vgs0, the gate-source voltage is Vgs1 larger than Vgs0 in this embodiment. It has been shown.

電源線VDDLからのリーク電流は光の強度に依存する。そのため、図7に示したように、リーク電流によって保持容量Csを充電するスピードも輝度に応じて変化する。したがって、外光輝度が高い場合は保持容量Csを充電するスピードが速いので、有機EL素子11の発光輝度の上昇も大きくなる。一方、外光輝度が低い場合は保持容量Csを充電するスピードが遅いので、輝度の上昇は小さい。このように、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機EL素子11の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。   The leakage current from the power supply line VDDL depends on the light intensity. Therefore, as shown in FIG. 7, the speed at which the storage capacitor Cs is charged by the leak current also changes according to the luminance. Therefore, when the external light luminance is high, the speed of charging the storage capacitor Cs is fast, so that the increase in the light emission luminance of the organic EL element 11 also increases. On the other hand, when the external light luminance is low, the speed of charging the storage capacitor Cs is slow, so the increase in luminance is small. Thus, the light emission luminance of the organic EL element 11 can be automatically changed according to the external light luminance without changing the signal voltage or providing a special circuit. Therefore, the display luminance can be changed according to the external light luminance with a low-cost and simple system.

<2.第2の実施の形態>
[構成]
次に、第2の実施形態に係る表示装置について説明する。本実施の形態の表示装置は、表示パネル10としてトップエミッション構造のものを備えている点で、上記実施の形態の表示装置1の構成と主に相違する。そこで、以下では、上記実施の形態との相違点について主に説明し、上記実施の形態との共通点についての説明を適宜、省略するものとする。
<2. Second Embodiment>
[Constitution]
Next, a display device according to a second embodiment will be described. The display device of the present embodiment is mainly different from the configuration of the display device 1 of the above embodiment in that the display panel 10 has a top emission structure. Therefore, in the following, differences from the above embodiment will be mainly described, and description of common points with the above embodiment will be omitted as appropriate.

図8は、本実施の形態におけるサブピクセル13のレイアウトの一例を表したものである。図9は、図8のサブピクセル13のA−A矢視方向の断面構成の一例を表したものである。   FIG. 8 shows an example of the layout of the sub-pixel 13 in the present embodiment. FIG. 9 illustrates an example of a cross-sectional configuration of the subpixel 13 in FIG.

本実施の形態では、有機EL素子11のアノード電極35Aおよび有機層35Cがサブピクセル13の上面に広く形成されている。アノード電極35Aは、トランジスタTr1の直上に開口Hを有している。アノード電極35Aは、金属材料で構成されており、反射ミラーとして機能する。有機層35Cは、トランジスタTr1の直上を含むサブピクセル13の上面に広く形成されており、トランジスタTr1の直上には、開口Hおよび有機層35Cが見えている。カソード電極35Bは、可視光に対して透明な導電性材料、例えばITOによって構成されている。つまり、トランジスタTr1は、開口Hと対向する領域に配置されており、外光が、開口H、有機層35Cおよびカソード電極35B介して入射する位置に配置されている。従って、表示パネル10は、絶縁層44、有機層35C、カソード電極35B、絶縁層46および基板47を介して外光がトランジスタTr1に入射するようになっている。   In the present embodiment, the anode electrode 35 </ b> A and the organic layer 35 </ b> C of the organic EL element 11 are widely formed on the upper surface of the subpixel 13. The anode electrode 35A has an opening H immediately above the transistor Tr1. The anode electrode 35A is made of a metal material and functions as a reflection mirror. The organic layer 35C is widely formed on the upper surface of the sub-pixel 13 including just above the transistor Tr1, and the opening H and the organic layer 35C are visible directly above the transistor Tr1. The cathode electrode 35B is made of a conductive material that is transparent to visible light, such as ITO. That is, the transistor Tr1 is disposed in a region facing the opening H, and is disposed at a position where external light is incident through the opening H, the organic layer 35C, and the cathode electrode 35B. Therefore, in the display panel 10, external light is incident on the transistor Tr1 through the insulating layer 44, the organic layer 35C, the cathode electrode 35B, the insulating layer 46, and the substrate 47.

[効果]
次に、本実施の形態の表示装置の効果について説明する。本実施の形態では、表示パネル10がトップエミッション構造となっており、かつトランジスタTr1が、外光が直接入射する位置に配置されている。そのため、トランジスタTr1の特性は外光によって変化する。
[effect]
Next, the effect of the display device of this embodiment will be described. In the present embodiment, the display panel 10 has a top emission structure, and the transistor Tr1 is disposed at a position where external light is directly incident. Therefore, the characteristics of the transistor Tr1 change due to external light.

本実施の形態では、上記第1の実施の形態と同様、トランジスタTr1に、外光が入射すると、図2に示したように、トランジスタTr1において電流リークが生じ、電源線VDDLから保持容量Csに向かってリーク電流ILが流れ、保持容量Csに電荷がチャージされる。そのため、例えば、図5(D),(E)に示したように、駆動トランジスタTdrのゲート−ソース間電圧Vgsが上昇して、電流が増大する。その結果、有機EL素子11の発光輝度も増大する。 In the present embodiment, as in the first embodiment, when external light is incident on the transistor Tr1, as shown in FIG. 2, current leakage occurs in the transistor Tr1, and the power line VDDL is connected to the storage capacitor Cs. A leak current I L flows toward the storage capacitor Cs, and charges are charged. Therefore, for example, as shown in FIGS. 5D and 5E, the gate-source voltage Vgs of the drive transistor Tdr increases and the current increases. As a result, the light emission luminance of the organic EL element 11 is also increased.

電源線VDDLからのリーク電流は光の強度に依存する。そのため、図7に示したように、リーク電流によって保持容量Csを充電するスピードも輝度に応じて変化する。したがって、外光輝度が高い場合は保持容量Csを充電するスピードが速いので、有機EL素子11の発光輝度の上昇も大きくなる。一方、外光輝度が低い場合は保持容量Csを充電するスピードが遅いので、輝度の上昇は小さい。このように、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機EL素子11の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。   The leakage current from the power supply line VDDL depends on the light intensity. Therefore, as shown in FIG. 7, the speed at which the storage capacitor Cs is charged by the leak current also changes according to the luminance. Therefore, when the external light luminance is high, the speed of charging the storage capacitor Cs is fast, so that the increase in the light emission luminance of the organic EL element 11 also increases. On the other hand, when the external light luminance is low, the speed of charging the storage capacitor Cs is slow, so the increase in luminance is small. Thus, the light emission luminance of the organic EL element 11 can be automatically changed according to the external light luminance without changing the signal voltage or providing a special circuit. Therefore, the display luminance can be changed according to the external light luminance with a low-cost and simple system.

<3.変形例>
[構成]
上記各実施の形態では、各サブピクセル13は、トランジスタTr1を備えていたが、例えば、図10に示したように、省略することも可能である。そのようにした場合には、まず、カソード線CTLが、行方向(ドレイン線DSLの延在方向)に延在しており、行方向に配列された複数の有機EL素子11で共有された帯状電極となっていることが必要である。複数のカソード線CTLは、互いに並列に配置されており、1または複数画素行ごとに各サブピクセル13の有機EL素子11のカソードに接続された共通配線となっている。本変形例では、各カソード線CTLは、グラウンドではなく、駆動回路20に接続されている。
<3. Modification>
[Constitution]
In each of the embodiments described above, each subpixel 13 includes the transistor Tr1, but may be omitted as shown in FIG. 10, for example. In such a case, first, the cathode line CTL extends in the row direction (extension direction of the drain line DSL), and is a strip shape shared by the plurality of organic EL elements 11 arranged in the row direction. It must be an electrode. The plurality of cathode lines CTL are arranged in parallel to each other and are common wirings connected to the cathodes of the organic EL elements 11 of the subpixels 13 for each one or a plurality of pixel rows. In this modification, each cathode line CTL is connected to the drive circuit 20 instead of the ground.

次に、表示パネル10がボトムエミッション構造となっている場合には、例えば、図11、図12に示したように、書込トランジスタTwsが映像表示面Sに近接して配置されており、しかも、外光が書込トランジスタTwsに直接入射するのを遮る構造が設けられていない。つまり、書込トランジスタTwsは、外光が直接入射する位置に配置されている。   Next, when the display panel 10 has a bottom emission structure, for example, as shown in FIGS. 11 and 12, the write transistor Tws is disposed close to the video display surface S, and A structure for blocking external light from directly entering the write transistor Tws is not provided. That is, the write transistor Tws is arranged at a position where external light is directly incident.

また、表示パネル10がボトムエミッション構造となっている場合には、例えば、図13、図14に示したように、アノード電極35Aは、書込トランジスタTwsの直上に開口Hを有している。有機層35Cは、書込トランジスタTwsの直上を含むサブピクセル13の上面に広く形成されており、書込トランジスタTwsの直上には、開口Hおよび有機層35Cが見えている。つまり、書込トランジスタTwsは、開口Hと対向する領域に配置されており、外光が、開口H、有機層35Cおよびをカソード電極35B介して入射する位置に配置されている。   When the display panel 10 has a bottom emission structure, for example, as illustrated in FIGS. 13 and 14, the anode electrode 35 </ b> A has an opening H immediately above the write transistor Tws. The organic layer 35C is widely formed on the upper surface of the sub-pixel 13 including immediately above the write transistor Tws, and the opening H and the organic layer 35C are visible immediately above the write transistor Tws. That is, the write transistor Tws is disposed in a region facing the opening H, and is disposed at a position where external light enters the opening H, the organic layer 35C, and the cathode electrode 35B.

さらに、表示パネル10がいずれの構造となっている場合においても、駆動回路20は、制御信号21Aの入力に応じて(同期して)、複数のカソード線CTLに選択パルスを順次印加するようになっていることが必要である。   Further, regardless of the structure of the display panel 10, the drive circuit 20 sequentially applies selection pulses to the plurality of cathode lines CTL in response to (in synchronization with) the input of the control signal 21 </ b> A. It is necessary to become.

駆動回路20は、制御信号21Aの入力に応じて(同期して)、複数のカソード線CTLに選択パルスを順次印加して、複数の表示画素14(またはサブピクセル13)をカソード線CTL単位で順次選択するようになっている。駆動回路20は、例えば、図15に示したように、有機EL素子11を発光させるときに印加する電圧Vaと、有機EL素子11を消光させるときに印加する電圧Vb(>電圧Va)とを出力することが可能となっている。駆動回路20は、例えば、図15に示したように、有機EL素子11が発光している間、電圧Vaをカソード線CTLに印加するようになっており、有機EL素子11が消光している間、電圧Vbをカソード線CTLに印加するようになっている。ここで、電圧Vaは、書込トランジスタTwsによって保持容量Csに書き込まれる電圧(つまりデータ線DTLの電圧)よりも常に低くなるような電圧である。   The drive circuit 20 sequentially applies a selection pulse to the plurality of cathode lines CTL in response to (in synchronization with) the input of the control signal 21A, thereby causing the plurality of display pixels 14 (or subpixels 13) to be in units of cathode lines CTL. It is designed to select sequentially. For example, as illustrated in FIG. 15, the drive circuit 20 generates a voltage Va applied when the organic EL element 11 emits light and a voltage Vb (> voltage Va) applied when the organic EL element 11 is quenched. It is possible to output. For example, as illustrated in FIG. 15, the drive circuit 20 applies the voltage Va to the cathode line CTL while the organic EL element 11 emits light, and the organic EL element 11 is extinguished. Meanwhile, the voltage Vb is applied to the cathode line CTL. Here, the voltage Va is a voltage that is always lower than the voltage written to the storage capacitor Cs by the write transistor Tws (that is, the voltage of the data line DTL).

本変形例では、駆動トランジスタTdrのゲート電圧Vgがデータ線DTLの電圧よりも常に低くなるような電圧が、有機EL素子11が発光している間、カソード線CTLに印加される。これにより、有機EL素子11が発光している間に、外光が書込トランジスタTwsに入射して、書込トランジスタTwsのオフ電流が大きくなると、電荷が書込トランジスタTwsを介してデータ線DTLから保持容量Csに充電される。その結果、上記各実施の形態と同様に、信号電圧を変化させたり、特殊な回路を設けたりすることなく、外光輝度に応じて有機EL素子11の発光輝度を自動的に変えることができる。従って、低コストかつ簡易なシステムで、外光輝度に応じて表示輝度を変化させることができる。   In this modification, a voltage such that the gate voltage Vg of the drive transistor Tdr is always lower than the voltage of the data line DTL is applied to the cathode line CTL while the organic EL element 11 is emitting light. As a result, when external light is incident on the write transistor Tws and the off current of the write transistor Tws increases while the organic EL element 11 emits light, the charge is transferred to the data line DTL via the write transistor Tws. To the storage capacitor Cs. As a result, as in the above embodiments, the light emission luminance of the organic EL element 11 can be automatically changed according to the external light luminance without changing the signal voltage or providing a special circuit. . Therefore, the display luminance can be changed according to the external light luminance with a low-cost and simple system.

<4.モジュールおよび適用例>
以下、上記第1および第2の実施の形態およびそれらの変形例で説明した表示装置1の適用例について説明する。表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
<4. Modules and application examples>
Hereinafter, application examples of the display device 1 described in the first and second embodiments and the modifications thereof will be described. The display device 1 displays an externally input video signal or an internally generated video signal as an image or video, such as a television device, a digital camera, a notebook personal computer, a mobile terminal device such as a mobile phone, or a video camera. The present invention can be applied to display devices for electronic devices in all fields.

[モジュール]
表示装置1は、例えば、図16に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板3の一辺に、表示パネル10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
[module]
The display device 1 is incorporated into various electronic devices such as application examples 1 to 5 described later, for example, as a module shown in FIG. In this module, for example, an area 210 exposed from a member (not shown) that seals the display panel 10 is provided on one side of the substrate 3, and the timing generation circuit 21 and the video signal processing circuit 22 are provided in the exposed area 210. The data line driving circuit 23, the gate line driving circuit 24, and the drain line driving circuit 25 are extended to form external connection terminals (not shown). The external connection terminal may be provided with a flexible printed circuit (FPC) 220 for signal input / output.

[適用例1]
図17は、表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、表示装置1により構成されている。
[Application Example 1]
FIG. 17 illustrates an appearance of a television device to which the display device 1 is applied. The television apparatus has a video display screen unit 300 including, for example, a front panel 310 and a filter glass 320, and the video display screen unit 300 is configured by the display device 1.

[適用例2]
図18は、表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、表示装置1により構成されている。
[Application Example 2]
FIG. 18 shows the appearance of a digital camera to which the display device 1 is applied. The digital camera includes, for example, a flash light emitting unit 410, a display unit 420, a menu switch 430, and a shutter button 440, and the display unit 420 includes the display device 1.

[適用例3]
図19は、表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、表示装置1により構成されている。
[Application Example 3]
FIG. 19 shows an appearance of a notebook personal computer to which the display device 1 is applied. The notebook personal computer has, for example, a main body 510, a keyboard 520 for inputting characters and the like, and a display unit 530 for displaying an image. The display unit 530 is configured by the display device 1. .

[適用例4]
図20は、表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、表示装置1により構成されている。
[Application Example 4]
FIG. 20 shows the appearance of a video camera to which the display device 1 is applied. This video camera has, for example, a main body 610, a subject photographing lens 620 provided on the front side surface of the main body 610, a start / stop switch 630 at the time of photographing, and a display 640. Reference numeral 640 denotes the display device 1.

[適用例5]
図21は、表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、表示装置1により構成されている。
[Application Example 5]
FIG. 21 illustrates an appearance of a mobile phone to which the display device 1 is applied. For example, the mobile phone is obtained by connecting an upper housing 710 and a lower housing 720 with a connecting portion (hinge portion) 730, and includes a display 740, a sub-display 750, a picture light 760, and a camera 770. Yes. The display 740 or the sub display 750 is configured by the display device 1.

以上、上記各実施の形態および適用例を挙げて本発明を説明したが、本発明はそれらに限定されるものではなく、種々変形が可能である。   While the present invention has been described with reference to each of the above embodiments and application examples, the present invention is not limited to these, and various modifications can be made.

例えば、上記実施の形態等では、表示装置がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路12の構成は上記実施の形態等で説明したものに限られない。従って、必要に応じて容量素子やトランジスタを画素回路12に追加することが可能である。その場合、画素回路12の変更に応じて、上述したタイミング生成回路21、映像信号処理回路22、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25のほかに、必要な駆動回路を追加してもよい。   For example, in the above embodiment and the like, the case where the display device is an active matrix type has been described. However, the configuration of the pixel circuit 12 for driving the active matrix is not limited to that described in the above embodiment and the like. Therefore, a capacitor and a transistor can be added to the pixel circuit 12 as necessary. In that case, in addition to the timing generation circuit 21, the video signal processing circuit 22, the data line driving circuit 23, the gate line driving circuit 24, and the drain line driving circuit 25 described above, a necessary driving circuit according to the change of the pixel circuit 12. May be added.

また、上記実施の形態等では、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の駆動をタイミング生成回路21および映像信号処理回路22が制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、データ線駆動回路23、ゲート線駆動回路24およびドレイン線駆動回路25の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。   In the above embodiment and the like, the timing generation circuit 21 and the video signal processing circuit 22 control the driving of the data line driving circuit 23, the gate line driving circuit 24, and the drain line driving circuit 25. You may make it control these drives. Control of the data line driving circuit 23, the gate line driving circuit 24, and the drain line driving circuit 25 may be performed by hardware (circuit) or software (program).

また、上記実施の形態等では、書込トランジスタTwsのソースおよびドレインや、駆動トランジスタTdrのソースおよびドレインが固定されたものとして説明されていたが、いうまでもなく、電流の流れる向きによっては、ソースとドレインの対向関係が上記の説明とは逆になることがある。   In the above-described embodiments and the like, it has been described that the source and drain of the write transistor Tws and the source and drain of the drive transistor Tdr are fixed. Needless to say, depending on the direction in which the current flows, The opposing relationship between the source and the drain may be opposite to the above description.

また、上記実施の形態等では、書込トランジスタTwsおよび駆動トランジスタTdrがnチャネルMOS型のTFTにより形成されているものとして説明されていたが、書込トランジスタTwsおよび駆動トランジスタTdrの少なくとも一方がpチャネルMOS型のTFTにより形成されていてもよい。なお、駆動トランジスタTdrがpチャネルMOS型のTFTにより形成されている場合には、上記実施の形態等において、有機EL素子11のアノード35Aがカソードとなり、有機EL素子11のカソード35Bがアノードとなる。また、上記実施の形態等において、書込トランジスタTwsおよび駆動トランジスタTdrは、常に、アモルファスシリコン型のTFTやマイクロシリコン型のTFTである必要はなく、例えば、低温ポリシリコン型のTFTであってもよい。   In the above embodiments and the like, it has been described that the write transistor Tws and the drive transistor Tdr are formed of n-channel MOS type TFTs. However, at least one of the write transistor Tws and the drive transistor Tdr is p It may be formed by a channel MOS type TFT. When the drive transistor Tdr is formed of a p-channel MOS type TFT, the anode 35A of the organic EL element 11 is a cathode and the cathode 35B of the organic EL element 11 is an anode in the above-described embodiment and the like. . In the above-described embodiment and the like, the write transistor Tws and the drive transistor Tdr do not always need to be amorphous silicon type TFTs or micro silicon type TFTs. For example, even a low temperature polysilicon type TFT may be used. Good.

1…表示装置、10…表示パネル、10A…表示領域、11,11R,11G,11B…有機EL素子、12…画素回路、13,13R,13G,13B…サブピクセル、14…表示画素、20…駆動回路、20A…映像信号、20B…同期信号、21…タイミング生成回路、21A…制御信号、22…映像信号処理回路、23…データ線駆動回路、24…ゲート線駆動回路、25…ドレイン線駆動回路、31A,32A,36A…ゲート、31B,32B,36B…ソース、31C,32C,36C…ドレイン、31D,32D,36D…チャネル、33A,33B…端子、35A…アノード電極、35B…カソード電極、35C…有機層、37A,37B,37C,37D,37E…コンタクト、41,47…基板、42…ゲート絶縁膜、43,44,45,46…絶縁膜、43A,44A…開口、300…映像表示画面部、310…フロントパネル、320…フィルターガラス、410…発光部、420,530,640…表示部、430…メニュースイッチ、440…シャッターボタン、510…本体、520…キーボード、610…本体部、620…レンズ、630…スタート/ストップスイッチ、710…上側筐体、720…下側筐体、730…連結部、740…ディスプレイ、750…サブディスプレイ、760…ピクチャーライト、770…カメラ、Cs…保持容量、CTL…カソード線、DSL…ドレイン線、DTL…データ線、H…開口、S…映像表示面、Tdr…駆動トランジスタ、Tr1…トランジスタ、Tws…書込トランジスタ、WSL…ゲート線。   DESCRIPTION OF SYMBOLS 1 ... Display apparatus, 10 ... Display panel, 10A ... Display area, 11, 11R, 11G, 11B ... Organic EL element, 12 ... Pixel circuit, 13, 13R, 13G, 13B ... Sub pixel, 14 ... Display pixel, 20 ... Drive circuit, 20A ... video signal, 20B ... synchronization signal, 21 ... timing generation circuit, 21A ... control signal, 22 ... video signal processing circuit, 23 ... data line drive circuit, 24 ... gate line drive circuit, 25 ... drain line drive Circuit, 31A, 32A, 36A ... Gate, 31B, 32B, 36B ... Source, 31C, 32C, 36C ... Drain, 31D, 32D, 36D ... Channel, 33A, 33B ... Terminal, 35A ... Anode electrode, 35B ... Cathode electrode, 35C ... organic layer, 37A, 37B, 37C, 37D, 37E ... contact, 41, 47 ... substrate, 42 ... gate insulating film 43, 44, 45, 46 ... insulating film, 43A, 44A ... opening, 300 ... video display screen part, 310 ... front panel, 320 ... filter glass, 410 ... light emitting part, 420, 530, 640 ... display part, 430 ... Menu switch, 440 ... shutter button, 510 ... main body, 520 ... keyboard, 610 ... main body, 620 ... lens, 630 ... start / stop switch, 710 ... upper housing, 720 ... lower housing, 730 ... connecting portion, 740 ... Display, 750 ... Sub-display, 760 ... Picture light, 770 ... Camera, Cs ... Retention capacity, CTL ... Cathode line, DSL ... Drain line, DTL ... Data line, H ... Aperture, S ... Video display surface, Tdr ... Drive transistor, Tr1 ... transistor, Tws ... write transistor, WSL ... gate line.

Claims (8)

自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに備えた表示パネルであって、
前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている
表示パネル。
A display panel including a self-light emitting element and a pixel circuit for driving the self-light emitting element for each pixel,
The pixel circuit includes a storage capacitor, a first transistor that writes a voltage corresponding to a video signal to the storage capacitor, and a second transistor that drives the light-emitting element based on the voltage of the storage capacitor. A display panel configured to feed back a voltage corresponding to the intensity of light to the gate voltage of the second transistor.
前記画素回路は、外光の入射する位置に配置された第3トランジスタを有し、前記第3トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記保持容量に電荷をチャージするようになっている
請求項1に記載の表示パネル。
The pixel circuit includes a third transistor disposed at a position where external light is incident, and charges the storage capacitor with a leakage current according to the luminance level of the external light incident on the third transistor. The display panel according to claim 1.
前記第3トランジスタは、前記第2トランジスタのゲート電圧よりも高い電圧が印加される配線と、前記保持容量との間に挿入されており、
前記第3トランジスタのゲートは、前記保持容量に電気的に接続されている
請求項2に記載の表示パネル。
The third transistor is inserted between a wiring to which a voltage higher than the gate voltage of the second transistor is applied and the storage capacitor,
The display panel according to claim 2, wherein a gate of the third transistor is electrically connected to the storage capacitor.
1または複数画素行ごとに各画素の自発光素子に接続された配線をさらに備えた
請求項1に記載の表示パネル。
The display panel according to claim 1, further comprising a wiring connected to the self-light emitting element of each pixel for each one or a plurality of pixel rows.
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を備え、
前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている
表示装置。
A display panel having a self-luminous element and a pixel circuit for driving the self-luminous element for each pixel;
A drive circuit for driving the pixel circuit,
The pixel circuit includes a storage capacitor, a first transistor that writes a voltage corresponding to a video signal to the storage capacitor, and a second transistor that drives the light-emitting element based on the voltage of the storage capacitor. A display device configured to feed back a voltage corresponding to the intensity of light to the gate voltage of the second transistor.
前記画素回路は、外光の入射する位置に配置された第3トランジスタを有し、前記第3トランジスタに入射する外光の輝度の大きさに応じたリーク電流によって、前記保持容量に電荷がチャージされるようになっている
請求項5に記載の表示装置。
The pixel circuit includes a third transistor disposed at a position where external light is incident, and the storage capacitor is charged with a leakage current according to the luminance level of the external light incident on the third transistor. The display device according to claim 5.
前記表示パネルは、1または複数画素行ごとに各画素の自発光素子に接続された配線をさらに有し、
前記駆動回路は、前記第1トランジスタによって前記保持容量に書き込まれる電圧よりも常に低くなるような電圧を、前記自発光素子が発光している間、前記配線に印加するようになっている
請求項5に記載の表示装置。
The display panel further includes a wiring connected to a self-light emitting element of each pixel for each one or a plurality of pixel rows,
The drive circuit applies a voltage that is always lower than a voltage written in the storage capacitor by the first transistor to the wiring while the light-emitting element emits light. 5. The display device according to 5.
表示装置を備え、
前記表示装置は、
自発光素子と、前記自発光素子を駆動する画素回路とを画素ごとに有する表示パネルと、
前記画素回路を駆動する駆動回路と
を有し、
前記画素回路は、保持容量と、映像信号に対応する電圧を前記保持容量に書き込む第1トランジスタと、前記保持容量の電圧に基づいて前記自発光素子を駆動する第2トランジスタとを有するとともに、外光の輝度の大きさに応じた電圧を前記第2トランジスタのゲート電圧にフィードバックするようになっている
電子機器。
A display device,
The display device
A display panel having a self-luminous element and a pixel circuit for driving the self-luminous element for each pixel;
A drive circuit for driving the pixel circuit,
The pixel circuit includes a storage capacitor, a first transistor that writes a voltage corresponding to a video signal to the storage capacitor, and a second transistor that drives the light-emitting element based on the voltage of the storage capacitor. An electronic device configured to feed back a voltage corresponding to a luminance level of light to a gate voltage of the second transistor.
JP2011086433A 2011-04-08 2011-04-08 Display device and electronic device Active JP5737570B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011086433A JP5737570B2 (en) 2011-04-08 2011-04-08 Display device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011086433A JP5737570B2 (en) 2011-04-08 2011-04-08 Display device and electronic device

Publications (3)

Publication Number Publication Date
JP2012220723A true JP2012220723A (en) 2012-11-12
JP2012220723A5 JP2012220723A5 (en) 2014-04-03
JP5737570B2 JP5737570B2 (en) 2015-06-17

Family

ID=47272294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011086433A Active JP5737570B2 (en) 2011-04-08 2011-04-08 Display device and electronic device

Country Status (1)

Country Link
JP (1) JP5737570B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017227854A (en) * 2015-07-30 2017-12-28 株式会社半導体エネルギー研究所 Display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348044A (en) * 2003-05-26 2004-12-09 Seiko Epson Corp Display device, display method, and method for manufacturing display device
JP2005092006A (en) * 2003-09-19 2005-04-07 Sony Corp Active matrix type self emitting display device
JP2008541185A (en) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescent display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004348044A (en) * 2003-05-26 2004-12-09 Seiko Epson Corp Display device, display method, and method for manufacturing display device
JP2005092006A (en) * 2003-09-19 2005-04-07 Sony Corp Active matrix type self emitting display device
JP2008541185A (en) * 2005-05-19 2008-11-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Electroluminescent display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017227854A (en) * 2015-07-30 2017-12-28 株式会社半導体エネルギー研究所 Display device

Also Published As

Publication number Publication date
JP5737570B2 (en) 2015-06-17

Similar Documents

Publication Publication Date Title
JP5804732B2 (en) Driving method, display device, and electronic apparatus
JP2012208263A (en) Display panel, display device, and electronic equipment
US9041631B2 (en) Display device, method for driving the same, and electronic device
US8902213B2 (en) Display device, electronic device, and method of driving display device
US9099038B2 (en) Pixel circuit, display panel, display unit, and electronic system
JP5793058B2 (en) Display panel, display device and electronic device
JP2013057726A (en) Display panel, display device and, electronic device
JP4666016B2 (en) Display device, driving method thereof, and electronic apparatus
JP2011221165A (en) Display device, electronic device, and driving method of display device
JP5737568B2 (en) Display panel, display device and electronic device
JP2010039117A (en) Display, its driving method, and electronic device
JP2012185327A (en) Writing circuit, display panel, display device, and electronic appliance
JP5737570B2 (en) Display device and electronic device
JP5766491B2 (en) Luminescent panel, display device and electronic device
JP5239812B2 (en) Display device, display device driving method, and electronic apparatus
JP2010014748A (en) Display device and electronic apparatus
JP5168116B2 (en) Display device, display device driving method, and electronic apparatus
JP2013122481A (en) Display device, drive method therefor, and electronic device
WO2013084701A1 (en) Display device, drive method therefor, and electronic device
JP2010026119A (en) Display and method of driving the same, and electronic equipment
JP2010014747A (en) Display device, method of driving the same, and electronic apparatus
JP2013101358A (en) Display device and driving method of the same, and electronic apparatus
JP2013097051A (en) Display device and electronic apparatus
JP2013225144A (en) Display device and electronic device
JP2010032904A (en) Display device, its driving method, and electronic equipment

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150408

R151 Written notification of patent or utility model registration

Ref document number: 5737570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350