JP2012212932A - Semiconductor light-emitting element manufacturing method - Google Patents

Semiconductor light-emitting element manufacturing method Download PDF

Info

Publication number
JP2012212932A
JP2012212932A JP2012152257A JP2012152257A JP2012212932A JP 2012212932 A JP2012212932 A JP 2012212932A JP 2012152257 A JP2012152257 A JP 2012152257A JP 2012152257 A JP2012152257 A JP 2012152257A JP 2012212932 A JP2012212932 A JP 2012212932A
Authority
JP
Japan
Prior art keywords
electrode
light emitting
layer
semiconductor light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012152257A
Other languages
Japanese (ja)
Other versions
JP5368609B2 (en
JP2012212932A5 (en
Inventor
Hiroshi Katsuno
弘 勝野
Yasuo Oba
康夫 大場
Katsura Kaneko
桂 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012152257A priority Critical patent/JP5368609B2/en
Publication of JP2012212932A publication Critical patent/JP2012212932A/en
Publication of JP2012212932A5 publication Critical patent/JP2012212932A5/ja
Application granted granted Critical
Publication of JP5368609B2 publication Critical patent/JP5368609B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting element having high light extraction efficiency.SOLUTION: A manufacturing method of a semiconductor light-emitting element including a first semiconductor layer 120, a second semiconductor layer 140, a light-emitting layer 130 provided between the first semiconductor layer 120 and the second semiconductor layer 140, a first electrode 160 connected to the first semiconductor layer 120, and a second electrode 150 provided on the second semiconductor layer 140 with a side facing the second semiconductor layer 140 being composed of at least either one of silver or a silver alloy, comprises: forming a conductive film to be the second electrode 150 on the second semiconductor layer 140; and forming air gap with a width of an emission wavelength or less of the light-emitting layer on a surface of the conductive film facing the second semiconductor layer 140 by causing self organization by migration of the conductive film.

Description

本発明は、半導体発光素子の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor light emitting device.

半導体発光素子の輝度を向上させるために、光取り出し効率の改善は重要である。半導体発光素子において、高い放熱性と高い光取り出し効率が期待される構造の一例として、ウェーハの発光層側をヒートシンク側に接触させ、発光した光を直接または反射膜で反射させて基板側から取り出すフリップチップ型の構造がある。   In order to improve the luminance of the semiconductor light emitting device, it is important to improve the light extraction efficiency. As an example of a structure that is expected to have high heat dissipation and high light extraction efficiency in a semiconductor light emitting device, the light emitting layer side of the wafer is brought into contact with the heat sink side, and the emitted light is reflected directly or by a reflective film and taken out from the substrate side. There is a flip chip type structure.

半導体発光素子内で発光した光は、屈折率差のある界面に対する入射角度に応じて光路を変える。光の入射角度が界面に対して垂直に近いような深い入射角度の場合は、半導体素子の外に取り出され、浅い入射角度の場合は、全反射し半導体発光素子内部に戻る。
フリップチップ型の半導体発光素子の場合、光取り出し効率を改善するため、基板の光取り出し面をドーム状に加工したり、回折機能を持つナノ凹凸構造を形成したりすることが考えられる。しかしながら、例えばサファイア基板上に窒化物半導体を形成した半導体発光素子の場合、基板と半導体層の屈折率差が大きいため、半導体層で発光した光がその界面で反射されて、半導体層内に閉じ込められ易い構造となっている。このため、基板の光取り出し面に工夫をしても、光取り出し効率の向上には改善の余地がある。
The light emitted in the semiconductor light emitting element changes its optical path according to the incident angle with respect to the interface having a difference in refractive index. When the incident angle is deep such that the incident angle of light is nearly perpendicular to the interface, the light is taken out of the semiconductor element. When the incident angle is shallow, the light is totally reflected and returns to the inside of the semiconductor light emitting element.
In the case of a flip-chip type semiconductor light emitting device, in order to improve the light extraction efficiency, it is conceivable to process the light extraction surface of the substrate into a dome shape or to form a nano uneven structure having a diffraction function. However, for example, in the case of a semiconductor light emitting device in which a nitride semiconductor is formed on a sapphire substrate, the difference in refractive index between the substrate and the semiconductor layer is large, so that light emitted from the semiconductor layer is reflected at the interface and confined in the semiconductor layer. It has a structure that is easy to handle. For this reason, even if the light extraction surface of the substrate is devised, there is room for improvement in improving the light extraction efficiency.

光取り出し効率の改善のため、例えば、半導体層を形成する基板表面を加工したり、半導体層内に平坦でない層を形成したり、反射膜を形成する半導体層の表面を加工することによって、凹凸構造を形成することも考えられる。しかし、いずれの方法も高度な技術が必要である上に、凹凸構造を形成するための結晶成長条件と半導体発光素子の特性を向上させるための結晶成長条件とが高度に両立しないおそれがある。すなわち、凹凸構造を形成することによって結晶品質が低下し、これによる電気特性や光学特性の劣化が懸念される。   In order to improve the light extraction efficiency, for example, by processing the surface of the substrate on which the semiconductor layer is formed, forming a non-flat layer in the semiconductor layer, or processing the surface of the semiconductor layer on which the reflective film is formed, It is also conceivable to form a structure. However, both methods require advanced techniques, and there is a possibility that the crystal growth conditions for forming the concavo-convex structure and the crystal growth conditions for improving the characteristics of the semiconductor light emitting device are not highly compatible. That is, the crystal quality is lowered by forming the concavo-convex structure, and there is a concern that the electrical characteristics and the optical characteristics are deteriorated due to this.

特許文献1には、高効率反射膜の機能を兼用する電極が、発光層からの放射光の波長の1/2以下の幅の領域を有する構造が提案されている。   Patent Document 1 proposes a structure in which an electrode that also functions as a high-efficiency reflective film has a region with a width that is 1/2 or less of the wavelength of the emitted light from the light-emitting layer.

特開2007−5591号公報JP 2007-5591 A

本発明は、光取り出し効率の高い半導体発光素子の製造方法を提供する。   The present invention provides a method for manufacturing a semiconductor light emitting device with high light extraction efficiency.

本発明の一態様によれば、第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、前記第1の半導体層に接続された第1の電極と、前記第2の半導体層の上に設けられ前記第2の半導体層に対向する側が銀及び銀合金の少なくともいずれかからなる第2の電極と、を有する半導体発光素子の製造方法であって、前記第2の半導体層の上に、前記第2の電極となる導電膜を形成し、前記導電膜のマイグレーションによる自己組織化を生じさせ前記導電膜の前記第2の半導体層に対向する面に、前記発光層の発光波長以下の幅の空隙を形成することを特徴とする半導体発光素子の製造方法が提供される。   According to one embodiment of the present invention, a first semiconductor layer, a second semiconductor layer, a light emitting layer provided between the first semiconductor layer and the second semiconductor layer, and the first semiconductor layer A first electrode connected to the semiconductor layer, a second electrode provided on the second semiconductor layer and facing the second semiconductor layer, the second electrode comprising at least one of silver and a silver alloy, A method of manufacturing a semiconductor light-emitting device having the above-described structure, wherein a conductive film to be the second electrode is formed on the second semiconductor layer, and self-organization is caused by migration of the conductive film. A method of manufacturing a semiconductor light emitting device is provided, wherein a gap having a width equal to or smaller than the emission wavelength of the light emitting layer is formed on a surface facing the second semiconductor layer.

本発明によれば、光取り出し効率の高い半導体発光素子の製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a semiconductor light-emitting device with high light extraction efficiency is provided.

本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。1 is a schematic view illustrating the configuration of a semiconductor light emitting element according to a first embodiment of the invention. 本発明の第1の実施形態に係る半導体発光素子の要部の構造を例示する拡大模式図である。FIG. 3 is an enlarged schematic view illustrating the structure of the main part of the semiconductor light emitting element according to the first embodiment of the invention. 本発明の第1の実施形態に係る半導体発光素子の空隙を例示する模式図である。It is a schematic diagram which illustrates the space | gap of the semiconductor light-emitting device concerning the 1st Embodiment of this invention. 本発明の第1の実施例に係る半導体発光素子の構成を例示する断面模式図である。1 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to a first example of the invention. 本発明の第2の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。It is a flowchart figure which illustrates the manufacturing method of the semiconductor light-emitting device concerning the 2nd Embodiment of this invention. 本発明の第2の実施例に係る半導体発光素子の一部の製造方法を例示する工程順模式断面図である。FIG. 10 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a portion of the semiconductor light emitting element according to the second example of the invention. 本発明の第2の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。It is a schematic cross-sectional view in order of steps of the main part illustrating the method for manufacturing a semiconductor light emitting element according to the second example of the invention. 図7に続く工程順模式断面図である。FIG. 8 is a schematic cross-sectional view in order of the steps, following FIG. 7. 本発明の第2の実施例に係る半導体発光素子の製造方法における熱処理時の結晶粒の振る舞いを示す模式図である。It is a schematic diagram which shows the behavior of the crystal grain at the time of the heat processing in the manufacturing method of the semiconductor light-emitting device concerning the 2nd example of the present invention. 第1の比較例の半導体発光素子の構成を例示する断面模式図である。It is a cross-sectional schematic diagram which illustrates the structure of the semiconductor light emitting element of a 1st comparative example. 第1の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。FIG. 6 is a schematic cross-sectional view in order of the process of the main part illustrating the method for manufacturing the semiconductor light emitting element of the first comparative example. 本発明の第1の実施例に係る半導体発光素子及び第1の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。3 is a scanning electron micrograph illustrating the structure of the surface of the second electrode of the semiconductor light emitting device according to the first example of the invention and the semiconductor light emitting device of the first comparative example. 本発明の第3の実施形態に係る半導体発光素子の構成を例示する断面模式図である。It is a cross-sectional schematic diagram which illustrates the structure of the semiconductor light-emitting device which concerns on the 3rd Embodiment of this invention. 本発明の第3の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。FIG. 10 is a schematic cross-sectional view in order of the process of the main part illustrating the method for manufacturing a semiconductor light emitting element according to the third example of the invention. 本発明の第3の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。It is a scanning electron micrograph which illustrates the structure of the surface of the 2nd electrode of the semiconductor light-emitting device which concerns on the 3rd Example of this invention. 本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の空隙の面積比との関係を例示するグラフ図である。It is a graph which illustrates the relationship between the heat processing temperature in the semiconductor light-emitting device concerning the 3rd Example of this invention, and the area ratio of the space | gap of a semiconductor light-emitting device. 本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の光出力との関係を例示するグラフ図である。It is a graph which illustrates the relationship between the heat processing temperature in the semiconductor light-emitting device concerning the 3rd Example of this invention, and the optical output of a semiconductor light-emitting device. 第2の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。FIG. 11 is a schematic cross-sectional view in order of the process of the main part illustrating the method for manufacturing the semiconductor light emitting element of the second comparative example. 第3の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。It is a schematic cross-sectional view in order of the process of the principal part illustrating the method for manufacturing the semiconductor light emitting element of the third comparative example. 第2、第3の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。It is a scanning electron micrograph which illustrates the structure of the surface of the 2nd electrode of the semiconductor light-emitting device of a 2nd, 3rd comparative example. 本発明の第4の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。It is a scanning electron micrograph which illustrates the structure of the surface of the 2nd electrode of the semiconductor light-emitting device based on the 4th Example of this invention. 本発明の第4の実施形態に係る半導体発光素子の構成を例示する断面模式図である。It is a cross-sectional schematic diagram which illustrates the structure of the semiconductor light-emitting device concerning the 4th Embodiment of this invention. 本発明の第4の実施形態に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。It is a schematic cross-sectional view in order of steps of the main part illustrating the method for manufacturing a semiconductor light emitting element according to the fourth embodiment of the invention. 本発明の第5の実施形態に係る半導体発光素子の構成を例示する模式図である。FIG. 10 is a schematic view illustrating the configuration of a semiconductor light emitting element according to a fifth embodiment of the invention. 本発明の第6の実施形態に係る半導体発光素子の構成を例示する断面模式図である。It is a cross-sectional schematic diagram which illustrates the structure of the semiconductor light-emitting device which concerns on the 6th Embodiment of this invention. 本発明の第6の実施形態に係る別の半導体発光素子の構成を例示する断面模式図である。FIG. 10 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the sixth embodiment of the invention. 本発明の第7の実施形態に係る半導体発光素子の構成を例示する断面模式図である。It is a cross-sectional schematic diagram which illustrates the structure of the semiconductor light-emitting device which concerns on the 7th Embodiment of this invention.

以下、本発明の実施の形態について図面を参照して詳細に説明する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、図1(b)は、本発明の第1の実施形態に係る半導体発光素子の構成を例示する平面模式図であり、図1(a)は、図1(b)のA−A’線断面模式図である。
図1(a)、(b)に表したように、本発明の第1の実施形態に係る半導体発光素子10は、第1の半導体層120と、第2の半導体層140と、第1の半導体層120と第2の半導体層140との間に設けられた発光層130と、第1の半導体層120の上に設けられた第1の電極160と、第2の半導体層140の上に設けられた第2の電極150と、を備える。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a schematic view illustrating the configuration of a semiconductor light emitting element according to the first embodiment of the invention.
1B is a schematic plan view illustrating the configuration of the semiconductor light emitting device according to the first embodiment of the invention. FIG. 1A is a cross-sectional view taken along line AA ′ of FIG. It is a line section schematic diagram.
As shown in FIGS. 1A and 1B, the semiconductor light emitting device 10 according to the first embodiment of the present invention includes a first semiconductor layer 120, a second semiconductor layer 140, and a first semiconductor layer 120. On the light emitting layer 130 provided between the semiconductor layer 120 and the second semiconductor layer 140, the first electrode 160 provided on the first semiconductor layer 120, and the second semiconductor layer 140 And a second electrode 150 provided.

すなわち、本実施形態に係る半導体発光素子10は、第1の半導体層120と、第2の半導体層140と、これらに挟まれた発光層130を含む半導体層148を備える。この半導体層148には、例えば、AlGa1−x−yInN(x≧0、y≧0、x+y≦1)等の窒化物半導体を用いることができる。ただし、本発明はこれには限定されない。
そして、第1の半導体層120にはn型の導電型を有する半導体を用い、第2の半導体層140にはp型の導電性を有する半導体を用いることができる。
That is, the semiconductor light emitting device 10 according to this embodiment includes the semiconductor layer 148 including the first semiconductor layer 120, the second semiconductor layer 140, and the light emitting layer 130 sandwiched therebetween. For the semiconductor layer 148, for example, a nitride semiconductor such as Al x Ga 1-xy In y N (x ≧ 0, y ≧ 0, x + y ≦ 1) can be used. However, the present invention is not limited to this.
A semiconductor having n-type conductivity can be used for the first semiconductor layer 120, and a semiconductor having p-type conductivity can be used for the second semiconductor layer 140.

また、図1に表したように、半導体層148(第1の半導体層120、発光層130、第2の半導体層140)は、基板110の上に形成することができる。この際、半導体層148の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法や分子線エピタキシャル成長法等などの技術を用いることができる。
また、この基板110には、例えば、サファイア、SiC、GaN、GaAs、Siなどの材料を用いることができる。サファイアのように、発光層130から放出される光を透過する材料を用いた場合、基板110を介して光を取り出すことができる。一方、発光層130から放出される光を透過しない材料により基板110を形成した場合は、半導体層148と基板110との界面で光を反射させ、外部に取り出すことも可能である。なお、基板110は、半導体発光素子の製作途中または製作後に、取り除いても良い。その場合には、発光層130から放出された光を半導体層148の下面(図1(a)において下側の面)から取り出すことができる。
In addition, as illustrated in FIG. 1, the semiconductor layer 148 (the first semiconductor layer 120, the light emitting layer 130, and the second semiconductor layer 140) can be formed over the substrate 110. At this time, a method for forming the semiconductor layer 148 is not particularly limited, and for example, a technique such as a metal organic chemical vapor deposition method or a molecular beam epitaxial growth method can be used.
The substrate 110 can be made of a material such as sapphire, SiC, GaN, GaAs, or Si. When a material that transmits light emitted from the light emitting layer 130 is used, such as sapphire, light can be extracted through the substrate 110. On the other hand, in the case where the substrate 110 is formed using a material that does not transmit light emitted from the light-emitting layer 130, the light can be reflected at the interface between the semiconductor layer 148 and the substrate 110 and extracted outside. The substrate 110 may be removed during or after the manufacture of the semiconductor light emitting element. In that case, light emitted from the light-emitting layer 130 can be extracted from the lower surface of the semiconductor layer 148 (the lower surface in FIG. 1A).

そして、第2の電極150には、例えば、銀及び銀合金の少なくともいずれかを用いることができる。ただし、本発明はこれに限らず、第2の電極150は、少なくとも第2の半導体層140に対向する側が、銀及び銀合金の少なくともいずれかからなれば良い。
第1の電極150となる導電膜の材料は、銀単層膜でも良く、銀と、銀以外の金属と、を含む銀合金層であっても良い。銀以外の多くの金属単層膜の可視光帯域に対する反射効率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀は370nm〜400nmの紫外帯域の光に対しても高い反射効率特性を有する。このため、銀や銀合金を第2の電極150に用いることにより、発光層130で生じた光、特に紫外帯域の光を高効率に反射させ、高輝度の半導体発光素子10を実現することができる。
そして、紫外発光の半導体発光素子において、第2の電極150となる導電膜が銀合金で形成される場合には、導電膜の第2の半導体層140側は、その他の部分に比べて銀の成分比が高い方が好ましい。第2の電極150となる導電膜の膜厚は、光に対する反射効率を確保するため、銀の吸収係数の逆数よりも厚いほうが好ましく、100nm以上であるほうがさらに好ましい。
For the second electrode 150, for example, at least one of silver and a silver alloy can be used. However, the present invention is not limited to this, and the second electrode 150 only needs to be made of at least one of silver and a silver alloy on the side facing the second semiconductor layer 140.
The material of the conductive film to be the first electrode 150 may be a silver single layer film or a silver alloy layer containing silver and a metal other than silver. The reflection efficiency of many metal single layer films other than silver in the visible light band tends to decrease as the wavelength becomes shorter in the ultraviolet region of 400 nm or less, but silver is also high for light in the ultraviolet region of 370 nm to 400 nm. Reflective efficiency characteristics. For this reason, by using silver or a silver alloy for the second electrode 150, light generated in the light emitting layer 130, particularly light in the ultraviolet band, can be reflected with high efficiency, and the semiconductor light emitting device 10 with high luminance can be realized. it can.
In the ultraviolet light emitting semiconductor light emitting element, when the conductive film to be the second electrode 150 is formed of a silver alloy, the second semiconductor layer 140 side of the conductive film is made of silver as compared with other portions. A higher component ratio is preferred. The film thickness of the conductive film to be the second electrode 150 is preferably thicker than the reciprocal of the absorption coefficient of silver, and more preferably 100 nm or more, in order to ensure light reflection efficiency.

さらに、第2の電極150は、第2の半導体層140に対向する面に、発光層130の光波長以下の幅の空隙210を有する。
後述するように、この空隙210によって、発光層130で発生した光の光路を変えることができ、屈折率差のある界面における全反射による光閉じ込め効果を抑制し、光取り出し効率の高い半導体発光素子を提供することができる。
Further, the second electrode 150 has a gap 210 having a width equal to or smaller than the light wavelength of the light emitting layer 130 on the surface facing the second semiconductor layer 140.
As will be described later, this gap 210 can change the optical path of light generated in the light emitting layer 130, suppress the light confinement effect due to total reflection at the interface having a refractive index difference, and has high light extraction efficiency. Can be provided.

また、空隙210は、第2の電極150の少なくとも第2の半導体層140との界面側に設けられれば良く、空隙210は、第2の電極150の第2の半導体層140との界面に設けられるのと同時に、第2の電極150の第2の半導体層140とは反対側の界面にも設けられても良い。また、空隙210は、第2の電極150の第2の半導体層140との界面に設けられるのと同時に、第2の電極150の層中にも設けられても良い。さらには、空隙210は、第2の電極150の厚み方向を貫通して設けられても良い。すなわち、空隙210は、少なくとも、半導体層148からの光が入射する第2の電極150の第2の半導体層140側の界面に、設けられれば良い。   The gap 210 may be provided at least on the interface side of the second electrode 150 with the second semiconductor layer 140, and the gap 210 is provided on the interface of the second electrode 150 with the second semiconductor layer 140. At the same time, the second electrode 150 may be provided on the interface opposite to the second semiconductor layer 140. Further, the gap 210 may be provided in the layer of the second electrode 150 at the same time as being provided at the interface between the second electrode 150 and the second semiconductor layer 140. Further, the gap 210 may be provided through the thickness direction of the second electrode 150. In other words, the gap 210 may be provided at least at the interface of the second electrode 150 on the second semiconductor layer 140 side where light from the semiconductor layer 148 enters.

また、この第2の電極150の空隙210は、高温熱処理による銀のマイグレーションによる自己組織化によって形成することができる。   Further, the gap 210 of the second electrode 150 can be formed by self-organization by silver migration by high-temperature heat treatment.

なお、第1の電極160の材料は、第1の半導体層120のオーミック電極として用いることができる導電性の各種の単層膜または多層膜を第1の電極160の材料として用いることができる。第1の電極160の形成方法も、特に限定されるものではなく、例えば、電子ビーム蒸着法にて多層構造を形成した後に、シンター処理を行っても良い。シンター処理をする場合は、ボンダビリティ向上のため、第1の電極160にパッドを別途設けることが好ましい。   Note that as the material of the first electrode 160, various conductive single-layer films or multilayer films that can be used as the ohmic electrode of the first semiconductor layer 120 can be used as the material of the first electrode 160. A method for forming the first electrode 160 is not particularly limited, and for example, a sintering process may be performed after forming a multilayer structure by an electron beam evaporation method. In the case of performing the sintering process, it is preferable to separately provide a pad on the first electrode 160 in order to improve bondability.

なお、ワイヤーボンディングのボンダビリティの向上、ボールボンダーによる金バンプ形成時のダイシェア強度の向上、及び、フリップチップマウントへの適用化等のために、第2の電極150にパッドを別途設けても良い。パッドの膜厚は、例えば100nmから10000nmの間で選ぶことができる。   Note that a pad may be separately provided on the second electrode 150 in order to improve bondability of wire bonding, improve die shear strength when forming gold bumps by a ball bonder, and apply to flip chip mounting. . The film thickness of the pad can be selected between 100 nm and 10,000 nm, for example.

図2は、本発明の第1の実施形態に係る半導体発光素子の要部の構造を例示する拡大模式図である。
なお、本願明細書と図2以降の各図については、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図2に表したように、本発明の第1の実施形態に係る半導体発光素子10においては、発光層130から第2の電極150へ向かって発光した光のうち、空隙210以外の部分に入射した光は、光Lのように幾何光学に従って鏡面反射する。一方、空隙210に入射した光は、空隙210の幅が発光波長より小さいため、散乱や回折等の波動光学で説明される挙動を示す。その結果、散乱反射された、例えば、光X1、X2、X3が生じる。
FIG. 2 is an enlarged schematic view illustrating the structure of the main part of the semiconductor light emitting device according to the first embodiment of the invention.
2 and the subsequent drawings, the same reference numerals are given to the same elements as those described above with reference to the previous drawings, and detailed description will be omitted as appropriate.
As shown in FIG. 2, in the semiconductor light emitting device 10 according to the first embodiment of the present invention, the light emitted from the light emitting layer 130 toward the second electrode 150 is incident on a portion other than the gap 210. The reflected light is specularly reflected in accordance with geometric optics like light L. On the other hand, since the width of the gap 210 is smaller than the emission wavelength, the light incident on the gap 210 exhibits a behavior explained by wave optics such as scattering and diffraction. As a result, for example, light X1, X2, and X3 that are scattered and reflected are generated.

このように、本実施形態に係る半導体発光素子10では、第2の電極150に、波長以下の幅の空隙210を設けることにより、第2の電極150と第2の半導体層140との界面に、散乱特性(拡散反射特性)の領域を形成することができる。これにより、各種の角度の光(例えば、光X1、X2、X3)を発生させ、屈折率差のある界面(例えば半導体層148と基板との界面)に対する入射角度が浅く半導体発光素子10の内部に閉じ込められていた一部の光の入射角度を変えることができ、効果的に光を外に取り出すことができる。
これにより、本実施形態に係る半導体発光素子10によって、光取り出し効率の高い半導体発光素子が提供できる。
なお、一般的には、空隙210の幅が発光波長と比べて小さくなるほど、光の波動性が高まり、散乱反射する光の成分が増加する。その結果として、半導体発光素子10の光取り出し効率が向上する。
As described above, in the semiconductor light emitting device 10 according to this embodiment, by providing the second electrode 150 with the gap 210 having a width equal to or smaller than the wavelength, the interface between the second electrode 150 and the second semiconductor layer 140 is provided. A region of scattering characteristics (diffuse reflection characteristics) can be formed. As a result, light of various angles (for example, light X1, X2, and X3) is generated, and the incident angle with respect to the interface having a difference in refractive index (for example, the interface between the semiconductor layer 148 and the substrate) is shallow, and the inside of the semiconductor light emitting device 10 The incident angle of a part of the light confined in the light can be changed, and the light can be effectively taken out.
Thereby, the semiconductor light emitting device 10 according to the present embodiment can provide a semiconductor light emitting device with high light extraction efficiency.
In general, as the width of the gap 210 becomes smaller than the emission wavelength, the wave nature of the light increases and the component of the light that is scattered and reflected increases. As a result, the light extraction efficiency of the semiconductor light emitting device 10 is improved.

ここで、「鏡面反射」とは、幾何光学によって説明される光の入射角と反射角が等しい反射のことであり、「拡散反射」とは、波動光学によって説明される、光が全方向に散乱される反射のことである。   Here, “specular reflection” refers to reflection with the same incident angle and reflection angle of light as explained by geometric optics, and “diffuse reflection” means that light is omnidirectional as explained by wave optics. It is a scattered reflection.

サファイア基板を用いた半導体発光素子の場合、基板110と半導体層148の屈折率差が大きいため、発光した光の多くの部分はその界面で反射されて、半導体層148の内部に閉じ込められ易い。これに対して、本実施形態に係る半導体発光素子10によれば、発光した光を拡散反射させることで、効果的に光を半導体層148の外部へ取り出すことができるため、光取り出し効率が改善される。このように、本実施形態に係る半導体発光素子10を、サファイア基板を用いた半導体発光素子に応用すると効果的である。   In the case of a semiconductor light emitting element using a sapphire substrate, since the difference in refractive index between the substrate 110 and the semiconductor layer 148 is large, most of the emitted light is reflected at the interface and is easily confined inside the semiconductor layer 148. On the other hand, according to the semiconductor light emitting device 10 according to the present embodiment, the light extraction efficiency is improved because the emitted light can be effectively extracted outside the semiconductor layer 148 by diffusely reflecting the emitted light. Is done. Thus, it is effective to apply the semiconductor light emitting device 10 according to the present embodiment to a semiconductor light emitting device using a sapphire substrate.

図3は、本発明の第1の実施形態に係る半導体発光素子の空隙を例示する模式図である。
すなわち、図3(a)、(b)は、空隙が、それぞれ楕円形状及び楕円形状以外の形状である場合の空隙の大きさ(幅)を例示している。
図3に表したように、第1の実施形態に係る半導体発光素子10において、空隙210の幅とは、空隙210の第2の半導体層140との界面における空隙210の断面形状が、楕円形状(図3(a))の場合は長径Sを指し、それ以外の場合(図3(b))は、最も長い空隙210内の直線距離Tを指す。
そして、空隙210の幅は、第2の電極150の第2の半導体層140に対向する面の断面における空隙210の平面形状において、上記の長径Sまたは直線距離Tとなる。
FIG. 3 is a schematic view illustrating the gap of the semiconductor light emitting element according to the first embodiment of the invention.
That is, FIGS. 3A and 3B illustrate the size (width) of the space when the space has an elliptical shape and a shape other than the elliptical shape, respectively.
As shown in FIG. 3, in the semiconductor light emitting device 10 according to the first embodiment, the width of the gap 210 is the cross-sectional shape of the gap 210 at the interface between the gap 210 and the second semiconductor layer 140. In the case of (FIG. 3A), the major axis S is indicated, and in other cases (FIG. 3B), the linear distance T in the longest gap 210 is indicated.
The width of the gap 210 is the above-described major axis S or linear distance T in the planar shape of the gap 210 in the cross section of the surface of the second electrode 150 facing the second semiconductor layer 140.

空隙210の幅は、発光波長以下にすることが好ましい。半導体発光素子10の発光スペクトルは、半値幅が数十nm程度の幅を持つが、発光波長とは規定の動作電流で光出力が最大値となるピーク発光波長を指す。
空隙210などの作用体が、光の波長に比べて十分に大きい場合には、光は直進する光束として扱われ、スネルの法則をはじめとする幾何光学により光の振る舞いが説明される。一方、作用体が光の波長と同程度のサイズになると、光は波動性を増し、幾何光学では説明できない現象を生じる。光が曲がるのも、回折や散乱という波動性に起因する。この波動性は、作用体のサイズが波長以下の領域で顕著に表れる。なお、この領域においては、光の挙動を電磁気学に基づいて厳密に計算することはできない。
It is preferable that the width of the gap 210 be equal to or less than the emission wavelength. The emission spectrum of the semiconductor light emitting device 10 has a half width of about several tens of nanometers. The emission wavelength refers to a peak emission wavelength at which the light output becomes a maximum value with a specified operating current.
When an action body such as the air gap 210 is sufficiently larger than the wavelength of light, the light is treated as a light beam traveling straight, and the behavior of light is explained by geometrical optics including Snell's law. On the other hand, when the effector has the same size as the wavelength of light, the light becomes more waveable, causing a phenomenon that cannot be explained by geometric optics. The light is also bent due to the wave nature of diffraction and scattering. This wave property appears remarkably in the region where the size of the effector is not more than the wavelength. In this region, the behavior of light cannot be calculated strictly based on electromagnetics.

なお、一般の半導体発光素子において、光取り出し効率改善のため、基板表面や半導体層内及び反射膜と接する半導体層の表面を加工して、平坦でない面(凹凸構造)を形成する方法があるが、これらの方法で形成される表面は、光の波長より大きい桁のサイズの凹凸構造であり、微視的にみれば幾何光学に従う鏡面反射特性を有している。これに対して、本実施形態に係る半導体発光素子10では、空隙210のサイズは光の波長以下であり、上記のように幾何光学で説明されない波動性の特性を有している。これにより、他の方法では得られない光取り出し効率の高い半導体発光素子が提供できる。   In general semiconductor light emitting devices, there is a method of forming a non-planar surface (uneven structure) by processing the substrate surface, the semiconductor layer surface, and the surface of the semiconductor layer in contact with the reflective film in order to improve the light extraction efficiency. The surface formed by these methods is a concavo-convex structure having an order of magnitude larger than the wavelength of light, and has a specular reflection characteristic according to geometrical optics when viewed microscopically. On the other hand, in the semiconductor light emitting device 10 according to the present embodiment, the size of the air gap 210 is equal to or less than the wavelength of light, and has wave characteristics that are not explained by geometric optics as described above. Thereby, it is possible to provide a semiconductor light emitting device having high light extraction efficiency that cannot be obtained by other methods.

なお、第2電極150の第2の半導体層140との界面における、空隙210の密度や面積比が高いほど、光取り出し効率が高まる。ただし、空隙210の密度や面積比が高くなりすぎると、第2の電極150と第2の半導体層140とのコンタクト面積が小さくなり、動作電圧が高くなることがある。
この時、図1に例示した半導体発光素子10のように、第2の電極150と第1の電極160とが、略同一平面上にあるような横方向通電の場合、第2の電極150と第1の電極160との距離が最小となる領域に電流が集中する傾向があるため、空隙210による第2の電極150と第2の半導体層140とのコンタクト面積の減少は、その減少分ほどは動作電圧に影響を与えない。
動作電圧との兼ね合いを考慮して、空隙210の第2の電極150の全面積に対する面積比は、10%以下であることが好ましく、さらに好ましくは5%以下であると良い。また、第2の電極150に複数の空隙210を設ける場合には、これら空隙210のうちの過半数のものの幅を発光光の波長以下とすることが望ましい。そのようにすれば、空隙210の半数以上が、上述したように光の波動性に基づく回折や散乱を生じ、光の取り出し効率を向上させることができる。また、第2の電極150に複数の空隙210を設ける場合に、それら空隙210の幅の平均値が、発光光の波長以下となるようにしてもよい。このようにしても、空隙210の多くが光の波動性に基づく回折や散乱を生じ、光の取り出し効率を向上させることができる。
Note that the higher the density and area ratio of the voids 210 at the interface between the second electrode 150 and the second semiconductor layer 140, the higher the light extraction efficiency. However, if the density and area ratio of the voids 210 are too high, the contact area between the second electrode 150 and the second semiconductor layer 140 may be reduced, and the operating voltage may be increased.
At this time, as in the semiconductor light emitting device 10 illustrated in FIG. 1, when the second electrode 150 and the first electrode 160 are laterally energized such that they are substantially on the same plane, Since current tends to concentrate in a region where the distance from the first electrode 160 is minimized, the decrease in the contact area between the second electrode 150 and the second semiconductor layer 140 due to the gap 210 is as much as the decrease. Does not affect the operating voltage.
In consideration of the balance with the operating voltage, the area ratio of the gap 210 to the total area of the second electrode 150 is preferably 10% or less, and more preferably 5% or less. In the case where a plurality of gaps 210 are provided in the second electrode 150, it is desirable that the majority of the gaps 210 have a width equal to or smaller than the wavelength of the emitted light. By doing so, more than half of the voids 210 cause diffraction and scattering based on the wave nature of light as described above, and the light extraction efficiency can be improved. Further, when a plurality of gaps 210 are provided in the second electrode 150, the average value of the widths of the gaps 210 may be equal to or less than the wavelength of the emitted light. Even in this case, many of the gaps 210 cause diffraction and scattering based on the wave nature of light, and the light extraction efficiency can be improved.

(第1の実施例)
以下、本実施形態に係る第1の実施例について説明する。
図4は、本発明の第1の実施例に係る半導体発光素子の構成を例示する断面模式図である。
図4に表したように、本発明の第1の実施例に係る半導体発光素子11は、図1に例示した第1の実施形態に係る半導体発光素子10と同様の構造を有す。
なお、平面構造は、図1に例示した本実施形態に係る半導体発光素子10と同様とすることができるので説明を省略する。
(First embodiment)
Hereinafter, a first example according to the present embodiment will be described.
FIG. 4 is a schematic cross-sectional view illustrating the configuration of the semiconductor light emitting element according to the first example of the invention.
As shown in FIG. 4, the semiconductor light emitting device 11 according to the first example of the present invention has the same structure as the semiconductor light emitting device 10 according to the first embodiment illustrated in FIG.
The planar structure can be the same as that of the semiconductor light emitting device 10 according to this embodiment illustrated in FIG.

本実施例に係る半導体発光素子11は、基板110の上に、膜厚3nm〜20nmの高炭素濃度の第1AlNバッファー層122(炭素濃度3×1018cm−3〜5×1020cm−3)、膜厚2μmの高純度第2AlNバッファー層123(炭素濃度1×1016cm−3〜3×1018cm−3)、膜厚3μmのノンドープGaNバッファー層124、膜厚4μmのSiドープn型GaNコンタクト層125(Si濃度1×1016cm−3〜1×1019cm−3)、膜厚0.02μmのSiドープn型AlGaNクラッド層126(Si濃度1×1016cm−3)、Siドープn型AlGaNバリア層(Si濃度1×1019cm−3)とGaInN発光層(電流注入時のピーク発光波長380nm)とが交互に3周期積層されてなる多重量子井戸構造の膜厚0.075μmの発光層130、膜厚0.02μmのノンドープAlGaNスペーサ層142、膜厚0.02μmのMgドープp型AlGaNクラッド層143(Mg濃度1×1019cm−3)、膜厚0.1μmのMgドープp型GaNコンタクト層144(Mg濃度1×1019cm−3)、膜厚0.02μmの高濃度Mgドープp型GaNコンタクト層145(Mg濃度2×1020cm−3)、が積層された半導体層148を有す。 The semiconductor light emitting device 11 according to the present example has a high carbon concentration first AlN buffer layer 122 (carbon concentration 3 × 10 18 cm −3 to 5 × 10 20 cm −3 ) having a film thickness of 3 nm to 20 nm on a substrate 110. ), High-purity second AlN buffer layer 123 (carbon concentration 1 × 10 16 cm −3 to 3 × 10 18 cm −3 ) having a thickness of 2 μm, non-doped GaN buffer layer 124 having a thickness of 3 μm, and Si-doped n having a thickness of 4 μm. Type GaN contact layer 125 (Si concentration 1 × 10 16 cm −3 to 1 × 10 19 cm −3 ), 0.02 μm thick Si-doped n-type AlGaN cladding layer 126 (Si concentration 1 × 10 16 cm −3 ) , Si-doped n-type AlGaN barrier layer (Si concentration 1 × 10 19 cm -3) and GaInN light-emitting layer (peak emission wavelength 380nm when the current injection) and three cycles are alternately The light emitting layer 130 having a thickness of 0.075 μm, the non-doped AlGaN spacer layer 142 having a thickness of 0.02 μm, and the Mg-doped p-type AlGaN cladding layer 143 having a thickness of 0.02 μm (Mg concentration 1 × 10 19 cm −3 ), a 0.1 μm-thick Mg-doped p-type GaN contact layer 144 (Mg concentration 1 × 10 19 cm −3 ), a 0.02 μm-thick Mg-doped p-type GaN contact layer 145 ( A semiconductor layer 148 in which an Mg concentration of 2 × 10 20 cm −3 ) is stacked.

そして、半導体発光素子11は、光の波長以下の幅の空隙210が設けられた第2の電極(p側電極)150を備えている。
これにより、光取り出し効率の高い半導体発光素子を提供することができる。
The semiconductor light emitting device 11 includes a second electrode (p-side electrode) 150 provided with a gap 210 having a width equal to or smaller than the wavelength of light.
Thereby, a semiconductor light emitting device with high light extraction efficiency can be provided.

なお、上記において、第1AlNバッファー層122、第2AlNバッファー層123、ノンドープGaNバッファー層124、Siドープn型GaNコンタクト層125、及びSiドープn型AlGaNクラッド層126が、第1の半導体層120となる。
そして、ノンドープAlGaNスペーサ層142、Mgドープp型AlGaNクラッド層143、Mgドープp型GaNコンタクト層144及び高濃度Mgドープp型GaNコンタクト層145が、第2の半導体層140となる。
なお、Mgドープp型GaNコンタクト層144と高濃度Mgドープp型GaNコンタクト層145とが、p型GaNコンタクト層146となる。
In the above, the first AlN buffer layer 122, the second AlN buffer layer 123, the non-doped GaN buffer layer 124, the Si-doped n-type GaN contact layer 125, and the Si-doped n-type AlGaN cladding layer 126 are connected to the first semiconductor layer 120. Become.
The non-doped AlGaN spacer layer 142, the Mg-doped p-type AlGaN cladding layer 143, the Mg-doped p-type GaN contact layer 144, and the high-concentration Mg-doped p-type GaN contact layer 145 serve as the second semiconductor layer 140.
The Mg-doped p-type GaN contact layer 144 and the high-concentration Mg-doped p-type GaN contact layer 145 become the p-type GaN contact layer 146.

なお、高炭素濃度の第1AlNバッファー層122は、基板110との格子の不整合を緩和する働きをし、特に螺旋転位を低減する。   Note that the first AlN buffer layer 122 having a high carbon concentration serves to alleviate lattice mismatch with the substrate 110, and particularly reduces screw dislocations.

また、高純度第2AlNバッファー層123は、表面を原子レベルで平坦化し、この上に成長するノンドープGaNバッファー層の欠陥を低減するための層であり、このためには1μmよりも厚くすることが好ましい。また、歪みによるそり防止のためには4μm以下が望ましい。高純度第2AlNバッファー層は、AlNに限定されず、AlGa1−xN(0.8≦x≦1)でも良く、ウェーハのそりを補償できる。 The high-purity second AlN buffer layer 123 is a layer for flattening the surface at an atomic level and reducing defects in the non-doped GaN buffer layer grown thereon, and for this purpose, the thickness may be thicker than 1 μm. preferable. In addition, 4 μm or less is desirable to prevent warping due to distortion. The high-purity second AlN buffer layer is not limited to AlN, and may be Al x Ga 1-x N (0.8 ≦ x ≦ 1) and can compensate for wafer warpage.

また、ノンドープGaNバッファー層124は、高純度第2AlNバッファー層123の上の3次元島状成長により欠陥低減の役割を果たす。成長表面の平坦化には、ノンドープGaNバッファー層124の平均膜厚は、2μm以上であることが必要である。また、再現性とそり低減の観点から、ノンドープGaNバッファー層124の総膜厚は、4〜10μmが適切である。   Further, the non-doped GaN buffer layer 124 plays a role of reducing defects by three-dimensional island growth on the high purity second AlN buffer layer 123. In order to flatten the growth surface, the average film thickness of the non-doped GaN buffer layer 124 needs to be 2 μm or more. From the viewpoint of reproducibility and warpage reduction, the total film thickness of the non-doped GaN buffer layer 124 is suitably 4 to 10 μm.

これらのバッファー層を採用することで、従来の低温成長AlNバッファー層と比較して、約1/10の低欠陥化が実現できる。この技術によって、n型GaNコンタクト層(Siドープn型GaNコンタクト層)125への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。   By adopting these buffer layers, it is possible to realize a defect reduction of about 1/10 compared to conventional low-temperature grown AlN buffer layers. With this technique, a highly efficient semiconductor light emitting device can be produced while being highly concentrated Si doped into the n-type GaN contact layer (Si-doped n-type GaN contact layer) 125 and emitting light in the ultraviolet band.

すなわち、サファイア基板の上に形成した一般的な窒化物半導体層の場合、半導体層148内に数多く存在する欠陥や、アモルファス状または多結晶となっている低温成長バッファー層などは、光吸収体であり、光が反射されるうちに吸収されてしまうため、光の損失が生じる。
この時、本実施例に係る半導体発光素子11のように、単結晶AlNバッファー層(第1AlNバッファー層122、高純度第2AlNバッファー層123及びノンドープGaNバッファー層124)を用いることで、バッファー層で吸収が起きにくくなるだけでなく、半導体層148内の欠陥が減少し、半導体層148内で光吸収が起きる要因を極力減らすことができ、損失を低くすることができる。このように、単結晶AlNバッファー層を用いることで、空隙210の密度や面積比を低くしても高い光取り出し効率が得られる。
That is, in the case of a general nitride semiconductor layer formed on a sapphire substrate, defects existing in the semiconductor layer 148, low-temperature growth buffer layers that are amorphous or polycrystalline, etc. are light absorbers. There is a loss of light because it is absorbed while the light is reflected.
At this time, by using the single crystal AlN buffer layer (the first AlN buffer layer 122, the high purity second AlN buffer layer 123, and the non-doped GaN buffer layer 124) as in the semiconductor light emitting device 11 according to the present embodiment, Not only is absorption difficult to occur, but defects in the semiconductor layer 148 are reduced, the cause of light absorption in the semiconductor layer 148 can be reduced as much as possible, and loss can be reduced. Thus, by using the single crystal AlN buffer layer, high light extraction efficiency can be obtained even if the density and area ratio of the voids 210 are reduced.

このように、本実施例の半導体発光素子11は、光の波長以下の幅の空隙210が設けられた第2の電極(p側電極)150を用い、また、単結晶AlNバッファー層を用いることで、バッファー層で吸収が起きにくくなるだけでなく、半導体層内の欠陥が減少し、半導体層内で光吸収が起きる要因を極力減らすことができ、光取り出し効率の高い半導体発光素子を提供することができる。   As described above, the semiconductor light emitting device 11 of this example uses the second electrode (p-side electrode) 150 provided with the gap 210 having a width equal to or smaller than the wavelength of light, and uses a single crystal AlN buffer layer. Thus, not only the absorption in the buffer layer is difficult to occur, but also defects in the semiconductor layer are reduced, and the cause of light absorption in the semiconductor layer can be reduced as much as possible, and a semiconductor light emitting device with high light extraction efficiency is provided. be able to.

なお、本実施例の半導体発光素子11において、Mgドープp型GaNコンタクト層144のMg濃度を、1020cm−3台と高めに設定した場合、p型GaNコンタクト層146と第2の電極150とのオーミック性が向上する。しかし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、Mgドープp型GaNコンタクト層144と発光層130との距離が近いため、このようにMgドープp型GaNコンタクト層144のMg濃度を高くした場合、Mg拡散による特性の劣化が懸念される。しかしながら、半導体発光ダイオードの場合は、動作時の電流密度が低いため、Mg濃度を1019cm−3に抑えることによって、電気特性を大きく損ねることなく、Mgの拡散を防ぐことができ、発光特性を改善させることができる。 In the semiconductor light emitting device 11 of the present embodiment, when the Mg concentration of the Mg-doped p-type GaN contact layer 144 is set as high as 10 20 cm −3 , the p-type GaN contact layer 146 and the second electrode 150 are set. And ohmic properties are improved. However, in the case of a semiconductor light-emitting diode, unlike the semiconductor laser diode, the distance between the Mg-doped p-type GaN contact layer 144 and the light-emitting layer 130 is short, and thus the Mg concentration of the Mg-doped p-type GaN contact layer 144 is increased. In such a case, there is a concern about deterioration of characteristics due to Mg diffusion. However, in the case of a semiconductor light emitting diode, since the current density at the time of operation is low, by suppressing the Mg concentration to 10 19 cm −3 , it is possible to prevent the diffusion of Mg without greatly impairing the electrical characteristics, and the light emitting characteristics. Can be improved.

また、単結晶AlNバッファー層を用いることで、アモルファス状または多結晶である低温成長AlNバッファー層とは異なり、バッファー層が発光光に対する吸収体になりにくく、半導体層148内の欠陥を減少させることができ、半導体層148内で光吸収が起きる要因を極力減らすことができる。これにより、発光光が基板110−エピタキシャル層界面とエピタキシャル層−p側電極150界面で反射を数多く繰り返すことができるため、発光光がエピタキシャル層内に閉じ込められ、空隙210における影響を受け易くなることにより、空隙210の密度や面積比が低くても高い効果が得られる。   Also, by using a single crystal AlN buffer layer, unlike a low temperature growth AlN buffer layer that is amorphous or polycrystalline, the buffer layer is less likely to be an absorber for emitted light, and defects in the semiconductor layer 148 are reduced. Thus, the cause of light absorption in the semiconductor layer 148 can be reduced as much as possible. As a result, the emitted light can be reflected many times at the substrate 110-epitaxial layer interface and the epitaxial layer-p-side electrode 150 interface, so that the emitted light is confined in the epitaxial layer and easily affected by the gap 210. Therefore, even if the density and area ratio of the voids 210 are low, a high effect can be obtained.

(第2の実施の形態)
次に本発明の第2の実施の形態に係る半導体発光素子の製造方法について説明する。
図5は、本発明の第2の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図5に表したように、本発明の第2の実施形態に係る半導体発光素子の製造方法においては、まず、半導体層148の上に、第2の電極(p側電極)150となる導電膜を形成する(ステップS110)。この導電膜は、銀及び銀合金の少なくともいずれかの層を含むことができる。
そして、この導電膜に、水及びイオン化物質のうち少なくともいずれかを付着させる(ステップS120)。
そして、導電膜を高温熱処理することによって、導電膜の粒界(グレインバウンダリー)に隙間を作り、少なくとも導電膜の第2の半導体層140に対向する面に、半導体発光素子の発光光の波長以下の幅の空隙210を形成する(ステップS130)。
(Second Embodiment)
Next, a method for manufacturing a semiconductor light emitting element according to the second embodiment of the present invention will be described.
FIG. 5 is a flowchart illustrating the method for manufacturing the semiconductor light emitting device according to the second embodiment of the invention.
As shown in FIG. 5, in the method for manufacturing a semiconductor light emitting device according to the second embodiment of the present invention, first, a conductive film that becomes the second electrode (p-side electrode) 150 on the semiconductor layer 148. Is formed (step S110). The conductive film can include at least one layer of silver and a silver alloy.
Then, at least one of water and an ionized substance is adhered to the conductive film (step S120).
The conductive film is subjected to high-temperature heat treatment to create a gap in the grain boundary of the conductive film, and at least on the surface of the conductive film facing the second semiconductor layer 140, the wavelength of the light emitted from the semiconductor light emitting element. A gap 210 having the following width is formed (step S130).

このように、本実施形態の半導体発光素子の製造方法によれば、第2の電極150となる導電膜をマイグレートさせることによって、導電膜の粒界に隙間を作り、自己組織化的に導電膜に発光光の波長以下の幅の空隙210を容易に形成でき、光取り出し効率の高い半導体発光素子を容易に製造できる製造方法を提供できる。
なお、後述するように、上記の第2の電極150となる導電膜を形成する前に、半導体層148等の表面に付着した水分を除去するための乾燥工程を設けることができる。また、後述するように、上記の高温熱処理の温度条件や、高温熱処理の後の降温速度を制御することによって、空隙210の生成を制御することができる。
As described above, according to the method for manufacturing the semiconductor light emitting device of this embodiment, the conductive film to be the second electrode 150 is migrated, thereby creating a gap in the grain boundary of the conductive film and conducting it in a self-organizing manner. It is possible to provide a manufacturing method in which a gap 210 having a width equal to or smaller than the wavelength of emitted light can be easily formed in the film, and a semiconductor light emitting device having high light extraction efficiency can be easily manufactured.
Note that as described later, a drying step for removing moisture attached to the surface of the semiconductor layer 148 and the like can be provided before the conductive film to be the second electrode 150 is formed. Further, as will be described later, the generation of the gap 210 can be controlled by controlling the temperature condition of the high temperature heat treatment and the temperature lowering rate after the high temperature heat treatment.

(第2の実施例)
以下、本実施形態に係る第2の実施例である半導体発光素子の製造方法について説明する。すなわち、第2の実施例は、上記の第1の実施例に係る半導体発光素子11の製造方法の一例である。
図6は、本発明の第2の実施例に係る半導体発光素子の一部の製造方法を例示する工程順模式断面図である。
図6(a)は最初の工程の図であり、図6(b)、(c)はそれぞれ前の図に続く図である。
図6(a)に表したように、本発明の第2の実施例に係る半導体発光素子11の製造方法においては、まず、有機金属気相成長法を用いて、表面がサファイアc面からなる基板110の上に、高炭素濃度の第1AlNバッファー層122、高純度第2AlNバッファー層123、ノンドープGaNバッファー層124、Siドープn型GaNコンタクト層125、Siドープn型AlGaNクラッド層126、Siドープn型AlGaNバリア層とGaInN発光層とが交互に3周期積層されてなる多重量子井戸構造の発光層130、ノンドープAlGaNスペーサ層142、Mgドープp型AlGaNクラッド層143、Mgドープp型GaNコンタクト層144、高濃度Mgドープp型GaNコンタクト層145を、この順で積層した。なお、これらの層の膜厚、及び、炭素、Si、Mg濃度は、第1の実施例で説明した通りである。
(Second embodiment)
Hereinafter, a method for manufacturing a semiconductor light emitting element according to the second example of the embodiment will be described. That is, the second example is an example of a method for manufacturing the semiconductor light emitting device 11 according to the first example.
FIG. 6 is a schematic cross-sectional view in order of the processes, illustrating a method for partially manufacturing a semiconductor light emitting element according to the second example of the invention.
FIG. 6A is a diagram of the first process, and FIGS. 6B and 6C are diagrams following the previous diagram.
As shown in FIG. 6A, in the method for manufacturing the semiconductor light emitting device 11 according to the second embodiment of the present invention, first, the surface is made of sapphire c-plane by using metal organic vapor phase epitaxy. On the substrate 110, a high carbon concentration first AlN buffer layer 122, a high purity second AlN buffer layer 123, a non-doped GaN buffer layer 124, a Si-doped n-type GaN contact layer 125, a Si-doped n-type AlGaN cladding layer 126, a Si-doped Light emitting layer 130 having a multiple quantum well structure in which n-type AlGaN barrier layers and GaInN light emitting layers are alternately stacked three periods, non-doped AlGaN spacer layer 142, Mg-doped p-type AlGaN cladding layer 143, Mg-doped p-type GaN contact layer 144, a high-concentration Mg-doped p-type GaN contact layer 145 was laminated in this order. The film thicknesses of these layers and the concentrations of carbon, Si, and Mg are as described in the first embodiment.

そして、図6(b)に表したように、これらの半導体層148の一部の領域において、n型コンタクト層125が表面に露出するまで、マスクを用いたドライエッチングによって、p型の半導体層(第2の半導体層)140と発光層130とSiドープn型AlGaNクラッド層126とを取り除いた。   Then, as shown in FIG. 6B, the p-type semiconductor layer is formed by dry etching using a mask until the n-type contact layer 125 is exposed on the surface in a part of the semiconductor layer 148. (Second semiconductor layer) 140, light emitting layer 130, and Si-doped n-type AlGaN cladding layer 126 were removed.

そして、図6(c)に表したように、露出したn型の半導体層(第1の半導体層)140の一部を含む半導体層148全体に、熱CVD(Chemical Vapor Deposition)装置を用いて、SiO膜310を400nmの膜厚で積層した。 Then, as shown in FIG. 6C, a thermal CVD (Chemical Vapor Deposition) apparatus is used for the entire semiconductor layer 148 including a part of the exposed n-type semiconductor layer (first semiconductor layer) 140. The SiO 2 film 310 was laminated with a film thickness of 400 nm.

そして、この上にp側電極150を形成する。このp側電極150の形成方法について、以下詳しく説明する。すなわち、以下では、図6(c)に表した、p側電極150が形成される領域300のみについて説明する。   Then, the p-side electrode 150 is formed thereon. A method for forming the p-side electrode 150 will be described in detail below. That is, hereinafter, only the region 300 where the p-side electrode 150 is formed as illustrated in FIG. 6C will be described.

図7は、本発明の第2の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図7(a)は、最初の工程の図であり、図7(b)、(c)、(d)はそれぞれ、前の図に続く図である。
そして、図8は、図7に続く工程順模式断面図である。
FIG. 7 is a schematic cross-sectional view in order of steps of the main part illustrating the method for manufacturing a semiconductor light emitting device according to the second example of the invention.
FIG. 7A is a diagram of the first step, and FIGS. 7B, 7C, and 7D are diagrams following the previous diagram.
FIG. 8 is a schematic cross-sectional view in order of the processes following FIG.

図7(a)は、図6(c)に例示した、半導体層上にSiO膜310が形成された領域300の拡大模式断面図である。
まず、図7(b)に表したように、上記のSiO膜310が形成された半導体層148の上に、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ(この場合は、基板110、半導体層148及びSiO膜310)上の水分を吹き飛ばした。
この時、図7(c)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
このため、その後、図7(d)に表したように、このウェーハ上の水分を十分乾燥させ、除去した。
FIG. 7A is an enlarged schematic cross-sectional view of the region 300 in which the SiO 2 film 310 is formed on the semiconductor layer illustrated in FIG.
First, as illustrated in FIG. 7B, a lift-off resist 320 is formed in a predetermined pattern on the semiconductor layer 148 on which the SiO 2 film 310 is formed, and the p-type GaN contact layer 146 is formed on the p-type GaN contact layer 146. A part of the SiO 2 film 310 was removed by an ammonium fluoride treatment, and water on the wafer (in this case, the substrate 110, the semiconductor layer 148, and the SiO 2 film 310) was blown off by air blow or a spin dryer.
At this time, as shown in FIG. 7C, when the moisture on the wafer is just blown off, a slight amount of moisture remains on the wafer surface in an uncontrolled state.
Therefore, thereafter, as shown in FIG. 7D, the moisture on the wafer was sufficiently dried and removed.

そして、図8(a)に表したように、真空蒸着装置によってウェーハ全体に、銀(Ag)、白金(Pt)、チタン(Ti)をこの順に、合計200nmの膜厚で成膜し、p側電極150を形成するための導電膜151を形成した。なお、これに限らず、この導電膜151には、銀及び銀合金の少なくともいずれかの層を用いることができる。
そして、図8(b)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させた。このようにして、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図8(c)に表したように、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、形成したp側電極150の表面に、わずかな水(水分)330やイオン化物質340を付着させた。
そして、図8(d)に表したように、急速熱処理(Rapid Thermal Annealing:RTA)装置を用いて、窒素雰囲気において5℃/秒で800℃までウェーハを昇温し、800℃の窒素雰囲気で1分間の熱処理を行い、0.5℃/秒で常温まで降温することにより、p型GaNコンタクト層146とp側電極150の界面に空隙210を形成した。すなわち、導電膜151においてマイグレーションを発生させ、導電膜151の粒界に隙間を作り、空隙210を形成することができた。
Then, as shown in FIG. 8A, silver (Ag), platinum (Pt), and titanium (Ti) are formed in this order in a total thickness of 200 nm on the entire wafer by a vacuum deposition apparatus, and p A conductive film 151 for forming the side electrode 150 was formed. Note that the conductive film 151 can be formed using at least one of silver and a silver alloy.
Then, as shown in FIG. 8B, the resist 320 is dissolved with an organic solvent, and only the conductive film 151 formed on the resist 320 is removed, washed sufficiently with ultrapure water, and then heated at 120 ° C. The wafer was thoroughly dried on the plate. In this way, the p-side electrode 150 was formed in the region where the SiO 2 film 310 was removed.
Then, as shown in FIG. 8C, the sample is left in a clean room in which the temperature and humidity are controlled at 25 ° C. ± 1 ° C. and 50% ± 1% for 24 hours, respectively, on the surface of the formed p-side electrode 150. A slight amount of water (moisture) 330 and ionized substance 340 were attached.
Then, as shown in FIG. 8D, using a rapid thermal annealing (RTA) apparatus, the temperature of the wafer is raised to 800 ° C. at 5 ° C./second in a nitrogen atmosphere, and in a nitrogen atmosphere at 800 ° C. An air gap 210 was formed at the interface between the p-type GaN contact layer 146 and the p-side electrode 150 by performing heat treatment for 1 minute and lowering the temperature to 0.5 ° C./second to room temperature. That is, migration was generated in the conductive film 151, gaps were formed in the grain boundaries of the conductive film 151, and the voids 210 could be formed.

この後、第1の電極(n側電極)160を形成するために、パターニングされたリフトオフ用のレジスト(図示しない)を半導体層上に形成し、レジストから露出したn型コンタクト層125の上のSiO膜310をフッ化アンモン処理で取り除いた。
そして、真空蒸着装置によってウェーハ全体にTi/Pt/Auからなる薄膜を500nmの膜厚で形成し、リフトオフ法によってSiO膜310が取り除かれた領域にn側電極160を形成した。
その後、基板110の裏面研磨を行い、劈開またはダイアモンドブレード等により切断し、半導体発光素子11が形成できた。
Thereafter, in order to form the first electrode (n-side electrode) 160, a patterned lift-off resist (not shown) is formed on the semiconductor layer, and the n-type contact layer 125 exposed from the resist is formed. The SiO 2 film 310 was removed by an ammonium fluoride treatment.
Then, a thin film made of Ti / Pt / Au was formed on the entire wafer with a film thickness of 500 nm by a vacuum deposition apparatus, and an n-side electrode 160 was formed in a region where the SiO 2 film 310 was removed by a lift-off method.
Thereafter, the back surface of the substrate 110 was polished and cleaved or cut with a diamond blade or the like to form the semiconductor light emitting device 11.

上記のように、本実施例の半導体発光素子の製造方法においては、p側電極150の少なくとも第2の半導体層140との界面側に、空隙210を、高温熱処理による銀のマイグレーションによって自己組織化により形成することができる。
すなわち、p側電極150の高温熱処理によって、異種材料間における熱膨張係数差による熱ストレスが発生し、粒界にその応力が集中し、その応力を緩和しようとして、導電膜151の金属原子、原子空孔が拡散移動することによって、粒界に沿って、空隙210が形成される。
As described above, in the method for manufacturing a semiconductor light emitting device of this example, the gap 210 is self-organized by silver migration by high-temperature heat treatment at least on the interface side of the p-side electrode 150 with the second semiconductor layer 140. Can be formed.
That is, the high-temperature heat treatment of the p-side electrode 150 generates a thermal stress due to a difference in thermal expansion coefficient between different materials, the stress concentrates on the grain boundary, and attempts to relieve the stress. As the pores diffuse and move, voids 210 are formed along the grain boundaries.

この際、空隙210の大きさや密度の形成の再現性を向上させるためには、p側電極150(導電膜151)のマイグレーションを制御する必要がある。
このために、マイグレーションを促進させる効果のある、水分やイオン化物質のウェーハへの付着を制御する。
At this time, in order to improve the reproducibility of formation of the size and density of the gap 210, it is necessary to control the migration of the p-side electrode 150 (conductive film 151).
For this reason, the adhesion of moisture and ionized substances to the wafer, which has an effect of promoting migration, is controlled.

本実施例の製造方法では、温度と湿度が管理された空間にウェーハを一定時間放置することで、マイグレーションを促進させる水分やイオン化物質(マイグレート促進物質)を、再現性良く付着させている。なお、温度と湿度を制御できる恒温恒湿槽に放置する方法でも良い。なお、これらのマイグレート促進物質の付着のための具体的条件は、用いる導電膜151や半導体層148の特性、及び、ウェーハの処理条件等によって変わるので、これらに基づいて適切に定める。   In the manufacturing method of the present embodiment, moisture and an ionizing substance (migration promoting substance) that promote migration are attached with good reproducibility by leaving the wafer in a space where temperature and humidity are controlled for a certain period of time. In addition, the method of leaving it in the constant temperature and humidity chamber which can control temperature and humidity may be used. Note that specific conditions for adhesion of these migration promoting substances vary depending on the characteristics of the conductive film 151 and the semiconductor layer 148 used, the processing conditions of the wafer, and the like, and are appropriately determined based on these conditions.

そして、p側電極150を形成する前後の各工程において、マイグレーション促進物質(水分やイオン化物質)の制御されていない付着を極力防ぐ。具体的には、例えば、p側電極150形成前後の各ウェット処理工程後は、超純水による洗浄を十分行い、十分に乾燥させる。また、洗浄後に行うエアブローやスピンドライヤーでは、ウェーハ上の水分を除去できたように見えても、若干の水分またはウェーハ表面にまとわり付く湿気が残留しており、また、レジストが形成された状態で導電膜151の形成直前にホットプレートやオーブンなどで加熱処理すると、レジストから有機溶剤が蒸発して半導体層148の表面に付着し、その上に形成されたp側電極150のマイグレーションの再現性が著しく悪くなるため、乾燥方法も上記のように工夫が必要である。   In each step before and after the formation of the p-side electrode 150, the adhesion of the migration promoting substance (water or ionized substance) is prevented as much as possible. Specifically, for example, after each wet treatment step before and after the formation of the p-side electrode 150, the substrate is sufficiently washed with ultrapure water and sufficiently dried. In addition, air blow and spin dryer performed after cleaning seemed to be able to remove moisture on the wafer, but some moisture or moisture remaining on the wafer surface remained, and resist was formed. When heat treatment is performed in a state immediately before the formation of the conductive film 151 using a hot plate or an oven, the organic solvent evaporates from the resist and adheres to the surface of the semiconductor layer 148, and reproduction of migration of the p-side electrode 150 formed thereon is reproduced. Therefore, the drying method needs to be devised as described above.

また、上記のように、高温熱処理及び熱処理後の降温速度を遅くすることで、マイグレーションによる空隙210の形成が再現性良く行われる。   Further, as described above, the formation of the gap 210 by migration is performed with high reproducibility by slowing the high temperature heat treatment and the temperature drop rate after the heat treatment.

以上のように、本実施例の半導体発光素子の製造方法では、マイグレーションを促進させる効果のある、水分やイオン化物質のウェーハへの付着を制御し、また、高温熱処理及び熱処理後の降温速度を遅くすることで、波長以下の幅の空隙210を、再現性良く形成することができる。
なお、マイグレーション促進物質は、例えば、水、イオン化物質(イオン化傾向が比較的高い物質及びその各種化合物)及び、例えばレジストなどに由来する各種の有機物質を含む。
As described above, in the method for manufacturing a semiconductor light emitting device of this example, the adhesion of moisture and ionized substances to the wafer, which has the effect of promoting migration, is controlled, and the high temperature heat treatment and the temperature drop rate after the heat treatment are slowed down. By doing so, the gap 210 having a width equal to or smaller than the wavelength can be formed with good reproducibility.
The migration promoting substance includes, for example, water, an ionized substance (a substance having a relatively high ionization tendency and various compounds thereof), and various organic substances derived from, for example, a resist.

以下、熱処理による空隙210形成のメカニズムを詳しく説明する。
図9は、本発明の第2の実施例に係る半導体発光素子の製造方法における熱処理時の結晶粒(グレイン)の振る舞いを示す模式図である。
図9に表したように、銀のようにマイグレーションし易い物質は、液体の性質である表面張力と同様に、熱処理中に表面積を最小にするような挙動を示す。
Hereinafter, the mechanism for forming the void 210 by heat treatment will be described in detail.
FIG. 9 is a schematic diagram showing the behavior of crystal grains (grains) during heat treatment in the method for manufacturing a semiconductor light emitting device according to the second embodiment of the present invention.
As shown in FIG. 9, a material that easily migrates, such as silver, exhibits a behavior that minimizes the surface area during heat treatment, as well as the surface tension that is a property of liquid.

すなわち、半導体層148の上に成膜した導電膜151(銀や銀合金の薄膜)を熱処理すると、異種材料間における熱膨張係数差により熱ストレスが発生し、その応力を緩和しようとして金属原子が移動する。その際、結晶粒220内の金属原子はお互いを引き合って凝縮しようとするため、粒界230近傍の金属原子が結晶粒220の中心に拡散移動し、粒界230に空隙210が発生する。   That is, when the conductive film 151 (silver or silver alloy thin film) formed on the semiconductor layer 148 is heat-treated, a thermal stress is generated due to a difference in thermal expansion coefficient between different materials, and metal atoms try to relieve the stress. Moving. At that time, since the metal atoms in the crystal grains 220 try to attract each other and condense, the metal atoms in the vicinity of the grain boundary 230 diffuse and move to the center of the crystal grain 220, and a void 210 is generated in the grain boundary 230.

そして、導電膜151の表面粗さは、熱処理前は例えば1.5nm程度であるが、熱処理後は結晶粒220が多少盛り上がるため、例えば2.5nm程度まで大きくなる。熱処理温度を上げると、アレニウスの法則に従い金属原子の拡散速度は早くなるが、熱ストレスによる応力は小さくなる。また、結晶粒220同士が結合する別の平衡反応も発生するため、空隙210の幅や、空隙210のp側電極150面内における密度は、ある熱処理温度で極大値を取る。
空隙210の幅及びp側電極150面内における密度や面積比は、マイグレート促進物質の状態(すなわち熱処理前の一定時間放置工程の条件等)、熱処理条件(熱処理の温度、時間、昇降温速度等)、並びに、導電膜151の種類、膜厚、積層構造等によって制御することができる。
The surface roughness of the conductive film 151 is, for example, about 1.5 nm before the heat treatment, but increases to, for example, about 2.5 nm because the crystal grains 220 rise slightly after the heat treatment. Increasing the heat treatment temperature increases the diffusion rate of metal atoms according to Arrhenius' law, but the stress due to thermal stress decreases. In addition, since another equilibrium reaction occurs in which the crystal grains 220 are bonded to each other, the width of the gap 210 and the density of the gap 210 in the surface of the p-side electrode 150 have maximum values at a certain heat treatment temperature.
The width of the air gap 210 and the density and area ratio in the surface of the p-side electrode 150 are the state of the migration promoting substance (that is, the conditions of the standing process for a certain period of time before the heat treatment, etc.), the heat treatment conditions (heat treatment temperature, time, temperature increase / decrease rate). Etc.), and the type, film thickness, laminated structure, and the like of the conductive film 151 can be controlled.

このように、p側電極150として、少なくとも半導体層148との界面側に、マイグレートし易い銀や銀合金を用いた積層構造を用いると、半導体層148側の界面に空隙210を形成することができる。
既に述べたように、空隙210の密度や面積比によって、光出力が変化するので、生産性と光出力効率とを考慮して、上記の製造条件を変えることができる。
As described above, when a laminated structure using silver or a silver alloy that is easily migrated is used at least on the interface side with the semiconductor layer 148 as the p-side electrode 150, the void 210 is formed on the interface on the semiconductor layer 148 side. Can do.
As already described, since the light output varies depending on the density and area ratio of the gaps 210, the above manufacturing conditions can be changed in consideration of productivity and light output efficiency.

このように、p側電極150に含まれる銀がマイグレーションを起こし易いような電極シンター工程(高温熱処理工程)を採用することで、拡散反射領域(空隙210)を自己組織化により形成することができ、低コストの半導体発光素子を実現することができる。   Thus, by adopting an electrode sintering process (high-temperature heat treatment process) in which silver contained in the p-side electrode 150 is likely to cause migration, the diffuse reflection region (void 210) can be formed by self-organization. A low-cost semiconductor light emitting device can be realized.

(第1の比較例)
次に、第1の比較例の半導体発光素子の構造及びその製造方法ついて説明する。
図10は、第1の比較例の半導体発光素子の構成を例示する断面模式図である。
図10に表したように、第1の比較例の半導体発光素子91では、第2の電極150に空隙210が設けられていない。それ以外は、図4に例示した第1の実施例の半導体発光素子11と同じであるので、説明を省略する。
(First comparative example)
Next, the structure of the semiconductor light emitting device of the first comparative example and the manufacturing method thereof will be described.
FIG. 10 is a schematic cross-sectional view illustrating the configuration of the semiconductor light emitting element of the first comparative example.
As shown in FIG. 10, in the semiconductor light emitting device 91 of the first comparative example, the gap 210 is not provided in the second electrode 150. The rest is the same as the semiconductor light emitting device 11 of the first embodiment illustrated in FIG.

以下、この第1の比較例の半導体発光素子91の製造方法について説明する。第1の比較例の半導体発光素子の製造方法は、第2の実施例の半導体発光素子の製造方法に対して、半導体層148を形成する工程までは同様とすることができるので、それ以降の製造方法について説明する。
図11は、第1の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図11(a)は最初の工程の図であり、図11(b)〜(e)はそれぞれ、前の図に続く図である。
図11(a)は、半導体層上にSiO膜310が形成された領域300の拡大図である。
まず、図11(b)に表したように、第1の実施例と同様に、SiO膜310が形成された半導体層148上に、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした。
なお、この状態では、図11(c)に例示したように、ウェーハ表面に制御されていない、わずかな水分が制御されていない状態で残っている。
そして、図11(d)に表したように、真空蒸着装置によってウェーハ全体に、Ag、Pt、Tiの順に、合計200nmの膜厚で成膜し、p側電極を形成するための導電膜151を形成した。
そして、図11(e)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって洗浄、乾燥することにより、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、その後、RTA装置を用いて、窒素雰囲気において5℃/秒で、350℃まで昇温し、350℃の窒素雰囲気で1分間の熱処理を行い、5℃/秒で常温まで降温した。 このようにして、図10に例示した第1の比較例の半導体発光素子91を形成した。
Hereinafter, a method for manufacturing the semiconductor light emitting device 91 of the first comparative example will be described. The manufacturing method of the semiconductor light emitting device of the first comparative example can be the same as the manufacturing method of the semiconductor light emitting device of the second embodiment until the step of forming the semiconductor layer 148. A manufacturing method will be described.
FIG. 11 is a schematic cross-sectional view in order of steps of the main part illustrating the method for manufacturing the semiconductor light emitting element of the first comparative example.
FIG. 11A is a diagram of the first step, and FIGS. 11B to 11E are diagrams following the previous diagram.
FIG. 11A is an enlarged view of the region 300 in which the SiO 2 film 310 is formed on the semiconductor layer.
First, as shown in FIG. 11B, as in the first embodiment, a lift-off resist 320 is formed in a predetermined pattern on the semiconductor layer 148 on which the SiO 2 film 310 is formed. A part of the SiO 2 film 310 on the GaN contact layer 146 was removed by ammonium fluoride treatment, and water on the wafer was blown off by air blow, spin dryer or the like.
In this state, as illustrated in FIG. 11C, a slight amount of moisture remains uncontrolled on the wafer surface.
Then, as shown in FIG. 11D, a conductive film 151 for forming a p-side electrode by forming a film with a total thickness of 200 nm in the order of Ag, Pt, and Ti on the entire wafer by a vacuum evaporation apparatus. Formed.
Then, as shown in FIG. 11E, the resist 320 is dissolved with an organic solvent, only the conductive film 151 formed on the resist 320 is removed, washed with ultrapure water, and dried to obtain SiO 2. A p-side electrode 150 was formed in the region where the film 310 was removed.
Then, using an RTA apparatus, the temperature was raised to 350 ° C. at 5 ° C./second in a nitrogen atmosphere, heat treatment was performed for 1 minute in a nitrogen atmosphere at 350 ° C., and the temperature was lowered to room temperature at 5 ° C./second. In this way, the semiconductor light emitting device 91 of the first comparative example illustrated in FIG. 10 was formed.

すなわち、第1の比較例の半導体発光素子91の製造方法においては、本発明の第2の実施例の製造方法における、図7(d)に例示したp側電極150用の導電膜151を成膜する前の乾燥工程と、図8(c)に例示したマイグレーション促進物質の付着工程が省略されている。   That is, in the manufacturing method of the semiconductor light emitting device 91 of the first comparative example, the conductive film 151 for the p-side electrode 150 illustrated in FIG. 7D in the manufacturing method of the second embodiment of the present invention is formed. The drying step before film formation and the migration promoting substance attaching step illustrated in FIG. 8C are omitted.

以下、上記のようにして形成した第1の実施例の半導体発光素子11と、第1の比較例の半導体発光素子91の評価結果を説明する。
図12は、本発明の第1の実施例に係る半導体発光素子及び第1の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
すなわち、図12(a)は、第1の実施例の半導体発光素子11に対応し、図12(b)は、第1の比較例の半導体発光素子91に対応する。
図12(b)に表したように、第1の比較例の半導体発光素子91における第2の電極(p型電極)150では、なんら特徴的な像が確認できず、熱処理前とほぼ同じ表面状態であった。すなわち、半導体発光素子91のp側電極150には、空隙が形成されていなかった。そして、原子間力顕微鏡による表面粗さの評価では、熱処理前とほぼ同等の1.7nm程度であった。
Hereinafter, evaluation results of the semiconductor light emitting device 11 of the first example formed as described above and the semiconductor light emitting device 91 of the first comparative example will be described.
FIG. 12 is a scanning electron micrograph illustrating the structure of the surface of the second electrode of the semiconductor light emitting device according to the first example of the invention and the semiconductor light emitting device of the first comparative example.
12A corresponds to the semiconductor light emitting element 11 of the first example, and FIG. 12B corresponds to the semiconductor light emitting element 91 of the first comparative example.
As shown in FIG. 12B, the second electrode (p-type electrode) 150 in the semiconductor light emitting device 91 of the first comparative example cannot confirm any characteristic image, and has almost the same surface as before the heat treatment. It was in a state. That is, no gap was formed in the p-side electrode 150 of the semiconductor light emitting device 91. And in evaluation of the surface roughness with an atomic force microscope, it was about 1.7 nm which is substantially equivalent to that before the heat treatment.

一方、図12(a)に表したように、第1の実施例の半導体発光素子11のp側電極150では、粒状の像(図中の輝度が低い部分)291が観察された。この粒状の像291の平面視での大きさは、平均で直径0.3μm程度であった。走査型電子顕微鏡や原子間力顕微鏡などによりさらなる分析を行った結果、粒状の像291の上側(第2の半導体層120の反対の面)は比較的平坦で、粒状の像291の部分の上側の面の表面粗さは、粒状の像291以外の領域と同様の2.6nm程度であり、粒状の像291がp側電極150の第2の半導体層140の界面に形成された空隙210であることが分かった。そして、この空隙210の上側(第2の半導体層140と逆側)は、p側電極150によってキャップされていることが分かった。   On the other hand, as shown in FIG. 12A, a granular image (a portion with low luminance in the drawing) 291 was observed on the p-side electrode 150 of the semiconductor light emitting device 11 of the first example. The size of the granular image 291 in plan view was about 0.3 μm in diameter on average. As a result of further analysis using a scanning electron microscope, an atomic force microscope, or the like, the upper side of the granular image 291 (the opposite surface of the second semiconductor layer 120) is relatively flat, and the upper side of the portion of the granular image 291. The surface roughness of this surface is about 2.6 nm, which is the same as the region other than the granular image 291, and the granular image 291 is formed in the gap 210 formed at the interface of the second semiconductor layer 140 of the p-side electrode 150. I found out. It was found that the upper side of the gap 210 (the side opposite to the second semiconductor layer 140) was capped by the p-side electrode 150.

そして、その空隙210は、p側電極150の銀合金の粒界230に形成されていた。   The void 210 was formed at the grain boundary 230 of the silver alloy of the p-side electrode 150.

本実施例に係る半導体発光素子11においては、p側電極150として、Ag、Pt及びTiからなる導電膜151を用いている。高温熱処理により、AgとPtとは相互拡散し合うが、チタンを主成分とした金属層が表面に残り、銀合金のマイグレーションにより、その粒界230に空隙210が形成される。
この空隙210のp側電極150面内における面積比は、0.9%程度であった。
In the semiconductor light emitting device 11 according to this example, the p-side electrode 150 uses a conductive film 151 made of Ag, Pt, and Ti. Although Ag and Pt mutually diffuse due to the high temperature heat treatment, a metal layer mainly composed of titanium remains on the surface, and voids 210 are formed in the grain boundaries 230 due to migration of the silver alloy.
The area ratio of the void 210 in the surface of the p-side electrode 150 was about 0.9%.

なお、空隙210のない平坦な領域(同図中の輝度の中間調部)292は、オーミック特性かつ高効率鏡面反射特性を示し、空隙210は、拡散反射特性を示す。空隙210の中は、真空または熱処理雰囲気の窒素ガスが入っており、屈折率はいずれの場合もほぼ1と考えられるため、p型GaNコンタクト層146との屈折率差が大きく、全反射され易い構造である。
また、空隙210の中には光吸収体がないため、反射を繰り返すことによる吸収ロスが少ない。さらに、空隙210の中は、水分やイオン化物質がほとんどないと考えられ、p側電極150の劣化が抑えられるため、信頼性が向上する。
これらの効果により、第1の実施例に係る半導体発光素子11によれば、光取り出し効率が高く、また、高信頼性の半導体発光素子を提供することができる。
Note that a flat region without a gap 210 (a halftone portion of luminance in the figure) 292 shows ohmic characteristics and high-efficiency specular reflection characteristics, and the gap 210 shows diffuse reflection characteristics. The void 210 contains nitrogen gas in a vacuum or a heat treatment atmosphere, and the refractive index is considered to be almost 1 in any case. Therefore, the refractive index difference with the p-type GaN contact layer 146 is large and total reflection is easy. Structure.
Further, since there is no light absorber in the gap 210, there is little absorption loss due to repeated reflection. Further, it is considered that there is almost no moisture or ionized substance in the gap 210, and the deterioration of the p-side electrode 150 is suppressed, so that the reliability is improved.
Due to these effects, according to the semiconductor light emitting device 11 according to the first embodiment, it is possible to provide a semiconductor light emitting device with high light extraction efficiency and high reliability.

(第3の実施の形態)
以下、本発明の第3の実施の形態について説明する。
図13は、本発明の第3の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図13に表したように、本発明の第3の実施形態に係る半導体発光素子30では、第2の電極(p側電極)150の空隙210が、第2の半導体層140との界面だけでなく、p側電極150の第2の半導体層140の反対側の面まで連続して設けられている。すなわち、空隙210がp側電極150の層を層厚方向に貫通して設けられている。この空隙210の形状以外は、図1に例示した第1の実施形態に係る半導体発光素子10と同様の構造を有し、また、半導体発光素子30の平面構造も、半導体発光素子10と同様とすることができるので説明を省略する。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described.
FIG. 13 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to the third embodiment of the invention.
As shown in FIG. 13, in the semiconductor light emitting device 30 according to the third embodiment of the present invention, the gap 210 of the second electrode (p-side electrode) 150 is only at the interface with the second semiconductor layer 140. The p-side electrode 150 is continuously provided up to the opposite surface of the second semiconductor layer 140. That is, the gap 210 is provided through the layer of the p-side electrode 150 in the layer thickness direction. Except for the shape of the gap 210, the semiconductor light emitting device 10 has the same structure as that of the semiconductor light emitting device 10 according to the first embodiment illustrated in FIG. 1, and the planar structure of the semiconductor light emitting device 30 is the same as that of the semiconductor light emitting device 10. Since it can do, explanation is omitted.

このように、空隙210が、p側電極150の厚み方向に連続して、p側電極150を貫通して設けられていている半導体発光素子30によっても、この空隙210によって、発光層130で発生した光の光路を変えることができ、屈折率差のある界面における全反射による光閉じ込め効果を抑制し、光取り出し効率の高い半導体発光素子を提供することができる。   As described above, the gap 210 is also generated in the light emitting layer 130 by the gap 210 even by the semiconductor light emitting element 30 provided through the p-side electrode 150 continuously in the thickness direction of the p-side electrode 150. Therefore, the light confinement effect due to total reflection at the interface having a difference in refractive index can be suppressed, and a semiconductor light emitting device with high light extraction efficiency can be provided.

なお、本実施形態の半導体発光素子30においても、単結晶AlNバッファー層(第1AlNバッファー層122、高純度第2AlNバッファー層123及びノンドープGaNバッファー層124)を用いることで、アモルファス状または多結晶である低温成長AlNバッファー層とは異なり、バッファー層が発光光に対する吸収体になりにくく、半導体層内の欠陥を減少させることができ、半導体層内で光吸収が起きる要因を極力減らすことができる。これにより、発光光が、基板110とエピタキシャル層(半導体層148)との界面、及び、エピタキシャル層(半導体層148)とp側電極150との界面、で反射を数多く繰り返すことができるため、発光光がエピタキシャル層(半導体層148)内に閉じ込められ、空隙210における影響を受け易くなることにより、空隙210の密度や面積比が低くても、高い光取り出し効率が得られる。   Also in the semiconductor light emitting device 30 of the present embodiment, it is amorphous or polycrystalline by using the single crystal AlN buffer layer (the first AlN buffer layer 122, the high purity second AlN buffer layer 123, and the non-doped GaN buffer layer 124). Unlike a certain low-temperature grown AlN buffer layer, the buffer layer is unlikely to be an absorber for the emitted light, can reduce defects in the semiconductor layer, and can reduce factors that cause light absorption in the semiconductor layer as much as possible. As a result, the emitted light can be repeatedly reflected many times at the interface between the substrate 110 and the epitaxial layer (semiconductor layer 148) and at the interface between the epitaxial layer (semiconductor layer 148) and the p-side electrode 150. Since light is confined in the epitaxial layer (semiconductor layer 148) and easily affected by the gap 210, high light extraction efficiency can be obtained even if the density and area ratio of the gap 210 are low.

(第3の実施例)
以下、この構造を有する半導体発光素子の製造方法について説明する。
第3の実施例の半導体発光素子の製造方法は、図6〜図8に例示した第2の実施例の半導体発光素子の製造方法の一部を変形したものである。そして、このとき、p側電極150の熱処理温度を変えて、空隙210の密度を変え、空隙210と光出力の関係を調べた。
(Third embodiment)
Hereinafter, a method for manufacturing a semiconductor light emitting device having this structure will be described.
The manufacturing method of the semiconductor light emitting device of the third embodiment is a modification of a part of the manufacturing method of the semiconductor light emitting device of the second embodiment illustrated in FIGS. At this time, the heat treatment temperature of the p-side electrode 150 was changed, the density of the gap 210 was changed, and the relationship between the gap 210 and the light output was examined.

図14は、本発明の第3の実施例に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図14(a)は、最初の工程の図であり、図14(b)〜(g)はそれぞれ、前の図に続く図である。
すなわち、図14(a)に表したように、半導体層148の上にSiO膜310を設けた後、p側電極150を形成するため、パターニングされたリフトオフ用のレジスト320を半導体層148の上に形成し、p型GaNコンタクト層146の上のSiO膜の一部をフッ化アンモン処理で取り除いた。
この時、図14(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
その後、図14(c)に表したように、このウェーハ上の水分を十分乾燥させ、除去した。
FIG. 14 is a schematic cross-sectional view in order of steps of the main part illustrating the method for manufacturing a semiconductor light emitting element according to the third example of the invention.
FIG. 14A is a diagram of the first step, and FIGS. 14B to 14G are diagrams following the previous diagram.
That is, as illustrated in FIG. 14A, after providing the SiO 2 film 310 on the semiconductor layer 148, the patterned lift-off resist 320 is formed on the semiconductor layer 148 in order to form the p-side electrode 150. A part of the SiO 2 film formed on the p-type GaN contact layer 146 was removed by an ammonium fluoride treatment.
At this time, as shown in FIG. 14B, when the moisture on the wafer is just blown off, a slight amount of moisture remains on the wafer surface without being controlled.
Thereafter, as shown in FIG. 14C, moisture on the wafer was sufficiently dried and removed.

そして、図14(d)に表したように、真空蒸着装置によってウェーハ全体に導電膜151として、Ag単層膜を膜厚200nmで形成した。   Then, as shown in FIG. 14D, an Ag single layer film having a film thickness of 200 nm was formed as the conductive film 151 on the entire wafer by a vacuum deposition apparatus.

そして、図14(e)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させた。このようにして、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図14(f)に表したように、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、形成したp側電極150の表面に、わずかな水分330やイオン化物質340を付着させた。
そして、図14(g)に表したように、RTA装置を用いて、450℃、700℃、及び800℃の3種類の温度で、窒素雰囲気で1分間の熱処理を行い、0.5℃/秒で常温まで降温することにより、p型GaNコンタクト層146とp側電極150との界面に空隙210を形成した。
Then, as shown in FIG. 14E, the resist 320 is dissolved with an organic solvent, only the conductive film 151 formed on the resist 320 is removed, and sufficiently washed with ultrapure water, and then heated at 120 ° C. The wafer was thoroughly dried on the plate. In this way, the p-side electrode 150 was formed in the region where the SiO 2 film 310 was removed.
Then, as shown in FIG. 14 (f), it is left in a clean room where the temperature and humidity are controlled at 25 ° C. ± 1 ° C. and 50% ± 1%, respectively, for 24 hours, and on the surface of the formed p-side electrode 150. A small amount of moisture 330 and ionized material 340 were attached.
Then, as shown in FIG. 14G, heat treatment is performed for 1 minute in a nitrogen atmosphere at three temperatures of 450 ° C., 700 ° C., and 800 ° C. using an RTA apparatus, and 0.5 ° C. / By lowering the temperature to room temperature in seconds, a gap 210 was formed at the interface between the p-type GaN contact layer 146 and the p-side electrode 150.

この後、第2の実施例と同様に、第1の電極(n側電極)160を形成し、本実施例の半導体発光素子を形成した。   Thereafter, similarly to the second example, the first electrode (n-side electrode) 160 was formed, and the semiconductor light emitting device of this example was formed.

すなわち、第2の実施例の場合は、p側電極150が、Ag、Pt及びTiであり、またRTAによる熱処理温度が800℃であったが、本実施例では、p側電極150がAg単層膜であり、またRTAによる熱処理温度を、450℃、700℃、及び800℃の3種に変えたことが異なっている。   That is, in the case of the second embodiment, the p-side electrode 150 is made of Ag, Pt, and Ti, and the heat treatment temperature by RTA is 800 ° C. However, in this embodiment, the p-side electrode 150 is made of Ag alone. It is a layer film, and the heat treatment temperature by RTA is changed to three types of 450 ° C., 700 ° C. and 800 ° C.

図15は、本発明の第3の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
すなわち、図15は、800℃の熱処理温度で形成した半導体発光素子のp側電極150の表面の走査型電子顕微鏡像の写真である。
図15に表したように、平均で直径0.1μm程度の粒状の像291が観察された。走査型電子顕微鏡や原子間力顕微鏡などによりさらに分析を行った結果、銀の粒界230に、p側電極150の表面からp型GaNコンタクト層146まで貫通した穴のような空隙210が形成されていることが分かった。すなわち、高温熱処理により、p側電極150の銀がマイグレーションを起こし、その粒界230に空隙210が形成されたことが分かった。
FIG. 15 is a scanning electron micrograph illustrating the structure of the surface of the second electrode of the semiconductor light emitting device according to the third example of the invention.
That is, FIG. 15 is a photograph of a scanning electron microscope image of the surface of the p-side electrode 150 of the semiconductor light emitting device formed at a heat treatment temperature of 800 ° C.
As shown in FIG. 15, a granular image 291 having a diameter of about 0.1 μm on average was observed. As a result of further analysis using a scanning electron microscope, an atomic force microscope, or the like, a void 210 such as a hole penetrating from the surface of the p-side electrode 150 to the p-type GaN contact layer 146 is formed in the silver grain boundary 230. I found out. That is, it was found that the silver of the p-side electrode 150 caused migration due to the high-temperature heat treatment, and voids 210 were formed at the grain boundaries 230.

以下、上記の第3の実施例に係る半導体発光素子の製造方法による半導体発光素子の評価結果を説明する。
図16は、本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の空隙の面積比との関係を例示するグラフ図である。
図16において、横軸はRTA熱処理の温度、縦軸はp側電極150面内の空隙210の面積比を示す。
Hereinafter, the evaluation results of the semiconductor light emitting device by the method for manufacturing the semiconductor light emitting device according to the third embodiment will be described.
FIG. 16 is a graph illustrating the relationship between the heat treatment temperature and the area ratio of the gaps in the semiconductor light emitting device in the semiconductor light emitting device according to the third example of the invention.
In FIG. 16, the horizontal axis represents the temperature of the RTA heat treatment, and the vertical axis represents the area ratio of the gap 210 in the p-side electrode 150 plane.

図16に表したように、第3の実施例の半導体発光素子において、p側電極150の面内の空隙210の面積比は、熱処理温度450℃、700℃及び800℃で、それぞれ0.5%、1.2%、0.8%であった。このように、空隙210の面積比は、700℃の熱処理温度において極大値を示した。
熱処理温度を上げると、アレニウスの法則に従い金属原子の拡散速度は早くなるが、熱ストレスによる応力は小さくなる。また、結晶粒220同士が結合する別の平衡反応も発生するため、このように、空隙210のp側電極150内における面積比はある温度で極大値を取る。本実施例では、空隙210の面積比は、熱処理温度が700℃の時に極大値を取った。
As shown in FIG. 16, in the semiconductor light emitting device of the third example, the area ratio of the gap 210 in the surface of the p-side electrode 150 is 0.5 ° C. at the heat treatment temperatures of 450 ° C., 700 ° C., and 800 ° C., respectively. %, 1.2%, and 0.8%. Thus, the area ratio of the voids 210 showed a maximum value at a heat treatment temperature of 700 ° C.
Increasing the heat treatment temperature increases the diffusion rate of metal atoms according to Arrhenius' law, but the stress due to thermal stress decreases. Since another equilibrium reaction in which the crystal grains 220 are bonded to each other also occurs, the area ratio of the void 210 in the p-side electrode 150 takes a maximum value at a certain temperature. In this example, the area ratio of the voids 210 had a maximum value when the heat treatment temperature was 700 ° C.

図17は、本発明の第3の実施例に係る半導体発光素子における熱処理温度と半導体発光素子の光出力との関係を例示するグラフ図である。
図17において、横軸はRTA熱処理の温度、縦軸は半導体発光素子の光出力を示す。 なお、図中の熱処理温度が350℃のデータは、p側電極150に空隙が形成されない比較例のデータを示している。
そして、本図は、p側電極150に空隙210が形成されない比較例の半導体発光素子の光出力を1として、本実施例の半導体発光素子の光出力を相対比として例示している。 図17に表したように、本実施例の半導体発光素子においては、空隙が有しない比較例に比べて光出力が大きく、空隙210を形成することによって、光出力は最大で30%程度改善されていることが分かった。
このように、本実施例の半導体発光素子によれば、光取り出し効率の高い半導体発光素子が提供できる。
FIG. 17 is a graph illustrating the relationship between the heat treatment temperature and the light output of the semiconductor light emitting device in the semiconductor light emitting device according to the third example of the invention.
In FIG. 17, the horizontal axis represents the temperature of the RTA heat treatment, and the vertical axis represents the light output of the semiconductor light emitting device. The data for the heat treatment temperature of 350 ° C. in the figure shows data for a comparative example in which no gap is formed in the p-side electrode 150.
This figure illustrates the light output of the semiconductor light emitting device of the comparative example in which the gap 210 is not formed in the p-side electrode 150 as 1, and the light output of the semiconductor light emitting device of this example as a relative ratio. As shown in FIG. 17, in the semiconductor light emitting device of this example, the light output is larger than that of the comparative example having no gap. By forming the gap 210, the light output is improved by about 30% at the maximum. I found out.
Thus, according to the semiconductor light emitting device of this example, a semiconductor light emitting device with high light extraction efficiency can be provided.

(第2、第3の比較例)
以下、比較例として、空隙が形成されない第2の比較例と、再現性の悪い巨大な空隙が形成された第3の比較例の半導体発光素子について説明する。
図18は、第2の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図18(a)は、最初の工程の図であり、図18(b)〜(e)は、それぞれ、前の図に続く図である。
図18(a)に表したように、半導体層148の上にSiO膜310を形成した後、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした。
この時、図18(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
このため、その後、図18(c)に表したように、このウェーハ上の水分を十分乾燥させ、除去した。
(Second and third comparative examples)
Hereinafter, as a comparative example, a second comparative example in which no gap is formed and a third comparative example in which a huge gap having poor reproducibility is formed will be described.
FIG. 18 is a schematic cross-sectional view in order of steps of the main part illustrating the method for manufacturing the semiconductor light emitting element of the second comparative example.
FIG. 18A is a diagram of the first step, and FIGS. 18B to 18E are diagrams following the previous diagram, respectively.
As shown in FIG. 18A, after the SiO 2 film 310 is formed on the semiconductor layer 148, a lift-off resist 320 is formed in a predetermined pattern, and the SiO 2 film on the p-type GaN contact layer 146 is formed. A part of 310 was removed by an ammonium fluoride treatment, and water on the wafer was blown off by air blow or a spin dryer.
At this time, as shown in FIG. 18B, when the moisture on the wafer is just blown away, a slight amount of moisture remains on the wafer surface in an uncontrolled state.
Therefore, thereafter, as shown in FIG. 18C, the moisture on the wafer was sufficiently dried and removed.

そして、図18(d)に表したように、真空蒸着装置によってウェーハ全体に、銀単層膜を200nmで形成した後、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させ、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図18(e)に表したように、RTA装置を用いて、窒素雰囲気において5℃/秒で800℃まで昇温し、800℃の窒素雰囲気で1分間の熱処理を行い、5℃/秒で常温まで降温した。
Then, as shown in FIG. 18D, after a silver single layer film is formed at 200 nm on the entire wafer by a vacuum deposition apparatus, the resist 320 is dissolved by an organic solvent, and the conductive film formed on the resist 320 is formed. After removing only 151 and sufficiently washing with ultrapure water, the wafer was sufficiently dried on a hot plate at 120 ° C. to form the p-side electrode 150 in the region where the SiO 2 film 310 was removed.
Then, as shown in FIG. 18E, using an RTA apparatus, the temperature is raised to 800 ° C. at 5 ° C./second in a nitrogen atmosphere, and heat treatment is performed for 1 minute in the nitrogen atmosphere at 800 ° C. The temperature dropped to room temperature in seconds.

すなわち、第2の比較例の半導体発光素子の製造方法においては、本発明の第3の実施例の半導体発光素子の製造方法における、図14(f)に例示したマイグレーション促進物質の付着工程が省略されている。   That is, in the method for manufacturing the semiconductor light emitting device of the second comparative example, the step of attaching the migration promoting substance illustrated in FIG. 14F in the method for manufacturing the semiconductor light emitting device of the third embodiment of the present invention is omitted. Has been.

図19は、第3の比較例の半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図19(a)は、最初の工程の図であり、図19(b)〜(d)はそれぞれ、前の図に続く図である。
図19(a)に表したように、半導体層148の上にSiO膜310を形成した後、リフトオフ用のレジスト320を所定パターンで形成し、p型GaNコンタクト層146の上のSiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした。
この時、図19(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が制御されていない状態で残っている。
そして、図19(c)に表したように、真空蒸着装置によってウェーハ全体に、銀単層膜を200nmで形成した。
FIG. 19 is a schematic cross-sectional view in order of steps of the main part illustrating the method for manufacturing the semiconductor light emitting element of the third comparative example.
FIG. 19A is a diagram of the first step, and FIGS. 19B to 19D are diagrams following the previous diagram.
As shown in FIG. 19A, after the SiO 2 film 310 is formed on the semiconductor layer 148, a lift-off resist 320 is formed in a predetermined pattern, and the SiO 2 film on the p-type GaN contact layer 146 is formed. A part of 310 was removed by an ammonium fluoride treatment, and water on the wafer was blown off by air blow or a spin dryer.
At this time, as shown in FIG. 19B, when the moisture on the wafer is just blown off, a slight amount of moisture remains on the wafer surface in an uncontrolled state.
And as represented to FIG.19 (c), the silver single layer film was formed in 200 nm over the whole wafer with the vacuum evaporation system.

そして、図19(d)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させ、SiO膜310が取り除かれた領域に、p側電極150を形成した。
そして、図19(e)に表したように、RTA装置を用いて、窒素雰囲気において5℃/秒で800℃まで昇温し、800℃の窒素雰囲気で1分間の熱処理を行い、5℃/秒で常温まで降温した。
Then, as shown in FIG. 19 (d), the resist 320 is dissolved with an organic solvent, and only the conductive film 151 formed on the resist 320 is removed, washed sufficiently with ultrapure water, and then heated at 120 ° C. The wafer was sufficiently dried on the plate, and the p-side electrode 150 was formed in the region where the SiO 2 film 310 was removed.
Then, as shown in FIG. 19E, using an RTA apparatus, the temperature is raised to 800 ° C. at 5 ° C./second in a nitrogen atmosphere, and heat treatment is performed for 1 minute in the nitrogen atmosphere at 800 ° C. The temperature dropped to room temperature in seconds.

すなわち、第3の比較例の半導体発光素子の製造方法においては、本発明の第3の実施例の半導体発光素子の製造方法における、図14(c)に例示したp側電極150用の導電膜151を成膜する前の乾燥工程と、図14(f)に例示したマイグレーション促進物質の付着工程と、が省略されている。   That is, in the method for manufacturing the semiconductor light emitting device of the third comparative example, the conductive film for the p-side electrode 150 illustrated in FIG. 14C in the method for manufacturing the semiconductor light emitting device of the third embodiment of the present invention. The drying step before forming the film 151 and the migration promoting substance attaching step illustrated in FIG. 14F are omitted.

図20は、第2、第3の比較例の半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
すなわち、図20(a)は第2の比較例に対応し、図20(b)は第3の比較例に対応する。
図20(a)に表したように、第2の比較例の半導体発光素子では、p側電極150となる導電膜151形成する前に十分乾燥を行い、マイグレーションを抑えるようなプロセスを行っているため、第2実施例と同じ電極構造及び800℃の熱処理条件にもかかわらず、空隙は一切形成されていない。図中に見える像は、粒界230である。
FIG. 20 is a scanning electron micrograph illustrating the structure of the surface of the second electrode of the semiconductor light emitting device of the second and third comparative examples.
That is, FIG. 20A corresponds to the second comparative example, and FIG. 20B corresponds to the third comparative example.
As shown in FIG. 20A, in the semiconductor light emitting device of the second comparative example, a process of sufficiently drying and suppressing migration is performed before the conductive film 151 to be the p-side electrode 150 is formed. Therefore, no voids are formed despite the same electrode structure as in the second embodiment and heat treatment conditions of 800 ° C. The image visible in the figure is the grain boundary 230.

一方、図20(b)に表したように、第3の比較例の半導体発光素子においては、第3の実施例と同じ電極構造及び800℃の熱処理条件にもかかわらず、空隙の大きさ(幅)は約1μmまで広がっている。また、複数回、同じプロセスフローで第3の比較例の半導体発光素子を作成したが、空隙210の大きさや密度の再現性はなかった。
これは、第3の比較例においては、十分乾燥を行っていない状態で、p側電極150となる導電膜151を形成し、そして、リフトオフ後も十分乾燥を行わずに熱処理を行ったため、銀のマイグレーションが過剰に促進され、空隙210が巨大化したと考えられる。また、同じプロセスフローでも、たまたま乾燥状態が良かった場合は、空隙210の大きさが抑制され、結果として空隙の大きさが制御できなかった。
On the other hand, as shown in FIG. 20B, in the semiconductor light emitting device of the third comparative example, the size of the gap (not shown) despite the same electrode structure and the heat treatment condition of 800 ° C. as those of the third example. (Width) extends to about 1 μm. In addition, the semiconductor light emitting device of the third comparative example was created a plurality of times with the same process flow, but there was no reproducibility of the size and density of the gap 210.
This is because in the third comparative example, the conductive film 151 to be the p-side electrode 150 was formed in a state where it was not sufficiently dried, and the heat treatment was performed without sufficiently drying after the lift-off. It is considered that this migration was promoted excessively, and the gap 210 was enlarged. Further, even in the same process flow, when the dry state happened to be good, the size of the gap 210 was suppressed, and as a result, the size of the gap could not be controlled.

上記の第2の比較例及び第3の比較例の半導体発光素子で示したように、p側電極150用の導電膜151を成膜する前の乾燥工程や、マイグレーション促進物質の付着工程等の特別な処理を施さない場合、空隙210が形成されないか、または、再現性の低い巨大な空隙210が形成されてしまう。したがって、本実施形態に係る半導体発光素子を形成する際には、第3の実施例で説明したように、p側電極150用の導電膜151を成膜する前の乾燥工程や、マイグレーション促進物質の付着工程等の特別な処理が必要である。   As shown in the semiconductor light emitting devices of the second comparative example and the third comparative example, a drying process before forming the conductive film 151 for the p-side electrode 150, a migration promoting substance attaching process, etc. If no special treatment is performed, the void 210 is not formed or a huge void 210 with low reproducibility is formed. Therefore, when forming the semiconductor light emitting device according to this embodiment, as described in the third example, a drying process before forming the conductive film 151 for the p-side electrode 150 or a migration promoting substance is performed. A special treatment such as an adhesion process is required.

(第4の実施例)
以下、第4の実施例に係る半導体発光素子について説明する。
本実施例の半導体発光素子31(図示しない)は、先に説明した第3の半導体発光素子30に対して、p側電極150に用いる材料を、AgとPtに変えたものである。そして、これ以外については、第3の半導体発光素子30と同様なので説明を省略する。
(Fourth embodiment)
The semiconductor light emitting element according to the fourth embodiment will be described below.
The semiconductor light emitting device 31 (not shown) of the present example is obtained by changing the material used for the p-side electrode 150 to Ag and Pt with respect to the third semiconductor light emitting device 30 described above. Since the other parts are the same as those of the third semiconductor light emitting element 30, the description thereof is omitted.

本実施例に係る半導体発光素子31の要部の製造方法は以下である。
まず、SiO膜310の一部をフッ化アンモン処理で取り除き、エアブローやスピンドライヤーなどによってウェーハ上の水分を吹き飛ばした後、ウェーハ表面に残存するわずかな水分を十分乾燥させ、除去した。そして、p側電極150を形成するため、真空蒸着装置によってウェーハ全体に、Ag、Ptの順に、合計200nmの膜厚で薄膜(導電膜151)を形成し、リフトオフ法によって、SiO膜310が取り除かれた領域に、p側電極150を形成した。そして、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、マイグレート促進物質(わずかな水分330やイオン化物質340)を付着させた。その後、RTA装置を用いて、800℃の窒素雰囲気で1分間の熱処理を行い、p側電極150に空隙210を形成した。すなわち、導電膜151の材料を変えた以外は、第3の実施例の半導体発光素子と同様の条件により、本実施例に係る半導体発光素子を製作した。
The manufacturing method of the principal part of the semiconductor light emitting element 31 according to the present example is as follows.
First, a part of the SiO 2 film 310 was removed by ammonium fluoride treatment, and water on the wafer was blown off by air blow, spin dryer, or the like, and then the slight water remaining on the wafer surface was sufficiently dried and removed. Then, in order to form the p-side electrode 150, a thin film (conductive film 151) with a total thickness of 200 nm is formed in the order of Ag and Pt on the entire wafer by a vacuum evaporation apparatus, and the SiO 2 film 310 is formed by a lift-off method. A p-side electrode 150 was formed in the removed region. Then, it was left in a clean room where the temperature and humidity were controlled at 25 ° C. ± 1 ° C. and 50% ± 1% for 24 hours, respectively, and a migration promoting substance (slight moisture 330 or ionized substance 340) was adhered. Thereafter, using an RTA apparatus, heat treatment was performed in a nitrogen atmosphere at 800 ° C. for 1 minute, and a void 210 was formed in the p-side electrode 150. That is, the semiconductor light emitting device according to this example was manufactured under the same conditions as those of the semiconductor light emitting device of the third example except that the material of the conductive film 151 was changed.

図21は、本発明の第4の実施例に係る半導体発光素子の第2の電極の表面の構造を例示する走査型電子顕微鏡写真である。
図21に表したように、本発明の第4の実施例に係る半導体発光素子31では、平均で直径0.2μm程度の粒状の像291が観察された。走査型電子顕微鏡や原子間力顕微鏡などによりさらに分析を行った結果、銀合金の粒界に、p型GaNコンタクト層146まで貫通した穴のような空隙210が形成されていることが分かった。すなわち、p側電極150を貫通した空隙210が形成された。
高温熱処理により、銀と白金が相互拡散し、銀合金のマイグレーションにより、その粒界に空隙210が形成されたものである。空隙210のp側電極150面内における面積比は、2.9%であった。
この第4の実施例に係る半導体発光素子31においても、p側電極150に設けられた光の波長以下の幅の空隙210により、光取り出し効率の高い半導体発光素子が提供できる。
FIG. 21 is a scanning electron micrograph illustrating the structure of the surface of the second electrode of the semiconductor light emitting device according to the fourth example of the invention.
As shown in FIG. 21, in the semiconductor light emitting device 31 according to the fourth example of the present invention, a granular image 291 having a diameter of about 0.2 μm on average was observed. As a result of further analysis using a scanning electron microscope, an atomic force microscope, etc., it was found that voids 210 such as holes penetrating to the p-type GaN contact layer 146 were formed at the grain boundaries of the silver alloy. That is, the gap 210 penetrating the p-side electrode 150 was formed.
Silver and platinum are mutually diffused by high-temperature heat treatment, and voids 210 are formed at the grain boundaries by migration of the silver alloy. The area ratio of the gap 210 in the plane of the p-side electrode 150 was 2.9%.
Also in the semiconductor light emitting device 31 according to the fourth embodiment, a semiconductor light emitting device with high light extraction efficiency can be provided by the gap 210 having a width equal to or smaller than the wavelength of light provided in the p-side electrode 150.

(第4の実施の形態)
図22は、本発明の第4の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図22に表したように、本発明の第4の実施形態に係る半導体発光素子40は、第2の電極150と第2の半導体層140との間に設けられた透明電極410をさらに備える。 この透明電極410以外は、図13に例示した第3の実施形態に係る半導体発光素子30と同様とすることがきるので説明を省略する。なお、図22に例示した半導体発光素子40では、第2の電極150は、第2の電極150の層を貫通した空隙210を有している。ただし、本発明はこれに限らず、図1に例示した半導体発光素子10のように、空隙210が、第2の電極150の第2の半導体層140側の界面のみに形成されていても良い。
この透明電極410には、発光層130の発光波長よりも大きなバンドギャップを持つ物質、または、発光波長における吸収係数の逆数よりも膜厚を十分薄くした金属膜を用いることができる。透明電極410には、例えば、ニッケル、酸化インジウムスズ(ITO:Indium-tin-oxide)、酸化亜鉛等を用いることができる。
(Fourth embodiment)
FIG. 22 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to the fourth embodiment of the invention.
As shown in FIG. 22, the semiconductor light emitting device 40 according to the fourth embodiment of the present invention further includes a transparent electrode 410 provided between the second electrode 150 and the second semiconductor layer 140. Except for the transparent electrode 410, the semiconductor light emitting device 30 according to the third embodiment illustrated in FIG. In the semiconductor light emitting device 40 illustrated in FIG. 22, the second electrode 150 has a gap 210 that penetrates the layer of the second electrode 150. However, the present invention is not limited to this, and the gap 210 may be formed only at the interface of the second electrode 150 on the second semiconductor layer 140 side as in the semiconductor light emitting device 10 illustrated in FIG. .
For the transparent electrode 410, a material having a band gap larger than the emission wavelength of the light emitting layer 130 or a metal film having a thickness sufficiently smaller than the reciprocal of the absorption coefficient at the emission wavelength can be used. For the transparent electrode 410, for example, nickel, indium tin oxide (ITO), zinc oxide, or the like can be used.

そして、透明電極410は、第2の半導体層140と第2の電極150とに電気的に接触している。透明電極410は、発光層130からの光を透過させて、第2の電極150で反射させる役割を有しているため、平面視での形状は、第2の電極150と実質的に同じ形状であることが好ましい。透明電極410の膜厚は、特に限定されるものではなく、例えば1nmから500nmの間で選ぶことができる。   The transparent electrode 410 is in electrical contact with the second semiconductor layer 140 and the second electrode 150. Since the transparent electrode 410 has a role of transmitting light from the light emitting layer 130 and reflecting it by the second electrode 150, the shape in plan view is substantially the same as the second electrode 150. It is preferable that The film thickness of the transparent electrode 410 is not particularly limited, and can be selected from 1 nm to 500 nm, for example.

図23は、本発明の第4の実施形態に係る半導体発光素子の製造方法を例示する要部の工程順模式断面図である。
図23(a)は、最初の工程の図であり、図23(b)〜(g)はそれぞれ、前の図に続く図である。
すなわち、図23(a)に表したように、半導体層148の上にSiO膜310を設けた後、第1の電極150を形成するため、パターニングされたリフトオフ用レジストを半導体層148の上に形成し、第2の半導体層140の上のSiO膜の一部をフッ化アンモン処理で取り除き、SiO膜310が取り除かれた領域に、真空蒸着装置を用いてITOを、100nmの膜厚で形成し、リフトオフ後に、550℃の窒素雰囲気で1分間シンター処理を行うことにより透明電極410を形成し、さらに、パターニングされたリフトオフ用のレジスト320を半導体層148の上に形成する。
FIG. 23 is a schematic cross-sectional view in order of the steps of the main part illustrating the method for manufacturing a semiconductor light emitting element according to the fourth embodiment of the invention.
FIG. 23A is a diagram of the first step, and FIGS. 23B to 23G are diagrams following the previous diagram.
That is, as shown in FIG. 23A, after providing the SiO 2 film 310 on the semiconductor layer 148, a patterned lift-off resist is formed on the semiconductor layer 148 in order to form the first electrode 150. A portion of the SiO 2 film on the second semiconductor layer 140 is removed by an ammonium fluoride treatment, and ITO is deposited on the region where the SiO 2 film 310 is removed using a vacuum deposition apparatus to form a 100 nm film. After the lift-off, a transparent electrode 410 is formed by performing a sintering process for 1 minute in a nitrogen atmosphere at 550 ° C. Further, a patterned lift-off resist 320 is formed on the semiconductor layer 148.

この時、図23(b)に表したように、ウェーハ上の水分を吹き飛ばしただけの状態では、ウェーハ表面にわずかな水分が残っている。
その後、図23(c)に表したように、このウェーハ上の水分を十分乾燥させ、除去する。
そして、図23(d)に表したように、真空蒸着装置によってウェーハ全体に第2の電極150となる導電膜151として、例えばAg単層膜を膜厚200nmで形成する。
そして、図23(e)に表したように、有機溶剤によってレジスト320を溶解させ、レジスト320上に形成された導電膜151のみを除去し、超純水によって十分洗浄した後、120℃のホットプレート上でウェーハを十分乾燥させる。このようにして、SiO膜310が取り除かれた領域に、第1の電極150を形成する。
そして、図23(f)に表したように、温度と湿度がそれぞれ25℃±1℃、50%±1%に管理されたクリーンルーム内に24時間放置し、形成した第2の電極150の表面に、わずかな水分330やイオン化物質340を付着させる。
そして、図23(g)に表したように、RTA装置を用いて、550℃の温度の窒素雰囲気で1分間の熱処理を行い、0.5℃/秒で常温まで降温することにより、第2の半導体層140と第2の電極150との界面に空隙210を形成する。
そして、既に説明したのと同様に、第1の電極160を形成し、本実施形態に係る半導体発光素子40が形成できる。
At this time, as shown in FIG. 23B, in the state where the moisture on the wafer is just blown off, a slight amount of moisture remains on the wafer surface.
Thereafter, as shown in FIG. 23C, moisture on the wafer is sufficiently dried and removed.
Then, as shown in FIG. 23D, for example, an Ag single layer film having a film thickness of 200 nm is formed as the conductive film 151 to be the second electrode 150 on the entire wafer by a vacuum deposition apparatus.
Then, as shown in FIG. 23 (e), the resist 320 is dissolved with an organic solvent, only the conductive film 151 formed on the resist 320 is removed, and sufficiently washed with ultrapure water. Allow the wafer to dry thoroughly on the plate. In this way, the first electrode 150 is formed in the region where the SiO 2 film 310 has been removed.
Then, as shown in FIG. 23F, the surface of the formed second electrode 150 is left in a clean room where the temperature and humidity are controlled to 25 ° C. ± 1 ° C. and 50% ± 1% for 24 hours, respectively. Further, a slight amount of moisture 330 or ionized material 340 is attached.
Then, as shown in FIG. 23 (g), by using the RTA apparatus, heat treatment is performed in a nitrogen atmosphere at a temperature of 550 ° C. for 1 minute, and the temperature is lowered to room temperature at 0.5 ° C./second, so that the second A gap 210 is formed at the interface between the semiconductor layer 140 and the second electrode 150.
Then, as already described, the first electrode 160 is formed, and the semiconductor light emitting device 40 according to the present embodiment can be formed.

このように製作された、第2の電極150と第2の半導体層140との間に透明電極410をさらに備えた本実施形態の半導体発光素子40においても、第2の電極150に設けられた光の波長以下の幅の空隙210により、光取り出し効率の高い半導体発光素子が提供できる。   Also in the semiconductor light emitting device 40 of this embodiment, which is further provided with the transparent electrode 410 between the second electrode 150 and the second semiconductor layer 140, the second electrode 150 is provided. The gap 210 having a width equal to or smaller than the wavelength of light can provide a semiconductor light emitting device with high light extraction efficiency.

なお、空隙210の幅、第2の電極150面内における密度や面積比は、熱処理温度や、導電膜151と同時に熱処理をする金属材料の種類、膜厚、積層構造によって変化させることができる。ただし、光出力が向上するように最適化したそれらの条件が、必ずしも最適な電気特性との組み合わせになっているとは限らない。この時、本実施形態に係る半導体発光素子40のように、第2の電極150と第2の半導体層140との間に、透明電極410を設け、透明電極410を介して、高効率反射膜の機能を有する第2の電極150を設けることにより、光出力改善特性を重視して最適化した空隙210の形成条件を採用することができ、より製造し易く性能の高い、光取り出し効率の高い半導体発光素子が提供できる。   Note that the width of the gap 210, the density in the second electrode 150 plane, and the area ratio can be changed depending on the heat treatment temperature, the type of metal material to be heat-treated simultaneously with the conductive film 151, the film thickness, and the stacked structure. However, those conditions optimized to improve the light output are not necessarily combined with the optimum electrical characteristics. At this time, like the semiconductor light emitting device 40 according to the present embodiment, the transparent electrode 410 is provided between the second electrode 150 and the second semiconductor layer 140, and the high-efficiency reflective film is interposed via the transparent electrode 410. By providing the second electrode 150 having the above function, it is possible to adopt the formation conditions of the gap 210 that are optimized with emphasis on the light output improvement characteristic, and it is easy to manufacture and has high performance and high light extraction efficiency. A semiconductor light emitting device can be provided.

(第5の実施の形態)
図24は、本発明の第5の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、図24(b)は、本発明の第5の実施形態に係る半導体発光素子の構成を例示する平面模式図であり、図24(a)は、図24(b)のA−A線断面模式図である。 図24(a)、(b)に表したように、本発明の第5の実施形態に係る半導体発光素子50は、第2の半導体層140の上に、上記の空隙210を有する第2の電極150、及び、第3の電極155を有している。そして、第3の電極155は、第2の電極150と電気的に接触している。
また、第3の電極155は、第2の電極150のオーミック性より良好なオーミック性を有することができる。
第3の電極155を設ける位置は、第2の半導体層140の上であれば任意であるが、図24(a)、(b)に例示したように、第3の電極155を、第2の電極150の第1の電極160側に接触して設けると、第1の電極160に対向する領域にオーミック性の高い導電部を配置することができるので、安定した電気特性が得られる。
(Fifth embodiment)
FIG. 24 is a schematic view illustrating the configuration of a semiconductor light emitting element according to the fifth embodiment of the invention.
That is, FIG. 24B is a schematic plan view illustrating the configuration of the semiconductor light emitting device according to the fifth embodiment of the invention, and FIG. 24A is the AA line in FIG. It is a cross-sectional schematic diagram. As illustrated in FIGS. 24A and 24B, the semiconductor light emitting device 50 according to the fifth embodiment of the present invention includes the second gap 210 on the second semiconductor layer 140. An electrode 150 and a third electrode 155 are included. The third electrode 155 is in electrical contact with the second electrode 150.
In addition, the third electrode 155 can have an ohmic property better than that of the second electrode 150.
The position where the third electrode 155 is provided is arbitrary as long as it is on the second semiconductor layer 140, but as illustrated in FIGS. 24A and 24B, the third electrode 155 is provided on the second semiconductor layer 140. When the electrode 150 is provided in contact with the first electrode 160 side, a highly ohmic conductive portion can be disposed in a region facing the first electrode 160, so that stable electrical characteristics can be obtained.

この第3の電極155以外は、図13に例示した第3の実施形態に係る半導体発光素子30と同様とすることがきるので説明を省略する。なお、図24に例示した半導体発光素子50では、第2の電極150は、第2の電極150の層を貫通した空隙210を有している。ただし、本発明はこれに限らず、図1に例示した半導体発光素子10のように、空隙210が、第2の電極150の第2の半導体層140側の界面のみに形成されていても良い。   Except for the third electrode 155, the semiconductor light emitting element 30 according to the third embodiment illustrated in FIG. In the semiconductor light emitting element 50 illustrated in FIG. 24, the second electrode 150 has a gap 210 that penetrates the layer of the second electrode 150. However, the present invention is not limited to this, and the gap 210 may be formed only at the interface of the second electrode 150 on the second semiconductor layer 140 side as in the semiconductor light emitting device 10 illustrated in FIG. .

本実施形態に係る半導体発光素子50は、以下のようにして製造することができる。
すなわち、既に図23に例示した半導体発光素子30の製造方法と同様にして、空隙210を有する所定パターンの第2の電極150(例えば膜厚200nmのAg単層膜)を形成した後、第3の電極155の形成のための例えばAg/Pt膜を膜厚200nmで所定パターンに形成し、RTA装置を用いて、空隙が生じない条件の1つである350℃の窒素雰囲気で1分間の熱処理を行う。これにより、第3の電極155には空隙が発生せず、第2の電極150よりオーミック性を高くすることができる。
そして、既に説明した方法と同様にして、第1の電極160を形成することにより、図24に例示した半導体発光素子50が得られる。
The semiconductor light emitting device 50 according to this embodiment can be manufactured as follows.
That is, after the second electrode 150 (for example, an Ag single layer film having a thickness of 200 nm) having a predetermined pattern having the gap 210 is formed in the same manner as the method for manufacturing the semiconductor light emitting element 30 illustrated in FIG. For example, an Ag / Pt film for forming the electrode 155 is formed in a predetermined pattern with a film thickness of 200 nm, and heat treatment is performed for one minute in a nitrogen atmosphere at 350 ° C., which is one of the conditions that no void is generated, using an RTA apparatus. I do. Accordingly, no void is generated in the third electrode 155, and the ohmic property can be made higher than that of the second electrode 150.
Then, the semiconductor light emitting device 50 illustrated in FIG. 24 is obtained by forming the first electrode 160 in the same manner as described above.

なお、空隙210の幅、第2の電極150面内における密度や面積比は、熱処理温度や、導電膜151と同時に熱処理をする金属材料の種類、膜厚、積層構造によって変化させることができる。ただし、光出力が向上するように最適化したそれらの条件が、必ずしも最適な電気特性との組み合わせになっているとは限らない。
また、上記の実施形態の半導体発光素子のように、横方向(各層に対して平行方向)に通電させる電極構造の場合、第1の電極160に対向した側の第2の電極150に電流が集中する傾向にある。特に、電流密度を上げるほどその効果が顕著に表れる。
その時、本実施形態の半導体発光素子50のように、第1の電極160に対向する側の第2の電極150に電気的に接触して、第2の電極150よりオーミック特性がより良好で、かつ高効率光反射特性を有する第3の電極155を設けることで、光取り出し効率と電気特性を高度に両立させることができる。すなわち、第2の電極150に関する各種の条件を光り取り出し効率を向上させることに着目して最適化し、第3の電極155に関する各種条件を、電気特性を向上させることに着目して最適化することができる。
Note that the width of the gap 210, the density in the second electrode 150 plane, and the area ratio can be changed depending on the heat treatment temperature, the type of metal material to be heat-treated simultaneously with the conductive film 151, the film thickness, and the stacked structure. However, those conditions optimized to improve the light output are not necessarily combined with the optimum electrical characteristics.
Further, in the case of an electrode structure in which current is passed in the lateral direction (parallel to each layer) as in the semiconductor light emitting device of the above embodiment, current is applied to the second electrode 150 on the side facing the first electrode 160. There is a tendency to concentrate. In particular, the effect becomes more prominent as the current density is increased.
At that time, like the semiconductor light emitting device 50 of the present embodiment, the second electrode 150 on the side facing the first electrode 160 is electrically contacted, and the ohmic characteristics are better than the second electrode 150, In addition, by providing the third electrode 155 having high-efficiency light reflection characteristics, both the light extraction efficiency and the electric characteristics can be made highly compatible. That is, various conditions regarding the second electrode 150 are optimized by focusing on improving the light extraction efficiency, and various conditions regarding the third electrode 155 are optimized by focusing on improving electrical characteristics. Can do.

すなわち、本実施形態の半導体発光素子50のように、オーミック性の良い第3の電極155を設けることにより、電気特性が良好で、光取り出し効率の高い半導体発光素子を提供することができる。   That is, by providing the third electrode 155 with good ohmic properties as in the semiconductor light emitting device 50 of this embodiment, a semiconductor light emitting device with good electrical characteristics and high light extraction efficiency can be provided.

なお、第3の電極155の平面視における面積を広げるほど電気特性は改善するが、ある程度広げると飽和する。一方、光取り出し効率改善のためには、第2の電極150の面積が広いほど効果が高い。これらの効果を考慮して、第2の電極150と第1の電極160の設計に適合させて、第3の電極155の面積を適切に決めることができる。   Note that the electrical characteristics improve as the area of the third electrode 155 in plan view increases, but saturate when expanded to some extent. On the other hand, in order to improve the light extraction efficiency, the larger the area of the second electrode 150, the higher the effect. In consideration of these effects, the area of the third electrode 155 can be appropriately determined according to the design of the second electrode 150 and the first electrode 160.

なお、図24に例示した半導体発光素子50では、第2の電極150を先に形成し、第3の電極155が第2の電極150の一部を覆うように設けられている構造を有しているが、第3の電極155を先に形成し、第2の電極150が第3の電極155の一部を覆うように設けられている構造を採用しても良い。この場合、第3の電極155の高温熱処理温度を第2の電極150の高温熱処理温度より高く設定することもできる。   Note that the semiconductor light emitting element 50 illustrated in FIG. 24 has a structure in which the second electrode 150 is formed first, and the third electrode 155 is provided so as to cover a part of the second electrode 150. However, a structure in which the third electrode 155 is formed first and the second electrode 150 is provided so as to cover a part of the third electrode 155 may be employed. In this case, the high temperature heat treatment temperature of the third electrode 155 can be set higher than the high temperature heat treatment temperature of the second electrode 150.

なお、本実施形態に係る半導体発光素子50においても、第2の電極150及び第3の電極155の少なくともいずれかと第2の半導体層140との間の、少なくとも一部に透明電極を設けても良い。   In the semiconductor light emitting device 50 according to this embodiment, a transparent electrode may be provided at least at a part between at least one of the second electrode 150 and the third electrode 155 and the second semiconductor layer 140. good.

(第6の実施の形態)
図25は、本発明の第6の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図25に表したように、本発明の第6の実施形態に係る半導体発光素子60は、第2の電極150の第2の半導体層140と反対側の面にパッド部158が設けられている。
なお、このパッド部158以外は、図13に例示した第3の実施形態に係る半導体発光素子30と同様の構造を有するので説明を省略する。なお、図25に例示した半導体発光素子60では、第2の電極150は、第2の電極150の層を貫通した空隙210を有している。ただし、本発明はこれに限らず、図1に例示した半導体発光素子10のように、空隙210が、第2の電極150の第2の半導体層140側の界面のみに形成されていても良い。
(Sixth embodiment)
FIG. 25 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to the sixth embodiment of the invention.
As shown in FIG. 25, in the semiconductor light emitting device 60 according to the sixth embodiment of the present invention, the pad portion 158 is provided on the surface of the second electrode 150 opposite to the second semiconductor layer 140. .
Except for the pad portion 158, the structure is the same as that of the semiconductor light emitting device 30 according to the third embodiment illustrated in FIG. In the semiconductor light emitting device 60 illustrated in FIG. 25, the second electrode 150 has a gap 210 that penetrates the layer of the second electrode 150. However, the present invention is not limited to this, and the gap 210 may be formed only at the interface of the second electrode 150 on the second semiconductor layer 140 side as in the semiconductor light emitting device 10 illustrated in FIG. .

なお、パッド部158は、空隙210を有する第2の電極150を形成した後、第2の電極150の上の一部、または、第2の電極150の側面を含めた全部を被覆するように、例えば、Pt/Auを800nmの膜厚で形成し、所定形状にパターニングすることより形成できる。なお、このパターニングには、例えばリフトオフ法を用いることができる。   Note that the pad portion 158 covers a part of the second electrode 150 or the entire surface including the side surface of the second electrode 150 after the second electrode 150 having the gap 210 is formed. For example, it can be formed by forming Pt / Au with a film thickness of 800 nm and patterning it into a predetermined shape. For this patterning, for example, a lift-off method can be used.

パッド部158の第2の電極150側には、第2の電極150に拡散しないような高融点材料を用いることが好ましい。この高融点材料は、例えば、バナジウム(N)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)等が挙げられる。特に好ましくは、ロジウム(Rh)または白金(Pt)であり、可視光に対する反射率がある程度高いため、反射膜としても機能する。
本実施形態に係る半導体発光素子60のように、パッド部158を設けることで、ワイヤーボンディングのボンダビリティが向上し、また、ボールボンダーによる金バンプ形成時のダイシェア強度が向上し、さらに、フリップチップマウントに適用できる。さらに、パッド部158によって、第2の電極150が外気から隔離され、銀または銀合金の劣化を抑えることができ、信頼性が向上する。さらには、半導体発光素子60の放熱性の改善も期待できる。なお、このパッド部158を金(Au)バンプとして使用することもできる。なお、Auの代わりにAuSnバンプを形成することもできる。
It is preferable to use a high melting point material that does not diffuse into the second electrode 150 on the second electrode 150 side of the pad portion 158. Examples of the high melting point material include vanadium (N), chromium (Cr), iron (Fe), cobalt (Co), nickel (Ni), niobium (Nb), molybdenum (Mo), ruthenium (Ru), and rhodium ( Rh), tantalum (Ta), tungsten (W), rhenium (Re), osmium (Os), iridium (Ir), platinum (Pt), and the like. Particularly preferred is rhodium (Rh) or platinum (Pt), which also has a high reflectivity with respect to visible light, and thus functions as a reflective film.
By providing the pad portion 158 as in the semiconductor light emitting device 60 according to the present embodiment, the bondability of wire bonding is improved, the die shear strength at the time of gold bump formation by a ball bonder is improved, and further, flip chip Applicable to mount. Further, the second electrode 150 is isolated from the outside air by the pad portion 158, deterioration of silver or a silver alloy can be suppressed, and reliability is improved. Furthermore, improvement in heat dissipation of the semiconductor light emitting device 60 can also be expected. The pad portion 158 can also be used as a gold (Au) bump. Note that AuSn bumps can be formed instead of Au.

すなわち、本実施形態に係る半導体発光素子60のように、パッド部158を設けることにより、製造が容易で、信頼性が高く、放熱性が良い、光取り出し効率の高い半導体発光素子を提供することができる。   That is, by providing the pad portion 158 like the semiconductor light emitting device 60 according to the present embodiment, a semiconductor light emitting device that is easy to manufacture, has high reliability, good heat dissipation, and high light extraction efficiency is provided. Can do.

なお、本実施形態の半導体発光素子60においても、第2の電極150に接触する上記の第3の電極155を設けても良く、また、第2の電極150及び第3の電極155の少なくともいずれかと第2の半導体層140との間の、少なくとも一部に透明電極を設けても良い。   In the semiconductor light emitting device 60 of the present embodiment, the third electrode 155 that contacts the second electrode 150 may be provided, and at least one of the second electrode 150 and the third electrode 155 may be provided. A transparent electrode may be provided at least at a part between the second semiconductor layer 140 and the second semiconductor layer 140.

図26は、本発明の第6の実施形態に係る別の半導体発光素子の構成を例示する断面模式図である。
図26に表したように、本発明の第6の実施形態に係る別の半導体発光素子61では、第2の電極150の第2の半導体層140と反対側の面にパッド部158が設けられている。そして、このパッド部158となる導電材料によって、第2の電極150の空隙210の一部が埋められている。
すなわち、図26に例示した半導体発光素子61は、例えば、製造途中で、第2の電極150が、第2の電極150の層を貫通する空隙210を有していたが、その後のパッド部158の形成により、この空隙210の一部が埋められた構造を有す。
この空隙210の構造以外は、図25に例示した半導体発光素子60と同様の構造を有するので説明を省略する。
FIG. 26 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the sixth embodiment of the invention.
As shown in FIG. 26, in another semiconductor light emitting device 61 according to the sixth embodiment of the present invention, a pad portion 158 is provided on the surface of the second electrode 150 opposite to the second semiconductor layer 140. ing. A part of the gap 210 of the second electrode 150 is filled with a conductive material that becomes the pad portion 158.
That is, in the semiconductor light emitting device 61 illustrated in FIG. 26, for example, the second electrode 150 has the gap 210 penetrating the layer of the second electrode 150 during the manufacturing, but the pad portion 158 thereafter. As a result, a part of the gap 210 is filled.
Except for the structure of the gap 210, the structure is similar to that of the semiconductor light emitting device 60 illustrated in FIG.

そして、図26に表したように、半導体発光素子61においては、空隙210のうちの一部210Aは、パッド部158によって埋められているものの、第2の半導体層140の界面には空間が残っている。一方、空隙210のその他の一部210Bは、空隙の全部がパッド部158となる材料で埋められている。   As shown in FIG. 26, in the semiconductor light emitting element 61, a part 210 </ b> A of the gap 210 is filled with the pad portion 158, but a space remains at the interface of the second semiconductor layer 140. ing. On the other hand, in the other part 210 </ b> B of the gap 210, the entire gap is filled with a material that becomes the pad portion 158.

第2の半導体層140の界面に空間が残っている空隙の一部210Aにおいては、既に説明した通りの効果により、光取り出し効率が向上する。
そして、空隙210の全部が埋められた空隙の一部210Bでは、以下の効果により光り取り出し効率が向上する。
In the part 210 </ b> A of the gap where the space remains at the interface of the second semiconductor layer 140, the light extraction efficiency is improved by the effect as described above.
And in the part 210B of the space | gap where all the space | gap 210 was filled, the light extraction efficiency improves with the following effects.

すなわち、第2の電極150とパッド部158とに別の導電材料を用いることで、両者に複素屈折率の差を生じさせることができ、これにより、拡散反射を発生させ、光取り出し効率を向上させることができる。   That is, by using different conductive materials for the second electrode 150 and the pad portion 158, it is possible to cause a difference in complex refractive index between them, thereby generating diffuse reflection and improving light extraction efficiency. Can be made.

なお、媒質内における波長は、発光光の自由空間における波長を、その媒質の屈折率で割った値となり、自由空間における波長よりも短くなる。例えば、本実施形態に係る半導体発光素子61の場合は、発光波長380nmに対して、第2の半導体層140の第2の電極150側の層(p型GsNコンタクト層146)の屈折率を2.47とすれば、媒体内波長は約150nmとなる。そのため、半導体発光素子61のように空隙領域を別の金属(パッド部158となる導電膜)で埋めた場合、効果的な拡散反射を起こすためには、空隙210の幅を媒体内波長と同程度以下にすることが望ましい。   Note that the wavelength in the medium is a value obtained by dividing the wavelength of the emitted light in free space by the refractive index of the medium, and is shorter than the wavelength in free space. For example, in the case of the semiconductor light emitting device 61 according to the present embodiment, the refractive index of the layer (p-type GsN contact layer 146) on the second electrode 150 side of the second semiconductor layer 140 is 2 with respect to the emission wavelength of 380 nm. .47, the in-medium wavelength is about 150 nm. Therefore, when the gap region is filled with another metal (conductive film that becomes the pad portion 158) as in the semiconductor light emitting device 61, the width of the gap 210 is equal to the wavelength in the medium in order to cause effective diffuse reflection. It is desirable to make it less than about.

なお、図1に例示した半導体発光素子10のように、第2の電極150の第2の半導体層140との界面側だけに空隙210が設けられ、空隙210が第2の電極150の導電膜によってパッシベートされている構造の場合は、空隙210内の屈折率は、パッド部158の形成前後で変化せずにほぼ1であるため、空隙210の幅は、自由空間における波長と同程度以下で構わない。   Note that, as in the semiconductor light emitting device 10 illustrated in FIG. 1, the gap 210 is provided only on the interface side of the second electrode 150 with the second semiconductor layer 140, and the gap 210 is the conductive film of the second electrode 150. In the case of the structure passivated by the above, the refractive index in the gap 210 is almost 1 without changing before and after the formation of the pad portion 158, so the width of the gap 210 is less than or equal to the wavelength in free space. I do not care.

このように、半導体発光素子61のように、空隙210の一部が第2の電極150とは別の導電材料(金属)で埋め込まれている場合にも、拡散反射を生じさせることができ、光取り出し効率の高い半導体発光素子を提供することができる。
なお、本実施形態の別の半導体発光素子61においても、第2の電極150に接触する上記の第3の電極155を設けても良く、また、第2の電極150及び第3の電極155の少なくともいずれかと第2の半導体層140との間の、少なくとも一部に透明電極410を設けても良い。
Thus, even when part of the gap 210 is embedded with a conductive material (metal) different from the second electrode 150 as in the semiconductor light emitting element 61, diffuse reflection can be caused. A semiconductor light emitting device with high light extraction efficiency can be provided.
In the other semiconductor light emitting device 61 of the present embodiment, the third electrode 155 that contacts the second electrode 150 may be provided, and the second electrode 150 and the third electrode 155 may be provided. The transparent electrode 410 may be provided at least at a part between at least one of the second semiconductor layers 140.

(第7の実施の形態)
次に、第7の実施形態について説明する。本実施形態に係る半導体発光素子は、上記の各実施形態及び各実施例の半導体発光素子と、蛍光体と、を組み合わせた半導体発光素子である。
図27は、本発明の第7の実施形態に係る半導体発光素子の構成を例示する断面模式図である。
図27に表したように、本発明の第7の実施形態に係る半導体発光素子70は、例えば、第3の実施形態の半導体発光素子30と、半導体発光素子30で発光した光によって励起されて蛍光光を発する蛍光体層530と、を備えている。
(Seventh embodiment)
Next, a seventh embodiment will be described. The semiconductor light emitting device according to this embodiment is a semiconductor light emitting device in which the semiconductor light emitting devices of the above embodiments and examples are combined with a phosphor.
FIG. 27 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to the seventh embodiment of the invention.
As shown in FIG. 27, the semiconductor light emitting device 70 according to the seventh embodiment of the present invention is excited by, for example, the semiconductor light emitting device 30 of the third embodiment and the light emitted from the semiconductor light emitting device 30. A phosphor layer 530 that emits fluorescent light.

すなわち、図27に表したように、例えば、セラミックス等からなる容器510の内面に、反射膜520が設けられている。反射膜520は、例えば、容器510の底面部の反射膜521、及び、容器510の側面部の反射膜522に、分離して設けられている。反射膜520には、例えばアルミニウム等を用いることができる。
そして、容器510の底面部の反射膜521の上に、半導体発光素子30がサブマウント524を介して設置されている。半導体発光素子30には、ボールボンダーによって金バンプ528が形成され、半導体発光素子30は、サブマウント524に固定されている。なお、金バンプ528を用いずに、サブマウント524に半導体発光素子30を固定しても良い。
これら半導体発光素子30、サブマウント524、反射膜520の固定には、例えば、接着剤による接着やはんだ等を用いることができる。
That is, as shown in FIG. 27, for example, the reflective film 520 is provided on the inner surface of the container 510 made of ceramics or the like. The reflective film 520 is separately provided on, for example, the reflective film 521 on the bottom surface of the container 510 and the reflective film 522 on the side surface of the container 510. For the reflective film 520, for example, aluminum or the like can be used.
Then, the semiconductor light emitting element 30 is installed via the submount 524 on the reflective film 521 on the bottom surface of the container 510. Gold bumps 528 are formed on the semiconductor light emitting element 30 by a ball bonder, and the semiconductor light emitting element 30 is fixed to the submount 524. Note that the semiconductor light emitting element 30 may be fixed to the submount 524 without using the gold bump 528.
For fixing the semiconductor light emitting element 30, the submount 524, and the reflective film 520, for example, adhesion using an adhesive or soldering can be used.

サブマウント524の半導体発光素子30側の表面には、半導体発光素子30の第2の電極(p側電極)150と第1の電極(n側電極)160に対して、絶縁されるようにパターニングされた電極が形成されており、それぞれ容器510側に設けられた図示しない電極に対してボンディングワイヤー526により接続されている。この接続は、側面部の反射膜522と底面部の反射膜521との間の部分において、行われている。   The surface of the submount 524 on the semiconductor light emitting element 30 side is patterned so as to be insulated from the second electrode (p side electrode) 150 and the first electrode (n side electrode) 160 of the semiconductor light emitting element 30. These electrodes are formed, and are connected to electrodes (not shown) provided on the container 510 side by bonding wires 526. This connection is made in a portion between the reflection film 522 on the side surface portion and the reflection film 521 on the bottom surface portion.

そして、半導体発光素子30やボンディングワイヤー526を覆うように、蛍光体層530が設けられている。図27に例示した半導体発光素子70においては、この蛍光体層530として、赤色蛍光体を含む第1の蛍光体層531、及び、第1の蛍光体層531の上に設けられ、青色、緑色または黄色の蛍光体を含む第2の蛍光体層532が設けられている。これらの蛍光体層530の上には、例えば、シリコン樹脂からなる蓋部512が設けられている。   A phosphor layer 530 is provided so as to cover the semiconductor light emitting element 30 and the bonding wire 526. In the semiconductor light emitting device 70 illustrated in FIG. 27, the phosphor layer 530 is provided on the first phosphor layer 531 including the red phosphor and the first phosphor layer 531, and blue, green Alternatively, a second phosphor layer 532 including a yellow phosphor is provided. On these phosphor layers 530, for example, a lid 512 made of silicon resin is provided.

第1の蛍光体層531は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。赤色蛍光体としては、例えばY23、YVO4、Y2(P,V)O4等を母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。すなわち、Y23:Eu3+、YVO4:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度はモル濃度で1%〜10%とすることができる。赤色蛍光体の母材としては、Y23、YVO4の他に、LaOSやY2(P, V)O4等を用いることができる。また、Eu3+の他にMn4+等を利用することもできる。特に、YVO4母体に、3価のEuと共に少量のBiを添加することにより、380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。 The first phosphor layer 531 includes a resin and a red phosphor dispersed in the resin. As the red phosphor, for example, Y 2 O 3 , YVO 4 , Y 2 (P, V) O 4 can be used as a base material, and trivalent Eu (Eu 3+ ) is used as an activator. Include. That is, Y 2 O 3 : Eu 3+ , YVO 4 : Eu 3+, etc. can be used as the red phosphor. The concentration of Eu 3+ can be 1% to 10% in terms of molar concentration. As a base material of the red phosphor, LaOS, Y 2 (P, V) O 4 or the like can be used in addition to Y 2 O 3 and YVO 4 . In addition to Eu 3+ , Mn 4+ or the like can be used. In particular, by adding a small amount of Bi together with trivalent Eu to the YVO 4 matrix, absorption at 380 nm increases, so that the luminous efficiency can be further increased. Further, as the resin, for example, silicon resin or the like can be used.

また、第2の蛍光体層532は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。
青色蛍光体としては、例えば(Sr,Ca)10(PO46Cl2:Eu2+やBaMg2Al1627:Eu2+等を用いることができる。
緑色蛍光体としては、例えば3価のTbを発光中心とするY2SiO5:Ce3+,Tb3+を用いることができる。この場合、CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、Sr4Al1425:Eu2+等を用いることができる。
黄色蛍光体としては、例えばY3Al5:Ce3+等を用いることができる。
また、樹脂として、例えば、シリコン樹脂等を用いることができる。
特に、3価のTbは、視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
The second phosphor layer 532 includes a resin and at least one of blue, green, and yellow phosphors dispersed in the resin. For example, a phosphor combining a blue phosphor and a green phosphor may be used, or a phosphor combining a blue phosphor and a yellow phosphor may be used, and a blue phosphor, a green phosphor and a yellow phosphor may be used. You may use the fluorescent substance which combined the fluorescent substance.
As the blue phosphor, for example, (Sr, Ca) 10 (PO 4 ) 6 Cl 2 : Eu 2+ , BaMg 2 Al 16 O 27 : Eu 2+, or the like can be used.
As the green phosphor, for example, Y 2 SiO 5 : Ce 3+ , Tb 3+ having trivalent Tb as the emission center can be used. In this case, energy is transferred from Ce ions to Tb ions, so that the excitation efficiency is improved. For example, Sr 4 Al 14 O 25 : Eu 2+ can be used as the green phosphor.
For example, Y 3 Al 5 : Ce 3+ can be used as the yellow phosphor.
Further, as the resin, for example, a silicon resin or the like can be used.
In particular, trivalent Tb exhibits sharp light emission near 550 nm where the visibility is maximized. Therefore, when combined with sharp red light emission of trivalent Eu, the light emission efficiency is significantly improved.

本実施形態に係る半導体発光素子70によれば、半導体発光素子30から発生した380nmの紫外光は、半導体発光素子30の基板側に放出され、反射膜521、522における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。
例えば、第1の蛍光体層531に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。
また、第2の蛍光体層532に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。
これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
なお、上記において、第3の実施形態に係る半導体発光素子30を用いる例を示したが、本発明はこれに限らず、上記の実施形態及び実施例に係る半導体発光素子10、11、40、50、60、61を用いることができる。
According to the semiconductor light emitting device 70 according to the present embodiment, the 380 nm ultraviolet light generated from the semiconductor light emitting device 30 is emitted to the substrate side of the semiconductor light emitting device 30 and also uses the reflection in the reflection films 521 and 522. The phosphors contained in each phosphor layer can be excited efficiently.
For example, the phosphor having the emission center of trivalent Eu contained in the first phosphor layer 531 is converted into light having a narrow wavelength distribution around 620 nm, and red visible light can be efficiently obtained. is there.
In addition, the blue, green, and yellow phosphors included in the second phosphor layer 532 are efficiently excited, and blue, green, and yellow visible light can be efficiently obtained.
As these mixed colors, white light and various other colors can be obtained with high efficiency and good color rendering.
In addition, although the example using the semiconductor light emitting element 30 according to the third embodiment has been described above, the present invention is not limited thereto, and the semiconductor light emitting elements 10, 11, 40, according to the above embodiment and examples are described. 50, 60, 61 can be used.

次に、本実施形態に係る半導体発光素子の製造方法について説明する。
半導体発光素子30を作製する工程は、既に説明した通りである。
そして、まず、容器510の内面に反射膜となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして、容器510の底面部と側面部にそれぞれ反射膜521、522を形成する。
そして、半導体発光素子30に、ボールボンダーによって金バンプ528を形成する。 そして、半導体発光素子30の第2の電極(p側電極)150用と、第1の電極(n側電極)160用にパターニングされた電極を持つサブマウント524の上に、半導体発光素子30を固定し、このサブマウント524を容器510の底面部の反射膜521の上に設置して固定する。これらの固定には接着剤による接着やはんだ等を用いることが可能である。また、ボールボンダーによる金バンプ528を用いずに半導体発光素子30をサブマウント524上に直接固定することもできる。
Next, a method for manufacturing the semiconductor light emitting device according to this embodiment will be described.
The process of manufacturing the semiconductor light emitting element 30 is as already described.
First, a metal film to be a reflective film is formed on the inner surface of the container 510 by, for example, sputtering, and the metal film is patterned to form the reflective films 521 and 522 on the bottom surface portion and the side surface portion of the container 510, respectively. .
Then, gold bumps 528 are formed on the semiconductor light emitting element 30 by a ball bonder. Then, the semiconductor light emitting element 30 is mounted on the submount 524 having electrodes patterned for the second electrode (p-side electrode) 150 and the first electrode (n-side electrode) 160 of the semiconductor light emitting element 30. The submount 524 is installed on the reflection film 521 on the bottom surface of the container 510 and fixed. It is possible to use adhesion with an adhesive, solder, or the like for these fixations. Further, the semiconductor light emitting element 30 can be directly fixed on the submount 524 without using the gold bump 528 by the ball bonder.

次に、サブマウント524上の図示しない第1の電極160及び第2の電極150を、それぞれ容器510側に設けられた図示しない電極に、ボンディングワイヤー526により接続する。さらに、半導体発光素子30やボンディングワイヤー526を覆うように、第1の蛍光体層531を形成し、この第1の蛍光体層531の上に、第2の蛍光体層532を形成する。蛍光体層のそれぞれの形成方法は、例えば、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる方法を用いることができる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第1の蛍光体層531及び第2の蛍光体層532の各層の下部に、各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層の上に蓋部512を設け、本実施形態に係る半導体発光素子70すなわち、白色LEDが作製される。 このように、製作された本実施形態の半導体発光素子70によって、光取り出し効率の高い、各種の色を高効率で生成する半導体発光素子を提供することができる。   Next, the first electrode 160 and the second electrode 150 (not shown) on the submount 524 are connected to the electrodes (not shown) provided on the container 510 side by bonding wires 526, respectively. Further, a first phosphor layer 531 is formed so as to cover the semiconductor light emitting element 30 and the bonding wire 526, and a second phosphor layer 532 is formed on the first phosphor layer 531. As a method for forming each phosphor layer, for example, a method in which each phosphor is dispersed in a resin raw material mixed solution is dropped, and heat treatment is performed to thermally polymerize the resin to be used. In addition, the resin raw material mixed solution containing each phosphor is dropped and left standing for a while and then cured, whereby the fine particles of each phosphor settle, and the first phosphor layer 531 and the second phosphor layer 532 The fine particles of each phosphor can be unevenly distributed in the lower part of each layer, and the luminous efficiency of each phosphor can be appropriately controlled. Thereafter, a lid 512 is provided on the phosphor layer, and the semiconductor light emitting device 70 according to this embodiment, that is, a white LED is manufactured. Thus, the manufactured semiconductor light emitting device 70 of the present embodiment can provide a semiconductor light emitting device that generates various colors with high light extraction efficiency and high efficiency.

なお、上記の各実施形態においては、第1の半導体層120がn型の半導体層であり、第2の半導体層140がp型の半導体層である例を示したが、発明はこれには限定されず、双方の半導体層の導電型を逆転しても良い。   In each of the above embodiments, the example in which the first semiconductor layer 120 is an n-type semiconductor layer and the second semiconductor layer 140 is a p-type semiconductor layer has been described. Without limitation, the conductivity types of both semiconductor layers may be reversed.

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子及びその製造方法を構成する各要素の具体的な構成、例えば、半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係や結晶成長プロセスに関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples. For example, regarding the specific configuration of each element constituting the semiconductor light emitting device and the manufacturing method thereof, for example, the shape, size, material, arrangement relationship and crystal growth process of each element such as a semiconductor multilayer film, metal film, dielectric film, etc. As long as a person skilled in the art can carry out the present invention by appropriately selecting from the well-known ranges and obtain the same effect, it is included in the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.

その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。   In addition, all semiconductor light-emitting devices and methods for manufacturing the same that can be implemented by those skilled in the art based on the semiconductor light-emitting devices and methods for manufacturing the same described above as embodiments of the present invention are also included in the gist of the present invention. As long as it is included, it belongs to the scope of the present invention.

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。   In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .

なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させたすべての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those that further include a group V element other than N (nitrogen), and those that further include any of various dopants added to control the conductivity type, etc. Shall be included.

10、11、30、40、50、60、61、70、91 半導体発光素子
110 基板
120 第1の半導体層
122 第1AlNバッファー層
123 第2AlNバッファー層
124 ノンドープGaNバッファー層
125 Siドープn型GaNコンタクト層(n型コンタクト層)
126 Siドープn型AlGaNクラッド層
130 発光層
142 ノンドープAlGaNスペーサ層
143 Mgドープp型AlGaNクラッド層
144 Mgドープp型GaNコンタクト層
145 高濃度Mgドープp型GaNコンタクト層
146 p型GaNコンタクト層
148 半導体層
150 第2の電極(p側電極)
155 第3の電極
158 パッド部
160 第1の電極
210 空隙
210A、210B 空隙の一部
220 結晶粒
230 粒界
291 像
300 領域
310 SiO
320 レジスト
330 水(水分)
340 イオン化物質
410 透明電極
510 容器
512 蓋部
520、521、522 反射膜
524 サブマウント
526 ボンディングワイヤー
528 金バンプ
530、531、532 蛍光体層
10, 11, 30, 40, 50, 60, 61, 70, 91 Semiconductor light emitting device 110 Substrate 120 First semiconductor layer 122 First AlN buffer layer 123 Second AlN buffer layer 124 Non-doped GaN buffer layer 125 Si-doped n-type GaN contact Layer (n-type contact layer)
126 Si-doped n-type AlGaN cladding layer 130 Light-emitting layer 142 Non-doped AlGaN spacer layer 143 Mg-doped p-type AlGaN cladding layer 144 Mg-doped p-type GaN contact layer 145 High-concentration Mg-doped p-type GaN contact layer 146 p-type GaN contact layer 148 Semiconductor Layer 150 Second electrode (p-side electrode)
155 The third electrode 158 pad portion 160 first electrode 210 voids 210A, part of 210B void 220 grain 230 grain boundaries 291 image 300 region 310 SiO 2 film 320 resist 330 water (moisture)
340 Ionized material 410 Transparent electrode 510 Container 512 Lid 520, 521, 522 Reflective film 524 Submount 526 Bonding wire 528 Gold bump 530, 531, 532 Phosphor layer

Claims (12)

第1の半導体層と、第2の半導体層と、前記第1の半導体層と前記第2の半導体層との間に設けられた発光層と、前記第1の半導体層に接続された第1の電極と、前記第2の半導体層の上に設けられ前記第2の半導体層に対向する側が銀及び銀合金の少なくともいずれかからなる第2の電極と、を有する半導体発光素子の製造方法であって、
前記第2の半導体層の上に、前記第2の電極となる導電膜を形成し、
前記導電膜のマイグレーションによる自己組織化を生じさせ前記導電膜の前記第2の半導体層に対向する面に、前記発光層の発光波長以下の幅の空隙を形成することを特徴とする半導体発光素子の製造方法。
A first semiconductor layer; a second semiconductor layer; a light-emitting layer provided between the first semiconductor layer and the second semiconductor layer; and a first connected to the first semiconductor layer. And a second electrode provided on the second semiconductor layer and facing the second semiconductor layer, the second electrode comprising at least one of silver and a silver alloy. There,
Forming a conductive film to be the second electrode on the second semiconductor layer;
A semiconductor light emitting device characterized in that a self-organization due to migration of the conductive film is caused and a gap having a width equal to or smaller than a light emission wavelength of the light emitting layer is formed on a surface of the conductive film facing the second semiconductor layer. Manufacturing method.
前記導電膜を形成する前に、水分を除去することを特徴とする請求項1記載の半導体発光素子の製造方法。   2. The method of manufacturing a semiconductor light emitting element according to claim 1, wherein moisture is removed before forming the conductive film. 前記空隙の形成は、前記空隙を、前記第2の電極の前記第2の半導体層との界面、及び、前記第2の電極の層中に形成することを含むことを特徴とする請求項1記載の半導体発光素子の製造方法。   The formation of the void includes forming the void in an interface between the second electrode and the second semiconductor layer and in the layer of the second electrode. The manufacturing method of the semiconductor light-emitting device of description. 前記空隙の形成は、前記空隙を、前記第2の電極の前記第2の半導体層との界面、及び、第2の電極の厚み方向を貫通して形成することを特徴とする請求項1記載の半導体発光素子の製造方法。   2. The void is formed by penetrating through the interface between the second electrode and the second semiconductor layer and in the thickness direction of the second electrode. Manufacturing method of the semiconductor light-emitting device. 前記空隙の形成は、前記空隙を、前記第2の電極の前記第2の半導体層との界面、及び、前記第2の電極の前記第2の半導体層とは反対側の界面に形成することを含むことを特徴とする請求項1記載の半導体発光素子の製造方法。   The gap is formed by forming the gap at the interface of the second electrode with the second semiconductor layer and the interface of the second electrode opposite to the second semiconductor layer. The method of manufacturing a semiconductor light emitting device according to claim 1, comprising: 前記第2の電極は、銀単層膜であることを特徴とする請求項1〜5のいずれか1つに記載の半導体発光素子の製造方法。   The method of manufacturing a semiconductor light emitting element according to claim 1, wherein the second electrode is a silver single layer film. 前記第2の半導体層の上に、前記発光層からの光を透過する透明導電膜をさらに形成し、
前記導電膜の形成は、前記透明電極膜の上に前記導電膜を形成することを含むことを特徴とする請求項1〜6のいずれか1つに記載の半導体発光素子の製造方法。
A transparent conductive film that transmits light from the light emitting layer is further formed on the second semiconductor layer,
The method of manufacturing a semiconductor light emitting element according to claim 1, wherein forming the conductive film includes forming the conductive film on the transparent electrode film.
前記透明導電膜は、前記発光層の発光波長よりも大きなバンドギャップを持つ材料からなることを特徴とする請求項7記載の半導体発光素子の製造方法。   The method of manufacturing a semiconductor light emitting element according to claim 7, wherein the transparent conductive film is made of a material having a band gap larger than an emission wavelength of the light emitting layer. 前記透明導電膜の膜厚は、前記発光層の発光波長における吸収係数の逆数よりも薄いことを特徴とする請求項7または8記載の半導体発光素子の製造方法。   9. The method for manufacturing a semiconductor light emitting element according to claim 7, wherein the film thickness of the transparent conductive film is thinner than the reciprocal of the absorption coefficient at the emission wavelength of the light emitting layer. 前記透明導電膜は、ニッケル、酸化インジウムスズ及び酸化亜鉛の少なくともいずれかを含むことを特徴とする請求項6〜8のいずれか1つに記載の半導体発光素子の製造方法。   The method for manufacturing a semiconductor light-emitting element according to claim 6, wherein the transparent conductive film includes at least one of nickel, indium tin oxide, and zinc oxide. 前記第2の半導体層の上に第3の電極をさらに形成し、
前記第3の電極は前記第2の電極と接触し、前記第2の半導体層に対して前記第2の電極のオーミック性よりも高いオーミック性を有することを特徴とする請求項1〜6のいずれか1つに記載の半導体発光素子の製造方法。
Forming a third electrode on the second semiconductor layer;
The third electrode according to claim 1, wherein the third electrode is in contact with the second electrode and has an ohmic property higher than that of the second electrode with respect to the second semiconductor layer. The manufacturing method of the semiconductor light-emitting device as described in any one.
サファイア基板上に、前記第1の半導体層と前記第2の半導体層と前記発光層とをさらに形成することを特徴とする請求項1〜11のいずれか1つに記載の半導体発光素子の製造方法。   The semiconductor light-emitting device according to claim 1, further comprising: forming the first semiconductor layer, the second semiconductor layer, and the light-emitting layer on a sapphire substrate. Method.
JP2012152257A 2012-07-06 2012-07-06 Manufacturing method of semiconductor light emitting device Active JP5368609B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012152257A JP5368609B2 (en) 2012-07-06 2012-07-06 Manufacturing method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012152257A JP5368609B2 (en) 2012-07-06 2012-07-06 Manufacturing method of semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008062611A Division JP5047013B2 (en) 2008-03-12 2008-03-12 Semiconductor light emitting device and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013167450A Division JP5602916B2 (en) 2013-08-12 2013-08-12 Semiconductor light emitting device

Publications (3)

Publication Number Publication Date
JP2012212932A true JP2012212932A (en) 2012-11-01
JP2012212932A5 JP2012212932A5 (en) 2013-02-14
JP5368609B2 JP5368609B2 (en) 2013-12-18

Family

ID=47266585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012152257A Active JP5368609B2 (en) 2012-07-06 2012-07-06 Manufacturing method of semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP5368609B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332383A (en) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd Semiconductor light emitting device and its manufacturing method
JP2007005591A (en) * 2005-06-24 2007-01-11 Toshiba Corp Semiconductor light emitting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332383A (en) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd Semiconductor light emitting device and its manufacturing method
JP2007005591A (en) * 2005-06-24 2007-01-11 Toshiba Corp Semiconductor light emitting device

Also Published As

Publication number Publication date
JP5368609B2 (en) 2013-12-18

Similar Documents

Publication Publication Date Title
JP5047013B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5325506B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5305790B2 (en) Semiconductor light emitting device
JP4940363B1 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5139519B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5191837B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5139005B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5334601B2 (en) Semiconductor light emitting diode element and semiconductor light emitting device
JP2009049267A (en) Semiconductor light-emitting device and method of manufacturing the same
JP5095785B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5514283B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5608762B2 (en) Semiconductor light emitting device
JP5581427B2 (en) Semiconductor light emitting diode element and semiconductor light emitting device
JP5319820B2 (en) Semiconductor light emitting diode element and semiconductor light emitting device
JP5851001B2 (en) Semiconductor light emitting device
JP5602916B2 (en) Semiconductor light emitting device
JP5368609B2 (en) Manufacturing method of semiconductor light emitting device
JP5886899B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5563031B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP2012235152A (en) Semiconductor light-emitting element and semiconductor light-emitting device
JP2012129574A (en) Semiconductor light-emitting element manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130912

R151 Written notification of patent or utility model registration

Ref document number: 5368609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250