JP2012204661A - Thin film transistor device and manufacturing method of the same - Google Patents

Thin film transistor device and manufacturing method of the same Download PDF

Info

Publication number
JP2012204661A
JP2012204661A JP2011068602A JP2011068602A JP2012204661A JP 2012204661 A JP2012204661 A JP 2012204661A JP 2011068602 A JP2011068602 A JP 2011068602A JP 2011068602 A JP2011068602 A JP 2011068602A JP 2012204661 A JP2012204661 A JP 2012204661A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
insulating film
film
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011068602A
Other languages
Japanese (ja)
Other versions
JP5779933B2 (en
Inventor
Osamu Kino
修 喜納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2011068602A priority Critical patent/JP5779933B2/en
Publication of JP2012204661A publication Critical patent/JP2012204661A/en
Application granted granted Critical
Publication of JP5779933B2 publication Critical patent/JP5779933B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a thin film transistor device and a manufacturing method of the same, which achieve sufficient capacitor capacitance and inhibit a leakage current and parasitic capacity.SOLUTION: A thin film transistor device comprises a thin film transistor. All or a part of a gate electrode 111, a source electrode 131, a drain electrode 132, bus wiring, a pixel electrode 133, a gate insulation film 121, an interlayer insulation film 122 and a semiconductor layer 141 of the thin film transistor is formed by a coating method or a printing method. The gate insulation film 121 and/or the interlayer insulation film 122 are formed by a continuous film, and the continuous film includes a thin film part and a thick film part.

Description

本発明は、微細なパターンを印刷する必要がある分野、具体的には液晶表示装置、有機EL表示装置、電気泳動表示装置、電子分流体表示装置、マイクロカプセル式表示装置、エレクトロウェッティング式表示装置、エレクトロクロミック式表示装置等の製造において背面版のレジストパターンや絶縁膜パターンを成膜する場合の技術に関する。   The present invention relates to a field in which a fine pattern needs to be printed, specifically, a liquid crystal display device, an organic EL display device, an electrophoretic display device, an electronic fluid separation display device, a microcapsule display device, and an electrowetting display. The present invention relates to a technique in the case of forming a resist pattern or an insulating film pattern of a back plate in the manufacture of a device, an electrochromic display device or the like.

従来、回路基板、表示装置等の電子部品の形成にはフォトリソグラフィーと真空プロセスが用いられてきた。近年、電子技術の進歩に伴って、素子類のサイズは益々小さくなっており、それにつれて素子を形成するパターンも微細化することが要求されている一方で、マザー基板のサイズは大型化している。そこで、従来のフォトレジストを用いた製造方法に比べ、生産性、コスト、高精度、大面積化等の面や更なる微細化のため、フォトリソグラフィー法に代えて各種印刷方法を用いた微細パターンの製造方法が提案されている。   Conventionally, photolithography and vacuum processes have been used to form electronic components such as circuit boards and display devices. In recent years, with the advancement of electronic technology, the size of elements has become smaller and the pattern forming the elements has been required to be miniaturized, while the size of the mother substrate has increased. . Therefore, compared with the manufacturing method using a conventional photoresist, a fine pattern using various printing methods instead of the photolithography method for productivity, cost, high accuracy, large area, and further miniaturization. The manufacturing method of this is proposed.

印刷法には凸版印刷や凹版印刷、平版印刷、スクリーン印刷、インクジェット印刷などの印刷方法がある。これらの方法は解像限界が30μm程度と半導体装置や表示装置を形成するには低解像である。これらの印刷法はアライメント精度についても数10μm程度であり、仮に解像度の高いパターンを形成できたとしてもアライメント精度が悪いとパターン積層体としての精密さに欠ける。   Printing methods include printing methods such as letterpress printing, intaglio printing, planographic printing, screen printing, and ink jet printing. These methods have a resolution limit of about 30 μm, which is a low resolution for forming a semiconductor device or a display device. In these printing methods, the alignment accuracy is about several tens of μm. Even if a pattern with high resolution can be formed, if the alignment accuracy is poor, the accuracy as a pattern laminate is lacking.

印刷法のなかでも、微細な画線パターンを形成可能な印刷法として、マイクロコンタクト印刷法が挙げられる(非特許文献1、2)。これらの印刷法はポリジメチルシロキサン(PDMS)などの比較的柔らかく、表面エネルギーの低い版を用いて、インクの泣き別れ(凝集破壊)無しに乾燥(半乾燥)したインクを版から基板へと全転写をさせることで高詳細なパターンを得ることができる。   Among the printing methods, a microcontact printing method can be cited as a printing method capable of forming a fine line pattern (Non-Patent Documents 1 and 2). These printing methods use a relatively soft plate with a low surface energy, such as polydimethylsiloxane (PDMS), to transfer the dried (semi-dried) ink from the plate to the substrate without tearing the ink (cohesive failure). By doing this, a highly detailed pattern can be obtained.

一般的な印刷法とマイクロコンタクト印刷法の違いを図5で説明する。凸版印刷や凹版印刷、インクジェット印刷、スクリーン印刷、オフセット印刷などの一般的な印刷法においては、液体状のインク400を被印刷基板500上に接触させたのち(図5a)、乾燥やアニール工程でインクパターンが流動し、流動したインクパターンが得られる(図5b)。この場合、インクの高流動性が低い解像度や不鮮明な画線を引き起こす。   The difference between the general printing method and the micro contact printing method will be described with reference to FIG. In general printing methods such as letterpress printing, intaglio printing, ink jet printing, screen printing, and offset printing, the liquid ink 400 is brought into contact with the substrate to be printed 500 (FIG. 5a) and then dried or annealed. The ink pattern flows and a flowing ink pattern is obtained (FIG. 5b). In this case, the high fluidity of the ink causes low resolution and unclear image lines.

一方、マイクロコンタクト印刷法においては、大方乾燥したインク410を版から被印刷基板500へ転写するため(図5c)、乾燥やアニール工程を経てもほとんど元の形状を保ち、形状を保ったインクパターンが得られる(図5d)。被印刷基板500上でのインク410の低流動性のために、マイクロコンタクト印刷法は高詳細で明瞭な形状のパターンを提供することができる。   On the other hand, in the microcontact printing method, the ink 410 that is mostly dried is transferred from the printing plate to the substrate 500 to be printed (FIG. 5c). Is obtained (FIG. 5d). Due to the low fluidity of the ink 410 on the substrate 500, the microcontact printing method can provide a highly detailed and well-defined pattern.

印刷法で作製する薄膜トランジスタのゲート絶縁膜と層間絶縁膜に関する問題を以下に指摘する。   Problems related to the gate insulating film and interlayer insulating film of a thin film transistor manufactured by a printing method are pointed out below.

印刷法で作製する薄膜トランジスタのゲート絶縁膜は薄膜トランジスタとしては比較的厚膜であることが報告されている(非特許文献3、4)。ゲート絶縁膜が厚膜の場合、画素キャパシタ容量が不足する問題が指摘されている。   It has been reported that a gate insulating film of a thin film transistor manufactured by a printing method is relatively thick as a thin film transistor (Non-Patent Documents 3 and 4). When the gate insulating film is thick, there is a problem that the pixel capacitor capacity is insufficient.

ゲート絶縁膜の厚みを薄くすることにより、画素キャパシタ容量の増加やオンオフ特性の向上、動作電圧の低減を図ることができるが、ゲート絶縁膜の厚みが薄すぎると、リーク電流が増加し、絶縁膜の耐電圧量も小さくなる。また、突き抜け電圧が大きくなり、ゲート電極とソース・ドレイン電極間の寄生容量が大きくなるので動作速度が低下する問題がある。   By reducing the thickness of the gate insulating film, the pixel capacitor capacity can be increased, the on / off characteristics can be improved, and the operating voltage can be reduced. However, if the gate insulating film is too thin, the leakage current increases and the insulation is reduced. The withstand voltage of the film is also reduced. Further, there is a problem that the operating speed is lowered because the penetration voltage is increased and the parasitic capacitance between the gate electrode and the source / drain electrodes is increased.

薄膜トランジスタに層間絶縁膜を設ける場合、層間絶縁膜の膜厚が厚すぎると前面版の動作に支障をきたし、薄すぎる場合はバス配線から前面版へのリーク電流が問題になる。   When an interlayer insulating film is provided on a thin film transistor, if the interlayer insulating film is too thick, the operation of the front plate is hindered. If it is too thin, leakage current from the bus wiring to the front plate becomes a problem.

印刷法で作製する薄膜トランジスタの電気的動作の問題を解決するために、ゲート絶縁膜や層間絶縁膜の膜厚を一部が薄膜化もしくは厚膜化するような凹凸形状をつけた絶縁膜構造を具備する素子構成により電気的動作を適正化する方法が考えられる。そのような素子構成の薄膜トランジスタ装置を製造する方法を下記に説明する。   In order to solve the problem of electrical operation of thin film transistors manufactured by printing, an insulating film structure with an uneven shape that partially or thinned the thickness of the gate insulating film and interlayer insulating film. A method of optimizing the electrical operation depending on the element configuration provided is conceivable. A method for manufacturing the thin film transistor device having such an element structure will be described below.

1995年Princeton大学のChouらによって提案された、鋳型に相当するスタンパをレジストなどに押し付けてパターン形成するナノインプリントは安価でありながら、高解像度を有する加工技術として注目されている(非特許文献5、6)。ナノインプリントを用いて凹凸形状をつけた絶縁膜構造を設けることが考えられるが、ナノインプリントはディスプレイなど、上層と下層との位置あわせの必要性がある大面積デバイスのアライメントには下記の問題がある。   Nanoimprint, which was proposed by Chou et al. In Princeton University in 1995 and forms a pattern by pressing a stamper corresponding to a mold against a resist or the like, is inexpensive and has attracted attention as a processing technique having high resolution (Non-Patent Document 5, 6). Although it is conceivable to provide an insulating film structure having a concavo-convex shape using nanoimprint, nanoimprint has the following problems in alignment of a large area device such as a display that requires alignment of an upper layer and a lower layer.

ナノインプリントの位置合わせの方法としては、幾つかの方法が知られているが、その1つとして、「Molecular Imprints, Inc.」のナノインプリント装置に採用されている位置合わせ方法について説明する。この方法は、まず、被転写版の被転写面と、型の凹凸形状が形成された転写面とを対向して配置すると共に、その間の間隙に低粘性の液体を満たしている。そして、被転写面および型の上方から、被転写面に対して垂直な光軸を持つアライメント光学系によって2つのアライメントマーク(被転写面および転写面に設けられているマーク)を読みとり、その観測結果を用いて型と被転写版との位置合わせを行う方法である。   Several methods are known as nanoimprint alignment methods. As one of them, an alignment method employed in a nanoimprint apparatus of “Molecular Imprints, Inc.” will be described. In this method, first, the transfer surface of the transfer plate and the transfer surface on which the uneven shape of the mold is formed are arranged to face each other, and the gap between them is filled with a low-viscosity liquid. Then, two alignment marks (marks provided on the transfer surface and the transfer surface) are read from above the transfer surface and the mold by an alignment optical system having an optical axis perpendicular to the transfer surface and observed. This is a method of aligning the mold and the transferred plate using the result.

また、「SUSS MicroTec Inc.」のナノインプリント装置に採用されている位置合わせ方法について説明する。この方法は、まず、被転写版と型とを所定間隙を持って対向配置すると共に、両者の間に2つのCCDカメラを挿入する。そして、一方のCCDカメラにより被転写版に形成されているアライメントマークを検出すると共に、他方のCCDカメラにより、型に形成されているアライメントマークを検出する。最後に、この状態で型と被転写版との位置合わせを行い、面内方向の相対位置関係を変えないように両者を近づけてパターンを転写する方法である。   In addition, an alignment method employed in the nanoimprint apparatus of “SUSS MicroTec Inc.” will be described. In this method, first, a transfer plate and a mold are arranged to face each other with a predetermined gap, and two CCD cameras are inserted between them. Then, the alignment mark formed on the transferred plate is detected by one CCD camera, and the alignment mark formed on the mold is detected by the other CCD camera. Finally, in this state, the mold and the transferred plate are aligned, and the pattern is transferred by bringing them closer together so as not to change the relative positional relationship in the in-plane direction.

しかしながら、上述した従来の位置合わせ方法では、以下の課題が残されていた。即ち、従来の位置合わせ方法では、位置合わせ時にアライメントマークを検出するためのアライメントマーク検出用受光装置を、型の直上もしくは被転写版と型との間に挿入する必要がある。そのため、型の上方から光を照射する際に、アライメント検出用受光装置を露光の妨げにならないように待避する必要がある。その結果、スループットが低下してしまう。また、重ね合わせを厳密に行うためには、型と被転写版との平行度が出ていることが必要である。ところが、従来の位置合わせ方法では、型と被転写版との平行度を考慮していないので、正確な位置合わせを行うことが難しかった。   However, in the conventional alignment method described above, the following problems remain. That is, in the conventional alignment method, it is necessary to insert an alignment mark detection light-receiving device for detecting the alignment mark at the time of alignment directly above the mold or between the transferred plate and the mold. For this reason, when irradiating light from above the mold, it is necessary to retract the alignment detection light receiving device so as not to hinder exposure. As a result, the throughput decreases. In addition, in order to perform superposition precisely, it is necessary that the parallelism between the mold and the transferred plate is obtained. However, since the conventional alignment method does not consider the parallelism between the mold and the transferred plate, it is difficult to perform accurate alignment.

また、ナノインプリント用の材料は熱可塑とUV効果に限られ、選択性が低い。熱可塑材料は耐溶剤性の点で積層化が困難。UV材料はUV光が半導体を劣化させる問題がある。さらに、ナノインプリントによって段差を形成する場合、凸部の端部に角状の突起物が形成されることが往々にしてあり、オープンやショートを引き起こす問題がある。   Nanoimprint materials are limited in thermoplasticity and UV effect and have low selectivity. Thermoplastic materials are difficult to laminate in terms of solvent resistance. UV materials have the problem that UV light degrades semiconductors. Furthermore, when forming a level | step difference by nanoimprint, a square-shaped protrusion is often formed in the edge part of a convex part, and there exists a problem which causes an open and a short circuit.

ナノインプリントによる形成方法のほかに、凹凸形状をつけた絶縁膜構造を作製する方法として、ハーフトーンマスクを用いたフォトリソ法(特許文献1)やフォトリソ法や印刷法を複数回用いて凹凸形状の薄膜部と厚膜部を別途形成する方法などが挙げられるが、高コストである。   In addition to the formation method by nanoimprint, as a method for producing an insulating film structure having a concavo-convex shape, a photolithographic method using a halftone mask (Patent Document 1), a concavo-convex shape thin film using a photolitho method and a printing method a plurality of times Although the method of forming a part and a thick film part separately is mentioned, it is expensive.

特許第4455517号公報Japanese Patent No. 4455517

A. Kumar, H. A. Biebuyck and G. M. Whitesides, Langmuir, 10, 1498(1994)A. Kumar, H. A. Biebuyck and G. M. Whitesides, Langmuir, 10, 1498 (1994) K. Matsuoka, O. Kina, M. Koutake, K. Noda, H. Yonehara, K. Nakanishi and K. Yase, Proceeding of The 16th International Display Workshops (IDW’09), (Miyazaki, Japan) 717-720 AMD6-2 (2009).K. Matsuoka, O. Kina, M. Koutake, K. Noda, H. Yonehara, K. Nakanishi and K. Yase, Proceeding of The 16th International Display Workshops (IDW'09), (Miyazaki, Japan) 717-720 AMD6 -2 (2009). H. Maeda, M. Matsuoka, M. Nagae, H. Honda, T. Suzuki, K. Ogawa, and H. Kobayashi, Society For Information Display 2008 International Symposium Digest Of Technical Papers (SID’08), (Los Angeles, USA) 314-317 (2008).H. Maeda, M. Matsuoka, M. Nagae, H. Honda, T. Suzuki, K. Ogawa, and H. Kobayashi, Society For Information Display 2008 International Symposium Digest Of Technical Papers (SID'08), (Los Angeles, (USA) 314-317 (2008). O. Kina, M. Koutake, K. Matsuoka, and K. Yase, Japanese Journal of Applied Physics, 49 (2010) 01AB07O. Kina, M. Koutake, K. Matsuoka, and K. Yase, Japanese Journal of Applied Physics, 49 (2010) 01AB07 S. Y. Chou, P. R. Krauss, and P. J. Renstrom, Applied Physics Letters, 67, 3114 (1995).S. Y. Chou, P. R. Krauss, and P. J. Renstrom, Applied Physics Letters, 67, 3114 (1995). M. Komuro, J. Taniguchi, S. Inoue, N. Kimura, Y. Tokano, H. Hiroshima, and S. Matsui, Japanese Journal of Applied Physics, 39, 7075 (2000).M. Komuro, J. Taniguchi, S. Inoue, N. Kimura, Y. Tokano, H. Hiroshima, and S. Matsui, Japanese Journal of Applied Physics, 39, 7075 (2000).

上記のような薄膜トランジスタ装置は、ゲート絶縁膜の膜厚が厚い場合、電気的動作を行う際に画素キャパシタ容量の不足や、オンオフ比の低下、駆動電圧の増加の問題がある。ゲート絶縁膜の膜厚が薄い場合はゲート電極とソース・ドレイン電極間のリーク電流や寄生容量、突き抜け電圧の増加が問題になる。また、層間絶縁膜の膜厚が厚すぎると前面版の動作に支障をきたし、薄すぎる場合はバス配線から前面版へのリーク電流が問題になる。   In the thin film transistor device as described above, when the gate insulating film is thick, there are problems of insufficient pixel capacitor capacity, a decrease in on / off ratio, and an increase in driving voltage when performing electrical operation. When the thickness of the gate insulating film is small, there is a problem of increase in leakage current, parasitic capacitance, and punch-through voltage between the gate electrode and the source / drain electrodes. If the interlayer insulating film is too thick, the operation of the front plate is hindered. If it is too thin, the leakage current from the bus wiring to the front plate becomes a problem.

本発明の解決しようとする課題は、十分なキャパシタ容量が得られ、リーク電流や寄生容量を抑制した薄膜トランジスタ装置およびその製造方法を提供するものである。   The problem to be solved by the present invention is to provide a thin film transistor device capable of obtaining a sufficient capacitor capacity and suppressing leakage current and parasitic capacitance, and a manufacturing method thereof.

上記の課題を解決する手段として、請求項1に記載の発明は、薄膜トランジスタを備え、そのゲート電極、ソース電極、ドレイン電極、バス配線、画素電極、ゲート絶縁膜、層間絶縁膜、半導体層の全部もしくは一部が塗布法もしくは印刷法で形成されてなり、ゲート絶縁膜および/もしくは層間絶縁膜が連続膜から構成され、連続膜が薄膜部と厚膜部から構成されてなることを特徴とする薄膜トランジスタ装置である。   As means for solving the above problems, the invention described in claim 1 includes a thin film transistor, and the gate electrode, the source electrode, the drain electrode, the bus wiring, the pixel electrode, the gate insulating film, the interlayer insulating film, and the entire semiconductor layer. Alternatively, a part is formed by a coating method or a printing method, the gate insulating film and / or the interlayer insulating film is composed of a continuous film, and the continuous film is composed of a thin film portion and a thick film portion. A thin film transistor device.

請求項2に記載の発明は、薄膜トランジスタを備え、そのゲート電極、ソース電極、ドレイン電極、バス配線、画素電極、ゲート絶縁膜、層間絶縁膜、半導体層の全部もしくは一部が塗布法もしくは印刷法で形成され、次の工程1から3よりなる転写工程により基板上への機能性膜の形成を行う工程を有する薄膜トランジスタ装置の製造方法において、機能性材料が溶媒へ溶解もしくは分散した薬液を用いて、転写版の上に液膜形成を行う工程1と、転写版上の薬液を乾燥させて乾燥液膜を形成する工程2と、転写版上の乾燥液膜を薄膜トランジスタ基板の所定の位置へ転写し、機能性膜の形成を行う工程3と、この1回の転写工程により転写版の凹凸形状を写した複数の膜厚の機能性膜が形成されることを特徴とする薄膜トランジスタ装置の製造方法である。   The invention according to claim 2 includes a thin film transistor, and a gate electrode, a source electrode, a drain electrode, a bus wiring, a pixel electrode, a gate insulating film, an interlayer insulating film, or a semiconductor layer is entirely or partially applied by a coating method or a printing method. In the method of manufacturing a thin film transistor device having a step of forming a functional film on a substrate by a transfer step comprising the following steps 1 to 3, a chemical solution in which a functional material is dissolved or dispersed in a solvent is used. Step 1 for forming a liquid film on the transfer plate, Step 2 for drying a chemical solution on the transfer plate to form a dry liquid film, and transferring the dry liquid film on the transfer plate to a predetermined position on the thin film transistor substrate. And a step 3 for forming a functional film, and a functional film having a plurality of film thicknesses formed by copying the concavo-convex shape of the transfer plate by the single transfer step. It is a production method.

請求項3に記載の発明は、機能性材料が絶縁材料で構成され、機能性膜がゲート絶縁膜および/もしくは層間絶縁膜として機能することを特徴とする請求項2に記載の薄膜トランジスタ装置の製造方法である。   The invention according to claim 3 is characterized in that the functional material is made of an insulating material, and the functional film functions as a gate insulating film and / or an interlayer insulating film. Is the method.

請求項4に記載の発明は、転写版がシリコーンゴムもしくはフッ素ゴムで構成されることを特徴とする請求項2に記載の薄膜トランジスタ装置の製造方法である。   A fourth aspect of the present invention is the method of manufacturing a thin film transistor device according to the second aspect, wherein the transfer plate is made of silicone rubber or fluorine rubber.

請求項5に記載の発明は、液膜形成の方法がバーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットであることを特徴とする請求項2に記載の薄膜トランジスタ装置の製造方法である。   The invention described in claim 5 is characterized in that the method of forming a liquid film is bar coating, spray coating, die coating, cap coating, roll coating, gravure coating, knife coating, lip coating, and ink jet. It is a manufacturing method of the described thin-film transistor device.

請求項6に記載の発明は、転写版が、キャパシタ電極に相当する部分に凸状の突起形状を有することを特徴とする請求項2または4に記載の薄膜トランジスタ装置の製造方法である。   The invention according to claim 6 is the method of manufacturing a thin film transistor device according to claim 2 or 4, wherein the transfer plate has a protruding shape at a portion corresponding to the capacitor electrode.

請求項7に記載の発明は、転写版が、チャネル部分に相当する部分に凸状の突起形状を有することを特徴とする請求項2または4に記載の薄膜トランジスタ装置の製造方法である。   The invention according to claim 7 is the method for manufacturing a thin film transistor device according to claim 2 or 4, wherein the transfer plate has a protruding shape in a portion corresponding to the channel portion.

請求項8の発明は、転写版が、ドレイン電極に相当する部分に凸状の突起形状を有することを特徴とする請求項2または4に記載の薄膜トランジスタ装置の製造方法である。   The invention according to claim 8 is the method for manufacturing a thin film transistor device according to claim 2 or 4, wherein the transfer plate has a protruding shape at a portion corresponding to the drain electrode.

以上説明したように、本発明によれば、印刷法で作製するゲート絶縁膜および/もしくは層間絶縁膜に薄膜部と厚膜部の凹凸形状を設けることで、ディスプレイの動作に適した素子構成の薄膜トランジスタ装置を得ることができる。 As described above, according to the present invention, by providing the gate insulating film and / or the interlayer insulating film manufactured by the printing method with the concavo-convex shape of the thin film portion and the thick film portion, the element configuration suitable for the operation of the display is obtained. A thin film transistor device can be obtained.

本発明の実施の形態による薄膜トランジスタの断面図。1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention. 本発明の実施の形態によるゲート絶縁膜および/もしくは層間絶縁膜の形成方法を表す模式図。The schematic diagram showing the formation method of the gate insulating film and / or interlayer insulation film by embodiment of this invention. 本発明の実施の形態による薄膜トランジスタの形成方法を表す模式図。FIG. 5 is a schematic diagram illustrating a method for forming a thin film transistor according to an embodiment of the present invention. 本発明の実施の形態による薄膜トランジスタの形成方法を表す模式図。FIG. 5 is a schematic diagram illustrating a method for forming a thin film transistor according to an embodiment of the present invention. 一般的な印刷法とマイクロコンタクト印刷法との違いを示す説明図。Explanatory drawing which shows the difference between a general printing method and a micro contact printing method.

以下、本発明の実施の形態を図面と共に説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は本発明の実施の形態による薄膜トランジスタの断面図である。 FIG. 1 is a cross-sectional view of a thin film transistor according to an embodiment of the present invention.

図1(a、b)は本実施の形態例のボトムゲート、ボトムコンタクト構造を有する薄膜トランジスタである。基板100上に形成されたゲート電極111とゲート電極111上に形成されたゲート絶縁膜121と、ゲート絶縁膜121上にチャネル部を挟んで対向するように形成されたソース電極131とドレイン電極132と、チャネル部分に形成された有機半導体層141と、画素電極133と、ソース電極131と画素電極133間および半導体141と画素電極133間を絶縁するように設けられた層間絶縁膜122とが設けられた構成である。なお、112はキャパシタ電極である。 1A and 1B show a thin film transistor having a bottom gate and bottom contact structure according to this embodiment. A gate electrode 111 formed on the substrate 100, a gate insulating film 121 formed on the gate electrode 111, a source electrode 131 and a drain electrode 132 formed on the gate insulating film 121 so as to face each other with a channel portion interposed therebetween. And an organic semiconductor layer 141 formed in the channel portion, a pixel electrode 133, and an interlayer insulating film 122 provided to insulate between the source electrode 131 and the pixel electrode 133 and between the semiconductor 141 and the pixel electrode 133. It is the structure which was made. Reference numeral 112 denotes a capacitor electrode.

図1(c)は画素電極と層間絶縁膜が省略された構成であり、トランジスタの応用製品によっては画素電極や画素電極と層間絶縁膜が省略された構成などでも良い。また、図1(d)はトップゲート、トップコンタクト構造を有する薄膜トランジスタであり、トランジスタの素子構造はボトムゲート、ボトムコンタクト構造やトップゲート、トップコンタクト構造に限定されない。   FIG. 1C illustrates a configuration in which the pixel electrode and the interlayer insulating film are omitted. Depending on the application product of the transistor, a configuration in which the pixel electrode and the pixel electrode and the interlayer insulating film are omitted may be used. FIG. 1D shows a thin film transistor having a top gate and top contact structure, and the element structure of the transistor is not limited to the bottom gate, bottom contact structure, top gate, and top contact structure.

ゲート絶縁膜121に凹凸形状を設ける場合について説明する。ゲート絶縁膜121の薄膜部をキャパシタ電極112とドレイン電極132間に設置した場合、保持容量を増やしつつ、ゲート電極111とソース電極131間やゲート電極111とドレイン電極132間、図1に図示していないゲートバスラインとソースバスライン間のリーク電流を抑制することができる。キャパシタ電極112とドレイン電極132間の電圧は、ゲート電極111とソース電極131間やゲート電極111とドレイン電極132間、図1に図示していないゲートバスラインとソースバスライン間の電圧より低く、リーク電流の懸念は元々小さいので問題は無い。さらに、ゲート電極111とソース電極131間やゲート電極111とドレイン電極132間の容量を増やさないのでトランジスタの動作速度の低下が起こらない。   The case where the gate insulating film 121 is provided with an uneven shape will be described. When the thin film portion of the gate insulating film 121 is provided between the capacitor electrode 112 and the drain electrode 132, the gate electrode 111 and the source electrode 131 or the gate electrode 111 and the drain electrode 132 are illustrated in FIG. Leakage current between the gate bus line and the source bus line that are not present can be suppressed. The voltage between the capacitor electrode 112 and the drain electrode 132 is lower than the voltage between the gate electrode 111 and the source electrode 131, between the gate electrode 111 and the drain electrode 132, or between the gate bus line and the source bus line not shown in FIG. There is no problem because the concern about leakage current is originally small. Further, since the capacitance between the gate electrode 111 and the source electrode 131 or between the gate electrode 111 and the drain electrode 132 is not increased, the operation speed of the transistor does not decrease.

ゲート絶縁膜121の薄膜部をチャネル部に設置した場合、チャネル部の容量を大きくできるのでトランジスタを低電圧で駆動できる。   In the case where the thin film portion of the gate insulating film 121 is provided in the channel portion, the capacity of the channel portion can be increased, so that the transistor can be driven at a low voltage.

ゲート絶縁膜121の薄膜部をta、厚膜部をtbとしたとき、キャパシタ容量やリークの電気的要件を満たすためにta<tb、100nm<ta<1000nm、500nm<tb<1500nmの関係が成り立つことが求められるが、これらに限定されない。   When the thin film portion of the gate insulating film 121 is ta and the thick film portion is tb, the relations ta <tb, 100 nm <ta <1000 nm, and 500 nm <tb <1500 nm are established in order to satisfy the electrical requirements of the capacitor capacity and leakage. However, it is not limited to these.

層間絶縁膜122に凹凸形状を設ける場合について説明する。層間絶縁膜122の厚膜部分はソース電極131と画素電極133間および半導体層141と画素電極133間を絶縁する部分に設けられ、層間絶縁膜122の薄膜部はドレイン電極132上に設けられている。画素電極133はドレイン電極132に対して浮遊電極として機能する。もしくは画素電極133とドレイン電極132間のリーク電流が発生する程度の膜厚の薄膜部を形成し、リーク電流を介して画素電極133とドレイン電極132を接続しても良い。リーク電流が発生しない場合でも、電圧動作の全面版であれば全面版の動作に問題は無い。また、画素電極133を設けずにドレイン電極132上の層間絶縁膜122の薄膜部が画素領域として機能しても良い。
さらに、層間絶縁膜122は凹凸形状を有しているものの単一膜であり、層間絶縁膜122自体のガスや化学物質バリア性に優れる。層間絶縁膜122上にガスや化学物質バリア層を設けてもよく、単一膜ゆえにバリア層の製膜性に優れることが期待される。
A case where an uneven shape is provided in the interlayer insulating film 122 will be described. The thick portion of the interlayer insulating film 122 is provided in a portion that insulates between the source electrode 131 and the pixel electrode 133 and between the semiconductor layer 141 and the pixel electrode 133, and the thin film portion of the interlayer insulating film 122 is provided on the drain electrode 132. Yes. The pixel electrode 133 functions as a floating electrode with respect to the drain electrode 132. Alternatively, a thin film portion having such a thickness that leak current between the pixel electrode 133 and the drain electrode 132 may be formed, and the pixel electrode 133 and the drain electrode 132 may be connected via the leak current. Even when no leakage current is generated, there is no problem in the operation of the full version if it is a full version of the voltage operation. Further, the thin film portion of the interlayer insulating film 122 on the drain electrode 132 may function as a pixel region without providing the pixel electrode 133.
Further, the interlayer insulating film 122 is a single film having an uneven shape, and is excellent in gas and chemical substance barrier properties of the interlayer insulating film 122 itself. A gas or chemical substance barrier layer may be provided on the interlayer insulating film 122, and it is expected that the barrier layer is excellent in film formability because it is a single film.

本発明のゲート絶縁膜121および/もしくは層間絶縁膜122の形成に用いる転写版について説明する。   A transfer plate used for forming the gate insulating film 121 and / or the interlayer insulating film 122 of the present invention will be described.

図2(a)は本発明に用いる転写版290を示してある。転写版290は小突起291と大突起292から構成されている。小突起291と大突起292は一体に形成されており、裏打ち基板などを具備していても良い。また、大突起292は画素単位でもアレイ単位でも基板全面に形成されていても良い。   FIG. 2 (a) shows a transfer plate 290 used in the present invention. The transfer plate 290 includes small protrusions 291 and large protrusions 292. The small protrusions 291 and the large protrusions 292 are integrally formed, and may include a backing substrate or the like. Further, the large protrusion 292 may be formed on the entire surface of the substrate in pixel units or array units.

転写版290の材料はPDMSを主体とするシリコーンゴムやフッ素ゴムを用いることができる。これらは低表面エネルギーを特徴とする材料であり、インクなどの液体が濡れ広がりにくい。転写版290の表面はUVやオゾン、アッシングなどで表面改質を適切強度で行ってもよいが、過剰に表面改質を行うと、転写性が悪化する。また、転写版290は複数の層で構成されても良いが、インクの良好な転写性のために最表層はシリコーンゴムやフッ素ゴムである必要がある。   As the material of the transfer plate 290, silicone rubber or fluororubber mainly composed of PDMS can be used. These are materials characterized by low surface energy, and liquids such as ink are difficult to spread. The surface of the transfer plate 290 may be surface-modified with UV, ozone, ashing, or the like with an appropriate strength. However, if the surface is excessively modified, transferability deteriorates. The transfer plate 290 may be composed of a plurality of layers, but the outermost layer needs to be silicone rubber or fluorine rubber for good ink transfer.

転写版290はシリコンウェハーや石英ガラス、フォトレジストパターン、エレクトロフォーミングなどで作製したモールドから模する方法や、RIEやレーザー切削、サンドブラスト切削で形成することが出来るがこれらの方法に限定されない。   The transfer plate 290 can be formed by a method imitating a mold made of a silicon wafer, quartz glass, a photoresist pattern, electroforming, or the like, or by RIE, laser cutting, or sandblast cutting, but is not limited to these methods.

本発明のゲート絶縁膜121および/もしくは層間絶縁膜122の形成方法を以下に説明する。図2(b〜d)は、本発明の実施の形態を表す転写版290とゲート絶縁膜121および/もしくは層間絶縁膜122の形成方法を示してある。   A method for forming the gate insulating film 121 and / or the interlayer insulating film 122 according to the present invention will be described below. 2B to 2D show a method of forming the transfer plate 290, the gate insulating film 121 and / or the interlayer insulating film 122 representing the embodiment of the present invention.

[工程1]
機能性材料が溶媒へ溶解もしくは分散した薬液を用いて、凹凸形状を有する転写版290の上に液膜(インク塗布膜213)を形成する(図2b)。液膜形成の方法はバーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットなどを用いることができる。
[Process 1]
Using a chemical solution in which the functional material is dissolved or dispersed in a solvent, a liquid film (ink coating film 213) is formed on the transfer plate 290 having an uneven shape (FIG. 2b). As a method for forming the liquid film, bar coating, spray coating, die coating, cap coating, roll coating, gravure coating, knife coating, lip coating, inkjet, or the like can be used.

[工程2]
転写版290上の薬液を乾燥させて乾燥液膜(乾燥インク膜214)を形成する(図2c)。乾燥方法は自然乾燥や熱・冷・室温風乾燥、赤外光乾燥、減圧乾燥などを用いることができる。薬液の乾燥は薬液が実質的に流動性を持たない状態のことを指し、乾燥状態のインク膜を基板に転写することで、インクの流動性の少ない、転写版290の凹凸形状を再現したパターンが得られる。
[Process 2]
The chemical solution on the transfer plate 290 is dried to form a dry liquid film (dry ink film 214) (FIG. 2c). As the drying method, natural drying, heat / cold / room temperature air drying, infrared light drying, vacuum drying, or the like can be used. The drying of the chemical liquid refers to a state in which the chemical liquid has substantially no fluidity, and a pattern that reproduces the uneven shape of the transfer plate 290 with less ink fluidity by transferring the dried ink film to the substrate. Is obtained.

[工程3]
転写版290上の乾燥液膜を薄膜トランジスタ基板200の所定の位置へ転写し、機能性膜の形成を行う(図2d)。転写する際の印圧方法は平圧、円圧、輪転の何れでも良く、室温転写でも加熱転写などの温調を行っても良い。転写版290上の乾燥状態のインク膜は転写版290の凹凸形状に対応して、転写版290の凹部の乾燥状態のインク膜面が転写版290の凸部の膜面より凹んだ形状をしている場合がある。転写を行う際には適切な印圧を加えることによって適切に転写を行うことができる。下層へのアライメント方法は転写版290を通して基板側を観察する方法や、2対2組のカメラで転写版290と基板を観察する方法や、捨て刷り位置を記録し本番基板を設置する方法などを用いることができる。
[Process 3]
The dried liquid film on the transfer plate 290 is transferred to a predetermined position on the thin film transistor substrate 200 to form a functional film (FIG. 2d). The printing pressure method at the time of transfer may be any of flat pressure, circular pressure, and rotary rotation, and temperature control such as room temperature transfer or heat transfer may be performed. The dried ink film on the transfer plate 290 has a shape in which the dried ink film surface of the concave portion of the transfer plate 290 is recessed from the film surface of the convex portion of the transfer plate 290 corresponding to the uneven shape of the transfer plate 290. There may be. When performing the transfer, the transfer can be appropriately performed by applying an appropriate printing pressure. The lower layer alignment method includes a method of observing the substrate side through the transfer plate 290, a method of observing the transfer plate 290 and the substrate with a pair of two-to-two cameras, a method of recording the discarded printing position and installing a production substrate. Can be used.

また、本発明ではインクを版部材上にウェットプロセスでインキングし、乾燥状態のインクを基板に転写し熱処理することで電極パターンを得る。インクを版部材上にウェットプロセスで薄膜形成する方法は、バーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットなどを用いることができる。   In the present invention, ink is inked on the plate member by a wet process, and the dried ink is transferred to a substrate and heat-treated to obtain an electrode pattern. Bar coating, spray coating, die coating, cap coating, roll coating, gravure coating, knife coating, lip coating, ink jet, and the like can be used as a method for forming a thin film of ink on a plate member by a wet process.

ゲート絶縁膜と層間絶縁膜はポリイミド、ポリアミド、ポリエステル、ポリビニルフェノール、ポリビニルアルコール、ポリ酢酸ビニル、ポリウレタン、ポリスルホン、ポリ弗化ビニリデン、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、ポリスチレン、ポリカーボネート、環状ポリオレフィン、フッ素樹脂、シリコーン樹脂やこれらの樹脂のポリマーアロイや共重合体を用いることができる。また、ゲート絶縁膜と層間絶縁膜は有機無機のフィーラーなどを含むコンポジット材料で構成されても良い。   Gate insulating film and interlayer insulating film are polyimide, polyamide, polyester, polyvinyl phenol, polyvinyl alcohol, polyvinyl acetate, polyurethane, polysulfone, polyvinylidene fluoride, cyanoethyl pullulan, epoxy resin, phenol resin, benzocyclobutene resin, acrylic resin, Polystyrene, polycarbonate, cyclic polyolefin, fluororesin, silicone resin, and polymer alloys and copolymers of these resins can be used. The gate insulating film and the interlayer insulating film may be made of a composite material including an organic / inorganic feeler.

本発明における薄膜トランジスタおよびその作製方法の実施の形態について図1を参照して、以下に説明する。本発明の薄膜トランジスタを構成するゲート絶縁膜121と層間絶縁膜122は印刷法で形成されるが、他の層は印刷法による形成に限定されることは無く、印刷法やフォトリソなど一般的な方法を用いることができる。ゲート絶縁膜121と層間絶縁膜122以外の層の構成材料は有機材料や無機材料、複合材料などを用いることができる。   Embodiments of a thin film transistor and a manufacturing method thereof according to the present invention will be described below with reference to FIGS. Although the gate insulating film 121 and the interlayer insulating film 122 constituting the thin film transistor of the present invention are formed by a printing method, other layers are not limited to being formed by a printing method, and a general method such as a printing method or photolithography is used. Can be used. As a constituent material of layers other than the gate insulating film 121 and the interlayer insulating film 122, an organic material, an inorganic material, a composite material, or the like can be used.

まず、本実施の形態例をボトムゲート、ボトムコンタクト構造を有する薄膜トランジスタで説明を行うが、これには限定されない。基板100上に形成されたゲート電極111とゲート電極111上に形成されたゲート絶縁膜121と、ゲート絶縁膜121上にチャネル部を挟んで対向するようにして形成されたソース電極131とドレイン電極132と、チャネル部分に形成された有機半導体層141が設けられた構成である。ここで、図1の構成は1つの好ましい構成であり、本発明のインクは様々な構成の薄膜トランジスタに使用できる。   First, although this embodiment is described using a thin film transistor having a bottom gate and bottom contact structure, the present invention is not limited to this. A gate electrode 111 formed on the substrate 100, a gate insulating film 121 formed on the gate electrode 111, and a source electrode 131 and a drain electrode formed on the gate insulating film 121 so as to face each other with a channel portion interposed therebetween. 132 and an organic semiconductor layer 141 formed in the channel portion. Here, the configuration of FIG. 1 is one preferable configuration, and the ink of the present invention can be used for thin film transistors of various configurations.

本実施の形態において、基板100はソーダガラスや石英ガラスなどのガラスやプラスチックフィルム状である。プラスチックフィルムの樹脂材料として例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルスルホン、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、シクロオレフィンポリマー、ポリオレフィン、ポリ塩化ビニル、液晶ポリマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、シリコーン樹脂などの材料を用いることができ、これらの樹脂を組み合わせたポリマーアロイや、1種または2種以上の上記樹脂材料を組み合わせて積層した多層構造の積層構造のプラスチックフィルムとして構成されることもある。   In the present embodiment, the substrate 100 is in the form of glass or plastic film such as soda glass or quartz glass. Examples of plastic film resin materials include polyethylene terephthalate, polyethylene naphthalate, polyethersulfone, polyetherimide, polyetheretherketone, polyetherketone, polyphenylene sulfide, polyarylate, polyimide, polycarbonate, cellulose triacetate, cycloolefin polymer, polyolefin Materials such as polyvinyl chloride, liquid crystal polymer, epoxy resin, phenol resin, urea resin, melamine resin, and silicone resin can be used, and polymer alloys combining these resins and one or more of the above resins can be used. It may be configured as a plastic film having a multilayer structure in which materials are stacked in combination.

ゲート電極111とソース電極131、ドレイン電極132、画素電極133、バス配線、半導体はフォトリソ法や印刷法で形成することができる。   The gate electrode 111, the source electrode 131, the drain electrode 132, the pixel electrode 133, the bus wiring, and the semiconductor can be formed by a photolithography method or a printing method.

印刷法は凸版印刷、凹版印刷、平版印刷、スクリーン印刷、インクジェット印刷、マイクロコンタクトプリンティング、反転オフセット印刷、熱転写法、レーザー転写法などを用いることができる。   As the printing method, letterpress printing, intaglio printing, planographic printing, screen printing, ink jet printing, microcontact printing, reverse offset printing, thermal transfer method, laser transfer method and the like can be used.

電極の印刷用インクに金属ナノ粒子を用いることができる。金属ナノ粒子は、金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンの金属からなるナノ粒子、または、金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンの金属から選択される2種類以上の金属からなる合金のナノ粒子や、酸化銀などの金属酸化物や有機銀などの有機金属化合物も用いることができる。用いる金属の平均粒径はインクへの分散性の点から50nm以下の平均粒径が好ましく、粒子の安定した製造の点から10から30nmの平均粒径が好ましいが、これに限定しない。   Metal nanoparticles can be used in the electrode printing ink. Metal nanoparticles are nanoparticles made of gold, silver, copper, platinum, palladium, nickel, cobalt, iron, aluminum, manganese metals, or gold, silver, copper, platinum, palladium, nickel, cobalt, iron, aluminum Further, nanoparticles of an alloy composed of two or more kinds of metals selected from manganese metals, metal oxides such as silver oxide, and organometallic compounds such as organic silver can also be used. The average particle size of the metal used is preferably an average particle size of 50 nm or less from the viewpoint of dispersibility in the ink, and an average particle size of 10 to 30 nm is preferable from the viewpoint of stable production of the particles, but is not limited thereto.

フォトリソ法による電極形成の方法は金、銀、銅、白金、パラジウム、ニッケル、コバルト、鉄、アルミニウム、マンガンなどの金属をPVDやCVDで製膜した後にフォトリソグラフィーでパターンを形成することができる。   The electrode formation method by the photolithography method can form a pattern by photolithography after forming a metal such as gold, silver, copper, platinum, palladium, nickel, cobalt, iron, aluminum, and manganese by PVD or CVD.

半導体にはアモルファスシリコンや多結晶シリコン、IGZOやITO、ZnO、SnOなどの酸化物半導体、有機半導体、フラーレンやカーボンナノチューブ、グラフェンからなる炭素半導体を用いることができる。   As the semiconductor, amorphous silicon, polycrystalline silicon, oxide semiconductors such as IGZO, ITO, ZnO, and SnO, organic semiconductors, carbon semiconductors including fullerenes, carbon nanotubes, and graphene can be used.

有機半導体としてはπ共役ポリマーが用いられ、例えば、ポリピロール類、ポリチオフェン類、ポリアニリン類、ポリアリルアミン類、フルオレン類、ポリカルバゾール類、ポリインドール類、ポリ(P-フェニレンビニレン)類などを用いることができる。また、有機溶媒への溶解性を有する低分子物質、例えば、ペンタセンなどの多環芳香族の誘導体、チオフェン系オリゴマー、フタロシアニン誘導体、ペリレン誘導体、テトラチアフルバレン誘導体、テトラシアノキノジメタン誘導体、フラーレン類、カーボンナノチューブ類などを用いることができる。   As an organic semiconductor, a π-conjugated polymer is used. it can. In addition, low-molecular substances having solubility in organic solvents, for example, polycyclic aromatic derivatives such as pentacene, thiophene oligomers, phthalocyanine derivatives, perylene derivatives, tetrathiafulvalene derivatives, tetracyanoquinodimethane derivatives, fullerenes Carbon nanotubes can be used.

半導体の工程以降は遮光層やガスバリア層、封止層などを設けても良く、薄膜トランジスタ素子の利用方法により、素子の構成を適宜決定することができる。   After the semiconductor process, a light shielding layer, a gas barrier layer, a sealing layer, or the like may be provided, and the structure of the element can be determined as appropriate depending on the method of using the thin film transistor element.

以下、具体的な実施例によって本発明を詳細に説明するが、これらの実施例は説明を目的としたもので、本発明はこれに限定されるものでは無い。作製する工程を図3の模式図を用いて説明する。   Hereinafter, the present invention will be described in detail by way of specific examples. However, these examples are for the purpose of explanation, and the present invention is not limited thereto. The manufacturing process will be described with reference to the schematic diagram of FIG.

ボトムゲート・ボトムコンタクト型構造の薄膜トランジスタの作製方法について説明を行う。この薄膜トランジスタは、ベースとなる基板100にポリエチレンナフタレート(PEN)フィルム(帝人デュポン製)を用いた。   A method for manufacturing a thin film transistor having a bottom-gate / bottom-contact structure will be described. In this thin film transistor, a polyethylene naphthalate (PEN) film (manufactured by Teijin DuPont) was used as the base substrate 100.

基板100上にアルミニウムをスパッタリングにて100nm成膜し、フォトリソグラフィーおよびエッチング処理によりパターニングしてゲート電極111を作製した(図3a)。   A gate electrode 111 was formed by depositing aluminum on the substrate 100 to a thickness of 100 nm by sputtering and patterning it by photolithography and etching (FIG. 3A).

次に、ゲート電極111を覆うようにゲート絶縁膜121を作製する。ゲート絶縁材料としてポリビニルフェノール(Aldrich製)を用い、ゲート電極111を含む基板100上に印刷法によりゲート絶縁膜121を作製する。   Next, the gate insulating film 121 is formed so as to cover the gate electrode 111. Polyvinylphenol (made by Aldrich) is used as a gate insulating material, and a gate insulating film 121 is formed on the substrate 100 including the gate electrode 111 by a printing method.

図4に示すように、印刷に用いる転写版390はPDMSで構成され、画素キャパシタとチャネルに相当する部分が高さ750nmの突起状の凸部391,392を有している。この転写版390上にポリビニルフェノールの有機溶媒溶液をダイコートで塗布してポリビニルフェノール膜323を形成した(図4a)。塗布後、2分間の自然乾燥を行った(図4b)。乾燥状態となったポリビニルフェノール膜を、アライメント作業を行った後に、ゲート電極111を含む基板100上に押し当ててポリビニルフェノールの基板100への転写を行った(図4c)。この後に180℃で1時間の処理を行い、図3(b)に示すゲート絶縁膜121を作製した。
これにより、画素キャパシタとチャネルに相当する部分の膜厚が600nm、その他の部分の膜厚が1000nmの凹凸構造を有したゲート絶縁膜121が得られた。
As shown in FIG. 4, the transfer plate 390 used for printing is composed of PDMS, and the portions corresponding to the pixel capacitor and the channel have protrusions 391 and 392 having a height of 750 nm. On the transfer plate 390, an organic solvent solution of polyvinylphenol was applied by die coating to form a polyvinylphenol film 323 (FIG. 4a). After application, it was naturally dried for 2 minutes (FIG. 4b). After the alignment process was performed, the dried polyvinylphenol film was pressed onto the substrate 100 including the gate electrode 111 to transfer the polyvinylphenol to the substrate 100 (FIG. 4c). Thereafter, treatment was performed at 180 ° C. for 1 hour, and a gate insulating film 121 shown in FIG.
As a result, a gate insulating film 121 having a concavo-convex structure in which the thickness corresponding to the pixel capacitor and the channel is 600 nm and the thickness of the other portions is 1000 nm is obtained.

続いて、ゲート絶縁膜121上にソース・ドレイン電極131,132を以下の順に作製する。   Subsequently, source / drain electrodes 131 and 132 are formed on the gate insulating film 121 in the following order.

まず、ソース・ドレイン電極131,132は、反転オフセット印刷法によりナノ銀インキをゲート絶縁膜121上の所定位置に印刷して、180℃で1時間ベークして形成した(図3c)。   First, the source / drain electrodes 131 and 132 were formed by printing nano silver ink at a predetermined position on the gate insulating film 121 by reverse offset printing and baking at 180 ° C. for 1 hour (FIG. 3c).

次に、ソース・ドレイン電極131,132間に半導体層141を形成する。   Next, a semiconductor layer 141 is formed between the source / drain electrodes 131 and 132.

半導体材料としては、有機半導体材料であるポリ−3−ヘキシルチオフェン(Merck製)をクロロホルムで1重量%になるように溶解させた溶液をディスペンサにより、ソース・ドレイン電極131,132上の一部を覆うようにしてソース・ドレイン電極131,132間に印刷し、90℃で1時間乾燥させて有機半導体層141を作製した(図3d)。   As a semiconductor material, a solution obtained by dissolving poly-3-hexylthiophene (manufactured by Merck), which is an organic semiconductor material, to 1 wt% with chloroform is dispensed with a part of the source / drain electrodes 131 and 132 using a dispenser. The organic semiconductor layer 141 was produced by printing between the source / drain electrodes 131 and 132 so as to be covered and drying at 90 ° C. for 1 hour (FIG. 3d).

次に、薄膜トランジスタを覆うように層間絶縁膜122を作製する。層間絶縁膜材料として塗布型フッ素樹脂を用い、薄膜トランジスタを含む基板100上に印刷法により層間絶縁膜122を作製する。印刷に用いる版は、ドレイン電極132に相当する部分に高さ900nmの突起状の凸部を有している以外はゲート絶縁膜121の形成に用いたものと同様の構成である。   Next, an interlayer insulating film 122 is formed so as to cover the thin film transistor. A coating type fluororesin is used as an interlayer insulating film material, and an interlayer insulating film 122 is formed on a substrate 100 including a thin film transistor by a printing method. The plate used for printing has the same configuration as that used for forming the gate insulating film 121 except that a projection corresponding to a height of 900 nm is provided in a portion corresponding to the drain electrode 132.

版上にフッ素樹脂溶液をダイコートで塗布した。塗布後、3分の自然乾燥を行った。乾燥状態となったフッ素樹脂を、アライメント作業を行った後に、基板100上に押し当ててフッ素樹脂の基板100への転写を行った。この後に100℃で1時間の処理を行い、層間絶縁膜122を作製した(図3e)。
ドレイン電極132上の膜厚が150nm、その他の部分の膜厚が1200nmの凹凸構造を有した層間絶縁膜122が得られた。
A fluororesin solution was applied on the plate by die coating. After application, it was naturally dried for 3 minutes. The fluororesin in a dry state was subjected to alignment work and then pressed onto the substrate 100 to transfer the fluororesin to the substrate 100. Thereafter, a treatment for 1 hour at 100 ° C. was performed to produce an interlayer insulating film 122 (FIG. 3E).
An interlayer insulating film 122 having a concavo-convex structure having a thickness of 150 nm on the drain electrode 132 and a thickness of other portions of 1200 nm was obtained.

次にスクリーン印刷法で銀ペーストを用いて画素電極133の印刷を行った。銀ペーストは層間絶縁膜122の凹部を充填するようにスキージのアタック角とスキージスピードを調整して行った。印刷後に100℃で1時間の処理を行い、画素電極133を作製した(図3f)。   Next, the pixel electrode 133 was printed using a silver paste by a screen printing method. The silver paste was prepared by adjusting the squeegee attack angle and the squeegee speed so as to fill the recesses of the interlayer insulating film 122. After printing, processing was performed at 100 ° C. for 1 hour to produce a pixel electrode 133 (FIG. 3f).

以上のようにして作製した薄膜トランジスタ装置の輸送特性や出力特性の静特性と動特性を調べるためにゲート電極にプラス20Vからマイナス20V、ドレイン電極にマイナス15Vの電圧を印加しソース電流、画素キャパシタ容量を測定した。10-10A以下のリーク電流、106以上のオンオフ比、10V以下の突き抜け電圧、前面版の電圧保持率が90%以上の画素キャパシタ容量の電気特性が得られた。これにより、十分な画素キャパシタ容量とリーク電流や寄生容量などを抑制した良好な動作特性の薄膜トランジスタ装置が得られた。   In order to investigate the static characteristics and dynamic characteristics of the transport characteristics and output characteristics of the thin film transistor device manufactured as described above, a voltage of +20 V to −20 V is applied to the gate electrode, and a voltage of −15 V is applied to the drain electrode, so that the source current and the pixel capacitor capacitance are applied. Was measured. Electrical characteristics of 10-10 A or less leakage current, 106 or more on / off ratio, 10 V or less punch-through voltage, and a pixel capacitor capacity with a front plate voltage holding ratio of 90% or more were obtained. As a result, a thin film transistor device having good pixel characteristics and a satisfactory operation characteristic in which leakage current, parasitic capacitance and the like are suppressed can be obtained.

本発明の薄膜トランジスタは、アクティブマトリックス型のトランジスタアレイを背面板として有する液晶表示素子、有機EL、電子ペーパー等の画像表示体や、メモリ、RFID、光もしくは熱、応力、磁気などの物理センサ、生物センサ、化学センサに利用される。特に、耐衝撃性に優れ、軽量で曲面加工が可能なフレキシブル電気装置に利用される。   The thin film transistor of the present invention is a liquid crystal display device having an active matrix transistor array as a back plate, an organic EL, an electronic display such as electronic paper, a physical sensor such as a memory, RFID, light or heat, stress, magnetism, biological Used for sensors and chemical sensors. In particular, it is used for a flexible electric device that is excellent in impact resistance, lightweight and capable of processing a curved surface.

100…基板
111…ゲート電極
112…キャパシタ電極
121…ゲート絶縁膜
122…層間絶縁膜
131…ソース電極
132…ドレイン電極
133…画素電極
141…半導体層
290…転写版
291…小突起
292…大突起
323…ポリビニルフェノール膜
390…転写版
391.392…凸部
1…基板
DESCRIPTION OF SYMBOLS 100 ... Substrate 111 ... Gate electrode 112 ... Capacitor electrode 121 ... Gate insulating film 122 ... Interlayer insulating film 131 ... Source electrode 132 ... Drain electrode 133 ... Pixel electrode 141 ... Semiconductor layer 290 ... Transfer plate 291 ... Small protrusion 292 ... Large protrusion 323 ... Polyvinylphenol film 390 ... Transfer plate 391.392 ... Protrusions 1 ... Substrate

Claims (8)

薄膜トランジスタを備え、そのゲート電極、ソース電極、ドレイン電極、バス配線、画素電極、ゲート絶縁膜、層間絶縁膜、半導体層の全部もしくは一部が塗布法もしくは印刷法で形成されてなり、
ゲート絶縁膜および/もしくは層間絶縁膜が連続膜から構成され、連続膜が薄膜部と厚膜部から構成されてなることを特徴とする薄膜トランジスタ装置。
It comprises a thin film transistor, and its gate electrode, source electrode, drain electrode, bus wiring, pixel electrode, gate insulating film, interlayer insulating film, or all or part of the semiconductor layer is formed by a coating method or a printing method,
A thin film transistor device, wherein the gate insulating film and / or the interlayer insulating film is composed of a continuous film, and the continuous film is composed of a thin film portion and a thick film portion.
薄膜トランジスタを備え、そのゲート電極、ソース電極、ドレイン電極、バス配線、画素電極、ゲート絶縁膜、層間絶縁膜、半導体層の全部もしくは一部が塗布法もしくは印刷法で形成され、次の工程1から3よりなる転写工程により基板上への機能性膜の形成を行う工程を有する薄膜トランジスタ装置の製造方法において、
機能性材料が溶媒へ溶解もしくは分散した薬液を用いて、転写版の上に液膜形成を行う工程1と、
転写版上の薬液を乾燥させて乾燥液膜を形成する工程2と、
転写版上の乾燥液膜を薄膜トランジスタ基板の所定の位置へ転写し、機能性膜の形成を行う工程3と、
この1回の転写工程により転写版の凹凸形状を写した複数の膜厚の機能性膜が形成されることを特徴とする薄膜トランジスタ装置の製造方法。
A thin film transistor is provided, and all or part of the gate electrode, source electrode, drain electrode, bus wiring, pixel electrode, gate insulating film, interlayer insulating film, and semiconductor layer are formed by a coating method or a printing method. In a method of manufacturing a thin film transistor device, including a step of forming a functional film on a substrate by a transfer step consisting of 3,
Step 1 of forming a liquid film on the transfer plate using a chemical solution in which a functional material is dissolved or dispersed in a solvent;
Step 2 of drying the chemical on the transfer plate to form a dry liquid film;
Transferring the dry liquid film on the transfer plate to a predetermined position of the thin film transistor substrate to form a functional film; and
A method of manufacturing a thin film transistor device, wherein a functional film having a plurality of film thicknesses is formed by copying the concavo-convex shape of a transfer plate by the single transfer step.
機能性材料が絶縁材料で構成され、機能性膜がゲート絶縁膜および/もしくは層間絶縁膜として機能することを特徴とする請求項2に記載の薄膜トランジスタ装置の製造方法。   3. The method of manufacturing a thin film transistor device according to claim 2, wherein the functional material is made of an insulating material, and the functional film functions as a gate insulating film and / or an interlayer insulating film. 転写版がシリコーンゴムもしくはフッ素ゴムで構成されることを特徴とする請求項2に記載の薄膜トランジスタ装置の製造方法。   3. The method of manufacturing a thin film transistor device according to claim 2, wherein the transfer plate is made of silicone rubber or fluorine rubber. 液膜形成の方法がバーコート、スプレーコート、ダイコート、キャップコート、ロールコート、グラビアコート、ナイフコート、リップコート、インクジェットであることを特徴とする請求項2に記載の薄膜トランジスタ装置の製造方法。   3. The method of manufacturing a thin film transistor device according to claim 2, wherein the liquid film is formed by bar coating, spray coating, die coating, cap coating, roll coating, gravure coating, knife coating, lip coating, or ink jet. 転写版は、キャパシタ電極に相当する部分に凸状の突起形状を有することを特徴とする請求項2または4に記載の薄膜トランジスタ装置の製造方法。   5. The method of manufacturing a thin film transistor device according to claim 2, wherein the transfer plate has a convex shape at a portion corresponding to the capacitor electrode. 転写版は、チャネル部分に相当する部分に凸状の突起形状を有することを特徴とする請求項2または4に記載の薄膜トランジスタ装置の製造方法。   5. The method of manufacturing a thin film transistor device according to claim 2, wherein the transfer plate has a protruding shape at a portion corresponding to the channel portion. 転写版は、ドレイン電極に相当する部分に凸状の突起形状を有することを特徴とする請求項2または4に記載の薄膜トランジスタ装置の製造方法。   5. The method of manufacturing a thin film transistor device according to claim 2, wherein the transfer plate has a protruding shape at a portion corresponding to the drain electrode.
JP2011068602A 2011-03-25 2011-03-25 Thin film transistor device and manufacturing method thereof Expired - Fee Related JP5779933B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011068602A JP5779933B2 (en) 2011-03-25 2011-03-25 Thin film transistor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068602A JP5779933B2 (en) 2011-03-25 2011-03-25 Thin film transistor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2012204661A true JP2012204661A (en) 2012-10-22
JP5779933B2 JP5779933B2 (en) 2015-09-16

Family

ID=47185287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068602A Expired - Fee Related JP5779933B2 (en) 2011-03-25 2011-03-25 Thin film transistor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5779933B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090146A (en) * 2012-10-31 2014-05-15 Denso Corp Semiconductor element and manufacturing method of the same
EP2966669A4 (en) * 2013-03-06 2016-11-09 Jx Nippon Oil & Energy Corp Method of manufacturing member having relief structure, and member having relief structure manufactured thereby
JP2017208378A (en) * 2016-05-16 2017-11-24 凸版印刷株式会社 Thin film transistor array substrate, and method of manufacturing thin film transistor array substrate

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239966A (en) * 1987-03-27 1988-10-05 Sony Corp Manufacture of semiconductor device
JPS63239955A (en) * 1987-03-27 1988-10-05 Sony Corp Manufacture of semiconductor device
JPH09236826A (en) * 1995-09-28 1997-09-09 Sharp Corp Liquid crystal display element and its production
JP2001291842A (en) * 2000-01-28 2001-10-19 Seiko Epson Corp Ferroelectric capacitor array and method for manufacturing ferroelectric memory
US20020047560A1 (en) * 2000-04-21 2002-04-25 Lee Jae Yoon Apparatus and method for patterning pixels of an electroluminescent display device
US20020119584A1 (en) * 1999-07-21 2002-08-29 E Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display
US20070004070A1 (en) * 2005-06-30 2007-01-04 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP2007184437A (en) * 2006-01-10 2007-07-19 Sony Corp Manufacturing method of semiconductor device
WO2007105405A1 (en) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. Method and device for mounting anisotropically-shaped member, method of manufacturing electronic device, electronic device, and display
JP2008041914A (en) * 2006-08-04 2008-02-21 Chiba Univ Organic thin film transistor and its manufacturing method
JP2008226878A (en) * 2007-03-08 2008-09-25 Seiko Epson Corp Method for fabricating electronic apparatus
JP2009505428A (en) * 2005-08-16 2009-02-05 オーガニックアイディー インコーポレイテッド Manufacturing method of organic field effect transistor
US20100032662A1 (en) * 2007-04-04 2010-02-11 Cambridge Display Technology Ltd. Organic Thin Film Transistors
JP2010540507A (en) * 2007-09-28 2010-12-24 ザ クイーンズ ユニヴァーシティ オブ ベルファスト Delivery device and method
JP2011049423A (en) * 2009-08-28 2011-03-10 Konica Minolta Holdings Inc Method of manufacturing thin film transistor array

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63239966A (en) * 1987-03-27 1988-10-05 Sony Corp Manufacture of semiconductor device
JPS63239955A (en) * 1987-03-27 1988-10-05 Sony Corp Manufacture of semiconductor device
JPH09236826A (en) * 1995-09-28 1997-09-09 Sharp Corp Liquid crystal display element and its production
US5831708A (en) * 1995-09-28 1998-11-03 Sharp Kabushiki Kaisha Liquid crystal display with a scanning line having a ring shaped redundant section and method for fabricating the same
US20020119584A1 (en) * 1999-07-21 2002-08-29 E Ink Corporation Preferred methods for producing electrical circuit elements used to control an electronic display
JP2003505889A (en) * 1999-07-21 2003-02-12 イー−インク コーポレイション Preferred method of fabricating electronic circuit elements for controlling an electronic display
JP2001291842A (en) * 2000-01-28 2001-10-19 Seiko Epson Corp Ferroelectric capacitor array and method for manufacturing ferroelectric memory
US20020047560A1 (en) * 2000-04-21 2002-04-25 Lee Jae Yoon Apparatus and method for patterning pixels of an electroluminescent display device
US20070004070A1 (en) * 2005-06-30 2007-01-04 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
JP2009505428A (en) * 2005-08-16 2009-02-05 オーガニックアイディー インコーポレイテッド Manufacturing method of organic field effect transistor
JP2007184437A (en) * 2006-01-10 2007-07-19 Sony Corp Manufacturing method of semiconductor device
WO2007105405A1 (en) * 2006-03-10 2007-09-20 Matsushita Electric Industrial Co., Ltd. Method and device for mounting anisotropically-shaped member, method of manufacturing electronic device, electronic device, and display
JP2008041914A (en) * 2006-08-04 2008-02-21 Chiba Univ Organic thin film transistor and its manufacturing method
JP2008226878A (en) * 2007-03-08 2008-09-25 Seiko Epson Corp Method for fabricating electronic apparatus
US20100032662A1 (en) * 2007-04-04 2010-02-11 Cambridge Display Technology Ltd. Organic Thin Film Transistors
JP2010524218A (en) * 2007-04-04 2010-07-15 ケンブリッジ ディスプレイ テクノロジー リミテッド Organic thin film transistor
JP2010540507A (en) * 2007-09-28 2010-12-24 ザ クイーンズ ユニヴァーシティ オブ ベルファスト Delivery device and method
JP2011049423A (en) * 2009-08-28 2011-03-10 Konica Minolta Holdings Inc Method of manufacturing thin film transistor array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014090146A (en) * 2012-10-31 2014-05-15 Denso Corp Semiconductor element and manufacturing method of the same
EP2966669A4 (en) * 2013-03-06 2016-11-09 Jx Nippon Oil & Energy Corp Method of manufacturing member having relief structure, and member having relief structure manufactured thereby
JP2017208378A (en) * 2016-05-16 2017-11-24 凸版印刷株式会社 Thin film transistor array substrate, and method of manufacturing thin film transistor array substrate

Also Published As

Publication number Publication date
JP5779933B2 (en) 2015-09-16

Similar Documents

Publication Publication Date Title
TWI470697B (en) Thin film transistor and method for manufacturing thin film transistor
US8343779B2 (en) Method for forming a pattern on a substrate and electronic device formed thereby
US8253174B2 (en) Electronic circuit structure and method for forming same
JP4730623B2 (en) THIN FILM TRANSISTOR, METHOD FOR PRODUCING THIN FILM TRANSISTOR, AND ELECTRONIC DEVICE
JP6323055B2 (en) Thin film transistor array and manufacturing method thereof
Makita et al. Damage-free metal electrode transfer to monolayer organic single crystalline thin films
JP5779933B2 (en) Thin film transistor device and manufacturing method thereof
JP5838692B2 (en) Manufacturing method of CMOS semiconductor device
Chai et al. Fabrication of organic field effect transistors using directed assembled and transfer printed carbon nanotube source/drain electrodes
JP6050400B2 (en) Method for manufacturing organic electronic device and organic electronic device
JP4729843B2 (en) Thin film transistor manufacturing method
JP5790075B2 (en) Manufacturing method of field effect transistor and manufacturing apparatus used therefor
JP2008103680A (en) Manufacturing method for donor sheet, donor sheet, and manufacturing method for organic thin film transistor
JP2009231325A (en) Thin-film transistor array, method of manufacturing the same, and active matrix type display using the same
Suzuki et al. All-printed organic TFT backplanes for flexible electronic paper
JP2012068573A (en) Thin film transistor array, image display device, and manufacturing method for the thin film transistor array
JP2006261528A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP2006186293A (en) Method of manufacturing thin film transistor
TWI610423B (en) Thin film transistor array and manufacturing method thereof
JP2016163029A (en) Thin film transistor array, thin film transistor array manufacturing method and pixel display device
TWI646668B (en) Thin film transistor array, manufacturing method thereof, and image display device
JP4857669B2 (en) ORGANIC TRANSISTOR, ITS MANUFACTURING METHOD, AND ORGANIC TRANSISTOR SHEET
JP2015197633A (en) Thin film transistor array and manufacturing method of the same
JP2006269475A (en) Method of manufacturing thin-film transistor
JP5440031B2 (en) Method for manufacturing thin film transistor array

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130919

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20131008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150629

R150 Certificate of patent or registration of utility model

Ref document number: 5779933

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees