JP2012198536A - Active matrix type display device and manufacturing method of the same - Google Patents

Active matrix type display device and manufacturing method of the same Download PDF

Info

Publication number
JP2012198536A
JP2012198536A JP2012052787A JP2012052787A JP2012198536A JP 2012198536 A JP2012198536 A JP 2012198536A JP 2012052787 A JP2012052787 A JP 2012052787A JP 2012052787 A JP2012052787 A JP 2012052787A JP 2012198536 A JP2012198536 A JP 2012198536A
Authority
JP
Japan
Prior art keywords
substrate
electrode
display device
active matrix
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012052787A
Other languages
Japanese (ja)
Inventor
Tomonori Matsumuro
智紀 松室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2012052787A priority Critical patent/JP2012198536A/en
Publication of JP2012198536A publication Critical patent/JP2012198536A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/127Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275Electrical connections of the two substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8723Vertical spacers, e.g. arranged between the sealing arrangement and the OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an active matrix type display device in which electrodes are certainly and stably connected by low connection resistances.SOLUTION: An active matrix type display device has; a first substrate; a thin-film transistor formed on one main surface of the first substrate; a second substrate; and a display element formed on one main surface of the second substrate. The first substrate and the second substrate are bonded so as to oppose the main surface of the first substrate and the main surface of the second substrate. A contact spacer which connects a first electrode of one of a source electrode and a drain electrode of the thin-film transistor, and a lower electrode of one of an anode electrode and a cathode electrode of the display element and keeps an interval between the first substrate and the second substrate is provided at one of the first substrate and the second substrate. The other of the first substrate and the second substrate has a contact hole opposing to the contact spacer. A tip end portion of the contact spacer is fixed in the contact hole.

Description

本発明は、アクティブマトリクス型表示装置とその製造方法に関する。 The present invention relates to an active matrix display device and a manufacturing method thereof.

有機EL素子を用いたアクティブマトリクス型表示装置は、表示素子が自発光であることからバックライトを必要とせず、軽量薄型化が可能であり、視野角やコントラストの点でも液晶表示装置より優れている。このアクティブマトリクス型表示装置は、例えば、特許文献1に示されているように、スイッチング薄膜トランジスタを有する駆動回路が形成された基板と、有機EL素子が形成された基板とが貼り合わされて作製される。このようにして作製されるアクティブマトリクス型表示装置では、表示素子の電極と駆動回路の電極とが、例えば、導電性スペーサによって電気的に接続される。   An active matrix display device using an organic EL element does not require a backlight because the display element is self-luminous, can be reduced in weight and thickness, and is superior to a liquid crystal display device in view angle and contrast. Yes. This active matrix display device is manufactured, for example, by bonding a substrate on which a drive circuit having a switching thin film transistor is formed and a substrate on which an organic EL element is formed, as disclosed in Patent Document 1. . In the active matrix display device manufactured as described above, the electrode of the display element and the electrode of the drive circuit are electrically connected by, for example, a conductive spacer.

特開2006−114910号公報JP 2006-114910 A

しかしながら、駆動回路が形成された薄膜トランジスタ基板と有機EL素子が形成された基板とを貼り合わせて作製されるアクティブマトリクス型表示装置では、別々の基板に形成された電極間に接触不良のない安定した電気的導通をいかにして実現するかが課題となる。
特に、フレキシブル基板同士を貼り合わせた場合、基板を曲げたときに接触部分が剥離しないように強固に電極同士を接続することが重要になる。
また、柔軟性のある異方性導電接着フィルムを用いて電極間を接続すれば剥離を防止する上では一定の効果が得られるが、金属接合させた場合に比べると接続抵抗を十分低くできなかったり、接続領域が表示装置の1画素の限定された領域であるため、異方性導電接着フィルム内の導電性粒子の分散状況によっては接続抵抗バラツキが生じる等の問題がある。
また、異方性導電接着フィルムの接着剤と、薄膜トランジスタ基板若しくは有機EL素子が形成された基板との密着性が悪く接着性が確保できない場合や温度変化による基板伸縮の度合いの違いによる影響も懸念される。
However, in an active matrix display device manufactured by bonding a thin film transistor substrate on which a driving circuit is formed and a substrate on which an organic EL element is formed, stable contact with no contact failure between electrodes formed on different substrates The challenge is how to achieve electrical continuity.
In particular, when the flexible substrates are bonded together, it is important to firmly connect the electrodes so that the contact portion does not peel when the substrates are bent.
In addition, if electrodes are connected using a flexible anisotropic conductive adhesive film, a certain effect can be obtained in preventing peeling, but the connection resistance cannot be lowered sufficiently compared to metal bonding. In addition, since the connection region is a limited region of one pixel of the display device, there is a problem that connection resistance varies depending on the dispersion state of the conductive particles in the anisotropic conductive adhesive film.
In addition, there is a concern that the adhesive between the adhesive of the anisotropic conductive adhesive film and the thin film transistor substrate or the substrate on which the organic EL element is formed cannot secure the adhesiveness or the influence of the difference in the degree of expansion and contraction of the substrate due to the temperature change. Is done.

そこで、本発明は、二つの基板に形成された電極間が低い接続抵抗で確実にかつ安定して接続されているアクティブマトリクス型表示装置とその製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide an active matrix display device in which electrodes formed on two substrates are reliably and stably connected with low connection resistance and a method for manufacturing the same.

以上の目的を達成するために、本発明に係るアクティブマトリクス型表示装置は、
第1基板と、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、及び半導体膜を有し前記第1基板の一方の主面上に形成された薄膜トランジスタと、第2基板と、アノード電極及びカソード電極を有し前記第2基板の一方の主面に形成された表示素子とを有し、前記第1基板と前記第2基板とは、前記第1基板の前記薄膜トランジスタが形成されている主面と、前記第2基板の前記表示素子が形成された主面とが対向して貼り合わされているアクティブマトリクス型表示装置であって、
前記薄膜トランジスタのソース電極及びドレイン電極の内のどちらか一方の電極である第1電極と、前記表示素子のアノード電極及びカソード電極の内のどちらか一方の電極である下部電極とを電気的に接続しかつ前記第1基板と前記第2基板との間に所定の間隔を保持するコンタクトスペーサーを前記第1基板と前記第2基板の一方の基板が有し、
他方の基板が前記コンタクトスペーサーに対向するコンタクトホールを有し、
前記コンタクトスペーサーの先端部が前記コンタクトホール内で固定されていることを特徴とする。
In order to achieve the above object, an active matrix display device according to the present invention includes:
A thin film transistor having a first substrate, a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a semiconductor film formed on one main surface of the first substrate, a second substrate, an anode electrode, and a cathode And a display element formed on one main surface of the second substrate, wherein the first substrate and the second substrate are main surfaces on which the thin film transistors of the first substrate are formed. And an active matrix display device in which the main surface of the second substrate on which the display element is formed is bonded oppositely,
A first electrode which is one of a source electrode and a drain electrode of the thin film transistor is electrically connected to a lower electrode which is one of an anode electrode and a cathode electrode of the display element. And one of the first substrate and the second substrate has a contact spacer for maintaining a predetermined distance between the first substrate and the second substrate,
The other substrate has a contact hole facing the contact spacer,
The contact spacer has a tip end fixed in the contact hole.

また、本発明のある形態では、前記コンタクトスペーサーは、柱形状の絶縁構造体とその表面に形成された導電膜からなる。   In one embodiment of the present invention, the contact spacer includes a columnar insulating structure and a conductive film formed on the surface thereof.

また、本発明のある形態では、前記コンタクトスペーサーは前記下部電極上に形成されており、前記コンタクトホールは前記第1電極上に形成され、前記コンタクトホールの底面に前記第1電極の表面が露出されている。   In one embodiment of the present invention, the contact spacer is formed on the lower electrode, the contact hole is formed on the first electrode, and a surface of the first electrode is exposed on a bottom surface of the contact hole. Has been.

また、本発明のある形態では、前記コンタクトスペーサーは前記第1電極上に形成されており、前記コンタクトホールは前記下部電極上に形成され、前記コンタクトホールの底面に前記下部電極の表面が露出されている。   In one embodiment of the present invention, the contact spacer is formed on the first electrode, the contact hole is formed on the lower electrode, and a surface of the lower electrode is exposed on a bottom surface of the contact hole. ing.

また、本発明のある形態では、前記コンタクトホールの側面に、前記第1電極又は前記下部電極に接続された導電膜が形成されている。   In one embodiment of the present invention, a conductive film connected to the first electrode or the lower electrode is formed on a side surface of the contact hole.

また、本発明のある形態では、前記第1電極と前記下部電極とは、前記コンタクトホールの少なくとも一部に充填された接合部材を介して電気的に接続されており、前記コンタクトスペーサーの先端部が前記接合部材に埋め込まれている。   In one embodiment of the present invention, the first electrode and the lower electrode are electrically connected via a bonding member filled in at least a part of the contact hole, and the tip of the contact spacer Is embedded in the joining member.

また、本発明のある形態では、前記接合部材は、導電性インクもしくは導電性ペーストを乾燥又は焼結により固化して形成された材料からなる。   In one embodiment of the present invention, the joining member is made of a material formed by solidifying conductive ink or conductive paste by drying or sintering.

また、本発明のある形態では、前記導電性インクは、液体媒体と、該液体媒体中に分散された無機ナノ粒子とを含有する。   In one embodiment of the present invention, the conductive ink contains a liquid medium and inorganic nanoparticles dispersed in the liquid medium.

また、本発明のある形態では、前記無機ナノ粒子は、Au、Ag、Cu、Pd、Pt、Ni、ITO、Al、硫化銀及び酸化銀からなる群から選択された少なくとも1つを含む。   In one embodiment of the present invention, the inorganic nanoparticles include at least one selected from the group consisting of Au, Ag, Cu, Pd, Pt, Ni, ITO, Al, silver sulfide, and silver oxide.

また、本発明のある形態では、前記導電性ペーストは、PbSn合金、SnAg合金、Agからなる群から選択された少なくとも1つを含む。   In one embodiment of the present invention, the conductive paste includes at least one selected from the group consisting of a PbSn alloy, a SnAg alloy, and Ag.

また、本発明のある形態では、前記導電性ペーストは、ポリマーを含む。   Moreover, with the form with this invention, the said electrically conductive paste contains a polymer.

また、本発明のある形態では、前記薄膜トランジスタが有機半導体を含む。   In one embodiment of the present invention, the thin film transistor includes an organic semiconductor.

さらに、本発明に係るアクティブマトリクス型表示装置の製造方法は、第1基板と、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、及び半導体膜を有し前記第1基板の一方の主面上に形成された薄膜トランジスタと、第2基板と、アノード電極及びカソード電極を有し前記第2基板の一方の主面に形成された表示素子とを有するアクティブマトリックス型表示装置を製造する方法であって、前記第1基板と前記第2基板とを前記第1基板の前記薄膜トランジスタが形成されている主面と、前記第2基板の前記表示素子が形成された主面とを対向させて貼り合わせることを含む方法であって、
前記薄膜トランジスタのソース電極及びドレイン電極の内のどちらか一方の電極である第1電極と前記表示素子のアノード電極及びカソード電極の内のどちらか一方の電極である下部電極とを電気的に接続しかつ前記第1基板と前記第2基板との間に所定の間隔を保持するコンタクトスペーサーを前記第1基板と前記第2基板の一方の基板に形成するコンタクトスペーサー形成工程と、
他方の基板に前記コンタクトスペーサーに対向するコンタクトホールを形成する工程と、
前記コンタクトスペーサーの先端部を接合部材によって前記コンタクトホール内に固定して、前記第1電極と下部電極とを電気的に接続するため、前記第1基板と第2基板を貼り合わせる工程と、
を含むことを特徴とする。
Furthermore, the method for manufacturing an active matrix display device according to the present invention includes a first substrate, a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a semiconductor film, on one main surface of the first substrate. A method of manufacturing an active matrix display device comprising: a thin film transistor formed on a first substrate; a second substrate; and a display element having an anode electrode and a cathode electrode and formed on one main surface of the second substrate. The first substrate and the second substrate are bonded together so that the main surface of the first substrate on which the thin film transistor is formed and the main surface of the second substrate on which the display element is formed are opposed to each other. A method comprising:
A first electrode which is one of a source electrode and a drain electrode of the thin film transistor is electrically connected to a lower electrode which is one of an anode electrode and a cathode electrode of the display element. And forming a contact spacer for maintaining a predetermined distance between the first substrate and the second substrate on one of the first substrate and the second substrate;
Forming a contact hole facing the contact spacer on the other substrate;
Bonding the first substrate and the second substrate in order to fix the tip of the contact spacer in the contact hole by a bonding member and electrically connect the first electrode and the lower electrode;
It is characterized by including.

また、本発明のある形態では、前記第1基板と第2基板を貼り合わせる工程は、
前記コンタクトホールに導電性インクもしくは導電性ペーストを有版印刷法もしくは無版印刷法を用いて充填することと、
前記コンタクトスペーサーの先端部を前記充填された導電性インクもしくは導電性ペーストに沈入させることと、
前記先端部が沈入された導電性インクもしくは導電性ペーストを乾燥又は焼結により固化させることとを含む
In one embodiment of the present invention, the step of bonding the first substrate and the second substrate includes:
Filling the contact hole with conductive ink or conductive paste using a plate printing method or a plateless printing method;
Sinking the tip of the contact spacer into the filled conductive ink or conductive paste;
Solidifying the conductive ink or conductive paste in which the tip portion is inserted by drying or sintering.

また、本発明のある形態では、前記第1基板と第2基板を貼り合わせる工程は、
前記コンタクトスペーサーの先端部に導電性インクもしくは導電性ペーストを転写印刷版上から転写印刷することと、
前記導電性インクもしくは導電性ペーストが転写印刷されたコンタクトスペーサーの先端部を前記コンタクトホールに挿入することにより前記コンタクトホール内に前記導電性インクもしくは導電性ペーストを充填することと、
コンタクトホール内に充填された導電性インクもしくは導電性ペーストを乾燥又は焼結により固化させることとを含む
In one embodiment of the present invention, the step of bonding the first substrate and the second substrate includes:
Transfer printing from the transfer printing plate with conductive ink or conductive paste on the tip of the contact spacer;
Filling the contact hole with the conductive ink or the conductive paste by inserting the contact spacer on which the conductive ink or the conductive paste is transferred and printed into the contact hole;
Solidifying the conductive ink or conductive paste filled in the contact hole by drying or sintering.

以上のように構成された本発明に係るアクティブマトリクス型表示装置は、第1基板又は第2基板の一方の基板が、前記薄膜トランジスタの1つの電極と前記下部電極とを電気的に接続しかつ前記第1基板と前記第2基板との間に所定の間隔を保持するコンタクトスペーサーを有し、そのコンタクトスペーサーの先端部が他方の基板に設けられたコンタクトホールで固定されているので、第1基板と第2基板とを接触不良なく確実に接続することができる。
また、本発明に係るアクティブマトリクス型表示装置の製造方法では、コンタクトスペーサーもしくはコンタクトホールを利用して、例えば、Agナノ粒子分散インクを用いた有版印刷法もしくは無版印刷法により接合部材を塗布できるので、接合部材の塗布工程を簡略化する事ができる。特に、コンタクトスペーサーを凸版に見立てコンタクトスペーサーの先端に接合部材を直接転写印刷すれば、更なる工程の簡略化ができる。
更に、Agナノ粒子分散インクを焼結させる事で接合した場合、金属接合による強固な接続を実現することができ、かつ、周辺の温度変化や電流による発熱の影響を接合部が受ける事は無く安定した接合状態を得る事ができる。
In the active matrix display device according to the present invention configured as described above, one of the first substrate and the second substrate electrically connects one electrode of the thin film transistor and the lower electrode, and Since the first substrate and the second substrate have a contact spacer that maintains a predetermined distance, and the tip of the contact spacer is fixed by a contact hole provided in the other substrate, the first substrate And the second substrate can be reliably connected without contact failure.
In the method of manufacturing the active matrix display device according to the present invention, the bonding member is applied by using a contact spacer or a contact hole by, for example, a plate printing method or a plateless printing method using Ag nanoparticle dispersed ink. Since it can do, the application | coating process of a joining member can be simplified. In particular, the process can be further simplified by directly transferring and printing the joining member on the tip of the contact spacer while assuming the contact spacer as a relief plate.
Furthermore, when the Ag nanoparticle dispersed ink is bonded by sintering, a strong connection by metal bonding can be realized, and the bonded portion is not affected by the temperature change of the surroundings or the heat generated by the current. A stable joined state can be obtained.

本発明に係る実施形態1のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。1 is a cross-sectional view schematically showing a configuration of an active matrix display device according to Embodiment 1 of the present invention. 実施形態1のアクティブマトリクス型表示装置に係る製造方法の工程フロー図である。FIG. 6 is a process flow diagram of a manufacturing method according to the active matrix display device of Embodiment 1. ステップDS1の第1基板1を洗浄する工程の断面図であるIt is sectional drawing of the process of wash | cleaning the 1st board | substrate 1 of step DS1. ステップDS2のゲート電極層2を含む金属層を形成する工程の断面図である。It is sectional drawing of the process of forming the metal layer containing the gate electrode layer 2 of step DS2. ステップDS3のゲート絶縁膜3を成膜する工程の断面図である。It is sectional drawing of the process of forming the gate insulating film 3 of step DS3. ステップDS4のソース電極4、ドレイン電極5を含む金属層を形成する工程の断面図である。It is sectional drawing of the process of forming the metal layer containing the source electrode 4 and the drain electrode 5 of step DS4. ステップDS5の半導体層6を成膜する工程の断面図である。It is sectional drawing of the process of forming the semiconductor layer 6 of step DS5. ステップDS6の保護膜7を成膜し、コンタクトホール14を形成する工程の断面図である。It is sectional drawing of the process of forming the protective film 7 of step DS6, and forming the contact hole 14. FIG. ステップLS1の基板8を洗浄する工程の断面図である。It is sectional drawing of the process of wash | cleaning the board | substrate 8 of step LS1. ステップLS2のアノード電極9を含む導電層を形成する工程の断面図である。It is sectional drawing of the process of forming the conductive layer containing the anode electrode 9 of step LS2. ステップLS3のアノード電極9の上に電極セパレータ11を形成する工程の断面図である。It is sectional drawing of the process of forming the electrode separator 11 on the anode electrode 9 of step LS3. ステップLS4のアノード電極9の上にコンタクトスペーサー12を形成する工程の断面図である。It is sectional drawing of the process of forming the contact spacer 12 on the anode electrode 9 of step LS4. ステップLS5の電極セパレータ11で仕切られた素子領域のアノード電極9上に発光部10である有機EL素子等の発光素子を形成する工程の断面図である。It is sectional drawing of the process of forming light emitting elements, such as an organic EL element which is the light emission part 10, on the anode electrode 9 of the element area | region divided by the electrode separator 11 of step LS5. ステップBS1のコンタクトスペーサー12の先端にナノパーティクルAgやAgペーストを転写印刷する工程の断面図である。It is sectional drawing of the process of carrying out transfer printing of nanoparticle Ag and Ag paste at the front-end | tip of the contact spacer 12 of step BS1. ステップBS2の基板同士を貼り合わせる工程の断面図である。It is sectional drawing of the process of bonding the board | substrates of step BS2. 本発明に係る実施形態2のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the active matrix type display apparatus of Embodiment 2 which concerns on this invention. 本発明に係る実施形態3のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the active matrix type display apparatus of Embodiment 3 which concerns on this invention. 本発明に係る実施形態4のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the active matrix type display apparatus of Embodiment 4 which concerns on this invention. 本発明に係る実施形態5のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the active matrix type display apparatus of Embodiment 5 which concerns on this invention. 本発明に係る実施例の素子構成を示す平面図であり、(a)は、第1基板1上に有機薄膜トランジスタTr1を形成したときの平面図、(b)は、第2基板8上に発光部10を形成したときの平面図、(c)は、第1基板1と第2基板2とを貼り合わせたときの平面図である。1A is a plan view showing an element configuration of an embodiment according to the present invention, FIG. 1A is a plan view when an organic thin film transistor Tr1 is formed on a first substrate 1, and FIG. 2B is a light emission on a second substrate 8; A plan view when the portion 10 is formed, (c) is a plan view when the first substrate 1 and the second substrate 2 are bonded together. 実施例1で製造した表示装置の出力特性を示す図である。FIG. 6 is a diagram showing output characteristics of the display device manufactured in Example 1.

以下、図面を参照しながら本発明に係る実施形態のアクティブマトリクス型表示装置について説明する。
実施形態1.
図1は、本発明に係る実施形態1のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。
本発明に係る実施形態1のアクティブマトリクス型表示装置は、第1基板1と、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、及び半導体膜を有し前記第1基板の一方の主面上に形成された薄膜トランジスタと、第2基板8と、アノード電極(下部電極)9及びカソード電極を有し前記第2基板の一方の主面に形成された表示素子とを有し、前記第1基板と前記第2基板とは、前記第1基板の前記薄膜トランジスタが形成されている主面と、前記第2基板の前記表示素子が形成された主面とが貼り合わされている表示装置であって、以下のように構成される。
尚、本明細書において、下部電極は、第2基板に接して又は第2基板上に存在する他の導電性パターンの中で最も第2基板の近くに形成される電極をいい、素子の向きによっては必ずしも下に位置するものには限られない。
また、上、下という表現は、基板に近い側又は場所を下といい、基板から離れた側又は場所を上という。
Hereinafter, an active matrix display device according to an embodiment of the present invention will be described with reference to the drawings.
Embodiment 1. FIG.
FIG. 1 is a cross-sectional view schematically showing a configuration of an active matrix display device according to Embodiment 1 of the present invention.
The active matrix display device according to the first embodiment of the present invention includes a first substrate 1, a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a semiconductor film, on one main surface of the first substrate. A thin film transistor formed on the first substrate; a second substrate 8; a display element having an anode electrode (lower electrode) 9 and a cathode electrode formed on one main surface of the second substrate; And the second substrate is a display device in which a main surface of the first substrate on which the thin film transistor is formed and a main surface of the second substrate on which the display element is formed are bonded together, It is configured as follows.
In this specification, the lower electrode is an electrode formed in contact with the second substrate or closest to the second substrate among other conductive patterns existing on the second substrate. Some of them are not limited to those located below.
In addition, the expression “upper” or “lower” refers to a side or a location close to the substrate as “lower”, and a side or location away from the substrate as “up”.

第1基板1には、図1に示すように、一方の主面上にゲート電極2を介してゲート絶縁膜3が形成され、そのゲート絶縁膜3の上にソース電極4とドレイン電極5がゲート電極2の上で所定の間隔を隔てて形成され、その間隔を埋めるように半導体層6がソース電極4とドレイン電極5にまたがって形成される。以上のようにして、第1基板1上に薄膜トランジスタが形成されて、その薄膜トランジスタを覆うように保護膜7が形成される。   As shown in FIG. 1, a gate insulating film 3 is formed on one main surface of the first substrate 1 via a gate electrode 2, and a source electrode 4 and a drain electrode 5 are formed on the gate insulating film 3. The semiconductor layer 6 is formed over the source electrode 4 and the drain electrode 5 so as to be filled with a predetermined interval on the gate electrode 2 and to fill the interval. As described above, the thin film transistor is formed on the first substrate 1, and the protective film 7 is formed so as to cover the thin film transistor.

そして、実施形態1では、ドレイン電極5の上に保護膜7を貫通するコンタクトホール14が形成される。コンタクトホール14の底面にはドレイン電極5の表面が露出される。
ここでコンタクトホールとは、一般的に基板や電極とその上層にある配線層を接続するため、絶縁膜に開けられた穴である。
本実施の形態の場合は、コンタクトホール内に導電性インク又は導電性ペーストとコンタクトスペーサー12を埋め込み、該導電性インク又は導電性ペーストを乾燥もしくは焼結することで接合部材20を形成し、これによって前記ドレイン電極5と第2基板のアノード電極とのコンタクトをとる。
In the first embodiment, a contact hole 14 that penetrates the protective film 7 is formed on the drain electrode 5. The surface of the drain electrode 5 is exposed at the bottom surface of the contact hole 14.
Here, the contact hole is a hole formed in an insulating film in order to connect a substrate or an electrode to an upper wiring layer.
In the case of the present embodiment, a conductive ink or conductive paste and a contact spacer 12 are embedded in the contact hole, and the conductive ink or conductive paste is dried or sintered to form the joining member 20. To make contact between the drain electrode 5 and the anode electrode of the second substrate.

また、第2基板8には、図1に示すように、一方の主面上にアノード電極9が形成され、そのアノード電極9の上に各発光部を仕切る電極セパレータ11が形成され、その電極セパレータ11によって仕切られた各領域に発光部10が形成される。発光部10は、少なくとも発光層と陰極とを含む。発光部10は、さらに、正孔注入層、正孔輸送層、電子輸送層、電子注入層等を含んでいてもよい。アノード電極9と発光部10とをあわせて発光素子とよぶ。発光素子は表示素子の一態様である。   Further, as shown in FIG. 1, the second substrate 8 has an anode electrode 9 formed on one main surface, and an electrode separator 11 for partitioning each light emitting portion formed on the anode electrode 9. The light emitting unit 10 is formed in each region partitioned by the separator 11. The light emitting unit 10 includes at least a light emitting layer and a cathode. The light emitting unit 10 may further include a hole injection layer, a hole transport layer, an electron transport layer, an electron injection layer, and the like. The anode electrode 9 and the light emitting unit 10 are collectively referred to as a light emitting element. A light-emitting element is one embodiment of a display element.

そして、隣接する発光部10を囲う電極セパレータ11間のアノード電極9上にコンタクトスペーサー12が形成される。このコンタクトスペーサー12は、例えば、柱形状の絶縁構造体の表面に金属膜が形成されてなり、薄膜トランジスタのドレイン電極5とアノード電極9とを電気的に接続しかつ第1基板1と第2基板8との間を所定の間隔に保持する。
本発明中で用いているコンタクトスペーサーとは、所定の高さで柱形状に凸加工された絶縁樹脂とその表面を覆う導電材料で形成されている。そのコンタクトスペーサーの根本には第2基板8の電極が露出されており、コンタクトスペーサーの表面を覆う導電材料を成膜するときに同時に第2基板8の電極とコンタクトスペーサー表面の導電層が接続される。
このコンタクトスペーサーは、好ましくは、図4Dの12のような長手方向に沿った断面が台形状の構造物とする。
また、絶縁構造体とは、絶縁樹脂を用いて形成した立体構造物を指す。構造物の形成方法は限定されず、例えば、無版印刷法、有版印刷法、インプリントリソグラフィ、ナノインプリントリソグラフィ、フォトリソグラフィ等を用いることができる。好ましくは、フォトリソグラフィによる構造物形成である。
Then, a contact spacer 12 is formed on the anode electrode 9 between the electrode separators 11 surrounding the adjacent light emitting units 10. For example, the contact spacer 12 is formed by forming a metal film on the surface of a columnar insulating structure, and electrically connects the drain electrode 5 and the anode electrode 9 of the thin film transistor, and the first substrate 1 and the second substrate. 8 is maintained at a predetermined interval.
The contact spacer used in the present invention is formed of an insulating resin convexly processed into a columnar shape at a predetermined height and a conductive material covering the surface. The electrode of the second substrate 8 is exposed at the root of the contact spacer, and the electrode of the second substrate 8 and the conductive layer on the surface of the contact spacer are simultaneously connected when forming a conductive material covering the surface of the contact spacer. The
The contact spacer is preferably a structure having a trapezoidal cross section along the longitudinal direction, such as 12 in FIG. 4D.
The insulating structure refers to a three-dimensional structure formed using an insulating resin. The method for forming the structure is not limited, and for example, a plateless printing method, a plate printing method, imprint lithography, nanoimprint lithography, photolithography and the like can be used. Preferably, the structure is formed by photolithography.

ドレイン電極5とアノード電極9との電気的な接続は、例えば、コンタクトスペーサー12の表面に形成された金属膜とアノード電極9とを電気的に導通させることにより実現される。このコンタクトスペーサー12の表面に形成された金属膜は、アノード電極9の表面に連続して形成されていてもよい。ここで、ドレイン電極5とコンタクトスペーサー12は接続部材20を介して接続される。コンタクトホール14の側面はさらにドレイン電極5に接続された導電膜で覆われていることが好ましいが、必ずしもこの限りではない。この接合部材20は、導電性インクもしくは導電性ペーストを乾燥もしくは焼結により固化して形成された材料からなり、この接合部材20を通すことにより、確実な導通が実現出来る。
ここで接合部材とは、別々に作成された基板や部品の電極同士を電気的、機械的に接合するための部材を指す。一般的には、異方性導電接着フィルム(ACF:Anisotropic Conductive Film)や異方性導電接着剤(ACA:anisotropic conductive adhesive)が接合部材として用いられているが、本発明では、異方性導電接着フィルムや異方性導電接着剤を用いることなく、接合部材の前駆体として例示した導電性インクや導電性ペーストを用いて形成することができる。最良の形態は、金属微粒子が分散された導電性インクを用いる事であり、金属微粒子が分散された導電性インクを用いれば接合部を金属結合することができるため、信頼性の高い接合を実現できる。
The electrical connection between the drain electrode 5 and the anode electrode 9 is realized, for example, by electrically connecting the metal film formed on the surface of the contact spacer 12 and the anode electrode 9. The metal film formed on the surface of the contact spacer 12 may be continuously formed on the surface of the anode electrode 9. Here, the drain electrode 5 and the contact spacer 12 are connected via the connection member 20. It is preferable that the side surface of the contact hole 14 is further covered with a conductive film connected to the drain electrode 5, but this is not necessarily the case. The joining member 20 is made of a material formed by solidifying conductive ink or conductive paste by drying or sintering. By passing the joining member 20, reliable conduction can be realized.
Here, the joining member refers to a member for electrically and mechanically joining the electrodes of substrates and components separately produced. In general, an anisotropic conductive adhesive (ACF) or an anisotropic conductive adhesive (ACA) is used as a joining member. In the present invention, anisotropic conductive adhesive (ACA) is used. Without using an adhesive film or an anisotropic conductive adhesive, it can be formed using the conductive ink or conductive paste exemplified as the precursor of the joining member. The best mode is to use conductive ink in which fine metal particles are dispersed, and if conductive ink in which fine metal particles are dispersed is used, the joint can be metal-bonded, resulting in highly reliable bonding. it can.

以上のように構成された第1基板1と第2基板8とは、コンタクトスペーサー12の先端部がコンタクトホール14内に挿入されて導電性の接合部材20によって固定される。   The first substrate 1 and the second substrate 8 configured as described above are fixed by the conductive bonding member 20 with the tip of the contact spacer 12 inserted into the contact hole 14.

以下、実施形態1のアクティブマトリクス型表示装置の製造方法について説明する。
図2は、実施形態1のアクティブマトリクス型表示装置の製造フローを示す工程図である。
実施形態1では、薄膜トランジスタを含む発光制御用アクティブマトリクス回路が形成された第1基板1がステップDS1〜DS6の工程を経て作製され、発光部10が形成された第2基板8がステップLS1〜LS5の工程を経て作製される。発光制御用アクティブマトリクス回路が形成された第1基板1と発光部10が形成された第2基板8とをステップBS1〜BS3の工程を経て貼り合わせることによりアクティブマトリクス型表示装置が製造される。
以下、各工程について詳細に説明する。
Hereinafter, a method for manufacturing the active matrix display device of Embodiment 1 will be described.
FIG. 2 is a process diagram illustrating a manufacturing flow of the active matrix display device according to the first embodiment.
In the first embodiment, the first substrate 1 on which the light emission controlling active matrix circuit including the thin film transistor is formed is manufactured through steps DS1 to DS6, and the second substrate 8 on which the light emitting unit 10 is formed is formed in steps LS1 to LS5. It is produced through the process. An active matrix display device is manufactured by bonding the first substrate 1 on which the active matrix circuit for light emission control is formed and the second substrate 8 on which the light emitting unit 10 is formed through steps BS1 to BS3.
Hereinafter, each step will be described in detail.

1.薄膜トランジスタの形成(発光制御回路の形成)
<ステップDS1>
ステップDS1は、第1基板1を洗浄する工程である(図3A)。
第1基板1は、樹脂、ガラス、金属、金属ホイルなど種々の材料からなる基板を選択でき、フレキシブルな樹脂基板でもよい。第2基板8が透光性を有していればよく、第1基板1は透明であっても不透明であってもよい。
また、洗浄は、適宜、基板の材質に合わせた一般的な方法で行うことができる。
また、第1基板1の上には、平坦化膜、接着膜、バリア膜、もしくは、これらの機能を複数有する膜が成膜されていてもよく、その膜は、無機膜でも有機膜でもよい。また、無機膜と有機膜を組み合わせた積層膜を成膜してもよく、第1基板の材質や該基板上に成膜する有機膜や無機膜が果たすべき機能に合わせて適宜選択できる。
さらに、無機膜は、ゾル−ゲルや前駆体を含む液から塗布法により形成してもよいし、原子層堆積(Atomic Layer Deposition:ALD)法を含むCVD法やスパッタリング法などのPVD法で形成してもよい。無機膜の材料としては、例えば、SiOx,SiNx,SiOxNy、Al等の酸化物や窒化物が挙げられる。
有機膜は、CVD法やPVD法で成膜することができ、高分子化合物などの塗布・焼成で形成してもよい。有機膜の材料については、目的に沿うものが選択されるが、パリレン、エポキシ樹脂、PS樹脂、PVP樹脂、PMMA樹脂などが挙げられる。
1. Thin film transistor formation (light emission control circuit formation)
<Step DS1>
Step DS1 is a process of cleaning the first substrate 1 (FIG. 3A).
The first substrate 1 can be a substrate made of various materials such as resin, glass, metal, metal foil, and may be a flexible resin substrate. The 2nd board | substrate 8 should just have translucency, and the 1st board | substrate 1 may be transparent or opaque.
Further, the cleaning can be appropriately performed by a general method according to the material of the substrate.
Further, a planarization film, an adhesive film, a barrier film, or a film having a plurality of these functions may be formed on the first substrate 1, and the film may be an inorganic film or an organic film. . In addition, a laminated film in which an inorganic film and an organic film are combined may be formed, and can be appropriately selected in accordance with the material of the first substrate and the function to be performed by the organic film or inorganic film formed on the substrate.
Furthermore, the inorganic film may be formed by a coating method from a liquid containing a sol-gel or a precursor, or by a PVD method such as a CVD method or a sputtering method including an atomic layer deposition (ALD) method. May be. Examples of the material for the inorganic film include oxides and nitrides such as SiOx, SiNx, SiOxNy, and Al 2 O 3 .
The organic film can be formed by a CVD method or a PVD method, and may be formed by coating and baking a polymer compound or the like. The material for the organic film is selected according to the purpose, and examples thereof include parylene, epoxy resin, PS resin, PVP resin, and PMMA resin.

<ステップDS2>
ステップDS2は、ゲート電極層2を含む金属層を形成する工程である(図3B)。
この金属層には、ゲート電極層2以外に、発光制御用アクティブマトリクス回路を構成する受動素子の電極や配線及び外部接続端子などが含まれる。
この工程では、例えば、スパッタリング法、真空蒸着法などのPVD法、導電性インクを第1基板1上に塗布する方法で第1基板1上に金属膜を一面に成膜した後、フォトリソグラフィ法により所定の形状にパターニングを実施する。
金属膜として選択される材料は、特に制限されるものではないが、Au、Ag、Cu、Mo、W、Ti、Al、Pd、Pt、Ta等の金属、これらの金属の合金、これらの金属の化合物が挙げられ、伝導性が高い材料が好ましい。
また、有版もしくは無版印刷法により、直接所定のパターンを形成してもよい。
この塗布もしくは印刷する材料としては、種々の導電性インクが使用できるが、電導性が高い材料を含むインク(液)が好ましく、例えば、ポリエチレンジオキシチオフェン(PEDOT)/ポリスチレンスルホン酸(PSS)などの、導電性高分子化合物を含むインク、無機材料のナノパーティクルを分散させたナノ−Au、ナノ−Ag、ナノ−Cu、ナノ−Pd、ナノ−Pt、ナノ−Ni、ナノ−ITO、ナノ−Al、ナノ−硫化銀、ナノ−酸化銀等の微粒子分散インク、銀塩などの金属化合物インクが挙げられる。ナノ−酸化銀を含む微粒子分散インクには、還元剤を混合して用いてもよい。
また、フォトリソグラフィ法や有版もしくは無版印刷法により、予め直接所定のパターンに活性層をパターニングした基板上へ、無電解めっき法や無電解めっきと電解めっき法の組合せにより所定の位置に金属膜を形成してもよい。
ゲート電極2の膜厚は、特に制限は無いが、好ましくは、50nm〜1μmであり、より好ましくは、50nm〜300nmである。
ここで有版印刷法とは、印刷版を用いる印刷法全般を指しており、例えば、フレキソ印刷(凸版)法、グラビア印刷(凹版)法、スクリーン印刷(孔版)法、オフセット(反転)印刷法、マイクロコンタクトプリント法、ナノインプリント法などがあげられる。無版印刷法とは、印刷版を用いない印刷法全般を指しており、例えば、インクジェットプリント法、ノズルコート法、スリットコート法等があげられる。
<Step DS2>
Step DS2 is a step of forming a metal layer including the gate electrode layer 2 (FIG. 3B).
In addition to the gate electrode layer 2, the metal layer includes electrodes, wirings, external connection terminals, and the like of passive elements constituting the active matrix circuit for light emission control.
In this step, for example, a metal film is formed on the first substrate 1 by a PVD method such as a sputtering method or a vacuum evaporation method, or a method in which a conductive ink is applied on the first substrate 1. Then, patterning is performed in a predetermined shape.
The material selected as the metal film is not particularly limited, but metals such as Au, Ag, Cu, Mo, W, Ti, Al, Pd, Pt, and Ta, alloys of these metals, and these metals A material having high conductivity is preferable.
Further, a predetermined pattern may be directly formed by a plated or non-plate printing method.
As the material to be applied or printed, various conductive inks can be used, but an ink (liquid) containing a highly conductive material is preferable, for example, polyethylene dioxythiophene (PEDOT) / polystyrene sulfonic acid (PSS), etc. Ink containing conductive polymer compound, nano-Au, nano-Ag, nano-Cu, nano-Pd, nano-Pt, nano-Ni, nano-ITO, nano-in which nanoparticles of inorganic material are dispersed Examples thereof include fine particle dispersion inks such as Al, nano-silver sulfide, and nano-silver oxide, and metal compound inks such as silver salts. In the fine particle dispersed ink containing nano-silver oxide, a reducing agent may be mixed and used.
In addition, a metal is placed in a predetermined position by electroless plating or a combination of electroless plating and electrolytic plating on a substrate in which an active layer is patterned directly in advance by a photolithography method, a plate or plateless printing method. A film may be formed.
The film thickness of the gate electrode 2 is not particularly limited, but is preferably 50 nm to 1 μm, and more preferably 50 nm to 300 nm.
Here, the plate printing method refers to all printing methods using a printing plate, for example, flexographic printing (letter printing) method, gravure printing (intaglio printing) method, screen printing (stencil printing) method, offset (reversal) printing method. , Micro contact printing method, nanoimprint method and the like. The plateless printing method refers to all printing methods that do not use a printing plate, and examples thereof include an inkjet printing method, a nozzle coating method, and a slit coating method.

<ステップDS3>
ステップDS3は、ゲート絶縁膜3を成膜する工程である(図3C)。
ゲート絶縁膜3は、高分子化合物材料を用いて有機絶縁膜を成膜することにより形成することが好ましく、高分子化合物材料としては、PS樹脂、PVP樹脂、PMMA樹脂、含フッ素樹脂、PI樹脂、PC樹脂、PVA樹脂やこれらの樹脂が含有する繰り返し単位を複数種類含む共重合体などが挙げられる。より好ましくは、耐溶剤性などのプロセス耐性や安定性に優れる、架橋性を有する共重合体である。この工程では、スピンコート法により成膜した後、フォトリソグラフィ法で所定のパターンを形成してもよいし、有版印刷もしくは無版印刷法により直接パターニングをしてもよい。
フォトリソグラフィ法で所定のパターンを形成する場合は、高分子化合物材料として感光性が付与された上記樹脂が含有する繰り返し単位を複数種類含む共重合体を用いることが好ましい。
ゲート絶縁膜3の膜厚は、特に制限は無いが、好ましくは、10nm〜1μmであり、より好ましくは、100nm〜600nmである。
ゲート絶縁膜3を塗布法又は印刷法により形成する場合に使用する溶媒は、第1基板1及び、第1基板1上に形成された平坦化膜、接着膜、バリア膜等に対してダメージを与えない、第1基板1及び前記膜に対する直交溶媒であることが好ましい。
<Step DS3>
Step DS3 is a step of forming the gate insulating film 3 (FIG. 3C).
The gate insulating film 3 is preferably formed by forming an organic insulating film using a polymer compound material. Examples of the polymer compound material include PS resin, PVP resin, PMMA resin, fluorine-containing resin, and PI resin. , PC resins, PVA resins, and copolymers containing a plurality of types of repeating units contained in these resins. More preferably, it is a copolymer having crosslinkability, which is excellent in process resistance such as solvent resistance and stability. In this step, after a film is formed by spin coating, a predetermined pattern may be formed by photolithography, or direct patterning may be performed by plate printing or non-plate printing.
When a predetermined pattern is formed by a photolithography method, it is preferable to use a copolymer containing a plurality of types of repeating units contained in the resin imparted with photosensitivity as the polymer compound material.
The thickness of the gate insulating film 3 is not particularly limited, but is preferably 10 nm to 1 μm, and more preferably 100 nm to 600 nm.
The solvent used when the gate insulating film 3 is formed by a coating method or a printing method damages the first substrate 1 and the planarizing film, adhesive film, barrier film, etc. formed on the first substrate 1. It is preferable that the orthogonal solvent for the first substrate 1 and the film is not given.

<ステップDS4>
ステップDS4は、ソース電極4、ドレイン電極5を含む金属層を形成する工程である(図3D)。この金属層にはソース電極4及びドレイン電極5以外に、例えば、発光制御用アクティブマトリクス回路を構成する受動素子の電極や配線などが含まれる。本発明において、第1電極は、ソース電極4又はドレイン電極5である。
金属膜の形成方法は、例えば有機絶縁膜からなるゲート絶縁膜3に対してダメージを与えない手法が好ましい。もしくは、ダメージ緩和層等、有機絶縁膜をプロセスダメージから保護する保護層を予め形成した後に金属層を形成してもよい。この保護層は、金属層が無い部分の有機絶縁膜上に残しておいてもよいし除去してもよい。
所定のパターンを形成する方法としては、例えば、スパッタリング法、真空蒸着法などのPVD法、導電性インクをゲート絶縁膜3上に塗布する方法でゲート絶縁膜3上に金属膜を一面に成膜した後、フォトリソグラフィ法によりパターニングすることにより所定の形状のパターンを形成する方法が挙げられる。金属膜の材料は、Au,Ag,Cu,Mo,W,Ti,Al,Pd,Pt,Ta等の金属、これらの金属を含む合金、これらの金属を含む化合物が挙げられるが、導電性が高い材料が好ましい。
また、有版もしくは無版印刷法により、直接所定のパターンを形成してもよい。
この塗布もしくは印刷する材料としては、種々の導電性インクが使用できるが、伝導性が高い材料を含むインクが好ましく、例えば、PEDOT/PSSなどの導電性高分子化合物を含むインク、無機材料のナノパーティクルを分散させたナノ−Au、ナノ−Ag、ナノ−Cu、ナノ−Pd、ナノ−Pt、ナノ−Ni、ナノ−ITO、ナノ−Al、ナノ−硫化銀、ナノ−酸化銀等の微粒子分散インク、銀塩などの金属化合物インクが挙げられる。ナノ−酸化銀を含む微粒子分散インクには、還元剤を混合して用いてもよい。
また、無電解めっき法又は無電解めっきと電解めっき法とを組合せた方法により所定の位置に金属膜を形成してもよい。
ソース電極4及びドレイン電極5の膜厚は、特に制限は無いが、好ましくは、50nm〜1μmであり、より好ましくは、100nm〜600nmである。
ソース電極4及びドレイン電極5を塗布法又は印刷法により形成する場合に使用する溶媒は、第1基板1、ゲート絶縁膜3に対してダメージを与えない、第1基板1及びゲート絶縁膜3に対する直交溶媒であることが好ましい。
<Step DS4>
Step DS4 is a step of forming a metal layer including the source electrode 4 and the drain electrode 5 (FIG. 3D). In addition to the source electrode 4 and the drain electrode 5, the metal layer includes, for example, electrodes and wirings of passive elements that constitute an active matrix circuit for light emission control. In the present invention, the first electrode is the source electrode 4 or the drain electrode 5.
As a method for forming the metal film, for example, a technique that does not damage the gate insulating film 3 made of an organic insulating film is preferable. Alternatively, the metal layer may be formed after previously forming a protective layer such as a damage mitigating layer for protecting the organic insulating film from process damage. This protective layer may be left on the organic insulating film where there is no metal layer, or may be removed.
As a method for forming the predetermined pattern, for example, a PVD method such as a sputtering method or a vacuum deposition method, or a method of applying a conductive ink on the gate insulating film 3, a metal film is formed on the gate insulating film 3. Then, a method of forming a pattern with a predetermined shape by patterning by a photolithography method is exemplified. Examples of the material for the metal film include metals such as Au, Ag, Cu, Mo, W, Ti, Al, Pd, Pt, and Ta, alloys containing these metals, and compounds containing these metals. High materials are preferred.
Further, a predetermined pattern may be directly formed by a plated or non-plate printing method.
As the material to be applied or printed, various conductive inks can be used, but an ink containing a material having high conductivity is preferable. For example, an ink containing a conductive polymer compound such as PEDOT / PSS, a nano-sized inorganic material, and the like. Fine particle dispersion of nano-Au, nano-Ag, nano-Cu, nano-Pd, nano-Pt, nano-Ni, nano-ITO, nano-Al, nano-silver sulfide, nano-silver oxide, etc. with dispersed particles Examples thereof include metal compound inks such as ink and silver salt. In the fine particle dispersed ink containing nano-silver oxide, a reducing agent may be mixed and used.
Further, the metal film may be formed at a predetermined position by an electroless plating method or a method in which electroless plating and an electrolytic plating method are combined.
The film thicknesses of the source electrode 4 and the drain electrode 5 are not particularly limited, but are preferably 50 nm to 1 μm, and more preferably 100 nm to 600 nm.
The solvent used when the source electrode 4 and the drain electrode 5 are formed by a coating method or a printing method does not damage the first substrate 1 and the gate insulating film 3, and does not damage the first substrate 1 and the gate insulating film 3. An orthogonal solvent is preferred.

<ステップDS5>
ステップDS5は、半導体層6を成膜する工程である(図3E)。
この工程でも、ステップDS4と同様、例えば、有機絶縁膜からなるゲート絶縁膜3に対してダメージを与えない成膜手法が好ましい。
例えば、メタルマスク等のマスクの上から真空蒸着法を用い、所望の領域のみに半導体層6を成膜してもよいし、ゲート絶縁膜、ソース電極及びドレイン電極上に一面に膜を形成した後、フォトリソグラフィ法により所定の形状にパターニングを実施してもよい。もしくは、所望の領域にテーパー形状の開口部を持ちセパレータとしても機能する樹脂膜を形成し、その後、一面に半導体層を真空蒸着法で成膜してもよい。ここで、テーパー形状の開口部とは、断面を見たときに下方(基板に近い側)ほど拡がっている開口部をいう。
さらには、有版もしくは無版印刷法により、直接所定のパターンを塗布法により形成してもよい。
印刷する材料は、無機半導体材料の分散インクや低分子化合物、高分子化合物などの有機半導体材料を含むインク等を用いることができるが、高分子有機半導体材料を含むインクが好ましい。また、塗布法により半導体膜を形成後、半導体膜のモルフォロジー制御や溶媒揮発のため、適宜、焼成処理を実施してもよい。半導体層6の膜厚は、半導体特性に影響が無ければ特に制限は無いが、好ましくは、15nm〜150nmであり、より好ましくは、15nm〜80nmである。
半導体層6を塗布法又は印刷法により形成する場合に使用する溶媒は、基板1、ゲート絶縁膜3、ソース電極4、及びドレイン電極5に対してダメージを与えない、基板1、ゲート絶縁膜3、ソース電極4及びドレイン電極5に対する直交溶媒であることが好ましい。
無機半導体材料の分散インクとしては、ZnO、IGZO、ZTO、ITO、IZOになどの酸化物半導体の分散インク、ゾル−ゲル液、Siなどの無機半導体材料のナノ粒子を含む液が挙げられる。
有機半導体材料としては、ペンタセン(Pentacene)や銅フタロシアニン等の蒸着により成膜しうる低分子化合物、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(6,13-bis(triisopropylsilylethynyl)pentacene(Tips-Pentacene))、13,6−N−スルフィニルアセトアミドペンタセン(13,6-N-sulfinylacetamidopentacene(NSFAAP))、6,13−ジヒドロ−6,13−メタノペンタセン−15−オン(6,13-Dihydro-6,13-methanopentacene-15-one(DMP))、ペンタセン−N−スルフィニル−n−ブチルカルバマート付加物(Pentacene-N-sulfinyl-n-butylcarbamate adduct)、ペンタセン−N−スルフィニル−tert−ブチルカルバマート(Pentacene-N-sulfinyl-tert-butylcarbamate)等のペンタセン前駆体、[1]ベンゾチエノ[3,2−b]ベンゾチオフェン([1]Benzothieno[3,2-b]benzothiophene(BTBT))、ポルフィリン、ベンゾポルフィリン、可溶性基としてアルキル基等を有するオリゴチオフェン等の低分子化合物又はオリゴマー、ポリ(3−ヘキシルチオフェン)(P3HT)等のポリチオフェン、フルオレンコポリマー(例えば、フルオレンジイル基とチオフェンジイル基とを有する共重合体)等の高分子化合物等が挙げられる。
<Step DS5>
Step DS5 is a process of forming the semiconductor layer 6 (FIG. 3E).
Also in this step, as in step DS4, for example, a film forming method that does not damage the gate insulating film 3 made of an organic insulating film is preferable.
For example, the semiconductor layer 6 may be formed only in a desired region using a vacuum vapor deposition method from above a mask such as a metal mask, or a film is formed over the gate insulating film, the source electrode, and the drain electrode. Thereafter, patterning may be performed into a predetermined shape by a photolithography method. Alternatively, a resin film having a tapered opening in a desired region and functioning also as a separator may be formed, and then a semiconductor layer may be formed on one surface by a vacuum evaporation method. Here, the tapered opening means an opening that expands downward (on the side closer to the substrate) when the cross section is viewed.
Furthermore, a predetermined pattern may be directly formed by a coating method by a plated or non-plate printing method.
As a material to be printed, a dispersion ink of an inorganic semiconductor material or an ink containing an organic semiconductor material such as a low molecular compound or a high molecular compound can be used, but an ink containing a high molecular organic semiconductor material is preferable. In addition, after the semiconductor film is formed by a coating method, a baking treatment may be appropriately performed in order to control the morphology of the semiconductor film or to volatilize the solvent. The thickness of the semiconductor layer 6 is not particularly limited as long as it does not affect the semiconductor characteristics, but is preferably 15 nm to 150 nm, and more preferably 15 nm to 80 nm.
The solvent used when the semiconductor layer 6 is formed by a coating method or a printing method does not damage the substrate 1, the gate insulating film 3, the source electrode 4, and the drain electrode 5. It is preferable that the solvent be orthogonal to the source electrode 4 and the drain electrode 5.
Examples of the dispersion ink of the inorganic semiconductor material include a dispersion ink of an oxide semiconductor such as ZnO, IGZO, ZTO, ITO, and IZO, a sol-gel liquid, and a liquid containing nanoparticles of an inorganic semiconductor material such as Si.
Examples of organic semiconductor materials include low molecular compounds that can be formed by vapor deposition of pentacene, copper phthalocyanine, and the like, 6,13-bis (triisopropylsilylethynyl) pentacene (6,13-bis (triisopropylsilylethynyl) pentacene (Tips- Pentacene)), 13,6-N-sulfinylacetamidopentacene (NSFAAP), 6,13-dihydro-6,13-methanopentacene-15-one (6,13-Dihydro-6) , 13-methanopentacene-15-one (DMP)), Pentacene-N-sulfinyl-n-butylcarbamate adduct, Pentacene-N-sulfinyl-tert-butylcarbamate adduct Pentacene precursors such as (Pentacene-N-sulfinyl-tert-butylcarbamate), [1] benzothieno [3,2-b] benzothiophene ([1] Benzothieno [3,2-b] benzothiophene (BTBT)), porphyrin, Benzo Luffyline, low molecular compounds or oligomers such as oligothiophene having an alkyl group as a soluble group, polythiophene such as poly (3-hexylthiophene) (P3HT), fluorene copolymer (for example, having a fluorenediyl group and a thiophene diyl group) Polymer compounds) and the like.

<ステップDS6>
ステップDS6は、保護膜7を成膜し、コンタクトホール14を形成する工程である(図3F)。
ここでは、半導体層6に対してダメージを与えない成膜手法が好ましい。
例えば、真空蒸着法、ALD法、スピンコート法などの塗布法を用いてゲート絶縁膜、ソース電極、ドレイン電極及び半導体層上に一面に保護膜7を形成した後、フォトリソグラフィ法により所定の形状にパターニングして、ドレイン電極5が露出するようにコンタクトホール14を形成する。
また、有版もしくは無版印刷法により、ドレイン電極5を露出させる領域を除いて直接所定のパターンを形成してもよい。
印刷する材料は、無機材料の分散インク、ゾル−ゲル材料、低分子化合物、高分子化合物になどの有機材料を含むインク等の種々の材料が選択できるが、高分子材料を含むインクが好ましい。
前記材料は、無機材料、有機SOG(スピンオングラス)材料の他に、低分子化合物としては、パリレンなどが挙げられる。高分子化合物としては、PS樹脂、PVP樹脂、PMMA樹脂、含フッ素樹脂、PI樹脂、PC樹脂、PVA樹脂、これらの樹脂が含有する繰り返し単位を複数種類含む共重合体などが挙げられる。好ましい高分子化合物は、耐溶剤性などのプロセス耐性や安定性に優れる、架橋性を有する共重合体である。フォトリソグラフィ法で所定のパターンを形成する場合は、感光性が付与された上記樹脂が含有する繰り返し単位を複数種類含む共重合体を用いることが好ましい。
保護膜7の膜厚は、特に制限は無いが、好ましくは、50nm〜5μmであり、より好ましくは、500nm〜1.5μmである。
コンタクトホールの側面には、第1電極(ドレイン電極)又は下部電極に接続された導電膜が形成されていることが好ましい。
保護膜7を塗布法又は印刷法により形成する場合に使用する溶媒は、第1基板1、ゲート絶縁膜3、ソース電極4、ドレイン電極5、及び半導体層6に対してダメージを与えない、第1基板1、ゲート絶縁膜3、ソース電極4、ドレイン電極5及び半導体層6に対する直交溶媒であることが好ましい。
<Step DS6>
Step DS6 is a process of forming the protective film 7 and forming the contact hole 14 (FIG. 3F).
Here, a film forming technique that does not damage the semiconductor layer 6 is preferable.
For example, after forming the protective film 7 over the gate insulating film, the source electrode, the drain electrode, and the semiconductor layer by using a coating method such as a vacuum deposition method, an ALD method, or a spin coating method, a predetermined shape is formed by a photolithography method. The contact hole 14 is formed so that the drain electrode 5 is exposed.
Alternatively, a predetermined pattern may be formed directly by a plated or non-plate printing method, excluding the region where the drain electrode 5 is exposed.
As a material to be printed, various materials such as an inorganic material dispersed ink, a sol-gel material, a low molecular compound, an ink including an organic material such as a high molecular compound can be selected, and an ink including a high molecular material is preferable.
Examples of the material include an inorganic material and an organic SOG (spin-on-glass) material, and examples of the low-molecular compound include parylene. Examples of the polymer compound include PS resin, PVP resin, PMMA resin, fluorine-containing resin, PI resin, PC resin, PVA resin, and a copolymer including a plurality of types of repeating units contained in these resins. A preferred polymer compound is a copolymer having crosslinkability, which is excellent in process resistance such as solvent resistance and stability. When a predetermined pattern is formed by photolithography, it is preferable to use a copolymer containing a plurality of types of repeating units contained in the resin imparted with photosensitivity.
Although there is no restriction | limiting in particular in the film thickness of the protective film 7, Preferably, they are 50 nm-5 micrometers, More preferably, they are 500 nm-1.5 micrometers.
A conductive film connected to the first electrode (drain electrode) or the lower electrode is preferably formed on the side surface of the contact hole.
The solvent used when forming the protective film 7 by a coating method or a printing method does not damage the first substrate 1, the gate insulating film 3, the source electrode 4, the drain electrode 5, and the semiconductor layer 6. It is preferably an orthogonal solvent for one substrate 1, gate insulating film 3, source electrode 4, drain electrode 5, and semiconductor layer 6.

2.第2基板8上への表示素子(発光素子)の形成
<ステップLS1>
ステップLS1は、第2基板8を洗浄する工程である(図4A)。
第2基板8としては、特に制限は無く、例えばガラスやフレキシブル樹脂基板等が適用可能であるが、高い水蒸気に対するバリア性、高いガスバリア性がある基板が望ましい。
また、洗浄は、適宜、基板の材質に合わせた一般的な方法で行うことができる。
また、第2基板8の上には、平坦化膜、接着膜、バリア膜、もしくは、これらの機能を複数有する膜が成膜されていてもよく、その膜は、無機膜でも有機膜でもよい。また、無機膜と有機膜を組み合わせた積層膜を成膜してもよく、第2基板の材質や該基板上に成膜する有機膜や無機膜が果たすべき機能に合わせて適宜選択できる。
さらに、無機膜は、ゾル−ゲルや前駆体を含む液から塗布法により形成してもよいし、ALD法を含むCVD法やスパッタリング法などのPVD法で形成してもよい。無機膜の材料としては、例えば、SiOx,SiNx,SiOxNy、Al等の酸化物や窒化物が挙げられる。
有機膜は、CVD法やPVD法で成膜することができ、高分子化合物を含むインクなどの塗布・焼成で形成してもよい。有機膜の材料については、目的に沿うものが選択されるが、例えば、パリレン、エポキシ樹脂、PS樹脂、PVP樹脂、PMMA樹脂などが挙げられる。
2. Formation of display element (light emitting element) on second substrate 8 <Step LS1>
Step LS1 is a process of cleaning the second substrate 8 (FIG. 4A).
There is no restriction | limiting in particular as the 2nd board | substrate 8, For example, a glass, a flexible resin board | substrate, etc. are applicable, However, The board | substrate with the high barrier property with respect to water vapor | steam and high gas barrier property is desirable.
Further, the cleaning can be appropriately performed by a general method according to the material of the substrate.
Further, a planarization film, an adhesive film, a barrier film, or a film having a plurality of these functions may be formed on the second substrate 8, and the film may be an inorganic film or an organic film. . In addition, a laminated film in which an inorganic film and an organic film are combined may be formed, and can be appropriately selected according to the material of the second substrate and the function to be performed by the organic film or the inorganic film formed on the substrate.
Furthermore, the inorganic film may be formed by a coating method from a liquid containing a sol-gel or a precursor, or may be formed by a PVD method such as a CVD method or a sputtering method including an ALD method. Examples of the material for the inorganic film include oxides and nitrides such as SiOx, SiNx, SiOxNy, and Al 2 O 3 .
The organic film can be formed by a CVD method or a PVD method, and may be formed by applying and baking an ink containing a polymer compound. The material for the organic film is selected according to the purpose, and examples thereof include parylene, epoxy resin, PS resin, PVP resin, and PMMA resin.

<ステップLS2>
ステップLS2は、アノード電極9を含む導電層を形成する工程である(図4B)。
ここでは、アノード電極9用の導電層として透明もしくは半透明導電層を形成するときの例で説明する。
この工程では、例えば、スパッタリング法や真空蒸着法などのPVD法で導電膜を第2基板8上に一面に成膜した後、フォトリソグラフィ法によりパターニングすることにより所定の形状のパターンを形成することができる。
導電膜は、例えば、ITO、IZO、ZTO、ZnO、IGZOなどの金属酸化物材料からなる導電膜を選択することができ、可視光透過率や伝導性が高い材料からなる導電膜が好ましい。
有版もしくは無版印刷法により、直接所定のパターンを形成してもよい。
印刷する透明導電材料としては、PEDOT/PSSなどの導電性高分子を含むインク、無機材料のナノパーティクルを分散させたナノ−ITO等の微粒子分散インクなどを用いることができる。さらにその他の透明導電性インクであっても特に制約無く使用できるが、可視光透過率や伝導性が高い材料を含むインクが好ましい。
アノード電極9には、ナノ−Au、ナノ−Ag、ナノ−Cu、ナノ−酸化銀等の微粒子分散インク、又は、銀塩などの金属化合物インクを、光を透過しうる膜厚になるよう基板上に印刷して形成したアノード電極、メッシュ構造にパターン印刷したアノード電極も用いることができる。また、これらの金属電極上に上記透明導電材料を積層したアノード電極やメッシュ構造の段差を平坦化する平坦化電極を組み合わせたアノード電極も使用することができる。ナノ−酸化銀を含む微粒子分散インクには、還元剤を混合して用いてもよい。
<Step LS2>
Step LS2 is a step of forming a conductive layer including the anode electrode 9 (FIG. 4B).
Here, an example in which a transparent or translucent conductive layer is formed as the conductive layer for the anode electrode 9 will be described.
In this step, for example, a conductive film is formed on the second substrate 8 by a PVD method such as a sputtering method or a vacuum evaporation method, and then a pattern having a predetermined shape is formed by patterning using a photolithography method. Can do.
As the conductive film, for example, a conductive film made of a metal oxide material such as ITO, IZO, ZTO, ZnO, or IGZO can be selected, and a conductive film made of a material having high visible light transmittance and high conductivity is preferable.
A predetermined pattern may be directly formed by a plated or non-plate printing method.
As the transparent conductive material to be printed, ink containing a conductive polymer such as PEDOT / PSS, fine particle dispersed ink such as nano-ITO in which nanoparticles of inorganic material are dispersed, and the like can be used. Further, other transparent conductive inks can be used without any particular limitation, but inks containing materials with high visible light transmittance and high conductivity are preferable.
For the anode electrode 9, a fine particle dispersion ink such as nano-Au, nano-Ag, nano-Cu, nano-silver oxide, or a metal compound ink such as silver salt is formed on a substrate so as to have a film thickness capable of transmitting light. It is also possible to use an anode electrode formed by printing on top, or an anode electrode patterned on a mesh structure. Further, an anode electrode obtained by laminating the transparent conductive material on these metal electrodes and an anode electrode combined with a flattening electrode for flattening the steps of the mesh structure can be used. In the fine particle dispersed ink containing nano-silver oxide, a reducing agent may be mixed and used.

<ステップLS3>
ステップLS3は、アノード電極9の上に電極セパレータ11を形成する工程である(図4C)。
電極セパレータ11を構成する構造材料としては、例えば、ZPN2464(ZEON社製)等、パターニングした断面を逆テーパー形状に加工することが可能な材料であって電気絶縁性が高い材料を使用することができる。ZPN2464の様に光パターニングが可能な材料であって電極や有機発光層に悪影響を与えるガスを硬化後に放出しない材料であることが好ましい。電極セパレータ11には、撥水処理を施してもよい。電極セパレータ11の厚さは、特に限定されるものではないが、例えば、0.5μm以上4.0μm以下が望ましい。
逆テーパー形状の電極セパレータ11を形成する前に、適宜、その下に下地層を形成してもよい。下地層は、SiOx、SiOxNy、SiNx等の無機材料や電気絶縁性が高い無機又は有機の材料を用いることができるが、無機材料の方が電気絶縁性が高く下地層の高さを低くできるので好ましい。この下地層の厚さは電気絶縁性が保たれれば特に制限は無いが、例えば、10nm以上500nm以下に設定される。
<Step LS3>
Step LS3 is a step of forming the electrode separator 11 on the anode electrode 9 (FIG. 4C).
As a structural material constituting the electrode separator 11, for example, a material that can process a patterned cross section into a reverse taper shape, such as ZPN2464 (manufactured by ZEON), and has a high electrical insulation property may be used. it can. A material that can be subjected to photo-patterning, such as ZPN2464, and preferably does not release a gas that adversely affects the electrode or the organic light emitting layer after curing. The electrode separator 11 may be subjected to water repellent treatment. Although the thickness of the electrode separator 11 is not specifically limited, For example, 0.5 micrometers or more and 4.0 micrometers or less are desirable.
Before forming the reverse-tapered electrode separator 11, a base layer may be appropriately formed thereunder. The underlayer can be made of an inorganic material such as SiOx, SiOxNy, or SiNx, or an inorganic or organic material having high electrical insulation, but the inorganic material has higher electrical insulation and can lower the height of the underlayer. preferable. The thickness of the underlayer is not particularly limited as long as electrical insulation is maintained, but is set to, for example, 10 nm or more and 500 nm or less.

<ステップLS4>
ステップLS4は、アノード電極9の上にコンタクトスペーサー12を形成する工程である(図4D)。
このコンタクトスペーサー12の絶縁構造体を構成する構造材としては、例えば、順テーパー形状への加工が可能な材料であって電気絶縁性が高く厚膜化が可能な材料を使用することができる。光パターニングが可能な材料であって電極や有機発光層に悪影響を与えるガスを硬化後に放出しない材料が好ましい。具体的には、東レ製のフォトニース(感光性ポリイミド)が用いられる。コンタクトスペーサー12の高さは、電極セパレータ11の厚さと基板1のドレイン電極5上に設けられたコンタクトホール14の深さとの和よりも長ければよく、好ましくは、電極セパレータ11の厚さとコンタクトホール14の深さとの和よりも1.5倍以上、より好ましくは、2倍以上長く設定される。
絶縁構造体の形状は、柱形状であることが好ましい。また、この絶縁構造体の表面には、アノード電極9とドレイン電極5とを導通させる導電膜が形成される。
この導電膜は、発光部10に含まれるカソード電極(陰極)を蒸着する工程で同時に形成される。この時、電極セパレータ11により発光部10のカソード電極とアノード電極9との絶縁性が保たれる。
<Step LS4>
Step LS4 is a step of forming the contact spacer 12 on the anode electrode 9 (FIG. 4D).
As the structural material constituting the insulating structure of the contact spacer 12, for example, a material that can be processed into a forward tapered shape and that has high electrical insulation and can be made thick can be used. A material that can be photo-patterned and does not release a gas that adversely affects the electrode or the organic light emitting layer after curing is preferable. Specifically, Toray's photo nice (photosensitive polyimide) is used. The height of the contact spacer 12 may be longer than the sum of the thickness of the electrode separator 11 and the depth of the contact hole 14 provided on the drain electrode 5 of the substrate 1, and preferably the thickness of the electrode separator 11 and the contact hole It is set to be 1.5 times or more, more preferably 2 times or more longer than the sum of 14 depths.
The shape of the insulating structure is preferably a column shape. In addition, a conductive film is formed on the surface of the insulating structure to connect the anode electrode 9 and the drain electrode 5.
This conductive film is simultaneously formed in the step of depositing the cathode electrode (cathode) included in the light emitting unit 10. At this time, the insulation between the cathode electrode and the anode electrode 9 of the light emitting unit 10 is maintained by the electrode separator 11.

<ステップLS5>
ステップLS5は、電極セパレータ11で仕切られた領域のアノード電極9上に発光部10を設け、有機EL素子を形成する工程である(図4E)。
有機EL素子は、例えば、アノード電極9上に発光層を介してカソード電極を形成することにより構成されるが、アノード電極9もしくはカソード電極と発光層の間には種々の機能層を形成することもある。
具体的な素子構造については後述する。
<Step LS5>
Step LS5 is a step of forming the organic EL element by providing the light emitting unit 10 on the anode electrode 9 in the region partitioned by the electrode separator 11 (FIG. 4E).
The organic EL element is configured, for example, by forming a cathode electrode on the anode electrode 9 via a light emitting layer, and various functional layers are formed between the anode electrode 9 or the cathode electrode and the light emitting layer. There is also.
A specific element structure will be described later.

3.貼り合わせ工程
<ステップBS1>
ステップBS1は、コンタクトスペーサー12の先端にナノパーティクルAgやAgペースト等の導電性インク若しくは導電性ペーストを転写印刷する工程である(図5A)。
ここでは、ナノパーティクルAgインクもしくはAgペーストからなる接合部材前駆体層20aが塗布された転写印刷版30を準備して、その接合部材前駆体層20aに第2基板8のコンタクトスペーサー12の先端部を押し当てて先端部に接合部材前駆体層20bを塗布する(転写印刷)。
また、本発明は、転写印刷法に限定されるものではなく、第1基板1のコンタクトホール14に直接、インクジェット法やドロップキャスト法により例えばナノパーティクルAgインクを塗布してもよい。
その他の塗布方法としては、マイクロコンタクトプリント法、スクリーン印刷法、凸版印刷法などの有版印刷手法が適用でき、これらの方法によって、導電性インクもしくは導電性ペーストなどの接合部材前駆体をコンタクトホール14内に充填する。
導電性インクは、液体媒体と、該液体媒体中に分散された無機ナノ粒子とを含有していることが好ましい。無機ナノ粒子は、Au、Ag、Cu、Pd、Pt、Ni、ITO、Al、硫化銀及び酸化銀からなる群から選択された少なくとも1つを含むことが好ましい。
導電性ペーストは、PbSn合金、SnAg合金、Agからなる群から選択された少なくとも1つの材料を含んでいてもよく、ポリマーを含んでいてもよい。
3. Bonding process <Step BS1>
Step BS1 is a step of transferring and printing conductive ink such as nanoparticle Ag or Ag paste or conductive paste on the tip of the contact spacer 12 (FIG. 5A).
Here, a transfer printing plate 30 coated with a joining member precursor layer 20a made of nanoparticle Ag ink or Ag paste is prepared, and the tip of the contact spacer 12 of the second substrate 8 is formed on the joining member precursor layer 20a. Is pressed to apply the joining member precursor layer 20b to the tip (transfer printing).
In addition, the present invention is not limited to the transfer printing method, and nanoparticle Ag ink, for example, may be applied directly to the contact hole 14 of the first substrate 1 by an ink jet method or a drop cast method.
As other coating methods, plate printing methods such as a micro contact printing method, a screen printing method, and a relief printing method can be applied. By these methods, a joining member precursor such as a conductive ink or a conductive paste is contact hole. 14 is filled.
The conductive ink preferably contains a liquid medium and inorganic nanoparticles dispersed in the liquid medium. The inorganic nanoparticles preferably include at least one selected from the group consisting of Au, Ag, Cu, Pd, Pt, Ni, ITO, Al, silver sulfide, and silver oxide.
The conductive paste may include at least one material selected from the group consisting of a PbSn alloy, a SnAg alloy, and Ag, and may include a polymer.

<ステップBS2>
ステップBS2は、基板同士を貼り合わせる工程である(図5B)。
ここでは、アライメント可能な貼り合わせ装置を用いて、コンタクトスペーサー12の先端部がコンタクトホール14に対向するように第1基板1と第2基板8とを位置合わせしてコンタクトスペーサー12の先端部をコンタクトホール14内に挿入し、接合部材前駆体20bを固化する。アライメント精度は、±5μm以下であることが望ましい。
以上のようにして第1基板1と第2基板8とが貼り合わされ、第1電極と下部電極9とが電気的に接続される。
接合部材前駆体20bの固化方法は、選択される接合部材前駆体の種類に応じて適宜選択され、例えば、乾燥もしくは焼結により固化されるが、加熱を伴う場合には加熱温度は150℃以下であることが好ましい。
本実施例の場合の焼結とは、例えば、分散剤を含有する銀ナノ粒子を接合部材前駆体として用いる場合であって分散剤の脱離温度もしくは分解温度が常温以上の場合、脱離温度もしくは分解温度よりも高い温度にて焼成し、分散剤を脱離もしくは分解させて銀ナノ粒子同士を直接接触させ、固化させることを指す。ナノ粒子の表面は非常に活性なため、銀ナノ粒子同士が直接触れることで溶融し、凝集して金属膜となり固化する。
乾燥とは、例えば、接着性導電ペーストを接合部材前駆体として用いる場合、接着性導電ペースト中の分散溶媒を蒸発させることで導電フィラーとして入っている銀粒子同士を接触させ、固化させることを指す。もしくは、分散剤を含有する銀ナノ粒子を接合部材前駆体として用いる場合であって常温で分散剤が脱離もしくは分解しうる場合、時間をかけて分散溶媒を蒸発させ、分散剤を脱離もしくは分解させることで銀ナノ粒子が溶融し、凝集して金属膜になり固化させることを指す。
<Step BS2>
Step BS2 is a process of bonding the substrates together (FIG. 5B).
Here, the first substrate 1 and the second substrate 8 are aligned using the alignable bonding apparatus so that the tip of the contact spacer 12 faces the contact hole 14, and the tip of the contact spacer 12 is moved. It inserts in the contact hole 14, and solidifies the joining member precursor 20b. The alignment accuracy is desirably ± 5 μm or less.
As described above, the first substrate 1 and the second substrate 8 are bonded together, and the first electrode and the lower electrode 9 are electrically connected.
The solidification method of the joining member precursor 20b is appropriately selected according to the kind of the joining member precursor selected, and is solidified by drying or sintering, for example. When heating is involved, the heating temperature is 150 ° C. or less. It is preferable that
Sintering in the case of this example is, for example, a case where silver nanoparticles containing a dispersant are used as a joining member precursor, and when the desorption temperature or decomposition temperature of the dispersant is equal to or higher than room temperature, the desorption temperature Alternatively, it means firing at a temperature higher than the decomposition temperature, desorbing or decomposing the dispersant, bringing silver nanoparticles directly into contact with each other, and solidifying. Since the surfaces of the nanoparticles are very active, the silver nanoparticles are melted by direct contact with each other and aggregate to form a metal film and solidify.
For example, when using an adhesive conductive paste as a bonding member precursor, drying refers to bringing silver particles contained as a conductive filler into contact with each other and solidifying them by evaporating the dispersion solvent in the adhesive conductive paste. . Alternatively, when silver nanoparticles containing a dispersant are used as a joining member precursor and the dispersant can be desorbed or decomposed at room temperature, the dispersion solvent is evaporated over time, and the dispersant is desorbed or By decomposing, it means that the silver nanoparticles melt and aggregate to form a metal film and solidify.

<ステップBS3>
ステップBS3は、シーラント層13を形成して封止する工程である。
シーラント層13は、基板内部全体に充填されてもよいし、貼り合わせた基板の内、外形の小さい方の基板の外周部のみに塗布されていてもよい。基板がフレキシブル樹脂基板の場合は、基板の全面に充填硬化されて封止されることが望ましい。シーラント層の材質には特に制限は無いが、TFT基板や有機EL層に影響を与えない材料が好ましく、例えば、エポキシ樹脂系の封止材などが用いられる。
<Step BS3>
Step BS3 is a process of forming and sealing the sealant layer 13.
The sealant layer 13 may be filled in the entire inside of the substrate, or may be applied only to the outer peripheral portion of the substrate having the smaller outer shape among the bonded substrates. When the substrate is a flexible resin substrate, it is desirable that the entire surface of the substrate is filled and cured and sealed. The material of the sealant layer is not particularly limited, but a material that does not affect the TFT substrate or the organic EL layer is preferable. For example, an epoxy resin-based sealing material is used.

以上のようにして、コンタクトスペーサー12の先端部がコンタクトホール14で固定された本実施形態1のアクティブマトリクス型表示装置が製造される。   As described above, the active matrix display device of Embodiment 1 in which the tip of the contact spacer 12 is fixed by the contact hole 14 is manufactured.

次に、本実施形態1のアクティブマトリクス型表示装置における発光素子について説明する。
まず、発光素子の代表例として、有機EL素子を挙げることができる。
Next, a light emitting element in the active matrix display device of Embodiment 1 will be described.
First, an organic EL element can be given as a typical example of a light emitting element.

<有機EL素子>
有機EL素子は、陽極(アノード電極)、陰極(カソード電極)、及びこれらの間に設けられた発光層を基本構成として備えるが、有機EL素子の具体的な構成としては、例えば、以下のa)〜d)の構成が挙げられる。
a)陽極/発光層/陰極
b)陽極/正孔輸送層/発光層/陰極
c)陽極/発光層/電子輸送層/陰極
d)陽極/正孔輸送層/発光層/電子輸送層/陰極
(ここで、/は各層が隣接して積層されていることを示す。以下、同様である。)
<Organic EL device>
The organic EL element includes an anode (anode electrode), a cathode (cathode electrode), and a light emitting layer provided therebetween as a basic configuration. Specific examples of the organic EL element include the following a ) To d).
a) Anode / light emitting layer / cathode b) Anode / hole transport layer / light emitting layer / cathode c) Anode / light emitting layer / electron transport layer / cathode d) Anode / hole transport layer / light emitting layer / electron transport layer / cathode (Here, / indicates that each layer is laminated adjacently. The same applies hereinafter.)

なお、発光層とは、発光する機能を有する層であり、正孔輸送層とは、正孔を輸送する機能を有する層であり、電子輸送層とは、電子を輸送する機能を有する層である。正孔輸送層と電子輸送層を総称して電荷輸送層と呼ぶ。また、発光層に隣接した正孔輸送層をインターレイヤー層と呼ぶ場合もある。   Note that the light emitting layer is a layer having a function of emitting light, the hole transporting layer is a layer having a function of transporting holes, and the electron transporting layer is a layer having a function of transporting electrons. is there. The hole transport layer and the electron transport layer are collectively referred to as a charge transport layer. In addition, the hole transport layer adjacent to the light emitting layer may be referred to as an interlayer layer.

陽極の材料及び作製方法としては、前述のアノード電極9の材料及び作製方法が挙げられる。陽極の膜厚は、光の透過性と電気伝導度とを考慮して、適宜選択することができるが、通常、10nm〜10μmであり、好ましくは20nm〜1μmであり、更に好ましくは50nm〜500nmである。   Examples of the material and manufacturing method of the anode include the material and manufacturing method of the anode electrode 9 described above. The thickness of the anode can be appropriately selected in consideration of light transmittance and electric conductivity, but is usually 10 nm to 10 μm, preferably 20 nm to 1 μm, more preferably 50 nm to 500 nm. It is.

陰極の材料としては、仕事関数の小さい材料が好ましく、リチウム、ナトリウム、カリウム、ルビジウム、セシウム、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム、アルミニウム、スカンジウム、バナジウム、亜鉛、イットリウム、インジウム、セリウム、サマリウム、ユーロピウム、テルビウム、イッテルビウム等の金属、及びそれらのうち2種以上の合金、或いはそれらのうち1種以上と、金、銀、白金、銅、マンガン、チタン、コバルト、ニッケル、タングステン、錫のうち1種以上との合金、グラファイト又はグラファイト層間化合物等が用いられる。   As a material for the cathode, a material having a small work function is preferable, lithium, sodium, potassium, rubidium, cesium, beryllium, magnesium, calcium, strontium, barium, aluminum, scandium, vanadium, zinc, yttrium, indium, cerium, samarium, Metals such as europium, terbium, ytterbium, and two or more of them, or one or more of them, and one of gold, silver, platinum, copper, manganese, titanium, cobalt, nickel, tungsten, tin An alloy with a seed or more, graphite, a graphite intercalation compound, or the like is used.

陰極の作製方法としては、真空蒸着法、スパッタリング法、また金属薄膜を熱圧着するラミネート法等が用いられる。   As a method for producing the cathode, a vacuum deposition method, a sputtering method, a laminating method in which a metal thin film is thermocompression bonded, or the like is used.

陰極の膜厚は、電気伝導度や耐久性を考慮して、適宜選択することができるが、通常、10nm〜10μmであり、好ましくは20nm〜1μmであり、更に好ましくは50nm〜500nmである。   The thickness of the cathode can be appropriately selected in consideration of electric conductivity and durability, but is usually 10 nm to 10 μm, preferably 20 nm to 1 μm, and more preferably 50 nm to 500 nm.

発光層に含まれる発光材料としては、ジスチリルアリーレン誘導体、オキサジアゾール誘導体、キナクリドン誘導体、クマリン誘導体、チオフェン環を含む化合物、及びそれらの化合物の重合体、ポリビニルカルバゾール誘導体、ポリパラフェニレン誘導体、ポリフルオレン誘導体、ポリパラフェニレンビニレン誘導体などが挙げられる。   The light-emitting material contained in the light-emitting layer includes distyrylarylene derivatives, oxadiazole derivatives, quinacridone derivatives, coumarin derivatives, compounds containing thiophene rings, polymers of these compounds, polyvinylcarbazole derivatives, polyparaphenylene derivatives, poly Examples include fluorene derivatives and polyparaphenylene vinylene derivatives.

正孔輸送層に含まれる正孔輸送材料としては、ポリビニルカルバゾール及びその誘導体、ポリシラン及びその誘導体、側鎖又は主鎖に芳香族アミンを有するポリシロキサン誘導体、ピラゾリン誘導体、アリールアミン誘導体、スチルベン誘導体、トリフェニルジアミン誘導体、ポリアニリン及びその誘導体、ポリチオフェン及びその誘導体、ポリピロール及びその誘導体、ポリ(p−フェニレンビニレン)及びその誘導体、ポリ(2,5−チエニレンビニレン)及びその誘導体等が挙げられる。   As the hole transport material contained in the hole transport layer, polyvinylcarbazole and derivatives thereof, polysilane and derivatives thereof, polysiloxane derivatives having aromatic amines in the side chain or main chain, pyrazoline derivatives, arylamine derivatives, stilbene derivatives, Examples thereof include triphenyldiamine derivatives, polyaniline and derivatives thereof, polythiophene and derivatives thereof, polypyrrole and derivatives thereof, poly (p-phenylene vinylene) and derivatives thereof, poly (2,5-thienylene vinylene) and derivatives thereof, and the like.

電子輸送層に含まれる電子輸送材料としては、オキサジアゾール誘導体、アントラキノジメタン及びその誘導体、ベンゾキノン及びその誘導体、ナフトキノン及びその誘導体、アントラキノン及びその誘導体、テトラシアノアントラキノジメタン及びその誘導体、フルオレノン誘導体、ジフェニルジシアノエチレン及びその誘導体、ジフェノキノン誘導体、8−ヒドロキシキノリン及びその誘導体の金属錯体、ポリキノリン及びその誘導体、ポリキノキサリン及びその誘導体、ポリフルオレン及びその誘導体等が挙げられる。   As the electron transport material contained in the electron transport layer, oxadiazole derivatives, anthraquinodimethane and its derivatives, benzoquinone and its derivatives, naphthoquinone and its derivatives, anthraquinone and its derivatives, tetracyanoanthraquinodimethane and its derivatives, Examples include fluorenone derivatives, diphenyldicyanoethylene and derivatives thereof, diphenoquinone derivatives, metal complexes of 8-hydroxyquinoline and derivatives thereof, polyquinoline and derivatives thereof, polyquinoxaline and derivatives thereof, polyfluorene and derivatives thereof, and the like.

発光層、正孔輸送層、電子輸送層の積層・成膜は、溶液から行うことができる。溶液からの積層・成膜には、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイアーバーコート法、ディップコート法、スリットコート法、キャピラリーコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェットプリント法、ノズルコート法等の塗布法を用いることができる。また、電子輸送材料が低分子化合物である場合、真空蒸着法で成膜することもできる。   The light emitting layer, the hole transport layer, and the electron transport layer can be stacked and formed from a solution. For lamination and film formation from solution, spin coating method, casting method, micro gravure coating method, gravure coating method, bar coating method, roll coating method, wire bar coating method, dip coating method, slit coating method, capillary coating method Application methods such as spray coating, screen printing, flexographic printing, offset printing, inkjet printing, and nozzle coating can be used. In addition, when the electron transport material is a low molecular compound, the film can be formed by a vacuum deposition method.

発光層の膜厚は、駆動電圧と発光効率が適度な値となるように選択すればよいが、通常、1nm〜1μmであり、好ましくは2nm〜500nmであり、更に好ましくは5nm〜200nmである。   The film thickness of the light emitting layer may be selected so that the driving voltage and the light emission efficiency are moderate values, but is usually 1 nm to 1 μm, preferably 2 nm to 500 nm, more preferably 5 nm to 200 nm. .

正孔輸送層の膜厚は、駆動電圧と発光効率が適度な値となるように選択すればよいが、少なくともピンホールが発生しないような厚さが必要であり、あまり厚いと素子の駆動電圧が高くなり好ましくない。従って、正孔輸送層の膜厚は、通常、1nm〜1μmであり、好ましくは2nm〜500nmであり、更に好ましくは5nm〜200nmである。   The film thickness of the hole transport layer may be selected so that the drive voltage and the light emission efficiency are appropriate values, but at least a thickness that does not cause pinholes is required. Is undesirably high. Therefore, the thickness of the hole transport layer is usually 1 nm to 1 μm, preferably 2 nm to 500 nm, and more preferably 5 nm to 200 nm.

電子輸送層の膜厚は、駆動電圧と発光効率が適度な値となるように選択すればよいが、少なくともピンホールが発生しないような厚さが必要であり、あまり厚いと素子の駆動電圧が高くなり好ましくない。従って、電子輸送層の膜厚は、通常、1nm〜1μmであり、好ましくは2nm〜500nmであり、更に好ましくは5nm〜200nmである。   The film thickness of the electron transport layer may be selected so that the drive voltage and the light emission efficiency have appropriate values, but at least a thickness that does not cause pinholes is necessary. It becomes high and is not preferable. Therefore, the film thickness of the electron transport layer is usually 1 nm to 1 μm, preferably 2 nm to 500 nm, and more preferably 5 nm to 200 nm.

また、電極に隣接して設けた電荷輸送層のうち、電極からの電荷注入効率を改善する機能を有し、素子の駆動電圧を下げる効果を有するものは、特に電荷注入層(正孔注入層、電子注入層)と呼ぶことがある。更に、電極との密着性向上や電極からの電荷注入の改善のために、電極に隣接して前記の電荷注入層又は絶縁層を設けてもよく、界面の密着性向上や混合の防止等のために電荷輸送層や発光層の界面に薄いバッファー層を挿入してもよい。なお、積層する層の順番や数、及び各層の厚さについては、発光効率や素子寿命を勘案して適宜選択すればよい。   Further, among the charge transport layers provided adjacent to the electrodes, those having a function of improving the charge injection efficiency from the electrodes and having the effect of lowering the driving voltage of the element are particularly charge injection layers (hole injection layers). , Sometimes referred to as an electron injection layer). Further, in order to improve the adhesion with the electrode and the charge injection from the electrode, the charge injection layer or the insulating layer may be provided adjacent to the electrode. Therefore, a thin buffer layer may be inserted at the interface between the charge transport layer and the light emitting layer. Note that the order and number of layers to be stacked, and the thickness of each layer may be appropriately selected in consideration of light emission efficiency and element lifetime.

電荷注入層を設けた発光素子としては、以下のe)〜p)の構造を有するものが挙げられる。
e)陽極/電荷注入層/発光層/陰極
f)陽極/発光層/電荷注入層/陰極
g)陽極/電荷注入層/発光層/電荷注入層/陰極
h)陽極/電荷注入層/正孔輸送層/発光層/陰極
i)陽極/正孔輸送層/発光層/電荷注入層/陰極
j)陽極/電荷注入層/正孔輸送層/発光層/電荷注入層/陰極
k)陽極/電荷注入層/発光層/電荷輸送層/陰極
l)陽極/発光層/電子輸送層/電荷注入層/陰極
m)陽極/電荷注入層/発光層/電子輸送層/電荷注入層/陰極
n)陽極/電荷注入層/正孔輸送層/発光層/電荷輸送層/陰極
o)陽極/正孔輸送層/発光層/電子輸送層/電荷注入層/陰極
p)陽極/電荷注入層/正孔輸送層/発光層/電子輸送層/電荷注入層/陰極
Examples of the light emitting element provided with the charge injection layer include those having the following structures e) to p).
e) Anode / charge injection layer / light emitting layer / cathode f) Anode / light emitting layer / charge injection layer / cathode g) Anode / charge injection layer / light emitting layer / charge injection layer / cathode h) Anode / charge injection layer / hole Transport layer / light emitting layer / cathode i) anode / hole transport layer / light emitting layer / charge injection layer / cathode j) anode / charge injection layer / hole transport layer / light emitting layer / charge injection layer / cathode k) anode / charge Injection layer / light emitting layer / charge transport layer / cathode l) anode / light emitting layer / electron transport layer / charge injection layer / cathode m) anode / charge injection layer / light emitting layer / electron transport layer / charge injection layer / cathode n) anode / Charge injection layer / hole transport layer / light emitting layer / charge transport layer / cathode o) anode / hole transport layer / light emitting layer / electron transport layer / charge injection layer / cathode p) anode / charge injection layer / hole transport Layer / light emitting layer / electron transport layer / charge injection layer / cathode

電荷注入層としては、陽極と正孔輸送層との間に設けられ、陽極材料と正孔輸送層に含まれる正孔輸送材料との中間の値のイオン化ポテンシャルを有する材料を含む層、陰極と電子輸送層との間に設けられ、陰極材料と電子輸送層に含まれる電子輸送材料との中間の値の電子親和力を有する材料を含む層等が挙げられる。   The charge injection layer is provided between the anode and the hole transport layer, and includes a layer including a material having an ionization potential of an intermediate value between the anode material and the hole transport material included in the hole transport layer, the cathode, Examples thereof include a layer including a material provided between the electron transport layer and having an electron affinity with an intermediate value between the cathode material and the electron transport material included in the electron transport layer.

電荷注入層に用いる材料としては、電極や隣接する層の材料との関係で適宜選択すればよく、ポリアニリン及びその誘導体、ポリフルオレン及びその誘導体、ポリチオフェン及びその誘導体、ポリピロール及びその誘導体、ポリフェニレンビニレン及びその誘導体、ポリチエニレンビニレン及びその誘導体、ポリキノリン及びその誘導体、ポリキノキサリン及びその誘導体、芳香族アミン構造を主鎖又は側鎖に含む重合体等の導電性高分子、銅フタロシアニン等の金属フタロシアニン、カーボン等が挙げられる。
電荷注入層の積層・成膜は、溶液から行うことができる。
電荷注入層の膜厚は、例えば、1〜100nmであり、2〜50nmが好ましい。
The material used for the charge injection layer may be appropriately selected in relation to the material of the electrode and the adjacent layer. Polyaniline and derivatives thereof, polyfluorene and derivatives thereof, polythiophene and derivatives thereof, polypyrrole and derivatives thereof, polyphenylene vinylene and Derivatives thereof, polythienylene vinylene and derivatives thereof, polyquinoline and derivatives thereof, polyquinoxaline and derivatives thereof, conductive polymers such as polymers having an aromatic amine structure in the main chain or side chain, metal phthalocyanines such as copper phthalocyanine, Carbon etc. are mentioned.
The charge injection layer can be laminated and formed from a solution.
The film thickness of the charge injection layer is, for example, 1 to 100 nm, and preferably 2 to 50 nm.

以上、本発明に係るアクティブマトリクス型表示装置の発光素子の代表例として有機EL素子について説明したが、本発明はこれに限定されるものではなく、発光素子が形成された第2基板8の代わりに
(1)マイクロカプセル方式、電子粉流体方式、電子泳動方式、エレクトロウェッティング方式、化学変化方式による電子ペーパー表示素子、
(2)液晶が充填された液晶表示素子、
が形成された基板を貼り合わせることもできる。この場合、第1基板1のコンタクトホール14の位置にコンタクトスペーサーを形成しておくことで第1基板1と表示素子が形成された第2基板8との貼り合わせと表示素子の駆動が可能になる。
As described above, the organic EL element has been described as a representative example of the light emitting element of the active matrix display device according to the present invention. However, the present invention is not limited to this, and instead of the second substrate 8 on which the light emitting element is formed. (1) Electronic paper display element by microcapsule method, electronic powder fluid method, electrophoretic method, electrowetting method, chemical change method,
(2) a liquid crystal display element filled with liquid crystal,
A substrate on which is formed can also be bonded. In this case, by forming a contact spacer at the position of the contact hole 14 of the first substrate 1, it is possible to bond the first substrate 1 to the second substrate 8 on which the display element is formed and to drive the display element. Become.

また、本発明に係るアクティブマトリクス型表示装置において、第1基板1及び第2基板8は、形成される薄膜トランジスタ及び表示素子の種類や表示装置の用途に応じて、透明もしくは半透明な樹脂製のリジット基板もしくはフィルム基板、それらと金属ホイル基板の組合せなど、種々の基板及び組み合わせから選択することができる。   In the active matrix display device according to the present invention, the first substrate 1 and the second substrate 8 are made of a transparent or translucent resin depending on the type of thin film transistor and display element to be formed and the use of the display device. It can be selected from various substrates and combinations, such as rigid substrates or film substrates, and combinations thereof with metal foil substrates.

さらに上記樹脂基板の材料として、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ポリイミド(PI)、ポリエーテルサルホン(PES)、ポリエーテルイミド(PEI)、ポリフェニレンサルファイド(PPS)、全芳香族ポリアミド(別名:アラミド)、ポリフェニレンエーテル(PPE)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリオキシメチレン(POM、別名:ポリアセタール)、ポリエーテルエーテルケトン(PEEK)、液晶ポリマー(LCP)等を選択することができる。   Furthermore, as the material of the resin substrate, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polycarbonate (PC), polyimide (PI), polyethersulfone (PES), polyetherimide (PEI), polyphenylene sulfide (PPS) ), Wholly aromatic polyamide (also known as aramid), polyphenylene ether (PPE), polyarylate (PAR), polybutylene terephthalate (PBT), polyoxymethylene (POM, also known as polyacetal), polyetheretherketone (PEEK), A liquid crystal polymer (LCP) or the like can be selected.

以上のように構成された本発明に係る実施形態1のアクティブマトリクス型表示装置は、第1基板1と第2基板8とを確実に固定し、かつアノード電極9とドレイン電極5とを高い信頼性で確実に接続することが可能になる。   In the active matrix display device according to the first embodiment of the present invention configured as described above, the first substrate 1 and the second substrate 8 are securely fixed, and the anode electrode 9 and the drain electrode 5 are highly reliable. It becomes possible to connect with certainty.

また、コンタクトホール14に接続部材を充填して接続することができることから、低粘度のインクを用いて接続することが可能になり、例えば、ナノパーティクルAgを使用することができる。
以下、実施形態1とは異なる形態の本発明に係る実施形態について説明する。
In addition, since the contact hole 14 can be connected by being filled with a connection member, it is possible to connect using low-viscosity ink, and for example, nanoparticles Ag can be used.
Hereinafter, an embodiment according to the present invention which is different from the first embodiment will be described.

実施形態2.
図6は、本発明に係る実施形態2のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。
本発明に係る実施形態2のアクティブマトリクス型表示装置は、
(1)第1基板1のドレイン電極5の上に、コンタクトスペーサー12aが設けられ、コンタクトスペーサー12aとドレイン電極5上に導電膜を形成し、
(2)第2基板8の隣接する発光素子の発光部10を囲む電極セパレータ11間に、その底面に下部電極9が露出するようにコンタクトホール14aが設けられて、
(3)コンタクトホール14aに充填された接合部材20にコンタクトスペーサー12aの先端部が埋め込まれて固定されている点が実施形態1とは異なっており、それ以外の部分は実施形態1と同様に構成される。
以上のように構成された実施形態2のアクティブマトリクス型表示装置は、実施形態1と同様の作用効果を有する。
Embodiment 2. FIG.
FIG. 6 is a cross-sectional view schematically showing the configuration of the active matrix display device according to the second embodiment of the present invention.
The active matrix display device according to the second embodiment of the present invention includes:
(1) A contact spacer 12a is provided on the drain electrode 5 of the first substrate 1, and a conductive film is formed on the contact spacer 12a and the drain electrode 5,
(2) A contact hole 14a is provided between the electrode separators 11 surrounding the light emitting portions 10 of the adjacent light emitting elements of the second substrate 8 so that the lower electrode 9 is exposed on the bottom surface.
(3) The point that the tip of the contact spacer 12a is embedded and fixed in the bonding member 20 filled in the contact hole 14a is different from the first embodiment, and other parts are the same as in the first embodiment. Composed.
The active matrix display device according to the second embodiment configured as described above has the same functions and effects as those of the first embodiment.

実施形態3.
図7は、本発明に係る実施形態3のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。
本発明に係る実施形態3のアクティブマトリクス型表示装置は、第1基板1上に形成される薄膜トランジスタの構成が実施形態1とは異なっている。
具体的には、第1基板1の上にまず、ソース電極4とドレイン電極5が所定の間隔を隔てて形成され、その間隔を埋めるように半導体層6がソース電極4とドレイン電極5にまたがって形成される。そして、その半導体層6を覆うようにゲート絶縁膜3を形成し、半導体層6に対向するようにゲート電極2を形成して、そのゲート電極2を覆うように保護膜7が形成されている。
実施形態3において、コンタクトホール14bは、保護膜7とゲート絶縁膜3とを貫通するように形成されて、コンタクトホール14bの底面にはドレイン電極5の表面が露出される。
第2基板8上には、実施形態1と同様にして発光素子及びコンタクトスペーサー12等が形成されて、実施形態1と同様にして、コンタクトホール14bに充填された接合部材20にコンタクトスペーサー12の先端部が埋め込まれて固定される。
以上のように構成された実施形態3のアクティブマトリクス型表示装置は、実施形態1と同様の作用効果を有する。
Embodiment 3. FIG.
FIG. 7 is a cross-sectional view schematically showing the configuration of the active matrix display device according to Embodiment 3 of the present invention.
The active matrix display device according to the third embodiment of the present invention is different from the first embodiment in the configuration of the thin film transistor formed on the first substrate 1.
Specifically, first, the source electrode 4 and the drain electrode 5 are formed on the first substrate 1 at a predetermined interval, and the semiconductor layer 6 straddles the source electrode 4 and the drain electrode 5 so as to fill the interval. Formed. Then, the gate insulating film 3 is formed so as to cover the semiconductor layer 6, the gate electrode 2 is formed so as to face the semiconductor layer 6, and the protective film 7 is formed so as to cover the gate electrode 2. .
In the third embodiment, the contact hole 14b is formed so as to penetrate the protective film 7 and the gate insulating film 3, and the surface of the drain electrode 5 is exposed at the bottom surface of the contact hole 14b.
On the second substrate 8, light emitting elements, contact spacers 12, and the like are formed in the same manner as in the first embodiment, and in the same manner as in the first embodiment, the contact spacers 12 are connected to the bonding members 20 filled in the contact holes 14 b. The tip is embedded and fixed.
The active matrix display device according to the third embodiment configured as described above has the same functions and effects as those of the first embodiment.

実施形態4.
図8は、本発明に係る実施形態4のアクティブマトリクス型表示装置の構成を模式的に示す断面図である。
本発明に係る実施形態4のアクティブマトリクス型表示装置は、
(1)第1基板1のドレイン電極5の上に、コンタクトスペーサー12cが設けられ、保護膜7の加工形状が電極セパレータの役割を担うよう逆テーパー形状になっており、
(2)第2基板8の隣接する発光素子の発光部10の電極セパレータ11間にコンタクトホール14cが設けられて、
(3)コンタクトホール14cに充填された接合部材20にコンタクトスペーサー12cの先端部が埋め込まれて固定されている点が実施形態3とは異なっており、それ以外の部分は実施形態3と同様に構成される。
以上のように構成された実施形態4のアクティブマトリクス型表示装置は、実施形態1と同様の作用効果を有する。
Embodiment 4 FIG.
FIG. 8 is a cross-sectional view schematically showing a configuration of an active matrix display device according to Embodiment 4 of the present invention.
An active matrix type display device according to Embodiment 4 of the present invention includes:
(1) A contact spacer 12c is provided on the drain electrode 5 of the first substrate 1, and the processing shape of the protective film 7 has a reverse taper shape so as to serve as an electrode separator.
(2) A contact hole 14c is provided between the electrode separators 11 of the light emitting portions 10 of the adjacent light emitting elements on the second substrate 8,
(3) The point that the tip of the contact spacer 12c is embedded and fixed to the bonding member 20 filled in the contact hole 14c is different from the third embodiment, and other parts are the same as in the third embodiment. Composed.
The active matrix display device according to the fourth embodiment configured as described above has the same functions and effects as those of the first embodiment.

実施形態5.
図9は、本発明に係る実施形態2のアクティブマトリクス型表示装置においてさらに、第1基板1側の保護膜7の上に電極セパレータ40が形成されている。
本発明に係る実施形態2のアクティブマトリクス型表示装置において上記以外の点は実施形態2と同様である。
以上のように構成された実施形態5のアクティブマトリクス型表示装置は、実施形態1と同様の作用効果を有する。
Embodiment 5. FIG.
FIG. 9 shows an active matrix display device according to the second embodiment of the present invention, in which an electrode separator 40 is further formed on the protective film 7 on the first substrate 1 side.
The other points of the active matrix display device according to the second embodiment of the present invention are the same as those of the second embodiment.
The active matrix display device according to the fifth embodiment configured as described above has the same functions and effects as those of the first embodiment.

本発明に係る実施例を実施形態1で用いた図1、図3AからF、図4AからEを用いて説明する。本実施例の装置構成は、1個のトランジスタに対して1個の発光素子を含む構成である。(図10)   An embodiment according to the present invention will be described with reference to FIGS. 1, 3A to 3F, and 4A to 4E used in the first embodiment. The device configuration of this embodiment includes one light emitting element for one transistor. (Fig. 10)

実施例の装置構成
以下の実施例では、まず、第1基板1上に有機薄膜トランジスタTr1を形成する(図10(a))。
図10(a)において、2tはゲート端子、4tはソース端子、5はドレイン電極、15dはカソード引出線、15tはカソード端子である。また、14は、図1、図3AからF等に示したコンタクトホールである。
図10(b)において、12pは発光部10のアノード側のコンタクトスペーサーであり、12nは発光部10のカソード側のコンタクトスペーサーであり、15は発光部10のカソード電極である。尚、9は図1、図4AからE等に示したアノード電極である。
以上のように構成された第1基板1と第2基板8とを図5A,Bで説明したようにして貼り合わせる。貼り合わせ後の位置関係を図10(c)に示す。
In the following example, first, an organic thin film transistor Tr1 is formed on a first substrate 1 (FIG. 10A).
In FIG. 10A, 2t is a gate terminal, 4t is a source terminal, 5 is a drain electrode, 15d is a cathode lead wire, and 15t is a cathode terminal. Reference numeral 14 denotes a contact hole shown in FIGS. 1, 3A to F, and the like.
In FIG. 10B, 12 p is a contact spacer on the anode side of the light emitting unit 10, 12 n is a contact spacer on the cathode side of the light emitting unit 10, and 15 is a cathode electrode of the light emitting unit 10. Reference numeral 9 denotes the anode electrode shown in FIGS. 1, 4A to E, and the like.
The first substrate 1 and the second substrate 8 configured as described above are bonded together as described in FIGS. 5A and 5B. The positional relationship after bonding is shown in FIG.

<実施例1>
本実施例1では、その断面構造が図1に示す構造である図10に示す表示装置を製造した。第1基板1(ガラス)上に、ゲート電極2(Cu)、ゲート絶縁膜3(有機絶縁膜)、ソース電極4とドレイン電極5(共にナノ−Ag)を形成し、該ソース電極4と該ドレイン電極5の間に半導体層6(高分子有機半導体)を形成し、コンタクトホール14を形成する領域以外を保護膜7(有機絶縁膜)で覆うことで有機薄膜トランジスタを作製した。また、第2基板8(ガラス)上にITOを成膜し、ITO膜をパターニングすることでアノード電極9(ITO)を形成し、発光部10を形成する領域のみに開口部を設けたSiO膜を下地層として形成し、コンタクトセパレータ12(東レ社製感光性ポリイミド:フォトニース)、発光素子の発光部10を形成し、高分子EL素子である表示素子を作製した。電極セパレータ11の作製を省き、カソード電極膜蒸着後に、アノード電極9上にあるコンタクトセパレータ12周辺のアノード電極9露出部分の外周部分の金属膜を削り取ることで電極セパレータとした。次いで、第1基板1のコンタクトホール12内にナノ−Agインク(アルバックマテリアル社製L−Ag1)をドロップキャストし第2基板8のコンタクトスペーサーが第1基板1のコンタクトホール12内に収まるように置き、グローブボックス内のホットプレート上で150で℃30分程度焼成した。次いで、基板の周辺部をエポキシ樹脂で封止して、貼り合わせ構造を有する有機トランジスタ駆動による有機EL素子を得た。
<Example 1>
In Example 1, the display device shown in FIG. 10 having the cross-sectional structure shown in FIG. 1 was manufactured. On the first substrate 1 (glass), a gate electrode 2 (Cu), a gate insulating film 3 (organic insulating film), a source electrode 4 and a drain electrode 5 (both nano-Ag) are formed. A semiconductor layer 6 (polymer organic semiconductor) was formed between the drain electrodes 5, and an organic thin film transistor was manufactured by covering a region other than the region where the contact hole 14 was formed with a protective film 7 (organic insulating film). Also, ITO is deposited on the second substrate 8 (glass), by patterning the ITO film to form an anode electrode 9 (ITO), SiO 2 which is provided only in the opening region for forming a light-emitting portion 10 A film was formed as a base layer, contact separator 12 (photosensitive polyimide manufactured by Toray Industries, Inc .: Photo Nice), and light-emitting portion 10 of the light-emitting element were formed to produce a display element that is a polymer EL element. Preparation of the electrode separator 11 was omitted, and after deposition of the cathode electrode film, the metal film on the outer peripheral portion of the exposed portion of the anode electrode 9 around the contact separator 12 on the anode electrode 9 was scraped to obtain an electrode separator. Next, nano-Ag ink (L-Ag1 manufactured by ULVAC MATERIAL Co., Ltd.) is drop-cast into the contact hole 12 of the first substrate 1 so that the contact spacer of the second substrate 8 fits in the contact hole 12 of the first substrate 1. And baked at 150 ° C. for about 30 minutes on a hot plate in the glove box. Next, the peripheral portion of the substrate was sealed with an epoxy resin to obtain an organic EL element driven by an organic transistor having a bonded structure.

以下、実施例1の表示装置の製造方法について説明する。
洗浄済の第1基板1上にスパッタリング法でCu(銅)層を形成し、フォトリソグラフィにより、ゲート電極2を形成した(図3B)。フォトリソグラフィにおいて、フォトレジストは、東京応化工業社製「OFPR800C LB」を、現像液は、ナガセケムテックス社製「NPD−18」を、レジスト剥離液は、東京応化工業社製「104」を、Cuエッチング液は、関東化学社製の「混酸Cu−03」を使用した。フォトリソグラフィは、以下の工程により行った。Cu層上にフォトレジスト「OFPR800C LB」の膜を形成し、フォトマスクを介して365nmのUV光を照射した。次いで、現像液「NPD−18」を用いてフォトレジストの現像を行った。次いで、現像したフォトレジストをマスクとして、Cu層のCuが露出している部分を、Cuエッチング液「混酸Cu−03」を用いて除去し、レジスト剥離液「104」を用いて残りのフォトレジストを剥離して、ゲート電極2のパターニングを行った。
この時のゲート電極2の膜厚は、約100nmであった。また、同プロセスで作製したTEG素子にて測定した該銅電極の抵抗率は、約4.2e−6Ωcmであった。
Hereinafter, a method for manufacturing the display device of Example 1 will be described.
A Cu (copper) layer was formed on the cleaned first substrate 1 by sputtering, and the gate electrode 2 was formed by photolithography (FIG. 3B). In photolithography, the photoresist is “OFPR800C LB” manufactured by Tokyo Ohka Kogyo Co., Ltd., the developer is “NPD-18” manufactured by Nagase ChemteX, and the resist stripper is “104” manufactured by Tokyo Ohka Kogyo Co., Ltd. As the Cu etching solution, “mixed acid Cu-03” manufactured by Kanto Chemical Co., Inc. was used. Photolithography was performed by the following steps. A film of a photoresist “OFPR800C LB” was formed on the Cu layer, and irradiated with 365 nm UV light through a photomask. Next, the photoresist was developed using a developing solution “NPD-18”. Next, using the developed photoresist as a mask, the Cu exposed portion of the Cu layer is removed using a Cu etching solution “mixed acid Cu-03”, and the remaining photoresist is removed using a resist stripping solution “104”. Then, the gate electrode 2 was patterned.
At this time, the thickness of the gate electrode 2 was about 100 nm. Moreover, the resistivity of this copper electrode measured with the TEG element produced by the same process was about 4.2e- 6 Ωcm.

次に、第1基板1及びゲート電極2上に、高分子化合物1と高分子化合物2と2−ヘプタノンとを含む溶液をスピンコート法により塗布して有機層を形成した(図3C)。該有機層は熱架橋性の材料を含むため、直ぐに、焼成処理を行い、ゲート絶縁膜3を得た。焼成処理は、窒素(N)フロー加熱炉で行い、急激な熱ストレスによる熱架橋への悪影響を防ぐため、炉内温度が常温の状態でゲート電極及び有機層を形成した第1基板1を炉内に入れ、炉の温度が230℃の設定で60分加熱を実施した。この時の最終的な基板周辺の焼成温度は、220℃〜227℃の間であった。また、ゲート絶縁膜3の膜厚は、約460nmであった。 Next, a solution containing the polymer compound 1, the polymer compound 2, and 2-heptanone was applied onto the first substrate 1 and the gate electrode 2 by a spin coating method to form an organic layer (FIG. 3C). Since the organic layer contains a thermally crosslinkable material, a baking treatment was immediately performed to obtain the gate insulating film 3. The firing process is performed in a nitrogen (N 2 ) flow heating furnace, and the first substrate 1 on which the gate electrode and the organic layer are formed in a state where the temperature in the furnace is room temperature in order to prevent adverse effects on thermal crosslinking due to rapid thermal stress. It put in the furnace and the heating of 60 minutes was implemented by the setting of the furnace temperature of 230 degreeC. The final baking temperature around the substrate at this time was between 220 ° C. and 227 ° C. The film thickness of the gate insulating film 3 was about 460 nm.

有機絶縁膜材料である前記高分子化合物1及び前記高分子化合物2は、下記方法で製造したポリスチレン共重合体である。
(高分子化合物1の合成)
スチレン(和光純薬製)2.06g、2,3,4,5,6−ペンタフルオロスチレン(アルドリッチ製)2.43g、2−〔O−[1’−メチルプロピリデンアミノ]カルボキシアミノ〕エチル−メタクリレート(昭和電工製、商品名「カレンズMOI−BM」)1.00g、2,2’−アゾビス(2−メチルプロピオニトリル)0.06g、2−ヘプタノン(和光純薬製)14.06gを、50ml耐圧容器(エース製)に入れ、窒素をバブリングした後、密栓し、60℃のオイルバス中で48時間重合させて、高分子化合物1が溶解している粘稠な2−ヘプタノン溶液を得た。高分子化合物1は下記化1に示す繰り返し単位を有している。ここで、( )の添え数字は繰り返し単位のモル分率を示している。
The polymer compound 1 and the polymer compound 2 which are organic insulating film materials are polystyrene copolymers produced by the following method.
(Synthesis of polymer compound 1)
Styrene (made by Wako Pure Chemical Industries) 2.06 g, 2,3,4,5,6-pentafluorostyrene (made by Aldrich) 2.43 g, 2- [O- [1′-methylpropylideneamino] carboxyamino] ethyl -Methacrylate (made by Showa Denko, trade name “Karenz MOI-BM”) 1.00 g, 2,2′-azobis (2-methylpropionitrile) 0.06 g, 2-heptanone (made by Wako Pure Chemical Industries) 14.06 g Is put in a 50 ml pressure vessel (made by ACE), bubbled with nitrogen, sealed, and polymerized in an oil bath at 60 ° C. for 48 hours to form a viscous 2-heptanone solution in which the polymer compound 1 is dissolved. Got. The polymer compound 1 has a repeating unit represented by the following chemical formula 1. Here, the number in parentheses indicates the mole fraction of the repeating unit.

Figure 2012198536
高分子化合物1
Figure 2012198536
Polymer compound 1

得られた高分子化合物1の標準ポリスチレンから求めた重量平均分子量は、32800であった(島津製GPC、「Tskgel super HM−H」1本+「Tskgel super H2000」1本、移動相=THF)。   The weight average molecular weight calculated | required from the standard polystyrene of the obtained high molecular compound 1 was 32800 (Shimadzu GPC, one "Tskel super HM-H" + one "Tskel super H2000", mobile phase = THF). .

(高分子化合物2の合成)
4−アミノスチレン(アルドリッチ製)3.50g、2,3,4,5,6−ペンタフルオロスチレン(アルドリッチ製)13.32g、2,2’−アゾビス(2−メチルプロピオニトリル)0.08g、2−ヘプタノン(和光純薬製)25.36gを、125ml耐圧容器(エース製)に入れ、窒素をバブリングした後、密栓し、60℃のオイルバス中で48時間重合させて、高分子化合物2が溶解している粘稠な2−ヘプタノン溶液を得た。
高分子化合物2は下記化2に示す繰り返し単位を有している。ここで、( )の添え数字は繰り返し単位のモル分率を示している。
(Synthesis of polymer compound 2)
4-aminostyrene (manufactured by Aldrich) 3.50 g, 2,3,4,5,6-pentafluorostyrene (manufactured by Aldrich) 13.32 g, 2,2′-azobis (2-methylpropionitrile) 0.08 g 25-36 g of 2-heptanone (manufactured by Wako Pure Chemical Industries, Ltd.) was placed in a 125 ml pressure vessel (manufactured by Ace), bubbled with nitrogen, sealed, and polymerized in an oil bath at 60 ° C. for 48 hours to obtain a polymer compound. A viscous 2-heptanone solution in which 2 was dissolved was obtained.
The polymer compound 2 has a repeating unit represented by the following chemical formula 2. Here, the number in parentheses indicates the mole fraction of the repeating unit.

Figure 2012198536
高分子化合物2
Figure 2012198536
Polymer compound 2

得られた高分子化合物2の標準ポリスチレンから求めた重量平均分子量は、132000であった(島津製GPC、「Tskgel super HM−H」1本+「Tskgel super H2000」1本、移動相=THF)。   The weight average molecular weight calculated | required from the standard polystyrene of the obtained high molecular compound 2 was 132000 (Shimadzu GPC, one "Tskel super HM-H" + one "Tskel super H2000", mobile phase = THF). .

次に、スピンコート法によりゲート絶縁膜3上にナノ−Agインク「アルバックマテリアル社製 L−Ag1T」を塗布し、大気中、ホットプレート上で150℃で30分焼成することで銀電極層を得た。この後、該銀電極層をフォトリソグラフィ法によりソース電極4及びドレイン電極5の形状に加工した。フォトリソグラフィにおいて、フォトレジストは、東京応化工業社製「OFPR800C LB」を、現像液は、ナガセケムテックス社製「NPD−18」を、レジスト剥離液は、東京応化工業社製「104」を、Agエッチング液は、関東化学社製の「SEA−05」を使用した。フォトリソグラフィは、以下の工程により行った。Ag層上にフォトレジスト「OFPR800C LB」の膜を形成し、フォトマスクを介して365nmのUV光を照射した。次いで、現像液「NPD−18」を用いてフォトレジストの現像を行った。次いで、現像したフォトレジストをマスクとして、Ag層のAgが露出している部分を、Agエッチング液「SEA−05」を用いて除去し、レジスト剥離液「104」を用いて残りのフォトレジストを剥離し、最後にナノ−Ag焼結体である銀電極の最終焼成処理として大気中ホットプレート上で220℃30分の焼成処理を実施して、ソース電極4、ドレイン電極5のパターニングを行った(図3D)。ソース電極4及びドレイン電極5の膜厚は、約200nmであった。また、同プロセスで作製したTEG素子にて測定した該銀電極の抵抗率は、約6×10−6Ωcmであった。 Next, nano-Ag ink “L-Ag1T manufactured by ULVAC MATERIAL Co., Ltd.” is applied onto the gate insulating film 3 by a spin coating method, and the silver electrode layer is baked at 150 ° C. for 30 minutes in the air on a hot plate. Obtained. Thereafter, the silver electrode layer was processed into the shape of the source electrode 4 and the drain electrode 5 by photolithography. In photolithography, the photoresist is “OFPR800C LB” manufactured by Tokyo Ohka Kogyo Co., Ltd., the developer is “NPD-18” manufactured by Nagase ChemteX, and the resist stripper is “104” manufactured by Tokyo Ohka Kogyo Co., Ltd. As the Ag etching solution, “SEA-05” manufactured by Kanto Chemical Co., Inc. was used. Photolithography was performed by the following steps. A film of a photoresist “OFPR800C LB” was formed on the Ag layer, and irradiated with 365 nm UV light through a photomask. Next, the photoresist was developed using a developing solution “NPD-18”. Next, using the developed photoresist as a mask, the Ag exposed portion of the Ag layer is removed using an Ag etching solution “SEA-05”, and the remaining photoresist is removed using a resist stripping solution “104”. Peeling was performed, and finally a baking process at 220 ° C. for 30 minutes was performed on a hot plate in the atmosphere as a final baking process of the silver electrode that was a nano-Ag sintered body, and the source electrode 4 and the drain electrode 5 were patterned. (FIG. 3D). The film thickness of the source electrode 4 and the drain electrode 5 was about 200 nm. Moreover, the resistivity of this silver electrode measured with the TEG element produced by the same process was about 6 × 10 −6 Ωcm.

次に、ソース電極4とドレイン電極5との間に、転写印刷法により半導体層6を形成した。転写印刷に用いた印刷版は、信越化学社製PDMS(ポリジメチルシロキサン)「SIM−360」と硬化剤「CAT−360」を9:1(重量比)で混ぜ、0.7mmの厚さになる様に冶具を用いて形成した樹脂からなる平版を作製し、半導体層6を形成するエリアの大きさに該平版から印刷版用平版を切り取り、ガラスの支持基板に該印刷用平板を貼り付けることで印刷版とした。該印刷版上に予め準備しておいた高分子有機半導体を含むインクをスピンコート法により塗布して塗布膜を形成し、該塗布膜をソース電極4とドレイン電極5との間の半導体層6を形成するエリアに転写印刷し、半導体層6を得た(図3E)。   Next, a semiconductor layer 6 was formed between the source electrode 4 and the drain electrode 5 by a transfer printing method. The printing plate used for the transfer printing was prepared by mixing PDMS (polydimethylsiloxane) “SIM-360” manufactured by Shin-Etsu Chemical Co., Ltd. and the curing agent “CAT-360” at a ratio of 9: 1 (weight ratio) to a thickness of 0.7 mm. A lithographic plate made of a resin is produced using a jig so that the lithographic printing plate is cut from the lithographic plate to the size of the area where the semiconductor layer 6 is formed, and the printing flat plate is attached to a glass support substrate. That made a printing plate. An ink containing a polymer organic semiconductor prepared in advance on the printing plate is applied by spin coating to form a coating film, and the coating film is formed on the semiconductor layer 6 between the source electrode 4 and the drain electrode 5. The semiconductor layer 6 was obtained by transfer printing on the area for forming (FIG. 3E).

次に、第1基板1上のコンタクトホール12と端子部以外の領域に、転写印刷法により、保護膜7を形成した。転写印刷に用いた印刷版は、半導体層6と同様の方法で作製した。該印刷版上に、下記化3に示す高分子化合物3とフルオロエチレン/ビニルエーテル交互共重合体と2,3,4,5,6−ペンタフルオロトルエン(2,3,4,5,6−Pentafluorotoluene)とを含む溶液をスピンコート法により塗布して塗布膜を形成し、該塗布膜を第1基板1上の領域であってコンタクトホール12及び端子部以外の領域に転写印刷した。該塗布膜は熱架橋性を有するため、直ぐに窒素(N)雰囲気中のホットプレート上で200℃30分焼成することで保護膜7を得た(図3F)。 Next, a protective film 7 was formed on the first substrate 1 in a region other than the contact hole 12 and the terminal portion by a transfer printing method. A printing plate used for transfer printing was prepared in the same manner as for the semiconductor layer 6. On the printing plate, polymer compound 3 shown in the following chemical formula 3, fluoroethylene / vinyl ether alternating copolymer and 2,3,4,5,6-pentafluorotoluene (2,3,4,5,6-Pentafluorotoluene). ) Is applied by spin coating to form a coating film, and the coating film is transferred and printed in a region on the first substrate 1 other than the contact hole 12 and the terminal portion. Since the coating film has thermal crosslinkability, a protective film 7 was obtained by immediately baking at 200 ° C. for 30 minutes on a hot plate in a nitrogen (N 2 ) atmosphere (FIG. 3F).

Figure 2012198536
高分子化合物3
Figure 2012198536
Polymer compound 3

次にITO膜付きガラス基板を洗浄し、フォトリソグラフィ法でITO膜をパターニングすることで、アノード電極9が形成された第2基板8を得た(図4B)。フォトリソグラフィにおいて、フォトレジストは、東京応化工業社製「OFPR800C LB」を、現像液は、ナガセケムテックス社製「NPD−18」を、レジスト剥離液は、東京応化工業社製「106」を、ITOエッチング液は、林純薬工業社製「ITOエッチング液:塩鉄液」を使用した。フォトリソグラフィは、以下の工程により行った。ITO膜上にフォトレジスト「OFPR800C LB」の膜を形成し、フォトマスクを介して365nmのUV光を照射した。次いで、現像液「NPD−18」を用いてフォトレジストの現像を行った。次いで、現像したフォトレジストをマスクとして、ITO膜が露出している部分を、ITOエッチング液「塩鉄液」を用いて除去し、レジスト剥離液「106」を用いて残りのフォトレジストを剥離して、アノード電極9のパターニングを行った。
アノード電極9の膜厚は約150nm、抵抗率は約120×10−6Ωcmであった。
Next, the glass substrate with the ITO film was washed, and the ITO film was patterned by a photolithography method to obtain the second substrate 8 on which the anode electrode 9 was formed (FIG. 4B). In photolithography, the photoresist is “OFPR800C LB” manufactured by Tokyo Ohka Kogyo Co., Ltd., the developer is “NPD-18” manufactured by Nagase ChemteX, and the resist stripper is “106” manufactured by Tokyo Ohka Kogyo Co., Ltd. As the ITO etching solution, “ITO etching solution: salt iron solution” manufactured by Hayashi Junyaku Kogyo Co., Ltd. was used. Photolithography was performed by the following steps. A film of photoresist “OFPR800C LB” was formed on the ITO film, and irradiated with 365 nm UV light through a photomask. Next, the photoresist was developed using a developing solution “NPD-18”. Next, using the developed photoresist as a mask, the exposed portion of the ITO film is removed using an ITO etching solution “salt iron solution”, and the remaining photoresist is removed using a resist stripping solution “106”. Then, the anode electrode 9 was patterned.
The thickness of the anode electrode 9 was about 150 nm, and the resistivity was about 120 × 10 −6 Ωcm.

次にアノード電極9と電極セパレータ11の間に発光素子の発光部10を形成する領域のみに開口部を持つSiO層を下地層として形成した後、コンタクトセパレータ12をフォトリソグラフィ法により形成した。フォトリソグラフィにおいて、コンタクトセパレータ12に用いる感光性樹脂は、東レ社製「フォトニース」を、現像液は、ナガセケムテックス社製「NPD−18」を使用した。フォトリソグラフィは、以下の工程により行った。SiO層までが形成された第2基板8上に感光性樹脂である「フォトニース」の膜を形成し、フォトマスクを介して365nmのUV光を照射した。次いで、現像液「NPD−18」を用いてフォトレジストの現像を行った。最後に、大気雰囲気の加熱炉にて230℃30分の焼成処理を行い、コンタクトセパレータ12を得た。この時のコンタクトセパレータ12の高さは、約4μmであった。
電極セパレータ11の作製を省き、カソード金属膜蒸着後に、アノード電極9上にあるコンタクトセパレータ12周辺のアノード電極9露出部分の外周部分の金属膜を削り取ることで電極をセパレートした。
Next, an SiO 2 layer having an opening only in a region where the light emitting portion 10 of the light emitting element is formed between the anode electrode 9 and the electrode separator 11 was formed as a base layer, and then a contact separator 12 was formed by photolithography. In photolithography, “Photo Nice” manufactured by Toray Industries, Inc. was used as the photosensitive resin used for the contact separator 12, and “NPD-18” manufactured by Nagase ChemteX Corporation was used as the developer. Photolithography was performed by the following steps. A film of “photo nice” which is a photosensitive resin was formed on the second substrate 8 on which the SiO 2 layer was formed, and UV light of 365 nm was irradiated through a photomask. Next, the photoresist was developed using a developing solution “NPD-18”. Finally, a baking treatment at 230 ° C. for 30 minutes was performed in a heating furnace in the air atmosphere to obtain a contact separator 12. At this time, the height of the contact separator 12 was about 4 μm.
Preparation of the electrode separator 11 was omitted, and after the cathode metal film was deposited, the electrode film was separated by scraping off the metal film on the outer periphery of the exposed portion of the anode electrode 9 around the contact separator 12 on the anode electrode 9.

次に、有機発光層をスピンコート法及び焼成処理により形成し、次いで、カソード電極を真空蒸着して発光素子の発光部10を得た。発光素子の発光部10の作製プロセスについては、実施形態1に記載した方法と同様の方法で形成した。ただし、コンタクトセパレータ12上と周辺のアノード電極9露出部分に付着した有機発光層用材料は適宜拭き取った。   Next, an organic light emitting layer was formed by a spin coating method and a baking treatment, and then a cathode electrode was vacuum-deposited to obtain a light emitting part 10 of the light emitting element. About the manufacturing process of the light emission part 10 of a light emitting element, it formed by the method similar to the method described in Embodiment 1. FIG. However, the organic light emitting layer material adhering to the exposed portion of the anode electrode 9 on and around the contact separator 12 was appropriately wiped off.

次に、第1基板1と第2基板8の貼り合わせを行う為、第1基板1上のコンタクトホール14内にドロップキャスト法を用いてナノ−Agインクを充填した。ナノ−Agインクは、アルバックマテリアル社製「L−Ag1T」を用いた。貼り合わせ手順は、ドロップキャスト法を用いて第1基板1上のコンタクトホール14内にナノ−Agインク「L−Ag1T」を充填し、第2基板8上のコンタクトセパレータ12が第1基板1上のコンタクトホール14内に収まるように第1基板1と第2基板8を重ね合わせた。その後、加圧しながら150℃で30分焼成してナノ−Agインク「L−Ag1T」を加熱固化することで貼り合わせを実施した。この時の作業は全て酸素濃度が1.0ppm未満であり、かつ、水分濃度が1.0ppm未満のグローブボックス中で実施した。   Next, in order to bond the first substrate 1 and the second substrate 8, the contact hole 14 on the first substrate 1 was filled with nano-Ag ink using a drop cast method. As the nano-Ag ink, “L-Ag1T” manufactured by ULVAC Materials, Inc. was used. In the bonding procedure, the contact hole 14 on the first substrate 1 is filled with the nano-Ag ink “L-Ag1T” using a drop casting method, and the contact separator 12 on the second substrate 8 is placed on the first substrate 1. The first substrate 1 and the second substrate 8 were overlapped so as to fit in the contact hole 14. Then, it bonded by carrying out baking for 30 minutes at 150 degreeC, pressurizing and solidifying nano-Ag ink "L-Ag1T" by heating. All operations at this time were carried out in a glove box having an oxygen concentration of less than 1.0 ppm and a moisture concentration of less than 1.0 ppm.

最後に、グローブボックス中の圧力を負圧(約−2.0Pa)にして貼り合わせた基板の外周部にエポキシ樹脂を塗布した。その後、グローブボックス中の圧力を陽圧(約5.0Pa)に戻しエポキシ樹脂を硬化させて、高分子有機トランジスタ駆動の表示装置を得た。   Finally, an epoxy resin was applied to the outer peripheral portion of the bonded substrates with the pressure in the glove box set to a negative pressure (about −2.0 Pa). Thereafter, the pressure in the glove box was returned to a positive pressure (about 5.0 Pa) and the epoxy resin was cured to obtain a display device driven by a polymer organic transistor.

本実施例で作製した表示素子をアジレントテクノロジー社製「B1500A」半導体パラメータアナライザで出力(PVdd−Ipled)特性を測定したところ、発光素子を含む表示装置のトランジスタ特性の確認および有機発光層の発光を確認することができた。(図11)。図11中、PVddは有機薄膜トランジスタのソース電極4とカソード電極との間に印可されている電圧を表す。Ipledは、有機薄膜トランジスタのソース電極4、半導体層6、ドレイン電極5、コンタクトホール14、コンタクトセパレータ12(アノード側)、アノード電極9、発光素子の発光部10、コンタクトセパレータ12(カソード側)、カソード電極間を流れる電流を表す。本実施例で作製した表示装置において、ソース電極4、半導体層6、ドレイン電極5、コンタクトホール14、コンタクトセパレータ12(アノード側)、アノード電極9、発光素子の発光部10、コンタクトセパレータ12(カソード側)、カソード電極の間で導通を確認することが出来た。   When the output (PVdd-Ipled) characteristics of the display element manufactured in this example were measured with “B1500A” semiconductor parameter analyzer manufactured by Agilent Technologies, the transistor characteristics of the display device including the light-emitting element were confirmed and the light emission of the organic light-emitting layer was observed. I was able to confirm. (FIG. 11). In FIG. 11, PVdd represents the voltage applied between the source electrode 4 and the cathode electrode of the organic thin film transistor. Ipled is the source electrode 4 of the organic thin film transistor 4, the semiconductor layer 6, the drain electrode 5, the contact hole 14, the contact separator 12 (anode side), the anode electrode 9, the light emitting part 10 of the light emitting element, the contact separator 12 (cathode side), the cathode. This represents the current flowing between the electrodes. In the display device manufactured in this example, the source electrode 4, the semiconductor layer 6, the drain electrode 5, the contact hole 14, the contact separator 12 (anode side), the anode electrode 9, the light emitting portion 10 of the light emitting element, the contact separator 12 (cathode) Side), conduction between the cathode electrodes was confirmed.

1 第1基板
2 ゲート電極
2t ゲート端子
3 ゲート絶縁膜
4 ソース電極
4t ソース端子
5 ドレイン電極
6 半導体
7 保護膜
8 第2基板
9 アノード電極
10 発光部
11 電極セパレータ
12 コンタクトスペーサー
13 シーラント層
14 コンタクトホール
15 カソード電極
15d カソード引出線
15t カソード端子
20 接合部材
DESCRIPTION OF SYMBOLS 1 1st board | substrate 2 Gate electrode 2t Gate terminal 3 Gate insulating film 4 Source electrode 4t Source terminal 5 Drain electrode 6 Semiconductor 7 Protective film 8 2nd board | substrate 9 Anode electrode 10 Light emission part 11 Electrode separator 12 Contact spacer 13 Sealant layer 14 Contact hole 15 Cathode electrode 15d Cathode leader 15t Cathode terminal 20 Joining member

Claims (15)

第1基板と、
ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、及び半導体膜を有し前記第1基板の一方の主面上に形成された薄膜トランジスタと、
第2基板と、
アノード電極及びカソード電極を有し前記第2基板の一方の主面に形成された表示素子とを有し、
前記第1基板と前記第2基板とは、前記第1基板の前記薄膜トランジスタが形成されている主面と、前記第2基板の前記表示素子が形成された主面とが対向して貼り合わされているアクティブマトリクス型表示装置であって、
前記薄膜トランジスタのソース電極及びドレイン電極の内のどちらか一方の電極である第1電極と、前記表示素子のアノード電極及びカソード電極の内のどちらか一方の電極である下部電極とを電気的に接続しかつ前記第1基板と前記第2基板との間に所定の間隔を保持するコンタクトスペーサーを前記第1基板と前記第2基板の一方の基板が有し、
他方の基板が前記コンタクトスペーサーに対向するコンタクトホールを有し、
前記コンタクトスペーサーの先端部が前記コンタクトホール内で固定されていることを特徴とするアクティブマトリクス型表示装置。
A first substrate;
A thin film transistor having a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a semiconductor film and formed on one main surface of the first substrate;
A second substrate;
A display element having an anode electrode and a cathode electrode and formed on one main surface of the second substrate;
The first substrate and the second substrate are bonded so that a main surface of the first substrate on which the thin film transistor is formed and a main surface of the second substrate on which the display element is formed are opposed to each other. An active matrix display device comprising:
A first electrode which is one of a source electrode and a drain electrode of the thin film transistor is electrically connected to a lower electrode which is one of an anode electrode and a cathode electrode of the display element. And one of the first substrate and the second substrate has a contact spacer for maintaining a predetermined distance between the first substrate and the second substrate,
The other substrate has a contact hole facing the contact spacer,
An active matrix display device, wherein a tip of the contact spacer is fixed in the contact hole.
前記コンタクトスペーサーは、柱形状の絶縁構造体とその表面に形成された導電膜からなる請求項1記載のアクティブマトリクス型表示装置   2. The active matrix display device according to claim 1, wherein the contact spacer comprises a columnar insulating structure and a conductive film formed on a surface thereof. 前記コンタクトスペーサーは前記下部電極上に形成されており、前記コンタクトホールは前記第1電極上に形成され、前記コンタクトホールの底面に前記第1電極の表面が露出されている請求項1又は2に記載のアクティブマトリクス型表示装置   The contact spacer is formed on the lower electrode, the contact hole is formed on the first electrode, and a surface of the first electrode is exposed at a bottom surface of the contact hole. Active matrix display device described 前記コンタクトスペーサーは前記第1電極上に形成されており、前記コンタクトホールは前記下部電極上に形成され、前記コンタクトホールの底面に前記下部電極の表面が露出されている請求項1又は2に記載のアクティブマトリクス型表示装置   The contact spacer is formed on the first electrode, the contact hole is formed on the lower electrode, and a surface of the lower electrode is exposed at a bottom surface of the contact hole. Active matrix display device 前記コンタクトホールの側面に、前記第1電極又は前記下部電極に接続された導電膜が形成されている請求項3又は4記載のアクティブマトリクス型表示装置   5. The active matrix display device according to claim 3, wherein a conductive film connected to the first electrode or the lower electrode is formed on a side surface of the contact hole. 前記第1電極と前記下部電極とは、前記コンタクトホールの少なくとも一部に充填された接合部材を介して電気的に接続されており、前記コンタクトスペーサーの先端部が前記接合部材に埋め込まれている請求項1〜5のうちのいずれか1つに記載のアクティブマトリクス型表示装置   The first electrode and the lower electrode are electrically connected via a bonding member filled in at least a part of the contact hole, and a tip end portion of the contact spacer is embedded in the bonding member. The active matrix display device according to claim 1. 前記接合部材は、導電性インクもしくは導電性ペーストを乾燥又は焼結により固化して形成された材料からなる請求項6記載のアクティブマトリクス型表示装置   7. The active matrix display device according to claim 6, wherein the joining member is made of a material formed by solidifying conductive ink or conductive paste by drying or sintering. 導電性インクは、液体媒体と、該分液体媒体中に分散された無機ナノ粒子とを含有する請求項7記載のアクティブマトリクス型表示装置   The active matrix display device according to claim 7, wherein the conductive ink contains a liquid medium and inorganic nanoparticles dispersed in the liquid medium. 前記無機ナノ粒子は、Au、Ag、Cu、Pd、Pt、Ni、ITO、Al、硫化銀及び酸化銀からなる群から選択された少なくとも1つを含む請求項8記載のアクティブマトリクス型表示装置   9. The active matrix display device according to claim 8, wherein the inorganic nanoparticles include at least one selected from the group consisting of Au, Ag, Cu, Pd, Pt, Ni, ITO, Al, silver sulfide, and silver oxide. 前記導電性ペーストは、PbSn合金、SnAg合金、Agからなる群から選択された少なくとも1つを含むことを特徴とする請求項7記載のアクティブマトリクス型表示装置。 8. The active matrix display device according to claim 7, wherein the conductive paste includes at least one selected from the group consisting of a PbSn alloy, a SnAg alloy, and Ag. 前記導電性ペーストは、ポリマーを含むことを特徴とする請求項7記載のアクティブマトリクス型表示装置 The active matrix display device according to claim 7, wherein the conductive paste contains a polymer. 前記薄膜トランジスタが有機半導体を含む請求項1〜11のうちのいずれか1つに記載のアクティブマトリクス型表示装置 The active matrix display device according to claim 1, wherein the thin film transistor includes an organic semiconductor. 第1基板と、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、及び半導体膜を有し前記第1基板の一方の主面上に形成された薄膜トランジスタと、第2基板と、アノード電極及びカソード電極を有し前記第2基板の一方の主面に形成された表示素子とを有するアクティブマトリックス型表示装置を製造する方法であって、前記第1基板と前記第2基板とを前記第1基板の前記薄膜トランジスタが形成されている主面と、前記第2基板の前記表示素子が形成された主面とを対向させて貼り合わせることを含む方法であって、
前記薄膜トランジスタのソース電極及びドレイン電極の内のどちらか一方の電極である第1電極と前記表示素子のアノード電極及びカソード電極の内のどちらか一方の電極である下部電極とを電気的に接続しかつ前記第1基板と前記第2基板との間に所定の間隔を保持するコンタクトスペーサーを前記第1基板と前記第2基板の一方の基板に形成するコンタクトスペーサー形成工程と、
他方の基板に前記コンタクトスペーサーに対向するコンタクトホールを形成する工程と、
前記コンタクトスペーサーの先端部を接合部材によって前記コンタクトホール内に固定して、前記第1電極と下部電極とを電気的に接続するため、前記第1基板と第2基板を貼り合わせる工程と、
を含むことを特徴とするアクティブマトリクス型表示装置の製造方法
A thin film transistor having a first substrate, a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a semiconductor film formed on one main surface of the first substrate, a second substrate, an anode electrode, and a cathode A method of manufacturing an active matrix display device having an electrode and a display element formed on one main surface of the second substrate, wherein the first substrate and the second substrate are connected to the first substrate. The main surface on which the thin film transistor is formed and the main surface on which the display element of the second substrate is formed are opposed to each other,
A first electrode which is one of a source electrode and a drain electrode of the thin film transistor is electrically connected to a lower electrode which is one of an anode electrode and a cathode electrode of the display element. And forming a contact spacer for maintaining a predetermined distance between the first substrate and the second substrate on one of the first substrate and the second substrate;
Forming a contact hole facing the contact spacer on the other substrate;
Bonding the first substrate and the second substrate in order to fix the tip of the contact spacer in the contact hole by a bonding member and electrically connect the first electrode and the lower electrode;
A method for manufacturing an active matrix display device characterized by comprising
前記第1基板と第2基板を貼り合わせる工程は、
前記コンタクトホール内に導電性インクもしくは導電性ペーストを有版印刷法もしくは無版印刷法を用いて充填することと、
前記コンタクトスペーサーの先端部を前記充填された導電性インクもしくは導電性ペーストに沈入させることと、
前記先端部が沈入された導電性インクもしくは導電性ペーストを乾燥又は焼結により固化させることと、
を含む請求項13記載のアクティブマトリクス型表示装置の製造方法。
The step of bonding the first substrate and the second substrate includes:
Filling the contact hole with conductive ink or conductive paste using a plate printing method or a plateless printing method;
Sinking the tip of the contact spacer into the filled conductive ink or conductive paste;
Solidifying the conductive ink or conductive paste in which the tip portion is submerged by drying or sintering;
A method for manufacturing an active matrix display device according to claim 13.
前記第1基板と第2基板を貼り合わせる工程は、
前記コンタクトスペーサーの先端部に導電性インクもしくは導電性ペーストを転写印刷版上から転写印刷することと、
前記導電性インクもしくは導電性ペーストが転写印刷されたコンタクトスペーサーの先端部を前記コンタクトホールに挿入することにより前記コンタクトホール内に前記導電性インクもしくは導電性ペーストを充填することと、
コンタクトホール内に充填された導電性インクもしくは導電性ペーストを乾燥又は焼結により固化させることと、
を含む請求項13記載のアクティブマトリクス型表示装置の製造方法。
The step of bonding the first substrate and the second substrate includes:
Transfer printing from the transfer printing plate with conductive ink or conductive paste on the tip of the contact spacer;
Filling the contact hole with the conductive ink or the conductive paste by inserting the contact spacer on which the conductive ink or the conductive paste is transferred and printed into the contact hole;
Solidifying the conductive ink or conductive paste filled in the contact hole by drying or sintering;
A method for manufacturing an active matrix display device according to claim 13.
JP2012052787A 2011-03-10 2012-03-09 Active matrix type display device and manufacturing method of the same Pending JP2012198536A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012052787A JP2012198536A (en) 2011-03-10 2012-03-09 Active matrix type display device and manufacturing method of the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011052841 2011-03-10
JP2011052841 2011-03-10
JP2012052787A JP2012198536A (en) 2011-03-10 2012-03-09 Active matrix type display device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012198536A true JP2012198536A (en) 2012-10-18

Family

ID=46798326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012052787A Pending JP2012198536A (en) 2011-03-10 2012-03-09 Active matrix type display device and manufacturing method of the same

Country Status (3)

Country Link
JP (1) JP2012198536A (en)
TW (1) TW201304133A (en)
WO (1) WO2012121375A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451301B1 (en) 2013-05-01 2014-10-17 한국화학연구원 Preparing method of patterned template-assisted self-assembly organic thin film electron device and the patterned template-assisted self-assembly organic thin film electron device thereby

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006736B2 (en) * 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102308779B1 (en) * 2017-04-10 2021-10-05 삼성전자주식회사 Integrated circuit having heterogeneous contacts and semiconductor device including the same
CN111211242B (en) 2020-01-07 2021-08-03 深圳市华星光电半导体显示技术有限公司 Display panel and preparation method thereof
CN111627950B (en) * 2020-05-19 2022-11-25 佛山市国星光电股份有限公司 Display panel, manufacturing method thereof and display device
CN111596479B (en) * 2020-05-19 2023-06-16 佛山市国星光电股份有限公司 Display panel, manufacturing method thereof and display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035663A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP2001267086A (en) * 2000-03-23 2001-09-28 Fujitsu Ltd Display panel and information processing equipment carrying the same
KR100426964B1 (en) * 2002-03-20 2004-04-13 엘지.필립스 엘시디 주식회사 Organic Electroluminescent Device and Method for Fabricating the same
KR100652352B1 (en) * 2004-05-10 2006-12-01 엘지.필립스 엘시디 주식회사 Organic Electro luminescence Device and fabrication method thereof
JP2006092809A (en) * 2004-09-21 2006-04-06 Victor Co Of Japan Ltd Sheet display
JP4365364B2 (en) * 2004-10-12 2009-11-18 エルジー ディスプレイ カンパニー リミテッド Organic electroluminescent device and manufacturing method thereof
JP2006278241A (en) * 2005-03-30 2006-10-12 Tohoku Pioneer Corp Spontaneous light emitting panel and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451301B1 (en) 2013-05-01 2014-10-17 한국화학연구원 Preparing method of patterned template-assisted self-assembly organic thin film electron device and the patterned template-assisted self-assembly organic thin film electron device thereby

Also Published As

Publication number Publication date
TW201304133A (en) 2013-01-16
WO2012121375A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
WO2012121375A1 (en) Active matrix type display device and method for manufacturing same
US7888867B2 (en) Organic el device having bank with groove, organic el display panel, and method for manufacturing the organic el device
CN101647320B (en) Organic thin film transistor substrate, manufacturing method, image display panel, and manufacturing method thereof
WO2013011960A1 (en) Display device and method for manufacturing same
CN110660932B (en) Manufacturing method of electroluminescent device, electroluminescent device and display device
CN103460357B (en) Film transistor device and manufacture method, organic EL display element and organic EL display
JP5396734B2 (en) Organic semiconductor device, organic semiconductor device manufacturing method, and display device
CN103370775B (en) Film transistor device and manufacture method, organic EL display element and organic EL display
CN104183784A (en) electronic device and manufacture method thereof
JP4723675B2 (en) Semiconductor device, method for manufacturing the same, and image display device
JP2014107505A (en) Thin film device, method for manufacturing the same, and method for manufacturing display device
US11282906B2 (en) Electronic device with bank structures
JPWO2009019865A1 (en) Semiconductor device, method for manufacturing the same, and image display device
CN103503124B (en) Thin-film transistor element and manufacture method, organic EL display element and manufacture method thereof and organic EL display
KR20110126608A (en) Display device substrate and manufacturing method therefor
JP2011233480A (en) Forming method of laminate structure and manufacturing method of organic electroluminescent device
JP2009087996A (en) Organic semiconductor element and its manufacturing method, organic transistor array, and display
JP5218172B2 (en) ORGANIC EL LIGHT EMITTING ELEMENT AND MANUFACTURING METHOD THEREOF
JP2006243127A (en) Sheet display
JP4760168B2 (en) Display panel and manufacturing method thereof
JP5870502B2 (en) Organic semiconductor device and manufacturing method thereof
JP4605319B2 (en) Thin film transistor manufacturing method and thin film transistor
JP2006261528A (en) Organic thin film transistor, image display comprising it, and process for fabricating organic thin film transistor
JP5532655B2 (en) Organic thin film transistor, method for manufacturing the same, and image display device
WO2014196402A1 (en) Display device