JP2012195417A - Method of manufacturing semiconductor device and semiconductor device - Google Patents

Method of manufacturing semiconductor device and semiconductor device Download PDF

Info

Publication number
JP2012195417A
JP2012195417A JP2011057832A JP2011057832A JP2012195417A JP 2012195417 A JP2012195417 A JP 2012195417A JP 2011057832 A JP2011057832 A JP 2011057832A JP 2011057832 A JP2011057832 A JP 2011057832A JP 2012195417 A JP2012195417 A JP 2012195417A
Authority
JP
Japan
Prior art keywords
cap
semiconductor chip
semiconductor device
sealing
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011057832A
Other languages
Japanese (ja)
Other versions
JP2012195417A5 (en
JP5732286B2 (en
Inventor
Noriyuki Takahashi
典之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011057832A priority Critical patent/JP5732286B2/en
Priority to US13/419,899 priority patent/US8742559B2/en
Priority to CN2012100719523A priority patent/CN102683223A/en
Publication of JP2012195417A publication Critical patent/JP2012195417A/en
Publication of JP2012195417A5 publication Critical patent/JP2012195417A5/ja
Priority to US14/256,431 priority patent/US20140225240A1/en
Application granted granted Critical
Publication of JP5732286B2 publication Critical patent/JP5732286B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142Sealing arrangements between parts, e.g. adhesion promotors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/048Encapsulation of modules
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4018Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by the type of device to be heated or cooled
    • H01L2023/4031Packaged discrete devices, e.g. to-3 housings, diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/4848Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area
    • H01L2224/8503Reshaping, e.g. forming the ball or the wedge of the wire connector
    • H01L2224/85035Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball"
    • H01L2224/85045Reshaping, e.g. forming the ball or the wedge of the wire connector by heating means, e.g. "free-air-ball" using a corona discharge, e.g. electronic flame off [EFO]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512Aligning
    • H01L2224/85148Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518Translational movements
    • H01L2224/85181Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • H01L2224/85207Thermosonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

PROBLEM TO BE SOLVED: To prevent reduction in the reliability of a resin-sealed semiconductor device.SOLUTION: In a semiconductor device, a cap (member) 2 and a cap (member) 5 having a cavity part (space formation part) 5d are superimposed and bonded together to form a sealed space 8, and a sensor chip (semiconductor chip) 1 and a plurality of wires 4 are disposed in the space 8. The semiconductor device is manufactured as follows: in a sealing step of sealing a joint part between the cap 2 and the cap 5, a sealant 9 composed of a resin is formed such that the entirety of an upper surface 5a of the cap 5 and the entirety of a lower surface 2b of the cap 2 are respectively exposed. Thus, in the sealing step, the pressure acting in the direction of crushing the cap 5 can be decreased.

Description

本発明は、半導体装置およびその製造技術に関し、特に、センサチップを樹脂からなる封止体で覆った半導体装置に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device and a manufacturing technique thereof, and more particularly to a technology effective when applied to a semiconductor device in which a sensor chip is covered with a sealing body made of a resin.

特開2006−237405号公報(特許文献1)には、素子機能部を取り囲むように配置されたダム、ダムと接合されその内側に空隙を形成するキャップ、およびダムとキャップの周囲を封止する封止樹脂を具備する電子部品装置が記載されている。   Japanese Patent Laid-Open No. 2006-237405 (Patent Document 1) discloses a dam arranged so as to surround an element function unit, a cap joined to the dam to form a gap inside, and the periphery of the dam and the cap are sealed. An electronic component device comprising a sealing resin is described.

また、特開2007−19154号公報(特許文献2)には、音圧センサチップ(半導体チップ)を備える半導体装置が記載されている。特許文献1によれば、ステージ部に搭載した半導体チップをチップ被覆蓋体で覆い、チップ被覆蓋体内の空洞内に半導体チップを配置する。そして、チップ被覆蓋体を樹脂モールド部で覆ってステージ部とチップ被覆蓋体を一体に固定する。この時、チップ被覆蓋体の一部が、樹脂モールド部から露出した構造が記載されている。   Japanese Unexamined Patent Application Publication No. 2007-19154 (Patent Document 2) describes a semiconductor device including a sound pressure sensor chip (semiconductor chip). According to Patent Document 1, a semiconductor chip mounted on a stage portion is covered with a chip cover lid, and the semiconductor chip is disposed in a cavity in the chip cover lid. Then, the chip covering lid is covered with the resin mold portion, and the stage portion and the chip covering lid are fixed integrally. At this time, a structure in which a part of the chip covering lid is exposed from the resin mold portion is described.

特開2006−237405号公報JP 2006-237405 A 特開2007−19154号公報JP 2007-19154 A

半導体装置のパッケージ態様として、封止体内に空間を形成し、該空間内にセンサチップなどの半導体チップを配置するパッケージがある。このようなパッケージは、封止体としてセラミックを用いる、所謂、セラミックパッケージが一般に用いられる。本願発明者は、セラミックパッケージよりも製造コストを低減させるため、レジン樹脂などの樹脂を封止体として用いる樹脂封止型の半導体装置(プラスチックパッケージ)について検討を行い、以下の課題を見出した。   As a package mode of a semiconductor device, there is a package in which a space is formed in a sealed body and a semiconductor chip such as a sensor chip is arranged in the space. For such a package, a so-called ceramic package using ceramic as a sealing body is generally used. The inventor of the present application has studied a resin-encapsulated semiconductor device (plastic package) using a resin such as a resin resin as a sealing body in order to reduce the manufacturing cost as compared with a ceramic package, and found the following problems.

樹脂封止型の半導体装置において、封止体内にセンサチップである半導体チップを搭載する場合、封止体がセンサチップに接触していると、使用環境により封止体に発生した応力の影響がセンサチップに伝達されるため、センサチップおよび半導体装置の信頼性(検知特性や電気特性)が低下するおそれがある。このため、前記特許文献1や前記特許文献2のように、キャップ材により封止体内に空間を形成し、該空間内にセンサチップを搭載する方法が有効である。   In a resin-encapsulated semiconductor device, when a semiconductor chip, which is a sensor chip, is mounted in a sealed body, if the sealed body is in contact with the sensor chip, the influence of stress generated on the sealed body due to the use environment is affected. Since it is transmitted to the sensor chip, the reliability (detection characteristics and electrical characteristics) of the sensor chip and the semiconductor device may be reduced. Therefore, as in Patent Document 1 and Patent Document 2, a method of forming a space in the sealed body with a cap material and mounting a sensor chip in the space is effective.

ところが、前記特許文献1や前記特許文献2に記載されるような構成では、樹脂からなる封止体を形成する封止工程において、キャップ材が樹脂からの圧力(供給圧力やボイドを除去するための圧力)によりキャップ材で囲まれた空間方向に押し潰されてしまうことが判った。キャップ材が潰れ、センサチップやセンサチップに接続されるワイヤとキャップ材が接触すると、センサチップおよび半導体装置の信頼性(検知特性や電気特性)が低下する原因となる。また、センサチップとキャップ材が接触しない場合であっても、キャップ材が変形することにより、封止体内の空間の密封性が損なわれると、空間内に封止体の一部が侵入し、センサチップと接触してしまう原因となる。つまり、センサチップおよび半導体装置の信頼性の低下を十分に抑制することができないことが判った。   However, in the configuration described in Patent Document 1 and Patent Document 2, in the sealing process for forming a sealing body made of resin, the cap material removes pressure from the resin (supply pressure and voids are removed). It was found that it was crushed in the direction of the space surrounded by the cap material. When the cap material is crushed and the cap material contacts the sensor chip or the wire connected to the sensor chip, the reliability (detection characteristics and electrical characteristics) of the sensor chip and the semiconductor device is reduced. In addition, even when the sensor chip and the cap material do not come into contact with each other, when the sealing property of the space in the sealed body is impaired due to the deformation of the cap material, a part of the sealed body enters the space, This may cause contact with the sensor chip. That is, it has been found that a decrease in reliability of the sensor chip and the semiconductor device cannot be sufficiently suppressed.

また、本願発明者は、キャップ材の強度を向上させるため、キャップ材の厚さを厚くする構成についても検討したが、この場合、キャップ材の加工が困難となる。また、キャップ材を厚くすると、近年の半導体装置に対する薄型化の要求への対応が困難となる。   In addition, in order to improve the strength of the cap material, the inventor of the present application has also studied a configuration in which the thickness of the cap material is increased. In this case, it is difficult to process the cap material. Further, if the cap material is thick, it becomes difficult to meet the recent demand for thinning the semiconductor device.

本発明は、上記課題に鑑みてなされたものであり、その目的は、樹脂封止型の半導体装置の信頼性低下を抑制する技術を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a technique for suppressing a decrease in reliability of a resin-encapsulated semiconductor device.

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

すなわち、本願発明の一態様である半導体装置の製造方法は、以下の工程を含むものである。(a)第1上面、および前記第1上面とは反対側の第1下面を有する第1部材を準備する工程を含んでいる。また、(b)表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第1部材の第1上面上に搭載する工程を含んでいる。また、(c)前記半導体チップの前記複数の電極パッドと前記第1部材の第1上面上に配置された複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程を含んでいる。また、(d)前記(c)工程の後、第2上面、前記第2上面とは反対側の第2下面、前記第2下面側に形成された空間形成部を有する第2部材を、前記半導体チップ、および、前記複数のワイヤが前記空間形成部内に位置するように前記第1部材の第1上面上に配置し、前記第2部材の前記空間形成部の外側に設けられた接着面と前記第1部材の第1上面とを封着材を介して接着する工程を含んでいる。また、(e)前記(d)工程の後、前記第2部材の第2上面全体、および前記第1部材の第1下面全体のそれぞれが露出するように、前記第2部材と前記第1部材の接合部を封止する工程を含んでいる。   That is, the method for manufacturing a semiconductor device which is one embodiment of the present invention includes the following steps. (A) A step of preparing a first member having a first upper surface and a first lower surface opposite to the first upper surface is included. And (b) mounting a semiconductor chip having a surface, a plurality of electrode pads formed on the surface, and a back surface opposite to the surface on the first upper surface of the first member. . And (c) electrically connecting the plurality of electrode pads of the semiconductor chip and the plurality of terminals disposed on the first upper surface of the first member through a plurality of wires, respectively. It is out. (D) after the step (c), a second member having a second upper surface, a second lower surface opposite to the second upper surface, and a space forming portion formed on the second lower surface side; A semiconductor chip and an adhesive surface provided on the first upper surface of the first member so that the plurality of wires are positioned in the space forming portion, and provided on the outside of the space forming portion of the second member; A step of adhering the first upper surface of the first member with a sealing material. (E) After the step (d), the second member and the first member are exposed so that the entire second upper surface of the second member and the entire first lower surface of the first member are exposed. The process of sealing the junction part of this is included.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。   The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、本願発明の一態様によれば、樹脂封止型の半導体装置の信頼性低下を抑制することができる。   That is, according to one embodiment of the present invention, it is possible to suppress a decrease in reliability of the resin-encapsulated semiconductor device.

本発明の一実施の形態である半導体装置が有するセンサチップの表面側を示す平面図である。It is a top view which shows the surface side of the sensor chip which the semiconductor device which is one embodiment of this invention has. 図1のA−A線に沿った断面図である。It is sectional drawing along the AA line of FIG. 図1のB−B線に沿った断面図である。It is sectional drawing along the BB line of FIG. 本発明の一実施の形態である半導体装置の上面側を示す平面図である。It is a top view which shows the upper surface side of the semiconductor device which is one embodiment of this invention. 図4に示す半導体装置の下面側を示す平面図である。FIG. 5 is a plan view showing a lower surface side of the semiconductor device shown in FIG. 4. 図4のC−C線に沿った断面図である。It is sectional drawing along CC line of FIG. 図4のD−D線に沿った断面図である。It is sectional drawing along the DD line of FIG. 図4に示す半導体装置の封止体内部における平面構造を示す平面図である。FIG. 5 is a plan view showing a planar structure inside the sealing body of the semiconductor device shown in FIG. 4. 図8のE部の拡大平面図である。It is an enlarged plan view of the E section of FIG. 本発明の一実施の形態である半導体装置の組み立てフローを示す説明図である。It is explanatory drawing which shows the assembly flow of the semiconductor device which is one embodiment of this invention. 図10に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図である。FIG. 11 is a plan view showing the overall structure of the lead frame prepared in the lead frame preparation step shown in FIG. 10. 図11に示す複数の製品形成領域のうち、1つの製品形成領域周辺の拡大平面図である。FIG. 12 is an enlarged plan view around one product formation region among the plurality of product formation regions shown in FIG. 11. 図12のF−F線に沿った拡大断面図である。It is an expanded sectional view along the FF line of FIG. 図12に示すキャップ上に接着材を介して半導体チップ(制御チップ)を搭載した状態を示す拡大平面図である。FIG. 13 is an enlarged plan view showing a state in which a semiconductor chip (control chip) is mounted on the cap shown in FIG. 12 via an adhesive. 図14のG−G線に沿った拡大断面図である。It is an expanded sectional view along the GG line of FIG. 図14に示す制御チップ上に接着材を介して半導体チップ(センサチップ)を搭載した状態を示す拡大平面図である。FIG. 15 is an enlarged plan view showing a state where a semiconductor chip (sensor chip) is mounted on the control chip shown in FIG. 14 via an adhesive. 図16のG−G線に沿った拡大断面図である。It is an expanded sectional view along the GG line of FIG. 図16に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図である。FIG. 17 is a plan view showing a state where the semiconductor chip shown in FIG. 16 and a plurality of leads are electrically connected via wires. 図18のG−G線に沿った拡大断面図である。It is an expanded sectional view along the GG line of FIG. 図18に示すキャップ上に別のキャップを重ね合わせて接着固定した状態を示す拡大平面図である。FIG. 19 is an enlarged plan view illustrating a state in which another cap is overlapped and fixed on the cap illustrated in FIG. 18. 図20のG−G線に沿った拡大断面図である。It is an expanded sectional view along the GG line of FIG. 図20のH−H線に沿った拡大断面図である。It is an expanded sectional view along the HH line of FIG. 図23は、図18に示すキャップおよび複数のリード上に封着材を塗布した状態を示す拡大平面図である。FIG. 23 is an enlarged plan view showing a state in which a sealing material is applied on the cap and the plurality of leads shown in FIG. 図20のH−H線に沿った断面に対応する図23の拡大断面図である。It is an expanded sectional view of FIG. 23 corresponding to the cross section along the HH line of FIG. 図20に示すリードフレームの製品形成領域に、封止体を形成した状態を示す拡大平面図である。FIG. 21 is an enlarged plan view showing a state where a sealing body is formed in the product formation region of the lead frame shown in FIG. 20. 図25のF−F線に沿った拡大断面図である。It is an expanded sectional view along the FF line of FIG. 図25に示すF−F線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。It is an expanded sectional view which shows the state which supplies resin for sealing in the cavity of a shaping die in the cross section along the FF line shown in FIG. 図25に示すI−I線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。FIG. 26 is an enlarged cross-sectional view showing a state in which a sealing resin is supplied into the cavity of the molding die in the cross section taken along the line II shown in FIG. 25. 図25に示すダム部を切断した状態を示す拡大平面図である。It is an enlarged plan view which shows the state which cut | disconnected the dam part shown in FIG. 図29に示すアウタリード部を切断し、成形した状態を示す拡大平面図である。FIG. 30 is an enlarged plan view showing a state where the outer lead portion shown in FIG. 29 is cut and molded. 図30に示す製品形成領域をリードフレームの枠部から切り離し、個片化した状態を示す拡大平面図である。FIG. 31 is an enlarged plan view showing a state in which the product forming region shown in FIG. 30 is separated from the frame portion of the lead frame and separated into pieces. 図29に示すF−F線に沿った断面において、封止体から露出する複数のリードおよび裏面側キャップの露出面に外装めっき膜を形成した状態を示す拡大断面図である。FIG. 30 is an enlarged cross-sectional view showing a state in which an exterior plating film is formed on the exposed surfaces of the plurality of leads exposed from the sealing body and the back-side cap in the cross section taken along the line FF shown in FIG. 29. 図5に対する変形例である半導体装置の下面側を示す平面図である。FIG. 6 is a plan view showing a lower surface side of a semiconductor device which is a modified example with respect to FIG. 5. 図33のC−C線に沿った断面図である。It is sectional drawing along CC line of FIG. 図33のD−D線に沿った断面図である。It is sectional drawing along the DD line of FIG. 図33に示す半導体装置の封止体内部における上面側の平面構造を示す平面図である。FIG. 34 is a plan view showing a planar structure on the upper surface side inside the sealing body of the semiconductor device shown in FIG. 33; 図35に示す半導体装置に対する変形例を示す断面図である。FIG. 36 is a cross-sectional view showing a modification of the semiconductor device shown in FIG. 35. 図12に対する変形例である拡大平面図、図39は図38のF−F線に沿った断面図である。FIG. 39 is an enlarged plan view showing a modification to FIG. 12, and FIG. 39 is a cross-sectional view taken along line FF in FIG. 図38のF−F線に沿った断面図である。It is sectional drawing along the FF line of FIG. 図21に対する変形例を示す拡大断面図である。It is an expanded sectional view which shows the modification with respect to FIG. 図10に示すワイヤボンディング工程後のリードフレームに表面側のキャップを取り付けた状態を示す拡大断面図である。FIG. 11 is an enlarged cross-sectional view showing a state in which a front-side cap is attached to the lead frame after the wire bonding step shown in FIG. 10. 図41に示すリードフレームの上下を反転させた状態を示す拡大断面図である。FIG. 42 is an enlarged cross-sectional view showing a state where the top and bottom of the lead frame shown in FIG. 41 are reversed. 図26に対する変形例を示す拡大断面図である。It is an expanded sectional view which shows the modification with respect to FIG. 図4に対する変形例である半導体装置を示す平面図である。FIG. 5 is a plan view showing a semiconductor device which is a modified example with respect to FIG. 4. 図6に対する変形例である半導体装置を示す断面図である。FIG. 7 is a cross-sectional view illustrating a semiconductor device which is a modification example of FIG. 6. 図1に対する変形例であるセンサチップの表面側を示す平面図である。It is a top view which shows the surface side of the sensor chip which is a modification with respect to FIG. 図46のA−A線に沿った断面図である。It is sectional drawing along the AA line of FIG. 図21に対する変形例であってキャップ上に支持部を搭載した状態拡大断面図である。It is a modification with respect to FIG. 21, and is the state expanded sectional view which mounted the support part on the cap. 図48に示す支持部上に接着材を塗布した状態を示す拡大断面図であるIt is an expanded sectional view which shows the state which apply | coated the adhesive material on the support part shown in FIG. 図49に示す支持部上に透明部を搭載した状態を示す拡大断面図である。It is an expanded sectional view which shows the state which mounted the transparent part on the support part shown in FIG. 図8に対する変形例である半導体装置を示す断面図である。It is sectional drawing which shows the semiconductor device which is a modification with respect to FIG. 図6に対する変形例である半導体装置を示す断面図である。FIG. 7 is a cross-sectional view illustrating a semiconductor device which is a modification example of FIG. 6. 図6に対する別の変形例である半導体装置を示す断面図である。FIG. 7 is a cross-sectional view showing a semiconductor device which is another modified example with respect to FIG. 6. 図45に対する変形例である半導体装置を示す断面図である。FIG. 46 is a cross-sectional view showing a semiconductor device which is a modification example of FIG. 45. 図6、図45、図52、図53および図54に対する変形例である半導体装置を示す断面図である。FIG. 55 is a cross-sectional view showing a semiconductor device that is a modification example of FIGS. 6, 45, 52, 53, and 54. 図34に対する変形例である半導体装置を示す断面図である。FIG. 35 is a cross-sectional view showing a semiconductor device which is a modification to FIG. 34. 図27に対する比較例を示す拡大断面図である。It is an expanded sectional view which shows the comparative example with respect to FIG. 図45に対する比較例である半導体装置の断面図である。FIG. 46 is a cross-sectional view of a semiconductor device which is a comparative example with respect to FIG. 45.

(本願における記載形式・基本的用語・用法の説明)
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
(Description format, basic terms, usage in this application)
In the present application, the description of the embodiment will be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Regardless of the front and rear, each part of a single example, one is a part of the other, or a part or all of the modifications. In principle, repeated description of similar parts is omitted. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.

同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe(シリコン・ゲルマニウム)合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。   Similarly, in the description of the embodiment, etc., regarding the material, composition, etc., “X consisting of A” etc. is an element other than A unless specifically stated otherwise and clearly not in context. It does not exclude things that contain. For example, as for the component, it means “X containing A as a main component”. For example, “silicon member” is not limited to pure silicon, but includes a SiGe (silicon-germanium) alloy, other multi-component alloys containing silicon as a main component, and other additives. Needless to say, it is also included. Moreover, even if it says gold plating, Cu layer, nickel / plating, etc., unless otherwise specified, not only pure materials but also members mainly composed of gold, Cu, nickel, etc. Shall be included.

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。   In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value.

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。   Moreover, in each figure of embodiment, the same or similar part is shown with the same or similar symbol or reference number, and description is not repeated in principle.

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。   In the accompanying drawings, hatching or the like may be omitted even in a cross section when it becomes complicated or when the distinction from the gap is clear. In relation to this, when it is clear from the description etc., the contour line of the background may be omitted even if the hole is planarly closed. Furthermore, even if it is not a cross section, hatching or a dot pattern may be added in order to clearly indicate that it is not a void or to clearly indicate the boundary of a region.

(実施の形態1)
本実施の形態では、封止体内に空間を形成し、該空間内に半導体チップを配置する半導体装置の一例として、封止体に形成された空間内にMEMS(Micro Electro Mechanical Systems)と呼ばれる半導体微細加工技術を用いて形成されたセンサチップ(半導体センサチップ)を搭載した半導体装置を取り上げて説明する。
(Embodiment 1)
In this embodiment, as an example of a semiconductor device in which a space is formed in a sealed body and a semiconductor chip is arranged in the space, a semiconductor called MEMS (Micro Electro Mechanical Systems) is formed in the space formed in the sealed body. A semiconductor device on which a sensor chip (semiconductor sensor chip) formed using a microfabrication technique is mounted will be described.

<半導体チップ(半導体センサチップ)の構造>
まず、図1〜図3を用いて本実施の形態の半導体装置が有する半導体チップ(センサチップ)の構造について説明する。図1は、本実施の形態の半導体装置が有するセンサチップの表面側を示す平面図、図2は、図1のA−A線に沿った断面図、図3は図1のB−B線に沿った断面図である。
<Structure of semiconductor chip (semiconductor sensor chip)>
First, the structure of a semiconductor chip (sensor chip) included in the semiconductor device of the present embodiment will be described with reference to FIGS. 1 is a plan view showing the surface side of a sensor chip included in the semiconductor device of the present embodiment, FIG. 2 is a cross-sectional view taken along the line AA in FIG. 1, and FIG. 3 is a line BB in FIG. FIG.

本実施の形態の半導体チップは、MEMS技術により形成されたセンサチップ1である。MEMS技術により形成したセンサチップ1は、可動部と、可動部の動きを電気信号に変換し、伝送する電気回路部(センサ回路)とを有し、例えば、加速度センサや角速度センサなど、種々の用途で利用可能である。本実施の形態では、センサチップの一例として、ピエゾ抵抗型の加速度センサを取り上げて説明する。センサチップ1は、例えば、フォトリソグラフィ技術やエッチング技術など半導体集積回路装置を製造する際に用いる微細加工技術を利用して形成するので、機械的に動作する可動部を有するセンサを小型化できるという利点がある。例えば、本実施の形態のセンサチップ1は、表面1aの平面形状が四角形から成り、各辺の長さは、例えば、1mm〜10mm程度である。   The semiconductor chip of this embodiment is a sensor chip 1 formed by MEMS technology. The sensor chip 1 formed by the MEMS technology has a movable part and an electric circuit part (sensor circuit) that converts the movement of the movable part into an electric signal and transmits the electric signal. For example, various sensors such as an acceleration sensor and an angular velocity sensor can be used. It is available for use. In this embodiment, a piezoresistive acceleration sensor will be described as an example of a sensor chip. The sensor chip 1 is formed by utilizing a microfabrication technique used when manufacturing a semiconductor integrated circuit device such as a photolithography technique or an etching technique, for example, so that a sensor having a mechanically movable part can be reduced in size. There are advantages. For example, in the sensor chip 1 of the present embodiment, the planar shape of the surface 1a is a square, and the length of each side is, for example, about 1 mm to 10 mm.

本実施の形態のセンサチップ(半導体チップ)1は、表面(主面)1a、表面1aの反対側に位置する裏面(主面)1b、および表面1aと裏面1bの間に位置する側面1cを有している。詳しくは、センサチップ1は、本体部1k、および本体部1kの裏面1mに配置された蓋部1nを有し、蓋部1nの裏面がセンサチップ1の裏面1bとなっている。センサチップ1の本体部1kは、表面1aから裏面1mに向かって貫通するように形成された開口部1d、開口部1dの周囲に配置される支持体(枠体)1e、および開口部1d内に配置され、複数の梁(ビーム)1fを介して支持体1eに支持される錘部(可動部)1gを有している。   The sensor chip (semiconductor chip) 1 of the present embodiment has a front surface (main surface) 1a, a back surface (main surface) 1b located on the opposite side of the front surface 1a, and a side surface 1c positioned between the front surface 1a and the back surface 1b. Have. Specifically, the sensor chip 1 has a main body 1k and a lid 1n arranged on the back surface 1m of the main body 1k, and the back surface of the lid 1n is the back surface 1b of the sensor chip 1. The main body 1k of the sensor chip 1 includes an opening 1d formed so as to penetrate from the front surface 1a toward the back 1m, a support (frame body) 1e disposed around the opening 1d, and the opening 1d. And a weight portion (movable portion) 1g supported by the support 1e via a plurality of beams (beams) 1f.

センサチップ1の本体部1kは、例えばシリコンからなり、支持体1e、梁1f、および錘部1gは一体に形成されている。また、錘部1gを支持する複数の梁1fは、それぞれ可撓性を有し、センサチップ1に、検知対象である外力(例えば慣性力や重力)が印加され、この外力によって錘部1gが動くと、これに伴って複数の梁1fが撓む(弾性変形する)。また、複数の梁1fには、それぞれピエゾ抵抗素子が配置され、各ピエゾ抵抗素子は、センサチップ1に形成された配線(図示は省略)を介して、表面1aに形成された複数のパッド(電極パッド、ボンディングパッド)1hにそれぞれ電気的に接続されている。ピエゾ抵抗素子とは、応力によって抵抗値が変化する抵抗素子である。つまり、センサチップ1では、複数の梁1fが撓むことにより、梁1fに配置されたピエゾ抵抗素子の抵抗値が変化するので、これを利用して電気信号に変換し、パッド1hから電気信号を取り出す加速度センサである。このように、センサチップ1は、検知対象となる外力に応じて機械的に動作する可動部(錘部1g)と、可動部の動作を電気信号に変換する電気回路部(梁1f内のピエゾ抵抗素子)、および変換された電気信号を伝送する電気回路部(支持体1eに形成された図示しない配線やパッド1h)を備えている。   The main body 1k of the sensor chip 1 is made of, for example, silicon, and the support 1e, the beam 1f, and the weight 1g are integrally formed. Each of the plurality of beams 1f that support the weight portion 1g has flexibility, and an external force (for example, inertial force or gravity) as a detection target is applied to the sensor chip 1, and the weight portion 1g When it moves, the plurality of beams 1f bend (elastically deform) along with this. Further, a piezoresistive element is arranged on each of the plurality of beams 1f, and each piezoresistive element is connected to a plurality of pads (not shown) formed on the surface 1a via wirings (not shown). Electrode pads and bonding pads) 1h are electrically connected to each other. A piezoresistive element is a resistive element whose resistance value changes with stress. That is, in the sensor chip 1, the resistance value of the piezoresistive element arranged on the beam 1 f changes when the plurality of beams 1 f bend. Therefore, the sensor chip 1 converts the resistance value into an electric signal and uses the electric signal from the pad 1 h. It is an acceleration sensor that takes out As described above, the sensor chip 1 includes a movable portion (weight portion 1g) that operates mechanically according to an external force to be detected, and an electric circuit portion (piezoelectric element in the beam 1f) that converts the operation of the movable portion into an electrical signal. A resistance element) and an electric circuit section (wiring or pad 1h (not shown) formed on the support 1e) for transmitting the converted electric signal.

また、センサチップ1は、本体部1kの下面1m側に配置され、開口部1dを裏面1b側から被覆する蓋部1nを有している。この蓋部1nは、センサチップ1をダイボンディングした後で、接着材(ダイボンド材)が本体部に影響を及ぼすことを防止ないしは抑制する機能を有している。このため、蓋部1nは開口部1dを、センサチップ1の接着面(実装面)側である裏面1b側から本体部1kを覆うように配置されている。また、蓋部1nは、開口部1dと対向する領域に隙間1pを有している。センサチップ1では、隙間1pを形成することにより、錘部1gが動くためのスペースを確保している。ただし、センサチップの変形例として、接着面側に開口部1dが露出しない構造(例えば、本体部1kと蓋部1nが一体に形成された構造)とする場合もある。この場合は、蓋部1nを設けなくても良い。   The sensor chip 1 has a lid portion 1n that is disposed on the lower surface 1m side of the main body portion 1k and covers the opening 1d from the back surface 1b side. The lid 1n has a function of preventing or suppressing the adhesive material (die bonding material) from affecting the main body after the sensor chip 1 is die-bonded. For this reason, the lid 1n is arranged so as to cover the main body 1k from the back surface 1b side, which is the bonding surface (mounting surface) side of the sensor chip 1, with the opening 1d. The lid 1n has a gap 1p in a region facing the opening 1d. In the sensor chip 1, a space for moving the weight portion 1g is secured by forming the gap 1p. However, as a modification of the sensor chip, there is a case where the opening 1d is not exposed on the bonding surface side (for example, a structure in which the main body 1k and the lid 1n are integrally formed). In this case, the lid 1n may not be provided.

ここで、センサチップ1は上記のように可動部の動作を電気信号として検出するので、センサとしての信頼性という観点から、感知対象である外力を印加しない状態において、錘部1gが所定の位置(基準位置)に配置され、梁1fに撓みが発生していないことが重要である。この観点から、センサチップ1を組み込む半導体装置(半導体パッケージ)においては、センサチップ1の本体部1kに印加される感知対象以外の外力を極力低減することが好ましい。このため、本実施の形態では、図2および図3に示すように、本体部1kにおいて、梁1fが配置される面である表面1a側には蓋部1nは配置していない。また、以下で説明するように、半導体装置の封止体内に空間を形成し、該空間内にセンサチップ1を配置する。   Here, since the sensor chip 1 detects the operation of the movable part as an electric signal as described above, the weight part 1g is in a predetermined position in the state where the external force as the sensing target is not applied from the viewpoint of the reliability as the sensor. It is important that the beam is arranged at (reference position) and the beam 1f is not bent. From this point of view, in a semiconductor device (semiconductor package) incorporating the sensor chip 1, it is preferable to reduce as much as possible the external force other than the sensing target applied to the main body 1k of the sensor chip 1. For this reason, in the present embodiment, as shown in FIGS. 2 and 3, in the main body 1k, the lid 1n is not arranged on the surface 1a side, which is the surface on which the beam 1f is arranged. Further, as will be described below, a space is formed in the sealed body of the semiconductor device, and the sensor chip 1 is disposed in the space.

<半導体装置の概要構成>
次に、図4〜図9を用いて、本実施の形態の半導体装置の構成例を説明する。図4は本実施の形態の半導体装置の上面側を示す平面図、図5は図4に示す半導体装置の下面側を示す平面図、図6は、図4のC−C線に沿った断面図、図7は、図4のD−D線に沿った断面図である。また、図8は、図4に示す半導体装置の封止体内部における平面構造を示す平面図、図9は図8のE部の拡大平面図である。なお、図8および図9は、半導体装置の内部構造を示す透視平面図であるため、図4に示す封止体9およびキャップ5を透過して内部構造を示す平面図としている。また、図6〜図8では、見易さのためセンサチップ1の詳細構造(図1〜図3に示す構造)は図示を省略している。
<Outline configuration of semiconductor device>
Next, a configuration example of the semiconductor device of this embodiment will be described with reference to FIGS. 4 is a plan view showing the upper surface side of the semiconductor device of the present embodiment, FIG. 5 is a plan view showing the lower surface side of the semiconductor device shown in FIG. 4, and FIG. 6 is a cross section taken along the line CC in FIG. 7 and 7 are cross-sectional views along the line DD in FIG. 8 is a plan view showing a planar structure inside the sealing body of the semiconductor device shown in FIG. 4, and FIG. 9 is an enlarged plan view of a portion E in FIG. 8 and 9 are perspective plan views showing the internal structure of the semiconductor device, and therefore are plan views showing the internal structure through the sealing body 9 and the cap 5 shown in FIG. 6 to 8, the detailed structure of the sensor chip 1 (the structure shown in FIGS. 1 to 3) is not shown for ease of viewing.

本実施の形態の半導体装置は、基材としてリードフレームを用い、そのチップ搭載部上に半導体チップが搭載されたリードフレームタイプの半導体パッケージであり、本実施の形態ではその一例として、図5に示すようなリードフレームタイプの半導体装置であるQFP(Quad Flat Package)10を取り上げて説明する。リードフレームタイプの半導体装置は、長年に亘って蓄積されたコスト低減技術を活用することができる。また、既に構築された製造設備等のインフラストラクチャーを活用することができるので、配線基板上に半導体チップを搭載する基板タイプの半導体装置と比較して製造コストを低減することができる。   The semiconductor device of the present embodiment is a lead frame type semiconductor package in which a lead frame is used as a base material and a semiconductor chip is mounted on the chip mounting portion. In the present embodiment, as an example, FIG. A QFP (Quad Flat Package) 10 which is a lead frame type semiconductor device as shown will be described. Lead frame type semiconductor devices can utilize cost reduction technology accumulated over many years. In addition, since an infrastructure such as a manufacturing facility that has already been constructed can be used, the manufacturing cost can be reduced compared to a substrate type semiconductor device in which a semiconductor chip is mounted on a wiring substrate.

まず、図4〜図9に示すQFP10の構成の概要について説明する。図6、図7に示すようにQFP10は、上面2a、上面2aの反対側の下面2b、および上面2aと下面2bの間に位置する側面2cを有するキャップ(第1部材、裏面側キャップ材)2を備えている。キャップ2は、金属材料から成る板状部材である。また、QFP10は、図1〜図3を用いて説明したセンサチップ1を備えている。センサチップ1は裏面1bを、キャップ2の上面2aと対向させた状態で、キャップ2の上面2a上に搭載されている。なお、図4〜図9に示す例では、QFP10はセンサチップ1を制御する半導体チップである制御チップ(コントローラチップ)6をQFP10内に内蔵しており、センサチップ1は制御チップ6上に搭載されている。また、QFP10は、センサチップ1(および、制御チップ6)の周囲に配置される複数のリード(端子)3を備えている。また、QFP10は、複数のリード3とセンサチップ1の複数のパッド1hを電気的に接続する複数のワイヤ4を有している。なお、QFP10は、前記の通り、センサチップ1の他、制御チップ6を備えており、図6および図9に示すようにセンサチップ1のパッド1hは、複数のワイヤ4aを介して制御チップ6の複数のパッド6dと電気的に接続され、制御チップ6のパッド6eは複数のワイヤ4bを介して複数のリード3と電気的に接続されている。また複数のパッド6dと複数のパッド6eのそれぞれは制御チップ6が備える複数の配線(図示は省略)を介して電気的に接続されている。つまり、QFP10では、センサチップ1の複数のパッド1hは、複数のワイヤ4a、4bおよび制御チップ6を介して複数のリード3と電気的に接続されている。また、QFP10は、図6および図7に示すように上面5a、上面5aの反対側の下面5b、および上面5aと下面5bの間に位置する側面5cを有するキャップ(第2部材、表面側キャップ材)5を備えている。キャップ5は、上面5aに向かって窪んだ形状を成し、下面5b側には、キャビティ部(空間形成部、凹部、窪み部、チップ収容部)5dおよびキャビティ部5dの周囲を取り囲むように配置されるフランジ部(接合部)5eを有している。キャップ5は、センサチップ1、複数のワイヤ4、および複数のリード3の一部(ワイヤ4がボンディングされるボンディング領域)が、キャビティ部5d内に位置するように、キャップ2の上面2a上に配置され、キャップ2とキャップ5の接合部(フランジ部5eの接着面5fとキャップ2の上面2aの間の領域)は、封着材7により封着されている。つまり、キャップ2とキャップ5を重ね合わせて接合することで、キャビティ部5d内の空間8を外部に対して密封された中空空間とし、空間8内にセンサチップ1、複数のワイヤ4、および複数のリード3の一部を配置している。また、QFP10は、キャップ2、5の接合部、および複数のリード3の他の一部(外部端子であるアウタリード部3bよりも内側のインナリード部3aであって、キャップ2、5よりも外側の領域)を封止する封止体(樹脂体)9を備えている。つまり、QFP10は、封止体9内に空間8を形成し、空間8内に半導体チップであるセンサチップ1を配置する半導体装置である。   First, an outline of the configuration of the QFP 10 shown in FIGS. 4 to 9 will be described. As shown in FIGS. 6 and 7, the QFP 10 has a top surface 2a, a bottom surface 2b opposite to the top surface 2a, and a cap 2 having a side surface 2c located between the top surface 2a and the bottom surface 2b (first member, back surface side cap material). 2 is provided. The cap 2 is a plate-like member made of a metal material. The QFP 10 includes the sensor chip 1 described with reference to FIGS. The sensor chip 1 is mounted on the upper surface 2 a of the cap 2 with the back surface 1 b facing the upper surface 2 a of the cap 2. 4 to 9, the QFP 10 has a control chip (controller chip) 6 that is a semiconductor chip that controls the sensor chip 1 built in the QFP 10, and the sensor chip 1 is mounted on the control chip 6. Has been. The QFP 10 includes a plurality of leads (terminals) 3 arranged around the sensor chip 1 (and the control chip 6). The QFP 10 includes a plurality of wires 4 that electrically connect the plurality of leads 3 and the plurality of pads 1 h of the sensor chip 1. As described above, the QFP 10 includes the control chip 6 in addition to the sensor chip 1. As shown in FIGS. 6 and 9, the pad 1h of the sensor chip 1 is connected to the control chip 6 via a plurality of wires 4a. The pads 6e of the control chip 6 are electrically connected to the plurality of leads 3 via the plurality of wires 4b. Each of the plurality of pads 6d and the plurality of pads 6e is electrically connected via a plurality of wirings (not shown) provided in the control chip 6. That is, in the QFP 10, the plurality of pads 1h of the sensor chip 1 are electrically connected to the plurality of leads 3 via the plurality of wires 4a and 4b and the control chip 6. Further, as shown in FIGS. 6 and 7, the QFP 10 has a top surface 5a, a bottom surface 5b opposite to the top surface 5a, and a side surface 5c located between the top surface 5a and the bottom surface 5b (second member, front surface side cap). Material) 5. The cap 5 has a shape that is recessed toward the upper surface 5a, and is disposed on the lower surface 5b side so as to surround the periphery of the cavity portion (space forming portion, recessed portion, recessed portion, chip housing portion) 5d and the cavity portion 5d. It has a flange portion (joining portion) 5e. The cap 5 is formed on the upper surface 2a of the cap 2 so that the sensor chip 1, the plurality of wires 4, and a part of the plurality of leads 3 (bonding regions to which the wires 4 are bonded) are located in the cavity portion 5d. The joint portion (the region between the adhesive surface 5f of the flange portion 5e and the upper surface 2a of the cap 2) of the cap 2 and the cap 5 is sealed with a sealing material 7. That is, by overlapping and joining the cap 2 and the cap 5, the space 8 in the cavity portion 5 d is formed as a hollow space sealed from the outside, and the sensor chip 1, the plurality of wires 4, and the plurality of wires are sealed in the space 8. A part of the lead 3 is arranged. Further, the QFP 10 is a joint portion of the caps 2 and 5 and another part of the plurality of leads 3 (an inner lead portion 3a inside the outer lead portion 3b which is an external terminal, and outside the caps 2 and 5). A sealing body (resin body) 9 is provided. That is, the QFP 10 is a semiconductor device in which the space 8 is formed in the sealing body 9 and the sensor chip 1 that is a semiconductor chip is disposed in the space 8.

ここで、図6および図7に示すようにQFP10は、キャップ2の側面2cおよびキャップ5の側面5cは封止体9により覆われているが、キャップ2の下面2bおよびキャップ5の上面5aは、それぞれ面全体が封止体9から露出している。言い換えれば、図4に示すように、平面視において、キャップ5の上面5aの周縁部、および周縁部よりも内側の領域には封止体9が配置されていない。また、図5に示すように、平面視において、キャップ2の下面2bの周縁部、および周縁部よりも内側の領域には封止体9が配置されていない。詳細は後述するが、本実施の形態では、キャップ2の下面2b全体およびキャップ5の上面5a全体を露出させることにより、封止体9を形成する工程においてキャップ2、5に加わる圧力を低減し、特に、キャビティ部5dを有するキャップ5の変形を抑制することができる。このため、空間8の密封性を維持することができ、封止体9が空間8内に侵入することを防止ないしは抑制することができる。この結果、センサチップ1に封止体9が接触し、封止体9の応力などの影響により、センサチップ1およびQFP10の信頼性が低下することを抑制できる。なお、上面5aおよび下面2bの面全体が封止体9から露出する、とは、上面5aおよび下面2bの大部分が封止体9から露出しているという意味であり、例えば、封止体9を形成する工程において、封止体9と上面5aや下面2bの境界領域に樹脂バリなどが発生し、この樹脂バリが上面5aや下面2bを僅かに覆う態様を排除するものではない。また、同様に、上面5a(下面2b)の周縁部、および周縁部よりも内側の領域には封止体9が配置されていない、とは、例えば樹脂バリなどの僅かな樹脂を除き、封止体9が配置されていないという意味である。また、ここで言う樹脂バリとは、後述する封止工程において、熱硬化性樹脂(封止用樹脂)を構成する樹脂(レジン)が染み出したものであり、断面視または側面視では、その厚さがほとんど無いものを指す。   Here, as shown in FIGS. 6 and 7, in the QFP 10, the side surface 2c of the cap 2 and the side surface 5c of the cap 5 are covered with the sealing body 9, but the lower surface 2b of the cap 2 and the upper surface 5a of the cap 5 are Each of the surfaces is exposed from the sealing body 9. In other words, as shown in FIG. 4, the sealing body 9 is not disposed in the peripheral portion of the upper surface 5 a of the cap 5 and the region inside the peripheral portion in plan view. Further, as shown in FIG. 5, the sealing body 9 is not disposed in the peripheral portion of the lower surface 2 b of the cap 2 and a region inside the peripheral portion in plan view. Although details will be described later, in the present embodiment, by exposing the entire lower surface 2b of the cap 2 and the entire upper surface 5a of the cap 5, the pressure applied to the caps 2 and 5 in the process of forming the sealing body 9 is reduced. In particular, deformation of the cap 5 having the cavity portion 5d can be suppressed. For this reason, the sealing performance of the space 8 can be maintained, and the sealing body 9 can be prevented or suppressed from entering the space 8. As a result, the sealing body 9 comes into contact with the sensor chip 1, and it can be suppressed that the reliability of the sensor chip 1 and the QFP 10 is lowered due to the influence of the stress of the sealing body 9. Note that the entire surface of the upper surface 5a and the lower surface 2b is exposed from the sealing body 9 means that most of the upper surface 5a and the lower surface 2b are exposed from the sealing body 9, for example In the process of forming 9, a resin burr or the like is generated in a boundary region between the sealing body 9 and the upper surface 5a or the lower surface 2b, and the mode in which the resin burr slightly covers the upper surface 5a or the lower surface 2b is not excluded. Similarly, the sealing body 9 is not disposed in the peripheral portion of the upper surface 5a (lower surface 2b) and in the region inside the peripheral portion, for example, except for a slight resin such as a resin burr. This means that the stop body 9 is not arranged. In addition, the resin burr referred to here is a resin (resin) that constitutes a thermosetting resin (sealing resin) in a sealing process described later, and in a cross-sectional view or a side view, It refers to the one with almost no thickness.

<半導体装置の詳細構成>
次に、QFP10が備える各部材の詳細構造について説明する。まず、キャップ2は、図8に示すように平面視において四辺形を成す平板であって、図6および図7に示すキャップ5のキャビティ部5dのような大きい窪み部(空間形成部)は有していない。キャップ2の一辺の長さは、例えば15mm〜20mm程度である。本実施の形態では、封止体9とキャップ2の界面において、封止体9の欠けが発生する事を抑制する観点から、キャップ2の四つの角部のそれぞれに面取り加工(R加工)を施している。ただし、キャップ2の平面形状は図8に示す態様に限定されず、例えば角部に面取り加工を施さない四角形の平面形状とすることもできる。また、キャップ2の厚さ(肉厚)は、QFP10の下面(実装面)側においてキャップ2の下面2bを露出させるため、例えばキャップ5よりも厚く形成されており、例えば0.1mm〜1mm程度である。キャップ2の強度を向上させる観点からは、キャップ2の厚さを厚くする程好ましいが、その場合、QFP10全体の厚さが厚くなる。また、本実施の形態によれば、キャップ2に加わる圧力を低減させることによりキャップ2の変形を抑制することができるので、キャップ2自体に要求される強度を低減することができる。したがって、キャップ2の下面が封止体9から露出する範囲であれば、キャップ2の厚さを薄くすることができる。例えば、キャップ5と同じ厚さ(肉厚)で形成することもできる。
<Detailed configuration of semiconductor device>
Next, the detailed structure of each member with which QFP10 is provided is demonstrated. First, the cap 2 is a flat plate having a quadrilateral shape in plan view as shown in FIG. 8, and there is a large depression (space forming portion) such as the cavity portion 5d of the cap 5 shown in FIGS. Not done. The length of one side of the cap 2 is, for example, about 15 mm to 20 mm. In the present embodiment, chamfering (R processing) is performed on each of the four corners of the cap 2 from the viewpoint of suppressing the occurrence of chipping of the sealing body 9 at the interface between the sealing body 9 and the cap 2. Has been given. However, the planar shape of the cap 2 is not limited to the aspect shown in FIG. 8, and may be a rectangular planar shape in which the corners are not chamfered. Further, the thickness (wall thickness) of the cap 2 is, for example, about 0.1 mm to 1 mm thicker than the cap 5 in order to expose the lower surface 2b of the cap 2 on the lower surface (mounting surface) side of the QFP 10. It is. From the viewpoint of improving the strength of the cap 2, it is preferable to increase the thickness of the cap 2, but in this case, the thickness of the entire QFP 10 is increased. Moreover, according to this Embodiment, since the deformation | transformation of the cap 2 can be suppressed by reducing the pressure added to the cap 2, the intensity | strength requested | required of the cap 2 itself can be reduced. Therefore, the thickness of the cap 2 can be reduced as long as the lower surface of the cap 2 is exposed from the sealing body 9. For example, it can be formed with the same thickness (wall thickness) as the cap 5.

また、QFP10では、キャップ2は、制御チップ6を搭載するチップ搭載部として機能する。言い換えれば、制御チップ6は、チップ搭載部としてのキャップ2の上面2a上に接着材(ダイボンド材)11を介して搭載される。制御チップ6は、表面6a、表面6aの反対側の裏面6b、および表面6aと裏面6bの間に位置する側面6cを有し、裏面6bを、キャップ2の上面2aと対向させた状態で搭載する、所謂、フェイスアップ実装方式により搭載されている。接着材11は、キャップ2の上面2aに制御チップ6を固定できるものであれば、特に限定されないが、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂からなるペースト状の樹脂接着材を塗布して制御チップ6を接着した後、熱硬化させることにより固定する。また、制御チップ6の表面6a上には、接着材12を介してセンサチップ1が搭載される、センサチップ1は制御チップ6上にフェイスアップ実装方式により実装される。接着材12もセンサチップ1を制御チップ6上に固定するための部材であるが、センサチップ1の側面1c(図2参照)に接着材12の一部が付着して、接着材12に生じた応力がセンサチップ1の特性(検知特性)に悪影響を及ぼすことを抑制する観点から、接着材12はフィルム状の接着材とすることが好ましい。フィルム状の接着材は、ペースト状の接着材よりもセンサチップ1の側面1cに付着し難い点で好ましい。フィルム状の接着材は、例えば、DAF(Die Attach Film)と呼ばれ、半導体チップ上に別の半導体チップを積層する接着材として一般に使用されているものを使用することができる。   Further, in the QFP 10, the cap 2 functions as a chip mounting portion on which the control chip 6 is mounted. In other words, the control chip 6 is mounted on the upper surface 2a of the cap 2 as a chip mounting portion via the adhesive (die bond material) 11. The control chip 6 has a front surface 6a, a back surface 6b opposite to the front surface 6a, and a side surface 6c located between the front surface 6a and the back surface 6b, and is mounted with the back surface 6b facing the upper surface 2a of the cap 2. It is mounted by the so-called face-up mounting method. The adhesive 11 is not particularly limited as long as the control chip 6 can be fixed to the upper surface 2a of the cap 2. In the present embodiment, for example, a paste-like resin adhesive made of an epoxy-based thermosetting resin is used. After the control chip 6 is applied and the control chip 6 is adhered, it is fixed by thermosetting. Further, the sensor chip 1 is mounted on the surface 6 a of the control chip 6 via the adhesive 12. The sensor chip 1 is mounted on the control chip 6 by a face-up mounting method. The adhesive 12 is also a member for fixing the sensor chip 1 on the control chip 6, but a part of the adhesive 12 adheres to the side surface 1 c (see FIG. 2) of the sensor chip 1 and is generated in the adhesive 12. The adhesive 12 is preferably a film-like adhesive from the viewpoint of suppressing the adverse stress from adversely affecting the characteristics (detection characteristics) of the sensor chip 1. A film-like adhesive is preferable in that it is less likely to adhere to the side surface 1c of the sensor chip 1 than a paste-like adhesive. As the film-like adhesive, for example, DAF (Die Attach Film), which is generally used as an adhesive for laminating another semiconductor chip on a semiconductor chip, can be used.

また、QFP10のように、キャップ2上にセンサチップ1を搭載する場合、キャップ2とセンサチップ1の線膨張係数の違いに起因して発生する応力の影響を低減する観点から、キャップ2は、センサチップ1と線膨張係数が近い材料で構成することが好ましい。このため、本実施の形態では、センサチップ1は例えばシリコンから成り、キャップ2はシリコンの線膨張係数と近い金属材料であるコバール(鉄にニッケル、コバルトを配合した合金)から成る。また、キャップ2と同様に、キャップ5もコバールから成る。詳しくはコバールから成る基材の表面(キャップ2の上面2aおよび下面2bと、キャップ5の上面5a、下面5bおよび側面5c)に例えばニッケル、あるいはニッケル・パラジウムからなるめっき膜を形成している。なお、ニッケル・パラジウムとは、ニッケル(Ni)とパラジウム(Pd)の合金からなるめっき膜の構成材料を指す。以下ではこのニッケルとパラジウムの合金をニッケル・パラジウムまたはNi/Pd、ニッケル・パラジウムから成るめっき膜をニッケル・パラジウム膜と記載する。このニッケル、あるいはニッケル・パラジウムからなるめっき膜(ニッケル膜、あるいはニッケル・パラジウム膜)は、キャップ2、5の酸化を防止する酸化防止膜として機能する。また、キャップ5の側面5cに形成しためっき膜(ニッケル膜、あるいはニッケル・パラジウム膜)は、封止体9とキャップ5の界面の密着性を向上させる密着性改善膜として機能する。また、センサチップ1への応力伝達を低減する観点から、QFP10のように、センサチップ1を直接キャップ2上に搭載せず、例えばシリコンから成る制御チップ6を介して搭載することが好ましい。これにより、センサチップ1に伝達される応力をさらに低減することができる。なお、本実施の形態におけるキャップ2の断面視における形状は、曲げ加工が施されていない、平板状である。すなわち、後述するキャップ5のように、曲げ加工が施されていないため、キャップ2の強度はキャップ5より低くても良い。そのため、封着材7を介して固定されるリード3と同じ材料(銅、あるいは銅合金)で構成してもよい。この場合も、コバールを使用した場合と同様に、基材の表面(キャップ2の上面2aおよび下面2bと、キャップ5の上面5a、下面5bおよび側面5c)に、例えばニッケル、あるいはニッケル・パラジウムからなるめっき膜を形成することが好ましい。   Further, when the sensor chip 1 is mounted on the cap 2 like the QFP 10, from the viewpoint of reducing the influence of the stress generated due to the difference in the linear expansion coefficient between the cap 2 and the sensor chip 1, the cap 2 is The sensor chip 1 is preferably made of a material having a linear expansion coefficient close to that of the sensor chip 1. Therefore, in the present embodiment, the sensor chip 1 is made of, for example, silicon, and the cap 2 is made of Kovar (an alloy in which nickel and cobalt are blended with iron), which is a metal material close to the linear expansion coefficient of silicon. Further, like the cap 2, the cap 5 is also made of Kovar. Specifically, a plating film made of, for example, nickel or nickel / palladium is formed on the surface of the base material made of Kovar (the upper surface 2a and the lower surface 2b of the cap 2 and the upper surface 5a, the lower surface 5b and the side surface 5c of the cap 5). Nickel / palladium indicates a constituent material of a plating film made of an alloy of nickel (Ni) and palladium (Pd). Hereinafter, the alloy of nickel and palladium is referred to as nickel / palladium or Ni / Pd, and the plating film made of nickel / palladium is referred to as a nickel / palladium film. The plating film (nickel film or nickel / palladium film) made of nickel or nickel / palladium functions as an antioxidant film for preventing the caps 2 and 5 from being oxidized. The plating film (nickel film or nickel / palladium film) formed on the side surface 5 c of the cap 5 functions as an adhesion improving film that improves the adhesion at the interface between the sealing body 9 and the cap 5. Further, from the viewpoint of reducing stress transmission to the sensor chip 1, it is preferable that the sensor chip 1 is not directly mounted on the cap 2 like the QFP 10, but is mounted via the control chip 6 made of, for example, silicon. Thereby, the stress transmitted to the sensor chip 1 can be further reduced. In addition, the shape in the cross sectional view of the cap 2 in the present embodiment is a flat plate shape that is not bent. That is, unlike the cap 5 described later, since the bending process is not performed, the strength of the cap 2 may be lower than that of the cap 5. Therefore, you may comprise with the same material (copper or copper alloy) as the lead | read | reed 3 fixed through the sealing material 7. FIG. In this case, as in the case of using Kovar, the surface of the base material (the upper surface 2a and the lower surface 2b of the cap 2 and the upper surface 5a, the lower surface 5b and the side surface 5c of the cap 5) is made of, for example, nickel or nickel / palladium. It is preferable to form a plating film.

また、本実施の形態では、キャップ2の下面2bを露出させるので、キャップ2は空間8内で発生した熱をQFP10の外部に放熱する放熱部材(ヒートスプレッダ)として機能させることができる。この放熱経路としての観点からは、キャップ2をセラミック材料よりも熱伝導率が高い金属材料で構成することにより、セラミックパッケージと比較して放熱効率を向上させることができる。放熱部材として用いる場合、キャップ2の下面2b側に、例えば半田などの金属からなる接合材(図示は省略)を配置して、該接合材を介して実装基板(図示は省略)の端子(図示は省略)と接合することができる。この場合、実装基板への熱伝達をさらに効率化することができるので放熱効率がさらに向上する。   In this embodiment, since the lower surface 2b of the cap 2 is exposed, the cap 2 can function as a heat radiating member (heat spreader) that radiates heat generated in the space 8 to the outside of the QFP 10. From the viewpoint of the heat dissipation path, the heat dissipation efficiency can be improved as compared with the ceramic package by configuring the cap 2 with a metal material having a higher thermal conductivity than the ceramic material. When used as a heat radiating member, a bonding material (not shown) made of metal such as solder is disposed on the lower surface 2b side of the cap 2, and a terminal (not shown) of a mounting board (not shown) is interposed through the bonding material. Can be joined). In this case, heat transfer to the mounting substrate can be further improved, so that the heat dissipation efficiency is further improved.

また、QFP10は、センサチップ1およびセンサチップ1を制御する制御チップ6を1つのパッケージ内に備えている。言い換えれば、QFP10は、パッケージ内に複数の半導体チップを混載し、複数の半導体チップを電気的に接続することにより、システムを構成している。このように、1つのパッケージ内にセンサチップ1と制御チップ6とを混載することにより、センサチップ1と制御チップ6とを別々のパッケージとする場合と比較して実装面積を小さくすることができる。   Further, the QFP 10 includes a sensor chip 1 and a control chip 6 that controls the sensor chip 1 in one package. In other words, the QFP 10 forms a system by mounting a plurality of semiconductor chips in a package and electrically connecting the plurality of semiconductor chips. As described above, by mounting the sensor chip 1 and the control chip 6 in one package, the mounting area can be reduced as compared with the case where the sensor chip 1 and the control chip 6 are separate packages. .

次に、センサチップ1および制御チップ6の周囲には複数のリード(端子)3が配置される。複数のリード3は、QFP10の外部端子であって、封止体9の内側(空間8内も含む)に配置されるインナリード部3aと、封止体9の外側に配置されるアウタリード部3bは、一体に形成されている。また、複数のリード3は例えば銅、あるいは銅合金からなり、表面(上面、下面および側面(上面と下面との間に位置する面)に例えばニッケル、あるいはニッケル・パラジウムからなるめっき膜(金属膜)が形成されている。なお、このめっき膜は、必ずしも複数のリード3のそれぞれの全面に形成されていなくてもよいが、全面に形成しない場合は、封止体9を形成した後に、この封止体9から露出するアウタリード部3bの表面(上面、下面および側面)に、鉛の半田材、あるいは鉛を実質的に含有しない半田材(鉛フリー半田)からなるめっき膜(外装めっき膜)を形成する。図6に示すアウタリード部3bは、封止体9の側面から突出するように配置され、封止体9の外側において曲げ加工が施されている。例えば、図6ではガルウィング状に形成された例を示している。一方、図6に示すインナリード部3aは、アウタリード部3bとの境界から空間8内に向かって延び、その先端部は、空間8内に配置されている。また、空間8内にインナリード部3aを配置するため、インナリード部3aの先端部(図13に示すボンディング領域3c)は、キャップ2の上面2a上に配置されている。このように、空間8内にインナリード部3aの一部を配置することで、制御チップとリード3を接続するワイヤ4bの接合部を空間8内(キャビティ部5d内)に配置することができる。つまり、インナリード部3aの先端部周辺は、ワイヤ4bを接合するボンディング領域となっており、このボンディング領域をキャビティ部5dの内側に配置することで、キャップ5によりワイヤ4bを覆うことができる。また、前記したようにキャップ2はコバール、銅、あるいは銅合金などの金属材料(導電材料)からなる。したがって、キャップ2上に配置した複数のリード3とキャップ2を絶縁しなければ、複数のリード3間で短絡が生じる。このため、QFP10では、キャップ2の上面2aとリード3の下面の間に絶縁性の接着材13を配置し、接着材13を介してリード3をキャップ2に接着固定している。   Next, a plurality of leads (terminals) 3 are arranged around the sensor chip 1 and the control chip 6. The plurality of leads 3 are external terminals of the QFP 10, and the inner lead portion 3 a disposed inside the sealing body 9 (including the inside of the space 8) and the outer lead portion 3 b disposed outside the sealing body 9. Are integrally formed. The plurality of leads 3 are made of, for example, copper or a copper alloy, and a plating film (metal film) made of, for example, nickel or nickel / palladium on the surface (upper surface, lower surface, and side surface (surface located between the upper surface and the lower surface)). This plating film does not necessarily have to be formed on the entire surface of each of the plurality of leads 3, but if it is not formed on the entire surface, this plating film is formed after the sealing body 9 is formed. A plating film (exterior plating film) made of a lead solder material or a solder material substantially free of lead (lead-free solder) on the surface (upper surface, lower surface and side surfaces) of the outer lead portion 3b exposed from the sealing body 9 6 is disposed so as to protrude from the side surface of the sealing body 9, and is bent on the outer side of the sealing body 9. For example, in FIG. 6, the inner lead portion 3a shown in FIG.6 extends from the boundary with the outer lead portion 3b into the space 8, and the tip thereof is disposed in the space 8. Further, in order to dispose the inner lead portion 3a in the space 8, the tip portion (bonding region 3c shown in FIG. 13) of the inner lead portion 3a is disposed on the upper surface 2a of the cap 2. In addition, by disposing a part of the inner lead portion 3a in the space 8, the joint portion of the wire 4b connecting the control chip and the lead 3 can be disposed in the space 8 (in the cavity portion 5d). The periphery of the tip of the inner lead portion 3a is a bonding region where the wire 4b is bonded. By placing this bonding region inside the cavity portion 5d, the cap 5 In addition, as described above, the cap 2 is made of a metal material (conductive material) such as Kovar, copper, or a copper alloy, so that the plurality of leads 3 and the cap 2 arranged on the cap 2 can be covered. Is not insulated, a short circuit occurs between the plurality of leads 3. Therefore, in the QFP 10, an insulating adhesive 13 is disposed between the upper surface 2a of the cap 2 and the lower surface of the lead 3, and the adhesive 13 is interposed therebetween. The lead 3 is bonded and fixed to the cap 2.

また、図8に示すように平面視において、QFP10の有する四辺に沿ってそれぞれ複数のリード3が配置されている。半導体チップを基準に考えると、センサチップ1および制御チップ6はそれぞれ四辺形の平面形状を成し、平面視において四辺のそれぞれと対向する位置に複数のリード3が配置されている。図8および図9に示す例では、制御チップ6の有する四辺のうち、互いに対向する二辺に沿って複数のパッド6e(図9参照)が配置され、複数のパッド6eと対向する位置に配置される複数のリード3にワイヤ4bが接続されている。一方、パッド6eが配置されていない辺と対向する複数のリード3にはワイヤ4は接続されていない。このように、リード3の数が半導体チップの端子(パッド)数よりも多い場合、一部のリード3には、ワイヤ4を接続しない構成とすることができる。また、図8および図9に示すQFP10は、センサチップ1の複数のパッド1h(図9参照)と複数のリード3は、直接ワイヤ4を介して接続されていない。つまり、センサチップ1の複数のパッド1hのうちワイヤ4が接続されるパッド1hは、全てワイヤ4aを介して制御チップ6のパッド6d(図9参照)と接続される。また、複数のリード3のうち、ワイヤ4が接続されるリード3は、全てワイヤ4bを介して制御チップ6のパッド6eと接続される。このようにセンサチップ1のパッド1hを、制御チップ6を介してリード3と接続することにより、パッド1hに接続されるワイヤ4aのワイヤ長を短くすることができる。例えば図6や図8に示すように、ワイヤ4aのワイヤ長は、ワイヤ4bの長さよりも短い。図6に示すように、複数のワイヤ4を空間8内に配置する場合、QFP10に印加された振動などの外力により、ワイヤ4が振動する場合があり、特に、センサチップ1に接続されるワイヤ4aが大きく振動すると、センサチップ1の特性(検知特性)が低下するおそれがある。QFP10に加わる外力を一定とすると、ワイヤ4の長さを短くすることにより振動の程度が小さくなる。したがって、センサチップ1の特性(検知特性)低下を抑制する観点から、センサチップ1の複数のパッド1hのうちワイヤ4が接続されるパッド1hは、全てワイヤ4aを介して制御チップ6のパッド6dと接続することが好ましい。ただし、ワイヤリングのレイアウトは、図8および図9に示す態様には限定されず、リード3と接続する半導体チップの端子(パッド)数やレイアウトに応じて種々の変形例を適用することができる。   Further, as shown in FIG. 8, a plurality of leads 3 are arranged along the four sides of the QFP 10 in plan view. Considering the semiconductor chip as a reference, each of the sensor chip 1 and the control chip 6 has a quadrilateral planar shape, and a plurality of leads 3 are arranged at positions facing each of the four sides in plan view. In the example shown in FIGS. 8 and 9, a plurality of pads 6e (see FIG. 9) are arranged along two opposite sides of the four sides of the control chip 6, and are arranged at positions facing the plurality of pads 6e. Wires 4 b are connected to the plurality of leads 3. On the other hand, the wire 4 is not connected to the plurality of leads 3 facing the side where the pad 6e is not disposed. In this way, when the number of leads 3 is larger than the number of terminals (pads) of the semiconductor chip, a configuration in which the wires 4 are not connected to some of the leads 3 can be adopted. In the QFP 10 shown in FIGS. 8 and 9, the plurality of pads 1 h (see FIG. 9) of the sensor chip 1 and the plurality of leads 3 are not directly connected via the wires 4. That is, the pads 1h to which the wires 4 are connected among the plurality of pads 1h of the sensor chip 1 are all connected to the pads 6d (see FIG. 9) of the control chip 6 through the wires 4a. Of the plurality of leads 3, all the leads 3 to which the wires 4 are connected are connected to the pads 6 e of the control chip 6 through the wires 4 b. Thus, by connecting the pad 1h of the sensor chip 1 to the lead 3 via the control chip 6, the wire length of the wire 4a connected to the pad 1h can be shortened. For example, as shown in FIGS. 6 and 8, the wire length of the wire 4a is shorter than the length of the wire 4b. As shown in FIG. 6, when a plurality of wires 4 are arranged in the space 8, the wires 4 may vibrate due to an external force such as vibration applied to the QFP 10, and in particular, the wires connected to the sensor chip 1. If 4a vibrates greatly, the characteristic (detection characteristic) of the sensor chip 1 may be deteriorated. If the external force applied to the QFP 10 is constant, the degree of vibration is reduced by shortening the length of the wire 4. Therefore, from the viewpoint of suppressing the deterioration of the characteristics (detection characteristics) of the sensor chip 1, the pads 1h to which the wires 4 are connected among the plurality of pads 1h of the sensor chip 1 are all pads 6d of the control chip 6 via the wires 4a. It is preferable to connect with. However, the wiring layout is not limited to the mode shown in FIGS. 8 and 9, and various modifications can be applied according to the number of terminals (pads) of the semiconductor chip connected to the leads 3 and the layout.

次に、制御チップ6およびセンサチップ1上には、キャップ(第2部材、表面側キャップ材)5が配置される。図6および図7に示すようにキャップ5は、上面5a、上面5aの反対側の下面5b、および上面5aと下面5bの間に位置する側面5cを有している。キャップ5は、コバールから成り、表面(上面5a、下面5bおよび側面5c)にニッケルからなるめっき膜が形成されている。また、キャップ5の下面5b側には、キャップ5の略中央部に配置されるキャビティ部5d、およびキャビティ部5dの周囲を取り囲むフランジ部(接合部)5eが配置されている。QFP10では、キャップ5のフランジ部5eとキャップ2の上面2aの周縁部を封着材7(および接着材13)を介して接合し、これによりセンサチップ1、制御チップ6、複数のワイヤ4および複数のリード3それぞれの一部(ボンディング領域)を空間8内に密封している。キャビティ部5dの深さは、半導体チップ(センサチップ1および制御チップ6)の厚さよりも深いが、QFP10の厚さに影響を与えるのでパッケージの薄型化に対応するためには出来る限り浅くすることが好ましい。例えば、本実施の形態では1mm〜3mm程度である。また、キャビティ部5dの平面サイズは、センサチップ1および制御チップ6の平面サイズよりも大きく、例えば、平面視において四辺形を成すキャビティ部5dの一辺の長さは、例えば13mm〜18mm程度である。   Next, a cap (second member, surface-side cap material) 5 is disposed on the control chip 6 and the sensor chip 1. As shown in FIGS. 6 and 7, the cap 5 has an upper surface 5a, a lower surface 5b opposite to the upper surface 5a, and a side surface 5c located between the upper surface 5a and the lower surface 5b. The cap 5 is made of Kovar, and a plating film made of nickel is formed on the surface (the upper surface 5a, the lower surface 5b, and the side surface 5c). Further, on the lower surface 5 b side of the cap 5, a cavity portion 5 d disposed at a substantially central portion of the cap 5 and a flange portion (joining portion) 5 e surrounding the periphery of the cavity portion 5 d are disposed. In the QFP 10, the flange portion 5e of the cap 5 and the peripheral edge portion of the upper surface 2a of the cap 2 are joined via the sealing material 7 (and the adhesive material 13), whereby the sensor chip 1, the control chip 6, the plurality of wires 4 and A part (bonding region) of each of the plurality of leads 3 is sealed in the space 8. The depth of the cavity portion 5d is deeper than the thickness of the semiconductor chip (the sensor chip 1 and the control chip 6), but it affects the thickness of the QFP 10 and should be made as shallow as possible to cope with the thinning of the package. Is preferred. For example, in this embodiment, it is about 1 mm to 3 mm. Further, the planar size of the cavity portion 5d is larger than the planar sizes of the sensor chip 1 and the control chip 6. For example, the length of one side of the cavity portion 5d forming a quadrilateral in plan view is, for example, about 13 mm to 18 mm. .

ここで、封着材7は、キャップ2とキャップ5の接合部に配置される部材なので、空間8内の密封性を向上させる観点から、高い封着特性(隣り合うリード3の間に埋め込む特性、塗布してから接着固定するまでの間に形状を保つ特性、および接着界面の密着性)が要求される。本実施の形態では、高い封着特性が要求される封着材7は、以下の材料が好ましい。すなわち、隣り合うリード3の間に生じる隙間を低減する観点から、フィルム状(テープ状)の接着材(例えば、接着材12のような接着材)のように固形状態で接着する材料よりも、硬化させる前にはペースト状の性状を有する材料が好ましい。また、封着材7を塗布してから硬化させるまでの間は、塗布形状を保つ必要があるので、ある程度粘度が高い方が好ましい。例えば、水のような粘度の封着材では、塗布形状を保つことができない。一方、粘度が高すぎると、隣り合うリード3の間に隙間が生じてしまう場合がある。そこで、キャップ2およびリード3上に塗布した後、硬化させてキャップ2、5の接合部を固定するまでの間は、塗布形状を保つことができる範囲で、粘度を低くすることが好ましい。例えば、本実施の形態では、接着材11および封着材7は、エポキシ系の熱硬化性樹脂にフィラ(粒子)を混合した接着材を用いているが、封着材7の硬化前の粘度は、接着材11の硬化前の粘度よりも低い。このような粘度調整は、接着材に添加するフィラの形状、粒径の他、粘度調整用のバインダ材などの添加材料の配合割合を調整することにより行うことができる。また、封着材7を硬化させた後は、キャップ2、5およびリード3との接着界面が密着して固定されていることが要求される。本実施の形態では、キャップ2の上面2a、キャップ5のフランジ部5eの接着面5f、およびリード3の表面のそれぞれに同じ金属材料(例えばニッケル、あるいはニッケル・パラジウム)からなるめっき膜を形成しているので、接合部に配置される各部材との密着性を容易に向上させることができる。なお、複数のリード3とキャップ2の上面2aを接着固定する接着材13も、接合部に配置される部材である。したがって、接着材13も封着材7と同じ材料を用いることができる。ただし、封着材7をペースト状の熱硬化性樹脂とすれば、例えば、接着材13にフィルム状の接着材を用いても隣り合うリード3の間の隙間には封着材7が埋め込まれる。このため、本実施の形態では、接着材13は、取り扱いが容易なフィルム状の接着材(例えば接着材12と同様に、フィルム基材の表面に)としている。   Here, since the sealing material 7 is a member disposed at the joint between the cap 2 and the cap 5, from the viewpoint of improving the sealing performance in the space 8, high sealing characteristics (characteristics embedded between adjacent leads 3). , The property of maintaining the shape from application to adhesion fixation, and adhesion at the adhesive interface) are required. In the present embodiment, the sealing material 7 that requires high sealing properties is preferably the following material. That is, from the viewpoint of reducing the gap generated between the adjacent leads 3, rather than a material that adheres in a solid state, such as a film-like (tape-like) adhesive (for example, an adhesive such as the adhesive 12), Prior to curing, a material having pasty properties is preferred. Moreover, since it is necessary to maintain a coating shape after apply | coating the sealing material 7 until it hardens | cures, the one where a viscosity is high to some extent is preferable. For example, a sealing material having a viscosity such as water cannot maintain the applied shape. On the other hand, if the viscosity is too high, a gap may be formed between adjacent leads 3. Therefore, it is preferable to lower the viscosity within a range in which the applied shape can be maintained until the joint portion between the caps 2 and 5 is fixed after being applied on the cap 2 and the lead 3 and cured. For example, in the present embodiment, the adhesive 11 and the sealing material 7 use an adhesive in which filler (particles) is mixed with an epoxy thermosetting resin. Is lower than the viscosity of the adhesive 11 before curing. Such viscosity adjustment can be performed by adjusting the blending ratio of additive materials such as a binder material for viscosity adjustment in addition to the shape and particle size of the filler added to the adhesive. Further, after the sealing material 7 is cured, it is required that the adhesive interfaces with the caps 2 and 5 and the leads 3 are in close contact and fixed. In the present embodiment, a plating film made of the same metal material (for example, nickel or nickel / palladium) is formed on each of the upper surface 2a of the cap 2, the adhesive surface 5f of the flange portion 5e of the cap 5, and the surface of the lead 3. Therefore, the adhesiveness with each member arrange | positioned at a junction part can be improved easily. Note that the adhesive 13 that bonds and fixes the plurality of leads 3 and the upper surface 2a of the cap 2 is also a member disposed at the joint. Therefore, the same material as the sealing material 7 can be used for the adhesive 13. However, if the sealing material 7 is a paste-like thermosetting resin, for example, even if a film-like adhesive is used as the adhesive 13, the sealing material 7 is embedded in the gap between the adjacent leads 3. . For this reason, in the present embodiment, the adhesive 13 is a film-like adhesive that is easy to handle (for example, on the surface of the film base as in the case of the adhesive 12).

次に、キャップ2、5の接合部は、封止体9により覆われている。この封止体9は、所謂、プラスチックパッケージと呼ばれる樹脂封止型の半導体装置において一般に用いられる樹脂であって、例えば、本実施の形態では、トランスファモールド方式(詳細は後述する)により形成されている。図6に示すように、QFP10は、半導体チップ(センサチップ1および制御チップ6)およびこれに接続される複数のワイヤ4のそれぞれが、キャップ2、5を重ね合わせることにより形成される空間8内に配置されているので、封止体9を形成しない態様も変形例として考えられる。しかし、封止体9を形成しない場合、キャップ2、5の接合部が露出するため、例えば衝撃や熱影響などの外力により接合部が破壊され易くなる。また、接合部の破壊を抑制するため、封着材7および接着材13の強度を上げようとすれば、空間8の密封性が損なわれる懸念がある。また、製造工程が煩雑になる。したがって、図6に示すように、キャップ2、5の接合部の外側を封止体9で覆い、接合部を保護することが好ましい。これにより、封着材7および接着材13は、前記した封着特性を考慮して最適な材料を選択することができる。また、接合部の強度は封止体9により補強されるので、封止体9を形成しない場合と比較して、接合部の破壊を抑制することができる。   Next, the joint part of the caps 2 and 5 is covered with the sealing body 9. The sealing body 9 is a resin that is generally used in a so-called plastic package semiconductor device called a plastic package. For example, in the present embodiment, the sealing body 9 is formed by a transfer mold method (details will be described later). Yes. As shown in FIG. 6, the QFP 10 includes a semiconductor chip (the sensor chip 1 and the control chip 6) and a plurality of wires 4 connected to the semiconductor chip in a space 8 formed by overlapping caps 2 and 5. Therefore, a mode in which the sealing body 9 is not formed is also considered as a modified example. However, when the sealing body 9 is not formed, the joint portions of the caps 2 and 5 are exposed, so that the joint portions are easily broken by an external force such as impact or thermal influence. Moreover, if the strength of the sealing material 7 and the adhesive material 13 is increased in order to suppress the breakage of the joint portion, the sealing performance of the space 8 may be impaired. In addition, the manufacturing process becomes complicated. Therefore, as shown in FIG. 6, it is preferable to cover the outer side of the joint part of the caps 2 and 5 with the sealing body 9 to protect the joint part. Thereby, the sealing material 7 and the adhesive material 13 can select an optimal material in consideration of the above-described sealing characteristics. Moreover, since the strength of the joint portion is reinforced by the sealing body 9, it is possible to suppress the breakage of the joint portion as compared with the case where the sealing body 9 is not formed.

また、図8に示すように、平面視において封止体9は四つの辺(角部の面取り加工部以外の主辺)を備える四辺形を成し、各辺の交点となる角部には、それぞれ吊りリード14が配置されている。この吊りリード14は、後述するQFP10の製造工程において、封止体9が形成されてからQFP10が個片化されるまでの各工程中に、封止体9内の領域を基材であるリードフレームにより支持するための支持部材である。このため、複数の吊りリード14は、複数のリード3と同じ材料(例えば銅あるいは銅合金)で構成される。一方、キャップ2、5は、本実施の形態では、前記したように例えばコバールからなり、吊りリード14とは別体として形成されているが、上述のように、キャップ2については、リード3と同じ材料(例えば銅あるいは銅合金)であってもよい。   Further, as shown in FIG. 8, the sealing body 9 in a plan view has a quadrilateral shape having four sides (main sides other than the chamfered portion of the corner), and the corners that are the intersections of the sides are arranged at the corners. The suspension leads 14 are respectively disposed. In the manufacturing process of the QFP 10 to be described later, the suspension lead 14 is a lead whose base material is a region in the sealing body 9 during each process from the formation of the sealing body 9 until the QFP 10 is singulated. It is a support member for supporting by a frame. Therefore, the plurality of suspension leads 14 are made of the same material (for example, copper or copper alloy) as the plurality of leads 3. On the other hand, in the present embodiment, the caps 2 and 5 are made of Kovar, for example, as described above, and are formed separately from the suspension lead 14, but as described above, The same material (for example, copper or copper alloy) may be used.

<半導体装置の製造工程>
次に図5〜図9に示すQFP10の製造工程について説明する。QFP10は、図10に示す組み立てフローに沿って製造される。図10は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図11〜図31を用いて、以下に説明する。
<Manufacturing process of semiconductor device>
Next, a manufacturing process of the QFP 10 shown in FIGS. The QFP 10 is manufactured according to the assembly flow shown in FIG. FIG. 10 is an explanatory diagram showing an assembly flow of the semiconductor device of the present embodiment. Details of each step will be described below with reference to FIGS.

1.リードフレーム準備工程;
図11は、図10に示すリードフレーム準備工程で準備するリードフレームの全体構造を示す平面図、図12は、図11に示す複数の製品形成領域のうち、1つの製品形成領域周辺の拡大平面図である。また、図13は図12のF−F線に沿った拡大断面図である。
1. Lead frame preparation process;
FIG. 11 is a plan view showing the overall structure of the lead frame prepared in the lead frame preparation step shown in FIG. 10, and FIG. 12 is an enlarged plan view around one product formation region among the plurality of product formation regions shown in FIG. FIG. FIG. 13 is an enlarged sectional view taken along line FF in FIG.

まず、図10に示すリードフレーム準備工程として、図11に示すようなリードフレーム20を準備する。本実施の形態で使用するリードフレーム20は、枠部(枠体)20bの内側に複数の製品形成領域20aを備えている。複数の製品形成領域20aは、行列状に配置されている。また、隣り合う製品形成領域20aの間にも枠部20bが配置されている。隣り合う製品形成領域20aの間には、後述する封止工程において、封止用樹脂を各製品形成領域20a内に配置されるキャビティに向かって供給するための供給経路であるランナ部が配置される領域であるランナ領域20cが列方向に沿って配置されている。   First, as a lead frame preparation step shown in FIG. 10, a lead frame 20 as shown in FIG. 11 is prepared. The lead frame 20 used in the present embodiment includes a plurality of product formation regions 20a inside a frame portion (frame body) 20b. The plurality of product formation regions 20a are arranged in a matrix. A frame portion 20b is also disposed between adjacent product formation regions 20a. Between the adjacent product forming regions 20a, runner portions that are supply paths for supplying the sealing resin toward the cavities disposed in the respective product forming regions 20a are disposed in a sealing process described later. A runner region 20c which is a region to be aligned is arranged along the column direction.

各製品形成領域20aには、図11の部分拡大図である図12に示すように、キャップ2が製品形成領域20aの中央部に配置されている。一般に、リードフレーム型の半導体装置の製造工程においては、製品形成領域の中央部に、半導体チップを搭載するためのチップ搭載部であるダイパッド(タブ)を配置し、吊りリードを介してリードフレームの枠部と接続するが、本実施の形態では、キャップ2がチップ搭載部を兼ねるので、リードフレームと一体に形成されたダイパッドは形成されていない。本実施の形態では、キャップ2はリードフレーム20とは、異なる材料により形成される。例えばリードフレーム20は、金属から成り、本実施の形態では、例えば、銅(Cu)、あるいは銅合金から成る。詳しくは、図13に示すように銅(Cu)から成る基材21の表面に、例えばニッケル(Ni)、あるいはニッケル・パラジウム(Ni/Pd)からなるめっき膜(金属膜)22が形成されている。一方、キャップ2は、例えばコバールからなる基材23の表面に、例えばニッケル(Ni)、あるいはニッケル・パラジウム(Ni/Pd)からなるめっき膜(金属膜)22が形成されている。このため、キャップ2は、リードフレーム20とは別体として形成され、接着材13を介して複数のリード3と接着固定されている。この時、リード3およびキャップ2のそれぞれの接着材13との接着界面は、それぞれニッケル、あるいはニッケル・パラジウムからなるめっき膜22となっているため、接着材13との密着性を向上させることができる。なお、本工程では、図12に示すように複数のリード3とキャップ2が接着固定された状態のリードフレーム20を準備する。したがって、以降の説明において、特にキャップ2を区別して説明する場合を除き、リードフレーム20には、複数のリード3に接着固定されたキャップ2が含まれる。   In each product formation region 20a, as shown in FIG. 12, which is a partially enlarged view of FIG. 11, the cap 2 is disposed at the center of the product formation region 20a. In general, in the manufacturing process of a lead frame type semiconductor device, a die pad (tab), which is a chip mounting portion for mounting a semiconductor chip, is arranged at the center of a product formation region, and the lead frame Although connected to the frame portion, in this embodiment, since the cap 2 also serves as the chip mounting portion, the die pad formed integrally with the lead frame is not formed. In the present embodiment, the cap 2 is formed of a material different from that of the lead frame 20. For example, the lead frame 20 is made of metal, and in this embodiment, is made of, for example, copper (Cu) or a copper alloy. Specifically, as shown in FIG. 13, a plating film (metal film) 22 made of, for example, nickel (Ni) or nickel / palladium (Ni / Pd) is formed on the surface of a base material 21 made of copper (Cu). Yes. On the other hand, the cap 2 has a plating film (metal film) 22 made of, for example, nickel (Ni) or nickel / palladium (Ni / Pd) formed on the surface of a base material 23 made of, for example, Kovar. For this reason, the cap 2 is formed as a separate body from the lead frame 20 and is bonded and fixed to the plurality of leads 3 via the adhesive 13. At this time, the adhesion interface between the lead 3 and the cap 2 with the adhesive 13 is the plating film 22 made of nickel or nickel / palladium, respectively, so that the adhesion to the adhesive 13 can be improved. it can. In this step, as shown in FIG. 12, a lead frame 20 in which a plurality of leads 3 and a cap 2 are bonded and fixed is prepared. Accordingly, in the following description, the lead frame 20 includes the cap 2 that is bonded and fixed to the plurality of leads 3, except when specifically explaining the cap 2.

また、図12に示すように、キャップ2の周囲には、複数のリード3が配置される。このリード3は、図6に示すように完成時に封止体9により封止されるインナリード部3aと、封止体9から露出するアウタリード部3bから成る。また、図13に示すようにインナリード部3aは、リード3の内側の端部から順に配置されるボンディング領域3c、封着領域3dおよび封止領域3eを有している。また、アウタリード部3bは、インナリード部3aとの境界から順に配置されるダム領域3fおよび最外領域3gを有している。ボンディング領域3cは、リード3の内側の端部に配置され、ワイヤボンディング工程(図10参照)でワイヤ4(図6参照)を接合する領域である。また、封着領域3dは、ボンディング領域3cとアウタリード部3bの間に配置され、キャップボンディング工程(図10参照)で、キャップ5(図6参照)のフランジ部5e(図6参照)の間で封着材7(図6参照)により封止される領域である。また、封止領域3eは、封着領域3dとアウタリード部3bの間に配置され、封止工程(図10参照)で、封止体9(図6参照)により封止される領域である。また、ダム領域3fは、封止領域3eと最外領域3gの間に配置され、封止工程(図10参照)で、封止用樹脂を成形金型内に供給する際にダムとなるダム部24(図12参照)が接続される領域である。また、最外領域3gは、リード3の外側の端部に配置され、リード成形工程(図10参照)で例えば図6に示すようなガルウィング状に曲げ加工が施される領域である。   Further, as shown in FIG. 12, a plurality of leads 3 are arranged around the cap 2. As shown in FIG. 6, the lead 3 includes an inner lead portion 3 a that is sealed by the sealing body 9 when completed, and an outer lead portion 3 b that is exposed from the sealing body 9. As shown in FIG. 13, the inner lead portion 3 a has a bonding region 3 c, a sealing region 3 d, and a sealing region 3 e that are arranged in order from the inner end of the lead 3. Further, the outer lead portion 3b has a dam region 3f and an outermost region 3g arranged in order from the boundary with the inner lead portion 3a. The bonding region 3c is a region that is arranged at the inner end of the lead 3 and joins the wire 4 (see FIG. 6) in the wire bonding step (see FIG. 10). Further, the sealing region 3d is disposed between the bonding region 3c and the outer lead portion 3b, and between the flange portion 5e (see FIG. 6) of the cap 5 (see FIG. 6) in the cap bonding process (see FIG. 10). It is an area | region sealed with the sealing material 7 (refer FIG. 6). The sealing region 3e is a region that is disposed between the sealing region 3d and the outer lead portion 3b and is sealed by the sealing body 9 (see FIG. 6) in the sealing step (see FIG. 10). The dam region 3f is disposed between the sealing region 3e and the outermost region 3g, and serves as a dam when the sealing resin is supplied into the molding die in the sealing step (see FIG. 10). This is an area to which the unit 24 (see FIG. 12) is connected. Further, the outermost region 3g is a region that is arranged at the outer end of the lead 3 and is bent into a gull wing shape as shown in FIG. 6, for example, in the lead forming step (see FIG. 10).

また、図12に示す複数のリード3のダム領域3f(図13参照)の間には、複数のリード3と交差(直交)するように延びるダム部(ダムバー、タイバー)24が配置され、複数のリード3は、ダム部24を介してリードフレーム20と一体に形成されている。ダム部24は、キャップ2の周囲を取り囲むように配置されている。後述する封止工程(図10参照)では、このダム部24で囲まれた領域の内側に封止用樹脂を供給し図6に示す封止体9を形成する。また、ダム部24が形成する四辺形の角部には、それぞれ吊りリード14が配置されている。言い換えれば、隣り合う吊りリード14の間には、それぞれ複数のリード3が配置されている。吊りリード14は、図10に示すリード成形工程で複数のリード3の最外領域3g(図13参照)を切断した後、個片化工程で切断されるまでの間、製品形成領域20a内の各部材をリードフレーム20に支持される部材である。このため、リードフレーム20と一体に形成されている。   Further, between the dam regions 3f (see FIG. 13) of the plurality of leads 3 shown in FIG. 12, dam portions (dam bars, tie bars) 24 extending so as to intersect (perpendicular to) the plurality of leads 3 are arranged. The lead 3 is formed integrally with the lead frame 20 via the dam portion 24. The dam part 24 is arranged so as to surround the periphery of the cap 2. In a sealing step (see FIG. 10) described later, a sealing resin is supplied to the inside of the region surrounded by the dam portion 24 to form the sealing body 9 shown in FIG. In addition, the suspension leads 14 are respectively disposed at the corners of the quadrilateral formed by the dam portion 24. In other words, a plurality of leads 3 are arranged between the adjacent suspension leads 14. The suspension leads 14 are formed in the product formation region 20a after the outermost region 3g (see FIG. 13) of the plurality of leads 3 is cut in the lead molding step shown in FIG. Each member is a member supported by the lead frame 20. For this reason, it is formed integrally with the lead frame 20.

図11〜図13に示すリードフレーム20は、例えば、以下のように形成することができる。まず、銅(Cu)からなる薄板を用意してエッチング加工により、例えば、図12に示すパターンで複数のリード3、複数の吊りリード14、およびダム部24を形成する。また、図11に示す製品形成領域20aの数に対応させて、複数のキャップ2を準備して、上面2aの周縁部に接着材13を配置する。そして、キャップ2の上面2aの接着材13を配置した領域と、複数のリード3の先端領域(図13に示すボンディング領域3cおよび封着領域3d)が重なるように位置合わせを行い、キャップ2とリード3を接着する。次に、例えばキャップ2が接着されたリードフレーム20を加熱することで接着材13を硬化させて、キャップ2と複数のリード3を固定する。この時、図6に示す空間8の密封性を向上させるためには、リード3の下面とキャップ2の上面2aの間に隙間が生じないように接着材13を配置することが重要である。一方、ペースト状の接着材の場合、接着材13の量が多すぎると、接着材13の一部が、ボンディング領域3c(図13参照)の上面側に廻り込んで、ワイヤボンディング工程(図10参照)の際にボンディング不良が発生する原因となる。このため、接着材13は、フィルム状の接着材(詳しくは、基材となる樹脂フィルムの上面および下面に接着層となる例えば熱硬化性樹脂層を配置した接着材)を用いることが好ましい。   The lead frame 20 shown in FIGS. 11 to 13 can be formed as follows, for example. First, a thin plate made of copper (Cu) is prepared and etched to form, for example, a plurality of leads 3, a plurality of suspension leads 14, and a dam portion 24 in a pattern shown in FIG. Further, a plurality of caps 2 are prepared in correspondence with the number of product formation regions 20a shown in FIG. 11, and the adhesive 13 is disposed on the peripheral edge of the upper surface 2a. Then, the cap 2 is positioned so that the region where the adhesive 13 is disposed on the upper surface 2a of the cap 2 and the tip regions (bonding region 3c and sealing region 3d shown in FIG. 13) of the leads 3 overlap. The lead 3 is bonded. Next, for example, the adhesive material 13 is cured by heating the lead frame 20 to which the cap 2 is bonded, and the cap 2 and the plurality of leads 3 are fixed. At this time, in order to improve the sealing performance of the space 8 shown in FIG. 6, it is important to arrange the adhesive 13 so that there is no gap between the lower surface of the lead 3 and the upper surface 2 a of the cap 2. On the other hand, in the case of a paste-like adhesive, if the amount of the adhesive 13 is too large, a part of the adhesive 13 goes around to the upper surface side of the bonding region 3c (see FIG. 13), and the wire bonding step (FIG. 10). (Refer to FIG. 5), it causes a bonding failure. For this reason, it is preferable to use a film-like adhesive (specifically, an adhesive in which, for example, a thermosetting resin layer serving as an adhesive layer is disposed on the upper and lower surfaces of a resin film serving as a base material).

なお、上記では、図11に示す製品形成領域20aの数に対応させた複数のキャップ2をそれぞれ準備して、それぞれ複数のリード3と位置合わせを行う態様について説明したが、種々の変形例を適用することができる。例えば、複数のキャップ2を図示しない吊りリード(キャップ連結用の吊りリード)を介して連結することで一体化し、キャップ2をリード3と接着固定した後で、該吊りリードを切断する態様とすることができる。この場合、複数の製品形成領域20aにそれぞれ配置されるキャップ2とリード3の位置合わせを一括して行うことができる。この場合、複数のキャップ2を連結する図示しない吊りリードを切断するスペースが必要となるため、リードフレーム20と一体に形成された吊りリード14は、キャップ2とは離間して配置することが好ましい。これにより、吊りリード14とキャップ2の間のスペースにおいて、複数のキャップ2を連結する図示しない吊りリードを切断することができる。また、連結されない複数のキャップ2をそれぞれリード3に接着固定する場合、図12に対する変形例として複数の吊りリード14をリード3と同様にキャップ2の上面2a側に接着固定することもできる。   In the above description, a description has been given of a mode in which a plurality of caps 2 corresponding to the number of product formation regions 20a shown in FIG. 11 are prepared and aligned with a plurality of leads 3, respectively. Can be applied. For example, the plurality of caps 2 are integrated by connecting via a suspension lead (cap connection suspension lead) (not shown), and the suspension lead is cut after the cap 2 is bonded and fixed to the lead 3. be able to. In this case, the cap 2 and the lead 3 respectively disposed in the plurality of product formation regions 20a can be aligned at once. In this case, since a space for cutting a suspension lead (not shown) that connects the plurality of caps 2 is required, it is preferable that the suspension lead 14 formed integrally with the lead frame 20 is disposed away from the cap 2. . Thereby, in the space between the suspension lead 14 and the cap 2, a suspension lead (not shown) that connects the plurality of caps 2 can be cut. Further, when a plurality of caps 2 that are not connected are bonded and fixed to the leads 3, a plurality of suspension leads 14 can be bonded and fixed to the upper surface 2 a side of the cap 2 in the same manner as the lead 3.

2.半導体チップ準備工程;
次に、図10に示す半導体チップ準備工程として、図6に示す複数の半導体チップ(センサチップ1および制御チップ6)を準備する。本工程では、複数のチップ領域を有し、例えば、シリコンからなる半導体ウエハ(図示は省略)を準備する。その後、半導体ウエハのダイシングラインに沿って、ダイシングブレードを走らせて(図示は省略)半導体ウエハを分割し、複数種類の半導体チップをそれぞれ複数個取得する。詳しくは、複数のチップ領域のそれぞれに図1〜図3に示すセンサチップ1が備えるセンサ(可動部)および可動部と電気的に接続されるセンサ回路をMEMS技術により形成した半導体ウエハを準備する。また複数のチップ領域のそれぞれに図6〜図8に示す制御チップ6がそなえる制御回路を形成した半導体ウエハを準備する。そして各半導体ウエハをそれぞれ個片化して、複数のセンサチップ1および複数の制御チップ6を取得する。なお、本実施の形態では、図6に示すセンサチップ1は、例えばDAFと呼ばれるフィルム状の接着材を介して制御チップ6の表面6a上に搭載するので、本工程で取得する複数のセンサチップ1の裏面1bには、それぞれ接着材12が貼り付けられている。
2. Semiconductor chip preparation process;
Next, as a semiconductor chip preparation step shown in FIG. 10, a plurality of semiconductor chips (sensor chip 1 and control chip 6) shown in FIG. 6 are prepared. In this step, a semiconductor wafer (not shown) having a plurality of chip regions and made of, for example, silicon is prepared. Thereafter, a dicing blade is run along the dicing line of the semiconductor wafer (not shown) to divide the semiconductor wafer and obtain a plurality of types of semiconductor chips. Specifically, a semiconductor wafer in which a sensor (movable part) provided in the sensor chip 1 shown in FIGS. 1 to 3 and a sensor circuit electrically connected to the movable part are formed in each of a plurality of chip regions by the MEMS technology is prepared. . Further, a semiconductor wafer is prepared in which a control circuit provided with the control chip 6 shown in FIGS. Then, each semiconductor wafer is divided into individual pieces, and a plurality of sensor chips 1 and a plurality of control chips 6 are obtained. In the present embodiment, the sensor chip 1 shown in FIG. 6 is mounted on the surface 6a of the control chip 6 via, for example, a film-like adhesive called DAF, so that a plurality of sensor chips acquired in this step is used. The adhesive material 12 is affixed on each back surface 1b.

3.半導体チップ搭載工程;
図14は、図12に示すキャップ上に接着材を介して半導体チップ(制御チップ)を搭載した状態を示す拡大平面図、図15は図14のG−G線に沿った拡大断面図である。また、図16は、図14に示す制御チップ上に接着材を介して半導体チップ(センサチップ)を搭載した状態を示す拡大平面図、図17は図16のG−G線に沿った拡大断面図である。なお、図14および図16では、見易さのため、図12に示すキャップ2の周辺をさらに拡大してしめしている。
3. Semiconductor chip mounting process;
14 is an enlarged plan view showing a state in which a semiconductor chip (control chip) is mounted on the cap shown in FIG. 12 via an adhesive, and FIG. 15 is an enlarged cross-sectional view taken along line GG in FIG. . 16 is an enlarged plan view showing a state in which a semiconductor chip (sensor chip) is mounted on the control chip shown in FIG. 14 via an adhesive, and FIG. 17 is an enlarged cross section taken along line GG in FIG. FIG. 14 and 16, the periphery of the cap 2 shown in FIG. 12 is further enlarged for easy viewing.

次に、図10に示す半導体チップ搭載工程として、図14〜図17に示すように制御チップ6およびセンサチップ1を順次、キャップ2の上面2a上に搭載する。本工程では、図14および図15に示すように、下層に配置される半導体チップである制御チップ6を先にキャップ2の上面2a上に接着材11を介して搭載する。本実施の形態では、図14に示すように、制御チップ6は表面6aの有する四辺のうち、互いに対向する二辺に沿ってそれぞれ複数のパッド6d、6eが形成されている。本工程では制御チップ6の、パッド6eが配置された二辺が、キャップ2上に接着固定されたリード群(複数のリード3)とそれぞれ対向するようにキャップ2の中央部にキャップ2の各辺に沿って配置する。また、図15に示すように、制御チップ6の裏面6bをキャップ2の上面2aと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。   Next, as a semiconductor chip mounting step shown in FIG. 10, the control chip 6 and the sensor chip 1 are sequentially mounted on the upper surface 2 a of the cap 2 as shown in FIGS. 14 to 17. In this step, as shown in FIGS. 14 and 15, the control chip 6, which is a semiconductor chip disposed in the lower layer, is first mounted on the upper surface 2 a of the cap 2 via the adhesive 11. In the present embodiment, as shown in FIG. 14, the control chip 6 has a plurality of pads 6d and 6e formed along two opposite sides of the four sides of the surface 6a. In this step, each side of the cap 2 is placed in the center of the cap 2 so that the two sides of the control chip 6 on which the pads 6e are disposed are respectively opposed to the lead group (the plurality of leads 3) bonded and fixed on the cap 2. Place along the side. Further, as shown in FIG. 15, the control chip 6 is mounted by a so-called face-up mounting method in which the back surface 6 b of the control chip 6 is mounted facing the upper surface 2 a of the cap 2.

また、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂である接着材11を介して制御チップ6を搭載するが、接着材11は、硬化(熱硬化)させる前には流動性を有するペースト材である。このようにペースト材を接着材11として用いる場合には、まず、キャップ2の上面2aのチップ搭載領域上に、ペースト状の接着材11を塗布する。次に、例えば図15に示す押圧治具30を制御チップ6の表面6a側に押し当てて、制御チップ6の裏面6bをキャップ2の上面2aに向かって押し付けることで、接着材11を制御チップ6の裏面6b全体に濡れ広がらせて接着する。そして、接着後に、接着材11を硬化させる(例えば熱処理を施す)と、図14および図15に示すように、制御チップ6は接着材11を介してチップ搭載領域2d上に固定される。なお、変形例として、接着材11をフィルム状の接着材とすることもできる。さらには、キャップ2への放熱性の向上を考慮すれば、熱伝導率の高い導電性粒子を含有する接着材を用いてもよい。ただし、金属(例えばニッケル、あるいはニッケル・パラジウム)から成るキャップ2の上面2aとの接着強度を向上させることができる点で、ペースト状の接着材の方が好ましい。このようにペースト状の接着材11を用いる場合には、接着材11を制御チップ6の裏面6b全体に濡れ広がらせるため、図14および図15に示すように、接着材11の外縁部は、制御チップ6の外縁部よりも外側まで広がる。ここで、QFP10(図6参照)の信頼性低下を抑制する観点からは、接着材11の一部が制御チップ6の表面6a側まで濡れ上がり、パッド6d、6dを覆う、あるいはセンサチップ1(図6参照)にまで達することを抑制する必要がある。したがって、接着材11の配置量(塗布量)は、制御チップ6の裏面6b全体に濡れ広がる範囲内で少なくする事が好ましい。また、接着材11の粘度を有る程度高くすることで、表面6a側への濡れ上がりを抑制することができる。このため、接着材11の硬化前の粘度は、図6に示す封着材7の硬化前の粘度よりも高くなっている。   In the present embodiment, for example, the control chip 6 is mounted via an adhesive 11 that is an epoxy-based thermosetting resin. The adhesive 11 has fluidity before being cured (thermoset). It is a paste material. When the paste material is used as the adhesive material 11 in this way, first, the paste-like adhesive material 11 is applied on the chip mounting region of the upper surface 2 a of the cap 2. Next, for example, the pressing jig 30 shown in FIG. 15 is pressed against the front surface 6 a side of the control chip 6, and the back surface 6 b of the control chip 6 is pressed toward the upper surface 2 a of the cap 2. 6 is spread and adhered to the entire back surface 6b. Then, after bonding, when the adhesive 11 is cured (for example, heat treatment is performed), the control chip 6 is fixed on the chip mounting region 2d via the adhesive 11 as shown in FIGS. As a modification, the adhesive 11 can be a film-like adhesive. Furthermore, if the improvement of the heat dissipation to the cap 2 is taken into consideration, an adhesive containing conductive particles having a high thermal conductivity may be used. However, a paste-like adhesive is preferred in that the adhesive strength with the upper surface 2a of the cap 2 made of metal (for example, nickel or nickel / palladium) can be improved. When the paste-like adhesive 11 is used in this way, the adhesive 11 is wetted and spread over the entire back surface 6b of the control chip 6, so that the outer edge of the adhesive 11 is as shown in FIGS. It extends outside the outer edge of the control chip 6. Here, from the viewpoint of suppressing a decrease in reliability of the QFP 10 (see FIG. 6), a part of the adhesive 11 is wetted up to the surface 6a side of the control chip 6 and covers the pads 6d and 6d, or the sensor chip 1 ( It is necessary to suppress reaching to (see FIG. 6). Therefore, it is preferable to reduce the arrangement amount (application amount) of the adhesive material 11 within a range in which the entire back surface 6b of the control chip 6 spreads out. Moreover, the wetting up to the surface 6a side can be suppressed by making the viscosity of the adhesive material 11 high enough. For this reason, the viscosity before hardening of the adhesive material 11 is higher than the viscosity before hardening of the sealing material 7 shown in FIG.

次に、図16および図17に示すように制御チップ6の表面6a上に、接着材12を介してセンサチップ1を搭載する。本工程では、センサチップ1の裏面1b側(接着材12が貼着された面)を制御チップ6の表面6aと対向させた状態で、制御チップ6の表面6a上に配置する。センサチップ1は、例えば図17に示す押圧治具31を制御チップ6の表面6a側に押し当てて、センサチップ1の裏面1bを制御チップ6の表面6a上に押し付けて接着させることにより搭載する。ここで、センサチップ1の裏面1bにはフィルム状の接着材12が予め貼り付けられているので、制御チップ6を搭載する場合よりも弱い押し付け力で、センサチップ1を搭載することができる。このため、本工程によるセンサチップ1の損傷を抑制できる。また、フィルム状の接着材12を用いれば、図17に示すように接着材12はセンサチップ1の裏面1bの外縁よりも外側に張り出ないので、センサチップ1の側面1cに接着材12の一部が付着する、あるいは制御チップ6のボンディングパッド6bに接着材の一部が付着する(汚染する)ことを抑制できる。次に、接着材12の接着層を硬化させてセンサチップ1を制御チップ6の表面6a上に固定する。   Next, as shown in FIGS. 16 and 17, the sensor chip 1 is mounted on the surface 6 a of the control chip 6 via the adhesive 12. In this step, the sensor chip 1 is disposed on the front surface 6 a of the control chip 6 with the back surface 1 b side (the surface on which the adhesive 12 is adhered) facing the front surface 6 a of the control chip 6. The sensor chip 1 is mounted, for example, by pressing a pressing jig 31 shown in FIG. 17 against the front surface 6a side of the control chip 6 and pressing and bonding the back surface 1b of the sensor chip 1 onto the front surface 6a of the control chip 6. . Here, since the film-like adhesive 12 is affixed in advance to the back surface 1b of the sensor chip 1, the sensor chip 1 can be mounted with a weaker pressing force than when the control chip 6 is mounted. For this reason, the damage of the sensor chip 1 by this process can be suppressed. If the film-like adhesive 12 is used, the adhesive 12 does not protrude outward from the outer edge of the back surface 1b of the sensor chip 1 as shown in FIG. It is possible to prevent a part of the adhesive material from adhering to the bonding pad 6b of the control chip 6 (contamination). Next, the adhesive layer of the adhesive 12 is cured to fix the sensor chip 1 on the surface 6 a of the control chip 6.

4.ワイヤボンディング工程;
図18は、図16に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す平面図、図19は、図18のG−G線に沿った拡大断面図である。
4). Wire bonding process;
18 is a plan view showing a state in which the semiconductor chip shown in FIG. 16 and a plurality of leads are electrically connected via wires, and FIG. 19 is an enlarged cross-sectional view taken along the line GG in FIG. .

次に、図10に示すワイヤボンディング工程として、図18および図19に示すように、半導体チップの複数のパッドと複数のリード3とを、複数のワイヤ4を介して、それぞれ電気的に接続する。本工程では、センサチップ1の複数のパッド1hと制御チップ6の複数のパッド6dを複数のワイヤ4aを介してそれぞれ電気的に接続する。また、制御チップ6の複数のパッド6eと複数のリード3を複数のワイヤ4bを介してそれぞれ電気的に接続する。   Next, as a wire bonding step shown in FIG. 10, as shown in FIGS. 18 and 19, a plurality of pads of the semiconductor chip and a plurality of leads 3 are electrically connected through a plurality of wires 4, respectively. . In this step, the plurality of pads 1h of the sensor chip 1 and the plurality of pads 6d of the control chip 6 are electrically connected via the plurality of wires 4a, respectively. Further, the plurality of pads 6e of the control chip 6 and the plurality of leads 3 are electrically connected through the plurality of wires 4b, respectively.

詳しくは、例えば、図19に示すようにワイヤボンディング時の加熱源であるヒートステージ32を準備し、リードフレーム20をヒートステージ32上に配置し、キャップ2を介して制御チップ6およびセンサチップ1を加熱する。一方、キャピラリ33の先端部から突出したワイヤ34の一端部を放電させることでボール部を形成し、このボール部を第1ボンド側となるパッド1hまたはパッド6eに接合する。ワイヤ34の接合方式は、超音波および熱圧着を併用して接合する、所謂、ネイルヘッドボンディング方式で接合する。第1ボンド側を接合した後は、キャピラリ33から徐々にワイヤ34を繰り出しながら、キャピラリ33を移動させてワイヤ4のループ形状を形成する。そして、第2ボンド側となるパッド6dまたはリード3のボンディング領域3c(図13参照)にワイヤ34を接合した後にワイヤ34を切断し、図19に示すようなループ形状を備えたワイヤ4が形成される。ワイヤ4a、4bの接続順序は特に限定されない。また、本実施の形態では相対的に上方に位置するパッド1h、6eを第1ボンド側とする、所謂、正ボンディング方式によりワイヤ4を形成しているが、変形例として、パッド1h、6eを第2ボンド側とする、所謂、逆ボンディング方式を適用することもできる。なお、正ボンディング方式によりワイヤ4(4a)を形成する場合は、第2ボンド側となるパッド6d上に、例えばワイヤの一部から成るバンプ(図示しない)を予め形成しておき、このバンプにワイヤ4(4a)の一部を接続する。一方、逆ボンディング方式を適用する場合は、パッド1e、6d上に例えばワイヤの一部から成るバンプ(図示しない)をそれぞれ形成しておき、このバンプにワイヤ4(4a、4b)の一部を接続する。   Specifically, for example, as shown in FIG. 19, a heat stage 32 which is a heating source at the time of wire bonding is prepared, the lead frame 20 is disposed on the heat stage 32, and the control chip 6 and the sensor chip 1 are interposed via the cap 2. Heat. On the other hand, one end portion of the wire 34 protruding from the tip end portion of the capillary 33 is discharged to form a ball portion, and this ball portion is joined to the pad 1h or the pad 6e on the first bond side. The wire 34 is bonded by a so-called nail head bonding method in which ultrasonic waves and thermocompression bonding are used together. After joining the first bond side, the capillary 33 is moved while gradually feeding the wire 34 from the capillary 33 to form the loop shape of the wire 4. Then, after bonding the wire 34 to the pad 6d on the second bond side or the bonding region 3c (see FIG. 13) of the lead 3, the wire 34 is cut to form the wire 4 having a loop shape as shown in FIG. Is done. The connection order of the wires 4a and 4b is not particularly limited. Further, in the present embodiment, the wire 4 is formed by a so-called positive bonding method in which the pads 1h and 6e positioned relatively above are the first bond side, but as a modification, the pads 1h and 6e are A so-called reverse bonding method for the second bond side can also be applied. When the wire 4 (4a) is formed by the positive bonding method, for example, a bump (not shown) made of a part of the wire is formed in advance on the pad 6d on the second bond side. A part of the wire 4 (4a) is connected. On the other hand, when the reverse bonding method is applied, bumps (not shown) made of, for example, a part of a wire are formed on the pads 1e and 6d, respectively, and a part of the wire 4 (4a, 4b) is formed on the bump. Connecting.

5.キャップボンディング工程;
図20は、図18に示すキャップ上に別のキャップを重ね合わせて接着固定した状態を示す拡大平面図、図21は、図20のG−G線に沿った拡大断面図、図22は図20のH−H線に沿った拡大断面図である。また、図23は、図18に示すキャップおよび複数のリード上に封着材を塗布した状態を示す拡大平面図、図24は、図20のH−H線に沿った断面に対応する図23の拡大断面図である。
5. Cap bonding process;
20 is an enlarged plan view showing a state in which another cap is overlapped and fixed on the cap shown in FIG. 18, FIG. 21 is an enlarged cross-sectional view taken along line GG in FIG. 20, and FIG. It is an expanded sectional view along the 20 HH line. 23 is an enlarged plan view showing a state in which a sealing material is applied on the cap and the plurality of leads shown in FIG. 18, and FIG. 24 is a cross-sectional view taken along line HH in FIG. FIG.

次に、図10に示すキャップボンディング工程として、図21に示すように、キャップ(第2部材、表面側キャップ材)5を準備して、キャップ2の上面2a上に配置し、キャップ5のキャビティ部5dの外側に設けられたフランジ部5eの接着面(下面)5fとキャップ2の上面2aとを封着材7を介して接着固定(搭載)する。キャップ5の搭載方法は、例えば以下のように行う。   Next, as a cap bonding step shown in FIG. 10, as shown in FIG. 21, a cap (second member, front-side cap material) 5 is prepared and placed on the upper surface 2 a of the cap 2, and the cavity of the cap 5 is prepared. The bonding surface (lower surface) 5f of the flange portion 5e provided outside the portion 5d and the upper surface 2a of the cap 2 are bonded and fixed (mounted) via the sealing material 7. The cap 5 is mounted as follows, for example.

まず、図23および図24に示すように、キャップ2の上面2aの周縁部にペースト状の封着材7を塗布する。次に、封着材7を塗布した領域と図22および図23に示すキャップ5のフランジ部5eの接着面5fが対向するように、キャップ2上にキャップ5を配置する。そして、例えば図示しない押圧治具によりキャップ5を上面5a側からキャップ2に向かって押し付けることで、フランジ部5eの接着面5fをキャップ2の上面2a側に押し込むと、図22および図23に示すように封着材7は隣り合うリード3の間の隙間に埋め込まれるように濡れ広がり、フランジ部5eの接着面5fとキャップ2の上面2aは、封着材7を介して接着される。次に、ペースト状の封着材7を加熱して、硬化させると、フランジ部5eの接着面5fとキャップ2の上面2aが固定され、キャップ5はキャップ2上に搭載される。本実施の形態では、封着材7には、例えばエポキシ系の熱硬化性樹脂が含まれているので、封着材7を加熱することでこれを硬化させることができる。   First, as shown in FIGS. 23 and 24, a paste-like sealing material 7 is applied to the peripheral portion of the upper surface 2 a of the cap 2. Next, the cap 5 is arranged on the cap 2 so that the region where the sealing material 7 is applied and the adhesive surface 5f of the flange portion 5e of the cap 5 shown in FIGS. Then, for example, when the cap 5 is pressed from the upper surface 5a side toward the cap 2 by a pressing jig (not shown) and the adhesive surface 5f of the flange portion 5e is pressed into the upper surface 2a side of the cap 2, FIG. 22 and FIG. As described above, the sealing material 7 spreads so as to be embedded in the gap between the adjacent leads 3, and the adhesive surface 5 f of the flange portion 5 e and the upper surface 2 a of the cap 2 are bonded via the sealing material 7. Next, when the paste-like sealing material 7 is heated and cured, the adhesive surface 5 f of the flange portion 5 e and the upper surface 2 a of the cap 2 are fixed, and the cap 5 is mounted on the cap 2. In the present embodiment, since the sealing material 7 contains, for example, an epoxy-based thermosetting resin, it can be cured by heating the sealing material 7.

図21に示すようにキャップ5は、上面5a、上面5aの反対側の下面5b、および上面5aと下面5bの間に位置する側面5cを有するキャップ5を備えている。キャップ5は、上面5aに向かって窪んだ形状を成し、下面5b側には、キャビティ部(空間形成部、凹部、窪み部、チップ収容部)5dおよびキャビティ部5dの周囲を取り囲むように配置されるフランジ部(接合部)5eを有している。キャップ5は、例えばコバールからなる平板にプレス加工を施すことにより、キャビティ部5dおよびフランジ部5eを形成することで得られる。なお、キャップ5の形成方法としては、これに限らず、一つの厚い平板の一部(中央部)を除去する(くり貫く)ことによって、キャビティ部5dおよびフランジ部5e(平板の底面から突出する部分)を形成してもよい。   As shown in FIG. 21, the cap 5 includes a cap 5 having an upper surface 5a, a lower surface 5b opposite to the upper surface 5a, and a side surface 5c located between the upper surface 5a and the lower surface 5b. The cap 5 has a shape that is recessed toward the upper surface 5a, and is disposed on the lower surface 5b side so as to surround the periphery of the cavity portion (space forming portion, recessed portion, recessed portion, chip housing portion) 5d and the cavity portion 5d. It has a flange portion (joining portion) 5e. The cap 5 is obtained, for example, by forming a cavity portion 5d and a flange portion 5e by pressing a flat plate made of Kovar. The method of forming the cap 5 is not limited to this, and the cavity portion 5d and the flange portion 5e (projecting from the bottom surface of the flat plate) are removed by removing (penetrating) a portion (center portion) of one thick flat plate. Part) may be formed.

また、キャビティ部5dの平面サイズは、センサチップ1、制御チップ6、複数のワイヤ4、および複数のリード3の一部(図13に示すボンディング領域3c)を内部に収める(収容する)ことができるサイズになっている。このため、本工程では、センサチップ1、制御チップ6、複数のワイヤ4、および複数のリード3の一部(ボンディング領域3c)は、キャップ5に覆われる。言い換えれば、本工程では、キャップ5は、センサチップ1、制御チップ6、複数のワイヤ4、および複数のリード3の一部(ボンディング領域3c)を覆うように、キャップ2の上面2a上に接着固定される。また、複数のリード3は、インナリード部3aとアウタリード部3bが一体に形成されるため、複数のリード3のそれぞれは、キャップ5のキャビティ部5dの内側からキャビティ部5dの外側に向かって延びるように配置される。そして、キャップ2、5を接着固定した後は、センサチップ1、制御チップ6、複数のワイヤ4、および複数のリード3の一部(ボンディング領域3c)は、これらの部材の周囲を取り囲むように配置された接合部(封着領域)により密封された空間8内に配置される。   The cavity 5d has a planar size that can accommodate (accommodate) the sensor chip 1, the control chip 6, the plurality of wires 4, and a part of the plurality of leads 3 (bonding regions 3c shown in FIG. 13). It is the size that can be. Therefore, in this step, the sensor chip 1, the control chip 6, the plurality of wires 4, and a part of the plurality of leads 3 (bonding region 3 c) are covered with the cap 5. In other words, in this step, the cap 5 is bonded onto the upper surface 2a of the cap 2 so as to cover the sensor chip 1, the control chip 6, the plurality of wires 4, and a part of the plurality of leads 3 (bonding region 3c). Fixed. Further, since the inner leads 3a and the outer leads 3b are integrally formed in the plurality of leads 3, each of the plurality of leads 3 extends from the inside of the cavity portion 5d of the cap 5 toward the outside of the cavity portion 5d. Are arranged as follows. After the caps 2 and 5 are bonded and fixed, the sensor chip 1, the control chip 6, the plurality of wires 4, and a part of the plurality of leads 3 (bonding region 3 c) surround these members. It arrange | positions in the space 8 sealed by the arrange | positioned junction part (sealing area | region).

また、前記したように、ペースト状の封着材7は、塗布された形状(例えば図24に示す形状)を保持できる程度の粘度を有している。このため、封着材7を塗布した後、キャップ5を接着するまでの間に封着材7が塗布領域の周囲に広がってしまうことを抑制できる。また、ペースト状の封着材7の粘度は、図15に示すペースト状の接着材11の粘度よりも低い。このため、図23に示すように、隣り合うリード3の間に隙間が生じないように封着材7を埋め込むことができる。言い換えると、封着材7を塗布する領域には複数のリード3が配置されているためキャップ2の上面2aよりも粗い凹凸面となっている。このため、封着材7を塗布した段階では、図24に示すように封着材7とキャップ2の上面の間には隙間が生じている場合がある。しかし、キャップ5を押し付けてペースト状の封着材7を押し広げる事で、この隙間に封着材7を埋め込むことができる。特に、図15に示すペースト状の接着材11よりも粘度が低い封着材7を用いれば、その埋め込み特性が向上するので、封着材7が埋め込まれていない隙間の発生を効果的に抑制することができる。   Further, as described above, the paste-like sealing material 7 has a viscosity enough to maintain the applied shape (for example, the shape shown in FIG. 24). For this reason, after apply | coating the sealing material 7, it can suppress that the sealing material 7 spreads around the application | coating area | region before bonding the cap 5. FIG. Moreover, the viscosity of the paste-form sealing material 7 is lower than the viscosity of the paste-form adhesive material 11 shown in FIG. For this reason, as shown in FIG. 23, the sealing material 7 can be embedded so that no gap is generated between the adjacent leads 3. In other words, since the plurality of leads 3 are arranged in the region where the sealing material 7 is applied, the surface is rougher than the upper surface 2 a of the cap 2. For this reason, when the sealing material 7 is applied, there may be a gap between the sealing material 7 and the upper surface of the cap 2 as shown in FIG. However, the sealing material 7 can be embedded in this gap by pressing the cap 5 and spreading the pasty sealing material 7. In particular, if the sealing material 7 having a viscosity lower than that of the paste-like adhesive material 11 shown in FIG. 15 is used, the embedding characteristic is improved, so that the generation of a gap in which the sealing material 7 is not embedded is effectively suppressed. can do.

ところで、図23と図24では、封着材を塗布する方法の一例について説明した。しかし、図21および図22に示すようにキャップ5の一部(ここでは、フランジ部5e)とキャップ2の上面2aが接着された段階で、封着材7がセンサチップ1、制御チップ6、複数のワイヤ4、および複数のリード3のボンディング領域の周囲を取り囲み、かつ、封着領域(接合部)のリード3間の隙間の発生を抑制することができれば、塗布方法は特に限定されない。例えば、図23および図24では、ペースト状の封着材7をキャップ2の上面2aの周縁部に沿って帯状に配置する態様について示した。しかし、変形例として、キャップ2の上面2aの周縁部(図23に示す封着材7を配置した領域)に沿って複数箇所にペースト状の封着材7を配置する、所謂、多点塗布方式とすることもできる。多点塗布方式の場合でも、キャップ5を押し付けてペースト状の封着材7を押し広げれば、リード3間の隙間に封着材7を埋め込むことができる。また例えば、図23および図24では、キャップ2上にペースト状の封着材7を塗布する方式について説明した。しかし、封着材7を塗布する部材はキャップ2に限定されず、例えば、キャップ5のフランジ部5eの接着面5fに塗布することができる。また例えば、キャップ2の上面2aの周縁部およびキャップ5のフランジ部5eの接着面5fの双方に封着材7を塗布することができる。   By the way, FIG. 23 and FIG. 24 demonstrated the example of the method of apply | coating a sealing material. However, as shown in FIGS. 21 and 22, when a part of the cap 5 (here, the flange portion 5e) and the upper surface 2a of the cap 2 are bonded, the sealing material 7 becomes the sensor chip 1, the control chip 6, The coating method is not particularly limited as long as it surrounds the bonding regions of the plurality of wires 4 and the plurality of leads 3 and can suppress the generation of gaps between the leads 3 in the sealing region (joining portion). For example, in FIG. 23 and FIG. 24, a mode in which the paste-like sealing material 7 is arranged in a strip shape along the peripheral edge portion of the upper surface 2 a of the cap 2 is shown. However, as a modification, so-called multi-point application in which paste-like sealing materials 7 are arranged at a plurality of locations along the peripheral edge of the upper surface 2a of the cap 2 (region where the sealing material 7 shown in FIG. 23 is arranged). It can also be a method. Even in the case of the multi-point application method, the sealing material 7 can be embedded in the gaps between the leads 3 by pressing the cap 5 to spread the pasty sealing material 7. For example, in FIG. 23 and FIG. 24, the method of applying the paste-like sealing material 7 on the cap 2 has been described. However, the member to which the sealing material 7 is applied is not limited to the cap 2, and can be applied to the adhesive surface 5 f of the flange portion 5 e of the cap 5, for example. For example, the sealing material 7 can be applied to both the peripheral edge portion of the upper surface 2 a of the cap 2 and the bonding surface 5 f of the flange portion 5 e of the cap 5.

6.封止工程;
図25は、図20に示すリードフレームの製品形成領域に、封止体を形成した状態を示す拡大平面図、図26は図25のF−F線に沿った拡大断面図である。また、図27は、図25に示すF−F線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。また、図28は、図25に示すI−I線に沿った断面において、成形金型のキャビティ内に、封止用樹脂を供給する状態を示す拡大断面図である。また、図57は、図27に対する比較例を示す拡大断面図である。
6). Sealing step;
25 is an enlarged plan view showing a state in which a sealing body is formed in the product formation region of the lead frame shown in FIG. 20, and FIG. 26 is an enlarged cross-sectional view taken along line FF in FIG. FIG. 27 is an enlarged cross-sectional view showing a state in which the sealing resin is supplied into the cavity of the molding die in the cross section taken along the line FF shown in FIG. FIG. 28 is an enlarged cross-sectional view showing a state in which the sealing resin is supplied into the cavity of the molding die in the cross section taken along the line II shown in FIG. FIG. 57 is an enlarged sectional view showing a comparative example with respect to FIG.

次に、図10に示す封止工程として、図25および図26に示すように、キャップ2、5の周囲を囲むように封止体9を形成し、キャップ2、5の接合部を封止する。前記したように、図22に示す空間8は、既にキャップ2、5の接合部において封着され、密封された状態になっているが、硬化した封着材7よりも強度が高い封止体9を形成し、接合部を封止することで接合部が補強されるので、密封状態を維持することができる。   Next, as a sealing step shown in FIG. 10, as shown in FIGS. 25 and 26, a sealing body 9 is formed so as to surround the caps 2 and 5, and the joint portion of the caps 2 and 5 is sealed. To do. As described above, the space 8 shown in FIG. 22 is already sealed and sealed at the joint between the caps 2 and 5, but the sealed body has higher strength than the cured sealing material 7. 9 is formed, and the joint is reinforced by sealing the joint, so that the sealed state can be maintained.

封止方法は、本実施の形態では、図27および図28に示すように成形金型40の上金型41と下金型42のキャビティ43、44内に、リードフレーム20に搭載された半導体チップを固定した状態で、軟化(可塑化)させた熱硬化性樹脂(封止用樹脂9a)を、キャビティ43、44内に圧入して成形し、その後加熱硬化させる、所謂トランスファモールド方式を用いている。なお、本実施の形態で使用する熱硬化性樹脂(封止用樹脂9a)は、樹脂(レジン)と、この樹脂に混入されたフィラ(粒子)を含んでいる。また、トランスファモールド方式は、複数の製品形成領域20aに一括して封止体9を形成できるので、製造を効率的に行うことができる点で好ましい。また、トランスファモールド方式は、軟化した状態でも比較的硬い封止用樹脂に強い供給圧力を印加して、キャビティ内に圧入するので硬化後に得られる樹脂体である封止体9の強度が他の方式よりも高い。このため、接合部を補強する方法として特に好適である。   In the present embodiment, the sealing method is a semiconductor mounted on the lead frame 20 in the cavities 43 and 44 of the upper die 41 and the lower die 42 of the molding die 40 as shown in FIGS. A so-called transfer mold method is used in which a thermosetting resin (sealing resin 9a) that has been softened (plasticized) is pressed into the cavities 43 and 44, and then cured by heating, with the chip fixed. ing. The thermosetting resin (sealing resin 9a) used in the present embodiment includes a resin (resin) and filler (particles) mixed in the resin. Further, the transfer mold method is preferable in that the sealing body 9 can be collectively formed in the plurality of product formation regions 20a, and thus the manufacturing can be performed efficiently. In addition, the transfer mold method applies a strong supply pressure to a relatively hard sealing resin even in a softened state and press-fits into the cavity, so that the strength of the sealing body 9 which is a resin body obtained after curing is other than that. Higher than the scheme. For this reason, it is particularly suitable as a method for reinforcing the joint.

本工程では、まず、図27および図28に示す成形金型40を準備する。成形金型40は、リードフレーム20の上面(半導体チップを搭載した面)側を覆う上金型(第1金型)41、およびリードフレーム20の下面(半導体チップを搭載した面の反対面)側を覆う下金型(第1金型)42を備えている。上金型41はキャビティ(凹部)43を、下金型42はキャビティ(凹部)44をそれぞれ有し、キャビティ43、44を対向させて重ね合わせることで、図26に示す封止体9を形成するための空間を形成する。また、上金型41のキャビティ43の周囲には、金型面(クランプ面)41aが配置される。また、下金型42のキャビティ44の周囲には、金型面(クランプ面)42aが配置され、金型面41aと対向配置されている。成形金型40は、対向配置される金型面41a、42aでリードフレーム20を挟んで押さえることにより、リードフレーム20を上金型41と下金型42の間に固定する。また、金型面41a、42aは、図25に示すダム部24の内側(キャップ5に近い側)まで延びている。言い換えれば、キャビティ43、44は、それぞれ図25に示すダム部24の内側に配置される。これにより、図27および図28に示す封止用樹脂9aはダム部24(図25参照)の外側には広がらず、図25および図26に示す形状の封止体9が形成される。   In this step, first, a molding die 40 shown in FIGS. 27 and 28 is prepared. The molding die 40 includes an upper die (first die) 41 that covers the upper surface (surface on which the semiconductor chip is mounted) side of the lead frame 20, and a lower surface (opposite surface of the surface on which the semiconductor chip is mounted). A lower mold (first mold) 42 covering the side is provided. The upper mold 41 has a cavity (concave part) 43 and the lower mold 42 has a cavity (concave part) 44, and the cavities 43 and 44 are overlapped to form the sealing body 9 shown in FIG. To create a space for A mold surface (clamp surface) 41 a is disposed around the cavity 43 of the upper mold 41. A mold surface (clamp surface) 42a is disposed around the cavity 44 of the lower mold 42, and is disposed opposite to the mold surface 41a. The molding die 40 fixes the lead frame 20 between the upper die 41 and the lower die 42 by sandwiching and holding the lead frame 20 between the opposing die surfaces 41a and 42a. The mold surfaces 41a and 42a extend to the inside of the dam portion 24 shown in FIG. 25 (the side close to the cap 5). In other words, the cavities 43 and 44 are arranged inside the dam portion 24 shown in FIG. Accordingly, the sealing resin 9a shown in FIGS. 27 and 28 does not spread outside the dam portion 24 (see FIG. 25), and the sealing body 9 having the shape shown in FIGS. 25 and 26 is formed.

また、図28に示すように、成形金型40は、封止用樹脂9aの供給口であるゲート部45、およびキャビティ43、44内の気体(空気)および余剰な封止用樹脂9aの排出口であるベント部46を有している。本実施の形態では、キャビティ43、44は、四つの角部を有するが、一つの角部にゲート部45を、残りの三つの角部にベント部46を配置している。なお、ゲート部45およびベント部46の平面位置は、図25に図示している。図28に示すように、キャビティ43の側面43bにゲート部45を配置する方式は、サイドゲート方式と呼ばれる。トランスファモールド方式では、封止用樹脂9aは、ゲート部45からキャビティ43、44内に供給される。そしてキャビティ43、44内において、キャップ2、5の周囲を取り囲むように広がって、キャップ2、5の接合部全体を封止する。キャビティ43、44内の気体(空気)は、封止用樹脂9aの供給圧力により押し出され、ベント部46から排出される。そして、キャビティ43、44内が封止用樹脂9aで満たされた後、封止用樹脂9a内に残留する気泡(ボイド)を強制的に排出するため、供給圧力よりも高い圧力(ボイド除去圧力)をキャビティ43、44内に加える。図26に示す封止体9の強度を向上させる観点から封止体9内に残留する気泡を取り除くことが好ましいからである。   In addition, as shown in FIG. 28, the molding die 40 includes a gate portion 45 that is a supply port of the sealing resin 9a, and gas (air) in the cavities 43 and 44 and an excess of the sealing resin 9a. It has a vent 46 that is an outlet. In the present embodiment, the cavities 43 and 44 have four corners, but the gate part 45 is disposed at one corner and the vent part 46 is disposed at the remaining three corners. The planar positions of the gate part 45 and the vent part 46 are shown in FIG. As shown in FIG. 28, the method of disposing the gate portion 45 on the side surface 43b of the cavity 43 is called a side gate method. In the transfer mold method, the sealing resin 9 a is supplied from the gate portion 45 into the cavities 43 and 44. And in the cavities 43 and 44, it spreads so that the circumference | surroundings of the caps 2 and 5 may be surrounded, and the whole junction part of the caps 2 and 5 is sealed. The gas (air) in the cavities 43 and 44 is pushed out by the supply pressure of the sealing resin 9 a and discharged from the vent portion 46. Then, after the cavities 43 and 44 are filled with the sealing resin 9a, the bubbles (voids) remaining in the sealing resin 9a are forcibly discharged, so that the pressure higher than the supply pressure (void removal pressure) ) In the cavities 43, 44. This is because it is preferable to remove bubbles remaining in the sealing body 9 from the viewpoint of improving the strength of the sealing body 9 shown in FIG.

ここで、キャップ2、5の接合部を封止して接合強度を補強する観点からは、図57に示す比較例のように、キャップ2の下面およびキャップ5の上面5aを包むように封止体100を形成する態様が考えられる。この場合、封止体100とキャップ2、5の界面が露出しないため、本実施の形態よりも確実にキャップ2、5の接合部を封止することができる。ところが、封止体100を形成する工程、すなわち、封止工程には、封止用樹脂100aに圧力を印加する工程が含まれる。図57に示す態様で圧力を印加する工程が含まれる封止工程を行った場合、キャップ2、5のいずれか一方あるいは両方が封止工程で印加される圧力により空間8側に押し潰されてしまうことが本願発明者の検討により明らかとなった。図57に示す例では、キャップ5の方が、肉厚が薄く、また、キャビティ部5dが形成されているため、キャップ2よりも潰れ易い。キャップ5が潰れ、センサチップ1やワイヤ4とキャップ5が接触すると、センサチップ1の信頼性(検知特性や電気特性)が低下する原因となる。また、センサチップ1とキャップ2が接触しない場合であっても、キャップ2が変形することにより、空間8の密封性が損なわれると、空間8内に封止用樹脂9aの一部が侵入し、センサチップ1と接触してしまう原因となる。   Here, from the viewpoint of sealing the joint portions of the caps 2 and 5 to reinforce the joint strength, as shown in the comparative example shown in FIG. 57, the sealing body wraps the lower surface of the cap 2 and the upper surface 5a of the cap 5. An embodiment of forming 100 is conceivable. In this case, since the interface between the sealing body 100 and the caps 2 and 5 is not exposed, the joint between the caps 2 and 5 can be sealed more reliably than in the present embodiment. However, the step of forming the sealing body 100, that is, the sealing step includes a step of applying pressure to the sealing resin 100a. When the sealing step including the step of applying pressure in the embodiment shown in FIG. 57 is performed, one or both of the caps 2 and 5 are crushed to the space 8 side by the pressure applied in the sealing step. It became clear by the inventor's examination. In the example shown in FIG. 57, the cap 5 is thinner and more easily crushed than the cap 2 because the cavity 5d is formed. When the cap 5 is crushed and the sensor chip 1 or the wire 4 and the cap 5 come into contact with each other, the reliability (detection characteristics or electrical characteristics) of the sensor chip 1 is reduced. Even if the sensor chip 1 and the cap 2 are not in contact with each other, if the cap 2 is deformed and the sealing performance of the space 8 is impaired, a part of the sealing resin 9a enters the space 8. This causes the sensor chip 1 to come into contact.

このようにキャップ5が潰れる現象(以下キャップ変形現象と記載する)は、封止工程においてキャップ5に印加される圧力とキャップ5の強度の相関関係により発生する。詳しくは、図57に示すように、キャップ2、5を覆うように封止用樹脂100aを供給する場合、図57に矢印101で示す方向に圧力が印加される。このため、トランスファモールド方式以外の封止方式であっても、封止工程においてキャップ5に印加される圧力とキャップ5の強度によっては、発生し得る。しかし、トランスファモールド方式では、他の封止方式よりも強い圧力を印加するので、キャップ変形現象が顕著に発生し易い。また、トランスファモールド方式において、例えば図57に示す封止用樹脂100aを供給している段階ではキャップ変形現象が発生していなくても、ボイド除去圧力は、供給圧力よりもさらに高い圧力を印加するので、この時に発生し易い。   Thus, the phenomenon that the cap 5 is crushed (hereinafter referred to as a cap deformation phenomenon) occurs due to the correlation between the pressure applied to the cap 5 and the strength of the cap 5 in the sealing process. Specifically, as shown in FIG. 57, when the sealing resin 100a is supplied so as to cover the caps 2 and 5, pressure is applied in the direction indicated by the arrow 101 in FIG. For this reason, even a sealing method other than the transfer mold method may occur depending on the pressure applied to the cap 5 and the strength of the cap 5 in the sealing process. However, in the transfer mold method, since a stronger pressure is applied than in other sealing methods, the cap deformation phenomenon tends to occur remarkably. Further, in the transfer mold method, for example, even when the cap deformation phenomenon does not occur at the stage of supplying the sealing resin 100a shown in FIG. 57, the void removal pressure is higher than the supply pressure. Therefore, it is easy to occur at this time.

上記知見に基づき、本願発明者はさらに検討を行い、キャップ変形現象の発生を抑制できる以下の構成を見出した。すなわち、図25および図26に示すように封止工程において、キャップ5の上面5a、およびキャップ2の下面2b全体のそれぞれが露出するように封止体9を形成する。前記したようにキャップ変形現象は、封止工程において、封止用樹脂9aを介してキャップ2、5に印加される圧力に起因して発生する。本実施の形態においても、封止体9を形成する工程、すなわち、封止工程には、封止用樹脂9aに圧力を印加する工程が含まれる点では前記した比較例と同様である。しかし、封止工程において、キャップ2、5を押し潰す方向(空間8に向かう方向)に作用する圧力を低減すれば、キャップ変形現象を抑制することができる。本実施の形態では、図27および図28に示すようにキャビティ43の天面43aとキャップ5の上面5a、キャビティ44の底面44aとキャップ2の下面2bをそれぞれ当接させた状態で封止用樹脂9aを供給する。このため、キャップ5の上面5a上およびキャップ2の下面2bの下には封止用樹脂9aは原則として供給されない(ただし、成形金型40やキャップ2、5の加工精度に起因して生じる僅かな隙間に入り込む封止用樹脂9aは除く)。したがって、封止工程において封止用樹脂9aの供給圧力や、ボイド除去圧力を印加しても、封止用樹脂9aを介してキャップ5に作用する圧力は、封止用樹脂9aとの接触界面となる側面5cのみ(厳密には殆ど)となる。そして、側面5cから空間8に向かって圧力が印加されても、キャップ5の上面5aはキャビティ43に、キャップ2の下面2bはキャビティ44に、それぞれ支えられているので、キャビティ43、44が破損する程の圧力でなければ、キャップ変形現象は発生しない。つまり、本実施の形態によれば、封止工程において、キャップ5の上面5a、およびキャップ2の下面2b全体のそれぞれが露出するように封止体9を形成することで、キャップ変形現象を防止ないしは抑制できる。このため、空間8の密封性を維持することができ、封止体9が空間8内に侵入することを防止ないしは抑制することができる。この結果、センサチップ1に封止体9が接触し、封止体9の応力などの影響により、センサチップ1およびQFP10の信頼性が低下することを抑制できる。また、キャップ5は、キャビティ部5dの周囲にフランジ部5eを有しており、フランジ部5eはキャビティ部5dの外側に突出している。このため封止工程では、突出したフランジ部5eを封止体9で押さえることになるので、封止体9とキャップ5の密着性を向上させることができる。   Based on the above findings, the inventors of the present application have further studied and found the following configuration that can suppress the occurrence of the cap deformation phenomenon. That is, as shown in FIGS. 25 and 26, in the sealing step, the sealing body 9 is formed so that the upper surface 5a of the cap 5 and the entire lower surface 2b of the cap 2 are exposed. As described above, the cap deformation phenomenon occurs due to the pressure applied to the caps 2 and 5 via the sealing resin 9a in the sealing process. Also in the present embodiment, the step of forming the sealing body 9, that is, the sealing step is the same as the comparative example described above in that the step of applying pressure to the sealing resin 9a is included. However, in the sealing step, if the pressure acting in the direction of crushing the caps 2 and 5 (the direction toward the space 8) is reduced, the cap deformation phenomenon can be suppressed. In the present embodiment, as shown in FIGS. 27 and 28, the top surface 43a of the cavity 43 and the upper surface 5a of the cap 5 and the bottom surface 44a of the cavity 44 and the lower surface 2b of the cap 2 are in contact with each other for sealing. Resin 9a is supplied. Therefore, in principle, the sealing resin 9a is not supplied on the upper surface 5a of the cap 5 and below the lower surface 2b of the cap 2 (however, a slight amount caused by the processing accuracy of the molding die 40 and the caps 2 and 5). Except for the sealing resin 9a that enters the gaps). Therefore, even if the supply pressure of the sealing resin 9a or the void removal pressure is applied in the sealing process, the pressure acting on the cap 5 via the sealing resin 9a is not the contact interface with the sealing resin 9a. The side surface 5c becomes only (almost strictly). Even when pressure is applied from the side surface 5c toward the space 8, the upper surface 5a of the cap 5 is supported by the cavity 43 and the lower surface 2b of the cap 2 is supported by the cavity 44, so that the cavities 43 and 44 are damaged. If the pressure is not high enough, the cap deformation phenomenon does not occur. That is, according to the present embodiment, the cap deformation phenomenon is prevented by forming the sealing body 9 so that the upper surface 5a of the cap 5 and the entire lower surface 2b of the cap 2 are exposed in the sealing process. Or can be suppressed. For this reason, the sealing performance of the space 8 can be maintained, and the sealing body 9 can be prevented or suppressed from entering the space 8. As a result, the sealing body 9 comes into contact with the sensor chip 1, and it is possible to suppress the reliability of the sensor chip 1 and the QFP 10 from being lowered due to the influence of stress or the like of the sealing body 9. The cap 5 has a flange portion 5e around the cavity portion 5d, and the flange portion 5e protrudes outside the cavity portion 5d. For this reason, in the sealing step, the protruding flange portion 5e is pressed by the sealing body 9, so that the adhesion between the sealing body 9 and the cap 5 can be improved.

なお、本願発明者は、参考例として、特に変形し易いキャップ5の上面5aを露出させ、キャップ2の下面2bは封止用樹脂で覆う構成についても検討した。検討の結果、キャップ5の上面5a側はキャビティ43により支えられているので、キャップ2の下面2b側から圧力が印加されればその圧力がキャップ2、5の接合部を介してキャップ5に伝達され、キャップ変形現象が発生することが判った。つまり、キャップ5の上面5a、およびキャップ2の下面2b全体のそれぞれが露出させることがキャップ変形現象を防止する上で重要であることが判った。   As a reference example, the inventor of the present application also examined a configuration in which the upper surface 5a of the cap 5 that is particularly easily deformed is exposed and the lower surface 2b of the cap 2 is covered with a sealing resin. As a result of the examination, since the upper surface 5a side of the cap 5 is supported by the cavity 43, if pressure is applied from the lower surface 2b side of the cap 2, the pressure is transmitted to the cap 5 through the joint portion of the caps 2 and 5. It was found that the cap deformation phenomenon occurs. That is, it has been found that it is important to expose the upper surface 5a of the cap 5 and the entire lower surface 2b of the cap 2 in order to prevent the cap deformation phenomenon.

上記のように、キャビティ43、44内に封止用樹脂9aで満たし、気泡(ボイド)を除去した後、封止用樹脂9aを加熱することにより硬化させて図25および図26に示す封止体9を形成する。この加熱工程(ベーク工程)は、例えば成形金型40(図27参照)内で封止用樹脂9aを仮硬化(封止用樹脂9a全体が硬化した訳ではないが、成形金型40から取り出しても形状を保持できる状態)させる。その後、リードフレーム20を成形金型40から取り出し、図示しない加熱炉に移送して封止用樹脂9aを本硬化(封止用樹脂9a全体が硬化した状態)させる。この加熱工程が完了すれば、図25および図26に示す封止体9が形成される。なお、リードフレーム20を成形金型40から容易に取り出すため、成形金型40の一方または両方に、図示しない押し出しピン(エジェクタピン)を取り付け、この押し出しピンをキャビティ43、44内に向かって押し出す技術がある。本実施の形態では、キャップ2、5に加わる外力を低減する観点から、押し出しピンはキャップ2、5から外れた位置に配置して、封止体9(仮硬化した封止用樹脂9a)を押し出す態様が好ましい。   As described above, the cavities 43 and 44 are filled with the sealing resin 9a, air bubbles (voids) are removed, and then the sealing resin 9a is cured by heating to be sealed as shown in FIGS. Form body 9. In this heating step (baking step), for example, the sealing resin 9a is temporarily cured in the molding die 40 (see FIG. 27) (the entire sealing resin 9a is not cured, but is removed from the molding die 40). Even if the shape can be maintained). Thereafter, the lead frame 20 is taken out from the molding die 40 and transferred to a heating furnace (not shown) to fully cure the sealing resin 9a (a state in which the entire sealing resin 9a is cured). When this heating step is completed, the sealing body 9 shown in FIGS. 25 and 26 is formed. In order to easily take out the lead frame 20 from the molding die 40, an extrusion pin (ejector pin) (not shown) is attached to one or both of the molding die 40 and the extrusion pin is pushed out into the cavities 43 and 44. There is technology. In the present embodiment, from the viewpoint of reducing the external force applied to the caps 2 and 5, the push pin is disposed at a position away from the caps 2 and 5, and the sealing body 9 (preliminarily cured sealing resin 9a) is disposed. Extrusion is preferred.

上記の通り、本実施の形態の封止工程について説明したが、封止工程はキャップ5の上面5a全体およびキャップ2の下面2b全体を露出させることができれば上記の方法には限定されず、種々の変形例を適用することができる。例えば、図27および図28では、成形金型40のキャビティ43の天面43aとキャップ5の上面5a、キャビティ44の底面44aとキャップ2の下面2bをそれぞれ当接させた状態で封止用樹脂9aを供給する態様について説明した。この変形例として、キャップ5とキャビティ43の間、あるいはキャップ2とキャビティ44の間に、キャップ2、5およびキャビティ43、44よりも柔らかい樹脂フィルム(図示は省略)を配置する、所謂、ラミネートモールド方式を適用ことができる。ラミネートモールド方式を適用すれば、キャップ2、5との密着性を向上させることができるので、キャップ5の上面5a上あるいはキャップ2の下面2bの下に侵入する封止用樹脂9aをより確実に防止することができる。また、キャップ2、5や成形金型40の加工精度に起因する隙間を埋めることができるので、成形工程における樹脂バリの発生を抑制することができる。ただし、ラミネートモールド方式では、樹脂フィルムを高い頻度で交換する必要があるため、製造コスト低減の観点からは、図27および図28を用いて説明した態様の方が好ましい。この場合、キャップ5の上面5aやキャップ2の下面2bに樹脂バリが付着する可能性があるが、樹脂バリは、例えばレーザ等を照射することで取り除くことができる。   As described above, the sealing process of the present embodiment has been described. However, the sealing process is not limited to the above method as long as the entire upper surface 5a of the cap 5 and the entire lower surface 2b of the cap 2 can be exposed. The modified example can be applied. For example, in FIGS. 27 and 28, the sealing resin is in a state where the top surface 43a of the cavity 43 of the molding die 40 and the upper surface 5a of the cap 5 are in contact with the bottom surface 44a of the cavity 44 and the lower surface 2b of the cap 2, respectively. The aspect which supplies 9a was demonstrated. As a modified example, a so-called laminate mold in which a resin film (not shown) that is softer than the caps 2 and 5 and the cavities 43 and 44 is disposed between the cap 5 and the cavity 43 or between the cap 2 and the cavity 44. A scheme can be applied. If the laminate mold method is applied, the adhesion with the caps 2 and 5 can be improved, so that the sealing resin 9a that enters the upper surface 5a of the cap 5 or under the lower surface 2b of the cap 2 can be more reliably provided. Can be prevented. Moreover, since the gap resulting from the processing accuracy of the caps 2 and 5 and the molding die 40 can be filled, the occurrence of resin burrs in the molding process can be suppressed. However, in the laminate mold method, since it is necessary to replace the resin film at a high frequency, the mode described with reference to FIGS. 27 and 28 is preferable from the viewpoint of reducing the manufacturing cost. In this case, resin burrs may adhere to the upper surface 5a of the cap 5 or the lower surface 2b of the cap 2, but the resin burrs can be removed by, for example, irradiating a laser or the like.

7.ダムカット工程;
図29は、図25に示すダム部を切断した状態を示す拡大平面図である。次に、図10に示すダムカット工程として、図29に示すように、複数のリード3(アウタリード部3b)の間に形成され、複数のリード3を連結するダム部24を取り除く。本工程では、例えば、図示しないパンチ(切断刃)とダイ(支持治具)を用いてプレス加工を施すことにより、ダム部24を取り除く。この時、ダム部24の内側(キャップ5に近い側)に形成された樹脂体(ダム内樹脂)の一部も、ダム部24と共に取り除かれる。なお、本工程では、複数のリード3のアウタリード部3bの端部は、リードフレームの枠部20bに連結されている。言い換えれば、ダム部24を取り除いた後も複数のリード3は、リードフレーム20の枠部20bを介して一体に形成されている。
7). Dam cut process;
FIG. 29 is an enlarged plan view showing a state where the dam portion shown in FIG. 25 is cut. Next, as a dam cutting step shown in FIG. 10, as shown in FIG. 29, the dam portion 24 formed between the plurality of leads 3 (outer lead portions 3b) and connecting the plurality of leads 3 is removed. In this step, for example, the dam portion 24 is removed by performing press working using a punch (cutting blade) and a die (support jig) (not shown). At this time, a part of the resin body (resin within the dam) formed inside the dam portion 24 (side closer to the cap 5) is also removed together with the dam portion 24. In this step, the ends of the outer lead portions 3b of the plurality of leads 3 are connected to the frame portion 20b of the lead frame. In other words, even after the dam portion 24 is removed, the plurality of leads 3 are integrally formed via the frame portion 20 b of the lead frame 20.

8.リード成形
図30は、図29に示すアウタリード部を切断し、成形した状態を示す拡大平面図である。なお、図30に示すF−F線に沿った拡大断面図は、図6と同様なので図示を省略し、図6を用いて説明する。
8). Lead Molding FIG. 30 is an enlarged plan view showing a state where the outer lead portion shown in FIG. 29 is cut and molded. Note that an enlarged cross-sectional view taken along line FF shown in FIG. 30 is similar to FIG.

次に、図10に示すリード成形工程として、図30に示すようにリード3のアウタリード部3bを切断し、枠部20bから切り離す。その後、図6に示すように複数のリード3のアウタリード部3bのそれぞれをガルウィング状に成形する。複数のリード3のアウタリード部3bの切断方法は、例えば、リードフレーム20の上面側に図示しないパンチ(切断刃)を、下面側には図示しないダイ(支持治具)をそれぞれ配置してプレスすることで切断する。また、リード3のアウタリード部3bを成形する方法は、成形用のパンチとダイを用いてプレスすることで成形することができる。本工程により、複数のリード3はそれぞれ分離され、別体となる。また、本工程により複数のリード3はリードフレーム20から切り離される。このため、製品形成領域20a内の各部材をリードフレーム20の枠部20bにより支持しなければ、成形し難い。そこで、本実施の形態では、図12に示すように、複数のリード3が配置されない領域に吊りリード14を配置し、例えば図7に示すように吊りリード14を封止体9により封止している。これにより、後述する個片化工程が完了するまでは、製品形成領域20aは、吊りリード14(図12参照)を介してリードフレーム20の枠部20bに連結され、支持される。   Next, as a lead forming step shown in FIG. 10, the outer lead portion 3b of the lead 3 is cut and separated from the frame portion 20b as shown in FIG. Thereafter, as shown in FIG. 6, each of the outer lead portions 3b of the plurality of leads 3 is formed into a gull wing shape. As a method for cutting the outer lead portions 3b of the plurality of leads 3, for example, a punch (cutting blade) (not shown) is arranged on the upper surface side of the lead frame 20, and a die (support jig) (not shown) is arranged on the lower surface side and pressed. Disconnect by. Moreover, the method of shape | molding the outer lead part 3b of the lead 3 can be shape | molded by pressing using the punch and die | dye for shaping | molding. By this step, the plurality of leads 3 are separated from each other and become separate bodies. Further, the plurality of leads 3 are separated from the lead frame 20 by this step. For this reason, if each member in the product formation region 20a is not supported by the frame portion 20b of the lead frame 20, it is difficult to mold. Therefore, in the present embodiment, as shown in FIG. 12, the suspension leads 14 are disposed in the region where the plurality of leads 3 are not disposed, and the suspension leads 14 are sealed with the sealing body 9 as illustrated in FIG. 7, for example. ing. As a result, the product formation region 20a is connected to and supported by the frame portion 20b of the lead frame 20 via the suspension leads 14 (see FIG. 12) until the individualization process described later is completed.

9.個片化工程
図31は、図30に示す製品形成領域をリードフレームの枠部から切り離し、個片化した状態を示す拡大平面図である。
9. Separation Step FIG. 31 is an enlarged plan view showing a state in which the product formation region shown in FIG. 30 is separated from the frame portion of the lead frame and separated into pieces.

次に、図10に示す個片化工程として、図31に示すように、製品形成領域20aをリードフレーム20の枠部20bから切り離し、個片化する。本工程では、製品形成領域20aと枠部20bの連結部である吊りリード14(図12参照)を例えば、図示しないパンチ(切断刃)とダイ(支持治具)を用いてプレス加工を施すことにより、切断する。この時、図25に示すゲート部45に形成されたゲート樹脂およびベント部46に形成されたベント樹脂は、それぞれパンチにより取り除かれる。   Next, as shown in FIG. 31, the product forming region 20 a is separated from the frame portion 20 b of the lead frame 20 and separated into individual pieces as a separate step shown in FIG. 10. In this step, the suspension lead 14 (see FIG. 12), which is a connecting portion between the product formation region 20a and the frame portion 20b, is pressed using, for example, a punch (cutting blade) and a die (support jig) (not shown). To cut. At this time, the gate resin formed in the gate portion 45 and the vent resin formed in the vent portion 46 shown in FIG. 25 are respectively removed by punching.

以上の各工程により、図4〜図9に示すQFP10を取得する。なお、図示は省略したが、上記の各工程に加え、QFP10の製品識別記号などを形成する、マーク工程を行う。このマーク工程は、例えば、レーザをキャップ5の上面5aに照射して形成することができる。また、マーク工程を行うタイミングは、前記したキャップボンディング工程の後、個片化工程の前の何れかのタイミングで行うことができる。本実施の形態のリードフレーム20は、図11に示すように複数の製品形成領域20aを有するリードフレーム20を用いているので、1枚のリードフレーム20から複数個のQFP10を取得することができる。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは図示しない実装基板に実装する。   Through the above steps, the QFP 10 shown in FIGS. 4 to 9 is acquired. Although not shown, in addition to the above steps, a mark step for forming a product identification symbol of the QFP 10 is performed. This mark process can be formed by irradiating the upper surface 5a of the cap 5 with a laser, for example. The mark process can be performed at any timing after the cap bonding process and before the singulation process. Since the lead frame 20 of the present embodiment uses a lead frame 20 having a plurality of product formation regions 20a as shown in FIG. 11, a plurality of QFPs 10 can be obtained from one lead frame 20. . Thereafter, necessary inspections and tests such as an appearance inspection and an electrical test are performed and shipped or mounted on a mounting board (not shown).

なお、前記リードフレーム準備工程で説明した図13に示すように、本実施の形態では、例えば、銅(Cu)から成る基材21の表面全体(上面、下面および側面)に、例えばニッケル(Ni)、あるいはニッケル・パラジウム(Ni/Pd)からなるめっき膜(金属膜)22が予め形成されている。また、キャップ2は、例えばコバールからなる基材23の表面全体(上面2a、下面2b、および側面2c)に、例えばニッケル(Ni)、あるいはニッケル・パラジウム(Ni/Pd)からなるめっき膜(金属膜)22が形成されている。つまり、図6に示すようにQFP10を図示しない実装基板に実装する際に実装基板側の端子と接続するアウタリード部3bおよびキャップ2の下面2bには、ニッケル(Ni)、あるいはニッケル・パラジウム(Ni/Pd)からなるめっき膜22に覆われている。このめっき膜22は、QFP10を実装基板に実装する際の接合部材である半田材の濡れ性を向上させる機能を備えているので、図10において括弧書きで示すめっき工程は省略することができる。   As shown in FIG. 13 described in the lead frame preparation step, in this embodiment, for example, nickel (Ni) is formed on the entire surface (upper surface, lower surface, and side surface) of the base material 21 made of, for example, copper (Cu). ) Or a plating film (metal film) 22 made of nickel / palladium (Ni / Pd). Further, the cap 2 has a plating film (metal) made of, for example, nickel (Ni) or nickel / palladium (Ni / Pd) on the entire surface (upper surface 2a, lower surface 2b, and side surface 2c) of the substrate 23 made of, for example, Kovar. Film) 22 is formed. That is, as shown in FIG. 6, when the QFP 10 is mounted on a mounting board (not shown), the outer lead portion 3b connected to the terminal on the mounting board side and the lower surface 2b of the cap 2 have nickel (Ni) or nickel palladium (Ni / Pd) is covered with the plating film 22. Since this plating film 22 has a function of improving the wettability of the solder material which is a bonding member when the QFP 10 is mounted on the mounting substrate, the plating step shown in parentheses in FIG. 10 can be omitted.

ただし、変形例として、アウタリード部3bとキャップ2の下面2bにめっき膜22を形成しない場合には、図10に括弧書きで示すように、めっき工程を行う。図32は、図29に示すF−F線に沿った断面において、封止体から露出する複数のリードおよび裏面側キャップの露出面に外装めっき膜を形成した状態を示す拡大断面図である。   However, as a modification, when the plating film 22 is not formed on the outer lead portion 3b and the lower surface 2b of the cap 2, a plating process is performed as shown in parentheses in FIG. FIG. 32 is an enlarged cross-sectional view showing a state in which an exterior plating film is formed on the exposed surfaces of the plurality of leads exposed from the sealing body and the back-side cap in the cross section taken along the line FF shown in FIG.

図10に示すめっき工程を行う場合には、図32に示すように封止体9から露出する複数のリード3(アウタリード部3b)およびキャップ2の露出面に外装めっき膜50を形成する。外装めっき膜50は、例えば半田からなり、外部端子であるリード3に外装めっき膜50を形成することにより、図6に示すQFP10を図示しない実装基板に実装する際の接合部材である半田材の濡れ性を向上させることができる。本工程では、被めっき加工物であるリードフレーム20を、めっき液(図示は省略)が入っためっき槽(図示は省略)内に配置して、例えば、電解めっき法により外装めっき膜50を形成する。この電解めっき法によれば、封止体9から露出している領域に一括して外装めっき膜50を形成することができる。したがって、外装めっき膜50は、複数のアウタリード部3bの上面、下面、側面、およびキャップ2の下面2bに形成される。   When the plating step shown in FIG. 10 is performed, the exterior plating film 50 is formed on the exposed surfaces of the leads 3 (outer lead portions 3b) and the cap 2 exposed from the sealing body 9, as shown in FIG. The exterior plating film 50 is made of, for example, solder. By forming the exterior plating film 50 on the lead 3 that is an external terminal, the exterior plating film 50 is made of a solder material that is a bonding member when the QFP 10 shown in FIG. 6 is mounted on a mounting board (not shown). The wettability can be improved. In this step, the lead frame 20 that is a workpiece to be plated is placed in a plating tank (not shown) containing a plating solution (not shown), and the exterior plating film 50 is formed by, for example, electrolytic plating. To do. According to this electrolytic plating method, the exterior plating film 50 can be formed collectively in the region exposed from the sealing body 9. Therefore, the exterior plating film 50 is formed on the upper surface, the lower surface, the side surface, and the lower surface 2 b of the cap 2 of the plurality of outer lead portions 3 b.

(実施の形態2)
本実施の形態では、前記実施の形態1で説明したQFP10の変形例として、センサチップの裏面側に配置するキャップにもキャビティ部を形成するパッケージ構造について説明する。なお、本実施の形態では、前記実施の形態1で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態1との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態1で説明した図面を引用して説明する。
(Embodiment 2)
In the present embodiment, as a modification of the QFP 10 described in the first embodiment, a package structure in which a cavity portion is also formed in a cap disposed on the back surface side of the sensor chip will be described. In the present embodiment, the description will focus on the differences from the semiconductor device described in the first embodiment and the manufacturing method thereof, and the description of common parts will be omitted. The drawings necessary for explaining the differences from the first embodiment are also shown, and the drawings described in the first embodiment will be cited as necessary.

<半導体装置構造の相違点>
図33は、図5に対する変形例である半導体装置の下面側を示す平面図である。また、図34は、図33のC−C線に沿った断面図、図35は、図33のD−D線に沿った断面図である。また、図36は、図33に示す半導体装置の封止体内部における上面側の平面構造を示す平面図である。また図37は、図35に示す半導体装置に対する変形例を示す断面図である。なお、図33に示す半導体装置の上面図は、前記実施の形態1で説明した図4と同様なので図示は省略する。
<Differences in semiconductor device structure>
FIG. 33 is a plan view showing a lower surface side of a semiconductor device which is a modification example of FIG. 34 is a cross-sectional view taken along the line CC of FIG. 33, and FIG. 35 is a cross-sectional view taken along the line DD of FIG. FIG. 36 is a plan view showing a planar structure on the upper surface side in the sealing body of the semiconductor device shown in FIG. FIG. 37 is a cross-sectional view showing a modification of the semiconductor device shown in FIG. Note that the top view of the semiconductor device illustrated in FIG. 33 is similar to FIG.

図33〜図36に示すQFP(半導体装置)60は、センサチップ1の裏面側に配置されるキャップ61がキャビティ部(空間形成部、凹部、窪み部、チップ収容部)61dを有している点で前記実施の形態1で説明した図4〜図9に示すQFP10と相違する。また、QFP60は、半導体チップを搭載するチップ搭載部としてキャップ61とは別に、タブ(ダイパッド)62を備えている点で、QFP10(図4〜図9参照)と相違する。図34および図35に示すようにQFP60では、制御チップ6およびセンサチップ1をタブ62上に搭載しており、制御チップ6の裏面6bとキャップ61の上面61aの間には空間8が介在している。   In the QFP (semiconductor device) 60 shown in FIGS. 33 to 36, the cap 61 disposed on the back surface side of the sensor chip 1 has a cavity portion (space forming portion, recess, recess, chip housing portion) 61d. This is different from the QFP 10 shown in FIGS. 4 to 9 described in the first embodiment. The QFP 60 is different from the QFP 10 (see FIGS. 4 to 9) in that a tab (die pad) 62 is provided separately from the cap 61 as a chip mounting portion for mounting a semiconductor chip. As shown in FIGS. 34 and 35, in the QFP 60, the control chip 6 and the sensor chip 1 are mounted on the tab 62, and a space 8 is interposed between the back surface 6b of the control chip 6 and the upper surface 61a of the cap 61. ing.

キャップ(第1部材、裏面側キャップ材)61は、センサチップ1の表面1a側を覆うキャップ5の上下を反転させた構造を備え、センサチップ1の裏面1b側を覆っている。詳しくは、キャップ61は、上面61a、上面61aの反対側の下面61b、および上面61aと下面61bの間に位置する側面61cを有するキャップ61を備えている。キャップ61は、下面61bに向かって窪んだ形状を成し、上面61a側には、キャビティ部61dおよびキャビティ部61dの周囲を取り囲むように配置されるフランジ部(接合部)61eを有している。キャップ61は、例えばコバールからなる平板にプレス加工を施すことにより、キャビティ部61dおよびフランジ部61eを形成することで得られる。なお、キャップ61の形成方法としては、これに限らず、一つの厚い平板の一部(中央部)を除去する(くり貫く)ことによって、キャビティ部61dおよびフランジ部61e(平板の底面から突出する部分)を形成してもよい。また、キャビティ部61dの平面サイズは、キャップ5と同様にセンサチップ1、制御チップ6、複数のワイヤ4、および複数のリード3の一部(図13に示すボンディング領域3c)を内部に収めることができるサイズになっている。このため、本工程では、センサチップ1、制御チップ6、複数のワイヤ4、および複数のリード3の一部(ボンディング領域3c)は、キャップ61に覆われる。   The cap (first member, back surface side cap material) 61 has a structure in which the cap 5 that covers the front surface 1 a side of the sensor chip 1 is turned upside down, and covers the back surface 1 b side of the sensor chip 1. Specifically, the cap 61 includes a cap 61 having an upper surface 61a, a lower surface 61b opposite to the upper surface 61a, and a side surface 61c located between the upper surface 61a and the lower surface 61b. The cap 61 has a shape recessed toward the lower surface 61b, and has a cavity portion 61d and a flange portion (joining portion) 61e disposed so as to surround the periphery of the cavity portion 61d on the upper surface 61a side. . The cap 61 is obtained, for example, by forming a cavity portion 61d and a flange portion 61e by pressing a flat plate made of Kovar. The method for forming the cap 61 is not limited to this, and the cavity 61d and the flange 61e (projecting from the bottom surface of the flat plate) are removed by removing (drilling) a portion (center portion) of one thick flat plate. Part) may be formed. The planar size of the cavity portion 61d is such that the sensor chip 1, the control chip 6, the plurality of wires 4, and a part of the plurality of leads 3 (bonding regions 3c shown in FIG. 13) are accommodated in the same manner as the cap 5. It is the size that can be. Therefore, in this step, the sensor chip 1, the control chip 6, the plurality of wires 4, and a part of the plurality of leads 3 (bonding region 3 c) are covered with the cap 61.

また、キャップ5、61を対向配置し、キャップ5、61の接合部(フランジ部5eの接着面5fとフランジ部61eの接着面61fの間)を封着材7(図34、図36参照)封着して空間8を密封する点は図4〜図9に示すQFP10と同様である。しかし、QFP60は、センサチップ1の裏面1b側に配置されるキャップ61がキャビティ部61dとフランジ部61eを有する構造となっているため、例えば図6に示す接着材13は配置されず、リード3の封着領域3d(図13参照)の周囲には封着材7が配置される。言い換えれば、複数のリード3(および複数の吊りリード14)の封着領域3dは封着材7により封止されている。   Further, the caps 5 and 61 are arranged so as to face each other, and the joining portion of the caps 5 and 61 (between the adhesive surface 5f of the flange portion 5e and the adhesive surface 61f of the flange portion 61e) is the sealing material 7 (see FIGS. 34 and 36). The point which seals and seals the space 8 is the same as that of QFP10 shown in FIGS. However, since the QFP 60 has a structure in which the cap 61 disposed on the back surface 1b side of the sensor chip 1 includes the cavity portion 61d and the flange portion 61e, for example, the adhesive 13 illustrated in FIG. The sealing material 7 is disposed around the sealing region 3d (see FIG. 13). In other words, the sealing regions 3 d of the plurality of leads 3 (and the plurality of suspension leads 14) are sealed with the sealing material 7.

また、制御チップ6およびセンサチップ1を搭載するチップ搭載部であるタブ62は、図35および図36に示すように、吊りリード14と一体に形成され、吊りリード14を介して封止体9に支持されている。また、タブ62は、キャップ2、61が形成する空間8内に配置され、キャップ61の上面61aとは空間8を介して配置されている。言い換えれば、図4〜図9に示すQFP10は、制御チップ6およびセンサチップ1は、キャップ2に直接支持されているが、本実施の形態の制御チップ6およびセンサチップ1は、キャップ61には直接的に支持されず、吊りリード14およびタブ62を介して封止体9に支持されている。   Further, the tab 62 which is a chip mounting portion for mounting the control chip 6 and the sensor chip 1 is formed integrally with the suspension lead 14 as shown in FIGS. 35 and 36, and the sealing body 9 is interposed via the suspension lead 14. It is supported by. The tab 62 is arranged in the space 8 formed by the caps 2 and 61, and is arranged with the upper surface 61 a of the cap 61 through the space 8. In other words, in the QFP 10 shown in FIGS. 4 to 9, the control chip 6 and the sensor chip 1 are directly supported by the cap 2, but the control chip 6 and the sensor chip 1 of the present embodiment are not attached to the cap 61. It is not supported directly, but is supported by the sealing body 9 via the suspension lead 14 and the tab 62.

ここで、QFP10やQFP60に例えば落下衝撃などの、検知対象と異なる外力が作用した場合について検討する。QFP10の場合、制御チップ6およびセンサチップ1は、キャップ2に直接支持されているので、外力が制御チップ6およびセンサチップ1に伝達され易い。一方、本実施の形態では、制御チップ6およびセンサチップ1は、キャップ61には直接的に支持されず、中空空間である空間8内で吊りリード14により支持されているため、QFP10よりも外力を吸収し易くなる。例えば、外力がQFP60内に伝わると、吊りリード14が上下方向(厚さ方向)に振動し、この振動エネルギーに変換することで、外力を緩和することができる。このように、本実施の形態によれば、QFP10について説明した効果に加え、さらに、衝撃などの外力がセンサチップ1に伝達されることを抑制することができる。したがって、上記の外力に起因するセンサチップ1および半導体装置の信頼性低下を抑制することができる。   Here, a case where an external force different from the detection target such as a drop impact is applied to the QFP 10 or the QFP 60 will be considered. In the case of the QFP 10, since the control chip 6 and the sensor chip 1 are directly supported by the cap 2, an external force is easily transmitted to the control chip 6 and the sensor chip 1. On the other hand, in the present embodiment, the control chip 6 and the sensor chip 1 are not directly supported by the cap 61, but are supported by the suspension leads 14 in the space 8 that is a hollow space, and thus have an external force higher than that of the QFP 10. It becomes easy to absorb. For example, when an external force is transmitted into the QFP 60, the suspension lead 14 vibrates in the vertical direction (thickness direction), and the external force can be reduced by converting this vibration energy. As described above, according to the present embodiment, in addition to the effects described for the QFP 10, it is possible to further suppress the transmission of an external force such as an impact to the sensor chip 1. Therefore, it is possible to suppress a decrease in reliability of the sensor chip 1 and the semiconductor device due to the external force.

一方、センサチップ1や制御チップ6で発生した熱を外部に排出する、放熱性の観点からは、QFP60よりも図4〜図9に示すQFP10の方が好ましい。制御チップ6およびセンサチップ1が封止体9から露出するキャップ2に直接支持されることで、熱の伝達経路(放熱経路)の断面積を広くすることができる。   On the other hand, the QFP 10 shown in FIGS. 4 to 9 is preferable to the QFP 60 from the viewpoint of heat dissipation, which discharges heat generated in the sensor chip 1 and the control chip 6 to the outside. By directly supporting the control chip 6 and the sensor chip 1 on the cap 2 exposed from the sealing body 9, the cross-sectional area of the heat transfer path (heat dissipation path) can be increased.

ところで、図35および図36では、タブ62の配置例として、複数の吊りリード14のそれぞれに傾斜部14aを設け、タブ62の上面の位置をリード3(図34参照)の上面の位置よりも下方に下げた、所謂、ダウンセット型の構造を示しているが、種々の変形例を適用することができる。例えば図37に示すQFP65のように、吊りリード14の封止体9に封止された領域の上面とタブ62の上面が同じ高さに位置する構造とすることもできる。ただし、センサチップ1はタブ62上に搭載されるので、図37に示すQFP65を図35に示すQFP60と同じ高さのパッケージとする場合、図37に示すように、複数の半導体チップを積層することができない場合がある。言い換えれば、QFP60と同様に、QFP65も制御チップ6とセンサチップ1を積層して搭載する場合、パッケージ高さが高くなる(厚さが厚くなる)。したがって、パッケージの薄型化という観点では、QFP60の方が好ましい。また、前記したようにQFP60では、空間8内で吊りリード14が振動することで外力を緩和する構造となっている。このため、図34に示すワイヤ4とキャップ5の下面5bの距離が近すぎると、振動の程度によっては、ワイヤ4がキャップ5と接触してしまう懸念がある。ワイヤ4とキャップ5が接触すると、ワイヤ間で短絡する、あるいはワイヤ4が変形し、電気的接続不良(ワイヤ4同士の短絡や、ワイヤ4の接合部の破損)の原因となる懸念がある。QFP60では、図34に示すようにキャップ5の下面5bとワイヤ4の距離を十分に離した状態で配置することができる。したがって、上記した電気的接続不良を防止ないしは抑制する観点から、QFP60の方が好ましい。   35 and 36, as an example of the arrangement of the tab 62, an inclined portion 14a is provided in each of the plurality of suspension leads 14, and the position of the upper surface of the tab 62 is set higher than the position of the upper surface of the lead 3 (see FIG. 34). Although a so-called downset type structure is shown lowered downward, various modifications can be applied. For example, like the QFP 65 shown in FIG. 37, the upper surface of the region sealed by the sealing body 9 of the suspension lead 14 and the upper surface of the tab 62 may be positioned at the same height. However, since the sensor chip 1 is mounted on the tab 62, when the QFP 65 shown in FIG. 37 is a package having the same height as the QFP 60 shown in FIG. 35, a plurality of semiconductor chips are stacked as shown in FIG. It may not be possible. In other words, as with the QFP 60, the QFP 65 also has a higher package height (thickness increases) when the control chip 6 and the sensor chip 1 are stacked and mounted. Therefore, QFP 60 is preferable from the viewpoint of reducing the package thickness. Further, as described above, the QFP 60 has a structure in which the external force is relaxed by the suspension lead 14 vibrating in the space 8. Therefore, if the distance between the wire 4 and the lower surface 5b of the cap 5 shown in FIG. 34 is too short, the wire 4 may come into contact with the cap 5 depending on the degree of vibration. When the wire 4 and the cap 5 come into contact with each other, there is a concern that a short circuit may occur between the wires or the wire 4 may be deformed, resulting in an electrical connection failure (short circuit between the wires 4 or damage to the joint portion of the wires 4). In the QFP 60, as shown in FIG. 34, the lower surface 5b of the cap 5 and the wire 4 can be arranged in a sufficiently separated state. Therefore, QFP 60 is preferable from the viewpoint of preventing or suppressing the above-described poor electrical connection.

また、図35および図36では、半導体チップ(制御チップ6)の搭載面(裏面6b)よりも平面サイズが小さいタブ62上に半導体チップを搭載する、所謂、小タブ型の構造を示しているが、変形例としてタブ62の平面サイズを制御チップ6の裏面6bよりも大きくすることもできる。ただし、小タブ型の構造は、搭載する半導体チップのサイズが変わっても、共通のリードフレームを使用できるので、リードフレームの汎用化の点で好ましい。また、タブ62は、QFP60の製造に用いるリードフレームと同じ材料(例えば銅)から成る。このため、センサチップ1との線膨張係数差は、キャップ61よりもタブ62の方が大きい。したがって、線膨張係数差に起因して発生する応力(熱膨張応力や収縮応力)を低減する観点からは、タブ62と半導体チップ(制御チップ6)の接触面積を低減することができるQFP60の方が好ましい。   35 and 36 show a so-called small tab type structure in which a semiconductor chip is mounted on a tab 62 having a smaller planar size than the mounting surface (back surface 6b) of the semiconductor chip (control chip 6). However, as a modification, the planar size of the tab 62 can be made larger than the back surface 6 b of the control chip 6. However, the small tab type structure is preferable in terms of generalization of the lead frame because a common lead frame can be used even if the size of the mounted semiconductor chip changes. The tab 62 is made of the same material (for example, copper) as the lead frame used for manufacturing the QFP 60. For this reason, the tab 62 is larger in the linear expansion coefficient difference from the sensor chip 1 than in the cap 61. Therefore, from the viewpoint of reducing the stress (thermal expansion stress or contraction stress) generated due to the difference in linear expansion coefficient, the QFP 60 that can reduce the contact area between the tab 62 and the semiconductor chip (control chip 6). Is preferred.

<半導体装置の製造方法の相違点>
次に、図33〜図36に示すQFP60の製造方法について説明する。本セクションでも、前記実施の形態1で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。QFP60は、前記実施の形態1で説明した図10に示す組み立てフローに沿って製造される。
<Differences in semiconductor device manufacturing method>
Next, a method for manufacturing the QFP 60 shown in FIGS. 33 to 36 will be described. Also in this section, differences from the method for manufacturing the semiconductor device described in the first embodiment will be mainly described, and description of common parts will be omitted. The QFP 60 is manufactured along the assembly flow shown in FIG. 10 described in the first embodiment.

まず、QFP60の製造工程では、図10に示すリードフレーム準備工程で準備するリードフレームが下記の点で前記実施の形態1と異なる。上記以外の点は、前記実施の形態1と同様である。図38は、図12に対する変形例である拡大平面図、図39は図38のF−F線に沿った断面図である。   First, in the manufacturing process of the QFP 60, the lead frame prepared in the lead frame preparing process shown in FIG. 10 is different from that of the first embodiment in the following points. Points other than the above are the same as in the first embodiment. FIG. 38 is an enlarged plan view showing a modification to FIG. 12, and FIG. 39 is a cross-sectional view taken along the line FF of FIG.

本実施の形態で準備するリードフレーム63は、前記実施の形態1でチップ搭載部として用いたキャップ2(図12、図13参照)に代えて、タブ62をチップ搭載部としている。タブ62は、リードフレーム63と一体に形成され、例えば図39に示すように銅(Cu)から成る基材21の表面に、例えばニッケル(Ni)、あるいはニッケル・パラジウム(Ni/Pd)からなるめっき膜(金属膜)22が形成されている。なお、このめっき膜22は必ずしも複数のリード3のそれぞれの全面に形成されていなくてもよいが、全面に形成しない場合は、封止体9を形成した後に、この封止体9から露出するアウタリード部3bの表面(上面、下面および側面)に、半田材(鉛フリー半田を含む)からなるめっき膜(外装めっき膜)を形成する。また、図38に示すようにタブ62は傾斜部14aをそれぞれ有する吊りリード14と一体に形成され、図39に示すようにタブ62の上面の位置は複数のリード3の上面の位置よりも下方に配置されている。つまり、リードフレーム準備工程で準備するリードフレーム63は、予めダウンセット加工(オフセット加工)が施されている。また、本工程の時点では、図33〜図36に示すキャップ61は取り付けられていない。前記実施の形態1で説明したキャップ2と同様に、予めリードフレーム63にキャップ61を取り付けておくこともできるが、この場合、図10に示す半導体チップ搭載工程や、ワイヤボンディング工程において、タブ62が中空に浮いた状態で作業を行う必要があり、作業が煩雑になるからである。   The lead frame 63 prepared in the present embodiment uses a tab 62 as a chip mounting portion instead of the cap 2 (see FIGS. 12 and 13) used as the chip mounting portion in the first embodiment. The tab 62 is formed integrally with the lead frame 63, and is made of, for example, nickel (Ni) or nickel / palladium (Ni / Pd) on the surface of the base 21 made of copper (Cu) as shown in FIG. A plating film (metal film) 22 is formed. The plating film 22 does not necessarily have to be formed on the entire surface of each of the plurality of leads 3. However, when not formed on the entire surface, the plating film 22 is exposed from the sealing body 9 after the sealing body 9 is formed. A plating film (exterior plating film) made of a solder material (including lead-free solder) is formed on the surface (upper surface, lower surface and side surfaces) of the outer lead portion 3b. As shown in FIG. 38, the tab 62 is formed integrally with the suspension lead 14 having the inclined portions 14a, and the position of the upper surface of the tab 62 is lower than the positions of the upper surfaces of the plurality of leads 3 as shown in FIG. Is arranged. That is, the lead frame 63 prepared in the lead frame preparation process is previously subjected to downset processing (offset processing). Further, at the time of this step, the cap 61 shown in FIGS. 33 to 36 is not attached. Similarly to the cap 2 described in the first embodiment, the cap 61 can be attached to the lead frame 63 in advance, but in this case, in the semiconductor chip mounting process and the wire bonding process shown in FIG. This is because the work needs to be carried out in a state of floating in the air, and the work becomes complicated.

次に、図10に示す半導体チップ搭載工程およびワイヤボンディング工程は、前記実施の形態で説明した各工程において、キャップ2をタブ62と置き換えて適用することができるので、図示および説明を省略する。   Next, the semiconductor chip mounting step and the wire bonding step shown in FIG. 10 can be applied by replacing the cap 2 with the tab 62 in each step described in the above embodiment, and thus illustration and description thereof are omitted.

次に、図10に示すキャップボンディング工程では、図40に示すキャップ5およびキャップ61を準備して、キャップ5をセンサチップ1の表面1a側に、キャップ61をセンサチップ1の裏面1b側にそれぞれ搭載する点で、前記実施の形態1と異なる。上記以外の点は、前記実施の形態1と同様である。図40は、図21に対する変形例を示す拡大断面図である。また図41は、図10に示すワイヤボンディング工程後のリードフレームに表面側のキャップを取り付けた状態を示す拡大断面図である。また、図42は図41に示すリードフレームの上下を反転させた状態を示す拡大断面図である。   Next, in the cap bonding step shown in FIG. 10, the cap 5 and the cap 61 shown in FIG. 40 are prepared, and the cap 5 is on the front surface 1 a side of the sensor chip 1 and the cap 61 is on the back surface 1 b side of the sensor chip 1. It differs from the said Embodiment 1 by the point mounted. Points other than the above are the same as in the first embodiment. FIG. 40 is an enlarged cross-sectional view showing a modification to FIG. FIG. 41 is an enlarged cross-sectional view showing a state in which the front-side cap is attached to the lead frame after the wire bonding step shown in FIG. FIG. 42 is an enlarged cross-sectional view showing a state in which the top and bottom of the lead frame shown in FIG. 41 are inverted.

本実施の形態のキャップボンディング工程では、キャップ5およびキャップ61を搭載する順序は下記に限定されないが、センサチップ1や制御チップ6に接続されたワイヤ4を保護した状態で、キャップ61を搭載する観点からは、表面1a側のキャップ5を先に搭載し、次に裏面1b側のキャップ61を搭載することが好ましい。詳しくは、まず、図41に示すように、凹部(窪み部)64aおよび凹部64aの周囲に配置されたリード保持部64bを備えたステージ(支持台)64を準備して、複数のリード3がリード保持部64b上に配置されるように、リードフレーム63をステージ64上に配置する。そして複数のリード3の封着領域3d(図39参照)上にペースト状の封着材7を塗布する。そして前記実施の形態1と同様に封着材7を塗布した領域とキャップ5のフランジ部5eの接着面5fが対向するように、キャップ2上にキャップ5を配置する。この時、制御チップ6、センサチップ1複数のワイヤ4、複数のリード3のボンディング領域3c(図39参照)およびタブ62は、キャップ5のキャビティ部3d内に配置される。そして、例えば図示しない押圧治具によりキャップ5を上面5a側からキャップ2に向かって押し付けることで、フランジ部5eの接着面5fをキャップ2の上面2a側に押し込むと、封着材7は隣り合うリード3の間の隙間に埋め込まれるように濡れ広がり、フランジ部5eの接着面5fとキャップ2の上面2aは、封着材7を介して接着される。この状態で、図42に示すようにリードフレーム63を反転させてもキャップ5がリードフレーム63から脱落しない程度の接着強度を有している場合には、封着材7を硬化させる工程は、キャップ61を搭載した後、一括して行うことができる。一方、封着材7の接着強度が低く、反転させるとキャップ5が脱落する虞がある場合には、キャップ61を搭載する前に、封着材7を加熱して硬化させる。図34および図35に示す空間8の密封性を向上させる観点からは、封着材7を一括して硬化させる前者の態様の方が好ましい。   In the cap bonding process of the present embodiment, the order of mounting the cap 5 and the cap 61 is not limited to the following, but the cap 61 is mounted in a state where the wires 4 connected to the sensor chip 1 and the control chip 6 are protected. From the viewpoint, it is preferable to mount the cap 5 on the front surface 1a side first and then mount the cap 61 on the back surface 1b side. Specifically, first, as shown in FIG. 41, a stage (support base) 64 including a concave portion (dent portion) 64a and a lead holding portion 64b disposed around the concave portion 64a is prepared. The lead frame 63 is disposed on the stage 64 so as to be disposed on the lead holding portion 64b. Then, a paste-like sealing material 7 is applied on the sealing regions 3d (see FIG. 39) of the leads 3. As in the first embodiment, the cap 5 is arranged on the cap 2 so that the region where the sealing material 7 is applied and the adhesive surface 5f of the flange portion 5e of the cap 5 face each other. At this time, the control chip 6, the sensor chip 1, the plurality of wires 4, the bonding regions 3 c (see FIG. 39) of the plurality of leads 3, and the tab 62 are disposed in the cavity portion 3 d of the cap 5. Then, for example, when the cap 5 is pressed from the upper surface 5a side toward the cap 2 by a pressing jig (not shown) and the adhesive surface 5f of the flange portion 5e is pressed into the upper surface 2a side of the cap 2, the sealing material 7 is adjacent. It spreads so as to be embedded in the gap between the leads 3, and the bonding surface 5 f of the flange portion 5 e and the upper surface 2 a of the cap 2 are bonded via the sealing material 7. In this state, as shown in FIG. 42, when the cap 5 has an adhesive strength that does not drop off the lead frame 63 even when the lead frame 63 is reversed, the step of curing the sealing material 7 includes After mounting the cap 61, it can carry out collectively. On the other hand, when the adhesive strength of the sealing material 7 is low and there is a possibility that the cap 5 may fall off when reversed, the sealing material 7 is heated and cured before the cap 61 is mounted. From the viewpoint of improving the sealing performance of the space 8 shown in FIGS. 34 and 35, the former mode in which the sealing material 7 is cured in a lump is preferable.

次に、図42に示すようにリードフレーム63の上下を反転させる。すなわち、センサチップ1の裏面1bが上方を向くようにリードフレーム63を配置する。そして、複数のリード3の封着領域3d(図39参照)上、言い換えれば、キャップ5のフランジ部5eの接着面5f上にペースト状の封着材7を塗布する。以降は、キャップ5を搭載する工程と同様の手順で、図40に示すキャップ61を搭載し、封着材7を加熱することでこれを硬化させることができる。キャップ5を搭載する工程では、キャップ5の下面5bが、キャップ61の上面61aと対向するように配置して、封着材7を介して接着面5f、61fを接着する。キャップ61を搭載した後、リードフレーム63の上下を再び反転させれば、図40に示すようにキャップ5およびキャップ61の接合部が接着固定され、密封された空間8を形成することができる。   Next, as shown in FIG. 42, the lead frame 63 is turned upside down. That is, the lead frame 63 is arranged so that the back surface 1b of the sensor chip 1 faces upward. Then, the paste-like sealing material 7 is applied on the sealing regions 3 d (see FIG. 39) of the leads 3, in other words, on the bonding surface 5 f of the flange portion 5 e of the cap 5. Thereafter, the cap 61 shown in FIG. 40 is mounted and the sealing material 7 is heated by the same procedure as the step of mounting the cap 5, and this can be cured. In the step of mounting the cap 5, the lower surface 5 b of the cap 5 is disposed so as to face the upper surface 61 a of the cap 61, and the bonding surfaces 5 f and 61 f are bonded via the sealing material 7. If the top and bottom of the lead frame 63 are inverted again after the cap 61 is mounted, the joint between the cap 5 and the cap 61 is bonded and fixed as shown in FIG. 40, and a sealed space 8 can be formed.

次に、図10に示す封止工程では、図43に示すように、キャップ5の側面5cおよびキャップ61の側面61cがそれぞれ封止されるように、封止体9を形成する点で、前記実施の形態1と異なる。上記以外の点は、前記実施の形態1と同様である。図43は、図26に対する変形例を示す拡大断面図である。   Next, in the sealing step shown in FIG. 10, the sealing body 9 is formed so that the side surface 5c of the cap 5 and the side surface 61c of the cap 61 are respectively sealed, as shown in FIG. Different from the first embodiment. Points other than the above are the same as in the first embodiment. FIG. 43 is an enlarged cross-sectional view showing a modification to FIG.

本実施の形態の封止工程では、図43に示すように、キャップ5の側面5cおよびキャップ61の側面61cをそれぞれ覆うように封止体9を形成する。一方、キャップ5の上面5a上およびキャップ61の下面61bの下には、封止体9は形成されず、キャップ5の上面5aおよびキャップ61の下面61bは封止体9から露出している。このため、前記実施の形態1で説明したように、封止工程においてキャップ5、61を押し潰す方向(空間8に向かう方向)に作用する圧力を低減することができるので、キャップ変形現象を抑制することができる。また、本実施の形態では、側面5c、61cはそれぞれ上面5a、6aと直交しない傾斜面となっている。このため、封止体9とキャップ5、61との密着性を向上させることができる。また、キャップ5、61はそれぞれフランジ部5e、61eを有しているため、キャップ5、61の接合部は封止体9内で空間8の外側に向かって突出した形状となっている。このように、キャップ5、61の接合部は封止体9内で空間8の外側に向かって突出した形状とすることにより、この突出した部分がアンカーとして作用するので、封止体9とキャップ5、61の密着性をさらに向上させることができる。   In the sealing process of the present embodiment, as shown in FIG. 43, the sealing body 9 is formed so as to cover the side surface 5c of the cap 5 and the side surface 61c of the cap 61, respectively. On the other hand, the sealing body 9 is not formed on the upper surface 5 a of the cap 5 and below the lower surface 61 b of the cap 61, and the upper surface 5 a of the cap 5 and the lower surface 61 b of the cap 61 are exposed from the sealing body 9. For this reason, as described in the first embodiment, the pressure acting in the direction of crushing the caps 5 and 61 in the sealing process (direction toward the space 8) can be reduced, so that the cap deformation phenomenon is suppressed. can do. In the present embodiment, the side surfaces 5c and 61c are inclined surfaces that are not orthogonal to the upper surfaces 5a and 6a, respectively. For this reason, the adhesiveness of the sealing body 9 and the caps 5 and 61 can be improved. Further, since the caps 5 and 61 have flange portions 5e and 61e respectively, the joint portion of the caps 5 and 61 has a shape protruding toward the outside of the space 8 in the sealing body 9. In this way, the joint between the caps 5 and 61 has a shape protruding toward the outside of the space 8 in the sealing body 9, and this protruding portion acts as an anchor. 5 and 61 can be further improved.

なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態1で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態1で説明した発明を適用することができる。   The semiconductor device and the manufacturing method thereof in the present embodiment are the same as the semiconductor device manufacturing method described in the first embodiment except for the differences described above. Therefore, although the overlapping description is omitted, the invention described in the first embodiment can be applied except for the above differences.

(実施の形態3)
本実施の形態では、前記実施の形態1で説明したQFP10の変形例として、光センサチップを搭載した半導体装置に適用した実施態様について説明する。なお、本実施の形態では、前記実施の形態1で説明した半導体装置およびその製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。また、図面についても前記実施の形態1との相違点を説明するために必要な図面を示し、必要に応じ、前記実施の形態1で説明した図面を引用して説明する。
(Embodiment 3)
In this embodiment, as a modification of the QFP 10 described in the first embodiment, an embodiment applied to a semiconductor device on which an optical sensor chip is mounted will be described. In the present embodiment, the description will focus on the differences from the semiconductor device described in the first embodiment and the manufacturing method thereof, and the description of common parts will be omitted. The drawings necessary for explaining the differences from the first embodiment are also shown, and the drawings described in the first embodiment will be cited as necessary.

<半導体装置構造の相違点>
図44は、図4に対する変形例である半導体装置を示す平面図、図45は、図6に対する変形例である半導体装置を示す断面図である。また、図46は、図1に対する変形例であるセンサチップの表面側を示す平面図、図47は、図46のA−A線に沿った断面図である。また、図58は、図45に対する比較例である半導体装置の断面図である。
<Differences in semiconductor device structure>
44 is a plan view showing a semiconductor device which is a modification example of FIG. 4, and FIG. 45 is a cross-sectional view showing a semiconductor device which is a modification example of FIG. 46 is a plan view showing the surface side of a sensor chip which is a modification to FIG. 1, and FIG. 47 is a cross-sectional view taken along the line AA of FIG. FIG. 58 is a cross-sectional view of a semiconductor device which is a comparative example with respect to FIG.

図44および図45に示すQFP(半導体装置)70は、キャップ2上(詳しくは制御チップ6上)にセンサチップ(光センサチップ、半導体チップ)71を搭載している点で、前記実施の形態1で説明した図4〜図9に示すQFP10と相違する。センサチップ71は、前記図2に示すセンサチップ1と同様に、表面(主面)1a、表面1aの反対側に位置する裏面(主面)1b、および表面1aと裏面1bの間に位置する側面1cを有している。また、センサチップ71は、受光面を有する表面1a側に照射された照射光(例えば可視光)を検知し、照射光を電気信号に変換して外部に出力する、光センサチップである。このため、センサチップ71は、図46および図47に示すように、表面1a側に検知対象となる光を受光する複数の受光素子(センサ回路)が形成された受光領域71aが形成されている。また、センサチップ71には、受光素子と電気的に接続され、光信号を電気信号に変換して外部に出力する、信号変換回路が形成されている。この信号変換回路(センサ回路)は、センサチップ71の表面1a側に形成された複数のパッド1hと電気的に接続されている。また、センサチップ71は、光センサチップなので、図1〜図3を用いて説明した錘部1gなどの可動部は有していない。   The QFP (semiconductor device) 70 shown in FIGS. 44 and 45 has the above-described embodiment in that a sensor chip (photosensor chip, semiconductor chip) 71 is mounted on the cap 2 (specifically, on the control chip 6). 4 is different from the QFP 10 shown in FIGS. Similarly to the sensor chip 1 shown in FIG. 2, the sensor chip 71 is located between the front surface (main surface) 1a, the back surface (main surface) 1b located on the opposite side of the front surface 1a, and between the front surface 1a and the back surface 1b. It has a side surface 1c. The sensor chip 71 is an optical sensor chip that detects irradiation light (for example, visible light) irradiated on the surface 1a side having the light receiving surface, converts the irradiation light into an electric signal, and outputs the electric signal to the outside. Therefore, in the sensor chip 71, as shown in FIGS. 46 and 47, a light receiving region 71a in which a plurality of light receiving elements (sensor circuits) for receiving light to be detected is formed on the surface 1a side. . The sensor chip 71 is formed with a signal conversion circuit that is electrically connected to the light receiving element, converts an optical signal into an electric signal, and outputs the electric signal to the outside. This signal conversion circuit (sensor circuit) is electrically connected to a plurality of pads 1 h formed on the surface 1 a side of the sensor chip 71. Moreover, since the sensor chip 71 is an optical sensor chip, it does not have a movable part such as the weight part 1g described with reference to FIGS.

また、図44および図45に示すQFP(半導体装置)70は、光センサチップであるセンサチップ71を搭載するので、センサチップ71の表面1a側を覆うように配置されるキャップ72は、前記実施の形態1で説明した図4〜図7に示すキャップ5とは、下記の点で構造が相違する。すなわち、図45に示すようにキャップ72は、センサチップ71の検知対象となる光に対して透明な透明部(透明部材)73と、透明部73を支持する支持部(支持部材)74を備えている。透明部73は、センサチップ71の受光領域71a上に配置される。また、透明部73は、検知対象となる光(例えば可視光)に対してのエネルギー吸収率が封止体9よりも低い(すなわち、検知対象となる光の透過率が封止体9よりも高い)材料から成り、例えば本実施の形態ではガラスから成る。一方、支持部74は、キャビティ部5dの中央部(センサチップ71の受光領域71a上)に開口部74bが形成されている点を除き、前記実施の形態1で説明したキャップ5と同様な構造を備えている。したがって、前記実施の形態1で説明したキャップ5と共通する箇所に、同じ符号を付し、重複する説明は省略する。ただし、支持部74の上面74aは、図6に示すキャップ5の上面5aに対応する面であるが、本実施の形態では、透明部73と支持部74の組立体をキャップ72としているので、上面74aはキャップ72の上面5aとは異なる。したがって、本実施の形態の各図では、透明部73の上面を上面5aとして示している。図44に示すように、支持部74の開口部74bは、上面5aの中央部に配置され、その平面サイズは、センサチップ71の受光領域71aよりも広い。また、本実施の形態では、開口部74bの平面サイズはセンサチップ71の表面1aの平面サイズよりも広い。このため、開口部74b内において、センサチップ71の表面1a全体を、透明部73を介して目視可能な状態となっている。キャップ72を上記構成とすることにより、キャップ72の上面5a側に照射された光は、透明部73および空間8(図45参照)を介してセンサチップ71の受光領域に到達する。なお、図44および図45では、ガラス板である透明部73の加工を容易に行うことができるように、平坦な板状部材である透明部73と支持部74を別部材として形成する例を示しているが、変形例として透明部73と支持部74を一体に形成することもできる。   44 and 45 is mounted with a sensor chip 71 which is an optical sensor chip, the cap 72 arranged so as to cover the surface 1a side of the sensor chip 71 is the same as that described above. The structure of the cap 5 shown in FIGS. 4 to 7 described in the first embodiment is different in the following points. That is, as shown in FIG. 45, the cap 72 includes a transparent portion (transparent member) 73 that is transparent to the light that is to be detected by the sensor chip 71 and a support portion (support member) 74 that supports the transparent portion 73. ing. The transparent portion 73 is disposed on the light receiving area 71 a of the sensor chip 71. Further, the transparent portion 73 has a lower energy absorption rate with respect to the light to be detected (for example, visible light) than the sealing body 9 (that is, the transmittance of the light to be detected is higher than that of the sealing body 9. High) material, for example, glass in this embodiment. On the other hand, the support part 74 has the same structure as the cap 5 described in the first embodiment except that the opening part 74b is formed in the central part of the cavity part 5d (on the light receiving area 71a of the sensor chip 71). It has. Therefore, the same code | symbol is attached | subjected to the location which is common in the cap 5 demonstrated in the said Embodiment 1, and the overlapping description is abbreviate | omitted. However, although the upper surface 74a of the support part 74 is a surface corresponding to the upper surface 5a of the cap 5 shown in FIG. 6, in this Embodiment, the assembly of the transparent part 73 and the support part 74 is used as the cap 72. The upper surface 74 a is different from the upper surface 5 a of the cap 72. Therefore, in each figure of this Embodiment, the upper surface of the transparent part 73 is shown as the upper surface 5a. As shown in FIG. 44, the opening 74 b of the support portion 74 is disposed at the center of the upper surface 5 a, and the planar size thereof is wider than the light receiving region 71 a of the sensor chip 71. In the present embodiment, the planar size of the opening 74 b is larger than the planar size of the surface 1 a of the sensor chip 71. For this reason, the entire surface 1 a of the sensor chip 71 is visible through the transparent portion 73 in the opening 74 b. By configuring the cap 72 as described above, the light irradiated on the upper surface 5a side of the cap 72 reaches the light receiving region of the sensor chip 71 via the transparent portion 73 and the space 8 (see FIG. 45). 44 and 45, an example in which the transparent portion 73 that is a flat plate member and the support portion 74 are formed as separate members so that the transparent portion 73 that is a glass plate can be easily processed. Although shown, the transparent part 73 and the support part 74 can also be formed integrally as a modification.

ここで、検知対象である光を、図45に示す透明部73および空間8を介して受光領域71aに到達させる場合、透明部73と空間8の気体(例えば空気)の屈折率が異なると、光が屈折する場合がある。この光の屈折を抑制する方法として、受光領域71a上に部材を配置しない構成が考えられる。しかし、センサチップ71に複数のワイヤ4を接続する場合、この複数のワイヤ4を保護する必要がある。そこで、図58に示す比較例であるQFP102のように、封止体103の上面側の中央部に開口部103aを形成し、開口部103aにおいてセンサチップ71の受光領域71aを露出させる構成が考えられる。この場合、複数のワイヤ4を樹脂体である封止体103に封止することで、保護することができる。ところが、QFP102の場合、開口部103a周辺の封止体103が、検知対象である光の一部を遮光、あるいは反射するので、受光領域71aに安定的に多くの光を供給する観点からは、封止体103が阻害要因となる。   Here, when the light to be detected reaches the light receiving region 71a via the transparent portion 73 and the space 8 shown in FIG. 45, if the refractive index of the gas (for example, air) in the transparent portion 73 and the space 8 is different, The light may be refracted. As a method for suppressing the refraction of light, a configuration in which no member is disposed on the light receiving region 71a is conceivable. However, when connecting a plurality of wires 4 to the sensor chip 71, it is necessary to protect the plurality of wires 4. Therefore, a configuration in which an opening 103a is formed in the central portion on the upper surface side of the sealing body 103 and the light receiving region 71a of the sensor chip 71 is exposed in the opening 103a as in the comparative example QFP102 shown in FIG. It is done. In this case, the plurality of wires 4 can be protected by sealing them with a sealing body 103 that is a resin body. However, in the case of the QFP 102, since the sealing body 103 around the opening 103a blocks or reflects part of the light that is the detection target, from the viewpoint of stably supplying a large amount of light to the light receiving region 71a, The sealing body 103 becomes an obstruction factor.

一方、本実施の形態のQFP70のキャップ72は、センサチップ71、制御チップ6および複数のワイヤ4を覆うようにキャップ2上に配置することで、複数のワイヤ4を保護する保護部材として機能する。また、QFP70は、支持部74の開口部74b内において、センサチップ71の表面1a全体を目視可能な状態となっているので、図58に示すQFP102よりも受光領域71aの受光量を増大させることができる。また、QFP70は、受光領域71aから封止体9までの距離を遠ざけることができるので、封止体9による反射の影響を低減することができる。また、開口部74bを広くすることで、受光領域71aと支持部74の距離を離せば、支持部74による反射の影響を低減することができる。また、QFP70は、センサチップ71の表面1a全体を目視可能なのでワイヤ4の接続状態を容易に観察することができる。また、キャップ72はセンサチップ71とは別体として形成されているので、例えば、レンズなどの機能性部材を容易に取り付けることができる。例えば、図45に示す透明部73に、図示しないレンズ(集光部材)を取り付ければ、受光領域71aの受光量をさらに増大させることができる。また例えば、透明部73に図示しない光フィルタ膜(光選択部材)を取り付ければ、検知対象以外の光が受光領域71aに到達する前に容易に取り除くことができる。   On the other hand, the cap 72 of the QFP 70 of this embodiment functions as a protective member that protects the plurality of wires 4 by being disposed on the cap 2 so as to cover the sensor chip 71, the control chip 6, and the plurality of wires 4. . Further, since the QFP 70 is in a state in which the entire surface 1a of the sensor chip 71 is visible in the opening 74b of the support portion 74, the amount of light received in the light receiving region 71a is increased compared to the QFP 102 shown in FIG. Can do. In addition, since the QFP 70 can increase the distance from the light receiving region 71a to the sealing body 9, it is possible to reduce the influence of reflection by the sealing body 9. Further, by widening the opening 74b, if the distance between the light receiving region 71a and the support 74 is increased, the influence of reflection by the support 74 can be reduced. Further, since the QFP 70 can visually check the entire surface 1a of the sensor chip 71, the connection state of the wires 4 can be easily observed. Moreover, since the cap 72 is formed separately from the sensor chip 71, for example, a functional member such as a lens can be easily attached. For example, if a lens (light collecting member) (not shown) is attached to the transparent portion 73 shown in FIG. 45, the amount of light received in the light receiving region 71a can be further increased. Further, for example, if an optical filter film (light selection member) (not shown) is attached to the transparent portion 73, light other than the detection target can be easily removed before reaching the light receiving region 71a.

<半導体装置の製造方法の相違点>
次に、図44および図45に示すQFP70の製造方法について説明する。本セクションでも、前記実施の形態1で説明した半導体装置の製造方法との相違点を中心に説明し、共通する部分は、説明を省略する。なお、QFP70は、前記実施の形態1で説明したキャップボンディング工程において、図45に示す透明部73と支持部74を組み立てたキャップ72を予め形成しておけば、前記実施の形態1と同様に製造することができる。この場合、前記実施の形態1で説明したQFP10の製造方法において、センサチップ1をセンサチップ71に、キャップ5をキャップ72にそれぞれ置き換えて適用することができるので重複する説明は省略する。本実施の形態では、上記製造方法の変形例として、リードフレーム上でキャップ72を組み立てる実施態様を説明する。
<Differences in semiconductor device manufacturing method>
Next, a method for manufacturing QFP 70 shown in FIGS. 44 and 45 will be described. Also in this section, differences from the method for manufacturing the semiconductor device described in the first embodiment will be mainly described, and description of common parts will be omitted. In the cap bonding step described in the first embodiment, the QFP 70 is similar to the first embodiment if a cap 72 in which the transparent portion 73 and the support portion 74 shown in FIG. 45 are assembled in advance is formed. Can be manufactured. In this case, in the method of manufacturing the QFP 10 described in the first embodiment, the sensor chip 1 can be replaced with the sensor chip 71 and the cap 5 can be replaced with the cap 72. In the present embodiment, an embodiment in which the cap 72 is assembled on a lead frame will be described as a modification of the manufacturing method.

まずQFP70の製造工程では、図10に示すキャップボンディング工程が、下記の点で前記実施の形態1と異なる。すなわち、図48〜図50に示すように、本実施の形態のキャップボンディング工程では、支持部74、透明部73を順次積層して搭載し、キャップ72をリードフレーム20上で組み立てる。上記以外の点は、前記実施の形態1と同様である。図48〜図50は、図21に対する変形例である拡大断面図であって、図48は、支持部を搭載した状態、図49は図48に示す支持部上に接着材を塗布した状態、図50は図49に示す支持部上に透明部を搭載した状態を示す拡大断面図である。   First, in the manufacturing process of the QFP 70, the cap bonding process shown in FIG. 10 differs from the first embodiment in the following points. That is, as shown in FIGS. 48 to 50, in the cap bonding step of the present embodiment, the support portion 74 and the transparent portion 73 are sequentially stacked and mounted, and the cap 72 is assembled on the lead frame 20. Points other than the above are the same as in the first embodiment. 48 to 50 are enlarged cross-sectional views that are modifications to FIG. 21, in which FIG. 48 is a state in which a support portion is mounted, FIG. 49 is a state in which an adhesive is applied on the support portion shown in FIG. FIG. 50 is an enlarged cross-sectional view showing a state where a transparent portion is mounted on the support portion shown in FIG.

本実施の形態のキャップボンディング工程では、まず、図48に示すように、キャップ72を構成する支持部74をキャップ2上に搭載する。支持部74の搭載方法は、前記実施の形態1で説明したキャップ5を搭載する方法と同様なので、重複する説明は省略する。次に、図49に示すように支持部74の上面74a上に接着材75を塗布(配置)する。この接着材75は図45に示す透明部73と支持部74を固定するための固定部材であって、透明部73と支持部74を固定することができる強度を有していれば、特に限定されない。次に、図50に示すように透明部73を支持部74上に配置して、接着材75を介して支持部74上に接着固定する。これにより、支持部74と透明部73は一体化され、センサチップ71、制御チップ6および複数のワイヤ4が内蔵された密封空間である空間8が形成される。   In the cap bonding step of the present embodiment, first, as shown in FIG. 48, a support portion 74 constituting the cap 72 is mounted on the cap 2. Since the mounting method of the support part 74 is the same as the method of mounting the cap 5 described in the first embodiment, the overlapping description is omitted. Next, as shown in FIG. 49, an adhesive 75 is applied (arranged) on the upper surface 74 a of the support portion 74. The adhesive 75 is a fixing member for fixing the transparent portion 73 and the support portion 74 shown in FIG. 45, and is particularly limited as long as it has a strength capable of fixing the transparent portion 73 and the support portion 74. Not. Next, as shown in FIG. 50, the transparent portion 73 is disposed on the support portion 74 and bonded and fixed onto the support portion 74 via the adhesive material 75. Thereby, the support part 74 and the transparent part 73 are integrated, and the space 8 which is a sealed space in which the sensor chip 71, the control chip 6, and the plurality of wires 4 are built is formed.

ここで、本実施の形態では、支持部74と透明部73を別々に準備するので、透明部73は板状部材とすることができる。このため、透明部73をガラスにしても容易に加工することができる。また、支持部74は、例えばコバールから成り、前記実施の形態1で説明したキャップ5と同様に、例えばプレス加工により形成することができる。支持部74の開口部74bもプレス加工により形成することができる。また、本実施の形態のように、リードフレーム上で、キャップ72を組み立てる実施態様は、既存のボンディング設備を利用して組み立てることができるので、新たな製造設備を導入することなく製造できる点で好ましい。なお、図48〜図50では、支持部74上にペースト上の接着材75を塗布する実施態様を示しているが、種々の変形例を適用することができる。例えば、フィルム状の接着材を予め支持部74の上面74a、透明部73の下面のうち、いずれか一方または両方に予め接着しておく態様とすることができる。   Here, in this embodiment, since the support part 74 and the transparent part 73 are prepared separately, the transparent part 73 can be a plate-like member. For this reason, even if the transparent part 73 is glass, it can be processed easily. Further, the support portion 74 is made of, for example, Kovar, and can be formed by, for example, pressing, like the cap 5 described in the first embodiment. The opening 74b of the support portion 74 can also be formed by pressing. Moreover, since the embodiment which assembles the cap 72 on the lead frame as in the present embodiment can be assembled using existing bonding equipment, it can be manufactured without introducing new manufacturing equipment. preferable. 48 to 50 show an embodiment in which the adhesive 75 on the paste is applied on the support portion 74, various modifications can be applied. For example, it is possible to adopt a mode in which a film-like adhesive is previously bonded to either one or both of the upper surface 74 a of the support portion 74 and the lower surface of the transparent portion 73.

なお、本実施の形態の半導体装置およびその製造方法は、上記した相違点を除き、前記実施の形態1で説明した半導体装置の製造方法と同様である。したがって、重複する説明は省略するが、上記相違点を除き、前記実施の形態1で説明した発明を適用することができる。また、本実施の形態は、前記実施の形態1の変形例について説明したが、前記実施の形態2と組み合わせて適用することができる。   The semiconductor device and the manufacturing method thereof in the present embodiment are the same as the semiconductor device manufacturing method described in the first embodiment except for the differences described above. Therefore, although the overlapping description is omitted, the invention described in the first embodiment can be applied except for the above differences. Moreover, although this Embodiment demonstrated the modification of the said Embodiment 1, it can apply in combination with the said Embodiment 2. FIG.

<その他の変形例>
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
<Other variations>
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

例えば、前記実施の形態1では、図8および図9に示すように制御チップ6の有する四辺のうち、互いに対向する二辺に沿って複数のパッド6e(図9参照)が配置され、複数のパッド6eと対向する位置に配置される複数のリード3にワイヤ4bが接続されるワイヤリングレイアウトについて説明した。しかしワイヤ4の数やワイヤリングレイアウトは、必要な外部端子の数に応じて適宜変更することができる。例えば、図8に対する変形例である図51に示すQFP(半導体装置)80のように、制御チップ6の有する四辺のそれぞれに複数のパッド6eが配置される場合には、パッド6eと対向配置されるリード3にそれぞれワイヤ4を介して接続することができる。また、上記変形例を前記実施の形態2、または前記実施の形態3と組み合わせて適用することができる。   For example, in the first embodiment, a plurality of pads 6e (see FIG. 9) are arranged along two opposite sides of the four sides of the control chip 6 as shown in FIGS. The wiring layout in which the wires 4b are connected to the plurality of leads 3 arranged at positions facing the pads 6e has been described. However, the number of wires 4 and the wiring layout can be appropriately changed according to the number of required external terminals. For example, when a plurality of pads 6e are arranged on each of the four sides of the control chip 6 as in a QFP (semiconductor device) 80 shown in FIG. 51 which is a modification of FIG. 8, the pads 6e are arranged to face each other. Each lead 3 can be connected via a wire 4. Further, the above modification can be applied in combination with the second embodiment or the third embodiment.

また、前記実施の形態および各変形例では、封止体内に空間を形成し、該空間内に半導体チップを配置する半導体装置パッケージタイプの一例として、QFPを取り上げて説明したが、種々の変形例を適用することができる。例えば、図6に対する変形例である図52に示す半導体装置81のように、複数のリード3のアウタリード部3bが封止体9の下面において露出する、所謂QFN(Quad Flat Non-leaded package)型の半導体装置に適用することができる。半導体装置81は、複数のリード3のアウタリード部3bが、それぞれ封止体9の下面において露出している点を除き、前記実施の形態1で説明したQFP10と同様である。QFN型の半導体装置は、アウタリード部3bを封止体9の下面側から露出させるので、QFPのように封止体9の側面から突出させなくても実装することができる。このため、QFP型の半導体装置よりも実装面積を小さくすることができる。   In the above-described embodiment and each modification, the QFP has been described as an example of a semiconductor device package type in which a space is formed in the sealed body and a semiconductor chip is arranged in the space. Can be applied. For example, a so-called QFN (Quad Flat Non-leaded package) type in which the outer lead portions 3b of the plurality of leads 3 are exposed on the lower surface of the sealing body 9 as in a semiconductor device 81 shown in FIG. It can be applied to the semiconductor device. The semiconductor device 81 is the same as the QFP 10 described in the first embodiment except that the outer lead portions 3b of the plurality of leads 3 are exposed on the lower surface of the sealing body 9, respectively. Since the QFN type semiconductor device exposes the outer lead portion 3b from the lower surface side of the sealing body 9, it can be mounted without protruding from the side surface of the sealing body 9 like QFP. Therefore, the mounting area can be made smaller than that of the QFP semiconductor device.

また、例えば、前記実施の形態および各変形例では半導体チップを搭載する基材としてリードフレームを用いる、リードフレーム型の半導体装置について説明したが、図6に対する変形例である図53に示す半導体装置82のように、センサチップ1を配線基板83上に搭載する配線基板型の半導体装置に適用することができる。配線基板83は、上面(チップ搭載面)83a、上面83aの反対側に位置する下面(実装面)83b、および上面83aと下面83bの間に位置する側面83cを備えている。制御チップ6およびセンサチップ1は配線基板83の上面83a上に搭載されている。また、上面83aには、制御チップ6およびセンサチップ1とワイヤ4を介して電気的に接続される複数のボンディングリード(端子)84が配置される。ボンディングリード84はセンサチップ1(および制御チップ6)の周囲に配置されている。また、配線基板83の下面83bには、半導体装置82の外部端子である複数のランド(外部端子)85を有し、複数のランド85にはそれぞれ半田ボール(外部端子、突起電極)86が接合されている。また、複数のランド85は、配線基板83が備える複数の配線87を介して上面83a側の複数のボンディングリード84と電気的に接続されている。配線基板型の半導体装置は、配線基板83の下面83bを外部端子の配置スペースとして有効に活用することができるので、外部端子数が増加した場合であっても、実装面積の増大を抑制することができる。例えば、配線基板83の下面83bに外部端子である複数のランド85を行列状に配置した半導体装置は、エリアアレイ型の半導体装置と呼ばれる。また、図53に示すように、複数のランド85のそれぞれに半田ボール86を接合した半導体装置82は、特に、BGA(Ball Grid Array)型の半導体装置82と呼ばれる。また、複数のランド85のそれぞれに半田ボール86を接合しない、あるいは半田ボール86よりも半田の使用量が少ない半田材が形成された半導体装置は、LGA(Land Grid Array)型の半導体装置と呼ばれる。図53に示すような配線基板型の半導体装置に適用する場合には、チップ搭載面である上面83a上にキャップ5を搭載することとなる。詳しくは、キャップ5のフランジ部5eと配線基板83の上面83aの間の接合部は、封着材7を介して封着する。   Further, for example, the lead frame type semiconductor device using the lead frame as the base material on which the semiconductor chip is mounted has been described in the above-described embodiment and each modification, but the semiconductor device shown in FIG. 53 which is a modification to FIG. As shown in FIG. 82, it can be applied to a wiring board type semiconductor device in which the sensor chip 1 is mounted on the wiring board 83. The wiring board 83 includes an upper surface (chip mounting surface) 83a, a lower surface (mounting surface) 83b positioned on the opposite side of the upper surface 83a, and a side surface 83c positioned between the upper surface 83a and the lower surface 83b. The control chip 6 and the sensor chip 1 are mounted on the upper surface 83a of the wiring board 83. A plurality of bonding leads (terminals) 84 that are electrically connected to the control chip 6 and the sensor chip 1 via the wires 4 are disposed on the upper surface 83a. The bonding lead 84 is disposed around the sensor chip 1 (and the control chip 6). The lower surface 83 b of the wiring board 83 has a plurality of lands (external terminals) 85 that are external terminals of the semiconductor device 82, and solder balls (external terminals, protruding electrodes) 86 are joined to the lands 85, respectively. Has been. Further, the plurality of lands 85 are electrically connected to the plurality of bonding leads 84 on the upper surface 83 a side via the plurality of wirings 87 provided in the wiring board 83. Since the wiring board type semiconductor device can effectively utilize the lower surface 83b of the wiring board 83 as a space for arranging external terminals, even if the number of external terminals is increased, an increase in mounting area is suppressed. Can do. For example, a semiconductor device in which a plurality of lands 85 as external terminals are arranged in a matrix on the lower surface 83b of the wiring board 83 is called an area array type semiconductor device. As shown in FIG. 53, a semiconductor device 82 in which solder balls 86 are bonded to each of a plurality of lands 85 is particularly called a BGA (Ball Grid Array) type semiconductor device 82. A semiconductor device in which solder balls 86 are not joined to each of the plurality of lands 85 or a solder material that uses less solder than the solder balls 86 is formed is called an LGA (Land Grid Array) type semiconductor device. . When applied to a wiring board type semiconductor device as shown in FIG. 53, the cap 5 is mounted on the upper surface 83a which is a chip mounting surface. Specifically, the joint between the flange 5 e of the cap 5 and the upper surface 83 a of the wiring board 83 is sealed via the sealing material 7.

ここで、配線基板型の半導体装置82の製造方法において、封止体9を形成する封止工程において、キャップ5の上面5aおよび配線基板83の下面83bがそれぞれ封止体9から露出するように封止体9を形成することで、前記実施の形態1で説明したキャップ変形現象を防止ないしは抑制することができる。キャップ5は配線基板83上に配置されるので、キャップ5の上面5aと配線基板83の下面83bを露出させれば、キャップ5を押し潰す方向(空間8に向かう方向)に作用する圧力を低減することができるからである。また、図52や図53で説明した変形例は、前記実施の形態1で説明したQFP10の変形例として説明したが、前記実施の形態3と組み合わせて適用することができる。   Here, in the method for manufacturing the wiring board type semiconductor device 82, the upper surface 5 a of the cap 5 and the lower surface 83 b of the wiring substrate 83 are exposed from the sealing body 9 in the sealing step of forming the sealing body 9. By forming the sealing body 9, the cap deformation phenomenon described in the first embodiment can be prevented or suppressed. Since the cap 5 is disposed on the wiring substrate 83, if the upper surface 5a of the cap 5 and the lower surface 83b of the wiring substrate 83 are exposed, the pressure acting in the direction in which the cap 5 is crushed (the direction toward the space 8) is reduced. Because it can be done. 52 and 53 have been described as modifications of the QFP 10 described in the first embodiment, but can be applied in combination with the third embodiment.

また例えば、実施の形態2の変形例として、パッケージ内に一つのセンサチップ1のみが搭載されたQFP65を説明したが、実施の形態1や実施の形態3の変形例として一つのセンサチップ1、71のみが搭載された半導体装置に適用することもできる。このように、センサチップのみが搭載された半導体装置を駆動する場合、センサチップを制御する制御回路が形成された別の半導体装置(制御チップ、あるいは制御チップが搭載されたパッケージ)を準備して、センサチップと制御回路を電気的に接続することで駆動させることができる。ただし、実装面積の低減という観点からは、複数の半導体チップを積層した半導体装置の方が好ましい。   Further, for example, as a modification of the second embodiment, the QFP 65 in which only one sensor chip 1 is mounted in the package has been described. However, as a modification of the first or third embodiment, one sensor chip 1, The present invention can also be applied to a semiconductor device on which only 71 is mounted. As described above, when driving a semiconductor device on which only a sensor chip is mounted, another semiconductor device (a control chip or a package on which the control chip is mounted) on which a control circuit for controlling the sensor chip is formed is prepared. It can be driven by electrically connecting the sensor chip and the control circuit. However, from the viewpoint of reducing the mounting area, a semiconductor device in which a plurality of semiconductor chips are stacked is preferable.

また例えば、前記実施の形態1〜前記実施の形態3では、複数の半導体チップを積層して搭載した半導体装置について説明したが、図45に対する変形例である図54に示す半導体装置88のように、キャビティ部5d内のチップ搭載部上に複数の半導体チップ(図54ではセンサチップ71)を並べて配置する態様とすることができる。特に、図54に示すように、複数の光センサチップ(センサチップ71)を並べて配置する場合には、複数のセンサチップ71の表面1aの総和よりも広い開口部74bを形成することで、各センサチップ71の受光領域71aの受光量を増大させることができる。   Further, for example, in the first to third embodiments, the semiconductor device in which a plurality of semiconductor chips are stacked and described has been described. However, as a semiconductor device 88 shown in FIG. A plurality of semiconductor chips (sensor chip 71 in FIG. 54) can be arranged side by side on the chip mounting part in the cavity part 5d. In particular, as shown in FIG. 54, when a plurality of optical sensor chips (sensor chips 71) are arranged side by side, by forming openings 74b wider than the sum of the surfaces 1a of the plurality of sensor chips 71, The amount of light received in the light receiving region 71a of the sensor chip 71 can be increased.

また例えば、前記実施の形態1〜前記実施の形態3、図52〜図54のそれぞれに示す変形例では、基材(キャップ2、キャップ61、配線基板83)とキャップ5との接合部を樹脂(封止体9)で封止する半導体装置について説明した。しかし、例えば図6、図45、図52、図53および図54に対する変形例である図55に示す半導体装置89や、図34に対する変形例である図56に示す半導体装置90のように構成することができる。図55や図56に示す半導体装置89、90は、封止体9(図6、図34参照)を形成せず、キャップ2、5(あるいはキャップ5、61)を重ね合わせることにより形成される空間8を封着材7(および接着材13)により密封し、かつ、封着材7(および接着材13)によりキャップ2、5(あるいはキャップ5、61)の接合部を接着固定している。言い換えれば、キャップ2、5(あるいはキャップ5、61)の接合部(例えば、フランジ部5e、61e)を樹脂である封着材7(および接着材13)により封止している。半導体装置89、90のように、封止体9(図6、図34参照)を形成しない実施態様の場合、図55や図56に示すようにリード3の長さを短くすることができるので、例えば図6に示すQFP10や図34に示すQFP60よりもパッケージ(半導体装置)の平面サイズを小型化することができる。つまり、パッケージ(半導体装置)の実装面積を低減することができる。   Further, for example, in the modified examples shown in each of the first to third embodiments and FIGS. 52 to 54, the bonding portion between the base (cap 2, cap 61, wiring substrate 83) and the cap 5 is made of resin. The semiconductor device sealed with (sealing body 9) has been described. However, for example, the semiconductor device 89 shown in FIG. 55, which is a modified example of FIGS. 6, 45, 52, 53, and 54, and the semiconductor device 90 shown in FIG. 56, which is a modified example of FIG. be able to. The semiconductor devices 89 and 90 shown in FIGS. 55 and 56 are formed by overlapping the caps 2 and 5 (or caps 5 and 61) without forming the sealing body 9 (see FIGS. 6 and 34). The space 8 is sealed with the sealing material 7 (and the adhesive material 13), and the joint portions of the caps 2 and 5 (or the caps 5 and 61) are bonded and fixed with the sealing material 7 (and the adhesive material 13). . In other words, the joint portions (for example, flange portions 5e and 61e) of the caps 2 and 5 (or the caps 5 and 61) are sealed with the sealing material 7 (and the adhesive material 13) that is a resin. In the embodiment in which the sealing body 9 (see FIGS. 6 and 34) is not formed as in the semiconductor devices 89 and 90, the length of the lead 3 can be shortened as shown in FIGS. 55 and 56. For example, the planar size of the package (semiconductor device) can be made smaller than the QFP 10 shown in FIG. 6 or the QFP 60 shown in FIG. That is, the mounting area of the package (semiconductor device) can be reduced.

ただし、封止体9を形成しない場合、キャップ2、5(あるいはキャップ5、61)の接合強度が、図6に示すQFP10や図34に示すQFP60よりも低下する。また、接合部の破壊を抑制するため、封着材7および接着材13の強度を上げようとすれば、キャップ2、5(あるいはキャップ5、61)の間(隙間)の密封性が損なわれる懸念がある。したがって、キャップ2、5(あるいはキャップ5、61)の接合強度を向上させる観点、あるいは、キャップ2、5(あるいはキャップ5、61)の間(隙間)を確実に塞ぐ観点からは、前記実施の形態1〜前記実施の形態3、図52〜図54のそれぞれに示す変形例のように、樹脂(封止体9)でキャップ5と基材との接合部を封止することが好ましい。   However, when the sealing body 9 is not formed, the bonding strength of the caps 2 and 5 (or caps 5 and 61) is lower than the QFP 10 shown in FIG. 6 and the QFP 60 shown in FIG. Further, if the strength of the sealing material 7 and the adhesive material 13 is increased in order to suppress the breakage of the joint portion, the sealing performance between the caps 2 and 5 (or the caps 5 and 61) (gap) is impaired. There are concerns. Therefore, from the viewpoint of improving the bonding strength of the caps 2 and 5 (or caps 5 and 61), or from the viewpoint of reliably closing the gap (gap) between the caps 2 and 5 (or caps 5 and 61), As in the modifications shown in the first to third embodiments and FIGS. 52 to 54, it is preferable to seal the joint between the cap 5 and the base material with a resin (sealing body 9).

本発明は、樹脂からなる封止体内に空間を形成し、該空間内にセンサチップなどの半導体チップを配置する半導体装置に適用することができる。   The present invention can be applied to a semiconductor device in which a space is formed in a sealing body made of resin, and a semiconductor chip such as a sensor chip is disposed in the space.

1 センサチップ(半導体チップ)
1a 表面(主面)
1b 裏面(主面)
1c 側面
1d 開口部
1e 支持体
1f 梁
1g 錘部
1h パッド
1k 本体部
1m 裏面
1n 蓋部
1p 隙間
2 キャップ
2a 上面
2b 下面
2c 側面
3 リード
3a インナリード部
3b アウタリード部
3c ボンディング領域
3d 封着領域
3e 封止領域
3f ダム領域
3g 最外領域
4、4a、4b ワイヤ
5 キャップ
5a 上面
5b 下面
5c 側面
5d キャビティ部
5e フランジ部
5f 接着面
6 制御チップ(半導体チップ)
6a 表面(主面)
6b 裏面(主面)
6c 側面
6d、6e パッド
7 封着材
8 空間
9 封止体
9a 封止用樹脂
10、60、70 QFP(半導体装置)
11、12、13 接着材
14 吊りリード
14a 傾斜部
20 リードフレーム
20a 製品形成領域
20b 枠部
20c ランナ領域
21、23 基材
22 膜
24 ダム部
30、31 押圧治具
32 ヒートステージ
33 キャピラリ
34 ワイヤ
40 成形金型
41 上金型
41a、42a 金型面(クランプ面)
42 下金型
43、44 キャビティ
43a 天面
43b 側面
44a 底面
45 ゲート部
46 ベント部
50 外装めっき膜
61 キャップ
61a 上面
61b 下面
61c 側面
61d キャビティ部
61e フランジ部
61f 接着面
62 タブ
63 リードフレーム
64 ステージ
64a 凹部
64b リード保持部
71 センサチップ(半導体チップ、光センサチップ)
71a 受光領域
72 キャップ
73 透明部
74 支持部
74a 上面
74b 開口部
75 接着材
81、82、88、89、90 半導体装置
83 配線基板
83a 上面
83b 下面
83c 側面
84 ボンディングリード(端子)
85 ランド
86 半田ボール
87 配線
100、103 封止体
100a 封止用樹脂
101 矢印
103a 開口部
1 Sensor chip (semiconductor chip)
1a Surface (main surface)
1b Back side (main surface)
1c Side 1d Opening 1e Support 1f Beam 1g Weight 1h Pad 1k Body 1m Back 1n Lid 1p Gap 2 Cap 2a Top 2b Bottom 2c Side 3 Lead 3a Inner lead 3b Outer lead 3c Bonding area 3d Sealing area 3e Sealing region 3f Dam region 3g Outermost region 4, 4a, 4b Wire 5 Cap 5a Upper surface 5b Lower surface 5c Side surface 5d Cavity portion 5e Flange portion 5f Adhesive surface 6 Control chip (semiconductor chip)
6a Surface (main surface)
6b Back side (main surface)
6c Side surface 6d, 6e Pad 7 Sealing material 8 Space 9 Sealing body 9a Sealing resin 10, 60, 70 QFP (semiconductor device)
11, 12, 13 Adhesive 14 Suspended lead 14a Inclined portion 20 Lead frame 20a Product forming region 20b Frame portion 20c Runner regions 21, 23 Base material 22 Film 24 Dam portion 30, 31 Pressing jig 32 Heat stage 33 Capillary 34 Wire 40 Mold 41 Upper mold 41a, 42a Mold surface (clamp surface)
42 Lower mold 43, 44 Cavity 43a Top surface 43b Side surface 44a Bottom surface 45 Gate portion 46 Vent portion 50 Exterior plating film 61 Cap 61a Upper surface 61b Lower surface 61c Side surface 61d Cavity portion 61e Flange portion 61f Adhesive surface 62 Tab 63 Lead frame 64 Stage 64a Recess 64b Lead holding part 71 Sensor chip (semiconductor chip, optical sensor chip)
71a Light receiving area 72 Cap 73 Transparent portion 74 Support portion 74a Upper surface 74b Opening portion 75 Adhesive material 81, 82, 88, 89, 90 Semiconductor device 83 Wiring board 83a Upper surface 83b Lower surface 83c Side surface 84 Bonding lead (terminal)
85 Land 86 Solder ball 87 Wiring 100, 103 Sealing body 100a Sealing resin 101 Arrow 103a Opening

Claims (27)

以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)第1上面、および前記第1上面とは反対側の第1下面を有する第1部材を準備する工程;
(b)表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第1部材の第1上面上に搭載する工程;
(c)前記半導体チップの前記複数の電極パッドと前記半導体チップの周囲に配置された複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程;
(d)前記(c)工程の後、第2上面、前記第2上面とは反対側の第2下面、前記第2下面側に形成された空間形成部を有する第2部材を前記第1部材の第1上面上に配置し、前記第2部材の前記空間形成部の外側に設けられた接着面と前記第1部材の第1上面とを封着材を介して接着して、前記第1部材と前記第2部材の間に前記半導体チップおよび前記複数のワイヤを収容する空間を形成する工程;
(e)前記(d)工程の後、前記第2部材の第2上面全体、および前記第1部材の第1下面全体のそれぞれが露出するように、前記第2部材と前記第1部材の接合部を樹脂で封止する工程。
A method for manufacturing a semiconductor device comprising the following steps:
(A) preparing a first member having a first upper surface and a first lower surface opposite to the first upper surface;
(B) mounting a semiconductor chip having a surface, a plurality of electrode pads formed on the surface, and a back surface opposite to the surface on the first upper surface of the first member;
(C) electrically connecting the plurality of electrode pads of the semiconductor chip and the plurality of terminals disposed around the semiconductor chip through a plurality of wires;
(D) After the step (c), a second member having a second upper surface, a second lower surface opposite to the second upper surface, and a space forming portion formed on the second lower surface side is provided as the first member. The first upper surface of the second member is bonded to the first upper surface of the first member with a sealing material, and the first upper surface of the second member is bonded to the first upper surface. Forming a space for accommodating the semiconductor chip and the plurality of wires between a member and the second member;
(E) After the step (d), the second member and the first member are joined such that the entire second upper surface of the second member and the entire first lower surface of the first member are exposed. The process of sealing a part with resin.
請求項1において、
前記(e)工程には、成形金型のキャビティ内に前記第1部材および前記第2部材を配置した状態で封止用樹脂を供給し、前記封止用樹脂に圧力を印加する工程が含まれることを特徴とする半導体装置の製造方法。
In claim 1,
The step (e) includes a step of supplying a sealing resin in a state where the first member and the second member are disposed in a cavity of a molding die, and applying a pressure to the sealing resin. A method for manufacturing a semiconductor device.
請求項2において、
前記(c)工程では、前記複数の端子のボンディング領域に前記複数のワイヤをそれぞれ接合し、
前記複数の端子のボンディング領域は、前記第1部材の前記第1上面上に配置されていることを特徴とする半導体装置の製造方法。
In claim 2,
In the step (c), the plurality of wires are bonded to bonding regions of the plurality of terminals,
The method of manufacturing a semiconductor device, wherein the bonding regions of the plurality of terminals are disposed on the first upper surface of the first member.
請求項3において、
前記第2部材は、前記空間形成部の周囲を取り囲むように配置され、かつ、前記接着面を有するフランジ部を有し、
前記フランジ部は、前記空間形成部の外側に向かって突出していることを特徴とする半導体装置の製造方法。
In claim 3,
The second member is disposed so as to surround the space forming portion, and has a flange portion having the adhesion surface.
The method of manufacturing a semiconductor device, wherein the flange portion protrudes toward the outside of the space forming portion.
請求項4において、
前記(b)工程には、
(b1)センサ回路が形成され、第1表面、前記第1表面に形成された複数の第1電極パッド、および前記第1表面とは反対側の第1裏面を有する第1半導体チップと、前記第1半導体チップを制御する制御回路が形成され、第2表面、前記第2表面に形成された複数の第2電極パッド、および前記第2表面とは反対側の第2裏面を有する第2半導体チップと、をそれぞれ準備する工程と、
(b2)前記第2半導体チップを、第1接着材を介して前記第1部材上に搭載する工程と、
(b3)前記第1半導体チップを、第2接着材を介して前記第2半導体チップの前記第2表面上に搭載する工程と、
を含んでいることを特徴とする半導体装置の製造方法。
In claim 4,
In the step (b),
(B1) a first semiconductor chip on which a sensor circuit is formed and having a first surface, a plurality of first electrode pads formed on the first surface, and a first back surface opposite to the first surface; A second semiconductor having a control circuit for controlling the first semiconductor chip and having a second surface, a plurality of second electrode pads formed on the second surface, and a second back surface opposite to the second surface A step of preparing each of the chips,
(B2) mounting the second semiconductor chip on the first member via a first adhesive;
(B3) mounting the first semiconductor chip on the second surface of the second semiconductor chip via a second adhesive;
A method for manufacturing a semiconductor device, comprising:
請求項5において、
前記第1部材は、板状の金属材料から成る板状部材であって、
前記複数の端子は、絶縁性の接着材を介して前記第1部材の前記第1上面上に接着されていることを特徴とする半導体装置の製造方法。
In claim 5,
The first member is a plate-like member made of a plate-like metal material,
The method of manufacturing a semiconductor device, wherein the plurality of terminals are bonded onto the first upper surface of the first member via an insulating adhesive.
請求項6において、
前記(d)工程には、
(d1)前記複数の端子のそれぞれが、前記第2部材の前記空間の内側から前記空間の外側に向かって延びるように前記第2部材を配置する工程と、
(d2)隣り合う前記複数の端子の間に前記封着材を埋め込む工程と、を含み、
前記封着材および前記第1接着材は、それぞれペースト状の性状を有し、
前記封着材の粘度は、前記第1接着材の粘度よりも低いことを特徴とする半導体装置の製造方法。
In claim 6,
In the step (d),
(D1) disposing the second member such that each of the plurality of terminals extends from the inside of the space of the second member toward the outside of the space;
(D2) embedding the sealing material between the plurality of adjacent terminals,
Each of the sealing material and the first adhesive material has a paste-like property,
The method of manufacturing a semiconductor device, wherein a viscosity of the sealing material is lower than a viscosity of the first adhesive material.
請求項2において、
前記半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置の製造方法。
In claim 2,
The semiconductor chip includes a movable part and a sensor circuit electrically connected to the movable part.
請求項2において、
前記半導体チップは、複数の受光素子が形成された受光領域と、前記複数の受光素子と電気的に接続されるセンサ回路を備え、
前記第2部材は、前記半導体チップの前記受光領域上に配置される透明部、および前記透明部を支持する支持部を備えていることを特徴とする半導体装置の製造方法。
In claim 2,
The semiconductor chip includes a light receiving region in which a plurality of light receiving elements are formed, and a sensor circuit electrically connected to the plurality of light receiving elements,
The method for manufacturing a semiconductor device, wherein the second member includes a transparent portion disposed on the light receiving region of the semiconductor chip and a support portion for supporting the transparent portion.
請求項9において、
前記支持部は、金属材料で形成され、前記透明部を支持する上面、および前記半導体チップの前記受光領域上に形成された開口部を備え、
前記開口部は、前記半導体チップの前記表面よりも広く形成されていることを特徴とする半導体装置の製造方法。
In claim 9,
The support portion is formed of a metal material, and includes an upper surface that supports the transparent portion, and an opening formed on the light receiving region of the semiconductor chip,
The method of manufacturing a semiconductor device, wherein the opening is formed wider than the surface of the semiconductor chip.
以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)ダイパッド、前記ダイパッドの周囲に配置される複数の端子、および前記ダイパッドと一体に形成され、前記ダイパッドを支持する複数の吊りリードを備えたリードフレームを準備する工程;
(b)表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程;
(c)前記半導体チップの前記複数の電極パッドと前記複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程;
(d)前記(c)工程の後、第2上面、前記第2上面とは反対側の第2下面、前記第2下面側に形成された第2空間形成部を有する第2部材を、前記半導体チップ、および前記複数のワイヤが前記第2空間形成部内に位置するように前記リードフレーム上に配置し、前記複数の端子上に搭載する工程;
(e)前記(d)工程の後、第1上面、前記第1上面とは反対側の第1下面、前記第1上面側に形成された第1空間形成部を有する第1部材を、前記第1上面が前記第2部材の前記第2下面と対向するように配置し、前記第2部材の前記第2空間形成部の外側に設けられた第2接着面と前記第1部材の外側に設けられた第1接着面とを封着材を介して接着する工程;
(f)前記(e)工程の後、前記第2部材の第2上面全体、および前記第1部材の第1下面全体のそれぞれが露出するように、前記第2部材と前記第1部材の接合部を樹脂で封止する工程。
A method for manufacturing a semiconductor device comprising the following steps:
(A) preparing a lead frame including a die pad, a plurality of terminals arranged around the die pad, and a plurality of suspension leads formed integrally with the die pad and supporting the die pad;
(B) mounting a semiconductor chip having a surface, a plurality of electrode pads formed on the surface, and a back surface opposite to the surface on the die pad;
(C) electrically connecting the plurality of electrode pads and the plurality of terminals of the semiconductor chip via a plurality of wires, respectively;
(D) After the step (c), a second member having a second upper surface, a second lower surface opposite to the second upper surface, and a second space forming portion formed on the second lower surface side, Disposing the semiconductor chip and the plurality of wires on the lead frame so that the plurality of wires are positioned in the second space forming portion and mounting the semiconductor chip on the plurality of terminals;
(E) After the step (d), a first member having a first upper surface, a first lower surface opposite to the first upper surface, and a first space forming portion formed on the first upper surface side, The first upper surface is disposed so as to face the second lower surface of the second member, and the second adhesive surface provided on the outer side of the second space forming portion of the second member and the outer side of the first member. Bonding the provided first adhesive surface with a sealing material;
(F) After the step (e), the second member and the first member are joined such that the entire second upper surface of the second member and the entire first lower surface of the first member are exposed. The process of sealing a part with resin.
請求項11において、
前記(f)工程には、成形金型のキャビティ内に前記第1部材および前記第2部材を配置した状態で封止用樹脂を供給し、前記封止用樹脂に圧力を印加する工程が含まれることを特徴とする半導体装置の製造方法。
In claim 11,
The step (f) includes a step of supplying a sealing resin in a state where the first member and the second member are disposed in a cavity of a molding die, and applying a pressure to the sealing resin. A method for manufacturing a semiconductor device.
請求項12において、
前記第1部材は、前記第1空間形成部の周囲を取り囲むように配置され、かつ、前記第1接着面を有する第1フランジ部を有し、
前記第2部材は、前記第2空間形成部の周囲を取り囲むように配置され、かつ、前記第2接着面を有する第2フランジ部を有し、
前記第1および第2フランジ部は、前記第1および第2空間形成部の外側に向かって突出していることを特徴とする半導体装置の製造方法。
In claim 12,
The first member has a first flange portion that is disposed so as to surround the first space forming portion and has the first adhesive surface;
The second member is disposed so as to surround the second space forming portion, and has a second flange portion having the second adhesive surface,
The method of manufacturing a semiconductor device, wherein the first and second flange portions protrude toward the outside of the first and second space forming portions.
請求項13において、
前記(b)工程には、
(b1)センサ回路が形成され、第1表面、前記第1表面に形成された複数の第1電極パッド、および前記第1表面とは反対側の第1裏面を有する第1半導体チップと、前記第1半導体チップを制御する制御回路が形成され、第2表面、前記第2表面に形成された複数の第2電極パッド、および前記第2表面とは反対側の第2裏面を有する第2半導体チップと、をそれぞれ準備する工程と、
(b2)前記第2半導体チップを、第1接着材を介して前記第1部材上に搭載する工程と、
(b3)前記第1半導体チップを、第2接着材を介して前記第2半導体チップの前記第2表面上に搭載する工程と、
を含んでいることを特徴とする半導体装置の製造方法。
In claim 13,
In the step (b),
(B1) a first semiconductor chip on which a sensor circuit is formed and having a first surface, a plurality of first electrode pads formed on the first surface, and a first back surface opposite to the first surface; A second semiconductor having a control circuit for controlling the first semiconductor chip and having a second surface, a plurality of second electrode pads formed on the second surface, and a second back surface opposite to the second surface A step of preparing each of the chips,
(B2) mounting the second semiconductor chip on the first member via a first adhesive;
(B3) mounting the first semiconductor chip on the second surface of the second semiconductor chip via a second adhesive;
A method for manufacturing a semiconductor device, comprising:
請求項14において、
前記(e)工程には、隣り合う前記複数の端子の間に前記封着材を埋め込む工程が含まれ、
前記封着材および前記第1接着材は、それぞれペースト状の性状を有し、
前記封着材の粘度は、前記第1接着材の粘度よりも低いことを特徴とする半導体装置の製造方法。
In claim 14,
The step (e) includes a step of embedding the sealing material between the plurality of adjacent terminals,
Each of the sealing material and the first adhesive material has a paste-like property,
The method of manufacturing a semiconductor device, wherein a viscosity of the sealing material is lower than a viscosity of the first adhesive material.
請求項12において、
前記半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置の製造方法。
In claim 12,
The semiconductor chip includes a movable part and a sensor circuit electrically connected to the movable part.
第1上面、および前記第1上面とは反対側の第1下面を有する第1部材と、
第1表面、前記第1表面に形成された複数の第1電極パッド、および前記第1表面とは反対側の裏面を有し、前記第1部材の前記第1上面上に配置された第1半導体チップと、
前記第1半導体チップの前記複数の電極パッドと、前記第1部材の前記第1半導体チップの周囲に配置された複数の端子とを、それぞれ電気的に接続する複数のワイヤと、
第2上面および前記第2上面とは反対側の第2下面を有し、前記第1半導体チップおよび前記複数のワイヤを覆うように、前記第1部材の前記第1上面上に接着固定された前記第2部材と、
前記第1部材と前記第2部材の間に形成され、前記第1半導体チップおよび前記複数のワイヤを収容する空間と、
前記第2部材の前記第2上面全体、および前記第1部材の前記第1下面全体のそれぞれが露出するように、前記第2部材と前記第1部材との接合部を封止する、樹脂から成る封止体と、
を含み、
前記第2部材は、封着材を介して前記第1部材と接着されていることを特徴とする半導体装置。
A first member having a first upper surface and a first lower surface opposite to the first upper surface;
The first surface has a first surface, a plurality of first electrode pads formed on the first surface, and a back surface opposite to the first surface, and is disposed on the first upper surface of the first member. A semiconductor chip;
A plurality of wires that electrically connect the plurality of electrode pads of the first semiconductor chip and the plurality of terminals disposed around the first semiconductor chip of the first member;
The second member has a second upper surface and a second lower surface opposite to the second upper surface, and is adhesively fixed on the first upper surface of the first member so as to cover the first semiconductor chip and the plurality of wires. The second member;
A space formed between the first member and the second member and accommodating the first semiconductor chip and the plurality of wires;
From a resin that seals the joint between the second member and the first member such that the entire second upper surface of the second member and the entire first lower surface of the first member are exposed. A sealing body comprising:
Including
The semiconductor device, wherein the second member is bonded to the first member via a sealing material.
請求項17において、
前記複数のワイヤは、前記複数の端子のボンディング領域に接合され、
前記複数の端子の前記ボンディング領域は、前記第1部材の前記第1上面上に配置されていることを特徴とする半導体装置。
In claim 17,
The plurality of wires are bonded to bonding regions of the plurality of terminals,
The bonding region of the plurality of terminals is disposed on the first upper surface of the first member.
請求項18において、
前記第2部材は、前記空間の周囲を取り囲むように配置され、かつ、前記第1部材と接着される接着面を有するフランジ部を有し、
前記フランジ部は、前記空間の外側に向かって突出していることを特徴とする半導体装置。
In claim 18,
The second member has a flange portion that is arranged so as to surround the space and has an adhesive surface that is bonded to the first member;
The semiconductor device according to claim 1, wherein the flange portion protrudes toward the outside of the space.
請求項18において、
前記第1半導体チップは、可動部、および前記可動部に電気的に接続されるセンサ回路を備えていることを特徴とする半導体装置。
In claim 18,
The first semiconductor chip includes a movable part and a sensor circuit electrically connected to the movable part.
請求項20において、
前記半導体装置は、
前記第1半導体チップを制御する制御回路が形成され、第2表面、前記第2表面に形成された複数の第2電極パッド、および前記第2表面とは反対側の第2裏面を有する第2半導体チップをさらに有し、
前記第1半導体チップは、前記第2半導体チップの前記第2表面上に搭載されることを特徴とする半導体装置。
In claim 20,
The semiconductor device includes:
A control circuit for controlling the first semiconductor chip is formed, and has a second surface, a plurality of second electrode pads formed on the second surface, and a second back surface opposite to the second surface. A semiconductor chip;
The semiconductor device, wherein the first semiconductor chip is mounted on the second surface of the second semiconductor chip.
請求項17において、
前記第1部材は、前記第1上面側に前記空間を形成する第1空間形成部を有し、
前記第2部材は、前記第2下面側に前記空間を形成する第2空間形成部を有し、
前記第1半導体チップは、
前記第1空間形成部と前記第2空間形成部の間に配置され、複数の吊りリードを介して前記封止体に支持されるダイパッド上に搭載されていることを特徴とする半導体装置。
In claim 17,
The first member has a first space forming portion that forms the space on the first upper surface side,
The second member has a second space forming portion that forms the space on the second lower surface side,
The first semiconductor chip is
A semiconductor device, which is disposed between the first space forming portion and the second space forming portion and mounted on a die pad supported by the sealing body via a plurality of suspension leads.
請求項17において、
前記第1半導体チップは、複数の受光素子が形成された受光領域と、前記複数の受光素子と電気的に接続されるセンサ回路を備え、
前記第2部材は、前記第1半導体チップの前記受光領域上に配置される透明部、および前記透明部を支持する支持部を備えていることを特徴とする半導体装置。
In claim 17,
The first semiconductor chip includes a light receiving region in which a plurality of light receiving elements are formed, and a sensor circuit electrically connected to the plurality of light receiving elements,
The second member includes a transparent portion disposed on the light receiving region of the first semiconductor chip, and a support portion that supports the transparent portion.
請求項23において、
前記支持部は、金属材料で形成され、前記透明部を支持する上面、および前記半導体チップの前記受光領域上に形成された開口部を備え、
前記開口部は、前記第1半導体チップの前記第1表面よりも広く形成されていることを特徴とする半導体装置。
In claim 23,
The support portion is formed of a metal material, and includes an upper surface that supports the transparent portion, and an opening formed on the light receiving region of the semiconductor chip,
The semiconductor device according to claim 1, wherein the opening is formed wider than the first surface of the first semiconductor chip.
請求項24において、
前記空間内には、複数の前記第1半導体チップが並べて配置され、
前記開口部は、前記複数の第1半導体チップの前記第1表面の総和よりも広く形成されていることを特徴とする半導体装置。
In claim 24,
A plurality of the first semiconductor chips are arranged side by side in the space,
The semiconductor device, wherein the opening is formed wider than a sum of the first surfaces of the plurality of first semiconductor chips.
以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)第1上面、および前記第1上面とは反対側の第1下面を有する第1部材を準備する工程;
(b)表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記第1部材の第1上面上に搭載する工程;
(c)前記半導体チップの前記複数の電極パッドと前記半導体チップの周囲に配置された複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程;
(d)前記(c)工程の後、第2上面、前記第2上面とは反対側の第2下面、前記第2下面側に形成された空間形成部を有する第2部材を前記第1部材の第1上面上に配置し、前記第2部材の前記空間形成部の外側に設けられた接着面と前記第1部材の第1上面とを封着材を介して接着して、前記第1部材と前記第2部材の間に前記半導体チップおよび前記複数のワイヤを収容する空間を形成する工程。
A method for manufacturing a semiconductor device comprising the following steps:
(A) preparing a first member having a first upper surface and a first lower surface opposite to the first upper surface;
(B) mounting a semiconductor chip having a surface, a plurality of electrode pads formed on the surface, and a back surface opposite to the surface on the first upper surface of the first member;
(C) electrically connecting the plurality of electrode pads of the semiconductor chip and the plurality of terminals disposed around the semiconductor chip through a plurality of wires;
(D) After the step (c), a second member having a second upper surface, a second lower surface opposite to the second upper surface, and a space forming portion formed on the second lower surface side is provided as the first member. The first upper surface of the second member is bonded to the first upper surface of the first member with a sealing material, and the first upper surface of the second member is bonded to the first upper surface. Forming a space for accommodating the semiconductor chip and the plurality of wires between the member and the second member;
以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)ダイパッド、前記ダイパッドの周囲に配置される複数の端子、および前記ダイパッドと一体に形成され、前記ダイパッドを支持する複数の吊りリードを備えたリードフレームを準備する工程;
(b)表面、前記表面に形成された複数の電極パッド、および前記表面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程;
(c)前記半導体チップの前記複数の電極パッドと前記複数の端子とを、複数のワイヤを介して、それぞれ電気的に接続する工程;
(d)前記(c)工程の後、第2上面、前記第2上面とは反対側の第2下面、前記第2下面側に形成された第2空間形成部を有する第2部材を、前記半導体チップ、および前記複数のワイヤが前記第2空間形成部内に位置するように前記リードフレーム上に配置し、前記複数の端子上に搭載する工程;
(e)前記(d)工程の後、第1上面、前記第1上面とは反対側の第1下面、前記第1上面側に形成された第1空間形成部を有する第1部材を、前記第1上面が前記第2部材の前記第2下面と対向するように配置し、前記第2部材の前記第2空間形成部の外側に設けられた第2接着面と前記第1部材の外側に設けられた第1接着面とを封着材を介して接着する工程。
A method for manufacturing a semiconductor device comprising the following steps:
(A) preparing a lead frame including a die pad, a plurality of terminals arranged around the die pad, and a plurality of suspension leads formed integrally with the die pad and supporting the die pad;
(B) mounting a semiconductor chip having a surface, a plurality of electrode pads formed on the surface, and a back surface opposite to the surface on the die pad;
(C) electrically connecting the plurality of electrode pads and the plurality of terminals of the semiconductor chip via a plurality of wires, respectively;
(D) After the step (c), a second member having a second upper surface, a second lower surface opposite to the second upper surface, and a second space forming portion formed on the second lower surface side, Disposing the semiconductor chip and the plurality of wires on the lead frame so that the plurality of wires are positioned in the second space forming portion and mounting the semiconductor chip on the plurality of terminals;
(E) After the step (d), a first member having a first upper surface, a first lower surface opposite to the first upper surface, and a first space forming portion formed on the first upper surface side, The first upper surface is disposed so as to face the second lower surface of the second member, and the second adhesive surface provided on the outer side of the second space forming portion of the second member and the outer side of the first member. The process of adhere | attaching the provided 1st adhesive surface through a sealing material.
JP2011057832A 2011-03-16 2011-03-16 Manufacturing method of semiconductor device Expired - Fee Related JP5732286B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011057832A JP5732286B2 (en) 2011-03-16 2011-03-16 Manufacturing method of semiconductor device
US13/419,899 US8742559B2 (en) 2011-03-16 2012-03-14 Manufacturing method of semiconductor device, and semiconductor device
CN2012100719523A CN102683223A (en) 2011-03-16 2012-03-15 Manufacturing method of semiconductor device, and semiconductor device
US14/256,431 US20140225240A1 (en) 2011-03-16 2014-04-18 Manufacturing method of semiconductor device, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011057832A JP5732286B2 (en) 2011-03-16 2011-03-16 Manufacturing method of semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014160845A Division JP5795411B2 (en) 2014-08-06 2014-08-06 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2012195417A true JP2012195417A (en) 2012-10-11
JP2012195417A5 JP2012195417A5 (en) 2013-12-05
JP5732286B2 JP5732286B2 (en) 2015-06-10

Family

ID=46814954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011057832A Expired - Fee Related JP5732286B2 (en) 2011-03-16 2011-03-16 Manufacturing method of semiconductor device

Country Status (3)

Country Link
US (2) US8742559B2 (en)
JP (1) JP5732286B2 (en)
CN (1) CN102683223A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013044524A (en) * 2011-08-21 2013-03-04 Denso Corp Angular velocity sensor device
JP2016508075A (en) * 2013-01-15 2016-03-17 エプコス アクチエンゲゼルシャフトEpcos Ag Overmolded device with MEMS parts and manufacturing method
JP2016071039A (en) * 2014-09-29 2016-05-09 セイコーエプソン株式会社 Optical filter device, optical module, and electronic equipment
JP2016092109A (en) * 2014-10-31 2016-05-23 株式会社デンソー Electronic circuit component
JP7414720B2 (en) 2018-08-21 2024-01-16 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, electronic device, and method for manufacturing semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9178093B2 (en) * 2011-07-06 2015-11-03 Flextronics Ap, Llc Solar cell module on molded lead-frame and method of manufacture
US9082883B2 (en) * 2013-03-04 2015-07-14 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
US8999757B2 (en) * 2013-03-04 2015-04-07 Unisem (M) Berhad Top port MEMS cavity package and method of manufacture thereof
US9099391B2 (en) * 2013-03-14 2015-08-04 Infineon Technologies Austria Ag Semiconductor package with top-side insulation layer
US9296607B2 (en) * 2013-07-22 2016-03-29 Invensense, Inc. Apparatus and method for reduced strain on MEMS devices
US9257370B2 (en) * 2013-08-27 2016-02-09 Ubotic Company Limited Cavity package with pre-molded cavity leadframe
CN104425392A (en) 2013-08-27 2015-03-18 优博创新科技有限公司 Cavity package with pre-molded substrate
US10224260B2 (en) * 2013-11-26 2019-03-05 Infineon Technologies Ag Semiconductor package with air gap
DE102014105861B4 (en) * 2014-04-25 2015-11-05 Infineon Technologies Ag Sensor device and method for producing a sensor device
WO2016016078A1 (en) * 2014-08-01 2016-02-04 Carl Freudenberg Kg Sensor
US9472904B2 (en) 2014-08-18 2016-10-18 Amphenol Corporation Discrete packaging adapter for connector
WO2017163638A1 (en) * 2016-03-22 2017-09-28 富士電機株式会社 Case, semiconductor device, and method for manufacturing case
JP6654116B2 (en) * 2016-08-12 2020-02-26 浜松ホトニクス株式会社 Linear image sensor and method of manufacturing the same
CN106206473B (en) * 2016-08-30 2019-06-28 无锡中微高科电子有限公司 Integrated circuit plastic capsulation structure and preparation method thereof
US9960197B1 (en) * 2017-01-13 2018-05-01 Semiconductor Components Industries, Llc Molded image sensor chip scale packages and related methods
DE102018204772B3 (en) 2018-03-28 2019-04-25 Infineon Technologies Ag A chip stack assembly and method of making the same
DE102019201228B4 (en) * 2019-01-31 2023-10-05 Robert Bosch Gmbh Method for producing a plurality of sensor devices and sensor device
JP7362280B2 (en) 2019-03-22 2023-10-17 キヤノン株式会社 Manufacturing method of package unit, package unit, electronic module, and equipment
CN110697648B (en) * 2019-10-16 2022-03-04 中电国基南方集团有限公司 Technological method for realizing microwave port of MEMS (micro-electromechanical system) laminated device
KR20210158587A (en) * 2020-06-24 2021-12-31 삼성전자주식회사 Semiconductor packages and method of manufacturing semiconductor packages
JP2022046921A (en) * 2020-09-11 2022-03-24 セイコーエプソン株式会社 Method for manufacturing electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766331A (en) * 1993-08-02 1995-03-10 Motorola Inc Manufacture of semiconductor device package
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
JPH07226459A (en) * 1993-12-16 1995-08-22 Seiko Epson Corp Resin sealed semiconductor device and its manufacturing method
JP2007012895A (en) * 2005-06-30 2007-01-18 Sanyo Electric Co Ltd Circuit device and manufacturing method thereof
JP2009081289A (en) * 2007-09-26 2009-04-16 Denso Corp Semiconductor device, fixing structure of the same, and foreign material removing method for the same
JP2010153726A (en) * 2008-12-26 2010-07-08 Renesas Technology Corp Manufacturing method for semiconductor device, and semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4831212A (en) * 1986-05-09 1989-05-16 Nissin Electric Company, Limited Package for packing semiconductor devices and process for producing the same
US5317107A (en) * 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
JP4026573B2 (en) * 2003-09-24 2007-12-26 株式会社デンソー Method for manufacturing package for storing electronic device
TWI245966B (en) 2004-07-05 2005-12-21 Prodisc Technology Inc Display device and image processing method therefor
JP4742706B2 (en) 2005-07-06 2011-08-10 ヤマハ株式会社 Semiconductor device and manufacturing method thereof
US20090230487A1 (en) 2005-03-16 2009-09-17 Yamaha Corporation Semiconductor device, semiconductor device manufacturing method and lid frame
EP3257809A1 (en) * 2005-11-25 2017-12-20 Panasonic Intellectual Property Management Co., Ltd. Wafer level package structure and production method therefor
US20080017940A1 (en) * 2006-07-18 2008-01-24 Cheng-Chieh Yang Image sensing module
JP2008135688A (en) * 2006-10-30 2008-06-12 Matsushita Electric Ind Co Ltd Semiconductor device, and method of manufacturing semiconductor device
JP5045769B2 (en) * 2009-03-04 2012-10-10 株式会社デンソー Manufacturing method of sensor device
JP5535570B2 (en) * 2009-10-13 2014-07-02 ルネサスエレクトロニクス株式会社 Method for manufacturing solid-state imaging device
TW201121001A (en) * 2009-12-14 2011-06-16 Domintech Co Ltd Packaging of micro-electromechanical sensor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766331A (en) * 1993-08-02 1995-03-10 Motorola Inc Manufacture of semiconductor device package
JPH07226459A (en) * 1993-12-16 1995-08-22 Seiko Epson Corp Resin sealed semiconductor device and its manufacturing method
US5436407A (en) * 1994-06-13 1995-07-25 Integrated Packaging Assembly Corporation Metal semiconductor package with an external plastic seal
JP2007012895A (en) * 2005-06-30 2007-01-18 Sanyo Electric Co Ltd Circuit device and manufacturing method thereof
JP2009081289A (en) * 2007-09-26 2009-04-16 Denso Corp Semiconductor device, fixing structure of the same, and foreign material removing method for the same
JP2010153726A (en) * 2008-12-26 2010-07-08 Renesas Technology Corp Manufacturing method for semiconductor device, and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013044524A (en) * 2011-08-21 2013-03-04 Denso Corp Angular velocity sensor device
JP2016508075A (en) * 2013-01-15 2016-03-17 エプコス アクチエンゲゼルシャフトEpcos Ag Overmolded device with MEMS parts and manufacturing method
US9481565B2 (en) 2013-01-15 2016-11-01 Epcos Ag Encapsulated component comprising a MEMS component and method for the production thereof
JP2016071039A (en) * 2014-09-29 2016-05-09 セイコーエプソン株式会社 Optical filter device, optical module, and electronic equipment
JP2016092109A (en) * 2014-10-31 2016-05-23 株式会社デンソー Electronic circuit component
JP7414720B2 (en) 2018-08-21 2024-01-16 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, electronic device, and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
US20120235308A1 (en) 2012-09-20
US8742559B2 (en) 2014-06-03
US20140225240A1 (en) 2014-08-14
CN102683223A (en) 2012-09-19
JP5732286B2 (en) 2015-06-10

Similar Documents

Publication Publication Date Title
JP5732286B2 (en) Manufacturing method of semiconductor device
KR100357278B1 (en) Semiconductor device
JP5689462B2 (en) Semiconductor device and manufacturing method thereof
JP5191915B2 (en) Semiconductor device and manufacturing method thereof
JP5271949B2 (en) Semiconductor device
CN101118895A (en) Semiconductor element with embedded heat sink
JP2010062365A (en) Semiconductor device and method of manufacturing the same
JP5795411B2 (en) Semiconductor device
JP2014220439A (en) Method of manufacturing semiconductor device and semiconductor device
JP5956783B2 (en) Manufacturing method of semiconductor device
KR20010093048A (en) A semiconductor device and a method of manufacturing the same
KR20120081951A (en) Manufacturing method of semiconductor device
JP2008153432A (en) Semiconductor device and its manufacturing method
JP2013038106A (en) Semiconductor device and manufacturing method of semiconductor device
JP5946511B2 (en) Manufacturing method of semiconductor device
JP2012109435A (en) Method for manufacturing semiconductor device
JP5214356B2 (en) Manufacturing method of semiconductor device
JP2014187308A (en) Semiconductor device manufacturing method
CN107017221B (en) Integrated circuit assembly
JP4750076B2 (en) Manufacturing method of semiconductor device
JP2004087673A (en) Resin-sealed type semiconductor device
JPH02181956A (en) Semiconductor device
JP2005522028A (en) Semiconductor device packaging system
CN115706014A (en) Packaging method and packaging structure for improving pin glue overflow
JP2010056138A (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R150 Certificate of patent or registration of utility model

Ref document number: 5732286

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees