JP2012109435A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2012109435A JP2012109435A JP2010257857A JP2010257857A JP2012109435A JP 2012109435 A JP2012109435 A JP 2012109435A JP 2010257857 A JP2010257857 A JP 2010257857A JP 2010257857 A JP2010257857 A JP 2010257857A JP 2012109435 A JP2012109435 A JP 2012109435A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- region
- wires
- tip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Description
本発明は、半導体装置の製造技術に関し、半導体チップと複数のリードを接続するワイヤを樹脂封止する半導体装置に適用して有効な技術に関するものである。 The present invention relates to a manufacturing technique of a semiconductor device, and relates to a technique effective when applied to a semiconductor device in which a wire connecting a semiconductor chip and a plurality of leads is sealed with a resin.
特開昭59−10249号公報(特許文献1)には、略長方形の平面形状からなる半導体チップの対向する長辺に沿って、それぞれ複数のリードが配置された半導体装置が記載されている。 Japanese Patent Application Laid-Open No. 59-10249 (Patent Document 1) describes a semiconductor device in which a plurality of leads are arranged along the opposing long sides of a semiconductor chip having a substantially rectangular planar shape.
半導体装置には、略長方形の平面形状からなる封止体の互いに対向する長辺のそれぞれに沿って複数のリードが配置される、所謂、SOP(Small Outline Package)、または、SON(Small Outline Non-leaded Package)と呼ばれる半導体装置がある。このSOP型、またはSON型の半導体装置は、ダイパッド上に半導体チップを搭載し、半導体チップの主面に形成された複数の電極パッドと、複数のリードとを、複数のワイヤを介して、それぞれ電気的に接続する。その後、半導体チップ、複数のワイヤ、および複数のリードを樹脂封止して封止体を形成する。この封止体を形成するモールド工程では、複数のリードが配置されない一方の短辺側から、該短辺と対向する他方の短辺に向かって樹脂を供給する。 In a semiconductor device, a plurality of leads are arranged along long sides facing each other of a sealing body having a substantially rectangular planar shape, so-called SOP (Small Outline Package) or SON (Small Outline Non There is a semiconductor device called -leaded package. In this SOP type or SON type semiconductor device, a semiconductor chip is mounted on a die pad, and a plurality of electrode pads formed on the main surface of the semiconductor chip and a plurality of leads are respectively connected via a plurality of wires. Connect electrically. Thereafter, the semiconductor chip, the plurality of wires, and the plurality of leads are resin-sealed to form a sealing body. In the molding process for forming the sealing body, the resin is supplied from one short side where a plurality of leads are not arranged toward the other short side facing the short side.
ところが、本願発明者がSOP型、またはSON型の半導体装置について検討した結果、半導体装置の信頼性低下要因となる以下の課題が発生することを見出した。すなわち、モールド工程において、ワイヤが樹脂の流れ方向に向かって変形する不良(ワイヤ流れ不良)が発生する。ワイヤが樹脂の流れ方向に向かって変形すると、隣に配置されるワイヤとの距離が短くなり、短絡不良が発生しやすくなる。また、ワイヤの変形量が大きい場合、ワイヤと電極パッド、あるいはワイヤとリードの接合部における接続信頼性が低下する。つまり、半導体装置の信頼性が低下する。 However, as a result of the study of the SOP type or SON type semiconductor device by the inventor of the present application, it has been found that the following problems that cause a reduction in the reliability of the semiconductor device occur. That is, in the molding process, a defect that the wire is deformed in the resin flow direction (wire flow defect) occurs. When the wire is deformed in the resin flow direction, the distance from the adjacent wire is shortened, and a short circuit failure is likely to occur. Further, when the deformation amount of the wire is large, the connection reliability at the bonding portion of the wire and the electrode pad or the wire and the lead is lowered. That is, the reliability of the semiconductor device is reduced.
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体装置の信頼性低下を防止ないしは抑制する技術を提供することにある。 The present invention has been made in view of the above problems, and an object thereof is to provide a technique for preventing or suppressing a decrease in reliability of a semiconductor device.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
すなわち、本願発明の一態様である半導体装置の製造方法は、平面視において、第1方向に沿って配置され、かつ、互いに対向する第1および第2長辺と、前記第1方向と直交する第2方向に沿って配置され、かつ、互いに対向する第1および第2短辺とを有し、半導体チップを封止する封止体を有する半導体装置の製造方法であり、以下の工程を含んでいる。(a)上面、および前記上面とは反対側の下面を有するダイパッドと、前記ダイパッドにそれぞれ接続される複数の吊りリードと、前記第1および第2長辺のそれぞれに沿って配置される複数のリードとを備えた製品形成領域を有するリードフレームを準備する工程を含んでいる。また、(b)四辺形の平面形状を成す第1主面、前記第1主面に形成された複数の電極パッド、および前記第1主面とは反対側の第2主面を有する半導体チップを、平面視において、前記第1主面の第1辺、第2辺、第3辺および第4辺が前記第1、第2長辺、前記第1、第2短辺とそれぞれ並ぶように前記ダイパッドの前記上面に搭載する工程を含んでいる。また、(c)前記半導体チップの前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介して、それぞれ電気的に接続する工程を含んでいる。また、(d)前記製品形成領域を覆うキャビティ、前記キャビティの前記第1短辺側に配置された供給部、および前記キャビティの前記第2短辺側に配置された排出部を有する成形金型の前記キャビティ内に前記半導体チップを配置し、前記供給部から前記排出部に向かって樹脂を供給し、前記半導体チップ、前記複数のワイヤ、および前記複数のリードを前記樹脂で封止し、前記封止体を形成する工程を含んでいる。また、前記複数のリードのうち、前記第1方向に沿った先端面を有し、かつ、前記排出部側に配置される第1リードは、前記第1または第2長辺側から前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し前記延在部と一体に形成されて接続される先端部と、を有する。 That is, in the method for manufacturing a semiconductor device which is one embodiment of the present invention, the first and second long sides which are arranged along the first direction and face each other are orthogonal to the first direction in plan view. A method for manufacturing a semiconductor device having a sealing body that seals a semiconductor chip and has first and second short sides that are arranged along a second direction and that face each other, and includes the following steps: It is out. (A) a die pad having an upper surface and a lower surface opposite to the upper surface; a plurality of suspension leads connected to the die pad; and a plurality of suspension leads disposed along each of the first and second long sides. Providing a lead frame having a product forming area with leads. In addition, (b) a semiconductor chip having a first main surface having a quadrangular planar shape, a plurality of electrode pads formed on the first main surface, and a second main surface opposite to the first main surface. In plan view so that the first side, the second side, the third side, and the fourth side of the first main surface are aligned with the first, second long side, and the first and second short sides, respectively. Mounting on the upper surface of the die pad. Further, (c) includes a step of electrically connecting the plurality of electrode pads and the plurality of leads of the semiconductor chip through a plurality of wires, respectively. And (d) a mold having a cavity covering the product formation region, a supply part arranged on the first short side of the cavity, and a discharge part arranged on the second short side of the cavity. Disposing the semiconductor chip in the cavity, supplying resin from the supply unit toward the discharge unit, sealing the semiconductor chip, the plurality of wires, and the plurality of leads with the resin, A step of forming a sealing body. The first lead of the plurality of leads, which has a front end surface along the first direction and is disposed on the discharge portion side, is the second lead from the first or second long side. An extending portion extending along the direction, and a distal end portion that has the distal end surface located on the die pad side with respect to the extending portion and is integrally formed with and connected to the extending portion.
また、前記先端部は、前記延在部と前記先端部の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域とを有する。また、前記(c)工程では、前記複数のワイヤのうちの第1ワイヤの一方を前記複数の電極パッドのうちの第1電極パッドに接続し、前記第1ワイヤの他方を前記第1リードの前記張出領域に接続するものである。 The distal end portion has the same width as the extending portion with a line connecting the center of the boundary line between the extending portion and the distal end portion and the center of the end side of the distal end portion on the distal end surface side as a central axis. And a projecting region projecting from the central region along the first direction. In the step (c), one of the first wires of the plurality of wires is connected to the first electrode pad of the plurality of electrode pads, and the other of the first wires is connected to the first lead. It connects with the said overhang | projection area | region.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。 The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.
すなわち、本願発明の一態様によれば、半導体装置の信頼性低下を防止ないしは抑制することができる。 That is, according to one embodiment of the present invention, it is possible to prevent or suppress a decrease in reliability of the semiconductor device.
(本願における記載形式・基本的用語・用法の説明)
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
(Description format, basic terms, usage in this application)
In the present application, the description of the embodiment will be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Regardless of the front and rear, each part of a single example, one is a part of the other, or a part or all of the modifications. In principle, repeated description of similar parts is omitted. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.
同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe(シリコン・ゲルマニウム)合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Cu層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Cu、ニッケル等を主要な成分とする部材を含むものとする。 Similarly, in the description of the embodiment, etc., regarding the material, composition, etc., “X consisting of A” etc. is an element other than A unless specifically stated otherwise and clearly not in context. It does not exclude things that contain. For example, as for the component, it means “X containing A as a main component”. For example, “silicon member” is not limited to pure silicon, but includes a SiGe (silicon-germanium) alloy, other multi-component alloys containing silicon as a main component, and other additives. Needless to say, it is also included. Moreover, even if it says gold plating, Cu layer, nickel / plating, etc., unless otherwise specified, not only pure materials but also members mainly composed of gold, Cu, nickel, etc. Shall be included.
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。 In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value.
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。 Moreover, in each figure of embodiment, the same or similar part is shown with the same or similar symbol or reference number, and description is not repeated in principle.
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。 In the accompanying drawings, hatching or the like may be omitted even in a cross section when it becomes complicated or when the distinction from the gap is clear. In relation to this, when it is clear from the description etc., the contour line of the background may be omitted even if the hole is planarly closed. Furthermore, even if it is not a cross section, hatching or a dot pattern may be added in order to clearly indicate that it is not a void or to clearly indicate the boundary of a region.
本実施の形態では、半導体装置の一例として、SOP型の半導体装置に適用した実施態様について説明する。図1は本実施の形態の半導体装置の上面図、図2は図1に示す半導体装置の内部構造を示す平面図、図3は、図1のA−A線に沿った断面図、図4は図1のB−B線に沿った断面図である。 In this embodiment, as an example of a semiconductor device, an embodiment applied to an SOP type semiconductor device will be described. 1 is a top view of the semiconductor device of the present embodiment, FIG. 2 is a plan view showing the internal structure of the semiconductor device shown in FIG. 1, FIG. 3 is a cross-sectional view taken along line AA in FIG. FIG. 2 is a cross-sectional view taken along line BB in FIG. 1.
<半導体装置>
まず、本実施の形態のSOP(半導体装置)1の構成の概要について、図1〜図4を用いて説明する。図1〜図4に示すように、本実施の形態のSOP1は、ダイパッド2(図2〜図4参照)と、ダイパッド2上にダイボンド材を介して搭載された半導体チップCH(図2〜図4参照)と、を備えている。また、SOP1は、半導体チップCHの周囲に配置された複数のリード4(図2、図3参照)と、半導体チップCHの複数のパッドPD(図2、図3参照)と複数のリード4とを、それぞれ電気的に接続する複数のワイヤ5(図2、図3参照)と、を有している。また、SOP1は半導体チップCH、複数のワイヤ5、および複数のリード4を封止する封止体(樹脂を硬化させて形成する樹脂体)6を備えている。また、ダイパッド2には、複数の吊りリード9(図2、図4参照)が接続されている。なお、複数の吊りリード9は、ダイパッド2と一体に形成されており、この複数の吊りリード9によりダイパッドは支持されている。
<Semiconductor device>
First, an outline of a configuration of an SOP (semiconductor device) 1 according to the present embodiment will be described with reference to FIGS. As shown in FIGS. 1 to 4, the
<外観構造>
次に、SOP1の外観構造について説明する。図1に示す封止体6の平面形状は四つの主辺を有する略長方形の形状からなる。詳細には、封止体6は、平面視において、第1方向Yに沿って配置され、互いに対向する長辺6aおよび長辺6bを有している。また、第1方向Yと直交する第2方向Xに沿って配置され、互いに対向する短辺6cおよび短辺6dを有している。この長辺6a、6bおよび短辺6c、6dが封止体6の四つの主辺に相当する。また、各主辺の間の四つの角部では、面取り加工が施され、これにより封止体6の欠けを抑制している。封止体6は上面6eと、この上面6eとは反対側の下面(裏面、実装面)6f(図3参照)と、この上面6eと下面6fとの間に位置する側面6gとを有している。側面6gは、図3および図4に示すように傾斜面となっている。
<Appearance structure>
Next, the external structure of SOP1 will be described. The planar shape of the sealing
また、図1および図2に示すように、封止体6の長辺6a、6b側には、長辺6a、6bのそれぞれに沿って、複数のリード4が配置されている。一方、短辺6c、6d側には、リード4は配置されていない。複数のリード4は、それぞれ金属材料からなり、本実施の形態では、例えば銅(Cu)から成る。詳しくは、銅(Cu)からなる基材の表面に、例えばニッケル(Ni)からなるめっき導体膜(図示は省略)が形成されている。本実施の形態では、例えば、長辺6a、6bに沿って、それぞれ24本のリードが配置されている。図2および図3に示すように複数のリード4の一部分(インナリード部)は、それぞれ第2方向Xに沿って側面6gよりも封止体6の内側に配置され、封止体6により封止されている。また複数のリード4の他部分(インナリード部と一体に形成されるアウタリード部)は、それぞれ第2方向Xに沿って側面6gよりも封止体6の外側に配置され、封止体6から露出している。言い換えれば、複数のリード4は、それぞれ第2方向Xに沿って封止体6の内部から長辺6a、6bに向かって延び、封止体6の外側にアウタリード部が露出している。また、図3に示すようにリード4のアウタリード部は、封止体6の外側で下面6f方向に向かって屈曲し、ガルウィング状に形成されている。複数のリード4は、SOP1を実装基板(図示は省略)に実装する際の外部接続端子(外部端子)であり、実装基板の実装面に形成された複数の端子と、半田材などの接合材を介して電気的に接続される。このため、複数のリード4のアウタリード部の最下面は、封止体6の下面6fよりも低い位置に配置されている。なお、複数のリード4のアウタリード部の表面には、実装時にリード4と接合材との接続性(濡れ性)を向上させるため、例えば半田からなる外装導体膜(図示は省略)が形成されている。
As shown in FIGS. 1 and 2, a plurality of
<内部構造>
次にSOP1の内部構造について説明する。図3に示すように、ダイパッド2は、上面(チップ搭載面)2eおよび上面2eの反対側に位置する下面2fを有している。ダイパッド2の上面2eおよび下面2fのそれぞれは、図2に示すように例えば、平面形状が長方形から成る。ダイパッド2が有する各辺は、それぞれ封止体6の各辺に沿って配置される。言い換えれば、ダイパッド2は、図2に示すように封止体6の長辺6a、6bに沿った長辺2a、2bと、封止体6の短辺6c、6dに沿った長辺2c、2dを有している。また、本実施の形態では、ダイパッド2の外形サイズ(平面サイズ)の方が半導体チップCHの外形サイズよりも大きい。
<Internal structure>
Next, the internal structure of SOP1 will be described. As shown in FIG. 3, the
ダイパッド2上には、半導体チップCHが搭載されている。本実施の形態では、ダイパッド2上に複数(図2では2個)の半導体チップCH1、CH2が搭載されている。複数の半導体チップCHは、それぞれ下面(主面、裏面)3f(図3参照)をダイパッド2の上面2eと対向させた状態で、ダイボンド材(接着材)を介してダイパッド2上に搭載されている。つまり、複数のパッド(電極パッド、ボンディングパッド)PDが形成された上面(主面、表面)3e(図3参照)の反対面(下面3f)をチップ搭載面(上面2e)と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材は、半導体チップCHをダイボンディングする際の接着材であって、例えば、エポキシ系の熱硬化性樹脂に、銀(Ag)などから成る金属粒子を含有させたダイボンド材を用いている。
A semiconductor chip CH is mounted on the
ダイパッド2上に搭載される半導体チップCHの平面形状(本実施の形態では半導体チップCH1、CH2それぞれの平面形状)は四角形から成る。半導体チップCHが有する各辺は、それぞれ封止体6の各辺に沿って配置される。言い換えれば、複数の半導体チップCHのそれぞれは、図2に示すように封止体6の長辺6a、6bに沿った辺3a、3bと、封止体6の短辺6c、6dに沿った辺3c、3dを有している。また、図3に示すように、半導体チップCHは、上面(主面、表面)3eと、上面3eとは反対側の下面(主面、裏面)3fと、この上面3eと下面3fとの間に位置する側面とを有している。また、半導体チップCHの上面3eには、複数のパッドPDが形成されており、本実施の形態では、複数のパッドPDが上面3eの各辺(辺3a、3b、3c、3d)に沿って形成されている。
The planar shape of the semiconductor chip CH mounted on the die pad 2 (in this embodiment, the planar shape of each of the semiconductor chips CH1 and CH2) is a quadrangle. Each side of the semiconductor chip CH is arranged along each side of the sealing
また、図示は省略するが、半導体チップCHの主面(詳しくは、半導体チップCHの基材(半導体基板)の上面(主面、半導体素子形成面)に設けられた半導体素子形成領域)には、複数の半導体素子(回路素子)が形成されている。複数のパッドPDは、半導体チップCHの内部(詳しくは、上面3eと図示しない半導体素子形成領域の間)に配置される配線層に形成された配線(図示は省略)を介して、この半導体素子と電気的に接続されている。半導体チップCH(詳しくは、半導体チップCHの基材)は、例えばシリコン(Si)から成る。また、上面3eには、半導体チップCHの基材および配線を覆う絶縁膜が形成されており、複数のパッドPDのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、パッドPDは金属からなり、本実施の形態では、例えばアルミニウム(Al)からなる。さらに、このパッドPDの表面には、めっき膜が形成されており、本実施の形態では、例えばニッケル(Ni)膜を介して、金(Au)膜が形成された多層構造である。パッドPDの表面をニッケル膜で覆うことにより、パッドPDの腐食(汚染)を抑制することができる。
Although not shown, the main surface of the semiconductor chip CH (specifically, the semiconductor element formation region provided on the upper surface (main surface, semiconductor element formation surface) of the base material (semiconductor substrate) of the semiconductor chip CH) A plurality of semiconductor elements (circuit elements) are formed. The plurality of pads PD are connected to the semiconductor element CH via wiring (not shown) formed in a wiring layer disposed inside the semiconductor chip CH (specifically, between the
また、半導体チップCHの周囲(詳しくは、ダイパッド2の周囲)には、例えば、ダイパッド2と同じ銅(Cu)から成る複数のリード4が配置されている。そして、半導体チップCHの上面3eに形成された複数のパッドPDは、封止体6の内部に位置する複数のリード4(インナリード部)と、複数のワイヤ(導電性部材)5を介してそれぞれ電気的に接続されている。ワイヤ5は、例えば、金(Au)から成り、ワイヤ5の一部(例えば一方の端部)がパッドPDに接合され、他部(例えば他方の端部)がリード4のボンディング領域に接合されている。なお、図示は省略するが、リード4のボンディング領域の表面(詳しくはニッケル(Ni)から成るめっき膜の表面)には、導体膜が形成されている。導体膜は例えば、銀(Ag)、あるいは金(Au)から成る。リード4のボンディング領域の表面に、銀(Ag)や金(Au)から成る導体膜を形成することにより、金(Au)からなるワイヤ5との接合強度を向上させることができる。リード4のさらに詳細な構造およびワイヤ5のボンディング領域の詳細については、後述する。
A plurality of
また、図2に示すようにダイパッド2には、複数(図2では3本)の吊りリード9が接続(連結)されている。複数の吊りリード9は、それぞれ一方の端部がダイパッド2の短辺に接続されている。また複数の吊りリード9はそれぞれ他方の端部が第1方向Yに沿って封止体6の短辺6c、6dに向かって延び、短辺6c、6dの外側で封止体6から露出している。つまり、複数のリード4は、長辺6a、6bのそれぞれに配置され、短辺6c、6d側には配置されない。一方、複数の吊りリード9は、短辺6c、6dのそれぞれに配置され、長辺6a、6b側には配置されない。このように、吊りリード9を短辺6c、6dに配置することで、長辺6a、6b側に配置した複数のリード4の配列を阻害することなく配置できるので、配置密度を高めることができる。また、SOP1の外部接続端子である複数のリード4を長辺6a、6b側に配置することで、外部接続端子数を増加させることができる。また、複数の吊りリード9は、それぞれ屈曲部を有し、封止体6内におけるダイパッド2の高さはリード4の高さとは異なる位置に配置(オフセット配置)されている。本実施の形態では、図3に示すように、ダイパッド2は、リード4よりも低い位置に配置(ダウンセット配置)されている。このようにダイパッド2の位置をオフセット配置することで、封止体6の厚さ方向において半導体チップCHを略中央に配置することができるので、半導体チップCH、ダイパッド2、ワイヤ5およびリード4の一部を確実に封止することができる。
As shown in FIG. 2, a plurality of (three in FIG. 2) suspension leads 9 are connected (coupled) to the
<リードの詳細>
次に、図3に示す複数のリード4の詳細について説明する。図5は図2のC部の拡大平面図、図6は図2のD部の拡大平面図、図7は図2のE部の拡大平面図、図8は図2のF部の拡大平面図である。また、図9は、図5に示す複数のリードのうち、ダイパッドの長辺と対向する先端面を有するリードの先端部周辺の拡大平面図、図10は、図7に示す複数のリードのうち、ダイパッドの長辺と対向する先端面を有するリードの先端部周辺の拡大平面図である。図5〜図8に示すように複数のリード4のそれぞれは、長辺6a、6bの一方の長辺から他方の長辺に向かって、第2方向Xに沿って延びる延在部4aを有している。また、複数のリード4のそれぞれは、延在部4aよりもダイパッド2側(言い換えれば半導体チップCH側)に位置する先端面4c(リード4のダイパッド2側の側面)を有し、延在部4aと一体に形成されて接続される先端部4b(図5〜図8において、ハッチングを付して示す領域)を有している。この先端部4bは、リード4のボンディング領域となっており、複数のワイヤ5のそれぞれは、この先端部4bに接続(接合)されている。
<Lead details>
Next, details of the plurality of
また、複数のリード4の先端面4cのうち、ダイパッド2の長辺2a、2bと対向配置される先端面4cは、第1方向Yに沿って配置されている。第1方向Yに沿って配置される先端面4cを有するリード4は、半導体チップCHの複数のパッドPDのうち、辺3a、3b(第1方向Yに沿った辺)に沿って配置されるパッドPDとそれぞれ電気的に接続される。言い換えれば、半導体チップCHの辺3a、3b(第1方向Yに沿った辺)に沿って配置されるパッドPDと電気的に接続されるリード4の先端面4cは、辺3a、3bと対向するように第1方向Yに沿って配置される。一方、複数のリード4のうち、ダイパッド2の長辺2a、2bよりも外側(封止体6の短辺6c、6d側)に配置されるリード4は、封止体6の内側でダイパッド2の短辺2c、2d(半導体チップCHの辺3c、3d)に向かって屈曲している。そしてこれらのリード4の先端面4cは、第1方向Yに対して傾斜するように配置されている。先端面4cが大1方向Yに対して傾斜するリードのそれぞれは、封止体6の内部で、辺3cまたは辺3dに向かって屈曲し第1方向Yに対して辺3cまたは辺3dに向かって傾斜する傾斜部、および前記先端面を有し前記延在部と一体に形成されて接続される先端部4bを有している。第1方向Yに対して傾斜するように配置される先端面4cを有するリード4は、半導体チップCHの有する複数のパッドPDのうち、辺3c、3d(第2方向Xに沿った辺)に沿って配置されるパッドPDとそれぞれ電気的に接続される。言い換えれば、半導体チップCHの辺3c、3d(第2方向Xに沿った辺)に沿って配置されるパッドPDと電気的に接続されるリード4の先端面4cは、辺3c、3dと対向するように第2方向Xに沿って配置される。つまり、本実施の形態では、複数のリード4の先端面4cは、ワイヤ5を介して接続されるパッドPDと対向するようにそれぞれ配置されている。このように、リード4の先端面4cとパッドPDを対向配置することにより、複数のワイヤ5の長さを揃えることができる。ワイヤ5の長さを揃えると、端子(パッドPDおよびリード4)のレイアウトに起因するインピーダンス成分の増加を抑制することができるので、SOP1の電気特性を安定化して、信頼性を向上させることができる。
Further, among the front end surfaces 4 c of the plurality of
また、前記したように複数のワイヤ5のそれぞれは、リード4の先端部4bに接続(接合される)が、本実施の形態では、平面視におけるリード4の先端部4bの位置に応じて、ワイヤ5を接合する領域が異なっている。詳しく説明すると、図2に示す封止体6の長辺6a、6bを3等分した時に、最も短辺6d側に配置される領域10a1よりも短辺6c側に配置される領域10a2では、図5、図6および図9に示すように、先端部4bの中央領域4eにワイヤ5が接合される。一方、図2に示す封止体6の長辺6a、6bを3等分した時に、最も短辺6d側に配置される領域10a1では、図7、図8および図10に示すように、先端部4bの中央領域4eから第1方向Yに沿って張り出した張出領域4fにワイヤ5が接合される。この先端部4bの中央領域4eおよび張出領域4fは以下のように定義される。すなわち、図9および図10にハッチングを付して示すように、中央領域4eは、延在部4aと先端部4bの境界線の中心と先端部4bの先端面4c側の端辺の中心を結ぶ中心線(仮想線)CLを中心軸として、延在部4aと同じ幅を有する領域である。先端部4bの先端面4c側の端辺とは、リード4の側面を構成する先端面4cが備える各辺のうち、先端部4bのワイヤ接合面である上面と交差する辺(先端辺)である。この端辺は、図9や図10に示すように延在部4aと先端部4bの境界線よりも半導体チップCH側(ダイパッド2側)に、該境界線と対向するように配置されている。一方、張出領域4fは、中央領域4eと隣接して配置され、中央領域4eから第1方向Yに沿って張り出した領域である。
Further, as described above, each of the plurality of
後述するワイヤボンディング工程において、ワイヤ5とリード4を確実に接合する観点からは、図9に示すように中央領域4eに接合することが好ましい。ワイヤボンディング時にボンディング位置が若干ずれてもリード4と接合することができるからである。しかし、本実施の形態では、後述するモールド工程において、ワイヤ5の変形を抑制する観点から、一部のリード4についてはワイヤ5を張出領域4fに接合している。
In the wire bonding step to be described later, from the viewpoint of reliably bonding the
モールド工程の詳細は後述するが、以下、張出領域4fにワイヤ5を接合する効果について簡単に説明する。SOP1の製造工程では、複数のリード4が互いに対向する長辺6a、6bに沿って配置されているので、所謂、トランスファモールド方式を採用するモールド工程では、リード4が配置されていない一方の短辺6cから他方の短辺6dに向かって樹脂(硬化して封止体6となる封止用の樹脂)を供給する。このため、樹脂は、長辺6a、6bに沿って流れることとなる。
Although details of the molding process will be described later, the effect of bonding the
ここで、樹脂の流れ方向とワイヤ5の延在方向の成す角度によっては、ワイヤ5が樹脂から受ける圧力により変形する不良(ワイヤ流れ不良)が発生する場合がある。ワイヤ5の長さを一定とした場合、このワイヤ流れ不良は、樹脂の流れ方向とワイヤ5の延在方向の成す角度が90度となる時に最も発生し易く、樹脂の流れ方向とワイヤ5の延在方向の成す角度が0度となる時に最も発生し難い。したがって、ワイヤ5を、樹脂の流れ方向に対して0度に近い角度を成す方向に延在させることによりワイヤ流れ不良を抑制することができる。図10に当てはめると、モールド工程において、樹脂は第1方向Yに沿って流れる。このため、ワイヤ5を張出領域4fに接合すれば、ワイヤ5の延在方向と樹脂の流れ方向(第1方向Y)の成す角度は、中央領域4eに接合した場合よりも0度に近づくこととなる。この結果、ワイヤ流れ不良を抑制することができる。つまり、ワイヤ流れ不良によるSOP1の信頼性低下を抑制することができる。
Here, depending on the angle formed by the flow direction of the resin and the extending direction of the
また、ワイヤ流れ不良は、樹脂の供給部周辺では殆ど発生せず、排出部周辺において発生し易い。これは、樹脂が排出部周辺まで供給されると、中空空間の体積が小さくなることにより内部圧力が上昇し、これに伴って樹脂の圧力が上昇するためと考えられる。したがって、本実施の形態のように、ワイヤ流れ不良が発生し易い領域(図2に示す封止体6の長辺6a、6bを3等分した時に最も短辺6d側の領域)において、ワイヤ5を張出領域4fに接合すれば、ワイヤ流れ不良を抑制することができる。この場合、図2に示す封止体6の長辺6a、6bの中心よりも短辺6c側の領域(供給部側の領域)では、ワイヤ流れ不良は殆ど発生しないので、図9に示すようにワイヤ5を中央領域4eに接合することができる。このため、ワイヤ5とリード4を確実に接合することができる。つまり、ワイヤ5とリード4のワイヤボンディング不良による信頼性低下を抑制することができる。
Further, the wire flow failure hardly occurs around the resin supply part, and easily occurs around the discharge part. This is probably because when the resin is supplied to the periphery of the discharge part, the volume of the hollow space is reduced, so that the internal pressure increases, and the pressure of the resin increases accordingly. Accordingly, in the region where the wire flow failure is likely to occur (the region on the
<半導体装置の製造工程>
次に、図1〜図10に示すSOP1の製造工程について、説明する。本実施の形態におけるSOP1は、図11に示す組立てフローに沿って製造される。図11は、本実施の形態の半導体装置の組み立てフローを示す説明図である。各工程の詳細については、図12〜図26を用いて、以下に説明する。
<Manufacturing process of semiconductor device>
Next, the manufacturing process of SOP1 shown in FIGS. 1-10 is demonstrated. SOP1 in this Embodiment is manufactured along the assembly flow shown in FIG. FIG. 11 is an explanatory diagram showing an assembly flow of the semiconductor device of the present embodiment. Details of each step will be described below with reference to FIGS.
1.リードフレーム準備工程;
図12は、リードフレーム準備工程で準備するリードフレームを示す平面図、図13は、図12のS部の拡大平面図である。
1. Lead frame preparation process;
FIG. 12 is a plan view showing a lead frame prepared in the lead frame preparation step, and FIG. 13 is an enlarged plan view of a portion S in FIG.
まず、図11に示すリードフレーム準備工程(S1)として、図12に示すようなリードフレーム10を準備する。本実施の形態で使用するリードフレーム10は、枠部(枠体)10bの内側に複数の製品形成領域10aを備えている。図12では、行方向(第2方向X)に4個、列方向(第1方向Y)に4個の製品形成領域10aが、マトリクス状に配置され、合計16個の製品形成領域10aを備えている。このように、複数の製品形成領域10aをマトリクス状に配置することで、製造効率を向上させることができる。特に、図11に示すモールド工程(S4)では、複数の製品形成領域10aのそれぞれに封止体を形成するが、複数の封止体を一括して形成することで、製造効率を大幅に向上させることができる。リードフレーム10は、金属から成り、本実施の形態では、例えば、銅(Cu)から成る。詳しくは、銅(Cu)から成る基材の表面に、例えばニッケル(Ni)からなる導体膜が形成されている。また、一方の枠部10bには、それぞれランナ領域10cが行方向(第2方向X)に沿って配置されている。このランナ領域10cは後述するモールド工程において、樹脂を各製品形成領域10a内に配置されるキャビティに向かって供給する経路となるランナ部が配置される領域である。
First, as a lead frame preparation step (S1) shown in FIG. 11, a
また、図12の部分拡大図である図13に示すように、ダイパッド2は、製品形成領域10aの中央部に形成されている。ダイパッド2は長方形の平面形状を成し、第1方向Yに沿って配置される二つの長辺2a、2bおよび第2方向Xに沿って配置される二つの短辺2c、2dを有している。ダイパッド2には、複数の吊りリード9が接続されている。本工程で準備するリードフレーム10が備える複数の吊りリード9には、ダイパッド2の位置をオフセット配置するための屈曲部が形成されている。また、ダイパッド2の隣には、長辺2a、2bに沿ってそれぞれ複数のリード4が形成されている。複数のリード4のそれぞれは、図5〜図10を用いて説明したように、第2方向Xに沿って延在する延在部4a、および延在部4aよりもダイパッド2側に位置する先端面4cを有し、ボンディング領域となる先端部4bを有している。また、図示は省略するが、リード4のボンディング領域となる先端部4b(図5〜図8参照)の表面には、例えば例えば、銀(Ag)、あるいは金(Au)から成る導体膜が形成されている。
Further, as shown in FIG. 13 which is a partially enlarged view of FIG. 12, the
また、ダイパッド2の周囲には、ダイパッド2および複数のリード4の一部を囲むようにダム部(タイバー、フレーム部)11が配置されている。複数のリード4はダム部11の一部を構成するタイバー11aと一体に形成され、タイバー11aを介して連結されている。ダム部11は、後述するモールド工程において、樹脂の流出を堰き止める部分であって、封止領域(図1に示す封止体6を形成する領域)はこのダム部11により規定される。したがって、本実施の形態では、ダム部11は、略長方形の平面形状を成す。言い換えれば、第1方向Yに沿った二本の長辺(タイバー11aの内側の辺)と、第2方向Xに沿った二本の短辺を有している。本工程で準備するリードフレーム10では、ダイパッド2、複数のリード4、および複数の吊りリード9は、それぞれダム部11に連結(接続)され、一体に形成されている。また、ダム部11は、枠部10bと一体に形成されており、ダイパッド2および複数のリード4は、ダム部11を介して枠部10bに支持されている。
A dam portion (tie bar, frame portion) 11 is disposed around the
2.ダイボンディング工程;
図14は、図13に示すダイパッド上に、ボンディング材を介して半導体チップを搭載した状態を示す拡大平面図、図15は、図14のG−G線に沿った拡大断面図である。次に、図11に示すダイボンディング工程(S2)として、図14および図15に示すように半導体チップCHを、ダイパッド2のチップ搭載領域上にダイボンド材7(図15参照)を介して搭載する。
2. Die bonding process;
14 is an enlarged plan view showing a state in which a semiconductor chip is mounted on the die pad shown in FIG. 13 via a bonding material, and FIG. 15 is an enlarged cross-sectional view taken along the line GG in FIG. Next, as a die bonding step (S2) shown in FIG. 11, as shown in FIGS. 14 and 15, the semiconductor chip CH is mounted on the chip mounting region of the
本実施の形態では、図15に示すように、半導体チップCHの下面3f(複数のパッドPDが形成された上面3eの反対側の面)をダイパッド2の上面2eと対向させた状態で搭載する、所謂フェイスアップ実装方式で搭載する。また、図14に示すように半導体チップCHの各辺が、ダイパッド2の各辺に沿って配置されるように固定する。本実施の形態では、複数(図14および図15では2個)の半導体チップCH1、CH2を搭載する。したがって、まず、半導体チップCH1が有する辺3a、3b、3c、3dがダイパッド2の長辺2a、2b、短辺2c、2dにそれぞれ沿うように搭載する。次に、半導体チップCH2が有する辺3a、3b、3c、3dがダイパッド2の長辺2a、2b、短辺2c、2dとそれぞれ並ぶように(それぞれ沿うように)搭載する。なお、半導体チップCH1、CH2の搭載順序は上記に限定されない。また、例えば、図12に示す複数の製品形成領域10aのそれぞれに、半導体チップCH1(図14参照)を搭載し、その後、半導体チップCH1の隣に、それぞれ半導体チップCH1(図14参照)を搭載することができる。つまり、先に全ての半導体チップCH1を搭載した後で、半導体チップCHを搭載することができる。本実施の形態のように、種類の異なる複数の半導体チップCHを一つの製品形成領域10aに搭載する場合には、半導体チップCHの種類毎にまとめて搭載する方が、製造効率を向上させることができる。
In the present embodiment, as shown in FIG. 15, mounting is performed with the
また、本実施の形態では、例えば、エポキシ系の熱硬化性樹脂であるダイボンド材7を介して半導体チップCHを搭載するが、ダイボンド材7は、硬化(熱硬化)させる前には流動性を有するペースト材である。このようにペースト材をダイボンド材7として用いる場合には、まず、ダイパッド2上に、ダイボンド材7を塗布し、その後、半導体チップCHの下面3fをダイパッド2の上面2eに接着する。そして、接着後に、ダイボンド材7を硬化させる(例えば熱処理を施す)と、図15に示すように、半導体チップCHはダイボンド材7を介してダイパッド2上に固定される。なお、本実施の形態では、ダイボンド材7に、熱硬化性樹脂からなるペースト材を用いる実施態様について説明したが、種々の変形例を適用することができる。例えば、ペースト材ではなく、両面に接着層を備えるテープ材(フィルム材)である接着材を、予め半導体チップCHの下面3fに貼り付けておき、テープ材を介して半導体チップCHをダイパッド2上に搭載しても良い。
In the present embodiment, for example, the semiconductor chip CH is mounted via the
3.ワイヤボンディング工程;
図16は、図14に示す半導体チップと複数のリードを、ワイヤを介して電気的に接続した状態を示す拡大平面図、図17は、図16のH−H線に沿った拡大断面図である。次に、図11に示すワイヤボンディング工程(S3)として、図16および図17に示すように、半導体チップCHの複数のパッドPDと複数のリード4とを、複数のワイヤ(導電性部材)5を介して、それぞれ電気的に接続する。
3. Wire bonding process;
16 is an enlarged plan view showing a state in which the semiconductor chip shown in FIG. 14 and a plurality of leads are electrically connected via wires, and FIG. 17 is an enlarged cross-sectional view taken along line HH in FIG. is there. Next, as a wire bonding step (S3) shown in FIG. 11, a plurality of pads PD and a plurality of
本工程では、例えば、ヒートステージ15を準備し、各製品形成領域10aのダイパッド2上に、半導体チップCHが搭載されたリードフレーム10をヒートステージ上に配置する。そして、半導体チップCHのパッドPDとリード4とを、ワイヤ5を介して電気的に接続する。ここで、本実施の形態では、キャピラリ16を介してワイヤ5を供給し、超音波と熱圧着を併用してワイヤ5を接合する、所謂、ネイルヘッドボンディング方式によりワイヤ5を接続している。また、本実施の形態では、半導体チップCHのパッドPDにワイヤの一部を接続した後、ワイヤ5の他部をリード4における先端部4b(ボンディング領域)に接続する、所謂、正ボンディング方式によりワイヤを接続している。
In this step, for example, the
ここで、本実施の形態では、図5〜図10を用いて説明したように、複数のリード4のうちの一部は、ワイヤ5をリード4の張出領域4f(図10参照)に接合する。また、複数のリード4の他の一部は、ワイヤ5をリード4の中央領域4e(図9参照)に接合する。この時、リード4の先端部4bを安定して固定することにより、ワイヤ5とリード4の上面を確実に接合することができるので、図17に示すように、リード4の先端部4bの下面側を、ヒートステージのリード支持面15aと当接させた状態でワイヤ5を接合することが好ましい。特に、張出領域4fにワイヤ5を接合するリード4の場合、ワイヤボンディング時にリード4の先端部4bが傾くと接合不良の原因となるので、張出領域4fの下面側をリード支持面15aと当接させることが好ましい。本実施の形態では、前記したように、ダイパッド2の位置がリード4の位置に対してオフセットされているので、ヒートステージ15にも段差部を設け、ダイパッド2を支持するダイパッド支持面15bがリード支持面15aよりも低い位置となっている。これにより、ダイパッド2およびリード4の下面側を安定的に保持することができる。
Here, in the present embodiment, as described with reference to FIGS. 5 to 10, a part of the plurality of
また、図17に拡大して示すように、リード4の先端部4b(ボンディング領域)の上面には、例えば、銀(Ag)、あるいは金(Au)から成る導体膜CF1が形成されている。図17では、基材である銅膜BMの表面が導体膜であるニッケル膜CF2で覆われ、このニッケル膜CF2の上面に導体膜CF1が積層された例を示している。ワイヤ5の一部は、この導体膜CF1に接合されている。また、ワイヤ5は金属からなり、本実施の形態では、例えば金(Au)からなる。そのため、ワイヤ5の接合領域に導体膜CF1を形成することにより、ワイヤ5とリード4の接合強度を向上させることができる。特に、張出領域4fにワイヤ5を接合するリード4の場合、ワイヤ5とリード4の接合強度を向上させることで、接合不良を抑制することができる。
Further, as shown in an enlarged view in FIG. 17, a conductor film CF1 made of, for example, silver (Ag) or gold (Au) is formed on the upper surface of the
4.モールド工程;
図18は、図16に示すリードフレームの製品形成領域に、封止体を形成した状態を示す平面図である。また、図19は、図18のS部の拡大平面図、図20は、モールド工程において成形金型内に樹脂を供給した状態を示し、図19のJ−J線に沿った拡大断面図である。また、図21は、モールド工程において成形金型内に樹脂を供給した状態を示し、図19のK−K線に沿った拡大断面図である。次に、図11に示すモールド工程(S4)として、図18に示すように、複数の製品形成領域10aのそれぞれに封止体(封止体)6を形成し、図20に示すように各製品形成領域10aの半導体チップCH、複数のワイヤ5、ダイパッド2、および複数のリード4それぞれの一部分(インナリード部)を封止する。
4). Molding process;
18 is a plan view showing a state in which a sealing body is formed in the product formation region of the lead frame shown in FIG. 19 is an enlarged plan view of the S portion in FIG. 18, and FIG. 20 is an enlarged sectional view taken along line JJ in FIG. 19, showing a state in which resin is supplied into the molding die in the molding process. is there. FIG. 21 is an enlarged cross-sectional view taken along the line KK in FIG. 19, showing a state in which the resin is supplied into the molding die in the molding process. Next, as a molding step (S4) shown in FIG. 11, as shown in FIG. 18, a sealing body (sealing body) 6 is formed in each of the plurality of
本実施の形態では、内面にキャビティが形成された上型(上金型)および上型のキャビティと対向する位置にキャビティが形成された下型(下金型)を備えた成形金型の上型と下型の間に、図16や図17に示すリードフレーム10を固定した状態で、軟化(可塑化)させた熱硬化性樹脂(樹脂)を、キャビティ内に圧入して成形し、その後加熱硬化させる、所謂トランスファモールド方式を用いている。また、トランスファモールド方式では、供給部(ゲート部)からキャビティ内部に樹脂を供給し、排出部(ベント部)からキャビティ内の残ガスや余剰な樹脂を排出する。キャビティに対する供給部の位置により分類すると、キャビティの上方に供給部を配置するトップゲート方式、およびキャビティの側面側に供給部を配置するサイドゲート方式に大別できる。本実施の形態では、成形金型の小型化の観点、あるいは、成形金型のメンテナンスの容易さの観点で有利なサイドゲート方式を適用している。
In the present embodiment, an upper mold (upper mold) having a cavity formed on the inner surface and an upper mold having a lower mold (lower mold) having a cavity formed at a position opposite to the upper mold cavity. With the
以下、本実施の形態のモールド工程を詳細に説明する。まず、成形金型準備工程として、図20および図21に示す成形金型20を準備する。
Hereinafter, the molding process of the present embodiment will be described in detail. First, as a molding die preparation step, a
成形金型20は、上型(上金型)21、および下型(下金型)22を備えている。上型21は金型面(クランプ面、内面)21a(図21参照)およびこの金型面21a側に形成されたキャビティ(凹部)23を有する。キャビティ23は四辺形(詳しくは角部が面取りされた四角形)の形状を成し、互いに対向する長辺23a、23b(図21参照)、および長辺23a、23bとそれぞれ交差(直交)し、互いに対向する短辺23c、23d(図20参照)を有している。下型22は、金型面(クランプ面、内面)22a(図21参照)およびこの金型面22a側に形成されたキャビティ(凹部)24を有する。上型21のキャビティ23と下型22のキャビティ24は互いに対向する位置に配置され、上型21の金型面21aと下型22の金型面22aを対向させて重ね合わせることにより、キャビティ23、24に囲まれた中空空間が成形金型20内に形成される。また、上型21の金型面21a側には、中空空間内に樹脂を供給するためのゲート部(供給部)25、および中空空間の内部ガスおよび余剰な樹脂を排出するためのベント部(排出部)26が形成されている。ゲート部25およびベント部26は、キャビティ23の側面側に配置され、キャビティ23の側面に接続されている。なお、図20では、上型21のみにゲート部25およびベント部26を形成する例を示しているが、例えば、下型22の金型面22aにおいて、ゲート部25、ベント部26のそれぞれと対向する位置にゲート部およびベント部を形成することもできる。
The molding die 20 includes an upper die (upper die) 21 and a lower die (lower die) 22. The
また、本実施の形態では、図19に示すキャビティ23の長辺23a、23b側には、それぞれ複数のリードが配置されているので、ゲート部25およびベント部26を短辺23c、23d側に配置している。なお、図19では、成形金型20(図20、図21参照)の各構成部の平面位置を示すため、樹脂(硬化させることで封止体となる封止用の樹脂)6pに成形金型20の各構成部の符号を付して説明する。図19に示すように、キャビティ23の長辺23a、23b、短辺23c、23dは、それぞれ封止体6の長辺6a、6b、短辺6c、6dに対応する。図19を用いてゲート部25およびベント部26の位置を詳しく説明すると、ゲート部25は、キャビティ23の短辺23c側に、ベント部26は短辺23d側にそれぞれ接続されている。また、ゲート部25は、短辺23cの中心よりも長辺23a側に、ベント部26は、短辺23dの中心よりも長辺23b側に、それぞれ寄せて配置している。このようにゲート部25およびベント部26を短辺23c、23dの中心から互いに対向する長辺23a、23b側にずらして配置することにより、図20に示すキャビティ23、24により形成される中空空間の角部に樹脂6pを供給し易くなる。
In the present embodiment, a plurality of leads are arranged on the
また、本実施の形態では、図18に示すように、複数の製品形成領域10aのそれぞれに、一括して複数の封止体6を形成する。このため、図20および図21に示す成形金型20には、図18に示す複数の製品形成領域10aに対応して複数のキャビティ23、24が形成されている。本実施の形態のように、複数の製品形成領域10aのそれぞれに、一括して複数の封止体6を形成すると、製造効率を向上させることができる。特に、図18に示すように、製品形成領域10aの列数(第1方向Yに沿って配置される製品形成領域10aの数)を増やすと、成形金型20(図21参照)の大型化を抑制することができる点で好ましい。製品形成領域10aの列数を増やし、かつ、成形金型の大型化を抑制する観点からは、図18に示すように隣り合う製品形成領域10aのベント部26とゲート部25を連結することが好ましい。本実施の形態では、製品形成領域を樹脂6pの供給方向である第1方向Yに沿って、複数列(4列)で製品形成領域10aを配置している。そして、第1列目の製品形成領域10aのベント部26と第2列目の製品形成領域10aのゲート部25が、製品形成領域間流路であるキャビティ27を介して連結されている。同様に、第2列目、第3列目のベント部26は、キャビティ27を介して第3列目、第4列目のゲート部25とそれぞれ連結されている。また、第1列目のゲート部25は、図示しない加熱室(ポット部)に連結されたランナ部28に連結されている。また、第4列目のベント部26には、フローキャビティ29に連結されている。これにより、複数列で配置された各製品形成領域10aに第1列目から第4列目に向かって順次樹脂6pを供給することができる。
Moreover, in this Embodiment, as shown in FIG. 18, the several sealing
次に、クランプ工程として、図20および図21に示すように、リードフレーム10を上型21と下型22の間に配置し、リードフレーム10のクランプ領域(成形金型20の金型面21a、22aと対向する領域)を成形金型20でクランプする。本工程では、まず、リードフレーム10を上型21と下型22の間に配置する。詳しくは、半導体チップCHが搭載されたダイパッド2、複数のワイヤ5および複数のリード4のそれぞれ一部(複数のインナリード4a)が、キャビティ23、24内に位置するように配置する。また、図19に示すキャビティ23の長辺23a、23b(封止体6の長辺6a、6b)に図14に示すダイパッド2の長辺2a、2b(図16に示す半導体チップCHの辺3a、3b)がそれぞれ沿うように、図19に示すキャビティ23の短辺23c、23d(封止体6の短辺6c、6d)に図14に示すダイパッド2の短辺2c、2dがそれぞれ沿うように配置する。次に、図20および図21に示すようにリードフレーム10を上型21と下型22とでクランプする。上型21のキャビティ23の周囲に配置された金型面21aは、リードフレーム10の上面のクランプ領域に当接し、リードフレーム10を下型22に向かって押し付ける。一方、下型22とリードフレーム10の間には、下型22のキャビティ24の周囲に配置された金型面22aは、リードフレーム10の下面のクランプ領域に当接し、リードフレーム10を上型21に向かって押し付ける。なお、クランプ工程では、金型面21a、22aの距離を近づけてリードフレーム10を挟み込むことでリードフレーム10を成形金型20内に固定するが、上型21を移動させる方法、下型22を移動させる方法、あるいは上型21および下型22の両方を移動させる方法を適用することができる。
Next, as shown in FIGS. 20 and 21, as a clamping process, the
次に、封止体形成工程として、図20に示すように成形金型20によりリードフレーム10をクランプした状態でキャビティ23、24内に樹脂6pを供給(圧入)し、これを硬化させることで封止体6を形成する。本工程では、まず、図示しない加熱室(ポット部)で熱硬化性樹脂からなる樹脂ペレット(図示は省略)を軟化(可塑化)させ、上型21に形成されたゲート部25に通じるランナ部28(図18参照)を経由して樹脂6pをキャビティ23、24に供給する。なお、加熱室およびランナ部28は、それぞれ成形金型20に形成される。樹脂6pは、図18に矢印を付して示すように、ランナ部28から第1列目、第2列目、第3列目、第4列目順で各製品形成領域10aのキャビティ23、24(図20参照)内に供給される。
Next, as a sealing body forming step,
<樹脂の流れ方向と、ワイヤ流れ不良との関係>
以下、製品形成領域10a内での樹脂の流れ方向について、第4列目の製品形成領域10aの拡大平面図を例として説明する。図22〜図26は、図19に示す樹脂を供給する際の流れ方向を段階的に示す拡大平面図である。なお、図22〜図26では、製品形成領域10a内における樹脂6pの流れ方向を、矢印を付して示している。
<Relationship between resin flow direction and wire flow failure>
Hereinafter, the flow direction of the resin in the
まず、樹脂6pの供給開始直後は、図22に示すように、樹脂6pは、ゲート部25からキャビティ23に沿って、等方的に広がる。また、この時、キャビティ23の外側において、成形金型20(図21参照)の金型面21a、22a(図21参照)と、ダム部11に囲まれた領域内にも樹脂6pが埋め込まれる。しかし、図23や図24に示すように、樹脂6pが、半導体チップCHが配置された領域に到達すると、樹脂6pの流れが、半導体チップCHに阻害され、流れにくくなる。一方、リード4が配置された領域およびリード4と半導体チップCHの間の領域では、樹脂6pの流れは阻害され難い。このため、図23や図24に示すように、キャビティ23の長辺23a、23bと半導体チップCHの辺3a、3b(図16参照)の間の領域では樹脂6pが流れやすくなり、該領域では、第1方向Yに沿って樹脂6pが流れることとなる。そして、本実施の形態のように、ゲート部25を短辺23cの中心よりも長辺6b側に寄せて配置する場合には、図25に示すようにゲート部25に近い方の長辺6b側が先に封止され、次に、ベント部26に近い方の長辺6a側が封止される。次に、図26に示すように、ベント部26の最も近い位置に配置されるリード4のインナリード部が封止され、その後、余剰な樹脂6pが残ガスとともにベント部26に排出される。これにより、図19に示す封止体6が成形される。
First, immediately after the supply of the
ここで、前記したように、トランスファモールド方式によるモールド工程では、樹脂6pの流れ方向とワイヤ5の延在方向の成す角度によっては、ワイヤ5が樹脂6pから受ける圧力により変形する不良(ワイヤ流れ不良)が発生する場合がある。そして、このワイヤ流れ不良は、樹脂6pの流れ方向とワイヤ5の延在方向の成す角度が90度となる時に最も発生し易く、樹脂6pの流れ方向とワイヤ5の延在方向の成す角度が0度となる時に最も発生し難い。以下、ワイヤ流れ不良の発生し易い領域について説明する。
Here, as described above, in the molding process using the transfer mold method, depending on the angle formed by the flow direction of the
まず、図22〜図24に示すように、樹脂6pがキャビティ23の長辺23a、23bを3等分した時に、最も短辺23d側に配置される領域(図2に示す領域10a1)に到達するまでの領域(図2に示す領域10a2)においては、ワイヤ流れ不良は殆ど発生しない。この領域10a2内において、樹脂6pの流れ方向とワイヤ5(図16参照)の成す角度が90度となっている場合であってもワイヤ流れ不良は殆ど発生しない。これは、図22〜図24に示す段階では、キャビティ23内の未充填領域(樹脂6pが充填されていない領域)の体積が十分に大きいので、樹脂6pの供給圧力は、ワイヤ5を変形させる程高くはないものと考えられる。ところが、本願発明者の検討によれば、樹脂6pがキャビティ23の長辺23aを3等分した時に最もベント部26側になる領域10a1(図2参照)では、ワイヤ流れ不良の発生頻度が増加する。特に、ベント部26の周辺領域(例えば図25に示す未充填領域)では、ワイヤ5が樹脂6pの進行方向に向かって大きく変形する場合がある。なお、ワイヤ流れ不良により、ワイヤ5の変形の程度が特に大きくなるベント部26の周辺領域は、本願発明者の検討によれば、ベント部26に最も近いリード4からゲート部25に向かって、3本〜4本程度のリード4が配置される狭い領域である。このようにベント部26側でワイヤ流れ不良が発生する理由は、未充填領域の体積の減少に伴って、キャビティ23内の内部圧力が上昇し、これに対応して樹脂6pの供給圧力が高くなっているためと考えられる。また、本実施の形態では図18に示すように製品形成領域10aを樹脂6pの供給方向である第1方向Yに沿って複数列で配置し、第1列から末端列(本実施の形態では第4列)の製品形成領域10aに向かって順次樹脂6pを供給する。この場合、樹脂6pの供給方向の末端列の製品形成領域10aのベント部26周辺(すなわち、図25に示す未充填領域)において、特にワイヤ5が大きく変形し易い。これは、第1列目の製品形成領域10aから末端列の製品形成領域10aまでは、前記したように隣り合う製品形成領域10aのベント部26とゲート部25が連結(連通)されている。このため、第1列目から第3列目までのベント部26の周辺においては、末端列側の製品形成領域10aに向かって内部ガスが流れ込むことによりキャビティ23内の内部圧力の上昇が抑制できるためと考えられる。
First, as shown in FIG. 22 to FIG. 24, when the
本実施の形態では、ワイヤ5の変形が生じ易い領域において、図10を用いて説明したように、ワイヤ5をリード4の先端部4bの張出領域4fに接合している。例えば、図25および図26に示す複数のリード4のうち、先端面4c(図10参照)が第1方向Yに沿っており、かつ、ベント部26の最も近い位置に配置されるリードP2は、ワイヤ5をリード4の先端部4b(図10参照)の張出領域4f(図10参照)に接合している。また、リードP2のゲート部25側の隣に配置されるリードP3も、ワイヤ5をリード4の先端部4bの張出領域4fに接合している。さらに、リードP3のゲート部25側の隣に配置されるリードP4も、ワイヤ5をリード4の先端部4bの張出領域4fに接合している。これにより、リードP2、P3、P4に接続されるワイヤ5の延在方向と樹脂6pの流れ方向(第1方向Y)の成す角度は、中央領域4eに接合した場合よりも0度に近づくこととなる。この結果、ワイヤ流れ不良を抑制することができる。このため、リードP2,P3、P4に接続されるワイヤ5が変形し、各ワイヤ5よりもベント部26側に配置されるワイヤ5と接触して短絡不良となることを抑制できる。また、リードP2,P3、P4に接続されるワイヤ5が変形により接合不良となることを抑制できる。
In the present embodiment, in the region where the deformation of the
一方、図25に示すベント部26周辺に位置する複数のリード4のうち、先端面4c(図7参照)が半導体チップCHの辺3d(第2方向Xに沿った辺)と対向するリードP1は、図10に示すような張出領域4fが形成されず、図7に示すように先端部4bの中央領域4eに接合されている。リードP1に接合されるワイヤ5には、図25に示すように主に半導体チップCHの上面側から樹脂6pが供給される。また、リードP1に接続されるワイヤ5は、半導体チップCHの辺3dに沿って配置されるパッドPDに接続される。したがって、先端部4bの中央にワイヤ5を接合しても、リードP1に接合されるワイヤ5の延在方向と樹脂6pの流れ方向の成す角度は、0度に近い。そこで、本実施の形態では、リードP1に接合されるワイヤ5は、リードP1の先端部4bの中央領域4eに接合する。このように、リードP2よりもベント部26側に配置されるリード4であっても、ワイヤ5の延在方向と樹脂6pの流れ方向の成す角度が構造上0度に近くなるリードP1については、先端部4bの中央にワイヤ5を接合することで、ワイヤボンディング工程時の接続信頼性を向上させることができる。
On the other hand, among the plurality of
<好ましい態様>
次に、前記したワイヤ流れ不良を抑制する観点、あるいは、ワイヤ5の接続信頼性の低下を抑制する観点から本実施の形態の好ましい態様について説明する。図27は、ワイヤ流れ不良が発生しやすい領域と、リードのへの接合位置の関係を示す拡大平面図である。なお、図27は、図16に示す拡大平面領域に対応している。
<Preferred embodiment>
Next, a preferred embodiment of the present embodiment will be described from the viewpoint of suppressing the above-described wire flow failure or suppressing the decrease in connection reliability of the
まず、ワイヤ流れ不良の発生頻度は、前記したように図19に示す長辺6a、6b(キャビティ23の長辺23a、23b)を3等分した時に、最もベント部26側の領域(図27に示す領域10a1)で増加する。したがって、ほぼ確実にワイヤ流れ不良を抑制する観点から、図27に示すように、領域10a1内に先端部4bが配置されるリード4であるリードP2〜リードP7およびリードP26〜リードP31のそれぞれは、張出領域4f(図7参照)にワイヤ5を接合している。ただし、リードP1やリードP25のように先端面4cが半導体チップCHの辺3dと対向するように配置され、辺3dに沿って配置されるパッドPDと接続されるリード4は、前記したように、構造上ワイヤ流れ不良が発生し難い。このため、リードP1およびリードP2は、図27に示す領域10a1内に先端部4bが配置されるリード4であるが、図7や図8に示すように、張出領域4f(図9、図10参照)を形成せず、ワイヤ5を中央領域4e(図9、図10)に接合している。リードP1〜リードP7およびリードP25〜リードP31には、例えば信号電流など、各リード4に固有の電流が流れるが、これらのリード4に接合されるワイヤ5のワイヤ流れ不良を抑制することにより、隣り合うワイヤ5同士の短絡不良を抑制することができる。また、図27に示すリードP8やリードP32のように、複数のワイヤ5が一つのリード4に接合される場合がある。リードP8やリードP32は、例えば、電源電位電流や基準電位電流などが流れるリード4であって、インピーダンス成分を低減するため、あるいは複数の半導体チップCHに接続される電源回路、基準電位回路を共通化するため、複数のワイヤ5が接続される。このように複数のワイヤ5が一つのリード4に接合される場合には、ワイヤ5のそれぞれを、中央領域4eに接合することができる。複数のワイヤ5を一つのリード4に接合する場合、ワイヤ5の配置密度が高くなるので、ワイヤ流れ不良は発生し難くなる。また、仮に、一つのリード4に接合されるワイヤ5同士が接触した場合であっても、短絡不良とはならない。
First, as described above, when the
一方、ワイヤ流れ不良が殆ど発生しない領域、すなわち、図27に示す領域10a2では、張出領域4f(図9参照)を形成しない、あるいは張出領域4fを形成した場合でも図9に示すようにワイヤ5を中央領域4eに接合している。領域10a2では、ワイヤ5の延在方向と樹脂6p(図19参照)の流れ方向の成す角度によらず、ワイヤ流れ不良が発生し難い。したがって、この領域10a2に先端部4bが配置されるワイヤ5は、中央領域4eにワイヤ5を接続した方が、ワイヤボンディング工程におけるワイヤ5の接続信頼性の低下を抑制する観点から好ましい。
On the other hand, in the region where the wire flow failure hardly occurs, that is, in the region 10a2 shown in FIG. 27, as shown in FIG. 9, even if the
ところで、領域10a2に先端部4bが配置されるリード4は、中央領域4eにワイヤ5を接合するので、図9に示す張出領域4fを設けない構成とすることもできる。しかし、図9に示すように中央領域4eにワイヤ5を接合する場合でも張出領域4fを設けることで、以下の効果を得ることができる。すなわち、図2に示すように完成したSOP1では、複数のリード4がそれぞれ分離しているため、リード4と封止体6の接着強度が低下すると、長辺6aあるいは長辺6bに向かってリード4が抜けてしまう不良(抜け不良)が発生する懸念がある。図9に示すように張出領域4fを形成すれば、張出領域4fが抜け不良を抑制するアンカーとして機能する。したがって、図27に示す領域10a2に配置されるリード4についても張出領域4fを形成することが好ましい。なお、図27に示すリードP1、リードP20〜リードP25、およびリードP44〜リードP48は、図9あるいは図10に示す張出領域4fを形成していない。しかし、これらのリード4は何れも封止体6(図2参照)内に第1方向Yおよび第2方向Xに対して傾斜する傾斜部を有している。また、図5〜図8に示すようにこれらのリード4は半導体チップCHの辺3cまたは辺3dと対向するように先端面4cが配置されるので、半導体チップCHの辺3cまたは辺3dに向かって廻り込ませるために傾斜部の長さが他のリード4よりも長くなる。このように長い傾斜部を有するリード4は、傾斜部が抜け不良を抑制するアンカーとして機能するため、張出領域4fを形成していない。
By the way, the
また、図18に示すように本実施の形態では複数の製品形成領域10aにそれぞれ封止体6を形成する。この場合、複数の製品形成領域10aのそれぞれについて、図27に示す態様を適用することが特に好ましい。
As shown in FIG. 18, in the present embodiment, the sealing
また、図7に示すリードP4や図8に示すリードP29のように、中央領域4eよりもゲート部25(図19参照)側および中央領域4eよりもベント部26(図19参照)側の両隣にそれぞれ張出領域4fが形成されている場合、ベント部26側の張出領域4fにワイヤ5を接合することが好ましい。特にベント部26aの周辺領域では、ベント部26側の張出領域4fにワイヤ5を接合することにより、ワイヤ5の延在方向と樹脂6p(図25参照)の流れ方向の成す角度を0度に近づけることができるからである。また、図7に示すリードP2、P3や図8に示すリードP27、P28のように、中央領域4eの何れか一方の隣に、他方よりも面積が広い張出領域4fを形成する場合には、ベント部26側の張出領域4fを広くすることが好ましい。張出領域4fにワイヤ5を接合する時に、張出領域4fの面積を広くすることにより、ワイヤボンディング時の接続信頼性が向上するからである。
Further, like the lead P4 shown in FIG. 7 and the lead P29 shown in FIG. 8, both the gate region 25 (see FIG. 19) side from the
このように、ワイヤ流れ不良を抑制する観点、あるいは、ワイヤ5の接続信頼性の低下を抑制する観点からは、図27を用いて説明した態様が特に好ましいが、種々の変形例を適用することができる。以下では、図27に示す実施態様の代表的な変形例について説明する。
As described above, the aspect described with reference to FIG. 27 is particularly preferable from the viewpoint of suppressing the wire flow failure or suppressing the decrease in the connection reliability of the
<変形例>
前記したように、ワイヤ流れ不良は、図27に示す領域10a1において発生頻度が増加するが、ワイヤ5の変形の程度は、図19に示すベント部26に近づく程大きくなる。言い換えると、ワイヤ5の変形の程度が特に大きい領域は、例えば図25に示す未充填領域、すなわち、ベント部26に最も近いリード4からゲート部25に向かって、3本〜4本程度のリード4が配置される狭い領域である。また、図18に示すように製品形成領域10aを樹脂6pの供給方向である第1方向Yに沿って複数列で配置し、第1列から末端列(本実施の形態では第4列)の製品形成領域10aに向かって順次樹脂6pを供給する。この場合、樹脂6pの供給方向の末端列の製品形成領域10aのベント部26周辺(図25に示す未充填領域)において、特にワイヤ5が大きく変形し易い。
<Modification>
As described above, the frequency of occurrence of poor wire flow increases in the region 10a1 shown in FIG. 27, but the degree of deformation of the
したがって、ワイヤ5の変形の程度が特に大きい領域についてのみ、ワイヤ流れ不良の対策を施す場合には、図28〜図31に示す変形例が考えられる。図28は図27に対する変形例であって、図18に示す複数の製品形成領域のうち、第4列目の製品形成領域を示す拡大平面図である。また、図29は図7に対する変形例であって、図28に示すベント部周辺に対応する拡大平面図、図30は図8に対する変形例であって、図28に示すベント部周辺に対応する拡大平面図である。また図31は、図27に対する変形例であって、図18に示す複数の製品形成領域のうち、第1列目〜第3列目までの各製品形成領域を示す拡大平面図である。
Therefore, in the case where countermeasures against poor wire flow are taken only in an area where the degree of deformation of the
図28〜図31に示す変形例では、第1方向Yに沿って複数列で配置された製品形成領域10aのうち、末端列である第4列目の製品形成領域10aの、特にワイヤ5の変形が大きくなる領域にワイヤ流れ対策が施されている。図28では、複数のリード4のうち、第1方向Yに沿った先端面4c(図29参照)を有し、かつ、第1方向Yに沿った先端面4cを有する複数のリード4のうち、先端部4cがベント部26にもっとも近い位置に配置されるリードP2、およびリードP2のゲート部25側の隣に配置されるリードP3にワイヤ流れ対策が施されている。つまり、図29に示すようにリードP2、P3は先端部4bの張出領域4fにワイヤ5が接合されている。一方、その他のリード4(リードP1およびリードP4〜リードP48)は、例えば図29や図30に示すように先端部4bの中央領域4eにワイヤ5が接合されている。また、図31に示すように、第1列目〜第3列目までの各製品形成領域10aのそれぞれは、図29に示すように張出領域4fにワイヤ5を接合するリード4を有していない。言い換えれば、図28〜図31に示す変形例では、ワイヤ流れ不良によるワイヤ5の変形の程度が最も大きいリードP2、P3のみに対してワイヤ流れ対策を施している。このように張出領域4fに接合するワイヤ5を最小限に留めることにより、ワイヤボンディング工程における接続信頼性を向上させることができる。
In the modification shown in FIGS. 28 to 31, among the
ところで、ワイヤ流れ不良による短絡不良を抑制する効果が得られる最小限の構成としては、図29に示すリードP2のみを張出領域4fに接合する構成とすることもできる。また、リードP2がベント部26に最も近いリード4である場合(つまり、図29に示すリードP1が存在しない場合)、リードP2に接続されるワイヤ5が変形しても短絡不良は発生しない。この場合、図29に示すリードP3のみを張出領域4fに接合する構成が、短絡不良を抑制する効果が得られる最小限の構成となる。しかし、ワイヤ流れによるワイヤ5の変形量が大きい場合、ワイヤ5とパッドPD、あるいはワイヤ5とリード4の接合部における接続信頼性が低下する。この接続信頼性の低下を抑制する観点からは、リードP2がベント部26に最も近いリード4である場合であってもリードP2およびリードP3のそれぞれを張出領域4fに接合することが好ましい。また、本願発明者の検討によれば、ベント部26に最も近いリード4からゲート部25に向かって、3本〜4本程度のリード4が配置される領域において、ワイヤ5の変形の程度が特に大きくなる。このため、図29に示すリードP3についても張出領域4fにワイヤ5を接合することが好ましい。
By the way, as a minimum configuration capable of obtaining an effect of suppressing a short circuit failure due to a wire flow failure, it is possible to adopt a configuration in which only the lead P2 shown in FIG. 29 is joined to the
また、図28〜図31に示す変形例では、図18に示すリードフレーム10において、製品形成領域10aの位置によって、最終製品であるSOP1のワイヤボンディング位置が異なってしまう。したがって、各製品形成領域10aで同様の位置にワイヤボンディングされた最終製品を取得する観点からは、図18に示す第1列目〜第3列目までの製品形成領域10aについても、第4列目の製品形成領域10aと同じリード4にワイヤ流れ対策を施すことが好ましい。
In the modification shown in FIGS. 28 to 31, in the
また、図18に示す第1列目〜第3列目までの製品形成領域10aでは、第4列目の製品形成領域10aよりは、ワイヤ流れによるワイヤ5(図27参照)の変形の程度が小さいが、第1列目〜第3列目までの製品形成領域10aでもワイヤ5が変形する。したがって、第1列目〜第4列目までの製品形成領域10aのそれぞれにワイヤ流れ対策を施すことが好ましい。ただし、図18に示すように、本実施の形態では、ゲート部25およびベント部26をそれぞれ異なる長辺側に寄せて配置している。また、各列の製品形成領域10a間のベント部26とゲート部25の接続距離を短くするため、ゲート部25とベント部26を列毎に交互に異なる長辺に寄せて配置している。言い換えると、隣り合うベント部26とゲート部25は第1方向Yに沿って対向するように配置されている。詳しくは、第1列目と第3列目の製品形成領域10aのベント部26は、長辺6b(図19参照)側に寄せて配置され、第2列目と第4列目の製品形成領域10aのベント部26は、長辺6a(図19参照)側に寄せて配置されている。したがって、第1列目と第3列目の製品形成領域10aにおいては、長辺6b側に配置されるリード4の方が、長辺6a側に配置されるリード4よりもベント部26に近くなる。このため、図32に示すように、第1列目と第3列目の製品形成領域10aにおいては、リードP26およびリードP27にワイヤ流れ対策を施す(図10に示すように張出領域4fにワイヤ5を接合する)ことが好ましい。図32は、図27に対する変形例であって、図18に示す複数の製品形成領域のうち、第1列目または第3列目の製品形成領域を示す拡大平面図である。また、この場合、各製品形成領域10aで同様の位置にワイヤボンディングされた最終製品を取得する観点からは、リードP2およびリードP3についてもワイヤ流れ対策を施すことが好ましい。言い換えると、ゲート部25とベント部26を列毎に交互に異なる長辺に寄せて配置する場合、ベント部26に近いリード4はリードP2、P3あるいはリードP26、P27のいずれか一方になる。この場合でも、ベント部26に近いリード4に対して第2方向Xに沿って対向するリード4に対しては、図10に示すように張出領域4fにワイヤ5を接合することが好ましい。
Further, in the
また、図18〜図32では、図19に示すようにキャビティ23の短辺23c、23dの中心よりも長辺23aまたは長辺23b側寄せた位置にゲート部25およびベント部26を配置する実施態様について説明したが、図33に示すようにキャビティ23の短辺23c、23dの中心にゲート部25およびベント部26を配置する実施態様に適用することもできる。図33は、図19に対する変形例であって樹脂の流れ方向を示す拡大平面図である。図33に示す変形例では、図22〜図26に示したような段階的な樹脂6pの流れについては図示を省略するが、図33に矢印を付して示すように、樹脂6pは、ゲート部25からベント部26に向かって主として第1方向Yに沿って流れる。したがって、例えば、図27を用いて説明した構成、あるいは図32を用いて説明した構成を適用することにより、ワイヤ流れ不良を抑制することができる。
18 to 32, the
また、図10では張出領域4fを有するリード4の先端部の形状の一例を示しているが、例えば、図34に示す変形例に適用することができる。図34は図10に対する変形例であって、複数のリードのうち、ダイパッドの長辺と対向する先端面を有するリードの先端部周辺の拡大平面図である。図34に示すリード4は、延在部4aと先端部4bの境界線において、先端部4bの一部が第1方向Yに沿った方向に窪んだ凹部4gを有している。張出領域4fの面積を大きく確保する場合、隣に配置された先端部4bとの距離が近づく。この場合、図34に示すように凹部4gを設けることで、隣り合う先端部4b同士の接触をさけることができる。図34に示す構造のリード4の場合、先端部4bと延在部4aの境界線における中心が異なるので、中心領域4eおよび張出領域4fを以下のように定義する。すなわち、図34に示すリード4は、先端部4bの延在部4a側の境界線の中心と、先端部4bの先端面4c側の端辺の中心を結ぶ線(仮想線)CLを中心軸として、延在部4aと同じ幅を有する中央領域4eと、中央領域4eから第1方向Yに沿って張り出した張出領域と、を有している。先端部4bの先端面4c側の端辺とは、リード4の側面を構成する先端面4cが備える各辺のうち、先端部4bのワイヤ接合面である上面と交差する辺(先端辺)である。この端辺は、図34に示すように延在部4aと先端部4bの境界線よりも半導体チップCH側(ダイパッド2側)に、該境界線と対向するように配置されている。この定義は、図10に示すリード4にも当てはめることができる。また、図34に示すリード4の場合、凹部4gはゲート部25(図27参照)側に設け、ワイヤ5を接続する張出領域4fはベント部26(図27参照)に設けることが好ましい。これによりワイヤ5の延在方向と、樹脂6p(図19参照)の流れ方向が成す角度を0度に近づけることができる。
FIG. 10 shows an example of the shape of the tip of the
上記の工程により、図19〜図21に示すように、製品形成領域10aの半導体チップCH、複数のワイヤ5、ダイパッド2、および複数のリード4それぞれの一部分(インナリード部)は樹脂6pにより封止される。そして、樹脂6pを硬化温度以上まで加熱することにより、図18に示すようにリードフレーム10の各製品形成領域10aに封止体6が形成される。本工程では、キャビティ27(図19参照)およびフローキャビティ29(図19参照)内にも樹脂6pが充填され、キャビティ23、24(図20参照)内の樹脂6pと共に硬化させる。これにより、キャビティ27およびフローキャビティ29内にも樹脂体が形成される。
19 to 21, the semiconductor chip CH, the plurality of
なお、樹脂6pを硬化させて封止体6にする工程について簡単に説明する。まず、成形金型20を樹脂6pの硬化温度以上まで加熱して、樹脂6pを熱硬化(仮硬化)させる。その後、成形金型20からリードフレーム10を取り出し、加熱炉内で、さらに加熱して完全に硬化(本硬化)させる。樹脂6pを完全に硬化させるためには、数時間程度の加熱時間を要するが、このように、加熱硬化を2段階に分けて行うことにより、一つの成形金型20による処理効率を向上させることができる。
The process of curing the
5.めっき工程
次に、図11に示すめっき工程(S5)として、図18に示す封止体6から露出する複数のリード4の露出部(アウタリード部)に例えば半田などからなる外装導体膜を形成する。本工程では、被めっき加工物であるリードフレーム10を、めっき液(図示は省略)が入っためっき槽(図示は省略)内に配置して、例えば、電解めっき法により外装導体膜(図示は省略)を形成する。この電解めっき法によれば、封止体6から露出している領域に一括して外装導体膜を形成することができる。本実施形態の外装導体膜は、Pb(鉛)を実質的に含まない、所謂、鉛フリー半田からなり、例えばSn(錫)のみ、Sn(錫)−Bi(ビスマス)、またはSn(錫)−Ag(銀)−Cu(Cu)などである。ここで、鉛フリー半田とは、鉛(Pb)の含有量が0.1wt%以下のものを意味し、この含有量は、RoHs(Restriction of Hazardous Substances)指令の基準として定められている。
5. Plating Step Next, as a plating step (S5) shown in FIG. 11, an exterior conductor film made of, for example, solder is formed on the exposed portions (outer lead portions) of the
このため、本めっき工程で使用するめっき液には、例えばSn2+や、Bi3+などの金属塩が含まれている。なお、本実施の形態では、鉛フリー半田めっきの例としてSn−Biの合金化金属めっきを用いているが、BiをCuやAgなどの金属に置き換えることができる。 For this reason, the plating solution used in this plating step contains a metal salt such as Sn 2+ or Bi 3+ . In this embodiment, Sn—Bi alloyed metal plating is used as an example of lead-free solder plating, but Bi can be replaced with a metal such as Cu or Ag.
6.マーク工程
次に、図11に示すマーク工程(S6)として、製品(SOP1)を識別する識別記号などをマーキングする。本実施の形態では、例えば、図18に示す封止体6それぞれの上面にレーザを照射することにより、識別記号をマーキングする。
6). Marking Step Next, as a marking step (S6) shown in FIG. 11, an identification symbol for identifying the product (SOP1) is marked. In the present embodiment, for example, the identification symbol is marked by irradiating the upper surface of each sealing
7.リード成形工程
次に、図11に示すリード成形工程(S7)として、図19に示すようにタイバー11aにより連結された複数のリード4をそれぞれ分割し、図3に示すようにリード4の封止体6からの露出部をガルウィング形状に成形する。複数のリード4を分割する方法は、例えば、パンチ(切断刃)とダイ(支持部材)を用いてプレス加工により分割することができる。なお、図19では、タイバー11aとキャビティ23の長辺23a、23bの間の隙間に樹脂(ダム内樹脂)が埋め込まれているが、例えば、本工程でタイバー11aを切断する際に、ダム内樹脂も取り除くことができる。また、リード4のアウタリード部を成形する方法は、例えば、曲げパンチ(曲げ加工用押圧具)とダイ(支持部材)を用いて成形することができる。なお、リード4の曲げ加工精度向上の観点から、リード4に曲げ加工を施す前に、アウタリード部の先端を予め切断しておくことが好ましい。
7). Next, as a lead molding step (S7) shown in FIG. 11, the plurality of
8.個片化工程
次に、図11に示す個片化工程(S8)として、図19に示すようにダム部11に連結されている複数の吊りリード9を切断し、製品形成領域10a毎に分割して複数のSOP1(図1参照)を取得する。例えば図18に示すように16個の製品形成領域10aを備えるリードフレーム10からは、16個の個片化された組立体(検査工程を施す前の半導体装置)が取得できる。複数のリード4および複数の吊りリード9を切断する方法は、例えば、リードフレーム10の上面側にパンチ(切断刃)52を配置し、下面側にはダイ(支持部材;図示は省略)をそれぞれ配置してプレスすることで切断する。
8). Next, as the individualization step (S8) shown in FIG. 11, the plurality of suspension leads 9 connected to the
以上の各工程により、図1に示すSOP1の組み立て工程が完了する。その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。
Through the above steps, the assembly process of the
<その他の変形例>
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
<Other variations>
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
例えば、前記実施の形態で説明した技術を図35に示す構造に適用することができる。図35は図27に対する変形例を示す拡大平面図である。図35に示す構造と図27に示す構造の相違点を以下に説明する。 For example, the technique described in the above embodiment can be applied to the structure shown in FIG. FIG. 35 is an enlarged plan view showing a modification to FIG. Differences between the structure shown in FIG. 35 and the structure shown in FIG. 27 will be described below.
まず、第1の相違点は図35に示す構造では、一つの製品形成領域10aに一つの半導体チップCHを搭載している点である。図35に示す半導体チップCHの上面(主面)は、長方形の平面形状を成し、辺3a、3bが長辺、辺3c、3dがそれぞれ短辺となっている。図35に示す構造においても、前記実施の形態で説明した変形例を含む技術を適用することができる。
First, the first difference is that, in the structure shown in FIG. 35, one semiconductor chip CH is mounted in one
また、第2の相違点は、図35に示す構造では、ダイパッド2の平面積が、半導体チップCHの平面積よりも小さくなっている点である。このように、ダイパッド2の平面積が半導体チップCHの平面積よりも小さい場合、半導体チップCHの下面の一部が、封止体6(図2参照)と接触するため前記実施の形態で説明した効果に加え、封止体6との密着性を向上させることができる。
A second difference is that in the structure shown in FIG. 35, the planar area of the
また、第3の相違点は、図35に示す構造では、各リード4がそれぞれ第1方向Yに沿った先端面を有し、半導体チップCHの長辺に沿って配置されたパッドPDとそれぞれ接続されている点である。言い換えれば、各リード4の先端面は、それぞれ半導体チップCHの長辺である辺3aまたは辺3bと対向している(あるいは、吊りリードと対向している)。このような構造においては、前記実施の形態で説明した図27に示すリードP1やリードP25などを考慮せずに適用することができる。つまり、複数のリード4のうち、最もベント部26に近い位置に配置されるリードP1(あるいは、リードP19)およびその隣に配置されるリードP2(リードP20)に前記実施の形態で説明したワイヤ流れ対策を施す。また、封止体6(図2参照)の長辺6a、6b(図2参照)を3等分した時に、最も短辺6d(図2参照)側に配置される領域10a1において、図10や図24に示すように、先端部4bの中央領域4eから第1方向Yに沿って張り出した張出領域4fにワイヤ5が接合することが特に好ましい。
Further, the third difference is that, in the structure shown in FIG. 35, each
また、前記実施の形態では、SOPを例に取り上げて説明したが、複数のリードの下面が、封止体の下面において封止体から露出するSONに適用することもできる。SONに適用した場合、リードの長さをSOPよりも短くすることができるので、図12や図18に示す第2方向Xに沿って配置される製品形成領域10aの配置間隔をさらに短くすることができる。また、前記実施の形態で説明した個片化工程の際に複数のリードを分割することで、リード成形工程を省略することができる。
In the above-described embodiment, the SOP is taken as an example. However, the present invention can be applied to a SON in which the lower surfaces of a plurality of leads are exposed from the sealing body on the lower surface of the sealing body. When applied to the SON, the lead length can be made shorter than the SOP, so that the arrangement interval of the
本発明は、樹脂封止型の半導体装置、例えば、SOPに利用可能である。 The present invention is applicable to a resin-encapsulated semiconductor device, for example, an SOP.
1 SOP(半導体装置)
2 ダイパッド(チップ搭載部)
2a、2b 長辺
2c、2d 短辺
2e 上面(チップ搭載面)
2f 下面
3a、3b、3c、3d 辺
3e 上面(主面、表面)
3f 下面(主面、裏面)
4 リード
4a 延在部
4b 先端部(ボンディング領域)
4c 先端面
4e 中央領域
4f 張出領域
4g 凹部
5 ワイヤ(導電性部材)
6 封止体
6a、6b 長辺
6c、6d 短辺
6e 上面
6f 下面(裏面、実装面)
6g 側面
6p 樹脂
7 ダイボンド材(接着材)
9 吊りリード
10 リードフレーム
10a 製品形成領域
10a1、10a2 領域
10b 枠部(枠体)
11 ダム部(タイバー、フレーム部)
11a タイバー
15 ヒートステージ
15a リード支持面
15b ダイパッド支持面
16 キャピラリ
20 成形金型
21 上型(上金型)
21a 金型面(クランプ面、内面)
22 下型(下金型)
22a 金型面(クランプ面、内面)
23、24 キャビティ
23a、23b 長辺
23c、23d 短辺
25 ゲート部(供給部)
26 ベント部(排出部)
27 キャビティ(製品形成領域間流路)
28 ランナ部
29 フローキャビティ
BM 銅膜
CF1 導体膜(めっき導体膜)
CF2 ニッケル膜(導体膜、めっき導体膜)
CH 半導体チップ
P1〜P48 リード
PD パッド(電極パッド、ボンディングパッド)
X 第2方向
Y 第1方向
1 SOP (semiconductor device)
2 Die pad (chip mounting part)
2a,
3f Bottom surface (main surface, back surface)
4
4c
6 Sealing
9
11 Dam part (tie bar, frame part)
21a Mold surface (clamp surface, inner surface)
22 Lower mold (lower mold)
22a Mold surface (clamp surface, inner surface)
23, 24
26 Vent part (discharge part)
27 Cavity (Flow path between product formation areas)
28
CF2 Nickel film (conductor film, plated conductor film)
CH Semiconductor chips P1 to P48 Lead PD pad (electrode pad, bonding pad)
X Second direction Y First direction
Claims (19)
(a)上面、および前記上面とは反対側の下面を有するダイパッドと、前記ダイパッドにそれぞれ接続される複数の吊りリードと、前記第1および第2長辺のそれぞれに沿って配置される複数のリードとを備えた製品形成領域を有するリードフレームを準備する工程、
(b)四辺形の平面形状を成す第1主面、前記第1主面に形成された複数の電極パッド、および前記第1主面とは反対側の第2主面を有する半導体チップを、平面視において、前記第1主面の第1辺、第2辺、第3辺および第4辺が前記第1、第2長辺、前記第1、第2短辺とそれぞれ並ぶように前記ダイパッドの前記上面に搭載する工程、
(c)前記半導体チップの前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介して、それぞれ電気的に接続する工程、
(d)前記製品形成領域を覆うキャビティ、前記キャビティの前記第1短辺側に配置された供給部、および前記キャビティの前記第2短辺側に配置された排出部を有する成形金型の前記キャビティ内に前記半導体チップを配置し、前記供給部から前記排出部に向かって樹脂を供給し、前記半導体チップ、前記複数のワイヤ、および前記複数のリードを前記樹脂で封止し、前記封止体を形成する工程、
を含み、
前記複数のリードのうち、前記第1方向に沿った先端面を有し、かつ、前記第1方向に沿った先端面をそれぞれ有する複数のリードのうち、先端部が排出部にもっとも近い位置に配置される第1リード、および前記第1リードの前記供給部側の隣に配置される第2リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第1および第2リードの先端部は、
前記延在部と前記先端部の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域と、を有し、
前記複数の電極パッドのうちの複数の第1電極パッドは、前記第1主面の四辺のうち、前記第1辺または前記第2辺に沿って配置され、
前記(c)工程では、
前記複数のワイヤのうちの第1ワイヤの一方を前記第1電極パッドに接続し、前記第1ワイヤの他方を前記第1リードの前記張出領域に接続し、前記複数のワイヤのうちの第2ワイヤの一方を前記第1電極パッドに接続し、前記第2ワイヤの他方を前記第2リードの前記張出領域に接続することを特徴とする半導体装置の製造方法。 In plan view, the first and second long sides arranged along the first direction and facing each other, and the first and second long sides arranged along the second direction orthogonal to the first direction and facing each other. And a second short side, and a manufacturing method of a semiconductor device having a sealing body for sealing a semiconductor chip,
(A) a die pad having an upper surface and a lower surface opposite to the upper surface; a plurality of suspension leads connected to the die pad; and a plurality of suspension leads disposed along each of the first and second long sides. Preparing a lead frame having a product forming area with leads;
(B) a semiconductor chip having a first main surface having a quadrangular planar shape, a plurality of electrode pads formed on the first main surface, and a second main surface opposite to the first main surface; In plan view, the die pad so that the first side, the second side, the third side, and the fourth side of the first main surface are aligned with the first, second long side, and the first and second short sides, respectively. Mounting on the upper surface of
(C) electrically connecting the plurality of electrode pads and the plurality of leads of the semiconductor chip via a plurality of wires, respectively.
(D) The molding die having a cavity that covers the product formation region, a supply part that is disposed on the first short side of the cavity, and a discharge part that is disposed on the second short side of the cavity. The semiconductor chip is disposed in a cavity, resin is supplied from the supply unit toward the discharge unit, the semiconductor chip, the plurality of wires, and the plurality of leads are sealed with the resin, and the sealing is performed. Forming a body,
Including
Among the plurality of leads, the plurality of leads each having a front end surface along the first direction and each having a front end surface along the first direction have the front end portion closest to the discharge portion. The first lead arranged and the second lead arranged next to the supply part side of the first lead are:
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The leading ends of the first and second leads are
A central region having the same width as the extending portion, with a center axis of a line connecting the center of the boundary line between the extending portion and the leading end portion and the center of the end side of the leading end portion on the tip end surface side, And an overhanging area extending along the first direction from the center area,
The plurality of first electrode pads of the plurality of electrode pads are arranged along the first side or the second side among the four sides of the first main surface,
In the step (c),
One of the plurality of wires is connected to the first electrode pad, the other one of the first wires is connected to the overhang region of the first lead, and the first of the plurality of wires is connected to the first electrode pad. One of two wires is connected to the first electrode pad, and the other of the second wire is connected to the protruding region of the second lead.
前記第1および第2長辺を3等分した時に、最も前記第2短辺側に配置される第1領域よりも前記第1短辺側に配置される第2領域には、前記複数のリードのうちの第3リードが配置され、
前記第3リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第3リードの先端部は、
前記延在部と前記先端部の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域と、を有し、
前記(c)工程では、
前記複数のワイヤのうちの第3ワイヤの一方を前記第1電極パッドに接続し、前記第3ワイヤの他方を前記第3リードの前記中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 1,
When the first and second long sides are divided into three equal parts, the second region arranged on the first short side from the first region arranged closest to the second short side has the plurality of The third of the leads is arranged,
The third lead is
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The tip of the third lead is
A central region having the same width as the extending portion, with a center axis of a line connecting the center of the boundary line between the extending portion and the leading end portion and the center of the end side of the leading end portion on the tip end surface side, And an overhanging area extending along the first direction from the center area,
In the step (c),
One of the plurality of wires is connected to the first electrode pad, and the other of the third wires is connected to the central region of the third lead. .
前記第1ワイヤが接続される前記第1リードの張出領域は、前記第1リードの中央領域よりも前記排出部側に配置され、
前記第2ワイヤが接続される前記第2リードの張出領域は、前記第2リードの前記中央領域よりも前記排出部側に配置されることを特徴とする半導体装置の製造方法。 In claim 2,
The projecting region of the first lead to which the first wire is connected is disposed closer to the discharge portion than the central region of the first lead,
The method of manufacturing a semiconductor device, wherein an extended region of the second lead to which the second wire is connected is disposed closer to the discharge portion than the central region of the second lead.
前記第1または第2リードは、前記第1または第2リードの中央領域よりも前記供給部側に配置される第1張出領域と、前記第1または第2リードの中央領域よりも前記排出部側に配置される第2張出領域とを有し、
前記第2張出領域は、前記第1張出領域よりも面積が大きいことを特徴とする半導体装置の製造方法。 In claim 3,
The first or second lead includes a first projecting region disposed closer to the supply unit than the central region of the first or second lead, and the discharge from the central region of the first or second lead. A second overhang region disposed on the part side,
The method of manufacturing a semiconductor device, wherein the second overhang region has a larger area than the first overhang region.
前記第1リードと前記排出部の間には、第4リードが配置され、
前記第4リードは、
前記第1方向に対して傾斜する先端面、前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部、前記キャビティの内側で前記半導体チップの前記第1主面の前記第4辺に向かって屈曲し前記第1方向に対して前記第4辺に向かって傾斜する傾斜部、および前記傾斜部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される先端部、を有し、
前記複数の電極パッドのうちの第2電極パッドは、前記第1主面の四辺のうち、前記第4辺に沿って配置され、
前記(c)工程では、
前記複数のワイヤのうちの第4ワイヤの一方を前記第2電極パッドに接続し、前記第4ワイヤの他方を前記第4リードの前記先端部の中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 1,
A fourth lead is disposed between the first lead and the discharge portion,
The fourth lead is
A tip end surface inclined with respect to the first direction, an extending portion extending along the second direction from one side of the first or second long side toward the other side, the inside of the cavity, and the semiconductor chip An inclined portion that bends toward the fourth side of the first main surface and inclines toward the fourth side with respect to the first direction, and has the tip surface that is located closer to the die pad than the inclined portion. And a tip portion formed integrally with the extending portion and connected thereto,
The second electrode pad of the plurality of electrode pads is disposed along the fourth side of the four sides of the first main surface,
In the step (c),
One of the plurality of wires is connected to the second electrode pad, and the other of the fourth wires is connected to a central region of the tip of the fourth lead. Manufacturing method.
前記第1および第2長辺を3等分した時に、最も前記第2短辺側に配置される第1領域には、前記複数のリードのうちの第5リードが配置され、
前記第5リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第5リードの先端部は、
前記延在部と前記先端部の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域と、を有し、
前記(c)工程では、
前記複数のワイヤのうちの複数の第5ワイヤの一方をそれぞれ前記第1電極パッドに接続し、前記複数の第5ワイヤの他方を一つの前記第5リードの前記中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 1,
When the first and second long sides are divided into three equal parts, the fifth lead of the plurality of leads is arranged in the first region arranged closest to the second short side,
The fifth lead is
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The tip of the fifth lead is
A central region having the same width as the extending portion, with a center axis of a line connecting the center of the boundary line between the extending portion and the leading end portion and the center of the end side of the leading end portion on the tip end surface side, And an overhanging area extending along the first direction from the center area,
In the step (c),
One of a plurality of fifth wires of the plurality of wires is connected to the first electrode pad, and the other of the plurality of fifth wires is connected to the central region of one of the fifth leads. A method for manufacturing a semiconductor device.
(a)上面、および前記上面とは反対側の下面を有するダイパッドと、前記ダイパッドにそれぞれ接続される複数の吊りリードと、前記第1および第2長辺のそれぞれに沿って配置される複数のリードとを備えた複数の製品形成領域を有するリードフレームを準備する工程、
(b)四辺形の平面形状を成す第1主面、前記第1主面に形成された複数の電極パッド、および前記第1主面とは反対側の第2主面を有する複数の半導体チップを、平面視において、前記第1主面の第1辺、第2辺、第3辺および第4辺が前記第1、第2長辺、前記第1、第2短辺とそれぞれ並ぶように前記複数の製品形成領域がそれぞれ備える前記ダイパッドの前記上面に搭載する工程、
(c)前記複数の半導体チップのそれぞれが備える前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介して、それぞれ電気的に接続する工程、
(d)前記複数の製品形成領域をそれぞれ覆う複数のキャビティ、前記複数のキャビティの前記第1短辺側に配置された供給部、および前記キャビティの前記第2短辺側に配置された排出部を有する成形金型の前記複数のキャビティ内に前記複数の半導体チップをそれぞれ配置し、前記供給部から前記排出部に向かって樹脂を供給し、前記半導体チップ、前記複数のワイヤ、および前記複数のリードを前記樹脂で封止し、前記封止体を形成する工程、
を含み、
前記リードフレームには、前記第1方向に沿って複数列で前記複数の製品形成領域が配置され、
前記(d)工程では、
第1列の製品形成領域から末端列の製品形成領域に向かって、順次、前記樹脂が供給され、
前記末端列の製品形成領域に配置される前記複数のリードのうち、前記第1方向に沿った先端面を有し、かつ、前記第1方向に沿った先端面をそれぞれ有する複数のリードのうち、先端部が排出部にもっとも近い位置に配置される第1リード、および前記第1リードの前記供給部側の隣に配置される第2リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第1および第2リードの先端部は、
前記延在部と前記先端部の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域とを有し、
前記複数の電極パッドのうちの複数の第1電極パッドは、前記第1主面の四辺のうち、前記第1辺または前記第2辺に沿って配置され、
前記(c)工程では、
前記複数のワイヤのうちの第1ワイヤの一方を前記第1電極パッドに接続し、前記第1ワイヤの他方を前記第1リードの前記張出領域に接続し、前記複数のワイヤのうちの第2ワイヤの一方を前記第1電極パッドに接続し、前記第2ワイヤの他方を前記第2リードの前記張出領域に接続することを特徴とする半導体装置の製造方法。 In plan view, the first and second long sides arranged along the first direction and facing each other, and the first and second long sides arranged along the second direction orthogonal to the first direction and facing each other. And a second short side, and a manufacturing method of a semiconductor device having a sealing body for sealing a semiconductor chip,
(A) a die pad having an upper surface and a lower surface opposite to the upper surface; a plurality of suspension leads connected to the die pad; and a plurality of suspension leads disposed along each of the first and second long sides. Preparing a lead frame having a plurality of product formation regions with leads;
(B) A plurality of semiconductor chips having a first main surface having a quadrangular planar shape, a plurality of electrode pads formed on the first main surface, and a second main surface opposite to the first main surface. In plan view so that the first side, the second side, the third side, and the fourth side of the first main surface are aligned with the first, second long side, and the first and second short sides, respectively. Mounting on the upper surface of the die pad provided in each of the plurality of product formation regions,
(C) electrically connecting the plurality of electrode pads provided in each of the plurality of semiconductor chips and the plurality of leads via a plurality of wires;
(D) A plurality of cavities that respectively cover the plurality of product formation regions, a supply unit disposed on the first short side of the plurality of cavities, and a discharge unit disposed on the second short side of the cavity The plurality of semiconductor chips are respectively disposed in the plurality of cavities of the molding die having the structure, the resin is supplied from the supply unit toward the discharge unit, the semiconductor chip, the plurality of wires, and the plurality of the plurality of cavities Sealing the lead with the resin to form the sealing body;
Including
In the lead frame, the plurality of product formation regions are arranged in a plurality of rows along the first direction,
In the step (d),
The resin is sequentially supplied from the first row of product formation regions to the end row of product formation regions,
Among the plurality of leads arranged in the product formation region of the terminal row, the plurality of leads each having a tip surface along the first direction and each having a tip surface along the first direction. The first lead disposed at the position closest to the discharge portion, and the second lead disposed next to the supply portion side of the first lead,
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The leading ends of the first and second leads are
A central region having the same width as the extending portion, with a center axis of a line connecting the center of the boundary line between the extending portion and the leading end portion and the center of the end side of the leading end portion on the tip end surface side, A projecting region projecting from the central region along the first direction,
The plurality of first electrode pads of the plurality of electrode pads are arranged along the first side or the second side among the four sides of the first main surface,
In the step (c),
One of the plurality of wires is connected to the first electrode pad, the other one of the first wires is connected to the overhang region of the first lead, and the first of the plurality of wires is connected to the first electrode pad. One of two wires is connected to the first electrode pad, and the other of the second wire is connected to the protruding region of the second lead.
前記複数の製品形成領域のそれぞれは、前記第1リードおよび前記第2リードを備えていることを特徴とする半導体装置の製造方法。 In claim 7,
Each of the plurality of product formation regions includes the first lead and the second lead.
前記複数の製品形成領域のそれぞれには、
前記第1および第2長辺を3等分した時に、最も前記第2短辺側に配置される第1領域よりも前記第1短辺側に配置される第2領域には、前記複数のリードのうちの第3リードが配置され、
前記第3リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第3リードの先端部は、
前記延在部と前記先端部の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域とを有し、
前記(c)工程では、
前記複数のワイヤのうちの第3ワイヤの一方を前記第1電極パッドに接続し、前記第3ワイヤの他方を前記第3リードの前記中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 8,
In each of the plurality of product formation regions,
When the first and second long sides are divided into three equal parts, the second region arranged on the first short side from the first region arranged closest to the second short side has the plurality of The third of the leads is arranged,
The third lead is
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The tip of the third lead is
A central region having the same width as the extending portion, with a center axis of a line connecting the center of the boundary line between the extending portion and the leading end portion and the center of the end side of the leading end portion on the tip end surface side, A projecting region projecting from the central region along the first direction,
In the step (c),
One of the plurality of wires is connected to the first electrode pad, and the other of the third wires is connected to the central region of the third lead. .
前記第1ワイヤが接続される前記第1リードの張出領域は、前記第1リードの中央領域よりも前記排出部側に配置され、
前記第2ワイヤが接続される前記第2リードの張出領域は、前記第2リードの前記中央領域よりも前記排出部側に配置されることを特徴とする半導体装置の製造方法。 In claim 9,
The projecting region of the first lead to which the first wire is connected is disposed closer to the discharge portion than the central region of the first lead,
The method of manufacturing a semiconductor device, wherein an extended region of the second lead to which the second wire is connected is disposed closer to the discharge portion than the central region of the second lead.
前記第1または第2リードは、前記第1または第2リードの中央領域よりも前記供給部側に配置される第1張出領域と、前記第1または第2リードの中央領域よりも前記排出部側に配置される第2張出領域とを有し、
前記第2張出領域は、前記第1張出領域よりも面積が大きいことを特徴とする半導体装置の製造方法。 In claim 10,
The first or second lead includes a first projecting region disposed closer to the supply unit than the central region of the first or second lead, and the discharge from the central region of the first or second lead. A second overhang region disposed on the part side,
The method of manufacturing a semiconductor device, wherein the second overhang region has a larger area than the first overhang region.
前記第1リードと前記排出部の間には、第4リードが配置され、
前記第4リードは、
前記第1方向に対して傾斜する先端面、前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部、前記キャビティの内側で前記半導体チップの前記第1主面の前記第4辺に向かって屈曲し前記第1方向に対して前記第4辺に向かって傾斜する傾斜部、および前記傾斜部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される先端部、を有し、
前記複数の電極パッドのうちの第2電極パッドは、前記第1主面の四辺のうち、前記第4辺に沿って配置され、
前記(c)工程では、
前記複数のワイヤのうちの第4ワイヤの一方を前記第2電極パッドに接続し、前記第4ワイヤの他方を前記第4リードの前記先端部の中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 7,
A fourth lead is disposed between the first lead and the discharge portion,
The fourth lead is
A tip end surface inclined with respect to the first direction, an extending portion extending along the second direction from one side of the first or second long side toward the other side, the inside of the cavity, and the semiconductor chip An inclined portion that bends toward the fourth side of the first main surface and inclines toward the fourth side with respect to the first direction, and has the tip surface that is located closer to the die pad than the inclined portion. And a tip portion formed integrally with the extending portion and connected thereto,
The second electrode pad of the plurality of electrode pads is disposed along the fourth side of the four sides of the first main surface,
In the step (c),
One of the plurality of wires is connected to the second electrode pad, and the other of the fourth wires is connected to a central region of the tip of the fourth lead. Manufacturing method.
前記複数の製品形成領域のそれぞれにおいて、
前記成形金型の前記供給部は、前記第1短辺の中心よりも前記第1長辺または第2長辺の何れか一方に寄せて配置され、前記成形金型の前記排出部は、前記第2短辺の中心よりも前記第1長辺または第2長辺の他方に寄せて配置され、かつ、前記第1方向に沿って隣り合う前記排出部と前記供給部は前記第1方向に沿って対向するように配置され、
前記複数のリードのうち、前記第2方向に沿って前記第1リードと対向する第6リード、および前記第6リードの前記供給部側の隣に配置される第7リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第6および第7リードの先端部は、
前記延在部と前記先端部の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域とを有し、
前記(c)工程では、
前記複数のワイヤのうちの第6ワイヤの一方を前記第1電極パッドに接続し、前記第6ワイヤの他方を前記第6リードの前記張出領域に接続し、前記複数のワイヤのうちの、第7ワイヤの一方を前記第1電極パッドに接続し、前記第7ワイヤの他方を前記第7リードの前記張出領域に接続することを特徴とする半導体装置の製造方法。 In claim 9,
In each of the plurality of product formation regions,
The supply part of the molding die is arranged closer to either the first long side or the second long side than the center of the first short side, and the discharge part of the molding die is the The discharge unit and the supply unit that are arranged closer to the other of the first long side or the second long side than the center of the second short side and are adjacent to each other along the first direction are arranged in the first direction. Arranged to face each other,
Among the plurality of leads, a sixth lead facing the first lead along the second direction, and a seventh lead arranged next to the supply portion side of the sixth lead,
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The tip ends of the sixth and seventh leads are
A central region having the same width as the extending portion, with a center axis of a line connecting the center of the boundary line between the extending portion and the leading end portion and the center of the end side of the leading end portion on the tip end surface side, A projecting region projecting from the central region along the first direction,
In the step (c),
One of the sixth wires of the plurality of wires is connected to the first electrode pad, the other of the sixth wires is connected to the overhang region of the sixth lead, and of the plurality of wires, One of the seventh wires is connected to the first electrode pad, and the other of the seventh wires is connected to the protruding region of the seventh lead.
(a)上面、および前記上面とは反対側の下面を有するダイパッドと、前記ダイパッドにそれぞれ接続される複数の吊りリードと、前記第1および第2長辺のそれぞれに沿って配置される複数のリードとを備えた製品形成領域を有するリードフレームを準備する工程、
(b)四辺形の平面形状を成す第1主面、前記第1主面に形成された複数の電極パッド、および前記第1主面とは反対側の第2主面を有する半導体チップを、平面視において、前記第1主面の第1辺、第2辺、第3辺および第4辺が前記第1、第2長辺、前記第1、第2短辺とそれぞれ並ぶように前記ダイパッドの前記上面に搭載する工程、
(c)前記半導体チップの前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介して、それぞれ電気的に接続する工程、
(d)前記製品形成領域を覆うキャビティ、前記キャビティの前記第1短辺側に配置された供給部、および前記キャビティの前記第2短辺側に配置された排出部を有する成形金型の前記キャビティ内に前記半導体チップを配置し、前記供給部から前記排出部に向かって樹脂を供給し、前記半導体チップ、前記複数のワイヤ、および前記複数のリードを前記樹脂で封止し、前記封止体を形成する工程、
を含み、
前記複数のリードのうち、前記第1方向に沿った先端面を有し、かつ、前記第1方向に沿った先端面をそれぞれ有する複数のリードのうち、先端部が排出部にもっとも近い位置に配置される第1リード、および前記第1リードの前記供給部側の隣に配置される第2リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第1および第2リードの先端部は、
前記先端部の前記延在部側の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域と、を有し、
前記複数の電極パッドのうちの複数の第1電極パッドは、前記第1主面の四辺のうち、前記第1辺または前記第2辺に沿って配置され、
前記(c)工程では、
前記複数のワイヤのうちの第1ワイヤの一方を前記第1電極パッドに接続し、前記第1ワイヤの他方を前記第1リードの前記張出領域に接続し、前記複数のワイヤのうちの、第2ワイヤの一方を前記第1電極パッドに接続し、前記第2ワイヤの他方を前記第2リードの前記張出領域に接続することを特徴とする半導体装置の製造方法。 In plan view, the first and second long sides arranged along the first direction and facing each other, and the first and second long sides arranged along the second direction orthogonal to the first direction and facing each other. And a second short side, and a manufacturing method of a semiconductor device having a sealing body for sealing a semiconductor chip,
(A) a die pad having an upper surface and a lower surface opposite to the upper surface; a plurality of suspension leads connected to the die pad; and a plurality of suspension leads disposed along each of the first and second long sides. Preparing a lead frame having a product forming area with leads;
(B) a semiconductor chip having a first main surface having a quadrangular planar shape, a plurality of electrode pads formed on the first main surface, and a second main surface opposite to the first main surface; In plan view, the die pad so that the first side, the second side, the third side, and the fourth side of the first main surface are aligned with the first, second long side, and the first and second short sides, respectively. Mounting on the upper surface of
(C) electrically connecting the plurality of electrode pads and the plurality of leads of the semiconductor chip via a plurality of wires, respectively.
(D) The molding die having a cavity that covers the product formation region, a supply part that is disposed on the first short side of the cavity, and a discharge part that is disposed on the second short side of the cavity. The semiconductor chip is disposed in a cavity, resin is supplied from the supply unit toward the discharge unit, the semiconductor chip, the plurality of wires, and the plurality of leads are sealed with the resin, and the sealing is performed. Forming a body,
Including
Among the plurality of leads, the plurality of leads each having a front end surface along the first direction and each having a front end surface along the first direction have the front end portion closest to the discharge portion. The first lead arranged and the second lead arranged next to the supply part side of the first lead are:
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The leading ends of the first and second leads are
A central region having the same width as the extension part, with a center axis of a line connecting the center of the boundary line of the tip part on the extension part side and the center of the edge side of the tip part on the tip surface side; And an overhanging area extending along the first direction from the central area,
The plurality of first electrode pads of the plurality of electrode pads are arranged along the first side or the second side among the four sides of the first main surface,
In the step (c),
One of the plurality of wires is connected to the first electrode pad, the other one of the first wires is connected to the overhanging region of the first lead, and of the plurality of wires, One of the second wires is connected to the first electrode pad, and the other of the second wires is connected to the projecting region of the second lead.
前記第1および第2長辺を3等分した時に、最も前記第2短辺側に配置される第1領域よりも前記第1短辺側に配置される第2領域には、前記複数のリードのうちの第3リードが配置され、
前記第3リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第3リードの先端部は、
前記先端部の前記延在部側の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域と、を有し、
前記(c)工程では、
前記複数のワイヤのうちの第3ワイヤの一方を前記第1電極パッドに接続し、前記第3ワイヤの他方を前記第3リードの前記中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 14,
When the first and second long sides are divided into three equal parts, the second region arranged on the first short side from the first region arranged closest to the second short side has the plurality of The third of the leads is arranged,
The third lead is
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The tip of the third lead is
A central region having the same width as the extension part, with a center axis of a line connecting the center of the boundary line of the tip part on the extension part side and the center of the edge side of the tip part on the tip surface side; And an overhanging area extending along the first direction from the central area,
In the step (c),
One of the plurality of wires is connected to the first electrode pad, and the other of the third wires is connected to the central region of the third lead. .
前記第1ワイヤが接続される前記第1リードの張出領域は、前記第1リードの中央領域よりも前記排出部側に配置され、
前記第2ワイヤが接続される前記第2リードの張出領域は、前記第2リードの前記中央領域よりも前記排出部側に配置されることを特徴とする半導体装置の製造方法。 In claim 15,
The projecting region of the first lead to which the first wire is connected is disposed closer to the discharge portion than the central region of the first lead,
The method of manufacturing a semiconductor device, wherein an extended region of the second lead to which the second wire is connected is disposed closer to the discharge portion than the central region of the second lead.
前記第1または第2リードは、前記第1または第2リードの中央領域よりも前記供給部側に配置される第1張出領域と、前記第1または第2リードの中央領域よりも前記排出部側に配置される第2張出領域とを有し、
前記第2張出領域は、前記第1張出領域よりも面積が大きいことを特徴とする半導体装置の製造方法。 In claim 16,
The first or second lead includes a first projecting region disposed closer to the supply unit than the central region of the first or second lead, and the discharge from the central region of the first or second lead. A second overhang region disposed on the part side,
The method of manufacturing a semiconductor device, wherein the second overhang region has a larger area than the first overhang region.
前記第1リードと前記排出部の間には、第4リードが配置され、
前記第4リードは、
前記第1方向に対して傾斜する先端面、前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部、前記キャビティの内側で前記半導体チップの前記第1主面の前記第4辺に向かって屈曲し前記第1方向に対して前記第4辺に向かって傾斜する傾斜部、および前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される先端部、を有し、
前記複数の電極パッドのうちの第2電極パッドは、前記第1主面の四辺のうち、前記第4辺に沿って配置され、
前記(c)工程では、
前記複数のワイヤのうちの第4ワイヤの一方を前記第2電極パッドに接続し、前記第4ワイヤの他方を前記第4リードの前記先端部の中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 14,
A fourth lead is disposed between the first lead and the discharge portion,
The fourth lead is
A tip end surface inclined with respect to the first direction, an extending portion extending along the second direction from one side of the first or second long side toward the other side, the inside of the cavity, and the semiconductor chip An inclined portion that bends toward the fourth side of the first main surface and inclines toward the fourth side with respect to the first direction, and the tip surface located on the die pad side with respect to the extending portion. And having a tip portion integrally formed with and connected to the extending portion,
The second electrode pad of the plurality of electrode pads is disposed along the fourth side of the four sides of the first main surface,
In the step (c),
One of the plurality of wires is connected to the second electrode pad, and the other of the fourth wires is connected to a central region of the tip of the fourth lead. Manufacturing method.
前記第1および第2長辺を3等分した時に、最も前記第2短辺側に配置される第1領域には、前記複数のリードのうちの第5リードが配置され、
前記第5リードは、
前記第1または第2長辺側の一方から他方に向かって前記第2方向に沿って延びる延在部と、前記延在部よりも前記ダイパッド側に位置する前記先端面を有し、かつ、前記延在部と一体に形成されて接続される前記先端部とを有し、
前記第5リードの先端部は、
前記先端部の前記延在部側の境界線の中心と、前記先端部の前記先端面側の端辺の中心を結ぶ線を中心軸として、前記延在部と同じ幅を有する中央領域と、前記中央領域から前記第1方向に沿って張り出した張出領域と、を有し、
前記(c)工程では、
前記複数のワイヤのうちの複数の第5ワイヤの一方をそれぞれ前記第1電極パッドに接続し、前記複数の第5ワイヤの他方を一つの前記第5リードの前記中央領域に接続することを特徴とする半導体装置の製造方法。 In claim 14,
When the first and second long sides are divided into three equal parts, the fifth lead of the plurality of leads is arranged in the first region arranged closest to the second short side,
The fifth lead is
An extension part extending along the second direction from one side of the first or second long side toward the other side, and the tip surface located on the die pad side with respect to the extension part, and The distal end portion formed integrally with the extending portion and connected;
The tip of the fifth lead is
A central region having the same width as the extension part, with a center axis of a line connecting the center of the boundary line of the tip part on the extension part side and the center of the edge side of the tip part on the tip surface side; And an overhanging area extending along the first direction from the central area,
In the step (c),
One of a plurality of fifth wires of the plurality of wires is connected to the first electrode pad, and the other of the plurality of fifth wires is connected to the central region of one of the fifth leads. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010257857A JP2012109435A (en) | 2010-11-18 | 2010-11-18 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010257857A JP2012109435A (en) | 2010-11-18 | 2010-11-18 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012109435A true JP2012109435A (en) | 2012-06-07 |
Family
ID=46494732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010257857A Pending JP2012109435A (en) | 2010-11-18 | 2010-11-18 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012109435A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017002268A1 (en) * | 2015-07-02 | 2017-01-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
JPWO2016072012A1 (en) * | 2014-11-07 | 2017-06-22 | 三菱電機株式会社 | Power semiconductor device and manufacturing method thereof |
CN108242408A (en) * | 2016-12-27 | 2018-07-03 | 瑞萨电子株式会社 | The method for manufacturing semiconductor device |
JP2018157134A (en) * | 2017-03-21 | 2018-10-04 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device and semiconductor device |
WO2024038736A1 (en) * | 2022-08-19 | 2024-02-22 | ローム株式会社 | Semiconductor device |
-
2010
- 2010-11-18 JP JP2010257857A patent/JP2012109435A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2016072012A1 (en) * | 2014-11-07 | 2017-06-22 | 三菱電機株式会社 | Power semiconductor device and manufacturing method thereof |
WO2017002268A1 (en) * | 2015-07-02 | 2017-01-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
JPWO2017002268A1 (en) * | 2015-07-02 | 2017-10-19 | ルネサスエレクトロニクス株式会社 | Semiconductor device manufacturing method and semiconductor device |
CN108242408A (en) * | 2016-12-27 | 2018-07-03 | 瑞萨电子株式会社 | The method for manufacturing semiconductor device |
EP3349240A1 (en) * | 2016-12-27 | 2018-07-18 | Renesas Electronics Corporation | A method for manufacturing a semiconductor device |
CN108242408B (en) * | 2016-12-27 | 2023-07-18 | 瑞萨电子株式会社 | Method for manufacturing semiconductor device |
JP2018157134A (en) * | 2017-03-21 | 2018-10-04 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device and semiconductor device |
US10403513B2 (en) | 2017-03-21 | 2019-09-03 | Renesas Electronics Corporation | Manufacturing method of semiconductor device and semiconductor device |
US10811281B2 (en) | 2017-03-21 | 2020-10-20 | Renesas Electronics Corporation | Manufacturing method of semiconductor device and semiconductor device |
WO2024038736A1 (en) * | 2022-08-19 | 2024-02-22 | ローム株式会社 | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9741641B2 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
JP5689462B2 (en) | Semiconductor device and manufacturing method thereof | |
JP6129645B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
US9275945B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
KR101833068B1 (en) | Manufacturing method of semiconductor device | |
WO2017002268A1 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP5956783B2 (en) | Manufacturing method of semiconductor device | |
TWI521658B (en) | Semiconductor device and method of manufacturing the same | |
US8399302B2 (en) | Method of manufacturing semiconductor device | |
JP2012109435A (en) | Method for manufacturing semiconductor device | |
JP2014007287A (en) | Semiconductor device manufacturing method | |
JP6100612B2 (en) | Manufacturing method of semiconductor device | |
JP2016192523A (en) | Method for manufacturing semiconductor device | |
JP4732138B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2014187308A (en) | Semiconductor device manufacturing method | |
JP2013143445A (en) | Method of manufacturing semiconductor device, and semiconductor device | |
JP5119092B2 (en) | Manufacturing method of semiconductor device | |
JP2017108191A (en) | Semiconductor device | |
JP2009231322A (en) | Manufacturing method of semiconductor device | |
CN115706014A (en) | Packaging method and packaging structure for improving pin glue overflow | |
JP5816659B2 (en) | Manufacturing method of semiconductor device | |
JP2014165425A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2013042182A (en) | Semiconductor device manufacturing method | |
JP2006140329A (en) | Method for manufacturing semiconductor device | |
JP2012190956A (en) | Semiconductor device and manufacturing method thereof |