JP2012186208A - Wiring formation method and wiring formation device - Google Patents

Wiring formation method and wiring formation device Download PDF

Info

Publication number
JP2012186208A
JP2012186208A JP2011046499A JP2011046499A JP2012186208A JP 2012186208 A JP2012186208 A JP 2012186208A JP 2011046499 A JP2011046499 A JP 2011046499A JP 2011046499 A JP2011046499 A JP 2011046499A JP 2012186208 A JP2012186208 A JP 2012186208A
Authority
JP
Japan
Prior art keywords
catalyst layer
wall surface
layer
recess
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011046499A
Other languages
Japanese (ja)
Inventor
Akio Kawabata
章夫 川端
Minao Nakano
美尚 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011046499A priority Critical patent/JP2012186208A/en
Publication of JP2012186208A publication Critical patent/JP2012186208A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Carbon And Carbon Compounds (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a wiring formation method which improves electric characteristics in a wiring structure where a carbon nano-tube penetrating through an insulation layer connects with a conductive layer on which the insulation layer is laminated, and to provide a wiring formation device using the wiring formation method.SOLUTION: Catalyst layers 36, 37 are formed in holes 35 penetrating through an insulation layer 34 laminated on a lower wiring layer 32 so as to include an entire inner surface of the hole 35. Then, a sheath Sh is formed in each hole 35 and plasma is generated so that the thickness of the sheath Sh on an inner wall surface 35a of the hole 35 is smaller than the thickness of the sheath Sh on a bottom wall surface 35b of the hole 35. Further, the catalyst layers 36, 37 formed on the inner wall surface 35a of the hole 35 are removed by spatter particles Sp in the plasma, and then a carbon nano-tube 38 is formed from the bottom wall surface 35b by using the catalyst layers 36, 37 remaining on the bottom wall surface 35b of the hole 35.

Description

この発明は、絶縁層が積層された導電層に該絶縁層を貫通するカーボンナノチューブを接続する配線形成方法、及び該配線形成装置に関する。   The present invention relates to a wiring forming method for connecting a carbon nanotube penetrating an insulating layer to a conductive layer in which insulating layers are laminated, and the wiring forming apparatus.

従来から、例えば特許文献1に記載のように、半導体装置の配線構造には、下層配線と該半導体装置の上層配線とを接続する配線としてカーボンナノチューブを用いる技術が検討されている。   Conventionally, as described in Patent Document 1, for example, as a wiring structure of a semiconductor device, a technique using a carbon nanotube as a wiring connecting a lower layer wiring and an upper layer wiring of the semiconductor device has been studied.

上記カーボンナノチューブの形成時には、まず、下層配線上の層間絶縁層に下層配線に接続するホールが形成されて、該ホールの内表面に例えばスパッタ法によって触媒層が形成される。次いで、炭化水素ガスを用いた熱CVD法によって、触媒層上にカーボンナノチューブが形成される。このとき、ホールの内表面の全体が触媒層に覆われているため、こうした触媒層から成長するカーボンナノチューブは、自ずと触媒層に倣うようにホールの内表面の全体に形成される。その結果、ホールの内部には、ホールの底壁面に形成されることで電極間の接続に寄与するカーボンナノチューブと、ホールの内壁面に形成されて電極間の接続に寄与しないカーボンナノチューブとが混在することになる。   When forming the carbon nanotube, first, a hole connected to the lower layer wiring is formed in the interlayer insulating layer on the lower layer wiring, and a catalyst layer is formed on the inner surface of the hole by, for example, sputtering. Next, carbon nanotubes are formed on the catalyst layer by a thermal CVD method using a hydrocarbon gas. At this time, since the entire inner surface of the hole is covered with the catalyst layer, the carbon nanotubes grown from the catalyst layer are formed on the entire inner surface of the hole so as to follow the catalyst layer. As a result, the inside of the hole is a mixture of carbon nanotubes that contribute to the connection between the electrodes by being formed on the bottom wall surface of the hole, and carbon nanotubes that are formed on the inner wall surface of the hole and do not contribute to the connection between the electrodes. Will do.

近年では、半導体装置の微細化にともなって、上記ホールの微細化が進行していることから、ホール内に形成可能なカーボンナノチューブの密度の上限値も小さくなりつつある。そのため、上述のような電極間の接続に寄与しないカーボンナノチューブが、配線構造の電気的な特性、例えば電気伝導性や許容電流密度等に与える影響も無視し難くなりつつある。そこで、カーボンナノチューブを形成する前に、ホールの内壁面に形成された触媒層をイオンミリングによって除去することで、ホールの底壁面にのみカーボンナノチューブを形成する試みがなされている。   In recent years, with the miniaturization of semiconductor devices, the above-mentioned miniaturization of holes has progressed, so the upper limit value of the density of carbon nanotubes that can be formed in the holes is also decreasing. For this reason, it is becoming difficult to ignore the influence of carbon nanotubes that do not contribute to the connection between the electrodes as described above on the electrical characteristics of the wiring structure, such as electrical conductivity and allowable current density. Therefore, an attempt has been made to form the carbon nanotube only on the bottom wall surface of the hole by removing the catalyst layer formed on the inner wall surface of the hole by ion milling before forming the carbon nanotube.

特開2009−298640号公報JP 2009-298640 A

ここで、上記イオンミリングによって触媒層の一部を除去する態様を図6に模式的に示す。図6に示されるように、支持基板41上に形成された下部配線層42は、絶縁層43に形成されたホール44の底壁面44bとして露出している。この際、ホール44の内表面に形成された触媒層45のうち、ホール44の内壁面44aに形成された触媒層45のみを選択的に除去するためには、ホール44の内壁面44aにのみミリング粒子Pが衝突するように、ミリング粒子Pの軌道を設定する必要がある。   Here, the aspect which removes a part of catalyst layer by the said ion milling is typically shown in FIG. As shown in FIG. 6, the lower wiring layer 42 formed on the support substrate 41 is exposed as the bottom wall surface 44 b of the hole 44 formed in the insulating layer 43. At this time, in order to selectively remove only the catalyst layer 45 formed on the inner wall surface 44a of the hole 44 from the catalyst layer 45 formed on the inner surface of the hole 44, only the inner wall surface 44a of the hole 44 is removed. It is necessary to set the trajectory of the milling particle P so that the milling particle P collides.

しかしながら、ホール44の内壁面44aの全体にミリング粒子Pが衝突し、且つホール44の底壁面44bにはミリング粒子Pが衝突しないようにイオンミリングを進めるためには、ミリング粒子Pの射出源に対する支持基板41の配置やミリング粒子Pの指向性が非常に限られたものとなる。また、ホール44の内壁面44aのみに選択的にミリング粒子Pを入射させることができたとしても、該内壁面44aで反跳したミリング粒子Pが底壁面44bに衝突してしまうことも少なくない。さらに、ミリング粒子Pが衝突することによって触媒層45から弾き出された金属粒子45aが、ホール44の底壁面44bに付着してしまうことも少なくない。その結果、上記イオンミリングによる触媒層45の除
去では、底壁面44bに形成される触媒層45の厚さや触媒層45の密度を制御することが困難となる。結局のところ、ホールの微細化が進行する近年では、ホール44の内壁面44aからのカーボンナノチューブの成長を抑えることが困難であるため、ホール44の底壁面44bから選択的にカーボンナノチューブを形成することで、該配線構造の電気的な特性を向上することのできる方法の開発が望まれている。
However, in order to advance the ion milling so that the milling particles P collide with the entire inner wall surface 44a of the hole 44 and the milling particles P do not collide with the bottom wall surface 44b of the hole 44, The arrangement of the support substrate 41 and the directivity of the milling particles P are very limited. Even if the milling particles P can be selectively incident only on the inner wall surface 44a of the hole 44, the milling particles P recoiled on the inner wall surface 44a often collide with the bottom wall surface 44b. . Furthermore, the metal particles 45 a ejected from the catalyst layer 45 by the collision of the milling particles P often adhere to the bottom wall surface 44 b of the hole 44. As a result, in the removal of the catalyst layer 45 by ion milling, it becomes difficult to control the thickness of the catalyst layer 45 formed on the bottom wall surface 44b and the density of the catalyst layer 45. After all, in recent years when the hole miniaturization progresses, it is difficult to suppress the growth of carbon nanotubes from the inner wall surface 44a of the hole 44. Therefore, the carbon nanotubes are selectively formed from the bottom wall surface 44b of the hole 44. Thus, development of a method capable of improving the electrical characteristics of the wiring structure is desired.

なお、こうした問題は、半導体基板上にて絶縁層の上下に形成された配線層を接続するカーボンナノチューブを有した配線構造に限らず、絶縁層が積層された導電層に該絶縁層を貫通するカーボンナノチューブが接続される配線構造であれば、概ね共通するものである。   Such a problem is not limited to the wiring structure having carbon nanotubes connecting the wiring layers formed above and below the insulating layer on the semiconductor substrate, and penetrates the insulating layer through the conductive layer in which the insulating layers are stacked. The wiring structure to which the carbon nanotubes are connected is generally common.

この発明は、上記実情に鑑みてなされたものであり、その目的は、絶縁層が積層された導電層に該絶縁層を貫通するカーボンナノチューブが接続される配線構造にて電気的特性を向上することのできる配線形成方法、及び該方法を用いる配線形成装置を提供することにある。   The present invention has been made in view of the above circumstances, and an object thereof is to improve electrical characteristics in a wiring structure in which a carbon nanotube penetrating through an insulating layer is connected to a conductive layer in which the insulating layer is laminated. An object of the present invention is to provide a wiring forming method and a wiring forming apparatus using the method.

以下、上記課題を解決するための手段及びその作用効果について記載する。   Hereinafter, means for solving the above-described problems and the effects thereof will be described.

請求項1に記載の発明は、導電層にカーボンナノチューブが接続された配線形成方法であって、前記導電層に積層された絶縁層にその積層方向に貫通する凹部を形成する工程と、前記凹部の内表面の全体を覆うように前記絶縁層上に触媒層を形成する工程と、前記凹部の内部にシースが形成され、且つ前記凹部の内壁面に対するシースの厚さが前記凹部の底壁面に対するシースの厚さよりも小さくなるようにプラズマを生成し、前記内壁面に形成された前記触媒層を前記プラズマ中のイオンによって除去する工程と、前記凹部の底壁面に残された前記触媒層を用いて該底壁面からカーボンナノチューブを形成する工程とを有することを要旨とする。   The invention according to claim 1 is a wiring forming method in which carbon nanotubes are connected to a conductive layer, the step of forming a recess penetrating in the stacking direction in an insulating layer stacked on the conductive layer, and the recess Forming a catalyst layer on the insulating layer so as to cover the entire inner surface, a sheath is formed inside the recess, and the thickness of the sheath relative to the inner wall surface of the recess is relative to the bottom wall surface of the recess Using a step of generating plasma so as to be smaller than the thickness of the sheath and removing the catalyst layer formed on the inner wall surface by ions in the plasma, and the catalyst layer left on the bottom wall surface of the recess And a step of forming carbon nanotubes from the bottom wall surface.

請求項1に記載の発明では、触媒層を凹部の内壁の全体に形成した後、凹部内にシースが形成されるプラズマを生成して、凹部の内壁面に形成された触媒層にプラズマ中のイオンを衝突させるようにしている。このとき、凹部の内壁面に対するシースの厚さが凹部の底壁面に対するシースの厚さよりも小さくなるようにプラズマが生成される。そのため、シースで加速されるイオンの衝突が凹部の内壁面に対して優先的に進行するようになる。その結果、凹部の底壁面にのみ選択的に触媒層を残すこと、ひいてはカーボンナノチューブの支配的な成長方向を積層方向にすることが容易なものとなる。そして、カーボンナノチューブの成長方向を揃えることができることから、配線構造の電気的特性を向上することが可能になる。   In the first aspect of the present invention, after the catalyst layer is formed on the entire inner wall of the recess, a plasma in which a sheath is formed in the recess is generated, and the catalyst layer formed on the inner wall surface of the recess Ions are collided. At this time, plasma is generated such that the thickness of the sheath with respect to the inner wall surface of the recess is smaller than the thickness of the sheath with respect to the bottom wall surface of the recess. Therefore, the collision of ions accelerated by the sheath preferentially proceeds with respect to the inner wall surface of the recess. As a result, it becomes easy to selectively leave the catalyst layer only on the bottom wall surface of the recess, and thus to make the dominant growth direction of the carbon nanotubes the stacking direction. And since the growth direction of a carbon nanotube can be arrange | equalized, it becomes possible to improve the electrical property of a wiring structure.

請求項2に記載の発明は、請求項1に記載の配線形成方法において、前記カーボンナノチューブを形成した後に前記絶縁層上にプラズマを生成し、前記凹部の開口から突出した前記カーボンナノチューブに該プラズマ中のイオンを衝突させて前記カーボンナノチューブの先端側を除去する工程を有することを要旨とする。   According to a second aspect of the present invention, in the wiring forming method according to the first aspect, after the carbon nanotube is formed, a plasma is generated on the insulating layer, and the plasma is applied to the carbon nanotube protruding from the opening of the recess. The gist of the invention is to have a step of removing the tip side of the carbon nanotube by colliding ions therein.

請求項2に記載の発明では、プラズマ中のイオンの衝突によってカーボンナノチューブの先端を除去するようにしている。そのため、カーボンナノチューブのうち、凹部の開口から突出した部位にチャージが優先的に蓄積することから、カーボンナノチューブの先端側から順に除去される。それゆえに、上記開口から突出したカーボンナノチューブのみを選択的に除去することが容易になる。   In the invention described in claim 2, the tip of the carbon nanotube is removed by collision of ions in the plasma. For this reason, among the carbon nanotubes, charge preferentially accumulates at a portion protruding from the opening of the recess, and thus the carbon nanotubes are sequentially removed from the tip side of the carbon nanotube. Therefore, it becomes easy to selectively remove only the carbon nanotubes protruding from the opening.

請求項3に記載の発明は、請求項2に記載の配線形成方法において、前記カーボンナノ
チューブの先端を除去する工程の後に前記カーボンナノチューブに接続される導電層を前記絶縁層上に積層する工程をさらに有し、前記カーボンナノチューブの先端を除去する工程と前記絶縁層上に導電層を積層する工程とが共通する真空系で行われることを要旨とする。
According to a third aspect of the present invention, in the wiring forming method according to the second aspect, the step of laminating a conductive layer connected to the carbon nanotube on the insulating layer after the step of removing the tip of the carbon nanotube. Furthermore, the gist is that the step of removing the tip of the carbon nanotube and the step of laminating a conductive layer on the insulating layer are performed in a common vacuum system.

請求項3に記載の発明では、カーボンナノチューブの先端の除去工程によってキャップ構造が開放されたとしても、カーボンナノチューブ内に空気が入り込むことを回避することで、空気によってカーボンナノチューブの電気的特性が低下することを回避できる。   In the invention according to claim 3, even if the cap structure is opened by the carbon nanotube tip removal step, the air has the electrical characteristics of the carbon nanotubes reduced by avoiding air from entering the carbon nanotubes. Can be avoided.

請求項4に記載の発明は、請求項1〜3のいずれか一項に記載の配線形成方法において、前記触媒層は、下部触媒層と上部触媒層とから形成され、前記下部触媒層は、チタン、タンタル、バナジウム、ニオブ、これら遷移金属の窒化物、及び該遷移金属の酸化物の少なくとも一つによって形成され、前記上部触媒層は、コバルト、ニッケル、及び鉄のいずれかによって形成されていることを要旨とする。   Invention of Claim 4 is the wiring formation method as described in any one of Claims 1-3, The said catalyst layer is formed from a lower catalyst layer and an upper catalyst layer, The said lower catalyst layer is It is formed of at least one of titanium, tantalum, vanadium, niobium, nitrides of these transition metals, and oxides of the transition metals, and the upper catalyst layer is formed of any of cobalt, nickel, and iron. This is the gist.

本願発明者らは、触媒層をチタン、タンタル、バナジウム、ニオブ、これら遷移金属の窒化物、及び該遷移金属の酸化物の少なくとも一つによって形成された下部触媒層と、コバルト、ニッケル、及び鉄のいずれかによって形成された上部触媒層とから形成することにより、カーボンナノチューブを形成するときの基板の温度を低下できることを見出した。   The inventors of the present invention have a catalyst layer comprising a lower catalyst layer formed of at least one of titanium, tantalum, vanadium, niobium, nitrides of these transition metals, and oxides of the transition metals, and cobalt, nickel, and iron. It has been found that the temperature of the substrate when forming the carbon nanotubes can be lowered by forming from the upper catalyst layer formed by any of the above.

上記請求項4に記載の発明によれば、上述した金属層を組み合わせて触媒層を形成していることから、カーボンナノチューブを形成するときの基板の温度を低下させることができる。それゆえに、同発明によれば、上記配線構造を形成するときの熱履歴を低減することができる。   According to the fourth aspect of the present invention, since the catalyst layer is formed by combining the metal layers described above, the temperature of the substrate when forming the carbon nanotube can be lowered. Therefore, according to the present invention, it is possible to reduce the thermal history when the wiring structure is formed.

請求項5に記載の発明は、請求項1〜4のいずれか一項に記載の配線形成方法において、前記触媒層をスパッタ法によって形成することを要旨とする。
請求項5に記載の発明では、スパッタ法によって触媒層を形成することから、他の成膜方法、例えば、電子ビーム蒸着法等によって触媒層を形成するよりも、大面積の基板に対して触媒層の形成が可能であるとともに、一度に複数の基板に対して触媒層を形成することも可能である。
The gist of a fifth aspect of the present invention is that the catalyst layer is formed by a sputtering method in the wiring formation method according to any one of the first to fourth aspects.
In the invention according to claim 5, since the catalyst layer is formed by the sputtering method, the catalyst is formed on the substrate having a large area, compared with the case where the catalyst layer is formed by another film forming method such as an electron beam evaporation method. It is possible to form layers and to form catalyst layers on a plurality of substrates at once.

請求項6に記載の発明は、請求項1〜4のいずれか一項に記載の配線形成方法において、前記触媒層を電子ビーム蒸着法によって形成することを要旨とする。
請求項6に記載の発明では、電子ビーム蒸着法によって触媒層を形成することから、他の成膜方法、例えばスパッタ法や各種CVD法等によって触媒層を形成するよりも、該触媒層を選択的に形成することができる。そのため、触媒層の形成時から、凹部の底壁面に対して選択的に触媒層を形成しやすくなることから、上記触媒層を除去する工程を経ることにより、凹部の内壁面に形成された触媒層がより確実に除去されるようになる。
請求項7に記載の発明は、請求項3〜6のいずれか一項に記載の配線形成方法において、前記絶縁層上の導電層をスパッタ法によって形成することを要旨とする。
請求項8に記載の発明は、請求項3〜6のいずれか一項に記載の配線形成方法において、前記絶縁層上の導電層を電子ビーム蒸着法によって形成することを要旨とする。
上記請求項7,8に記載の方法によるように、配線構造の有する導電層は、スパッタ法や電子ビーム蒸着法によって形成することができる。
The gist of a sixth aspect of the present invention is that the catalyst layer is formed by an electron beam evaporation method in the wiring forming method according to any one of the first to fourth aspects.
In the invention according to claim 6, since the catalyst layer is formed by the electron beam evaporation method, the catalyst layer is selected rather than forming the catalyst layer by other film forming methods such as a sputtering method or various CVD methods. Can be formed. Therefore, since it becomes easy to selectively form the catalyst layer with respect to the bottom wall surface of the recess from the time of formation of the catalyst layer, the catalyst formed on the inner wall surface of the recess by passing through the step of removing the catalyst layer. The layer is more reliably removed.
The gist of a seventh aspect of the present invention is that the conductive layer on the insulating layer is formed by a sputtering method in the wiring forming method according to any one of the third to sixth aspects.
The gist of an eighth aspect of the present invention is that the conductive layer on the insulating layer is formed by an electron beam evaporation method in the wiring formation method according to any one of the third to sixth aspects.
As in the methods according to the seventh and eighth aspects, the conductive layer of the wiring structure can be formed by sputtering or electron beam evaporation.

請求項9に記載の発明は、絶縁層が積層された導電層に該絶縁層を貫通する凹部を介してカーボンナノチューブが接続された配線構造を形成する配線形成装置であって、前記凹部の内表面の全体が含まれるように前記絶縁層上に触媒層を形成するチャンバと、前記凹
部の内部にシースが形成され、且つ前記凹部の内壁面に対するシースの厚さが前記凹部の底壁面に対するシースの厚さよりも小さくなるようにプラズマを生成し、前記内壁面に形成された前記触媒層を前記プラズマ中のイオンによって除去するチャンバと、前記凹部の底壁面に残された前記触媒層を用いて該底壁面からカーボンナノチューブを形成するチャンバとを備えることを要旨とする。
The invention according to claim 9 is a wiring forming apparatus for forming a wiring structure in which a carbon nanotube is connected to a conductive layer in which an insulating layer is laminated via a recess penetrating the insulating layer, A chamber in which a catalyst layer is formed on the insulating layer so as to include the entire surface, a sheath is formed inside the recess, and the thickness of the sheath relative to the inner wall surface of the recess is the sheath relative to the bottom wall surface of the recess Using a chamber that generates plasma to be smaller than the thickness of the inner wall surface and removes the catalyst layer formed on the inner wall surface by ions in the plasma, and the catalyst layer left on the bottom wall surface of the recess. And a chamber for forming carbon nanotubes from the bottom wall surface.

請求項9に記載の発明では、凹部内にシースが形成されるプラズマを生成して、凹部の内壁面に形成された触媒層にプラズマ中のイオンを衝突させるチャンバを備えるようにしている。該チャンバは、凹部の内壁面に対するシースの厚さが凹部の底壁面に対するシースの厚さよりも小さくなるようにプラズマを生成する。そのため、シースで加速されるイオンの衝突が凹部の内壁面に対して優先的に進行するようになる。その結果、凹部の底壁面にのみ選択的に触媒層を残すこと、ひいてはカーボンナノチューブの支配的な成長方向を積層方向にすることが容易なものとなる。そして、カーボンナノチューブの成長方向を揃えることができることから、配線構造の電気的特性を向上することが可能になる。   According to the ninth aspect of the present invention, a chamber is provided that generates plasma in which a sheath is formed in the recess, and collides ions in the plasma with the catalyst layer formed on the inner wall surface of the recess. The chamber generates plasma such that the thickness of the sheath with respect to the inner wall surface of the recess is smaller than the thickness of the sheath with respect to the bottom wall surface of the recess. Therefore, the collision of ions accelerated by the sheath preferentially proceeds with respect to the inner wall surface of the recess. As a result, it becomes easy to selectively leave the catalyst layer only on the bottom wall surface of the recess, and thus to make the dominant growth direction of the carbon nanotubes the stacking direction. And since the growth direction of a carbon nanotube can be arrange | equalized, it becomes possible to improve the electrical property of a wiring structure.

本発明における配線形成装置を具現化した一実施形態の配線形成装置が搭載されるクラスター装置の概略構成を示す図。The figure which shows schematic structure of the cluster apparatus by which the wiring formation apparatus of one Embodiment which actualized the wiring formation apparatus in this invention is mounted. 配線形成装置を構成する逆スパッタチャンバの概略構成を示す構成図。The block diagram which shows schematic structure of the reverse sputtering chamber which comprises wiring formation apparatus. (a)(b)(c)(d)配線構造の形成工程を順に示す工程図。(A) (b) (c) (d) Process drawing which shows the formation process of a wiring structure in order. (a)(b)(c)(d)(e)配線構造の形成工程を順に示す工程図。(A) (b) (c) (d) (e) Process drawing which shows the formation process of a wiring structure in order. (a)(b)配線構造の形成工程を順に示す工程図。(A) (b) Process drawing which shows the formation process of a wiring structure in order. 従来の触媒層の選択的な除去方法を模式的に示す図。The figure which shows typically the selective removal method of the conventional catalyst layer.

以下、本発明の配線形成方法、及び配線形成装置を具体化した一実施形態について図1〜図5を参照して説明する。まず、図1を参照して配線形成装置が搭載されたクラスター装置について説明する。   Hereinafter, an embodiment embodying a wiring forming method and a wiring forming apparatus of the present invention will be described with reference to FIGS. First, a cluster device equipped with a wiring forming apparatus will be described with reference to FIG.

クラスター装置10の搬送チャンバ12には、搬出入チャンバ11、触媒層形成チャンバ13、逆スパッタチャンバ14、熱CVDチャンバ15、及び導電層形成チャンバ16が連結されている。上記チャンバ11〜16のそれぞれには、各チャンバ11〜16を共通する所定の圧力に減圧する真空ポンプや圧力調整バルブから構成された排気部が接続されている。そして、これらチャンバ11〜16は、共通する真空系を形成する。なお、処理対象である基板Sが、上記搬出入チャンバ11を介して搬出入される際には、搬出入チャンバ11と搬送チャンバ12との間に設けられたゲートバルブにより、搬出入チャンバ11が、その他のチャンバ12〜16から隔絶されるようになっている。そのため、チャンバ12〜16については、所定の真空状態に維持されることになる。   A carry-in / out chamber 11, a catalyst layer forming chamber 13, a reverse sputtering chamber 14, a thermal CVD chamber 15, and a conductive layer forming chamber 16 are connected to the transfer chamber 12 of the cluster apparatus 10. Connected to each of the chambers 11 to 16 is an exhaust section composed of a vacuum pump and a pressure adjustment valve that depressurize the chambers 11 to 16 to a common predetermined pressure. The chambers 11 to 16 form a common vacuum system. When the substrate S to be processed is loaded / unloaded via the loading / unloading chamber 11, the loading / unloading chamber 11 is moved by the gate valve provided between the loading / unloading chamber 11 and the transfer chamber 12. , And are isolated from the other chambers 12-16. Therefore, the chambers 12 to 16 are maintained in a predetermined vacuum state.

搬出入チャンバ11は、外部から搬送される基板Sをクラスター装置10内に搬入したり、クラスター装置10内にて処理が施された基板Sを外部へ搬出したりする。搬出入チャンバ11から搬入れされる基板Sとは、シリコン基板上に導電層を構成する銅配線、拡散防止機能を有して導電層を構成する窒化タンタル層、及び低誘電率材料からなる絶縁層が順に積層され、且つ該絶縁層を積層方向に貫通する凹部としてのホールが形成されたものである。ホールは、絶縁層に複数形成されているとともに、各ホールの直径は、例えば160nm、深さは、例えば200nmである。   The carry-in / out chamber 11 carries the substrate S transferred from the outside into the cluster apparatus 10 and carries out the substrate S processed in the cluster apparatus 10 to the outside. The substrate S carried in from the carry-in / out chamber 11 is an insulation made of a copper wiring constituting a conductive layer on a silicon substrate, a tantalum nitride layer constituting a conductive layer having a diffusion preventing function, and a low dielectric constant material. The layers are sequentially stacked, and a hole is formed as a recess penetrating the insulating layer in the stacking direction. A plurality of holes are formed in the insulating layer, and each hole has a diameter of, for example, 160 nm and a depth of, for example, 200 nm.

搬送チャンバ12には、該搬送チャンバ12を介して基板Sを上記各チャンバ13〜16に搬送するとともに、各チャンバ13〜16にて処理の施された基板Sを搬出入チャンバ11に搬送する搬送ロボット12aが搭載されている。   The transport chamber 12 transports the substrate S to the chambers 13 to 16 through the transport chamber 12, and transports the substrate S processed in the chambers 13 to 16 to the transport chamber 11. A robot 12a is mounted.

触媒層形成チャンバ13には、窒化チタンからなるターゲット、コバルトからなるターゲットが搭載されるとともに、スパッタガスを供給するガス供給部が連結され、またスパッタガスのプラズマを生成するための電源が連結されている。触媒層形成チャンバ13では、触媒層としての窒化チタン層及びコバルト層が、基板Sに形成されたホールの内表面の全体、及び絶縁層の表面の全体に形成される。   The catalyst layer forming chamber 13 is mounted with a target made of titanium nitride and a target made of cobalt, and connected to a gas supply unit for supplying a sputtering gas, and also connected to a power source for generating plasma of the sputtering gas. ing. In the catalyst layer forming chamber 13, a titanium nitride layer and a cobalt layer as a catalyst layer are formed on the entire inner surface of the hole formed in the substrate S and the entire surface of the insulating layer.

逆スパッタチャンバ14には、基板Sを載置する基板ステージが内蔵され、また、逆スパッタチャンバ14内にスパッタガスを供給するガス供給部等が連結されている。そして、逆スパッタチャンバ14では、スパッタガスのプラズマが形成されて、基板Sに形成された触媒層の一部が逆スパッタされる。なお、本実施形態においては、基板S上に一旦形成された触媒層等の構造体の一部をスパッタ粒子によって除去することを逆スパッタという。   A substrate stage on which the substrate S is placed is built in the reverse sputtering chamber 14, and a gas supply unit for supplying a sputtering gas is connected to the reverse sputtering chamber 14. In the reverse sputtering chamber 14, sputtering gas plasma is formed, and a part of the catalyst layer formed on the substrate S is reversely sputtered. In the present embodiment, removing a part of the structure such as the catalyst layer once formed on the substrate S with sputtered particles is called reverse sputtering.

熱CVDチャンバ15には、基板Sを所定温度に加熱しながら保持する基板ステージが内蔵され、また、基板Sに対して炭化水素ガスを供給するガス供給部等が連結されている。そして、熱CVDチャンバ15では、基板Sが所定温度に加熱された状態で、炭化水素ガスが供給され、これにより、基板Sのホール内にカーボンナノチューブが形成される。   The thermal CVD chamber 15 has a built-in substrate stage that holds the substrate S while heating it to a predetermined temperature, and is connected to a gas supply unit that supplies hydrocarbon gas to the substrate S. In the thermal CVD chamber 15, hydrocarbon gas is supplied in a state where the substrate S is heated to a predetermined temperature, and thereby carbon nanotubes are formed in the holes of the substrate S.

導電層形成チャンバ16には、その内部にスパッタガスや反応ガスを供給するガス供給部が接続され、また、スパッタガスのプラズマを生成する電源の接続されたタンタルからなるターゲットが搭載されている。そして、導電層形成チャンバ16では、上記カーボンナノチューブの形成された基板Sに対して、該カーボンナノチューブに接続される導電層としての窒化タンタルが反応性スパッタ法により形成される。   The conductive layer forming chamber 16 is equipped with a target made of tantalum to which a gas supply unit for supplying a sputtering gas and a reactive gas is connected, and to which a power source for generating plasma of the sputtering gas is connected. In the conductive layer forming chamber 16, tantalum nitride as a conductive layer connected to the carbon nanotube is formed on the substrate S on which the carbon nanotube is formed by a reactive sputtering method.

次に、上述した逆スパッタチャンバ14の詳細な構成について、図2を参照して説明する。逆スパッタチャンバ14を構成する真空槽21の内部には、搬入された基板Sを保持する基板ステージ22が配置されている。基板ステージ22内のステージ電極23には、例えば13.56MHzの周波数である高周波電力を出力する高周波電源25が整合器24を介して接続されている。整合器24は、ステージ電極23に負のバイアス電圧を印加するためのブロッキングコンデンサーを有するとともに、高周波電源25の入力インピーダンスとその負荷の出力インピーダンスとを整合させる。また、真空槽21の上部には、上記基板ステージ22と対向するようにシャワープレート26が設置されている。シャワープレート26には、真空槽21に貫通形成されたガス供給口21aを介して、スパッタガス、例えばアルゴンガスを供給するスパッタガス供給部27が接続されている。   Next, the detailed configuration of the above-described reverse sputtering chamber 14 will be described with reference to FIG. A substrate stage 22 that holds the loaded substrate S is disposed inside the vacuum chamber 21 that constitutes the reverse sputtering chamber 14. A high frequency power supply 25 that outputs high frequency power having a frequency of 13.56 MHz, for example, is connected to the stage electrode 23 in the substrate stage 22 via a matching unit 24. The matching unit 24 includes a blocking capacitor for applying a negative bias voltage to the stage electrode 23, and matches the input impedance of the high frequency power supply 25 with the output impedance of the load. In addition, a shower plate 26 is installed above the vacuum chamber 21 so as to face the substrate stage 22. A sputter gas supply unit 27 that supplies a sputter gas, for example, an argon gas, is connected to the shower plate 26 through a gas supply port 21 a formed through the vacuum chamber 21.

また、真空槽21には、該真空槽21に貫通形成された排気口21bを介して真空槽21内の流体を排気する排気部28が接続されている。排気部28は、各種真空ポンプや圧力調節バルブによって構成され、所定の排気流量にて真空槽21内の流体を真空槽21外に排気する。   The vacuum chamber 21 is connected to an exhaust unit 28 that exhausts the fluid in the vacuum chamber 21 through an exhaust port 21 b formed through the vacuum chamber 21. The exhaust unit 28 includes various vacuum pumps and pressure control valves, and exhausts the fluid in the vacuum chamber 21 to the outside of the vacuum chamber 21 at a predetermined exhaust flow rate.

そして、逆スパッタチャンバ14にて逆スパッタが行われるときには、排気部28の排気流量と、上記スパッタガス供給部27から供給されるガスの流量とにより、真空槽21内が所定のプロセス圧力とされる。次いで、高周波電源25がステージ電極23に高周波電力を出力することにより、基板ステージ22とシャワープレート26との間に、アルゴンガスのプラズマが生成される。この際、ステージ電極23には、プラズマの生成に伴って負のバイアス電圧が印加され、そして、アルゴンガスのプラズマに含まれる正イオンが、こうしたバイアス電圧によって基板Sの表面に引き込まれる。これによって、基板Sの表面や上記ホールの内表面に形成された触媒層の一部が逆スパッタされる。   When reverse sputtering is performed in the reverse sputtering chamber 14, the inside of the vacuum chamber 21 is set to a predetermined process pressure by the exhaust flow rate of the exhaust unit 28 and the flow rate of the gas supplied from the sputtering gas supply unit 27. The Next, the high frequency power supply 25 outputs high frequency power to the stage electrode 23, whereby argon gas plasma is generated between the substrate stage 22 and the shower plate 26. At this time, a negative bias voltage is applied to the stage electrode 23 as the plasma is generated, and positive ions contained in the argon gas plasma are attracted to the surface of the substrate S by such a bias voltage. Thereby, a part of the catalyst layer formed on the surface of the substrate S or the inner surface of the hole is reverse sputtered.

次に、上述のようなクラスター装置10にて行われる配線形成方法について図3〜図5を参照して説明する。なお、図3〜図5においては、上記基板Sを上記積層方向と平行な方向に沿って切断した面を用いて説明する。   Next, a wiring forming method performed in the cluster device 10 as described above will be described with reference to FIGS. 3 to 5, description will be made using a surface obtained by cutting the substrate S along a direction parallel to the stacking direction.

2つの導電層がカーボンナノチューブで接続された配線構造を形成するためには、まず、図3(a)に示されるような基板Sが準備される。つまり、基板Sにおいては、まず、シリコンで形成された支持基板31上に、導電層を構成する銅からなる下部配線層32と、同じく導電層を構成する拡散防止用の窒化タンタルからなるバリア層33と、低誘電率の絶縁性材料からなる絶縁層34とが順に積層される。次いで、絶縁層34には、該絶縁層34をその表面34aから積層方向に貫通することで、バリア層33の表面を露出させる凹部としてホール35が複数形成される。なお、上記基板Sは、直径が例えば8インチである。また、基板Sに形成された各ホール35の直径は、160nmであるとともに、深さは、200nmである。   In order to form a wiring structure in which two conductive layers are connected by carbon nanotubes, first, a substrate S as shown in FIG. 3A is prepared. That is, in the substrate S, first, on the support substrate 31 made of silicon, the lower wiring layer 32 made of copper constituting the conductive layer and the barrier layer made of tantalum nitride for preventing diffusion which also forms the conductive layer. 33 and an insulating layer 34 made of an insulating material having a low dielectric constant are sequentially stacked. Next, a plurality of holes 35 are formed in the insulating layer 34 as recesses that expose the surface of the barrier layer 33 by penetrating the insulating layer 34 from the surface 34 a in the stacking direction. The substrate S has a diameter of, for example, 8 inches. The diameter of each hole 35 formed in the substrate S is 160 nm, and the depth is 200 nm.

こうした基板Sが上記搬出入チャンバ11からクラスター装置10内に搬入されると、該基板Sは、搬送ロボット12aによって搬送チャンバ12を介して触媒層形成チャンバ13に搬入される。基板Sが触媒層形成チャンバ13に搬入されると、図3(b)に示されるように、上記絶縁層34に形成されたホール35の内表面の全体、つまり内壁面35aと底壁面35bとを含むように、絶縁層34の表面34a全体に窒化タンタルからなる下部触媒層36が形成される。下部触媒層36は、例えば5nmの厚さに形成される。   When such a substrate S is loaded into the cluster apparatus 10 from the loading / unloading chamber 11, the substrate S is loaded into the catalyst layer forming chamber 13 via the transfer chamber 12 by the transfer robot 12a. When the substrate S is carried into the catalyst layer forming chamber 13, as shown in FIG. 3B, the entire inner surface of the hole 35 formed in the insulating layer 34, that is, the inner wall surface 35a and the bottom wall surface 35b, The lower catalyst layer 36 made of tantalum nitride is formed on the entire surface 34a of the insulating layer 34 so as to include the above. The lower catalyst layer 36 is formed with a thickness of 5 nm, for example.

下部触媒層36が形成されると、基板Sは、上記搬送ロボット12aによって触媒層形成チャンバ13から逆スパッタチャンバ14に搬送される。基板Sが逆スパッタチャンバ14に搬入されると、図3(c)に示されるように、上記真空槽21内に形成されたアルゴンのプラズマ中に含まれるスパッタ粒子Sp、具体的にはアルゴンイオンによって下部触媒層36が逆スパッタされる。   When the lower catalyst layer 36 is formed, the substrate S is transferred from the catalyst layer forming chamber 13 to the reverse sputtering chamber 14 by the transfer robot 12a. When the substrate S is carried into the reverse sputtering chamber 14, as shown in FIG. 3C, sputtered particles Sp, specifically argon ions, contained in the argon plasma formed in the vacuum chamber 21 are formed. Thus, the lower catalyst layer 36 is reverse sputtered.

このとき、逆スパッタチャンバ14にて行われる逆スパッタのプロセス条件のうち、チャンバ内の圧力と高周波電力とは、下記(a)(b)が満たされるように設定されている。
(a)ホール35の内部にシースShが形成される。
(b)ホール35の内壁面35aに対するシースShの厚さWaが、ホール35の底壁面35bに対するシースShの厚さWbよりも小さい(Wa<Wb)。
At this time, among the process conditions of the reverse sputtering performed in the reverse sputtering chamber 14, the pressure in the chamber and the high frequency power are set so as to satisfy the following (a) and (b).
(A) A sheath Sh is formed inside the hole 35.
(B) The thickness Wa of the sheath Sh with respect to the inner wall surface 35a of the hole 35 is smaller than the thickness Wb of the sheath Sh with respect to the bottom wall surface 35b of the hole 35 (Wa <Wb).

上記(a)(b)が満たされる逆スパッタによれば、シースShで加速されるスパッタ粒子Spの衝突が、ホール35の底壁面35bよりも、ホール35の内壁面35a及び絶縁層34の表面34aに対して優先的に進行するようになる。その結果、図3(d)に示されるように、ホール35の底壁面35bにのみ選択的に下部触媒層36を残すことができる。また、この際、ホール35の開口近傍では、シースShで加速されるスパッタ粒子Spの殆どが、内壁面35aの法線方向に沿って該内壁面35aに引き込まれる。そのため、ホール35の開口近傍では、上述したイオンミリング法と比較して、スパッタ粒子Spが反跳した粒子やスパッタ粒子Spによりスパッタされた粒子、これらが底壁面35bに向けて進行することを抑えることができる。   According to the reverse sputtering satisfying the above (a) and (b), the collision of the sputtered particles Sp accelerated by the sheath Sh causes the inner wall surface 35 a of the hole 35 and the surface of the insulating layer 34 to be more than the bottom wall surface 35 b of the hole 35. It advances preferentially with respect to 34a. As a result, as shown in FIG. 3D, the lower catalyst layer 36 can be selectively left only on the bottom wall surface 35 b of the hole 35. At this time, in the vicinity of the opening of the hole 35, most of the sputtered particles Sp accelerated by the sheath Sh are drawn into the inner wall surface 35a along the normal direction of the inner wall surface 35a. Therefore, in the vicinity of the opening of the hole 35, compared to the above-described ion milling method, particles sputtered by the sputtered particles Sp, particles sputtered by the sputtered particles Sp, and these are suppressed from traveling toward the bottom wall surface 35b. be able to.

なお、ホール35内に形成されるシースShの厚さの分布は、ホール35の形状によっても異なるものである。ただし、こうしたシースShの厚さの分布は、逆スパッタ時のプラズマ密度、ひいては逆スパッタ時の真空槽21内の圧力と、高周波電源25の出力する高周波電力の大きさによって概ね調整することが可能である。そして、こうしたシースShの厚さの分布が得られるプラズマ条件は、逆スパッタ後の触媒層の形状、さらには逆スパッタ後のカーボンナノチューブの成長方向によって最適化することが可能であり、また
数値計算によっても得ることが可能である。
例えば、上述したサイズのホール35に対して底壁面35b上の下部触媒層36のみを残す場合には、以下のようなプロセス条件が挙げられる。
・アルゴン流量:1sccm〜100sccm
・プロセス圧力:0.1Pa〜10Pa
・高周波電力:10W〜1000W
The thickness distribution of the sheath Sh formed in the hole 35 varies depending on the shape of the hole 35. However, the thickness distribution of the sheath Sh can be generally adjusted by the plasma density at the time of reverse sputtering, and by extension, the pressure in the vacuum chamber 21 at the time of reverse sputtering and the magnitude of the high-frequency power output from the high-frequency power source 25. It is. The plasma conditions for obtaining the thickness distribution of the sheath Sh can be optimized according to the shape of the catalyst layer after reverse sputtering and the growth direction of the carbon nanotubes after reverse sputtering. Can also be obtained.
For example, when only the lower catalyst layer 36 on the bottom wall surface 35b is left with respect to the hole 35 having the above-described size, the following process conditions may be mentioned.
Argon flow rate: 1 sccm to 100 sccm
Process pressure: 0.1 Pa to 10 Pa
・ High frequency power: 10W to 1000W

基板Sに形成された下部触媒層36の逆スパッタが終了すると、基板Sは、搬送ロボット12aによって搬送チャンバ12を介して触媒層形成チャンバ13に再び搬入される。基板Sが触媒層形成チャンバ13に搬入されると、図4(a)に示されるように、絶縁層34に形成されたホール35の内表面の全体、つまり内壁面35aと、下部触媒層36の形成された底壁面35bとを含むように、絶縁層34の表面34a全体にコバルトの上部触媒層37が形成される。上部触媒層37は、例えば1〜1.5nmの厚さに形成される。   When the reverse sputtering of the lower catalyst layer 36 formed on the substrate S is completed, the substrate S is loaded again into the catalyst layer forming chamber 13 via the transfer chamber 12 by the transfer robot 12a. When the substrate S is carried into the catalyst layer forming chamber 13, as shown in FIG. 4A, the entire inner surface of the hole 35 formed in the insulating layer 34, that is, the inner wall surface 35 a, and the lower catalyst layer 36. The upper catalyst layer 37 of cobalt is formed on the entire surface 34a of the insulating layer 34 so as to include the bottom wall surface 35b on which is formed. The upper catalyst layer 37 is formed with a thickness of 1 to 1.5 nm, for example.

なお、本実施形態では、下部触媒層36と上部触媒層37とから構成される触媒層を形成している。このような二層構造の触媒層によれば、カーボンナノチューブを形成するときの基板Sの温度を低下させることができる。それゆえに、上記配線構造を形成するときの熱履歴を低減することができる。   In the present embodiment, a catalyst layer composed of the lower catalyst layer 36 and the upper catalyst layer 37 is formed. According to such a two-layered catalyst layer, the temperature of the substrate S when forming the carbon nanotube can be lowered. Therefore, it is possible to reduce the thermal history when forming the wiring structure.

上部触媒層37が形成されると、基板Sは、上記搬送ロボット12aによって搬送チャンバ12を介して逆スパッタチャンバ14に再び搬入される。基板Sが逆スパッタチャンバ14に搬入されると、図4(b)に示されるように、上記真空槽21内に形成されたアルゴンのプラズマ中に含まれるスパッタ粒子Spによって上部触媒層37が逆スパッタされる。なお、上部触媒層37が逆スパッタされるときにも、上記下部触媒層36が逆スパッタされたときと同じ態様で、絶縁層34の表面34a及びホール35の内部にシースShが形成される。そのため、シースShで加速されるスパッタ粒子Spの衝突が、ホール35の底壁面35bよりもホール35の内壁面35a及び絶縁層34の表面34aに対して優先的に進行するようになる。その結果、図4(c)に示されるように、ホール35の底壁面35bに形成された下部触媒層36上にのみ選択的に上部触媒層37を残すことができる。   When the upper catalyst layer 37 is formed, the substrate S is loaded again into the reverse sputtering chamber 14 via the transfer chamber 12 by the transfer robot 12a. When the substrate S is carried into the reverse sputtering chamber 14, the upper catalyst layer 37 is reversed by the sputtered particles Sp contained in the argon plasma formed in the vacuum chamber 21 as shown in FIG. 4B. Sputtered. Even when the upper catalyst layer 37 is reverse sputtered, the sheath Sh is formed inside the surface 34a of the insulating layer 34 and the hole 35 in the same manner as when the lower catalyst layer 36 is reverse sputtered. Therefore, the collision of the sputtered particles Sp accelerated by the sheath Sh preferentially proceeds with respect to the inner wall surface 35 a of the hole 35 and the surface 34 a of the insulating layer 34 rather than the bottom wall surface 35 b of the hole 35. As a result, as shown in FIG. 4C, the upper catalyst layer 37 can be selectively left only on the lower catalyst layer 36 formed on the bottom wall surface 35 b of the hole 35.

上部触媒層37の逆スパッタが終了すると、基板Sは、搬送ロボット12aによって搬送チャンバ12を介して上記熱CVDチャンバ15に搬送される。基板Sが熱CVDチャンバ15に搬入されると、基板Sが所定温度に加熱されるとともに、該基板Sに対して感化水素ガスが供給される。これにより、図4(d)に示されるように、ホール35の底壁面35bに形成された下部触媒層36と上部触媒層37とから、上記積層方向と平行、且つこれら触媒層36,37から離れる方向に延びるカーボンナノチューブ38が形成される。このとき、カーボンナノチューブ38は、上記絶縁層34の表面34aに形成されたホール35の開口から上端部38aが突出する長さに形成される。   When the reverse sputtering of the upper catalyst layer 37 is completed, the substrate S is transferred to the thermal CVD chamber 15 via the transfer chamber 12 by the transfer robot 12a. When the substrate S is carried into the thermal CVD chamber 15, the substrate S is heated to a predetermined temperature, and hydrogen sensitized gas is supplied to the substrate S. As a result, as shown in FIG. 4 (d), the lower catalyst layer 36 and the upper catalyst layer 37 formed on the bottom wall surface 35b of the hole 35 are parallel to the stacking direction and from the catalyst layers 36, 37. Carbon nanotubes 38 extending in the direction of leaving are formed. At this time, the carbon nanotubes 38 are formed in such a length that the upper end portion 38 a protrudes from the opening of the hole 35 formed in the surface 34 a of the insulating layer 34.

カーボンナノチューブ38の形成が終了すると、基板Sは、搬送ロボット12aによって、搬送チャンバ12を介して逆スパッタチャンバ14に再び搬入される。基板Sが逆スパッタチャンバ14に搬入されると、図4(e)に示されるように、アルゴンガスのプラズマが真空槽21内に生成されることで、絶縁層34の表面34a及びカーボンナノチューブ38の上端部38aを覆うようにシースShが形成される。   When the formation of the carbon nanotubes 38 is completed, the substrate S is loaded again into the reverse sputtering chamber 14 via the transfer chamber 12 by the transfer robot 12a. When the substrate S is carried into the reverse sputtering chamber 14, as shown in FIG. 4 (e), argon gas plasma is generated in the vacuum chamber 21, whereby the surface 34 a of the insulating layer 34 and the carbon nanotubes 38. A sheath Sh is formed so as to cover the upper end portion 38a.

このとき、カーボンナノチューブ38の上端部38aでは、該カーボンナノチューブ38の先端であるキャップ38bに近い程、チャージが優先的に蓄積することになる。そのため、キャップ38bに向かってスパッタ粒子Spが引き込まれやすくなることから、該
キャップ38b側から順に上端部38aが除去される。それゆえに、絶縁層34の表面34aから突出したカーボンナノチューブ38のみを選択的に除去することが容易になる。
At this time, in the upper end portion 38 a of the carbon nanotube 38, the charge is preferentially accumulated as it is closer to the cap 38 b that is the tip of the carbon nanotube 38. Therefore, since the sputtered particles Sp are easily drawn toward the cap 38b, the upper end portion 38a is removed in order from the cap 38b side. Therefore, it becomes easy to selectively remove only the carbon nanotubes 38 protruding from the surface 34 a of the insulating layer 34.

なお、逆スパッタによってスパッタされるカーボンナノチューブのスパッタ速度が予め実験等によって定められ、カーボンナノチューブ38の上端部38aを除去するための逆スパッタは、上記上端部38aの除去に必要な時間だけ継続される。これにより、図5(a)に示されるように、カーボンナノチューブ38の上端部38aが除去される。なお、こうして上端部38aが除去されることによって、カーボンナノチューブ38のキャップ38bが取り除かれるため、つまり、カーボンナノチューブ38が開端されるため、カーボンナノチューブ38とこれに接続される上部配線層39との接続部位にて導電性が向上する。   Note that the sputtering rate of the carbon nanotubes sputtered by reverse sputtering is determined in advance by experiments or the like, and the reverse sputtering for removing the upper end portion 38a of the carbon nanotube 38 is continued for the time necessary for removing the upper end portion 38a. The Thereby, as shown in FIG. 5A, the upper end portion 38a of the carbon nanotube 38 is removed. Since the cap 38b of the carbon nanotube 38 is removed by removing the upper end portion 38a in this manner, that is, the carbon nanotube 38 is opened, the carbon nanotube 38 and the upper wiring layer 39 connected thereto are connected. The conductivity is improved at the connection site.

カーボンナノチューブ38の上端部38aが除去されると、基板Sは、搬送ロボット12aによって搬送チャンバ12を介して上記導電層形成チャンバ16に搬送される。基板Sが導電層形成チャンバ16に搬入されると、該導電層形成チャンバ16内に配設されたターゲットのスパッタにより、図5(b)に示されるように、絶縁層34の表面34aとカーボンナノチューブ38の先端とに、窒化タンタルからなる上部配線層39が形成される。本実施形態では、カーボンナノチューブ38の開端と、その上部を覆うように形成される上部配線層39の形成とが、共通する真空系にて行われることになる。そのため、開端されたカーボンナノチューブ38の内部に空気が入り込むことを回避できる。それゆえに、カーボンナノチューブ38の電気的特性が空気によって低下することを回避できる。   When the upper end portion 38a of the carbon nanotube 38 is removed, the substrate S is transferred to the conductive layer forming chamber 16 via the transfer chamber 12 by the transfer robot 12a. When the substrate S is carried into the conductive layer forming chamber 16, as shown in FIG. 5B, the surface 34a of the insulating layer 34 and the carbon are sputtered by the target disposed in the conductive layer forming chamber 16. An upper wiring layer 39 made of tantalum nitride is formed at the tip of the nanotube 38. In the present embodiment, the open ends of the carbon nanotubes 38 and the formation of the upper wiring layer 39 formed so as to cover the upper part thereof are performed in a common vacuum system. Therefore, air can be prevented from entering the opened carbon nanotubes 38. Therefore, it is possible to avoid the electrical characteristics of the carbon nanotubes 38 from being deteriorated by air.

上述した工程を経ることによって、カーボンナノチューブ38と、該カーボンナノチューブ38によって接続される導電層である下部配線層32と上部配線層39とを有する配線構造が形成される。   Through the above-described steps, a wiring structure having carbon nanotubes 38, a lower wiring layer 32 that is a conductive layer connected by the carbon nanotubes 38, and an upper wiring layer 39 is formed.

以上説明したように、上記実施形態によれば、以下に列挙する効果が得られるようになる。
(1)下部触媒層36及び上部触媒層37がホール35の内表面の全体に形成された後、ホール35内にシースShの形成されるプラズマが生成され、これにより、ホール35の内壁面35aに形成された各触媒層36,37にプラズマ中のスパッタ粒子Spが衝突する。このとき、ホール35の内壁面35aに対するシースShの厚さWaが、ホール35の底壁面35bに対するシースShの厚さWbよりも小さくなる。そのため、シースShで加速されるイオンの衝突が、ホール35の底壁面35bよりもホール35の内壁面35aに対して優先的に進行するようになる。その結果、ホール35の底壁面35bにのみ選択的に各触媒層36,37を残すこと、ひいてはカーボンナノチューブ38の支配的な成長方向を積層方向にすることが容易なものとなる。そして、カーボンナノチューブ38の成長方向を揃えることができることから、配線構造の電気的特性を向上することが可能になる。
As described above, according to the embodiment, the effects listed below can be obtained.
(1) After the lower catalyst layer 36 and the upper catalyst layer 37 are formed on the entire inner surface of the hole 35, plasma in which the sheath Sh is formed in the hole 35 is generated, and thereby the inner wall surface 35a of the hole 35 is generated. Sputtered particles Sp in the plasma collide with each of the catalyst layers 36 and 37 formed in (1). At this time, the thickness Wa of the sheath Sh with respect to the inner wall surface 35a of the hole 35 is smaller than the thickness Wb of the sheath Sh with respect to the bottom wall surface 35b of the hole 35. For this reason, the collision of ions accelerated by the sheath Sh progresses more preferentially to the inner wall surface 35a of the hole 35 than to the bottom wall surface 35b of the hole 35. As a result, it becomes easy to selectively leave the catalyst layers 36 and 37 only on the bottom wall surface 35b of the hole 35 and to make the dominant growth direction of the carbon nanotubes 38 be the stacking direction. Since the growth direction of the carbon nanotubes 38 can be aligned, the electrical characteristics of the wiring structure can be improved.

(2)上部配線層39が形成される前に、プラズマ中のスパッタ粒子Spの衝突によってカーボンナノチューブ38の上端部38aが除去される。そのため、カーボンナノチューブ38のうち、ホール35の開口から突出した部位にチャージが優先的に蓄積することから、カーボンナノチューブ38の先端側から順にカーボンナノチューブ38が除去される。それゆえに、上記開口から突出したカーボンナノチューブ38のみを選択的に除去することが容易になる。   (2) Before the upper wiring layer 39 is formed, the upper end portion 38a of the carbon nanotube 38 is removed by the collision of the sputtered particles Sp in the plasma. For this reason, the charge preferentially accumulates in the portion of the carbon nanotube 38 protruding from the opening of the hole 35, so that the carbon nanotube 38 is removed in order from the tip side of the carbon nanotube 38. Therefore, it becomes easy to selectively remove only the carbon nanotubes 38 protruding from the opening.

(3)カーボンナノチューブ38の上端部38aの除去と、上部配線層39の形成とが共通する真空系にて行われる。これにより、カーボンナノチューブ38の上端部38aの除去によってキャップ38bが開端されたとしても、カーボンナノチューブ38内に空気
が入り込むことを抑えることで、空気によってカーボンナノチューブ38の電気的特性が低下することを抑制できる。
(3) The removal of the upper end portion 38a of the carbon nanotube 38 and the formation of the upper wiring layer 39 are performed in a common vacuum system. As a result, even if the cap 38b is opened by removing the upper end portion 38a of the carbon nanotube 38, it is possible to suppress the entry of air into the carbon nanotube 38, thereby reducing the electrical characteristics of the carbon nanotube 38 by the air. Can be suppressed.

(4)カーボンナノチューブ38が形成される前に、窒化チタンの下部触媒層36とコバルトの上部触媒層37とからなる二層構造の触媒層が形成される。これにより、熱CVDによってカーボンナノチューブ38が形成されるときに、基板Sの温度を低下させることができる。それゆえに、上記配線構造を形成するときの熱履歴を低減することができる。   (4) Before the carbon nanotubes 38 are formed, a two-layered catalyst layer composed of a titanium nitride lower catalyst layer 36 and a cobalt upper catalyst layer 37 is formed. Thereby, when the carbon nanotube 38 is formed by thermal CVD, the temperature of the substrate S can be lowered. Therefore, it is possible to reduce the thermal history when forming the wiring structure.

(5)スパッタ法によって下部触媒層36と上部触媒層37とを形成するようにした。そのため、他の成膜方法、例えば、電子ビーム蒸着法等によってこれら触媒層36,37を形成するよりも、大面積の基板Sに対して各触媒層36,37の形成が可能であるとともに、一度に複数の基板Sに対して各触媒層36,37を形成することも可能である。   (5) The lower catalyst layer 36 and the upper catalyst layer 37 are formed by sputtering. Therefore, it is possible to form the catalyst layers 36 and 37 on the substrate S having a large area, rather than forming the catalyst layers 36 and 37 by other film forming methods, for example, an electron beam evaporation method, It is also possible to form the catalyst layers 36 and 37 for a plurality of substrates S at a time.

なお、上記実施形態は、以下のように適宜変更して実施することができる。
・上記支持基板31は、シリコン以外の半導体からなる基板の他、石英やサファイア等の絶縁体からなる基板であってもよい。要は、絶縁層が積層された導電層に該絶縁層を貫通する凹部が形成された基板であればよい。
In addition, the said embodiment can be changed and implemented suitably as follows.
The support substrate 31 may be a substrate made of an insulator such as quartz or sapphire in addition to a substrate made of a semiconductor other than silicon. In short, any substrate may be used as long as a concave portion penetrating the insulating layer is formed in the conductive layer on which the insulating layer is laminated.

・上記下部配線層32及び上部配線層39は、導電性を有する配線層であればよく、銅や窒化タンタル以外で形成された層、例えばアルミニウムからなる層であってもよい。要は、下部配線層は、カーボンナノチューブ用の触媒層を積層することの可能な導電層であればよく、上部配線層は、カーボンナノチューブと接続することの可能な導電層であればよい。   The lower wiring layer 32 and the upper wiring layer 39 may be any conductive wiring layer, and may be a layer formed of other than copper or tantalum nitride, for example, a layer made of aluminum. In short, the lower wiring layer may be a conductive layer that can be laminated with a catalyst layer for carbon nanotubes, and the upper wiring layer may be a conductive layer that can be connected to carbon nanotubes.

・上記バリア層33は窒化タンタルに限らず、下部配線層32を形成する金属元素の拡散を抑えることのできる材料、且つ導電性を有する材料によって形成されていればよい。   The barrier layer 33 is not limited to tantalum nitride, but may be formed of a material that can suppress diffusion of the metal element forming the lower wiring layer 32 and a conductive material.

・上記ホール35の直径が160nmであるとともに、該ホール35の深さが200nmであるが、ホール35の直径やホール35の深さは、これに限定されるものではない。また、ホール35の形状は、円形孔状に限られず、矩形孔状であってもよく、また、多段孔状であってもよい。要は、絶縁層に形成される凹部とは、絶縁層を貫通して該絶縁層の下層である導電層に接続されるものであればよい。   The diameter of the hole 35 is 160 nm and the depth of the hole 35 is 200 nm. However, the diameter of the hole 35 and the depth of the hole 35 are not limited to this. The shape of the hole 35 is not limited to a circular hole shape, and may be a rectangular hole shape or may be a multistage hole shape. In short, the recess formed in the insulating layer may be anything that penetrates the insulating layer and is connected to the conductive layer that is the lower layer of the insulating layer.

・下部触媒層36は、窒化タンタルのターゲットをアルゴンによってスパッタすることによって形成するようにした。これに限らず、下部触媒層36は、タンタルのターゲットを窒素含有ガスでスパッタすることによって形成するようにしてもよい。   The lower catalyst layer 36 is formed by sputtering a tantalum nitride target with argon. However, the present invention is not limited thereto, and the lower catalyst layer 36 may be formed by sputtering a tantalum target with a nitrogen-containing gas.

・下部触媒層36と上部触媒層37とをスパッタ法により形成するようにした。これに限らず、これら触媒層36,37を電子ビーム蒸着法によって形成するようにしてもよい。これによれば、以下のような効果が得られるようになる。   The lower catalyst layer 36 and the upper catalyst layer 37 are formed by sputtering. However, the present invention is not limited to this, and the catalyst layers 36 and 37 may be formed by electron beam evaporation. According to this, the following effects can be obtained.

(6)例えば、スパッタ法や各種CVD法等の他の成膜方法によって各触媒層36,37を形成するよりも、凹部内における触媒層36,37の膜厚を底壁面上にて大きくすることが容易となる。そのため、ホール35の内壁面35aに形成される触媒層36,37の膜厚をホール35の底壁面35bに形成される触媒層36,37の膜厚よりも予め大きくすることが容易となる。それゆえに、これら触媒層36,37を除去する工程を経ることにより、ホール35の内壁面35aに形成された触媒層36,37がより確実に除去されるようになる。   (6) For example, the thickness of the catalyst layers 36 and 37 in the recesses is made larger on the bottom wall surface than when the catalyst layers 36 and 37 are formed by other film forming methods such as sputtering and various CVD methods. It becomes easy. Therefore, it becomes easy to make the film thickness of the catalyst layers 36 and 37 formed on the inner wall surface 35 a of the hole 35 in advance larger than the film thickness of the catalyst layers 36 and 37 formed on the bottom wall surface 35 b of the hole 35. Therefore, the catalyst layers 36 and 37 formed on the inner wall surface 35a of the hole 35 are more reliably removed through the process of removing the catalyst layers 36 and 37.

・下部触媒層36を窒化チタンによって形成するとともに、上部触媒層37をコバルトによって形成するようにした。これに限らず、これら下部触媒層36と上部触媒層37とは、以下の金属、及び金属化合物の組み合わせとするようにしてもよい。すなわち、下部触媒層36は、チタン、タンタル、バナジウム、ニオブ、これら遷移金属の窒化物、及び、該遷移金属の酸化物の少なくとも一つによって形成するようにすればよい。そして、上部触媒層37は、上記コバルト、ニッケル、及び鉄のいずれかによって形成するようにすればよい。こうした材料によって形成される下部触媒層36と上部触媒層37との組み合わせによっても、上記窒化チタンの下部触媒層36とコバルトの上部触媒層37との組み合わせによって得られる効果と同等の効果が得られるようになる。
・また、上述のような触媒層の組み合わせにあわせて、上記触媒層形成チャンバ13に配設されたターゲットの組み合わせを変更してもよい。
The lower catalyst layer 36 is made of titanium nitride and the upper catalyst layer 37 is made of cobalt. However, the present invention is not limited to this, and the lower catalyst layer 36 and the upper catalyst layer 37 may be a combination of the following metals and metal compounds. That is, the lower catalyst layer 36 may be formed of at least one of titanium, tantalum, vanadium, niobium, nitrides of these transition metals, and oxides of the transition metals. The upper catalyst layer 37 may be formed of any one of the cobalt, nickel, and iron. The combination of the lower catalyst layer 36 and the upper catalyst layer 37 formed of such materials can provide the same effect as that obtained by the combination of the lower catalyst layer 36 of titanium nitride and the upper catalyst layer 37 of cobalt. It becomes like this.
In addition, the combination of targets arranged in the catalyst layer forming chamber 13 may be changed according to the combination of the catalyst layers as described above.

・触媒層形成チャンバ13には、下部触媒層36を形成するためのターゲットと、上部触媒層37を形成するための触媒層との両方が配設されるようにした。これに限らず、上記クラスター装置10には、下部触媒層36を形成するためのチャンバと、上部触媒層37を形成するためのチャンバとが各別に設けられるようにしてもよい。
・上記高周波電源25からステージ電極23に供給される高周波の周波数は、上記(a)(b)の各条件を満たす逆スパッタが可能な周波数であれば任意に設定してよい。
In the catalyst layer forming chamber 13, both a target for forming the lower catalyst layer 36 and a catalyst layer for forming the upper catalyst layer 37 are disposed. However, the present invention is not limited thereto, and the cluster apparatus 10 may be provided with a chamber for forming the lower catalyst layer 36 and a chamber for forming the upper catalyst layer 37.
The frequency of the high frequency supplied from the high frequency power supply 25 to the stage electrode 23 may be arbitrarily set as long as reverse sputtering that satisfies the above conditions (a) and (b) is possible.

・上部配線層39を形成する導電層形成チャンバ16をスパッタチャンバとして具現化するようにしたが、電子ビーム蒸発法によって上部配線層39を形成するチャンバとして具現化するようにしてもよい。   Although the conductive layer forming chamber 16 for forming the upper wiring layer 39 is embodied as a sputter chamber, it may be embodied as a chamber for forming the upper wiring layer 39 by electron beam evaporation.

・上記クラスター装置10は、単一の逆スパッタチャンバ14を備えるものとしたが、下部触媒層36、上部触媒層37、及びカーボンナノチューブ38のそれぞれのみを逆スパッタするチャンバを各別に有する構成であってもよい。あるいは、上記クラスター装置10は、各触媒層36,37の両方を逆スパッタするチャンバとカーボンナノチューブ38を逆スパッタするチャンバとを各別に有する構成であってもよい。   The cluster apparatus 10 includes a single reverse sputtering chamber 14, but has a configuration in which each chamber has a separate chamber for reverse sputtering only the lower catalyst layer 36, the upper catalyst layer 37, and the carbon nanotube 38. May be. Alternatively, the cluster apparatus 10 may have a configuration in which a chamber that reversely sputters both the catalyst layers 36 and 37 and a chamber that reversely sputters the carbon nanotubes 38 are separately provided.

・上記クラスター装置10は、カーボンナノチューブ38を逆スパッタするチャンバを上記各触媒層36,37の逆スパッタに用いるチャンバとは別に有するとともに、カーボンナノチューブ38の逆スパッタをチャンバでは、アルゴンガスと酸素ガスとの混合ガスによって逆スパッタが行われる構成であってもよい。このような構成や方法によれば、カーボンナノチューブ38の上端部38aの除去に要する時間を短くすることが可能になる。   The cluster apparatus 10 has a chamber for reverse sputtering the carbon nanotubes 38 separately from the chamber used for reverse sputtering of the catalyst layers 36 and 37, and the reverse sputtering of the carbon nanotubes 38 is performed in the chamber with argon gas and oxygen gas. The reverse sputtering may be performed by a mixed gas. According to such a configuration and method, the time required for removing the upper end portion 38a of the carbon nanotube 38 can be shortened.

・カーボンナノチューブ38の上端部38aは、逆スパッタ法によって除去するようにしたが、他の方法、例えば化学機械研磨法(CMP法)やイオンミリング法によって除去するようにしてもよい。このような方法であっても、カーボンナノチューブの成長方向が積層方向に揃えられる以上、配線構造の電気的特性を向上することは可能になる。   The upper end portion 38a of the carbon nanotube 38 is removed by the reverse sputtering method, but may be removed by other methods such as a chemical mechanical polishing method (CMP method) or an ion milling method. Even with such a method, it is possible to improve the electrical characteristics of the wiring structure as long as the growth direction of the carbon nanotubes is aligned with the stacking direction.

・上部配線層39を形成する導電層形成チャンバ16は、カーボンナノチューブを形成するための熱CVDチャンバとは共通の真空系を構成しない装置として具現化することも可能である。また、カーボンナノチューブ38の上端部38aを除去するための逆スパッタチャンバも、カーボンナノチューブを形成するための熱CVDチャンバとは共通の真空系を構成しない装置として具現化することも可能である。このような構成であっても、カーボンナノチューブの成長方向が積層方向に揃えられる以上、配線構造の電気的特性を向上することは可能になる。なお、このような構成であっても、上端部38aを除去するための逆スパッタチャンバと上部配線層39を形成する導電層形成チャンバ16とが共通の真空系を構成するのであれば、開端されたカーボンナノチューブ38に空気が侵入するこ
とを抑えることは可能である。
The conductive layer forming chamber 16 for forming the upper wiring layer 39 can be embodied as a device that does not constitute a vacuum system common to the thermal CVD chamber for forming the carbon nanotubes. In addition, the reverse sputtering chamber for removing the upper end portion 38a of the carbon nanotube 38 can also be embodied as an apparatus that does not constitute a common vacuum system with the thermal CVD chamber for forming the carbon nanotube. Even with such a configuration, the electrical characteristics of the wiring structure can be improved as long as the growth direction of the carbon nanotubes is aligned with the stacking direction. Even in such a configuration, if the reverse sputtering chamber for removing the upper end portion 38a and the conductive layer forming chamber 16 for forming the upper wiring layer 39 constitute a common vacuum system, they are opened. It is possible to suppress the intrusion of air into the carbon nanotube 38.

・ホール35の内壁面35aに対するシースShの厚さWaが、ホール35の底壁面35bに対するシースShの厚さWbよりも小さい構成であれば、ホール35の底壁面35bにスパッタ粒子Spが引き込まれてもよい。このような構成であっても、厚さWaが厚さWbよりも小さい以上、内壁面35a上の触媒層を底壁面35b上の触媒層よりも優先的に除去することは可能である。   If the thickness Wa of the sheath Sh with respect to the inner wall surface 35a of the hole 35 is smaller than the thickness Wb of the sheath Sh with respect to the bottom wall surface 35b of the hole 35, the sputtered particles Sp are drawn into the bottom wall surface 35b of the hole 35. May be. Even with this configuration, as long as the thickness Wa is smaller than the thickness Wb, it is possible to preferentially remove the catalyst layer on the inner wall surface 35a over the catalyst layer on the bottom wall surface 35b.

なお、ホール35の底壁面35bにスパッタ粒子Spが引き込まれるのであれば、該スパッタ粒子Spの有するエネルギーが、触媒層のスパッタに必要なエネルギーよりも小さいことが好ましい。すなわち、ホール35の内壁面35aに対するシースShの厚さWaは、該内壁面35aに引き込まれるスパッタ粒子Spが、触媒層のスパッタに必要なエネルギーを有する厚さである。一方、ホール35の底壁面35bに対するシースShの厚さWbは、該底壁面35bに引き込まれるスパッタ粒子Spが、触媒層のスパッタに必要なエネルギーを有しない厚さが好ましい。さらには、ホール35の底壁面35bに対するシースShの厚さWbは、プラズマ中のイオンであるスパッタ粒子Spが、ホール35内における他の粒子と衝突してホール35の底壁面35bに到達しない厚さが好ましい。ただし、ホール35の内壁面35aに形成された下部触媒層36あるいは上部触媒層37が除去され、且つ、ホール35の底壁面35bに形成された下部触媒層36あるいは上部触媒層37が残るのであれば、ホール35の底壁面にスパッタ粒子Spが到達するような方法であってもよい。   If the sputtered particles Sp are drawn into the bottom wall surface 35b of the hole 35, it is preferable that the energy of the sputtered particles Sp is smaller than the energy required for sputtering of the catalyst layer. That is, the thickness Wa of the sheath Sh with respect to the inner wall surface 35a of the hole 35 is such a thickness that the sputtered particles Sp drawn into the inner wall surface 35a have energy necessary for sputtering of the catalyst layer. On the other hand, the thickness Wb of the sheath Sh with respect to the bottom wall surface 35b of the hole 35 is preferably such that the sputtered particles Sp drawn into the bottom wall surface 35b do not have the energy required for sputtering of the catalyst layer. Furthermore, the thickness Wb of the sheath Sh with respect to the bottom wall surface 35b of the hole 35 is such that the sputtered particles Sp, which are ions in the plasma, collide with other particles in the hole 35 and do not reach the bottom wall surface 35b of the hole 35. Is preferable. However, the lower catalyst layer 36 or the upper catalyst layer 37 formed on the inner wall surface 35a of the hole 35 is removed, and the lower catalyst layer 36 or the upper catalyst layer 37 formed on the bottom wall surface 35b of the hole 35 remains. For example, a method in which the sputtered particles Sp reach the bottom wall surface of the hole 35 may be used.

・逆スパッタチャンバ14においては、アルゴンガスを用いて基板Sの逆スパッタを行うようにした。これに限らず、プラズマの生成に用いられるガスは、アルゴンガス以外の希ガス、例えばヘリウムガス、ネオンガス、クリプトンガス、及びキセノンガスや、希ガス以外の不活性ガスであってもよい。要は、ホール35の内壁面35aに形成された下部触媒層36あるいは上部触媒層37がプラズマ中のスパッタ粒子Spによって除去され、且つ、プラズマ中のラジカルによって下部触媒層36あるいは上部触媒層37がエッチングされないガスであればよい。   In the reverse sputtering chamber 14, reverse sputtering of the substrate S was performed using argon gas. The gas used for plasma generation is not limited to this, and may be a rare gas other than argon gas, for example, helium gas, neon gas, krypton gas, xenon gas, or an inert gas other than rare gas. In short, the lower catalyst layer 36 or the upper catalyst layer 37 formed on the inner wall surface 35a of the hole 35 is removed by the sputtered particles Sp in the plasma, and the lower catalyst layer 36 or the upper catalyst layer 37 is formed by radicals in the plasma. Any gas that is not etched may be used.

・配線構造は、上記シリコン等の半導体で形成された支持基板31上にて絶縁層34の上下に形成された下部配線層32と上部配線層39とを接続するカーボンナノチューブ38を有する構造とした。これに限らず、該配線構造は、例えば能動素子と下部配線層32とがカーボンナノチューブによって接続される構造であってもよく、絶縁層が積層された導電層に該絶縁層を貫通するカーボンナノチューブが接続される構造であればよい。   The wiring structure has carbon nanotubes 38 that connect the lower wiring layer 32 and the upper wiring layer 39 formed above and below the insulating layer 34 on the support substrate 31 formed of a semiconductor such as silicon. . For example, the wiring structure may be a structure in which the active element and the lower wiring layer 32 are connected by carbon nanotubes, and a carbon nanotube penetrating the insulating layer in a conductive layer in which insulating layers are stacked. Any structure can be used as long as it is connected.

10…クラスター装置、11…搬出入チャンバ、12…搬送チャンバ、12a…搬送ロボット、13…触媒層形成チャンバ、14…逆スパッタチャンバ、15…熱CVDチャンバ、16…導電層形成チャンバ、21…真空槽、21a…ガス供給口、21b…排気口、22…基板ステージ、23…ステージ電極、24…整合器、25…高周波電源、26…シャワープレート、27…スパッタガス供給部、28…排気部、31,41…支持基板、32,42…下部配線層、33…バリア層、34,43…絶縁層、34a,43a…表面、35,44…ホール、35a,44a…内壁面、35b,44b…底壁面、36…下部触媒層、37…上部触媒層、38…カーボンナノチューブ、38a…上端部、38b…キャップ、39…上部配線層、45…触媒層、45a…金属粒子、P…ミリング粒子、S…基板、Sh…シース、Sp…スパッタ粒子。   DESCRIPTION OF SYMBOLS 10 ... Cluster apparatus, 11 ... Carry-in / out chamber, 12 ... Transfer chamber, 12a ... Transfer robot, 13 ... Catalyst layer formation chamber, 14 ... Reverse sputter chamber, 15 ... Thermal CVD chamber, 16 ... Conductive layer formation chamber, 21 ... Vacuum Tank, 21a ... Gas supply port, 21b ... Exhaust port, 22 ... Substrate stage, 23 ... Stage electrode, 24 ... Matching unit, 25 ... High frequency power supply, 26 ... Shower plate, 27 ... Sputter gas supply unit, 28 ... Exhaust unit, 31, 41 ... support substrate, 32, 42 ... lower wiring layer, 33 ... barrier layer, 34, 43 ... insulating layer, 34a, 43a ... surface, 35, 44 ... hole, 35a, 44a ... inner wall surface, 35b, 44b ... Bottom wall surface, 36 ... lower catalyst layer, 37 ... upper catalyst layer, 38 ... carbon nanotube, 38a ... upper end, 38b ... cap, 39 ... upper wiring layer, 45 Catalyst layer, 45a ... metal particles, P ... milling particles, S ... substrate, Sh ... sheath, Sp ... sputtered particles.

Claims (9)

導電層にカーボンナノチューブが接続された配線形成方法であって、
前記導電層に積層された絶縁層にその積層方向に貫通する凹部を形成する工程と、
前記凹部の内表面の全体を覆うように前記絶縁層上に触媒層を形成する工程と、
前記凹部の内部にシースが形成され、且つ前記凹部の内壁面に対するシースの厚さが前記凹部の底壁面に対するシースの厚さよりも小さくなるようにプラズマを生成し、前記内壁面に形成された前記触媒層を前記プラズマ中のイオンによって除去する工程と、
前記凹部の底壁面に残された前記触媒層を用いて該底壁面からカーボンナノチューブを形成する工程と
を有することを特徴とする配線形成方法。
A wiring formation method in which carbon nanotubes are connected to a conductive layer,
Forming a recess penetrating in the stacking direction in the insulating layer stacked on the conductive layer;
Forming a catalyst layer on the insulating layer so as to cover the entire inner surface of the recess;
The sheath is formed inside the recess, and plasma is generated so that the thickness of the sheath with respect to the inner wall surface of the recess is smaller than the thickness of the sheath with respect to the bottom wall surface of the recess, and the plasma is formed on the inner wall surface. Removing the catalyst layer with ions in the plasma;
Forming a carbon nanotube from the bottom wall surface using the catalyst layer left on the bottom wall surface of the recess.
前記カーボンナノチューブを形成した後に前記絶縁層上にプラズマを生成し、前記凹部の開口から突出した前記カーボンナノチューブに該プラズマ中のイオンを衝突させて前記カーボンナノチューブの先端側を除去する工程を有する
請求項1に記載の配線形成方法。
And a step of generating plasma on the insulating layer after forming the carbon nanotubes, causing ions in the plasma to collide with the carbon nanotubes protruding from the openings of the recesses, and removing the tip side of the carbon nanotubes. Item 4. The wiring forming method according to Item 1.
前記カーボンナノチューブの先端を除去する工程の後に前記カーボンナノチューブに接続される導電層を前記絶縁層上に積層する工程をさらに有し、
前記カーボンナノチューブの先端を除去する工程と前記絶縁層上に導電層を積層する工程とが共通する真空系で行われる
請求項2に記載の配線形成方法。
A step of laminating a conductive layer connected to the carbon nanotube on the insulating layer after the step of removing the tip of the carbon nanotube;
The wiring formation method according to claim 2, wherein the step of removing the tip of the carbon nanotube and the step of laminating a conductive layer on the insulating layer are performed in a common vacuum system.
前記触媒層は、下部触媒層と上部触媒層とから形成され、
前記下部触媒層は、チタン、タンタル、バナジウム、ニオブ、これら遷移金属の窒化物及び該遷移金属の酸化物の少なくとも一つによって形成され、
前記上部触媒層は、コバルト、ニッケル、及び鉄のいずれかによって形成されている
請求項1〜3のいずれか一項に記載の配線形成方法。
The catalyst layer is formed of a lower catalyst layer and an upper catalyst layer,
The lower catalyst layer is formed of at least one of titanium, tantalum, vanadium, niobium, nitrides of these transition metals, and oxides of the transition metals,
The wiring formation method according to claim 1, wherein the upper catalyst layer is formed of any one of cobalt, nickel, and iron.
前記触媒層をスパッタ法によって形成する
請求項1〜4のいずれか一項に記載の配線形成方法。
The wiring formation method according to claim 1, wherein the catalyst layer is formed by a sputtering method.
前記触媒層を電子ビーム蒸着法によって形成する
請求項1〜4のいずれか一項に記載の配線形成方法。
The wiring formation method according to any one of claims 1 to 4, wherein the catalyst layer is formed by an electron beam evaporation method.
前記絶縁層上の導電層をスパッタ法によって形成する
請求項3〜6のいずれか一項に記載の配線形成方法。
The wiring formation method according to claim 3, wherein the conductive layer on the insulating layer is formed by a sputtering method.
前記絶縁層上の導電層を電子ビーム蒸着法によって形成する
請求項3〜6のいずれか一項に記載の配線形成方法。
The wiring forming method according to claim 3, wherein the conductive layer on the insulating layer is formed by an electron beam evaporation method.
絶縁層が積層された導電層に該絶縁層を貫通する凹部を介してカーボンナノチューブが接続された配線構造を形成する配線形成装置であって、
前記凹部の内表面の全体が含まれるように前記絶縁層上に触媒層を形成するチャンバと、
前記凹部の内部にシースが形成され、且つ前記凹部の内壁面に対するシースの厚さが前記凹部の底壁面に対するシースの厚さよりも小さくなるようにプラズマを生成し、前記内壁面に形成された前記触媒層を前記プラズマ中のイオンによって除去するチャンバと、
前記凹部の底壁面に残された前記触媒層を用いて該底壁面からカーボンナノチューブを形成するチャンバと
を備えることを特徴とする配線形成装置。
A wiring forming apparatus for forming a wiring structure in which a carbon nanotube is connected to a conductive layer in which an insulating layer is laminated via a recess penetrating the insulating layer,
A chamber for forming a catalyst layer on the insulating layer so that the entire inner surface of the recess is included;
The sheath is formed inside the recess, and plasma is generated so that the thickness of the sheath with respect to the inner wall surface of the recess is smaller than the thickness of the sheath with respect to the bottom wall surface of the recess, and the plasma is formed on the inner wall surface. A chamber for removing the catalyst layer by ions in the plasma;
And a chamber for forming carbon nanotubes from the bottom wall surface using the catalyst layer left on the bottom wall surface of the recess.
JP2011046499A 2011-03-03 2011-03-03 Wiring formation method and wiring formation device Pending JP2012186208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011046499A JP2012186208A (en) 2011-03-03 2011-03-03 Wiring formation method and wiring formation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011046499A JP2012186208A (en) 2011-03-03 2011-03-03 Wiring formation method and wiring formation device

Publications (1)

Publication Number Publication Date
JP2012186208A true JP2012186208A (en) 2012-09-27

Family

ID=47016044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011046499A Pending JP2012186208A (en) 2011-03-03 2011-03-03 Wiring formation method and wiring formation device

Country Status (1)

Country Link
JP (1) JP2012186208A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127646A (en) * 2012-12-27 2014-07-07 Toshiba Corp Method for manufacturing wire and semiconductor device
KR20160008472A (en) * 2014-07-14 2016-01-22 도쿄엘렉트론가부시키가이샤 Catalyst layer forming method, catalyst layer forming system, and recording medium

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158891A (en) * 2004-02-26 2004-06-03 Hitachi High-Technologies Corp Damascene structure and sample processed into damascene
JP2008098378A (en) * 2006-10-11 2008-04-24 Tokyo Electron Ltd Thin film formation method and lamination structure of thin film
JP2009117591A (en) * 2007-11-06 2009-05-28 Panasonic Corp Wiring structure, and forming method thereof
JP2010186858A (en) * 2009-02-12 2010-08-26 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device
US20110048930A1 (en) * 2009-08-28 2011-03-03 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
US20120052680A1 (en) * 2010-08-25 2012-03-01 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor substrate

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158891A (en) * 2004-02-26 2004-06-03 Hitachi High-Technologies Corp Damascene structure and sample processed into damascene
JP2008098378A (en) * 2006-10-11 2008-04-24 Tokyo Electron Ltd Thin film formation method and lamination structure of thin film
US20090208707A1 (en) * 2006-10-11 2009-08-20 Tokyo Electron Limited Thin film forming method and layered structure of thin film
JP2009117591A (en) * 2007-11-06 2009-05-28 Panasonic Corp Wiring structure, and forming method thereof
US20090266590A1 (en) * 2007-11-06 2009-10-29 Panasonic Corporation Interconnect structure and method for fabricating the same
JP2010186858A (en) * 2009-02-12 2010-08-26 Fujitsu Semiconductor Ltd Method of manufacturing semiconductor device
US20110048930A1 (en) * 2009-08-28 2011-03-03 International Business Machines Corporation Selective nanotube growth inside vias using an ion beam
JP2013503465A (en) * 2009-08-28 2013-01-31 インターナショナル・ビジネス・マシーンズ・コーポレーション Method for selectively growing carbon nanotubes
US20120052680A1 (en) * 2010-08-25 2012-03-01 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor substrate
JP2012049268A (en) * 2010-08-25 2012-03-08 Toshiba Corp Method for manufacturing semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127646A (en) * 2012-12-27 2014-07-07 Toshiba Corp Method for manufacturing wire and semiconductor device
KR20160008472A (en) * 2014-07-14 2016-01-22 도쿄엘렉트론가부시키가이샤 Catalyst layer forming method, catalyst layer forming system, and recording medium
KR102356776B1 (en) 2014-07-14 2022-01-28 도쿄엘렉트론가부시키가이샤 Catalyst layer forming method, catalyst layer forming system, and recording medium

Similar Documents

Publication Publication Date Title
US10541246B2 (en) 3D flash memory cells which discourage cross-cell electrical tunneling
EP2257964B1 (en) Reactive sputtering with hipims
JP5392215B2 (en) Film forming method and film forming apparatus
TWI430369B (en) Metal film forming method
US9099285B2 (en) Plasma processing method and plasma processing apparatus
JP4344019B2 (en) Ionized sputtering method
KR101846049B1 (en) Method of forming copper wiring, and storage medium
JP2008041700A (en) Method and apparatus of forming film, and recording medium
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP5159165B2 (en) Recess filling method
JP2012186208A (en) Wiring formation method and wiring formation device
JP2007197840A (en) Ionized sputtering apparatus
US8268721B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5649441B2 (en) Method of manufacturing electronic component having step of embedding metal film
TWI435386B (en) Method of processing film surface
JP4167749B2 (en) Sputtering method and sputtering apparatus
TW202205529A (en) Impurity removal in doped ald tantalum nitride
JP5265309B2 (en) Sputtering method
JP4880495B2 (en) Deposition equipment
JP4719195B2 (en) Sputtering method
TW202247283A (en) Selective removal of ruthenium-containing materials
TW202321495A (en) Selective graphene deposition
JP2008098284A (en) Barrier layer and formation method thereof, and plasma deposition apparatus
WO2008044602A1 (en) Method for forming thin film and multilayer structure of thin film
JPWO2007125837A1 (en) Method for forming Ti film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141209