JP2012180232A - Method for producing nitride semiconductor single crystal - Google Patents

Method for producing nitride semiconductor single crystal Download PDF

Info

Publication number
JP2012180232A
JP2012180232A JP2011042932A JP2011042932A JP2012180232A JP 2012180232 A JP2012180232 A JP 2012180232A JP 2011042932 A JP2011042932 A JP 2011042932A JP 2011042932 A JP2011042932 A JP 2011042932A JP 2012180232 A JP2012180232 A JP 2012180232A
Authority
JP
Japan
Prior art keywords
crystal
nitride semiconductor
plane
growth
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011042932A
Other languages
Japanese (ja)
Inventor
Yasuhiro Uchiyama
泰宏 内山
Takeshi Fujito
健史 藤戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Chemical Corp
Original Assignee
Mitsubishi Chemical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Chemical Corp filed Critical Mitsubishi Chemical Corp
Priority to JP2011042932A priority Critical patent/JP2012180232A/en
Publication of JP2012180232A publication Critical patent/JP2012180232A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for producing a nitride semiconductor single crystal.SOLUTION: The method for producing a nitride semiconductor single crystal 9 includes: a step of preparing a base substrate 8 in a crystal growing furnace; and a step of growing a group III nitride semiconductor crystal 9 by reacting the halogenated product of a group III element with a compound containing a nitrogen element while mixing C surfaces and faceted surfaces other than the C surface on the base substrate 8. In the growing step, a substance containing nitride is introduced into a crystal growing furnace, and oxygen is incorporated in the area grown on the faceted surface other than the C surface to grow the group III nitride semiconductor crystal 9.

Description

本発明は、発光ダイオードや半導体レーザーなどの発光デバイスや電子デバイスに用いられる窒化物半導体単結晶の製造方法に関する。   The present invention relates to a method for producing a nitride semiconductor single crystal used in light-emitting devices such as light-emitting diodes and semiconductor lasers and electronic devices.

窒化ガリウムに代表される窒化物半導体は、大きなバンドギャップを有し、またバンド間遷移が直接遷移型であることから、紫外、青色又は緑色等の発光ダイオード、半導体レーザー等の比較的短波長側の発光素子や、電子デバイス等の半導体デバイスの基板として有用な材料である。   Nitride semiconductors typified by gallium nitride have a large band gap, and the transition between bands is a direct transition type. Therefore, light emitting diodes such as ultraviolet, blue and green, semiconductor lasers and the like on the relatively short wavelength side It is a material useful as a substrate for semiconductor devices such as light emitting elements and electronic devices.

このような窒化物半導体結晶の製造方法は様々なものが提案されており、例えば引用文献1では、C面とC面以外のファセット面を同時に出現させながら窒化ガリウム結晶を成長させる方法が提案されている。そして当該文献においては、窒化物半導体結晶のうちC面には酸素がほとんどドープしないため、結晶成長中の原料ガスの中に水を含める等の手法により酸素をドーピングすることで、C面ではなくファセット面を通して酸素をドープすることが提案されている。   Various methods for manufacturing such a nitride semiconductor crystal have been proposed. For example, in Cited Document 1, a method for growing a gallium nitride crystal while simultaneously causing facets other than the C-plane and the C-plane to appear is proposed. ing. In this document, the C-plane of the nitride semiconductor crystal is hardly doped with oxygen. Therefore, by doping oxygen using a technique such as including water in the source gas during crystal growth, It has been proposed to dope oxygen through the facet plane.

一方、窒化ガリウム結晶中のドーパント濃度を制御するためにはSiが用いられることが知られており、例えば引用文献2では、四フッ化ケイ素(SiF4)ガスをドーピングガスとして用いることで、窒化ガリウム結晶中の抵抗率を制御することが提案されている。加えて引用文献2では、ドーパントとしての酸素は、C面に取り込まれる効率が悪くn型ドーパントとしての制御性が悪いため、5×1016cm-3以下の濃度まで酸素濃度を下げることで窒化物半導体結晶の抵抗率をより安定して制御できると提案されている。 On the other hand, it is known that Si is used to control the dopant concentration in the gallium nitride crystal. For example, in Cited Document 2, nitriding is performed by using silicon tetrafluoride (SiF 4 ) gas as a doping gas. It has been proposed to control the resistivity in gallium crystals. In addition, in Cited Document 2, oxygen as a dopant is not efficiently incorporated into the C-plane and has poor controllability as an n-type dopant, so that the oxygen concentration is reduced to a concentration of 5 × 10 16 cm −3 or less. It has been proposed that the resistivity of a physical semiconductor crystal can be controlled more stably.

特開2006−282504号公報JP 2006-282504 A 特開2009−126721号公報JP 2009-126721 A

上記引用文献1では、C面とC面以外のファセット面を同時に出現させながら結晶を成長させる方法において、酸素をドーピングすることで酸素のドーピング量を正確に制御することができるとされている。しかしながら、本発明者らが検討したところ、酸素ドーピングした場合であってもC面成長する箇所のキャリア濃度が極端に低くなるため、結晶内でキャリア濃度が不均一になってしまうことが判明した。そのため、得られた窒化物半導体結晶を半導体基板などとして用いる際に、キャリア濃度が低い部分については抵抗率が低く導電性が不十分であるという課題を見出した。
結晶中のキャリア濃度が低い箇所は、高品質な結晶が求められる市場の要求を満たすことができず製品化されないことから、製造効率に問題が生じる。本発明はこのような状況下なされたものであり、C面とC面以外のファセット面を同時に出現させながら結晶を成長させる方法において、結晶中にキャリア濃度のムラの少ない窒化物半導体結晶を製造する方法を提供することを課題とするものである。
In the cited document 1, in a method of growing a crystal while causing facets other than the C plane and the C plane to appear at the same time, the oxygen doping amount can be accurately controlled by doping oxygen. However, as a result of investigations by the present inventors, it has been found that even when oxygen doping is performed, the carrier concentration at the C-plane growth portion becomes extremely low, so that the carrier concentration becomes uneven within the crystal. . Therefore, when the obtained nitride semiconductor crystal is used as a semiconductor substrate or the like, a problem has been found that a portion having a low carrier concentration has a low resistivity and insufficient conductivity.
The portion where the carrier concentration in the crystal is low cannot satisfy the market demand for high-quality crystals and is not commercialized, resulting in a problem in manufacturing efficiency. The present invention has been made under such circumstances, and in the method for growing a crystal while causing facets other than the C-plane and the C-plane to appear at the same time, a nitride semiconductor crystal with less carrier concentration unevenness is produced in the crystal. It is an object of the present invention to provide a method for doing this.

本発明者らは結晶内でキャリア濃度のムラの少ない窒化物半導体結晶を求めて鋭意研究を積み重ね、C面エリアとファセットエリアとを有するIII族窒化物半導体結晶を成長
させる際、C面成長する箇所のキャリア濃度を補うために、ケイ素元素をドーピングしながら結晶を成長させることで、結晶内のキャリア濃度のムラの少ない窒化物半導体結晶が得られることを見出し、発明を完成させた。
The present inventors have intensively researched for nitride semiconductor crystals with less carrier concentration unevenness in the crystal, and when growing a group III nitride semiconductor crystal having a C-plane area and a facet area, C-plane growth is performed. In order to make up for the carrier concentration of the portion, the inventors have found that a nitride semiconductor crystal with less carrier concentration unevenness in the crystal can be obtained by growing the crystal while doping silicon element, and completed the invention.

即ち本発明は以下のとおりである。
結晶成長炉内に下地基板を準備する工程、および
III族元素のハロゲン化物と窒素元素を含む化合物を反応させて前記下地基板上にC面とC面以外のファセット面を混在させながらIII族窒化物半導体結晶を成長させる成長工程、を含むIII族窒化物半導体結晶の製造方法であって、
前記成長工程は、ケイ素含有物質を前記結晶成長炉内に導入し、かつC面以外のファセット面で成長した領域に酸素を含有させながらIII族窒化物半導体結晶を成長させることを特徴とする、III族窒化物半導体結晶の製造方法。
That is, the present invention is as follows.
A step of preparing a base substrate in the crystal growth furnace, and a group III nitriding process while reacting a group III element halide and a compound containing a nitrogen element so that the facet surface other than the C plane and the C plane is mixed on the base substrate. A method for producing a group III nitride semiconductor crystal comprising a growth step of growing a compound semiconductor crystal,
The growth step is characterized in that a silicon-containing material is introduced into the crystal growth furnace and a group III nitride semiconductor crystal is grown while oxygen is contained in a region grown on a facet plane other than the C plane. A method for producing a group III nitride semiconductor crystal.

また、前記成長工程におけるケイ素含有物質は、ガスとして導管から前記結晶成長炉内に導入されることが好ましい。   Moreover, it is preferable that the silicon-containing substance in the growth step is introduced into the crystal growth furnace as a gas from a conduit.

本発明の製造方法により製造された窒化物半導体結晶は、結晶内のキャリア濃度のムラが少ないため、高い導電率を要求される場合であっても、結晶内の大部分を製品として使用できるため、製造ロスが少なく製造効率が非常に高い。また、C面エリアとファセットエリアとを有する結晶であるため、高い耐クラック性を有する結晶である。本発明により、このような高品質の窒化物半導体結晶を提供することができる。   Since the nitride semiconductor crystal manufactured by the manufacturing method of the present invention has little variation in carrier concentration in the crystal, even if high conductivity is required, most of the crystal can be used as a product. Production efficiency is very high with little production loss. Moreover, since it is a crystal having a C-plane area and a facet area, it is a crystal having high crack resistance. According to the present invention, such a high quality nitride semiconductor crystal can be provided.

下地基板に凹凸を構成することでファセット成長を実現させる、結晶成長の概念図である。It is a conceptual diagram of the crystal growth which implement | achieves facet growth by comprising an unevenness | corrugation in a base substrate. 下地基板にマスクパターンを施すことでファセット成長を実現させる、結晶成長の概念図である。It is a conceptual diagram of the crystal growth which implement | achieves facet growth by giving a mask pattern to a base substrate. HVPE法に用いる結晶製造装置の一例を示す概略図である。It is the schematic which shows an example of the crystal manufacturing apparatus used for HVPE method.

本発明の窒化物半導体結晶の製造方法について、以下詳細に説明する。構成要件の説明は、本発明の代表的な実施態様に基づきされることがあるが、本発明はそのような実施態様に限定されるものではない。   The method for producing a nitride semiconductor crystal of the present invention will be described in detail below. The description of the constituent elements may be based on typical embodiments of the present invention, but the present invention is not limited to such embodiments.

1)結晶成長炉内に下地基板を準備する工程
本発明の製造方法は、結晶成長炉内に下地基板を準備する工程を含む。本発明の製造方法に用いる結晶成長炉は、結晶成長に用いることができるものであれば特段制限なく使用することが可能であり、少なくとも下地基板を結晶成長炉内に準備できればよい。そして下地基板は、結晶成長炉内において通常結晶成長が可能な位置に配置される。
1) Step of preparing a base substrate in a crystal growth furnace The manufacturing method of the present invention includes a step of preparing a base substrate in a crystal growth furnace. The crystal growth furnace used in the production method of the present invention can be used without particular limitation as long as it can be used for crystal growth, and it is sufficient that at least the base substrate can be prepared in the crystal growth furnace. Then, the base substrate is disposed at a position where normal crystal growth is possible in the crystal growth furnace.

本発明に用いる下地基板の種類は特段限定されず、シリコン、サファイア、ガリウム砒素、窒化ガリウム、窒化アルミニウム、酸化亜鉛などから適宜選択することができる。   The type of the base substrate used in the present invention is not particularly limited, and can be appropriately selected from silicon, sapphire, gallium arsenide, gallium nitride, aluminum nitride, zinc oxide, and the like.

2)III族窒化物半導体結晶成長工程
本発明の結晶成長工程は、III族元素のハロゲン化物と窒素元素を含む化合物を反応させて前記下地基板上にC面とC面以外のファセット面を混在させながらIII族窒化物半導体結晶を成長させる成長工程である。
2) Group III nitride semiconductor crystal growth step In the crystal growth step of the present invention, a group III element halide and a nitrogen element-containing compound are reacted to mix a C-face and a facet other than the C-face on the base substrate. This is a growth process for growing a group III nitride semiconductor crystal.

本発明の製造方法に用いるIII族元素のハロゲン化物は、III族窒化物半導体結晶
の原料となるものであれば特段の限定はされず、具体的にはガリウムのハロゲン化物、インジウムのハロゲン化物等が挙げられる。また、ハロゲン化物としてはフッ化物、塩化物、臭化物が挙げられる。
The group III element halide used in the production method of the present invention is not particularly limited as long as it is a raw material for the group III nitride semiconductor crystal. Specifically, the halide of gallium, the halide of indium, etc. Is mentioned. Examples of the halide include fluoride, chloride, and bromide.

また、本発明の製造方法に用いる窒素元素を含む化合物は、III族窒化物半導体の原料として用いることができるものであれば特段の限定はされず、アンモニアが好ましく用いられる。本発明の製造方法では、III族元素のハロゲン化物と窒素元素を含む化合物を、結晶成長炉内の下地基板上で反応させてIII族窒化物半導体結晶を成長させることができる。   In addition, the compound containing a nitrogen element used in the production method of the present invention is not particularly limited as long as it can be used as a raw material for a group III nitride semiconductor, and ammonia is preferably used. In the manufacturing method of the present invention, a group III nitride semiconductor crystal can be grown by reacting a group III element halide and a nitrogen element compound on a base substrate in a crystal growth furnace.

本発明の結晶成長工程は、C面とC面以外のファセット面を混在させながらIII族窒化物半導体結晶を成長させるものである(以下、ファセット成長ともいう。)。そのため、本発明の製造方法で得られたIII族窒化物半導体結晶は、C面エリアとファセットエリアとを有する結晶となる。本発明においてC面とは、六方晶での(0001)面およびそれと等価な面をいう。また、本明細書にてC面という場合には、C面からa軸および/またはm軸方向にオフ角を有するC面を含む。オフ角としては、−10〜10°が好ましく、より好ましくは−5〜5°である。
そして、任意の結晶表面において、結晶成長中にC面を露出しながら成長した領域をC面エリアという。また、ファセット面とは、C面以外の面をいい、任意の結晶表面において、結晶成長中にファセット面を露出しながら成長した領域をファセットエリアという。通常、任意の結晶表面を蛍光顕微鏡で観察した場合には、C面エリアが明るく、ファセットエリアが暗く見ることができる。
In the crystal growth step of the present invention, a group III nitride semiconductor crystal is grown while mixing facets other than the C plane and the C plane (hereinafter also referred to as facet growth). Therefore, the group III nitride semiconductor crystal obtained by the manufacturing method of the present invention is a crystal having a C-plane area and a facet area. In the present invention, the C plane refers to a (0001) plane in hexagonal crystal and a plane equivalent thereto. Further, in the present specification, the C plane includes a C plane having an off angle in the a-axis and / or m-axis direction from the C plane. The off angle is preferably −10 to 10 °, more preferably −5 to 5 °.
A region grown while exposing the C plane during crystal growth on an arbitrary crystal surface is referred to as a C plane area. The facet plane refers to a plane other than the C plane, and a region grown while exposing the facet plane during crystal growth on an arbitrary crystal surface is referred to as a facet area. Normally, when an arbitrary crystal surface is observed with a fluorescence microscope, the C-plane area can be seen bright and the facet area can be seen dark.

ファセット成長では、C面を上面(主面)とする結晶を成長させるものの、C面以外のファセット面を有する結晶が得られることから、ファセット面を通して酸素を結晶内にドープすることが可能となる。   In facet growth, a crystal having a C-plane as an upper surface (main surface) is grown, but a crystal having a facet other than the C-plane can be obtained. Therefore, oxygen can be doped into the crystal through the facet. .

ファセット成長の具体的な方法としては、例えば図1の(1)に示すように、基板21の結晶成長面を凹凸面とし、凹部及び/又は凸部からファセット構造を形成しながら結晶成長させる方法がある。この方法では、基板21の結晶成長面に凹凸形状部22a、22bを形成した結晶成長面を準備し、MOCVD法などにより窒化物半導体層を成長させることで、図1(2)に示すように、凹部22a及び凸部22bの双方でファセット面を形成しながら成長が進む。このような状況下、結晶成長が続くと凹部及び凸部の双方で結晶成長が進み、やがて図1(3)に示すように、膜がつながり凹凸面を覆うことになる。
このようなファセット成長は、例えば特開2002−164296号公報に開示されている。
As a specific method of facet growth, for example, as shown in FIG. 1 (1), the crystal growth surface of the substrate 21 is an uneven surface, and the crystal is grown while forming a facet structure from the recesses and / or protrusions. There is. In this method, a crystal growth surface in which concave and convex portions 22a and 22b are formed on the crystal growth surface of the substrate 21 is prepared, and a nitride semiconductor layer is grown by MOCVD or the like, as shown in FIG. The growth proceeds while forming facet surfaces in both the recesses 22a and the protrusions 22b. Under such circumstances, when the crystal growth continues, the crystal growth proceeds in both the concave portion and the convex portion, and eventually the films are connected to cover the uneven surface as shown in FIG.
Such facet growth is disclosed in, for example, Japanese Patent Application Laid-Open No. 2002-164296.

その他ファセット成長の具体的な方法としては、例えば、成長阻害層を下地基板に設ける方法がある。窒化ガリウムのエピタキシャル成長において、下地基板を準備し、下地基板の上にエピタキシャル成長を阻害する材料によって任意のマスクパターンを部分的に形成し、マスクに覆われた被覆部とマスクに覆われない露出部を設ける。例えば、図2(1)のように、下地基板31の上にマスク被覆部32をCVD、スパッタリングなどによって設ける。マスクの形状は特段限定されず、下地基板上でマスク被覆部と基板露出部が区別できればよい。具体的にはピット状、ストライプ状などがあげられる。ドットマスクの場合には、ドットは円、矩形などその形状は限定されないが、直径dは通常5μm〜100μm程度である。ストライプマスクの場合には、被覆部の幅wは通常5μm〜100μm程度である。露出部の幅は通常200μm〜400μm程度である。
また、マスクの材質は、エピタキシャル成長を阻害するものであれば特段限定されず、具体的にはSiO2、SiN、Al23、AlN、ZrO2、Y23、MgOなどがあげられる。
As another specific method of facet growth, for example, there is a method of providing a growth inhibition layer on a base substrate. In epitaxial growth of gallium nitride, a base substrate is prepared, an arbitrary mask pattern is partially formed on the base substrate with a material that inhibits epitaxial growth, and a covering portion covered by the mask and an exposed portion not covered by the mask are formed. Provide. For example, as shown in FIG. 2A, the mask covering portion 32 is provided on the base substrate 31 by CVD, sputtering, or the like. The shape of the mask is not particularly limited, as long as the mask covering portion and the substrate exposed portion can be distinguished on the base substrate. Specific examples include a pit shape and a stripe shape. In the case of a dot mask, the shape of the dot is not limited, such as a circle or a rectangle, but the diameter d is usually about 5 μm to 100 μm. In the case of a stripe mask, the width w of the covering portion is usually about 5 μm to 100 μm. The width of the exposed portion is usually about 200 μm to 400 μm.
The material of the mask is not particularly limited as long as it inhibits epitaxial growth, and specific examples include SiO 2 , SiN, Al 2 O 3 , AlN, ZrO 2 , Y 2 O 3 , MgO and the like.

図2(2)は、エピタキシャル成長させている図である。下地基板上から窒化ガリウムをエピタキシャル成長させ、そのエピタキシャル成長の初期に、露出部では窒化物半導体単結晶34が成長されるが、マスク被覆部32ではエピタキシャル成長がなされず、被覆部32の端から露出部にかけて、窒化ガリウムのファセット面からなる斜面が形成され、その斜面から、露出部の窒化ガリウムとは極性が180度異なり反転した窒化ガリウムの突起がマスク被覆部の微細多結晶粒より上方に形成される。ファセット面を維持したまま成長を続けることで、図2(3)に示すように全体の厚さが増加し、当該マスク被覆部領域上にのみ、極性反転領域を形成し、極性反転領域以外はファセット成長する。また、ファセット成長領域の一部に酸素が混入しないC面成長領域が混在することもある。このようなファセット成長は、例えば特許第4182935号に開示されている。   FIG. 2 (2) is a diagram showing epitaxial growth. Gallium nitride is epitaxially grown on the underlying substrate, and at the initial stage of the epitaxial growth, the nitride semiconductor single crystal 34 is grown in the exposed portion, but the epitaxial growth is not performed in the mask covering portion 32, and the end portion of the covering portion 32 extends from the end to the exposed portion. A slope formed of a facet surface of gallium nitride is formed, and from the slope, a gallium nitride protrusion having a polarity 180 degrees different from that of the exposed gallium nitride and inverted is formed above the fine polycrystalline grains of the mask covering portion. . By continuing the growth while maintaining the facet plane, the overall thickness increases as shown in FIG. 2 (3), and a polarity reversal region is formed only on the mask covering portion region. Growing facet. In addition, a C-plane growth region in which oxygen is not mixed may be mixed in part of the facet growth region. Such facet growth is disclosed in, for example, Japanese Patent No. 4182935.

その他ファセット成長の方法としては、ファセットの核となる結晶や微細な凹凸を下地基板上に形成させる方法がある。また、ファセットの核の形成方法は、ファセット面を有する核が形成できる方法であれば特段限定されず、具体的には成長初期で下地基板上に微小の結晶を堆積させてファセットの核を形成させる方法や、下地基板の表面に微細な凹凸が発生するように研磨仕上げを行う方法などがあげられる。   As another facet growth method, there is a method of forming crystals serving as facet nuclei and fine irregularities on a base substrate. In addition, the method for forming facet nuclei is not particularly limited as long as it can form nuclei having facet surfaces. Specifically, facet nuclei are formed by depositing small crystals on a base substrate in the early stage of growth. And a method of performing a polishing finish so that fine irregularities are generated on the surface of the base substrate.

本発明の製造方法では、上記説明したとおりファセット成長により結晶成長させるが、この際にケイ素含有物質を前記結晶成長炉内に導入し、かつC面以外のファセット面で成長した領域に酸素を含有させながらIII族窒化物半導体結晶を成長させることを特徴とする。このような製造方法により得られた結晶は、結晶内のキャリア濃度のムラの少ない、高品質の結晶となる。   In the production method of the present invention, as described above, crystal growth is performed by facet growth. At this time, a silicon-containing substance is introduced into the crystal growth furnace, and oxygen is contained in a region grown on a facet surface other than the C plane. A group III nitride semiconductor crystal is grown. The crystal obtained by such a manufacturing method becomes a high-quality crystal with less uneven carrier concentration in the crystal.

本発明の製造方法において、ケイ素含有物質を前記結晶成長炉内に導入する方法は特段限定されず、例えばケイ素含有物質をガスとして外部から結晶成長炉内に流入させる方法などが挙げられる。   In the production method of the present invention, the method of introducing the silicon-containing substance into the crystal growth furnace is not particularly limited, and examples thereof include a method of flowing the silicon-containing substance into the crystal growth furnace from the outside as a gas.

外部から結晶成長炉内に流入させるケイ素含有物質としては、シランガス、モノクロロシランガス、ジクロロシランガス、トリクロロシランガス、テトラクロロシランガス、四フッ化ケイ素ガスなどが挙げられる。これらのガスを適宜結晶成長炉内に導入するが、この際、ハロゲン元素含有物質を同一の導管から結晶成長炉内に導入することが好ましい。ケイ素含有物質を、ハロゲン元素含有物質と同一の導管から導入することで、ケイ素含有物質が結晶に取り込まれる前に分解することを防ぎ、得られる結晶へのケイ素のドープが確実に行われるため、結晶内のキャリア濃度がより均一で高品質の結晶が得られる。ハロゲン元素含有ガスとしては、特に限定されないがHCl、HBr、HFなどのハロゲン化水素;Cl2、Br2、F2などのハロゲンガス;ハロゲン元素を放出するガスなどが挙げられる。 Examples of the silicon-containing substance that flows into the crystal growth furnace from the outside include silane gas, monochlorosilane gas, dichlorosilane gas, trichlorosilane gas, tetrachlorosilane gas, and silicon tetrafluoride gas. These gases are appropriately introduced into the crystal growth furnace. At this time, it is preferable to introduce the halogen element-containing substance into the crystal growth furnace from the same conduit. By introducing the silicon-containing material from the same conduit as the halogen-containing material, the silicon-containing material is prevented from being decomposed before being incorporated into the crystal, and the resulting crystal is reliably doped with silicon. Higher quality crystals can be obtained with a more uniform carrier concentration in the crystals. Examples of the halogen element-containing gas include, but are not limited to, hydrogen halides such as HCl, HBr, and HF; halogen gases such as Cl 2 , Br 2 , and F 2 ; gases that release halogen elements, and the like.

本発明の窒化物半導体結晶の製造方法としては、
1)ハライド気相成長法(HVPE法)、
2)有機金属化学蒸着法(MOCVD法)
3)有機金属塩化物気相成長法(MOC法)
4)昇華法
などの公知の方法を適宜採用することができる。本発明の製造方法においては気相成長法を採用することが好ましく、量産性の観点からHVPE法またはMOCVD法を採用することがより好ましく、HVPE法を採用することが特に好ましい。
以下、HVPE法を採用した製造方法における製造装置を、図3を用いて説明する。
As a method for producing the nitride semiconductor crystal of the present invention,
1) Halide vapor phase epitaxy (HVPE method),
2) Metalorganic chemical vapor deposition (MOCVD)
3) Organometallic chloride vapor phase growth method (MOC method)
4) A known method such as a sublimation method can be appropriately employed. In the production method of the present invention, it is preferable to employ a vapor phase growth method, more preferably the HVPE method or the MOCVD method from the viewpoint of mass productivity, and particularly preferably the HVPE method.
Hereinafter, the manufacturing apparatus in the manufacturing method which employ | adopted HVPE method is demonstrated using FIG.

図3には、HVPE法を採用した製造方法に用いられる製造装置の概念図を示す。 図
3の窒化物半導体製造装置は、反応容器(リアクター)1と、反応容器1内に配置され下地基板8を支持する支持部7と、ヒーター11とを備えている。下地基板の種類は特段限定されず、シリコン、サファイア、ガリウム砒素、窒化ガリウム、窒化アルミニウム、酸化亜鉛などから適宜選択することができる。反応容器1には、導管2、3を通して、キャリアガス(例えばH2ガス、N2ガス、これらの混合ガス)G2と、V族原料ガス(例えばNH3ガス)G3がそれぞれ供給される。反応容器1内のリザーバー5には、導管4を通して反応ガス(例えばHClガス)が供給される。反応ガスは、リザーバー5内のIII族原料(例えばGa)と反応してIII族原料ガス(例えばGaClガス)G1を発生し、導管6を通して供給される。Siドープのために、ケイ素含有物質をガスとしてを供給する場合には、例えば導管2からHClガスとともにジクロロシランガスなどを導入することができる。ここで、ケイ素含有物質のガスを反応容器1に導入する方法は限定されず、III族原料ガスなどと同一の導管から導入してもかまないが、ハロゲン元素含有物質と同一の導管から導入することが好ましい。
In FIG. 3, the conceptual diagram of the manufacturing apparatus used for the manufacturing method which employ | adopted HVPE method is shown. The nitride semiconductor manufacturing apparatus of FIG. 3 includes a reaction vessel (reactor) 1, a support unit 7 that is disposed in the reaction vessel 1 and supports a base substrate 8, and a heater 11. The type of the base substrate is not particularly limited, and can be appropriately selected from silicon, sapphire, gallium arsenide, gallium nitride, aluminum nitride, zinc oxide, and the like. A carrier gas (for example, H 2 gas, N 2 gas, or a mixed gas thereof) G2 and a group V source gas (for example, NH 3 gas) G3 are supplied to the reaction vessel 1 through conduits 2 and 3, respectively. A reaction gas (for example, HCl gas) is supplied to the reservoir 5 in the reaction vessel 1 through the conduit 4. The reaction gas reacts with the group III source material (for example, Ga) in the reservoir 5 to generate a group III source gas (for example, GaCl gas) G1 and is supplied through the conduit 6. When supplying a silicon-containing substance as a gas for Si doping, for example, dichlorosilane gas can be introduced from the conduit 2 together with HCl gas. Here, the method of introducing the silicon-containing substance gas into the reaction vessel 1 is not limited, and may be introduced from the same conduit as the group III source gas, but is introduced from the same conduit as the halogen element-containing substance. It is preferable.

このような構成により、支持部7で支持された下地基板8には、III族原料ガスG1と、キャリアガスG2と、V族原料ガスG3が供給され、下地基板8上に目的とする窒化物半導体9を成長させることができる。反応容器1内のガスは、排気管10を通して製造装置外へ排気される。各ガスの流量は、典型的には、マスフローコントローラー(MFC)で制御される。なお、ここでいう導管はノズルを包含する概念である。また、導管の中で複数の物質を混合して反応させてもよい。   With such a configuration, the base substrate 8 supported by the support portion 7 is supplied with the group III source gas G1, the carrier gas G2, and the group V source gas G3, and the target nitride is formed on the base substrate 8. The semiconductor 9 can be grown. The gas in the reaction vessel 1 is exhausted out of the manufacturing apparatus through the exhaust pipe 10. The flow rate of each gas is typically controlled by a mass flow controller (MFC). The conduit here is a concept including a nozzle. Further, a plurality of substances may be mixed and reacted in the conduit.

以下、図3の製造装置を用いた結晶製造方法についてより詳しく説明する。
まず、製造装置の反応容器1をNH3の存在下で900〜1150℃に昇温し、リザーバー5の温度を750〜850℃に調整する。その後、リザーバー5中のGaに導管4を通してHClガスを導入し、発生したGaClガスG1を、H2とN2の混合キャリアガスG2、NH3ガスG3とともに下地基板8に供給しながら、下地基板8上にGaN結晶9を成長させる。この成長工程において、成長圧力は5×104〜5×105Paとし、GaClガスG1の分圧は3×101〜3×104Paとし、NH3ガスG3の分圧は1×103〜3×105Paとすることが好ましい。キャリアガスの分圧は4.9×104〜4.9×105Paとすることが好ましい。また、Siドープのためにジクロロシランガスを導入する場合、ジクロロシランガスの導入方法によって結晶へのSiの取り込み効率は変化するが、ジクロロシランガスの分圧は1×10-3〜1×101Paとすることが好ましい。この成長工程の終了後に反応容器1を取り出し可能な温度まで降温する。
Hereinafter, the crystal manufacturing method using the manufacturing apparatus of FIG. 3 will be described in more detail.
First, the reaction container 1 of the production apparatus is heated to 900 to 1150 ° C. in the presence of NH 3 , and the temperature of the reservoir 5 is adjusted to 750 to 850 ° C. Thereafter, HCl gas is introduced into the Ga in the reservoir 5 through the conduit 4, and the generated GaCl gas G 1 is supplied to the base substrate 8 together with the mixed carrier gas G 2 and NH 3 gas G 3 of H 2 and N 2. A GaN crystal 9 is grown on the substrate 8. In this growth step, the growth pressure is 5 × 10 4 to 5 × 10 5 Pa, the partial pressure of the GaCl gas G1 is 3 × 10 1 to 3 × 10 4 Pa, and the partial pressure of the NH 3 gas G3 is 1 × 10. 3 is preferably set to ~3 × 10 5 Pa. The partial pressure of the carrier gas is preferably 4.9 × 10 4 to 4.9 × 10 5 Pa. Further, when dichlorosilane gas is introduced for doping Si, the efficiency of Si incorporation into the crystal varies depending on the dichlorosilane gas introduction method, but the partial pressure of dichlorosilane gas is 1 × 10 −3 to 1 × 10 1 Pa. It is preferable to do. After the completion of this growth step, the temperature is lowered to a temperature at which the reaction vessel 1 can be taken out.

このようにして得られる窒化物半導体の種類はIII族窒化物半導体であれば特段限定されず、具体的には窒化ガリウム、窒化インジウム、またはこれらの混晶を挙げることができる。   The type of nitride semiconductor thus obtained is not particularly limited as long as it is a group III nitride semiconductor, and specific examples thereof include gallium nitride, indium nitride, and mixed crystals thereof.

3)本発明のIII族窒化物半導体結晶
本発明の製造方法により得られたIII族窒化物半導体結晶は、同一結晶内におけるキャリア濃度にムラがなく、高品質の結晶である。
具体的には、本発明の製造方法により得られた結晶は、上記C面エリアの酸素含有量が1×1018cm-3以下であり、かつケイ素含有量が2×1017cm-3以上であることが好ましい。また、より好ましくは、C面エリアの酸素含有量は1×1017cm-3以下であって、2×1016cm-3以下であることがさらに好ましい。C面エリアのケイ素含有量は5×1017cm-3以上であることがより好ましい。
3) Group III nitride semiconductor crystal of the present invention The group III nitride semiconductor crystal obtained by the production method of the present invention is a high-quality crystal with no uneven carrier concentration in the same crystal.
Specifically, the crystal obtained by the production method of the present invention has an oxygen content of the C-plane area of 1 × 10 18 cm −3 or less and a silicon content of 2 × 10 17 cm −3 or more. It is preferable that More preferably, the oxygen content in the C-plane area is 1 × 10 17 cm −3 or less, and more preferably 2 × 10 16 cm −3 or less. The silicon content in the C-plane area is more preferably 5 × 10 17 cm −3 or more.

また、C面エリアの酸素含有量とケイ素含有量の合計と、ファセットエリアの酸素含有量とケイ素含有量の合計の差が4×1018cm-3以下であることが好ましい。上記差は2×1018cm-3以下であることがより好ましい。
また、ファセットエリアの酸素含有量が1×1018cm-3以上であり、かつケイ素含有量が1×1019cm-3以下であることが好ましい。上記ファセットエリアの酸素含有量は2×1018cm-3以上であることがより好ましく、上記ケイ素含有量は1×1018cm-3以下であることがより好ましい。
The difference between the total oxygen content and silicon content in the C-plane area and the total oxygen content and silicon content in the facet area is preferably 4 × 10 18 cm −3 or less. The difference is more preferably 2 × 10 18 cm −3 or less.
The oxygen content in the facet area is preferably 1 × 10 18 cm −3 or more and the silicon content is preferably 1 × 10 19 cm −3 or less. The oxygen content in the facet area is more preferably 2 × 10 18 cm −3 or more, and the silicon content is more preferably 1 × 10 18 cm −3 or less.

上記結晶内のC面エリア、ファセットエリアに含まれるドーパントの含有量は、二次イオン質量分析法(SIMS)を用いて測定することができる。   The content of the dopant contained in the C-plane area and the facet area in the crystal can be measured using secondary ion mass spectrometry (SIMS).

また、本発明の製造方法で製造された窒化物半導体結晶は、結晶内キャリア濃度が1×1018cm-3以上1×1019cm-3以下であることが好ましい。結晶内のキャリア濃度が上記範囲内である場合には、結晶内の抵抗率が低く、導電性に優れた半導体結晶となる。上記結晶内のキャリア濃度は、van der Pauw法によるホール測定を用いて測定することができる。 The nitride semiconductor crystal produced by the production method of the present invention preferably has an intracrystalline carrier concentration of 1 × 10 18 cm −3 or more and 1 × 10 19 cm −3 or less. When the carrier concentration in the crystal is within the above range, the resistivity in the crystal is low and the semiconductor crystal is excellent in conductivity. The carrier concentration in the crystal can be measured using hole measurement by the van der Pauw method.

以下、実施例と比較例を挙げて、本発明を更に詳細に説明するが、以下の実施例に示す具体的な形態にのみ限定的に解釈されることはない。   EXAMPLES Hereinafter, although an Example and a comparative example are given and this invention is demonstrated further in detail, it is not limitedly interpreted only to the specific form shown in the following Examples.

<実施例1>
下地基板として、極性反転領域を有するGaN結晶をCMPにて研磨仕上げを行い表面に微細な凹凸を有するGaN半導体基板を準備し、図3に示す製造装置を用いて、HVPE法によりGaN半導体結晶を製造した。
装置の支持部7上にGaN半導体基板を、+C(0001)面を上向きにして設置した。この際、−C(000−1)面は支持部7に接しており、直接原料ガスと触れない。反応装置中の反応容器1の温度を1005℃とし、導管G1からGaClガス、導管G2からキャリアガスとしてH2とN2の混合ガス、導管G3からNH3ガスを供給するとともに、ジクロロシランガスは、HClとNH3ガスがジクロロシランと基板表面上で合流するように導管G2から供給した。これらの原料ガスは、窒化物半導体基板の+C面方向から供給している。
この結晶成長工程では、酸素ドープはGaN半導体結晶のファセット成長により実現し、Siドープはジクロロシランガスの供給により実現している。
34時間成長させた後、反応装置の温度を室温まで降温し、GaN単結晶1を得た。得られたGaN単結晶1の形状は異状成長のない円状であり、c軸方向の厚みが4.3mmであった。また、クラックもみられなかった。
<Example 1>
As a base substrate, a GaN crystal having a polarity inversion region is polished by CMP to prepare a GaN semiconductor substrate having fine irregularities on the surface, and the GaN semiconductor crystal is formed by the HVPE method using the manufacturing apparatus shown in FIG. Manufactured.
A GaN semiconductor substrate was placed on the support portion 7 of the apparatus with the + C (0001) plane facing upward. At this time, the -C (000-1) plane is in contact with the support portion 7 and is not in direct contact with the raw material gas. The temperature of the reaction vessel 1 in the reactor is set to 1005 ° C., a GaCl gas is supplied from the conduit G1, a mixed gas of H 2 and N 2 is supplied as a carrier gas from the conduit G2, and an NH 3 gas is supplied from the conduit G3. HCl and NH 3 gas were supplied from the conduit G2 so that dichlorosilane and the substrate surface merged. These source gases are supplied from the + C plane direction of the nitride semiconductor substrate.
In this crystal growth process, oxygen doping is realized by facet growth of a GaN semiconductor crystal, and Si doping is realized by supplying dichlorosilane gas.
After growing for 34 hours, the temperature of the reactor was lowered to room temperature, and a GaN single crystal 1 was obtained. The shape of the obtained GaN single crystal 1 was a circular shape with no abnormal growth, and the thickness in the c-axis direction was 4.3 mm. Also, no cracks were observed.

GaN単結晶1について、東陽テクニカ製 Resitest 8300によりキャリア濃度を測定したところ、4.15×1018/cm3であった。
次にCAMECA社製ims−4fを用いたSIMS測定により、C面エリア、ファセットエリアそれぞれについて酸素濃度、およびケイ素濃度を測定した。結果を表2に示す。なお、参考実施例1で製造した結晶中のC面エリアは非常に範囲が狭かったため、C面エリアの酸素濃度およびケイ素濃度の測定はできなかった。しかしながら、C面エリアの存在は確認できていることから、当該部分の酸素濃度は低いことが推測される。また、結晶のキャリア濃度が高いことからC面エリアにおけるケイ素濃度は十分に高いことが推測される。
The carrier concentration of the GaN single crystal 1 measured by Resitest 8300 manufactured by Toyo Technica was 4.15 × 10 18 / cm 3 .
Next, oxygen concentration and silicon concentration were measured for each of the C-plane area and facet area by SIMS measurement using ims-4f manufactured by CAMECA. The results are shown in Table 2. In addition, since the C plane area in the crystal manufactured in Reference Example 1 was very narrow, the oxygen concentration and silicon concentration in the C plane area could not be measured. However, since the presence of the C-plane area has been confirmed, it is estimated that the oxygen concentration in the portion is low. Moreover, since the carrier concentration of the crystal is high, it is presumed that the silicon concentration in the C-plane area is sufficiently high.

<実施例2>
反応装置の温度、原料ガスの分圧、及び結晶成長時間を表1に示すとおりに変更した以外は実施例1と同様の方法にて、c軸方向の厚みが2.4mmのGaN単結晶2を得た。GaN単結晶2には、クラックはみられなかった。GaN単結晶2についてSIMS測定により、C面エリア、ファセットエリアそれぞれについて酸素濃度、およびケイ素濃度を
測定した。結果を表2に示す。
<Example 2>
A GaN single crystal 2 having a thickness in the c-axis direction of 2.4 mm was obtained in the same manner as in Example 1 except that the reactor temperature, the raw material gas partial pressure, and the crystal growth time were changed as shown in Table 1. Got. No cracks were observed in the GaN single crystal 2. For the GaN single crystal 2, the oxygen concentration and the silicon concentration were measured for each of the C-plane area and the facet area by SIMS measurement. The results are shown in Table 2.

<比較例1>
反応装置の温度、原料ガスの分圧、及び結晶成長時間を表1に示すとおりに変更した以外は実施例1と同様の方法にて、c軸方向の厚みが2.1mmのGaN単結晶3を得た。GaN単結晶3について、東陽テクニカ製 Resitest 8300によりキャリア濃度を測定したところ、5.99×1018/cm3であった。
次に、SIMS測定により、C面エリア、ファセットエリアそれぞれについて酸素濃度、およびケイ素濃度を測定した。結果を表2に示す。酸素ドープがされていないC面エリアについて、Siドープが十分にされていなかった。
<Comparative Example 1>
A GaN single crystal 3 having a thickness in the c-axis direction of 2.1 mm is the same as in Example 1 except that the temperature of the reactor, the partial pressure of the source gas, and the crystal growth time are changed as shown in Table 1. Got. The carrier concentration of the GaN single crystal 3 measured by Resitest 8300 manufactured by Toyo Technica was 5.99 × 10 18 / cm 3 .
Next, the oxygen concentration and the silicon concentration were measured for each of the C-plane area and the facet area by SIMS measurement. The results are shown in Table 2. In the C-plane area where oxygen is not doped, Si doping is not sufficient.

<比較例2>
実施例1において、支持部7上のGaN半導体基板に、ファセット成長させるための操作を施さず、反応装置の温度、原料ガスの分圧、及び結晶成長時間を表1に示すとおりに変更した以外は実施例1と同様の方法にて、c軸方向の厚みが2.4mmのGaN単結晶4を得た。
GaN単結晶4について、キャリア濃度を測定したところ、5.80×1017/cm3であり、ファセット成長により製造したGaN結晶と比較してキャリア濃度が著しく低く、導電性が低かった。
<Comparative example 2>
In Example 1, the GaN semiconductor substrate on the support portion 7 was not subjected to facet growth, and the reactor temperature, source gas partial pressure, and crystal growth time were changed as shown in Table 1. Obtained a GaN single crystal 4 having a thickness in the c-axis direction of 2.4 mm in the same manner as in Example 1.
When the carrier concentration of the GaN single crystal 4 was measured, it was 5.80 × 10 17 / cm 3 , which was significantly lower than that of the GaN crystal produced by facet growth and the conductivity was low.

<比較例3>
原料ガス中にジクロロシランガス及びHCl混入せず、反応装置の温度、原料ガスの分圧、及び結晶成長時間を表1に示すとおりに変更した以外は比較例2と同様の方法にて、c軸方向の厚みが4.7mmのGaN単結晶5を得た。
GaN単結晶5について、キャリア濃度を測定したところ、1.30×1017/cm3であり、ファセット成長により製造したGaN結晶と比較してキャリア濃度が著しく低く、導電性が低かった。
<Comparative Example 3>
In the same manner as in Comparative Example 2, except that dichlorosilane gas and HCl were not mixed in the source gas, and the reactor temperature, source gas partial pressure, and crystal growth time were changed as shown in Table 1, c-axis A GaN single crystal 5 having a thickness in the direction of 4.7 mm was obtained.
When the carrier concentration of the GaN single crystal 5 was measured, it was 1.30 × 10 17 / cm 3 , which was significantly lower than that of the GaN crystal produced by facet growth and the conductivity was low.

Figure 2012180232
Figure 2012180232

Figure 2012180232
Figure 2012180232

1 反応容器(リアクター)
2、3、4、6 導管
5 リザーバー
7 支持部
8 下地基板
9 窒化物半導体結晶
10 排気管
11 ヒーター
G1 III族原料ガス
G2 キャリアガス
G3 V族原料ガス
21 下地基板
22a 凹部
22b 凸部
23 窒化物半導体層
31 下地基板
32 被覆部
33 種結晶
34 窒化物半導体結晶
1 reaction vessel (reactor)
2, 3, 4, 6 6 Conduit 5 Reservoir 7 Support 8 Base substrate 9 Nitride semiconductor crystal 10 Exhaust pipe 11 Heater G1 Group III source gas G2 Carrier gas G3 Group V source gas 21 Base substrate 22a Concave portion 22b Convex portion 23 Nitride Semiconductor layer 31 Base substrate 32 Covering portion 33 Seed crystal 34 Nitride semiconductor crystal

Claims (2)

結晶成長炉内に下地基板を準備する工程、および
III族元素のハロゲン化物と窒素元素を含む化合物を反応させて前記下地基板上にC面とC面以外のファセット面を混在させながらIII族窒化物半導体結晶を成長させる成長工程、を含むIII族窒化物半導体結晶の製造方法であって、
前記成長工程は、ケイ素含有物質を前記結晶成長炉内に導入し、かつC面以外のファセット面で成長した領域に酸素を含有させながらIII族窒化物半導体結晶を成長させることを特徴とする、III族窒化物半導体結晶の製造方法。
A step of preparing a base substrate in the crystal growth furnace, and a group III nitriding process while reacting a group III element halide and a compound containing a nitrogen element so that the facet surface other than the C plane and the C plane is mixed on the base substrate. A method for producing a group III nitride semiconductor crystal comprising a growth step of growing a compound semiconductor crystal,
The growth step is characterized in that a silicon-containing material is introduced into the crystal growth furnace and a group III nitride semiconductor crystal is grown while oxygen is contained in a region grown on a facet plane other than the C plane. A method for producing a group III nitride semiconductor crystal.
前記成長工程におけるケイ素含有物質は、ガスとして導管から前記結晶成長炉内に導入されることを特徴とする請求項1に記載のIII族窒化物半導体結晶の製造方法。   2. The method for producing a group III nitride semiconductor crystal according to claim 1, wherein the silicon-containing material in the growth step is introduced into the crystal growth furnace as a gas from a conduit. 3.
JP2011042932A 2011-02-28 2011-02-28 Method for producing nitride semiconductor single crystal Pending JP2012180232A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011042932A JP2012180232A (en) 2011-02-28 2011-02-28 Method for producing nitride semiconductor single crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011042932A JP2012180232A (en) 2011-02-28 2011-02-28 Method for producing nitride semiconductor single crystal

Publications (1)

Publication Number Publication Date
JP2012180232A true JP2012180232A (en) 2012-09-20

Family

ID=47011771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011042932A Pending JP2012180232A (en) 2011-02-28 2011-02-28 Method for producing nitride semiconductor single crystal

Country Status (1)

Country Link
JP (1) JP2012180232A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010070430A (en) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd Conductive nitride semiconductor substrate and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010070430A (en) * 2008-09-22 2010-04-02 Sumitomo Electric Ind Ltd Conductive nitride semiconductor substrate and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP5821164B2 (en) GaN substrate and light emitting device
KR101478331B1 (en) Method for producing epitaxial silicon carbide single crystal substrate
US8574364B2 (en) GaN-crystal free-standing substrate and method for producing the same
US9281180B2 (en) Method for producing gallium trichloride gas and method for producing nitride semiconductor crystal
JP2010030896A (en) Growth method using nanostructure compliant layer and hvpe (hydride vapor phase epitaxy) for producing high quality compound semiconductor material
JP2009126723A (en) Growing method of group iii nitride semiconductor crystal, fabrication method of group iii nitride semiconductor crystal substrate, and group iii nitride semiconductor crystal substrate
US20120291698A1 (en) Methods for improved growth of group iii nitride semiconductor compounds
JP5830973B2 (en) GaN free-standing substrate and method for manufacturing semiconductor light-emitting device
JP2009032963A (en) Growth method of gallium nitride crystal, gallium nitride crystal substrate, production process of epitaxial wafer, and epitaxial wafer
US8253162B2 (en) GaN substrate and light-emitting device
JP2005223243A (en) Manufacturing method and hydlide vapor phase epitaxy equipment of group iii nitride semiconducting crystal
US9023673B1 (en) Free HCL used during pretreatment and AlGaN growth to control growth layer orientation and inclusions
JP2014047097A (en) Manufacturing method for nitride semiconductor crystal
US20120258581A1 (en) Mocvd fabrication of group iii-nitride materials using in-situ generated hydrazine or fragments there from
JP2013227202A (en) Method for manufacturing semiconductor crystal of nitride of group 13 metal in periodic table and semiconductor light-emitting device using semiconductor crystal of nitride of group 13 metal in periodic obtained by the manufacturing method
JP2013049621A (en) Nitride semiconductor crystal, growing method thereof, material, and gallium nitride single crystal substrate
JP2013075791A (en) Method for producing group iii nitride semiconductor crystal, group iii nitride semiconductor substrate, and group iii nitride semiconductor crystal
JP2013209273A (en) Periodic table group 13 metal nitride semiconductor crystal
JP2012180231A (en) Nitride semiconductor single crystal
JP2004296640A (en) GROWTH METHOD OF GaN SEMICONDUCTOR LAYER, SEMICONDUCTOR SUBSTRATE MANUFACTURING METHOD USING THE SAME, AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
JP2014088272A (en) Nitride semiconductor crystal of group 13 metal in periodic table
JP2013212945A (en) Method for producing group 13 nitride crystal and group 13 nitride crystal
JP2012180232A (en) Method for producing nitride semiconductor single crystal
JP6250368B2 (en) Method for manufacturing free-standing substrate and free-standing substrate
JP7457486B2 (en) Method for manufacturing epitaxial wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150106