JP2012179830A - Image forming apparatus, method for correcting main scanning magnification therefor, program for correcting main scanning magnification, and recording medium - Google Patents

Image forming apparatus, method for correcting main scanning magnification therefor, program for correcting main scanning magnification, and recording medium Download PDF

Info

Publication number
JP2012179830A
JP2012179830A JP2011044915A JP2011044915A JP2012179830A JP 2012179830 A JP2012179830 A JP 2012179830A JP 2011044915 A JP2011044915 A JP 2011044915A JP 2011044915 A JP2011044915 A JP 2011044915A JP 2012179830 A JP2012179830 A JP 2012179830A
Authority
JP
Japan
Prior art keywords
pixel
data
bit data
pixel data
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011044915A
Other languages
Japanese (ja)
Other versions
JP5777356B2 (en
Inventor
Masanao Motoyama
昌尚 本山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2011044915A priority Critical patent/JP5777356B2/en
Publication of JP2012179830A publication Critical patent/JP2012179830A/en
Application granted granted Critical
Publication of JP5777356B2 publication Critical patent/JP5777356B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Laser Beam Printer (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Image Processing (AREA)
  • Editing Of Facsimile Originals (AREA)

Abstract

PROBLEM TO BE SOLVED: To properly correct main scanning magnification without deteriorating printing quality.SOLUTION: An image processing circuit 2107 converts an input image signal into pixel data for forming an electrostatic latent image corresponding to one pixel. The pixel data are data of a plurality of bits, and include at least either first bit data for turning on a light source or second bit data for turning off the light source. When inserting or deleting the bit data, if the number of bits of the first bit data included in the pixel data is larger than the number of bits of the second bit data, the image processing circuit inserts or deletes the same bit data as the first bit data in/from the pixel data, and, if the number of bits of the first bit data included in the pixel data is smaller than the number of bits of the second bit data, the image processing circuit inserts or deletes the same bit data as the second bit data in/from the pixel data adjacent to the pixel data, thereby making the input image signal into a corrected image signal. A laser driving circuit 2106 drives the light source on the basis of the corrected image signal.

Description

本発明は、画像形成装置、その主走査倍率補正方法、及び主走査倍率補正プログラム、並びに記録媒体に関し、特に、画像信号を画素分割変調して、当該画素分割変調された画像信号に基づいてレーザ光源を変調駆動して、レーザ光源から発光されたレーザ光によって感光ドラム等の像担持体を走査することによって、潜像担持体に潜像を形成する画像形成装置、その主走査倍率補正方法、及び主走査倍率補正プログラム、並びに記録媒体に関する。   The present invention relates to an image forming apparatus, a main scanning magnification correction method thereof, a main scanning magnification correction program, and a recording medium, and more particularly to an image signal obtained by subjecting an image signal to pixel division modulation and a laser based on the pixel division modulated image signal. An image forming apparatus that forms a latent image on the latent image carrier by scanning the image carrier such as a photosensitive drum with laser light emitted from the laser light source by modulating the light source, a main scanning magnification correction method thereof, And a main scanning magnification correction program and a recording medium.

一般に、レーザビームプリンタ又はデジタル複写機等の画像形成装置では、画像形成の際、ビーム駆動回路により光源(例えば、半導体レーザ)を駆動している。そして、半導体レーザから発光されたレーザビーム(光ビーム)を画像信号(画像データともいう)によって変調する。変調後のレーザビームは回転多面鏡(ポリゴンミラー)によって感光ドラム等の像担持体上にラスタスキャンされて、感光ドラムに潜像を形成している。   In general, in an image forming apparatus such as a laser beam printer or a digital copying machine, a light source (for example, a semiconductor laser) is driven by a beam driving circuit when an image is formed. Then, a laser beam (light beam) emitted from the semiconductor laser is modulated by an image signal (also referred to as image data). The modulated laser beam is raster-scanned on an image carrier such as a photosensitive drum by a rotating polygon mirror (polygon mirror) to form a latent image on the photosensitive drum.

複数の半導体レーザを有する画像形成装置においては、各半導体レーザから発光されるレーザビームによって照射される感光体ドラム上の照射位置に応じて、潜像の倍率が異なる。また、ポリゴンミラーにおいては、その反射面の面精度が面毎に異なり、このため、反射面毎に感光ドラム上の潜像の書き出し位置が異なる。加えて、両面印字可能な画像形成装置においては、定着の際の加熱による紙サイズの収縮に起因して、両面(表面及び裏面)における潜像の比率が同一であっても、印字後、つまり、定着後において画像サイズが異なってしまう。   In an image forming apparatus having a plurality of semiconductor lasers, the magnification of the latent image varies depending on the irradiation position on the photosensitive drum irradiated by the laser beam emitted from each semiconductor laser. Further, in the polygon mirror, the surface accuracy of the reflection surface varies from surface to surface, and therefore the latent image writing position on the photosensitive drum varies from reflection surface to reflection surface. In addition, in an image forming apparatus capable of double-sided printing, even if the ratio of latent images on both sides (front and back) is the same due to the shrinkage of the paper size due to heating during fixing, The image size is different after fixing.

このような不都合を改善するため、画素データストリームをレーザ書込み周波数で書込んで、走査線に沿って走査されるレーザビームに変換する際、画素データストリームに対してわずかな遅延を挿入又は削除して、レーザ書込み周波数を調整するようにしたものがある(特許文献1参照)。   To remedy these inconveniences, when writing the pixel data stream at the laser writing frequency and converting it to a laser beam scanned along the scan line, a slight delay is inserted or removed from the pixel data stream. In some cases, the laser writing frequency is adjusted (see Patent Document 1).

ところが、特許文献1においては、レーザ書込み周波数、画像データを転送するための画像クロックを調整するようにしているため、画像クロックを微小とした際にスペースが生じてしまい、印字品質を損なってしまう。   However, in Patent Document 1, since the laser writing frequency and the image clock for transferring the image data are adjusted, a space is generated when the image clock is made minute, and the print quality is impaired. .

このような印字品質の劣化を防止するため、感光ドラム上においてレーザビームで走査される1走査ライン上の1つ以上の補正点毎に、当該補正点の前に位置する画素分割変調された画素データの最終ビットを補正点に位置する画素分割変調された画素データの先頭ビットとして付加するようにしたものがある(特許文献2参照)。そして、特許文献2においては、補正点以降に位置する各画素に対して、順次画素分割変調された画素データをビット単位で次画素へ移行し、1走査ライン上に付加する新たな画素データを生成する。この新たな画素データは、固定周波数の画像クロックに同期して出力される。   In order to prevent such deterioration in print quality, a pixel-division-modulated pixel located before the correction point is provided for each of one or more correction points on one scanning line scanned with a laser beam on the photosensitive drum. There is one in which the last bit of data is added as the first bit of pixel data subjected to pixel division modulation positioned at a correction point (see Patent Document 2). In Patent Document 2, for each pixel located after the correction point, pixel data that has been subjected to pixel division modulation is sequentially transferred to the next pixel in bit units, and new pixel data to be added on one scan line is obtained. Generate. This new pixel data is output in synchronization with a fixed-frequency image clock.

さらに、画素片(ビットデータ)の初期挿入位置をランダムとして印字品質の低下を防ぐようにしたものがある(特許文献3参照)。ここでは、初期挿入位置をランダムに設定して、その後、初期挿入位置から一定の間隔で画素片を挿入するようにしている。これによって、画素片が副走査方向に連続することを防止して画像全体として品質の劣化を防止するようにしている。   Furthermore, there is one in which the initial insertion position of the pixel piece (bit data) is made random to prevent deterioration in print quality (see Patent Document 3). Here, the initial insertion position is set at random, and thereafter, pixel pieces are inserted at regular intervals from the initial insertion position. This prevents the pixel pieces from continuing in the sub-scanning direction and prevents the quality of the entire image from deteriorating.

特開2000−238342号公報JP 2000-238342 A 特開2004−351908号公報JP 2004-351908 A 特開2000−253215号公報JP 2000-253215 A

ところが、特許文献2に記載の手法においては、挿入されるビットデータ(以下単にビットともいう)が『0』又は『1』になるかについては画素データに依存する。このため、次のように補正点の位置と画像とによっては、濃度差が生じて印字品質が損なわれることがある。   However, in the method described in Patent Document 2, whether the inserted bit data (hereinafter also simply referred to as a bit) is “0” or “1” depends on the pixel data. For this reason, as described below, depending on the position of the correction point and the image, a density difference may occur and print quality may be impaired.

図17は、従来の主走査倍率補正処理によって処理される画像及び処理後の画像の一例を説明するための概念図である。そして、図17(a)は処理前画像の一例を示す図であり、図17(b)は処理後画像の一例を示す図である。   FIG. 17 is a conceptual diagram for explaining an example of an image processed by a conventional main scanning magnification correction process and an image after the process. FIG. 17A shows an example of the pre-processing image, and FIG. 17B shows an example of the post-processing image.

いま、図17(a)に示す補正前画像データを主走査倍率補正処理するとする。ここで、図17(a)に丸印で示す位置が挿入補正点であるとする。特許文献2に記載の手法を用いると、補正点の前に位置する画素データの最終ビットと補正点に位置する画素データの先頭ビットとの間に補正点に位置する画素データの先頭ビットと同一のビットデータを付加するのであるから、補正後(処理後)の画像データにおいては、前半部分の濃度が濃くなり、後半部分の濃度が薄くなって(図17(b))、濃度差が生じてしまう。   Now, assume that the pre-correction image data shown in FIG. Here, it is assumed that a position indicated by a circle in FIG. 17A is an insertion correction point. When the method described in Patent Document 2 is used, the first bit of the pixel data positioned at the correction point is the same between the last bit of the pixel data positioned before the correction point and the first bit of the pixel data positioned at the correction point. Therefore, in the corrected (after processing) image data, the density of the first half portion becomes high and the density of the second half portion becomes light (FIG. 17B), resulting in a density difference. End up.

一方、特許文献3に記載の手法では、挿入個所(つまり、挿入補正点)が多くなると(例えば、2画素に1画素片を挿入する場合)、補正による濃度変化が考慮されず、画質が劣化することがある。   On the other hand, in the method described in Patent Document 3, when the number of insertion points (that is, insertion correction points) increases (for example, when one pixel piece is inserted into two pixels), the density change due to correction is not taken into consideration, and the image quality deteriorates. There are things to do.

図18は、従来の主走査倍率補正処理によって処理される画像及び処理後の画像の他の例を説明するための概念図である。そして、図18(a)は処理前画像の他の例を示す図であり、図18(b)は処理後画像の他の例を示す図である。   FIG. 18 is a conceptual diagram for explaining another example of an image processed by a conventional main scanning magnification correction process and an image after the process. FIG. 18A is a diagram illustrating another example of the pre-processing image, and FIG. 18B is a diagram illustrating another example of the post-processing image.

画素片の挿入個所が多い場合に副走査方向に画素片が連続しないよう初期位相を決定したとする。例えば、図18(a)に丸印で示すように、挿入補正点を決定したとする。そして、主走査倍率補正を行うと、図18(b)に示すように、補正後の画像データにおいては、前半部分の濃度が濃くなり、後半部分の濃度が薄くなって、濃度差が生じてしまう。   Assume that the initial phase is determined so that the pixel pieces do not continue in the sub-scanning direction when there are many pixel piece insertion locations. For example, it is assumed that the insertion correction point is determined as indicated by a circle in FIG. When the main scanning magnification correction is performed, as shown in FIG. 18B, in the corrected image data, the density of the first half portion becomes high and the density of the second half portion becomes light, resulting in a density difference. End up.

このように、画像の周期が途中で変わるような画像データが入力された場合、従来の手法で補助画素挿入を行うと図17に示すような課題が生じる。即ち、図17に示すように、▼を挟んで前半部と後半部で同一濃度の画像を形成する画像データが入力され、その画像データが▼の部分で画像の周期が変わるような画像データの場合、従来の手法において補助画素挿入を行うと、前半と後半部とで本来同一濃度で形成されるはずの画像に濃度差が生じてしまう。   As described above, when image data whose image cycle is changed in the middle is input, if the auxiliary pixel is inserted by the conventional method, a problem as shown in FIG. 17 occurs. That is, as shown in FIG. 17, image data that forms an image of the same density in the first half and the second half across ▼ is input, and the image data is such that the cycle of the image changes in the ▼ portion. In this case, when auxiliary pixels are inserted in the conventional method, a density difference occurs in an image that should originally be formed with the same density in the first half and the second half.

従って、本発明の目的は、印字品質が低下することなく、主走査倍率を適正に補正することができる画像形成装置、その主走査倍率補正方法、及び主走査倍率補正プログラム、並びに記録媒体を提供することにある。   Accordingly, an object of the present invention is to provide an image forming apparatus, a main scanning magnification correcting method, a main scanning magnification correcting program, and a recording medium that can appropriately correct the main scanning magnification without deteriorating the print quality. There is to do.

上記の目的を達成するため、本発明による画像形成装置は、光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置において、入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数ビットの画素データに変換する変換手段と、前記入力画像信号について予め規定された数の画像データを観察するウィンドウ部と、該ウィンドウ部を1画素ずつ移動させる移動手段と、前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入又は削除を行う際、前記画素データがビットデータの挿入又は削除を行う予定である予定画素データである場合に、前記ウィンドウ部に位置する前記画素データについて前記第1及び前記第2のビットデータのビット数をカウントして、前記ウィンドウ部に位置する前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも大きいと、前記第1のビットデータと同一のビットデータを前記予定画素データに対して挿入又は削除し、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さいと、前記第2のビットデータと同一のビットデータを前記予定画素データに隣接する画素データに対して挿入又は削除して前記入力画像信号を補正して補正後画像信号とするデータ補正手段と、前記補正後画像信号に基づいて前記光源を駆動する駆動手段とを有することを特徴とする。   In order to achieve the above object, an image forming apparatus according to the present invention forms an electrostatic latent image on a photosensitive member by controlling lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction. In an image forming apparatus that forms an image by developing the electrostatic latent image, an input image signal includes first bit data for turning on the light source and second bit data for turning off the light source. Conversion means for converting into pixel data of a plurality of bits including at least one of them, a window part for observing a predetermined number of image data for the input image signal, and a moving means for moving the window part one pixel at a time, In order to correct the length of the image in the predetermined direction, when bit data is inserted or deleted from the pixel data, the pixel data When the pixel data is scheduled to be entered or deleted, the number of bits of the first and second bit data is counted for the pixel data located in the window portion, and the pixel data is located in the window portion. When the number of bits of the first bit data included in the pixel data is larger than the number of bits of the second bit data, the same bit data as the first bit data is inserted into the scheduled pixel data Or, if the number of bits of the first bit data included in the pixel data is smaller than the number of bits of the second bit data, the same bit data as the second bit data is changed to the scheduled pixel data. Correction means for correcting the input image signal by inserting or deleting the pixel data adjacent to the pixel data to obtain a corrected image signal, and the correction And having a drive means for driving the light source based on the image signal.

また、本発明による画像形成装置は、光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置において、入力画像信号を、前記光源を点灯させるための第1のビットデータ及び前記光源を消灯させるための第2のビットデータのうちの少なくとも一方を含み、1画素に対応する静電潜像を形成するための画素データに変換する変換手段と、前記入力画像信号に対して少なくとも1つのビットデータからなる画素片の挿抜を行う際、前記画素データが前記画素片の挿抜を行う予定である予定画素データである場合に、予め規定された数の前記画素データに含まれる前記第1及び前記第2のビットデータのビット数と前記予め規定された数の前記画素データに対して挿抜される挿抜画素片の数とに応じて前記予定画素データに対する前記画素片の挿抜を行うか否かを決定し、当該決定結果に応じて前記入力画像信号を補正して補正後画像信号とするデータ補正手段と、前記補正後画像信号に基づいて前記光源を駆動する駆動手段とを有することを特徴とする。   Further, the image forming apparatus according to the present invention forms an electrostatic latent image on a photosensitive member by controlling lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction. In an image forming apparatus that forms an image by developing, an input image signal includes at least one of first bit data for turning on the light source and second bit data for turning off the light source. Conversion means for converting into pixel data for forming an electrostatic latent image corresponding to one pixel, and when the pixel data composed of at least one bit data is inserted into or extracted from the input image signal, the pixel data is Number of bits of the first and second bit data included in a predetermined number of the pixel data when the pixel data is planned pixel data to be inserted / extracted It is determined whether or not to insert / remove the pixel piece with respect to the scheduled pixel data according to the number of inserted / extracted pixel pieces to be inserted / extracted with respect to the predetermined number of the pixel data, and according to the determination result Data correction means for correcting the input image signal to obtain a corrected image signal, and drive means for driving the light source based on the corrected image signal.

さらに、本発明による画像形成装置は、光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置において、入力画像信号を、前記光源を点灯させための第1のビットデータ及び前記光源を消灯させるための第2のビットデータのうちの少なくとも一方を含み、1画素に対応する静電潜像を形成するための画素データに変換する変換手段と、前記入力画像信号に対して少なくとも1つのビットデータからなる画素片の挿抜を行う際、前記画素データが前記画素片の挿抜を行う予定である予定画素データである場合に、予め規定された数の前記画素データの平均濃度に応じて挿抜する画素片の色を決定して、前記決定された画素片の色と前記予定画素データの色とに応じて当該予定画素データに対して前記決定された画素片の挿抜を行うか否かを決定し、当該決定結果に応じて前記入力画像信号を補正して補正後画像信号とするデータ補正手段と、前記補正後画像信号に基づいて前記光源を駆動する駆動手段とを有することを特徴とする。   Further, the image forming apparatus according to the present invention forms an electrostatic latent image on a photosensitive member by controlling lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction, and forms the electrostatic latent image on the photosensitive member. In an image forming apparatus that forms an image by developing, an input image signal includes at least one of first bit data for turning on the light source and second bit data for turning off the light source. Conversion means for converting into pixel data for forming an electrostatic latent image corresponding to one pixel, and when the pixel data composed of at least one bit data is inserted into or extracted from the input image signal, the pixel data is In the case where the pixel data is planned to be inserted / extracted, the color of the pixel piece to be inserted / extracted according to an average density of a predetermined number of the pixel data is determined. In accordance with the color of the determined pixel piece and the color of the predetermined pixel data, it is determined whether or not to insert the determined pixel piece into the predetermined pixel data, and the input image is determined according to the determination result Data correction means for correcting the signal to obtain a corrected image signal and drive means for driving the light source based on the corrected image signal are provided.

本発明による主走査倍率補正方法は、光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置に用いられ、前記感光体の主走査方向の倍率を補正するための主走査倍率補正方法において、前記画像形成装置には入力画像信号について予め規定された数の画像データを観察するウィンドウ部が備えられており、前記入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数ビットの画素データに変換する変換ステップと、前記ウィンドウ部を1画素ずつ移動させる移動ステップと、前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入又は削除を行う際、前記画素データがビットデータの挿入又は削除を行う予定である予定画素データである場合に、前記ウィンドウ部に位置する前記画素データについて前記第1及び前記第2のビットデータのビット数をカウントして、前記ウィンドウ部に位置する前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも大きいと、前記第1のビットデータと同一のビットデータを前記予定画素データに対して挿入又は削除し、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さいと、前記第2のビットデータと同一のビットデータを前記予定画素データに隣接する画素データに対して挿入又は削除して前記入力画像信号を補正して補正後画像信号とするデータ補正ステップと、前記補正後画像信号に基づいて前記光源を駆動する駆動ステップとを有することを特徴とする。   In the main scanning magnification correction method according to the present invention, an electrostatic latent image is formed on a photosensitive member by controlling lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction. In a main scanning magnification correction method that is used in an image forming apparatus that forms an image by developing and corrects the magnification in the main scanning direction of the photoconductor, an input image signal is defined in advance in the image forming apparatus. A window portion for observing a plurality of image data, and the input image signal is at least one of first bit data for turning on the light source and second bit data for turning off the light source. A conversion step of converting the pixel data into a plurality of bits of pixel data, a movement step of moving the window portion by one pixel, and correcting the length of the image in the predetermined direction Therefore, when bit data is inserted or deleted from the pixel data, if the pixel data is planned pixel data to be inserted or deleted, the pixel located in the window portion The number of bits of the first and second bit data is counted for data, and the number of bits of the first bit data included in the pixel data located in the window portion is the number of bits of the second bit data. If larger than the number, the same bit data as the first bit data is inserted or deleted from the scheduled pixel data, and the number of bits of the first bit data included in the pixel data is the second bit data. If the number of bit data is smaller than the number of bits, the same bit data as the second bit data is converted to pixel data adjacent to the scheduled pixel data. A data correction step of correcting the input image signal by inserting or deleting the input image signal to obtain a corrected image signal, and a driving step of driving the light source based on the corrected image signal. .

本発明による主走査倍率補正プログラムは、光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置に用いられ、前記感光体の主走査方向の倍率を補正するための主走査倍率補正プログラムにおいて、前記画像形成装置には入力画像信号について予め規定された数の画像データを観察するウィンドウ部が備えられており、前記画像形成装置が備えるコンピュータに、前記入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数ビットの画素データに変換する変換ステップと、前記ウィンドウ部を1画素ずつ移動させる移動ステップと、前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入又は削除を行う際、前記画素データがビットデータの挿入又は削除を行う予定である予定画素データである場合に、前記ウィンドウ部に位置する前記画素データについて前記第1及び前記第2のビットデータのビット数をカウントして、前記ウィンドウ部に位置する前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも大きいと、前記第1のビットデータと同一のビットデータを前記予定画素データに対して挿入又は削除し、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さいと、前記第2のビットデータと同一のビットデータを前記予定画素データに隣接する画素データに対して挿入又は削除して前記入力画像信号を補正して補正後画像信号とするデータ補正ステップと、前記補正後画像信号に基づいて前記光源を駆動する駆動ステップとを実行させることを特徴とする。   The main scanning magnification correction program according to the present invention forms an electrostatic latent image on a photosensitive member by controlling lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction, and In a main scanning magnification correction program that is used in an image forming apparatus that forms an image by developing and corrects the magnification in the main scanning direction of the photoconductor, the image forming apparatus defines an input image signal in advance. A window section for observing a plurality of image data, and a computer provided in the image forming apparatus for inputting the input image signal to the first bit data for turning on the light source and for turning off the light source. A conversion step of converting the pixel data into a plurality of bit data including at least one of the second bit data, and moving the window portion pixel by pixel When the bit data is inserted or deleted from the pixel data in order to correct the moving step and the length of the image in the predetermined direction, the pixel data will be inserted or deleted. When the pixel data is scheduled pixel data, the number of bits of the first and second bit data is counted for the pixel data located in the window portion, and the first data included in the pixel data located in the window portion is counted. If the number of bits of one bit data is larger than the number of bits of the second bit data, the same bit data as the first bit data is inserted or deleted from the scheduled pixel data, and the pixel data Same as the second bit data if the number of bits of the first bit data included is smaller than the number of bits of the second bit data A data correction step of correcting or correcting the input image signal by inserting or deleting bit data with respect to pixel data adjacent to the scheduled pixel data, and making the light source based on the corrected image signal The driving step of driving is executed.

本発明による記録媒体は、上記の主走査倍率補正プログラムが記録されたコンピュータに読み取り可能な記録媒体である。   A recording medium according to the present invention is a computer-readable recording medium in which the main scanning magnification correction program is recorded.

本発明によれば、画像の周期が途中で変わるような画像に対しても印字品質を落とすことなく、主走査倍率を適正に補正することができるという効果がある。   According to the present invention, there is an effect that the main scanning magnification can be appropriately corrected without deteriorating the print quality even for an image whose period of the image changes midway.

本発明の実施の形態による画像形成装置の一例を模式的に示す縦断面図である。1 is a longitudinal sectional view schematically showing an example of an image forming apparatus according to an embodiment of the present invention. 図1に示す露光装置に入射されるレーザ光(レーザビーム)を生成するレーザビーム生成装置の一例を示すブロック図である。It is a block diagram which shows an example of the laser beam production | generation apparatus which produces | generates the laser beam (laser beam) which injects into the exposure apparatus shown in FIG. 本発明の実施の形態による画素片の挿入補正を説明するための概念図であり、(a)は画像データの中央で画像の位相がずれる1ドット1スペースの縦線の画像データを示す図、(b)は(a)で示す補正予定点を修正した画像データを示す図、(c)は(b)で決定された挿入補正点に応じて画素片の挿入を行った結果を示す図である。It is a conceptual diagram for explaining insertion correction of a pixel piece according to an embodiment of the present invention, (a) is a diagram showing image data of a vertical line of 1 dot 1 space in which the phase of the image is shifted in the center of the image data, (B) is a figure which shows the image data which corrected the correction scheduled point shown by (a), (c) is a figure which shows the result of having inserted the pixel piece according to the insertion correction point determined by (b). is there. 図2に示す画像処理回路で実行される挿入処理の一例を説明するためのフローチャートである。3 is a flowchart for explaining an example of insertion processing executed by the image processing circuit shown in FIG. 2. 図2に示す画像処理装置がウィンドウを用いて挿入処理を実行する様子を説明するための図である。It is a figure for demonstrating a mode that the image processing apparatus shown in FIG. 2 performs an insertion process using a window. 1ドットのチェッカーパターンに対して図4で説明した処理を行った場合の結果を説明するための概念図であり、(a)は1ドットのチェッカーパターンである画像データの一例を示す図、(b)は(a)で示す補正予定点を修正した画像データを示す図、(c)は(b)で決定された挿入補正点に応じて画素片の挿入を行った結果を示す図である。FIG. 5 is a conceptual diagram for explaining a result when the processing described in FIG. 4 is performed on a 1-dot checker pattern, and (a) is a diagram illustrating an example of image data that is a 1-dot checker pattern; (b) is a diagram showing image data obtained by correcting the scheduled correction point shown in (a), and (c) is a diagram showing a result of pixel piece insertion according to the insertion correction point determined in (b). . 本発明の実施の形態による画素片の削除補正を説明するための概念図であり、(a)は画像データの中央で画像の位相がずれる1ドット1スペースの縦線の画像データを示す図、(b)は(a)で示す削除補正予定点を修正した画像データを示す図である。また、(c)は(b)で決定された削除補正点に応じて画素片の削除を行った結果を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a conceptual diagram for demonstrating the deletion correction | amendment of the pixel piece by embodiment of this invention, (a) is a figure which shows the image data of the vertical line of 1 dot 1 space where the phase of an image shifts | deviates in the center of image data, (B) is a figure which shows the image data which corrected the deletion correction scheduled point shown by (a). Moreover, (c) is a figure which shows the result of having performed the deletion of a pixel piece according to the deletion correction point determined by (b). 図2に示す画像処理回路で実行される削除処理の一例を説明するためのフローチャートである。3 is a flowchart for explaining an example of a deletion process executed by the image processing circuit shown in FIG. 2. 本発明の実施の形態による画素片の挿抜処理を説明するための概念図であり、(a)は画像データの中央で画像の位相がずれる1ドット1スペースの縦線の画像データを示す図、(b)は図5に示すウィンドウ部5A内に挿入補正点及び削除補正点がある場合を示す図、(c)は(a)で示す挿入・削除補正予定点を修正した画像データを示す図、(d)は(c)で決定された挿入・削除補正点に応じて画素片の挿入・削除を行った結果を示す図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a conceptual diagram for demonstrating the insertion / extraction process of the pixel piece by embodiment of this invention, (a) is a figure which shows the image data of the vertical line of 1 dot 1 space where the phase of an image shifts | deviates in the center of image data, (B) is a diagram showing a case where there are insertion correction points and deletion correction points in the window portion 5A shown in FIG. 5, and (c) is a diagram showing image data obtained by correcting the planned insertion / deletion correction points shown in (a). (D) is a figure which shows the result of having performed insertion / deletion of the pixel piece according to the insertion / deletion correction point determined by (c). 図2に示す画像処理回路で実行される挿抜処理の一例を説明するためのフローチャートである。3 is a flowchart for explaining an example of insertion / extraction processing executed by the image processing circuit shown in FIG. 2. 図2に示す画像処理回路の構成の第1の例を示すブロック図である。FIG. 3 is a block diagram showing a first example of the configuration of the image processing circuit shown in FIG. 2. 図11に示すパルスデータLUTに格納されたパルスデータの一例を示す図である。It is a figure which shows an example of the pulse data stored in the pulse data LUT shown in FIG. 図2に示す画像処理回路で実行される挿抜処理の他の例を説明するためのフローチャートである。6 is a flowchart for explaining another example of the insertion / extraction process executed by the image processing circuit shown in FIG. 2. 図2に示す画像処理回路の構成の第2の例を示すブロック図である。FIG. 3 is a block diagram showing a second example of the configuration of the image processing circuit shown in FIG. 2. 図2に示す画像処理回路の構成の第3の例を示すブロック図である。FIG. 4 is a block diagram illustrating a third example of the configuration of the image processing circuit illustrated in FIG. 2. 図2に示す画像処理回路の構成の第4の例を示すブロック図である。FIG. 6 is a block diagram illustrating a fourth example of the configuration of the image processing circuit illustrated in FIG. 2. 従来の主走査倍率補正処理によって処理される画像及び処理後の画像の一例を説明するための概念図であり、(a)は処理前画像の一例を示す図、(b)は処理後画像の一例を示す図である。It is a conceptual diagram for demonstrating an example of the image processed by the conventional main scanning magnification correction process, and an image after a process, (a) is a figure which shows an example of an image before a process, (b) is an image of an image after a process It is a figure which shows an example. 従来の主走査倍率補正処理によって処理される画像及び処理後の画像の他の例を説明するための概念図であり、(a)は処理前画像の他の例を示す図、(b)は処理後画像の他の例を示す図である。It is a conceptual diagram for demonstrating the other example of the image processed by the conventional main scanning magnification correction process, and the image after a process, (a) is a figure which shows the other example of the image before a process, (b) is. It is a figure which shows the other example of the image after a process.

以下、本発明の実施の形態による画像形成装置の一例ついて図面を参照して説明する。   Hereinafter, an example of an image forming apparatus according to an embodiment of the present invention will be described with reference to the drawings.

(第1の実施形態)
図1は本発明の実施の形態による画像形成装置の一例を模式的に示す縦断面図である。
(First embodiment)
FIG. 1 is a longitudinal sectional view schematically showing an example of an image forming apparatus according to an embodiment of the present invention.

図1を参照して、図示の画像形成装置は、所謂カラーレーザビームプリンタであり、転写材カセット53を備えている。転写材カセット53にセットされた転写材(記録用紙)は、給紙ローラ54によって一枚ずつ取り出され、搬送ローラ対55−a及び55−bで搬送されてレジストローラ56によって画像形成部に給送される。   Referring to FIG. 1, the illustrated image forming apparatus is a so-called color laser beam printer, and includes a transfer material cassette 53. The transfer material (recording paper) set in the transfer material cassette 53 is taken out one by one by the paper feed roller 54, transported by the transport roller pair 55-a and 55-b, and supplied to the image forming unit by the registration roller 56. Sent.

画像形成部において、転写材を搬送する転写搬送ベルト10が複数の回転ローラによって転写材搬送方向(図1の右から左方向)に沿って扁平に張設されている。記録用紙は、転写搬送ベルト10の搬送方向最上流部において、転写搬送ベルト10に静電吸着される。   In the image forming unit, a transfer conveyance belt 10 that conveys a transfer material is stretched flat along a transfer material conveyance direction (right to left in FIG. 1) by a plurality of rotating rollers. The recording sheet is electrostatically attracted to the transfer conveyance belt 10 at the most upstream portion in the conveyance direction of the transfer conveyance belt 10.

画像形成部は現像ユニット52−C、52−Y、52−M、及び52−Kを有しており、これら現像ユニット52−C、52−Y、52−M、及び52−Kには感光ドラム14−C、14−Y、14−M、及び14−Kが備えられている。そして、感光ドラム14−C、14−Y、14−M、及び14−Kは転写搬送ベルト10の搬送面に沿って配置されている。   The image forming unit includes developing units 52-C, 52-Y, 52-M, and 52-K. The developing units 52-C, 52-Y, 52-M, and 52-K are photosensitive. Drums 14-C, 14-Y, 14-M, and 14-K are provided. The photosensitive drums 14 -C, 14 -Y, 14 -M, and 14 -K are arranged along the conveyance surface of the transfer conveyance belt 10.

さらに、現像ユニット52−C、52−Y、52−M、及び52−Kには、それぞれ帯電器及び現像器が備えられるとともに、シアン(C)、イエロー(Y)、マゼンタ(M)、及びブラック(K)の各色トナーが収納されている。   Furthermore, each of the developing units 52-C, 52-Y, 52-M, and 52-K includes a charger and a developer, and cyan (C), yellow (Y), magenta (M), and Black (K) toners are stored.

感光ドラム14−C、14−Y、14−M、及び14−Kの周面はそれぞれ帯電器によって均一に帯電され、露光装置51−C、51−Y、51−M、及び51−Kが画像データに応じて感光ドラム14−C、14−Y、14−M、及び14−Kを露光する。これによって、感光ドラム14−C、14−Y、14−M、及び14−Kには静電潜像が形成される。これら静電潜像は現像器によって現像されて、感光ドラム14−C、14−Y、14−M、及び14−Kには各色トナー像が形成される。   The peripheral surfaces of the photosensitive drums 14-C, 14-Y, 14-M, and 14-K are uniformly charged by a charger, and the exposure devices 51-C, 51-Y, 51-M, and 51-K The photosensitive drums 14-C, 14-Y, 14-M, and 14-K are exposed according to the image data. As a result, electrostatic latent images are formed on the photosensitive drums 14-C, 14-Y, 14-M, and 14-K. These electrostatic latent images are developed by a developing device, and toner images of respective colors are formed on the photosensitive drums 14-C, 14-Y, 14-M, and 14-K.

転写搬送ベルト10を挟んで、感光ドラム14−C、14−Y、14−M、及び14−Kに対向してそれぞれ転写ローラ57−C、57−Y、57−M、及び57−Kが配置されている。感光ドラム14−C、14−Y、14−M、及び14−K上のトナー像は、それぞれ転写ローラ57−C、57−Y、57−M、及び57−Kによって、転写搬送ベルト10によって搬送される記録用紙に順次重ね合わされて転写される。その後、記録用紙は、定着装置58に搬送されて、ここでトナー像が定着処理される。そして、記録用紙は排紙ローラ対59−a及び59−bによって機外に排出される。   The transfer rollers 57-C, 57-Y, 57-M, and 57-K face the photosensitive drums 14-C, 14-Y, 14-M, and 14-K, respectively, with the transfer conveyance belt 10 interposed therebetween. Has been placed. The toner images on the photosensitive drums 14-C, 14-Y, 14-M, and 14-K are transferred by the transfer conveyance belt 10 by transfer rollers 57-C, 57-Y, 57-M, and 57-K, respectively. The images are sequentially superimposed and transferred onto the recording sheet to be conveyed. Thereafter, the recording paper is conveyed to the fixing device 58 where the toner image is fixed. Then, the recording paper is discharged out of the apparatus by a pair of paper discharge rollers 59-a and 59-b.

なお、転写搬送ベルト10の代わりに、シアン、イエロー、マゼンタ、及びブラックの各色トナーが直接転写される所謂中間転写ベルトを用いて、中間転写ベルト上のカラートナー像を記録用紙に2次転写するようにしてもよい。   The color toner image on the intermediate transfer belt is secondarily transferred to the recording paper using a so-called intermediate transfer belt to which cyan, yellow, magenta, and black toners are directly transferred instead of the transfer conveyance belt 10. You may do it.

図2は、図1に示す露光装置に入射されるレーザ光(レーザビーム)を生成するレーザビーム生成装置の一例を示すブロック図である。なお、図2においては、図1に示す露光装置を示す符号のサフィックスは省略されている。   FIG. 2 is a block diagram showing an example of a laser beam generating apparatus that generates laser light (laser beam) incident on the exposure apparatus shown in FIG. In FIG. 2, the suffix of the reference numeral indicating the exposure apparatus shown in FIG. 1 is omitted.

図2を参照して、レーザビーム生成装置は、画像処理回路2107を有している。画像処理回路2107には、例えば、画像形成装置において原稿読取の結果得られた画像信号(入力画像信号)が与えられる。画像処理回路2107は画像信号を画素分割変調して、画素分割変調された画像信号(以下画素変調画像信号と呼ぶ)を画像クロックに同期させて出力する。つまり、画像処理回路2107は画像信号を1画素に対応する静電潜像を形成するための画素データに変換する。   With reference to FIG. 2, the laser beam generating apparatus includes an image processing circuit 2107. For example, the image processing circuit 2107 is supplied with an image signal (input image signal) obtained as a result of document reading in the image forming apparatus. The image processing circuit 2107 performs pixel division modulation on the image signal, and outputs the image signal subjected to pixel division modulation (hereinafter referred to as a pixel modulation image signal) in synchronization with the image clock. That is, the image processing circuit 2107 converts the image signal into pixel data for forming an electrostatic latent image corresponding to one pixel.

この画素データは、半導体レーザ2101(光源を)駆動するための複数ビットのデータであって、半導体レーザ2101を点灯させための第1のビットデータ及び半導体レーザ2101を消灯させるための第2のビットデータのうちの少なくとも一方を含んでいる。   This pixel data is a plurality of bits of data for driving the semiconductor laser 2101 (light source), the first bit data for turning on the semiconductor laser 2101 and the second bit for turning off the semiconductor laser 2101. Contains at least one of the data.

上記の画素変調画像信号(補正後画像信号ともいう)はレーザ駆動装置2106に与えられ、レーザ駆動回路2106は画素変調画像信号に基づいて半導体レーザ(光源)2101を駆動(つまり、点灯制御)する。   The pixel modulation image signal (also referred to as a corrected image signal) is supplied to the laser driving device 2106, and the laser driving circuit 2106 drives (that is, controls lighting) the semiconductor laser (light source) 2101 based on the pixel modulation image signal. .

半導体レーザ2101の内部には、レーザ光の一部を検出するフォトダイオードセンサ(PDセンサ:図示せず)が配置され、レーザ駆動装置2106は、PDセンサの検出信号を用いて半導体レーザ2101のAPC(Auto Power Control)制御を行う。半導体レーザ2101から発光(出射)されたレーザ光(光ビーム)は、コリメータレンズ2102及び絞り等を有する光学系を介してほぼ平行光になり、所定のビーム径でポリゴンミラー(回転多面鏡)2103に入射する。ポリゴンミラー2103は、所定方向に等角速度で回転しており、この回転に伴い、ポリゴンミラー2103に入射したレーザ光は、連続的に角度を変える偏向ビームとして反射される。   Inside the semiconductor laser 2101, a photodiode sensor (PD sensor: not shown) that detects a part of the laser beam is arranged, and the laser driving device 2106 uses the detection signal of the PD sensor to perform APC of the semiconductor laser 2101. (Auto Power Control) control is performed. Laser light (light beam) emitted (emitted) from the semiconductor laser 2101 becomes almost parallel light through an optical system having a collimator lens 2102 and a diaphragm, and is a polygon mirror (rotating polygon mirror) 2103 with a predetermined beam diameter. Is incident on. The polygon mirror 2103 rotates at a constant angular velocity in a predetermined direction, and the laser light incident on the polygon mirror 2103 is reflected as a deflected beam that continuously changes its angle.

この偏向ビームは、f−θレンズ2104によって集光作用を受ける。また、f−θレンズ2104は走査の時間的な直線性を保証するような歪曲収差の補正を行うので、f−θレンズ2104を通過した偏向ビームは、感光ドラム14(サフィックス省略)上に所定方向に等速で走査される。つまり、感光ドラム14はレーザ光によって偏向走査されることになる。   This deflected beam is focused by the f-θ lens 2104. Further, since the f-θ lens 2104 corrects distortion so as to guarantee the temporal linearity of scanning, the deflected beam that has passed through the f-θ lens 2104 is predetermined on the photosensitive drum 14 (suffix omitted). Scanned in the direction at a constant speed. That is, the photosensitive drum 14 is deflected and scanned by the laser beam.

感光体ドラム14の一方の端部近傍には、偏向ビームを検出するビームディテクトセンサ2105が配置されおり、このセンサの検出信号はポリゴンミラー2103の回転とデータの書き込みとの同期をとるための同期信号として用いられる。   A beam detect sensor 2105 for detecting a deflected beam is disposed in the vicinity of one end of the photosensitive drum 14, and a detection signal from this sensor is synchronized to synchronize rotation of the polygon mirror 2103 and data writing. Used as a signal.

このようなレーザ駆動装置2106においては、1走査中のレーザ光の光量を一定に保持するため、1走査中の光検出区間でレーザ光の出力を検出して半導体レーザ2101の駆動電流を1走査の間保持するという駆動方式が採用される。   In such a laser driving device 2106, in order to keep the light amount of the laser beam during one scan constant, the output of the laser beam is detected in the light detection section during one scan, and the drive current of the semiconductor laser 2101 is scanned one time. A driving method of holding for a while is employed.

ここでは、画像形成装置が画像データ(画像信号)に応じて画像形成を行う際に、主走査方向(感光ドラムの長手方向)の倍率(以下、主走査倍率と呼ぶ)を調整する。続いて、図示の画像形成装置における主走査倍率の補正処理の概要について説明することにする。   Here, when the image forming apparatus forms an image according to the image data (image signal), the magnification in the main scanning direction (longitudinal direction of the photosensitive drum) (hereinafter referred to as main scanning magnification) is adjusted. Next, an outline of main scanning magnification correction processing in the illustrated image forming apparatus will be described.

まず、画像データに画素片(ビットデータともいう)を挿入補正して主走査倍率補正処理を行う場合について説明する。   First, a case where the main scanning magnification correction process is performed by inserting and correcting a pixel piece (also referred to as bit data) in the image data will be described.

図3は、本発明の実施の形態による画素片の挿入補正を説明するための概念図である。そして、図3(a)は画像データの中央で画像の位相がずれる1ドット1スペースの縦線の画像データを示す図であり、図3(b)は図3(a)で示す補正予定点を修正した画像データを示す図である。そして、図3(c)は図3(b)で決定された挿入補正点に応じて画素片の挿入を行った結果を示す図である。   FIG. 3 is a conceptual diagram for explaining pixel piece insertion correction according to the embodiment of the present invention. FIG. 3A is a diagram showing the image data of a vertical line of 1 dot 1 space in which the phase of the image is shifted at the center of the image data, and FIG. 3B is the scheduled correction point shown in FIG. It is a figure which shows the image data which corrected this. FIG. 3C is a diagram showing a result of inserting a pixel piece in accordance with the insertion correction point determined in FIG.

いま、図3(a)に示す画素の各々は16個の画素片(ビットデータ(単にビットともいう))から構成されているものとする。ここでは、黒画素については画素値を16/16(FULL)とし、白画素については画素値を0とする。図3(a)に丸印で示す部分(画素)は予め設定された挿入補正予定点を示している。ここでは、2画素につき1画素片を挿入補正するものとする。   Now, it is assumed that each of the pixels shown in FIG. 3A is composed of 16 pixel pieces (bit data (also simply referred to as bits)). Here, the pixel value is set to 16/16 (FULL) for the black pixel, and the pixel value is set to 0 for the white pixel. A portion (pixel) indicated by a circle in FIG. 3A indicates a preset insertion correction scheduled point. Here, it is assumed that one pixel piece is inserted and corrected for every two pixels.

図示の例では、図3(a)に丸印で示す挿入補正予定点について、次のようにして、挿入補正点を決定する。この処理は図2に示す画像処理回路2107で実行される。なお、画像処理回路2107の構成については後述する。   In the illustrated example, the insertion correction point is determined for the insertion correction scheduled point indicated by a circle in FIG. 3A as follows. This processing is executed by the image processing circuit 2107 shown in FIG. The configuration of the image processing circuit 2107 will be described later.

図4は、図2に示す画像処理回路2107で実行される挿入処理の一例を説明するためのフローチャートである。また、図5は図2に示す画像処理装置2107がウィンドウ部を用いて挿入処理を実行する様子を説明するための図である。図5に示すウィンドウ部は仮想的なものであり、画像処理回路2107が挿入処理を行う際に用いられる。また、図5では図3(a)の1行目を処理する例が示されている。なお、このウィンドウ部5Aは1行L列(Lは2以上の整数)である(図示の例では、L=4とする)。つまり、このウィンドウ部5Aは4つの窓を有していることになる。言い換えると、ウィンドウ部5Aによって予め規定された数の画素データが観察されることになる。   FIG. 4 is a flowchart for explaining an example of insertion processing executed by the image processing circuit 2107 shown in FIG. FIG. 5 is a diagram for explaining a state in which the image processing apparatus 2107 shown in FIG. 2 executes an insertion process using a window portion. The window portion shown in FIG. 5 is virtual and is used when the image processing circuit 2107 performs an insertion process. FIG. 5 shows an example of processing the first line in FIG. The window portion 5A has 1 row and L columns (L is an integer of 2 or more) (L = 4 in the illustrated example). That is, this window portion 5A has four windows. In other words, a predetermined number of pixel data is observed by the window portion 5A.

図2、図4、及び図5を参照して、ここでは、図3(a)に示す画像データについて挿入処理を行う場合について説明する。なお、図5(a)は図3(a)の1行目を示す。画像処理回路2107は、後述するようにウィンドウ内の画像濃度に応じて挿入補正点を決定する。まず、画像処理装置2107は、ライン方向画素数(横幅)N=1、ライン数M=1とする(ステップS302)。そして、画像処理装置2107は、図5(b)に示すように、図中1番目の画素にウィンドウ5Aの右端の窓を一番目の画素(左端の画素)に位置づける。   With reference to FIG. 2, FIG. 4, and FIG. 5, here, a case where the insertion processing is performed on the image data shown in FIG. FIG. 5A shows the first line of FIG. The image processing circuit 2107 determines an insertion correction point according to the image density in the window as will be described later. First, the image processing apparatus 2107 sets the number of pixels in the line direction (horizontal width) N = 1 and the number of lines M = 1 (step S302). Then, as shown in FIG. 5B, the image processing device 2107 positions the rightmost window of the window 5A as the first pixel (leftmost pixel) as the first pixel in the drawing.

続いて、画像処理回路2107は、当該画素片挿入予定ポイント(挿入補正予定点があるか否かについて判定する(ステップS303)。つまり、画像処理回路2107は当該画素データが予定画素データであるか否かについて判定することになる。   Subsequently, the image processing circuit 2107 determines whether or not there is a pixel piece insertion scheduled point (insertion correction scheduled point (step S303). In other words, the image processing circuit 2107 determines whether the pixel data is scheduled pixel data. It will be determined whether or not.

なお、前述のように、この挿入補正予定点は予め設定されている。当該画素が挿入補正予定点(以下注目画素ともいう)であると(ステップS303において、YES)、画像処理回路2107は、ウィンドウ部5A内の黒画素及び白画素の個数をカウントする(ステップS304)。   As described above, this insertion correction scheduled point is set in advance. If the pixel is an insertion correction scheduled point (hereinafter also referred to as a target pixel) (YES in step S303), the image processing circuit 2107 counts the number of black pixels and white pixels in the window portion 5A (step S304). .

この際、余白部分、つまり、画素が位置づけられていない窓は、白画素であるとする。図5(b)に示す状態では、ウィンドウ部5Aには白画素が3つ、黒画素が1つ位置づけられていることになる。また、図5(b)に示す状態では、ウィンドウ部5A内において注目画素以外には画素片は存在しない。   At this time, it is assumed that a blank portion, that is, a window in which no pixel is positioned, is a white pixel. In the state shown in FIG. 5B, three white pixels and one black pixel are positioned in the window portion 5A. Further, in the state shown in FIG. 5B, there is no pixel piece other than the target pixel in the window portion 5A.

次に、画像処理回路2107は、注目画素が白画素であるか否かを判別する(ステップS305)とともに、ウィンドウ部5A内の白画素数の比率と白画素片挿入の比率(白補正数/全挿入数)を求める。そして、注目画素が白画素であると(ステップS305において、YES)、画像処理回路2107は、白画素数の比率が白画素片挿入の比率よりも大きいか否かについて判定する(ステップS306)。   Next, the image processing circuit 2107 determines whether or not the target pixel is a white pixel (step S305), and at the same time, the ratio of the number of white pixels in the window portion 5A and the ratio of white pixel piece insertion (white correction number / Calculate the total number of insertions). If the target pixel is a white pixel (YES in step S305), the image processing circuit 2107 determines whether the ratio of the number of white pixels is larger than the ratio of white pixel piece insertion (step S306).

白画素数の比率が白画素片挿入の比率よりも大きい決定すると(ステップS306において、YES)、その決定結果に応じて画像処理回路2107は当該注目画素(白)に白画素片(つまり、ドットデータ”0”)を挿入する(ステップS307)。   If the ratio of the number of white pixels is determined to be larger than the ratio of white pixel piece insertion (YES in step S306), the image processing circuit 2107 determines that the target pixel (white) is white pixel pieces (that is, dot dots) according to the determination result. Data "0") is inserted (step S307).

一方、白画素数の比率が白画素片挿入の比率以下であると(ステップS306において、NO)、画像処理回路2107は注目画素の左側に隣接する画素は黒画素であり、かつ画素片挿入予定がないかについて調べる(ステップS308)。注目画素の左側に隣接する画素は黒画素でありかつ画素片挿入予定がないと(ステップS308において、YES)、画像処理回路2107は当該注目画素の左側に隣接する黒画素に黒画素片を挿入する(ステップS309)。   On the other hand, when the ratio of the number of white pixels is equal to or less than the ratio of white pixel piece insertion (NO in step S306), the image processing circuit 2107 is a pixel adjacent to the left side of the target pixel is a black pixel, and the pixel piece is scheduled to be inserted. It is checked whether there is any (step S308). If the pixel adjacent to the left side of the target pixel is a black pixel and there is no plan to insert a pixel piece (YES in step S308), the image processing circuit 2107 inserts a black pixel piece into the black pixel adjacent to the left side of the target pixel. (Step S309).

注目画素の左側に隣接する画素は黒画素でないか及び/又は画素片挿入予定があると(ステップS308において、NO)、画像処理回路2107はステップS307に移行する。   If the pixel adjacent to the left side of the target pixel is not a black pixel and / or if a pixel piece is scheduled to be inserted (NO in step S308), the image processing circuit 2107 proceeds to step S307.

ステップS305において、注目画素が白画素でないと(ステップS305において、NO)、画像処理回路2107は、白画素数の比率が白画素片挿入の比率よりも大きいか否かについて判定する(ステップS310)。   If the target pixel is not a white pixel in step S305 (NO in step S305), the image processing circuit 2107 determines whether or not the ratio of the number of white pixels is larger than the ratio of white pixel piece insertion (step S310). .

白画素数の比率が白画素片挿入の比率以下であると(ステップS310において、NO)、画像処理回路2107は当該注目画素(黒)に黒画素片を挿入する(ステップS311)。一方、白画素数の比率が白画素片挿入の比率よりも大きいと(ステップS310において、NO)、画像処理回路2107は注目画素の左側に隣接する画素は白画素であり、かつ画素片挿入予定がないかについて調べる(ステップS312)。注目画素の左側に隣接する画素は白画素でありかつ画素片挿入予定がないと(ステップS312において、YES)、画像処理回路2107は当該注目画素の左側に隣接する白画素に白画素片を挿入する(ステップS313)。注目画素の左側に隣接する画素は白画素でないか及び/又は画素片挿入予定であると(ステップS312において、NO)、画像処理回路2107はステップS311に移行する。   When the ratio of the number of white pixels is equal to or less than the ratio of white pixel piece insertion (NO in step S310), the image processing circuit 2107 inserts a black pixel piece into the target pixel (black) (step S311). On the other hand, when the ratio of the number of white pixels is larger than the ratio of white pixel piece insertion (NO in step S310), the image processing circuit 2107 is a pixel adjacent to the left side of the target pixel and is a pixel piece insertion schedule. It is checked whether there is any (step S312). If the pixel adjacent to the left side of the target pixel is a white pixel and there is no plan to insert a pixel piece (YES in step S312), the image processing circuit 2107 inserts a white pixel piece into the white pixel adjacent to the left side of the target pixel. (Step S313). If the pixel adjacent to the left side of the target pixel is not a white pixel and / or a pixel piece is scheduled to be inserted (NO in step S312), the image processing circuit 2107 proceeds to step S311.

なお、ステップS303において、当該画素が注目画素でないと(ステップS303において、NO)、画像処理回路2107は、新たな画素片挿入なしとする(ステップS314)。   In step S303, if the pixel is not the target pixel (NO in step S303), the image processing circuit 2107 does not insert a new pixel piece (step S314).

ステップS307、S309、S311、S313、又はS314に続いて、画像処理回路2107はN=横幅となったか否かについて判定する(ステップS315)。N=横幅でないと(ステップS315において、NO)、画像処理回路2107は、N=N+1として(ステップS316)、ステップS303に戻って処理を続行する。   Subsequent to step S307, S309, S311, S313, or S314, the image processing circuit 2107 determines whether or not N = horizontal width (step S315). If N = width is not satisfied (NO in step S315), the image processing circuit 2107 sets N = N + 1 (step S316), returns to step S303, and continues the processing.

N=横幅であると(ステップS315において、YES)、画像処理回路2107は、M=ライン数であるか否かについて判定する(ステップS317)。M=ライン数でないと(ステップS317において、NO)、画像処理回路316は、N=1とするとともに、M=M+1として(ステップS318)、ステップS303に戻って処理を続行する。一方、M=ライン数であると(ステップS317において、YES)、画像処理回路2107は処理を終了する。   If N = width (YES in step S315), the image processing circuit 2107 determines whether M = number of lines (step S317). If M is not the number of lines (NO in step S317), the image processing circuit 316 sets N = 1, sets M = M + 1 (step S318), returns to step S303, and continues the processing. On the other hand, if M = the number of lines (YES in step S317), the image processing circuit 2107 ends the process.

このようにして、画像処理回路2107は画素データに含まれる第1のビットデータのビット数が第2のビットデータのビット数よりも大きいと、第1のビットデータと同一のビットデータを画素データに対して挿入することになる。   In this manner, when the number of bits of the first bit data included in the pixel data is larger than the number of bits of the second bit data, the image processing circuit 2107 converts the same bit data as the first bit data into the pixel data. Will be inserted.

また、画像処理回路2107は画素データに含まれる第1のビットデータのビット数が第2のビットデータのビット数よりも小さいと、第2のビットデータと同一のビットデータを画素データに隣接する画素データに対して挿入して画像信号を補正して補正後画像信号とする。   In addition, when the number of bits of the first bit data included in the pixel data is smaller than the number of bits of the second bit data, the image processing circuit 2107 adjoins the pixel data with the same bit data as the second bit data. An image signal is corrected by being inserted into the pixel data to obtain a corrected image signal.

図5(b)に示す状態では、ステップS304でカウントした結果から白画素比率=3/4であり、注目画素は黒画素であるから白画素片比率白画素の比率=0である。ステップS310において、白画素の比率が白画素片挿入の比率より大きいと判定される。そして、ステップS312において、注目画素の左側に隣接する画素は白画素であるから、画像処理回路2107は注目画素である黒画素から左に隣接する白画素へ挿入補正点を移動し(図5(b)において矢印で示す)、当該白画素に白画素片を挿入する(ステップS313)。   In the state shown in FIG. 5B, the white pixel ratio = 3/4 from the result of counting in step S304, and since the target pixel is a black pixel, the white pixel piece ratio white pixel ratio = 0. In step S310, it is determined that the white pixel ratio is larger than the white pixel piece insertion ratio. In step S312, since the pixel adjacent to the left side of the target pixel is a white pixel, the image processing circuit 2107 moves the insertion correction point from the black pixel which is the target pixel to the white pixel adjacent to the left (FIG. 5 ( A white pixel piece is inserted into the white pixel (indicated by an arrow in b) (step S313).

このようにして、図5(b)に示すように、画素片の挿入補正点が左の白画素に移動することになる。   In this way, as shown in FIG. 5B, the insertion correction point of the pixel piece moves to the left white pixel.

続いて、ウィンドウ部5Aが右側に1画素ずれて、図5(c)に示す状態となる。この際、右側の窓5aには注目画素が位置づけられていないので、新たな画素片挿入の挿入はない。その後、順次ウィンドウ部5Aを右側に1画素ずつ順次ずらして同様の処理が行われることになる。   Subsequently, the window portion 5A is shifted to the right by one pixel, and the state shown in FIG. At this time, since the target pixel is not positioned in the right window 5a, no new pixel piece is inserted. Thereafter, the same processing is performed by sequentially shifting the window portion 5A to the right by one pixel at a time.

図5(d)に示す状態では、白画素数及び黒素数はそれぞれ2であり、補正点は白及び黒ともに1である。つまり、白画素数の比率が白画素片挿入の比率以下であるので、挿入補正点の移動は行われない。   In the state shown in FIG. 5D, the number of white pixels and the number of black primes are 2, respectively, and the correction point is 1 for both white and black. That is, since the ratio of the number of white pixels is equal to or less than the ratio of white pixel piece insertion, the insertion correction point is not moved.

図5(e)に示す状態では、右側の窓5aには注目画素が位置づけられていないので、新たな画素片挿入の挿入はない。図5(f)に示す状態では、白画素数及び黒素数はそれぞれ2であり、補正点は黒が2である。従って、図中矢印で示すように、挿入補正点を注目画素(黒)の左側に隣接する白画素に移動する。このようにして、以下図5(g)〜図5(u)に示す処理が行われて、最終的に図5(v)に示すように、一ライン分について新たな画素片挿入補正点が決定される。そして、同様の処理を繰り返して、最終ラインまでの処理が行われ、画像全体(つまり画像データ)について新たな画素片挿入補正点が決定される。   In the state shown in FIG. 5 (e), since the target pixel is not positioned in the right window 5a, no new pixel piece is inserted. In the state shown in FIG. 5F, the number of white pixels and the number of black primes are 2, and the correction point is 2 for black. Accordingly, as indicated by an arrow in the figure, the insertion correction point is moved to the white pixel adjacent to the left side of the target pixel (black). In this way, the processing shown in FIGS. 5G to 5U is performed, and finally, as shown in FIG. 5V, new pixel piece insertion correction points are obtained for one line. It is determined. Then, the same processing is repeated to perform processing up to the final line, and a new pixel piece insertion correction point is determined for the entire image (that is, image data).

図4及び図5を用いて説明した処理を行うと、図3(a)に示す画像データについては、図3(b)に示すように、画素片挿入補正点が変更されることになる。そして、図3(b)に示す画素片挿入補正点に応じて画素片の挿入処理を行うと、図3(c)に示す補正画像データが得られる。図3(c)と図17(b)とを比較すると、図3(c)においては、前半部分と後半部分との濃度差がほとんどなくなることが分かる。   When the processing described with reference to FIGS. 4 and 5 is performed, the pixel piece insertion correction point is changed as shown in FIG. 3B for the image data shown in FIG. Then, when pixel piece insertion processing is performed according to the pixel piece insertion correction point shown in FIG. 3B, the corrected image data shown in FIG. 3C is obtained. Comparing FIG. 3C and FIG. 17B, it can be seen that there is almost no density difference between the first half and the second half in FIG. 3C.

図6は、1ドットのチェッカーパターンに対して図4で説明した処理を行った場合の結果を説明するための概念図である。そして、図6(a)は1ドットのチェッカーパターンである画像データの一例を示す図であり、図6(b)は図6(a)で示す補正予定点を修正した画像データを示す図である。また、図6(c)は図6(b)で決定された挿入補正点に応じて画素片の挿入を行った結果を示す図である。   FIG. 6 is a conceptual diagram for explaining a result when the processing described in FIG. 4 is performed on a 1-dot checker pattern. FIG. 6A is a view showing an example of image data which is a 1-dot checker pattern, and FIG. 6B is a view showing image data obtained by correcting the scheduled correction points shown in FIG. is there. FIG. 6C is a diagram illustrating a result of inserting a pixel piece in accordance with the insertion correction point determined in FIG. 6B.

いま、図6(a)に示す位置(つまり、画素)に画素片挿入補正予定点があるとする。この際、図4及び図5で説明した1行4列のウィンドウ部5Aで前半部分と後半部分との濃度差の変化が少なくなるように、画素片挿入補正点を移動させると、図6(b)に示す位置に挿入補正点が決定される。そして、このようにして決定した挿入補正点に応じて画素片を挿入すると、図6(c)に示す結果が得られる。図6(c)に示すように、1ドットのチェッカーパターンにおいてもその前半部分と後半部分との濃度差が極めて少ないことが分かる。   Now, it is assumed that there is a pixel piece insertion correction scheduled point at the position (ie, pixel) shown in FIG. At this time, if the pixel piece insertion correction point is moved so that the change in the density difference between the first half portion and the second half portion is reduced in the 1 × 4 window portion 5A described in FIG. 4 and FIG. An insertion correction point is determined at the position shown in b). When a pixel piece is inserted according to the insertion correction point determined in this way, the result shown in FIG. 6C is obtained. As shown in FIG. 6C, it can be seen that even in the 1-dot checker pattern, the density difference between the first half and the second half is very small.

このようにして、予め設定された挿入補正点を移動すると、画素片挿入に起因する画像の濃度変化を抑制することができる。   In this way, if the preset insertion correction point is moved, it is possible to suppress a change in image density caused by the pixel piece insertion.

続いて、画像データから画素片を削除補正して主走査倍率補正処理を行う場合について説明する。   Next, a case where the main scanning magnification correction process is performed by deleting and correcting pixel pieces from the image data will be described.

図7は、本発明の実施の形態による画素片の削除補正を説明するための概念図である。そして、図7(a)は画像データの中央で画像の位相がずれる1ドット1スペースの縦線の画像データを示す図であり、図7(b)は図7(a)で示す削除補正予定点を修正した画像データを示す図である。また、図7(c)は図7(b)で決定された削除補正点に応じて画素片の削除を行った結果を示す図である。ここで、図7(a)にバツ印で示す部分(画素)は予め設定された削除補正予定点を示している。ここでは、2画素につき1画素片を削除補正するものとする。   FIG. 7 is a conceptual diagram for explaining pixel piece deletion correction according to the embodiment of the present invention. FIG. 7A is a diagram showing image data of a vertical line of 1 dot 1 space in which the phase of the image is shifted at the center of the image data, and FIG. 7B is a deletion correction schedule shown in FIG. 7A. It is a figure which shows the image data which corrected the point. FIG. 7C is a diagram illustrating a result of pixel piece deletion according to the deletion correction point determined in FIG. 7B. Here, a portion (pixel) indicated by a cross in FIG. 7A indicates a preset deletion correction scheduled point. Here, one pixel piece is deleted and corrected for every two pixels.

図示の例では、図7(a)にバツ印で示す削除補正予定点について、次のようにして、削除補正点を決定する。   In the illustrated example, the deletion correction point is determined as follows for the deletion correction scheduled points indicated by crosses in FIG.

図8は、図2に示す画像処理回路2107で実行される削除処理の一例を説明するためのフローチャートである。なお、ここでも、図5で説明したウィンドウ部5Aが用いられる。図示の例では、1行4列のウィンドウ部5Aが用いられている。   FIG. 8 is a flowchart for explaining an example of the deletion process executed by the image processing circuit 2107 shown in FIG. Note that the window portion 5A described with reference to FIG. 5 is also used here. In the illustrated example, a window portion 5A of 1 row and 4 columns is used.

図2及び図8を参照して、ここでは、図7(a)に示す画像データについて削除処理を行う場合について説明する。まず、画像処理装置2107は、ライン方向画素数(横幅)N=1、ライン数M=1とする(ステップS702)。画像処理回路2107は、当該画素が画素片削除予定ポイント(削除補正予定点)であるか否かについて判定する(ステップS703)。当該画素が削除補正予定点(以下注目画素ともいう)であると(ステップS703において、YES)、画像処理回路2107は、ウィンドウ部5A内の黒画素及び白画素の個数をカウントする(ステップS704)。さらに、画像処理回路2107は黒画素片削除数及び白画素削除数をカウントする。   With reference to FIG. 2 and FIG. 8, here, a case where the deletion process is performed on the image data shown in FIG. 7A will be described. First, the image processing apparatus 2107 sets the number of pixels in the line direction (horizontal width) N = 1 and the number of lines M = 1 (step S702). The image processing circuit 2107 determines whether or not the pixel is a pixel piece deletion scheduled point (deletion correction scheduled point) (step S703). If the pixel is a deletion correction scheduled point (hereinafter also referred to as a target pixel) (YES in step S703), the image processing circuit 2107 counts the number of black pixels and white pixels in the window portion 5A (step S704). . Further, the image processing circuit 2107 counts the number of deleted black pixel pieces and the number of deleted white pixels.

次に、画像処理回路2107は、注目画素が白画素であるか否かを判別する(ステップS705)とともに、ウィンドウ部5A内の白画素数の比率と白画素片削除の比率(白補正数/全削除数)を求める。そして、注目画素が白画素であると(ステップS705において、YES)、画像処理回路2107は、白画素数の比率が白画素片削除の比率よりも大きいか否かについて判定する(ステップS706)。   Next, the image processing circuit 2107 determines whether or not the pixel of interest is a white pixel (step S705), and at the same time, the ratio of the number of white pixels in the window portion 5A and the ratio of white pixel fragment deletion (number of white corrections / Calculate the total number of deletions). If the target pixel is a white pixel (YES in step S705), the image processing circuit 2107 determines whether the ratio of the number of white pixels is larger than the ratio of white pixel piece deletion (step S706).

白画素数の比率が白画素片削除の比率よりも大きいと(ステップS706において、YES)、画像処理回路2107は当該注目画素(白)から白画素片を削除する(ステップS707)。   If the ratio of the number of white pixels is larger than the ratio of white pixel piece deletion (YES in step S706), the image processing circuit 2107 deletes the white pixel piece from the target pixel (white) (step S707).

一方、白画素数の比率が白画素片削除の比率以下であると(ステップS706において、NO)、画像処理回路2107は注目画素の左側に隣接する画素は黒画素であり、かつ画素片削除予定がないかについて調べる(ステップS708)。注目画素の左側に隣接する画素は黒画素でありかつ画素片削除予定がないと(ステップS708において、YES)、画像処理回路2107は当該注目画素の左側に隣接する黒画素から黒画素片を削除する(ステップS709)。   On the other hand, when the ratio of the number of white pixels is equal to or less than the ratio of white pixel piece deletion (NO in step S706), the image processing circuit 2107 is a pixel adjacent to the left side of the target pixel is a black pixel and the pixel piece is scheduled to be deleted. It is checked whether there is any (step S708). If the pixel adjacent to the left side of the target pixel is a black pixel and there is no plan to delete the pixel piece (YES in step S708), the image processing circuit 2107 deletes the black pixel piece from the black pixel adjacent to the left side of the target pixel. (Step S709).

注目画素の左側に隣接する画素は黒画素でないか及び/又は画素片削除予定があると(ステップS708において、NO)、画像処理回路2107はステップS707に移行する。   If the pixel adjacent to the left side of the target pixel is not a black pixel and / or if there is a pixel piece deletion plan (NO in step S708), the image processing circuit 2107 proceeds to step S707.

ステップS705において、注目画素が白画素でないと(ステップS305において、NO)、画像処理回路2107は、白画素数の比率が白画素片削除の比率よりも大きいか否かについて判定する(ステップS710)。   If the target pixel is not a white pixel in step S705 (NO in step S305), the image processing circuit 2107 determines whether or not the ratio of the number of white pixels is larger than the ratio of white pixel piece deletion (step S710). .

白画素数の比率が白画素片削除の比率以下であると(ステップS710において、NO)、画像処理回路2107は当該注目画素(黒)から黒画素片を削除する(ステップS711)。一方、白画素数の比率が白画素片削除の比率よりも大きいと(ステップS710において、NO)、画像処理回路2107は注目画素の左側に隣接する画素は白画素であり、かつ画素片削除予定がないかについて調べる(ステップS712)。注目画素の左側に隣接する画素は白画素でありかつ画素片削除予定がないと(ステップS712において、YES)、画像処理回路2107は当該注目画素の左側に隣接する白画素から白画素片を削除する(ステップS713)。注目画素の左側に隣接する画素は白画素でないか及び/又は画素片削除予定であると(ステップS712において、NO)、画像処理回路2107はステップS711に移行する。   When the ratio of the number of white pixels is equal to or less than the ratio of white pixel piece deletion (NO in step S710), the image processing circuit 2107 deletes the black pixel piece from the target pixel (black) (step S711). On the other hand, if the ratio of the number of white pixels is larger than the ratio of white pixel piece deletion (NO in step S710), the image processing circuit 2107 is a pixel adjacent to the left side of the target pixel and is a pixel piece deletion schedule. It is checked whether there is any (step S712). If the pixel adjacent to the left side of the target pixel is a white pixel and there is no plan to delete the pixel piece (YES in step S712), the image processing circuit 2107 deletes the white pixel piece from the white pixel adjacent to the left side of the target pixel. (Step S713). If the pixel adjacent to the left side of the target pixel is not a white pixel and / or is scheduled to be deleted (NO in step S712), the image processing circuit 2107 proceeds to step S711.

なお、ステップS703において、当該画素が注目画素でないと(ステップS703において、NO)、画像処理回路2107は、新たな画素片削除なしとする(ステップS714)。   In step S703, if the pixel is not the target pixel (NO in step S703), the image processing circuit 2107 does not delete a new pixel piece (step S714).

ステップS707、S709、S711、S713、又はS714に続いて、画像処理回路2107はN=横幅となったか否かについて判定する(ステップS715)。N=横幅でないと(ステップS715において、NO)、画像処理回路2107は、N=N+1として(ステップS716)、ステップS703に戻って処理を続行する。   Subsequent to step S707, S709, S711, S713, or S714, the image processing circuit 2107 determines whether N = horizontal width (step S715). If N = width is not satisfied (NO in step S715), the image processing circuit 2107 sets N = N + 1 (step S716), returns to step S703, and continues the processing.

N=横幅であると(ステップS715において、YES)、画像処理回路2107は、M=ライン数であるか否かについて判定する(ステップS717)。M=ライン数でないと(ステップS717において、NO)、画像処理回路316は、N=1とするとともに、M=M+1として(ステップS718)、ステップS703に戻って処理を続行する。一方、M=ライン数であると(ステップS717において、YES)、画像処理回路2107は処理を終了する。   If N = width (YES in step S715), the image processing circuit 2107 determines whether M = number of lines (step S717). If M is not the number of lines (NO in step S717), the image processing circuit 316 sets N = 1, sets M = M + 1 (step S718), returns to step S703, and continues the processing. On the other hand, if M = the number of lines (YES in step S717), the image processing circuit 2107 ends the process.

上述のようにして、図7(a)に示す画像データについて削除補正点を修正・決定すると、削除補正点は図7(b)に示すようになる。そして、図7(b)に示す削除補正点に応じて画像データの補正を行うと図7(c)に示す結果が得られる。図7(c)に示すように、画素片削除においても、補正後の画像データに関してその前半部分と後半部分との濃度差が極めて小さくなることが分かる。   When the deletion correction point is corrected and determined for the image data shown in FIG. 7A as described above, the deletion correction point is as shown in FIG. 7B. When the image data is corrected according to the deletion correction point shown in FIG. 7B, the result shown in FIG. 7C is obtained. As shown in FIG. 7C, it can be seen that the density difference between the first half and the second half of the corrected image data becomes extremely small even when the pixel piece is deleted.

このようにして、削除補正点を移動することによって、画素片削除に起因する画像の濃度変化を抑制することができる。   In this way, by moving the deletion correction point, it is possible to suppress changes in the image density due to pixel piece deletion.

続いて、画像データについて画素片を挿入・削除する処理(以下挿抜処理と呼ぶ)を行って主走査倍率補正処理を行う場合について説明する。   Next, a case where the main scanning magnification correction processing is performed by performing processing for inserting / deleting pixel pieces (hereinafter referred to as insertion / removal processing) on the image data will be described.

図9は、本発明の実施の形態による画素片の挿抜処理を説明するための概念図である。そして、図9(a)は画像データの中央で画像の位相がずれる1ドット1スペースの縦線の画像データを示す図であり、図9(b)は図5に示すウィンドウ部5A内に挿入補正点及び削除補正点がある場合を示す図である。また、図9(c)は図9(a)で示す挿入・削除補正予定点を修正した画像データを示す図である。また、図9(d)は図9(c)で決定された挿入・削除補正点に応じて画素片の挿入・削除を行った結果を示す図である。ここで、図9(a)に丸印で示す部分(画素)は予め設定された挿入補正予定点を示しており、バツ印で示す部分(画素)は予め設定された削除補正予定点を示している。ここでは、2画素につき1画素片を挿抜処理するものとする。   FIG. 9 is a conceptual diagram for explaining pixel piece insertion / extraction processing according to the embodiment of the present invention. FIG. 9A is a diagram showing vertical dot image data of one dot and one space in which the phase of the image is shifted at the center of the image data, and FIG. 9B is inserted into the window portion 5A shown in FIG. It is a figure which shows the case where there exists a correction point and a deletion correction point. FIG. 9C is a diagram showing image data in which the insertion / deletion correction scheduled points shown in FIG. 9A are corrected. FIG. 9D is a diagram showing a result of inserting / deleting pixel pieces according to the insertion / deletion correction points determined in FIG. 9C. Here, a portion (pixel) indicated by a circle in FIG. 9A indicates a preset insertion correction scheduled point, and a portion (pixel) indicated by a cross indicates a preset deletion correction scheduled point. ing. Here, one pixel piece is inserted / extracted for every two pixels.

図示の例では、図9(a)に丸印及びバツ印で示す挿入・削除補正予定点について、次のようにして、挿入・削除補正点を決定する。   In the illustrated example, insertion / deletion correction points are determined as follows for the insertion / deletion correction scheduled points indicated by circles and crosses in FIG. 9A.

図10は、図2に示す画像処理回路2107で実行される挿抜処理の一例を説明するためのフローチャートである。   FIG. 10 is a flowchart for explaining an example of the insertion / extraction process executed by the image processing circuit 2107 shown in FIG.

図2及び図10を参照して、ここでは、図9(a)に示す画像データについて挿抜処理を行う場合について説明する。まず、画像処理装置2107は、ライン方向画素数(横幅)N=1、ライン数M=1とする(ステップS902)。画像処理回路2107は、当該画素が画素片挿抜予定ポイント(挿抜補正予定点)であるか否かについて判定する(ステップS903)。当該画素が挿抜補正予定点(以下注目画素ともいう)であると(ステップS903において、YES)、画像処理回路2107は、ウィンドウ部5A内の黒画素及び白画素の個数をカウントする(ステップS904)。さらに、画像処理回路2107は黒画素片挿抜数及び白画素挿抜数をカウントする。   With reference to FIG.2 and FIG.10, the case where an insertion / extraction process is performed about the image data shown to Fig.9 (a) here is demonstrated. First, the image processing apparatus 2107 sets the number of pixels in the line direction (horizontal width) N = 1 and the number of lines M = 1 (step S902). The image processing circuit 2107 determines whether or not the pixel is a pixel piece insertion / extraction scheduled point (insertion / extraction correction scheduled point) (step S903). When the pixel is the insertion / extraction correction scheduled point (hereinafter also referred to as a target pixel) (YES in step S903), the image processing circuit 2107 counts the number of black pixels and white pixels in the window portion 5A (step S904). . Further, the image processing circuit 2107 counts the number of black pixel pieces inserted and removed and the number of white pixels inserted and removed.

なお、図示の例では、黒画素片挿抜数及び白画素挿抜数をカウントする際、挿入補正点(予定点)1つについて”+1”とし、削除補正点(予定点)1つについて”−1”として、ウィンドウ部5A内の合計をカウントする。   In the example shown in the figure, when counting the number of black pixel pieces inserted / extracted and the number of white pixels inserted / extracted, “+1” is set for one insertion correction point (scheduled point) and “−1” is set for one deletion correction point (scheduled point). ", The total in the window portion 5A is counted.

次に、画像処理回路2107は、注目画素に対して画素片を挿抜した方が左側に隣接する画素に対して挿抜するよりも、白黒画素比率と白画素片挿入比率とが近いか否かについて判定する(ステップS906)。注目画素に対して画素片を挿抜した方が左側に隣接する画素に対して挿抜するよりも白黒画素比率と白画素片挿入比率とが近いと(ステップS906において、YES)、画像処理回路2107は、注目画素に対してその画素片と同色の画素片を挿抜する(ステップS907)。   Next, the image processing circuit 2107 determines whether the black and white pixel ratio and the white pixel piece insertion ratio are closer when the pixel piece is inserted into and extracted from the pixel of interest than when the pixel piece is inserted into and extracted from the adjacent pixel on the left side. Determination is made (step S906). If the black and white pixel ratio and the white pixel piece insertion ratio are closer when the pixel piece is inserted into and extracted from the pixel of interest than when the pixel piece is inserted into the left adjacent pixel (YES in step S906), the image processing circuit 2107 Then, a pixel piece having the same color as the pixel piece is inserted into or extracted from the target pixel (step S907).

一方、注目画素に対して画素片を挿抜した方が左側に隣接する画素に対して挿抜するよりも白黒画素比率と白画素片挿入比率とが近くないと(ステップS906において、NO)、画像処理回路2107は、注目画素の左側に隣接する画素について画素片の挿抜予定がないかについて判定する(ステップS908)。   On the other hand, when the pixel piece is inserted into and extracted from the pixel of interest, the black and white pixel ratio and the white pixel piece insertion ratio are not closer than in the pixel adjacent to the left side (NO in step S906). The circuit 2107 determines whether there is a plan to insert or remove a pixel piece for a pixel adjacent to the left side of the target pixel (step S908).

注目画素の左側に隣接する画素について画素片の挿抜予定があると(ステップS908において、NO)、画像処理回路2107はステップS907に移行する。注目画素の左側に隣接する画素について画素片の挿抜予定がないと(ステップS908において、YES)、画像処理回路2107は注目画素の左側に隣接する画素に対して画素片を挿抜する(ステップS909)。   If there is a plan to insert or remove a pixel piece from the pixel adjacent to the left side of the target pixel (NO in step S908), the image processing circuit 2107 proceeds to step S907. If there is no plan to insert / extract a pixel piece for a pixel adjacent to the left side of the target pixel (YES in step S908), the image processing circuit 2107 inserts / extracts a pixel piece for a pixel adjacent to the left side of the target pixel (step S909). .

なお、ステップS903において、当該画素が注目画素でないと(ステップS903において、NO)、画像処理回路2107は、新たな画素片の挿抜なしとする(ステップS914)。   In step S903, if the pixel is not the target pixel (NO in step S903), the image processing circuit 2107 determines that no new pixel piece is inserted or removed (step S914).

ステップS907、S909、又はS914に続いて、画像処理回路2107はN=横幅となったか否かについて判定する(ステップS915)。N=横幅でないと(ステップS915において、NO)、画像処理回路2107は、N=N+1として(ステップS916)、ステップS303に戻って処理を続行する。   Subsequent to step S907, S909, or S914, the image processing circuit 2107 determines whether or not N = horizontal width (step S915). If N = width is not satisfied (NO in step S915), the image processing circuit 2107 sets N = N + 1 (step S916), returns to step S303, and continues the processing.

N=横幅であると(ステップS915において、YES)、画像処理回路2107は、M=ライン数であるか否かについて判定する(ステップS917)。M=ライン数でないと(ステップS916において、NO)、画像処理回路2107は、N=1とするとともに、M=M+1として(ステップS918)、ステップS303に戻って処理を続行する。一方、M=ライン数であると(ステップS917において、YES)、画像処理回路2107は処理を終了する。   If N = width (YES in step S915), the image processing circuit 2107 determines whether M = number of lines (step S917). If M is not the number of lines (NO in step S916), the image processing circuit 2107 sets N = 1, sets M = M + 1 (step S918), returns to step S303, and continues the processing. On the other hand, if M = the number of lines (YES in step S917), the image processing circuit 2107 ends the process.

ところで、挿抜補正点を決定していく過程で、図9(b)に示すように、ウィンドウ部5A内に挿入及び削除の補正点がともに存在する場合がある。図9(b)に示す状態の場合、画像処理回路2107は、前述のように、ステップS904においてウィンドウ部5A内の画素及び画素片をカウントする。図9(b)に示す例では、黒画素及び白画素はそれぞれ2つあり、白画素片が1つ挿入されている。   Incidentally, in the process of determining the insertion / extraction correction point, there are cases where both insertion and deletion correction points exist in the window portion 5A as shown in FIG. 9B. In the state shown in FIG. 9B, the image processing circuit 2107 counts the pixels and pixel pieces in the window portion 5A in step S904 as described above. In the example shown in FIG. 9B, there are two black pixels and two white pixels, and one white pixel piece is inserted.

ここで、注目画素は、図9(b)に示すように、画素片削除予定点であるが、注目画素の色は黒画素であるので、注目画素から画素片を削除するとウィンドウ部5A内においてその濃度が画素片挿抜によってずれることになる。また、図示の例では、注目画素の左側に隣接する画素は白画素であって、画素片を挿抜する予定はない。従って、画像処理回路2107はその濃度の変動を抑えるため、画素片削除位置を注目画素から左側に隣接する白画素へ移動して、左側に隣接する白画素から白画素片を削除することになる。   Here, the target pixel is a pixel piece deletion scheduled point as shown in FIG. 9B, but since the color of the target pixel is a black pixel, if the pixel piece is deleted from the target pixel, the window portion 5A The density is shifted by the pixel piece insertion / extraction. In the illustrated example, the pixel adjacent to the left side of the target pixel is a white pixel, and there is no plan to insert or remove a pixel piece. Therefore, the image processing circuit 2107 moves the pixel piece deletion position from the target pixel to the white pixel adjacent to the left side and deletes the white pixel piece from the white pixel adjacent to the left side in order to suppress the density variation. .

以上のように図9(a)に示す画像データについて挿抜補正点を修正・設定すると、挿抜補正点は図9(c)で示すようになる。そして、図9(c)に示す挿抜補正点に応じて画像データの補正を行うと、図9(d)に示す結果が得られる。図9(d)に示すように、画素片を挿抜する場合においても、左右の画像サイズが等しく描画されるように画素片を挿入又は削除しているので、左右の画像サイズはほぼ等しくなり、左右の画像の濃度もほぼ等しくなる。   As described above, when the insertion / extraction correction points are corrected and set for the image data shown in FIG. 9A, the insertion / extraction correction points are as shown in FIG. 9C. Then, when the image data is corrected according to the insertion / extraction correction points shown in FIG. 9C, the result shown in FIG. 9D is obtained. As shown in FIG. 9 (d), even when the pixel pieces are inserted and removed, the pixel pieces are inserted or deleted so that the left and right image sizes are equally drawn. The densities of the left and right images are also almost equal.

このようにして、挿抜補正点を移動することによって、画素片の挿抜に起因する画像の濃度変化を抑制することができる。   In this way, by moving the insertion / extraction correction point, it is possible to suppress changes in image density due to the insertion / extraction of the pixel pieces.

続いて、上述した主走査倍率補正処理を実行するための制御系について説明する。図11は、図2に示す画像処理回路2107の構成の一例を示すブロック図である。   Next, a control system for executing the above-described main scanning magnification correction process will be described. FIG. 11 is a block diagram showing an example of the configuration of the image processing circuit 2107 shown in FIG.

図2及び図11を参照して、画像処理回路2107は、制御信号発生回路1201を有している。図11には示されていないが、制御信号発生回路1201は、図1に示す画像形成装置が備えるCPUからセグメント数及びセグメント0〜m(mは1以上の整数)が与えられる。なお、セグメント0〜mの各々はセグメント幅及び補正ポイント(補正点)数を有している。ここでは、主走査が複数のセグメントに分割されて処理される。例えば、セグメント数に応じたSRAMテーブルが制御信号発生回路1201に保持され、セグメント毎にセグメント幅(画素数)と当該セグメント中の補正点の数がSRAMテーブルに保持される。   2 and 11, the image processing circuit 2107 includes a control signal generation circuit 1201. Although not shown in FIG. 11, the control signal generation circuit 1201 is provided with the number of segments and the segments 0 to m (m is an integer of 1 or more) from the CPU provided in the image forming apparatus shown in FIG. Each of the segments 0 to m has a segment width and the number of correction points (correction points). Here, the main scan is divided into a plurality of segments and processed. For example, an SRAM table corresponding to the number of segments is held in the control signal generation circuit 1201, and the segment width (number of pixels) and the number of correction points in the segment are held in the SRAM table for each segment.

制御信号発生回路1201は、セグメント数及びセグメント0〜mに基づいてFIFO(First In−First Out Memory)クロック発生回路1203及びパラレル−シリアル(以下PSと呼ぶ)変換/ビットデータ挿抜回路1208に対してビットデータ挿抜位置信号1252を与える。なお、この図5(a)で示す信号である。   The control signal generation circuit 1201 has a FIFO (First In-First Out Memory) clock generation circuit 1203 and a parallel-serial (hereinafter referred to as PS) conversion / bit data insertion / extraction circuit 1208 based on the number of segments and the segments 0 to m. A bit data insertion / extraction position signal 1252 is provided. Note that this signal is shown in FIG.

さらに、制御信号発生回路1201は、セグメント数及びセグメント0〜mに基づいてシリアル−パラレル(以下SPと呼ぶ)クロック発生回路1204に対してSP変換制御信号1253を与える。FIFOクロック発生回路1203は、基準クロック1251及びビットデータ挿抜位置信号1252に基づいて、FIFO1202、ディレイ時間発生回路1205、パルスデータLUT(Look UP Table)1207、及びLUTアドレス生成回路1206に対して読み出しクロック1254を与える。   Further, the control signal generation circuit 1201 provides the SP conversion control signal 1253 to the serial-parallel (hereinafter referred to as SP) clock generation circuit 1204 based on the number of segments and the segments 0 to m. Based on the reference clock 1251 and the bit data insertion / extraction position signal 1252, the FIFO clock generation circuit 1203 reads a read clock from the FIFO 1202, the delay time generation circuit 1205, the pulse data LUT (Look UP Table) 1207, and the LUT address generation circuit 1206. 1254 is given.

SPクロック発生回路1204は、基準クロック1251及びSP変換制御信号1253に基づいて、SP変換回路1209に対してSP変換クロック1255を与える。また、このSP変換クロック1255は、画像クロックとしてSPクロック発生回路1204から出力される。   The SP clock generation circuit 1204 provides the SP conversion clock 1255 to the SP conversion circuit 1209 based on the reference clock 1251 and the SP conversion control signal 1253. The SP conversion clock 1255 is output from the SP clock generation circuit 1204 as an image clock.

FIFO1202には、本体制御部(つまり、CPU)からFIFO書き込み信号1256及び書き込みクロック1259が供給されるとともに、画像生成部(図示せず)から画像信号が画素単位で入力される。この画像信号の上位2ビットがパルス位置であり、下位4ビットがハーフトーン処理済みの画素値である。つまり、FIFO1202には6ビットの書き込み画素データ1257が入力される。FIFO1202からは、読み出しクロック2254及びディレイ時間発生回路1205から与えられるFIFO読み出し信号1260によって、6ビットの読み出し画素データ1261が出力される。   The FIFO 1202 is supplied with a FIFO write signal 1256 and a write clock 1259 from a main body control unit (that is, a CPU), and also receives an image signal in units of pixels from an image generation unit (not shown). The upper 2 bits of this image signal are pulse positions, and the lower 4 bits are pixel values that have been subjected to halftone processing. That is, 6-bit write pixel data 1257 is input to the FIFO 1202. The FIFO 1202 outputs 6-bit read pixel data 1261 according to the read clock 2254 and the FIFO read signal 1260 supplied from the delay time generation circuit 1205.

読み出し画素データ1261は、ディレイ時間発生回路1205に入力される。ディレイ時間発生回路1205は、BDセンサから出力されるBD信号1262を基準として、本体制御部よって指定されたディレイ時間1263に応じて、FIFO読み出し信号1260を調整する。そして、BD信号1262を基準として、ディレイ時間1263経過後に、ディレイ時間発生回路1205はLUTアドレス生成回路1206に対して画素データ(画素値1265及びパルス位置1266)と画素データ有効信号1264とを入力する。   Read pixel data 1261 is input to a delay time generation circuit 1205. The delay time generation circuit 1205 adjusts the FIFO read signal 1260 according to the delay time 1263 specified by the main body control unit with reference to the BD signal 1262 output from the BD sensor. Then, the delay time generation circuit 1205 inputs the pixel data (pixel value 1265 and pulse position 1266) and the pixel data valid signal 1264 to the LUT address generation circuit 1206 after the delay time 1263 has elapsed with reference to the BD signal 1262. .

LUTアドレス生成回路1206は、ディレイ時間発生回路1205から入力された画素データ(画素値1265及びパルス位置1266)と画素データ有効信号1264に基づいて、パルスデータLUT1207から16ビットのパルスデータ1268を読み出す。このパルスデータLUT1207にはパルス位置毎に、4ビットの画素値に対する16ビットのパルスデータが格納されている。   The LUT address generation circuit 1206 reads 16-bit pulse data 1268 from the pulse data LUT 1207 based on the pixel data (pixel value 1265 and pulse position 1266) input from the delay time generation circuit 1205 and the pixel data valid signal 1264. The pulse data LUT 1207 stores 16-bit pulse data for a 4-bit pixel value for each pulse position.

図12は、図11に示すパルスデータLUT1207に格納されたパルスデータの一例を示す図である。   FIG. 12 is a diagram showing an example of pulse data stored in the pulse data LUT 1207 shown in FIG.

図12に示すように、パルス位置1266が、2’b00で中央を、2’b01で右寄せを、2’b10で左寄せを、2’b11でスプリットを示すとすると、パルス位置1266を上位2ビット、画素値1265を下位4ビットとした6ビット信号をパルスデータLUTアドレス1267とすればよい。なお、パルスデータLUT1207は、ROM(Read Only Memory)で実装するようにしてもよいし、RAM(Ramdom Access Memory)で実装して、本体制御部からパルスデータを当該RAMに書き込むようにしてもよい。   As shown in FIG. 12, if the pulse position 1266 is 2′b00, the center is 2′b01, the right justification is 2′b01, the left justification is 2′b10, and the split is 2′b11, the pulse position 1266 is the upper 2 bits. The 6-bit signal with the pixel value 1265 as the lower 4 bits may be used as the pulse data LUT address 1267. Note that the pulse data LUT 1207 may be implemented by a ROM (Read Only Memory), or may be implemented by a RAM (Random Access Memory), and pulse data may be written into the RAM from the main body control unit. .

LUTアドレス生成回路1206は、16ビットのLUT出力パルスデータ1268をパルスデータ1270として、パルスデータ有効信号1269と同期して、パルス位置1271ととともに、PS変換/ビットデータ挿抜回路1208に与える。   The LUT address generation circuit 1206 supplies 16-bit LUT output pulse data 1268 as pulse data 1270 to the PS conversion / bit data insertion / extraction circuit 1208 together with the pulse position 1271 in synchronization with the pulse data valid signal 1269.

PS変換/ビットデータ挿抜回路1208は、LUTアドレス生成回路1206から入力されたパルスデータ1270を、PS変換クロック(基準クロック)1251に基づいてシリアル画素信号に変換する。さらに、PS変換/ビットデータ挿抜回路1208は、パルスデータ1270に応じて挿抜補正点を判別して、ビットデータ挿抜を行う。   The PS conversion / bit data insertion / extraction circuit 1208 converts the pulse data 1270 input from the LUT address generation circuit 1206 into a serial pixel signal based on the PS conversion clock (reference clock) 1251. Further, the PS conversion / bit data insertion / extraction circuit 1208 discriminates an insertion / extraction correction point according to the pulse data 1270 and performs bit data insertion / extraction.

図示のように、PS変換/ビットデータ挿抜回路1208は、1行Lラインのウィンドウバッファ1208aを有している。そして、このウィンドウバッファ1208aには現在の画素以前に処理した画素値及び挿抜位置がバッファデータとして記憶される。PS変換/ビットデータ挿抜回路1208はバッファデータとビットデータ挿抜位置信号1252と参照して、挿抜補正点の移動(補正)を行うか否かを判定する。   As shown in the figure, the PS conversion / bit data insertion / extraction circuit 1208 has a window buffer 1208a of one row and L lines. The window buffer 1208a stores pixel values processed before the current pixel and insertion / extraction positions as buffer data. The PS conversion / bit data insertion / extraction circuit 1208 refers to the buffer data and the bit data insertion / extraction position signal 1252 and determines whether or not to move (correct) the insertion / extraction correction point.

PS変換/ビットデータ挿抜回路1208から出力されるビットデータ挿抜済みのシリアル画素信号1272は、SP変換回路1209に入力される。SP変換回路1209は、SP変換クロック1255によって、入力されたシリアル画素信号1272を16ビットのパラレル画素信号1273に変換して出力する。   The serial pixel signal 1272 after the bit data insertion / extraction output from the PS conversion / bit data insertion / extraction circuit 1208 is input to the SP conversion circuit 1209. The SP conversion circuit 1209 converts the input serial pixel signal 1272 into a 16-bit parallel pixel signal 1273 by the SP conversion clock 1255 and outputs the converted signal.

(第2の実施形態)
上述の第1の実施形態では、画素値が黒(全点灯)及び白である場合について説明したが、画素値が中間調であっても本発明を適用することができる。
(Second Embodiment)
In the first embodiment described above, the case where the pixel values are black (all lighting) and white has been described, but the present invention can be applied even if the pixel values are halftone.

図13は、図2に示す画像処理回路2107で実行される挿抜処理の他の例を説明するためのフローチャートである。   FIG. 13 is a flowchart for explaining another example of the insertion / extraction process executed by the image processing circuit 2107 shown in FIG.

図2及び図13を参照して、ここでは、画素値は中間調であるとする。まず、画像処理装置2107は、ライン方向画素数(横幅)N=1、ライン数M=1とする(ステップS1402)。画像処理回路2107は、当該画素が画素片挿抜予定ポイント(挿抜補正予定点)であるか否かについて判定する(ステップS1403)。当該画素が挿抜補正予定点(以下注目画素ともいう)であると(ステップS1403において、YES)、画像処理回路2107は、ウィンドウ部5A内の平均濃度と黒画素片挿抜数及び白画素挿抜数とをカウントする(ステップS1404)。   With reference to FIG. 2 and FIG. 13, it is assumed here that the pixel value is a halftone. First, the image processing apparatus 2107 sets the number of pixels in the line direction (horizontal width) N = 1 and the number of lines M = 1 (step S1402). The image processing circuit 2107 determines whether or not the pixel is a pixel piece insertion / extraction scheduled point (insertion / extraction correction scheduled point) (step S1403). When the pixel is the insertion / extraction correction scheduled point (hereinafter also referred to as a target pixel) (YES in step S1403), the image processing circuit 2107 determines the average density, the black pixel piece insertion / extraction number, and the white pixel insertion / extraction number in the window portion 5A. Is counted (step S1404).

図示の例では、黒画素片挿抜数及び白画素挿抜数をカウントする際、挿入補正点(予定点)1つについて”+1”とし、削除補正点(予定点)1つについて”−1”として、ウィンドウ部5A内の合計をカウントする。   In the example shown in the figure, when the number of black pixel pieces inserted / extracted is counted, “+1” is set for one insertion correction point (scheduled point), and “−1” is set for one deletion correction point (scheduled point). The total in the window portion 5A is counted.

次に、画像処理回路2107は、平均濃度の変化が最小とするように(小さくなるように)挿抜画素片の色を決定する(ステップS1405)。そして、画像処理回路2107は注目画素が挿抜画素片と同色か又は注目画素が中間色であるか否かについて判定する(ステップS1406)。   Next, the image processing circuit 2107 determines the color of the insertion / extraction pixel piece so that the change in the average density is minimized (smaller) (step S1405). Then, the image processing circuit 2107 determines whether the target pixel is the same color as the inserted / extracted pixel piece or whether the target pixel is an intermediate color (step S1406).

注目画素が挿抜画素片と同色か又は注目画素が中間色であると(ステップS1406において、YES)、画像処理回路2107は、前述のステップS1405で決定した色の画素片を注目画素に対して挿抜する(ステップS1407)。   If the target pixel is the same color as the inserted / extracted pixel piece or the target pixel is an intermediate color (YES in step S1406), the image processing circuit 2107 inserts / extracts the pixel piece of the color determined in step S1405 described above with respect to the target pixel. (Step S1407).

注目画素が挿抜画素片と同色でなくかつ注目画素が中間色でないと(ステップS1406において、NO)、画像処理回路2107は、注目画素の左側に隣接する画素について画素片の挿抜予定がないかについて判定する(ステップS1408)。   If the target pixel is not the same color as the inserted / extracted pixel piece and the target pixel is not an intermediate color (NO in step S1406), the image processing circuit 2107 determines whether there is a plan to insert / extract the pixel piece from the pixel adjacent to the left side of the target pixel. (Step S1408).

注目画素の左側に隣接する画素について画素片の挿抜予定があると(ステップS1408において、NO)、画像処理回路2107は注目画素と同色の画素片を注目画素に対して挿抜する(ステップS1411)。一方、注目画素の左側に隣接する画素について画素片の挿抜予定がないと(ステップS1408において、YES)、画像処理回路2107は、注目画素の左側に隣接する画素が挿抜画素片と同色であるか又は注目画素が中間色であるか否かについて判定する(ステップS1409)。   If there is a plan to insert / extract a pixel piece for a pixel adjacent to the left side of the pixel of interest (NO in step S1408), the image processing circuit 2107 inserts / extracts a pixel piece of the same color as the pixel of interest (step S1411). On the other hand, if there is no plan to insert or remove a pixel piece for a pixel adjacent to the left side of the target pixel (YES in step S1408), the image processing circuit 2107 determines whether the pixel adjacent to the left side of the target pixel has the same color as the inserted pixel piece. Alternatively, it is determined whether or not the target pixel is an intermediate color (step S1409).

注目画素の左側に隣接する画素が挿抜画素片と同色でなくかつ注目画素が中間色でないと(ステップS1409において、NO)、画像処理回路2107はステップS1411に移行する。注目画素の左側に隣接する画素が挿抜画素片と同色であるか又は注目画素が中間色であると(ステップS1409において、YES)、画像処理回路2107は、前述のステップS1405で決定した色の画素片を、知友目画素の左側に隣接する画素に対して挿抜する(ステップS1410)。   If the pixel adjacent to the left side of the target pixel is not the same color as the inserted / extracted pixel piece and the target pixel is not an intermediate color (NO in step S1409), the image processing circuit 2107 proceeds to step S1411. If the pixel adjacent to the left side of the target pixel is the same color as the inserted / extracted pixel piece or the target pixel is an intermediate color (YES in step S1409), the image processing circuit 2107 displays the pixel piece of the color determined in step S1405 described above. Are inserted into and extracted from the pixel adjacent to the left side of the friend pixel (step S1410).

なお、ステップS1403において、当該画素が注目画素でないと(ステップS1403において、NO)、画像処理回路2107は、新たな画素片の挿抜なしとする(ステップS1412)。   If it is determined in step S1403 that the pixel is not a pixel of interest (NO in step S1403), the image processing circuit 2107 determines that no new pixel piece is inserted (step S1412).

ステップS1407、S1410、S1411、又はS1412に続いて、画像処理回路2107はN=横幅となったか否かについて判定する(ステップS1413)。N=横幅でないと(ステップS1413において、NO)、画像処理回路2107は、N=N+1として(ステップS1414)、ステップS1403に戻って処理を続行する。   Subsequent to step S1407, S1410, S1411, or S1412, the image processing circuit 2107 determines whether or not N = width (step S1413). If N = width is not satisfied (NO in step S1413), the image processing circuit 2107 sets N = N + 1 (step S1414), returns to step S1403, and continues the processing.

N=横幅であると(ステップS1413において、YES)、画像処理回路2107は、M=ライン数であるか否かについて判定する(ステップS1415)。M=ライン数でないと(ステップS1415において、NO)、画像処理回路2107は、N=1とするとともに、M=M+1として(ステップS1416)、ステップS1403に戻って処理を続行する。一方、M=ライン数であると(ステップS1415において、YES)、画像処理回路2107は処理を終了する。   If N = width (YES in step S1413), the image processing circuit 2107 determines whether M = number of lines (step S1415). If M is not the number of lines (NO in step S1415), the image processing circuit 2107 sets N = 1, sets M = M + 1 (step S1416), returns to step S1403, and continues the processing. On the other hand, if M = the number of lines (YES in step S1415), the image processing circuit 2107 ends the process.

上述の処理を全てのラインについて行って、画像処理回路2107は画像全体の画素片挿抜点を新たに決定する。そして、画像処理回路2107は、決定した挿抜補正点に応じて画素片の挿抜処理を行う。これによって、画素値が中間調であっても画像の濃度を損なうことなく、画素片の挿抜処理を行うことができる。   The above-described processing is performed for all lines, and the image processing circuit 2107 newly determines a pixel piece insertion / extraction point of the entire image. Then, the image processing circuit 2107 performs pixel piece insertion / extraction processing according to the determined insertion / extraction correction point. As a result, even when the pixel value is halftone, the pixel piece insertion / extraction processing can be performed without impairing the image density.

ところで、挿抜補正点を決定していく過程で、図9(b)に示すように、ウィンドウ部5A内に挿入及び削除の補正点がともに存在する場合がある。図9(b)に示す状態の場合、画像処理回路2107は、前述のように、ステップS904においてウィンドウ部5A内の画素及び画素片をカウントする。図9(b)に示す例では、黒画素及び白画素はそれぞれ2つあり、白画素片が1つ挿入されている。   Incidentally, in the process of determining the insertion / extraction correction point, there are cases where both insertion and deletion correction points exist in the window portion 5A as shown in FIG. 9B. In the state shown in FIG. 9B, the image processing circuit 2107 counts the pixels and pixel pieces in the window portion 5A in step S904 as described above. In the example shown in FIG. 9B, there are two black pixels and two white pixels, and one white pixel piece is inserted.

ここで、注目画素は、図9(b)に示すように、画素片削除予定点であるが、注目画素の色は黒画素であるので、注目画素から画素片を削除するとウィンドウ部5A内においてその濃度が画素片挿抜によってずれることになる。また、図示の例では、注目画素の左側に隣接する画素は白画素であって、画素片を挿抜する予定はない。従って、画像処理回路2107はその濃度の変動を抑えるため、画素片削除位置を注目画素から左側に隣接する白画素へ移動して、左側に隣接する白画素から白画素片を削除することになる。   Here, the target pixel is a pixel piece deletion scheduled point as shown in FIG. 9B, but since the color of the target pixel is a black pixel, if the pixel piece is deleted from the target pixel, the window portion 5A The density is shifted by the pixel piece insertion / extraction. In the illustrated example, the pixel adjacent to the left side of the target pixel is a white pixel, and there is no plan to insert or remove a pixel piece. Therefore, the image processing circuit 2107 moves the pixel piece deletion position from the target pixel to the white pixel adjacent to the left side and deletes the white pixel piece from the white pixel adjacent to the left side in order to suppress the density variation. .

以上のように図9(a)に示す画像データについて挿抜補正点を修正・設定すると、挿抜補正点は図9(c)で示すようになる。そして、図9(c)に示す挿抜補正点に応じて画像データの補正を行うと、図9(d)に示す結果が得られる。図9(d)に示すように、画素片を挿抜する場合においても、左右の画像サイズが等しく描画されるように画素片を挿入又は削除しているので、左右の画像サイズはほぼ等しくなり、左右の画像の濃度もほぼ等しくなる。   As described above, when the insertion / extraction correction points are corrected and set for the image data shown in FIG. 9A, the insertion / extraction correction points are as shown in FIG. 9C. Then, when the image data is corrected according to the insertion / extraction correction points shown in FIG. 9C, the result shown in FIG. 9D is obtained. As shown in FIG. 9 (d), even when the pixel pieces are inserted and removed, the pixel pieces are inserted or deleted so that the left and right image sizes are equally drawn. The densities of the left and right images are also almost equal.

このようにして、挿抜補正点を移動することによって、画素片の挿抜に起因する画像の濃度変化を抑制することができる。   In this way, by moving the insertion / extraction correction point, it is possible to suppress changes in image density due to the insertion / extraction of the pixel pieces.

図14は、図2に示す画像処理回路2107の構成の第2の例を示すブロック図である。   FIG. 14 is a block diagram showing a second example of the configuration of the image processing circuit 2107 shown in FIG.

図14を参照して、図11に示す画像処理回路2107と同一の構成要素については同一の参照番号を付し説明を省略する。図14に示す画像処理回路2107においては、パルスデータLUT1207がなく、図11に示すLUTアドレス生成回路1206の代わりにパルスデータ生成回路1210が用いられている。   Referring to FIG. 14, the same components as those of image processing circuit 2107 shown in FIG. In the image processing circuit 2107 shown in FIG. 14, there is no pulse data LUT 1207, and a pulse data generation circuit 1210 is used instead of the LUT address generation circuit 1206 shown in FIG.

4ビットの画素値から16ビットのパルスデータを生成する際、パルスデータ生成回路1210は、画素値1265及びパルス位置1266に応じてパルスデータ1270を生成する。そして、パルスデータ生成回路1210はパルスデータ1270をパルスデータ有効信号1269と同期して、パルス位置1271とともにPS変換/ビットデータ挿抜回路1208に与える。   When generating 16-bit pulse data from a 4-bit pixel value, the pulse data generation circuit 1210 generates pulse data 1270 according to the pixel value 1265 and the pulse position 1266. The pulse data generation circuit 1210 supplies the pulse data 1270 to the PS conversion / bit data insertion / extraction circuit 1208 together with the pulse position 1271 in synchronization with the pulse data valid signal 1269.

図15は、図2に示す画像処理回路2107の構成の第3の例を示すブロック図である。   FIG. 15 is a block diagram showing a third example of the configuration of the image processing circuit 2107 shown in FIG.

図15を参照して、図11に示す画像処理回路2107と同一の構成要素については同一の参照番号を付し説明を省略する。図15に示す画像処理回路2107においては、FIFO1202としてそのビット幅が18ビットであるFIFOが用いられる。さらに、図11に示すパルスデータLUT1207及びパルスデータ生成回路1206がない。そして、ディレイ時間発生回路1205はPS変換/ビットデータ挿抜回路1208に接続される。画像生成部(図示せず)から入力される書き込み画素データ1257は、6ビットの画素データ(うち2ビットはパルス位置、4ビットが画素値)ではなく、18ビットの画素データ(うち2ビットはパルス位置、16ビットがパルスデータ)とされる。このように、18ビットの画素データを用いれば、画素値からパルスデータを生成するハードウェア(図11に示すLUTアドレス生成回路1206及びパルスデータLUT1207又は図14に示すパルスデータ生成回路1210)が不要となる。   Referring to FIG. 15, the same components as those of image processing circuit 2107 shown in FIG. In the image processing circuit 2107 shown in FIG. 15, a FIFO having a bit width of 18 bits is used as the FIFO 1202. Further, there is no pulse data LUT 1207 and pulse data generation circuit 1206 shown in FIG. The delay time generation circuit 1205 is connected to the PS conversion / bit data insertion / extraction circuit 1208. Write pixel data 1257 input from an image generator (not shown) is not 6-bit pixel data (2 bits are pulse positions, 4 bits are pixel values) but 18-bit pixel data (2 bits are The pulse position and 16 bits are pulse data). Thus, if 18-bit pixel data is used, hardware (LUT address generation circuit 1206 and pulse data LUT 1207 shown in FIG. 11 or pulse data generation circuit 1210 shown in FIG. 14) for generating pulse data from the pixel value is unnecessary. It becomes.

図16は、図2に示す画像処理回路2107の構成の第4の例を示すブロック図である。   FIG. 16 is a block diagram showing a fourth example of the configuration of the image processing circuit 2107 shown in FIG.

図16を参照して、図16に示す画像処理回路2107と同一の構成要素については同一の参照番号を付し説明を省略する。図16に示す画像処理回路2107においては、制御信号発生回路1201にウィンドウバッファ1208aが備えられ、FIFO1202に画素データが書き込まれた際、制御信号発生回路1201はウィンドウバッファ1208aに画素データ及びビットデータ挿抜位置予定信号(図示せず)をバッファデータとして書き込む。このビットデータ挿抜位置予定信号は画素データとセグメント数及びセグメントとに応じて制御信号発生回路1201が生成する。   Referring to FIG. 16, the same components as those of image processing circuit 2107 shown in FIG. In the image processing circuit 2107 shown in FIG. 16, the control signal generation circuit 1201 includes a window buffer 1208a. When pixel data is written into the FIFO 1202, the control signal generation circuit 1201 inserts / extracts pixel data and bit data into / from the window buffer 1208a. A position schedule signal (not shown) is written as buffer data. The bit data insertion / extraction position forecast signal is generated by the control signal generation circuit 1201 according to the pixel data, the number of segments, and the segments.

制御信号発生回路1201は、ウィンドウバッファ1208aに保持されている画素データ及びビットデータ挿抜位置予定信号に応じてビットデータ挿抜位置信号1273を生成する。そして、PS変換/ビットデータ挿抜回路1208は、ビットデータ挿抜位置信号に応じてビットデータの挿抜位置を判定してビットデータの挿入・削除を行う。   The control signal generation circuit 1201 generates a bit data insertion / extraction position signal 1273 according to the pixel data and the bit data insertion / extraction position schedule signal held in the window buffer 1208a. Then, the PS conversion / bit data insertion / extraction circuit 1208 determines the insertion / extraction position of the bit data according to the bit data insertion / extraction position signal, and inserts / deletes the bit data.

このように、図16に示す画像処理回路2107では、制御信号発生回路1201がビットデータ挿抜位置を予め決定するため、PS変換/ビットデータ挿抜回路1208の構成を簡単にすることができる。   In this manner, in the image processing circuit 2107 shown in FIG. 16, the control signal generation circuit 1201 determines the bit data insertion / extraction position in advance, so that the configuration of the PS conversion / bit data insertion / extraction circuit 1208 can be simplified.

なお、FIFOクロック発生回路1203は、基準クロック1251の周期単位で読み出しクロック1254を遅延させるようにしてもよい。これによって、基準クロック1251の周期単位でディレイ時間を発生することができ、読み出しクロック1254の周期単位でディレイ時間を発生するディレイ時間発生回路1205と併用すれば、より高精細なライン開始位置調整を行うことが可能となる。   Note that the FIFO clock generation circuit 1203 may delay the read clock 1254 in units of the reference clock 1251 period. As a result, a delay time can be generated in units of the period of the reference clock 1251, and when used in combination with a delay time generation circuit 1205 that generates a delay time in units of the period of the read clock 1254, higher-definition line start position adjustment is possible. Can be done.

また、制御信号発生装置1201はビットデータ挿抜位置信号を有効にするタイミングを、ライン毎にランダムに変更するようにしてもよい。これによって、ライン内おける補正回数と補正頻度を変えることなく、補正画素の位置をライン毎にランダムに変更することができる。従って、補正画素の配置がランダムになって、補正画素の位置をライン毎に変更しない場合に生じる可能性のある縦方向の縞模様の発生を防ぐことができる。   Further, the control signal generator 1201 may change the timing for enabling the bit data insertion / extraction position signal at random for each line. Thereby, the position of the correction pixel can be randomly changed for each line without changing the number of corrections and the correction frequency in the line. Therefore, it is possible to prevent occurrence of a vertical stripe pattern that may occur when the correction pixel arrangement is random and the position of the correction pixel is not changed for each line.

なお、上述の説明から明らかなように、図2に示す画像処理装置2107が変換手段及びデータ補正手段として機能することになる。また、レーザ駆動装置2106が駆動手段として機能する。   As is clear from the above description, the image processing apparatus 2107 shown in FIG. 2 functions as a conversion unit and a data correction unit. The laser driving device 2106 functions as a driving unit.

以上、本発明について実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。   As mentioned above, although this invention was demonstrated based on embodiment, this invention is not limited to these embodiment, Various forms of the range which does not deviate from the summary of this invention are also contained in this invention. .

例えば、上記の実施の形態の機能を主走査倍率補正方法として、この補正方法を、画像処理形成装置に実行させるようにすればよい。また、上述の実施の形態の機能を有するプログラムを主走査倍率補正プログラムとして、この補正プログラムを画像処理装置が備えるコンピュータに実行させるようにしてもよい。   For example, the function of the above embodiment may be used as the main scanning magnification correction method, and this correction method may be executed by the image processing forming apparatus. In addition, a program having the functions of the above-described embodiments may be used as a main scanning magnification correction program, and this correction program may be executed by a computer provided in the image processing apparatus.

この際、主走査倍率補正方法及び主走査倍率補正プログラムは、少なくとも変換ステップ、データ補正ステップ、及び駆動ステップを有することになる。   At this time, the main scanning magnification correction method and the main scanning magnification correction program have at least a conversion step, a data correction step, and a driving step.

また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記録媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。   The present invention can also be realized by executing the following processing. That is, software (program) for realizing the functions of the above-described embodiments is supplied to a system or apparatus via a network or various recording media, and a computer (or CPU, MPU, etc.) of the system or apparatus reads the program. It is a process to be executed.

1201 制御信号発生回路
1202 FIFO
1203 FIFOクロック発生回路
1204 SPクロック発生回路
1205 ディレイ時間発生回路
1206 LUTアドレス生成回路
1207 パルスデータLUT
1208 PS変換/ビットデータ挿抜回路
1209 SP変換回路
2107 画像処理回路
1201 Control signal generation circuit 1202 FIFO
1203 FIFO clock generation circuit 1204 SP clock generation circuit 1205 Delay time generation circuit 1206 LUT address generation circuit 1207 Pulse data LUT
1208 PS conversion / bit data insertion / extraction circuit 1209 SP conversion circuit 2107 Image processing circuit

Claims (9)

光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置において、
入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数ビットの画素データに変換する変換手段と、
前記入力画像信号について予め規定された数の画像データを観察するウィンドウ部と、
該ウィンドウ部を1画素ずつ移動させる移動手段と、
前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入又は削除を行う際、前記画素データがビットデータの挿入又は削除を行う予定である予定画素データである場合に、前記ウィンドウ部に位置する前記画素データについて前記第1及び前記第2のビットデータのビット数をカウントして、前記ウィンドウ部に位置する前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも大きいと、前記第1のビットデータと同一のビットデータを前記予定画素データに対して挿入又は削除し、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さいと、前記第2のビットデータと同一のビットデータを前記予定画素データに隣接する画素データに対して挿入又は削除して前記入力画像信号を補正して補正後画像信号とするデータ補正手段と、
前記補正後画像信号に基づいて前記光源を駆動する駆動手段とを有することを特徴とする画像形成装置。
Image formation in which an electrostatic latent image is formed on a photosensitive member by controlling the lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction, and image formation is performed by developing the electrostatic latent image In the device
Conversion means for converting an input image signal into a plurality of bit data including at least one of first bit data for turning on the light source and second bit data for turning off the light source;
A window portion for observing a predetermined number of image data for the input image signal;
Moving means for moving the window portion one pixel at a time;
In order to correct the length of the image in the predetermined direction, when inserting or deleting bit data with respect to the pixel data, the pixel data is planned pixel data that is scheduled to insert or delete bit data. In some cases, the first bit data included in the pixel data located in the window portion is obtained by counting the number of bits of the first and second bit data for the pixel data located in the window portion. Is greater than the number of bits of the second bit data, the same bit data as the first bit data is inserted or deleted from the scheduled pixel data, and the first bit data included in the pixel data If the number of bits of one bit data is smaller than the number of bits of the second bit data, the same bit data as the second bit data is forwarded A data correction means to the corrected image signal by correcting the input image signal by inserting or deleting the pixel data adjacent to schedule pixel data,
An image forming apparatus comprising: drive means for driving the light source based on the corrected image signal.
前記データ補正手段は、前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さいと、前記画素データに隣接する画素データが前記予定画素データでない場合に、当該隣接する画素データに対して前記第2のビットデータと同一のビットデータを挿入又は削除することを特徴とする請求項1記載の画像形成装置。   When the number of bits of the first bit data is smaller than the number of bits of the second bit data, the data correction unit is adjacent when the pixel data adjacent to the pixel data is not the scheduled pixel data. The image forming apparatus according to claim 1, wherein the same bit data as the second bit data is inserted into or deleted from the pixel data. 光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置において、
入力画像信号を、前記光源を点灯させるための第1のビットデータ及び前記光源を消灯させるための第2のビットデータのうちの少なくとも一方を含み、1画素に対応する静電潜像を形成するための画素データに変換する変換手段と、
前記入力画像信号に対して少なくとも1つのビットデータからなる画素片の挿抜を行う際、前記画素データが前記画素片の挿抜を行う予定である予定画素データである場合に、予め規定された数の前記画素データに含まれる前記第1及び前記第2のビットデータのビット数と前記予め規定された数の前記画素データに対して挿抜される挿抜画素片の数とに応じて前記予定画素データに対する前記画素片の挿抜を行うか否かを決定し、当該決定結果に応じて前記入力画像信号を補正して補正後画像信号とするデータ補正手段と、
前記補正後画像信号に基づいて前記光源を駆動する駆動手段とを有することを特徴とする画像形成装置。
Image formation in which an electrostatic latent image is formed on a photosensitive member by controlling the lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction, and image formation is performed by developing the electrostatic latent image In the device
An input image signal includes at least one of first bit data for turning on the light source and second bit data for turning off the light source, and forms an electrostatic latent image corresponding to one pixel. Conversion means for converting into pixel data for
When inserting / extracting a pixel piece composed of at least one bit data from / to the input image signal, when the pixel data is planned pixel data to be inserted / extracted, a predetermined number of pixels Depending on the number of bits of the first and second bit data included in the pixel data and the number of inserted / extracted pixel pieces to be inserted / extracted with respect to the predetermined number of the pixel data, Data correction means for determining whether to insert or remove the pixel piece, and correcting the input image signal according to the determination result to obtain a corrected image signal;
An image forming apparatus comprising: drive means for driving the light source based on the corrected image signal.
前記データ補正手段は、予め規定された数の前記画素データに含まれる前記第1及び前記第2のビットデータのビット数と前記予め規定された数の前記画素データに対して挿抜される挿抜画素片の数に応じて得られた前記予め規定された数の画素データに含まれる第1のビットデータの比率と前記第1のビットデータからなる挿抜画素片の比率との変動を最小とするように前記画素片の挿抜を行う画素データを前記予定画素データから当該予定画素データに隣接する画素データに変更することを特徴とする請求項3記載の画像形成装置。   The data correction means includes the number of bits of the first and second bit data included in the predetermined number of the pixel data and the insertion / extraction pixel inserted / extracted with respect to the predetermined number of the pixel data. The variation between the ratio of the first bit data included in the predetermined number of pixel data obtained in accordance with the number of pieces and the ratio of the inserted / extracted pixel pieces made of the first bit data is minimized. 4. The image forming apparatus according to claim 3, wherein the pixel data for inserting and removing the pixel piece is changed from the planned pixel data to pixel data adjacent to the planned pixel data. 光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置において、
入力画像信号を、前記光源を点灯させための第1のビットデータ及び前記光源を消灯させるための第2のビットデータのうちの少なくとも一方を含み、1画素に対応する静電潜像を形成するための画素データに変換する変換手段と、
前記入力画像信号に対して少なくとも1つのビットデータからなる画素片の挿抜を行う際、前記画素データが前記画素片の挿抜を行う予定である予定画素データである場合に、予め規定された数の前記画素データの平均濃度に応じて挿抜する画素片の色を決定して、前記決定された画素片の色と前記予定画素データの色とに応じて当該予定画素データに対して前記決定された画素片の挿抜を行うか否かを決定し、当該決定結果に応じて前記入力画像信号を補正して補正後画像信号とするデータ補正手段と、
前記補正後画像信号に基づいて前記光源を駆動する駆動手段とを有することを特徴とする画像形成装置。
Image formation in which an electrostatic latent image is formed on a photosensitive member by controlling the lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction, and image formation is performed by developing the electrostatic latent image In the device
An input image signal includes at least one of first bit data for turning on the light source and second bit data for turning off the light source, and forms an electrostatic latent image corresponding to one pixel. Conversion means for converting into pixel data for
When inserting / extracting a pixel piece composed of at least one bit data from / to the input image signal, when the pixel data is planned pixel data to be inserted / extracted, a predetermined number of pixels The color of the pixel piece to be inserted / extracted is determined according to the average density of the pixel data, and the determined color for the planned pixel data is determined according to the determined color of the pixel piece and the color of the planned pixel data Data correction means for determining whether or not to insert and remove a pixel piece, and correcting the input image signal according to the determination result to obtain a corrected image signal;
An image forming apparatus comprising: drive means for driving the light source based on the corrected image signal.
前記データ補正手段は、前記決定された画素片の色と前記予定画素データの色とが同色であるか又は前記予定画素データの色が中間色である際に前記予定画素データに対して前記決定された画素片の挿抜を行い、前記決定された画素片の色と前記予定画素データの色とが同色でなくかつ前記予定画素データの色が中間色でないと当該予定画素データに隣接する画素データに対して前記決定された画素片の挿抜を行うことを特徴とする請求項5記載の画像形成装置。   The data correction unit is configured to determine the predetermined pixel data when the color of the determined pixel piece and the color of the predetermined pixel data are the same color or when the color of the predetermined pixel data is an intermediate color. If the color of the determined pixel piece and the color of the planned pixel data are not the same color and the color of the planned pixel data is not an intermediate color, the pixel data adjacent to the planned pixel data is 6. The image forming apparatus according to claim 5, wherein the determined pixel piece is inserted and removed. 光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置に用いられ、前記感光体の主走査方向の倍率を補正するための主走査倍率補正方法において、
前記画像形成装置には入力画像信号について予め規定された数の画像データを観察するウィンドウ部が備えられており、
前記入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数ビットの画素データに変換する変換ステップと、
前記ウィンドウ部を1画素ずつ移動させる移動ステップと、
前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入又は削除を行う際、前記画素データがビットデータの挿入又は削除を行う予定である予定画素データである場合に、前記ウィンドウ部に位置する前記画素データについて前記第1及び前記第2のビットデータのビット数をカウントして、前記ウィンドウ部に位置する前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも大きいと、前記第1のビットデータと同一のビットデータを前記予定画素データに対して挿入又は削除し、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さいと、前記第2のビットデータと同一のビットデータを前記予定画素データに隣接する画素データに対して挿入又は削除して前記入力画像信号を補正して補正後画像信号とするデータ補正ステップと、
前記補正後画像信号に基づいて前記光源を駆動する駆動ステップとを有することを特徴とする主走査倍率補正方法。
Image formation in which an electrostatic latent image is formed on a photosensitive member by controlling the lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction, and image formation is performed by developing the electrostatic latent image In a main scanning magnification correction method for correcting a magnification in the main scanning direction of the photoconductor used in an apparatus,
The image forming apparatus includes a window unit for observing a predetermined number of image data for an input image signal,
A conversion step of converting the input image signal into pixel data of a plurality of bits including at least one of first bit data for turning on the light source and second bit data for turning off the light source;
A moving step of moving the window portion pixel by pixel;
In order to correct the length of the image in the predetermined direction, when inserting or deleting bit data with respect to the pixel data, the pixel data is planned pixel data that is scheduled to insert or delete bit data. In some cases, the first bit data included in the pixel data located in the window portion is obtained by counting the number of bits of the first and second bit data for the pixel data located in the window portion. Is greater than the number of bits of the second bit data, the same bit data as the first bit data is inserted or deleted from the scheduled pixel data, and the first bit data included in the pixel data If the number of bits of one bit data is smaller than the number of bits of the second bit data, the same bit data as the second bit data is forwarded A data correcting step to corrected image signal by correcting the inserted or deleted to the input image signal to the pixel data adjacent to schedule pixel data,
And a driving step for driving the light source based on the corrected image signal.
光源を点灯制御して前記光源から出射される光ビームを所定の方向に走査することによって感光体に静電潜像を形成し、前記静電潜像を現像することによって画像形成を行う画像形成装置に用いられ、前記感光体の主走査方向の倍率を補正するための主走査倍率補正プログラムにおいて、
前記画像形成装置には入力画像信号について予め規定された数の画像データを観察するウィンドウ部が備えられており、
前記画像形成装置が備えるコンピュータに、
前記入力画像信号を、前記光源を点灯させるための第1のビットデータと前記光源を消灯させるための第2のビットデータのうち少なくとも一方を含む複数ビットの画素データに変換する変換ステップと、
前記ウィンドウ部を1画素ずつ移動させる移動ステップと、
前記所定の方向の画像の長さを補正するために、前記画素データに対してビットデータの挿入又は削除を行う際、前記画素データがビットデータの挿入又は削除を行う予定である予定画素データである場合に、前記ウィンドウ部に位置する前記画素データについて前記第1及び前記第2のビットデータのビット数をカウントして、前記ウィンドウ部に位置する前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも大きいと、前記第1のビットデータと同一のビットデータを前記予定画素データに対して挿入又は削除し、前記画素データに含まれる前記第1のビットデータのビット数が前記第2のビットデータのビット数よりも小さいと、前記第2のビットデータと同一のビットデータを前記予定画素データに隣接する画素データに対して挿入又は削除して前記入力画像信号を補正して補正後画像信号とするデータ補正ステップと、
前記補正後画像信号に基づいて前記光源を駆動する駆動ステップとを実行させることを特徴とする主走査倍率補正プログラム。
Image formation in which an electrostatic latent image is formed on a photosensitive member by controlling the lighting of a light source and scanning a light beam emitted from the light source in a predetermined direction, and image formation is performed by developing the electrostatic latent image In the main scanning magnification correction program for correcting the magnification in the main scanning direction of the photoconductor used in the apparatus,
The image forming apparatus includes a window unit for observing a predetermined number of image data for an input image signal,
In the computer provided in the image forming apparatus,
A conversion step of converting the input image signal into pixel data of a plurality of bits including at least one of first bit data for turning on the light source and second bit data for turning off the light source;
A moving step of moving the window portion pixel by pixel;
In order to correct the length of the image in the predetermined direction, when inserting or deleting bit data with respect to the pixel data, the pixel data is planned pixel data that is scheduled to insert or delete bit data. In some cases, the first bit data included in the pixel data located in the window portion is obtained by counting the number of bits of the first and second bit data for the pixel data located in the window portion. Is greater than the number of bits of the second bit data, the same bit data as the first bit data is inserted or deleted from the scheduled pixel data, and the first bit data included in the pixel data If the number of bits of one bit data is smaller than the number of bits of the second bit data, the same bit data as the second bit data is forwarded A data correcting step to corrected image signal by correcting the inserted or deleted to the input image signal to the pixel data adjacent to schedule pixel data,
And a drive step of driving the light source based on the corrected image signal.
請求項8に記載の主走査倍率補正プログラムが記録されたコンピュータに読み取り可能な記録媒体。   A computer-readable recording medium on which the main scanning magnification correction program according to claim 8 is recorded.
JP2011044915A 2011-03-02 2011-03-02 Image forming apparatus, main scanning magnification correction method thereof, main scanning magnification correction program, and recording medium Expired - Fee Related JP5777356B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011044915A JP5777356B2 (en) 2011-03-02 2011-03-02 Image forming apparatus, main scanning magnification correction method thereof, main scanning magnification correction program, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011044915A JP5777356B2 (en) 2011-03-02 2011-03-02 Image forming apparatus, main scanning magnification correction method thereof, main scanning magnification correction program, and recording medium

Publications (2)

Publication Number Publication Date
JP2012179830A true JP2012179830A (en) 2012-09-20
JP5777356B2 JP5777356B2 (en) 2015-09-09

Family

ID=47011475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011044915A Expired - Fee Related JP5777356B2 (en) 2011-03-02 2011-03-02 Image forming apparatus, main scanning magnification correction method thereof, main scanning magnification correction program, and recording medium

Country Status (1)

Country Link
JP (1) JP5777356B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006056098A (en) * 2004-08-19 2006-03-02 Fuji Xerox Co Ltd Image forming apparatus and method of correcting image
JP2007203587A (en) * 2006-02-01 2007-08-16 Konica Minolta Business Technologies Inc Image forming apparatus and image forming method
JP2007276270A (en) * 2006-04-06 2007-10-25 Fuji Xerox Co Ltd Image forming device
JP2010269547A (en) * 2009-05-22 2010-12-02 Canon Inc Image forming apparatus and main scanning magnification correcting method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006056098A (en) * 2004-08-19 2006-03-02 Fuji Xerox Co Ltd Image forming apparatus and method of correcting image
JP2007203587A (en) * 2006-02-01 2007-08-16 Konica Minolta Business Technologies Inc Image forming apparatus and image forming method
JP2007276270A (en) * 2006-04-06 2007-10-25 Fuji Xerox Co Ltd Image forming device
JP2010269547A (en) * 2009-05-22 2010-12-02 Canon Inc Image forming apparatus and main scanning magnification correcting method therefor

Also Published As

Publication number Publication date
JP5777356B2 (en) 2015-09-09

Similar Documents

Publication Publication Date Title
US8384958B2 (en) Image forming apparatus, density-shift correction method, and computer program product
JP5564806B2 (en) Image forming apparatus, image forming method, image forming program, and recording medium
US20070139664A1 (en) Image forming system
JP5554941B2 (en) Image forming apparatus and main scanning magnification correction method thereof
JP2007193143A (en) Image forming apparatus and its image forming method
US9588472B2 (en) Image formation apparatus and image formation method
JP2016133721A (en) Image processing apparatus, image processing method, and program
JP2009163103A (en) Image forming device and image forming method
JP2009063662A (en) Color image forming apparatus, density shift correction method and density shift correction program
JP5875234B2 (en) Image forming apparatus and magnification correction method thereof
JP4612860B2 (en) Image forming apparatus, control method therefor, and computer program
JP2017208669A (en) Image processing apparatus, drive control device, light source control device, image forming apparatus, and image processing method
JP2006297633A (en) Image forming apparatus, its control method, computer program and storage medium
JP5777356B2 (en) Image forming apparatus, main scanning magnification correction method thereof, main scanning magnification correction program, and recording medium
JP4395743B2 (en) Image forming apparatus and positional deviation correction method
US8213045B2 (en) Correction of image data scaling in screen area
JP4898292B2 (en) Image forming apparatus, image forming method, and program
JP5574727B2 (en) Image forming apparatus and control method thereof
JP2017060015A (en) Image forming apparatus, image processing apparatus, and program
JPS62296660A (en) Beam scanner
JP5966295B2 (en) Image processing apparatus and image forming apparatus
JP4548320B2 (en) Image forming apparatus
JP5660187B2 (en) Image forming apparatus, image forming method, image forming program, and recording medium
JP6611503B2 (en) Image processing apparatus, image processing method, and program
US9344603B2 (en) Image processing for a multi beam image formation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150707

R151 Written notification of patent or utility model registration

Ref document number: 5777356

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees