JP2012168722A - 調停装置、記憶装置、情報処理装置およびプログラム - Google Patents

調停装置、記憶装置、情報処理装置およびプログラム Download PDF

Info

Publication number
JP2012168722A
JP2012168722A JP2011029062A JP2011029062A JP2012168722A JP 2012168722 A JP2012168722 A JP 2012168722A JP 2011029062 A JP2011029062 A JP 2011029062A JP 2011029062 A JP2011029062 A JP 2011029062A JP 2012168722 A JP2012168722 A JP 2012168722A
Authority
JP
Japan
Prior art keywords
memory
writing
data
unit
arbitration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011029062A
Other languages
English (en)
Other versions
JP5455945B2 (ja
Inventor
Tomoya Horiguchi
智哉 堀口
Seijiro Yoneyama
清二郎 米山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011029062A priority Critical patent/JP5455945B2/ja
Priority to US13/369,541 priority patent/US20120210078A1/en
Publication of JP2012168722A publication Critical patent/JP2012168722A/ja
Application granted granted Critical
Publication of JP5455945B2 publication Critical patent/JP5455945B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815Cache consistency protocols
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/21Employing a record carrier using a specific recording technology
    • G06F2212/214Solid state disk
    • G06F2212/2146Solid state disk being detachable, e.g.. USB memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/31Providing disk cache in a specific location of a storage system
    • G06F2212/311In host system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659Command handling arrangements, e.g. command buffers, queues, command scheduling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0674Disk device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

【課題】キャッシュインコンシステンシの発生を回避する。
【解決手段】実施形態の調停装置は、データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とによる、第1メモリおよび第2メモリに対するアクセスを調停する。調停装置は、第1書込部と通知部とを備える。第1書込部は、第2装置から書き込みが要求されたデータを、第2メモリに書き込む。通知部は、第2メモリに対するデータの書き込みの完了を第1装置に通知する。
【選択図】図2

Description

本発明の実施形態は、調停装置、記憶装置、情報処理装置およびプログラムに関する。
Eye−Fi(登録商標)カードと呼ばれるメモリカードが知られている。Eye−Fi(登録商標)カードは、ホスト(PCやデジタルカメラ)とのインタフェース(ホストインタフェース)と、無線LAN(Local Area Network)などによる通信インタフェースと、メモリとを備えている。現状では、ホストからのメモリの読み書き、通信インタフェースからの読み出しは可能であるが、通信インタフェースからの書き込みは行っておらず、ユースケースとして制限している。
特開2006−209797号公報
通信インタフェースからの書き込みを許可し、通信インタフェースからの書き込みが発生した後に、ホストインタフェースからの書き込みが発生する場合を考える。ホスト側には一般的にキャッシュ領域が存在する。ホストは、ファイル管理テーブル(以下、FATという。)の情報をキャッシュから読み出し、読み出した情報に基づいて書き込みデータアドレスを決定する。このとき、通信インタフェースからの書き込みが発生すると、キャッシュ領域の状態と、実際のメモリの状態が異なる状態、すなわち、いわゆるキャッシュインコンシステンシな状態となる。この状態でホストからのデータの書き込みを実行すると、ファイルの破壊が起きるばかりか、FAT領域の破壊も発生することも考えられる。
実施形態の調停装置は、データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とによる、第1メモリおよび第2メモリに対するアクセスを調停する。調停装置は、第1書込部と通知部とを備える。第1書込部は、第2装置から書き込みが要求されたデータを、第2メモリに書き込む。通知部は、第2メモリに対するデータの書き込みの完了を第1装置に通知する。
第1の実施形態の情報処理装置のブロック図。 第1の実施形態の調停部のブロック図。 第1の実施形態の調停処理のシーケンス図。 第2の実施形態の調停部のブロック図。 第2の実施形態の調停処理のシーケンス図。 第3の実施形態の記憶装置のブロック図。
以下に添付図面を参照して、この発明にかかる調停装置、記憶装置、情報処理装置およびプログラムの好適な実施形態を詳細に説明する。
(第1の実施形態)
図1は、第1の実施形態にかかる情報処理装置100の構成の一例を示すブロック図である。図1に示すように、情報処理装置100は、ホスト104と、通信制御部105と、メモリ106と、メモリ107と、調停装置103と、を備えている。情報処理装置100は、通信制御部105を介して、端末300と通信可能である。
ホスト104は、調停装置103がアクセスを調停する記憶部(メモリ106、メモリ107)に対してアクセスする装置である。本実施形態では、ホスト104は、例えば、メインプロセッサであり、情報処理装置100の全体を制御する。ホスト104は、データを一時的に記憶するキャッシュメモリ102を備えている。なお、ホスト104はメインプロセッサに限られるものではなく、記憶部に記憶されるデータを一時的に記憶するキャッシュ機能を備えるものであればあらゆる装置を適用できる。
通信制御部105は、予め定められた通信プロトコルに従って、端末300との通信を制御する。通信プロトコルは、例えば、セルラ無線、無線LAN、WiMAX、Bluetooth(登録商標)、および、赤外線通信などの無線通信でもよいし、USB(Universal Serial Bus)およびLANなどの有線通信でもよい。
メモリ106およびメモリ107は、データを記憶する記憶部である。メモリ106およびメモリ107は、SRAM(Static Random Access Memory)およびDRAM(Dynamic Random Access Memory)などの揮発メモリでもよいし、NAND Flash、NOR Flash、HDD(ハードディスクドライブ)、および、光ディスクなどの不揮発メモリでもよい。
図1では、メモリ106およびメモリ107を別ブロックとして記載しているが、物理的に1つまたは複数のメモリ装置を論理アドレスにより分割してメモリ106およびメモリ107としてもよい。また、物理的に1つまたは複数のメモリ装置を、ファイルシステム上のパーティションにより分割してメモリ106およびメモリ107としてもよい。また、相互に特性の異なる別の種類のメモリ装置を、それぞれメモリ106およびメモリ107としてもよい。
調停装置103は、ホストインタフェース108と、通信インタフェース109と、メモリインタフェース110と、調停部120とを備えている。
ホストインタフェース108は、ホスト104からのメモリアクセスを受け付けるインタフェースである。ホストインタフェース108は、例えば、USB、PCI(Peripheral Component Interconnect)、PCI Exprres、SD Memory、SDIO、IEEE1394、および、汎用メモリIF(インタフェース)などを適用できる。
通信インタフェース109は、通信制御部105が用いる通信プロトコルに従ったインタフェースである。通信プロトコルがUSBであれば、通信インタフェース109としてUTMI(USB Transceiver Macrocell Interface)を適用できる。通信プロトコルがLAN系であれば、通信インタフェース109としてMII(Media Independent Interface)/GMII(Gigabit Media Independent Interface)などの汎用インタフェースを適用できる。通信インタフェース109は、通信制御部105に特有の独自インタフェースでもよい。
メモリインタフェース110は、メモリ106およびメモリ107に対するインタフェースである。メモリインタフェース110は、例えば、汎用のSRAM/DRAM/DDR SDRAM(Double-Data-Rate Synchronous Dynamic Random Access Memory)等に対するメモリインタフェースが適用できる。また、メモリインタフェース110は、例えば、eMMCおよびeSDなどのNANDメモリインタフェースを適用できる。
調停部120は、ホスト104からのメモリ106およびメモリ107へのアクセスと、端末300からのメモリ106およびメモリ107へのアクセスを調停する。例えば、調停部120は、メモリ106およびメモリ107へのアクセスの排他制御等を行う。また、調停部120は、ファイルシステムの矛盾等を防ぐための制御を行う(詳細は後述)。
図2は、第1の実施形態の調停部120の機能構成例を示すブロック図である。図2に示すように、調停部120は、第1書込部121と、通知部122と、受付部123と、削除部124と、を備えている。
第1書込部121は、端末300から書き込みが要求されたデータを、メモリ107に書き込む。通知部122は、メモリ107に対するデータの書き込みの完了をホスト104に通知する。受付部123は、メモリ107からメモリ106へのデータの書き込みの完了をホスト104から受け付ける。削除部124は、メモリ107からメモリ106へのデータの書き込みの完了を受け付けた場合に、該当データをメモリ107から削除する。
次に、このように構成された第1の実施形態にかかる情報処理装置100による調停処理について図3を用いて説明する。図3は、第1の実施形態における調停処理の全体の流れを示すシーケンス図である。
ホスト104は、通常のメモリアクセスを行う場合は、メモリ106に対してデータライト(ステップS201)、および、メモリ106からのデータリード(ステップS202)を行う。ホスト104にはキャッシュ領域(キャッシュメモリ102)が存在する。ホスト104は、メモリ106からFAT情報などを予め読み出し、キャッシュメモリ102に記憶して、メモリ106に対するアクセスに使用する。
このとき、端末300からデータの書き込みアクセスが発生したとする。例えば、端末300が、情報処理装置100に対して書き込むデータのファイルを転送する(ステップS203)。通信制御部105は、調停部120にファイルが転送されたことを通知する(ステップS204)。調停部120の第1書込部121は、転送されたファイルをメモリ107に書き込む(ステップS205)。
このように、調停部120は、端末300から書き込みが要求されたデータをメモリ107に対してのみ書き込み、メモリ106に対しては、書き込まない。これにより、ホスト104から、過去にキャッシュされたFAT情報を用いて、メモリ106に対してアクセスをされても、ファイルやFAT情報が破壊されることはない。
端末300からのファイル転送が完了すると、通信制御部105は、調停部120にファイル転送完了を通知する(ステップS206)。これを受けて、調停部120の通知部122は、ファイル転送の完了をホスト104に通知する(ステップS207)。このとき、端末300から転送されたファイルの情報(フォルダ名およびファイル名等)も通知する。ホスト104は、メモリアクセスの空き時間を利用して、通知された情報を基に、メモリ107からファイルを読み出し(ステップS208)、読み出したファイルをメモリ106にコピーする(ステップS209)。
ファイルのコピー処理をホスト104が行うことにより、キャッシュメモリ102の状態を、メモリ106のFAT情報を最新に更新できる。従って、再びホスト104からメモリ106にファイルアクセス処理が発生しても、FAT情報の不一致によるファイルの破壊は発生しない。
ホスト104は、ファイルのコピーが終了したことを調停部120に通知する(ステップS210)。調停部120の受付部123が、この通知を受け付ける。この通知を受けた場合、調停部120の削除部124は、端末300から転送されたファイルをメモリ107から消去する(ステップS211)。これにより、次に端末300からファイルが転送されてきた時に、ファイルの保存領域を確保することができる。
なお、調停部120が、ホスト104からコピー完了の通知を受けるまで、ホスト104からのメモリ106への書き込みアクセスを禁止するように構成してもよい。
また、端末300からのデータ転送と、メモリ107からメモリ106へのデータのコピーとでは、使用するアプリケーションの種類等に依存し、要求される転送速度が異なることも考えられる。このような場合は、メモリ106とメモリ107の特性をアプリケーションに合わせて選定してもよい。例えば、端末300から高速にファイルを転送し、後からオフラインでファイルをホスト104で利用する場合は、メモリ107は高速にデータを書き込めるメモリとし、メモリ106は低速でも大容量のメモリを搭載するとよい。
このように、第1の実施形態では、複数のメモリ領域(メモリ106、メモリ107)を設け、通信相手の端末300からのデータは一方のメモリ領域(メモリ107)に書き込み、書き込みが完了したことをホスト104に通知する。これにより、ホスト104は所望のタイミングで他方のメモリ領域(メモリ106)へデータをコピーすることができる。したがって、通信インタフェースからの書き込みを可能にした場合であっても、キャッシュインコンシステンシの発生を回避できる。
(第2の実施形態)
第1の実施形態では、ホスト104が、メモリ107からメモリ106にデータをコピーした。第2の実施形態では、調停装置がメモリ107からメモリ106にデータをコピーする。
図4は、第2の実施形態の調停部120−2の機能構成例を示すブロック図である。図4に示すように、調停部120−2は、第1書込部121と、通知部122−2と、受付部123−2と、削除部124と、第2書込部125と、を備えている。
第2の実施形態では、通知部122−2および受付部123−2の機能と、第2書込部125を追加したことが第1の実施形態と異なっている。その他の構成および機能は、第1の実施形態にかかる調停部120−2のブロック図である図2と同様であるので、同一符号を付し、ここでの説明は省略する。
また、第2の実施形態のホスト104−2は、ファイル転送完了の通知を受けた後に、メモリ107に書き込まれたデータ(ファイル)をメモリ106に書き込む要求を調停装置に送信する点が、第1の実施形態のホスト104と異なっている。
受付部123−2は、第1書込部121によりメモリ107に書き込まれたデータをメモリ106に書き込む要求をホスト104−2から受け付ける。
第2書込部125は、メモリ106への書き込み要求が受け付けられたデータをメモリ107から読み出してメモリ106に書き込む。
通知部122−2は、第2書込部125によるデータの書き込みの完了をホスト104−2に通知する機能をさらに備える点が、第1の実施形態の通知部122と異なっている。
次に、このように構成された第2の実施形態にかかる情報処理装置による調停処理について図5を用いて説明する。図5は、第2の実施形態における調停処理の全体の流れを示すフローチャートである。
ステップS301からステップS307までは、第1の実施形態の調停処理(図3)のステップS201からステップS207までと同様の処理なので、その説明を省略する。
ステップS307でファイル転送の完了が通知されると、ホスト104−2は、メモリアクセスの空き時間を利用して、ファイルのコピー命令を調停部120に通知する(ステップS308)。調停部120−2の受付部123−2は、ファイルコピー命令を受け付ける。ファイルコピー命令が受け付けられると、調停部120−2の第2書込部125は、メモリ106へのアクセス権を受け取ったと判断し、端末300から送信されたファイルのデータをメモリ107から読み出し(ステップS309)、読み出したデータをメモリ106に書き込む(ステップS310)。ファイルのコピーが完了すると、調停部120−2の通知部122−2は、ファイルコピーの完了をホスト104−2に通知する(ステップS311)。調停部120−2の削除部124は、端末300から転送されたファイルをメモリ107から消去する(ステップS312)。これにより、次に端末300からファイルが転送されてきた時に、ファイルの保存領域を確保することができる。
ホスト104−2は、ファイルコピー命令を発行してから、コピーの完了を通知されるまで、ホスト104−2自信によるメモリ106への書き込みアクセスを禁止する。なお、調停部120−2が、コピーが完了するまで、ホスト104−2からのメモリ106への書き込みアクセスを禁止するように構成してもよい。
ファイルコピーの完了を通知された場合、ホスト104−2は、ファイルコピーによって更新されたFAT情報を読み出す(ステップS313)。これにより、ホスト104−2のキャッシュ(キャッシュメモリ102)に残ったFAT情報と、メモリ106のFAT情報の不一致(インコンシステンシ状態)を解消できる。すなわち、上記処理により、ホスト104−2のキャッシュの状態を、メモリ106の最新のFAT情報に更新できる。したがって、再びホスト104−2からメモリ106にファイルアクセス処理が発生しても、FAT情報の不一致によるファイルの破壊は発生しない。
(第3の実施形態)
これまでは、調停装置を情報処理装置内に備える構成例について説明した。適用可能な構成はこれに限られるものではない。例えば、上記調停装置に含まれる各構成部とメモリとを含む記憶装置として構成してもよい。図6は、このように構成した第3の実施形態にかかる記憶装置200の一例を示すブロック図である。
図6に示すように、記憶装置200は、ホストインタフェース108と、通信インタフェース109と、メモリインタフェース110と、調停部120と、メモリ106と、メモリ107と、通信制御部105と、を備えている。記憶装置200に含まれる各構成部は、図1と同様の機能を備えるため説明を省略する。
このような構成では、ホスト104は、例えばメインプロセッサおよびキャッシュメモリ102を備えるPC、携帯端末、および携帯電話として構成できる。そして、記憶装置200は、例えば、無線通信機能(通信制御部105)を備えるUSBメモリにより構成できる。
以上説明したとおり、第1〜第3の実施形態によれば、キャッシュインコンシステンシ状態の発生、および、ファイルの破壊等を回避することができる。
なお、調停部の機能は、ハードウェア回路により実現してもよいし、例えば調停装置内に備えられるCPU(プロセッサ)が、調停部の機能を含むプログラムを実行することによりソフトウェアにより実現してもよい。
第1〜第3の実施形態にかかる装置で実行されるプログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM(Compact Disk Read Only Memory)、フレキシブルディスク(FD)、CD−R(Compact Disk Recordable)、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されてコンピュータプログラムプロダクトとして提供される。
また、第1〜第3の実施形態にかかる装置で実行されるプログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成してもよい。また、第1〜第3の実施形態にかかる装置で実行されるプログラムをインターネット等のネットワーク経由で提供または配布するように構成してもよい。
また、第1〜第3の実施形態のプログラムを、ROM等に予め組み込んで提供するように構成してもよい。
第1〜第3の実施形態にかかる装置で実行されるプログラムは、上述した各部(第1書込部、通知部、受付部、削除部)を含むモジュール構成となっており、実際のハードウェアとしてはCPU(プロセッサ)が上記記憶媒体からプログラムを読み出して実行することにより上記各部が主記憶装置上にロードされ、上述した各部が主記憶装置上に生成されるようになっている。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
100 情報処理装置
102 キャッシュメモリ
103 調停装置
104 ホスト
105 通信制御部
106、107 メモリ
108 ホストインタフェース
109 通信インタフェース
110 メモリインタフェース
120 調停部
121 書込部
122 通知部
123 受付部
124 削除部
125 書込部
200 記憶装置
300 端末

Claims (9)

  1. データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とによる、第1メモリおよび第2メモリに対するアクセスを調停する調停装置であって、
    前記第2装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
    前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部と、
    を備えることを特徴とする調停装置。
  2. 前記第1書込部により前記第2メモリに書き込まれた前記データを前記第1メモリに書き込む要求を前記第1装置から受け付ける受付部と、
    前記要求を受け付けた前記データを、前記第2メモリから読み出し、読み出した前記データを前記第1メモリに書き込む第2書込部と、をさらに備えること、
    を特徴とする請求項1に記載の調停装置。
  3. 前記通知部は、さらに、前記第2書込部による前記第1メモリに対する前記データの書き込みの完了を前記第1装置に通知し、
    前記第2書込部による前記第1メモリに対する書き込みが完了した前記データを前記第2メモリから削除する削除部をさらに備えること、
    を特徴とする請求項2に記載の調停装置。
  4. 前記第1書込部により前記第2メモリに書き込まれた前記データの前記第1メモリに対する書き込みの完了を前記第1装置から受け付ける受付部と、
    前記書き込みの完了を受け付けた前記データを前記第2メモリから削除する削除部と、をさらに備えること、
    を特徴とする請求項1に記載の調停装置。
  5. データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とに接続される記憶装置であって、
    第1メモリと、
    第2メモリと、
    前記第2装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
    前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部と、
    を備えることを特徴とする記憶装置。
  6. 前記第1メモリおよび前記第2メモリは、1以上の物理メモリを論理アドレスにより分割したメモリであること、
    を特徴とする請求項5に記載の記憶装置。
  7. 前記第1メモリおよび前記第2メモリは、1以上の物理メモリをファイルシステムのパーティションにより分割したメモリであること、
    を特徴とする請求項5に記載の記憶装置。
  8. 外部装置に接続される情報処理装置であって、
    第1メモリと、
    第2メモリと、
    データを一時記憶するキャッシュメモリを備える第1装置と、
    前記外部装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
    前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部と、
    を備えることを特徴とする情報処理装置。
  9. データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とによる、第1メモリおよび第2メモリに対するアクセスを調停する調停装置を、
    前記第2装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
    前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部、
    として機能させるためのプログラム。
JP2011029062A 2011-02-14 2011-02-14 調停装置、記憶装置、情報処理装置およびプログラム Expired - Fee Related JP5455945B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011029062A JP5455945B2 (ja) 2011-02-14 2011-02-14 調停装置、記憶装置、情報処理装置およびプログラム
US13/369,541 US20120210078A1 (en) 2011-02-14 2012-02-09 Arbiter, storage device, information processing device and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011029062A JP5455945B2 (ja) 2011-02-14 2011-02-14 調停装置、記憶装置、情報処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JP2012168722A true JP2012168722A (ja) 2012-09-06
JP5455945B2 JP5455945B2 (ja) 2014-03-26

Family

ID=46637801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011029062A Expired - Fee Related JP5455945B2 (ja) 2011-02-14 2011-02-14 調停装置、記憶装置、情報処理装置およびプログラム

Country Status (2)

Country Link
US (1) US20120210078A1 (ja)
JP (1) JP5455945B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386691B1 (en) * 2011-08-19 2013-02-26 Key Asic Inc. Multimedia storage card system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076107A (ja) * 1998-08-27 2000-03-14 Fujitsu Ltd データベース管理方式
JP2002132554A (ja) * 2000-10-25 2002-05-10 Hitachi Ltd データベースアクセス方法
WO2003090089A1 (fr) * 2002-04-22 2003-10-30 Fujitsu Limited Dispositif de memoire cache
JP2005258789A (ja) * 2004-03-11 2005-09-22 Toshiba Solutions Corp ストレージ装置、ストレージコントローラ及びライトバックキャッシュ制御方法
JP2008234532A (ja) * 2007-03-23 2008-10-02 Nec Corp キャッシュメモリ装置及びそのキャッシュ管理方法,キャッシュ管理用プログラム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5941968A (en) * 1997-04-14 1999-08-24 Advanced Micro Devices, Inc. Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device
JP2001056803A (ja) * 1999-08-19 2001-02-27 Mitsubishi Electric Corp マイクロコンピュータ
JP2004078396A (ja) * 2002-08-13 2004-03-11 Renesas Technology Corp メモリ装置
JP4291077B2 (ja) * 2003-07-29 2009-07-08 株式会社日立製作所 分散ストレージ装置のファイル管理方法及び分散ストレージシステム
JP5057656B2 (ja) * 2005-05-24 2012-10-24 株式会社日立製作所 ストレージシステム及びストレージシステムの運用方法
US20070038829A1 (en) * 2005-08-11 2007-02-15 Via Technologies, Inc. Wait aware memory arbiter
US8060719B2 (en) * 2008-05-28 2011-11-15 Micron Technology, Inc. Hybrid memory management
US20140032703A1 (en) * 2008-05-30 2014-01-30 Matthew A. Wormley System and method for an expandable computer storage system
JP2010026933A (ja) * 2008-07-23 2010-02-04 Toshiba Corp メモリシステム、ホスト装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000076107A (ja) * 1998-08-27 2000-03-14 Fujitsu Ltd データベース管理方式
JP2002132554A (ja) * 2000-10-25 2002-05-10 Hitachi Ltd データベースアクセス方法
WO2003090089A1 (fr) * 2002-04-22 2003-10-30 Fujitsu Limited Dispositif de memoire cache
JP2005258789A (ja) * 2004-03-11 2005-09-22 Toshiba Solutions Corp ストレージ装置、ストレージコントローラ及びライトバックキャッシュ制御方法
JP2008234532A (ja) * 2007-03-23 2008-10-02 Nec Corp キャッシュメモリ装置及びそのキャッシュ管理方法,キャッシュ管理用プログラム

Also Published As

Publication number Publication date
US20120210078A1 (en) 2012-08-16
JP5455945B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
US10282192B1 (en) Updating device code through a bus
JP6651444B2 (ja) ハイブリッドストレージ
JP6190045B2 (ja) 高性能でかつ低コストのフラッシュ変換層のためのシステムおよび方法
US10002085B2 (en) Peripheral component interconnect (PCI) device and system including the PCI
ES2676057T3 (es) Método de memorización de datos, aparato de memorización de datos y dispositivo de memorización
US10714141B2 (en) Method for accessing shingled magnetic recording SMR disk, and server
JP7232644B2 (ja) 仮想アドレスから物理アドレスへの変換を実行する入出力メモリ管理ユニットにおける複数のメモリ素子の使用
US10891074B2 (en) Key-value storage device supporting snapshot function and operating method thereof
JP6517549B2 (ja) メモリコントローラ、記憶装置、データ転送システム、データ転送方法、及びデータ転送プログラム
US20210141555A1 (en) Method and apparatus for presearching stored data
EP3036648B1 (en) Enhanced data transfer in multi-cpu systems
JP6123388B2 (ja) フォールトトレラントサーバ
US20170199819A1 (en) Cache Directory Processing Method for Multi-Core Processor System, and Directory Controller
US9904622B2 (en) Control method for non-volatile memory and associated computer system
US10733118B2 (en) Computer system, communication device, and storage control method with DMA transfer of data
JP5455945B2 (ja) 調停装置、記憶装置、情報処理装置およびプログラム
JP5923913B2 (ja) ストレージ装置、ストレージ装置の制御方法及びストレージシステム
JP2014179066A (ja) ストレージ制御装置、ストレージシステム、およびストレージ制御方法
WO2021082877A1 (zh) 访问固态硬盘的方法及装置
JP2016057763A (ja) キャッシュ装置、及びプロセッサ
JP6318073B2 (ja) 電子機器
US10223264B2 (en) Data access control apparatus
US20160140034A1 (en) Devices and methods for linked list array hardware implementation
US20150253996A1 (en) Access control method and data storage device
US10762011B2 (en) Reflective memory bridge for external computing nodes

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140107

R151 Written notification of patent or utility model registration

Ref document number: 5455945

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees