JP2012168722A - 調停装置、記憶装置、情報処理装置およびプログラム - Google Patents
調停装置、記憶装置、情報処理装置およびプログラム Download PDFInfo
- Publication number
- JP2012168722A JP2012168722A JP2011029062A JP2011029062A JP2012168722A JP 2012168722 A JP2012168722 A JP 2012168722A JP 2011029062 A JP2011029062 A JP 2011029062A JP 2011029062 A JP2011029062 A JP 2011029062A JP 2012168722 A JP2012168722 A JP 2012168722A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- writing
- data
- unit
- arbitration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
- G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/21—Employing a record carrier using a specific recording technology
- G06F2212/214—Solid state disk
- G06F2212/2146—Solid state disk being detachable, e.g.. USB memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/31—Providing disk cache in a specific location of a storage system
- G06F2212/311—In host system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0674—Disk device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】実施形態の調停装置は、データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とによる、第1メモリおよび第2メモリに対するアクセスを調停する。調停装置は、第1書込部と通知部とを備える。第1書込部は、第2装置から書き込みが要求されたデータを、第2メモリに書き込む。通知部は、第2メモリに対するデータの書き込みの完了を第1装置に通知する。
【選択図】図2
Description
図1は、第1の実施形態にかかる情報処理装置100の構成の一例を示すブロック図である。図1に示すように、情報処理装置100は、ホスト104と、通信制御部105と、メモリ106と、メモリ107と、調停装置103と、を備えている。情報処理装置100は、通信制御部105を介して、端末300と通信可能である。
第1の実施形態では、ホスト104が、メモリ107からメモリ106にデータをコピーした。第2の実施形態では、調停装置がメモリ107からメモリ106にデータをコピーする。
これまでは、調停装置を情報処理装置内に備える構成例について説明した。適用可能な構成はこれに限られるものではない。例えば、上記調停装置に含まれる各構成部とメモリとを含む記憶装置として構成してもよい。図6は、このように構成した第3の実施形態にかかる記憶装置200の一例を示すブロック図である。
102 キャッシュメモリ
103 調停装置
104 ホスト
105 通信制御部
106、107 メモリ
108 ホストインタフェース
109 通信インタフェース
110 メモリインタフェース
120 調停部
121 書込部
122 通知部
123 受付部
124 削除部
125 書込部
200 記憶装置
300 端末
Claims (9)
- データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とによる、第1メモリおよび第2メモリに対するアクセスを調停する調停装置であって、
前記第2装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部と、
を備えることを特徴とする調停装置。 - 前記第1書込部により前記第2メモリに書き込まれた前記データを前記第1メモリに書き込む要求を前記第1装置から受け付ける受付部と、
前記要求を受け付けた前記データを、前記第2メモリから読み出し、読み出した前記データを前記第1メモリに書き込む第2書込部と、をさらに備えること、
を特徴とする請求項1に記載の調停装置。 - 前記通知部は、さらに、前記第2書込部による前記第1メモリに対する前記データの書き込みの完了を前記第1装置に通知し、
前記第2書込部による前記第1メモリに対する書き込みが完了した前記データを前記第2メモリから削除する削除部をさらに備えること、
を特徴とする請求項2に記載の調停装置。 - 前記第1書込部により前記第2メモリに書き込まれた前記データの前記第1メモリに対する書き込みの完了を前記第1装置から受け付ける受付部と、
前記書き込みの完了を受け付けた前記データを前記第2メモリから削除する削除部と、をさらに備えること、
を特徴とする請求項1に記載の調停装置。 - データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とに接続される記憶装置であって、
第1メモリと、
第2メモリと、
前記第2装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部と、
を備えることを特徴とする記憶装置。 - 前記第1メモリおよび前記第2メモリは、1以上の物理メモリを論理アドレスにより分割したメモリであること、
を特徴とする請求項5に記載の記憶装置。 - 前記第1メモリおよび前記第2メモリは、1以上の物理メモリをファイルシステムのパーティションにより分割したメモリであること、
を特徴とする請求項5に記載の記憶装置。 - 外部装置に接続される情報処理装置であって、
第1メモリと、
第2メモリと、
データを一時記憶するキャッシュメモリを備える第1装置と、
前記外部装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部と、
を備えることを特徴とする情報処理装置。 - データを一時記憶するキャッシュメモリを備える第1装置と、第2装置とによる、第1メモリおよび第2メモリに対するアクセスを調停する調停装置を、
前記第2装置から書き込みが要求されたデータを、前記第2メモリに書き込む第1書込部と、
前記第2メモリに対する前記データの書き込みの完了を前記第1装置に通知する通知部、
として機能させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011029062A JP5455945B2 (ja) | 2011-02-14 | 2011-02-14 | 調停装置、記憶装置、情報処理装置およびプログラム |
US13/369,541 US20120210078A1 (en) | 2011-02-14 | 2012-02-09 | Arbiter, storage device, information processing device and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011029062A JP5455945B2 (ja) | 2011-02-14 | 2011-02-14 | 調停装置、記憶装置、情報処理装置およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012168722A true JP2012168722A (ja) | 2012-09-06 |
JP5455945B2 JP5455945B2 (ja) | 2014-03-26 |
Family
ID=46637801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011029062A Expired - Fee Related JP5455945B2 (ja) | 2011-02-14 | 2011-02-14 | 調停装置、記憶装置、情報処理装置およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120210078A1 (ja) |
JP (1) | JP5455945B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8386691B1 (en) * | 2011-08-19 | 2013-02-26 | Key Asic Inc. | Multimedia storage card system |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000076107A (ja) * | 1998-08-27 | 2000-03-14 | Fujitsu Ltd | データベース管理方式 |
JP2002132554A (ja) * | 2000-10-25 | 2002-05-10 | Hitachi Ltd | データベースアクセス方法 |
WO2003090089A1 (fr) * | 2002-04-22 | 2003-10-30 | Fujitsu Limited | Dispositif de memoire cache |
JP2005258789A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Solutions Corp | ストレージ装置、ストレージコントローラ及びライトバックキャッシュ制御方法 |
JP2008234532A (ja) * | 2007-03-23 | 2008-10-02 | Nec Corp | キャッシュメモリ装置及びそのキャッシュ管理方法,キャッシュ管理用プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5941968A (en) * | 1997-04-14 | 1999-08-24 | Advanced Micro Devices, Inc. | Computer system for concurrent data transferring between graphic controller and unified system memory and between CPU and expansion bus device |
JP2001056803A (ja) * | 1999-08-19 | 2001-02-27 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2004078396A (ja) * | 2002-08-13 | 2004-03-11 | Renesas Technology Corp | メモリ装置 |
JP4291077B2 (ja) * | 2003-07-29 | 2009-07-08 | 株式会社日立製作所 | 分散ストレージ装置のファイル管理方法及び分散ストレージシステム |
JP5057656B2 (ja) * | 2005-05-24 | 2012-10-24 | 株式会社日立製作所 | ストレージシステム及びストレージシステムの運用方法 |
US20070038829A1 (en) * | 2005-08-11 | 2007-02-15 | Via Technologies, Inc. | Wait aware memory arbiter |
US8060719B2 (en) * | 2008-05-28 | 2011-11-15 | Micron Technology, Inc. | Hybrid memory management |
US20140032703A1 (en) * | 2008-05-30 | 2014-01-30 | Matthew A. Wormley | System and method for an expandable computer storage system |
JP2010026933A (ja) * | 2008-07-23 | 2010-02-04 | Toshiba Corp | メモリシステム、ホスト装置 |
-
2011
- 2011-02-14 JP JP2011029062A patent/JP5455945B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-09 US US13/369,541 patent/US20120210078A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000076107A (ja) * | 1998-08-27 | 2000-03-14 | Fujitsu Ltd | データベース管理方式 |
JP2002132554A (ja) * | 2000-10-25 | 2002-05-10 | Hitachi Ltd | データベースアクセス方法 |
WO2003090089A1 (fr) * | 2002-04-22 | 2003-10-30 | Fujitsu Limited | Dispositif de memoire cache |
JP2005258789A (ja) * | 2004-03-11 | 2005-09-22 | Toshiba Solutions Corp | ストレージ装置、ストレージコントローラ及びライトバックキャッシュ制御方法 |
JP2008234532A (ja) * | 2007-03-23 | 2008-10-02 | Nec Corp | キャッシュメモリ装置及びそのキャッシュ管理方法,キャッシュ管理用プログラム |
Also Published As
Publication number | Publication date |
---|---|
US20120210078A1 (en) | 2012-08-16 |
JP5455945B2 (ja) | 2014-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10282192B1 (en) | Updating device code through a bus | |
JP6651444B2 (ja) | ハイブリッドストレージ | |
JP6190045B2 (ja) | 高性能でかつ低コストのフラッシュ変換層のためのシステムおよび方法 | |
US10002085B2 (en) | Peripheral component interconnect (PCI) device and system including the PCI | |
ES2676057T3 (es) | Método de memorización de datos, aparato de memorización de datos y dispositivo de memorización | |
US10714141B2 (en) | Method for accessing shingled magnetic recording SMR disk, and server | |
JP7232644B2 (ja) | 仮想アドレスから物理アドレスへの変換を実行する入出力メモリ管理ユニットにおける複数のメモリ素子の使用 | |
US10891074B2 (en) | Key-value storage device supporting snapshot function and operating method thereof | |
JP6517549B2 (ja) | メモリコントローラ、記憶装置、データ転送システム、データ転送方法、及びデータ転送プログラム | |
US20210141555A1 (en) | Method and apparatus for presearching stored data | |
EP3036648B1 (en) | Enhanced data transfer in multi-cpu systems | |
JP6123388B2 (ja) | フォールトトレラントサーバ | |
US20170199819A1 (en) | Cache Directory Processing Method for Multi-Core Processor System, and Directory Controller | |
US9904622B2 (en) | Control method for non-volatile memory and associated computer system | |
US10733118B2 (en) | Computer system, communication device, and storage control method with DMA transfer of data | |
JP5455945B2 (ja) | 調停装置、記憶装置、情報処理装置およびプログラム | |
JP5923913B2 (ja) | ストレージ装置、ストレージ装置の制御方法及びストレージシステム | |
JP2014179066A (ja) | ストレージ制御装置、ストレージシステム、およびストレージ制御方法 | |
WO2021082877A1 (zh) | 访问固态硬盘的方法及装置 | |
JP2016057763A (ja) | キャッシュ装置、及びプロセッサ | |
JP6318073B2 (ja) | 電子機器 | |
US10223264B2 (en) | Data access control apparatus | |
US20160140034A1 (en) | Devices and methods for linked list array hardware implementation | |
US20150253996A1 (en) | Access control method and data storage device | |
US10762011B2 (en) | Reflective memory bridge for external computing nodes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140107 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5455945 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |