JP2012164469A - Socket for ic device - Google Patents

Socket for ic device Download PDF

Info

Publication number
JP2012164469A
JP2012164469A JP2011022735A JP2011022735A JP2012164469A JP 2012164469 A JP2012164469 A JP 2012164469A JP 2011022735 A JP2011022735 A JP 2011022735A JP 2011022735 A JP2011022735 A JP 2011022735A JP 2012164469 A JP2012164469 A JP 2012164469A
Authority
JP
Japan
Prior art keywords
substrate
conductive
conductive contact
pins
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011022735A
Other languages
Japanese (ja)
Other versions
JP6116112B2 (en
JP2012164469A5 (en
Inventor
Yoshihisa Kawate
良尚 川手
Yuichi Tsubaki
裕一 椿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Priority to JP2011022735A priority Critical patent/JP6116112B2/en
Priority to PCT/US2012/023066 priority patent/WO2012106221A1/en
Priority to TW101103587A priority patent/TWI563753B/en
Publication of JP2012164469A publication Critical patent/JP2012164469A/en
Publication of JP2012164469A5 publication Critical patent/JP2012164469A5/ja
Application granted granted Critical
Publication of JP6116112B2 publication Critical patent/JP6116112B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06722Spring-loaded
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0483Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07371Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate card or back card with apertures through which the probes pass
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Connecting Device With Holders (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a socket for IC device which allows for efficient use of conductive contact pins and efficient replacement work.SOLUTION: The socket 100 for IC device comprises a pin holder 1 consisting of a first substrate 210, a second substrate 220, and a third substrate 230. The first substrate 210 has first pins 4 arranged to form a first arrangement pattern. The second substrate 220 has second pins 6 arranged to form a second arrangement pattern different from the first arrangement pattern. The third substrate 230 has a plurality of conducting paths arranged between the first and second substrate 210 and 220 and electrically connecting pins having the same function out of the first and second pins 4 and 6, and is separated from at least the first substrate 210 or the second substrate 220.

Description

本発明は、プロセッサ、メモリ等の半導体集積回路(LSI)のような電子デバイス(以下、ICデバイスという)が有する各端子を別の回路基板に電気的に接続するために使用されるコンタクトピンを保持するICデバイス用ソケットに関するものである。   The present invention provides contact pins used for electrically connecting each terminal of an electronic device (hereinafter referred to as an IC device) such as a semiconductor integrated circuit (LSI) such as a processor and a memory to another circuit board. The present invention relates to an IC device socket to be held.

近年、様々なICデバイスが利用されている。ICデバイスは、一般に、当該ICデバイスを動作させる回路基板から種々の信号を受け取ったり該ICデバイスから出力される信号を回路基板へ伝達するための複数の信号端子と、当該ICデバイスへ電力を供給するための電源端子と、グラウンド端子とを有する。また、各種の端子間の間隔(ピッチ)は、ICデバイスによって様々である。そこで、ICデバイスを動作させるための一つの回路基板、例えば、ICデバイス用検査基板を用いて、端子間のピッチの異なる複数種類のICデバイスを動作させるためには、該ICデバイスが有する各端子と、回路基板の対応する端子とを電気的に接続する必要がある。その際、それぞれの端子間のピッチに合わせて配列された複数のコンタクトピンを有するICデバイス用ソケットが利用される。   In recent years, various IC devices have been used. An IC device generally supplies a plurality of signal terminals for receiving various signals from a circuit board that operates the IC device and transmitting signals output from the IC device to the circuit board, and supplies power to the IC device. And a ground terminal. Further, the interval (pitch) between various terminals varies depending on the IC device. Therefore, in order to operate a plurality of types of IC devices having different pitches between terminals using one circuit board for operating the IC device, for example, an IC device inspection board, each terminal of the IC device has And the corresponding terminal of the circuit board must be electrically connected. At that time, an IC device socket having a plurality of contact pins arranged in accordance with the pitch between the terminals is used.

例えば、特許文献1には、端子ピッチ変換基板が開示されている。そして、特許文献1には、「端子ピッチ変換基板は、基板本体1の中央部に、BGAパッケージを装着したバーンインソケット2の個々の端子ピン2aの位置に適合するように、個々の端子ピン2aと接続される複数のソケット端子挿入穴3を設けるとともに、基板本体1の外周部に、プリント配線板4に設けられた各端子接続穴4aの位置に適合するように、個々の端子接続穴4aと接続される複数の接続ピン5を設け、互いに端子間ピッチの異なるバーンインソケット2とプリント配線板4との端子間接続を実現するようにしたものである」と記載されている。   For example, Patent Document 1 discloses a terminal pitch conversion board. Patent Document 1 states that “the terminal pitch conversion board is provided with individual terminal pins 2a so as to conform to the positions of the individual terminal pins 2a of the burn-in socket 2 in which the BGA package is mounted at the center of the board body 1. A plurality of socket terminal insertion holes 3 to be connected to each other, and at the outer peripheral portion of the substrate body 1, the individual terminal connection holes 4 a are adapted so as to match the positions of the terminal connection holes 4 a provided in the printed wiring board 4. A plurality of connection pins 5 connected to each other are provided, and the inter-terminal connection between the burn-in socket 2 and the printed wiring board 4 having different inter-terminal pitches is realized.

また、特許文献2には、ICデバイス用ソケットに関して、「裏側電極23の配列ピッチを表側電極22の配列ピッチに対して拡大するようにしてもよい」ことが記載されている。   Japanese Patent Application Laid-Open No. H10-228561 describes that “the arrangement pitch of the back-side electrodes 23 may be increased with respect to the arrangement pitch of the front-side electrodes 22” regarding the IC device socket.

さらに、特許文献3に開示されたICデバイス用ソケットは、「下側ブラケット11と、上側ブラケット20と、調整用ブラケット30と、カバー40と、下側異方導電シート50と、パッドピッチ変換基板60と、上側異方導電シート70と」を有する。そして、特許文献3には、「パッドピッチ変換基板60は、上面に半導体装置側パッド81等が格子状に並んでおり、下面では、マザーボード側パッドが半導体装置側パッド間ピッチの約2倍のピッチに変換されて格子状に並んでいる。マザーボードのパッドはパッドピッチ変換基板60のマザーボード側パッドのピッチで配列している」と記載されている。   Further, the IC device socket disclosed in Patent Document 3 is “the lower bracket 11, the upper bracket 20, the adjustment bracket 30, the cover 40, the lower anisotropic conductive sheet 50, and the pad pitch conversion board. 60 and the upper anisotropic conductive sheet 70 ”. Patent Document 3 states that “the pad pitch conversion substrate 60 has the semiconductor device side pads 81 and the like arranged in a lattice pattern on the upper surface, and the motherboard side pads on the lower surface are about twice the pitch between the semiconductor device side pads. It is converted into a pitch and arranged in a grid. Motherboard pads are arranged at a pitch of the pads on the mother board side of the pad pitch conversion board 60 ".

特開平11−67396号公報Japanese Patent Application Laid-Open No. 11-67396 特開2000−82553号公報JP 2000-82553 A 特開2007−80592号公報JP 2007-80592 A

発明者らは、従来のICデバイス用ソケットについて検討した結果、以下のような課題を発見した。すなわち、従来のICデバイス用ソケットにおける端子(又はパッド)ピッチ変換は、ICデバイスの端子に対応して複数の接続ピン(導電性コンタクトピン)が配置された接触部分と回路基板に対応して複数の接続ピン(導電性コンタクトピン)が配置された接触部分とが一体化された変換部材により行われる。加えて、これら導電性コンタクトピンは高価であることから、繰り返し使用により信頼性が低下した接続ピンは随時交換されることが一般的である。そのため、一方の接触部分における導電性コンタクトピンを交換する場合であっても、変換部材全体を取り替える必要があり、取替え作業の効率が著しく低下していた。また、変換部材全体を取り替える場合、現実には取替えの必要のない導電性コンタクトピンまでも一体的に取り替えなければならないため、高価な導電性コンタクトピンの効率的な利用が図れなかった。   As a result of examining the conventional socket for IC devices, the inventors have found the following problems. In other words, the terminal (or pad) pitch conversion in the conventional IC device socket is performed in correspondence with a contact portion where a plurality of connection pins (conductive contact pins) are arranged corresponding to the terminals of the IC device and a circuit board. This is performed by a conversion member integrated with the contact portion where the connection pin (conductive contact pin) is arranged. In addition, since these conductive contact pins are expensive, connection pins whose reliability has been reduced by repeated use are generally replaced as needed. Therefore, even when the conductive contact pin in one contact portion is replaced, it is necessary to replace the entire conversion member, and the efficiency of the replacement work is significantly reduced. In addition, when the entire conversion member is replaced, even the conductive contact pins that do not actually need to be replaced have to be replaced integrally, so that efficient use of the expensive conductive contact pins cannot be achieved.

本発明は、上述のような課題を解決するためになされたものであり、導電性コンタクトピンの効率的な利用を可能にするとともに該導電性コンタクトピンの交換作業の効率化を可能にするための構造を備えたICデバイス用ソケットを提供することを目的としている。   The present invention has been made to solve the above-described problems, and enables efficient use of conductive contact pins and efficient replacement work of the conductive contact pins. An object of the present invention is to provide an IC device socket having the following structure.

上述の課題を解決するため、本発明に係るICデバイス用ソケットは、それぞれが内部において延伸した複数の第1導電性コンタクトピンを有する第1基板と、それぞれが内部において延伸した複数の第2導電性コンタクトピンを有する第2基板と、第1基板における複数の第1導電性コンタクトピンと第2基板における複数の第2導電性コンタクトピンのうち同一機能を有するピン同士を電気的に接続する第3基板を備える。第1基板において、複数の第1導電性コンタクトピンは、第1配列パターンを形成するよう配置されている。第2基板において、複数の第2導電性コンタクトピンは、第1配列パターンとは異なる第2配列パターンを形成するよう配置されており、各第2導電性コンタクトピンは、1つの第1導電性コンタクトピンに対応している。第3基板は、第1及び第2基板の間に配置され、その内部に複数の導電路を有する。各導電路は、1つの第1導電性コンタクトピンを対応する第2導電性コンタクトピンに電気的に接続する。   In order to solve the above-described problems, an IC device socket according to the present invention includes a first substrate having a plurality of first conductive contact pins each extending in the interior, and a plurality of second conductors each extending in the interior. A second substrate having a conductive contact pin, a plurality of first conductive contact pins on the first substrate and a third substrate electrically connecting pins having the same function among the plurality of second conductive contact pins on the second substrate A substrate is provided. In the first substrate, the plurality of first conductive contact pins are arranged to form a first arrangement pattern. In the second substrate, the plurality of second conductive contact pins are arranged to form a second arrangement pattern different from the first arrangement pattern, and each second conductive contact pin has one first conductive pattern. Compatible with contact pins. The third substrate is disposed between the first and second substrates and has a plurality of conductive paths therein. Each conductive path electrically connects one first conductive contact pin to a corresponding second conductive contact pin.

なお、第3基板は、その内部に誘電体層と、第1基板側及び第2基板側の双方から該誘電体層を挟む一対の導電層とが包埋された構造(後述するECM構造)を備えてもよい。近年、LSI等のICデバイスの扱う信号は、その処理速度の高速化に伴って高周波化しており、このような高周波デバイスへの電源の安定供給がますます重要になってきている。ICデバイスに供給される電源の安定化には、グラウンドと電源との間のインピーダンスを下げる必要があるが、グラウンドと電源との間に上記構造によりキャパシタンスを設けることで、インピーダンスを下げることが可能になる。   The third substrate has a structure in which a dielectric layer and a pair of conductive layers sandwiching the dielectric layer from both the first substrate side and the second substrate side are embedded (an ECM structure described later). May be provided. In recent years, signals handled by IC devices such as LSIs have become higher in frequency with an increase in processing speed, and stable supply of power to such high-frequency devices has become increasingly important. In order to stabilize the power supplied to the IC device, it is necessary to lower the impedance between the ground and the power supply. However, the impedance can be lowered by providing the capacitance between the ground and the power supply by the above structure. become.

また、第3基板は、その内部にストリップライン及びマイクロストリップラインの少なくともいずれかが包埋された構造を有するのが好ましい。この場合、高周波デバイス用のピンホルダの一部として、第3基板での信号インピーダンスのコントロールが容易になる。また、第1及び第2基板でも、少なくとも信号経路となり得る導電性コンタクトピンについては、挿入される貫通孔内面に設けられた導体材料から電気的に絶縁された構造(後述の同軸構造)が採用され得る。このような構造も、信号インピーダンスのコントロールが容易になるため、本願発明に係るICデバイス用ソケットは、ICデバイスの取り扱う信号の高周波化にも十分に対応可能である。   The third substrate preferably has a structure in which at least one of a strip line and a microstrip line is embedded therein. In this case, it becomes easy to control the signal impedance on the third substrate as a part of the pin holder for the high frequency device. The first and second substrates also employ a structure (coaxial structure described later) that is electrically insulated from the conductive material provided on the inner surface of the through-hole to be inserted for at least the conductive contact pins that can serve as signal paths. Can be done. Such a structure also makes it easy to control the signal impedance. Therefore, the IC device socket according to the present invention can sufficiently cope with the high frequency of signals handled by the IC device.

特に、本願発明に係るICデバイス用ソケットにおいて、第3基板は、第1基板及び第2基板のうち少なくともいずれかから分離されている。したがって、第3基板は、第1及び第2基板とは別体であってもよい。   In particular, in the IC device socket according to the present invention, the third substrate is separated from at least one of the first substrate and the second substrate. Therefore, the third substrate may be separate from the first and second substrates.

本発明によれば、第1導電性コンタクトピンが第1配列パターンを形成するよう配置された第1基板と、第2導電性コンタクトピンが該第1配列パターンとは異なる第2配列パターンを形成するよう配置された第2基板との間に、第1及び第2基板の少なくとも一方から分離され、かつ、第1及び第2導電性コンタクトピンのうち同一機能を有するピン同士を導通接続する複数の導電路を有する第3基板が配置されている。この構成により、必要な部分のみの交換が可能になり、導電性コンタクトピンの効率的な利用及びその交換作業の効率が飛躍的に向上する。   According to the present invention, the first substrate in which the first conductive contact pins are arranged to form the first array pattern, and the second conductive contact pins form a second array pattern different from the first array pattern. A plurality of pins that are separated from at least one of the first and second substrates and that have the same function among the first and second conductive contact pins between the second substrate and the second substrate arranged to A third substrate having a conductive path is arranged. With this configuration, only necessary portions can be replaced, and the efficient use of the conductive contact pins and the efficiency of the replacement work are dramatically improved.

本発明に係るICデバイス用ソケットの一実施形態の構成を示す斜視図である。It is a perspective view which shows the structure of one Embodiment of the socket for IC devices which concerns on this invention. 図1のI−I線に沿ったICデバイス用ソケットの断面構造を示す図である。It is a figure which shows the cross-section of the socket for IC devices along the II line | wire of FIG. 第1基板に配置された第1導電性コンタクトピンの第1配置パターンの一例を示す平面図である。It is a top view which shows an example of the 1st arrangement pattern of the 1st conductive contact pin arranged on the 1st substrate. 第2基板に配置された第2導電性コンタクトピンの第2配置パターンの一例を示す平面図である。It is a top view showing an example of the 2nd arrangement pattern of the 2nd conductive contact pin arranged on the 2nd substrate. 図2に示されたピンホルダの第1実施形態における要部断面を拡大した図である。It is the figure which expanded the principal part cross section in 1st Embodiment of the pin holder shown by FIG. 第3基板内に設けられた信号伝送用の導電路の構造を説明するための平面図である。It is a top view for demonstrating the structure of the conductive path for signal transmission provided in the 3rd board | substrate. ストリップラインを説明するための図である。It is a figure for demonstrating a stripline. マイクロストリップラインを説明するための図である。It is a figure for demonstrating a microstrip line. 第3基板内に設けられた信号伝送用の導電路の立体構造の例を説明するための図である。It is a figure for demonstrating the example of the three-dimensional structure of the conductive path for signal transmission provided in the 3rd board | substrate. 本発明の各実施形態に適用可能な導電性コンタクトピンの一例を示す断面図である。It is sectional drawing which shows an example of the electroconductive contact pin applicable to each embodiment of this invention. 本発明の各実施形態に適用可能な導電性コンタクトピンの他の例を示す断面図である。It is sectional drawing which shows the other example of the conductive contact pin applicable to each embodiment of this invention. 第1基板に配置された第1導電性コンタクトピンの第1配置パターンの他の例を示す平面図である。It is a top view which shows the other example of the 1st arrangement pattern of the 1st conductive contact pin arrange | positioned at the 1st board | substrate. 第2基板に配置された第2導電性コンタクトピンの第2配置パターンの他の例を示す平面図である。It is a top view which shows the other example of the 2nd arrangement pattern of the 2nd conductive contact pin arrange | positioned on the 2nd board | substrate. 図2に示されたピンホルダの第2実施形態における要部断面を拡大した図である。It is the figure which expanded the principal part cross section in 2nd Embodiment of the pin holder shown by FIG. 図2に示されたピンホルダの第3実施形態における要部断面を拡大した図である。It is the figure which expanded the principal part cross section in 3rd Embodiment of the pin holder shown by FIG.

以下、本発明に係るICデバイス用ソケットの各実施形態を、図1〜図15を用いて詳細に説明する。なお、図面の説明において同一の要素には同一符号を付して重複する説明を省略する。   Hereinafter, embodiments of the IC device socket according to the present invention will be described in detail with reference to FIGS. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted.

本実施形態に係るICデバイス用ソケットは、ICデバイスが取り付けられる側に位置し、該ICデバイスに対面する面上に配置された複数の第1導電性コンタクトピンを有する第1基板と、ICデバイスを動作させる回路基板側に位置し、該回路基板に対面する面上に配置された複数の第2導電性コンタクトピンを有する第2基板と、第1及び第2基板の間に配置され、複数の第1導電性コンタクトピンと複数の第2導電性コンタクトピンのうち同一機能を有するピン同士を導通接続するための複数の導電路を有する第3基板を備える。第3基板は、第1及び第2基板のうち少なくともいずれかから分離されている。また、ICデバイスの各端子を回路基板の対応する端子と電気的に接続できるように、第1基板のICデバイス側面に配置される第1導電性コンタクトピンの配列パターンと、第2基板の回路基板側面に配置される第2導電性コンタクトピンの配列パターンとは異なっている。   An IC device socket according to the present embodiment includes a first substrate having a plurality of first conductive contact pins that are positioned on a surface to which the IC device is attached and are arranged on a surface facing the IC device, and the IC device. And a second substrate having a plurality of second conductive contact pins disposed on a surface facing the circuit substrate and disposed between the first and second substrates. A third substrate having a plurality of conductive paths for electrically connecting pins having the same function among the first conductive contact pins and the plurality of second conductive contact pins. The third substrate is separated from at least one of the first and second substrates. An arrangement pattern of first conductive contact pins arranged on the side of the IC device on the first substrate and a circuit on the second substrate so that each terminal of the IC device can be electrically connected to a corresponding terminal on the circuit substrate. This is different from the arrangement pattern of the second conductive contact pins arranged on the side surface of the substrate.

一方、近年、ICデバイスの処理速度の高速化に伴い、ICデバイスが扱う信号の高周波数化が進んでいる。ICデバイスによっては数百MHz、更には1GHzよりも高い周波数を持つ信号が用いられる。そのため、信号の高周波数化に対応して、ICデバイス用ソケットも高周波数信号を伝送できることが求められている。そこで、本実施形態において、第1及び第2基板には、信号経路の一部を構成する導電性コンタクトピンの保持構造として同軸構造が採用されるとともに、第1及び第2基板の間に配置される第3基板は、例えば、ストリップライン構造やマイクロストリップライン構造を有することにより、インピーダンスを整合させてもよい。これにより、本実施形態に係るICデバイス用ソケットは、当該ICデバイス用ソケットに取り付けられたICデバイスと回路基板間での高周波数信号の伝送損失を低減する。   On the other hand, in recent years, with the increase in processing speed of IC devices, the frequency of signals handled by IC devices has been increasing. Depending on the IC device, a signal having a frequency of several hundred MHz or even higher than 1 GHz is used. Therefore, it is required that the IC device socket can transmit a high-frequency signal in response to an increase in the frequency of the signal. Therefore, in the present embodiment, the first and second substrates employ a coaxial structure as a holding structure for the conductive contact pins that form part of the signal path, and are disposed between the first and second substrates. For example, the third substrate may have a stripline structure or a microstripline structure to match impedance. Thereby, the IC device socket according to the present embodiment reduces the transmission loss of the high-frequency signal between the IC device attached to the IC device socket and the circuit board.

(第1実施形態)
図1は、本発明に係るICデバイス用ソケットの一実施形態の構成を示す斜視図である。図2は、図1のI−I線に沿った、ICデバイス用ソケット100の断面構造を示す図である。本実施形態に係るICデバイス用ソケット100は、ピンホルダ1と、該ピンホルダ1の外周に設けられ、該ピンホルダ1を支持するボディ8とを有する。ピンホルダ1は、第1導電性コンタクトピン4を有する第1基板210と、第2導電性コンタクトピン6を有する第2基板220と、第1及び第2基板210、220の間に配置された第3基板230を備える。第1基板210の上面210a(ICデバイス側面)には、第1配置パターンを形成するよう配置された複数の孔が設けられ、複数の第1導電性コンタクトピン4それぞれが対応する孔に挿入されることにより、これら第1導電性コンタクトピン4が第1配列パターンを形成する。また、第2基板220の下面220b(検査装置などの回路基板側面)には、第1配列パターンとは異なる第2配置パターンを形成するよう配置された複数の孔が設けられ、複数の第2導電性コンタクトピン6それぞれが対応する孔に挿入されることにより、これら第2導電性コンタクトピン6が第2配列パターンを形成する。第3基板230は、複数の導電路を有しており、各導電路が複数の第1導電性コンタクトピン4と複数の第2導電性コンタクトピン6のうち同一機能を有するピン同士を導通接続している。すなわち、各導電路は、複数の第1導電性コンタクトピン4と複数の第2導電性コンタクトピン6のうち、電源供給用ピンとして機能する導電性コンタクトピン同士、接地用ピンとして機能する導電性コンタクトピン同士、信号伝送用ピンとして機能する導電性コンタクトピン同士を、それぞれ導通接続する。上記第1〜第3基板210〜230は、固定具83により一体的にボディ8に固定されており、この固定具83により、ボディ8に対する第1〜第3基板210〜230それぞれの相対位置の変動が抑制されている。
(First embodiment)
FIG. 1 is a perspective view showing a configuration of an embodiment of an IC device socket according to the present invention. FIG. 2 is a diagram showing a cross-sectional structure of the IC device socket 100 taken along the line II of FIG. The IC device socket 100 according to the present embodiment includes a pin holder 1 and a body 8 that is provided on the outer periphery of the pin holder 1 and supports the pin holder 1. The pin holder 1 is disposed between the first substrate 210 having the first conductive contact pins 4, the second substrate 220 having the second conductive contact pins 6, and the first and second substrates 210 and 220. Three substrates 230 are provided. A plurality of holes arranged to form a first arrangement pattern are provided in the upper surface 210a (IC device side surface) of the first substrate 210, and each of the plurality of first conductive contact pins 4 is inserted into the corresponding hole. As a result, the first conductive contact pins 4 form a first arrangement pattern. In addition, a plurality of holes arranged to form a second arrangement pattern different from the first arrangement pattern are provided on the lower surface 220b (a circuit board side surface of the inspection apparatus or the like) of the second substrate 220, and a plurality of second By inserting the conductive contact pins 6 into the corresponding holes, the second conductive contact pins 6 form a second array pattern. The third substrate 230 has a plurality of conductive paths, and each conductive path electrically connects pins having the same function among the plurality of first conductive contact pins 4 and the plurality of second conductive contact pins 6. is doing. That is, each of the conductive paths is composed of a plurality of first conductive contact pins 4 and a plurality of second conductive contact pins 6. The conductive contact pins functioning as power supply pins and the conductive functions functioning as ground pins. The contact pins and conductive contact pins that function as signal transmission pins are electrically connected to each other. The first to third substrates 210 to 230 are integrally fixed to the body 8 by a fixture 83, and the relative positions of the first to third substrates 210 to 230 with respect to the body 8 are fixed by the fixture 83. Fluctuations are suppressed.

ボディ8は、ICデバイス(図示せず)を第1基板210の上面210a上の所定位置に配置するためのガイド部又はガイド壁81を有し、さらに、ピンホルダ1をICデバイスを動作させる装置、例えば、ICデバイスを検査する検査装置(図示せず)が有する回路基板の所定位置に配置するための位置決め部(本実施形態では図2に示す位置決めピン82)を有する。なお、ボディ8は、必要に応じてピンホルダ1に取り付けられる。また第1〜第3基板210〜230それぞれは、位置決め部と協働して位置決めを行う孔や切欠きを有していてもよい。   The body 8 has a guide portion or guide wall 81 for arranging an IC device (not shown) at a predetermined position on the upper surface 210a of the first substrate 210, and further, an apparatus for operating the pin holder 1 on the IC device, For example, it has a positioning part (positioning pin 82 shown in FIG. 2 in this embodiment) for arranging at a predetermined position of a circuit board included in an inspection device (not shown) for inspecting an IC device. The body 8 is attached to the pin holder 1 as necessary. Each of the first to third substrates 210 to 230 may have a hole or a notch for positioning in cooperation with the positioning unit.

また、ピンホルダ1に対してICデバイスを正確な位置に取り付けるために、ピンホルダ1とは別個に設けられた位置決め装置が用いられてもよい。この場合、ボディ8は省略される。   Further, a positioning device provided separately from the pin holder 1 may be used in order to attach the IC device to the pin holder 1 at an accurate position. In this case, the body 8 is omitted.

図3は、第1基板210の上面210a上に配置された第1導電性コンタクトピン4の第1配置パターンの一例を示す平面図である。また、図4は、第2基板220の下面220b上に配置された第2導電性コンタクトピン6の第2配置パターンの一例を示す平面図である。   FIG. 3 is a plan view showing an example of a first arrangement pattern of the first conductive contact pins 4 arranged on the upper surface 210 a of the first substrate 210. FIG. 4 is a plan view showing an example of a second arrangement pattern of the second conductive contact pins 6 arranged on the lower surface 220 b of the second substrate 220.

図3に示されたように、第1基板210の上面210aには、複数の第1導電性コンタクトピン4のそれぞれが、ピンホルダ1に取り付けられるICデバイスの各端子と電気的に接続されるように、複数の孔が設けられている。複数の第1導電性コンタクトピン4それぞれは、対応する孔に挿入されており、複数の第1導電性コンタクトピン4により第1配列パターンPA1aが形成される。なお、図3には、第1導電性コンタクトピン4の第1配列パターンPA1aが6x6矩形配列パターンで構成された例が示されている。また、図3に示された821a〜821dは、固定具83を貫通させるための貫通孔である。   As shown in FIG. 3, each of the plurality of first conductive contact pins 4 is electrically connected to each terminal of the IC device attached to the pin holder 1 on the upper surface 210 a of the first substrate 210. Are provided with a plurality of holes. Each of the plurality of first conductive contact pins 4 is inserted into the corresponding hole, and the first array pattern PA1a is formed by the plurality of first conductive contact pins 4. FIG. 3 shows an example in which the first array pattern PA1a of the first conductive contact pins 4 is configured as a 6 × 6 rectangular array pattern. Also, 821a to 821d shown in FIG. 3 are through holes for allowing the fixture 83 to pass therethrough.

一方、図4に示されたように、第2基板220の下面220b上には、複数の第2導電性コンタクトピン6それぞれが、ピンホルダ1が取り付けられる回路基板の各端子と電気的に接続されるように、複数の孔が設けられている。複数の第2導電性コンタクトピン6それぞれは、対応する孔に挿入されており、複数の第2導電性コンタクトピン6により第1配列パターンPA1aとは異なる第2配列パターンPA1bが形成される。なお、図4には、第2導電性コンタクトピン6の第2配列パターンPA1bが2つの6x3矩形配列パターンで構成された例が示されている。また、図4に示された822a〜822dは、固定具83を貫通させるための貫通孔である。   On the other hand, as shown in FIG. 4, on the lower surface 220 b of the second substrate 220, each of the plurality of second conductive contact pins 6 is electrically connected to each terminal of the circuit board to which the pin holder 1 is attached. As shown, a plurality of holes are provided. Each of the plurality of second conductive contact pins 6 is inserted into a corresponding hole, and a second array pattern PA1b different from the first array pattern PA1a is formed by the plurality of second conductive contact pins 6. FIG. 4 shows an example in which the second array pattern PA1b of the second conductive contact pins 6 is composed of two 6 × 3 rectangular array patterns. Further, 822a to 822d shown in FIG. 4 are through holes for allowing the fixture 83 to pass therethrough.

図3及び図4に示された例では、第1及び第2配列パターンPA1a、PA1bは、縦方向及び横方向に沿ったピン間のピッチは同じであるが、ピン配置が異なっている。なお、縦方向と横方向でピン間のピッチが異なってもよい。また、第1及び第2配列パターンは、ピン間のピッチのみが異なる相似形の関係であってもよい(後述する図8及び図9)。さらには、第1配列パターンと第2配列パターン間でパターンを構成するピンの本数が異なっていてもよい。   In the example shown in FIGS. 3 and 4, the first and second array patterns PA1a and PA1b have the same pitch between the pins along the vertical direction and the horizontal direction, but have different pin arrangements. In addition, the pitch between pins may differ in the vertical direction and the horizontal direction. Further, the first and second arrangement patterns may have a similar relationship in which only the pitch between pins is different (FIGS. 8 and 9 described later). Furthermore, the number of pins constituting the pattern may be different between the first array pattern and the second array pattern.

このように、本実施形態におけるピンホルダ1では、第1導電性コンタクトピン4の第1配列パターンPA1aと第2導電性コンタクトピン6の第2配列パターンPA1bは異なっている。そして、図5に示されたように、各第1導電性コンタクトピン4は、第3基板230内に設けられた複数の導電路を介して第2導電性コンタクトピン6のうちの対応する第2導電性コンタクトピンと電気的に接続される。そのため、ピンホルダ1は、回路基板の端子間のピッチ、配列及びピン本数と異なる端子間のピッチ、配列及びピン本数を持つICデバイスの各端子を、回路基板の対応する端子に電気的に接続させることができる。   Thus, in the pin holder 1 in the present embodiment, the first arrangement pattern PA1a of the first conductive contact pins 4 and the second arrangement pattern PA1b of the second conductive contact pins 6 are different. As shown in FIG. 5, each first conductive contact pin 4 is connected to a corresponding first of the second conductive contact pins 6 through a plurality of conductive paths provided in the third substrate 230. 2 electrically connected to the conductive contact pins. Therefore, the pin holder 1 electrically connects each terminal of the IC device having a pitch, arrangement and number of pins between terminals different from the pitch, arrangement and number of pins between the terminals of the circuit board to corresponding terminals of the circuit board. be able to.

図5は、図2に示されたピンホルダの一実施形態における要部断面を拡大した図である。なお、図5に示された実施形態では、第3基板230が第1基板210及び第2基板220とは別体構成になっている。   FIG. 5 is an enlarged view of a cross-section of a main part in one embodiment of the pin holder shown in FIG. In the embodiment shown in FIG. 5, the third substrate 230 has a separate structure from the first substrate 210 and the second substrate 220.

図5において、まず、第1基板210は、ガラスエポキシ樹脂等の誘電体からなる基材2110と、この基材2110に包埋された少なくとも1つの誘電体層2111を有し(更に別の誘電体層を備えてもよい)、誘電体層2111の上面側及び下面側には銅等の導電層2112、2113が形成されている。したがって、誘電体層2111とその両面上に形成された導電層2112、2113は、協働してコンデンサを構成する。つまり、第1基板210は、基材2110を構成する材料(基材の一部)と、導電層2112、2113と、誘電体層2111とを積層することにより構成されている。また、コンデンサの容量を高めるためには誘電体層2111の誘電体の誘電率は高い程好ましく、例えば誘電体層2111は、基材2110の誘電率よりも高い誘電率を有する高誘電体からなるのが好ましい。例えば、高誘電体としてスリーエム社製のEmbedded Capacitor Material(ECM)が使用可能である。ECMは、高誘電材料を柔軟性のあるシート状に形成したものである。このような基板は、印刷回路板を作製する方法によって、作製することができる。なお、ECM等で実現されるコンデンサは、高周波特性には影響しないため、特に基板内には設けられなくともよいが、電源安定化のためには有効な構造である。また、第1基板210を構成する材料、すなわち、基材2110の材料は、ガラス繊維の代わりに紙を含んでいてもよいし、エポキシ樹脂の代わりにフェノール樹脂やポリアミド樹脂を含んでもよい。また導電層2112、2113を構成する材料として、銅以外に銀や金が使用されてもよい。誘電体層2111は、ポリマーを含んでもよい。好ましくは、誘電体層2111は、ポリマーと複数の粒子とを含み、具体的には樹脂と粒子とを混合することによって作製される。好適な樹脂としては、エポキシ樹脂、ポリイミド樹脂、ポリフッ化ビニリデン樹脂、シアノエチルプルラン樹脂、ベンゾシクロブテン樹脂、ポリノルボルネン樹脂、ポリテトラフルオロエチレン樹脂、アクリレート樹脂、及びそれらの混合物が挙げられる。粒子は、ポリマーの比誘電率より高い比誘電率を持つ誘電性(又は絶縁性)粒子を含み、その代表例としては、チタン酸バリウム、チタン酸バリウムストロンチウム、酸化チタン、チタン酸鉛ジルコニウム、及びそれらの混合物が挙げられる。   In FIG. 5, first, the first substrate 210 has a base material 2110 made of a dielectric material such as glass epoxy resin, and at least one dielectric layer 2111 embedded in the base material 2110 (further dielectric material). Conductive layers 2112 and 2113 such as copper are formed on the upper surface side and the lower surface side of the dielectric layer 2111. Therefore, the dielectric layer 2111 and the conductive layers 2112 and 2113 formed on both surfaces thereof cooperate to constitute a capacitor. That is, the first substrate 210 is configured by stacking the material (a part of the base material) constituting the base material 2110, the conductive layers 2112 and 2113, and the dielectric layer 2111. In order to increase the capacitance of the capacitor, the dielectric constant of the dielectric layer 2111 is preferably as high as possible. For example, the dielectric layer 2111 is made of a high dielectric having a dielectric constant higher than that of the base material 2110. Is preferred. For example, Embedded Capacitor Material (ECM) manufactured by 3M can be used as the high dielectric material. The ECM is a high dielectric material formed into a flexible sheet. Such a substrate can be produced by a method of producing a printed circuit board. Note that a capacitor realized by ECM or the like does not affect the high-frequency characteristics, and does not need to be provided in the substrate. However, the capacitor has an effective structure for stabilizing the power supply. Moreover, the material which comprises the 1st board | substrate 210, ie, the material of the base material 2110, may contain paper instead of glass fiber, and may contain phenol resin and polyamide resin instead of epoxy resin. In addition to copper, silver or gold may be used as a material constituting the conductive layers 2112 and 2113. The dielectric layer 2111 may include a polymer. Preferably, the dielectric layer 2111 includes a polymer and a plurality of particles, and is specifically manufactured by mixing a resin and particles. Suitable resins include epoxy resins, polyimide resins, polyvinylidene fluoride resins, cyanoethyl pullulan resins, benzocyclobutene resins, polynorbornene resins, polytetrafluoroethylene resins, acrylate resins, and mixtures thereof. The particles include dielectric (or insulating) particles having a dielectric constant higher than that of the polymer, representative examples of which are barium titanate, barium strontium titanate, titanium oxide, lead zirconium titanate, and A mixture thereof may be mentioned.

誘電体層2111の厚みは、例えば0.5マイクロメートル以上とすることができ、100マイクロメートル以下とすることができる。該厚みはより薄い方が、キャパシタの静電容量を高くできるので好ましく、例えば15マイクロメートル以下、或いは10マイクロメートル以下とすることができる。ただし、該厚みはより厚い方が、接着強度の点からは好ましく、例えば1マイクロメートル以上とすることができる。   The thickness of the dielectric layer 2111 can be, for example, 0.5 micrometers or more, and can be 100 micrometers or less. A thinner thickness is preferable because the capacitance of the capacitor can be increased. For example, the thickness can be 15 micrometers or less, or 10 micrometers or less. However, a thicker thickness is preferable from the viewpoint of adhesive strength, and can be, for example, 1 micrometer or more.

また、誘電体の比誘電率は高い程好ましく、例えば10以上、或いは12以上とすることができる。比誘電率の上限には特に制限はないが、例えば30以下、20以下、或いは16以下とすることができる。   Moreover, the relative dielectric constant of the dielectric is preferably as high as possible, for example, 10 or more, or 12 or more. Although there is no restriction | limiting in particular in the upper limit of a dielectric constant, For example, it can be 30 or less, 20 or less, or 16 or less.

誘電体層2111の両面に形成された導電層のうち、一方の導電層2112は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層2113は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。なお、図5に示された第1基板210の上面210aは、基材2110の上面と一致しており、第1基板210の下面210bは、基材2110の下面に一致している。また、各誘電体層及びそれぞれの両面に形成された導電層は、第1基板210に全面的に配置される。したがって、第1基板210の面積と略等しい面積を有するコンデンサが形成可能である。   Of the conductive layers formed on both surfaces of the dielectric layer 2111, one conductive layer 2112 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer 2113 is A ground (GND) layer electrically connected to the grounding pin of the IC device socket 100 is formed. Note that the upper surface 210a of the first substrate 210 shown in FIG. 5 coincides with the upper surface of the base material 2110, and the lower surface 210b of the first substrate 210 coincides with the lower surface of the base material 2110. In addition, the dielectric layers and the conductive layers formed on both surfaces are disposed on the first substrate 210 over the entire surface. Therefore, a capacitor having an area substantially equal to the area of the first substrate 210 can be formed.

第1基板210は、更に、上面210aと下面210bを連絡する複数の貫通孔を有し、これら貫通孔それぞれの内面には、銅、金又は銀等の金属がメッキされることにより導電材料2151〜2156が設けられている。第1導電性コンタクトピン2141〜2146それぞれは、対応する貫通孔に少なくとも一部が挿入されている。図5に示された実施形態では、第1導電性コンタクトピン2142、2143、2145が接地用ピンであり、第1導電性コンタクトピン2141、2146が信号伝送用ピンであり、第1導電性コンタクトピン2144が電源供給用ピンである。   The first substrate 210 further has a plurality of through-holes connecting the upper surface 210a and the lower surface 210b, and the inner surface of each of these through-holes is plated with a metal such as copper, gold, or silver to thereby form a conductive material 2151. ˜2156 are provided. Each of the first conductive contact pins 2141 to 2146 is at least partially inserted into the corresponding through hole. In the embodiment shown in FIG. 5, the first conductive contact pins 2142, 2143, 2145 are ground pins, the first conductive contact pins 2141, 2146 are signal transmission pins, and the first conductive contacts The pin 2144 is a power supply pin.

各第1導電性コンタクトピン2141〜2146は、上面210aから下面210bに向かって第1基板210を貫通している。詳細には、接地用ピンである第1導電性コンタクトピン2142、2143、2145は、導電材料2152、2153、2155にそれぞれ接触した状態で対応する貫通孔内に圧入され、これにより各接地用ピンは第1基板210にそれぞれ保持される。また、導電材料2152、2153、2155のそれぞれは、グラウンド層である導電層2113に電気的に接触している。電源用ピンである第1導電性コンタクトピン2144は、導電材料2154に接触した状態で対応する貫通孔内に圧入され、これにより、電源用ピンは第1基板210に保持される。導電材料2154は、電源層である導電層2112に電気的に接触している。   Each of the first conductive contact pins 2141 to 2146 penetrates the first substrate 210 from the upper surface 210a toward the lower surface 210b. Specifically, the first conductive contact pins 2142, 2143, and 2145, which are grounding pins, are press-fitted into the corresponding through-holes in contact with the conductive materials 2152, 2153, and 2155, respectively. Are respectively held on the first substrate 210. In addition, each of the conductive materials 2152, 2153, and 2155 is in electrical contact with the conductive layer 2113 that is a ground layer. The first conductive contact pins 2144 that are power supply pins are press-fitted into the corresponding through-holes while being in contact with the conductive material 2154, whereby the power supply pins are held on the first substrate 210. The conductive material 2154 is in electrical contact with the conductive layer 2112 which is a power supply layer.

一方、信号伝送用ピンである第1導電性コンタクトピン2141、2146は、が導電材料2151、2156に接触することなく対応する貫通孔内に挿入されている。すなわち、第1導電性コンタクトピン2141、2146のピンボディの直径dに対して対応する貫通孔の開口径はD(>d)に設定されており、第1基板210内に同軸線路が構成されている。なお、第1導電性コンタクトピン2141、2146から一定距離れた導電材料2151、2156は、グラウンド層である導電層2113に電気的に接続されている。また、本願明細書における「同軸線路」は、第1導電性コンタクトピン2141、2146のピンボディと導電材料2151、2156とが接触せずに互いに絶縁され、かつピンボディが電気伝導性材料に覆われた(電磁シールドされた)形態を意味し、図示例のように導電性コンタクトピン及び導電材料のそれぞれが同一軸を中心とする円筒である場合のみを意味するものではない。したがって、例えば導電性コンタクトピンの外表面と導電材料の内表面とが互いに偏心した円筒面であってもよい。   On the other hand, the first conductive contact pins 2141 and 2146 which are signal transmission pins are inserted into the corresponding through-holes without contacting the conductive materials 2151 and 2156. That is, the opening diameter of the through hole corresponding to the diameter d of the pin body of the first conductive contact pins 2141 and 2146 is set to D (> d), and a coaxial line is formed in the first substrate 210. ing. Note that the conductive materials 2151 and 2156 spaced apart from the first conductive contact pins 2141 and 2146 are electrically connected to the conductive layer 2113 which is a ground layer. In addition, the “coaxial line” in the specification of the present application means that the pin bodies of the first conductive contact pins 2141 and 2146 and the conductive materials 2151 and 2156 are insulated from each other without being in contact with each other, and the pin bodies are covered with the electrically conductive material. This means a broken (electromagnetically shielded) form, and does not mean only the case where each of the conductive contact pin and the conductive material is a cylinder centered on the same axis as in the illustrated example. Therefore, for example, a cylindrical surface in which the outer surface of the conductive contact pin and the inner surface of the conductive material are eccentric from each other may be used.

第1基板210の上面210a及び下面210bの上又は上方には、板状保持部材2121、2122が設けられている。これら板状保持部材2121、2122それぞれは、第1導電性コンタクトピン2141〜2146それぞれに対応して設けられた貫通孔を有し、これら貫通孔はピンボディの直径dよりも小さな径をそれぞれ有する。第1導電性コンタクトピン2141〜2146は、各板状保持部材の対応する貫通孔にそれぞれのプランジャ先端が挿入されることにより、第1基板210に確実に保持される。なお、板状保持部材2121、2122は、第1導電性コンタクトピン2141〜2146それぞれの抜け落ちを防止するとともに、第1導電性コンタクトピン2141〜2146それぞれのプランジャ先端の、該第1導電性コンタクトピン2141〜2146それぞれの軸方向に略垂直な方向への変位(振れ)量を制御する機能を備える。   Plate-shaped holding members 2121 and 2122 are provided on or above the upper surface 210 a and the lower surface 210 b of the first substrate 210. Each of these plate-like holding members 2121 and 2122 has a through hole provided corresponding to each of the first conductive contact pins 2141 to 2146, and each of these through holes has a diameter smaller than the diameter d of the pin body. . The first conductive contact pins 2141 to 2146 are securely held on the first substrate 210 by inserting the respective plunger tips into the corresponding through holes of the respective plate-like holding members. The plate-like holding members 2121 and 2122 prevent the first conductive contact pins 2141 to 2146 from falling off and the first conductive contact pins at the tips of the plungers of the first conductive contact pins 2141 to 2146. A function of controlling the amount of displacement (swing) in a direction substantially perpendicular to the axial direction of each of 2141 to 2146 is provided.

さらに、第1基材2110は、その表面(第1基板210の上面210a、下面210bにそれぞれ一致した面)上又は該表面の上方であって、信号伝送用ピンである第1導電性コンタクトピン2141、2146のプランジャ近傍に、接地される層状の接地用導体(接地用導体層)2131、2132を有する。各接地用導体層は、基材2110の表面上において、各接地用ピンである第1導電性コンタクトピン2142、2143、2145に電気的に接続された導電材料2152、2153、2155(接地用ピンが挿入された貫通孔の内面に設けられたメッキ層)に電気的に接続されており、また、信号伝送用ピンである第1導電性コンタクトピン2141、2146とは電気的に接続されない。このように、ピンボディより細径のプランジャ近傍にグラウンド層と同電位の導体層が配置されることにより、プランジャ先端のインダクタンス成分を補償し、信号伝送用ピンの挿入損失や近端クロストークを小さくすることができる。また、基材2110の表層に接地用導体層を設けることは、通常の多層基板製造プロセスにより実現でき、かつ、基材2110の内層に接地用導体層を設ける場合よりも大きな容量成分を得ることができる。なお、図5では、明瞭化のために接地用導体層2131、2132と板状保持部材2121、2122とは離れて図示されているが、両者は当接していてもよい。   Further, the first base material 2110 is a first conductive contact pin that is a signal transmission pin on or above the surface (surfaces respectively corresponding to the upper surface 210a and the lower surface 210b of the first substrate 210). In the vicinity of the plungers 2141 and 2146, there are layered grounding conductors (grounding conductor layers) 2131 and 2132 to be grounded. Each grounding conductor layer has conductive materials 2152, 2153, and 2155 (grounding pins) electrically connected to the first conductive contact pins 2142, 2143, and 2145 as the grounding pins on the surface of the base material 2110. Is electrically connected to the first conductive contact pins 2141 and 2146 which are signal transmission pins. In this way, by arranging a conductor layer with the same potential as the ground layer near the plunger with a diameter smaller than that of the pin body, the inductance component of the plunger tip is compensated for, and insertion loss of the signal transmission pin and near-end crosstalk are reduced. Can be small. In addition, providing a grounding conductor layer on the surface layer of the base material 2110 can be realized by a normal multilayer substrate manufacturing process, and a larger capacity component can be obtained than when a grounding conductor layer is provided on the inner layer of the base material 2110. Can do. In FIG. 5, the grounding conductor layers 2131 and 2132 and the plate-like holding members 2121 and 2122 are illustrated apart from each other for the sake of clarity, but they may be in contact with each other.

続いて、第1基板210において、同軸線路を構成している信号伝送用ピン(第1導電性コンタクトピン2141、2146)の構成について詳述する。すなわち、上述のように図5に示された第1基板210において、第1導電性コンタクトピン2142、2143、2145が接地用ピンであり、第1導電性コンタクトピン2141、2146が信号伝送用ピンであり、第1導電性コンタクトピン2144が電源供給用ピンである。   Next, the configuration of the signal transmission pins (first conductive contact pins 2141 and 2146) constituting the coaxial line on the first substrate 210 will be described in detail. That is, in the first substrate 210 shown in FIG. 5 as described above, the first conductive contact pins 2142, 2143, 2145 are ground pins, and the first conductive contact pins 2141, 2146 are signal transmission pins. The first conductive contact pin 2144 is a power supply pin.

各第1導電性コンタクトピンは、第1基板210の上面210aから下面210bに向かってに略垂直に延びて該第1基板210を貫通する。特に、信号伝送用ピンである第1導電性コンタクトピン2141、2146は、対応した貫通孔内に挿入された状態で、対応する導電材料2151、2156とは接触せず、互いに絶縁されている。この構成により、第1導電性コンタクトピン2141、2146と、対応する導電材料2151、2156とは協働して同軸線路を構成する。なお、信号伝送用ピンと対応する導電材料との間には、樹脂又はセラミック等の誘電体が配置又は充填されてもよい。或いは、ピンボディの外表面と導電材料の内表面との間に誘電体等を充填せずに、空気、窒素又は酸素等の気相とすることもでき、或いは真空とすることもできる。   Each first conductive contact pin extends substantially perpendicularly from the upper surface 210a of the first substrate 210 toward the lower surface 210b and penetrates through the first substrate 210. In particular, the first conductive contact pins 2141 and 2146 that are signal transmission pins are inserted into the corresponding through holes and are not in contact with the corresponding conductive materials 2151 and 2156 and are insulated from each other. With this configuration, the first conductive contact pins 2141 and 2146 and the corresponding conductive materials 2151 and 2156 cooperate to form a coaxial line. A dielectric material such as resin or ceramic may be disposed or filled between the signal transmission pin and the corresponding conductive material. Alternatively, without filling a dielectric or the like between the outer surface of the pin body and the inner surface of the conductive material, a gas phase such as air, nitrogen or oxygen can be used, or a vacuum can be used.

上記同軸線路は、所定の特性インピーダンスを有するように構成される。例えば、第1導電性コンタクトピン2141、2146それぞれのピンボディが直径dの円筒であり、対応する導電材料2151、2156が内径Dの中空円筒であって、両円筒が互いに同軸である場合、該同軸線路の特性インピーダンスZ0は以下の式で表される。なお、εは、導電性コンタクトピンと導電材料との間の誘電体(本実施形態では誘電体又は空気)の誘電率である。D、d及びεを適宜選定することにより、各信号伝送用ピンについて所望の特性インピーダンスを得ることができる。 The coaxial line is configured to have a predetermined characteristic impedance. For example, when the pin body of each of the first conductive contact pins 2141 and 2146 is a cylinder having a diameter d, and the corresponding conductive material 2151 and 2156 is a hollow cylinder having an inner diameter D, both cylinders are coaxial with each other. The characteristic impedance Z 0 of the coaxial line is expressed by the following equation. Note that ε is a dielectric constant of a dielectric (dielectric or air in this embodiment) between the conductive contact pin and the conductive material. By appropriately selecting D, d, and ε, a desired characteristic impedance can be obtained for each signal transmission pin.

Zo= 60/ε1/2・ln(D/d) Zo = 60 / ε 1/2 · ln (D / d)

図5に示されたように、第1基板210において、導電材料2151、2156は、基材2110内に配置されたグラウンド層である導電層2113電気的に接続されている。この図5の例では、導電層2113は基材2110内に配置された層状導体であり、電源用ピンである第1導電性コンタクトピン2144に接触した導電材料2154を除く導電材料それぞれが導電層2113によって互いに電気的に接続されている。しかしながら、導電材料2151、2156を接地するための接続部分の構造はこの図5の例には限定されず、例えば配線で構成されもよい。   As shown in FIG. 5, in the first substrate 210, the conductive materials 2151 and 2156 are electrically connected to a conductive layer 2113 that is a ground layer disposed in the base material 2110. In the example of FIG. 5, the conductive layer 2113 is a layered conductor disposed in the base material 2110, and each of the conductive materials excluding the conductive material 2154 contacting the first conductive contact pin 2144 that is a power supply pin is a conductive layer. 2113 are electrically connected to each other. However, the structure of the connecting portion for grounding the conductive materials 2151 and 2156 is not limited to the example of FIG. 5 and may be constituted by, for example, wiring.

第1基板210は、実質一体物として形成されてもよいが、第1導電性コンタクトピンの組立性や上記グラウンド層(又は配線)の配置等を考慮して、いくつかの部材を組み合わせて作製することもできる。例えば、層状のグラウンド層(導電層2113)を基板210内に配置するため、板状の基材2110をその厚さ方向に積層された複数層から形成し、該層間に導電層を挟むことができるようにしてもよい。さらに、第1導電性コンタクトピンが挿入される貫通孔の内面への導電材料の形成(例えばコーティング)を考慮し、基材2110の厚さを各第1導電性コンタクトピン4のピンボディの長さと略等しくし、該導電材料を貫通孔の内面に形成した後に板状保持部材2121、2122を基材2110に接合することもできる。   The first substrate 210 may be formed as a substantially integrated body, but is manufactured by combining several members in consideration of the assembly of the first conductive contact pins and the arrangement of the ground layer (or wiring). You can also For example, in order to dispose a layered ground layer (conductive layer 2113) in the substrate 210, a plate-shaped base material 2110 is formed from a plurality of layers stacked in the thickness direction, and the conductive layer is sandwiched between the layers. You may be able to do it. Furthermore, considering the formation (for example, coating) of a conductive material on the inner surface of the through hole into which the first conductive contact pin is inserted, the thickness of the base material 2110 is set to the length of the pin body of each first conductive contact pin 4. The plate-shaped holding members 2121 and 2122 can be joined to the base material 2110 after the conductive material is formed on the inner surface of the through hole.

図5に示された実施形態のように、信号伝送用ピンのピンボディを同軸構造にした基板の場合、ピンボディの特性インピーダンスZ0は同軸構造により上式のように定義できるが、従来、プランジャは接地用導体で囲まれていなかったためインダクタンスとして振舞っていた。そこで、図5の実施形態のように、プランジャ近傍に接地用導体層を配置し、グラウンドとの容量成分を追加すると、プランジャのインダクタンス成分が補償され特性が向上する。より詳細には、プランジャのインダクタンス値をL0とした場合、Zo=(Lo/Co)1/2満たすようなCoを有するキャパシタンス成分がプランジャとグラウンドとの間に存在すれば、プランジャ部の特性インピーダンスとピンボディの特性インピーダンスとの差が所定の誤差以内となり、高周波特性の劣化を補償することができる。さらに同時に、信号伝送用ピンと接地用ピンとの電気的結合の存在により、隣接する信号伝送用ピン間のクロストークを小さくすることができる。 As in the embodiment shown in FIG. 5, in the case of a substrate in which the pin body of the signal transmission pin has a coaxial structure, the characteristic impedance Z 0 of the pin body can be defined as the above equation by the coaxial structure, Since the plunger was not surrounded by the grounding conductor, it behaved as an inductance. Therefore, as in the embodiment of FIG. 5, when a grounding conductor layer is disposed in the vicinity of the plunger and a capacitance component with respect to the ground is added, the inductance component of the plunger is compensated and the characteristics are improved. More specifically, when the inductance value of the plunger is L 0 , if there is a capacitance component having Co that satisfies Zo = (Lo / Co) 1/2 between the plunger and the ground, the characteristics of the plunger portion The difference between the impedance and the characteristic impedance of the pin body is within a predetermined error, and the deterioration of the high frequency characteristics can be compensated. At the same time, the presence of electrical coupling between the signal transmission pin and the grounding pin can reduce crosstalk between adjacent signal transmission pins.

次に、図5に示された第2基板220の構造について説明する。ただし、第2基板220は、第2導電性コンタクトピン6が第1配列パターンPA1a(図3)とは異なる第2配列パターンPA1b(図4)を形成している点を除き、その構造及び構成材料について第1基板210と同様であるため、重複する説明については省略するものとする。   Next, the structure of the second substrate 220 shown in FIG. 5 will be described. However, the second substrate 220 has the structure and configuration except that the second conductive contact pins 6 form a second array pattern PA1b (FIG. 4) different from the first array pattern PA1a (FIG. 3). Since the material is the same as that of the first substrate 210, overlapping description will be omitted.

すなわち、第2基板220は、第1基板210の下面210bに対面した上面220aと、該上面220aに対向する下面220bを有するとともに、ガラスエポキシ樹脂等の誘電体からなる基材2210と、この基材2210に包埋された少なくとも1つの誘電体層2211を有し(更に別の誘電体層を備えてもよい)、誘電体層2211の上面側及び下面側には銅等の導電層2212、2213が形成されている。なお、一方の導電層2212は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層2213は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。また、基材2210には、挿入される第2導電性コンタクトピン6が第2配列パターンPA1bを形成するよう、複数の貫通孔が形成されており、これら貫通孔の内面には、銅、金又は銀等の導電材料2251〜2256が設けられている。   That is, the second substrate 220 has an upper surface 220a facing the lower surface 210b of the first substrate 210, a lower surface 220b facing the upper surface 220a, a base material 2210 made of a dielectric such as glass epoxy resin, and the base. At least one dielectric layer 2211 embedded in a material 2210 (may include another dielectric layer), and a conductive layer 2212 such as copper on the upper surface side and the lower surface side of the dielectric layer 2211; 2213 is formed. One conductive layer 2212 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer 2213 electrically connects to the ground pin of the IC device socket 100. Configure a connected ground (GND) layer. In addition, a plurality of through holes are formed in the base material 2210 so that the second conductive contact pins 6 to be inserted form the second array pattern PA1b, and copper, gold are formed on the inner surfaces of these through holes. Alternatively, conductive materials 2251 to 2256 such as silver are provided.

第2基板220において、対応する貫通孔に挿入された第2導電性コンタクトピン6のうち、第2導電性コンタクトピン2242、2243、2245が接地用ピンであり、第2導電性コンタクトピン2241、2244が上述の同軸構造を構成する信号伝送用ピンであり、第2導電性コンタクトピン2246が電源供給用ピンである。   Of the second conductive contact pins 6 inserted into the corresponding through holes in the second substrate 220, the second conductive contact pins 2242, 2243, 2245 are ground pins, and the second conductive contact pins 2241, Reference numeral 2244 denotes a signal transmission pin constituting the above-described coaxial structure, and the second conductive contact pin 2246 is a power supply pin.

第2基板220の上面220a及び下面220bの上又は上方には、板状保持部材2221、2222が設けられている。さらに、基材2210は、その表面(第2基板220の上面220a、下面220bにそれぞれ一致した面)上又は該表面の上方であって、信号伝送用ピンである第2導電性コンタクトピン2241、2244のプランジャ近傍に、接地される層状の接地用導体(接地用導体層)2231、2232を有する。なお、図5では、明瞭化のために接地用導体層2231、2232と板状保持部材2221、2222とは離れて図示されているが、両者は当接していてもよい。   Plate-shaped holding members 2221 and 2222 are provided on or above the upper surface 220 a and the lower surface 220 b of the second substrate 220. Furthermore, the base material 2210 is on or above the surface (surfaces corresponding to the upper surface 220a and the lower surface 220b of the second substrate 220), and the second conductive contact pins 2241, which are signal transmission pins, In the vicinity of the 2244 plunger, there are layered grounding conductors (grounding conductor layers) 2231 and 2232 to be grounded. In FIG. 5, the grounding conductor layers 2231 and 2232 and the plate-like holding members 2221 and 2222 are illustrated apart from each other for the sake of clarity, but they may be in contact with each other.

次に、図5に示された第3基板230は、第1基板210と第2基板220との間に配置されている。すなわち、第3基板230は、第1基板210の下面210bと対面する上面230aと、第2基板220の上面220aに対面する下面230bを有する。さらに、第3基板230は、ガラスエポキシ樹脂等の誘電体からなる基材2310と、この基材2310に包埋された2つの誘電体層2311、2314を有し、誘電体層2311の上面側及び下面側には銅等の導電層2312、2313が形成されている。また、誘電体層2314の上面側及び下面側には銅等の導電層2315、2316が形成されている。   Next, the third substrate 230 shown in FIG. 5 is disposed between the first substrate 210 and the second substrate 220. That is, the third substrate 230 has an upper surface 230 a that faces the lower surface 210 b of the first substrate 210 and a lower surface 230 b that faces the upper surface 220 a of the second substrate 220. Further, the third substrate 230 includes a base material 2310 made of a dielectric such as glass epoxy resin, and two dielectric layers 2311 and 2314 embedded in the base material 2310, and the upper surface side of the dielectric layer 2311. In addition, conductive layers 2312 and 2313 such as copper are formed on the lower surface side. Conductive layers 2315 and 2316 such as copper are formed on the upper surface side and the lower surface side of the dielectric layer 2314.

誘電体層2311の両面に形成された導電層のうち、一方の導電層2312は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層2313は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。また、誘電体層2314の両面に形成された導電層のうち、一方の導電層2315は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層2316は当該ICデバイス用ソケット100のグラウンドピンと電気的に接続されたグラウンド(GND)層を構成する。また、図5に示された第3基板230の上面230aは、基材2310の上面と一致しており、第3基板230の下面230bは、基材2310の下面に一致している。各誘電体層及びそれぞれの両面に形成された導電層は、第3基板230に全面的に配置される。したがって、第3基板230の面積と略等しい面積を有するコンデンサが形成可能である。なお、以上の第3基板230の構造を実現する材料についても上述の第1及び第2基板210、220と同様である。   Of the conductive layers formed on both surfaces of the dielectric layer 2311, one conductive layer 2312 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer 2313 A ground (GND) layer electrically connected to the grounding pin of the IC device socket 100 is formed. Of the conductive layers formed on both surfaces of the dielectric layer 2314, one conductive layer 2315 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer. 2316 constitutes a ground (GND) layer electrically connected to the ground pin of the IC device socket 100. 5 is coincident with the upper surface of the base material 2310, and the lower surface 230b of the third substrate 230 is coincident with the lower surface of the base material 2310. The dielectric layers and the conductive layers formed on both surfaces are disposed on the third substrate 230 over the entire surface. Therefore, a capacitor having an area substantially equal to the area of the third substrate 230 can be formed. The material for realizing the structure of the third substrate 230 is the same as that of the first and second substrates 210 and 220 described above.

第3基板230は、更に、第1導電性コンタクトピン4と第2導電性コンタクトピン6のうち同一機能を有するピン同士をそれぞれ導通接続するための複数の導電路を有する。これら導電路には、第1配列パターンPA1a(図3)に一致するよう配置されたグループと、第2配列パターンPA1b(図4)に一致するよう配置されたグループが、少なくとも含まれる。具体的に第3基板230内に形成される導電路には、接地用ピン間を電気的に接続するための導電路と、電源用ピン間を電気的に接続する導電路と、信号伝送用ピン間を電気的に接続する導電路がある。   The third substrate 230 further includes a plurality of conductive paths for electrically connecting the pins having the same function among the first conductive contact pins 4 and the second conductive contact pins 6. These conductive paths include at least a group arranged to match the first array pattern PA1a (FIG. 3) and a group arranged to match the second array pattern PA1b (FIG. 4). Specifically, the conductive path formed in the third substrate 230 includes a conductive path for electrically connecting the ground pins, a conductive path for electrically connecting the power pins, and a signal transmission path. There are conductive paths that electrically connect the pins.

より詳細には、第3基板230内に形成される導電路には、上面230aと下面230bとを連絡する垂直接続要素と、上面230aから下面230bへ向かう方向に直交する方向に沿って各垂直接続要素間を連絡する水平接続要素により構成される。接続要素のうち、垂直接続要素2361〜2366は接地用ピン間を電気的に接続するための接続要素であり、グラウンド層である導電層2313、2316(接地用の水平接続要素)にそれぞれ電気的に接続されている。垂直接続要素2371、2372は、電源用ピン間を電気的に接続するための接続要素であり、電源層である導電層2312、2315(電源用の水平接続要素)にそれぞれ電気的に接続されている。垂直接続要素2381〜2384は信号伝送用ピン間を電気的に接続するための接続要素であり、上記グラウンド層2312、2316及び電源層2312、2315のいずれにも接触せず、絶縁されている。   More specifically, the conductive path formed in the third substrate 230 includes vertical connection elements that connect the upper surface 230a and the lower surface 230b, and each vertical along a direction orthogonal to the direction from the upper surface 230a to the lower surface 230b. It consists of horizontal connection elements that communicate between the connection elements. Of the connection elements, the vertical connection elements 2361 to 2366 are connection elements for electrically connecting the ground pins, and are electrically connected to the conductive layers 2313 and 2316 (horizontal connection elements for grounding), which are ground layers. It is connected to the. The vertical connection elements 2371 and 2372 are connection elements for electrically connecting the power supply pins, and are electrically connected to the conductive layers 2312 and 2315 (horizontal connection elements for power supply) which are power supply layers, respectively. Yes. The vertical connection elements 2381 to 2384 are connection elements for electrically connecting the signal transmission pins, and are not in contact with any of the ground layers 2312 and 2316 and the power supply layers 2312 and 2315 and are insulated.

図5の例では、垂直接続要素2361は、上面230aに位置する接触パッド2361aと下面230bに位置する接触パッド2361bを有し、接触パッド2361bを介して接地用ピンである第2導電性コンタクトピン2242と電気的に接触している。垂直接続要素2362は、上面230aに位置する接触パッド2362aと下面230bに位置する接触パッド2362bを有し、接触パッド2362bを介して接地用ピンである第2導電性コンタクトピン2243と電気的に接触している。垂直接続要素2363は、上面230aに位置する接触パッド2363aと下面230bに位置する接触パッド2363bを有し、接触パッド2363aを介して接地用ピンである第1導電性コンタクトピン2142と電気的に接触している。垂直接続要素2364は、上面230aに位置する接触パッド2364aと下面230bに位置する接触パッド2364bを有し、接触パッド2364aを介して接地用ピンである第1導電性コンタクトピン2143と電気的に接触している。垂直接続要素2365は、上面230aに位置する接触パッド2365aと下面230bに位置する接触パッド2365bを有し、接触パッド2365aを介して接地用ピンである第1導電性コンタクトピン2145と電気的に接触している。垂直接続要素2366は、上面230aに位置する接触パッド2366aと下面230bに位置する接触パッド2366bを有し、接触パッド2366bを介して接地用ピンである第2導電性コンタクトピン2245と電気的に接触している。なお、各垂直接続要素2361〜2366は、水平接続要素であるグラウンド層2313、2316を介して電気的に接続されており、これにより、接地用ピンである第1導電性コンタクトピン2142、2143、2145と、第2導電性コンタクトピン2242、2243、2245とが電気的に接続される。   In the example of FIG. 5, the vertical connection element 2361 has a contact pad 2361a located on the upper surface 230a and a contact pad 2361b located on the lower surface 230b, and the second conductive contact pin which is a grounding pin through the contact pad 2361b. 2242 in electrical contact. The vertical connection element 2362 has a contact pad 2362a located on the upper surface 230a and a contact pad 2362b located on the lower surface 230b, and is in electrical contact with the second conductive contact pin 2243, which is a ground pin, via the contact pad 2362b. is doing. The vertical connection element 2363 has a contact pad 2363a located on the upper surface 230a and a contact pad 2363b located on the lower surface 230b, and is in electrical contact with the first conductive contact pin 2142 which is a grounding pin through the contact pad 2363a. is doing. The vertical connection element 2364 has a contact pad 2364a located on the upper surface 230a and a contact pad 2364b located on the lower surface 230b, and is in electrical contact with the first conductive contact pin 2143, which is a ground pin, via the contact pad 2364a. is doing. The vertical connection element 2365 has a contact pad 2365a located on the upper surface 230a and a contact pad 2365b located on the lower surface 230b, and is in electrical contact with the first conductive contact pin 2145 which is a grounding pin through the contact pad 2365a. is doing. The vertical connection element 2366 has a contact pad 2366a located on the upper surface 230a and a contact pad 2366b located on the lower surface 230b, and is in electrical contact with the second conductive contact pin 2245 which is a grounding pin through the contact pad 2366b. is doing. Each of the vertical connection elements 2361 to 2366 is electrically connected via ground layers 2313 and 2316 that are horizontal connection elements, whereby the first conductive contact pins 2142 and 2143 that are grounding pins are connected. 2145 and the second conductive contact pins 2242, 2243, 2245 are electrically connected.

垂直接続要素2371は、上面230aに位置する接触パッド2371aと下面230bに位置する接触パッド2371bを有し、接触パッド2371aを介して電源用ピンである第1導電性コンタクトピン2144と電気的に接触している。垂直接続要素2372は、上面230aに位置する接触パッド2372aと下面230bに位置する接触パッド2372bを有し、接触パッド2372bを介して電源用ピンである第2導電性コンタクトピン2246と電気的に接触している。これら垂直接続要素2371、2372は、水平接続要素である電源層2312、2315に電気的に接続されており、電源用ピンである第1導電性コンタクトピン2144と第2導電性コンタクトピン2246とが電気的に接続される。   The vertical connection element 2371 has a contact pad 2371a located on the upper surface 230a and a contact pad 2371b located on the lower surface 230b, and is in electrical contact with the first conductive contact pin 2144, which is a power supply pin, via the contact pad 2371a. is doing. The vertical connection element 2372 has a contact pad 2372a located on the upper surface 230a and a contact pad 2372b located on the lower surface 230b, and is in electrical contact with the second conductive contact pin 2246, which is a power supply pin, via the contact pad 2372b. is doing. These vertical connection elements 2371 and 2372 are electrically connected to power supply layers 2312 and 2315 which are horizontal connection elements, and a first conductive contact pin 2144 and a second conductive contact pin 2246 which are power supply pins are connected. Electrically connected.

さらに、垂直接続要素2381は、上面230aと下面230bとを連絡する貫通孔の内面に設けられた導体材料であり、該上面230a側には、ドリルにより導体材料の一部が削り取られた掘削孔2381aが形成されている。また、垂直接続要素2381は、下面230bに位置する接触パッド2381bを有し、接触パッド2381bを介して信号伝送用ピンである第2導電性コンタクトピン2241と電気的に接触している。垂直接続要素2382は、上面230aと下面230bとを連絡する貫通孔の内面に設けられた導体材料であり、下面230b側には、ドリルにより導体材料の一部が削り取られた掘削孔2382bが形成されている。また、垂直接続要素2382は、上面230aに位置する接触パッド2382aを有し、接触パッド2382aを介して信号伝送用ピンである第1導電性コンタクトピン2141と電気的に接触している。垂直接続要素2383は、上面230aと下面230bとを連絡する貫通孔の内面に設けられた導体材料であり、下面230b側には、ドリルにより導体材料の一部が削り取られた掘削孔2383bが形成されている。また、垂直接続要素2383は、上面230aに位置する接触パッド2383aを有し、接触パッド2383aを介して信号伝送用ピンである第1導電性コンタクトピン2146と電気的に接触している。垂直接続要素2384は、上面230aと下面230bとを連絡する貫通孔の内面に設けられた導体材料であり、上面230a側には、ドリルにより導体材料の一部が削り取られた掘削孔2384aが形成されている。また、垂直接続要素2384は、下面230bに位置する接触パッド2384bを有し、接触パッド2384bを介して信号伝送用ピンである第2導電性コンタクトピン2244と電気的に接触している。垂直接続要素2381と垂直接続要素2382は水平接続要素2391により電気的に接続されている。また、垂直接続要素2383と垂直接続要素2384は水平接続要素2392により電気的に接続されている。なお、図6は、水平接続要素2391、2392の平面構造を説明するための図であり、図6中の線Lが図5に示された例の断面に一致している。   Further, the vertical connecting element 2381 is a conductor material provided on the inner surface of the through hole that connects the upper surface 230a and the lower surface 230b. On the upper surface 230a side, a drilling hole in which a part of the conductor material is scraped off by a drill. 2381a is formed. The vertical connection element 2381 has a contact pad 2381b located on the lower surface 230b, and is in electrical contact with the second conductive contact pin 2241 which is a signal transmission pin through the contact pad 2381b. The vertical connecting element 2382 is a conductor material provided on the inner surface of the through hole that connects the upper surface 230a and the lower surface 230b, and a drilling hole 2382b in which a part of the conductor material is scraped off by a drill is formed on the lower surface 230b side. Has been. The vertical connection element 2382 has a contact pad 2382a located on the upper surface 230a, and is in electrical contact with the first conductive contact pin 2141 that is a signal transmission pin via the contact pad 2382a. The vertical connection element 2383 is a conductor material provided on the inner surface of the through hole that connects the upper surface 230a and the lower surface 230b, and a drilling hole 2383b in which a part of the conductor material is scraped off by a drill is formed on the lower surface 230b side. Has been. The vertical connection element 2383 has a contact pad 2383a located on the upper surface 230a, and is in electrical contact with the first conductive contact pin 2146 that is a signal transmission pin via the contact pad 2383a. The vertical connection element 2384 is a conductor material provided on the inner surface of the through hole that connects the upper surface 230a and the lower surface 230b, and an excavation hole 2384a in which a part of the conductor material is scraped off by a drill is formed on the upper surface 230a side. Has been. The vertical connection element 2384 has a contact pad 2384b located on the lower surface 230b, and is in electrical contact with the second conductive contact pin 2244, which is a signal transmission pin, via the contact pad 2384b. The vertical connection element 2381 and the vertical connection element 2382 are electrically connected by a horizontal connection element 2391. Further, the vertical connection element 2383 and the vertical connection element 2384 are electrically connected by a horizontal connection element 2392. 6 is a diagram for explaining the planar structure of the horizontal connection elements 2391 and 2392, and the line L in FIG. 6 corresponds to the cross section of the example shown in FIG.

特に、上記水平接続要素2391、2392は、絶縁材料(基材2310の一部)を介してグラウンド層2313、2316に挟まれた空間に配置されており、この構成により、ストリップライン構造が実現されている。なお、第3基板230内に設けられた誘電体層及びその両面に形成された導電層の一方はなくてもよい。この場合、水平接続要素2391、2392と一方のグラウンド層(2313又は2316)によりマイクロストリップライン構造が実現される。   In particular, the horizontal connection elements 2391 and 2392 are arranged in a space sandwiched between ground layers 2313 and 2316 via an insulating material (a part of the base material 2310), and this configuration realizes a stripline structure. ing. One of the dielectric layer provided in the third substrate 230 and the conductive layer formed on both surfaces thereof may not be provided. In this case, a microstrip line structure is realized by the horizontal connection elements 2391 and 2392 and one ground layer (2313 or 2316).

グラウンド層である導電層2313、2316は、第1導電性コンタクトピン4のうちの接地用ピンである第1導電性コンタクトピン2142、2143、2145、第2導電性コンタクトピン6のうち接地用ピンである第2導電性コンタクトピン2242、2243、2245にそれぞれ電気的に接続されている。そして、導電層2313、2316それぞれは、信号伝送用ピン間を電気的に接続するための導電路を構成している水平接続要素2391、2392を挟むのに十分な面積を有することが好ましい。本実施形態では、導電層2313、2316それぞれは、第3基板230の水平面全体を覆うように配置される。ただし、導電層2313、2316それぞれは、接地用ピン以外の導電性コンタクトピンとは絶縁されるように配置される。   The conductive layers 2313 and 2316 which are ground layers are the first conductive contact pins 2142, 2143 and 2145 which are grounding pins of the first conductive contact pins 4, and the grounding pin of the second conductive contact pins 6. Are electrically connected to the second conductive contact pins 2242, 2243, and 2245, respectively. Each of the conductive layers 2313 and 2316 preferably has an area sufficient to sandwich the horizontal connection elements 2391 and 2392 that constitute a conductive path for electrically connecting the signal transmission pins. In the present embodiment, each of the conductive layers 2313 and 2316 is disposed so as to cover the entire horizontal plane of the third substrate 230. However, each of the conductive layers 2313 and 2316 is disposed so as to be insulated from the conductive contact pins other than the grounding pins.

このように、第3基板230は、信号を伝送する導電路の一部(水平接続要素2391、2392)と、その両側に位置する接地された導電層2313、2316を有するので、これら水平接続要素2391、2392はストリップラインとして機能する。そして、これら水平接続要素2391、2392の線幅及び隣接する導電層間の距離を、導電線の伝導率、基板2の比誘電率に応じて適切に設定することにより、ICデバイスに供給される信号が持つ周波数に対して、各信号伝送用ピンと、各信号伝送用ピンを電気的に接続する第3基板230内の導電路間での信号の反射が最小限に抑制される。これにより、第3基板230では、高周波数信号が信号伝送用の導電路2381、2391、2382や、別の信号伝送用導電路2383、2392、2384を経由して信号伝送用ピン間を伝送されることによる伝送損失を低減させることができる。   As described above, the third substrate 230 includes a part of the conductive path for transmitting a signal (horizontal connection elements 2391 and 2392) and the grounded conductive layers 2313 and 2316 on both sides thereof. 2391 and 2392 function as strip lines. Then, by appropriately setting the line widths of these horizontal connection elements 2391 and 2392 and the distance between adjacent conductive layers in accordance with the conductivity of the conductive lines and the relative dielectric constant of the substrate 2, signals supplied to the IC device The signal reflection between the signal transmission pins and the conductive paths in the third substrate 230 that electrically connects the signal transmission pins is suppressed to the minimum with respect to the frequency of the signal. As a result, on the third substrate 230, the high frequency signal is transmitted between the signal transmission pins via the signal transmission conductive paths 2381, 2391, 2382 and the other signal transmission conductive paths 2383, 2392, 2384. The transmission loss due to this can be reduced.

図7はストリップラインを説明するための図であり、この図7に示すように、導電路S1の幅W、導電路S1の厚みt、導電路S1に対して基材(絶縁材料)I1を介して隣接する導電層G1、G2間の距離h、基材I1の誘電率εからストリップラインの特性インピーダンスZは、以下の式(1)で表される。そのため、該式(1)中における各パラメータの値を調整することにより、第3基板230においてインピーダンス整合を図り、回路基板と当該ピンホルダ1のインピーダンスを整合させてもよい。

Figure 2012164469
FIG. 7 is a diagram for explaining the strip line. As shown in FIG. 7, the width (W) of the conductive path S1, the thickness t of the conductive path S1, and the base material (insulating material) I1 with respect to the conductive path S1 are shown. From the distance h between the adjacent conductive layers G1 and G2 and the dielectric constant ε r of the substrate I1, the stripline characteristic impedance Z 0 is expressed by the following equation (1). Therefore, by adjusting the value of each parameter in the formula (1), impedance matching may be achieved in the third substrate 230, and the impedance of the circuit board and the pin holder 1 may be matched.
Figure 2012164469

さらに、当該第3基板230は、その表層に導電路を配置することで、特性インピーダンスがコントロールされたマイクロストリップラインを備えてもよい。図8は、マイクロストリップラインを説明するための図であり、この図8に示すように、導電路S2の幅W、導電路S2の厚みt、導電路S2と導電層G3との間に設けられた基材(絶縁材料)I2の厚みh、基材I2の誘電率εからマイクロストリップラインの特性インピーダンスZは、以下の式(2)で表される。そのため、該式(2)中における各パラメータの値を調整することにより、第3基板230においてインピーダンス整合を図り、回路基板と当該ピンホルダ1のインピーダンスを整合させてもよい。

Figure 2012164469
Furthermore, the third substrate 230 may include a microstrip line in which the characteristic impedance is controlled by disposing a conductive path on the surface layer thereof. FIG. 8 is a view for explaining the microstrip line. As shown in FIG. 8, the width W of the conductive path S2, the thickness t of the conductive path S2, and the conductive path S2 and the conductive layer G3 are provided. From the thickness h of the obtained base material (insulating material) I2 and the dielectric constant ε r of the base material I2, the characteristic impedance Z 0 of the microstrip line is expressed by the following formula (2). Therefore, by adjusting the value of each parameter in the equation (2), impedance matching may be achieved in the third substrate 230, and the impedance of the circuit board and the pin holder 1 may be matched.
Figure 2012164469

なお、当該ピンホルダ1では、第1及び第2基板210、220において、信号伝送用ピン2141、2146、2241、2244のそれぞれは上述の同軸構造を有し、また、第3基板230内には信号伝送用の導電路としてストリップライン(又はマイクロストリップライン)2391、2392により信号インピーダンスがコントロールされるため、LSIなどのICデバイスの出力インピーダンスと回路基板の特性インピーダンスルとを、当該ピンホルダ1により整合させることが可能になる。なお、第3基板230内のインピーダンスは、ICデバイス及び回路基板の一方が、他方から送信された高周波数信号を受信できる程度に該他方のインピーダンスと整合されていればよく、当該ピンホルダ1は、第3基板230、特に導電路のインピーダンスがICデバイス及び回路基板のインピーダンスと完全に一致しているものに限定されない。   In the pin holder 1, the signal transmission pins 2141, 2146, 2241, 2244 have the above-described coaxial structure in the first and second substrates 210, 220, and the third substrate 230 has a signal Since the signal impedance is controlled by the strip lines (or microstrip lines) 2391 and 2392 as the conductive paths for transmission, the output impedance of an IC device such as an LSI and the characteristic impedance of the circuit board are matched by the pin holder 1. It becomes possible. The impedance in the third substrate 230 only needs to be matched with the other impedance so that one of the IC device and the circuit board can receive a high-frequency signal transmitted from the other. The impedance of the third substrate 230, in particular, the conductive path is not limited to the one that completely matches the impedance of the IC device and the circuit board.

また、第3基板230内に形成された信号伝送用の導電路(図5の例において、接続要素2381、2391、2382からなる信号経路、及び、接続要素2382、2392、2384からなる信号経路)は、図9に示すように構成されている。なお、図9は、第1導電性コンタクトピン4に属する信号伝送用ピン2141と第2導電性コンタクトピン6に属する信号伝送用ピン2241とを電気的に接続する第3基板230内の導電路の立体構造の例を示す図である。この図9に示すように、垂直接続要素2381、2382は、第3基板230の上面230aと下面230bとを連絡する貫通孔の内面に設けられた導体材料であるため、本来、水平接続要素(ストリップライン)2391に対して垂直接続要素2381の上面側の一部と、垂直接続要素2382の下面側の一部は、不要な導電路であり、スタブとして機能してしまう。そこで、図5の例では、これら不要部分をドリルにより除去することにより、掘削孔2381a、2382bがそれぞれ形成されている。   Further, a conductive path for signal transmission formed in the third substrate 230 (in the example of FIG. 5, a signal path including connection elements 2382, 2391, 2382 and a signal path including connection elements 2382, 2392, 2384). Is configured as shown in FIG. FIG. 9 shows a conductive path in the third substrate 230 that electrically connects the signal transmission pin 2141 belonging to the first conductive contact pin 4 and the signal transmission pin 2241 belonging to the second conductive contact pin 6. It is a figure which shows the example of three-dimensional structure. As shown in FIG. 9, since the vertical connection elements 2381 and 2382 are conductive materials provided on the inner surface of the through hole that connects the upper surface 230a and the lower surface 230b of the third substrate 230, the horizontal connection elements ( A part on the upper surface side of the vertical connection element 2381 and a part on the lower surface side of the vertical connection element 2382 with respect to the strip line) 2391 are unnecessary conductive paths and function as stubs. Therefore, in the example of FIG. 5, excavation holes 2381a and 2382b are formed by removing these unnecessary portions with a drill.

以上に説明してきたように、本実施形態に係るICデバイス用ソケット100は、回路基板の端子間のピッチ及び配列と異なる端子間のピッチ及び配列を有するICデバイスの各端子を、回路基板の対応する端子と電気的に接続することができる。また、当該ICデバイス用ソケット100では、ICデバイスに供給される信号が持つ周波数に対する、該ICデバイスの信号端子と接続される導電性コンタクトピン(信号伝送用ピン)のインピーダンスと、回路基板の信号端子と接続される導電性コンタクトピン(信号伝送用ピン)のインピーダンスとを整合させるように構成された導電路を介して、信号伝送用ピン間が電気的に接続される。そのため、当該ICデバイス用ソケット100は、ICデバイスと回路基板間で伝達される信号の伝送損失を低減できる。   As described above, the IC device socket 100 according to the present embodiment corresponds to the circuit board corresponding to each terminal of the IC device having a pitch and arrangement between terminals different from the pitch and arrangement between terminals of the circuit board. The terminal can be electrically connected. In the IC device socket 100, the impedance of the conductive contact pin (signal transmission pin) connected to the signal terminal of the IC device with respect to the frequency of the signal supplied to the IC device, and the signal of the circuit board The signal transmission pins are electrically connected through a conductive path configured to match the impedance of the conductive contact pins (signal transmission pins) connected to the terminals. Therefore, the IC device socket 100 can reduce transmission loss of signals transmitted between the IC device and the circuit board.

(導電性コンタクトピンの構造)
上述の実施形態において使用可能な導電性コンタクトピンは、いわゆるスプリングプローブのような構成を有していてもよい。例えば、図10は、本発明の各実施形態に適用可能な導電性コンタクトピン4、6の一例を示す断面図であり、これら導電性コンタクトピン4、6に相当する例として導電性コンタクトピン400の側面断面が示されている。
(Conductive contact pin structure)
The conductive contact pin that can be used in the above-described embodiment may have a configuration like a so-called spring probe. For example, FIG. 10 is a cross-sectional view showing an example of the conductive contact pins 4 and 6 applicable to each embodiment of the present invention. As an example corresponding to the conductive contact pins 4 and 6, the conductive contact pin 400 is shown. A side cross-section is shown.

導電性コンタクトピン400は、基板に挿入される略円筒状のピンボディ401と、ピンボディ401の一端(図示例では下端)から突出し、基板に形成される孔の底面又は基板に形成された貫通孔を介して回路基板等の別基板の端子に当接可能な第1接触部402と、ピンボディ401の他端(図示例では上端)から突出し、基板に形成される孔の上面又は基板に形成された貫通孔を介してICデバイス等の端子に当接可能な第2接触部403とを有する。ピンボディ401と各接触部402、403は、導電性を有する材料からなる。ピンボディ401の上端及び下端の開口の内径は、ピンボディ401の中央部の内径よりも狭くなっている。また、各接触部402、403の側面には、ピンボディ401の下端又は上端に対して内側から当接して各接触部402、403がピンボディ401から脱落することを防止するためにフランジが形成されている。   The conductive contact pin 400 protrudes from one end (the lower end in the illustrated example) of the pin body 401 inserted into the substrate and the bottom of a hole formed in the substrate or a through formed in the substrate. A first contact portion 402 that can contact a terminal of another substrate such as a circuit board through the hole, and protrudes from the other end (upper end in the illustrated example) of the pin body 401, and is formed on the upper surface of the hole formed on the substrate or on the substrate And a second contact portion 403 that can be brought into contact with a terminal such as an IC device through the formed through hole. The pin body 401 and the contact portions 402 and 403 are made of a conductive material. The inner diameter of the opening at the upper end and the lower end of the pin body 401 is narrower than the inner diameter of the central portion of the pin body 401. Further, flanges are formed on the side surfaces of the contact portions 402 and 403 in order to contact the lower end or upper end of the pin body 401 from the inside and prevent the contact portions 402 and 403 from falling off the pin body 401. Has been.

ピンボディ401の内部には、金属製のスプリング404のような導電性を有する弾性部材が設けられる。スプリング404は、各接触部402、403がピンボディ401の軸方向に対して変異可能なように、両接触部402、403をそれぞれピンボディ401の下端又は上端へ向けて付勢する。そのため、コンタクトピン400の一端が、ICデバイスの端子等によりピンボディ401の軸方向に沿って押圧されると、接触部402、403には押圧された方向と逆向きの力が作用するので、接触部402、403とその端子間の接触が確実になる。そのため、導電性コンタクトピン400は、接触部402又は403と接触された端子等と確実に導通接続される。   Inside the pin body 401, an elastic member having conductivity such as a metal spring 404 is provided. The spring 404 urges the contact portions 402 and 403 toward the lower end or the upper end of the pin body 401 so that the contact portions 402 and 403 can be changed with respect to the axial direction of the pin body 401. Therefore, when one end of the contact pin 400 is pressed along the axial direction of the pin body 401 by a terminal of the IC device or the like, a force opposite to the pressed direction acts on the contact portions 402 and 403. Contact between the contact portions 402 and 403 and their terminals is ensured. For this reason, the conductive contact pin 400 is securely connected to a terminal or the like in contact with the contact portion 402 or 403.

また、図11は、本発明の各実施形態に適用可能な導電性コンタクトピン4、6の他の例を示す断面図であり、これら導電性コンタクトピン4、6に相当する例として導電性コンタクトピン410の側面断面が示されている。   FIG. 11 is a cross-sectional view showing another example of the conductive contact pins 4 and 6 applicable to each embodiment of the present invention. As an example corresponding to the conductive contact pins 4 and 6, the conductive contact pins are used. A side cross-section of pin 410 is shown.

導電性コンタクトピン410は、基板に形成された孔又は貫通孔に挿入される、導電性金属により形成された略円筒状のピンボディ411と、細長いピン状のプランジャ412及びコイル状バネ413とを有する。プランジャ412及びコイル状バネ413は、いずれも導電性金属により形成され、ピンボディ411内に収容されている。   The conductive contact pin 410 includes a substantially cylindrical pin body 411 formed of a conductive metal, an elongated pin-shaped plunger 412 and a coil-shaped spring 413 inserted into a hole or a through-hole formed in the substrate. Have. Both the plunger 412 and the coil spring 413 are made of a conductive metal and are accommodated in the pin body 411.

ピンボディ411は、下側に開口している第一部分411aと、第一部分と同軸状に配置された第二部分411cと、内径がピンボディ411の延在方向に漸次変化し、第一部分411aと第二部分411cとを連絡する傾斜部分411bとを有する。ピンボディ411の下側開口(例えば、孔の底面又は貫通孔の開口のうち回路基板に対面する開口)の近傍である第一部分411aにおける内径は、ピンボディ411の中心部分である第二部分411cにおける内径よりも小さくなっている。ピンボディ411は、第二部分411cの上方に、第二部分411cと連通して第二部分411cよりも内径の狭い第三部分411dを有し、その第三部分411dに上面開口が形成されている。   The pin body 411 includes a first portion 411a that opens downward, a second portion 411c that is arranged coaxially with the first portion, an inner diameter that gradually changes in the extending direction of the pin body 411, and the first portion 411a And an inclined portion 411b communicating with the second portion 411c. The inner diameter of the first portion 411a in the vicinity of the lower opening of the pin body 411 (for example, the opening facing the circuit board out of the bottom of the hole or the opening of the through hole) is the second portion 411c that is the central portion of the pin body 411. Is smaller than the inner diameter. The pin body 411 has a third portion 411d that is in communication with the second portion 411c and has a smaller inner diameter than the second portion 411c, and an upper surface opening is formed in the third portion 411d. Yes.

ピンボディ411内に収容されたコイル状バネ413は、ピンボディ411の第二部分411cに収容されている上側部分413aと、上側部分413aに連結されている下側部分413bとを備える。上側部分413aはその軸方向つまりピンボディ411の延在方向に圧縮可能な弾性を有する。また、上側部分413aは、その外径がピンボディ411の第二部分411cの内径と略同一か、それよりも小さい。下側部分413bは上側部分413aに連続して形成されており、下側部分413bでは、上側部分413aよりもバネが密に巻かれている。また、下側部分413bの外径は、上側部分413aよりも小さく、かつ、ピンボディ411の第一部分411aの内径と略同一かそれよりも小さい。したがって、コイル状バネ413の上側部分413a(すなわち、ピンボディ411の第二部分411c内に位置する部分)の直径は、ピンボディ411の第一部分411aの内径よりも大きい。そのため、ピンボディ411は、コイル状バネ413がピンボディ411から脱落することを防止できる。さらに、コイル状バネ413の上側部分413aの長さはピンボディ411の第二部分411cの長さと略同一の長さを有している。一方、コイル状バネ413の下側部分413bの長さはピンボディ411の第一部分411aよりも長い。したがって、ピンボディ411に挿入されたコイル状バネ413は、その下側部分413bがピンボディ411の下部の開口から突出し、コイル状バネ413の下端が回路基板の端子または孔の底面と接触し、電気的に接続されるようになっている。また、後述するプランジャ412はコイル状バネ413により、常に上方向に付勢された状態にある。   The coiled spring 413 accommodated in the pin body 411 includes an upper part 413a accommodated in the second part 411c of the pin body 411 and a lower part 413b connected to the upper part 413a. The upper portion 413a has elasticity capable of being compressed in the axial direction, that is, in the extending direction of the pin body 411. The upper portion 413a has an outer diameter that is substantially the same as or smaller than the inner diameter of the second portion 411c of the pin body 411. The lower part 413b is formed continuously with the upper part 413a, and the spring is wound more densely in the lower part 413b than in the upper part 413a. Further, the outer diameter of the lower portion 413b is smaller than that of the upper portion 413a, and is substantially the same as or smaller than the inner diameter of the first portion 411a of the pin body 411. Therefore, the diameter of the upper portion 413a of the coiled spring 413 (that is, the portion located in the second portion 411c of the pin body 411) is larger than the inner diameter of the first portion 411a of the pin body 411. Therefore, the pin body 411 can prevent the coiled spring 413 from dropping from the pin body 411. Further, the length of the upper portion 413 a of the coiled spring 413 is substantially the same as the length of the second portion 411 c of the pin body 411. On the other hand, the length of the lower portion 413b of the coil spring 413 is longer than the first portion 411a of the pin body 411. Therefore, the lower part 413b of the coiled spring 413 inserted into the pin body 411 protrudes from the lower opening of the pin body 411, and the lower end of the coiled spring 413 contacts the terminal of the circuit board or the bottom of the hole, It is designed to be electrically connected. In addition, a plunger 412 described later is always biased upward by a coil spring 413.

コイル状バネ413の下側部分413bは、コイル状バネ413が自由状態(圧縮力を受けていない状態)でバネの隣接する巻き同士が接触するように構成されている。そのため、コイル状バネ413の下側部分413bでは、コイル状バネ413及びピンボディ411により形成される導電路の断面積が広くなるので、その導電路の導電抵抗を小さくすることができる。また、導電路がコイル状ではなく、コイル状バネ413の延在方向に略並行な、直線状に形成することができる。そのため、高周波信号がコンタクトピンに印加されても、この部分でインダクタンスが発生することを抑制できる。本実施形態では一つのバネの外径および巻きピッチを変化させることにより、上側部分413aと下側部分413bとが構成されている。そのため、少ない部品点数で、低コストに弾性部材を作製することができる。   The lower portion 413b of the coiled spring 413 is configured such that adjacent windings of the spring come into contact with each other when the coiled spring 413 is in a free state (not receiving a compressive force). Therefore, in the lower portion 413b of the coil spring 413, the cross-sectional area of the conductive path formed by the coil spring 413 and the pin body 411 is widened, so that the conductive resistance of the conductive path can be reduced. Further, the conductive path is not coiled, but can be formed in a straight line substantially parallel to the extending direction of the coiled spring 413. Therefore, even when a high frequency signal is applied to the contact pin, it is possible to suppress the generation of inductance in this portion. In this embodiment, the upper part 413a and the lower part 413b are comprised by changing the outer diameter and winding pitch of one spring. Therefore, an elastic member can be produced at a low cost with a small number of parts.

また、コイル状バネの下側部分は自由状態でバネの隣接する巻き同士が接触しないように構成しておき、ICデバイス又は回路基板がピンホルダに取り付けられてコイル状バネが圧縮されたときに、下側部分のバネの隣接する巻き同士が接触するよう、導電性コンタクトピン410は構成されてもよい。コイル状バネの下側部分において隣接するバネの巻き同士が予め接触するようにコイル状バネが構成される場合には、コイル状バネの圧縮程度にかかわらずコイル状バネの延在方向に略平行な導電路が形成されるので、より確実に導電路を短くすることができる。   In addition, the lower part of the coil spring is configured so that adjacent windings of the spring do not contact each other in a free state, and when the IC device or the circuit board is attached to the pin holder and the coil spring is compressed, The conductive contact pin 410 may be configured such that adjacent turns of the lower portion springs are in contact. When the coiled spring is configured so that adjacent windings of the spring in the lower part of the coiled spring are in contact with each other in advance, the coiled spring is substantially parallel to the extending direction regardless of the degree of compression of the coiled spring. Therefore, the conductive path can be shortened more reliably.

一方、ピンボディ411の第二部分411cでは、コイル状バネ413は疎に巻かれているので、コイル状バネ413はピンボディ411の長手方向に沿って弾性を有している。   On the other hand, in the second portion 411 c of the pin body 411, the coiled spring 413 is wound sparsely, so that the coiled spring 413 has elasticity along the longitudinal direction of the pin body 411.

本実施形態では1本のコイル状バネによって弾性部材を構成しているが、弾性部材を他の形態でも構成することができる。例えば、外径またはバネ定数の異なる2つのコイル状バネを直列にピンボディ411に挿入してもよい。また、それらのコイル状バネが一体化されてもよい。   In the present embodiment, the elastic member is constituted by one coil spring, but the elastic member may be constituted in other forms. For example, two coil springs having different outer diameters or spring constants may be inserted into the pin body 411 in series. Moreover, those coiled springs may be integrated.

或いは、コイル状バネの下側部分は金属スリーブ又は金属棒で構成されてもよい。これら金属スリーブ又は金属棒は、金属スリーブ又は金属棒の上端付近で、コイル状バネの上側部分と公知の方法で連結されてもよい。連結方法として、例えば、それらを機械的に係合させる方法または導電性接着剤で接着する方法を採用することができる。さらに、コイル状バネの上側部分は導電性を有する弾性部材であればよく、その上側部分は、例えば導電性を有するエラストマー、導電性材料で構成された空気バネ、若しくはピンボディ411の延在方向に圧縮可能な板バネ等により構成することができる。   Alternatively, the lower part of the coil spring may be composed of a metal sleeve or a metal rod. These metal sleeves or metal rods may be connected to the upper part of the coil spring in a known manner near the upper end of the metal sleeve or metal rod. As the connection method, for example, a method of mechanically engaging them or a method of bonding with a conductive adhesive can be employed. Further, the upper part of the coil spring may be an elastic member having conductivity, and the upper part is, for example, an air spring made of a conductive elastomer, a conductive material, or the extending direction of the pin body 411. It can be configured by a leaf spring or the like that can be compressed.

ピンボディ411に収容されたプランジャ412は、ICデバイスの端子又は基板に形成された孔の上面に設けられた導電体と、コイル状バネ413及びピンボディ411とを電気的に接続する。   The plunger 412 accommodated in the pin body 411 electrically connects the conductor provided on the terminal of the IC device or the upper surface of the hole formed in the substrate, the coiled spring 413 and the pin body 411.

プランジャ412の上端は、ICデバイスの端子又は基板に形成された孔の上面に設けられた導電体と確実に接触するように、ピンボディ411の上部の開口から突出している。一方、プランジャ412の下端は、コイル状バネ413の内部に挿入される。プランジャ412の長手方向の略中央部には、プランジャ412の他の部分よりも直径が大きいフランジ412aが形成されている。そのフランジ412aの下端がコイル状バネ413の上端と衝合される。そのため、ICデバイスの端子等によりプランジャ412が押圧されると、プランジャ412が下方へ向けて移動するとともに、プランジャ412はコイル状バネ413をピンボディ411の長手方向に沿って圧縮する。これにより、プランジャ412とコイル状バネ413が確実に接触し、プランジャ412とコイル状バネ413が接触不良となることを防止できる。また、プランジャ412及びコイル状バネ413とピンボディ411との接触面積が増加するので、プランジャ412及びコイル状バネ413からピンボディ411を経由する導電路の抵抗を小さくすることができる。   The upper end of the plunger 412 protrudes from the opening in the upper part of the pin body 411 so as to be surely in contact with the conductor provided on the upper surface of the hole formed in the terminal of the IC device or the substrate. On the other hand, the lower end of the plunger 412 is inserted into the coiled spring 413. A flange 412 a having a larger diameter than other portions of the plunger 412 is formed at a substantially central portion in the longitudinal direction of the plunger 412. The lower end of the flange 412 a is abutted with the upper end of the coiled spring 413. Therefore, when the plunger 412 is pressed by the terminal of the IC device or the like, the plunger 412 moves downward, and the plunger 412 compresses the coiled spring 413 along the longitudinal direction of the pin body 411. Thereby, the plunger 412 and the coiled spring 413 can be reliably brought into contact with each other, and the plunger 412 and the coiled spring 413 can be prevented from being poorly connected. Further, since the contact area between the plunger 412 and the coiled spring 413 and the pin body 411 increases, the resistance of the conductive path from the plunger 412 and the coiled spring 413 through the pin body 411 can be reduced.

なお、プランジャ412の長さは、プランジャ412の移動範囲の下端に位置するときでも、プランジャ412の下端がピンボディ411の内径が大きい部分(すなわち、第2部分411c)に収まるように設計されることが好ましい。このようにプランジャ412の長さが設定されることで、ICデバイス又は回路基板がピンホルダから取り外されたときに、プランジャ412の下端がコイル状バネ413の径の細い部分に挟まって抜けなくなることを防止できる。   Note that the length of the plunger 412 is designed so that the lower end of the plunger 412 fits into the portion with the larger inner diameter of the pin body 411 (that is, the second portion 411c) even when located at the lower end of the movement range of the plunger 412. It is preferable. By setting the length of the plunger 412 in this way, when the IC device or the circuit board is removed from the pin holder, the lower end of the plunger 412 is caught between the thin portions of the coiled spring 413 and cannot be removed. Can be prevented.

また、コイル状バネ413が圧縮された状態において、プランジャ412の下端部分は、コイル状バネ413の疎に巻かれた部分と接触することが好ましい。プランジャ412がコイル状バネ413の内周面と接触するとコイル状バネ413が撓み、その弾性反発力でプランジャ412がコイル状バネ413によって押し返される。この弾性反発力が大きいと、コイル状バネ413とプランジャ412との間の摩擦が大きくなり、プランジャ412の上下方向の移動が阻害される虞れがある。コイル状バネ413の疎に巻かれた部分の剛性は、密に巻かれた部分の剛性よりも低くなる。そのため、プランジャ412の下端部分がコイル状バネ413と接触したときに、その接触したコイル状バネ413の部分が疎に巻かれている方が、プランジャ412に作用する弾性反発力を小さくでき、それによってプランジャ412の上下方向への動きを滑らかにすることができる。   In addition, in a state where the coiled spring 413 is compressed, the lower end portion of the plunger 412 is preferably in contact with the sparsely wound portion of the coiled spring 413. When the plunger 412 comes into contact with the inner peripheral surface of the coiled spring 413, the coiled spring 413 is bent, and the plunger 412 is pushed back by the coiled spring 413 by its elastic repulsive force. When this elastic repulsive force is large, the friction between the coiled spring 413 and the plunger 412 increases, and the vertical movement of the plunger 412 may be hindered. The rigidity of the sparsely wound portion of the coiled spring 413 is lower than the rigidity of the densely wound portion. Therefore, when the lower end portion of the plunger 412 comes into contact with the coiled spring 413, the elastic repulsive force acting on the plunger 412 can be reduced when the portion of the contacted coiled spring 413 is loosely wound. Thus, the vertical movement of the plunger 412 can be smoothed.

さらに、コイル状バネ413の密に巻かれた部分は短い方が好ましく、コイル状バネ413の上側部分413aが実質的に疎に巻かれている部分のみからなることが好ましい。   Further, it is preferable that the densely wound portion of the coiled spring 413 is short, and the upper portion 413a of the coiled spring 413 is preferably composed only of a portion that is substantially sparsely wound.

コイル状バネ413の密に巻かれた部分が短いほど、長手方向への弾性を発揮する部分であるコイル状バネ413の疎に巻かれた部分の寸法を長くすることができる。そのため、コイル状バネ413の密にまかれた部分が短いほど、プランジャ412の移動量を大きくすることができる。さらに、プランジャ412の移動量を大きくすることができると、疎に巻かれた部分のバネ係数を小さくすることが可能となる。そのため、例えば、ピンホルダに保持された複数の導電性コンタクトピン410の上端に接するICデバイスの端子の高さ方向(導電性コンタクトピン410の長軸方向)における位置が異なっても、各導電性コンタクトピン間でのプランジャ412とICデバイスの端子との接圧の変化が小さくなり、安定した接触状態を得ることができる。   The shorter the portion of the coiled spring 413 that is wound tightly, the longer the dimension of the coiled spring 413 that is the portion that exhibits elasticity in the longitudinal direction. Therefore, the movement amount of the plunger 412 can be increased as the densely wound portion of the coil spring 413 is shorter. Furthermore, if the amount of movement of the plunger 412 can be increased, the spring coefficient of the sparsely wound portion can be reduced. Therefore, for example, even if the positions of the IC device terminals in contact with the upper ends of the plurality of conductive contact pins 410 held by the pin holder in the height direction (long axis direction of the conductive contact pins 410) are different, each conductive contact A change in contact pressure between the plunger 412 and the terminal of the IC device between the pins is reduced, and a stable contact state can be obtained.

ピンボディ411は、上部開口近傍で内径が細くなっている。その細くなった部分はプランジャ412のフランジ412aの上端を係止して、プランジャ412の移動範囲の上端を規定している。   The pin body 411 has a small inner diameter in the vicinity of the upper opening. The thinned portion locks the upper end of the flange 412a of the plunger 412 to define the upper end of the movement range of the plunger 412.

なお、他の実施形態によれば、ピンホルダの基板に形成される各孔の内側形状を、図11に示された導電性コンタクトピン410のピンボディ411の内側形状と同様に形成してもよい。そして各孔内に導電体を形成するとともに、図11に示された導電性コンタクトピン410のプランジャ412とコイル状バネ413が、図11に示されたように配置されてもよい。この場合、プランジャ412とコイル状バネ413とが、導電性コンタクトピンを構成する。   In addition, according to other embodiment, you may form the inner shape of each hole formed in the board | substrate of a pin holder similarly to the inner shape of the pin body 411 of the electroconductive contact pin 410 shown by FIG. . And while forming a conductor in each hole, the plunger 412 and the coiled spring 413 of the conductive contact pin 410 shown in FIG. 11 may be arranged as shown in FIG. In this case, the plunger 412 and the coiled spring 413 constitute a conductive contact pin.

以上のように、当業者は、本発明の範囲内で、実施される形態に合わせて様々な変更を行うことができる。   As described above, those skilled in the art can make various modifications in accordance with the embodiment to be implemented within the scope of the present invention.

(配列パターンの変形例)
図12は、第1導電性コンタクトピン4の第1配置パターンの他の例を示す平面図である。また、図13は、第2導電性コンタクトピン6の第2配置パターンの他の例を示す平面図である。
(Modification of array pattern)
FIG. 12 is a plan view showing another example of the first arrangement pattern of the first conductive contact pins 4. FIG. 13 is a plan view showing another example of the second arrangement pattern of the second conductive contact pins 6.

図12に示されたように、第1基板310の上面310a上には、複数の第1導電性コンタクトピン4のそれぞれが、ピンホルダに取り付けられるICデバイスの各端子と電気的に接続されるように、複数の孔が設けられている。複数の第1導電性コンタクトピン4それぞれは、対応する孔に挿入されており、複数の第1導電性コンタクトピン4により第1配列パターンPA2aが形成される。なお、図12には、第1導電性コンタクトピン4の第1配列パターンPA2aがピッチP1の6x6矩形配列パターンで構成された例が示されている。また、図12に示された823a〜823dは、固定具83(図2)を貫通させるための貫通孔である。   As shown in FIG. 12, on the upper surface 310a of the first substrate 310, each of the plurality of first conductive contact pins 4 is electrically connected to each terminal of the IC device attached to the pin holder. Are provided with a plurality of holes. Each of the plurality of first conductive contact pins 4 is inserted into the corresponding hole, and the first array pattern PA2a is formed by the plurality of first conductive contact pins 4. FIG. 12 shows an example in which the first array pattern PA2a of the first conductive contact pins 4 is configured as a 6 × 6 rectangular array pattern with a pitch P1. Moreover, 823a-823d shown by FIG. 12 is a through-hole for penetrating the fixing tool 83 (FIG. 2).

一方、図13に示されたように、第2基板320の下面320b上には、複数の第2導電性コンタクトピン6それぞれが、ピンホルダが取り付けられる回路基板の各端子と電気的に接続されるように、複数の孔が設けられている。複数の第2導電性コンタクトピン6それぞれは、対応する孔に挿入されており、複数の第2導電性コンタクトピン6により第1配列パターンPA2aとは異なる第2配列パターンPA2bが形成される。なお、図13には、第2導電性コンタクトピン6の第2配列パターンPA2bも6x6矩形配列パターンで構成された例が示されているが、第1配列パターンPA2aとは導電性コンタクトピン間のピッチP2(>P1)が異なっている。また、図13に示された824a〜824dは、固定具83(図2)を貫通させるための貫通孔である。   On the other hand, as shown in FIG. 13, on the lower surface 320b of the second substrate 320, each of the plurality of second conductive contact pins 6 is electrically connected to each terminal of the circuit board to which the pin holder is attached. Thus, a plurality of holes are provided. Each of the plurality of second conductive contact pins 6 is inserted into a corresponding hole, and a second array pattern PA2b different from the first array pattern PA2a is formed by the plurality of second conductive contact pins 6. FIG. 13 shows an example in which the second array pattern PA2b of the second conductive contact pins 6 is also configured by a 6 × 6 rectangular array pattern, but the first array pattern PA2a is between the conductive contact pins. The pitch P2 (> P1) is different. Further, 824a to 824d shown in FIG. 13 are through holes for allowing the fixture 83 (FIG. 2) to pass therethrough.

図12及び図13に示された例では、第1及び第2配列パターンPA2a、PA2bは、縦方向及び横方向の双方に沿ったピン間のピッチが異なる相似形である。なお、第1配列パターンと第2配列パターンは、ピッチ及び配列のみならず、ピン本数が異なっていてもよい。   In the example shown in FIGS. 12 and 13, the first and second array patterns PA2a and PA2b have similar shapes in which the pitch between pins along both the vertical direction and the horizontal direction is different. The first arrangement pattern and the second arrangement pattern may differ not only in pitch and arrangement but also in the number of pins.

(第2実施形態)
図14は、本発明に係るICデバイス用ソケット100の、第2実施形態に係るピンホルダ1Aにおける要部断面を拡大した図である。この図14に示された実施形態に係るピンホルダ1Aも、図5の実施形態と同様に、図1及び図2に示された当該ICデバイス用ソケット100の一部を構成している。ただし、本実施形態に係るピンホルダ1Aは、第1基板410、第2基板420、第3基板430を備えるが、第1基板410と第3基板430が一体化される一方、第2基板420と第3基板430が別体構成となっている点で、図5の実施形態と異なる。なお、上記相違点を除き、各基板410〜430の構成及び材料は、上述の図5の実施形態と同様である。
(Second Embodiment)
FIG. 14 is an enlarged view of a cross-section of the main part of the pin holder 1A according to the second embodiment of the IC device socket 100 according to the present invention. The pin holder 1A according to the embodiment shown in FIG. 14 also constitutes a part of the IC device socket 100 shown in FIGS. 1 and 2, similarly to the embodiment of FIG. However, the pin holder 1A according to the present embodiment includes the first substrate 410, the second substrate 420, and the third substrate 430. The first substrate 410 and the third substrate 430 are integrated with each other, It differs from the embodiment of FIG. 5 in that the third substrate 430 has a separate configuration. Except for the above differences, the configurations and materials of the substrates 410 to 430 are the same as those of the above-described embodiment of FIG.

まず、図14に示された第1基板410の構造について詳述する。この第1基板410は、第3基板430上に積層又は接着されることにより該第3基板430と一体化された構造を有するが、実質的に図5の実施形態における第1基板210とその構造及び構成材料において同一である。   First, the structure of the first substrate 410 shown in FIG. 14 will be described in detail. The first substrate 410 has a structure integrated with the third substrate 430 by being laminated or bonded to the third substrate 430. The first substrate 410 is substantially the same as the first substrate 210 in the embodiment of FIG. It is the same in structure and constituent materials.

すなわち、第1基板410は、ICデバイス(図示せず)に対面する上面410aと、該上面410aに対向する下面410bを有するとともに、ガラスエポキシ樹脂等の誘電体からなる基材4110と、この基材4110に包埋された少なくとも1つの誘電体層4111を有し(更に別の誘電体層を備えてもよい)、誘電体層4111の上面側及び下面側には銅等の導電層4112、4113が形成されている。また、基材4110には、挿入される第1導電性コンタクトピン4が第1配列パターンPA1b(図12のパターンPA2aでもよい)を形成するよう、複数の貫通孔が形成されており、これら貫通孔の内面には、銅、金又は銀等の導電材料4151〜4156が設けられている。   That is, the first substrate 410 has an upper surface 410a facing an IC device (not shown), a lower surface 410b facing the upper surface 410a, a base material 4110 made of a dielectric such as glass epoxy resin, and the base. At least one dielectric layer 4111 embedded in the material 4110 (which may further include another dielectric layer), and a conductive layer 4112 such as copper on the upper surface side and the lower surface side of the dielectric layer 4111; 4113 is formed. The base material 4110 is formed with a plurality of through holes so that the first conductive contact pins 4 to be inserted form the first array pattern PA1b (or the pattern PA2a in FIG. 12). Conductive materials 4151 to 4156 such as copper, gold, or silver are provided on the inner surface of the hole.

誘電体層4111の両面に形成された導電層のうち、一方の導電層4112は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層4113は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。なお、図14に示された第1基板410の上面410aは、基材4110の上面と一致しており、第1基板410の下面410bは、基材4110の下面に一致している。また、この下面410bは、第3基板430の上面430aに直接接している。各誘電体層及びそれぞれの両面に形成された導電層は、第1基板410に全面的に配置される。したがって、第1基板410の面積と略等しい面積を有するコンデンサが形成可能である。   Of the conductive layers formed on both surfaces of the dielectric layer 4111, one conductive layer 4112 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer 4113 is A ground (GND) layer electrically connected to the grounding pin of the IC device socket 100 is formed. Note that the upper surface 410 a of the first substrate 410 shown in FIG. 14 is coincident with the upper surface of the base material 4110, and the lower surface 410 b of the first substrate 410 is coincident with the lower surface of the base material 4110. The lower surface 410b is in direct contact with the upper surface 430a of the third substrate 430. The dielectric layers and the conductive layers formed on both surfaces are disposed on the first substrate 410 over the entire surface. Therefore, a capacitor having an area substantially equal to the area of the first substrate 410 can be formed.

第1基板410において、対応する貫通孔に挿入された第1導電性コンタクトピン4のうち、第1導電性コンタクトピン4142、4143、4145が接地用ピンであり、第1導電性コンタクトピン4141、4146が信号伝送用ピンであり、第1導電性コンタクトピン4144が電源供給用ピンである。   Of the first conductive contact pins 4 inserted into the corresponding through holes in the first substrate 410, the first conductive contact pins 4142, 4143, 4145 are grounding pins, and the first conductive contact pins 4141, 4146 is a signal transmission pin, and the first conductive contact pin 4144 is a power supply pin.

各第1導電性コンタクトピン4141〜4146は、上面410aから下面410bに向かって第1基板410を貫通している。詳細には、接地用ピンである第1導電性コンタクトピン4142、4143、4145は、導電材料4152、4153、4155にそれぞれ接触した状態で対応する貫通孔内に圧入され、これにより各接地用ピンは第1基板410にそれぞれ保持される。また、導電材料4152、4153、4155のそれぞれは、グラウンド層である導電層4113に電気的に接触している。電源用ピンである第1導電性コンタクトピン4144は、導電材料4154に接触した状態で対応する貫通孔内に圧入され、これにより、電源用ピンは第1基板410に保持される。導電材料4154は、電源層である導電層4112に電気的に接触している。   Each of the first conductive contact pins 4141 to 4146 penetrates the first substrate 410 from the upper surface 410a toward the lower surface 410b. Specifically, the first conductive contact pins 4142, 4143, 4145, which are ground pins, are press-fitted into the corresponding through holes in contact with the conductive materials 4152, 4153, 4155, respectively. Are respectively held on the first substrate 410. In addition, each of the conductive materials 4152, 4153, and 4155 is in electrical contact with the conductive layer 4113 that is a ground layer. The first conductive contact pins 4144 that are power supply pins are press-fitted into the corresponding through-holes while being in contact with the conductive material 4154, whereby the power supply pins are held on the first substrate 410. The conductive material 4154 is in electrical contact with the conductive layer 4112 which is a power supply layer.

一方、信号伝送用ピンである第1導電性コンタクトピン4141、4146は、が導電材料4151、4156に接触することなく対応する貫通孔内に挿入されている。すなわち、第1導電性コンタクトピン4141、4146のピンボディの直径dに対して対応する貫通孔の開口径はD(>d)に設定されており、第1基板410内に同軸線路が構成されている。なお、第1導電性コンタクトピン4141、4146から一定距離れた導電材料4151、4156は、グラウンド層である導電層4113に電気的に接続されている。   On the other hand, the first conductive contact pins 4141 and 4146 which are signal transmission pins are inserted into the corresponding through holes without contacting the conductive materials 4151 and 4156. That is, the opening diameter of the through hole corresponding to the diameter d of the pin body of the first conductive contact pins 4141 and 4146 is set to D (> d), and a coaxial line is formed in the first substrate 410. ing. Note that the conductive materials 4151 and 4156 that are spaced apart from the first conductive contact pins 4141 and 4146 are electrically connected to the conductive layer 4113 that is a ground layer.

第1基板410の上面410aの上又は上方には、板状保持部材4121が設けられている。板状保持部材4121は、第1導電性コンタクトピン4141〜4146それぞれに対応して設けられた貫通孔を有し、これら貫通孔はピンボディの直径dよりも小さな径をそれぞれ有する。第1導電性コンタクトピン4141〜4146は、板状保持部材4121の対応する貫通孔にそれぞれのプランジャ先端が挿入されることにより、第1基板410に確実に保持される。   A plate-like holding member 4121 is provided on or above the upper surface 410 a of the first substrate 410. The plate-shaped holding member 4121 has through holes provided corresponding to the first conductive contact pins 4141 to 4146, respectively, and each of these through holes has a diameter smaller than the diameter d of the pin body. The first conductive contact pins 4141 to 4146 are securely held on the first substrate 410 by inserting the respective plunger tips into the corresponding through holes of the plate-like holding member 4121.

さらに、基材4110は、その表面(第1基板410の上面410aに一致した面)上又は該表面の上方であって、信号伝送用ピンである第1導電性コンタクトピン4141、4146のプランジャ近傍に、接地される層状の接地用導体(接地用導体層)4131を有する。接地用導体層4131は、基材4110の表面上において、各接地用ピンである第1導電性コンタクトピン4142、4143、4145に電気的に接続された導電材料4152、4153、4155(接地用ピンが挿入された貫通孔の内面に設けられたメッキ層)に電気的に接続されており、また、信号伝送用ピンである第1導電性コンタクトピン4141、4146とは電気的に接続されない。このように、ピンボディより細径のプランジャ近傍にグラウンド層と同電位の導体層が配置されることにより、プランジャ先端のインダクタンス成分を補償し、信号伝送用ピンの挿入損失や近端クロストークを小さくすることができる。また、基材4110の表層に接地用導体層を設けることは、通常の多層基板製造プロセスにより実現でき、かつ、基材4110の内層に接地用導体層を設ける場合よりも大きな容量成分を得ることができる。なお、図14でも、明瞭化のために接地用導体層4131と板状保持部材4121とは離れて図示されているが、両者は当接していてもよい。   Further, the base material 4110 is on or above the surface (the surface coincident with the upper surface 410a of the first substrate 410) and in the vicinity of the plunger of the first conductive contact pins 4141 and 4146 which are signal transmission pins. And a layered grounding conductor (grounding conductor layer) 4131 to be grounded. The grounding conductor layer 4131 has conductive materials 4152, 4153, 4155 (grounding pins) electrically connected to the first conductive contact pins 4142, 4143, 4145 as the grounding pins on the surface of the base material 4110. Are electrically connected to the first conductive contact pins 4141 and 4146 which are signal transmission pins. In this way, by arranging a conductor layer with the same potential as the ground layer near the plunger with a diameter smaller than that of the pin body, the inductance component of the plunger tip is compensated for, and insertion loss of the signal transmission pin and near-end crosstalk are reduced. Can be small. Further, providing the grounding conductor layer on the surface layer of the base material 4110 can be realized by a normal multilayer substrate manufacturing process, and a larger capacitance component can be obtained than when the grounding conductor layer is provided on the inner layer of the base material 4110. Can do. In FIG. 14, the grounding conductor layer 4131 and the plate-like holding member 4121 are illustrated apart from each other for the sake of clarity, but they may be in contact with each other.

次に、図14に示された第2基板420の構造について説明する。なお、第2基板420は、図5に示された第2基板220とその構造及び構成材料において実質的に同一であるため、重複する説明については省略するものとする。   Next, the structure of the second substrate 420 shown in FIG. 14 will be described. Note that the second substrate 420 is substantially the same in structure and constituent material as the second substrate 220 shown in FIG.

すなわち、第2基板420は、第1基板410に一体化された第3基板430の下面430bに対面した上面420aと、該上面420aに対向する下面420bを有するとともに、ガラスエポキシ樹脂等の誘電体からなる基材4210と、この基材4210に包埋された少なくとも1つの誘電体層4211を有し(更に別の誘電体層を備えてもよい)、誘電体層4211の上面側及び下面側には銅等の導電層4212、4213が形成されている。なお、一方の導電層4212は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層4213は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。また、基材4210には、挿入される第2導電性コンタクトピン6が第2配列パターン(図4又は図13)を形成するよう、複数の貫通孔が形成されており、これら貫通孔の内面には、銅、金又は銀等の導電材料4251〜4256が設けられている。   That is, the second substrate 420 has an upper surface 420a facing the lower surface 430b of the third substrate 430 integrated with the first substrate 410 and a lower surface 420b facing the upper surface 420a, and a dielectric such as glass epoxy resin. A base material 4210 made of the above and at least one dielectric layer 4211 embedded in the base material 4210 (another dielectric layer may be provided), and an upper surface side and a lower surface side of the dielectric layer 4211 Are formed with conductive layers 4212 and 4213 such as copper. One conductive layer 4212 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer 4213 is electrically connected to the ground pin of the IC device socket 100. Configure a connected ground (GND) layer. The base material 4210 has a plurality of through holes so that the second conductive contact pins 6 to be inserted form a second arrangement pattern (FIG. 4 or FIG. 13). Are provided with conductive materials 4251 to 4256 such as copper, gold or silver.

第2基板420において、対応する貫通孔に挿入された第2導電性コンタクトピン6のうち、第2導電性コンタクトピン4242、4243、4245が接地用ピンであり、第2導電性コンタクトピン4241、4244が上述の同軸構造を構成する信号伝送用ピンであり、第2導電性コンタクトピン4246が電源供給用ピンである。   Of the second conductive contact pins 6 inserted into the corresponding through holes in the second substrate 420, the second conductive contact pins 4242, 4243, 4245 are grounding pins, and the second conductive contact pins 4241, Reference numeral 4244 denotes a signal transmission pin constituting the above-described coaxial structure, and the second conductive contact pin 4246 is a power supply pin.

第2基板420の上面420a及び下面420bの上又は上方には、板状保持部材4221、4222が設けられている。さらに、さらに、第2基板420は、その表面(第2基板420の上面420a、下面420bにそれぞれ一致した面)上又は該表面の上方であって、信号伝送用ピンである第2導電性コンタクトピン4241、4244のプランジャ近傍に、接地される層状の接地用導体(接地用導体層)4231、4232を有する。なお、図14では、明瞭化のために接地用導体層4231、4232と板状保持部材4221、4222とは離れて図示されているが、両者は当接していてもよい。     Plate-shaped holding members 4221 and 4222 are provided on or above the upper surface 420 a and the lower surface 420 b of the second substrate 420. Further, the second substrate 420 is a second conductive contact that is a signal transmission pin on or above the surface (surfaces respectively matching the upper surface 420a and the lower surface 420b of the second substrate 420). In the vicinity of the plungers of the pins 4241 and 4244, there are layered grounding conductors (grounding conductor layers) 4231 and 4232 to be grounded. In FIG. 14, the grounding conductor layers 4231 and 4232 and the plate-like holding members 4221 and 4222 are illustrated apart from each other for the sake of clarity, but they may be in contact with each other.

次に、図14に示された第3基板430は、その上面430aと上述の第1基板410の下面410bとが直接接触している点を除き、その構造及び構成材料において、実質的に図5に示された実施形態の第3基板230と同様であるため、重複する説明については省略するものとする。   Next, the third substrate 430 shown in FIG. 14 is substantially the same in structure and constituent materials except that the upper surface 430a and the lower surface 410b of the first substrate 410 are in direct contact. 5 is the same as the third substrate 230 of the embodiment shown in FIG.

すなわち、第3基板430は、第1基板410の下面410bと対面する上面430aと、第2基板420の上面420aに対面する下面430bを有する。さらに、第3基板430は、ガラスエポキシ樹脂等の誘電体からなる基材4310と、この基材4310に包埋された2つの誘電体層4311、4314を有し、誘電体層4311の上面側及び下面側には銅等の導電層4312、4313が形成されている。また、誘電体層4314の上面側及び下面側には銅等の導電層4315、4316が形成されている。また、導電層4312、4315のそれぞれは当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、導電層4313、4316のそれぞれは当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。   That is, the third substrate 430 has an upper surface 430 a that faces the lower surface 410 b of the first substrate 410 and a lower surface 430 b that faces the upper surface 420 a of the second substrate 420. Further, the third substrate 430 includes a base material 4310 made of a dielectric such as glass epoxy resin, and two dielectric layers 4311 and 4314 embedded in the base material 4310, and the upper surface side of the dielectric layer 4311. In addition, conductive layers 4312 and 4313 such as copper are formed on the lower surface side. Conductive layers 4315 and 4316 such as copper are formed on the upper surface side and the lower surface side of the dielectric layer 4314. Each of the conductive layers 4312 and 4315 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and each of the conductive layers 4313 and 4316 is used for grounding the IC device socket 100. A ground (GND) layer electrically connected to the pins is formed.

第3基板430内には、信号伝送用の導電路の一部を構成する垂直接続要素4381〜4384、接地用の導電路の一部を構成する垂直接続要素4361〜4366、電源用の導電路の一部を構成する垂直接続要素4371、4372が設けられている。また、垂直接続要素4381、4382は、水平接続要素4391により電気的に接続され、係る水平接続要素4391は、グラウンド層をそれぞれ構成する導電層4313、4316に基材4310を介して挟まれたストリップラインとして機能する。同様に、垂直接続要素4383、4384は、水平接続要素4392により電気的に接続され、係る水平接続要素4392は、グラウンド層をそれぞれ構成する導電層4313、4316に基材4310を介して挟まれたストリップラインとして機能する。   In the third substrate 430, vertical connection elements 4381 to 4384 that constitute a part of a conductive path for signal transmission, vertical connection elements 4361 to 4366 that constitute a part of a conductive path for grounding, and a conductive path for power supply Vertical connection elements 4371 and 4372 constituting a part of are provided. The vertical connection elements 4381 and 4382 are electrically connected by the horizontal connection element 4391, and the horizontal connection element 4391 is a strip sandwiched between the conductive layers 4313 and 4316 constituting the ground layer via the base material 4310, respectively. Act as a line. Similarly, the vertical connection elements 4383 and 4384 are electrically connected by the horizontal connection element 4392, and the horizontal connection element 4392 is sandwiched between the conductive layers 4313 and 4316 constituting the ground layer via the base material 4310, respectively. Functions as a stripline.

なお、第3基板430内において、垂直接続要素4381、4384は、それぞれ、下面430b上に信号伝送用ピンである導電性コンタクトピン4241、4244と電気的に接続される接触パッド4381b、4384bを有する。また、垂直接続要素4381、4384の上面側には、信号経路のスタブを回避するため、垂直接続要素4381、4384それぞれの一部を除去するための掘削孔4381a、4384aが設けられている。一方、垂直接続要素4382、4383は、それぞれ、上面430aに信号伝送用ピンである導電性コンタクトピン4141、4146と電気的に接続される接触パッド4382a、4383aを有する。また、垂直接続要素4382、4383の下面側には、信号経路のスタブを回避するため、垂直接続要素4382、4383それぞれの一部を除去するための掘削孔4382b、4383bが設けられている。接地用の垂直接続要素4361〜4366には、それぞれ、上面430に位置する接触パッド4361a〜4366aを有するとともに、下面430b上に位置する接触パッド4361b〜4366bを有する。さらに、電源用の垂直接続要素4371、4372には、それぞれ、上面430に位置する接触パッド4371a、4372aを有するとともに、下面430b上に位置する接触パッド4371b〜4372bを有する。   In the third substrate 430, the vertical connection elements 4381 and 4384 have contact pads 4381b and 4384b that are electrically connected to the conductive contact pins 4241 and 4244, which are signal transmission pins, on the lower surface 430b, respectively. . Further, on the upper surface side of the vertical connection elements 4381 and 4384, excavation holes 4381a and 4384a for removing a part of each of the vertical connection elements 4381 and 4384 are provided in order to avoid a stub in the signal path. On the other hand, the vertical connection elements 4382 and 4383 have contact pads 4382a and 4383a that are electrically connected to the conductive contact pins 4141 and 4146, which are signal transmission pins, on the upper surface 430a, respectively. Further, on the lower surface side of the vertical connection elements 4382 and 4383, excavation holes 4382b and 4383b for removing parts of the vertical connection elements 4382 and 4383 are provided in order to avoid stubs in the signal path. The vertical connection elements 4361 to 4366 for grounding have contact pads 4361a to 4366a located on the upper surface 430, respectively, and contact pads 4361b to 4366b located on the lower surface 430b. Furthermore, the vertical connection elements 4371 and 4372 for power supply have contact pads 4371a and 4372a located on the upper surface 430, respectively, and contact pads 4371b to 4372b located on the lower surface 430b.

上述の図14に示された実施形態では、第3基板が第1基板と一体化され、第2基板から分離するよう構成されているが、第3基板が第2基板と一体化され、第1基板から分離するよう構成されてもよいことは言うまでもない。   In the embodiment shown in FIG. 14 described above, the third substrate is integrated with the first substrate and separated from the second substrate, but the third substrate is integrated with the second substrate, Needless to say, it may be configured to be separated from one substrate.

(第3実施形態)
図15は、本発明に係るICデバイス用ソケット100の、第3実施形態に係るピンホルダ1Bにおける要部断面を拡大した図である。この図15に示された実施形態に係るピンホルダ1Bも、図5及び図14に示された実施形態と同様に、図1及び図2に示された当該ICデバイス用ソケット100の一部を構成する。ただし、本実施形態に係るピンホルダ1Bは、上述の各実施形態における第1基板210、410と第3基板230、430の構造が一体化された複合基板510と、第2基板520を備える。すなわち、図15において、複合基板510の上半分が上記第1及び第2実施形態における第1基板210、410に相当する第1基板部分であり、複合基板510のした半分が上記第1及び第2実施形態における第3基板230、430に相当する第3基板部分である。したがって、本明細書において第1基板という場合、第3実施形態における複合基板510に関して言えば該複合基板510の上半分を指すものとする。また、本明細書において第3基板という場合には、第3実施形態における複合基板510に関して言えば該複合基板510の下半分を指すものとする。
(Third embodiment)
FIG. 15 is an enlarged view of a cross-section of the main part of the pin holder 1B according to the third embodiment of the IC device socket 100 according to the present invention. The pin holder 1B according to the embodiment shown in FIG. 15 also constitutes a part of the IC device socket 100 shown in FIGS. 1 and 2 as in the embodiment shown in FIGS. To do. However, the pin holder 1B according to the present embodiment includes the composite substrate 510 in which the structures of the first substrates 210 and 410 and the third substrates 230 and 430 in the above-described embodiments are integrated, and the second substrate 520. That is, in FIG. 15, the upper half of the composite substrate 510 is a first substrate portion corresponding to the first substrates 210 and 410 in the first and second embodiments, and the half of the composite substrate 510 is the first and second portions. This is a third substrate portion corresponding to the third substrates 230 and 430 in the second embodiment. Therefore, in this specification, the first substrate refers to the upper half of the composite substrate 510 in the case of the composite substrate 510 in the third embodiment. In this specification, the third substrate refers to the lower half of the composite substrate 510 in the case of the composite substrate 510 in the third embodiment.

まず、複合基板510は、ICデバイス(図示せず)に対面する上面510aと、第2基板520に対面する下面510bを有するとともに、ガラスエポキシ樹脂等の誘電体からなる基材5110と、この基材5110に包埋された誘電体層5111、5114を有する。誘電体層5111の上面側及び下面側には銅等の導電層5112、5113が形成され、誘電体層5114の上面側及び下面側には銅等の導電層5115、5116が形成されている。また、基材5110には、挿入される第1導電性コンタクトピン4が第1配列パターンPA1b(図12のパターンPA2aでもよい)を形成するよう、複数の貫通孔又は底面が導電材料で覆われた孔が形成されており、これら孔の内面には、銅、金又は銀等の導電材料5151〜5156が設けられている。さらに、基材5110には、第2基板520に挿入される第2導電性コンタクトピン6の配列パターンを形成するよう貫通孔又は孔が設けられており、これら孔の内面にも、第1導電性コンタクトピン4と第2導電性コンタクトピン6のうち同一機能を有するピン同士を導通接続する導電路として、垂直接続要素5381、5361、5362、5384、5363、5371が設けられている。   First, the composite substrate 510 has an upper surface 510a facing an IC device (not shown), a lower surface 510b facing the second substrate 520, a base material 5110 made of a dielectric material such as glass epoxy resin, and the base. Dielectric layers 5111 and 5114 are embedded in the material 5110. Conductive layers 5112 and 5113 such as copper are formed on the upper surface side and the lower surface side of the dielectric layer 5111, and conductive layers 5115 and 5116 such as copper are formed on the upper surface side and the lower surface side of the dielectric layer 5114. In addition, in the base material 5110, a plurality of through holes or bottom surfaces are covered with a conductive material so that the first conductive contact pins 4 to be inserted form a first array pattern PA1b (or the pattern PA2a in FIG. 12). Holes are formed, and conductive materials 5151 to 5156 such as copper, gold or silver are provided on the inner surfaces of these holes. Further, the base material 5110 is provided with through holes or holes so as to form an array pattern of the second conductive contact pins 6 inserted into the second substrate 520, and the first conductive material is also formed on the inner surface of these holes. Vertical connection elements 5381, 5361, 5362, 5384, 5363, and 5371 are provided as conductive paths that electrically connect pins having the same function among the conductive contact pins 4 and the second conductive contact pins 6.

誘電体層5111の両面に形成された導電層のうち、一方の導電層5112は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層5113は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。また、誘電体層5114の両面に形成された導電層のうち、一方の導電層5115は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層5116は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド層を構成する。なお、図15に示された複合基板510の上面510aは、基材5110の上面と一致しており、複合基板510の下面510bは、基材5110の下面に一致している。また、各誘電体層及びそれぞれの両面に形成された導電層は、複合基板510に全面的に配置される。したがって、複合基板510の面積と略等しい面積を有するコンデンサが形成可能である。   Of the conductive layers formed on both surfaces of the dielectric layer 5111, one conductive layer 5112 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer 5113 is A ground (GND) layer electrically connected to the grounding pin of the IC device socket 100 is formed. Of the conductive layers formed on both surfaces of the dielectric layer 5114, one conductive layer 5115 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer. 5116 constitutes a ground layer electrically connected to the grounding pin of the IC device socket 100. Note that the upper surface 510 a of the composite substrate 510 shown in FIG. 15 matches the upper surface of the base material 5110, and the lower surface 510 b of the composite substrate 510 matches the lower surface of the base material 5110. In addition, each dielectric layer and the conductive layers formed on both surfaces thereof are disposed on the entire surface of the composite substrate 510. Therefore, a capacitor having an area substantially equal to the area of the composite substrate 510 can be formed.

複合基板510において、対応する孔に挿入された第1導電性コンタクトピン4のうち、第1導電性コンタクトピン5142、5143、5145が接地用ピンであり、第1導電性コンタクトピン5141、5146が信号伝送用ピンであり、第1導電性コンタクトピン5144が電源供給用ピンである。   In the composite substrate 510, among the first conductive contact pins 4 inserted into the corresponding holes, the first conductive contact pins 5142, 5143, 5145 are grounding pins, and the first conductive contact pins 5141, 5146 are It is a signal transmission pin, and the first conductive contact pin 5144 is a power supply pin.

接地用ピンである第1導電性コンタクトピン5142、5143、5145は、導電材料5152、5153、5155にそれぞれ接触した状態で対応する貫通孔内に圧入され、これにより各接地用ピンは複合基板510にそれぞれ保持される。また、導電材料5152、5153、5155のそれぞれは、グラウンド層である導電層5113、5116の双方に電気的に接触している。電源用ピンである第1導電性コンタクトピン5144は、導電材料5154に接触した状態で対応する貫通孔内に圧入され、これにより、電源用ピンは複合基板510に保持される。導電材料5154は、電源層である導電層5112、5115の双方に電気的に接続されている。   The first conductive contact pins 5142, 5143, and 5145, which are grounding pins, are press-fitted into the corresponding through-holes while being in contact with the conductive materials 5152, 5153, and 5155, respectively. Are held respectively. In addition, each of the conductive materials 5152, 5153, and 5155 is in electrical contact with both of the conductive layers 5113 and 5116 that are ground layers. The first conductive contact pin 5144, which is a power supply pin, is press-fitted into the corresponding through hole in contact with the conductive material 5154, whereby the power supply pin is held on the composite substrate 510. The conductive material 5154 is electrically connected to both of the conductive layers 5112 and 5115 which are power supply layers.

一方、信号伝送用ピンである第1導電性コンタクトピン5141、5146は、が導電材料5151、5156に接触することなく対応する孔内に挿入されている。なお、これら孔の底部には、導電材料5151、5156とは電気的に絶縁された状態で、信号経路の一部を構成する接触パッド5382、5383が設けられている。すなわち、第1導電性コンタクトピン5141、5146のピンボディの直径dに対して対応する孔の開口径はD(>d)に設定されており、複合基板510内に同軸線路が構成されている。なお、第1導電性コンタクトピン5141、5146から一定距離れた導電材料5151、5156は、グラウンド層である導電層5113、5116の双方に電気的に接続されている。   On the other hand, the first conductive contact pins 5141 and 5146 which are signal transmission pins are inserted into the corresponding holes without contacting the conductive materials 5151 and 5156. Note that contact pads 5382 and 5383 that constitute a part of the signal path are provided at the bottoms of these holes while being electrically insulated from the conductive materials 5151 and 5156. That is, the opening diameter of the hole corresponding to the pin body diameter d of the first conductive contact pins 5141 and 5146 is set to D (> d), and a coaxial line is formed in the composite substrate 510. . Note that the conductive materials 5151 and 5156 that are spaced apart from the first conductive contact pins 5141 and 5146 are electrically connected to both of the conductive layers 5113 and 5116 that are ground layers.

ここで、第1導電性コンタクトピン5141な挿入される孔の底部に設けられた接触パッド5382は、垂直接続要素5381と水平接続要素5391を介して電気的に接続されている。この水平接続要素5391は、当該複合基板510の基材5110内に設けられたグラウンド層5411、5412の間に位置しており、この構造により、該水平接続要素5391はストリップラインとして機能する。一方、第1導電性コンタクトピン5146な挿入される孔の底部に設けられた接触パッド5383は、垂直接続要素5384と水平接続要素5392を介して電気的に接続されている。水平接続要素5392も、水平接続要素5391と同様に、当該複合基板510の基材5110内に設けられたグラウンド層5411、5412の間に位置しており、この構造により、該水平接続要素5392もストリップラインとして機能する。なお、水平接続要素5391、5392を挟み込むグラウンド層5411、5412のそれぞれは、接地用ピンである導電性コンタクトピン5142,5143、5145に接触している導体材料5152、5153、5155に電気的に接続されている。また、信号伝送用の導電路の一部となる垂直接続要素5181の上部(複合基板510の上面側)と垂直接続要素5184の上部(複合基板510の上面側)には、それぞれ掘削孔5381a、5384aが設けられている。これら掘削孔5381a、5384aは、スタブを防止するため、ドリルにより垂直接続要素5381の一部と垂直接続要素5382の一部がそれぞれ除去されるように形成された孔である。   Here, the contact pad 5382 provided at the bottom of the hole into which the first conductive contact pin 5141 is inserted is electrically connected via the vertical connection element 5381 and the horizontal connection element 5391. The horizontal connection element 5391 is located between the ground layers 5411 and 5412 provided in the base material 5110 of the composite substrate 510. With this structure, the horizontal connection element 5391 functions as a strip line. On the other hand, the contact pad 5383 provided at the bottom of the hole into which the first conductive contact pin 5146 is inserted is electrically connected through the vertical connection element 5384 and the horizontal connection element 5392. Similarly to the horizontal connection element 5391, the horizontal connection element 5392 is located between the ground layers 5411 and 5412 provided in the base material 5110 of the composite substrate 510. With this structure, the horizontal connection element 5392 is also Functions as a stripline. The ground layers 5411 and 5412 sandwiching the horizontal connection elements 5391 and 5392 are electrically connected to the conductive materials 5152, 5153 and 5155 which are in contact with the conductive contact pins 5142, 5143 and 5145 which are ground pins. Has been. Further, an excavation hole 5381a, an upper portion of the vertical connection element 5181 (upper surface side of the composite substrate 510) and an upper portion of the vertical connection element 5184 (upper surface side of the composite substrate 510), which are part of the conductive path for signal transmission, are respectively provided. 5384a is provided. These excavation holes 5381a and 5384a are holes formed so that a part of the vertical connection element 5381 and a part of the vertical connection element 5382 are removed by a drill in order to prevent stubs.

複合基板510の上面510aの上又は上方には、板状保持部材5121が設けられている。板状保持部材5121は、第1導電性コンタクトピン5141〜5146それぞれに対応して設けられた貫通孔を有し、これら貫通孔はピンボディの直径dよりも小さな径をそれぞれ有する。第1導電性コンタクトピン5141〜5146は、板状保持部材5121の対応する貫通孔にそれぞれのプランジャ先端が挿入されることにより、複合基板510に確実に保持される。   A plate-like holding member 5121 is provided on or above the upper surface 510 a of the composite substrate 510. The plate-shaped holding member 5121 has through holes provided corresponding to the first conductive contact pins 5141 to 5146, respectively, and each of these through holes has a diameter smaller than the diameter d of the pin body. The first conductive contact pins 5141 to 5146 are securely held on the composite substrate 510 by inserting the respective plunger tips into the corresponding through holes of the plate-like holding member 5121.

さらに、基材5110は、その表面(複合基板510の上面510a及び下面510bに一致した面)上又は該表面の上方であって、信号伝送用ピンである第1導電性コンタクトピン5141、5146のプランジャ近傍に、接地される層状の接地用導体(接地用導体層)5131、5132を有する。接地用導体層5131、5132それぞれは、基材5110の表面上において、各接地用ピンである第1導電性コンタクトピン5142、5143、5145に電気的に接続された導電材料5152、5153、5155(接地用ピンが挿入された貫通孔の内面に設けられたメッキ層)に電気的に接続されており、また、信号伝送用ピンである第1導電性コンタクトピン5141、5146とは電気的に接続されない。このように、ピンボディより細径のプランジャ近傍にグラウンド層と同電位の導体層が配置されることにより、プランジャ先端のインダクタンス成分を補償し、信号伝送用ピンの挿入損失や近端クロストークを小さくすることができる。また、基材5110の表層に接地用導体層を設けることは、通常の多層基板製造プロセスにより実現でき、かつ、基材5110の内層に接地用導体層を設ける場合よりも大きな容量成分を得ることができる。   Further, the base material 5110 is on or above the surface (the surface corresponding to the upper surface 510a and the lower surface 510b of the composite substrate 510), and the first conductive contact pins 5141 and 5146 which are signal transmission pins. In the vicinity of the plunger, there are layered grounding conductors (grounding conductor layers) 5131 and 5132 to be grounded. The grounding conductor layers 5131 and 5132 are electrically conductive materials 5152, 5153 and 5155 (on the surface of the base material 5110, which are electrically connected to the first conductive contact pins 5142, 5143 and 5145, respectively). The first conductive contact pins 5141 and 5146 which are signal transmission pins are electrically connected to a plating layer provided on the inner surface of the through hole in which the ground pin is inserted. Not. In this way, by arranging a conductor layer with the same potential as the ground layer near the plunger with a diameter smaller than that of the pin body, the inductance component of the plunger tip is compensated for, and insertion loss of the signal transmission pin and near-end crosstalk are reduced. Can be small. In addition, providing a grounding conductor layer on the surface layer of the base material 5110 can be realized by a normal multilayer substrate manufacturing process, and a larger capacitance component can be obtained than when a grounding conductor layer is provided on the inner layer of the base material 5110. Can do.

なお、図15でも、明瞭化のために接地用導体層5131と板状保持部材5121とは離れて図示されているが、両者は当接していてもよい。また、この図15に示された例では、基材5110の下面(複合基板510の下面510bに一致する面)上に設けられた接地用導体層5132が、第2基板520に保持された第2導電性コンタクトピン6のち、接地用ピンとして機能する導電性コンタクトピン5242、5243、5245が直接接触するパッドとしても機能する。一方、信号伝送用の導体路の一部として機能する垂直接続要素5381、5384は、基材5110の下面上に、第2基板520によって保持される導電性コンタクトピン6のうち、信号伝送用ピンである導電性コンタクトピン5241、5244に電気的に接続される接触パッド5381b、5384bを、それぞれ有している。   In FIG. 15, the grounding conductor layer 5131 and the plate-like holding member 5121 are illustrated apart from each other for the sake of clarity, but they may be in contact with each other. In the example shown in FIG. 15, the grounding conductor layer 5132 provided on the lower surface of the base material 5110 (the surface corresponding to the lower surface 510 b of the composite substrate 510) is held by the second substrate 520. After the two conductive contact pins 6, the conductive contact pins 5242, 5243, and 5245 that function as grounding pins also function as pads that are in direct contact. On the other hand, the vertical connection elements 5381 and 5384 functioning as part of the conductor path for signal transmission are signal transmission pins among the conductive contact pins 6 held by the second substrate 520 on the lower surface of the base material 5110. Contact pads 5381b and 5384b that are electrically connected to the conductive contact pins 5241 and 5244, respectively.

次に、図15に示された第2基板520の構造について説明するが、該第2基板520は、上述の第1及び第2実施形態における第2基板220、420と、その構造及び構成材料について同様であるため、重複する説明は省略するものとする。   Next, the structure of the second substrate 520 shown in FIG. 15 will be described. The second substrate 520 includes the second substrates 220 and 420 in the first and second embodiments described above, and the structure and constituent materials thereof. Since this is the same, redundant description will be omitted.

すなわち、第2基板520は、複合基板510の下面510bに対面した上面520aと、該上面520aに対向する下面520bを有するとともに、ガラスエポキシ樹脂等の誘電体からなる基材5210と、この基材5210に包埋された少なくとも1つの誘電体層5211を有し(更に別の誘電体層を備えてもよい)、誘電体層5211の上面側及び下面側には銅等の導電層5212、5213が形成されている。なお、一方の導電層5212は当該ICデバイス用ソケット100の電源供給用ピンと電気的に接続された電源層を構成し、他方の導電層5213は当該ICデバイス用ソケット100の接地用ピンと電気的に接続されたグラウンド(GND)層を構成する。また、基材5210には、挿入される第2導電性コンタクトピン6が第2配列パターンPA1bを形成するよう、複数の貫通孔が形成されており、これら貫通孔の内面には、銅、金又は銀等の導電材料5251〜5256が設けられている。   That is, the second substrate 520 has an upper surface 520a facing the lower surface 510b of the composite substrate 510, a lower surface 520b facing the upper surface 520a, and a base material 5210 made of a dielectric such as glass epoxy resin, and the base material. The dielectric layer 5211 includes at least one dielectric layer 5211 embedded in 5210 (may include another dielectric layer), and conductive layers 5212 and 5213 such as copper are provided on the upper surface side and the lower surface side of the dielectric layer 5211. Is formed. One conductive layer 5212 constitutes a power supply layer electrically connected to the power supply pin of the IC device socket 100, and the other conductive layer 5213 is electrically connected to the ground pin of the IC device socket 100. Configure a connected ground (GND) layer. In addition, a plurality of through holes are formed in the base material 5210 so that the second conductive contact pins 6 to be inserted form the second array pattern PA1b, and copper, gold are formed on the inner surfaces of these through holes. Alternatively, conductive materials 5251 to 5256 such as silver are provided.

第2基板520において、対応する貫通孔に挿入された第2導電性コンタクトピン6のうち、第2導電性コンタクトピン5242、5243、5245が接地用ピンであり、第2導電性コンタクトピン5241、5244が上述の同軸構造を構成する信号伝送用ピンであり、第2導電性コンタクトピン5246が電源供給用ピンである。   Of the second conductive contact pins 6 inserted into the corresponding through holes in the second substrate 520, the second conductive contact pins 5242, 5243, 5245 are ground pins, and the second conductive contact pins 5241, Reference numeral 5244 denotes a signal transmission pin constituting the above-described coaxial structure, and the second conductive contact pin 5246 is a power supply pin.

第2基板520の上面520a及び下面520bの上又は上方には、板状保持部材5221、5222が設けられている。さらに、基材5210は、その表面(第2基板520の上面520a、下面520bにそれぞれ一致した面)上又は該表面の上方であって、信号伝送用ピンである第2導電性コンタクトピン5241、5244のプランジャ近傍に、接地される層状の接地用導体(接地用導体層)5231、5232を有する。なお、図15では、明瞭化のために接地用導体層5231、5232と板状保持部材5221、5222とは離れて図示されているが、両者は当接していてもよい。   Plate-shaped holding members 5221 and 5222 are provided on or above the upper surface 520 a and the lower surface 520 b of the second substrate 520. Further, the base material 5210 is on or above the surface (surfaces corresponding to the upper surface 520a and the lower surface 520b of the second substrate 520), and the second conductive contact pins 5241 which are signal transmission pins. In the vicinity of the plunger 5244, there are layered grounding conductors (grounding conductor layers) 5231 and 5232 to be grounded. In FIG. 15, the grounding conductor layers 5231 and 5232 and the plate-like holding members 5221 and 5222 are illustrated apart from each other for the sake of clarity, but they may be in contact with each other.

1、1A、1B…ピンホルダ、100…ICデバイス用ソケット、210、410…第1基板、220、420、520…第2基板、230、430…第3基板、510…複合基板(第1基板+第3基板)、4、2141〜2146、4141〜4146、5141〜5146…第1導電性コンタクトピン、6、2241〜2246、4241〜4246、5241〜5246…第2導電性コンタクトピン、2361〜2366、2371〜2372、2381〜2384、2391〜2392、4361〜4366、4371〜4372、4381〜4384、4391〜4392、5381〜5384、5391〜5392…導電路、2121、2122、2221、2222、4121、4122、4221、4222、5121、5221、5222…保持部材。   DESCRIPTION OF SYMBOLS 1, 1A, 1B ... Pin holder, 100 ... IC device socket, 210, 410 ... First substrate, 220, 420, 520 ... Second substrate, 230, 430 ... Third substrate, 510 ... Composite substrate (first substrate + 3rd substrate), 4, 2141 to 2146, 4141 to 4146, 5141 to 5146 ... first conductive contact pins, 6, 2241 to 2246, 4241 to 4246, 5241 to 5246 ... second conductive contact pins, 2361 to 2366 2371 to 2372, 2381 to 2384, 2391 to 2392, 4361 to 4366, 4371 to 4372, 4381 to 4384, 4391 to 4392, 5381 to 5384, 5391 to 5392, conductive paths, 2121, 2122, 2221, 2222, 4121, 4122, 4221, 4222, 5121, 5 21,5222 ... holding member.

Claims (8)

その内部において延伸するとともに第1配列パターンを形成する複数の第1導電性コンタクトピンを有する第1基板と、
その内部において延伸するとともに前記第1配列パターンとは異なる第2配列パターンを形成する複数の第2導電性コンタクトピンを有する第2基板であって、各第2導電性コンタクトピンが1つの第1導電性コンタクトピンに対応した第2基板と、
前記第1及び第2基板の間に配置され、その内部に複数の導電路を有する第3基板であって、各導電路が1つの第1導電性コンタクトピンをその対応する第2導電性コンタクトピンに電気的に接続する第3基板と、
を備えたICデバイス用ソケットであって、
前記第3基板は、前記第1基板及び前記第2基板のうち少なくともいずれかから分離されていることを特徴とするICデバイス用ソケット。
A first substrate having a plurality of first conductive contact pins extending therein and forming a first array pattern;
A second substrate having a plurality of second conductive contact pins extending therein and forming a second array pattern different from the first array pattern, wherein each second conductive contact pin is one first A second substrate corresponding to the conductive contact pins;
A third substrate disposed between the first and second substrates and having a plurality of conductive paths therein, wherein each conductive path has one first conductive contact pin corresponding to the second conductive contact. A third substrate electrically connected to the pins;
A socket for an IC device comprising:
The IC device socket, wherein the third substrate is separated from at least one of the first substrate and the second substrate.
前記第3基板は、前記第1及び第2基板から分離されていることを特徴とする請求項1記載のICデバイス検査用ソケット。 2. The IC device inspection socket according to claim 1, wherein the third substrate is separated from the first and second substrates. 前記第1〜第3基板を支持するボディであって、検査すべきICデバイスを前記第1基板の面上の所定位置に配置するためのガイド部と、前記第1〜第3基板の相対位置の変動を抑制する構造と、を有するボディを更に備えたことを特徴とする請求項1記載のICデバイス用ソケット。 A body that supports the first to third substrates, a guide part for arranging an IC device to be inspected at a predetermined position on the surface of the first substrate, and a relative position of the first to third substrates The IC device socket according to claim 1, further comprising a body having a structure that suppresses fluctuations of the IC device. 前記第1基板は、前記第2基板に対面する下面と、該下面に対向する上面と、該上面から該下面に向かって伸びる複数の孔であって、1つの対応した第1導電性コンタクトピンの少なくとも一部がそれぞれ挿入された複数の孔と、該上面及び下面の少なくともいずれかの上又は上方に設けられた保持部材とを有し、
前記保持部材は、1つの対応する第1導電性コンタクトピンの一部がそれぞれ挿入される複数の貫通孔であって、前記複数の第1導電性コンタクトピンそれぞれの長手方向の軸を前記第1基板の対応する孔の中心軸に略一致させる複数の貫通孔を有し、
前記第1基板における各孔の内面上には、導体材料が設けられ、
前記複数の第1導電性コンタクトピンのうち少なくともいずれかは、前記第1基板における対応する孔の内面に設けられた前記導体材料と電気的に絶縁されるように、該対応する孔に挿入されていることを特徴とする請求項1記載のICデバイス用ソケット。
The first substrate includes a lower surface facing the second substrate, an upper surface facing the lower surface, and a plurality of holes extending from the upper surface toward the lower surface, and one corresponding first conductive contact pin A plurality of holes into which at least a part of each is inserted, and a holding member provided above or above at least one of the upper surface and the lower surface,
The holding member is a plurality of through holes into which a part of one corresponding first conductive contact pin is inserted, and a longitudinal axis of each of the plurality of first conductive contact pins is set to the first axis. Having a plurality of through-holes substantially matching the central axis of the corresponding hole in the substrate;
Conductive material is provided on the inner surface of each hole in the first substrate,
At least one of the plurality of first conductive contact pins is inserted into the corresponding hole so as to be electrically insulated from the conductor material provided on the inner surface of the corresponding hole in the first substrate. The IC device socket according to claim 1, wherein the socket is for IC devices.
前記対応する孔の内面上に設けられた前記導体材料と、該対応する孔に挿入された第1導電性コンタクトピンとの間隙に、誘電体が配置されたことを特徴とする請求項4記載のICデバイス用ソケット。 The dielectric material is arrange | positioned in the gap | interval of the said conductor material provided on the inner surface of the said corresponding hole, and the 1st electroconductive contact pin inserted in this corresponding hole. IC device socket. 前記第2基板は、前記第1基板に対面する上面と、該上面に対向する下面と、該下面から該上面に向かって伸びる複数の孔であって、1つの対応した第2導電性コンタクトピンの少なくとも一部がそれぞれ挿入された複数の孔と、該下面及び上面の少なくともいずれかの上又は上方に設けられた保持部材とを有し、
前記保持部材は、1つの対応する第2導電性コンタクトピンの一部がそれぞれ挿入される複数の貫通孔であって、前記複数の第2導電性コンタクトピンそれぞれの長手方向の軸を前記第2基板の対応する孔の中心軸に略一致させる複数の貫通孔を有し、
前記第2基板における各孔の内面上には、導体材料が設けられ、
前記複数の第2導電性コンタクトピンのうち少なくともいずれかは、前記第2基板における対応する孔の内面に設けられた前記導体材料と電気的に絶縁されるように、該対応する孔に挿入されていることを特徴とする請求項1記載のICデバイス用ソケット。
The second substrate has an upper surface facing the first substrate, a lower surface facing the upper surface, and a plurality of holes extending from the lower surface toward the upper surface, and one corresponding second conductive contact pin A plurality of holes into which at least a part of each is inserted, and a holding member provided above or above at least one of the lower surface and the upper surface,
The holding member is a plurality of through holes into which a part of one corresponding second conductive contact pin is respectively inserted, and the longitudinal axis of each of the plurality of second conductive contact pins is set to the second axis. Having a plurality of through-holes substantially matching the central axis of the corresponding hole in the substrate;
Conductive material is provided on the inner surface of each hole in the second substrate,
At least one of the plurality of second conductive contact pins is inserted into the corresponding hole so as to be electrically insulated from the conductor material provided on the inner surface of the corresponding hole in the second substrate. The IC device socket according to claim 1, wherein the socket is for IC devices.
前記第3基板は、その内部に誘電体層と、第1基板側及び第2基板側の双方から該誘電体層を挟む一対の導電層とが包埋された構造を有することを特徴とする請求項1記載のICデバイス用ソケット。 The third substrate has a structure in which a dielectric layer and a pair of conductive layers sandwiching the dielectric layer from both the first substrate side and the second substrate side are embedded therein. The IC device socket according to claim 1. 前記第3基板は、その内部にストリップライン及びマイクロストリップラインの少なくともいずれかが包埋された構造を有することを特徴とする請求項1記載のICデバイス用ソケット。 2. The IC device socket according to claim 1, wherein the third substrate has a structure in which at least one of a stripline and a microstripline is embedded therein.
JP2011022735A 2011-02-04 2011-02-04 IC device socket Expired - Fee Related JP6116112B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011022735A JP6116112B2 (en) 2011-02-04 2011-02-04 IC device socket
PCT/US2012/023066 WO2012106221A1 (en) 2011-02-04 2012-01-30 Ic device socket
TW101103587A TWI563753B (en) 2011-02-04 2012-02-03 Ic device socket

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011022735A JP6116112B2 (en) 2011-02-04 2011-02-04 IC device socket

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015134651A Division JP6109247B2 (en) 2015-07-03 2015-07-03 IC device socket

Publications (3)

Publication Number Publication Date
JP2012164469A true JP2012164469A (en) 2012-08-30
JP2012164469A5 JP2012164469A5 (en) 2014-03-20
JP6116112B2 JP6116112B2 (en) 2017-04-19

Family

ID=45809569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011022735A Expired - Fee Related JP6116112B2 (en) 2011-02-04 2011-02-04 IC device socket

Country Status (3)

Country Link
JP (1) JP6116112B2 (en)
TW (1) TWI563753B (en)
WO (1) WO2012106221A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019090632A (en) * 2017-11-13 2019-06-13 リード・エレクトロニクス株式会社 IC inspection device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9341671B2 (en) * 2013-03-14 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Testing holders for chip unit and die package
JP6520179B2 (en) * 2015-02-13 2019-05-29 日本電産リード株式会社 Relay connector and board inspection device
JP6796596B2 (en) * 2015-03-31 2020-12-09 テクノプローベ エス.ピー.エー. Probe card for electronic device test equipment with enhanced filtering characteristics
TWI620936B (en) * 2017-02-22 2018-04-11 中華精測科技股份有限公司 Testing probe card for integrated circuit
CN109411937B (en) * 2017-08-14 2021-09-21 富顶精密组件(深圳)有限公司 Electric connector and manufacturing method thereof
US11415624B2 (en) * 2019-01-31 2022-08-16 Yamaichi Electronics Co., Ltd. Socket for inspection
CN112824912A (en) * 2019-11-20 2021-05-21 嘉联益电子(昆山)有限公司 Transmission line test module and transmission line test method
US20220236302A1 (en) * 2021-01-23 2022-07-28 Essai, Inc. Hybrid shielding sockets with impedance tuning for integrated circuit device test tooling

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0550365U (en) * 1991-12-05 1993-07-02 日本合成ゴム株式会社 Planar connector device
JP2709990B2 (en) * 1991-09-10 1998-02-04 日立電子エンジニアリング株式会社 IC tester measurement jig
JP2007003334A (en) * 2005-06-23 2007-01-11 Micronics Japan Co Ltd Probe assembly and electrical connection device using this
JP2007080592A (en) * 2005-09-12 2007-03-29 Fujitsu Component Ltd Socket for mounting semiconductor device
JP2007178164A (en) * 2005-12-27 2007-07-12 Yokowo Co Ltd Inspection unit
JP2008066076A (en) * 2006-09-06 2008-03-21 Sumitomo Electric Ind Ltd Anisotropic conductive sheet and forming method therefor, laminated sheet object, and inspection unit
JP2009085948A (en) * 2007-09-27 2009-04-23 Yokowo Co Ltd Inspection socket

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167396A (en) 1997-08-11 1999-03-09 Toshiba Chem Corp Board with variable terminal pitch
JP2000082553A (en) 1998-09-08 2000-03-21 Tokyo Cosmos Electric Co Ltd Ic socket
US6392160B1 (en) * 1998-11-25 2002-05-21 Lucent Technologies Inc. Backplane for radio frequency signals
TW555993B (en) * 2002-01-15 2003-10-01 Via Tech Inc Chip test device to test the chip using BGA package
US6972958B2 (en) * 2003-03-10 2005-12-06 Hewlett-Packard Development Company, L.P. Multiple integrated circuit package module
JP2011146334A (en) * 2010-01-18 2011-07-28 Three M Innovative Properties Co Contact pin holder

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2709990B2 (en) * 1991-09-10 1998-02-04 日立電子エンジニアリング株式会社 IC tester measurement jig
JPH0550365U (en) * 1991-12-05 1993-07-02 日本合成ゴム株式会社 Planar connector device
JP2007003334A (en) * 2005-06-23 2007-01-11 Micronics Japan Co Ltd Probe assembly and electrical connection device using this
JP2007080592A (en) * 2005-09-12 2007-03-29 Fujitsu Component Ltd Socket for mounting semiconductor device
JP2007178164A (en) * 2005-12-27 2007-07-12 Yokowo Co Ltd Inspection unit
JP2008066076A (en) * 2006-09-06 2008-03-21 Sumitomo Electric Ind Ltd Anisotropic conductive sheet and forming method therefor, laminated sheet object, and inspection unit
JP2009085948A (en) * 2007-09-27 2009-04-23 Yokowo Co Ltd Inspection socket

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019090632A (en) * 2017-11-13 2019-06-13 リード・エレクトロニクス株式会社 IC inspection device

Also Published As

Publication number Publication date
JP6116112B2 (en) 2017-04-19
WO2012106221A1 (en) 2012-08-09
TW201244299A (en) 2012-11-01
TWI563753B (en) 2016-12-21

Similar Documents

Publication Publication Date Title
JP6116112B2 (en) IC device socket
US8911266B2 (en) Contact holder
TWI452307B (en) Test socket
US7033934B2 (en) Method of production of semiconductor package
JP6157047B2 (en) IC device socket
TWI389269B (en) Wiring board and probe card
US11971449B2 (en) Probe head for a testing apparatus of electronic devices with enhanced filtering properties
TWI783074B (en) Contact probe for a testing head for testing high-frequency devices
KR20110071070A (en) Electronic device socket
US11283206B2 (en) Impedance controlled metallized plastic socket
US20210190822A1 (en) Multi-layer mems spring pin
US8957693B2 (en) IC device testing socket
JP2011146334A (en) Contact pin holder
JP6109247B2 (en) IC device socket
US20130257470A1 (en) Semiconductor testing apparatus
JP6157048B2 (en) IC device socket
JP2011146342A (en) Contact pin holder
JP2018021914A (en) Socket for ic device
JP2016026295A (en) Socket for IC device
JP5193780B2 (en) Connection structure for differential transmission
JP2018009994A (en) Socket for ic device
JP2016153796A (en) Ic device testing socket

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150703

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150714

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20150731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170321

R150 Certificate of patent or registration of utility model

Ref document number: 6116112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees