JP2012164133A - タッチパネルの容量検出回路およびそれを用いたタッチパネル入力装置、電子機器 - Google Patents

Abstract

【課題】相互キャパシタ方式の容量センサの容量検出回路を提供する。
【解決手段】演算増幅器３２の第１入力端子には、所定の基準電圧Ｖ_ＲＥＦが印加される。積分キャパシタＣ_ＩＮＴは、演算増幅器３２の出力端子とその第２入力端子の間に設けられる。駆動バッファ３４は、演算増幅器３２の第２入力端子の電位を受ける。第１スイッチＳＷ１は、駆動バッファ３４の出力端子と受信電極１２の間に設けられる。第２スイッチＳＷ２は、受信電極１２と演算増幅器３２の第２入力端子の間に設けられる。オフセット用キャパシタＣ_ＯＦＳの第１端子の電位は固定され、第３スイッチＳＷ３は、オフセット用キャパシタＣ_ＯＦＳの第２端子と演算増幅器３２の第２入力端子の間に設けられる。第４スイッチＳＷ４は、オフセット用キャパシタＣ_ＯＦＳと並列に設けられる。
【選択図】図２

Description

本発明は、相互キャパシタンス方式のタッチパネルに関する。

近年のコンピュータや携帯電話端末、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）などの電子機器は、指で接触することによって電子機器を操作するための入力装置を備えるものが主流となっている。こうした入力装置として、相互キャパシタンス（Mutual Capacitance）方式が知られている（特許文献１）。

国際公開第０９／０７８９４４号パンフレット

本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、相互キャパシタ方式の容量センサの容量検出回路の提供にある。

本発明のある態様は、互いに容量的に結合された送信電極および受信電極を含む容量センサの容量変化を検出する容量検出回路に関する。容量検出回路は、送信電極に周期的な送信信号を印加する送信回路と、その第１入力端子に所定の基準電圧が印加された演算増幅器と、演算増幅器の出力端子とその第２入力端子の間に設けられた積分キャパシタと、演算増幅器の第２入力端子の電位を受ける駆動バッファと、駆動バッファの出力端子と受信電極の間に設けられた第１スイッチと、受信電極と演算増幅器の第２入力端子の間に設けられた第２スイッチと、その第１端子の電位が固定されたオフセット用キャパシタと、オフセット用キャパシタの第２端子と演算増幅器の第２入力端子の間に設けられた第３スイッチと、オフセット用キャパシタと並列に設けられた第４スイッチと、を備える。

この態様によると、第３スイッチをオンしてオフセット用キャパシタを積分キャパシタと接続することにより、演算増幅器の出力電圧を所定の電圧分、オフセットさせることができる。これにより、１回のセンシングあたりの演算増幅器の出力電圧の変化量が小さくなるため、センシング（積分）の回数を増やすことによりノイズ耐性を向上させたり、あるいは積分する電圧値を大きくすることにより、ノイズ耐性を向上させ、あるいは検出精度を高めることができる。

本発明のさらに別の態様も、容量検出回路である。この容量検出回路は、互いに容量的に結合された送信電極および受信電極を含む容量センサを複数有する容量センサ群の容量変化を検出する。この容量検出回路は、送信電極に周期的な送信信号を印加する送信回路と、それに割り当てられたひとつの受信電極に応じた容量変化を検出する第１積分回路と、それに割り当てられたひとつの受信電極に応じた容量変化を検出する第２積分回路と、第１積分回路の出力電圧と、第２積分回路の出力電圧の差分を増幅する差分増幅器と、を備える。第１積分回路および第２積分回路はそれぞれ、その第１入力端子に所定の基準電圧が印加された演算増幅器と、演算増幅器の出力端子とその第２入力端子の間に設けられた積分キャパシタと、演算増幅器の第２入力端子の電位を受ける駆動バッファと、駆動バッファの出力端子と対応する受信電極の間に設けられた第１スイッチと、対応する受信電極と演算増幅器の第２入力端子の間に設けられた第２スイッチと、を含む。

この態様では、各容量センサの容量変化を個別に検出するのではなく、ある容量センサと別の容量センサの相対的な変化を検出する。それにより同相ノイズ（コモンモードノイズ）の影響を低減するとともに、ユーザの接触による容量変化を高精度で検出できる。

第１積分回路および第２積分回路には、隣接する受信電極が割り当てられてもよい。
隣接する受信電極には、コモンモードノイズが混入する確率が高い。したがってこの態様によれば、ノイズの影響を好適に除去できる。

本発明の別の態様は、入力装置である。この入力装置は、互いに容量的に結合された送信電極および受信電極を含む容量センサと、容量センサの容量変化を検出する上述のいずれかの態様の容量検出回路と、を備える。

本発明のさらに別の態様は、電子機器である。この電子機器は、上述の入力装置を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、相互キャパシタ方式の容量センサを高精度で検出できる。

タッチパネル入力装置を備える電子機器の構成を示す回路図である。 第１の実施の形態に係る容量検出回路を有する入力装置の構成を示す回路図である。 図２の容量検出回路の第１モードの動作を示すタイムチャートである。 図２の容量検出回路の第２モードの動作を示すタイムチャートである。 第２の実施の形態に係る容量検出回路を備える入力装置の構成を示す回路図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るタッチパネル入力装置（単に入力装置という）２を備える電子機器１の構成を示す回路図である。入力装置２は、たとえばＬＣＤ（Liquid Crystal Display）８の表層に配置され、タッチパネルとして機能する。入力装置２は、ユーザが指やペンなど（以下、指６）でタッチしたポイント（点）のＸ座標およびＹ座標を判定する。

入力装置２は、タッチパネル４および制御回路（容量検出回路）１００を備える。タッチパネル４は相互キャパシタンス方式のマトリクス型タッチパネルであり、マトリクスの列ごとに設けられた複数の送信電極１０と、マトリクスの列ごとに設けられた複数の受信電極１２を備える。行と列の割り当ては逆でもよい。送信電極１０と受信電極１２の各交点において、２つの電極は互いに容量的に結合される（Capacitively coupled）。各交点の送信電極１０と受信電極１２のペアは、ひとつの容量センサ（Capacitive sensor）５を形成する。つまりタッチパネル４は、マトリクス状に配置された複数の容量センサ５を含む。ユーザの指やペンなどの物体が、ある容量センサ５に接触あるいは近接すると、その容量センサ５が形成する相互キャパシタンスが変化する。

容量検出回路１００は、複数の送信電極１０に対して、順にサイクリックに送信信号を印加し、容量検出の対象となる列を選択する。容量検出回路１００は、選択された送信電極１０が、複数の受信電極１２それぞれとの間で形成する容量の変化を検出する。選択された送信電極１０が列座標、容量変化が発生した受信電極１２が行座標に対応する。

（第１の実施の形態）
図２は、第１の実施の形態に係る容量検出回路１００を有する入力装置２の構成を示す回路図である。図２には、ひとつの送信電極１０と、それと直交する複数の受信電極１２を有するタッチパネル４が示されるが、送信電極１０は複数設けられてもよい。

送信電極１０と、複数の受信電極１２_１〜１２_ｍはそれぞれ容量的に結合され、それらの間には、相互キャパシタンスＣ_Ｍを含む容量センサ５_１〜５_ｍが形成される。容量検出回路１００は、送信回路２０、積分回路３０、サンプルホールド回路４０、増幅器４２、Ａ／Ｄコンバータ４４、コンパレータ４６を含む。容量検出回路１００は、複数の容量センサ５それぞれの相互キャパシタンスＣ_Ｍの変化を、順に検出する。

容量検出回路１００は、送信端子（ＴＸ端子）と、受信電極１２ごとに設けられた受信端子（ＲＸ端子）を有する。容量検出回路１００のＴＸ端子は送信電極１０と接続され、容量検出回路１００の各ＲＸ_ｉ端子は、対応する受信電極１２_ｉと接続される。

送信回路２０は、周期的な送信信号Ｓ１を発生し、送信電極１０に印加する。信号発生器２２は、周期的なクロック信号を発生する。ドライバ２４は、クロック信号を受け、それと同期した送信信号Ｓ１を送信電極１０に出力する。送信信号Ｓ１は、第１電圧レベル（たとえば電源電圧Ｖｄｄ）と、第２電圧レベル（たとえば接地電圧Ｖｓｓ）を交互に繰り返す周期信号である。複数の送信電極１０が設けられるタッチパネル４においては、選択される送信電極１０に送信信号Ｓ１が印加され、その他の送信電極１０には、固定的な電圧レベル、たとえば接地電圧Ｖｓｓが印加される。

積分回路３０は、複数の受信電極１２それぞれが形成する容量センサ５_１〜ｍの相互キャパシタンスＣ_Ｍの変化量を検出する。積分回路３０は、演算増幅器３２、積分キャパシタＣ_ＩＮＴ、駆動バッファ３４、第１スイッチＳＷ１、第２スイッチＳＷ２、オフセット用キャパシタＣ_ＯＦＳ、第３スイッチＳＷ３、第４スイッチＳＷ４、第５スイッチＳＷ５を備える。

演算増幅器３２の第１入力端子（非反転入力端子）には、所定の基準電圧Ｖ_ＲＥＦが印加される。積分キャパシタＣ_ＩＮＴは、演算増幅器３２の出力端子とその第２入力端子（反転入力端子）の間に設けられる。駆動バッファ３４は、演算増幅器３２の反転入力端子の電位を受ける。たとえば駆動バッファ３４はボルテージフォロア回路である。

複数の第１スイッチＳＷ１_１〜ｍはそれぞれ、受信電極１２_１〜ｍごとに設けられる。第１スイッチＳＷ１_ｉは、駆動バッファ３４の出力端子と、対応する受信電極１２_ｉの間に設けられる。複数の第２スイッチＳＷ２_１〜ｍもそれぞれ、受信電極１２_１〜ｍごとに設けられる。第２スイッチＳＷ２_ｉは、対応する受信電極１２_ｉと演算増幅器３２の反転入力端子の間に設けられる。

複数の第５スイッチＳＷ５_１〜ｍもそれぞれ、受信電極１２_１〜ｍごとに設けられる。第５スイッチＳＷ５_１〜ｍは、容量検出回路１００の非動作状態においてオンとなり、それぞれが接続されるラインの電位を固定するために設けられる。

複数の第１スイッチＳＷ１_１〜ｍおよび複数の第２スイッチＳＷ２_１〜ｍは、検出対象の受信電極１２を選択するためのセレクタ（マルチプレクサ）ＭＵＸとして把握することもできる。

オフセット用キャパシタＣ_ＯＦＳの第１端子は接地され、その電位が固定される。第３スイッチＳＷ３は、オフセット用キャパシタＣ_ＯＦＳの第２端子と演算増幅器３２の反転入力端子の間に設けられる。第４スイッチＳＷ４は、オフセット用キャパシタＣ_ＯＦＳと並列に設けられる。第４スイッチＳＷ４がオンすると、オフセット用キャパシタＣ_ＯＦＳに蓄えられた電荷が放電する。オフセット用キャパシタＣ_ＯＦＳの電荷が放電された状態で、第３スイッチＳＷ３がオンすると、積分キャパシタＣ_ＩＮＴと積分キャパシタＣ_ＩＮＴとの間で電荷移動が起こり、演算増幅器３２の出力電圧Ｖｓが所定幅Ｖ_ＯＦＳだけシフトする。

第３スイッチＳＷ３のオンによる電荷移動の前後で、オフセット用キャパシタＣ_ＯＦＳの電圧変化はＶ_ＲＥＦであり、積分キャパシタＣ_ＩＮＴの電圧変化量はＶ_ＯＦＳである。したがって電荷保存則から以下の関係式が成り立つ。
Ｃ_ＯＦＳ×Ｖ_ＲＥＦ＝Ｃ_ＩＮＴ×Ｖ_ＯＦＳ

たとえばＶ_ＲＥＦ＝２Ｖ、２つの容量の比Ｃ_ＯＦＳ／Ｃ_ＩＮＴ＝１／１０とするとき、第３スイッチＳＷ３を１回オンするごとに、演算増幅器３２の出力電圧Ｖｓは、シフト量Ｖ_ＯＦＳ＝０．２Ｖだけシフトする。言い換えれば、オフセット用キャパシタＣ_ＯＦＳの容量値に応じて、シフト量を調節できる。

送信信号Ｓ１が印加されると、相互キャパシタンスＣ_Ｍが充電され、その容量値に応じた電荷が蓄えられる。そして送信信号Ｓ１の電圧レベルが変化すると、相互キャパシタンスＣ_Ｍに蓄えられた電荷が充放電され、電流Ｉ_ＲＸが発生する。積分回路３０は、この電流Ｉ_ＲＸを積分し、容量変化に応じた検出電圧Ｖｓを生成する。

サンプルホールド回路４０は、検出電圧Ｖｓをサンプルホールドする。増幅器４２は、必要に応じてサンプルホールドされた検出電圧Ｖｓを増幅する。Ａ／Ｄコンバータ４４は、増幅された検出電圧Ｖｓをデジタル値に変換する。このデジタル値は、各容量センサ５の容量変化を示す。

制御部５０は、送信回路２０、スイッチＳＷ１〜ＳＷ５のオン、オフ状態、サンプルホールド回路４０のサンプルホールド動作をシーケンス制御する。制御部５０は、第１モードと第２モードで切りかえ可能に構成される。

１． 第１モード
このモードにおいて制御部５０は、積分回路（演算増幅器３２）３０による１回の積分動作（センシング）ごとに、第３スイッチＳＷ３をオンすることにより、前もって電荷が放電されたオフセット用キャパシタＣ_ＯＦＳを演算増幅器３２の反転入力端子に接続する。

２． 第２モード
このモードにおいて制御部５０は、演算増幅器３２の出力電圧Ｖｓが所定のしきい値電圧Ｖ_ＴＨに達するたびに、第３スイッチＳＷ３をオンする。コンパレータ４６は、検出電圧Ｖｓとしきい値電圧Ｖ_ＴＨを比較し、第２モードにおいて第３スイッチＳＷ３をオンするタイミングを検出する。制御部５０は、コンパレータ４６の検出結果にもとづき第３スイッチＳＷ３をオンする。

以上が容量検出回路１００の構成である。続いてその動作を説明する。図３は、図２の容量検出回路１００の第１モードの動作を示すタイムチャートである。スイッチの状態は、ハイレベルがオンを、ローレベルがオフを示す。

ここでは説明の簡潔化、理解の容易化のために、ひとつの受信電極１２に着目し、それが形成する相互キャパシタンスＣ_Ｍを検出する動作を説明する。

送信信号Ｓ１が第１電圧レベルＶｄｄから第２電圧レベルＶｓｓに変化し、あるいは第２電圧レベルＶｓｓから第１電圧レベルＶｄｄに変化すると、受信電極１２からＲＸ端子を介して、相互キャパシタンスＣ_Ｍに応じた電流Ｉ_ＲＸが流れる。容量検出回路１００は、第２電圧レベルＶｓｓから第１電圧レベルＶｄｄに変化することにより生ずる電流Ｉ_ＲＸのみを検出する（整流動作）。

演算増幅器３２の反転入力端子と非反転入力端子の電圧は等しくなるため、駆動バッファ３４の入力電圧は、基準電圧Ｖ_ＲＥＦと等しくなる。送信信号Ｓ１が第２電圧レベルＶｓｓの期間に、第１スイッチＳＷ１がオンする。これにより駆動バッファ３４の出力が受信電極１２と接続され、受信電極１２の電位が基準電圧Ｖ_ＲＥＦに初期化される。

続いて第１スイッチＳＷ１がオフし、第３スイッチＳＷ３がオンする。第３スイッチＳＷ３のオンに先立ち、第４スイッチＳＷ４をオンすることにより（不図示）、オフセット用キャパシタＣ_ＯＦＳの電荷はゼロに放電されている。第３スイッチＳＷ３をオンすると、オフセット用キャパシタＣ_ＯＦＳが積分キャパシタＣ_ＩＮＴと接続される。これにより、演算増幅器３２の出力電圧Ｖｓは、所定のオフセット電圧Ｖ_ＯＦＳだけ高電位側にシフトする。

第３スイッチＳＷ３をオフし、オフセット用キャパシタＣ_ＯＦＳが積分キャパシタＣ_ＩＮＴと切り離された状態で、第２スイッチＳＷ２がオンとなる。第２スイッチＳＷ２がオンの期間に、送信信号Ｓ１が第２電圧レベルＶｓｓから第１電圧レベルＶｄｄに変化すると、第２スイッチＳＷ２を経由して、相互キャパシタンスＣ_Ｍの容量値に応じた電流Ｉ_ＲＸが、積分キャパシタＣ_ＩＮＴに流れ、積分処理が行われる。サンプルホールド回路４０は、積分キャパシタＣ_ＩＮＴの充放電が終了したタイミングにおける検出電圧Ｖｓをサンプルホールドする（Ｓ／Ｈ）。

以上が第１モードの動作である。

このように、オフセット用キャパシタＣ_ＯＦＳを設け、それを積分処理ごとに積分キャパシタＣ_ＩＮＴと接続することにより、検出電圧Ｖｓを毎サイクル、オフセットさせることができる。容量検出回路１００が検出すべきは、接触により生ずる相互キャパシタンスＣ_Ｍの変化であるため、接触の有無にかかわらず存在する定常的な容量の影響はキャンセルして構わない。容量検出回路１００によれば、オフセットによってこのような定常的な容量の影響をキャンセルすることができる。

検出電圧Ｖｓが取り得る電圧範囲は限定されている。検出電圧Ｖｓのオフセットにより、１回のセンシングで発生する検出電圧Ｖｓの変化を小さくできるため、同じ電圧範囲内での回数を、オフセットを行わない場合に比べて増やすことができる。あるいは、１回のセンシングにおける積分する電圧値を大きくすることができるため、検出精度を高めることができ、あるいはノイズに対する耐性を高めることができる。

ここで比較のために、オフセット用キャパシタＣ_ＯＦＳではなく、演算増幅器３２の反転入力端子に接続される電流源を設け、電流を流し込むことによりオフセットを行う場合について考察する。この比較技術では、オフセット量Ｖ_ＯＦＳは、電流を供給する時間と、電流量の積で定まる。ここで容量検出回路１００は、低消費電力モードにおいて、センシング周波数を落とす場合がある。この場合、積分回路３０のセンシング周波数が変化するとそれによって電流源がオンする時間が変化し、オフセット量が変化するという問題が生ずる。

これに対して実施の形態に係る容量検出回路１００では、オフセット用キャパシタＣ_ＯＦＳと積分キャパシタＣ_ＩＮＴの間の電荷の移動が瞬時に起こるため、オフセット量Ｖ_ＯＦＳが第３スイッチＳＷ３のオン時間の影響を受けにくいという利点を有する。

また比較技術では、サンプルホールドのタイミングによって、検出電圧Ｖｓのレベルが変化するため、検出電圧Ｖｓがジッタの影響を受けやすい。これに対して容量検出回路１００によれば、サンプルホールドのタイミングがジッタの影響を受けても、それより前に検出電圧Ｖｓのレベルが安定化しているため、ジッタの影響を受けにくいという利点を有する。

また比較技術ではプロセスばらつきや温度変動によって、電流源が生成する電流値が変動すると、オフセット量Ｖ_ＯＦＳが変動してしまう。これに対して容量検出回路１００では、オフセット電圧Ｖ_ＯＦＳは、積分キャパシタＣ_ＩＮＴとオフセット用キャパシタＣ_ＯＦＳの容量の比Ｃ_ＯＦＳ／Ｃ_ＩＮＴで定まるところ、それらが同じＩＣチップに集積化される場合、容量比Ｃ_ＯＦＳ／Ｃ_ＩＮＴの変動は小さいため、オフセット電圧Ｖ_ＯＦＳの変動を小さくできる。

続いて第２モード（折り返しモード）の動作を説明する。
図４は、図２の容量検出回路１００の第２モードの動作を示すタイムチャートである。第２モードでは、センシングごとに検出電圧Ｖｓをオフセットするのではなく、検出電圧Ｖｓがしきい値電圧Ｖ_ＴＨに達するたびに第３スイッチＳＷ３をオンし、検出電圧Ｖｓをオフセットさせる。第２モードでは、検出電圧Ｖｓが折り返されることから、折り返しモードともいう。

なお第３スイッチＳＷ３を１回オンさせることにより得られるオフセット量が小さい場合、第３スイッチＳＷ３を複数回オンさせることにより、必要なオフセット量Ｖ_ＯＦＳを実現してもよい。

第２モードによれば、Ａ／Ｄコンバータ４４による変換回数を増やすことなく、積分回数もしくは積分量を大きくすることができる。

（第２の実施の形態）
図５は、第２の実施の形態に係る容量検出回路１００ａを備える入力装置２ａの構成を示す回路図である。

タッチパネル４の構成は図１と同様である。容量検出回路１００ａは、２つの積分回路３０ａ、３０ｂを備える。
積分回路３０ａおよび３０ｂは、図１の積分回路３０と同様に構成される。ＲＸ_１〜ｍ端子ごとに、マルチプレクサＭＵＸ_１〜ｍが設けられる。マルチプレクサＭＵＸ_ｉの第１スイッチＳＷ１ａは、受信電極１２_ｉと第１積分回路３０ａの駆動バッファ３４の出力との間に設けられ、第１スイッチＳＷ１ｂは、受信電極１２_ｉと第２積分回路３０ｂの駆動バッファ３４の出力との間に設けられる。第２スイッチＳＷ２ａは、受信電極１２_ｉと第１積分回路３０ａの演算増幅器３２との間に設けられ、第２スイッチＳＷ２ｂは、受信電極１２_ｉと第２積分回路３０ｂの演算増幅器３２との間に設けられる。各マルチプレクサＭＵＸ_ｉによって、対応する受信電極１２_ｉを、積分回路３０ａ、３０ｂのいずれか一方に選択的に割り当て可能となっている。

第１積分回路３０ａは、それに割り当てられたひとつの受信電極１２_ｊに応じた容量変化を検出する。第２積分回路３０ｂは、それに割り当てられたひとつの受信電極１２_ｋに応じた容量変化を検出する。サンプルホールド回路４０ａ、４０ｂはそれぞれ、積分回路３０ａ、３０ｂの出力電圧Ｖｓａ、Ｖｓｂを、サンプルホールドする。

コンパレータ４６ａ、４６ｂはそれぞれ、積分回路３０ａ、３０ｂそれぞれの出力電圧Ｖｓａ、Ｖｓｂを、所定のしきい値電圧Ｖ_ＴＨと比較する。比較結果は、上述した折り返しモードに利用される。

容量検出回路１００ａは、差動モードとシングルエンドモードとが切りかえ可能に構成される。

１． 差動モード
このモードでは、第７スイッチＳＷ７がオン、第６スイッチＳＷ６ａ、ＳＷ６ｂ、第８スイッチＳＷ８がオフである。差動増幅器４３は、サンプルホールドされた第１積分回路３０ａの出力電圧Ｖｓａと、サンプルホールドされた第２積分回路３０ｂの出力電圧Ｖｓｂの差分を増幅する。差動増幅器４３の出力は、第７スイッチＳＷ７を介してＡ／Ｄコンバータ４４に入力される。

２． シングルエンドモード
このモードでは、第７スイッチＳＷ７がオフ、第８スイッチＳＷ８がオンである。第６スイッチＳＷ６ａ、ＳＷ６ｂは、サンプルホールド回路４０ａ、４０ｂの出力の一方を選択する。増幅器４２は、選択された一方の検出電圧Ｖｓを増幅し、第８スイッチＳＷ８を介してＡ／Ｄコンバータ４４に入力する。

以上が容量検出回路１００ａの構成である。続いてその動作を説明する。

１． シングルエンドモード
シングルエンドモードの動作は、基本的に第１の実施の形態と同様である。このモードにおいては、積分回路３０ａ、３０ｂの一方のみをアクティブとし、アクティブな積分回路３０を利用して、複数の受信電極１２_１〜ｍそれぞれの容量変化を検出できる。
あるいは、積分回路３０ａ、３０ｂの両方を並列的に動作させ、２つの受信電極１２の容量変化を同時に検出してもよい。２つの受信電極１２の容量変化に応じた検出電圧Ｖｓａ、Ｖｓｂをサンプルホールドした後、Ａ／Ｄコンバータ４４によって２つの検出電圧Ｖｓａ、Ｖｓｂを時分割でデジタル値に変換すればよい。

２． 差動モード
差動モードでは、２つの積分回路３０ａ、３０ｂの両方が並列的に動作し、それぞれに割り当てられた２つの受信電極１２_ｊ、１２_ｋの容量を同時に検出する。そして２つの受信電極１２_ｊ、１２_ｋの容量変化に応じた検出電圧Ｖｓａ、Ｖｓｂをサンプルホールドした後、差動増幅器４３によって差分を増幅し、Ａ／Ｄコンバータ４４増幅結果をデジタル値に変換する。

たとえば差動モードのひとつの動作例では、ｋ＝ｊ＋１とし、隣接する２つの受信電極１２が、第１積分回路３０ａ、第２積分回路３０ｂに割り当てられる。そして、変数ｊをひとつずつインクリメントすることにより、すべての受信電極１２_１〜ｍの容量変化を検出する。
なお受信電極１２_ｍの容量変化を検出する場合、受信電極１２_ｍを積分回路３０ａに、受信電極１２_１、あるいは別に設けられた基準となる電極（不図示）を積分回路３０ｂに割り当ててもよい。基準となる電極は、いずれかのＲＸ端子と接続される。

第１の実施の形態、あるいは第２の実施の形態のシングルエンドモード動作では、タッチパネル４にノイズが混入すると、そのノイズが容量変化として検出され、ユーザによる接触が誤検出される場合がある。
ここである受信電極１２_ｊにノイズが混入するとき、それと隣接する受信電極１２_ｊ＋１にも、受信電極１２_ｉと同相のノイズが混入する確率は高くなる。このような場合に、差動モードで動作させると、積分回路３０ａ、３０ｂに割り当てられる２つの受信電極１２に同相で混入するコモンモードのノイズの影響を除去できるため、誤検出を防止できる。

差動モードの別の動作例では、第１積分回路３０ａに対して、受信電極１２_１〜ｍを時分割で順に割り当て、第２積分回路３０ｂに対しては、受信電極１２_１〜ｍとは別に設けられた基準電極（不図示）を割り当ててもよい。基準電極としてアンテナラインを用いてもよい。この場合でも、検出対象の受信電極１２_ｊと基準電極とにコモンモードノイズが混入している場合、その影響を低減することができる。

実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…電子機器、２…入力装置、４…タッチパネル、５…容量センサ、６…指、１０…送信電極、１２…受信電極、２０…送信回路、２２…ドライバ、３０…積分回路、３０ａ…第１積分回路、３０ｂ…第２積分回路、３２…演算増幅器、３４…駆動バッファ、Ｃ_ＩＮＴ…積分キャパシタ、Ｃ_ＯＦＳ…オフセット用キャパシタ、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、４０…サンプルホールド回路、４２…増幅器、４３…差動増幅器、４４…Ａ／Ｄコンバータ、４６…コンパレータ、５０…制御部、１００…容量検出回路、Ｃ_Ｍ…相互キャパシタンス、Ｓ１…送信信号。

Claims (11)

1. 互いに容量的に結合された送信電極および受信電極を含む容量センサの容量変化を検出する容量検出回路であって、
   前記送信電極に周期的な送信信号を印加する送信回路と、
   その第１入力端子に所定の基準電圧が印加された演算増幅器と、
   前記演算増幅器の出力端子とその第２入力端子の間に設けられた積分キャパシタと、
   前記演算増幅器の前記第２入力端子の電位を受ける駆動バッファと、
   前記駆動バッファの出力端子と前記受信電極の間に設けられた第１スイッチと、
   前記受信電極と前記演算増幅器の前記第２入力端子の間に設けられた第２スイッチと、
   その第１端子の電位が固定されたオフセット用キャパシタと、
   前記オフセット用キャパシタの第２端子と前記演算増幅器の前記第２入力端子の間に設けられた第３スイッチと、
   前記オフセット用キャパシタと並列に設けられた第４スイッチと、
   を備えることを特徴とする容量検出回路。
2. 前記演算増幅器による１回の積分動作ごとに前記第３スイッチをオンすることにより、前もって前記第４スイッチを介して電荷が放電された前記オフセット用キャパシタを前記演算増幅器の前記第２入力端子に接続することを特徴とする請求項１に記載の容量検出回路。
3. 前記演算増幅器の出力電圧が所定のしきい値電圧に達するたびに、前記第３スイッチをオンすることにより、前もって前記第４スイッチを介して電荷が放電された前記オフセット用キャパシタを前記演算増幅器の前記第２入力端子に接続することを特徴とする請求項１に記載の容量検出回路。
4. 互いに容量的に結合された送信電極および受信電極を含む容量センサと、
   前記容量センサの容量変化を検出する請求項１から３のいずれかに記載の容量検出回路と、
   を備えることを特徴とする入力装置。
5. 請求項４に記載の入力装置を備えることを特徴とする電子機器。
6. 互いに容量的に結合された送信電極および受信電極を含む容量センサを複数有する容量センサ群の容量変化を検出する容量検出回路であって、
   前記送信電極に周期的な送信信号を印加する送信回路と、
   それに割り当てられたひとつの受信電極に応じた容量変化を検出する第１積分回路と、
   それに割り当てられたひとつの受信電極に応じた容量変化を検出する第２積分回路と、
   前記第１積分回路の出力電圧と、前記第２積分回路の出力電圧の差分を増幅する差分増幅器と、
   を備え、
   前記第１積分回路および前記第２積分回路はそれぞれ、
   その第１入力端子に所定の基準電圧が印加された演算増幅器と、
   前記演算増幅器の出力端子とその第２入力端子の間に設けられた積分キャパシタと、
   前記演算増幅器の前記第２入力端子の電位を受ける駆動バッファと、
   前記駆動バッファの出力端子と対応する受信電極の間に設けられた第１スイッチと、
   対応する受信電極と前記演算増幅器の前記第２入力端子の間に設けられた第２スイッチと、
   を含むことを特徴とする容量検出回路。
7. 前記第１積分回路には検出対象の受信電極が割り当てられ、前記第２積分回路には、検出対象の受信電極と隣接する受信電極が割り当てられることを特徴とする請求項６に記載の容量検出回路。
8. 前記第１積分回路には検出対象の受信電極が割り当てられ、前記第２積分回路には、基準となる電極が割り当てられることを特徴とする請求項６に記載の容量検出回路。
9. 前記第１積分回路および前記第２積分回路はそれぞれ、
   その第１端子の電位が固定されたオフセット用キャパシタと、
   前記オフセット用キャパシタの第２端子と前記演算増幅器の前記第２入力端子の間に設けられた第３スイッチと、
   前記オフセット用キャパシタと並列に設けられた第４スイッチと、
   をさらに含むことを特徴とする請求項６から８のいずれかに記載の容量検出回路。
10. 互いに容量的に結合された送信電極および受信電極を含む容量センサを複数有する容量センサ群と、
    前記容量センサ群の容量変化を検出する請求項６から９のいずれかに記載の容量検出回路と、
    を備えることを特徴とする入力装置。
11. 請求項１０に記載の入力装置を備えることを特徴とする電子機器。

Images