JP2012164032A - 計算機、制御方法及びプログラム - Google Patents
計算機、制御方法及びプログラム Download PDFInfo
- Publication number
- JP2012164032A JP2012164032A JP2011022149A JP2011022149A JP2012164032A JP 2012164032 A JP2012164032 A JP 2012164032A JP 2011022149 A JP2011022149 A JP 2011022149A JP 2011022149 A JP2011022149 A JP 2011022149A JP 2012164032 A JP2012164032 A JP 2012164032A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- virtual machine
- guest
- frequency
- clock frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】計算機は、1個以上の物理的なプロセッサ3、管理表4、決定部5及び変更部6を備えている。管理表4は、複数の仮想マシン1,2ごとに、クロック周波数を制御する制御情報を管理する。仮想マシン1,2は、物理的なプロセッサ3で実行されることによって実現される。制御情報は、仮想マシン1,2の種別に応じて設定されている。決定部5は、仮想マシン1,2ごとに、管理表4の制御情報に基づいてしきい値を求める。決定部5は、仮想マシン1,2ごとに、しきい値と物理的なプロセッサ3の利用率とに基づいてクロック周波数を決定する。変更部6は、決定部5により決定されたクロック周波数に基づいて物理的なプロセッサ3のクロック周波数を変更する。
【選択図】図1
Description
図1は、実施例1にかかる計算機を示すブロック図である。図1に示すように、計算機は、1個以上の物理的なプロセッサ3、管理表4、決定部5及び変更部6を備えている。
・ハードウェア構成の説明
図2は、実施例2にかかる計算機のハードウェア構成を示すブロック図である。図2に示すように、計算機は、物理的なプロセッサとして例えばCPU11、表示部12、キー13、メインメモリ14及びNAND(Not AND)メモリ15を備えている。CPU11、表示部12、キー13、メインメモリ14及びNANDメモリ15は、バス16に接続されている。
図3は、実施例2にかかる計算機の機能的な構成を示すブロック図である。図3に示すように、計算機は、複数の仮想マシン21〜25及び仮想マシンモニタ26を備えている。仮想マシン21〜25及び仮想マシンモニタ26は、CPU11が仮想マシン及び仮想マシンモニタを実現するプログラムを実行することにより実現されてもよい。例えば各仮想マシン21〜25では、独立してOSが実行されてもよい。以下の説明では、仮想マシン21〜25のID(Identifier、識別子)を例えばA、B、C、D及びEとする。
図4は、実施例2にかかる計算機の管理表の一例を示す図表である。図4に示すように、ゲスト電力制御管理表32は、例えばVM_IDフィールド、VMタイプ係数フィールド、フロント係数フィールド及びCPU周波数フィールドを有する。VM_IDフィールドには、仮想マシンのIDが格納される。VMタイプ係数フィールドには、仮想マシンの種別に関する制御情報としてVMタイプ係数の値が格納される。仮想マシンの種別に関する制御情報は、仮想マシンの種別に応じて予め設定されていてもよい。
VMタイプ係数の値及びフロント係数の値は、例えば次の(1)式及び(2)式において用いられる。(1)式及び(2)式において、しきい値Max及びしきい値Minは、それぞれ、CPU11の利用率と比較されるしきい値の最大値及び最小値である。ゲスト電力制御モジュール31は、CPU11の利用率がしきい値Maxよりも大きい場合には仮想マシンのCPU周波数を高くし、CPU11の利用率がしきい値Minよりも小さい場合には仮想マシンのCPU周波数を低くするように、制御する。Maxデフォルト値及びMinデフォルト値は、それぞれ、しきい値の最大値及び最小値のデフォルト値であり、予め設定されていてもよい。
[CPU周波数定期更新処理]
図5は、実施例2にかかる制御方法におけるCPU周波数定期更新処理を示すフローチャートである。CPU周波数定期更新処理は、ゲスト電力制御モジュール31により一定間隔で定期的に実施される。
図6は、実施例2にかかる制御方法における仮想マシン割り当て処理を示すフローチャートである。仮想マシン割り当て処理は、CPUスケジューラ34により実施される。
図7は、実施例2にかかる制御方法におけるCPU周波数切り替え処理を示すフローチャートである。仮想マシン切り替え時のCPU周波数切り替え処理は、上述した仮想マシンの切り替え時にCPUスケジューラ34から呼び出される。
図8は、実施例2にかかる制御方法におけるフロント係数設定変更処理を示すフローチャートである。ユーザーによる画面の切り替え操作によって画面切り替え制御モジュール33が呼び出されると、画面切り替え制御モジュール33によってフロント係数設定変更処理が呼び出される。
以下の各具体例では、図3に示す構成を例にして説明する。例えば、設定可能なCPU周波数を600MHz、500MHz、250MHz及び125MHzとして説明する。例えば、Maxデフォルト値を80%とし、Minデフォルト値を75%として説明する。また、CPU周波数を現在の設定値よりも高くする場合には、設定可能なCPU周波数の最も高い周波数が設定され、CPU周波数を現在の設定値よりも低くする場合には、設定可能なCPU周波数の一段低い周波数が設定されるとして説明する。なお、設定可能なCPU周波数、Maxデフォルト値及びMinデフォルト値は、これに限らないし、CPU周波数の設定値を変更する場合もこの例に限らない。
図9は、CPUの利用率が下降していく例における各種情報の一例を示す図表である。図9に示す図表において、各仮想マシンのしきい値Max及びしきい値Minは、上述した(1)式及び(2)式から算出したものである(図11、図13及び図15においても同じ)。具体例1では、ゲストVM−A21、ゲストVM−B22、ドライバVM−C23及びドライバVM−D24のCPU周波数が600MHzであり、サービスVM−E25のCPU周波数が250MHzである状態から説明する。
図11は、CPUの利用率が上昇していく例における各種情報の一例を示す図表である。具体例2では、ゲストVM−A21、ゲストVM−B22、ドライバVM−C23及びドライバVM−D24のCPU周波数が125MHzであり、サービスVM−E25のCPU周波数が250MHzである状態から説明する。
図13は、フォアグラウンドで動作する仮想マシンを切り替える例における各種情報の一例を示す図表である。具体例3では、具体例2の図11と同様に、ゲストVM−A21、ゲストVM−B22、ドライバVM−C23及びドライバVM−D24のCPU周波数が125MHzであり、サービスVM−E25のCPU周波数が250MHzである状態から説明する。図13に示す各種情報は、フォアグラウンドで動作する仮想マシンを切り替えた後の情報である。
図15は、新たに仮想マシンが起動する例における各種情報の一例を示す図表である。具体例4では、具体例1の図9と同様に、ゲストVM−A21、ゲストVM−B22、ドライバVM−C23及びドライバVM−D24のCPU周波数が600MHzであり、サービスVM−E25のCPU周波数が250MHzである状態から説明する。図15に示す各種情報は、新たにVM_IDがFである仮想マシン(ゲストVM−Fとする)が起動した後の情報である。
3,11 プロセッサ
4,32 管理表
5,31 決定部
6,35 変更部
Claims (5)
- 1個以上の物理的なプロセッサと、
前記物理的なプロセッサで実行されることによって実現される複数の仮想マシンごとに、前記仮想マシンの種別に応じて設定される、クロック周波数を制御する制御情報を管理する管理表と、
前記仮想マシンごとに、前記管理表の制御情報に基づいてしきい値を求め、前記しきい値と前記物理的なプロセッサの利用率とに基づいてクロック周波数を決定する決定部と、
前記決定部により決定されたクロック周波数に基づいて前記物理的なプロセッサのクロック周波数を変更する変更部と、
を備えることを特徴とする計算機。 - 前記制御情報は、前記仮想マシンごとに、前記仮想マシンがフォアグラウンドで動作しているか、バックグラウンドで動作しているか、に応じて設定される情報を含むことを特徴とする請求項1に記載の計算機。
- 前記決定部は、前記仮想マシンごとに、前記しきい値の最大値と最小値とを求め、前記物理的なプロセッサの利用率が前記しきい値の最大値よりも大きい場合にクロック周波数を上げ、前記物理的なプロセッサの利用率が前記しきい値の最小値よりも小さい場合にクロック周波数を下げるように決定することを特徴とする請求項1または2に記載の計算機。
- 物理的なプロセッサの利用率を求め、
前記物理的なプロセッサで実行されることによって実現される複数の仮想マシンごとに、前記仮想マシンの種別に応じて設定される、クロック周波数を制御する制御情報に基づいてしきい値を求め、
前記仮想マシンごとに、前記しきい値と前記物理的なプロセッサの利用率とに基づいてクロック周波数を決定することを特徴とする制御方法。 - 物理的なプロセッサの利用率を求め、
前記物理的なプロセッサで実行されることによって実現される複数の仮想マシンごとに、前記仮想マシンの種別に応じて設定される、クロック周波数を制御する制御情報をメモリから読み出して前記制御情報に基づいてしきい値を求め、
前記仮想マシンごとに、前記しきい値と前記物理的なプロセッサの利用率とに基づいてクロック周波数を決定する、
処理をコンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022149A JP5703799B2 (ja) | 2011-02-03 | 2011-02-03 | 計算機、制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011022149A JP5703799B2 (ja) | 2011-02-03 | 2011-02-03 | 計算機、制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012164032A true JP2012164032A (ja) | 2012-08-30 |
JP5703799B2 JP5703799B2 (ja) | 2015-04-22 |
Family
ID=46843379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011022149A Active JP5703799B2 (ja) | 2011-02-03 | 2011-02-03 | 計算機、制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5703799B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160145783A (ko) * | 2014-06-24 | 2016-12-20 | 인텔 코포레이션 | 가상 머신 전력 관리 |
WO2020008468A1 (en) * | 2018-07-02 | 2020-01-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Software switch and method therein |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070150893A1 (en) * | 2004-06-07 | 2007-06-28 | Grobman Steven L | Method, apparatus and system for enhanced CPU frequency governers |
JP2009110404A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 仮想計算機システム及び同システムにおけるゲストosスケジューリング方法 |
JP2009175788A (ja) * | 2008-01-21 | 2009-08-06 | Hitachi Ltd | サーバの消費電力制御装置、サーバの消費電力制御方法及びコンピュータプログラム |
WO2010097885A1 (ja) * | 2009-02-24 | 2010-09-02 | 株式会社東芝 | 携帯端末 |
-
2011
- 2011-02-03 JP JP2011022149A patent/JP5703799B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070150893A1 (en) * | 2004-06-07 | 2007-06-28 | Grobman Steven L | Method, apparatus and system for enhanced CPU frequency governers |
JP2009110404A (ja) * | 2007-10-31 | 2009-05-21 | Toshiba Corp | 仮想計算機システム及び同システムにおけるゲストosスケジューリング方法 |
JP2009175788A (ja) * | 2008-01-21 | 2009-08-06 | Hitachi Ltd | サーバの消費電力制御装置、サーバの消費電力制御方法及びコンピュータプログラム |
WO2010097885A1 (ja) * | 2009-02-24 | 2010-09-02 | 株式会社東芝 | 携帯端末 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160145783A (ko) * | 2014-06-24 | 2016-12-20 | 인텔 코포레이션 | 가상 머신 전력 관리 |
CN106415498A (zh) * | 2014-06-24 | 2017-02-15 | 英特尔公司 | 虚拟机功率管理 |
JP2017517812A (ja) * | 2014-06-24 | 2017-06-29 | インテル コーポレイション | 仮想マシン電力管理 |
US9921862B2 (en) | 2014-06-24 | 2018-03-20 | Intel Corporation | Virtual machine power management |
KR101864980B1 (ko) * | 2014-06-24 | 2018-06-05 | 인텔 코포레이션 | 가상 머신 전력 관리 |
CN106415498B (zh) * | 2014-06-24 | 2020-09-29 | 英特尔公司 | 虚拟机功率管理 |
WO2020008468A1 (en) * | 2018-07-02 | 2020-01-09 | Telefonaktiebolaget Lm Ericsson (Publ) | Software switch and method therein |
US11579678B2 (en) | 2018-07-02 | 2023-02-14 | Telefonaktiebolaget Lm Ericsson (Publ) | Software switch and method therein |
Also Published As
Publication number | Publication date |
---|---|
JP5703799B2 (ja) | 2015-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109906421B (zh) | 基于线程重要性的处理器核划分 | |
JP5839119B2 (ja) | 情報処理装置、電池残量通知方法および電池残量通知プログラム | |
JP5433837B2 (ja) | 仮想計算機システム、仮想計算機の制御方法及びプログラム | |
KR20200111295A (ko) | 메모리 리클레임 방법 및 장치 | |
US9146761B2 (en) | Virtualization system and resource allocation method thereof | |
EP2823373B1 (en) | Virtualizing battery across a group of personal mobile devices | |
JP4697805B2 (ja) | データ処理装置 | |
JP4490298B2 (ja) | プロセッサ電力制御装置及びプロセッサ電力制御方法 | |
US20130081016A1 (en) | Virtual computer system, virtual computer control method and accumulation circuit | |
KR20170093234A (ko) | 다중 클러스터 이종 프로세서 아키텍처에서 동적 캐시 확장을 제공하기 위한 시스템 및 방법 | |
JP5696603B2 (ja) | 計算機システム、計算機システムの電力制御方法およびプログラム | |
EP2361405A1 (en) | Energy based time scheduler for parallel computing system | |
US9696787B2 (en) | Dynamic control of processors to reduce thermal and power costs | |
CN107870792B (zh) | 一种移动终端的启动方法及移动终端和介质产品 | |
JPWO2011161782A1 (ja) | マルチコアシステムおよび外部入出力バス制御方法 | |
JP5703799B2 (ja) | 計算機、制御方法及びプログラム | |
CN113535251A (zh) | 一种线程管理方法及装置 | |
US20130298132A1 (en) | Multi-core processor system and scheduling method | |
CN110795323A (zh) | 负载统计方法、装置、存储介质及电子设备 | |
JP2012181578A (ja) | 更新制御装置及びプログラム | |
JP4409568B2 (ja) | 帯域制御プログラム及びマルチプロセッサシステム | |
JP5585651B2 (ja) | マルチコアシステム、スケジューリング方法およびスケジューリングプログラム | |
JP5505517B2 (ja) | 情報処理装置、電力制御方法、および電力制御プログラム | |
JP2011209846A (ja) | マルチプロセッサシステムとそのタスク割り当て方法 | |
JP2014032621A (ja) | スケジューリング方法、及び情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5703799 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |